Kinetis 微控制器

Transcription

1 KL7P64M48SF 数据手册 : 技术数据 Rev 5, 04/05 Kinetis KL7 微控制器 48 MHz ARM Cortex -M0+ 和 3/64 KB Flash MKL7Z3Vxx4(R) MKL7Z64Vxx4(R) KL7 系列针对低功耗 USB 连接的要求, 对成本和电池供电应用方面做了优化 该产品具有以下特性 : USB 全速.0 器件, 无需外部晶振 带引导加载程序的嵌入式 ROM, 用于灵活地实现程序升级 高精度的内部电压和时钟参考 支持任何标准和自定义串行外设仿真的 FlexIO 硬件 CRC 模块 功耗低至 46 µa/mhz( 超低功耗运行模式 ) 和.68 µa( 停止模式 )(RAM + RTC 保留 ) 64 LQFP (LH) 0x0x.6 mm P.5 48 & 3 QFN(FT&FM) 7x7x.65 mm P.5(FT) 5x5x.65 mm P.5(FM) 36 XFBGA (DA) 3.5x3.5x.5 mm P.5 64 MAPBGA (MP) 5x5x.3 mm P.5 mm 内核处理器 ARM Cortex -M0+ 内核频率高达 48 MHz 存储器 3/64 KB 的程序 Flash 存储器 8/6 KB SRAM 6 KB ROM( 具有内置引导加载程序 ) 3 字节备份寄存器 系统 4 通道异步 DMA 控制器 看门狗 低漏电唤醒单元 双引脚 SWD( 串行线调试 ) 编程和调试接口 微跟踪缓冲器 位操作引擎 中断控制器 时钟 48 MHz 高精度 ( 高达 0.5%) 内部参考时钟 8 MHz 高精度 ( 高达 3%) 内部参考时钟 khz 参考时钟, 在所有低功耗模式 (VLLS0 除外 ) 下均处于活动状态 3 40 khz 和 3 3 MHz 晶体振荡器 工作特性 电压范围 :.7 V 至 3.6 V Flash 写入电压范围 :.7 V 至 3.6 V 温度范围 : 40 至 05 C 封装 64 LQFP 0mm x 0mm, 间距 0.5mm, 厚度.6mm 外设 USB 全速.0 器件控制器, 支持无晶振操作并且可在极低功耗下保持有效连接 一个支持 ISO786 的 UART 模块, 波特率达.5 Mbit/s 两个低功耗 UART 模块, 支持低功耗模式下的异步操作 两个 IC 模块, 支持速率高达 Mbit/s 两个 6 位 SPI 模块, 支持速率高达 4 Mbit/s (SPI) 和 Mbit/s (SPI0) 一个 FlexIO 模块, 支持模拟其他 UART SPI IC IS PWM 和其他串行模块等 一个带有高精度内部参考电压的 6 位 ADC 模块, 支持多达 7 通道, 并且在等于和小于 3bit 以下的模式下, 可以达到 88ksps 采样率 集成 6 位 DAC 提供可编程基准输入的高速模拟比较器 定时器 一个 6 通道定时器 /PWM 模块 两个双通道定时器 /PWM 模块 一个低功耗定时器 周期性中断定时器 实时时钟 安全性和完整性 每个芯片具有 80 位唯一标识号 先进的 flash 安全性 硬件 CRC 模块 保留所有权利

2 36 XFBGA 3.5mm x 3.5mm, 间距 0.5mm, 厚度 0.5mm I/O 3 QFN 5mm x 5mm, 间距 0.5mm, 厚度 0.65mm 高达 5 个通用输入 / 输出引脚 64 MAPBGA 5mm x 5mm, 间距 0.5mm, 厚度.3mm (Package Your Way) 低功耗 48 QFN 7mm x 7mm, 间距 0.5mm, 厚度 0.65mm 在超低功耗运行模式下低至 46 µa/mhz (Package Your Way) 在停止模式下低至.68 µa(ram + RTC 保留 ) 六种灵活的静态模式 选型指南 产品简介 注本产品暂不提供支持器件型号 MKLx7ZxxVFT4 和 MKLx7ZxxVMP4 的 48 QFN 和 64 MAPBGA 封装 然而, 这些封装将包含在 Kinetis MCU 的 Package Your Way 计划中 访问 Freescale.com/KPYW 了解更多详情 相关资源 类型说明资源 飞思卡尔解决方案顾问是一款基于 web 的工具, 提供交互式应用向导和动态产品选型器 产品简介 包含简洁的概述 / 摘要信息, 便于快速评估器件的设计适用性 解决方案顾问 KLxPB 参考手册 参考手册 包含关于器件结构与功能 ( 操作 ) 的详细说明 KL7P64M48SFRM 数据手册 数据手册 包含电气特性和信号连接信息 KL7P64M48SF 芯片勘误表 芯片掩模组勘误表 提供特定器件掩模组的额外信息或更正信息 xn87m 封装图纸封装图纸中提供了封装尺寸 XFBGA 36 引脚 : 98ASA00708D LQFP 64 引脚 : 98ASS334W QFN 3 引脚 : 98ASA0065D QFN 48 引脚 : 98ASA0066D MAPBGA 64 引脚 : 98ASA0040D. 如需获取相关资源, 请前往 并使用以下术语进行搜索. 如需获取相关资源, 请前往 并使用您的器件修订版代替 x 执行术语搜索 Kinetis KL7 微控制器, Rev 5, 04/05

3 目录 订购信息...4 概述 系统特性 ARM Cortex-M0+ 内核 嵌套向量中断控制器 (NVIC) AWIC 存储器 复位和引导 时钟选项 安全加密 电源管理 LLWU 调试控制器 COP...4. 外设特性 BME DMA 和 DMAMUX TPM ADC VREF CMP RTC PIT LPTMR CRC UART LPUART SPI IC USB FlexIO 端口控制和 GPIO... 3 存储器映射 引脚配置 KL7 信号多路复用及引脚分配 引脚属性 模块信号说明表 内核模块 系统模块 时钟模块 模拟 定时器模块 通信接口 人机接口 (HMI) KL7 系列引脚配置 封装尺寸 电气特性 额定值 热操作额定值 湿度操作额定值 ESD 操作额定值 电压和电流绝对操作极限 通用 交流电气特性 静态电气规格 开关规格 热学特性 外设工作要求与特性 内核模块 系统模块 时钟模块 存储器和存储器接口 安全性和完整性模块 模拟 定时器 通信接口 USB 电气规格 SPI 开关规格 IC 接口时序 UART 设计考虑因素 硬件设计考虑因素 印刷电路板注意事项 功率输出系统 模拟设计 数字设计 晶体振荡器 软件方面 器件标识 说明 格式 字段 示例 修订历史记录...95 Kinetis KL7 微控制器, Rev 5, 04/05 3

4 订购信息 订购信息 以下芯片可供订购 器件型号 表. 订购信息 产品存储器封装 IO 和 ADC 通道 标记 (Line/Line) Flash (KB) SRAM (KB) 引脚数 封装 GPIO GPIO (INT/HD) ADC 通道 (SE/DP) MKL7Z64VLH4 MKL7Z64 / VLH LQFP 5 5/6 7/ MKL7Z3VLH4 MKL7Z3 / VLH LQFP 5 5/6 7/ MKL7Z64VDA4 M7M XFBGA 30 30/6 4/3 MKL7Z3VDA4 M7M XFBGA 30 30/6 4/3 MKL7Z64VFM4 M7M6V QFN 4 4/6 8/0 MKL7Z3VFM4 M7M5V QFN /0 MKL7Z64VMP4 待定 MAPBGA 5 5/6 7/ MKL7Z3VMP4 待定 MAPBGA 5 5/6 7/ MKL7Z64VFT4 待定 QFN 37 37/6 5/ MKL7Z3VFT4 待定 QFN 37 37/6 5/. INT: 中断引脚数 ;HD: 高电平驱动引脚数 注本产品暂不提供支持器件型号 MKLx7ZxxVFT4 和 MKLx7ZxxVMP4 的 48 QFN 和 64 MAPBGA 封装 然而, 这些封装将包含在 Kinetis MCU 的 Package Your Way 计划中 如需了解更多信息, 请访问 Freescale.com/KPYW 概述 下图显示此器件的系统示意图 4 Kinetis KL7 微控制器, Rev 5, 04/05

5 概述 GPIOA Cortex M0+ IOPORT Debug (SWD) NVIC DMA CM0+ core DMA MUX USB FS Device Only Master M0 M M3 Crossabar Switch(Platform Clcok - Max 48MHZ) Slave FMC S0 S S 6 KB ROM 6 KB RAM BME 64 KB Flash Peripheral Bridge(Bus Clock - Max 4MHZ) GPIOB GPIOC GPIOD GPIOE ADC(6-bit 6-ch) CMP.V Voltage reference TPM0(6-channel) TPM(-channel) TPM(-channel) LPTMR PIT RTC LPUART0 LPUART UART SPI0 SPI IC0 IC FlexIO MCG-Lite OSC HIRC48M LIRCM/8M Watchdog(COP) Register File(3 Bytes) CRC LLWU RCM SMC PMC 图. 系统示意图 交叉开关通过交叉开关结构连接总线主机和从机 该结构支持最多 4 个总线主机都能同时访问不同的总线从机, 并且还可在其访问相同从机时提供总线主机间的仲裁. 系统特性 以下章节介绍高级系统特性 Kinetis KL7 微控制器, Rev 5, 04/05 5

6 概述.. ARM Cortex-M0+ 内核 增强型 ARM Cortex-M0+ 属于 Cortex- M 系列处理器产品, 面向对成本极为敏感的低功耗应用的微控制器内核 它具有一个 3 位 AMBA AHB-Lite 接口并且包括一个 NVIC 组件 此外, 它还具有硬件调试功能, 包括支持简单的程序追踪功能 该处理器支持 ARMv6-M 指令集 (Thumb) 架构, 该架构包括除三个 6 位 Thumb 操作码 ( 共 5 位 ) 加七个 3 位指令之外的所有指令 它向上兼容其他 Cortex-M 系列处理器.. 嵌套向量中断控制器 (NVIC) 嵌套向量中断控制器 (NVIC) 支持嵌套中断和 4 个优先级的中断 在 NVIC 中,IPR 寄存器中的各个源都包含 位 而且中断源数量也不相同, 并支持 3 个中断向量 Cortex-M 系列使用多种方法将 Cortex-M0+ 的中断延迟减少至 5 个时钟周期 它还可用于将 MCU 内核从 WAIT 和 VLPW 模式唤醒..3 AWIC 异步唤醒中断控制器 (AWIC) 用于检测 STOP 模式下的异步唤醒事件, 并向时钟控制逻辑发送信号以恢复系统时钟 时钟重启后,NVIC 观察未决中断, 并执行普通中断或事件处理 AWIC 还可用于将 MCU 内核从 STOP 和 VLPS 模式唤醒 唤醒源如下所列 : 表. AWIC 唤醒源 唤醒源可用系统复位低电压检测低电压警告引脚中断 ADC CMP0 I Cx LPUART0 LPUART UART UART0 UART, UART 说明 当 LPO 为其时钟源时,RESET 引脚复位, 以及当使用停止模式下使能的时钟源,COP 复位 COP 也可在其时钟源在 STOP 模式下使能时工作 电源管理控制器 可在 STOP 模式下工作 电源管理控制器 可在 STOP 模式下工作 端口控制模块 任何已使能的引脚中断都能唤醒系统 使用内部时钟源或外部晶振时钟时,ADC 均可正常运行 正常或触发模式下的中断 地址匹配唤醒 只要此模块仍然提供时钟, 任何使能的中断均可用作唤醒源 RXD 上的有效边沿 只要此模块仍然提供时钟, 任何使能的中断均可用作唤醒源 RXD 上的有效边沿 下一页继续介绍此表... 6 Kinetis KL7 微控制器, Rev 5, 04/05

7 概述 RTC NMI TPMx LPTMR SPIx FlexIO USB 唤醒源 表. AWIC 唤醒源 ( 继续 ) 说明闹钟或秒中断 NMI 引脚只要此模块仍然提供时钟, 任何使能的中断均可用作唤醒源只要此模块仍然提供时钟, 任何使能的中断均可用作唤醒源从机模式中断只要此模块仍然提供时钟, 任何使能的中断均可用作唤醒源只要此模块仍然提供时钟, 任何使能的中断均可用作唤醒源..4 存储器该器件具有以下特性 : 可访问 8/6 KB 嵌入式 RAM ( 读 / 写 )(CPU 时钟速度, 无等待状态 ) 非易失性存储器分为两个阵列 3/64 KB 嵌入式程序存储器 6 KB ROM( 内置引导加载程序, 支持 UART IC USB 和 SPI 接口 ) 该程序 flash 存储器包含一个 6 字节 flash 配置字段, 用于存储默认保护设置和安全信息 程序 flash 的页面大小为 KB 保护设置可保护 3 个程序 flash 存储器区域不被意外擦除或进行编程操作 安全电路可防止对 RAM 或调试端口的 flash 内容进行非法访问 系统寄存器文件 该器件包含一个可在所有功耗模式下运行的 3 字节寄存器文件 此外, 它还可保留低功耗模式下的内容, 并且仅在上电复位时复位..5 复位和引导 下表列出了该器件支持的所有复位源 注在下表中,Y 表示由对应复位源复位的具体模块 ( 脚注中提到的寄存器 位或特定情形除外 ) N 表示一些特定模块, 这些模块不是其对应的 Reset 源对其复位 Kinetis KL7 微控制器, Rev 5, 04/05 7

8 概述 表 3. 复位源 复位源说明模块 PMC SIM SMC RCM LLWU 复位引脚 已被取消 RTC LPTMR 其他 POR 复位上电复位 (POR) Y Y Y Y Y Y Y Y Y 系统复位低电压检测 (LVD) Y Y Y Y Y Y N Y Y 低漏电唤醒 (LLWU) 复位 N Y N Y N Y 3 N N Y 外部引脚复位 (RESET) Y Y Y 4 Y Y Y N N Y 计算机正常操作时的看门狗 (COP) 复位 STOP 模式应答错误 (SACKERR) Y Y Y 4 Y 5 Y Y N N Y Y Y Y 4 Y 5 Y Y N N Y 软件复位 (SW) Y Y Y 4 Y 5 Y Y N N Y 死锁复位 (LOCKUP) Y Y Y 4 Y 5 Y Y N N Y MDM DAP 系统复位 Y Y Y 4 Y 5 Y Y N N Y 调试复位调试复位 Y Y Y 4 Y 5 Y Y N N Y. 除了 PMC_LVDSC[LVDV] 和 PMC_LVDSC[LVWV] 外. 除了 SIM_SOPT 之外 3. 仅当 RESET 用于从 VLLS 模式唤醒 4. 除了 SMC_PMCTRL SMC_STOPCTRL SMC_PMSTAT 外 5. 除了 RCM_RPFC RCM_RPFW RCM_FM 外 CM0+ 内核添加对可编程向量表偏移寄存器 (VTOR) 的支持, 以便复位后重新定位中断向量表 此设备支持从以下位置引导 : 内部 flash 引导 ROM Flash 存储器模块 (FTFA_FOPT) 中的 Flash 选项 (FOPT) 寄存器允许用户定义 MCU 启动时的操作 该寄存器包含可从 flash 配置字段的 NVM 选项字节加载的只读位 以下是此器件的引导流程图 8 Kinetis KL7 微控制器, Rev 5, 04/05

9 概述 POR 或复位 N RCM[FORCEROM] =00 Y FOPT[BOOTPIN_OPT]=0 N Y BOOTCFG0 引脚 =0 Y N FOPT[BOOTSRC _SEL]=0/ Y N 通过 ROM 引导 通过 Flash 引导 图. 引导流程图 空白芯片默认从 ROM 引导并将向量表重新映射至 ROM 基址, 否则, 它将重新映射至 flash 地址..6 时钟选项 该芯片可提供多种用于生成内部时钟的时钟源 这些时钟源包括内部阻容 (IRC) 振荡器 外部振荡器 外部时钟源和陶瓷谐振器 可对这些时钟源进行配置, 以提供所需的性能和功耗优化 IRC 振荡器包括高速内部阻容 (HIRC) 振荡器 低速内部阻容 (LIRC) 振荡器和低功耗振荡器 (LPO) 在全速模式下,HIRC 振荡器可生成 48 MHz 时钟并与 USB 时钟同步, 以提供所需的精度 LIRC 振荡器可生成 8 MHz 或 MHz 时钟, 复位后默认为 8 MHz 系统时钟 LIRC 振荡器无法用于任何 VLLS 模式 LPO 可生成 khz 时钟并且无法用于 VLLS0 模式 该系统振荡器支持低频率晶振 (3 khz 至 40 khz) 高频率晶振 ( MHz 至 3 MHz) 和陶瓷谐振器 ( MHz 至 3 MHz) 外部时钟源 ( 直流至 48 MHz) 可通过 EXTAL0 引脚用作系统时钟 外部振荡器还支持 RTC_CLKIN 引脚上的低速时钟 (3.768 khz), 可以供 RTC 使用 有关时钟操作和配置的更多详细信息, 请参见参考手册 下图为时钟产生的框图 Kinetis KL7 微控制器, Rev 5, 04/05 9

10 概述 IRC_TRIMs 多用途时钟发生器 Lite 系统集成 HIRC48M MCGPCLK USB USB_EN LIRC_DIV CG MCGIRCLK LIRC 8MHz/ MHz IRC 8MHz MHz FCRDIV MCGOUTCLK OUTDIV CG Core/Platform/System clock 系统振荡器 EREFS0 IRCS CLKS OUTDIV4 CG Bus/Flash clock EXTAL0 OSCCLK XTAL0 RTC_CKLIN OSC 逻辑 XTAL_CLK OSC3KCLK CG OSCERCLK ERCLK3K RTC OS3KSEL RTCCLKOUTSEL PMC PMC 逻辑 LPO 计数器逻辑 Hz RTC_CLKOUT CG - 时钟门控 图 3. 时钟框图 为了实现灵活性, 许多外设可以从运行的多个时钟源中进行选择 这使外设可以选择在各种操作模式下可用的时钟 下表概述了与各个模块相关的时钟 表 4. 模块时钟 模块总线接口时钟内部时钟 I/O 接口时钟 内核模块 ARM Cortex-M0+ 内核 Platform clock Core clock NVIC Platform clock DAP Platform clock SWD_CLK 系统模块 DMA System clock DMA 多路复用器 Bus clock 端口控制 Bus clock 交叉开关 Platform clock 外设桥 System clock Bus clock 下一页继续介绍此表... 0 Kinetis KL7 微控制器, Rev 5, 04/05

11 概述 表 4. 模块时钟 ( 继续 ) 模块总线接口时钟内部时钟 I/O 接口时钟 LLWU PMC SIM RCM Bus clock LPO 模式控制器 Bus clock MCM Platform clock COP 看门狗 Bus clock LPO Bus clock MCGIRCLK OSCERCLK CRC Bus clock 时钟 MCG_Lite Bus clock MCGOUTCLK MCGPCLK MCGIRCLK OSCERCLK ERCLK3K OSC Bus clock OSCERCLK 存储器和存储器接口 Flash 控制器 Platform clock Flash clock Flash 存储器 Flash clock 模拟 ADC Bus clock OSCERCLK CMP Bus clock 内部参考电压 (VREF) Bus clock 定时器 TPM Bus clock TPM clock TPM_CLKIN0 TPM_CLKIN PIT Bus clock LPTMR Bus clock LPO OSCERCLK MCGPCLK ERCLK3K RTC Bus clock ERCLK3K RTC_CLKOUT RTC_CLKIN 通信接口 USB FS( 仅限器件 ) System clock USB FS clock SPI0 Bus clock SPI0_SCK SPI System clock SPI_SCK I C0 System clock IC0_SCL I C System clock IC_SCL LPUART0 LPUART Bus clock LPUART0 clock LPUART clock UART Bus clock FlexIO Bus clock FlexIO clock 人机接口 GPIO Platform clock Kinetis KL7 微控制器, Rev 5, 04/05

12 概述..7 安全加密 安全加密状态可以通过编程 flash 配置字段 (0x40e) 使能 使能器件安全加密后, SWD 端口无法访问 MCU 的存储器资源, 并且 ROM 引导加载程序也只限于访问 flash, 不允许通过 ROM 引导加载程序命令读取 flash 信息 访问接口安全加密状态解除加密操作 SWD 端口 无法通过 SWD 接口访问存储器资源 调试器可以在 MDM-AP 控制寄存器写入 Flash 整体擦除 以触发整体擦除 ( 擦除 所有数据块 ) 命令 ROM 引导加载程序接口 (UART/IC/SPI/ USB) 限制访问 flash, 无法读取 flash 内容 使用后门密钥发送 FlashEraseAllUnsecureh 命令或尝试解锁 flash 此器件具有 80 位唯一标识号, 该标识号在出厂时已编程并在上电复位后加载到 SIM 寄存器中..8 电源管理 电源管理控制器 (PMC) 扩展了 ARM 的运行 睡眠和深度睡眠工作模式, 可提供多种可配置模式 这些模式可用于优化多种应用的电流消耗 WFI 或 WFE 指令用于根据当前配置调用 WAIT 或 STOP 模式 有关 ARM 工作模式的更多信息, 请参见 ARM Cortex 用户指南 在 ARM 的运行工作模式下,PMC 可提供运行 (Run) 和超低功耗运行 (VLPR) 配置 在这些模式下,MCU 内核处于活动状态并且可访问所有外设 这些模式之间的不同之处在于系统的最大时钟频率以及功耗 可以根据应用的功耗和性能要求选择配置 在 ARM 的睡眠工作模式下,PMC 可提供等待 (Wait) 和超低功耗等待 (VLPW) 配置 在这些模式下, 尽管 MCU 内核处于非活动状态, 但所有外设均可使能并按程序运行 这些模式之间的不同之处在于系统的最大时钟频率以及功耗 在 ARM 的深度睡眠工作模式下,PMC 可提供停止 (Stop) 超低功耗停止 (VLPS) 低漏电停止 (LLS) 和超低漏电停止 (VLLS) 配置 在这些模式下,MCU 内核以及大多数外设禁用 根据应用要求, 可以保留或禁用不同的模拟 逻辑和存储器部分, 以节省电量 嵌套向量中断控制器 (NVIC) 异步唤醒中断控制器 (AWIC) 和低漏电唤醒控制器 (LLWU) 用于将 MCU 从低功耗状态唤醒 NVIC 可用于将 MCU 内核从 WAIT 和 VLPW 模式唤醒 AWIC 可用于将 MCU 内核从 STOP 和 VLPS 模式唤醒 LLWU 可用于将 MCU 内核从 LLS 和 VLLSx 模式唤醒 Kinetis KL7 微控制器, Rev 5, 04/05

13 概述 有关工作模式 电源管理 NVIC AWIC 或 LLWU 的其他信息, 请参见参考手册 下表提供了不同工作模式下的外设状态信息以及可将 MCU 从低功耗模式唤醒的模块相关信息 表 6. 不同工作模式下的外设状态 内核模式器件模式说明 RUN 模式 RUN 在 RUN 模式下, 所有器件模块均运行 VERY LOW POWER RUN 在 VLPR 模式下, 所有器件模块均低频运行 ( 除了禁用的低压检测 (LVD) 监视器 ) SLEEP 模式 WAIT 在 WAIT 模式下, 所有外设模块均运行 MCU 内核处于 SLEEP 模式 VERY LOW POWER WAIT 在 VLPW 模式下, 所有外设模块均低频运行 ( 除了禁用的低压检测 (LVD) 监视器 ) MCU 内核处于 SLEEP 模式 DEEP SLEEP STOP 在 STOP 模式下, 大部分外设时钟禁用且处于静止状态 当保留低电压检测保 护时,STOP 模式保留所有寄存器和 SRAM 在 STOP 模式下,ADC CMP LPTimer RTC 和引脚中断运行 NVIC 禁用, 但 AWIC 可用于从中断唤醒 VERY LOW POWER STOP LOW LEAKAGE STOP VERY LOW LEAKAGE STOP 在 VLPS 模式下,SRAM 的内容将保留 CMP( 低速 ) ADC OSC RTC LPTMR TPM FlexIO LPUART USB 和 DMA 运行,LVD 和 NVIC 禁用, AWIC 用于从中断唤醒 在 LLS 模式下,SRAM 的内容和 3 字节系统寄存器文件将保留 CMP( 低速 ) LLWU LPTMR 和 RTC 运行 ADC CRC DMA FlexIO IC LPUART MCG-Lite NVIC PIT SPI TPM UART USB 和 COP 处于静止状态但保留其设置 GPIO 和 VREF 处于静止状态, 保留其设置并继续驱动其先前的值 在 VLLS 模式下, 大部分外设断电并且将在器件唤醒时从其复位状态恢复操作 LLWU LPTMR 和 RTC 在所有 VLLS 模式下是可以运行的 在 VLLS3 模式下,SRAM 的内容和 3 字节系统寄存器文件将保留 CMP( 低速 ) 和 PMC 运行 GPIO 和 VREF 不可以运行但继续驱动 在 VLLS 模式下,3 字节系统寄存器文件的内容将保留 CMP( 低速 ) 和 PMC 运行 GPIO 和 VREF 不可以运行但继续驱动 在 VLLS0 模式下,3 字节系统寄存器文件的内容将保留 PMC 运行 GPIO 不可以运行但继续驱动 可以使能或禁用 POR 检测电路..9 LLWU LLWU 模块用于将 MCU 从低漏功耗模式 (LLS 和 VLLSx) 中唤醒, 并且仅在进入低漏功耗模式时工作 从 LLS 恢复以后,LLWU 立即禁用 从 VLLSx 恢复以后,LLWU 继续检测唤醒事件, 直到用户确认唤醒事件为止 该器件使用 8 个外部唤醒引脚输入和 4 个内部模块作为 LLWU 模块的唤醒源 以下是用作 LLWU 模块唤醒源的内部外设和外部引脚输入 Kinetis KL7 微控制器, Rev 5, 04/05 3

14 概述 表 7. 唤醒源 LLWU 引脚 LLWU_P5 LLWU_P6 LLWU_P7 LLWU_P8 LLWU_P9 LLWU_P0 LLWU_P4 LLWU_P5 LLWU_M0IF LLWU_MIF LLWU_MIF LLWU_M3IF LLWU_M4IF LLWU_M5IF LLWU_M6IF LLWU_M7IF 模块源或引脚名称 PTB0 PTC PTC3 PTC4 PTC5 PTC6 PTD4 PTD6 LPTMR0 CMP0 保留保留保留 RTC 闹钟保留 RTC 秒钟..0 调试控制器 此器件支持标准 ARM 双引脚 SWD 调试端口 它通过外部调试器接口 基本运行 / 停止控制加上 个断点和 个观察点, 提供对寄存器和存储器的访问 它还支持微跟踪缓冲器 (MTB) 追踪功能, 从而为 Cortex-M0+ 处理器提供简单的执行跟踪功能.. COP COP 监控内部系统运行, 并在系统出现故障时强制复位 它可使用总线时钟 LPO 8/ MHz 内部振荡器或外部晶体振荡器作为其时钟源运行 可供选择的窗口模式用来检测程序流或系统频率偏差 COP 具有以下特性 : 支持多个时钟输入 khz 时钟 (LPO) 总线时钟 8/ MHz 内部参考时钟 外部晶体振荡器 可在 Stop/VLPS 和 Debug 模式下工作 4 Kinetis KL7 微控制器, Rev 5, 04/05

15 概述 可配置为短 / 长超时, 最长超时可高达 6 秒 支持窗口模式. 外设特性 以下章节介绍此芯片每个外设的特性.. BME 位操作引擎 (BME) 针对基于 Cortex-M0+ 的微控制器中对外设地址空间的原子读取 - 修改 - 写入存储器操作提供硬件支持 它可减少外设寄存器位操作高达 30% 的代码大小和高达 9% 的周期 BME 支持无符号位字段提取 位加载 - 置位 位加载 - 清零 位字段插入 以及以字节 半字或 4 字节数据类型的逻辑 AND/OR/XOR 操作.. DMA 和 DMAMUX DMA 控制器模块可实现快速数据传输, 为在尽量减小处理器交互的条件下移动数据块提供了一种高效的方式 此器件中的 DMA 控制器支持四个通道, 这四个通道可通过 DMA MUX 模块路由至高达 63 个 DMA 请求源 部分外设请求源具有异步 DMA 功能, 该功能用于将 MCU 从 STOP 模式中唤醒 具有此功能的外设包括 LPUART0 LPUART FlexIO TPM0-TPM ADC0 CMP0 PORTA- PORTE DMA 通道 0 和 可通过 DMA MUX 由 PIT 周期性触发 主要特性如下 : 通过连接系统总线的 3 位主连接实现双地址传输和 8 位 6 位或 3 位模块中的数据传输 支持可编程源和目标地址及传输数据长度, 从 6 字节至 56 KB 的可选模数寻址功能 自动更新源和目标地址 针对源或目标访问的自动对齐特性使得块可以根据地址 字节计数和可编程的数据长度以最优尺寸进行传输, 从而大大提高块传输速度 自动单通道或双通道链接使当前 DMA 通道可以自动触发 DMA 请求到链接的通道, 无需 CPU 干预 有关异步 DMA 的更多信息, 请参见 AN463 Kinetis KL7 微控制器, Rev 5, 04/05 5

16 概述..3 TPM 该器件包含三个低功耗 TPM 模块 启用时钟源时, 所有 TPM 模块均可在 STOP/ VLPS 模式下工作 TPM 特性包括 : 时钟源可以选择外部时钟 内部时钟 HIRC48M 时钟 外部晶振输入时钟或 LIRCM/8M 时钟 预分频器 ( 或 8 分频 ) TPM 包括一个 6 位计数器 包括 6 条通道, 均可配置为输入捕获 输出比较 边沿对齐 PWM 模式或中心对齐 PWM 模式 支持根据通道或计数器溢出产生中断和 / 或 DMA 请求 支持可选择触发输入, 以便选择性复位或者使计数器启动或停止递增 支持计数器溢出和根据通道生成硬件触发信号..4 ADC 该器件包含一个 ADC 模块 此 ADC 模块支持通过 TPM LPTMR PIT RTC 外部触发器引脚和 CMP 输出提供的硬件触发 当使用内部时钟源或外部晶体时钟时, 它支持在低功耗模式下唤醒 MCU ADC 模块具有以下特性 : 采用最高 6 位分辨率的线性逐次逼近算法 最多 4 对差分和 7 个单端外部模拟输入 支持可选 6 位 3 位 位和 9 位差分输出模式, 或 6 位 位 0 位和 8 位单端输出模式 单次或连续转换 可配置采样时间和转换速度 / 功耗 高达四个可选时钟源 低功耗工作模式可降低噪声 异步时钟源, 可降低工作噪声 ( 带时钟输出选项 ) 可选择的硬件转换触发信号 自动与范围内或范围外的设定值进行比较 ( 小于 大于或等于 ), 根据结果产生中断 温度传感器 高达 3 次硬件平均功能 可选电压基准 : 外部或可供选择的内部电压源 自校准模式 6 Kinetis KL7 微控制器, Rev 5, 04/05

17 概述..4. 温度传感器 该设备包含一个从内部连接到 AD6 输入通道的温度传感器, 请参见表 56 了解线性度因素的详细信息 该传感器必须经过校准以获得良好的精度, 从而提供更好的线性度, 另请参见 AN303 建议使用内部参考电压作为采用长采样配置的 ADC 参考电压..5 VREF 参考电压 (VREF) 可提供调整步长为 0.5 mv 的精确电压输出 ( 通常为.V) 它可用于为外部设备提供参考电压, 或者用作模拟外设 ( 如 ADC 或 CMP) 的内部参考电压 VREF 支持以下可编程驱动模式 : 仅带隙开启, 用于稳定和启动 高功耗驱动模式 低功耗驱动模式 驱动已禁用 对于 48 QFN 64 LQFP 和 64 MAPBGA 封装以及 3 QFN 和 36 XFBGA 封装, 分别通过 VREFH 和 PTE30 输出 VREF 电压信号, 可在低功耗和高功耗驱动模式下供内部和外部外设使用 如果使用 VREF, 则必须始终将 00 nf 电容连接到此引脚与 VSSA 之间 此电容必须尽可能靠近 VREFO 引脚..6 CMP 该设备包含一个高速比较器和两个 8 输入多路复用器, 适合于比较器的反向和正向输入 每个 CMP 输入通道连接至两个多路复用器 此 CMP 包含一个 6 位 DAC, 它可为不同用户应用案例提供可选择的参考电压 此外,CMP 还具有多个模块至模块的互联, 有助于 ADC 触发 TPM 触发和连接 CMP 具有以下特性 : 输入范围为可以轨对轨接入 可编程迟滞控制 可选择在比较器输出上升沿 下降沿或上下边沿同时时产生中断 可选择比较器输出取反 能够产生多种输出, 比如说采样或者是数字滤波之后的输出 Kinetis KL7 微控制器, Rev 5, 04/05 7

18 概述 可以在输出滤波器用于内部功能时使用外部迟滞 两个通过软件可选择的性能等级 : 更短的传播延迟但功耗更高, 以及低功耗但传播延迟更长 支持 DMA 传输 可在除 VLLS0 模式外的所有工作模式下工作 滤波器功能不可用于 STOP VLPS LLS 或 VLLSx 模式 将 6 位 DAC 与可选电压参考源集成在一起, 并且可掉电以节省电量 两个 8 至 通道多路复用器..7 RTC RTC 是一个始终上电的模块, 在所有低功耗模式下保持激活 RTC 内的时间计数器由外部晶体振荡器的 khz 时钟源提供时钟, 或直接通过 RTC_CLKIN 引脚提供 RTC 在上电时复位, 并且 RTC 中的软件复位还可以初始化所有 RTC 寄存器 RTC 模块具有以下特性 : 3 位秒计数器, 带翻转保护和 3 位闹钟 带补偿功能的 6 位预分频器, 可以校正 0. ppm 至 3906 ppm 的误差 具有寄存器锁定机制的寄存器写入保护 带可选中断的 Hz 方波或秒脉冲输出..8 PIT 周期性中断定时器 (PIT) 用于生成 CPU 的周期性中断 它具有两个独立的通道, 每个通道都有一个 3 位计数器 两个通道可以级联在一起构成一个 64 位计数器 通道 0 用于周期性触发 DMA 通道 0, 通道 用于周期性触发 DMA 通道 任一通道均可编程为 ADC 触发源或 TPM 触发源 通道 0 可编程为触发 DAC PIT 模块具有以下特性 : 每个 3 位定时器可产生 DMA 触发器 每个 3 位定时器可产生超时中断 两个定时器可级联构成一个 64 位定时器 每个定时器可编程为 ADC/TPM 触发源 定时器 0 可触发 DAC 8 Kinetis KL7 微控制器, Rev 5, 04/05

19 概述..9 LPTMR 在所有功耗模式下 ( 包括低漏电模式 ), 低功耗定时器 (LPTMR) 可以配置为带可选预分频器的时钟计数器, 或者带可选去抖滤波器的脉冲计数器 它还可以在多数系统复位事件中继续保持运行, 因此可以用作长时间的计数器 LPTMR 模块具有以下特性 : 带比较功能的 6 位时间计数器或脉冲计数器 可选中断可在任何低功耗模式下产生异步唤醒 硬件触发输出 计数器支持自由运行模式或比较复位 可针对预分频器 / 去抖滤波器配置时钟源 可针对脉冲计数器配置输入源..0 CRC 该设备包含一个循环冗余校验 (CRC) 模块, 可生成 6/3 位 CRC 码以便进行错误检测 CRC 模块提供实施 6 位或 3 位 CRC 标准所需的可编程多项式 WAS 和其他参数 CRC 模块具有以下特性 : 硬件 CRC 生成器电路采用一个 6 位或者 3 位可编程移位寄存器 可编程初始种子和多项式 可选择逐位或逐字节转换输入数据或输出数据 (CRC 结果 ) 最终 CRC 结果反转选项 3 位 CPU 寄存器编程接口.. UART 该器件包含一个支持 DMA 功能的基本通用异步接收器 / 发送器 (UART) 模块 一般情况下, 此模块用于 RS-3 RS-485 和其他通信, 支持 LIN 从机操作和 ISO786 UART 模块具有下列特性 : 全双工操作 带 /3 小数分频 基于模块时钟频率的 3 位波特率选择 可编程 8 位或 9 位数据格式 发送器输出极性可编程 接收输入极性可编程 Kinetis KL7 微控制器, Rev 5, 04/05 9

20 概述 高达 4 位中断字符传输 位中断字符检测选项 通过空闲线路或地址标志唤醒的两种接收器唤醒方法 接收器中的地址匹配功能可减少地址标志唤醒 ISR 开销 可以将 MSB 或 LSB 配置为线上传输的首位 支持与 SIM 卡和智能卡连接的 ISO 786 协议 接收帧错误检测 硬件奇偶生成和校验 /6 位时间噪声检测 支持 DMA.. LPUART 该产品包含两个低功耗 UART 模块, 这两个模块的时钟源均可从 IRC48M IRC8M/M 或外部晶振时钟中选择, 并且可以在 STOP 和 VLPS 模式下工作 它们还支持 4 至 3 数据过采样率, 以适合不同的应用 LPUART 模块具有以下特性 : 可编程波特率 (3 位模数分频器 ), 支持 4 至 3 的可配置过采样率 发送和接收波特率可与总线时钟异步运行, 并且可配置为不受总线时钟频率影响, 支持在 STOP 模式下工作 中断 DMA 或轮询操作 硬件奇偶生成和校验 可编程 8 位 9 位或 0 位字符长度 可编程的 位或 位停止位 三种接收器唤醒方法 空闲线路唤醒 地址标志唤醒 接收数据匹配 自动地址匹配, 以减少 ISR 开销 : 地址标志匹配 空闲线路地址匹配 地址匹配开始 地址匹配结束 可选 3 位分隔字符生成 / 位分隔字符检测 可配置空闲长度检测, 支持 或 8 个空闲字符 可选择发送器输出和接收器输入极性 0 Kinetis KL7 微控制器, Rev 5, 04/05

21 概述..3 SPI 该设备包括两个 SPI 模块 SPI 模块支持 8 位和 6 位模式 FIFO 功能仅可用于 SPI 模块 SPI 模块具有以下特性 : 全双工或单线双向模式 可编程比特率 双缓冲发送和接收数据寄存器 串行时钟相位和极性选择 从机选择输出 带 CPU 中断功能的模式故障标志 WAIT 模式期间的 SPI 操作控制 可供选择的 MSB 优先或 LSB 优先移位 可编程 8 位或 6 位数据传送长度 接收数据缓冲器硬件匹配特性 适用于高速 / 大批量数据传输的 64 位 FIFO 模式 支持 DMA..4 IC 该设备包含两个 IC 模块, 可支持双缓冲功能以支持高达 Mbits/s 的速率, 并通过地址匹配将 MCU 从低功耗模式中唤醒 IC 模块支持 DMA 传输, 中断条件可以在启用 DMA 功能时触发 DMA 请求 此 IC 模块具有以下特性 : 支持系统管理总线 (SMBus) 规范 ( 第 版 ) 可通过软件对 64 种不同串行时钟频率的其中之一进行编程 可通过软件选择应答位 通过从主机模式自动切换至从机模式, 生成仲裁丢失中断 广播地址识别中断 开始和停止信号的生成和检测 可重复的开始信号生成和检测 应答位的生成和检测 检测总线繁忙状态 可识别通用广播地址 可扩展 0 位地址 可编程输入去抖滤波器 从机地址匹配时的低功耗唤醒 支持从机地址范围 Kinetis KL7 微控制器, Rev 5, 04/05

22 概述 支持 DMA 支持双缓冲, 以实现更高的波特率..5 USB 该设备包含一个 USB 模块, 支持符合 USB.0 规范的全速外设并且可以连接到片上 USBFS 收发器 当退出低功耗模式并使能 HIRC48M 从而进行无晶振 USB 操作时, 它支持保持有效功能, 以免重新枚举 USBFS 具有以下特性 : 符合 USB. 和.0 规范的全速器件控制器 6 个双向端点 DMA 或 FIFO 数据流接口 低功耗 支持带时钟恢复功能的 HIRC48, 无需 48 MHz 晶振 仅限用于 USB 从设备设置 USB 在低至 VLPS 的低功耗模式下保持有效, 并能够从低功耗模式中唤醒 MCU..6 FlexIO FlexIO 是一款高度可配置模块, 提供多种协议支持, 包括但不限于 UART IC SPI IS Camera IF LCD RGB PWM/ 波形生成 该模块支持可编程波特率, 不受总线时钟频率的影响, 并带有自动启动 / 停止位生成功能 FlexIO 模块具有以下特性 : 当其使用的时钟保持使能时, 可以在 VLPR/VLPW/Stop/VLPS 模式下运行 四个 3 位双缓冲移位寄存器, 具有发送 接收和数据匹配模式并提供持续数据传输 移位器的移位 负载和存储事件时序由分配给该移位器的高灵活度 6 位定时器控制 可以级联两个或多个移位器, 以支持大型数据传输 每个 6 位定时器独立运行, 支持在不同内部或外部触发条件下进行复位 使能和禁用, 可编程触发极性 灵活的引脚配置支持输出禁用 开漏 双向输出数据和输出模式 支持中断 DMA 或轮询发送 / 接收操作 Kinetis KL7 微控制器, Rev 5, 04/05

23 概述..7 端口控制和 GPIO 端口控制和中断 (PORT) 模块可以为端口控制 数字滤波和外部中断功能提供支持 当引脚配置为 GPIO 功能时,GPIO 数据方向和输出数据寄存器控制每个引脚的方向和输出数据 假设引脚相应的端口控制和中断模块已使能, 则当引脚配置为任意数字功能时,GPIO 输入数据寄存器显示每个引脚上的逻辑值 下图展示了基本 I/O 端口结构 此图适用于除 PTA0/RESET_b 以及配置为伪开漏输出引脚之外的所有 I/O 引脚 PTA0/RESET_b 是真正的开漏引脚, 无 p 通道输出驱动器或 ESD 总线二极管 当配置为开漏操作时, 伪开漏引脚的 p 通道输出驱动器禁用 任何 I/O 引脚 ( 包括开漏和伪开漏引脚 ) 均不得超过 VDD 数字输入 IBE=, 当 MUX 000 PFE IBE 多路复用器 LPF ESD 总线 VDD PE RPULL PS 模拟输入 数字输出 DSE SRE 图 4. I/O 简化框图 PORT 模块具有以下特性 : 所有引脚支持中断使能 可配置边沿 ( 上升 下降或两者 ) 或电平触发中断类型 支持 DMA 请求 低功耗模式下的异步唤醒 选定引脚上提供可配置上拉 下拉和拉动禁用 Kinetis KL7 微控制器, Rev 5, 04/05 3

24 存储器映射 选定引脚上提供可配置高 / 低驱动强度 选定引脚上提供可配置快 / 慢压摆率 选定引脚上提供可配置无源滤波器 单独的多路复用控制字段, 支持模拟或引脚禁用 GPIO 和特定芯片数字功能 端口配置字段在所有数字引脚多路复用模式下均有效 GPIO 模块具有以下特性 : 端口数据输入寄存器适用于所有数字引脚多路复用模式 端口数据输出寄存器具有相应的置位 / 清零 / 切换寄存器 端口数据方向寄存器 GPIO 支持通过快速 GPIO 进行单周期访问 3 存储器映射 本设备包含多种存储器和内存映射外设, 并且都在 4 GB 的存储空间之内 下图所示为系统存储器和外设位置 4 Kinetis KL7 微控制器, Rev 5, 04/05

25 引脚配置 0x0000_0000 0x07FF_FFFF 0xC00_0000 0xC00_4000 0xFFF_F000 0x000_3000 0x4000_0000 0x400F_F000 0x4400_0000 0x6000_0000 0xE000_0000 0xE00_0000 0xFFFF_FFFF 代码空间保留引导 ROM 保留数据空间保留公共外设保留 BME 保留专用外设其他 0x0000_0000 0x07FF_FFFF 0xC00_0000 0xC00_0000 0xC00_3FFF 0xC00_3FFF 0xFFF_F000 0x000_0000 0x000_FFF 0x4000_0000 0x4007_FFFF 0x400F_E000 0x400F_EFF 0x400F_F000 0x400F_FFFF 0xE00_0000 0xF000_0000 0xF000_000 0xF000_000 0xF000_3000 0xF000_4000 0xF800_0000 0xFFFF_FFFF Flash ROM SRAM _L SRAM _U AIPS 外设 USB RAM GPIO 保留 MTB MTBDWT ROM 表 MCM 保留 IOPORT 0x4000_0000 0x4000_8000 0x4000_E000 0x4000_F000 0x400_0000 0x400_000 0x4003_000 0x4003_7000 0x4003_8000 0x4003_9000 0x4003_A000 0x4003_B000 0x4003_D000 0x4004_0000 0x4004_000 0x4004_7000 0x4004_8000 0x4004_9000 0x0000_A000 0x4004_B000 0x4004_C000 0x4004_D000 0x4005_4000 0x4005_5000 0x4005_F000 0x4006_4000 0x4006_5000 0x4006_6000 0x4006_7000 0x4006_C000 0x4007_000 0x4007_3000 0x4007_4000 0x4007_6000 0x4007_7000 0x4007_C000 0x4007_D000 0x4007_E000 0x4007_F000 保留 DMA 控制器 保留 USB RAM( 此处别名 ) GPIO 控制器 (0x400F_F000 别名 ) 保留 Flash 存储器 DMA 通道多路复用器 保留 CRC3 保留 PIT LPTPM0 LPTPM LPTPM ADC0 保留 RTC 保留 LPTMR 系统寄存器文件 保留 SIM 低耗逻辑 SIM PORT A PORT B PORT C PORT D PORT E 保留 LPUART0 LPUART 保留 FlexIO 保留 MCG Lite OSC IC0 IC 保留 UART 保留 USB CMP VREF 保留 SPI0 SPI 图 5. 存储器映射 4 引脚配置 4. KL7 信号多路复用及引脚分配 下表列出了各引脚上的信号以及这些引脚在本文档中所支持器件上的位置 端口控制模块 负责选择每个引脚上的 ALT 功能 Kinetis KL7 微控制器, Rev 5, 04/05 5

26 引脚配置 64 LQFP 36 XFB GA 3 QFN 注本产品暂不提供 48 QFN 和 64 MAPBGA 封装 然而, 这些封装将包含在 Kinetis MCU 的 Package Your Way 计划中 访问 freescale.com/kpyw 了解更多详情 48 QFN 64 MAP BGA C PTE7 ADC0_DM/ ADC0_SE5a D PTE8 ADC0_DP/ ADC0_SE Pin Name 默认值 ALT0 ALT ALT ALT3 ALT4 ALT5 ALT6 ALT7 ADC0_DM/ ADC0_SE5a ADC0_DP/ ADC0_SE F 9 VREF0 VREF0_B VREF0_B C5 NC NC NC A A PTE0 禁用 PTE0/ CLKOUT3 K PTE7 SPI0_SCK UART_RX TPM_ CLKIN LPTMR0_ ALT3 FXIO0_D PTE8 SPI0_MOSI IC0_SDA SPI0_MISO FXIO0_D SPI_MISO LPUART_ TX B PTE 禁用 PTE SPI_MOSI LPUART_ RX 3 VDD VDD VDD 4 C4 C4 VSS VSS VSS 5 B 3 3 E USB0_DP USB0_DP USB0_DP 6 D 4 4 D USB0_DM USB0_DM USB0_DM 7 C3 5 5 E USB_VDD USB_VDD USB_VDD 8 C 6 6 D PTE6 ADC0_DP/ ADC0_SE 9 E3 7 G PTE0 ADC0_DP0/ ADC0_SE0 0 E 8 F PTE ADC0_DM0/ ADC0_SE4a E G PTE ADC0_DP3/ ADC0_SE3 F F PTE3 ADC0_DM3/ ADC0_SE7a ADC0_DP/ ADC0_SE ADC0_DP0/ ADC0_SE0 ADC0_DM0/ ADC0_SE4a ADC0_DP3/ ADC0_SE3 3 D3 7 9 F4 VDDA VDDA VDDA ADC0_DM3/ ADC0_SE7a 4 D3 7 0 G4 VREFH VREFH VREFH 4 0 G4 VREFO VREFO_A VREFO_A 5 D4 8 G3 VREFL VREFL VREFL 6 D4 8 F3 VSSA VSSA VSSA 7 3 H PTE9 CMP0_IN5/ ADC0_SE4b 8 F 9 4 H PTE30 ADC0_ SE3/ CMP0_IN4 CMP0_IN5/ ADC0_SE4b ADC0_ SE3/ CMP0_IN4 RTC_ CLKOUT PTE6 SPI0_PCS0 UART_TX TPM_ CLKIN0 PTE0 TPM_CH0 LPUART0_ TX PTE TPM_CH LPUART0_ RX CMP0_OUT SPI_MISO IC_SDA IC_SCL FXIO0_D0 FXIO0_D4 FXIO0_D5 PTE TPM_CH0 UART_TX FXIO0_D6 PTE3 TPM_CH UART_RX FXIO0_D7 PTE9 TPM0_CH TPM_ CLKIN0 PTE30 TPM0_CH3 TPM_ CLKIN 9 H3 PTE3 禁用 PTE3 TPM0_CH4 LPUART_ TX 0 5 H4 PTE4 禁用 PTE4 TPM0_CH0 IC0_SCL LPTMR0_ ALT 6 Kinetis KL7 微控制器, Rev 5, 04/05

27 引脚配置 64 LQFP 36 XFB GA 3 QFN 48 QFN 64 MAP BGA Pin Name 默认值 ALT0 ALT ALT ALT3 ALT4 ALT5 ALT6 ALT7 6 H5 PTE5 禁用 PTE5 TPM0_CH IC0_SDA F3 0 7 D3 PTA0 SWD_CLK PTA0 TPM0_CH5 SWD_CLK 3 F4 8 D4 PTA 禁用 PTA LPUART0_ RX 4 E4 9 E5 PTA 禁用 PTA LPUART0_ TX TPM_CH0 TPM_CH 5 E5 3 0 D5 PTA3 SWD_DIO PTA3 IC_SCL TPM0_CH0 SWD_DIO 6 F5 4 G5 PTA4 NMI_b PTA4 IC_SDA TPM0_CH NMI_b 7 F5 PTA5 禁用 PTA5 USB_CLKIN TPM0_CH 8 H6 PTA 禁用 PTA TPM_CH0 9 G6 PTA3 禁用 PTA3 TPM_CH 30 C3 5 G7 VDD VDD VDD 3 C4 6 3 H7 VSS VSS VSS 3 F6 7 4 H8 PTA8 EXTAL0 EXTAL0 PTA8 LPUART_ RX 33 E6 8 5 G8 PTA9 XTAL0 XTAL0 PTA9 LPUART_ TX TPM_ CLKIN0 TPM_ CLKIN LPTMR0_ ALT 34 D5 9 6 F8 PTA0 RESET_b PTA0 RESET_b 35 D6 0 7 F7 PTB0/ LLWU_P5 ADC0_SE8 ADC0_SE8 PTB0/ LLWU_P5 IC0_SCL TPM_CH0 SPI_MOSI SPI_MISO 36 C6 8 F6 PTB ADC0_SE9 ADC0_SE9 PTB IC0_SDA TPM_CH SPI_MISO SPI_MOSI 37 9 E7 PTB ADC0_SE ADC0_SE PTB IC0_SCL TPM_CH E8 PTB3 ADC0_SE3 ADC0_SE3 PTB3 IC0_SDA TPM_CH 39 3 E6 PTB6 禁用 PTB6 SPI_MOSI LPUART0_ RX 40 3 D7 PTB7 禁用 PTB7 SPI_MISO LPUART0_ TX 4 D6 PTB8 禁用 PTB8 TPM_CH0 4 C7 PTB9 禁用 PTB9 TPM_CH TPM_ CLKIN0 TPM_ CLKIN D8 PTC0 ADC0_SE4 ADC0_SE4 PTC0 EXTRG_IN audiousb_ SOF_OUT 44 C5 34 C6 PTC/ LLWU_P6/ RTC_CLKIN ADC0_SE5 ADC0_SE5 PTC/ LLWU_P6/ RTC_CLKIN IC_SCL TPM0_CH0 45 B B7 PTC ADC0_SE ADC0_SE PTC IC_SDA TPM0_CH 46 B C8 PTC3/ LLWU_P7 禁用 47 E3 VSS VSS VSS 48 E4 VDD VDD VDD 49 A B8 PTC4/ LLWU_P8 50 A A8 PTC5/ LLWU_P9 禁用 禁用 PTC3/ LLWU_P7 PTC4/ LLWU_P8 PTC5/ LLWU_P9 SPI_SCK SPI0_PCS0 SPI0_SCK LPUART_ RX LPUART_ TX LPTMR0_ ALT TPM0_CH TPM0_CH3 SPI_MISO SPI_MOSI CMP0_OUT CLKOUT SPI_PCS0 CMP0_OUT Kinetis KL7 微控制器, Rev 5, 04/05 7

28 引脚配置 64 LQFP 36 XFB GA 3 QFN 48 QFN 64 MAP BGA 5 B A7 PTC6/ LLWU_P0 Pin Name 默认值 ALT0 ALT ALT ALT3 ALT4 ALT5 ALT6 ALT7 CMP0_IN0 CMP0_IN0 PTC6/ LLWU_P0 5 A B6 PTC7 CMP0_IN CMP0_IN PTC7 SPI0_MISO audiousb_ SOF_OUT 53 A6 PTC8 CMP0_IN CMP0_IN PTC8 IC0_SCL TPM0_CH4 54 B5 PTC9 CMP0_IN3 CMP0_IN3 PTC9 IC0_SDA TPM0_CH5 55 B4 PTC0 禁用 PTC0 IC_SCL 56 A5 PTC 禁用 PTC IC_SDA SPI0_MOSI EXTRG_IN SPI0_MISO SPI0_MOSI 57 4 C3 PTD0 禁用 PTD0 SPI0_PCS0 TPM0_CH0 FXIO0_D A4 PTD ADC0_SE5b ADC0_SE5b PTD SPI0_SCK TPM0_CH FXIO0_D C PTD 禁用 PTD SPI0_MOSI UART_RX TPM0_CH SPI0_MISO FXIO0_D B3 PTD3 禁用 PTD3 SPI0_MISO UART_TX TPM0_CH3 SPI0_MOSI FXIO0_D3 6 A A3 PTD4/ LLWU_P4 禁用 PTD4/ LLWU_P4 SPI_PCS0 UART_RX TPM0_CH4 FXIO0_D4 6 B C PTD5 ADC0_SE6b ADC0_SE6b PTD5 SPI_SCK UART_TX TPM0_CH5 FXIO0_D5 63 B 3 47 B PTD6/ LLWU_P5 ADC0_SE7b ADC0_SE7b PTD6/ LLWU_P5 SPI_MOSI LPUART0_ RX 64 A 3 48 A PTD7 禁用 PTD7 SPI_MISO LPUART0_ TX IC_SDA SPI_MISO FXIO0_D6 IC_SCL SPI_MOSI FXIO0_D7 4. 引脚属性 下表列出了引脚属性 64 LQFP 36 XFBGA 3 QFN 48 QFN 64 MAPBGA 引脚名称 驱动器强度 POR 后的默认状态 POR 后的上拉 / 下拉设置 POR 后的压摆率 POR 后的无源引脚滤波器 开漏 引脚中断 C PTE7 ND HI-Z FS N N Y D PTE8 ND Hi-Z FS N N Y F 9 VREF0 C5 NC A A PTE0 ND Hi-Z FS N N Y B PTE ND Hi-Z FS N N Y 3 VDD 4 C4 C4 VSS 下一页继续介绍此表... 8 Kinetis KL7 微控制器, Rev 5, 04/05

29 引脚配置 64 LQFP 36 XFBGA 3 QFN 48 QFN 64 MAPBGA 引脚名称 驱动器强度 POR 后的默认状态 POR 后的上拉 / 下拉设置 POR 后的压摆率 POR 后的无源引脚滤波器 开漏 引脚中断 5 B 3 3 E USB0_DP 6 D 4 4 D USB0_DM 7 C3 5 5 E USB_VDD 8 C 6 6 D PTE6 ND Hi-Z FS N N Y 9 E3 7 G PTE0 ND Hi-Z SS N N Y 0 E 8 F PTE ND Hi-Z SS N N Y E G PTE ND Hi-Z SS N N Y F F PTE3 ND Hi-Z SS N N Y 3 D3 7 9 F4 VDDA 4 D3 7 0 G4 VREFH 4 0 G4 VREFO 5 D4 8 G3 VREFL 6 D4 8 F3 VSSA 7 3 H PTE9 ND Hi-Z SS N N Y 8 F 9 4 H PTE30 ND Hi-Z SS N N Y 9 H3 PTE3 ND Hi-Z SS N N Y 0 5 H4 PTE4 ND Hi-Z SS N N Y 6 H5 PTE5 ND Hi-Z SS N N Y F3 0 7 D3 PTA0 ND L PD SS N N Y 3 F4 8 D4 PTA ND Hi-Z SS N N Y 4 E4 9 E5 PTA ND Hi-Z SS N N Y 5 E5 3 0 D5 PTA3 ND H PU FS N N Y 6 F5 4 G5 PTA4 ND H PU SS Y N Y 7 F5 PTA5 ND Hi-Z SS N N Y 8 H6 PTA ND Hi-Z SS N N Y 9 G6 PTA3 ND Hi-Z SS N N Y 30 C3 5 G7 VDD ND 3 C4 6 3 H7 VSS ND 3 F6 7 4 H8 PTA8 ND Hi-Z SS N N Y 33 E6 8 5 G8 PTA9 ND Hi-Z SS N N Y 34 D5 9 6 F8 PTA0 ND H PU SS N Y Y 35 D6 0 7 F7 PTB0/LLWU_P5 HD Hi-Z FS N N Y 36 C6 8 F6 PTB HD Hi-Z FS N N Y 下一页继续介绍此表... Kinetis KL7 微控制器, Rev 5, 04/05 9

30 引脚配置 64 LQFP 36 XFBGA 3 QFN 48 QFN 64 MAPBGA 引脚名称 驱动器强度 POR 后的默认状态 POR 后的上拉 / 下拉设置 POR 后的压摆率 POR 后的无源引脚滤波器 开漏 引脚中断 37 9 E7 PTB ND Hi-Z SS N N Y E8 PTB3 ND Hi-Z SS N N Y 39 3 E6 PTB6 ND Hi-Z FS N N Y 40 3 D7 PTB7 ND Hi-Z FS N N Y 4 D6 PTB8 ND Hi-Z SS N N Y 4 C7 PTB9 ND Hi-Z SS N N Y D8 PTC0 ND Hi-Z SS N N Y 44 C5 34 C6 PTC/ LLWU_P6/ RTC_CLKIN ND Hi-Z SS N N Y 45 B B7 PTC ND Hi-Z SS N N Y 46 B C8 PTC3/ LLWU_P7 HD Hi-Z FS N N Y 47 E3 VSS 48 E4 VDD 49 A B8 PTC4/ LLWU_P8 50 A A8 PTC5/ LLWU_P9 5 B A7 PTC6/ LLWU_P0 HD Hi-Z FS N N Y ND Hi-Z FS N N Y ND Hi-Z FS N N Y 5 A B6 PTC7 ND Hi-Z FS N N Y 53 A6 PTC8 ND Hi-Z SS N N Y 54 B5 PTC9 ND Hi-Z SS N N Y 55 B4 PTC0 ND Hi-Z SS N N Y 56 A5 PTC ND Hi-Z SS N N Y 57 4 C3 PTD0 ND Hi-Z FS N N Y 58 4 A4 PTD ND Hi-Z FS N N Y C PTD ND Hi-Z FS N N Y B3 PTD3 ND Hi-Z FS N N Y 6 A A3 PTD4/ LLWU_P4 ND Hi-Z FS N N Y 6 B C PTD5 ND Hi-Z FS N N Y 63 B 3 47 B PTD6/ LLWU_P5 下一页继续介绍此表... HD Hi-Z FS N N Y 30 Kinetis KL7 微控制器, Rev 5, 04/05

31 引脚配置 64 LQFP 36 XFBGA 3 QFN 48 QFN 64 MAPBGA 引脚名称 驱动器强度 POR 后的默认状态 POR 后的上拉 / 下拉设置 POR 后的压摆率 POR 后的无源引脚滤波器 开漏 引脚中断 64 A 3 48 A PTD7 HD Hi-Z FS N N Y 属性 缩写 说明 驱动器强度 ND 标准驱动 HD 高电平驱动 POR 后的默认状态 Hi-Z 高阻抗 H 高电平 L 低电平 POR 后的上拉 / 下拉设置 PD 上拉 PU 下拉 POR 后的压摆率 FS 快压摆率 SS 慢压摆率 POR 后的无源引脚滤波器 N 禁用 Y 启用 开漏 N 禁用 Y 启用 引脚中断 Y 是. 当启用 IC 模块且 IC 引脚运行时, 此引脚 ( 伪 ) 启用开漏模式 当启用 UART 或 LPUART 模块且 UART 或 LPUART 引脚运行时, 此引脚 ( 伪 ) 可配置开漏模式. PTA0 为真正的开漏引脚, 不得上拉至 VDD 之上 4.3 模块信号说明表 下面的章节说明芯片级信号名称与模块章节中使用的信号名称的关联 同时简要介绍信号功能和方向 Kinetis KL7 微控制器, Rev 5, 04/05 3

32 引脚配置 4.3. 内核模块 表 9. SWD 信号说明 芯片信号名称模块信号名称说明 I/O SWD_DIO SWD_DIO 串行线调试数据输入 / 输出 SWD_CLK SWD_CLK 串行线时钟 外部调试工具利用 SWD_DIO 引脚进行通信和设备控制 此引脚在内部上拉 该引脚在串行线调试模式下作为调试逻辑的时钟 此引脚在内部下拉 I/O I 4.3. 系统模块 表 0. 系统信号说明 芯片信号名称模块信号名称说明 I/O NMI 非屏蔽中断 注 : 如果相应引脚选择 NMI 功能, 那么将 NMI 信号驱动至低电平会强制生成非屏蔽中断 RESET 复位双向信号 I/O VDD MCU 电源 I VSS MCU 接地 I I 表. LLWU 信号说明 芯片信号名称模块信号名称说明 I/O LLWU_Pn LLWU_Pn 唤醒输入 (n = ) I 时钟模块 表. OSC 信号说明 芯片信号名称模块信号名称说明 I/O EXTAL0 EXTAL 外部时钟 / 振荡器输入 I XTAL0 XTAL 振荡器输出 O 3 Kinetis KL7 微控制器, Rev 5, 04/05

33 引脚配置 模拟此表所示为 ADC0 模块的信号说明 表 3. ADC0 信号说明 芯片信号名称 模块信号名称 说明 I/O ADC0_DPn DADP3 DADP0 差分模拟通道输入 I ADC0_DMn DADM3 DADM0 差分模拟通道输入 I ADC0_SEn ADn 单端模拟通道输入 I VREFH V REFSH 参考电压 ( 高 ) I VREFL V REFSL 参考电压 ( 低 ) I VDDA V DDA 模拟电源 I VSSA V SSA 模拟接地 I EXTRG_IN ADHWT 硬件触发 I 此表所示为 CMP0 模块的信号说明 表 4. CMP0 信号说明 芯片信号名称 模块信号名称 说明 I/O CMP0_IN[5:0] IN[5:0] 模拟电压输入 I CMP0_OUT CMPO 比较器输出 O 表 5. VREF 信号说明 芯片信号名称模块信号名称说明 I/O VREF_OUT VREF_OUT 内部生成的参考电压输出 O 定时器模块 表 6. TPM0 信号说明 芯片信号名称模块信号名称说明 I/O TPM_CLKIN[:0] TPM0_CH[5:0] 外部时钟 可选择 TPM 外部时钟, 使得每个上升沿与计数器时钟同步的 TPM 计数器递增 TPM 通道 (n = 5 至 0) 在输出比较或 PWM 模式下配置且 TPM 计数器使能时, Kinetis KL7 微控制器, Rev 5, 04/05 33

34 引脚配置 表 6. TPM0 信号说明 芯片信号名称模块信号名称说明 I/O TPM 通道引脚将配置为输出, 否则 TPM 通道引脚为输入 表 7. TPM 信号说明 芯片信号名称模块信号名称说明 I/O TPM_CLKIN[:0] TPM_CH[:0] 外部时钟 可选择 TPM 外部时钟, 使得每个上升沿与计数器时钟同步的 TPM 计数器递增 TPM 通道 (n = 至 0) 在输出比较或 PWM 模式下配置且 TPM 计数器使能时, TPM 通道引脚将配置为输出, 否则 TPM 通道引脚为输入 表 8. TPM 信号说明 芯片信号名称模块信号名称说明 I/O TPM_CLKIN[:0] TPM_CH[:0] 外部时钟 可选择 TPM 外部时钟, 使得每个上升沿与计数器时钟同步的 TPM 计数器递增 TPM 通道 (n = 至 0) 在输出比较或 PWM 模式下配置且 TPM 计数器使能时, TPM 通道引脚将配置为输出, 否则 TPM 通道引脚为输入 表 9. LPTMR0 信号说明 芯片信号名称模块信号名称说明 I/O LPTMR0_ALT[3:] LPTMR0_ALTn 脉冲计数器输入引脚 I 表 0. RTC 信号说明 芯片信号名称模块信号名称说明 I/O RTC_CLKOUT RTC_CLKOUT Hz 方波输出或 OSCERCLK O 34 Kinetis KL7 微控制器, Rev 5, 04/05

35 引脚配置. RTC_CLKOUT 还可通过 SIM 控制位 SIM_SOPT[RCTCLKOUTSEL] 由 OSCERCLK 驱动 通信接口 表. USB FS OTG 信号说明 芯片信号名称 模块信号名称 说明 I/O USB0_DM usb_dm USB 总线上的 USB D- 模拟数据信号 I/O USB0_DP usb_dp USB 总线上的 USB D+ 模拟数据信号 I/O USB_CLKIN 备用 USB 时钟输入 I 表. SPI0 信号说明 芯片信号名称 模块信号名称 说明 I/O SPI0_MISO MISO 主机数据输入, 从机数据输出 I/O SPI0_MOSI MOSI 主机数据输出, 从机数据输入 I/O SPI0_SCLK SPSCK SPI 串行时钟 I/O SPI0_PCS0 SS 从机选择 I/O 表 3. SPI 信号说明 芯片信号名称 模块信号名称 说明 I/O SPI_MISO MISO 主机数据输入, 从机数据输出 I/O SPI_MOSI MOSI 主机数据输出, 从机数据输入 I/O SPI_SCLK SPSCK SPI 串行时钟 I/O SPI_PCS0 SS 从机选择 I/O 表 4. I C0 信号说明 芯片信号名称 模块信号名称 说明 I/O IC0_SCL SCL I C 系统的双向串行时钟线路 I/O IC0_SDA SDA I C 系统的双向串行数据线路 I/O 表 5. I C 信号说明 芯片信号名称 模块信号名称 说明 I/O IC_SCL SCL I C 系统的双向串行时钟线路 I/O IC_SDA SDA I C 系统的双向串行数据线路 I/O Kinetis KL7 微控制器, Rev 5, 04/05 35

36 引脚配置 表 6. LPUART0 信号说明 芯片信号名称 模块信号名称 说明 I/O LPUART0_TX TxD 发送数据 I/O LPUART0_RX RxD 接收数据 I 表 7. LPUART 信号说明 芯片信号名称 模块信号名称 说明 I/O LPUART_TX TxD 发送数据 I/O LPUART_RX RxD 接收数据 I 表 8. UART 信号说明 芯片信号名称 模块信号名称 说明 I/O UART_TX TxD 传送数据 O UART_RX RxD 接收数据 I 表 9. FlexIO 信号说明 芯片信号名称模块信号名称说明 I/O FXIO0_Dx FXIO_Dn (n=0...7) 双向 FlexIO 移位器和定时器 引脚输入 / 输出 I/O 人机接口 (HMI) 表 30. GPIO 信号说明 芯片信号名称 模块信号名称 说明 I/O PTA[3:0] PORTA3 PORTA0 通用输入 / 输出 I/O PTB[3:0] PORTB3 PORTB0 通用输入 / 输出 I/O PTC[:0] PORTC PORTC0 通用输入 / 输出 I/O PTD[7:0] PORTD7 PORTD0 通用输入 / 输出 I/O PTE[3:0] PORTE3 PORTE0 通用输入 / 输出 I/O 4.4 KL7 系列引脚配置 下图所示为 3 QFN 引脚配置 36 Kinetis KL7 微控制器, Rev 5, 04/05

37 引脚配置 VREF0 PTE30 PTA0 PTA PTA PTA3 PTA4 VDD VSS PTD7 PTD6/LLWU_P5 PTD5 PTD4/LLWU_P4 PTC7 PTC6/LLWU_P0 PTC5/LLWU_P9 PTC4/LLWU_P8 PTE0 4 PTC3/LLWU_P7 VSS 3 PTC USB0_DP 3 PTC/LLWU_P6/RTC_CLKIN USB0_DM 4 PTB USB_VDD 5 0 PTB0/LLWU_P5 PTE6 6 9 PTA0 VDDA VREFH 7 8 PTA9 VREFL VSSA 8 7 PTA8 下图所示为 48 QFN 引脚配置 图 6. 3 QFN 引脚配置 ( 透明俯视图 ) 注此款产品暂不提供 48 QFN 封装 然而, 它将包含在 Kinetis MCU 的 Package Your Way 计划中 访问 freescale.com/kpyw 了解更多详情 Kinetis KL7 微控制器, Rev 5, 04/05 37

38 引脚配置 PTD7 PTD6/LLWU_P5 PTD5 PTD4/LLWU_P4 PTD3 PTD PTD PTD0 PTC7 PTC6/LLWU_P0 PTC5/LLWU_P9 PTC4/LLWU_P8 VDD 36 PTC3/LLWU_P7 VSS 35 PTC USB0_DP 3 34 PTC/LLWU_P6/RTC_CLKIN USB0_DM 4 33 PTC0 USB_VDD 5 3 PTB7 PTE6 6 3 PTB6 PTE PTB3 PTE 8 9 PTB VDDA 9 8 PTB VREFH VREFO 0 7 PTB0/LLWU_P5 VREFL 6 PTA0 VSSA 5 PTA9 PTE9 PTE30 PTE4 PTE5 PTA0 PTA PTA PTA3 PTA4 VDD VSS PTA 下图所示为 64 MAPBGA 引脚配置 图 QFN 引脚配置 ( 透明俯视图 ) 注此款产品暂不提供 64 MAPBGA 封装 然而, 它将包含在 Kinetis MCU 的 Package Your Way 计划中 访问 freescale.com/kpyw 了解更多详情 38 Kinetis KL7 微控制器, Rev 5, 04/05

39 引脚配置 A PTE0 PTD7 PTD4/ LLWU_P4 PTD PTC PTC8 PTC6/ LLWU_P0 PTC5/ LLWU_P9 A B PTE PTD6/ LLWU_P5 PTD3 PTC0 PTC9 PTC7 PTC PTC4/ LLWU_P8 B C PTD5 PTD PTD0 VSS NC PTC/ LLWU_P6/ RTC_CLKIN PTB9 PTC3/ LLWU_P7 C D USB0_DM PTE6 PTA0 PTA PTA3 PTB8 PTB7 PTC0 D E USB0_DP USB_VDD VSS VDD PTA PTB6 PTB PTB3 E F PTE PTE3 VSSA VDDA PTA5 PTB PTB0/ LLWU_P5 PTA0 F G PTE0 PTE VREFL VREFH VREFO PTA4 PTA3 VDD PTA9 G H PTE9 PTE30 PTE3 PTE4 PTE5 PTA VSS PTA8 H 图 MAPBGA 引脚配置 ( 透明俯视图 ) 下图所示为 64 LQFP 引脚配置 Kinetis KL7 微控制器, Rev 5, 04/05 39

40 引脚配置 PTE0 PTE VDD VSS USB0_DP USB0_DM USB_VDD PTE6 PTE0 PTE PTE PTE3 VDDA VREFH VREFO VREFL VSSA PTE9 PTE30 PTE3 PTE PTD7 PTD6/LLWU_P5 PTD5 PTD4/LLWU_P4 PTD3 PTD PTD PTD0 PTC PTC0 PTC9 PTC8 PTC7 PTC6/LLWU_P0 PTC5/LLWU_P9 PTC4/LLWU_P8 VDD VSS PTC3/LLWU_P7 PTC PTC/LLWU_P6/RTC_CLKIN PTC0 PTB9 PTB8 PTB7 PTB6 PTB3 PTB PTB PTB0/LLWU_P5 PTA0 PTA9 PTE5 PTA0 PTA PTA PTA3 PTA4 PTA5 PTA PTA3 VDD VSS PTA8 下图所示为 36 XFBGA 引脚配置 : 图 LQFP 引脚配置 ( 俯视图 ) 40 Kinetis KL7 微控制器, Rev 5, 04/05

41 引脚配置 A PTE0 PTD7 PTD4/ LLWU_P4 PTC7 PTC5/ LLWU_P9 PTC4/ LLWU_P8 A B USB0_DP PTD6/ LLWU_P5 PTD5 PTC6/ LLWU_P0 PTC3/ LLWU_P7 PTC B C PTE7 PTE6 USB_VDD/ VDD VSS PTC/ LLWU_P6/ RTC_CLKIN PTB C D PTE8 USB0_DM VDDA/ VREFH VREFL/ VSSA PTA0 PTB0/ LLWU_P5 D E PTE PTE PTE0 PTA PTA3 PTA9 E F PTE3 VREF0/ PTE30 PTA0 PTA PTA4 PTA8 F 图 XFBGA 引脚配置 ( 透明俯视图 ) 4.5 封装尺寸 下图显示本文档中所支持器件的封装尺寸 Kinetis KL7 微控制器, Rev 5, 04/05 4

42 引脚配置 图. 64 引脚 LQFP 封装尺寸 4 Kinetis KL7 微控制器, Rev 5, 04/05

43 引脚配置 8 (0.) B B 普通金属 X 详细 Y X X=A B 或 D 区段 B-B 8 电镀 0. 最小 X R 基准平面 (0.5) (.00) 70 详细 AA 注释 :. 尺寸单位为毫米. 尺寸和公差遵循 ASME Y4.5M 基准 A B 和 D 由基准面 H 确定 4. 尺寸由底座面 C 确定 5. 该尺寸不包括切中筋突出 允许的切中筋凸出在最多留料情况下不可导致引线宽度超过上限 (0.08 MM 以上 ) 切中筋不能位于最小半径或底座上 突出物和相邻引线之间的最小间距不得小于 0.07 MM 6. 该尺寸不包括模具突出 每侧允许的突出长度为 0.5 MM 该尺寸为包括模具错位的最大塑料体尺寸大小 7. 可选择每个角的精确形状 8. 这些尺寸适用于距离引线顶端 0. MM 到 0.5 MM 的引线扁平区段 图. 64 引脚 LQFP 封装尺寸 Kinetis KL7 微控制器, Rev 5, 04/05 43

44 引脚配置 5 B A 索引区域 C D 64X 5 // 0. A 0.08 A A 底座面 4 5 俯视图 4X 0.5 D 0.5 7X 0.5 H G F E D C B A X X Ø Ø0.5 M Ø0.05 M A B C A 最大 A 索引区域 顶视图 视图 D-D 注释 :. 所有尺寸单位为毫米. 尺寸和公差遵循 ASME Y4.5M 最大焊球直径平行于基准面 A 4. 基准面 A 底座面由焊球的球冠决定 5. 平行度测量应排除封装上表面标记的影响 图 引脚 MAPBGA 封装尺寸 44 Kinetis KL7 微控制器, Rev 5, 04/05

45 引脚配置 图 引脚 QFN 封装尺寸 Kinetis KL7 微控制器, Rev 5, 04/05 45

46 引脚配置 45 (0.05) 详细 F 0.5 // 0. C X 0.08 C (0.5) (0.) 底座面 C G 局部放大视图顺时钟旋转 90 度 注释 :. 所有尺寸单位为毫米. 尺寸和公差遵循 ASME Y4.5M 这是非 JEDEC 注册封装 4. 共面采用引线和芯片贴装标志 5. 最小金属间隙为 0. MM 图 引脚 QFN 封装尺寸 46 Kinetis KL7 微控制器, Rev 5, 04/05

47 引脚配置 3.5 B A 索引区域 C D 5 36X // 0.08 A 0. A A 底座面 俯视图 4X 0. D 5X F E D 0.5 5X 0.5 C B A X Ø Ø0.5 M A B C Ø0.08 M A 最大值 0.5 A 索引区域 注释 : 顶视图 视图 D-D. 所有尺寸单位为毫米. 尺寸和公差遵循 ASME Y4.5M 最大焊球直径平行于基准面 A 4. 基准面 A 底座面由焊球的球冠决定 5. 平行度测量应排除封装上表面标记的影响 图 引脚 XFBGA 封装尺寸 Kinetis KL7 微控制器, Rev 5, 04/05 47

48 引脚配置 图 7. 3 引脚 QFN 封装尺寸 48 Kinetis KL7 微控制器, Rev 5, 04/05

49 电气特性 // 0. C X 0.08 C (0.) (0.5) 底座面 C G 局部放大视图顺时钟旋转 90 度 注释 :. 所有尺寸单位为毫米. 尺寸和公差遵循 ASME Y4.5M 这是非 JEDEC 注册封装 4. 共面采用引线和芯片贴装标志 5. 最小金属间隙为 0. MM 图 8. 3 引脚 QFN 封装尺寸 5 电气特性 5. 额定值 Kinetis KL7 微控制器, Rev 5, 04/05 49

50 电气特性 5.. 热操作额定值 表 3. 热操作额定值 符号说明最小值最大值单位注释 T STG 存储温度 C T SDR 无铅焊接温度 60 C. 根据 JEDEC 标准 JESD-A03 高温存储时间 确定. 根据 IPC/JEDEC 标准 J-STD-00 非密封固态表面安装器件的潮湿 / 回流敏感度分级 确定 5.. 湿度操作额定值 表 3. 湿度操作额定值 符号说明最小值最大值单位注释 MSL 湿度灵敏度等级 3. 根据 IPC/JEDEC 标准 J-STD-00 非密封固态表面安装器件的潮湿 / 回流敏感度分级 确定 5..3 ESD 操作额定值 表 33. ESD 操作额定值 符号 说明 最小值 最大值 单位 注释 V HBM 静电放电电压, 人体放电模式 V V CDM 静电放电电压, 设备充电模式 V I LAT 05 C 环境温度下的闩锁电流 ma 3. 根据 JEDEC 标准 JESD-A4 静电放电 (ESD) 灵敏度测试人体放电模式 (HBM) 标准 确定. 根据 JEDEC 标准 JESD-C0 微电子组件静电放电耐压阈值的电场感应器件充电模式测试方法 确定 3. 根据 JEDEC 标准 JESD78 IC 闩锁测试 确定 5..4 电压和电流绝对操作极限表 34. 电压和电流绝对操作极限 符号说明最小值最大值单位 V DD 数字供电电压 V I DD 数字供电电流 0 ma V IO IO 引脚输入电压 0.3 V DD V I D 单引脚瞬态最大电流限值 ( 适用于所有端口引脚 ) 5 5 ma V DDA 模拟供电电压 V DD 0.3 V DD V 下一页继续介绍此表 Kinetis KL7 微控制器, Rev 5, 04/05

51 电气特性 表 34. 电压和电流绝对操作极限 ( 继续 ) 符号 说明 最小值 最大值 单位 V USB_DP USB_DP 输入电压 V V USB_DM USB_DM 输入电压 V 5. 通用 5.. 交流电气特性 除非另有说明, 否则传输延迟在 50% 到 50% 点处测得, 上升时间和下降时间在 0% 和 80% 点处测得, 如下图所示 输入信号 中点 V IH 低 高 80% 50% 0% 下降时间 V IL 上升时间 中点是 V IL + (V IH - V IL ) / 图 9. 输入信号测量参考 除非另有说明, 否则所有数字 I/O 开关特性均假设输出引脚具备下列特性 C L =30 pf 负载 压摆率禁用 正常驱动强度 5.. 静态电气规格 5... 电压和电流工作要求表 35. 电压和电流工作要求 符号说明最小值最大值单位注释 V DD 供电电压 V USB_V DD 供电电压 V V DDA 模拟供电电压 V 下一页继续介绍此表... Kinetis KL7 微控制器, Rev 5, 04/05 5

52 电气特性 表 35. 电压和电流工作要求 ( 继续 ) 符号说明最小值最大值单位注释 V DD V DDA V DD 至 V DDA 差分电压 V V SS V SSA V SS 至 V SSA 差分电压 V V IH 输入高电压.7 V V DD 3.6 V.7 V V DD.7 V 0.7 V DD 0.75 V DD V V V IL 输入低电压.7 V V DD 3.6 V.7 V V DD.7 V 0.35 V DD V 0.3 V DD V V HYS 输入迟滞 0.06 V DD V I ICIO IO 引脚负直流注入电流 单引脚 V IN < V SS -0.3V -3 ma 3 I ICcont 连续引脚直流注入电流 区域限制, 包括 6 个连续引脚的负注入电流之和 负电流注入 -5 ma V ODPU 开漏上拉电压电平 V DD V DD V 4 V RAM 保持 RAM 数据所需的 V DD 电压. V. 要在 36XFBGA 封装上使用 USB, 必须将最小值限制为 3.0V. 36XFBGA 封装上用于 USB 和芯片其他部分的电源引脚互相连接 USB_VDD 的纹波电压限制为 00 mv 3. 所有 I/O 引脚均通过 ESD 保护二极管内部钳位至 V SS V DD 未连接二极管 如果发现 V IN 大于 V IO_MIN (= V SS -0.3 V), 则 无需在焊盘上提供限流电阻 如果没有发现, 则需提供限流电阻 负直流注入电流的限流电阻计算公式是 :R = (V IO_MIN - V IN )/ I ICIO 4. 开漏输出必须上拉至 V DD 5... LVD 和 POR 工作要求表 36. V DD 电源 LVD 和 POR 工作要求 符号说明最小值典型值最大值单位注释 V POR 下降沿电压 V DD POR 检测电压 V V LVDH 下降沿低压检测阈值 高范围 (LVDV = 0) V V LVWH V LVWH V LVW3H V LVW4H 低压警告阈值 高范围 级压降 (LVWV = 00) 级压降 (LVWV=0) 3 级压降 (LVWV=0) 4 级压降 (LVWV=) V HYSH 低压抑制复位 / 恢复迟滞 高范围 ±60 mv V LVDL 下降沿低压检测阈值 低范围 (LVDV=00) V 下一页继续介绍此表 V V V V 5 Kinetis KL7 微控制器, Rev 5, 04/05

53 电气特性 表 36. V DD 电源 LVD 和 POR 工作要求 ( 继续 ) 符号说明最小值典型值最大值单位注释 V LVWL V LVWL V LVW3L V LVW4L 低压警告阈值 低范围 级压降 (LVWV = 00) 级压降 (LVWV=0) 3 级压降 (LVWV=0) 4 级压降 (LVWV=) V V V V V HYSL 低压抑制复位 / 恢复迟滞 低范围 ±40 mv V BG 带隙电压参考 V t LPO 内部低功耗振荡器周期 工厂调整 μs. 上升沿阈值 = 下降沿阈值 + 迟滞电压 电压和电流特性 表 37. 电压和电流特性 符号说明最小值最大值单位注释 V OH 输出高电压 标准驱动引脚.7 V V DD 3.6 V,I OH = 5 ma.7 V V DD.7 V,I OH = -.5 ma V DD 0.5 V DD 0.5 V V V OH 输出高电压 高电平驱动引脚.7 V V DD 3.6 V, I OH = 0 ma V DD 0.5 V.7 V V DD.7 V, I OH = 0 ma V DD 0.5 V I OHT 所有端口的总输出高电流 00 ma V OL 输出低电压 标准驱动引脚.7 V V DD 3.6 V, I OL = 5 ma 0.5 V.7 V V DD.7 V,I OL =.5 ma 0.5 V V OL 输出低电压 高电平驱动引脚.7 V V DD 3.6 V,I OL = 0 ma 0.5 V.7 V V DD.7 V,I OL = 0 ma 0.5 V I OLT 所有端口的总输出低电流 00 ma I IN 全温度范围的输入漏电流 ( 每个引脚 ) μa I IN 5 C 下的输入漏电流 ( 每个引脚 ) 0.05 μa I IN 全温度范围的输入漏电流 ( 所有引脚的总值 ) 64 μa I OZ Hi-Z( 关闭状态 ) 漏电流 ( 每个引脚 ) μa R PU 内部上拉电阻 0 50 kω 3. PTB0 PTB PTC3 PTC4 PTD6 和 PTD7 I/O 同时具有高电平驱动和常规驱动能力, 由相关的 PTx_PCRn[DSE] 控制位进行选择 所有其他 GPIO 都只有常规驱动能力. 在 V DD = 3.6 V 时测量 Kinetis KL7 微控制器, Rev 5, 04/05 53

54 电气特性 3. 在 V DD 供电电压 = V DD ( 最小值 ) 且 Vinput = V SS 时测量 运行模式转换特性 下表中, 除 t POR 和 VLLSx RUN 恢复时间外的所有特性均假定时钟配置如下 : CPU 和系统时钟 = 48 MHz 总线和 Flash 时钟 = 4 MHz HIRC 时钟模式 表 38. 运行模式转换特性 符号说明最小值典型值最大值单位注释 t POR POR 事件后, 在芯片工作温度范围内, 从 V DD 达到.8 V 到执行第一条指令所需的时间 300 μs VLLS0 RUN VLLS RUN VLLS3 RUN LLS RUN VLPS RUN STOP RUN 5 66 μs 5 66 μs μs μs μs μs 功耗特性 下表列出的最大值表示相当于均值加上三倍标准偏差的表征结果 ( 均值 + 3 倍标准差 ) 注 while() 测试在 flash 高速缓存使能时执行 表 39. 功耗特性 符号说明最小值典型值最大值单位注释 I DDA 模拟供电电流 参见注释 ma I DD_RUNCO 在计算操作模式下运行 Flash 中的 CoreMark - 48M HIRC 模式,48 MHz 内核 / 4 MHz Flash, V DD = 3.0 V 下一页继续介绍此表 Kinetis KL7 微控制器, Rev 5, 04/05

55 电气特性 表 39. 功耗特性 ( 继续 ) 符号 说明 最小值 典型值 最大值 单位 注释 5 C 时 ma 05 C 时 I DD_RUNCO 在计算操作模式下运行 Flash 中的 While() 循环 - 48M HIRC 模式,48 MHz 内核 / 4 MHz Flash, V DD = 3.0 V 5 C 时 ma 05 C 时 I DD_RUN 运行模式电流 - 48M HIRC 模式, 运行 Flash 中的 CoreMark, 所有外设时钟禁用,48 MHz 内核 /4 MHz Flash,V DD = 3.0 V 5 C 时 ma 05 C 时 I DD_RUN 运行模式电流 - 48M HIRC 模式, 运行 Flash 中的 CoreMark, 所有外设时钟禁用,4 MHz 内核 / MHz Flash,V DD = 3.0 V 5 C 时 05 C 时 ma ma I DD_RUN 运行模式电流 - 48M HIRC 模式, 运行 Flash 中的 CoreMark, 所有外设时钟禁用, MHz 内核 /6 MHz Flash,V DD = 3.0 V 5 C 时 ma 05 C 时.5.65 I DD_RUN 运行模式电流 - 48M HIRC 模式, 运行 Flash 中的 CoreMark, 所有外设时钟启用,48 MHz 内核 /4 MHz Flash,V DD = 3.0 V 5 C 时 ma 05 C 时 I DD_RUN 运行模式电流 - 48M HIRC 模式, 运行 Flash 中的 While() 循环, 所有外设时钟禁用,48 MHz 内核 / 4 MHz Flash,V DD = 3.0 V 5 C 时 ma 05 C 时 I DD_RUN 运行模式电流 - 48M HIRC 模式, 运行 Flash 中的 While() 循环, 所有外设时钟禁用,4 MHz 内核 / MHz Flash,V DD = 3.0 V 5 C 时 ma 05 C 时 I DD_RUN 运行模式电流 - 48M HIRC 模式, 运行 Flash 中的 While() 循环, 所有外设时钟禁用, MHz 内核 / 6 MHz Flash,V DD = 3.0 V 下一页继续介绍此表 ma Kinetis KL7 微控制器, Rev 5, 04/05 55

56 电气特性 表 39. 功耗特性 ( 继续 ) 符号 说明 最小值 典型值 最大值 单位 注释 5 C 时.0 05 C 时 I DD_RUN 运行模式电流 - 48M HIRC 模式, 运行 Flash 中的 While() 循环, 所有外设时钟使能,48 MHz 内核 / 4 MHz Flash,V DD = 3.0 V 5 C 时 ma 05 C 时 I DD_VLPRCO I DD_VLPRCO I DD_VLPRCO 在计算操作模式下极低功耗运行 Flash 中的内核标志 8 MHz LIRC 模式 4 MHz 内核 / MHz flash V DD = 3.0 V 5 C 时 μa 在计算操作模式下极低功耗运行 SRAM 中的 While() 循环 - 8 MHz LIRC 模式,4 MHz 内核 / MHz Flash,V DD = 3.0 V 5 C 时 μa 在计算操作模式下极低功耗运行 SRAM 中的 While() 循环 - MHz LIRC 模式, MHz 内核 /0.5 MHz Flash,V DD = 3.0 V 5 C 时 μa I DD_VLPR 极低功耗运行模式电流 - MHz LIRC 模式, Flash 中的 While() 循环, 所有外设时钟禁用, MHz 内核 / 0.5 MHz Flash,V DD = 3.0 V 5 C 时 μa I DD_VLPR 极低功耗运行模式电流 - MHz LIRC 模式, Flash 中的 While() 循环, 所有外设时钟禁用, 5 khz 内核 /3.5 khz Flash,V DD = 3.0 V 5 C 时 34 5 μa I DD_VLPR I DD_VLPR I DD_WAIT I DD_WAIT 极低功耗运行模式电流 - 8 MHz LIRC 模式,flash 中的 While() 循环, 所有外设时钟禁用,4 MHz 内核 / MHz Flash,V DD = 3.0 V 5 C 时 38 μa 极低功耗运行模式电流 - 8 MHz LIRC 模式,flash 中的 While() 循环, 所有外设时钟使能,4 MHz 内核 / MHz Flash,V DD = 3.0 V 5 C 时 μa 待机模式电流 - 内核禁用,48 MHz 系统 /4 MHz 总线,Flash 禁用 (Flash 休眠模式使能 ), 所有外设时钟禁用,MCG_Lite 处于 HIRC 模式,V DD = 3.0 V 5 C 时 待机模式电流 - 内核禁用,4 MHz 系统 / MHz 总线,Flash 禁用 (Flash 休眠模式使能 ), 所有外设时钟禁用,MCG_Lite 处于 HIRC 模式,V DD = 3.0 V 5 C 时 下一页继续介绍此表 ma.7.46 ma 56 Kinetis KL7 微控制器, Rev 5, 04/05

57 电气特性 表 39. 功耗特性 ( 继续 ) 符号说明最小值典型值最大值单位注释 I DD_VLPW 极低功耗待机模式电流, 内核禁用,4 MHz 系统 / MHz 总线和 Flash, 所有外设时钟禁用,V DD = 3.0 V 5 C 时 I DD_VLPW I DD_VLPW I DD_PSTOP I DD_PSTOP I DD_STOP I DD_VLPS I DD_VLPS I DD_LLS 极低功耗待机模式电流, 内核禁用, MHz 系统 /0.5 MHz 总线和 Flash, 所有外设时钟禁用, V DD = 3.0 V 5 C 时 极低功耗待机模式电流, 内核禁用,5 khz 系统 /3.5 khz 总线和 Flash, 所有外设时钟禁用, V DD = 3.0 V 5 C 时 局部停止 模式, 内核和系统时钟禁用, MHz 总线和 Flash,V DD = 3.0 V 5 C 时 局部停止 模式, 内核和系统时钟禁用,Flash 休眠模式使能, MHz 总线,V DD = 3.0 V 5 C 时 STOP 模式电流, 在 3.0 V 电压下 5 C 及以下 50 C 时 85 C 时 05 C 时 极低功耗 STOP 模式电流, 在 3.0 V 电压下 5 C 及以下 50 C 时 85 C 时 05 C 时 极低功耗 STOP 模式电流, 在.8 V 电压下 5 C 及以下 50 C 时 85 C 时 05 C 时 低漏 STOP 模式电流, 所有外设禁用, 在 3.0 V 电压下 5 C 及以下 50 C 时 70 C 时 85 C 时 05 C 时 μa μa 3 48 μa ma.05.6 ma 下一页继续介绍此表 Kinetis KL7 微控制器, Rev 5, 04/ μa μa μa μa

58 电气特性 表 39. 功耗特性 ( 继续 ) 符号说明最小值典型值最大值单位注释 I DD_LLS 低漏 STOP 模式电流及 RTC 电流, 在 3.0 V 电压下 5 C 及以下 50 C 时 70 C 时 85 C 时 05 C 时 μa 3 I DD_LLS 低漏 STOP 模式电流及 RTC 电流, 在.8 V 电压下 5 C 及以下 50 C 时 70 C 时 85 C 时 05 C 时 μa 3 I DD_VLLS3 极低漏电 STOP 模式 3 电流, 所有外设禁用, 在 3.0 V 电压下 5 C 及以下 50 C 时 70 C 时 85 C 时 05 C 时 μa I DD_VLLS3 极低漏电 STOP 模式 3 电流及 RTC 电流, 在 3.0 V 电压下 5 C 及以下 50 C 时 70 C 时 85 C 时 05 C 时 μa 3 I DD_VLLS3 极低漏电 STOP 模式 3 电流及 RTC 电流, 在.8 V 电压下 5 C 及以下 50 C 时 70 C 时 85 C 时 05 C 时 μa 3 I DD_VLLS 极低漏电 STOP 模式 电流, 所有外设禁用, 在 3.0 V 电压下 5 C 及以下 下一页继续介绍此表 Kinetis KL7 微控制器, Rev 5, 04/05

59 电气特性 表 39. 功耗特性 ( 继续 ) 符号 说明 最小值 典型值 最大值 单位 注释 50 C 时 70 C 时 85 C 时 05 C 时 μa I DD_VLLS 极低功耗漏电 STOP 模式 电流,RTC 使能, 在 3.0 V 电压下 5 C 及以下 50 C 时 70 C 时 85 C 时 05 C 时 μa 3 I DD_VLLS 极低功耗漏电 STOP 模式 电流,RTC 使能, 在.8 V 电压下 5 C 及以下 50 C 时 70 C 时 85 C 时 05 C 时 μa 3 I DD_VLLS0 极低漏电 STOP 模式 0 电流, 所有外设禁用 (SMC_STOPCTRL[PORPO] = 0), 在 3.0 V 电压下 5 C 及以下 C 时 na 70 C 时 C 时 C 时 I DD_VLLS0 极低漏电 STOP 模式 0 电流, 所有外设禁用 (SMC_STOPCTRL[PORPO] = ), 在 3 V 电压下 5 C 及以下 50 C 时 70 C 时 85 C 时 05 C 时 na 4. 模拟供电电流等于器件上每个模拟模块的工作或禁用电流之和 有关其供电电流请参见每个模块的特性. MCG_Lite 配置为 HIRC 模式 通过 IAR 7.0 以高优化级别编译 CoreMark 基准代码, 针对平衡优化 3. RTC 使用外部 3 khz 晶振作为时钟源, 该电流包括 ERCLK3K 功耗 4. 无掉电 Kinetis KL7 微控制器, Rev 5, 04/05 59

60 电气特性 表 40. 低功耗模式外设增加的电流 典型值 符号说明温度 ( C) 单位 I IRC8MHz I IRCMHz I EREFSTEN4MHz I EREFSTEN3KHz I LPTMR 8 MHz 内部参考时钟 (IRC) 增加电流 进入 STOP 或 VLPS 模式且使能 8 MHz IRC MCG_SC[FCRDIV]=000b MCG_MC[LIRC_DIV]=000b 时进行测量 MHz 内部参考时钟 (IRC) 增加电流 进入 STOP 模式且 MHz IRC 使能 MCG_SC[FCRDIV]=000b MCG_MC[LIRC_DIV]=000b 时进行测量 [C: ] 外部 4 MHz 晶振时钟增加电流 通过在晶振使能情况下进入 STOP 或 VLPS 模式而测得 外部 3 khz 晶振时钟增加电流, 通过 OSC0_CR[EREFSTEN 和 EREFSTEN] 位来选择 通过在晶振使能情况下进入所有模式而测得 VLLS VLLS3 LLS VLPS STOP LPTMR 外设增加电流, 通过将器件置于 VLLS 模式且使用 LPO 使能 LPTMR 进行测量 µa µa µa na I USBKPALV IDD 增加电流, 通过将器件置于 VLPS 模式且 USB 连接保持有效时测量 na.353 I CMP I RTC CMP 外设增加电流, 通过将器件置于 VLLS 模式, 且 CMP 使能进行测量, 使用 6 位 DAC 和单个外部输入进行比较 包括 6 位 DAC 的功耗 RTC 外设增加电流, 通过将器件置于 VLLS 模式进行测量, 外部 3 khz 晶振利用 RTC_CR[OSCE] 位使能并将 RTC ALARM 设为 分钟 包括 ERCLK3K (3 khz 外部晶振 ) 功耗 ma µa na 下一页继续介绍此表 Kinetis KL7 微控制器, Rev 5, 04/05

61 电气特性 表 40. 低功耗模式外设增加的电流 典型值 ( 继续 ) 符号说明温度 ( C) 单位 I UART UART 外设增加电流, 通过将器件置于 STOP 或者 VLPS 模式进行测量, 使选定时钟源以 500 波特率等待 RX 数据 包括选定的时钟源功耗 IRC8M(8 MHz 内部参考时钟 ) IRCM( MHz 内部参考时钟 ) µa I TPM TPM 外设增加电流, 通过将器件置于 STOP 或者 VLPS 模式进行测量, 配置为输出比较的选定时钟源生成 00 Hz 信号 产生时钟信号的 I/O 上不存在负载 包括选定时钟源和 I/O 开关电流 IRC8M(8 MHz 内部参考时钟 ) IRCM( MHz 内部参考时钟 ) µa I BG I ADC BGEN 位置位且器件处于 VLPx 或 VLLSx 模式时的带隙增加电流 ADC 外设增加电流, 器件处于 STOP 或者 VLPS 模式下在 V DD 和 V DDA 时的测量值组合 ADC 配置为低功耗模式, 使用内部时钟和连续转换 µa µa 示意图 : 典型 IDD_RUN 工作特性 下面的数据是在以下条件下测定的 : MCG-Lite 在运行模式下是 HIRC 模式, 在 VLPR 模式下是 LIRC 模式 无 GPIO 切换输出 在 Flash 中运行 对于 ALLOFF 曲线, 禁用除 FTFA 外的全部外设时钟 Kinetis KL7 微控制器, Rev 5, 04/05 6

62 电气特性 RUN 模式电流与内核频率的关系 温度 =5 VDD=3 MCG 模式 =HIRC(while() 在 Flash 中运行 ) 6.00E E-03 VDD 电流消耗 (A) 4.00E E-03.00E-03 所有外设的时钟门控 全关 全开.00E E+00 '- 3 '- 6 '- 8 '- '- 4 '- 48 CLK 比率 Flash - 内核内核频率 (MHz) 图 0. RUN 模式供电电流与内核频率 6 Kinetis KL7 微控制器, Rev 5, 04/05

63 电气特性 RUN 模式电流与内核频率的关系 温度 =5 VDD=3 MCG 模式 =HIRC(while() 在 RAM 中运行 ) 6.00E E-03 VDD 电流消耗 (A) 4.00E E-03.00E-03 所有外设的时钟门控 全关 全开.00E E+00 '- 3 '- 6 '- 8 '- '- 4 '- 48 CLK 比率 Flash - 内核内核频率 (MHz) Kinetis KL7 微控制器, Rev 5, 04/05 63

64 电气特性 VLPR 模式电流与内核频率的关系 温度 =5 VDD=3 MCG 模式 =HIRC(while() 在 RAM 中运行 ) E E E-06 VDD 电流消耗 (A) 50.00E E E-06 所有外设时钟门控 全关 全开 00.00E E E+00 '- '- '-4 4 CLK 比率 Flash - 内核内核频率 (MHz) 图. VLPR 模式电流与内核频率 EMC 性能电磁兼容 (EMC) 性能很大程度上取决于 MCU 所处的环境 外部组件的板设计和布局, 电路拓扑选择 位置和特性以及 MCU 软件操作在 EMC 性能中起重要作用 系统设计人员可参阅 freescale.com 中提供的以下飞思卡尔应用笔记, 以获得有关旨在优化 EMC 性能的建议与指导 AN3: 电路板级电磁兼容设计 AN050:HCMOS 微控制器的电磁兼容 (EMC) 设计 AN63: 单片微控制器的电磁兼容设计 AN764: 改善微控制器应用的瞬态抗干扰性能 AN59: 基于 MCU 系统中降噪的系统设计和布局技术 KL-QRUG(Kinetis L 系列快速参考 ) 64 Kinetis KL7 微控制器, Rev 5, 04/05

65 电气特性 电容属性 表 4. 电容属性 符号说明最小值最大值单位 C IN 输入电容 7 pf 5..3 开关规格 器件时钟规格 表 4. 器件时钟规格 符号说明最小值最大值单位 正常运行模式 f SYS 系统和内核时钟 48 MHz f BUS 总线时钟 4 MHz f FLASH Flash 时钟 4 MHz f SYS_USB 采用全速 USB 时的系统和内核时钟 0 MHz f LPTMR LPTMR 时钟 4 MHz VLPR 和 VLPS 模式 f SYS 系统和内核时钟 4 MHz f BUS 总线时钟 MHz f FLASH Flash 时钟 MHz f LPTMR LPTMR 时钟 4 MHz f ERCLK 外部参考时钟 6 MHz f LPTMR_ERCLK LPTMR 外部参考时钟 6 MHz f osc_hi_ 振荡器晶体或谐振器频率 高频模式 ( 高范围 ) (MCG_C[RANGE]=x) 6 MHz f TPM TPM 异步时钟 8 MHz f UART0 UART0 异步时钟 8 MHz. VLPR 和 VLPS 模式下的频率限制会覆盖其他所有模块时序特性中的一切频率特性 无论是从 RUN 还是从 VLPR 进入 VLPS,VLPS 也适用同样的频率限制. 仅当信号源为外部引脚时, 才能在 VLPR 或 VLPS 下以此速度向 LPTMR 提供时钟 一般开关规格 这些一般规格适用于配置为 GPIO 和 UART 的所有信号 Kinetis KL7 微控制器, Rev 5, 04/05 65

66 电气特性 表 43. 一般开关规格 说明 最小值 最大值 单位 注释 GPIO 引脚中断脉冲宽度 ( 数字去抖滤波器禁用 ) 同步路径.5 总线时钟周期 外部 RESET 和 NMI 引脚中断脉冲宽度 异步路径 00 ns GPIO 引脚中断脉冲宽度 异步路径 6 ns 端口上升和下降时间 36 ns 3. 必须满足同步和异步时序要求. 这是保证可以识别的最短脉冲 pf 负载 5..4 热学特性 热学操作要求 表 44. 热学操作要求 符号说明最小值最大值单位注释 T J 裸片结温 40 5 C T A 环境温度 C. 仅当用户确保 T J 不会超过最大 T A 时才可超过最大值 确定 T J 的最简单方法是 :T J = T A + R θja X 芯片功耗 热学属性 注本产品暂不提供 48 QFN 和 64 MAPBGA 封装 然而, 它将包含在 Kinetis MCU 的 Package Your Way 计划中 访问 freescale.com/kpyw 了解更多详情 表 45. 热学属性 电路板类型 符号 说明 3 QFN 36 XFBGA 单层 (S) R θja 热阻, 连结到外部环境 ( 自然对 流 ) 四层 (sp) R θja 热阻, 连结到外部环境 ( 自然对 流 ) 单层 (S) R θjma 热阻, 连结到外部环境 ( 空气速率 为 00 英尺 / 分钟 ) 四层 (sp) R θjma 热阻, 连结到外部环境 ( 空气速率 为 00 英尺 / 分钟 ) 64 LQFP 单位注释 C/W,, C/W,, 3, C/W, 4, C/W, 4, 5 R θjb 热阻, 连结到板 C/W 6 下一页继续介绍此表 Kinetis KL7 微控制器, Rev 5, 04/05

67 电气特性 表 45. 热学属性 ( 继续 ) 电路板类型 符号 说明 3 QFN 36 XFBGA 64 LQFP 单位注释 R θjc 热阻, 连结到外壳 C/W 7 Ψ JT 热特性参数, 连结到外封装顶部中 心 ( 自然对流 ) Ψ JB 热特性参数, 连结到封装底部 ( 自 然对流 ) 3. 5 C/W C/W 9. 结温是裸片大小 片上功耗 封装热阻 安装环境 ( 板 ) 温度 环境温度 气流 板上其他组件的功耗和板热阻的函数. 基于 SEMI G38-87 和 JEDEC JESD5- 标准, 在单层板水平方向 3. 基于 JEDEC JESD5- 标准, 在水平方向电路板上自然对流 电路板分别符合 s 或 sp 电路板的 JESD5-9 规范 4. 基于 JEDEC JESD5-6, 在电路板水平方向 5. 基于 JEDEC JESD5-6 标准, 在水平方向电路板上强制对流 电路板分别符合 s 或 sp 电路板的 JESD5-9 规范 6. 裸片和印刷电路板的热阻, 基于 JEDEC JESD5-8 标准 板温度在封装附近的板上表面测量 7. 通过冷板方法测量裸片和外壳顶面之间的热阻 (MIL SPEC-883 Method 0.) 8. 基于 JEDEC JESD5- 标准, 热特性参数表示封装顶部和结温之间的温差 未提供希腊字母时, 散热特性参数写为 Psi- JT 9. 基于 JEDEC JESD5- 标准, 热特性参数表示封装底部中心和结温之间的温差 未提供希腊字母时, 散热特性参数写 为 Psi-JB 5.3 外设工作要求与特性 5.3. 内核模块 SWD 电气特性 表 46. SWD 全电压范围电气特性 符号 说明 最小值 最大值 单位 工作电压 V J SWD_CLK 工作频率 串行线调试 0 5 MHz J SWD_CLK 周期 /J ns J3 SWD_CLK 时钟脉宽 串行线调试 0 ns J4 SWD_CLK 上升和下降时间 3 ns J9 SWD_DIO SWD_CLK 上升前的输入数据建立时间 0 ns J0 SWD_DIO SWD_CLK 上升后的输入数据保持时间 0 ns J SWD_CLK 高电平至 SWD_DIO 数据有效时间 3 ns J SWD_CLK 高电平至 SWD_DIO 高阻态时间 5 ns Kinetis KL7 微控制器, Rev 5, 04/05 67