* 国家自然科学基金委资助项目名称 : 射频集成电路设计的电流模式方法学研究 ; 编号 : 6776; 申请人 : 王春华 王春华, 教授, 博导 ; 刘飞, 研究生 一种 V.4G CMOS 高线性度混频器 刘飞,, 王春华 (. 湖南大学计算机与通信学院, 湖南长沙,48 湘潭大学信息工程学院, 湖南湘潭,45) 摘要 : 本文提出了一种低电压 高线性度 CMOS 射频混频器 在 LC 折叠式共源共栅结构中, 通过并联一工作在弱反应区的辅助 MOS 管的方法来改善线性度 在 V 的工作电压下, 采用 TSMC.8μm 射频 CMOS 工艺仿真表明, 该方法在基本不影响混频器其它参数如增益 功耗 噪声的条件下 IIP 提高了 6dB 关键词 : 低电压高线性度射频 CMOS 混频器 中图分类号 :TN4 文献标识码 :A A V.4GHz CMOS Mier with High Linearity Liu Fei,,Wang Chunhua (.School of Computer and Communication,Hunan University,Hunan Changsha,48.Information Engineering College,Xiangtan University, Hunan Xiangtan, 45) Abstract: A CMOS radio frequency mier with high linearity and low operation voltage is presented. Base on LC folded-cascoded structure, an auiliary MOSFET in the sub-threshold region is used to improve the linearity. Simulation carried with TSMC.8μm RF CMOS technology at v voltage shows IIP improvement as much as 6dB without sacrificing other features such as gain dissipation and noise. Key words: low-voltage, high linearity, radio frequency, CMOS mier 引言 近年来, 无线通讯系统如无绳电话 手机 无线局域网等, 已经成为生活中不可缺少的一部分 在这些射频收发机中, 作为射频核心之一的混频器的性能直接影响整个收发机的性能 随着无线通讯设备不断向高性能 低电压 低功耗和小体积的方向发展, 低电压 低功耗 高线性度混频器已成为当前的研究热点 目前通信系统中的混频器主要是基于 CMOS 工艺的有源 Gilbert 电流开关型混频器, 它能提供增益以减小前级低噪声放大器的增益要求和后级电路的噪声影响 然而, 这种通用的 Gilbert 混频器由三级 MOS 管堆叠而成, 很难工作在低电压条件下 同时, 低电压也限制了混频器线性度 因此, 需要针对这种混频器进行低电压和高线性度方面的改进 目前低电压混频器设计技术的核心思想是减少电源到地之间的堆叠管数 [-6] 线性度方面, 一种常用的方法为源极电感负反馈 [7], 但它影响混频器增益 年,Salem R F 等提出了一种不带尾电流的射频输入技术 [8], 该技术大大提高了混频器的线性度, 然而该结构不利于抑制共模信号 文献 [9] 使用 AB 类跨导级, 该方法大大改善了混频器的线性度, 但在改善线性度同时增加了混频器的功耗 文献 [-] 采用了一种并联一个辅助 MOS 管来改善线性度, 该方法在基本上不影响其他参数如噪声 增益 功耗的情况下大大改善低噪声放大器和混频器的线性度, 然而采用单端输入不利于抑制偶次谐波 本文提出了一种新折叠式 Gilbert 混频器, 采用差分式 LC 折叠结构来降低直流工作电压和抑制偶次谐波及共模信号, 通过使用并联一工作在弱反应区的辅助 MOS 管方法改善其线性度 与折叠式 Gilbert 混频器相比较, 仿真表明该混频器在基本不影响混频器其它参数如增益 功耗 噪声的条件下 IIP 提高了 6dB 折叠式低电压 Gilbert 混频器结构 典型的电流开关型 CMOS Gilbert 混频器结构如图 (a) 所示 :
M M M M4 M5 M6 M5 M6 v a M7 b 图 (a)cmos Gilbert 混频器 (b)lc 谐振结构然而, 这种通用的 Gilbert 混频器由三级 MOS 管堆叠而成, 很难工作在低电压条件下 如果将图 (a) 中跨导级的尾电流 (M7 管 ) 用 LC 谐振腔代替可以降低电源电压, 其中 LC 谐振腔谐振于射频输入信号频率, 如图 (b) 所示 设图 (b) 中 M5 M6 的过驱动电压 [6] 为 V ov, 输入信号分别为 v v, 令输入信号为 v + v = Asin wt 对 V 点列微分方程有 d dt g m d K n d v + v V + V + V = ( V V ) Asin wt + V + () ov C dt LC C dt 式中 K n = µ ncow / L 令 LC 谐振于 w, 若输入为单端时, 分析上式 (), 可得 A V = sin wt +ψ () 式中 ψ 为 V 的高次谐波, 包括 w 的谐波 若双端输入时, 分析式 () 可得 V A = 6V ov ωc cos ωt + sin ωt 4 gm ω C + 4 gm () 因此, 利用谐振于 ω 的 LC 网络, 单端输入时得到一半的信号电压幅度 ( 忽略 ψ ); 双端输入时,V 不含 ω 分量, 达到了平衡输出的目的, 且不消耗直流压降 同时采用 LC 折叠式结构可进一步降低了混频器的工作电压, 其结构如图 所示 线性度分析 忽略开关级的非理想特性影响, 混频器的线性度主要由跨导决定 对于简单共源管, 其漏极电流可由泰勒公式表示为 : id = I dc + g vgs + g vgs + gvgs +..., (4) [] 其中 V gs 表示小信号输入电压, g n 为第 n 阶跨导系数, 根据 Tae Wook Kim 分析其三阶交调点可以表示为 : IIP = 6Re{ Z s ( w)} H( w) A ( w) ε ( w,w) (5) 其中 ε ( w,w) = g ( g ) { + } (6) g + g( w) g + g ( w )
+ jwc gsz + jwc gsz L g(w) g (7) + w C Z T gd L 由公式 (5) 可知, 可以通过减少 ε ( w,w) 来提高 IIP 事实上, 当 ZL 比较小时公式 (6) 中的第一项 g 远大于第二项, 因此可以通过减少 g 来改善混频器的线性度 我们知道 g 在.-.55v 和.55-.8v 中分别有个负和正峰值, 因而可以通过并联一个适当偏置的 MB 管消除 MA 的 g 中的峰值以减少总电路 g, 其原理如图 从图上我们可以看出, 在适当的偏置下,MA 和 MB 管 g a 和 g b 在.5-.7 分别出现负峰值和正峰值 并联了 MB 后, g b 的正峰值成功消除了 g a 的负峰值, 从而减少了电路的 g 由于 MB 工作在弱反应区, 因而并联 MB 基本不影响混频器的性能如增益 功耗和噪声 4 混频器的电路设计和仿真结果 通过上面的低电压和线性度分析, 采用 TSMC.8 µ mrfcmos 工艺, 本文设计了一低电压高线性度混频器 通过采用折叠式 Gilbert 结构来减少工作电压, 通过采用并联一工作在弱反应区的 MOS 管来改善线性度 图 为其电路图, 其中 N N4 为主跨导管,N N 为工作在弱反应区的辅跨导管, 通过优化辅助管的栅宽和偏置电压来消除 g 提高混频器的 IIP,V shift 为.8V,P P4 为开关管,L L 用来做输入匹配,R R 为负载同时为 N5 N6 提供共模负反馈 采用 ADS 对电路进行仿真, 设定 RF 输入频率为.4GHz,LO 输入频率为.9G 仿真表明, 改进后混频器在 V 工作电压下, 功耗为 4.mW, 噪声为.dB, IIP 达到 dbm, 与改进前 4dBm 的 IIP,.8 mw 功耗, 以及 9.dB 噪声相比较, 在基本不影响功耗和噪声下 IIP 提高了 6dB 图 4 为 IIP 随 vgs 变化曲线, 图 5 为混频器的 IIP IN M B M A Vgs-Vthift Vgs L (a) OUT 图 辅助 MOS 管消除 g 原理图 (a) 电路图 (b) g 波形 Vdd ga gb ga+gb - g a g b -...4.5.6.7.8.9. vgs (b) g g = g a +g b (Ld,Cd) L N N N N4 L LO+ LO- P P P P4 LO+ RF+ RF- N5 R R N6 V gs V gs -V shift V gs -V shift V gs 图 改进的折叠式 Gilbert 混频器
IIP 9 8 7 6 5 4...4.5 Vgs-Vshift(v).6 Output power(dbm) 4 IIP =4 改进前 - -4 IIP = -6-8 改进后 - - -5 - -5 - -5 5 Input power(dbm) 图 4 IIP 与 Vgs-Vshift 关系曲线图 5 改进前后混频器 IIP 5 结论本文提出了一个用 TSMC.8 µ mrfcmos 工艺的折叠式混频器 利用 LC 谐振腔来代替 Gilbert 混频器的尾电流, 同时采用 LC 折叠式结构降低了直流工作电压 通过并联一工作在弱反应区的辅助 MOS 管方法改善混频器线性度 弱反应区的辅助 MOS 管的使用, 在基本不影响其它参数如增益 功耗 噪声的条件下, 将混频器 IIP 从改进前的 4dBm 提高到了 dbm, 提高了 6 dbm 论文创新点 : 在差分式 LC 折叠式共源共栅结构中, 通过并联一工作在弱反应区的辅助 MOS 管的方法来改善线性度 参考文献 [] W.C. Cheng, C.F. Chan, C.S. Choy, K.P. Pun. A.V 9 MHz CMOS mier. IEEE International Symposium on Circuits and Systems,, (5): 65-68 [] Wei-Chia Zhan, Chien-Nan Kuo, and Jyh-Chyurn Guo. Low-Power and High-linearity Mier Design using Comple Transconductance Equivalent Circuit. IEEE CUSTOM INTEGRATED CIRCUIT CONFERENNCE, 5,(9):65-68 Vladimir Aparin and Lawrence E.Larson. Modified Derivative Superposition Method for Linearizing FET Low-Noise Amplifiers. IEEE TRANSACTION ON MICROWAVE THEQRY AND TECHNIQUES, 5, 5():57-58 []Luliu, Zhihuawang. A New High Gain Low Voltage.45GHz CMOS Mier. IEEE International Symposium on Circuits and Systems, 5, (5):5-56 [] 崔福良, 马德群, 黄林. 用于蓝牙收发机的低电压 CMOS Gilbert 混频器. 半导体学报,5,5(9): 66-7 [4] 褚方青, 李巍, 苏彦锋. 一种新型的基于 GSM9 标准的.9GHzCMOS 混频器. 半导体学报,6,7(): 467-47 [5] Eyad Abou-Allam,Michael C. Maliepaard. Low-voltage.9GHz Front-end Receiver in.5μm CMOS Technology. IEEE Journal Solid-State Circuits,,6():44-44 [6] 危长明, 陈迪平, 陈奕星. 一种 9MHzCMOS 低压高线性度混频器设计. 半导体技术,5,(): 65-69 [7] 王昌林, 李东生, 张勇. 一种射频 CMOS 低噪声放大器的设计. 微计算机信息, 6,-:7-9 [8]Salem R F, Galal S H and TawfikM S. A New Highly Linear CMOS Mier Suitable for Deep Submicron Technologies. IEEE International Conference Electronics Circuit and Systems,, (): 8-84 [9]Hung-Che Wei,Ro-Min Weng,Chih-Lung Hsiao,Kun-Yi Lin. A.5V.4GHz CMOS Mier With High Linearity.IEEE Asia-Pacific Conference on Circuits and Systems,4():89-9
[]Tae Wook Kim,Bonkee Kim,Kwyro Lee.Highly Linear Receiver Front-end Adopting Transconductance Linearization by Multiple Gated Transistors. IEEE Journal Solid-State Circuits, 4,9():-9 [] 曹克, 杨华中, 汪惠. 高线性低电压低噪声放大器的设计. 半导体学报, 4,5():64-69 作者简介 : 王春华, 男, 博士, 教授 博导 生于 96 年 月, 湖南祁阳人 年北京工业大学电子信息与控制工程学院博士毕业, 获博士学位 现为湖南大学计算机与通信学院教授, 博士生导师. 从事模拟集成电路设计 射频集成电路设计 电流模式电路及电流模式滤波器设计方面的教学与科研工作, 发表论文 5 余篇 刘飞, 男, 湖南攸县人, 湘潭大学研究生, 主要研究方向为低电压低功耗高线性度射频接收前端 Biography: Wang Chunhua, male ( 96- ), professor of Hunan University. Major:ASIC,RFIC,current mode circuit and filter. Liufei,male(98-),master of Xiangtan University,Major:RF front-end.