超低功耗高性能 2.4GHz GFSK 无线收发芯片 主要特性 工作在 2.4GHz ISM 频段 调制方式 :GFSK/FSK 数据速率 :2Mbps/1Mbps/250Kbps 超低关断功耗 :<0.7uA 超低待机功耗 :<15uA 快速启动时间 : <130uS 内部集成高 PSRR LDO 宽电源电压范围 :1.9-3.6V 数字 IO 电压 : 3.3V/5V 低成本晶振 :16MHz±60ppm 接收灵敏度 :<-83dBm @2MHz 最高发射功率 :7dBm 接收电流 (2Mbps):<15mA 发射电流 (2Mbps):<12mA(0dBm) 10MHz 四线 SPI 模块 内部集成智能 ARQ 基带协议引擎 收发数据硬件中断输出 支持 1bit RSSI 输出 极少外围器件, 降低系统应用成本 QFN20 封装或 COB 封装 结构框图 应用范围 无线鼠标 键盘 无线遥控 体感设备 有源 RFID NFC 智能电网 智能家居 无线音频 无线数据传输模块 低功耗自组网无线传感网节点 封装图
术语缩写 术语 描述 中文描述 ARQ Auto Repeat-reQuest 自动重传请求 ART Auto ReTransmission 自动重发 ARD Auto Retransmission Delay 自动重传延迟 BER Bit Error Rate 误码率 CE Chip Enable 芯片使能 CRC Cyclic Redundancy Check 循环冗余校验 CSN Chip Select 片选 DPL Dynamic Payload Length 动态载波长度 GFSK Gaussian Frequency Shift 高斯频移键控 Keying IRQ Interrupt Request 中断请求 ISM Industrial-Scientific-Medical 工业 - 科学 - 医学 LSB Least Significant Bit 最低有效位 Mbps Megabit per second 兆位每秒 MCU Micro Controller Unit 微控制器 MHz Mega Hertz 兆赫兹 MISO Master In Slave Out 主机输入从机输出 MOSI Master Out Slave In 主机输出从机输入 MSB Most Significant Bit 最高有效位 PA Power Amplifier 功率放大器 PID Packet Identity 数据包识别位 PLD Payload 载波 RX RX 接收端 TX TX 发射端 PWR_DWN Power Down 掉电 PWR_UP Power UP 上电 RF_CH Radio Frequency Channel 射频通道 RSSI Received Signal Strength 信号强度指示器 Indicator RX Receiver 接收机 RX_DR Receive Data Ready 接收数据准备就绪 SCK SPI Clock SPI 时钟 SPI Serial Peripheral Interface 串行外设接口 TX Transmitter 发射机 TX_DS Transmit Data Sent 已发数据 XTAL Crystal 晶体振荡器
目录 1 简介... 4 2 引脚信息... 5 3 工作模式... 6 4 数据包处理协议... 9 5 SPI 数据与控制接口... 14 6 寄存器映射表... 16 7 主要参数指标... 22 8 封装... 24 9 典型应用原理图... 26 10 订单信息... 29 11 技术支持与联系方式... 30 附 : 典型配置方案... 31
1 简介 Si24R1 是一颗工作在 2.4GHz ISM 频段, 专为低功耗无线场合设计, 集成嵌入式 ARQ 基带协议引擎的无线收发器芯片 工作频率范围为 2400MHz-2525MHz, 共有 126 个 1MHz 带宽的信道 Si24R1 采用 GFSK/FSK 数字调制与解调技术 数据传输速率与 PA 输出功率都可以调节, 支持 2Mbps,1Mbps,250Kbps 三种数据速率 高的数据速率可以在更短的时间完成同样的数据收发, 因此可以具有更低的功耗 Si24R1 针对低功耗应用场合进行了特别优化, 在关断模式下, 所有寄存器值与 FIFO 值保持不变, 关断电流小于 0.7uA; 在待机模式下, 时钟保持工作, 电流小于 15uA, 并且可以在不到 130uS 时间内开始数据的收发 Si24R1 操作方式非常方便, 只需要微控制器 (MCU) 通过 SPI 接口对芯片少数几个寄存器配置即可以实现数据的收发通信 嵌入式 ARQ 基带引擎基于包通信原理, 支持多种通信模式, 可以手动或全自动 ARQ 协议操作 内部集成收发 FIFO, 可以保证芯片与 MCU 数据连续传输, 增强型 ARQ 基带协议引擎能处理所有高速操作, 因此大大降低了 MCU 的系统消耗 Si24R1 具有非常低的系统应用成本, 只需要一个 MCU 和少量外围无源器件即可以组成一个无线数据收发系统 内部集成高 PSRR 的 LDO 电源, 保证 1.9-3.6V 宽电源范围内稳定工作 ; 数字 IO 兼容 3.3V/5V 两种电压, 可以与各种 MCU 接口 图 1-1 芯片结构框图
2 引脚信息 CE CSN SCK MOSI MISO VCC VSS RFN RFP VDD_PA 15 14 13 12 11 IREF 16 10 XI VSS 17 9 XO VCC 18 8 VSS VDD_D 19 QFN20 4 4 7 VCC VSS 20 6 IRQ 1 2 3 4 5 图 2-1 Si24R1 引脚信息图 (QFN20 4 4 封装 ) 表 2.1 引脚功能描述 端口 端口名称 端口类型 功能描述 1 CE DI 芯片开启信号, 激活 RX 或 TX 模式 2 CSN DI SPI 片选信号 3 SCK DI SPI 时钟信号 4 MOSI DI SPI 输入信号 5 MISO DO SPI 输出信号 6 IRQ DO 可屏蔽中断信号, 低电平有效 7,15, VCC Power 电源 (+1.9 ~ +3.6V,DC) 18 8,14, VSS Power 地 (0V) 17,20 9 XO AO 晶体振荡器输出引脚 10 XI AI 晶体振荡器输入引脚 11 VDD_PA Power 给内置 PA 供电的电源输出引脚 (+1.8V) 12 RFP RF 天线接口 1 13 RFN RF 天线接口 2 16 IREF AI 基准电流 19 VDD_D PO 内部数字电路电源, 须接去耦电容 Die exposed Power 地 (0V), 推荐与 PCB 大面积地相连
3 工作模式 状态转换图 Si24R1 芯片内部有状态机, 控制着芯片在不同工作模式之间的转换 Si24R1 可配置为 Shutdown Standby Idle-TX TX 和 RX 五种工作模式 状态转换图如图 3.1 所示 芯片上电 VDD>=1.9V 上电延时 100ms 关断模式 Shutdown PWR_UP=1 切换时间 :1.5~2ms PWR_UP=0 PWR_UP=0 待机模式 Standby CE=0 PWR_UP=0 CE=0 PRIM_RX=0,CE=1 TX FIFO 无数据 PRIM_RX=1,CE=1 切换时间 :120~130us 发射空闲模式 Idle-TX TX FIFO 无数据且 CE=1 单帧数据发射完成且 CE=0 TX FIFO 有数据且 CE=1 切换时间 :120~130us 接收模式 RX 发射模式 TX TX FIFO 有数据且 CE=1 图 3-1 Si24R1 工作模式切换图
Shutdown 工作模式在 Shutdown 工作模式下,Si24R1 所有收发功能模块关闭, 芯片停止工作, 消耗电流最小, 但所有内部寄存器值和 FIFO 值保持不变, 仍可通过 SPI 实现对寄存器的读写 设置 CONFIG 寄存器的 PWR_UP 位的值为 0, 芯片立即返回到 Shutdown 工作模式 Standby 工作模式 在 Standby 工作模式, 只有晶体振荡器电路工作, 保证了芯片在消耗较少电流的同时能够快速启动 设置 CONFIG 寄存器下的 PWR_UP 位的值为 1, 芯片待时钟稳定后进入 Standby 模式 芯片的时钟稳定时间一般为 1.5~2ms, 与晶振的性能有关 当引脚 CE=1 时, 芯片将由 Standby 模式进入到 Idle-TX 或 RX 模式, 当 CE=0 时, 芯片将由 Idle-TX TX 或 RX 模式返回到 Standby 模式 Idle-TX 工作模式在 Idle-TX 工作模式下, 晶体振荡器电路及时钟电路工作 相比于 Standby 模式, 芯片消耗更多的电流 当发送端 TX FIFO 寄存器为空, 并且引脚 CE=1 时, 芯片进入到 Idle-TX 模式 在该模式下, 如果有新的数据包被送到 TX FIFO 中, 芯片内部的电路将立即启动, 切换到 TX 模式将数据包发送 在 Standby 和 Idle-TX 工作模式下, 所有内部寄存器值和 FIFO 值保持不变, 仍可通过 SPI 实现对寄存器的读写 TX 工作模式当需要发送数据时, 需要切换到 TX 工作模式 芯片进入到 TX 工作模式的条件为 :TX FIFO 中有数据,CONFIG 寄存器的 PWR_UP 位的值为 1,PRIM_RX 位的值为 0, 同时要求引脚 CE 上有一个至少持续 10us 的高脉冲 芯片不会直接由 Standby 模式直接切换到 TX 模式, 而是先立即切换到 Idle-TX 模式, 再由 Idle-TX 模式自动切换到 TX 模式 Idle-TX 模式切换到 TX 模式的时间为 120us~130us 之间, 但不会超过 130us 单包数据发送完成后, 如果 CE=1, 则由 TX FIFO 的状态来决定芯片所处的工作模式, 当 TX FIFO 还有数据, 芯片继续保持在 TX 工作模式, 并发送下一包数据 ; 当 TX FIFO 没有数据, 芯片返回 Idle-TX 模式 ; 如果 CE=0, 立即返回 Standby 模式 数据发射完成后, 芯片产生数据发射完成中断 RX 工作模式当需要接收数据时, 需要切换到 RX 工作模式 芯片进入到 RX 工作模式的条件为 : 设置寄存器 CONFIG 的 PWR_UP 位的值为 1,PRIM_RX 位的值为 1, 并且引脚 CE=1 芯片由 Standby 模式切换到 RX 模式的时间为 120~130us 当接
收到数据包的地址与芯片的地址相同, 并且 CRC 检查正确时, 数据会自动存入 RX FIFO, 并产生数据接收中断 芯片最多可以同时存三个有效数据包, 当 FIFO 已满, 接收到的数据包被自动丢掉 在接收模式下, 可以通过 RSSI 寄存器检测接收信号功率 当接收到的信号强度大于 -60dBm 时,RSSI 寄存器的 RSSI 位的值将被设置为 1 否则,RSSI=0 RSSI 寄存器的更新方法有两种 : 当接收到有效的数据包后,RSSI 会自动更新, 此外, 将芯片从 RX 模式换到 Standby 模式时 RSSI 也会自动更新 RSSI 的值会随温度的变化而变化, 范围在 ±5dBm 以内
4 数据包处理协议 Si24R1 基于包通信, 支持停等式 ARQ 协议 芯片内部 ARQ 协议基带处理引擎, 可以不需要外部微控制器干预下, 自动实现 ACK 和 NO_ACK 数据包的处理 ARQ 协议基带处理单元支持 1 到 32 字节动态数据长度, 数据长度在数据包内 也可以采用固定数据长度, 通过寄存器指定 ; 基带处理单元完成数据的自动解包 打包 自动回复 ACK 确认信号以及自动重发 该处理单元内部有 6 个通信管道, 可以直接支持 1:6 星型网络 ARQ 包格式一个完整的 ARQ 数据包包括前导码 地址 包控制字 负载数据以及 CRC 如图 4.1 显示为一个完整的包 前导码 地址包控制字负载数据 CRC 图 4-1 一个完整的带数据的 ARQ 包前导码字段主要用于接收数据同步, 发射时芯片自动附上, 接收时芯片自动去掉, 对用户不可见 地址字段为接收数据方地址, 只有当该地址与芯片的地址寄存器中地址相同时才会接收 地址长度可以通过配置寄存器 AW 配置为 3 或 4 或 5 字节 包控制字段长度为 9bit, 结构如图 4.2 数据包长度 6bit PID 1bit NO_ACK 1bit 图 4-2 包控制字段格式数据包长度子字段指定数据包的长度, 可以为 0 到 32 字节 例如 :000000 = 0byte( 包为空 ) 100000 = 32 byte( 数据包长度为 32 字节 ) PID 子字段告知接收端这个包是一个新的包还是一个重发的包, 可以防止接收端多次接收同一个包 发射方通过 SPI 写 FIFO,PID 的值自动累加 NO_ACK 子字段为 1 时, 则表明发射方告知接收端不需要回 ACK 确认信号 对于发射方, 使 NO_ACK 位为 1 需要先配置 FEATURE 寄存器中的 EN_DYN_ACK 位为 1, 且使用 W_TX_PAYLOAD_NOACK 命令写 FIFO 当收到一个这样的包后, 接收端不会发送 ACK 确认信号给发射方 ( 即使接收端工作在 ACK 接收模式 ) 负载数据字段为发射数据内容, 可以最长 32 字节 CRC 字段为包的 CRC 值,CRC 支持 8bit 和 16bit 两种,CRC 的长度通过 CONFIG 寄存器中的 CRCO 位配置
ARQ 通信模式在 TX 模式下, 发送端自动将前导码 地址 包控制字 负载数据 CRC 打包 通过射频模块将信号调制通过天线发射 在 RX 模式下, 接收端在接收到的解调信号中不断侦测有效地址, 一旦侦测到地址与接收地址相同, 开始接收数据, 如果接收到的数据有效, 则将负载数据部分存放入 RX FIFO 中, 并产生中断通知 MCU MCU 通过 SPI 接口可随时访问 RX FIFO 寄存器, 进行数据读取 ACK 模式当用 W_TX_PAYLOAD 命令对发送端 TX FIFO 写数据时, 将数据打包后, 数据包中包控制字段 NO_ACK 标志位复位 接收端接收到一帧有效数据后, 产生 RX_DR 中断后, 会自动发送一帧 ACK 信号, 发送端接收到 ACK 信号, 则自动清除 TX FIFO 数据并产生 TX_DS 发射中断, 表明此次通信成功 接收端在发送 ACK 信号时, 取接收管道地址作为目标地址来发送 ACK 信号, 所以发送端需要设置接收管道 0 地址与自身发送地址相同, 以便接收 ACK 信号 如果发送端在 ARD 时间内没有接收到 ACK 信号, 则重新发送上一帧数据 当重发次数达到最大, 仍没有收到确认信号时, 发送端产生 MAX_RT 中断 MAX_RT 中断在清除之前不能进行下一步的数据发送 所有中断通过对状态寄存器进行写操作来清除 PLOS_CNT 寄存器在每产生一个 MAX_RT 中断后加 1, 用来记录当前频段下, 丢失的数据包的数量 ARC_CNT 寄存器记录当前数据重发的次数, 在发送一包新数据时使其复位 最大重发次数与 ARD 时间通过 SETUP_RETR 寄存器来进行配置 接收端开启自动回复 ACK 信号由 EN_AA 寄存器来控制 图 4.3 示为 ACK 模式下的一次通信完成 图 4-3 ACK 通信模式 发送端每当发射一个新数据包, 数据对应的 PID 自动加 1, 因此发送的相邻
的两个数据包中,PID 应互不相同 如果链路中连续几帧数据丢失, 接收端接收到的连续两帧数据的 PID 可能相同 接收端如果发现接收到数据与上一帧数据 PID 相同, 则比对 CRC, 如果 CRC 也相同, 则判断为上一帧数据的重发, 将数据丢弃, 并重新回复 ACK 信号 图 4.4 发送端第一次数据发送没有接收到 ACK 信号, 进行重发后, 接收到 ACK 信号, 数据通信成功完成 图 4-4 无 ACK PAYLOAD 通信模式接收端在回复 ACK 信号时, 可以同时发送带有负载数据的 ACK 信号 (ACKPAYLOAD) 开启这一功能需要配置 FETURE 寄存器中的 EN_ACK_PAY 位, 并且双方必须开启动态负载长度 接收端先用 W_ACK_PAYLOAD 对 TX FIFO 写入对应接收数据管道的 ACKPAYLOAD, 当这一管道接收到一帧新的有效数据, 产生 RX_DR 中断, 并自动回复 ACK, 并自动将 ACKPAYLOAD 其打包, 发送给发送端 ; 发送端收到带有负载数据的 ACK 信号后, 同时产生 TX_DS 和 RX_DR 中断 当接收端再次接收到发送端发送的一包有效数据后, 表示发送端已经收到 ACKPAYLOAD, 清除 TX FIFO 中数据, 同时产生 RX_DR 与 TX_DS 中断 如果收到的数据为上一包数据的重发, 则重新将此 ACKPAYLOAD 打包, 并作为 ACK 信号发送出去 图 4.5 发送端第一次发送后没有收到带有 ACKPAYLOD 的 ACK 信号, 进行重发, 接收端再次将此 ACKPAYLOAD 打包, 接收端收到后, 进行下一帧数据发送
接收 ACK 失败, 关闭 RX 模式 成功接收到 ACK 产生 TX DS 和 RX DR 中断 成功接收到 ACK 产生 TX DS 和 RX DR 中断 ARD 时间 PTX PAYLOAD1 RX PAYLOAD1 ACK PAYLOAD2 ACK PRX PAYLOAD1 ACKPAYLOAD1 PAYLOAD1 ACKPAYLOAD1 PAYLOAD2 ACKPAYLOAD2 Packet1 接收成功产生 RX DR 中断 附带 payload 的 ACK 丢失, 对方没接收到 ACK 检测到为上一帧数据的重发, 丢弃 Packet2 接收成功产生 RX DR 和 TX DS 中断 图 4.5 带 ACK PAYLOAD 通信模式 NO ACK 模式用 W_TX_PAYLOAD_NOACK 命令对发送方写 TX PAYLOAD 时, 数据包中 NO_ACK 标志位置位, 发送端发送完一包数据后, 立即产生 TX_DS 中断, 并且开始准备发送下一包数据 接收端接收到数据后判断 NO_ACK 标志置位, 且数据有效, 则产生 RX_DR 中断, 此时一帧数据通信完成, 不再回复 ACK 信号 W_TX_PAYLOAD_NOACK 命令通过 FETURE 寄存器中的 EN_DYN_ACK 来使能 动态 PAYLOAD 长度与静态 PAYLOAD 长度发送端通过配置 FEATURE 寄存器中的 EN_DPL 位与 DYNPD 寄存器中的 DPL_P0 位, 进入动态负载长度模式, 发送的数据包中包控制字段中前 6 位为要发送的数据长度接收端配置 FEATURE 寄存器中的 EN_DPL 位, 并且开启 DYNPD 寄存器中相应管道的动态使能后, 自动以数据包中包控制字中的数据长度来接收数据 因此每次接收到负载数据长度可以不同, 并且可以通过 R_RX_PL_WID 命令来读出负载数据的长度 如果默认为静态负载长度, 发送端每次传输的负载长度必须一致, 且与接收方事先配置好的 RX_PW_Px 寄存器值相同 多管道通信收发器可同时进行 6 个发送端,1 个接收端之的双向或单向通信 此时, 接收端要在 EN_RXADDR 寄存器中使能各个管道, 并设置每一个接收管道地址与对应的发送端发送地址相同 其中接收管道 0 有单独的 5 字节地址, 管道 1-5 共用高 4 字节有效地址 接收端如果需要接收 ACK 信号, 还需要设置接收管道 0 地址与自身发送地址相同 多管道通信模式下, 发送端与接收端地址设置参考图 4.6
图 4.6 多管道通信模式 通过多管道操作可以直接支持最多 1:6 的星型网络
5 SPI 数据与控制接口 芯片采用标准的四线 SPI 接口, 设计读写速度最大值为 10Mb/S 外部微控制器可以通过 SPI 接口对芯片进行配置, 包括读写功能寄存器 读写 FIFO 读芯片状态 清除中断等 SPI 命令 SPI 命令参见表 6-1 CSN 从高电平翻转为低电平,SPI 接口开始工作 每一次 SPI 操作,MISO 输出的第一字节为状态寄存器的值, 之后通过命令来确定是否输出值 ( 不输出为高阻态 ) 命令格式中命令字按从 MSBit 到 LSBit 的顺序输入, 数据格式中按从 LSByte 到 MSByte 的顺序, 每字节中按从 MSBit 到 LSBit 的顺序输入 详细请参考 SPI 时序, 图 6-1 及图 6-2 表 6-1 Command name Command word # Data bytes 操作 (binary) R_REGISTER 000A AAAA 1 to 5 LSByte first 读寄存器命令,AAAAA 表示寄存器地址 ( 参考寄存器表 ) W_REGISTER 001A AAAA 1 to 5 LSByte first 写寄存器命令,AAAAA 表示寄存器地址 ( 参考寄存器表 ), 只允许 Shutdown Standby Idle-TX 模式下操作 R_RX_PAYLOAD 0110 0001 1 to 32 LSByte first 从 FIFO 中读收到的数据,1-32 字节, 读出后 FIFO 数据被删除 适用于接收模式 W_TX_PAYLOAD 1010 0000 1 to 32 LSByte 写发射负载数据, 大小为 1-32 字节, 适用于发射模式 first FLUSH_TX 1110 0001 0 清空 TX FIFO, 适用于发射模式 FLUSH_RX 1110 0010 0 清空 RX FIFO, 适用于接收模式 如果需要回 ACK, 则不能在回 ACK 操作完成前进行清空 FIFO, 否则视为通信失败 REUSE_TX_PL 1110 0011 0 适用于发送方, 清空 TX FIFO 或对 FIFO 写入新的数据后不能使用该命令 R_RX_PL_WID 0110 0000 1 读取收到的数据字节数 W_ACK_PAYLOAD 1010 1PPP 1 to 32 LSByte first 适用于接收方, 通过 PIPE PPP 将数据通过 ACK 的形式发出去, 最多允许三帧数据存于 FIFO 中 W_TX_PAYLOAD_NO ACK 1011 0000 1 to 32 LSByte first 适用于发射模式, 使用这个命令同时需要将 AUTOACK 位置 1 NOP 1111 1111 0 无操作 可用于返回 STATUS 值 SPI 时序
SPI 操作包括基本的读写操作以及其他的命令操作, 时序上如图 5-1 及图 5-2 注 : 只能在 Shutdown Standby 和 Idle-TX 模式下才能对寄存器进行配置 图 5-1 SPI 写操作 图 5-2 SPI 读操作 CSN Tcwh Tcc Tch Tcl Tcch SCK Tdc Tdh MOSI C7 C6 C0 MISO Tcsd Tcd Tcdz S7 S0 图 5-3 SPI 典型时序 表 5-1 为 SPI 典型时序参数 表 5-1 SPI 时序参数 Symbol Parameters Min Max Units Tdc Data to SCK Setup 2 ns Tdh SCK to Data Hold 2 ns Tcsd CSN to Data Valid 42 ns Tcd SCK to Data Valid 58 ns Tcl SCK Low Time 40 ns Tch SCK High Time 40 ns Fsck SCK Frequency 0 10 MHz Tr,Tf SCK Rise and Fall 100 ns Tcc CSN to SCK Setup 2 ns Tcch SCK to CSN Hold 2 ns Tcwh CSN Inactive time 50 ns Tcdz CSN to Output High Z 42 ns
6 寄存器映射表 Addre ss (Hex) Mnemonic Bit Reset Value Typ e Description 00 CONFIG 配置寄存器 Reserved 7 0 R/W 保留,0 MASK_RX_DR 6 0 R/W 接收中断屏蔽控制 0: 接收中断使能,RX_DR 中断标志在 IRQ 引脚上产生中断信号, 低电平有效 1: 接收中断关闭,RX_DR 中断标志不影响 IRQ 引脚输出 MASK_TX_DS 5 0 R/W 发射中断屏蔽控制 0: 发射中断使能,TX_DS 中断标志在 IRQ 引脚上产生中断信号, 低电平有效 1: 发射中断关闭,TX_DS 中断标志不影响 IRQ 引脚输出 MASK_MAX_RT 4 0 R/W 最大重发计数中断屏蔽控制 0: 最大重发计数中断使能,MAX_RT 中断标志在 IRQ 引脚上产生中断信号, 低电平有效 1: 最大重发计数中断关闭,MAX_RT 中断标志不影响 IRQ 引脚输出 EN_CRC 3 1 R/W 使能 CRC 如果 EN_AA 不全为零时,EN_CRC 必须为 1 0: 关闭 CRC 1: 开启 CRC CRCO 2 0 R/W CRC 长度配置, 0:1byte 1:2 bytes PWR_UP 1 0 R/W 关断 / 开机模式配置 0: 关断模式 1: 开机模式 PRIM_RX 0 0 R/W 发射 / 接收配置, 只能在 Shutdown 和 Standby 下更改 0: 接收模式 1: 发射模式 01 EN_AA 使能自动确认 Reserved 7:6 00 R/W 保留,00 ENAA_P5 5 1 R/W 使能数据管道 5 自动确认
ENAA_P4 4 1 R/W 使能数据管道 4 自动确认 ENAA_P3 3 1 R/W 使能数据管道 3 自动确认 ENAA_P2 2 1 R/W 使能数据管道 2 自动确认 ENAA_P1 1 1 R/W 使能数据管道 1 自动确认 ENAA_P0 0 1 R/W 使能数据管道 0 自动确认 02 EN_RXADDR 使能接收数据管道地址 Reserved 7:6 00 R/W 保留,00 ERX_P5 5 0 R/W 使能数据管道 5 ERX_P4 4 0 R/W 使能数据管道 4 ERX_P3 3 0 R/W 使能数据管道 3 ERX_P2 2 0 R/W 使能数据管道 2 ERX_P1 1 1 R/W 使能数据管道 1 ERX_P0 0 1 R/W 使能数据管道 0 03 SETUP_AW 地址宽度配置 Reserved 7:2 000000 R/W 保留,000000 AW 1:0 11 R/W 发射方 / 接收方地址宽度 00: 错误值 01:3bytes 10:4bytes 11:5bytes 04 SETUP_RETR 自动重发配置 7:4 0000 R/W 自动重发延时配置 0000:250uS ARD 0001:500uS 0010:750uS 1111:4000uS 3:0 0011 R/W 最大自动重发次数 0000: 关闭自动重发 ARC 0001:1 次 0010:2 次 1111:15 次 05 RF_CH 射频信道 Reserved 7 0 R/W 保留 6:0 0000010 R/W 设置芯片工作时的信道, 分别对应 1~125 个道 RF_CH 信道间隔为 1MHZ, 默认为 02 即 2402MHz
06 RF_SETUP 射频配置 CONT_WAVE 7 0 R/W 为 1 时, 使能恒载波发射模式 Reserved 6 0 R/W 保留 RF_DR_LOW 5 0 R/W 设置射频数据率为 250kbps 1Mbps 或 2Mbps, 与 RF_DR_HIGH 共同控制 PLL_LOCK 4 0 R/W 保留字, 必须为 0 RF_DR_HIGH 3 1 R/W 设置射频数据率 [RF_DR_LOW, RF_DR_HIGH]: 00:1Mbps 01:2Mbps 10:250kbps 11: 保留 2:0 110 R/W 设置 TX 发射功率 111: 7dBm 110: 4dBm RF_PWR 101: 3dBm 100: 1dBm 011: 0dBm 010:-4dBm 001:-6dBm 000:-12dBm 07 STATUS 状态寄存器 (SPI 操作开始, 状态寄存器值通过 MISO 串行输出 ) Reserved 7 0 R/W 保留 RX_DR 6 0 R/W RX FIFO 有值标志位, 写 1 清除 TX_DS 5 0 R/W 发射端发射完成中断位, 如果是 ACK 模式, 则收到 ACK 确认信号后 TX_DS 位置 1, 写 1 清除 MAX_RT 4 0 R/W 达到最大重发次数中断位, 写 1 清除 3:1 111 R 收到数据的接收管道 PPP 号, 可以通过 SPI 读出 000-101: 数据管道 0-5 RX_P_NO 110: 不可用 111:RX FIFO 为空 TX_FULL 0 0 R TX FIFO 满标志位 08 OBSERVE_TX 发射结果统计 7:4 0 R 丢包计数 PLOS_CNT 最大计数为 15, 改变 RF_CH 后 PLOS_CNT 从 0 开始计数 3:0 0 R 重发计数 ARC_CNT 发射一个新包时,ARC_CNT 从 0 开始计数 09 RSSI 接收信号强度检测 Reserved 7:1 000000 R RSSI 0 0 R 接收信号强度 :0: 接收信号小于 <-60dBm
0A 0B 0C 0D 0E 0F RX_ADDR_P0 RX_ADDR_P1 RX_ADDR_P2 RX_ADDR_P3 RX_ADDR_P4 RX_ADDR_P5 39: 0 0xE7E7E 7E7E7 R/W 数据管道 0 的接收地址, 最大宽度为 5bytes (LSByte 最先写入, 通过 SETUP_AW 配置地址宽度 ) 39: 0xC2C2C R/W 数据管道 1 的接收地址, 最大宽度为 5bytes 0 2C2C2 (LSByte 最先写入, 通过 SETUP_AW 配置地址宽 度 ) 7:0 0xC3 R/W 数据管道 2 的接收地址的最低字节, 接收地址高字 节与 RX_ADDR_P1[39:8] 相同 7:0 0xC4 R/W 数据管道 3 的接收地址的最低字节, 接收地址高字 节与 RX_ADDR_P1[39:8] 相同 7:0 0xC5 R/W 数据管道 4 的接收地址的最低字节, 接收地址高字 节与 RX_ADDR_P1[39:8] 相同 7:0 0xC6 R/W 数据管道 5 的接收地址的最低字节, 接收地址高字 节与 RX_ADDR_P1[39:8] 相同 10 39: 0xE7E7E R/W 发射方的发射地址 (LSByte 最先写入 ), 如果发射放 TX_ADDR 0 7E7E7 需要收 ACK 确认信号, 则需要配置 RX_ADDR_P0 的值等于 TX_ADDR, 并使能 ARQ 11 RX_PW_P0 Reserved 7:6 00 R/W 保留 RX_PW_P0 5:0 0 R/W 接收数据管道 0 数据字节数 (1 32Bytes) 1:1byte 32:32bytes 12 RX_PW_P1 Reserved 7:6 00 R/W 保留 RX_PW_P1 5:0 0 R/W 接收数据管道 1 数据字节数 (1 32Bytes) 1:1byte 32:32bytes 13 RX_PW_P2 Reserved 7:6 00 R/W 保留 RX_PW_P2 5:0 0 R/W 接收数据管道 2 数据字节数 (1 32Bytes) 1:1byte 32:32bytes 14 RX_PW_P3
Reserved 7:6 00 R/W 保留 RX_PW_P3 5:0 0 R/W 接收数据管道 3 数据字节数 (1 32Bytes) 1:1byte 32:32bytes 15 RX_PW_P4 Reserved 7:6 00 R/W 保留 RX_PW_P4 5:0 0 R/W 接收数据管道 4 数据字节数 (1 32Bytes) 1:1byte 32:32bytes 16 RX_PW_P5 Reserved 7:6 00 R/W 保留 RX_PW_P5 5:0 0 R/W 接收数据管道 5 数据字节数 (1 32Bytes) 1:1byte 32:32bytes 17 FIFO_STATUS FIFO 状态 Reserved 7 0 R/W 保留 6 0 R 只用于发射端,FIFO 数据重新利用 TX_REUSE 当用 RESUSE_TX_PL 命令后, 发射上次已成功发射的数据, 通过 W_TX_PAYLOAD 或 FLUSH TX 命 令关闭该功能 5 0 R TX FIFO 满标志 TX_FULL 1:TX FIFO 满 0:TX FIFO 可写 4 1 R TX FIFO 空标志 TX_EMPTY 1:TX FIFO 为空 0:TX FIFO 有数据 Reserved 3:2 00 R/W 保留 1 0 R RX FIFO 满标志 RX_FULL 1:RX FIFO 满 0:RX FIFO 可写 0 1 R RX FIFO 空标志 RX_EMPTY 1:RX FIFO 为空 0:RX FIFO 有数据 1C DYNPD 使能动态负载长度 Reserved 7:6 0 R/W Only 00 allowed DPL_P5 5 0 R/W 使能接收管道 5 动态负载长度 ( 需 EN_DPL 及
DPL_P4 DPL_P3 DPL_P2 DPL_P1 DPL_P0 ENAA_P5) 4 0 R/W 使能接收管道 4 动态负载长度 ( 需 EN_DPL 及 ENAA_P4) 3 0 R/W 使能接收管道 3 动态负载长度 ( 需 EN_DPL 及 ENAA_P3) 2 0 R/W 使能接收管道 2 动态负载长度 ( 需 EN_DPL 及 ENAA_P2) 1 0 R/W 使能接收管道 1 动态负载长度 ( 需 EN_DPL 及 ENAA_P1) 0 0 R/W 使能接收管道 0 动态负载长度 ( 需 EN_DPL 及 ENAA_P0) 1D FEATURE R/W 特征寄存器 Reserved 7:3 0 R/W 保留 EN_DPL 2 0 R/W 使能动态负载长度 EN_ACK_PAYd 1 0 R/W 使能 ACK 负载 ( 带负载数据的 ACK 包 ) EN_DYN_ACK 0 0 R/W 使能命令 W_TX_PAYLOAD_NOACK
7 主要参数指标 极限参数工作条件 最小值 最大值 单位 电源电压 VDD -0.3 3.6 V VSS 0 V 输入电压 VI -0.3 5.25 V 输出电压 VO VSS to VDD VSS to VDD V 总功耗 100 mw 温度工作温度范围 -40 +100 存储温度 -40 +125 电气指标条件 :VDD=3V,VSS=0V TA=27 符号参数最小值典型值最大值单位备注 OP 参数 VDD 电源电压范围 1.9 3.6 V I SHD Shutdown 模式电流 0.7 µa I STB Standby 模式电流 15 µa I IDLE Idle-TX 模式电流 380 µa I RX @2MHZ RX 模式电流 @2Mbps I RX @1MHZ RX 模式电流 @1Mbps I RX @250kbps RX 模式电流 @250kbps I TX @7dBm TX 模式电流 @7dBm I TX @4dBm TX 模式电流 @4dBm I TX @0dBm TX 模式电流 @0dBm I TX @-6dBm TX 模式电流 @-6dBm 15 ma 14.5 ma 14 ma 25 ma 16 ma 12 ma 9.5 ma
I TX @-12dBm TX 模式电流 8.5 ma @-12dBm RF 参数 F OP RF 频率范围 2400 2525 MHz F CH RF 信道间隔 1 MHz 2Mpbs 时至少为 2MHz R GFSK 数据速率 250 2000 Kbps RX 参数 RX SENS @2Mbps 灵敏度 @2Mbps -83 dbm BER=0.1% RX SENS @1Mbps 灵敏度 @1Mbps -87 dbm BER=0.1% RX SENS @250Kbps 灵敏度 @250kbps -96 dbm BER=0.1% C/I CO @2Mbps 同信道选择性 6 db C/I 1st @2Mbps C/I 2ND @2Mbps C/I 3RD @2Mbps 1 st 2MHz 2 nd 4MHz 3 rd 邻道选择性 0 db 邻道选择性 -20 db 邻道选择性 -26 db 6MHz C/I CO @1Mbps 同信道选择性 7 db C/I 1st @1Mbps C/I 2ND @1Mbps C/I 3RD @1Mbps TX 参数 1 st 2MHz 2 nd 4MHz 3 rd 6MHz 邻道选择性 6 db 邻道选择性 -21 db 邻道选择性 -30 db P RF RF 输出功率 -30 7 dbm P BW @2Mbps 调制带宽 @2Mbps 2.1 MHz P BW @1Mbps 调制带宽 @1Mbps 1.1 MHz P RF1 1 st 2MHz P RF2 2 nd 邻道功率 -20 dbm 邻道功率 -46 dbm 4MHz 晶振参数 F XO 晶振频率 16 MHz ΔF 频偏 ±60 ppm ESR 等效损耗电阻 100 Ω
8 封装 TOP VIEW D A1 U A E SIDE VIEW
BOTTOM VIEW Nd e E2 Ne b L 2 1 h EXPOSED THERMAL PAD ZONE 20 h 图 8-1 顶层图 SYMBOL MILLIMETER MIN NOM MAX A 0.70 0.75 0.80 A1 0.02 0.05 b 0.18 0.25 0.30 D 3.90 4.00 4.10 D2 2.55 2.65 2.75 e 0.50BSC E2 2.55 2.65 2.75 E 3.90 4.00 4.10 Ne 2.00BSC Nd 2.00BSC L 0.35 0.40 0.45 h 0.30 0.35 0.40 U 0.20 REF. L/F 载体尺寸 (mil) 114 114 D2 图 8-2 封装尺寸
9 典型应用原理图 图 9-1 典型应用原理图 表 9-1 元器件 BOM 表 器件名称 数值 形式 描述 C1 10nF 0402 X7R, +/- 10% C2 1nF 0402 X7R, +/- 10% C3 33nF 0402 X7R, +/- 10% C4 12~22pF 0402 NPO, +/- 2% C5 12~22pF 0402 NPO, +/- 2% C6 2.2nF 0402 X7R, +/- 10% C7 4.7pF 0402 NPO, +/- 0.25pF C8 1.5pF 0402 NPO, +/- 0.1pF C9 1.0pF 0402 NPO, +/- 0.1pF L1 8.2nH 0402 chip inductor, +/- 5% L2 3.9nH 0402 chip inductor, +/- 5% L3 2.7nH 0402 chip inductor, +/- 5% R1 22KΩ 0402 +/- 1% R2 Not mouted 0402 Y1 16MHz +/-60ppm, CL=12pF U1 QFN20 04 04
PCB 布线下图所示 PCB 布线是上述电路典型原理图的 PCB 布线例子, 这里的 PCB 板均为 1.6mm 的 FR-4 双面板, 在顶层和底层各有一个敷铜面, 顶层和底层的敷铜面通过大量过孔连接, 而在天线的下面则没有铜面 芯片底部为地, 为了保证更好的 RF 性能, 推荐芯片底部 Die Exposed 与 PCB 大面积地相连 图 9-2 片上天线顶层丝印图 (0402 元件 )
图 9-3 片上天线顶层布线图 (0402 元件 ) 图 9-4 片上天线底层布线图
10 订单信息 封装标志 Si24R1: 芯片代码 P: 固定为 P YY: 封装年代码 MM: 封装月代码 LL: 晶圆代码 Si24R1 PYYMMLL 表 10-1 订单信息表 订单代码 封装 包装 最小单位 Si24R1-Sample 4 4mm 20-pin QFN Box/Tube 5 Si24R1-P 4 4mm 20-pin QFN Tray 1K Si24R1-P 4 4mm 20-pin QFN Tape and reel 1K
11 技术支持与联系方式 地址 : 邮编 :518031 电话 :0755-82539044 传真 :0755-82539160 邮箱 : dnsj@dn-ic.com
附 : 典型配置方案 模式一 :ACK 通信 发射方配置 : spi_rw_reg(setup_aw, 0x03); // 设置地址宽度为 5bytes spi_write_buf(tx_addr, TX_ADDRESS, 5); // 写入发送地址,5 字节 spi_write_buf(rx_addr_p0, TX_ADDRESS, 5); // 接收通道 0 地址和发射地址相同 spi_write_buf(w_tx_payload, buf, TX_PLOAD_WIDTH); // 写 TX FIFO spi_rw_reg(feature, 0x04); // 使能动态负载长度 spi_rw_reg(dynpd, 0x01); // 开启 DPL_P0 spi_rw_reg(setup_retr, 0x15); // 自动重发延时等待 500us, 自动重发 5 次 spi_rw_reg(rf_ch, 0x40); // 选择射频信道 spi_rw_reg(rf_setup, 0x0e); // 数据传输率 2Mbps 及功率 spi_rw_reg(config, 0x0e); // 配置为发射模式 CRC 可屏蔽中断 CE = 1; 接收方配置 : spi_write_buf(rx_addr_p0, TX_ADDRESS, 5); // 接收通道 0 地址和发射地址相同 spi_rw_reg(en_rxaddr, 0x01); // 使能接收通道 0 spi_rw_reg(rf_ch, 0x40); // 选择射频信道 spi_rw_reg(rx_pw_p0, TX_PLOAD_WIDTH); // 设置负载长度, 使用 PIPE0 接收 spi_rw_reg(setup_aw, 0x03); // 设置地址宽度为 5bytes spi_rw_reg( FEATURE, 0x04); // 使能动态负载 spi_rw_reg(dynpd, 0x01); // 开启 DPL_P0 spi_rw_reg(rf_setup, 0x0e); // 数据传输率 2Mbps 及功率 spi_rw_reg(config, 0x0f; // 配置为发射模式 CRC 可屏蔽中断 CE = 1; 模式二 :NOACK 通信发射方配置 : spi_write_buf( TX_ADDR, TX_ADDRESS, 5); // 写入发送地址 spi_rw_reg( FEATURE, 0x01); // 使能 W_TX_PAYLOAD_NOACK 命令 spi_write_buf(w_tx_payload_noack, buf, TX_PLOAD_WIDTH); spi_rw_reg(setup_aw, 0x03); // 5 byte Address width spi_rw_reg( RF_CH, 0x40); // 选择射频通道 0x40 spi_rw_reg(rf_setup, 0x08); // 数据传输率 2Mbps spi_rw_reg( CONFIG, 0x0e); // 配置为发射模式 CRC 为 2Bytes CE = 1; // 写 FIFO 接收方配置 : spi_write_buf( RX_ADDR_P0, TX_ADDRESS, 5); // 接收地址 spi_rw_reg( EN_RXADDR, 0x01); // 使能接收通道 0
spi_rw_reg( RF_CH, 0x40); // 选择射频信道 spi_rw_reg( RX_PW_P0, TX_PLOAD_WIDTH); // 设置接收通道 0 负载数据宽度 spi_rw_reg( RF_SETUP, 0x08); // 数据传输率 2Mbps,-18dbm TX power spi_rw_reg( CONFIG, 0x0f); // 配置为接收方 CRC 为 2Bytes CE = 1; 模式三 : 接收方开启多个通道动态负载 : spi_rw_reg(feature, 0x04); spi_rw_reg(dynpd, 0x3F) ; // 开启所有通道动态负载长度 spi_rw_reg(en_rxaddr, 0x3F); // 开启所有通道 spi_rw_reg(rf_ch, 0x40); // 选择射频通道 0x40 spi_rw_reg(setup_aw, 0x03); // 5 byte Address width spi_rw_reg(config, 0x0B); // 配置为接收方 CE = 1; 静态负载 : spi_rw_reg(rx_pw_p0, 0x20); // 设置通道 0 接收数据宽度 spi_rw_reg(rx_pw_p1, 0x20); spi_rw_reg(rx_pw_p2, 0x20); spi_rw_reg(rx_pw_p3, 0x20); spi_rw_reg(rx_pw_p4, 0x20); spi_rw_reg(rx_pw_p5, 0x20); spi_rw_reg(en_rxaddr, 0x3F); // 开启所有通道 spi_rw_reg(rf_ch, 0x40); // 选择射频通道 0x40 spi_rw_reg(setup_aw, 0x03); // 设置地址宽度 spi_rw_reg(config, 0x0F); // 配置为接收方 CE = 1;