DSP 与 基于标准总线的 DSP 系统 北京理工大学雷达技术研究所 2004-07-09
目录 1: 概述 2:DSP 的发展历程 当前状态与性能比较 3:DSP 系统分析与周边器件简介 4: 基于标准总线的 DSP 系统设计 5: 解决方案和案例分析
1 概述 1.1 DSP 概述 1.2 信号处理的目的和意义 1.3 数字信号处理技术的优点 1.4 DSP 系统的基本组成 1.5 总线技术在 DSP 系统中的应用 1.6 基于标准总线的 DSP 系统开发技术 1.7 本报告的主要内容安排
1.1 DSP 概述 DSP 的概念 : DSP:Digital Signal Processor, 数字信号处理器 是一种专用于数字信号处理的可编程芯片 DSP 的特点 : 高度的实时性, 运行时间可以预测 Harvard 体系结构, 指令和数据总线分开 ( 有别于冯. 诺依曼结构 ) RISC 指令集, 指令时间可以预测 特殊的体系结构, 适合于运算密集的应用场合 内部硬件乘法器, 乘法运算时间短 速度快 高度的集成性, 带有多种存储器接口和 IO 互联接口 普遍带有 DMA 通道控制器, 保证数据传输和计算处理并行工作 低功耗, 适合嵌入式系统应用
DSP 与 MPU 和 MCU 的区别 MPU: 通用微处理器, 多用于计算机 ; 如 Intel 的 CPU Motorola 的 PowerPC 等, 多采用冯. 诺依曼结构, 不适合实时处理 ; 普遍没有 DMA 通道控制器, 数据传输和处理不能并行, 不适合持续的实时处理 ; 普遍没有通用存储器接口和 IO 接口, 需要芯片组配合, 系统复杂, 不适合嵌入式系统 ; 普遍功耗较大, 如 Intel 的 CPU 多在 20~100W,PowerPC 最小也要 5~10W, 而且 DSP 可以做到 1~2W MCU: 微控制器, 多用于嵌入式系统的控制 如单片机, 多用于实时控制, 但没有处理能力 ;
DSP 应用 : 实时 运算密集 嵌入式的场合 典型应用 : 通信 雷达 导航 汽车 消费 玩具 面向应用的 DSP 分类 : 低端 DSP: 主用于消费 控制, 如手机等 ; 低功耗 高端 DSP: 主用于高性能计算, 如 3G 基站 雷达等 本报告的重点 : 高端 DSP
1.2 信号处理的目的和意义 信号处理 : 对信号的提取 变换, 使之更便于被人或其他系统所使用 信息论中的基本原理 : 信息不增原理 对信息的任何处理, 都只能减小信息量, 而不会增加信息量 信号处理的目的 : 不是增加信息量, 而是使信息变成更便于使用的形式 类比举例 : 沙里淘金 淘金的过程 : 信号处理的过程 淘金的结果 : 损失了金子 ( 信息量 ) 淘金的意义 : 金子更便于使用 ( 从沙金变成金条 )
1.3 数字信号处理技术的优点 早期的信息处理 : 模拟信号处理 运算放大电路 SAW 与 CCD 模拟处理问题 : 不灵活 不稳定 不灵活 : 参数修改困难 不稳定 : 对温度变化敏感 数字信号处理 : 问题 : 灵活性 : 软件修改参数稳定性 : 二值逻辑, 有噪声容限 处理量随精度 信息量而成倍增长 解决的途径 : 高速实时数字信号处理 -- 算法与技术
1.4 DSP 系统的基本组成 数据获取 数字 IO 解调 数据缓冲和存储 SRAM/ DRAM 数据处理 协处理高速通信协议控制 ADC DDC FIFO DSP CPLD FPGA DAC DUC FIFO DSP 系统时序控制 SRAM/ DRAM 通信接口
1.5 总线技术在 DSP 系统中的应用 C-PCI 标准总线 ADC DSP DSP DSP DAC 定时 0 槽 定时控制线 Link 口 : 高速数据传输
1.6 基于标准总线的 DSP 系统开发技 术 采集单元 :ADC DDC DUC 等 存储单元 :SRAM DRAM FIFO 等 处理单元 :DSP FPGA 转换单元 :DAC DDS 等 控制单元 :CPLD FPGA 通信单元 : 光纤接口 LVDS 等 互联总线 :PCI/CPCI/VME/VXI/ 等 系统设计 :EDA
1.7 本报告的主要内容安排 PART2: 简介 DSP 技术的基本原理 发展态势 当前最先进的 DSP 芯片综述 比较 :ADI/TI/PPC PART3: 构成完整的 DSP 系统所需的关键模块分析 : 采集单元 :ADC DDC DUC 等 存储单元 :SRAM DRAM FIFO 等 转换单元 :DAC DDS 等 控制单元 :CPLD FPGA 通信单元 : 光纤接口 LVDS 等 系统设计 :EDA 等 PART3: 基于 CPCI 总线的 DSP 系统设计概论 PART4: 典型案例与应用分析 : 板级产品和系统级产品
2:DSP 的发展历程 当前状态与性 能比较 2.1 DSP 的分类 2.2 DSP 的发展历程 2.3 典型高性能 DSP 芯片分析 2.4 TigerSHARC C64 和 PowerPC 的性能比较
2.1 DSP 的分类 DSP 有多种分类方式 : 按照数据类型分类 定点处理器 : 适合于人工合成的信号处理, 如通信 浮点处理器 : 适合于自然信号的处理, 如雷达 声纳 按照数据位数分类 : 16bit DSP 32bit DSP 按照用途分类 : 用于消费电子的 DSP: 低功耗, 处理音频和视频 如 Blackfin 用于高端实时信号处理的 DSP: 高速 实时 海量信息处理 如 TigerSHARC C64 等
2.2 DSP 的发展历程 DSP 的出现 : 1982 年,TI 公司推出世界上第一款成功的商用 DSP: TMS320C10; TMS320C10 主要特征 : Harvard 体系结构 : 地址和数据总线分开, 提高实时性 内部硬件乘法器 : 满足 FIR/FFT/ 矢量匀速的密集运算需求 处理能力 : 500MIPS DSP 的发展 : TI 公司 :TMS320C2000/5000/6000 系列产品 ADI 公司 :ADSP21XX/SHARC 系列产品
TI 公司 DSP 系列整合 : TMS320C2000 系列 : 定点芯片, 主用于控制 TMS320C5000 系列 : 定点芯片, 低功耗, 主用于手机等消费类电子 TMS320C6000 系列 : 定点 浮点混合, 高性能通用 DSP 芯片 TI DSP 主要特点 : 高主频 :720MHz 定点为主 单片运算能力强, 通道化处理芯片
ADI 公司 DSP 芯片 : 定点系列 DSP 芯片 :ADSP21XX 217x 218x 219x BlackFin 提高时钟 : 目前最大 600MHz 降低功耗 : 增加多媒体功能 :Blackfin 浮点系列 DSP 芯片 :ADSP21XXX 第一款 :ADSP21020 SHARC:ADSP21060/062 在 ADSP21020 核上增加 4Mbit 双口 RAM 两套内部总线 6 个 Link 口 ADSP21160: 提高 SHARC 主频, 增加处理单元, 增加 Link 口宽度 Tiger SHARC: 进一步提高主频, 增加内部总线宽度, 改进 Link 传输策略
2.3 典型 DSP 芯片分析 90 年代典型的 DSP 芯片 : TI 公司 : TMS320C80/82: 片内并行, 多媒体芯片 TMS320C62x/C67x: VLIW 体系结构 ; 高主频 ; 单片处理能力大大提高 ADI 公司 ADSP2106x/ADSP21160: 片内大容量 RAM; 片间并行 出色的浮点处理能力, 独特的多 DSP 互联能力 (Link 口 ), 被称为 多 DSP 系统的实现标准
典型 DSP 芯片分析 (2) 21 世纪初典型的 DSP 芯片 : TI 公司 :TMS320C64 系列 TSM320C6414/15/16 当前处理能力最强的定点 DSP,5760MIPS@720MHz ADI 公司 :TigerSHARC 系列 TS101/TS201 当前处理能力最强的浮点 DSP, 同时兼容定点处理, 1.8GFLOPS@300MHz/3.6GFLOPS@600MHz 面向雷达 3G 通信市场
ADI SHARC DSP 芯片 : ADSP21060
SHARC DSP 的特殊优点 : 片间扩展 Link
ADI 公司 SHARC 系列的 RoadMap:
ADSP21160:SIMD 结构
ADSP-TS101 结构框图
TS 支持多种数据类型和宽度 TS 支持的数据类型 : 1.Fixed Point / Floating Point: 定点 浮点 2.Integer / fractional: 定点整数 定点小数 3.Signed / Unsigned: 有符号数 无符号数 4.Complex numbers: 复数 TS 支持的数据宽度 : 1. 8 bits - byte(b) 2. 16 bits short(s) 3. 32 bits Normal Word 4. 64 bits Long Word 5. 128bits- Quad Word
多 DSP 间的 Link 互联 TS101 Link 处理节点 1 局部总线 TS101 TS101 TS101 Link 处理节点 2 TS101 TS101 TS101 TS101
典型的 TS101 系统案例 : 在 3G 基带信号处理中的应用
ADI 公司的 TigerSHARC 系列 RoadMap
当前主要高性能 DSP 的比较 C62X C67x C64x ADSP21160 TS101 TS201 运算速度 2400MIPS @300MHz 1GFLOPS @167MHz 5760MIPS @720MHz 600MFLOPS @100MHz 1.8GFLOPS @300MHz 3.6GFLOPS @600MHz 1024 FFT 时间 ( 定点 )66.7us @200MHz 108us @167MHz ( 定点 )16.5us @720MHz 90us @100MHz 32us @300MHz 16us @600MHz 内存 1~7Mbit 1Mbit 8.256Mbit 4Mbit 6Mbit 24Mbit I/O 能力 800MB/s 668MB/s 1000MB/s +300MB/s 400MB/s +600MB/s 800MB/s +1000MB/s 1000MB/s +4 1GB/s +132MB/s =1000MB/s =1800MB/s =5000MB/s =1432MB/s DSP 扩展能力 一套总线 + 主机口 一套总线 + 主机口 两套总线 + 主机口 +PCI+ ATM 支持 6 DSP 总线互联, 6 Link 口 支持 6 DSP 总线互联, 4 Link 口 支持 8 DSP 总线互联, 4 Link 口 功耗 1.5w@300M Hz 1.75w@167 MHz 1.5w@600M Hz 2w@100MHz 1.8W@300M Hz 3W@600MHz
PowerPC 系列处理器介绍 PowerPC 的发展过程 : 上世纪 90 年代 IBM 和 Motorola 公司共同开发的高性能 RISC 处理器 ; 主要针对服务器 工作站和嵌入式系统 ; G4 系列 PowerPC 由 Motorola 公司 1999 年推出 ; G4 系列最初针对 Apple 电脑, 后在嵌入式高速信号处理系统中大量应用 ; MPC7410 是 G4 系列的典型代表, 目前占据国外军用嵌入式系统处理器的很大份额 ;
MPC7410 简介 最高内核时钟 500MHz; 浮点处理能力 4,000 MFLOPS; 内核采用 AltiVec 技术, 单周期进行 8 个浮点操作 ; 片内缓存 :L1 指令 32KB,L1 数据 32KB; 片外 L2 缓存 :2MB;64 位带宽, 支持多种内核分频速率 ; IO 总线为 MPX 总线,64bit,133MHz, 兼容 60x 总线 ; 使用 MPX 总线和专用桥芯片, 实现 PCI 通信和 SDRAM 访问 ; 芯片内部没有 DMA 控制器 ; 典型功耗 5W, 最大功耗 10W;
MPC7410 的结构框图
2.4 TigerSHARC C64 与 PowerPC 的性能比较 当前嵌入式实时处理系统中, 占主要地位的三种处理器 : TigerSHARC 的代表 :ADPS-TS101; C64 的代表 :TMS320C6416 PowerPC 的代表 :MPC7410 性能比较 : 单片标称性能 ; 带宽和处理量的平衡比 ; FFT 处理能力 ; 板级设计性能 ;
单片标称性能比较 关键指标 内核时钟 峰值浮点处理能力 峰值 16bit 定点处理能力 总线 其它 IO 总 IO 带宽 片上内存 External Cache 片上 DMA 控制器 典型功耗 TS101 300 MHz 1,800 MFLOPS 7,200 MOPS 64-bit/100 MHz 4 Link@ 250 MB/sec 1,800 MB/sec 6Mbits 无 14 通道 1.9 W MPC7410 500 MHz 4,000 MFLOPS 4,000 MOPS 64-bit/125 MHz 无 1,000 MB/sec 2Mbits L2: 2 MB 无 5.5 W C6416 720 MHz 无 5760MIPS 64-bit@133 MHz 16bit@133MHz PCI:32bit@33MHz UTOPIE:50MB/s 1,500 MB/sec 8.256Mbits 无 64 通道 1.5 W 结论 : C6410 标称值最高 ; TS101 的带宽最大 ; MPC7410 的标称浮点能力最强 ; 由于没有 DMA 控制器,MPC7410 的持续处理能力较弱 ; TS101 和 C64 的功耗远小于 MPC7410; MFLOPS/Watt 947 MFLOPS/ W 727 MFLOPS/ W
带宽和处理能力的平衡比 BPR = 带宽 Bps/ 处理能力 (FLOPS) 指标 TS101 MPC7410 C6416 处理能力 1.8GFLOPS 4GFLOPS 5760MIPS 总 IO 带宽 1,800 MB/sec 1,000 MB/sec 1,500 MB/sec BPR 1.00 B/FLOP 0.25 B/FLOP 0.26B/MIP
FFT 处理能力 指标数据类型 1024 点复数 FFT 指令数 1024 点复数 FFT 时间 1024 点复数输入输出时间持续 1024 点复数 FFT 次数 TS101@300MHz 浮点 9750 33us DMA 后台操作, 不占时间 30,769 次 / 秒 MPC7410@500MH 浮点 z 11000 22us 16KB/1GB/s=16us 无 DMA 控制器 26,053 次 / 秒 C6416@720MHz 定点 11895 16.5us DMA 后台操作, 不占时间 60,606 次 / 秒 结论 : TS101 对于 FFT 处理代码效率高 ; MPC7410 的浮点 FFT 能力峰值很高, 但持续处理能力不及 TS101 C6416 的定点 FFT 能力很强, 但浮点很差
板间设计性能比较 指标 内核时钟 典型单板处理器数量单板处理能力 典型对外接口 典型 IO 能力 典型功耗 MFLOPS/Watt 单板持续 FFT 次数单板每瓦持续 FFT 次数 TS101 300 MHz 8 14.4 GFLOPS 2 PMCs; 16 Links 5,056MB/sec 25 W 576 MFLOPS/W 244,135 per sec 9765 cffts/w MPC7410 500 MHz 4 16 GFLOPS 2 PMCs 1,056MB/sec 40 W 400 MFLOPS/W 64,453 per sec 1611 cffts/w C6416 720MHz 8 46GMIPS 2 PMCs 32bit@33MHz 256MB/s 25 1.84GMIPS/W TS101 和 C64 处理板功耗低, 集成度高 ; MPC7410 处理板的绝对处理能力最大 ; TS101 处理板的总 IO 能力最大 ; TS101 处理板的持续浮点 FFT 处理能力最高 ;
3:DSP 系统分析与周边器件简介 3.1 典型 DSP 系统分析 3.2 DSP 主要周边器件简介
3.1 典型 DSP 系统分析 数据获取 数字 IO 解调 数据缓冲和存储 SRAM/ DRAM 数据处理 协处理高速通信协议控制 ADC DDC FIFO DSP CPLD FPGA DAC DUC FIFO DSP 系统时序控制 SRAM/ DRAM 通信接口
3.2 DSP 主要周边器件简介 DSP 系统的主要周边器件如下 : 采集单元 :ADC DDC DUC 等 存储单元 :SRAM DRAM FIFO 等 转换单元 :DAC DDS 等 控制单元 :CPLD FPGA 通信单元 : 光纤接口 LVDS 等
4 基于标准总线的 DSP 系统设计 C-PCI 标准总线 ADC DSP DSP DSP DAC 定时 0 槽 定时控制线 Link 口 : 高速数据传输
4.1 cpci 总线系统的基本结构 CPU 主机板 CPU PCI 总线 0# 显示 PMC 子板 1 PMC 子板 2 北桥 以太 内存 PCI 桥 USB IDE PCI 桥 PCI 总线 3# PCI 总线 1# CPU 主机板 DSP cpci 插板 1 DSP cpci 插板 2 PCI DSP cpci 插板 3 DSP cpci 插板 4 桥接 PCI 总线 1# 无源底板互联 芯片 PCI 总线 2#
4.2 典型 cpci 总线 DSP 系统设计 典型基于 cpci 总线的 DSP 系统构成 : 标准机箱 标准 cpci 主机板 底板和外设 ; 承载 DSP 的标准 cpci 插卡 ; 提供 ADC DAC 等输入输出功能和其他辅助功能的 cpci 板卡 ; 结构优势 : 便于系统功能扩展 ; 便于板卡间通信 互联 ; 便于快速构建系统 (COTS); 便于人机控制 友好界面 ; CPU ADC DSP 主机板 cpci cpci PCI 总线 1# 插板插板无源底板互联 DAC cpci 插板
典型的 DSP cpci 板卡设计 板卡主要组成 : DSP 芯片 ; PCI 接口 ; 实现 PCI 总线到本地总线的转换 ; 有些 DSP 本身带有 PCI 接口, 如 C64 BlackFin 等 ; 逻辑转换芯片 ; 实现 PCI 接口芯片本地总线协议到 DSP 总线协议的转换 ; 有些 PCI 接口芯片可以直接支持部分 DSP 的总线接口 ; 不用转换 ; 通常可以使用 CPLD 实现 ; DSP 外围 ; MEM I/O 设备 ; PCI 接口芯片 CPLD 可以实现 PCI 接口对 DSP 外围设备的读写控制 ; DSP MEM DSP I/O
5 解决方案和案例分析 5.1 基于 cpci 标准总线的 DSP 板卡解决方案 5.2 基于 cpci 标准总线的 IO 模块解决方案 5.3 基于 cpci 标准板卡的系统应用分析
5.1 基于 cpci 标准总线的 DSP 板卡 解决方案 解决思路 : 体系通用化 产品系列化 : 设计通用的 cpci 总线 DSP 处理系统体系结构, 不断采用当时最先进的处理芯片, 构建系列化的处理机 ;
5.1.1 统一的体系结构模型 体系结构模型 : 板卡采用标准 cpci 电路板内 : 多片 ADI DSP 共享存储器, 构成紧耦合 高效率的多处理机系统 电路板间 : 利用所选 ADI DSP 独有的 Link 口, 构成实时的易于扩展的多计算机系统 综合多处理机 多计算机的优点 : 高效率 模块化 易扩展 M P cpci 主控机平台 处理单元 PCI M PCI M PCI 总线总线总线 P P P P P P P Link Link 互连网络 ( 网格 环, 环网, 超立方体, 带环立方体 )
21160 cpci 板卡主要特点 技术特点 : DSP 处理器 4 片高性能的浮点 DSP:ADSP-21160, 主频 100MHz; 单板峰值处理能力高达到每秒 20 亿次浮点处理 ; 4 片 DSP 间通过 Link 口实现了点到点的互联 增强的 I/O 接口 PCI 接口, 总线速率 64bit/66MHz, 数据率 528MB/s 支持两个 PMC 模块接口, 通过局部 PCI 总线互联 12 个高速数据链路接口 Link 口, 每条 Link 口的数据率可达到 80MByte/s 两条 TDM 串口,40Mbit/s 用户自定义数据总线接口,16bit@40MHz; 用户自定义同步定时总线 ; 板上存储器 可配置最大 256Mbyte 的 SDRAM 2Mbyte FLASH
技术特点 (2): 可扩展, 可重构的结构 通过板间的高速数据联路接口 Link 口, 可以容易的将多块板构成 MESH 结构的网状处理阵列 通过 PMC 接口可进行功能模块的扩展 软件支持 VDSP++2.0/3.0; VSP Works(Virtuoso) 实时操作系统 DSP_Lib 应用领域 高速数据采集处理系统 雷达 声纳实时信号处理系统
21160 cpci 板卡结构框图 J1, J2: PCI-to-PCI Bridge CPCI Bus, 64bit/33MHz Local PCI: 64bit/33M/66MHz SDRAM QL5064 PMC site 21160 21160 PMC site 4 21160 21160 4 4 处理节点 FLASH DSP Bus:64bit CPLD LINK Site 自定义总线 Series Port 时序控制信号
主要技术特点 技术特点 : 处理器 : 4 片 ADSP-TS101, 内核时钟 300MHz, 峰值处理能力 :1.8GFLPOS; 单板提供每秒 72 亿次浮点处理能力 ; 外总线时钟 75MHz, 总线带宽 600MB/s; 板上存储器 : 256MB~2GB SDRAM; 2~4MB ZBTSRAM; 单片 DSP 提供 6Mbit 片内存储器 ;
技术特点 (2) IO 能力和互联技术 : 4 片 TS101 之间总线互联, 构成一簇, 总线带宽 600MB/s; 簇内 DSP 之间使用 Link 互联, 每通道 250MB/s; DSP 簇对外提供 8 个 Link 用于板间互联 ; 总带宽 1GB/s; cpci 标准总线,33/66MHz 32/64bit PCI 接口 ; 支持两个标准 PMC 背板, 提供 33/66MHz 32/64bit PMC 接口 ; 支持一个标准 FPDP 接口, 提供 160MB/s~320MB/s 数据通道 ; 软件支持 : VDSP++2.0/3.0 VSP Works(Virtuoso) 实时操作系统 DSP_Lib 应用领域 高速数据采集处理系统 雷达 声纳实时信号处理系统
TS101 通用处理板卡结构框图 J1 J2 系统 PCI 总线 PCI Bridge 66/33MHz 64bit 板内局部 PCI 总线 PCI-to-DSP 66/33MHz 64bit PMC 背板 4 Links DSP 簇 TS101 TS101 4 Links PMC 背板 TS101 TS101 4 Links 4 Links SDRAM ZBTSRAM 控制和中断 J4 CPLD ( 逻辑控制 ) FPDP J4 J3 定时和同步 J5
5.1.4 基于 TS201 的 cpci 通用处理板 技术特点 : 处理器 : 4 片 ADSP-TS201, 内核时钟 600MHz, 峰值处理能力 : 3.6GFLPOS; 单板提供每秒 144 亿次浮点处理能力 ; 外总线时钟 75MHz, 总线带宽 600MB/s; 板上存储器 : 256MB~2GB SDRAM; 2~4MB ZBTSRAM; 单片 DSP 提供 24Mbit 片内存储器 ;
技术特点 (2) IO 能力和互联技术 : 4 片 TS101 之间总线互联, 构成一簇, 总线带宽 600MB/s; 簇内 DSP 之间使用 Link 互联, 每通道 1GB/s; DSP 簇对外提供 8 个 Link 用于板间互联 ; 总带宽 4GB/s; cpci 标准总线,33/66MHz 32/64bit PCI 接口 ; 支持两个标准 PMC 背板, 提供 33/66MHz 32/64bit PMC 接口 ; 支持一个标准 FPDP 接口, 提供 160MB/s~320MB/s 数据通道 ; 串行 RapidIO 接口, 提供 300MB/s~800MB/s 的带宽 ; 软件支持 : VDSP++2.0/3.0 VSP Works(Virtuoso) 实时操作系统 DSP_Lib 应用领域 高速数据采集处理系统 雷达 声纳实时信号处理系统
TS201 通用处理板卡结构框图 J1 J2 系统 PCI 总线 PCI 桥 66/33MHz,64bit 板内局部 PCI 总线 PCI-to-DSP 66/33MHz,64bit PMC 背板 4 Links 处理节点 TS201 TS201 4 Links PMC 背板 Link TS201 TS201 16245 4 Links 4 Links SDRAM ZBTSRAM 控制和中断 DSP 总线, 64bit J4 CPLD ( 逻辑控制 ) J3 定时和同步 电源模块 3.3V 2.5V 1.5V 1 V FPGA ( 自定义总线 ) J5 J4
5.1.5 基于 21060 的 SHARCPAC PCI 通用处理板 技术特点 : 处理器 2 片 ADSP-2106x, 主频 40MHz 单板处理能力可达到 240Mflop/s; 板上存储器 5MB 零等待 SRAM 每个 DSP 芯片内部带有 4Mbit 双口 RAM 1MB Flash
技术特点 (2) I/O 接口 高性能的 PCI 主 / 从接口芯片 PCI9054,PCI 接口可达到 32bit 33MHz 的数据流 ; 18 个高速数据链路接口 Link 口, 每条 Link 口的数据率可达到 40MByte/s 同步串口 支持两个 SHARC-PAC 模块接口, 可以根据不同的需求进行功能扩展 可扩展, 可重构的结构 通过板间的高速数据联路接口 Link 口, 可以容易的将多块板构成网状处理阵列 支持两个标准 SHARCPAC 背板, 可进行功能模块的扩展 ;
结构框图 : SHARC0 接口逻辑 PCI9054 PCI 总线 SHARCPAC0 Link 口 F0 F1 L0-L7 M0-M7 局部存储器 4MB SHARC1 SHARCPAC1 Link 口信号 局部存储器 1MB 可选 SHARC 外总线
5.2 基于 cpci 标准总线的 IO 模块解 决方案 为了实现系统的 IO 能力, 需要构建标准接口的 IO 模块 ; cpci 标准总线系统可以采用的 IO 模块接口形式有 : cpci 接口的 IO 模块 ; PMC 接口的 IO 模块 ; 目前已经开发多种标准 IO 模块 ; 同时可以购买标准商业 COTS 产品, 实现用户系统的 IO 扩展 ;
5.2.1 双路 500MHz ADC 6U cpci 板 技术特点 : 双路 500MHz 采样 ; 8bit 量化精度 ; 支持多种触发方式 : 前 / 后触发 波门触发等等 ; 标准 6U cpci 板卡 ; 接口带宽 32bit@33MHz PCI; 标准 FPDP 接口, 160MB/s;
5.2.2 双路 250MHz ADC PMC 板 ( 在研 ) 技术特点 : 双路 250MHz 采样 ;12bit 量化精度 ; 双路可编程 DDC, 最大带宽 30MHz; 支持多种触发方式 : 前 / 后触发 波门触发等等 ; 标准 PMC 板卡 ;64bit@66MHz PCI; 4 Link 接口,500MB/s; 同步定时总线, 可多板同步工作
5.2.3 FPDP 接口 PMC 板 技术特点 : 标准 FPDP 接口, 160MB/s; 20 万门 Stratix 芯片做预处理 ; 一片 ADSP21160, 做预处理和 Link 口数据输出
5.2.4 光纤接口 PMC 板 ( 在研 ) 技术特点 : 收发双通道 1.25Gb/s 光纤接口 ; 800ns 单模光纤 ; 传输距离 500 米 ; 标准 PMC 接口, 64bit@66MHz;
5.3 基于 cpci 标准板卡的系统应用分 析 基于 cpci 标准板卡构建系统的思路 : 基于一种标准的通用体系结构 ; 开发最新 DSP 的标准通用板卡 ; 配合不同的标准接口的 IO 板卡 ; 使用 cpci 机箱构建完整的系统方案 ;
系统构成 采用多块 DSP 处理板实现任务处理 ; 采用多种 PMC 接口板实现系统 I/O 和控制 ; 板间通过 PCI 总线互联, 由上位机管理 控制 ; 板间采用 Link 互联网络, 实现实时数据传输 ; 通过同步定时总线, 实现系统中多个板卡的同步工作 ; 输入接口 CPCI 处理板 1# 输入数据 CPCI 总线 输入接口 CPCI 处理板 2# 同步定时总线 CPCI 处理板 3# 系统定时控制 CPCI 处理板 4# CPCI 处理板 5# PMC 输出接口 CPCI 处理板 6# Link 互联网络 (Mesh Line STAR 等拓扑 ) 结果输出 CPCI 处理板 7# 主机 CPU 板控制模块
cpci 板内和板间的互联方式 Link 4 LINK PMC 0 # CPCI A/D RapidIO RapidIO Switch 自定义总线 母板 CPCI Bus CPCI CPCI CPCI I/O RapidIO RapidIO Switch Net CI CPCI PMC 1 # com