- PDF 免费下载

Size: px

Start display at page:

Download ""

蕊衍江
7 years ago
Views:

1 25. I 2 C Slave I2C Slave Data Sheet I2Cs vx.y 赛普拉斯半导体公司年版权所有所有权利均予保留资源 PSoC 模块应用程序接口内存 ( 字节 ) 引脚 ( 单端口 ) 数字模拟 CT 模拟 SC 闪存 RAM CY8C26/25xxx 特点和概述工业标准飞利浦 I 2 C 总线兼容接口与 I 2 C 总线接口只需 2 个引脚 (SDA 和 SCL) 标准模式数据支持速度为 100 kbps 只需最少用户编程工作量的高层 API 7 位寻址模式 I 2 Cs 用户模块能够以固件形式来实现一个 I 2 C 从设备 I 2 C 总线是一种由飞利浦公司开发的采用双线式硬件接口的工业标准主设备能够发起 I 2 C 总线上的所有通讯, 并且向所有从设备提供时钟信号 I 2 Cs 用户模块支持速率高达 100 kbps 的标准模式本模块不占用任何数字或模拟用户模块 I2Cs 用户模块能够兼容位于同一总线的其它从设备 I 2 C 原理框图功能说明 2007 年 8 月 7 日文件编号修定版 ** - 1 -

2 本用户模块以固件方式实现了一个 I 2 C 从设备在 CPU 时钟配置为在 24 MHz 下运行时, 本模块能够在高至 100 kbps 速率下传输数据也可以使用较慢的 CPU 时钟, 但数据速率也会相应放慢 I 2 C 技术规格允许主设备运行在从 100 khz 下至直流的频率范围内同一端口的任意 2 个引脚均可以选择用于驱动 SDA 和 SCL 信号只支持 7 位寻址模式本模块在传输数据时不要求任何模拟或数字 PSoC 模块一个 I 2 C 起动状况会产生一个 GPIO 引脚中断所有数据传输均在中断 ISR 内执行在正在执行数据传输时, CPU 占用率为 100% 其它中断将对正确数据传输产生干扰这样可能导致 ISR 在数据传输内失去同步这里提供的超时参数以在同步丢失时终止传输设计考虑事项若要与一个运行在 100 khz 下的主设备正常通信, 从设备必须运行在设置为 24 MHz 的系统时钟下如果设备预计运行在 3.3V 下, 则主设备时钟频率必须降低除了与本用户模块相关联 GPIO 中断以外, 其它中断应当被禁用虽然可以将 I 2 C 时钟保持为低电平以获得额外的处理时间, 但是不可能将时钟的高电平位拉宽因此, 一旦 I 2 C 时钟变为有效, 则输入数据必须在短至 4.8µs 的时间内处理出于对检测起动条件时的时序考虑,I 2 C 从设备将保持处于自己的 ISR 内, 直到完成了所有 I 2 C 报文传输, 包括那些地址并不是它的报文这样能够在数据与该从设备的地址相符时, 避免该从设备对于预备发给其它设备的数据做出响应在以下条件下, 这项限制条件可以由用户通过修改 ISR 软件来进行变更 ( 参见程序注释 ): 该从设备所使用的 I 2 C 地址将不会作为数据被发送至其它从设备或从其它从设备发送该从设备是 I 2 C 总线上唯一使用的从设备在 I 2 C 从设备内部的读取和写入数据操作采用了缓冲区来完成用户必须在启用 I 2 C 设备前初始化适当的缓冲区在 I 2 C 主设备启动了读取或写入操作时, 将在 I2Cs_Status 字节内对适当的状态位执行置位从设备内的前台进程可以随后对存入写入缓冲区内或从读取缓冲区内提取的数据执行操作从设备数据传输子程序 (ISR) 不会允许缓冲区的存取操作超出在进入 ISR 时所定义的长度对缓冲区的读取和写入操作的处理方式如下如果 I 2 C 主设备试图读取超过缓冲区内所包含范围以外的数据时, 最后一个字节将重新发送, 直至 I 2 C 主设备停止读取为止 (I 2 C 通讯协议并没有定义一种供 I 2 C 从设备阻止主设备进行读取的方式 ) 在 I 2 C 主设备正在向 I 2 C 从设备写入一项或多项数据时, 在接收了存储区所能容纳的最后一个字节时, 从设备将产生一个否认 (NAK) 应答如果 I 2 C 主设备继续写入数据, 则从设备将继续否认数据一旦产生了第一个否认应答 ( 数据存在在最后一个可用位置 ), 以后的数据将不会被存储起来如果缓冲区定义时采用了零长度, 则写入到 I 2 C 从设备的数据将被否认而且不会存储起来从闪存中启用读取数据的能力还能够允许使用 RAM 缓冲区和 Flash 缓冲区论数据传输 ISR 是否使用了位于 Flash/ROM 或 RAM 内的读取缓冲区, 数据传输可以通过配置使用模块所提供的 API 2007 年 8 月 7 日文件编号修定版 ** - 2 -

3 外部电气接线正如上面的方框图所示,I 2 C 总线要求配备外部上拉电阻上拉电阻 (R P) 取决于于供电电压时钟速度和总线电容值对于输出级的 V OLmax = 0.4V 时, 应当让任何设备 ( 主设备或从设备 ) 的最小拉电流不低于 3mA 这样就将 5V 系统的最小上拉电阻值限制在约 1.5K 欧姆 R P 的最大值取决于总线电容值和时钟频率对于总线电容值为 150 pf 的 5V 系统来说, 上拉电阻不应当大于 6K 欧姆有关 I 2 C 总线技术规格的更多信息请浏览飞利浦公司网站备注 : 凡从赛普拉斯公司或获得其许可证的关联公司购买 I 2 C 部件时, 均会转获一个在 I 2 C 系统内使用这些部件的 Philips I 2 C 专利权使用许可证, 前提条件是此系统符合 Philips 所定义的 I 2 C 标准规格参数和资源所有缓冲区名称在编写时均表明了这些缓冲区为 I 2 C 主设备所使用例如,I2Cs_pRead_Buf 指包含了要由 I 2 C 主设备读取的数据的 RAM 位置 Slave_Addr 此参数选择 I 2 C 主设备用于确定从设备地址的 7 位从设备地址有效的选择项为从 0 至 127( 十进制数 ) I 2 C 地址包含在地址字节的高 7 位内这个字节的最低有效位 (LSB) 包含了 R/~W( 读取 / 写入 ) 位如果此位为 0, 则对此地址写入, 如果这个最低有效位 (LSB) 为 1, 则将从此地址中读取数据在内部, 用户模块将采用输入地址, 对其进行移位以便与收到地址做出对比, 然后测试读取 / 写入位来确定所请求的事务处理的方向由于用户模块接受基于十进制的数字输入, 则 7 位地址也必须采用十进制数输入 2 例如 : 输入十进制数 72 作为地址参数这个数值对应于 0x48 的 7 位地址如果需要写入数据至从设备, 那么 I 2 C 主设备会发送一个内容为 0x90 的字节 (8 位 ) 如果需要自从设备中读取数据,I 2 C 主设备会发送一个内容为 0x91 的字节 I2C_Port 选择采用哪一个 PSoC I/O 端口作为 SDA 和 SCL 信号的接口 SDA_Pin 选择哪一个引脚将被用于实现 I2C_Port 中的 SDA( 数据线 ) 没有必要为此引脚选择适当的驱动模式,PSoC Designer 会自动完成这项选择 SCL_Pin 选择哪一个引脚将被用于实现 I2C_Port 中的 SCL( 时钟线 ) 没有必要为此引脚选择适当的驱动模式,PSoC Designer 会自动完成这项选择 2007 年 8 月 7 日文件编号修定版 ** - 3 -

4 Interrupt Generation Control 中断发生控制只有在 PsoC Designer 内的启用中断发生控制复选框被选中以后, 以下参数才能访问此复选框位于项目 (Project)>> 设置 (Settings) >> 设备编辑器 (Device Editor) 之下 IntDispatchMode IntDispatchMode 参数用于指定针对由处于同一模块但处于不同重叠层的多个用户模块共享中断时如何处理中断请求选择活动状态 (ActiveStatus) 会导致固件在为共享的中断请求提供服务之前检查哪一个重叠层正处于活动状态这项检查发生在每次请求共享中断的时候这样会导致延迟增加, 并且还产生了一个服务共享中断请求的非决定性的程序, 但并不要求任何 RAM 资源选择 OffsetPreCalc 参数会导致固件在最初只有一个重叠层载入时计算共享中断请求的来源这项计算减少了中断延迟并产生了一个服务共享中断请求的决定性程序, 但其代价是 1 个字节的 RAM 资源 Read_Buffer_Types 选择数据读取所支持的缓冲区的类型有 2 种选择项可用 : 仅 RAM(RAM ONLY), 或, RAM 或 FLASH(RAM OR FLASH) 仅 RAM 选项会删除支持直接 Flash-ROM 读取所要求的代码和变量选择 RAM 或 FLASH 项能够提供用于读取 RAM 缓冲区或 Flash-ROM 缓冲区以便数据发送到主设备的代码和变量支持如果选择了 RAM 或 FLASH 项, 则可以使用 API 调用来选择是使用 RAM 读取缓冲区还是使用 Flash 读取缓冲区 Slave_Timeout_(usec) 超时循环必须放置在 I 2 C 从设备中断子程序的整个部分这些超时循环提供了一个子设备在发生总线错误或如果只是由于某些原因而导致 I 2 C 传输停止情况下的退出途径设置超时数值为 0 时, 可提供一种超时设置或不限长的等待周期完全清除限时循环将会删除相关联的代码并导致 ROM 占用量有少量下降小心由于 I2C 传输操作的位宽在 100 khz 下为 10µs, 因此推荐采用 0µs 至 10µs 之间的数值由于在 I 2 C 从设备子程序评估输入时可能执行了不至一个超时循环, 在超时状态下退出中断的实际时间有可能是所配置超时周期的倍数放置 I2Cs 用户模块采用了同一端口的 2 个 I/O 引脚, 而不需要数字或模拟 PSoC 模块这里不存在布置方面的限制如果要尝试放置多个本 I 2 C 模块, 则应当谨慎处理, 以确保中断得到了仔细的控制, 因为绝对不允许 2 个模块相互发生干扰应用程序接口 2007 年 8 月 7 日文件编号修定版 ** - 4 -

5 应用程序接口 (API) 函数也是本模块的组成部分, 用于让设计人员能够在更高层次上与本模块打交道本节具体指明了每个函数的接口以及由 include 文件所提供的常数备注 : 在这里, 就像在所有用户模块 API 中一样,A 和 X 寄存器的数值有可能在调用 API 函数时发生改变如果在调用时需要使用 A 寄存器和 X 寄存器的数值, 则调用函数需在调用前保存 A 寄存器和 X 寄存器内的数值选择这种寄存器易变策略原因在于提高效率, 并且自从 PsoC Designer 的 1.0 版本起使用 C 语言编译器会自动处理好这项要求汇编语言编程者也必须确保自己的代码遵守这一规则虽然某些用户模块 API 函数可能保持寄存器 A 和 X 不变, 但也不保证这些函数以后还能保证如此读取缓冲区可以设置在 RAM 或闪存之内写入缓冲区只能设置在 RAM 内存之内 I2Cs_Start 2 初始化 I2Cs I 2 C 总线接口 void I2Cs_Start(void); call I2Cs_Start I2Cs_Stop 通过禁用 SDA 中断来禁用 I2Cs void I2Cs_Stop(void); 2007 年 8 月 7 日文件编号修定版 ** - 5 -

6 call I2Cs_Stop I2Cs_EnableInt 启用 SDA 中断以便实现起动状况检测请牢记要通过使用以下这个宏来调用这个全局中断启用函数 : M8C_EnableGInt. void I2Cs_EnableInt(void); Call I2Cs_EnableInt I2Cs_DisableInt 通过禁用 SDA 中断来禁用 I2Cs 从设备执行与 I2Cs_Stop 相同的操作 void I2Cs_DisableInt(void); 2007 年 8 月 7 日文件编号修定版 ** - 6 -

7 call I2Cs_DisableInt I2Cs_InitWrite 此函数初始化一个指向用于存储数据的从设备数据缓冲区指针, 并初始化同一缓冲区的计数字节的数值计数器初始化为最大的供应缓冲区长度在主设备写入操作的下一个实例中, 数据将放置到由此函数所定义的地址 void I2Cs_InitWrite(BYTE * pwritebuf, BYTE bbuflen); AREA bss (RAM, REL) abwritebuf blk 10h AREA text (ROM,REL) push X ; save registers push A add SP, 3 mov X, SP dec X ; X points at data SP points at next 2007 年 8 月 7 日文件编号修定版 ** - 7 -

8 ; empty stack location mov [X], abwritebuf ; place the buffer address ; (page 0)on the stack at [X] mov [X-2], 10 ; place the count at [x-2] ; don't care what [X-1] is ; the compiler would assign 0 as the ; MSB of the Ramtbl addr call I2Cslave_InitWrite add SP, -3 ; restore the stack pop A ; restore registers pop X pwritebuf: 指向某个 RAM 缓冲区位置的指针 buf_len: 写入缓冲区的长度 I2Cs_InitRamRead previously 初始化一个 Flash 数据缓冲区指针, 从设备可以从这个缓冲区取回数据, 并初始化同一缓冲区的 1 个计数字节的数值清空 I2Cs_SlaveStatus 标志位 I2Cs_READFLASH 为 0, 下一次读取操作将从 RAM 内的某预设缓冲区位置来执行 void I2Cs_InitRamRead(BYTE * preadbuf, BYTE bbuflen); 2007 年 8 月 7 日文件编号修定版 ** - 8 -

9 AREA bss (RAM,REL) abreadbuf: blk 10h AREA text (ROM,REL) push X ; save registers push A add SP, 3 mov X, SP dec X ; X points at data SP points at next ; empty stack location mov [X], abreadbuf ; place the read buffer address ; (page0)on the stack at [X] mov [X-2], 10 ; place the count at [x-2] ; don't care what [X-1] is ; the compiler would assign 0 as ; the MSB of the Ramtbl addr call I2Cslave_InitRamRead add SP, -3 ; back up the stack (subtract 3) pop A ; restore registers pop X preadbuf: 指向某个 RAM 缓冲区位置的指针 buf_len: 读取缓冲区的长度 2007 年 8 月 7 日文件编号修定版 ** - 9 -

10 I2Cs_InitFlashRead previously 初始化一个用于取回数据的 Flash 数据缓冲区指针置位 I2Cs_SlaveStatus 标志位 I2Cs_READFLASH 为 1, 下一次读取操作将从 Flash 内的某预设缓冲区位置来执行 void I2Cs_InitFlashRead(const BYTE * pflashbuf, WORD wbuflen); area table(rom,abs) org 0x1015 abflashbuf: db 0x11, 0x22, 0x33, 0x44, 0x55, 0x66, 0x77, 0x88 db 0x99, 0xaa, 0xbb, 0xcc, 0xdd, 0xee, 0xff area text(rom,rel) push X ; save registers push A add SP, 年 8 月 7 日文件编号修定版 **

11 mov X, SP dec X ; X points at data SP points at next ; empty stack location mov [X], <abflashbuf ; place the LSB of rom ; address on the stack at [X] mov [X-1], >abflashbuf ; place the MSB of the rom address ; at [x-1] variable mov [X-2], 0x0F ; place the LSB of length ; at [x-2] mov [X-3], 0x00 ; place the MSB of length ; at [x-3] call I2Cslave_InitFlashRead add SP, -4 ; adjust the stack (subtract 4) pop A ; restore registers pop X pflashbuf: 指向某个 Flash/ROM 缓冲区位置的指针 buf_len: 缓冲区的长度 I2Cs_bReadI2CStatus 在控制 / 状态寄存器内返回状态位 2007 年 8 月 7 日文件编号修定版 **

12 BYTE I2Cs_bReadI2CStatus(void); call I2Cs_bReadI2CStatus ; Accumulator contains status BYTE I2Cs_SlaveStatus 参见下表 I2Cs 从设备状态定义常数数值说明 I2Cs_RD_NOERR I2Cs_RD_ OVERFLOW 01h 主设备读取数据, 正常中断服务子程序退出 02h 主设备所读取的数据字节超出了可用字节数量 I2Cs_RD_ INCOMPLETE 04h 一项读取操作已经启动且尚未完成 I2Cs_READFLASH I2Cs_WR_NOERR I2Cs_WR_OVERFLOW 08h 下一次读取操作将来自某个闪存位置 10h 主设备成功地写入了数据 20h 主设备在写入缓冲区中写入了过多字节 I2Cs_WR_INCOMPLETE 40h 启动了一项主设备写入操作而且目前尚未完成 I2Cs_ISR_ACTIVE 80h I 2 C 中断服务程序尚未退出并正处于活动状态下 I2Cs_ ClrRdStatus 清空 I2Cs_SlaveStatus 寄存器内的读取状态位其它位不受影响 void I2Cs_ClrRdStatus (void); call I2Cs_ClrRdStatus 2007 年 8 月 7 日文件编号修定版 **

13 I2Cs_ClrWrStatus 清空 I2Cs_SlaveStatus 寄存器内的写入状态位其它位不受影响 void I2Cs_ClrWrStatus (void); call I2Cs_ClrWrStatus 固件源代码范例 /***********************************************************/ /* This sample code will echo bytes received from a master */ /* The master can send and request up to 64 bytes. */ /* */ 2007 年 8 月 7 日文件编号修定版 **

14 assumed */ /* The instance name of the I2Cs User Module is /* to be I2Cs. */ /* */ /* NOTE that the CPU clock must be set to 24 MHz. */ /***********************************************************/ #include <m8c.h> #include <i2cs.h> /* setup a 64 byte buffer */ BYTE abbuffer[64]; void EchoData() { /* Enable the global and local interrupts */ M8C_EnableGInt; I2Cs_EnableInt(); /* Setup the Read and Write Buffer - set to the same buffer */ I2Cs_InitRamRead(abBuffer,64); I2Cs_InitWrite(abBuffer,64); /* Start the slave and wait for the master */ I2Cs_Start(); /* Echo forever */ while( 1 ) { /* Wait to read data from the master */ 2007 年 8 月 7 日文件编号修定版 **

15 I2CslaveWR_NOERR )); while(!(i2cs_breadi2cstatus() & /* Data received - clear the Write status */ I2Cs_ClrWrStatus(); /* Reset the pointer for the next read data */ I2Cs_InitWrite(abBuffer,64); /* wait until data is echoed */ while(!(i2cs_breadi2cstatus() & I2CslaveRD_NOERR )); /* Data echoed - clear the read status */ I2Cs_ClrRdStatus(); /* Reset the pointer for the next data to echo */ I2Cs_InitRamRead(abBuffer,64); } } 赛普拉斯半导体公司公司地址 :198 Champion Court San Jose, CA 电话 : 传真 : 应用支持热线 : 网址 : 赛普拉斯半导体公司, 版权所有此处包含的信息如有更改, 恕不另行通知赛普拉斯半导体公司对使用任何其他非赛普拉斯产品中所包含的电路不承担任何责任也不对任何受专利或其他权利保护的许可作任何明示或暗示除非与赛普拉斯公司签订明确的书面协议, 否则不得将赛普拉斯产品用于医疗生命支持临界控制或者安全应用, 赛普拉斯公司对此使用不作任何担保此外, 赛普拉斯并未授权其产品作为关键的零部件用于生命支持系统, 因为其产品故障或失灵可能会给其用户带来严重伤害若将赛普拉斯产品用于生命支持系统应用之中, 则表示该系统的厂商应承担因使用该产品所带来的所有风险, 并赔偿赛普拉斯因此受到的任何损失 PSoC Designer Programmable System-on-Chip 以及 PSoC Express 均为商标, 并且 PSoC 是赛普拉斯半导体公司的注册商标此处所提到的所有其他商标或注册商标均为其各自的公司所有 2007 年 8 月 7 日文件编号修定版 **

16 所有源代码 ( 软件和 / 或固件 ) 均归赛普拉斯半导体公司所有, 并在世界范围内受专利保护 ( 美国和国外 ) 和美国版权法以及国际条约规定条款的保护为了创建定制软件和 / 或创建仅用于和可适用协议中所指定的赛普拉斯集成电路的许可证产品固件, 赛普拉斯在此授予被授予方一个私人的非专有并且不可转让的许可证以用于复制使用修改创作其衍生作品和编译赛普拉斯源代码及其衍生作品如果没有赛普拉斯半导体公司明确的书面协议, 除非上面另有规定, 否则禁止对源代码进行复制修改翻译编译和展示免责声明 : 赛普拉斯对本材料不提供任何担保, 论是明示的或暗示的, 包括但不限于对适销性或适用某种特殊目的的默示担保赛普拉斯保留对这里所描述的材料做出更改而不另行通知的权利赛普拉斯对因具体应用使用任何产品或此处所描述的电路而造成的任何后果不承担任何责任赛普拉斯并未授权其产品作为关键的零部件用于生命支持系统, 因为其产品故障或失灵可能会给其用户带来严重伤害若将赛普拉斯产品用于生命支持系统应用之中, 则表示该系统的厂商应承担因使用该产品所带来的所有风险, 并赔偿赛普拉斯因此受到的任何损失具体使用应当依照可适用的赛普拉斯软件许可协议并受其限制 Cypress Semiconductor Corporation, The information contained herein is subject to change without notice. Cypress Semiconductor Corporation assumes no responsibility for the use of any circuitry other than circuitry embodied in a Cypress product. Nor does it convey or imply any license under patent or other rights. Cypress products are not warranted nor intended to be used for medical, life support, life saving, critical control or safety applications, unless pursuant to an express written agreement with Cypress. Furthermore, Cypress does not authorize its products for use as critical components in life-support systems where a malfunction or failure may reasonably be expected to result in significant injury to the user. The inclusion of Cypress products in life-support systems application implies that the manufacturer assumes all risk of such use and in doing so indemnifies Cypress against all charges. PSoC Designer, Programmable System-on-Chip, and PSoC Express are trademarks and PSoC is a registered trademark of Cypress Semiconductor Corp. All other trademarks or registered trademarks referenced herein are property of the respective corporations. Any Source Code (software and/or firmware) is owned by Cypress Semiconductor Corporation (Cypress) and is protected by and subject to worldwide patent protection (United States and foreign), United States copyright laws and international treaty provisions. Cypress hereby grants to licensee a personal, non-exclusive, non-transferable license to copy, use, modify, create derivative works of, and compile the Cypress Source Code and derivative works for the sole purpose of creating custom software and or firmware in support of licensee product to be used only in conjunction with a Cypress integrated circuit as specified in the applicable agreement. Any reproduction, modification, translation, compilation, or representation of this Source Code except as specified above is prohibited without the express written permission of Cypress. Disclaimer: CYPRESS MAKES NO WARRANTY OF ANY KIND, EXPRESS OR IMPLIED, WITH REGARD TO THIS MATERIAL, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE. Cypress reserves the right to make changes without further notice to the materials described herein. Cypress does not assume any liability arising out of the application or use of any product or circuit described herein. Cypress does not authorize its products for use as critical components in life-support systems where a malfunction or failure may reasonably be expected to result in significant injury to the user. The inclusion of Cypress product in a life-support systems application implies that the manufacturer assumes all risk of such use and in doing so indemnifies Cypress against all charges. Use may be limited by and subject to the applicable Cypress software license agreement 年 8 月 7 日文件编号修定版 **

001-13675_I2CHW.dita

001-13675_I2CHW.dita I 2 C 硬件模块数据表 I2CHWV 1.5 001-66290 Rev. ** I2C Hardware Block Copyright 2003-2010 Cypress Semiconductor Corporation. All Rights Reserved. 资源 CY8C20x34 CY8C20x24 ( 仅从器件 ) PSoC 模块 API 存储器 (