本科学生毕业论文

Size: px

Start display at page:

Download "本科学生毕业论文"

堕窦
7 years ago
Views:

1 第六章 UART 串口驱动设计 6.1 硬件分析 Mis603 使用 PL2303 桥接芯片, 将串口转 USB 这样做的好处在于, 不局限于台式机的使用由于现在笔记本并没有传统意义上的 9 针串口接口, 故使用串口转 USB, 兼容台式机和笔记本但无论使用何种桥接芯片, 其通信协议仍然保持一致利用该芯片, 完成硬件调试之后, 只需安装完合适的驱动, 即可实现串口进行数据通信具体的设计电路, 参见 Mis603 底板其原理图如下所示 : 6.2 时序设计在进行具体的串口设计之前, 先了解串口通信协议通常串口的一次发送或接收由四个部分组成 : 起始位 S( 一般为逻辑 0 ) 数据位 D0~D7( 一般为 6 位 ~8 位之间可变, 数据低位在前 ) 校验位 ( 奇校验偶检验或不需要校验位 ) 停止位( 通常为 1 位 1.5 位 2 位 ) 停止位必须为逻辑 1 在一次串口通信过程中, 数据接收与发送双方没有共享时钟, 因此, 双方必须协商好数据传输波特率波特率即数据传输速率根据双方协议好的传输速率, 接收端即可对发送端的数据进行采样常见的波特率标准为 300bps,600bps,800bps,9600bps,19200bps 等当然更块的速度意味着对采样的要求更高, 有可能误码率会逐渐提高通常对串口进行数据采样, 采用更高频的时钟这样做的目的是采用高频时钟来锁存低频时钟, 减少数据的误码率, 增加接收模块的自纠错能力具体的工作流程为 : 发送端按照预先设定好的波特率, 发送起始位 (Start)+ 数据位 (data)+ 奇偶校验位 + 结束位其中, 起始位为逻辑 0, 结束位为逻辑 1, 发送端在空闲状态为 1 发送数据包格式如下图所示接收端通过检测电平 1 到 0 的跳变来确定一个数据包的开始确定开始位接收完成之后, 依次接收数据, 使用更高的采样时钟, 完成数据采集接收完数据位后, 继续接收奇偶校验位和停止位串口的接收与发送, 其主要时序设计包括两个部分 :1 波特率的产生时序 ;2 数据传官方论坛 : 第 105 共 262

2 输时序, 包括接收与发送波特率产生时序设计 :FPGA 输入时钟 50Mhz, 为得到常用的波特率, 仍然采用计数分频来得到 BAUD_DIV=50_000000/ 波特率其中采样中心点为发送或接收时钟的中心点, 即 BAUD_DIV_CAP=50_000000/(2* 波特率 ) 该部分在数据接收和发送部分均单独完成数据接收模块 : 在设置好传输波特率的情况下, 根据串口传输时序, 进行解串空闲状态时, 接收数据为逻辑高电平, 等待起始位逻辑低电平的到来当起始位到达后, 由低位到高位, 依次采集 8 位数据, 并进行相应的解串, 存入临时寄存器接收有效数据完成后, 判断结束位, 接收完毕数据发送模块 : 设置发送使能信号和待发送的数据通过计数器, 表示 10 个数据发送的周期这 10 个数据, 依次为起始位 +8 位数据位 +1 位结束位, 实现数据位的逐个发送本设计中, 采用 PC 机的串口调试助手, 发送数据位至 FPGA,FPGA 接收到数据位之后, 立即回传至 PC 机具体的设计原理和代码思路, 在后续章节逐一介绍 6.3 程序源码数据接收文件 `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: 南京米联电子科技有限公司 // Engineer:Milinker_XU // WEB: // BBS: // Create Date: 20:12:50 09/12/2015 // Design Name: uart_rx_path // Module Name: uart_rx_path // Project Name: uart_top // Target Devices: XC6SLX16-FTG256/XC6SLX25-FTG256 Mis603 // Tool versions: ISE14.7 // Description: 串口数据接收路径 // Revision: V1.0 // Additional Comments: ////////////////////////////////////////////////////////////////////////////////// module uart_rx_path( input clk_i, input uart_rx_i, ); output [7:0] uart_rx_data_o, output uart_rx_done, output baud_bps_tb //for simulation parameter [12:0] BAUD_DIV = 13'd5208;// 波特率时钟,9600bps,50Mhz/9600=5208 parameter [12:0] BAUD_DIV_CAP = 13'd2604;// 波特率时钟中间采样点,50Mhz/9600/2=2604 官方论坛 : 第 106 共 262

3 reg [12:0] baud_div=0; // 波特率设置计数器 reg baud_bps=0; // 数据采样点信号 reg bps_start=0; // 波特率启动标志 if(baud_div==baud_div_cap) // 当波特率计数器计数到采样点时, 产生采样信号 baud_bps baud_bps<=1'b1; baud_div<=baud_div+1'b1; else if(baud_div<baud_div && bps_start)// 当波特率计数器启动时, 计数器累加 baud_div<=baud_div+1'b1; baud_bps<=0; else baud_bps<=0; baud_div<=0; reg [4:0] uart_rx_i_r=5'b11111; // 数据接收缓存器 uart_rx_i_r<={uart_rx_i_r[3:0],uart_rx_i}; // 数据接收缓存器, 当连续接收到五个低电平时, 即 uart_rx_int=0 时, 作为接收到起始信号 wire uart_rx_int=uart_rx_i_r[4] uart_rx_i_r[3] uart_rx_i_r[2] uart_rx_i_r[1] uart_rx_i_r[0]; reg [3:0] bit_num=0; reg uart_rx_done_r=0; reg state=1'b0; // 接收数据个数计数器 // 数据接收完成寄存器 reg [7:0] uart_rx_data_o_r0=0;// 数据接收过程中, 数据缓存器 reg [7:0] uart_rx_data_o_r1=0;// 数据接收完成, 数据寄存器 uart_rx_done_r<=1'b0; case(state) 官方论坛 : 第 107 共 262

4 1'b0 : if(!uart_rx_int)// 当连续接收到五个低电平时, 即 uart_rx_int=0 时, 作为接收到起始信号, 启动波特率时钟 bps_start<=1'b1; state<=1'b1; 1'b1 : if(baud_bps) // 每次等待波特率采样中心时, 接收数据, 放入数据缓存器中 bit_num<=bit_num+1'b1; if(bit_num<4'd9) // 接收 1bit 起始信号,8bit 有效信号,1bit 结束信号 uart_rx_data_o_r0[bit_num-1]<=uart_rx_i; else if(bit_num==4'd10) // 接收完成时候, 接收数据个数计数器清零, 产生接收完成标志位, 并将数据写入数据寄存器, 关闭波特率时候 bit_num<=0; uart_rx_done_r<=1'b1; uart_rx_data_o_r1<=uart_rx_data_o_r0; state<=1'b0;// 进入状态 0, 再次循环检测 bps_start<=0; default:; case assign baud_bps_tb=baud_bps;//for simulation assign uart_rx_data_o=uart_rx_data_o_r1; assign uart_rx_done=uart_rx_done_r; module 数据发送文件 `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: 南京米联电子科技有限公司 // Engineer:Milinker_XU // WEB: // BBS: // Create Date: 20:18:50 09/12/2015 // Design Name: uart_tx_path // Module Name: uart_tx_path // Project Name: uart_top // Target Devices: XC6SLX16-FTG256/XC6SLX25-FTG256 Mis603 // Tool versions: ISE14.7 官方论坛 : 第 108 共 262

5 // Description: 串口数据发送路径 // Revision: V1.0 // Additional Comments: ////////////////////////////////////////////////////////////////////////////////// module uart_tx_path( input clk_i, input [7:0] uart_tx_data_i, input uart_tx_en_i, // 待发送数据 // 发送发送使能信号 ); output uart_tx_o parameter BAUD_DIV = 13'd5208;// 波特率时钟,9600bps,50Mhz/9600=5208, 波特率可调 parameter BAUD_DIV_CAP = 13'd2604;// 波特率时钟中间采样点,50Mhz/9600/2=2604, 波特率可调 reg [12:0] baud_div=0; // 波特率设置计数器 reg baud_bps=0; // 数据发送点信号, 高有效 reg [9:0] s_data=10'b ;// 待发送数据寄存器,1bit 起始信号 +8bit 有效信号 +1bit 结束信号 reg [3:0] bit_num=0; // 发送数据个数计数器 reg uart_s_flag=0; // 数据发送标志位 reg uart_tx_o_r=1; // 发送数据寄存器, 初始状态位高 if(baud_div==baud_div_cap) // 当波特率计数器计数到数据发送中点时, 产生采样信号 baud_bps, 用来发送数据 baud_bps<=1'b1; baud_div<=baud_div+1'b1; else if(baud_div<baud_div && uart_s_flag)// 数据发送标志位有效期间, 波特率计数器累加, 以产生波特率时钟 baud_div<=baud_div+1'b1; baud_bps<=0; else baud_bps<=0; baud_div<=0; 官方论坛 : 第 109 共 262

6 if(uart_tx_en_i) // 接收数据发送使能信号时, 产生数据发送标志信号 uart_s_flag<=1'b1; s_data<={1'b1,uart_tx_data_i,1'b0};// 待发送数据寄存器装填,1bit 起始信号 0+8bit 有效信号 +1bit 结束信号 else if(bit_num==4'd10) // 发送结束时候, 清楚发送标志信号, 并清楚待发送数据寄存器内部信号 uart_s_flag<=1'b0; s_data<=10'b1111_1111_11; if(uart_s_flag) // 发送有效时候 if(baud_bps)// 检测发送点信号 if(bit_num<=4'd9) uart_tx_o_r<=s_data[bit_num]; // 发送待发送寄存器内数据, 从低位到高位 bit_num<=bit_num+1'b1; else if(bit_num==4'd10) bit_num<=4'd0; else uart_tx_o_r<=1'b1; // 空闲状态时, 保持发送端位高电平, 以备发送时候产生低电平信号 bit_num<=0; assign uart_tx_o=uart_tx_o_r; 官方论坛 : 第 110 共 262

并将接收寄存器放入数据缓存器 uart_rx_data_o_r1 里面, 并关闭波特率计数器串口发送数据路径, 在不发送数据时, 串口发送端口始终保持高电平当数据待发送寄存器内装填数据完成, 且发送使能信号有效时, 先发送低电平, 再发送 8 位有效信号和 1 位结束位同样, 发送开始之前, 启动波特率计数器, 发送结束后, 关闭波特率计数器串口环路测试顶层设计, 接收数据完成后,

7 module 6.4 程序分析接收端和发送端分别通过波特率启动信号和数据发送标志信号启动波特率时钟串口接收数据路径, 当无数据接收是, 串口接收端 uart_rx_i 保持高电平通过高频时钟采集 uart_rx_i 端信号, 当连续监测五个低电平时候, 表示有数据过来, 准备接收此时, 启动接收波特率计数器, 一次接收 8 位有效数据跳过 1bit 结束位后, 清除数据接收指示, 并将接收寄存器放入数据缓存器 uart_rx_data_o_r1 里面, 并关闭波特率计数器串口发送数据路径, 在不发送数据时, 串口发送端口始终保持高电平当数据待发送寄存器内装填数据完成, 且发送使能信号有效时, 先发送低电平, 再发送 8 位有效信号和 1 位结束位同样, 发送开始之前, 启动波特率计数器, 发送结束后, 关闭波特率计数器串口环路测试顶层设计, 接收数据完成后, 数据接收 8 位寄存器作为待发送数据, 当接收完成后, 接收完成信号作为发送使能信号, 立即开始发送已接收的数据需要注意的是, 数据发送和接收波特率保持一致, 且接收数据和发送数据所用的时间保持一致, 接收完成立即发送, 否则会在 PC 串口调试助手接收到错误数据本例子波特率设置为 9600bps, 连续测试时始终保持数据发送和接收正确, 工作稳定可靠 6.5 综合布线前仿真时序为保证数据接收和发送的正确性, 分别对串口接收模块和串口发送模块, 进行了仿真其对应的仿真测试文件, 参见工程文件夹里面的源文件接收端仿真如下所示, 预先接收到低电平, 之后再接收 8 位有效信号, 接收寄存器得到 8bit 数据分别为和发送端仿真如下所示, 待发送数据为 , 当发送使能信号到来之后, 发送低电平 +8 位有效信号 +1 位结束位串口回路仿真, 进行此项仿真, 必须注意, 保持和接收发送文件中设置的波特率一致, 即在底层文件中, 我们设置波特率为 9600bps, 那么定义的 BAUD_DIV 和 BAUD_DIV_CAP 分别为 5208 和 2604 则仿真测试文件中, 每个数据写入的时间间隔为 5208*20= 具体请查看工程中的 Testbench 其仿真图如下所示, 从中可以看出, 接收数据和发送数据保持一致官方论坛 : 第 111 共 262

7 输出结果为了更具体的说明接收和发送数据的正确性, 在顶层设计了串口回传实验选用波特率为 9600bps, 通过大量测试, 发现该设计准确可靠, 暂未发现误码实验结果如下 6.

8 6.6 Chipscope 在线逻辑分析仪仿真选用 uart_rx_done_r 作为触发信号, 发送字符 a, 从 chipscope 抓取的信号可以看出,uart_rx_data_r1 接收到 ASCII 码为 61, 证明接收正确 Chipscope 在线仿真图如下所示其他更为具体的信号分析, 不在一一介绍了, 希望大家自行实验 6.7 输出结果为了更具体的说明接收和发送数据的正确性, 在顶层设计了串口回传实验选用波特率为 9600bps, 通过大量测试, 发现该设计准确可靠, 暂未发现误码实验结果如下 6.8 小结本章对串口协议和其他的关于串口必要的知识, 并没有具体的详细描述如果存在不理解的地方, 请大家参考其他更为详细的串口书籍资料串口在工业应用中是很频繁的, 也算是 FPGA 当中, 大家必须掌握的一个接口设计官方论坛 : 第 112 共 262

xilinx FPGA 串口设计笔记在设计中, 需要用 FPGA 读取 GPS 内部的信息,GPS 的通信方式为串口, 所以在 FPGA 中移植了串口程序本次移植的程序源代码是特权的串口程序, 本以为移植应该很快就能完成, 但其中还是出了一写小问题, 耽误了不少的时间, 下面将问题进行一个总结!

xilinx FPGA 串口设计笔记在设计中, 需要用 FPGA 读取 GPS 内部的信息,GPS 的通信方式为串口, 所以在 FPGA 中移植了串口程序本次移植的程序源代码是特权的串口程序, 本以为移植应该很快就能完成, 但其中还是出了一写小问题, 耽误了不少的时间, 下面将问题进行一个总结! xilinx FPGA 串口设计笔记在设计中, 需要用 FPGA 读取 GPS 内部的信息,GPS 的通信方式为串口, 所以在 FPGA 中移植了串口程序本次移植的程序源代码是特权的串口程序, 本以为移植应该很快就能完成, 但其中还是出了一写小问题, 耽误了不少的时间, 下面将问题进行一个总结! 以下是串口的时序 : 在设计中, 耽误时间最长的问题就是数据老是出错, 为了找出问题的所在, 用示波器观察了