79F161 V0.2

Transcription

1 带 10 位 ADC 的增强型 8051 微控制器 1. 特性 基于 8051 指令流水线结构的 8 位单片机 Flash ROM:16K 字节 RAM: 内部 256 字节, 外部 512 字节 工作电压 : - f OSC = 400kHz - 16MHz,V DD = 3.6V - 5.5V 振荡器 ( 代码选项 ): - 晶体谐振器 :400kHz - 16MHz - 陶瓷谐振器 :400kHz - 16MHz - 内部 RC 振荡器 :12.3MHz 30 个 CMOS 双向 I/O 管脚 4 个可选择的开漏极 I/O 口 8 个灌电流强驱动 I/O 口 I/O 内建上拉电阻 中断源 : - Timer0,Timer1,Timer2 - 外部中断 外部中断 4:8 输入 - ADC,EUART,SPI,PWM 增强型 UART 3 个 16 位定时器 / 计数器 T0,T1 和 T2 一个 12 位 PWM 定时器 两个 8 位 PWM 定时器 SPI 接口 ( 主 / 从模式 ) 8 通道 10 位模数转换器 (ADC), 内建数字比较功能 内建蜂鸣器 内建的低电压复位功能 ( 代码选项 ) - LVR 电压 1:4.1V - LVR 电压 2:3.7V CPU 机器周期 : 一个振荡周期 看门狗定时器 (WDT) 预热计数器 低功耗工作模式 : - 空闲模式 - 掉电模式 Flash 型 封装 :32 引脚 LQFP 封装 2. 概述 SH79F 是一种高速高效率 8051 兼容单片机 在同样振荡频率下, 较之传统的 8051 芯片它具有运行更快速, 性能更优越的特性 SH79F 保留了标准 8051 芯片的大部分特性, 包括内置 256 字节 RAM 和 2 个 16 位定时器 / 计数器,1 个 EUART 等 此外, SH79F 还包括外置 512 字节 RAM, 集成了可兼容 8052 芯片的 16 位定时器 / 计数器 (Timer2) 和用于存储程序和数据的 16K 字节 Flash SH79F 不仅集成了如 EUART,SPI 等标准通讯模块, 还集成了具有比较功能的 ADC, 带 6 路输出的 PWM 等模块 此外, SH79F 集成了看门狗定时器, 具有低电压复位功能, 提供了 2 种低功耗省电模式 1 V1.0

2 3. 方框图 VDD Power Pipelined 8051 architecture Reset circuit RST Watch Dog 16K Bytes Flash ROM Internal 256 Bytes External 512 Bytes Data RAM Port 0 Configuration I/O Port 1 Configuration I/O P0.0 ~ P0.7 P1.0 ~ P1.7 Timer0 (16bit) Timer1 (16bit) Timer2 (16bit) Port 2 Configuration I/O P2.0 ~ P2.7 External Interrupt Port 3 Configuration I/O P3.0~ P bit PWM SPI 8-bit PWM EUART 8-bit PWM 10-bit ADC XTAL1 Internal Oscillator Oscillator JTAG ports (for debug) XTAL2 buzzer 2

3 4. 引脚配置 32 脚 LQFP 封装 P2.4/PWM0 INT3/P0.1 P2.3/PWM2 INT2/P0.0 INT 47 /P1.0 INT 44 /P1.1 TDO /INT 43 /AN4/P1.2 TMS /INT42 /AN5/P1.3 TDI /INT 41 /AN6/P1.4 P2.2/MOSI/RXD P2.1/MISO/TXD P2.0/SCK/BZ P3.5 P3.0/SS/FLT P3.1/INT0/T2 T0/P1.6 XTAL2/P3.3 XTAL1/P3.4 P0.3/AN1 P0.4/AN2 P0.5/AN3 P0.6/T1 P2.5/PWM AN0/P SH79F TCK /INT40 /AN7/P1.5 RST/P1.7 VDD VSS T2EX/P3.2 P0.7/INT1/PWM21 P2.7/INT 46 /PWM11 P2.6/INT 45/PWM01 3

4 Table 4.1 引脚功能 引脚编号 (32 LQFP) 引脚命名默认功能 28 INT47/P1.0 P INT44/P1.1 P TDO/INT43/AN4/P1.2 P TMS/INT42/AN5/P1.3 P TDI/INT41/AN6/P1.4 P1.4 1 TCK/INT40/AN7/P1.5 P1.5 2 T0/P1.6 P1.6 3 RST /P1.7 复位引脚或是 P1.7 口 ( 代码选项控制 ) 6 V DD V SS XTAL1/P3.4 P3.4 口或是振荡器输入引脚 ( 代码选项控制 ) 4 XTAL2/P3.3 P3.3 口或是振荡器输出引脚 ( 代码选项控制 ) 8 T2EX/P3.2 P3.2 9 T2/INT0/P3.1 P FLT/ SS /P3.0 P P3.5 P BZ/SCK/P2.0 P TXD/MISO/P2.1 P RXD/MOSI/P2.2 P PWM2/P2.3 P PWM0/P2.4 P PWM1/P2.5 P PWM01/INT45/P2.6 P PWM11/INT46/P2.7 P PWM21/INT1/P0.7 P T1/P0.6 P0.6 *22 AN3/P0.5 P0.5 *23 AN2/P0.4 P0.4 *24 AN1/P0.3 P0.3 *25 AN0/P0.2 P INT3/P0.1 P INT2/P0.0 P0.0 SH79F16 注意 : (1) 带 * 引脚可以配置为 N 沟道的开漏輸出, 但是引脚电压不得高于 V DD (2) 引脚命名中, 写在最外侧的功能具有最高优先级, 最内侧的功能具有最低优先级 ( 参见引脚配置图, 例如 T2/INT0/P3.1, P3.1 优先级最低,INT0 次之,T2 最高 ) 当一个引脚被高优先级的功能占用时, 即使低优先级功能被允许, 也不能作为低优先级功能的引脚 只有当软件禁止引脚的高优先级功能, 相应引脚才能被释放作为低优先级端口使用 4

5 5. 引脚描述 I/O 端口 定时器 EUART SPI ADC 引脚命名类型说明 P0.0 - P0.7 I/O 8 位双向 I/O 端口 P1.0 - P1.7 I/O 8 位双向 I/O 端口 P2.0 - P2.7 I/O 8 位双向 I/O 端口 P3.0 - P3.5 I/O 6 位双向 I/O 端口 T0 I/O Timer0 外部输入或比较输出 T1 I/O Timer1 外部输入或比较输出 T2 I/O Timer2 外部输入 / 波特率时钟输出 T2EX I Timer2 重载 / 捕捉 / 方向控制 PWM0 O 12 位 PWM 定时器输出引脚 PWM1 O 8 位 PWM 定时器输出引脚 PWM2 O 8 位 PWM 定时器输出引脚 PWM01 O 与 PWM0 有固定相位关系的 12 位 PWM 定时器输出引脚 PWM11 O 与 PWM1 有固定相位关系的 8 位 PWM 定时器输出引脚 PWM21 O 与 PWM2 有固定相位关系的 8 位 PWM 定时器输出引脚 FLT I PWM 故障输入引脚 RXD I/O EUART 数据输入 TXD O EUART 数据输出 MOSI I/O SPI 主输出从输入引脚 MISO I/O SPI 主输入从输出引脚 SCK I/O SPI 串行时钟引脚 SS I SPI 从设备选择引脚 AN0 - AN7 I ADC 输入通道 中断 & 复位 & 时钟 & 电源 蜂鸣器 INT0 - INT3 I 外部中断 0-3 INT40 - INT47 I 外部中断 RST XTAL1 I 谐振器输入 XTAL2 O 谐振器输出 V SS P 接地 I V DD P 电源 ( V) BUZCON O 蜂鸣器 该引脚上保持 10µs 以上的低电平,CPU 将复位 由于有内建 100kΩ 上拉电阻连接到 V DD, 所以仅接一个外部电容即可实现上电复位 5

6 续上表 编程器 引脚命名类型说明 TDO (P1.2) O 调试接口 : 测试数据输出 TMS (P1.3) I 调试接口 : 测试模式选择 TDI (P1.4) I 调试接口 : 测试数据输入 TCK (P1.5) I 调试接口 : 测试时钟输入 注意 : 当 P 作为调试接口时,P 的原有功能被禁止 6

7 6. SFR 映像 SH79F16 SH79F 内置 256 字节的直接寻址寄存器, 包括通用数据存储器和特殊功能寄存器 (SFR),SH79F 的 SFR 有以下几种 : CPU 内核寄存器 : ACC,B,PSW,SP,DPL,DPH CPU 内核增强寄存器 :AUXC,DPL1,DPH1,INSCON,XPAGE 电源时钟控制寄存器 :PCON,SUSLO Flash 寄存器 : 数据存储页寄存器 : IB_OFFSET,IB_DATA,IB_CON1,IB_CON2,IB_CON3,IB_CON4,IB_CON5 XPAGE 看门狗定时器寄存器 :RSTSTAT 系统时钟控制寄存器 :CLKCON 中断寄存器 : I/O 口寄存器 : Timer 寄存器 : EUART 寄存器 : SPI 寄存器 : ADC 寄存器 : BUZZER 寄存器 : IEN0,IEN1,IENC,IPH0,IPL0,IPH1,IPL1,EXF0,EXF1 P0,P1,P2,P3,P0CR,P1CR,P2CR,P3CR,P0PCR,P1PCR,P2PCR,P3PCR, P0OS TCON,TMOD,TH0,TH1,TL0,TL1,T2CON,T2MOD,TH2,TL2,RCAP2L,RCAP2H, TCON1 SCON,SBUF,SADEN,SADDR,PCON SPCON,SPSTA,SPDAT ADCON,ADT,ADCH,ADDL,ADDH BUZCON PWM 寄存器 : PWMEN, PWMLO, PWM0C, PWM0PL, PWM0PH, PWM0DL, PWM0DH, PWM1C, PWM1P,PWM1D,PWM2C,PWM2P,PWM2D,PWM0DT,PWM1DT,PWM2DT 7

8 Table 6.1 C51 核 SFRs 符号地址名称 Table 6.2 电源时钟控制 SFRs Table 6.3 Flash 控制 SFRs POR/WDT/LVR /PIN SH79F16 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 ACC E0H 累加器 ACC.7 ACC.6 ACC.5 ACC.4 ACC.3 ACC.2 ACC.1 ACC.0 B F0H B 寄存器 B.7 B.6 B.5 B.4 B.3 B.2 B.1 B.0 AUXC F1H C 寄存器 C.7 C.6 C.5 C.4 C.3 C.2 C.1 C.0 PSW D0H 程序状态字 CY AC F0 RS1 RS0 OV F1 P SP 81H 堆栈指针 SP.7 SP.6 SP.5 SP.4 SP.3 SP.2 SP.1 SP.0 DPL 82H 数据指针低位字节 DPL0.7 DPL0.6 DPL0.5 DPL0.4 DPL0.3 DPL0.2 DPL0.1 DPL0.0 DPH 83H 数据指针高位字节 DPH0.7 DPH0.6 DPH0.5 DPH0.4 DPH0.3 DPH0.2 DPH0.1 DPH0.0 DPL1 84H 数据指针 1 低位字节 DPL1.7 DPL1.6 DPL1.5 DPL1.4 DPL1.3 DPL1.2 DPL1.1 DPL1.0 DPH1 85H 数据指针 1 高位字节 DPH1.7 DPH1.6 DPH1.5 DPH1.4 DPH1.3 DPH1.2 DPH1.1 DPH1.0 INSCON 86H 数据指针选择 DIV MUL - DPS 符号地址名称 POR/WDT/LVR /PIN 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 PCON 87H 电源控制 SMOD SSTAT - - GF1 GF0 PD IDL SUSLO 8EH 电源控制保护字 SUSLO.7 SUSLO.6 SUSLO.5 SUSLO.4 SUSLO.3 SUSLO.2 SUSLO.1 SUSLO.0 符号地址名称 IB_OFF SET POR/WDT/LVR /PIN FBH 可编程 flash 低位字节偏移 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 IB_OFF SET.7 IB_OFF SET.6 IB_DATA FCH 可编程 flash 数据寄存器 IB_DATA.7 IB_DATA.6 IB_DATA.5 IB_DATA.4 IB_DATA.3 IB_DATA.2 IB_DATA.1 IB_DATA.0 IB_CON1 F2H flash 控制寄存器 IB_CON1.7 IB_CON1.6 IB_CON1.5 IB_CON1.4 IB_CON1.3 IB_CON1.2 IB_CON1.1 IB_CON1.0 IB_CON2 F3H flash 控制寄存器 IB_CON2.3 IB_CON2.2 IB_CON2.1 IB_CON2.0 IB_CON3 F4H flash 控制寄存器 IB_CON3.3 IB_CON3.2 IB_CON3.1 IB_CON3.0 IB_CON4 F5H flash 控制寄存器 IB_CON4.3 IB_CON4.2 IB_CON4.1 IB_CON4.0 IB_CON5 F6H flash 控制寄存器 IB_CON5.3 IB_CON5.2 IB_CON5.1 IB_CON5.0 XPAGE F7H flash 页寄存器 XPAGE.7 XPAGE.6 XPAGE.5 XPAGE.4 XPAGE.3 XPAGE.2 XPAGE.1 XPAGE.0 IB_OFF SET.5 IB_OFF SET.4 IB_OFF SET.3 IB_OFF SET.2 IB_OFF SET.1 IB_OFF SET.0 8

9 Table 6.4 WDT SFRs 符号 地址 名称 POR/WDT/LVR /PIN 第 7 位 第 6 位 第 5 位 第 4 位 第 3 位 第 2 位 第 1 位 第 0 位 RSTSTAT B1H 看门狗定时器控制寄存器 *-***000 WDOF - PORF LVRF CLRF WDT.2 WDT.1 WDT.0 注意 :* 表示不同情况的复位决定 RSTSTAT 寄存器中的, 详见 WDT 章节 Table 6.5 时钟控制 SFRs 符号 地址 名称 POR/WDT/LVR /PIN 第 7 位 第 6 位 第 5 位 第 4 位 第 3 位 第 2 位 第 1 位 第 0 位 CLKCON B2H 系统时钟选择 CLKS1 CLKS Table 6.6 中断 SFRs 符号 地址 名称 POR/WDT/LVR /PIN 第 7 位 第 6 位 第 5 位 第 4 位 第 3 位 第 2 位 第 1 位 第 0 位 IEN0 A8H 中断允许控制 EA EADC ET2 ES ET1 EX1 ET0 EX0 IEN1 A9H 中断允许控制 EPWM - EX4 EX3 EX2 ESPI IENC BAH 外部中断 4 通道允许控制 EXS47 EXS46 EXS45 EXS44 EXS43 EXS42 EXS41 EXS40 IPH0 B4H 中断优先权控制高位 PADCH PT2H PSH PT1H PX1H PT0H PX0H IPL0 B8H 中断优先权控制低位 PADCL PT2L PSL PT1L PX1L PT0L PX0L IPH1 B5H 中断优先权控制高位 PPWMH - PX4H PX3H PX2H PSPIH IPL1 B9H 中断优先权控制低位 PPWML - PX4L PX3L PX2L PSPIL EXF0 E8H 外部中断寄存器 IT4.1 IT4.0 IT3.1 IT3.0 IT2.1 IT2.0 IE3 IE2 EXF1 D8H 外部中断寄存器 IF47 IF46 IF45 IF44 IF43 IF42 IF41 IF40 9

10 Table 6.7 端口 SFRs 符号 地址 名称 POR/WDT/LVR /PIN 第 7 位 第 6 位 第 5 位 第 4 位 第 3 位 第 2 位 第 1 位 第 0 位 P0 80H 8 位端口 P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 P1 90H 8 位端口 P1.7 P1.6 P1.5 P1.4 P1.3 P1.2 P1.1 P1.0 P2 A0H 8 位端口 P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 P3 B0H 6 位端口 P3.5 P3.4 P3.3 P3.2 P3.1 P3.0 P0CR E1H 端口 0 输入 / 输出方向控制 P0CR.7 P0CR.6 P0CR.5 P0CR.4 P0CR.3 P0CR.2 P0CR.1 P0CR.0 P1CR E2H 端口 1 输入 / 输出方向控制 P1CR.7 P1CR.6 P1CR.5 P1CR.4 P1CR.3 P1CR.2 P1CR.1 P1CR.0 P2CR E3H 端口 2 输入 / 输出方向控制 P2CR.7 P2CR.6 P2CR.5 P2CR.4 P2CR.3 P2CR.2 P2CR.1 P2CR.0 P3CR E4H 端口 3 输入 / 输出方向控制 P3CR.5 P3CR.4 P3CR.3 P3CR.2 P3CR.1 P3CR.0 P0PCR E9H 端口 0 内部上拉允许 P0PCR.7 P0PCR.6 P0PCR.5 P0PCR.4 P0PCR.3 P0PCR.2 P0PCR.1 P0PCR.0 P1PCR EAH 端口 1 内部上拉允许 P1PCR.7 P1PCR.6 P1PCR.5 P1PCR.4 P1PCR.3 P1PCR.2 P1PCR.1 P1PCR.0 P2PCR EBH 端口 2 内部上拉允许 P2PCR.7 P2PCR.6 P2PCR.5 P2PCR.4 P2PCR.3 P2PCR.2 P2PCR.1 P2PCR.0 P3PCR ECH 端口 3 内部上拉允许 P3PCR.5 P3PCR.4 P3PCR.3 P3PCR.2 P3PCR.1 P3PCR.0 P0OS EFH 输出模式选择 P05OS P04OS P03OS P02OS

11 Table 6.8 定时器 SFRs 符号地址名称 Table 6.9 EUART SFRs POR/WDT/LVR /PIN SH79F16 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 TCON 88H 定时器 / 计数器 0 和 1 控制寄存器 TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0 TMOD 89H 定时器 / 计数器 0 和 1 模式寄存器 GATE1 C/ T1 M11 M10 GATE0 C/ T0 TL0 8AH 定时器 / 计数器 0 低位字节 TL0.7 TL0.6 TL0.5 TL0.4 TL0.3 TL0.2 TL0.1 TL0.0 TH0 8CH 定时器 / 计数器 0 高位字节 TH0.7 TH0.6 TH0.5 TH0.4 TH0.3 TH0.2 TH0.1 TH0.0 TL1 8BH 定时器 / 计数器 1 低位字节 TL1.7 TL1.6 TL1.5 TL1.4 TL1.3 TL1.2 TL1.1 TL1.1 TH1 8DH 定时器 / 计数器 1 高位字节 TH1.7 TH1.6 TH1.5 TH1.4 TH1.3 TH1.2 TH1.1 TH1.1 T2CON C8H 定时器 / 计数器 2 控制寄存器 TF2 EXF2 RCLK TCLK EXEN2 TR2 C/ T2 T2MOD C9H 定时器 / 计数器 2 模式寄存器 TCLKP T2OE DCEN RCAP2L CAH 定时器 / 计数器 2 重载 / 截获低位字节 RCAP2L.7 RCAP2L.6 RCAP2L.5 RCAP2L.4 RCAP2L.3 RCAP2L.2 RCAP2L.1 RCAP2L.0 RCAP2H CBH 定时器 / 计数器 2 重载 / 截获高位字节 RCAP2H.7 RCAP2H.6 RCAP2H.5 RCAP2H.4 RCAP2H.3 RCAP2H.2 RCAP2H.1 RCAP2H.0 TL2 CCH 定时器 / 计数器 2 低位字节 TL2.7 TL2.6 TL2.5 TL2.4 TL2.3 TL2.2 TL2.1 TL2.0 TH2 CDH 定时器 / 计数器 2 高位字节 TH2.7 TH2.6 TH2.5 TH2.4 TH2.3 TH2.2 TH2.1 TH2.0 TCON1 CEH 定时器 0/1 比较功能允许 TCLKP1 TCLKP0 TC1 TC0 符号地址名称 POR/WDT/LVR /PIN M01 M00 CP/RL2 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 SCON 98H 串行控制 SM0/FE SM1/RXOV SM2/TXCOL REN TB8 RB8 TI RI SBUF 99H 串行数据缓冲器 SBUF.7 SBUF.6 SBUF.5 SBUF.4 SBUF.3 SBUF.2 SBUF.1 SBUF.0 SADEN 9BH 从属地址掩码 SADEN.7 SADEN.6 SADEN.5 SADEN.4 SADEN.3 SADEN.2 SADEN.1 SADEN.0 SADDR 9AH 从属地址 SADDR.7 SADDR.6 SADDR.5 SADDR.4 SADDR.3 SADDR.2 SADDR.1 SADDR.0 PCON 87H 电源和串行控制 SMOD SSTAT - - GF1 GF0 PD IDL 11

12 Table 6.10 SPI SFRs 符号 地址 名称 POR/WDT/LVR /PIN 第 7 位 第 6 位 第 5 位 第 4 位 第 3 位 第 2 位 第 1 位 第 0 位 SPCON A2H SPI 控制寄存器 DIR MSTR CPHA CPOL SSDIS SPR2 SPR1 SPR0 SPSTA F8H SPI 状态寄存器 SPEN SPIF MODF WCOL RXOV SPDAT A3H SPI 数据寄存器 SPD.7 SPD.6 SPD.5 SPD.4 SPD.3 SPD.2 SPD.1 SPD.0 Table 6.11 ADC SFRs 符号 地址 名称 POR/WDT/LVR /PIN 第 7 位 第 6 位 第 5 位 第 4 位 第 3 位 第 2 位 第 1 位 第 0 位 ADCON 93H ADC 控制 ADON ADCIF EC - SCH2 SCH1 SCH0 GO/ DONE ADT 94H ADC 时间配置 TADC2 TADC1 TADC0 - TS3 TS2 TS1 TS0 ADCH 95H ADC 通道配置 CH7 CH6 CH5 CH4 CH3 CH2 CH1 CH0 ADDL 96H ADC 数据低位字节 A1 A0 ADDH 97H ADC 数据高位字节 A9 A8 A7 A6 A5 A4 A3 A2 Table 6.12 Buzzer SFRs 符号 地址 名称 POR/WDT/LVR /PIN 第 7 位 第 6 位 第 5 位 第 4 位 第 3 位 第 2 位 第 1 位 第 0 位 BUZCON BDH 蜂鸣器输出控制 BCA3 BCA2 BCA1 BCA0 BZEN 12

13 Table 6.13 PWM SFRs 符号 地址 名称 POR/WDT/LVR /PIN 第 7 位 第 6 位 第 5 位 第 4 位 第 3 位 第 2 位 第 1 位 第 0 位 PWMEN 0CFH PWM 定时器允许 EFLT EPWM21 EPWM11 EPWM01 EPWM2 EPWM1 EPWM0 PWMLO 0E7H PWM 锁定 PWMLO.7 PWMLO.6 PWMLO.5 PWMLO.4 PWMLO.3 PWMLO.2 PWMLO.1 PWMLO.0 PWM0C 0D2H 12 位 PWM 控制 PWM0IE PWM0IF - FLTS FLTC PWM0S TnCLK01 TnCLK00 PWM0PL 0D3H 12 位 PWM 周期控制低位 PP0.7 PP0.6 PP0.5 PP.4 PP0.3 PP0.2 PP0.1 PP0.0 PWM0PH 0D4H 12 位 PWM 周期控制高位 PP0.11 PP0.10 PP0.9 PP0.8 PWM0DL 0D5H 12 位 PWM 占空比控制低位 PD0.7 PD0.6 PD0.5 PD0.4 PD0.3 PD0.2 PD0.1 PD0.0 PWM0DH 0D6H 12 位 PWM 占空比控制高位 PD0.11 PD0.10 PD0.9 PD0.8 PWM1C 0D9H 8 位 PWM1 控制寄存器 PWM1IE PWM1IF PWM1S TnCLK11 TnCLK10 PWM1P 0DAH 8 位 PWM1 周期控制 PP1.7 PP1.6 PP1.5 PP1.4 PP1.3 PP1.2 PP1.1 PP1.0 PWM1D 0DBH 8 位 PWM1 占空比控制 PD1.7 PD1.6 PD1.5 PD1.4 PD1.3 PD1.2 PD1.1 PD1.0 PWM2C 0DDH 8 位 PWM2 控制寄存器 PWM2IE PWM2IF PWM2S TnCLK21 TnCLK20 PWM2P 0DEH 8 位 PWM2 周期控制 PP2.7 PP2.6 PP2.5 PP2.4 PP2.3 PP2.2 PP2.1 PP2.0 PWM2D 0DFH 8 位 PWM2 占空比控制 PD2.7 PD2.6 PD2.5 PD2.4 PD2.3 PD2.2 PD2.1 PD2.0 PWM0DT 0D1H PWM01 死区时间控制 DT0.7 DT0.6 DT0.5 DT0.4 DT0.3 DT0.2 DT0.1 DT0.0 PWM1DT 0D7H PWM11 死区时间控制 DT1.7 DT1.6 DT1.5 DT1.4 DT1.3 DT1.2 DT1.1 DT1.0 PWM2DT 0DCH PWM21 死区时间控制 DT2.7 DT2.6 DT2.5 DT2.4 DT2.3 DT2.2 DT2.1 DT2.0 注意 :- : 保留位 13

14 SFR 映像图 可位寻址 不可位寻址 0/8 1/9 2/A 3/B 4/C 5/D 6/E 7/F F8H SPSTA IB_OFFSET IB_DATA FFH F0H B AUXC IB_CON1 IB_CON2 IB_CON3 IB_CON4 IB_CON5 XPAGE F7H E8H EXF0 P0PCR P1PCR P2PCR P3PCR P0OS EFH E0H ACC P0CR P1CR P2CR P3CR PWMLO E7H D8H EXF1 PWM1C PWM1P PWM1D PWM2DT PWM2C PWM2P PWM2D DFH D0H PSW PWM0DT PWM0C PWM0PL PWM0PH PWM0DL PWM0DH PWM1DT D7H C8H T2CON T2MOD RCAP2L RCAP2H TL2 TH2 TCON1 PWMEN CFH C0H C7H B8H IPL0 IPL1 IENC BUZCON BFH B0H P3 RSTSTAT CLKCON IPH0 IPH1 B7H A8H IEN0 IEN1 AFH A0H P2 SPCON SPDAT A7H 98H SCON SBUF SADDR SADEN 9FH 90H P1 ADCON ADT ADCH ADDL ADDH 97H 88H TCON TMOD TL0 TL1 TH0 TH1 SUSLO 8FH 80H P0 SP DPL DPH DPL1 DPH1 INSCON PCON 87H 0/8 1/9 2/A 3/B 4/C 5/D 6/E 7/F 注意 : 未使用的 SFR 地址禁止读写 14

15 7. 标准功能 7.1 CPU CPU 内核特殊功能寄存器特性 CPU 内核寄存器 :ACC,B,PSW,SP,DPL,DPH 累加器累加器 ACC 是一个常用的专用寄存器, 指令系统中采用 A 作为累加器的助记符 B 寄存器在乘除法指令中, 会用到 B 寄存器 在其它指令中,B 寄存器可作为暂存器来使用 SH79F16 栈指针 (SP SP) 栈指针 SP 是一个 8 位专用寄存器, 在执行 PUSH 各种子程序调用 中断响应等指令时,SP 先加 1, 再将数据压栈 ; 执行 POP RET RETI 等指令时, 数据退出堆栈后 SP 再减 1 堆栈栈顶可以是片上内部 RAM(00H-FFH) 的任意地址, 系统复位后,SP 初始化为 07H, 使得堆栈事实上由 08H 地址开始 程序状态字 (PSW PSW) 寄存器程序状态字 (PSW) 寄存器包含了程序状态信息 Table 7.1 PSW 寄存器 D0H 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 PSW C AC F0 RS1 RS0 OV F1 P 读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 C 6 AC 5 F0 4-3 RS[1:0] 2 OV 1 F1 0 P 进位标志位 0: 算术或逻辑运算中, 没有进位或借位发生 1: 算术或逻辑运算中, 有进位或借位发生 辅助进位标志位 0: 算数逻辑运算中, 没有辅助进位或借位发生 1: 算数逻辑运算中, 有辅助进位或借位发生 F0 标志位用户自定义标志位 R0-R7 寄存器页选择位 00: 页 0 ( 映射到 00H-07H) 01: 页 1 ( 映射到 08H-0FH) 10: 页 2 ( 映射到 10H-17H) 11: 页 3 ( 映射到 18H-1FH) 溢出标志位 0: 没有溢出发生 1: 有溢出发生 F1 标志位用户自定义标志位 奇偶校验位 0: 累加器 A 中值为 1 的位数为偶数 1: 累加器 A 中值为 1 的位数为奇数 数据指针 (DPTR DPTR) 数据指针 DPTR 是一个 16 位专用寄存器, 其高位字节寄存器用 DPH 表示, 低位字节寄存器用 DPL 表示 它们既可以作为一个 16 位寄存器 DPTR 来处理, 也可以作为 2 个独立的 8 位寄存器 DPH 和 DPL 来处理 15

16 7.1.2 CPU 增强内核特殊功能寄存器 扩展的 'MUL' 和 'DIV' 指令 :16 位 *8 位,16 位 /8 位 双数据指针 CPU 增强内核寄存器 :AUXC,DPL1,DPH1,INSCON SH79F16 SH79F 扩展了 'MUL' 和 'DIV' 的指令, 使用一个新寄存器 -AUXC 寄存器保存运算数据的高 8 位, 以实现 16 位运算 在 16 位乘除法指令中, 会用到 AUXC 寄存器 在其它指令中,AUXC 寄存器可作为暂存器来使用 CPU 在复位后进入标准模式,'MUL' 和 'DIV' 的指令操作和标准 8051 指令操作一致 当 INSCON 寄存器的相应位置 1 后,'MUL' 和 'DIV' 指令的 16 位操作功能被打开 MUL DIV 结果操作 A B AUXC INSCON.2 = 0;8 位模式 (A)*(B) 低位字节高位字节 --- INSCON.2 = 1;16 位模式 (AUXC A)*(B) 低位字节中位字节高位字节 INSCON.3 = 0;8 位模式 (A)/(B) 商低位字节余数 --- INSCON.3 = 1;16 位模式 (AUXC A)/(B) 商低位字节余数商高位字节 双数据指针使用双数据指针能加速数据存储移动 标准数据指针被命名为 DPTR 而新型数据指针命名为 DPTR1 数据指针 DPTR1 与 DPTR 类似, 是一个 16 位专用寄存器, 其高位字节寄存器用 DPH1 表示, 低位字节寄存器用 DPL1 表示 它们既可以作为一个 16 位寄存器 DPTR1 来处理, 也可以作为 2 个独立的 8 位寄存器 DPH1 和 DPL1 来处理 通过对 INSCON 寄存器中的 DPS 位置 1 或清 0 选择两个数据指针中的一个 所有读取或操作 DPTR 的相关指令将会选择最近一次选择的数据指针 寄存器 Table 7.2 数据指针选择寄存器 86H 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 INSCON DIV MUL - DPS 读 / 写 读 / 写读 / 写 - 读 / 写 DIV 2 MUL 0 DPS 16 位 /8 位除法选择位 0:8 位除法 1:16 位除法 16 位 /8 位乘法选择位 0:8 位乘法 1:16 位乘法 数据指针选择位 0: 数据指针 1: 数据指针 1 16

17 7.2 RAM 为了提高系统数据变量的处理能力, 支持高级语言,SH79F 提供了额外的 RAM 空间 SH79F 除内部 RAM 256 字节外, 还扩展了外部 512 字节的 RAM, 分为以下四个独立的空间 : 低位 128 字节的 RAM ( 地址从 00H 到 7FH) 可直接或间接寻址 高位 128 字节的 RAM ( 地址从 80H 到 FFH) 只能间接寻址 特殊功能寄存器 (SFR, 地址从 80H 到 FFH) 只能直接寻址 外部 RAM 可通过 MOVX 指令间接访问 SH79F16 高位 128 字节的 RAM 占用的地址空间和 SFR 相同, 但在物理上与 SFR 的空间是分离的 当一个指令访问高于地址 7FH 的内部位置时,CPU 可以根据访问的指令类型来区分是访问高位 128 字节数据 RAM 还是访问 SFR 注意 : 未使用的 SFR 地址禁止读写 内部和外部 RAM 配置如下 : 1FFH Extenal RAM 0FFH 80H Upper 128 bytes Internal Ram indirect accesses 0FFH 80H Special Function Register direct accesses 7FH Lower 128 bytes Internal Ram direct or indirect accesses RAM 地址 SH79F 支持传统的访问外部 RAM 方法 可以使用 MOVXA,@Ri 或 MOVX@Ri,A; 来访问外部低 256 字节 RAM; 使用 MOVX A,@DPTR 或 MOVX@DPTR,A 来访问外部 512 字节 RAM 用户也能用 XPAGE 寄存器来访问外部 RAM, 仅用 MOVX A,@Ri 或 MOVX@Ri,A 指令即可 用户能用 XPAGE 来表示高于 256 字节的 RAM 地址 在 Flash SSP 模式下,XPAGE 也能用作分段选择器 ( 详见 SSP 部分 ) Table 7.3 数据存储页寄存器 (XPAGE) F7H 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 XPAGE XPAGE.7 XPAGE.6 XPAGE.5 XPAGE.4 XPAGE.3 XPAGE.2 XPAGE.1 XPAGE.0 读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写 XPAGE[7:0] RAM 页选择器 17

18 7.3 Flash 程序存储器 特性 Flash 存储器包括 16 X 1KB 区块, 总共 16KB 在工作电压范围内都能进行编程和擦除操作 在线编程 (ICP) 操作支持写入 读取和擦除操作 扇区自编程 (SSP) 操作支持扇区擦除和编程 程序存储区编程 / 擦除次数 : 至少 1000 次 数据保存年限 : 至少 10 年 低功耗 FFFFH Reserved (no use) 4000H (16K) Program Memory Block 0000H Program Memory Block SH79F 为存储程序代码内置 16K 可编程 Flash 程序存储区 (Program Memory Block), 支持在线编程 (ICP) 和扇区自编程 (SSP) 对 Flash 存储器操作 Flash 操作定义 : 在线编程 (ICP) 操作 : 通过 Flash 编程器对 Flash 存储器进行擦 读 写操作 扇区自编程 (SSP) 操作 : 用户程序代码运行在 Program Memory 中, 对 Flash 存储器进行擦 读 写操作 18

19 Flash 存储器支持以下操作 : SH79F16 (1) 代码保护控制模式编程 SH79F 的代码保护功能为用户代码提供了高性能的安全措施 每个分区有两种模式可用 代码保护模式 0: 允许 / 禁止任何编程器的写入 / 读取操作 ( 不包括整体擦除 ) 代码保护模式 1: 允许 / 禁止在其他扇区中通过 MOVC 指令进行读取操作, 或通过 SSP 模式进行擦除 / 写入操作 用户必须使用下列方式才能完成代码保护控制模式的设定 : Flash 编程器在 ICP 模式设置相应的保护位, 以进入所需的保护模式 SSP 模式不支持代码保护控制模式编程 (2) 整体擦除无论代码保护控制模式的状态如何, 整体擦除操作都将会擦除所有程序, 代码选项和代码保护位 用户必须使用下列方式才能完成整体擦除 : Flash 编程器在 ICP 模式发出整体擦除指令, 进行整体擦除 SSP 模式不支持整体擦除 (3) 扇区擦除扇区擦除操作将会擦除所选扇区中内容 用户程式 (SSP) 和 Flash 编程器都能执行该操作 若需用户程式执行该操作, 必须禁止所选扇区的代码保护控制模式 1 若需 Flash 编程器执行该操作, 必须禁止所选扇区的代码保护控制模式 0 用户必须使用下列 2 种方式之一才能完成扇区擦除 : 1. Flash 编程器在 ICP 模式发出扇区擦除指令, 进行扇区擦除 2. 通过 SSP 功能发出扇区擦除指令, 进行扇区擦除 ( 详见扇区自编程章节 ) (4) 写 / 读代码读 / 写代码操作可以将代码从 Flash 存储器中读出或写入 用户程式 (SSP) 和 Flash 编程器都能执行该操作 若需用户程式执行该操作, 必须禁止所选扇区的代码保护控制模式 1 不管安全位设置与否, 用户程序都能读 / 写程式自身所在扇区 若需编程器执行该操作, 必须禁止所选扇区的代码保护控制模式 0 用户必须使用下列 2 种方式之一才能完成写 / 读代码 : 1. Flash 编程器在 ICP 模式发出写 / 读代码指令, 进行写 / 读代码 2. 通过 SSP 功能发出写 / 读代码指令, 进行写 / 读代码 Flash 存储器操作汇总 操作 SSP ICP 代码保护不支持支持 扇区擦除支持 ( 无安全位 ) 支持 ( 无安全位 ) 整体擦除不支持支持 写 / 读代码支持 ( 无安全位 ) 支持 ( 无安全位 ) 19

20 7.3.2 ICP 模式下的 Flash 操作 ICP 模式通过 Flash 编程器对 MCU 进行编程, 可以在 MCU 焊在用户板上以后编程 ICP 模式下, 用户系统必须关机后 Flash 编程器才能通过 ICP 编程接口刷新 Flash 存储器 ICP 编程接口包括 6 个引脚 (V DD,GND,TCK,TDI,TMS,TDO) 编程器使用 4 个 JTAG 引脚 (TDO,TDI,TCK,TMS) 进入编程模式 只有将特定波形输入 4 个引脚后,CPU 才能进入编程模式 如需详细说明请参考 Flash 编程器用户指南 在 ICP 模式中, 通过 6 线接口编程器能完成所有 Flash 操作 因为编程信号非常敏感, 所以使用编程器编程时用户需要先用 6 个跳线将芯片的编程引脚 (V DD,GND,TCK,TDI,TMS,TDO) 从应用电路中分离出来, 如下图所示 MCU VDD TMS TCK TDI TDO GND Flash Programmer To Application Circuit Jumper 当采用 ICP 模式进行操作时, 建议按照如下步骤进行操作 : (1) 在开始编程前断开跳线 (jumper), 从应用电路中分离编程引脚 ; (2) 将芯片编程引脚连接至 Flash 编程器编程接口, 开始编程 ; (3) 编程结束后断开 Flash 编程器接口, 连接跳线恢复应用电路 20

21 7.4 扇区自编程 (SSP SSP) 功能 SH79F16 SH79F 支持 SSP 操作 如果所选扇区未被加密, 利用 SSP 操作, 用户代码可以对程序存储区进行擦除 编程操作 一旦某扇区被编程, 则在该扇区或块区被擦除之前不能被再次编程 SH79F 内建一个复杂控制流程以避免误入 SSP 操作导致代码被修改 为执行 SSP 操作,IB_CON2-5 设置必须满足特定条件 寄存器 Table 7.4 编程用地址选择寄存器 F7H 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 XPAGE XPAGE.7 XPAGE.6 XPAGE.5 XPAGE.4 XPAGE.3 XPAGE.2 XPAGE.1 XPAGE.0 读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写 Flash 程序存储区, 一个扇区为 1024 字节, 该寄存器定义如下 : Table 7.5 编程地址偏移寄存器 对 Flash 程序存储区, 一个扇区为 1024 字节, 该寄存器定义如下 : Table 7.6 编程用数据寄存器 Table 7.7 SSP 操作类型选择寄存器 XPAGE[7:2] 被编程的存储单元扇区号, 代表扇区 0, 以此类推 1-0 XPAGE[1:0] 被编程的存储单元高 2 位地址 FBH 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 IB_OFFSET IB_OFF SET.7 IB_OFF SET.6 IB_OFF SET.5 IB_OFF SET.4 IB_OFF SET.3 IB_OFF SET.2 IB_OFF SET.1 IB_OFF SET.0 读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写 /PIN POR/WDT/LVR IB_OFFSET[7:0] 被编程的存储单元低 8 位地址 FCH 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 IB_DATA IB_DATA.7 IB_DATA.6 IB_DATA.5 IB_DATA.4 IB_DATA.3 IB_DATA.2 IB_DATA.1 IB_DATA.0 读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写 /PIN POR/WDT/LVR IB_DATA[7:0] 待编程数据 F2H 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 IB_CON1 IB_CON1.7 IB_CON1.6 IB_CON1.5 IB_CON1.4 IB_CON1.3 IB_CON1.2 IB_CON1.1 IB_CON1.0 读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写 /PIN POR/WDT/LVR IB_CON1[7:0] SSP 操作类型选择 E6H: 扇区擦除 ( 擦除时间 < 3ms) 6EH: 编程存储单元 ( 编程时间 < 30us) 21

22 Table 7.8 SSP 流程控制寄存器 1 F3H 第 7 位 第 6 位 第 5 位 第 4 位 第 3 位 第 2 位 第 1 位 第 0 位 IB_CON IB_CON2.3 IB_CON2.2 IB_CON2.1 IB_CON2.0 读 / 写 读 / 写 读 / 写 读 / 写 读 / 写 /PIN POR/WDT/LVR 位编号 位符号 说明 3-0 IB_CON2[3:0] 必须为 05H, 否则 Flash 编程将会终止 Table 7.9 SSP 流程控制寄存器 2 F4H 第 7 位 第 6 位 第 5 位 第 4 位 第 3 位 第 2 位 第 1 位 第 0 位 IB_CON IB_CON3.3 IB_CON3.2 IB_CON3.1 IB_CON3.0 读 / 写 读 / 写 读 / 写 读 / 写 读 / 写 /PIN POR/WDT/LVR 位编号 位符号 说明 3-0 IB_CON3[3:0] 必须为 0AH, 否则 Flash 编程将会终止 Table 7.10 SSP 流程控制寄存器 3 F5H 第 7 位 第 6 位 第 5 位 第 4 位 第 3 位 第 2 位 第 1 位 第 0 位 IB_CON IB_CON4.3 IB_CON4.2 IB_CON4.1 IB_CON4.0 读 / 写 读 / 写 读 / 写 读 / 写 读 / 写 /PIN POR/WDT/LVR 位编号 位符号 说明 3-0 IB_CON4[3:0] 必须为 09H, 否则 Flash 编程将会终止 Table 7.11 SSP 流程控制寄存器 4 F6H 第 7 位 第 6 位 第 5 位 第 4 位 第 3 位 第 2 位 第 1 位 第 0 位 IB_CON IB_CON5.3 IB_CON5.2 IB_CON5.1 IB_CON5.0 读 / 写 读 / 写 读 / 写 读 / 写 读 / 写 /PIN POR/WDT/LVR 位编号 位符号 说明 3-0 IB_CON5[3:0] 必须为 06H, 否则 Flash 编程将会终止 22

23 7.4.2 Flash 控制流程图 S0 Set IB_OFFSET Set XPAGE Set IB_DATA Set IB_CON1 IB_CON2[3:0] 5H Set IB_CON2[3:0]=5H IB_CON2 5H IB_CON3 AH S1 IB_CON2 5H ELSE S2 Set IB_CON3=AH IB_CON3 AH Set IB_CON4=9H Reset IB_CON5-1 IB_CON4 9H S3 S4 Set IB_CON5=6H Sector Erase IB_CON1=E6H &IB_CON2[3:0]=5H &IB_CON3=AH &IB_CON4=9H &IB_CON5=6H IB_CON1=6EH &IB_CON2[3:0]=5H &IB_CON3=AH &IB_CON4=9H &IB_CON5=6H Programming 23

24 7.4.3 SSP 编程注意事项为确保顺利完成 SSP 编程, 用户软件应该遵循以下步骤设置 : (1) 用于代码 / 数据编程 : 1. 关闭中断 ; 2. 按相应的待编程扇区号或块区号设置 XPAGE IB_OFFSET; 3. 按编程需要, 设置 IB_DATA; 4. 按照顺序设置 IB_CON1-5; 5. 添加 4 个 NOP 指令 ; 6. 开始编程,CPU 将进入 IDLE 模式 ; 编程完成后自动退出 IDLE 模式 ; 7. 如需需要继续写入数据, 跳转至第 3 步 ; 8. XPAGE 寄存器和寄存器 (A7H) 写零 ; 恢复中断设置 (2) 用于扇区擦除 : 1. 关闭中断 ; 2. 按相应的扇区或块区设置 XPAGE; 3. 按照顺序设置 IB_CON1-5; 4. 添加 4 个 NOP 指令 ; 5. 开始擦除,CPU 将进入 IDLE 模式 ; 擦除完成后自动退出 IDLE 模式 ; 6. 如果需要继续擦除扇区或块区, 跳转至第 3 步 ; 7. XPAGE 寄存器和寄存器 (A7H) 写零 ; 恢复中断设置 (3) 读取 : 使用 MOVC A,@A+DPTR or MOVC A,@A+PC 指令 注意 : 执行 SSP 编程前, 请将寄存器 (A7H) 写零 24

25 7.5 系统时钟和振荡器 特性 支持 3 种振荡器类型 : 晶体谐振器 陶瓷谐振器和内部 RC 振荡器 内建 12.3MHz RC 振荡器 内建系统时钟分频器 时钟定义 SH79F 几个内部时钟定义如下 : SH79F16 OSCCLK: 从 3 个可选振荡器类型中 ( 从 XTAL1 输入的陶瓷谐振器, 晶体谐振器和内部 12.3MHz RC 振荡器 ) 选中的那个振荡器的时钟 f OSC 定义为 OSCCLK 的频率 t OSC 定义为 OSCCLK 的周期 WDTCLK: 内部的 32kHz 看门狗 RC 振荡器时钟 f WDT 定义为 WDTCLK 的频率 t WDT 定义为 WDTCLK 的周期 SYSCLK: 系统时钟, 系统频率分频器的输出时钟 这个时钟为 CPU 指令周期的时钟 f SYS 定义为 SYSCLK 的频率 t SYS 定义为 SYSCLK 的周期 SH79F 支持三种振荡器类型 : 晶体谐振器, 陶瓷谐振器和内建 RC 振荡器, 通过代码选项选择何种振荡器为系统提供时钟 振荡器产生的基本时钟脉冲作为系统时钟提供给 CPU 和片上外围模块 Table 7.12 系统时钟控制寄存器 B2H 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 CLKCON - CLKS1 CLKS 读 / 写 - 读 / 写读 / 写 CLKS[1:0] 系统时钟频率分频器 00:f SYS = f OSC 01:f SYS = f OSC /2 10:f SYS = f OSC /4 11:f SYS = f OSC /12 25

26 7.5.3 振荡器类型 (1) 晶体谐振器 :400kHz - 16MHz XTAL1 C1 Crystal XTAL2 C2 (2) 陶瓷谐振器 :400kHz - 16MHz XTAL1 C1 Ceramic XTAL2 C2 (3) 内建 RC 振荡器 :12.3MHz XTAL1 XTAL 谐振器负载电容选择 频率 - 已经内建有负载电容 注意 : 陶瓷谐振器 C1 晶体谐振器 C2 频率 C1 4MHz 15pF 15pF 4MHz 8-15pF 8-15pF 8MHz - - 8MHz 8-15pF 8-15pF 16MHz MHz 8-15pF 8-15pF (1) 表中负载电容为设计参考数据! (2) 以上电容值已通过谐振器基本的起振和运行测试, 但并非最优值 (3) 请注意印制板上的杂散电容, 用户应在超过应用电压和温度的条件下测试谐振器的性能 在应用陶瓷谐振器和晶体谐振器之前, 用户需向谐振器生产厂索求相关应用参数以获得最佳性能 请登陆 以取得推荐的谐振器生产厂 C2 26

27 7.6 I/O 端口 特性 30 个双向 I/O 端口 I/O 端口可与其他功能共用 SH79F16 SH79F 提供 30 位位可编程双向 I/O 端口 端口数据在寄存器 Px 中 端口控制寄存器 (PxCRy) 控制端口是作为输入或者输出 当端口作为输入时, 每个 I/O 端口带有由 PxPCRy 控制的内部上拉电阻 (x = 0-3, y = 0-7) SH79F 的有些 I/O 引脚能与选择功能共用 当所有功能都允许时, 在 CPU 中存在优先权以避免功能冲突 ( 详见端口共用章节 ) 寄存器 Table 7.13 端口控制寄存器 E1H - E4H 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 P0CR (E1H) P0CR.7 P0CR.6 P0CR.5 P0CR.4 P0CR.3 P0CR.2 P0CR.1 P0CR.0 P1CR (E2H) P1CR.7 P1CR.6 P1CR.5 P1CR.4 P1CR.3 P1CR.2 P1CR.1 P1CR.0 P2CR (E3H) P2CR.7 P2CR.6 P2CR.5 P2CR.4 P2CR.3 P2CR.2 P2CR.1 P2CR.0 P3CR (E4H) - - P3CR.5 P3CR.4 P3CR.3 P3CR.2 P3CR.1 P3CR.0 读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写 Table 7.14 端口上拉电阻控制寄存器 PxCRy x = 0-3, y = 0-7 端口输入 / 输出控制寄存器 0: 输入模式 1: 输出模式 E9H - ECH 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 P0PCR (E9H) P0PCR.7 P0PCR.6 P0PCR.5 P0PCR.4 P0PCR.3 P0PCR.2 P0PCR.1 P0PCR.0 P1PCR (EAH) P1PCR.7 P1PCR.6 P1PCR.5 P1PCR.4 P1PCR.3 P1PCR.2 P1PCR.1 P1PCR.0 P2PCR (EBH) P2PCR.7 P2PCR.6 P2PCR.5 P2PCR.4 P2PCR.3 P2PCR.2 P2PCR.1 P2PCR.0 P3PCR (ECH) - - P3PCR.5 P3PCR.4 P3PCR.3 P3PCR.2 P3PCR.1 P3PCR.0 读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写 /PIN PxPCRy x = 0-3, y = 0-7 输入端口内部上拉电阻控制 0: 内部上拉电阻关闭 1: 内部上拉电阻开启 27

28 Table 7.15 端口数据寄存器 注意 : 带 * 端口可以配置为 N- 通道的开漏 I/O, 但是此时端口电压不得超过 V DD + 0.3V Table 7.16 端口模式选择寄存器 SH79F16 80H, 90H, A0H, B0H 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 P0 (80H) P0.7 P0.6 *P0.5 *P0.4 *P0.3 *P0.2 P0.1 P0.0 P1 (90H) P1.7 P1.6 P1.5 P1.4 P1.3 P1.2 P1.1 P1.0 P2 (A0H) P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 P3 (B0H) - - P3.5 P3.4 P3.3 P3.2 P3.1 P3.0 读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写 Px.y x = 0-3, y = 0-7 端口数据寄存器 EFH 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 P0OS - - P05OS P04OS P03OS P02OS - - 读 / 写 - - 读 / 写读 / 写读 / 写读 / 写 P0xOS x = 2-5 端口 0 输出模式选择 0: 引脚输出模式为 N 沟道开漏输出 ( 默认 ) 1: 引脚输出模式为 CMOS 挽推输出 SFEN PxPCRy Output Mode Input Mode PxCRy VDD VDD (Pull-up) 0 = ON 1 = OFF Write I/O Pad Data Bus Data Register Read Port Data Register Read Read Data Register/Pad Selection 0: From Pad 1: From data register 0 = OFF 1 = ON Second Function Read Port Pad 端口模块图注意 : (1) 输入端口读操作直接读引脚电平 (2) 输出端口读操作的输入源有两种, 一种是从端口数据寄存器读取, 另一种是直接读引脚电平 用读取指令来区分 : 读 - 改 - 写指令是读寄存器, 而其它指令读引脚电平 (3) 输入 / 输出端口写操作都是针对端口数据寄存器 28

29 7.6.3 端口共用 30 个双向 I/O 端口也能共用作为第二或第三种特殊功能 共用优先级按照外部最高内部最低的规则 : SH79F16 在引脚配置图中引脚最外边标注功能享有最高优先级, 最里边标注功能享有最低优先级 这意味着一个引脚已经使用较高优先级功能 ( 如果被允许的话 ), 就不能用作较低优先级功能, 即使较低优先级功能被允许 只有较高优先级功能由硬件或软件关闭后, 相应的引脚才能用作较低优先级功能 上拉电阻也由相同规则控制 当允许端口复用为其它功能时, 用户可以修改 PxCR PxPCR(x = 0-3), 但在复用的其它功能被禁止前, 这些操作不会影响端口状态 当允许端口复用为其它功能时, 任何对端口的读写操作只会影响到数据寄存器的值, 端口引脚值保持不变, 直到复用的其它功能关闭 P0 口 : - INT3-2(P0.1-P0.0): 外部中断 3/2 输入引脚 - AN3-AN0(P0.5-P0.2):ADC 模拟输入通道 3- 通道 0 - T1(P0.6):Timer1 外部输入引脚 - INT1(P0.7): 外部中断 1 输入引脚 - PWM21(P0.7):PWM21 输出引脚 Table 7.17 Port0 共用列表 引脚编号 (LQFP32) 优先级功能允许位 INT2 IEN1 寄存器的 EX2 位置 1, 并且 Port0.0 置为输入模式 ( 上拉由软件设置 ) 2 P0.0 始终作为 I/O 1 INT3 IEN1 寄存器的 EX3 位置 1, 并且 Port0.1 置为输入模式 ( 上拉由软件设置 ) 2 P0.1 始终作为 I/O 1 AN0 ADCH 寄存器的 CH0 位和 ADCON 寄存器的 ADON 位都置 1, 并且 SCH[2:0] = P0.2 ADCH 寄存器的 CH0 位清 0 1 AN1 ADCH 寄存器的 CH1 位和 ADCON 寄存器的 ADON 位都置 1, 并且 SCH[2:0] = P0.3 ADCH 寄存器的 CH1 位清 0 1 AN2 ADCH 寄存器的 CH2 位和 ADCON 寄存器的 ADON 位都置 1, 并且 SCH[2:0] = P0.4 ADCH 寄存器的 CH2 位清 0 1 AN3 ADCH 寄存器的 CH3 位和 ADCON 寄存器的 ADON 位都置 1, 并且 SCH[2:0] = P0.5 ADCH 寄存器的 CH3 位清 0 1 T1 TCON 寄存器的 TR1 位和 TMOD 寄存器中的 C/T1位都置 1( 自动上拉 ) 2 P0.6 无上述情况 1 PWM21 PWMEN 寄存器的 EPWM21 位置 1 2 INT1 IEN0 寄存器的 EX1 位置 1, 并且 Port0.7 置为输入模式 ( 上拉由软件设置 ) 3 P0.7 PWMEN 寄存器的 EPWM21 位清 0 注意 : 当 P0xOS = 0 时, 引脚 配置为开漏极端口 29

30 P1 口 : - AN7-4(P1.5-P1.2): ADC 模拟输入通道 7- 通道 4 - RST (P1.7): 系统复位引脚 - INT40-INT44,INT47(P1.5-P1.1,P1.0): 外部中断输入 - T0(P1.6): Timer0 外部输入 Table 7.18 Port1 共用列表 引脚编号 (LQFP32) 优先级功能允许位 INT47 2 P1.0 始终作为 I/O 1 INT44 2 P1.1 始终作为 I/O 1 INT43 SH79F16 IEN1 寄存器的 EX4 位和 IENC 寄存器的 EXS47 位都置 1, 并且 Port1.0 置为输入模式 ( 上拉由软件设置 ) IEN1 寄存器的 EX4 位和 IENC 寄存器的 EXS44 位都置 1, 并且 Port1.1 置为输入模式 ( 上拉由软件设置 ) IEN1 寄存器的 EX4 位和 IENC 寄存器的 EXS43 位都置 1, 并且 Port1.2 置为输入模式 ( 上拉由软件设置 ) 2 AN4 ADCH 寄存器的 CH4 位和 ADCON 寄存器的 ADON 位都置 1, 并且 SCH[2:0] = P1.2 ADCH 寄存器的 CH4 位清 0 1 INT42 IEN1 寄存器的 EX4 位和 IENC 寄存器的 EXS42 位都置 1, 并且 Port1.3 置为输入模式 ( 上拉由软件设置 ) 2 AN5 ADCH 寄存器的 CH5 位和 ADCON 寄存器的 ADON 位都置 1, 并且 SCH[2:0] = P1.3 ADCH 寄存器的 CH5 位清 0 1 INT41 IEN1 寄存器的 EX4 位和 IENC 寄存器的 EXS41 位都置 1, 并且 Port1.4 置为输入模式 ( 上拉由软件设置 ) 2 AN6 ADCH 寄存器的 CH6 位和 ADCON 寄存器的 ADON 位都置 1, 并且 SCH[2:0] = P1.4 ADCH 寄存器的 CH6 位清 0 1 INT40 IEN1 寄存器的 EX4 位和 IENC 寄存器的 EXS40 位都置 1, 并且 Port1.5 置为输入模式 ( 上拉由软件设置 ) 2 AN7 ADCH 寄存器的 CH7 位和 ADCON 寄存器的 ADON 位都置 1, 并且 SCH[2:0] = P1.5 ADCH 寄存器的 CH7 位清 0 1 T0 TCON 寄存器的 TR0 位和 TMOD 寄存器的 C/T0位都置 1( 自动上拉 ) 2 P1.6 无上述情况 - RST 代码选项控制 - P1.7 代码选项控制 30

31 P2 口 : - INT46/45(P2.7/P2.6): 外部中断输入引脚 - PWM11/01(P2.7/P2.6): PWM11/01 输出引脚 - PWM1/2(P2.5/P2.3): 8 位 PWM 时钟输出引脚 - PWM0(P2.4): 12 位 PWM 输出引脚 - TXD/MISO(P2.1): EUART 数据输出引脚或 SPI 的 MISO 引脚 - RXD/MOSI(P2.2): EUART 数据输入引脚或 SPI 的 MOSI 引脚 - BZ(P2.0): 蜂鸣器输出引脚 - SCK(P2.0): SPI 时钟端口 Table 7.19 Port2 共用列表 引脚编号 (LQFP32) 优先级功能允许位 PWM11 PWMEN 寄存器的 EPWM11 位置 1 2 INT46 SH79F16 IEN1 寄存器的 EX4 位和 IENC 寄存器的 EXS46 位都置 1, 并且 Port2.7 置为输入模式 ( 上拉由软件设置 ) 3 P2.7 PWMEN 寄存器的 EPWM11 位清 0 1 PWM01 PWMEN 寄存器的 EPWM01 位置 1 2 INT45 IEN1 寄存器的 EX4 位和 IENC 寄存器的 EXS45 位都置 1, 并且 Port2.6 置为输入模式 ( 上拉由软件设置 ) 3 P2.6 PWMEN 寄存器的 EPWM01 位清 0 1 PWM1 PWMEN 寄存器的 EPWM1 位置 1 2 P2.5 PWMEN 寄存器的 EPWM1 位清 0 1 PWM0 PWMEN 寄存器的 EPWM0 位置 1 2 P2.4 PWMEN 寄存器的 EPWM0 位清 0 1 PWM2 PWMEN 寄存器的 EPWM2 位置 1 2 P2.3 PWMEN 寄存器的 EPWM2 位清 0 1 RXD SCON 寄存器的 REN 位置 1( 自动上拉 ) 2 MOSI 在从属模式下将 SPSTA 寄存器的 SPEN 位置 1 ( 当 SPEN, CPHA, SSDIS 位在从属模式下都置为 1 时, 自动上拉 ) 3 P2.2 SPSTA 寄存器的 SPEN 位和 SCON 寄存器的 REN 位都清 0 1 TXD 对 SBUF 寄存器写操作 2 MISO 3 P2.1 无上述情况 将 SPSTA 寄存器的 SPEN 位置 1 ( 在主模式下将 SPSTA 寄存器的 SPEN 位置 1 时, 自动上拉 ) 1 BZ BUZCON 寄存器的 BZEN 位置 1 2 SCK SPSTA 寄存器的 SPEN 位置 1 ( 当 SPEN, CPHA, SSDIS 位在从属模式下都置 1 时, 自动上拉 ) 3 P2.0 SPSTA 寄存器的 SPEN 位和 BUZCON 寄存器的 BZEN 位都清 0 31

32 P3 口 : - XTAL2(P3.3): 外部振荡器引脚 - XTAL1(P3.4): 外部振荡器引脚 - T2EX(P3.2): 定时器捕获外部时钟 - T2(P3.1): 定时器 2 外部输入 - INT0(P3.1): 外部中断 0 输入引脚 - FLT/SS (P3.0): 故障输入引脚或 SPI 从设备选择引脚 Table 7.20 Port3 共用列表 引脚编号 (LQFP32) 优先级功能允许位 5, XTAL1/2 代码选项控制 - P3.4-P3.3 代码选项控制 1 T2EX 2 P3.2 无上述情况 SH79F16 方式 0, 1(DCEN = 0), 2 和 3 下 T2CON 寄存器的 EXEN2 位置 1, 或者方式 1 下 TR2 位和 DCEN 位都置 1 1 T2 T2CON 寄存器的 TR2 位和 C/T2位都置 1, 或者 C/T2位清 0 同时 TR2 位和 T2OE 位置 1 2 INT0 IEN0 寄存器的 EX0 位置 1, 并且 Port3.1 置为输入模式 ( 上拉由软件设置 ) 3 P3.1 无上述情况 1 FLT PWMEN 寄存器的 EFLT 位置 1 2 SS 3 P3.0 无上述情况 11 - P3.5 始终作为 I/O 当 SPEN = 1 时, 在 SPI 主模式下将 SPCON 寄存器的 SSDIS 位清 0, 或者在 SPI 从模式下当 CPHA = 1 时将 SPCON 寄存器的 SSDIS 位清 0, 或者在 SPI 从模式下将 SPCON 寄存器的 CPHA 位清 0 ( 当 SPEN = 1 & Master = 1 & SSDIS = 0 时, 或当 SPEN = 1 & Master = 0 时, 自动上拉 ) 32

33 7.7 定时器 特性 SH79F 有 3 个定时器 ( 定时器 0,1,2) 定时器 0 兼容标准的 8051 定时器 1 兼容标准的 8051 定时器 2 兼容标准的 8052, 且有递增递减计数和可编程输出功能 定时器 0/1 增加了比较输出功能 定时器 0/1/2 增加了时钟源分频功能 SH79F 定时器 0 & 1 每个定时器的两个数据寄存器 (THx & TL x(x = 0,1)) 可作为一个 16 位寄存器来访问 它们由寄存器 TCON 和 TMOD 控制 IEN0 寄存器的 ET0 和 ET1 位置 1 能允许定时器 0 和定时器 1 中断 ( 详见中断章节 ) 定时器 x 的方式 (x = 0,1) 通过计数器 / 定时器方式寄存器 (TMOD) 的方式选择位 Mx1-Mx0, 选择定时器工作方式 方式 0:13 位计数器 / 定时器在方式 0 中, 定时器 x 为 13 位计数器 / 定时器 THx 寄存器存放 13 位计数器 / 定时器的高 8 位,TLx 存放低 5 位 (TLx.4-TLx.0) TLx 的高三位 (TLx.7-TLx.5) 是不确定的, 在读取时应该被忽略 当 13 位定时器寄存器递增, 溢出时, 系统置起定时器溢出标 志 TFx 如果定时器 x 中断被允许, 将会产生一个中断 C/Tx位选择计数器 / 定时器的时钟源 如果 C/Tx = 1, 定时器 x 输入引脚 (Tx) 的电平从高到低跳变, 使定时器 x 数据寄存器加 1 如果 C/Tx = 0, 选择系统时钟为定时器 x 的时钟源 当 GATEx = 0 或 GATEx = 1 且输入信号 INTx有效时,TRx 置 1 打开定时器 GATEx 置 1 允许定时器由外部输入信号 INTx控制, 便于测量 INTx的正脉冲宽度 TRx 位置 1 不强行复位定时器, 这意味着如果 TRx 置 1, 定时器寄存器将从上次 TRx 清 0 时的值开始计数 所以在允许定时器之前, 应该设定定时器寄存器的初始值 可配置寄存器 TCON1 中的 TCLKPx(x = 0, 1) 位选择系统时钟或系统时钟的 1/12 作为定时器 x(x = 0, 1) 的时钟源 当作为定时器应用时, 可配置寄存器 TCON1 中的 TC0/1 位使定时器 0/1 溢出时 T0/T1 脚自动翻转 如果 TC0/1 被置 1,T0/T1 引脚自动设置为输出 System Clock 1/12 Tx INTx TCLKPx GATEx TRx =0 C/Tx =1 + & TLx (5bits) 0:Switch Off 1:Switch On THx (8bits) Overflow C/Tx=0 and TCx=1 TFx Overflow Flag The Block Diagram of mode0 of Timerx ( x=0,1 ) Interrupt Request Tx 33

34 方式 1:16 16 位计数器 / 定时器除了使用 16 位定时器 / 计数器之外, 方式 1 的运行与方式 0 一致 打开和配置计数器 / 定时器也如同方式 0 SH79F16 System Clock 1/12 Tx INTx GATEx TCLKPx =0 C/Tx =1 + TLx (8bits) 0:Switch Off 1:Switch On THx (8bits) Overflow C/Tx=0 and TCx=1 TFx Overflow Flag Interrupt Request Tx TRx & The Block Diagram of mode1 of Timerx ( x=0,1 ) 方式 2:8 位自动重载计数器 / 定时器方式 2 中, 定时器 x 是 8 位自动重载计数器 / 定时器 TLx 存放计数值,THx 存放重载值 当在 TLx 中的计数器溢出至 0x00 时, 置起定时器溢出标志 TFx, 寄存器 THx 的值被重载入寄存器 TLx 中 如果定时器中断使能, 当 TFx 置 1 时将产生一个中断 而在 THx 中的重载值不会改变 在允许定时器正确计数开始之前,TLx 必须初始化为所需的值 除了自动重载功能外, 方式 2 中的计数器 / 定时器的使能和配置与方式 1 和 0 是一致的 可配置寄存器 TCON1 中的 TCLKPx(x = 0, 1) 位选择系统时钟或系统时钟的 1/12 作为定时器 x(x = 0, 1) 的时钟源 当作为定时器应用时, 可配置寄存器 TCON1 中的 TC0/1 位使定时器 0/1 溢出时 T0/T1 脚自动翻转 如果 TC0/1 被置 1,T0/T1 引脚自动设置为输出 System Clock TH0 (8bits) 1/12 Reload TCLKPx Tx INTx GATEx TRx =0 C/Tx =1 + & TL0 (8bits) 0:Switch Off 1:Switch On overflow C/Tx=0 and TCx=1 TFx Overflow Flag The Block Diagram of mode2 of Timerx (x=0,1) Interrupt Request Tx 34

35 方式 3: 两个 8 位计数器 / 定时器 ( 只限于定时器 0) 在方式 3 中, 定时器 0 用作两个独立的 8 位计数器 / 定时器, 分别由 TL0 和 TH0 控制 TL0 使用定时器 0 的控制 ( 在 TCON 中 ) 和 状态 ( 在 TMOD 中 ) 位 :TR0,C/T0,GATE0 和 TF0 TL0 能用系统时钟或外部输入信号作为时钟源 TH0 只能用作定时器功能, 时钟源来自系统时钟 TH0 由定时器 1 的控制位 TR1 控制使能, 溢出时定时器 1 溢出标志 TF1 置 1, 控制定时器 1 中断 定时器 0 工作在方式 3 时, 定时器 1 可以工作在方式 0 1 或 2, 但是不能置 1 TF1 标志和产生中断, 可以用来产生串口的波特率 TH1 和 TL1 只能用作定时器功能, 时钟源来自系统时钟,GATE1 位无效 T1 输入脚的上拉电阻也无效 定时器 1 由方式控制使能与否, 因为 TR1 被定时器 0 占用 定时器 1 在方式 0 1 或 2 时使能, 在方式 3 时被关闭 可配置寄存器 TCON1 中的 TCLKP0 位选择系统时钟或系统时钟的 1/12 作为定时器 0 的时钟源 当作为定时器应用时, 可配置寄存器 TCON1 中的 TC0 位使定时器 0 溢出时 T0 脚自动翻转 如果 TC0 被置 1,T0 引脚自动设置为输出 System Clock T0 INT0 TCLKP0 GATE0 TR0 1/12 =0 C/T0 =1 + & TL0 (8bits) 0:Switch Off 1:Switch On Overflow C/T0=0 and TC0=1 TF0 Overflow Flag Interrupt Request T0 System Clock 1/12 TH0 (8bits) Overflow TF1 Interrupt Request TR1 TCLKP0 0:Switch Off 1:Switch On Overflow Flag The Block Diagram of mode3 of Timer0 --- 注意 : 当定时器 0/1 用于计数器模式时, 所有输入信号需与系统时钟同步, 因此 T0/T1 输入频率必须低于系统时钟频率的 1/2, INTx必须低于系统时钟频率的 1/4 当定时器 1 作为波特率发生器时, 读取或写入 TH1/TL1 会影响波特率的准确性, 因此也会引起通信出错 寄存器 Table 7.21 定时器 / 计数器 x 控制寄存器 (x = 0, 1) 88H 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 TCON TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0 读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写 , 5 6, 4 3, 1 2, 0 TFx x = 0, 1 TRx x = 0, 1 IEx x = 0, 1 ITx x = 0, 1 定时器 x 溢出标志位 0: 定时器 x 无溢出, 可由软件清 0 1: 定时器 x 溢出, 由硬件置 1; 若由软件置 1 将会引起定时器中断 定时器 x 启动, 停止控制位 0: 停止定时器 x 1: 启动定时器 x 外部中断 x 请求标志位 外部中断 x 触发方式选择位 35

36 Table 7.22 定时器 / 计数器 x 模式寄存器 (x = 0, 1) Table 7.23 定时器 / 计数器 x 数据寄存器 (x = 0, 1) Table 7.24 定时器 / 计数器 x 控制寄存器 1 (x = 0, 1) SH79F16 89H 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 TMOD GATE1 C/T1 M11 M10 GATE0 C/T0 M01 M00 读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写 , 3 GATEx x = 0, 1 6, 2 C/Tx x = 0, Mx[1:0] x = 0, 1 定时器 x 门控位 0:TRx 置 1, 定时器 x 即被允许 1: 只有 INTx在高电平期间 TRx 置 1, 定时器 x 才被允许 定时器 / 计数器方式选择位 0: 定时器模式,T0 和 T1 引脚用作普通 I/O 1: 计数器模式 定时器 x 定时器方式选择位 00: 方式 0,13 位向上计数计数器 / 定时器, 忽略 TLx 的第 7-5 位 01: 方式 1,16 位向上计数计数器 / 定时器 10: 方式 2,8 位自动重载向上计数计数器 / 定时器 11: 方式 3( 只用于定时器 0), 两个 8 位向上计数定时器 8AH-8DH 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 TL0 (8AH 8AH) TL0.7 TL0.6 TL0.5 TL0.4 TL0.3 TL0.2 TL0.1 TL0.0 TH0 (8CH 8CH) TH0.7 TH0.6 TH0.5 TH0.4 TH0.3 TH0.2 TH0.1 TH0.0 TL1 (8BH 8BH) TL1.7 TL1.6 TL1.5 TL1.4 TL1.3 TL1.2 TL1.1 TL1.0 TH1 (8DH 8DH) TH1.7 TH1.6 TH1.5 TH1.4 TH1.3 TH1.2 TH1.1 TH1.0 读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写 TLx.y, THx.y 7-0 定时器 x 低及高字节计数器 x = 0-1, y = 0-7 CEH 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 TCON TCLKP1 TCLKP0 TC1 TC0 读 / 写 读 / 写读 / 写读 / 写读 / 写 TCLKPx x = 0, 1 TCx x = 0, 1 定时器 x 时钟源预分频控制位 0: 选择系统时钟作为定时器 x 的时钟源 1: 选择系统时钟的 1/12 作为定时器 x 的时钟源 比较输出功能允许位 0: 禁止定时器 x 比较输出功能 1: 允许定时器 x 比较输出功能 36

37 7.7.3 定时器 2 两个数据寄存器 (TH2 和 TL2) 串联后可作为一个 16 位寄存器来访问, 由寄存器 T2CON 和 T2MOD 控制 设置 IEN0 寄存器中的 ET2 位能允许定时器 2 中断 ( 详见中断章节 ) 定时器 2 的工作方式与定时器 0 和定时器 1 相似 C/T2选择系统时钟 ( 定时器 ) 或外部引脚 T2( 计数器 ) 作为定时器时钟输入 通过所选的引脚设置 TR2 允许定时器 2/ 计数器 2 数据寄存器计数 定时器 2 方式定时器 2 有 4 种工作方式 : 捕获 / 重载, 带递增或递减计数器的自动重载方式, 波特率发生器和可编程时钟输出 RCLK,TCLK 和 CP/RL2 的组合能选择这些方式 Table 7.25 定时器 2 方式选择 C/T2 T2OE DCEN TR2 CP/RL2 RCLK 方式 0:16 位捕获在捕获方式中,T2CON 的 EXEN2 位有两个选项 TCLK X 0 X 位捕获 X 位自动重载定时器 X X X 0 X 1 X 2 波特率发生器 X 只用于可编程时钟 0 1 X 1 X 1 X 3 带波特率发生器的可编程时钟输出 X 1 X X X 0 X X X X 定时器 2 停止,T2EX 通路仍旧允许 如果 EXEN2 = 0, 定时器 2 作为 16 位定时器或计数器, 如果 ET2 被允许的话, 定时器 2 能设置 TF2 溢出产生一个中断 如果 EXEN2 = 1, 定时器 2 执行相同操作, 但是在外部输入 T2EX 上的下降沿也能引起在 TH2 和 TL2 中的当前值分别被捕获到 RCAP2H 和 RCAP2L 中, 此外, 在 T2EX 上的下降沿也能引起在 T2CON 中的 EXF2 被设置 如果 ET2 被允许,EXF2 位也像 TF2 一样也产生一个中断 可配置寄存器 T2MOD 中的 TCLKP2 位选择系统时钟或系统时钟的 1/12 作为定时器 2 的时钟源 方式 System Clock 1/12 T2 TR2 TCLKP2 =0 C/T2 =1 0:Switch Off 1:Switch On Increment Mode TL2 TH2 TF2 Overflow flag CP / RL2 & + Interrupt Request T2EX EXEN2 0:Switch Off 1:Switch On RCAP2L RCAP2H EXF2 Block Diagram of 16 bit Capcture mode (Mode 0) of Timer2 External falling edge flag 37

38 方式 1:16 16 位自动重载定时器在 16 位自动重载方式下, 定時器 2 可以被选为递增计数或递减计数 这个功能通过 T2MOD 中的 DCEN 位 ( 递减计数允许 ) 选择 系统复位后,DCEN 位为 0, 定时器 2 默认递增计数 当设置 DCEN 时, 定时器 2 递增计数或递减计数取决于 T2EX 引脚上的电平 当 DCEN = 0, 通过在 T2CON 中的 EXEN2 位选择两个选项 如果 EXEN2 = 0, 定时器 2 递增到 0FFFFH, 在溢出后置起 TF2 位, 同时定时器自动将用户软件写好的寄存器 RCAP2H 和 RCAP2L 的 16 位值装入 TH2 和 TL2 寄存器 如果 EXEN2 = 1, 溢出或在外部输入 T2EX 上的下降沿都能触发一个 16 位重载, 置起 EXF2 位 如果 ET2 被使能,TF2 和 EXF2 位都能产生一个中断 可配置寄存器 T2MOD 中的 TCLKP2 位选择系统时钟或系统时钟的 1/12 作为定时器 2 的时钟源 T2 System Clock TR2 TCLKP2 1/12 C/T2 =0 =1 0:Switch Off 1:Switch On TL2 Increment Mode TH2 TF2 Overflow Flag RCAP2L RCAP2H + Interrupt Request T2EX EXEN2 0:Switch Off 1:Switch On + External Falling Edge flag EXF2 The Block Diagram of Auto Relode Mode (Mode 1)of Timer2 (DCEN=0) 设置 DCEN 位允许定时器 2 递增计数或递减计数 当 DCEN = 1 时,T2EX 引脚控制计数的方向, 而 EXEN2 控制无效 T2EX 置 1 可使定时器 2 递增计数 定时器向 0FFFFH 溢出, 然后设置 TF2 位 溢出也能分别引起 RCAP2H 和 RCAP2L 上的 16 位值重载入定时器寄存器 T2EX 清 0 可使定时器 2 递减计数 当 TH2 和 TL2 的值等于 RCAP2H 和 RCAP2L 的值时, 定时器溢出 置起 TF2 位, 同时 0FFFFH 重载入定时器寄存器 无论定时器 2 溢出,EXF2 位都被用作结果的第 17 位 在此工作方式下,EXF2 不作为中断标志 可配置寄存器 T2MOD 中的 TCLKP2 位选择系统时钟或系统时钟的 1/12 作为定时器 2 的时钟源 System Clock 1/12 FFH FFH T2 TR2 TCLKP2 C/T2 =0 =1 0:Switch Off 1:Switch On TL2 TH2 TF2 Overflow Flag Interrupt Request T2EX 1.T2EX=1, Timer2 is up counter 2.T2EX=0, Timer2 is down counter RCAP2L RCAP2H Toggle EXF2 The Block Diagram of Auto-Reload Mode ( Mode 1) of Timer2 (DCEN=1) 38

39 方式 2: 波特率发生器通过设置 T2CON 寄存器中的 TCLK 和 / 或 RCLK 选择定时器 2 作为波特率发生器 接收器和发送器的波特率可以不同, 如果定时器 2 作为接收器或发送器则定时器 1 相应的作为另一种的波特率发生器 设置 RCLK 和 / 或 TCLK 使定时器 2 进入波特率发生器方式, 该方式与自动重载入方式相似 定时器 2 的溢出会使 RCAP2H 和 RCAP2L 寄存器中的值重载入定时器 2 计数器, 但不会产生中断 如果 EXEN2 被置 1, 在 T2EX 脚上的下降沿会置起 EXF2, 但不会引起重载 因此当定时器 2 作为波特率发生器时,T2EX 可作为一个额外的外部中断 可配置寄存器 T2MOD 中的 TCLKP2 位选择系统时钟或系统时钟的 1/12 作为定时器 2 的时钟源 在 EUART 方式 1 和 3 中的波特率由定时器 2 的溢出率根据下列方程式决定 BaudRate = 1 X f SYS 2X [RCAP2H, RCAP2L] ; C/T2 = 0, TCLKP2 = 0 BaudRate = 1 X 2X16X12 f SYS [RCAP2H, RCAP2L] f T2 1 BaudRate = X [RCAP2H, RCAP2L] ; C/T2 = 1 ; C/T2 = 0, TCKKP2 = 1 System Clock 1/12 /2 Timer1 overflow /2 SMOD =0 =1 T2 TCLKP2 TR2 =0 C/ T2 =1 0:Switch Off 1:Switch On TL2 TH2 RCLK =1 =0 TCLK =1 =0 /16 Receiver CLK RCAP2L RCAP2H /16 Transiver CLK EXEN2 T2EX 0:Switch Off 1:Switch On EXF2 Timer2 Interrupt Request The Block Diagram of Baud-Rate Generator ( Mode 2 ) of Timer2 39

40 方式 3: 可编程时钟输出 P3.1 可以编程输出 50% 的占空比时钟周期 清 C/T2位和置 T2OE 位, 使定时器 2 作为时钟发生器 TR2 位启动和中止定时器 可配置寄存器 T2MOD 中的 TCLKP2 位选择系统时钟或系统时钟的 1/12 作为定时器 2 的时钟源 在这种方式中,T2 输出占空比为 50% 的时钟 : Clock Clock Out Out Frequency = Frequency = 1 X 2X X 2X2X f SYS ; TCLKP2 = 0 [RCAP2H,RCAP2L] f SYS [ RCAP2H, RCAP2L] ; TCKLP2 = 1 定时器 2 溢出不产生中断, 所以定时器 2 可以同时以相同频率用作波特率发生器和时钟输出 System Clock 1/12 /2 TCLKP2 C/ T2 =0 =1 TL2 TH2 TR2 0:Switch Off 1:Switch On C/ T2 RCAP2L RCAP2H T2 /2 T2OE 0:Switch Off 1:Switch On EXEN2 T2EX 0:Switch Off 1:Switch On EXF2 Timer2 Interrupt Request The Block Diagram of Programmable Clock output (Mode 3) of Timer2 注意 : (1) TF2 和 EXF2 都能引起定时器 2 的中断请求, 两者有相同的向量地址 (2) 当事件发生时或其他任何时间都能由软件设置 TF2 和 EXF2 为 1, 只有软件以及硬件复位才能使之清 0 (3) 当 EA = 1 且 ET2 = 1 时, 设置 TF2 或 EXF2 为 1 能引起定时器 2 中断 (4) 当定时器 2 作为波特率发生器时, 读取或写入 TH2/TL2, 写入 RCAPH2/RCAPL2 会影响波特率的准确性, 因此也会引起通信出错 40

41 寄存器 Table 7.26 定时器 2 控制寄存器 SH79F16 C8H 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 T2CON TF2 EXF2 RCLK TCLK EXEN2 TR2 C/T2 CP/RL2 读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写 POR/WDT/LVR TF2 6 EXF2 5 RCLK 4 TCLK 3 EXEN2 2 TR2 1 C/T2 0 CP/RL2 定时器 2 溢出标志位 0: 无溢出 ( 必须由软件清 0) 1: 溢出 ( 如果 RCLK = 0 和 TCLK = 0, 由硬件设 1) T2EX 引脚外部事件输入 ( 下降沿 ) 被检测到的标志位 0: 无外部事件输入 ( 必须由软件清 0) 1: 检测到外部输入 ( 如果 EXEN2 = 1, 由硬件设 1) EUART0 接收时钟控制位 0: 定时器 1 产生接收波特率 1: 定时器 2 产生接收波特率 EUART0 发送时钟控制位 0: 定时器 1 产生发送波特率 1: 定时器 2 产生发送波特率 T2EX 引脚上的外部事件输入 ( 下降沿 ) 用作重载 / 捕获触发器允许 / 禁止控制位 0: 忽略 T2EX 引脚上的事件 1: 当定时器 2 不做为 EUART 时钟 (T2EX 始终包括上拉电阻 ) 时, 检测到 T2EX 引脚上一个下降沿, 产生一个捕获或重载 定时器 2 开始 / 停止控制位 0: 停止定时器 2 1: 开始定时器 2 定时器 2 定时器 / 计数器方式选定位 0: 定时器方式,T2 引脚用作 I/O 端口 1: 计数器方式, 内部上拉电阻被打开 捕获 / 重载方式选定位 0:16 位带重载功能的定时器 / 计数器 1:16 位带捕获功能的定时器 / 计数器 41

42 Table 7.27 定时器 2 模式控制寄存器 Table 7.28 定时器 2 重载 / 捕获和数据寄存器 Table 7.29 Timer2 高位低位计数器寄存器 SH79F16 C9H 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 T2MOD TCLKP T2OE DCEN 读 / 写读 / 写 读 / 写读 / 写 POR/WDT/LVR TCLKP2 1 T2OE 0 DCEN 定时器 2 时钟源预分频控制位 0: 选择系统时钟作为定时器 2 的时钟源 1: 选择系统时钟的 1/12 作为定时器 2 的时钟源 定时器 2 输出允许位 0: 设置 P3.1/T2 作为时钟输入或 I/O 端口 1: 设置 P3.1/T2 作为时钟输出 ( 波特率发生器方式 ) 递减计数允许位 0: 禁止定时器 2 作为递增 / 递减计数器, 定时器 2 仅作为递增计数器 1: 允许定时器 2 作为递增 / 递减计数器 CAH-CBH 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 RCAP2L RCAP2L.7 RCAP2L.6 RCAP2L.5 RCAP2L.4 RCAP2L.3 RCAP2L.2 RCAP2L.1 RCAP2L.0 RCAP2H RCAP2H.7 RCAP2H.6 RCAP2H.5 RCAP2H.4 RCAP2H.3 RCAP2H.2 RCAP2H.1 RCAP2H.0 读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写 POR/WDT/LVR RCAP2L.x RCAP2H.x 定时器 2 重载 / 捕获数据,x = 0-7 CCH-CDH 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 TL2 TL2.7 TL2.6 TL2.5 TL2.4 TL2.3 TL2.2 TL2.1 TL2.0 TH2 TH2.7 TH2.6 TH2.5 TH2.4 TH2.3 TH2.2 TH2.1 TH2.0 读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写 POR/WDT/LVR TL2.x TH2.x 定时器 2 高位低位计数器,x =

43 7.8 中断 特性 13 个中断源 4 层中断优先级 程序超范围中断 SH79F16 SH79F 有 13 个中断源 :1 个 OVL NMI 中断,5 个外部中断 (INT0,INT1,INT2, INT3,INT4),INT4 共 8 个中断源 (INT40-47 共用一个向量地址 ),3 个定时器中断 (Timer0,1 和 2),1 个 EUART 中断,ADC 中断,SPI 中断和 PWM 中断 (3 个 PWM 中断源共用一个中断向量地址 ) 程序超范围中断 (OVL OVL) SH79F 有一个不可屏蔽中断 (NMI) 源 程序超范围中断 (OVL), 其向量定位在 007BH 中, 不可屏蔽中断用以防止 CPU 超出有效程序范围 为应用这个特性, 用户应该用常量 0xA5 填满未使用的 Flash ROM, 如果 PC 超过了用户的有效程序范围, 则运算代码为不存在 8051 指令集中的 0xA5,CPU 因此获知 PC 已经超出了有效的程序范围, 同时 OVL 中断发生 如果 PC 超过 16K Flash ROM 范围, 不可屏蔽中断 OVL 同样会发生 不可屏蔽中断 OVL 享有最高优先级 ( 除复位外 ), 不会被其它中断源中断 同样不可屏蔽中断 OVL 能自身嵌套, 但堆栈不会因此增加 当 OVL 中断发生后, 其它中断仍旧被允许, 如果满足设定的条件, 其它中断的标志将置 1 由于 OVL 中断是不可屏蔽中断并且具有最高中断优先级, 当产生 OVL 中断时, 其它任何中断都被屏蔽掉, 不能响应, 所以用户必须处理 OVL 中断以保护系统免受不必要的影响 用户可以用 OVL 中断服务程序末端的 RETI 指令来修改压入栈顶的地址 ( 因为进入 OVL 中断时, 压入堆栈顶端的地址是无用的 ), 这样跳出中断服务程序后, 程序可以跳转到用户指定的代码, 诸如复位入口或保护程序入口 OVL_NMI_SERVICE: MOV DPTR, #Start_or_Initial_address POP A POP A PUSH DPL PUSH DPH RETI 特别提示 : 由于 OVL 中断是不可屏蔽中断并且具有最高中断优先级, 当产生 OVL 中断时, 其它任何中断都被屏蔽掉, 不能响应, 所以用户必须处理 OVL 中断以保护系统免受不必要的影响 注意 : 为了使能 OVL 中断, 客户代码选项必须选择 OVL 产生 OVL 中断 (OP_OVL 置 1, 详见代码选项章节 ) 为了提高程序运行的可靠性和便利性, 推荐代码选择选择为 OVL 产生 OVL 复位, 即 OP_OVL 清 0 43

44 7.8.3 中断允许 SH79F16 任何一个中断源均可通过对寄存器 IEN0 和 IEN1 中相应的位置 1 或清 0, 实现单独使能或禁止 IEN0 寄存器中还包含了一个全局使能位 EA, 它可以使能所有的中断 一般在复位后, 所有中断允许位设置为 0, 所有中断被禁止 Table 7.30 初级中断允许寄存器 A8H 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 IEN0 EA EADC ET2 ES0 ET1 EX1 ET0 EX0 读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写 /PIN POR/WDT/LVR EA 6 EADC 5 ET2 4 ES0 3 ET1 2 EX1 1 ET0 0 EX0 所有中断允许位 0: 禁止所有中断 1: 允许所有中断 ADC 中断允许位 0: 禁止 ADC 中断 1: 允许 ADC 中断 定时器 2 溢出中断允许位 0: 禁止定时器 2 溢出中断 1: 允许定时器 2 溢出中断 EUART 中断允许位 0: 禁止 EUART 中断 1: 允许 EUART 中断 定时器 1 溢出中断允许位 0: 禁止定时器 1 溢出中断 1: 允许定时器 1 溢出中断 外部中断 1 允许位 0: 禁止外部中断 1 1: 允许外部中断 1 定时器 0 溢出中断允许位 0: 禁止定时器 0 溢出中断 1: 允许定时器 0 溢出中断 外部中断 0 允许位 0: 禁止外部中断 0 1: 允许外部中断 0 44

45 Table 7.31 次级中断允许寄存器 注意 : (1) 打开外部中断 0/1/2/3/4 时, 相应的端口必须设置为输入状态 (2) 打开 PWM 定时器中断,EPWM 位和 PWM 控制寄存器中的 PWMxIE (x = 0, 1, 2) 中断允许位必须同时置 1 Table 7.32 中断通道允许寄存器 SH79F16 A9H 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 IEN1 - - EPWM - EX4 EX3 EX2 ESPI 读 / 写 - - 读 / 写 - 读 / 写读 / 写读 / 写读 / 写 EPWM 3 EX4 2 EX3 1 EX2 0 ESPI PWM 中断允许位 0: 禁止 PWM 中断 1: 允许 PWM 中断 外部中断 4 允许位 0: 禁止外部中断 4 中断 1: 允许外部中断 4 中断 外部中断 3 允许位 0: 禁止外部中断 3 中断 1: 允许外部中断 3 中断 外部中断 2 允许位 0: 禁止外部中断 2 1: 允许外部中断 2 SPI 中断允许位 0: 禁止 SPI 中断 1: 允许 SPI 中断 BAH 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 IENC EXS47 EXS46 EXS45 EXS44 EXS43 EXS42 EXS41 EXS40 读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写 EXS4x (x = ) 外部中断 4 选择寄存器 (x = ) 0: 禁止外部中断 4x 1: 允许外部中断 4x 45

46 7.8.4 中断标志每个中断源都有自己的中断标志, 当产生中断时, 硬件会置起相应的标志位, 在中断摘要表中会列出中断标志位 外部中断源产生外部中断 INT0/1/2/3 时, 如果中断为边沿触发,CPU 在响应中断后, 标志 IEx(x = 0-3) 被硬件清 0; 如果中断是电平触发, 外部中断源直接控制中断标志, 而不是由片上硬件控制 外部中断 INT4 产生中断时,EXF1 寄存器中的 IF4x 标志位 (x = 0-7) 置 1, 由于 INT4x 共用一个中断向量地址, 所以标志位需要用户软件清除 但是如果 INT4 为电平触发时, 标志位不能被用户软件清 0, 只受 INT4x 中断源引脚所接信号电平直接控制 注意尽管外部中断被禁止, 但是中断标志位受外部中断源输入状态变化的影响而改变, 除非该输入引脚配置为其它功能 当 TCON 寄存器的 TFx(x = 0,1) 中断标志位被置 1 时, 定时器 0/1 产生中断,CPU 在响应中断后, 标志被硬件自动清 0 当 T2CON 寄存器的 TF2 或 EXF2 标志位被置 1 时, 定时器 2 产生中断,CPU 在响应中断后, 两个标志位都不会被硬件自动清 0 事实上, 中断服务程序必须决定是由 TF2 或是 EXF2 产生中断, 标志必须由软件清 0 当 SCON 寄存器的标志 RI 或 TI 被置 1 时,EUART 产生中断,CPU 在响应中断后, 两个标志位都不会被硬件自动清 0 事实上, 中断服务程序必须决定是接收中断或是发送中断, 标志必须由软件清 0 当 ADCON 寄存器的 ADCIF 标志位被置 1 时,ADC 产生中断 如果中断产生,ADDH/ADDL 中的结果是有效的 如果 ADC 模块的连续比较功能被打开, 那么每次转换时,ADCIF 标志位都不会被置位 只有当转换后的数据大于或者等于预设值时才会将标志位置位 中断标志必须由软件清 0 当 SPSTA 寄存器的 SPIF 位或 MODF 位 ( 当 SSDIS 清 0) 置 1 时,SPI 产生中断 标志必须由软件清 0 当 PWMC 寄存器的 PWMIF0-2 标志位被置 1 时,PWM 产生中断 标志必须由软件清 0 Table 7.33 外部中断标志寄存器 88H 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 TCON TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0 读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写 , 5 TFx (x = 0, 1) 定时器 x 溢出标志位 6, 4 TRx (x = 0, 1) 定时器 x 启动, 停止控制位 3, 1 2, 0 IEx (x = 0, 1) ITx (x = 0, 1) 外部中断 x 请求标志位 0: 无中断挂起 1: 中断挂起 外部中断 x 触发方式选择位 0: 低电平触发 1: 下降沿触发 46

47 Table 7.34 外部中断 2,3 & 4 标志寄存器 Table 7.35 外部中断 4 标志寄存器 SH79F16 E8H 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 EXF0 IT4.1 IT4.0 IT3.1 IT3.0 IT2.1 IT2.0 IE3 IE2 读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写 IT4[1:0] 5-4 IT3[1:0] 3-2 IT2[1:0] 1 IE3 0 IE2 外部中断 4 触发模式位 00: 低电平触发 01: 下降沿触发 10: 上升沿触发 11: 双沿触发 IT4[1:0] 控制外部中断 4 各中断源采用同一触发方式 外部中断 3 触发模式位 00: 低电平触发 01: 下降沿触发 10: 上升沿触发 11: 双沿触发 外部中断 2 触发模式位 00: 低电平触发 01: 下降沿触发 10: 上升沿触发 11: 双沿触发 外部中断 3 请求标志位 0: 无中断挂起 1: 中断挂起 外部中断 2 请求标志位 0: 无中断挂起 1: 中断挂起 D8H 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 EXF1 IF47 IF46 IF45 IF44 IF43 IF42 IF41 IF40 读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写 IF4x (x = ) 外部中断 4 请求标志,IF4x 须被软件清 0 0: 无中断请求 1: 有中断请求 47

48 7.8.5 中断向量当一个中断产生时, 程序计数器内容被压栈, 相应的中断向量地址被载入程序计数器 中断向量的地址在中断摘要表中详细列出 中断优先级每个中断源都可被单独设置为 4 个中断优先级之一, 分别通过清 0 或置 1 IPL0,IPH0,IPL1,IPH1 中相应位来实现 但 OVL 不可屏蔽中断无需 IPH/IPL 控制, 在所有中断源中享有最高优先级 ( 除复位外 ) 中断优先级服务程序描述如下: 响应一个中断服务程序时, 可响应更高优先级的中断, 但不能响应同优先级或低优先级的另一个中断 响应最高级中断服务程序时, 不响应其它任何中断 如果不同中断优先级的中断源同时申请中断时, 响应较高优先级的中断申请 如果同优先级的中断源在指令周期开始时同时申请中断, 那么内部查询序列确定中断请求响应顺序 IPHx 优先位 IPLx Table 7.36 中断优先级控制寄存器 中断优先级 中断优先级 0 0 等级 0( 最低优先级 ) 0 1 等级 等级 等级 3( 最高优先级 ) B8H, B4H 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 IPL0 - PADCL PT2L PSL PT1L PX1L PT0L PX0L IPH0 - PADCH PT2H PSH PT1H PX1H PT0H PX0H 读 / 写 - 读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写 B9H, B5H 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 IPL1 - - PPWML - PX4L PX3L PX2L PSPIL IPH1 - - PPWMH - PX4H PX3H PX2H PSPIH 读 / 写 - - 读 / 写 - 读 / 写读 / 写读 / 写读 / 写 PxxxL/H 相应中断源 xxx 优先级选择 48

49 7.8.7 中断处理中断标志在每个机器周期都会被采样获取 所有中断都在时钟的上升沿被采样 如果一个标志被置位, 那么 CPU 会发现而且中断系统会产生一个 LCALL 调用其中断服务程序, 但由硬件产生的 LCALL 会被下列任何条件阻止 : 同级或更高级的优先级中断在运行中 当前的周期不是执行中指令的最后一个周期 换言之, 正在执行的指令完成前, 任何中断请求都得不到响应 正在执行的是一条 RETI 或者访问专用寄存器 IEN0\1 或是 IPL\H 的指令 换言之, 在 RETI 或者读写 IEN0\1 或是 IPL\H 之后, 不会马上响应中断请求, 而至少在执行一条其它指令之后才会响应, 这段时间保证 CPU 能观察到中断状态的变化 注意 : 因为更改优先级通常需要 2 条指令, 在此期间, 建议关闭相应的中断以避免在修改优先级过程中产生中断 如果当模块状态改变而标志不再有效时, 将不会响应此中断 每一个轮询周期只查询有效的中断请求 轮询周期 /LCALL 次序如下图所示 : C1 C2 C3 C3~Cn Cn~Cn+7 Cn+8 Interrupt Polled Interrupt Signal Generated Interrupt Pending Long Call to Interrupt Vector Service Interrupt service Interrupt Latched 中断响应时间 由硬件产生的 LCALL 把程序计数器 (PC) 中的内容压入堆栈,( 但不保存 PSW) 然后将相应中断源的向量地址存入程序计数器 (PC) 中断服务程序从指定地址开始, 到 RETI 指令结束 RETI 指令通知处理器中断结束, 然后把堆栈顶部两字节弹出, 重载入程序计数器 (PC) 中, 返回到进入中断服务程序之前程序点继续执行 特别注意的是 RETI 指令非常重要, 它会通知处理器该优先级中断服务结束 RET 指令也可以返回到原来地址继续执行, 但是中断优先级控制系统仍然认为一个同一优先级的中断被响应, 这种情况下, 当同一优先级或低优先级中断将不会被响应 中断响应时间如果检测出一个中断, 这个中断的请求标志位就会在被检测后的每个机器周期被置起 内部电路会保持这个值直到下一个机器周期,CPU 会在第三个机器周期产生中断 如果响应有效, 条件允许, 在下一个指令执行的时候硬件 LCALL 指令将调用请求中断的服务程序, 否则中断被挂起 LCALL 指令调用程序需要 7 个机器周期 因而, 从外部中断请求到开始执行中断程序中的第一条指令至少需要 3+7 个完整的机器周期 当请求因前述的的三个情况受阻时, 中断响应时间会加长 如果同级或更高优先级的中断正在执行, 额外的等待时间取决于正执行的中断服务程序的长度 如果正在执行的指令还没有进行到最后一个周期, 假如正在执行 RETI 指令, 则完成正在执行的 RETI 指令, 需要 8 个周期, 加上为完成下一条指令所需的最长时间 20 个机器周期 ( 如果该指令是 16 位操作数的 DIV,MUL 指令 ), 若系统中只有一个中断源, 再加上 LCALL 调用指令 7 个机器周期, 则最长的响应时间是 个机器周期 所以, 中断响应时间一般大于 10 个机器周期小于 37 个机器周期 49

50 7.8.9 外部中断输入 SH79F 有 5 个外部中断输入 外部中断 0-3 各自有一个中断向量地址, 外部中断 4 有 8 个中断源共用一个中断向量地址 这些外部中断可以通过设置 TCON 寄存器的 IT1,IT0 位,EXF0 寄存器的 IT2,IT3 位来选择是电平触发或是边沿触发 当 ITx = 0 (x = 0, 1) 时,INTx(x = 0, 1) 脚为低电平, 外部中断 x 触发 当 ITx(x = 0, 1)= 1, 外部中断 x 为沿触发 在这个模式中, 一个周期内 INTx 脚上连续采样为高电平而下个周期为低电平,TCON 寄存器的中断请求标志被置起, 发出一个中断请求 由于外部中断输入脚每个机器周期被采样一次, 输入高或低电平应当保持至少 1 个机器周期以确保能够被正确采样到 如果外部中断为边沿触发, 外部中断源应当将中断输入脚至少保持 1 个机器周期高电平, 然后再至少保持 1 个机器周期低电平, 这样才能确保边沿能够被检测到, 使 IEx 置位 当调用中断服务程序后,CPU 自动将 IEx(x = 0-3) 清 0, 而 IF4x(x = 0-7) 须软件清 0 外部中断 2-4 的操作与前述相似, 只需设置不同的寄存器, 选择不同的触发方式 如果外部中断为下降沿触发, 外部中断源应当将中断脚至少保持 1 个机器周期高电平, 然后至少保持 1 个机器周期低电平 这样就确保了边沿能够被检测到以使 IEx 置 1 当调用中断服务程序后,CPU 自动将 IEx 清 0 如果外部中断为低电平触发, 外部中断源必须一直保持请求有效, 直到产生所请求的中断为止, 此过程需要 2 个系统时钟周期 如果中断服务完成后而外部中断仍旧维持, 则会产生下一次中断 当中断为电平触发时不必清除中断标志 IEx(x = 0, 1, 2, 3, 4), 因为中断只与输入口电平有关 外部中断 2-4 除了具有更多的中断触发方式外, 与外部中断 0,1 操作类似 当 SH79F 进入空闲或是掉电模式, 中断会唤醒处理器继续工作, 详见电源管理章节 >1 System Clock High-Level Threshold Low-Level Threshold > 1 System Clock Low-Level Threshold > 2 System Clock 外部中断检测 中断汇总中断源 向量地址 允许位 标志位 轮询优先级 中断号 (C51 C51) Reset 0000h - - 0( 最高级 ) - INT0 0003h EX0 IE0 2 0 Timer0 000Bh ET0 TF0 3 1 INT1 0013h EX1 IE1 4 2 Timer1 001Bh ET1 TF1 5 3 EUART 0023h ES0 RI+TI 6 4 Timer2 002Bh ET2 TF2+EXF2 7 5 ADC 0033h EADC ADCIF 8 6 SPI 003Bh ESPI SPIF 9 7 INT2 0043h EX2 IE INT3 004Bh EX3 IE INT4 0053h EX4+IENC IF PWM 0063h EPWM+PWM0/1/2IE PWM0/1/2IF 13( 最低级 ) 12 OVL NMI 007Bh

51 8. 增强功能 8.1 脉冲宽度调制 (PWM PWM) 特性 SH79F16 6 路带死区控制的互补输出 提供每个 PWM 周期溢出中断和占空比溢出中断 输出极性可选择 提供出错侦测功能可紧急关闭 PWM 输出 提供保护寄存器可使重要寄存器免受干扰出错 SH79F 集成了一个 12 位 PWM 模块和两个 8 位 PWM 模块 通过控制各自相应的寄存器,PWM 模块可以产生周期和占空比分别可调整的脉宽调制波形 此外,PWM 模块还提供了三路与 PWM0/1/2 有固定相位关系的 PWM 输出 如果 EFLT 置位,PWM 输出能由 FLT 引脚的输入信号变化自动关闭 PWM 定时器也为 PWM0/1/2 提供 3 个中断源, 在每个 PWM 周期都会产生中断 它们有不同的控制位和标志位, 共用一个中断向量地址 这样用户可以实现每个 PWM 周期中更改下一次循环的周期或占空比 Table 8.1 PWM 定时器允许寄存器 CFH 第 7 位第 6 位第 5 位第 4 位第 3 位第 2 位第 1 位第 0 位 PWMEN - EFLT EPWM21 EPWM11 EPWM01 EPWM2 EPWM1 EPWM0 读 / 写 - 读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写读 / 写 EFLT 5 EPWM21 4 EPWM11 3 EPWM01 2 EPWM2 1 EPWM1 0 EPWM0 FLT 引脚配置位 0: 普通 I/O 端口或 SS引脚 1:PWM 故障检测输入引脚 PWM21 输出控制位 0:PWM21 输出禁止, 用作 I/O 功能 1:PWM21 输出允许 PWM11 输出使能位 0:PWM11 输出禁止, 用作 I/O 功能 1:PWM11 输出允许 PWM01 输出使能位 0:PWM01 输出禁止, 用作 I/O 功能 1:PWM01 输出允许 8 位 PWM2 输出使能位 0:PWM2 输出禁止, 用作 I/O 功能 1:PWM2 输出允许 8 位 PWM1 输出使能位 0:PWM1 输出禁止, 用作 I/O 功能 1:PWM1 输出允许 12 位 PWM0 输出使能位 0:PWM0 输出禁止, 用作 I/O 功能 1:PWM0 输出允许 当 PWMEN 清 0 后,PWM 输出立即关闭 FLT 端口主要用于检测异常信号, 快速关闭 PWM 输出 FLT 探测到故障后, 由硬件执行使 PWM 输出关闭, 所以当故障发生后, 它可以快速响应, 使得 PWM 输出无效以保护连接 PWM 的大功率器件 FLT 引脚没有内建上拉电阻 如果 EFLT 位清 0, 则表示 FLT 端口对 PWM 定时器输出控制无效 51