ARM Cortex-M4 32b MCU+FPU225DMIPS2MB Flash/256+4KB RAMUSB OTG HS/FS 17 TIM 3 ADC 20 & LCD-TFT

Transcription

1 STM32F427xx STM32F429xx ARM Cortex-M4 32b MCU+FPU,225DMIPS, 高达 2MB Flash/256+4KB RAM,USB OTG HS/FS, 以太网, 17 个 TIM, 3 个 ADC, 20 个通信接口 摄像头 & LCD-TFT 数据手册 - 生产数据 特性 内核 : 带有 FPU 的 ARM 32 位 Cortex -M4 CPU 在 Flash 存储器中实现零等待状态运行性能的自适应实时加速器 (ART 加速器 ) 主频高达 180MHz, MPU, 能够实现高达 225DMIPS/1.25DMIPS/MHz (Dhrystone 2.1) 的性能, 具有 DSP 指令集 存储器 高达 2 MB Flash, 组织为两个区, 可读写同步 高达 KB 的 SRAM, 包括 64-KB 的 CCM ( 内核耦合存储器 ) 数据 RAM 具有高达 32 位数据总线的灵活外部存储控制器 :SRAM PSRAM SDRAM/LPSDR SDRAM Compact Flash/NOR/NAND 存储器 LCD 并行接口, 兼容 8080/6800 模式 LCD-TFT 控制器有高达 XGA 的分辨率, 具有专用的 Chrom-ART Accelerator, 用于增强的图形内容创建 (DMA2D) 时钟 复位和电源管理 1.7 V 到 3.6 V 供电和 I/O POR PDR PVD 和 BOR 4 至 26 MHz 晶振 内置经工厂调校的 16 MHz RC 振荡器 (1% 精度 ) 带校准功能的 32 khz RTC 振荡器 内置带校准功能的 32 khz RC 振荡器 低功耗 睡眠 停机和待机模式 V BAT 可为 RTC 位备份寄存器 + 可选的 4 KB 备份 SRAM 供电 3 个 12 位 2.4 MSPS ADC: 多达 24 通道, 三重交叉模式下的性能高达 7.2 MSPS 2 个 12 位 D/A 转换器 通用 DMA: 具有 FIFO 和突发支持的 16 路 DMA 控制器 多达 17 个定时器 :12 个 16 位定时器, 和 2 个频率高达 180 MHz 的 32 位定时器, 每个定时器都带有 4 个输入捕获 / 输出比较 /PWM, 或脉冲计数器与正交 ( 增量 ) 编码器输入 调试模式 SWD & JTAG 接口 Cortex-M4 跟踪宏单元 多达 168 个具有中断功能的 I/O 端口 高达 164 个快速 I/O, 最高 90 MHz 高达 166 个可耐 5 V 的 I/O 多达 21 个通信接口 多达 3 个 I 2 C 接口 (SMBus/PMBus) 高达 4 个 USART/4 个 UART(11.25 Mbit/s ISO7816 接口 LIN IrDA 调制解调器控制 ) 高达 6 个 SPI (45 Mbits/s), 2 个具有复用的全双工 I 2 S, 通过内部音频 PLL 或外部时钟达到音频级精度 1 个 SAI ( 串行音频接口 ) 2 个 CAN (2.0B 主动 ) 以及 SDIO 接口 高级连接功能 具有片上 PHY 的 USB 2.0 全速器件 / 主机 /OTG 控制器 具有专用 DMA 片上全速 PHY 和 ULPI 的 USB 2.0 高速 / 全速器件 / 主机 /OTG 控制器 具有专用 DMA 的 10/100 以太网 MAC: 支持 IEEE 1588v2 硬件, MII/RMII 8~14 位并行照相机接口 : 速度高达 54MB/s 真随机数发生器 CRC 计算单元 RTC: 亚秒级精度 硬件日历 96 位唯一 ID 表 1. 器件总览 缩写 STM32F427xx STM32F429xx LQFP100 (14 14 mm) LQFP144 (20 20 mm) UFBGA169 (7 7 mm) LQFP176 (24 24 mm) UFBGA176 (10 10 mm) LQFP208 (28 28 mm) TFBGA216 (13 13 mm) 型号 WLCSP143 STM32F427VG, STM32F427ZG, STM32F427IG, STM32F427AG, STM32F427VI, STM32F427ZI, STM32F427II, STM32F427AI STM32F429VG, STM32F429ZG, STM32F429IG, STM32F429BG, STM32F429NG, STM32F429AG, STM32F429VI, STM32F429ZI, STM32F429II,, STM32F429BI, STM32F429NI,STM32F429AI, STM32F429VE, STM32F429ZE, STM32F429IE, STM32F429BE, STM32F429NE 2015 年 1 月 DocID Rev 4 1/226 这是关于全面投产产品的信息 1

2 目录 STM32F427xx STM32F429xx 目录 1 前言 说明 系列之间的全兼容性 功能概述 ARM Cortex -M4, 配有 FPU 嵌入式 Flash SRAM 自适应实时存储器加速器 (ART Accelerator ) 存储器保护单元 嵌入式 Flash CRC ( 循环冗余校验 ) 计算单元 片内 RAM Multi-AHB 总线矩阵 DMA 控制器 (DMA) 可变存储控制器 (FMC) LCD-TFT 控制器 ( 仅 STM32F429xx 可用 ) Chrom-ART Accelerator (DMA2D) 嵌套向量中断控制器 (NVIC) 外部中断 / 事件控制器 (EXTI) 时钟和启动 自举模式 电源方案 电源监控器 内部复位 ON 内部复位 OFF 调压器 调压器 ON 调压器 OFF 调压器 ON/OFF 及内部复位 ON/OFF 的可用性 实时时钟 (RTC) 备份 SRAM 备份寄存器 低功耗模式 V BAT 运算 /226 DocID Rev 4

3 STM32F427xx STM32F429xx 目录 3.22 定时器和看门狗 高级控制定时器 (TIM1, TIM8) 通用定时器 (TIMx) 基本定时器 TIM6 和 TIM 独立看门狗 窗口看门狗 SysTick 定时器 内部集成电路接口 (I 2 C) 通用同步 / 异步收发器 (USART) 串行外设接口 (SPI) 内部集成音频 (I 2 S) 串行音频接口 (SAI1) 音频 PLL (PLLI2S) 音频和 LCD PLL (PLLSAI) 安全数字输入 / 输出接口 (SDIO) 支持专用 DMA 和 IEEE 1588 的以太网 MAC 接口 控制器区域网络 (bxcan) 通用串行总线 on-the-go 全速 (OTG_FS) 通用串行总线 on-the-go 高速 (OTG_HS) 数字摄像头接口 (DCMI) 随机数发生器 (RNG) 通用输入 / 输出 (GPIO) 模数转换器 (ADC) 温度传感器 数模转换器 (DAC) 串行线 JTAG 调试端口 (SWJ-DP) 嵌入式跟踪宏单元 引脚排列和引脚说明 存储器映射 电气特性 参数条件 最小值和最大值 DocID Rev 4 3/226

4 目录 STM32F427xx STM32F429xx 典型值 典型曲线 负载电容 引脚输入电压 电源方案 电流消耗测量 绝对最大额定值 工作条件 通用工作条件 VCAP1/VCAP2 外部电容 上电 / 掉电时的工作条件 ( 稳压器开 ) 上电 / 掉电时的工作条件 ( 稳压器关 ) 复位和电源控制模块特性 超载切换特性 供电电流特性 低功耗模式唤醒时序 外部时钟源特性 内部时钟源特性 PLL 特性 PLL 扩频时钟生成 (SSCG) 特性 存储器特性 EMC 特性 绝对最大额定值 ( 电气敏感性 ) I/O 电流注入特性 I/O 端口特性 NRST 引脚特性 TIM 定时器特性 通信接口 位 ADC 特性 温度传感器特性 V BAT 监控特性 参考电压 DAC 电气特性 FMC 特性 摄像头接口 (DCMI) 时序规范 LCD-TFT 控制器 (LTDC) 特性 SD/SDIO MMC 卡主机接口 (SDIO) 特性 /226 DocID Rev 4

5 STM32F427xx STM32F429xx 目录 RTC 特性 封装特性 封装机械数据 热特性 部件编号 附件 A 当使用内部复位 OFF 时的建议 A.1 工作条件 附件 B 应用框图 B.1 USB OTG 全速 (FS) 接口解决方案 B.2 USB OTG 高速 (HS) 接口解决方案 B.3 以太网接口解决方案 修订历史 DocID Rev 4 5/226

6 表格索引 STM32F427xx STM32F429xx 表格索引 表 1. 器件总览 表 2. STM32F427xx 和 STM32F429xx 的特性和外设数量 表 3. 调压器配置模式与器件工作模式 表 4. 调压器 ON/OFF 及内部复位 ON/OFF 的可用性 表 5. 停止模式下的调压器模式 表 6. 定时器的特性比较 表 7. I2C 模拟和数字滤波器的比较 表 8. USART 的特性比较 表 9. 引脚排列表中使用的图例 / 缩略语 表 10. STM32F427xx 和 STM32F429xx 引脚和焊球定义 表 11. FMC 引脚定义 表 12. STM32F427xx 和 STM32F429xx 复用功能映射 表 13. STM32F427xx 和 STM32F429xx 寄存器边界地址 表 14. 电压特性 表 15. 电流特性 表 16. 热特性 表 17. 通用工作条件 表 18. 不同工作供电电压范围的限制 表 19. VCAP1/VCAP2 工作条件 表 20. 上电 / 掉电时的工作条件 ( 稳压器开 ) 表 21. 上电 / 掉电时的工作条件 ( 稳压器关 ) 表 22. 复位和电源控制模块特性 表 23. 超载切换特性 表 24. 运行模式的典型和最大电流消耗, 数据处理代码 从 Flash ( 启用除预取之外的 ART 加速器 ) 或 RAM 运行 表 25. 运行模式的典型和最大电流消耗, 数据处理代码 从 Flash ( 禁止 ART 加速器 ) 运行 表 26. 睡眠模式的典型和最大电流消耗 表 27. 停止模式的典型和最大电流消耗 表 28. 待机模式的典型和最大电流消耗 表 29. V BAT 模式的典型和最大电流消耗 表 30. 运行模式的典型电流消耗, 数据处理代码 从 Flash 或 RAM 运行, 调压器 ON ( 启用除预取之外的 ART 加速器 ), VDD=1.7 V106 表 31. 运行模式下的典型电流消耗, 数据处理代码 从 Flash 运行, 调压器 OFF ( 启用除预取之外的 ART 加速器 ) 表 32. 睡眠模式, 调压器 ON, VDD=1.7 V 的典型电流消耗 表 33. 睡眠模式, 调压器 OFF 的典型电流消耗 表 34. 切换输出 I/O 电流消耗 表 35. 外设电流消耗 表 36. 低功耗模式唤醒时间 表 37. 高速外部用户时钟特性 表 38. 低速外部用户时钟特性 表 39. HSE 4-26 MHz 振荡器特性 表 40. LSE 振荡器特性 (f LSE = khz) /226 DocID Rev 4

7 STM32F427xx STM32F429xx 表格索引 表 41. HSI 振荡器特性 表 42. LSI 振荡器特性 表 43. 主 PLL 特性 表 44. PLLI2S ( 音频 PLL) 特性 表 45. PLLISAI ( 音频和 LCD-TFT PLL) 特性 表 46. SSCG 参数约束 表 47. Flash 特性 表 48. Flash 编程 表 49. 带有 V PP 的 Flash 编程 表 50. Flash 可擦写次数和数据保存期限 表 51. EMS 特性 表 52. EMI 特性 表 53. ESD 绝对最大额定值 表 54. 电气敏感性 表 55. I/O 电流注入敏感性 表 56. I/O 静态特性 表 57. 输出电压特性 表 58. I/O 交流特性 表 59. NRST 引脚特性 表 60. TIMx 特性 表 61. I 2 C 特性 表 62. SCL 频率 (f PCLK1 = 42 MHz.,V DD = V DD_I2C = 3.3 V) 表 63. SPI 动态特性 表 64. I 2 S 动态特性 表 65. SAI 特性 表 66. USB OTG 全速启动时间 表 67. USB OTG 全速直流电气特性 表 68. USB OTG 全速电气特性 表 69. USB HS 直流电气特性 表 70. USB HS 时钟时序参数 表 71. 动态特性 :USB ULPI 表 72. 以太网直流电气特性 表 73. 动态特性 :SMI 的以太网 MAC 信号 表 74. 动态特性 :RMII 的以太网 MAC 信号 表 75. 动态特性 :MII 的以太网 MAC 信号 表 76. ADC 特性 表 77. f ADC = 18 MHz 时的 ADC 静态精度 表 78. f ADC = 30 MHz 时的 ADC 静态精度 表 79. f ADC = 36 MHz 时的 ADC 静态精度 表 80. f ADC = 18 MHz 时的 ADC 动态精度 - 有限测试条件 表 81. f ADC = 36 MHz 时的 ADC 动态精度 - 有限测试条件 表 82. 温度传感器特性 表 83. 温度传感器校准值 表 84. V BAT 监控特性 表 85. 内部参考电压 表 86. 内部参考电压校准值 表 87. DAC 特性 表 88. 异步非复用 SRAM/PSRAM/NOR - 读时序 DocID Rev 4 7/226

8 表格索引 STM32F427xx STM32F429xx 表 89. 异步非复用 SRAM/PSRAM/NOR 读操作 - NWAIT 时序 表 90. 异步非复用 SRAM/PSRAM/NOR 写操作时序 表 91. 异步非复用 SRAM/PSRAM/NOR 写操作 - NWAIT 时序 表 92. 异步复用 PSRAM/NOR 读操作时序 表 93. 异步复用 PSRAM/NOR 读 -NWAIT 时序 表 94. 异步复用 PSRAM/NOR 写操作时序 表 95. 异步复用 PSRAM/NOR 写 -NWAIT 时序 表 96. 同步复用 NOR/PSRAM 读操作时序 表 97. 同步复用 PSRAM 写操作时序 表 98. 同步非复用 NOR/PSRAM 读操作时序 表 99. 同步非复用 PSRAM 写操作时序 表 100. PC 卡 /CF 读写周期的开关特性 - 在属性 / 通用空间中 表 101. PC 卡 /CF 读写周期的开关特性 - 在 I/O 空间中 表 102. NAND Flash 读周期的开关特性 表 103. NAND Flash 写周期的开关特性 表 104. SDRAM 读时序 表 105. LPSDR SDRAM 读时序 表 106. SDRAM 写时序 表 107. LPSDR SDRAM 写时序 表 108. DCMI 特性 表 109. LTDC 特性 表 110. 动态特性 :SD / MMC 特性 表 111. RTC 特性 表 112. LQPF100, mm, 100 引脚薄型正方扁平封装机械数据 表 113. WLCSP143, 0.4 mm 脚间距晶元级芯片尺寸封装机械数据 表 114. LQFP144, mm, 144 引脚薄型正方扁平封装 机械数据 表 115. LQFP176, mm, 176 引脚薄型正方扁平封装 机械数据 表 116. LQFP208, mm, 208 引脚薄型正方扁平封装 机械数据 表 117. UFBGA169 - 超薄紧密排列焊球阵列 mm 机械数据 表 118. UFBGA 超薄紧密排列焊球阵列 mm 机械数据 表 119. TFBGA216 - 薄型紧密排列焊球阵列 mm 封装机械数据 表 120. 封装热特性 表 121. 订货代码 表 122. 不同工作供电电压范围的限制 表 123. 文档修订历史 /226 DocID Rev 4

9 STM32F427xx STM32F429xx 图片索引 图片索引 图 1. STM32F10xx/STM32F2xx/STM32F4xx 兼容的电路板设计, 用于 LQFP100 封装 图 2. STM32F10xx/STM32F2xx/STM32F4xx 兼容的电路板设计, 用于 LQFP144 封装 图 3. STM32F2xx 和 STM32F4xx 兼容的电路板设计, 用于 LQFP176 和 UFBGA176 封装 图 4. STM32F427xx 和 STM32F429xx 框图 图 5. STM32F427xx 和 STM32F429xx Multi-AHB 矩阵 图 6. 电源监控器与内部复位 OFF 的互连 图 7. PDR_ON 控制内部复位 OFF 图 8. 调压器 OFF 图 9. 在调压器 OFF 时启动 :V DD 斜率慢 - 当 V CAP_1 /V CAP_2 稳定后, 发生掉电复位 图 10. 在调压器 OFF 模式时启动 :V DD 斜率快 - 在 V CAP_1 /V CAP_2 稳定前, 发生掉电复位 图 11. STM32F42x LQFP100 引脚排列 图 12. STM32F42x WLCSP143 焊球布局 图 13. STM32F42x LQFP144 引脚排列 图 14. STM32F42x LQFP176 引脚排列 图 15. STM32F42x LQFP208 引脚排列 图 16. STM32F42x UFBGA169 焊球布局 图 17. STM32F42x UFBGA176 焊球布局 图 18. STM32F42x TFBGA216 焊球布局 图 19. 存储器映射 图 20. 引脚负载条件 图 21. 引脚输入电压 图 22. 电源方案 图 23. 电流消耗测量方案 图 24. 外部电容 C EXT 图 25. 典型的 V BAT 电流消耗 (LSE 和 RTC ON/ 备份 RAM OFF) 图 26. 典型的 V BAT 电流消耗 (LSE 和 RTC ON/ 备份 RAM ON) 图 27. 高速外部时钟源的交流时序图 图 28. 低速外部时钟源的交流时序图 图 29. 采用 8 MHz 晶振的典型应用 图 30. 采用 khz 晶振的典型应用 图 31. LACC HSI 与温度 图 32. ACC LSI 与温度 图 33. 中央扩频模式的 PLL 输出时钟波形 图 34. 下扩频模式的 PLL 输出时钟波形 图 35. FT I/O 输入特性 图 36. I/O 交流特性定义 图 37. 推荐的 NRST 引脚保护 图 38. I 2 C 总线交流波形和测量电路 图 39. SPI 时序图 从模式且 CPHA = 图 40. SPI 时序图 从模式且 CPHA = 1 (1) DocID Rev 4 9/226

10 图片索引 STM32F427xx STM32F429xx 图 41. SPI 时序图 主模式 (1) 图 42. I 2 S 从模式时序图 (Philips 协议 ) (1) 图 43. I 2 S 从模式时序图 (Philips 协议 ) (1) 图 44. SAI 主时序波形 图 45. SAI 从时序波形 图 46. USB OTG 全速时序 : 数据信号上升时间和下降时间的定义 图 47. ULPI 时序图 图 48. 以太网 SMI 时序图 图 49. 以太网 RMII 时序图 图 50. 以太网 MII 时序图 图 51. ADC 精度特性 图 52. 使用 ADC 的典型连接图 图 53. 电源和参考电源去耦 (V REF+ 未连接到 V DDA ) 图 54. 电源和参考电源去耦 (V REF+ 连接到 V DDA ) 图 位缓冲 / 非缓冲 DAC 图 56. 异步非复用 SRAM/PSRAM/NOR 读操作波形 图 57. 异步非复用 SRAM/PSRAM/NOR 写操作波形 图 58. 异步复用 PSRAM/NOR 读操作波形 图 59. 异步复用 PSRAM/NOR 写操作波形 图 60. 同步复用 NOR/PSRAM 读操作时序 图 61. 同步复用 PSRAM 写操作时序 图 62. 同步非复用 NOR/PSRAM 读操作时序 图 63. 同步非复用 PSRAM 写操作时序 图 64. PC 卡 /CF 卡控制器的通用存储器读访问波形 图 65. PC 卡 /CF 卡控制器的通用存储器写访问波形 图 66. PC 卡 /CF 卡控制器的波形 - 属性存储器 读访问 图 67. PC 卡 /CF 卡控制器的波形 - 属性存储器 写访问 图 68. PC 卡 /CF 卡控制器的 I/O 空间读访问波形 图 69. PC 卡 /CF 卡控制器的 I/O 空间写访问波形 图 70. NAND 控制器的读访问波形 图 71. NAND 控制器的写访问波形 图 72. NAND 控制器的通用存储器读访问波形 图 73. NAND 控制器的通用存储器写访问波形 图 74. SDRAM 读访问波形 (CL = 1) 图 75. SDRAM 写访问波形 图 76. DCMI 时序图 图 77. LCD-TFT 水平时序图 图 78. LCD-TFT 垂直时序图 图 79. SDIO 高速模式 图 80. SD 默认模式 图 81. LQFP100, mm 100 引脚薄型正方扁平封装图 图 82. LQPF100 建议封装图 图 83. LQFP100 标记 ( 封装顶视图 ) 图 84. WLCSP143, 0.4 mm 脚间距晶元级芯片尺寸封装图 图 85. WLCSP143 标记 ( 封装顶视图 ) 图 86. LQFP144, mm, 144 引脚薄型正方扁平封装图 /226 DocID Rev 4

11 STM32F427xx STM32F429xx 图片索引 图 87. LQFP144 建议封装图 图 88. LQFP144 标记 ( 封装顶视图 ) 图 89. LQFP176, mm, 176 引脚薄型正方扁平封装图 图 90. LQFP176 建议封装图 图 91. LQFP176 标记 ( 封装顶视图 ) 图 92. LQFP208, mm, 208 引脚薄型正方扁平封装图 图 93. LQFP208 建议封装图 图 94. LQFP208 标记 ( 封装顶视图 ) 图 95. UFBGA169 - 超薄紧密排列焊球阵列 7 7 mm, 0.6 mm, 封装图 图 96. UFBGA169 标记 ( 封装顶视图 ) 图 97. UFBGA 超薄紧密排列焊球阵列 mm, 封装图 图 98. UFBGA 标记 ( 封装顶视图 ) 图 99. TFBGA216 - 薄型紧密排列焊球阵列 mm, 封装图 图 100. TFBGA176 标记 ( 封装顶视图 ) 图 101. USB 控制器配置为仅外设, 用于全速模式 图 102. USB 控制器配置为仅主机, 用于全速模式 图 103. USB 控制器配置为双模, 用于全速模式 图 104. USB 控制器配置为外设 主机 双模, 用于高速模式 图 105. MII 模式, 使用 25 MHz 晶振 图 106. 带有 50 MHz 振荡器的 RMII 图 107. 带有 25 MHz 晶振的 RMII 和带有 PLL 的 PHY DocID Rev 4 11/226

12 前言 STM32F427xx STM32F429xx 1 前言 本数据手册提供了 STM32F427xx 和 STM32F429xx 微控制器产品线的说明 有关意法半导体整个 STM32 系列的更多详细信息, 请参见第 2.1 章节 : 系列之间的全兼容性 应将 STM32F427xx 和 STM32F429xx 数据手册与 STM32F4xx 参考手册相结合来阅读 若需 Cortex -M4 内核的信息, 请参考 Cortex -M4 编程手册 (PM0214), 可从 获取 12/226 DocID Rev 4

13 STM32F427xx STM32F429xx 说明 2 说明 STM32F427xx 和 STM32F429xx 器件基于高性能的 ARM Cortex -M4 32 位 RISC 内核, 工作频率高达 180 MHz Cortex-M4 内核带有单精度浮点运算单元 (FPU), 支持所有 ARM 单精度数据处理指令和数据类型 它还具有一组 DSP 指令和提高应用安全性的一个存储器保护单元 (MPU) STM32F427xx 和 STM32F429xx 器件集成了高速嵌入式存储器 (Flash 存储器和 SRAM 的容量分别高达 2M 字节和 256K 字节 ) 和高达 4K 字节的后备 SRAM, 以及大量连至 2 条 APB 总线 2 条 AHB 总线和 1 个 32 位多 AHB 总线矩阵的增强型 I/O 与外设 所有型号均带有 3 个 12 位 ADC 2 个 DAC 1 个低功耗 RTC 12 个通用 16 位定时器 ( 包括 2 个用于电机控制的 PWM 定时器 ) 2 个通用 32 位定时器 它们还带有标准与高级通信接口 高达三个 I 2 C 六个 SPI, 两个 I 2 S 全双工 为达到音频级的精度,I 2 S 外设可通过专用内部音频 PLL 提供时钟, 或使用外部时钟以实现同步 四个 USART 及四个 UART 一个 USB OTG 全速和一个具有全速能力的 USB OTG 高速 ( 配有 ULPI), 两个 CAN 一个 SAI 串行音频接口 一个 SDIO/MMC 接口 以太网和摄像头接口 LCD-TFT 显示控制器 Chrom-ART 加速器 高级外设包括一个 SDIO 一个灵活存储器控制 (FMC) 接口 一个用于 CMOS 传感器的摄 像头接口 有关各产品编号可用外设的完整列表, 请参考表 2: STM32F427xx 和 STM32F429xx 的特性和外设数量 STM32F427xx 和 STM32F429xx 器件的工作温度范围是 -40~+105 C, 供电电压范围是 1.7~3.6 V 若使用外部供电监控器, 则供电电压可低至 1.7 V( 请参考第 章节 : 内部复位 OFF) 该系列提供了一套全面的节能模式, 可实现低功耗应用设计 STM32F427xx 和 STM32F429xx 器件有 8 种封装, 范围从 100 引脚至 216 引脚 所包括的外设因所选的器件而异 DocID Rev 4 13/226

14 14/226 DocID Rev 4 外设 这些特性使得 STM32F427xx 和 STM32F429xx 微控制器适合于广泛的应用 : 电机驱动和应用控制 医疗设备 工业应用 :PLC 逆变器 断路器 打印机 扫描仪 警报系统 视频电话 HVAC 家庭音响设备 图 4 给出了该器件系列的总体框图 STM32F427 Vx STM32F429Vx 表 2. STM32F427xx 和 STM32F429xx 的特性和外设数量 STM32F427 Zx STM32F429Zx STM32F427 Ax STM32F429 Ax STM32F427 Ix STM32F429Ix STM32F429Bx STM32F429Nx Flash (KB) 系统 256( ) SRAM (KB) 备份 (Backup) 4 FMC 存储控制器 有 (1) 以太网 定时器 随机数发生器 通用 10 高级控制 2 基本 2 有 有 说明 STM32F427xx STM32F429xx

15 DocID Rev 4 15/226 通信接口 相机接口 SPI / I 2 S 6/2 ( 全双工 ) (2) I 2 C 3 USART/ UART 4/4 USB OTG FS 有 USB OTG HS 有 CAN 2 SAI 1 SDIO LCD-TFT ( 仅限 STM32F429xx) 无 有 无 有 无 有 无 有 Chrom-ART Accelerator 有 GPIO 位 ADC 通道数 12 位 DAC 通道数 最大 CPU 频率 180 MHz 工作电压 1.8 到 3.6 V (3) 工作温度 封装 外设 STM32F427 Vx LQFP100 STM32F429Vx 表 2. STM32F427xx 和 STM32F429xx 的特性和外设数量 ( 续 ) STM32F427 Zx STM32F429Zx WLCSP143 LQFP144 STM32F427 Ax 有 有 3 有 2 环境温度 : 40 至 +85 C / 40 至 +105 C 结温 : 40 至 C UFBGA169 (4) STM32F429 Ax STM32F427 Ix STM32F429Ix STM32F429Bx STM32F429Nx UFBGA176 LQFP176 LQFP208 TFBGA 对于 LQFP100 封装, 只有 FMC Bank1 或 Bank2 可用 Bank1 只能通过片选信号 NE1 以复用模式支持 NOR/PSRAM 存储器 Bank2 只能通过片选信号 NE2 支持 16 位或 8 位 NAND Flash 由于此 封装中未提供端口 G, 因此无法使用中断线 2. SPI2 和 SPI3 接口可以在 SPI 模式和 I2S 音频模式这两种工作方式之间灵活切换 3. 当器件工作于低温度范围, 并使用了外部供电监控器 ( 请参考第 章节 : 内部复位 OFF) 时, 可达到 1.7 V 的 V DD /V DDA 最小值 4. 在 UFBGA169 上, 仅支持 SDRAM NAND 和复用静态存储器 STM32F427xx STM32F429xx 说明

16 说明 STM32F427xx STM32F429xx 2.1 系列之间的全兼容性 STM32F427xx 和 STM32F429xx 器件是 STM32F4 产品系列的一部分 它们的引脚 软件 特性均与 STM32F2xx 器件完全兼容, 使得用户可在开发期间尝试不同的存储器密度 外设 性能 (FPU 更高的频率 ), 获取更大的自由度 STM32F427xx 和 STM32F429xx 器件与整个 STM32F10xx 产品系列保持兼容 所有功能引脚都引脚兼容 然而,STM32F427xx 和 STM32F429xx 并不能直接替代 STM32F10xx 器件 : 这两个产品系列的电源方案不同, 因此它们的电源引脚不同 虽然如此, 但是从 STM32F10xx 到 STM32F42x 产品系列的转换非常简单, 仅有少数引脚受到影响 图 1 图 2 图 3 给出了 STM32F4xx STM32F2xx STM32F10xx 产品系列兼容的电路板设计 图 1. STM32F10xx/STM32F2xx/STM32F4xx 兼容的电路板设计, 用于 LQFP100 封装 16/226 DocID Rev 4

17 STM32F427xx STM32F429xx 说明 图 2. STM32F10xx/STM32F2xx/STM32F4xx 兼容的电路板设计, 用于 LQFP144 封装 图 3. STM32F2xx 和 STM32F4xx 兼容的电路板设计, 用于 LQFP176 和 UFBGA176 封装 DocID Rev 4 17/226

18 说明 STM32F427xx STM32F429xx 图 4. STM32F427xx 和 STM32F429xx 框图 1. 连至 APB2 的定时器从 TIMxCLK 提供时钟 ( 最高 180 MHz), 连至 APB1 的定时器从 TIMxCLK 提供时钟 ( 取决于 RCC_DCKCFGR 寄存器中 TIMPRE 位的配置, 最高 90 MHz 或 180 MHz) 2. LCD-TFT 仅适用于 STM32F429xx 设备 18/226 DocID Rev 4

19 STM32F427xx STM32F429xx 功能概述 3 功能概述 3.1 ARM Cortex -M4, 配有 FPU 嵌入式 Flash SRAM 带有 FPU 处理器的 ARM Cortex -M4 是最新一代的嵌入式系统 ARM 处理器 该处理器引脚数少 功耗低, 能够提供满足 MCU 实现要求的低成本平台, 同时具备卓越的计算性能和先进的中断响应 带有 FPU 内核的 ARM Cortex -M4 处理器是一款 32 位 RISC 处理器, 具有优异的代码效率, 采用通常 8 位和 16 位器件的存储器空间即可发挥 ARM 内核的高性能 该处理器支持一组 DSP 指令, 能够实现有效的信号处理和复杂的算法执行 它的单精度 FPU ( 浮点单元 ) 通过使用元语言开发工具, 可加速开发, 防止饱和 STM32F42x 产品系列与所有 ARM 工具和软件兼容 图 4 给出了 STM32F42x 系列的总体框图 注 : 配有 FPU 的 Cortex-M4 内核与 Cortex-M3 内核二进制兼容 3.2 自适应实时存储器加速器 (ART Accelerator ) ART 加速器 是一种存储器加速器, 它为 STM32 工业标准的配有 FPU 处理器的 ARM Cortex -M4 做了优化 该加速器平衡了配有 FPU 的 ARM Cortex -M4 在 Flash 技术方面的固有性能优势, 克服了通常条件下, 高速处理器在运行中需要经常等待 FLASH 的情况 为了发挥处理器在此频率时的 225 DMIPS 全部性能, 该加速器将实施指令预取队列和分支缓存, 从而提高了 128 位 Flash 的程序执行速度 根据 CoreMark 基准测试, 凭借 ART 加速器所获得的性能相当于 Flash 在 CPU 频率高达 180 MHz 时以 0 个等待周期执行程序 3.3 存储器保护单元 存储器保护单元 (MPU) 用于管理 CPU 对存储器的访问, 防止一个任务意外损坏另一个激活任务所使用的存储器或资源 此存储区被组织为最多 8 个保护区, 还可依次再被分为最多 8 个子区 保护区大小可为 32 字节至可寻址存储器的整个 4G 字节 若应用中有一些关键的或认证的代码必须受到保护, 以免被其它任务的错误行为影响, 则 MPU 尤其有用 它通常由 RTOS ( 实时操作系统 ) 管理 若程序访问的存储器位置被 MPU 禁止, 则 RTOS 可检测到它并采取行动 在 RTOS 环境中, 内核可基于执行的进程, 动态更新 MPU 区的设置 MPU 是可选的, 若应用不需要则可绕过 DocID Rev 4 19/226

20 功能概述 STM32F427xx STM32F429xx 3.4 嵌入式 Flash 该器件内置了高达 2 M 字节的 Flash, 可存储程序和数据 3.5 CRC ( 循环冗余校验 ) 计算单元 CRC ( 循环冗余校验 ) 计算单元使用一个固定的多项式发生器从一个 32 位的数据字中产生 CRC 码 在众多的应用中, 基于 CRC 的技术还常用来验证数据传输或存储的完整性 根据 EN/IEC 标准的规定, 这些技术提供了验证 Flash 完整性的方法 CRC 计算单元有助于在运行期间计算软件的签名, 并将该签名与链接时生成并存储在指定存储单元的参考签名加以比较 3.6 片内 RAM 所有器件都内置有 : 高达 256K 字节的系统 SRAM, 包括 64 K 字节的 CCM ( 内核耦合存储器 ) 数据 RAM 以 CPU 时钟速度访问 ( 读 / 写 ) RAM, 0 等待状态 4 K 字节的备份 SRAM 仅能从 CPU 访问此区域 它的内容受到保护, 免受意外的写访问, 并保持在待机或 VBAT 模式 3.7 Multi-AHB 总线矩阵 32 位的 multi-ahb 总线矩阵将所有主设备 (CPU DMA 以太网 USB HS LCD-TFT DMA2D) 和从设备 (Flash RAM FMC AHB APB 外设 ) 互连, 确保了即使多个高速外设同时工作时, 工作也能无缝 高效 20/226 DocID Rev 4

21 STM32F427xx STM32F429xx 功能概述 图 5. STM32F427xx 和 STM32F429xx Multi-AHB 矩阵 3.8 DMA 控制器 (DMA) 该器件具有两个通用双端口 DMA (DMA1 和 DMA2), 每个都有 8 个流 它们能够管理存储器到存储器 外设到存储器 存储器到外设的传输 它们具有用于 APB/AHB 外设的专用 FIFO, 支持突发传输, 其设计可提供最大外设带宽 (AHB/APB) 这两个 DMA 控制器支持循环缓冲区管理, 当控制器到达缓冲区末尾时, 无需专门代码 这两个 DMA 控制器还有双缓冲特性, 可自动使用和切换两个存储器缓冲, 而不需要特殊代码 每个数据流都与专用的硬件 DMA 请求相连, 同时支持软件触发 通过软件进行相关配置, 并且数据源和数据目标之间传输的数据量不受限制 DocID Rev 4 21/226

22 功能概述 STM32F427xx STM32F429xx DMA 可与下列主要外设共同使用 : SPI 和 I 2 S I 2 C USART 通用 基本和高级控制定时器 TIMx DAC SDIO 摄像头接口 (DCMI) ADC SAI 可变存储控制器 (FMC) 所有器件都内置有 FMC 它有四个片选输出, 支持下列模式 :PCCard/Compact Flash SDRAM/LPSDR SDRAM SRAM PSRAM NOR Flash NAND Flash 功能概述 : 8 位 16 位和 32 位数据总线宽度 读 FIFO, 用于 SDRAM 控制器 写 FIFO 同步访问的最大 FMC_CLK/FMC_SDCLK 频率为 90 MHz LCD 并行接口 FMC 可以和大多数图形 LCD 控制器无缝连接 它支持 Intel 8080 和 Motorola 6800 模式, 并且可以灵活适应特定的 LCD 接口 凭借这种 LCD 并行接口功能, 可使用带嵌入式控制器的 LCD 模块轻松构建经济高效的图形应用, 也可使用带专用加速功能的外部控制器轻松构建高性能解决方案 3.10 LCD-TFT 控制器 ( 仅 STM32F429xx 可用 ) LCD-TFT 显示控制器提供了 24 位的并行数字 RGB ( 红 绿 蓝 ), 传送的所有信号可直接与最高 XGA (1024x768) 分辨率的广泛的 LCD 和 TFT 面板接口, 它具有下列特性 : 2 个带有专用 FIFO 的显示层 (FIFO 深度 64x32 位 ) 查色表 (CLUT), 每层高达 256 种颜色 (256x24 位 ) 每层有多达 8 个输入颜色格式可供选择 使用 alpha 值 ( 每像素或常数 ) 在两层之间灵活混合 每层都有灵活的可编程参数 色键 ( 透明颜色 ) 高达 4 个可编程中断事件 22/226 DocID Rev 4

23 STM32F427xx STM32F429xx 功能概述 3.11 Chrom-ART Accelerator (DMA2D) Chrom-Art Accelerator (DMA2D) 是一个图形加速器, 提供了高级的位渲染 行数据拷贝和像素格式转换 它支持下列功能 : 可使用固定颜色进行矩形填充 矩形拷贝 具有像素格式转换的矩形拷贝 具有混合及像素格式转换的矩形合成 支持多种图片格式编码, 从非直接的 4bpp 颜色模式至 32bpp 的直接颜色 它内置了专用的存储器以储存颜色查找表 当操作完成或在编程的水印处可生成中断 所有操作都为全自动, 不依赖于 CPU 或 DMA 独立运行 3.12 嵌套向量中断控制器 (NVIC) 该器件内置有嵌套的向量中断控制器, 可管理 16 个优先级, 处理带 FPU 的 Cortex -M4 内核的最多 91 个可屏蔽中断通道及 16 个中断线 紧耦合的 NVIC 使得中断响应更快 直接向内核传递中断入口向量表地址 允许对中断进行早期处理 处理后到但优先级较高的中断 支持中断咬尾功能 自动保存处理器状态 退出中断时自动恢复现场, 无需指令开销 此硬件模块以最短的中断延迟提供了灵活的中断管理功能 3.13 外部中断 / 事件控制器 (EXTI) 外部中断 / 事件控制器包含 23 根用于产生中断 / 事件请求的边沿检测中断线 每根中断线都可以独立配置以选择触发事件 ( 上升沿触发 下降沿触发或边沿触发 ), 并且可以单独屏蔽 挂起寄存器用于保持中断请求的状态 EXTI 可检测到脉冲宽度小于内部 APB2 时钟周期的外部中断线 外部中断线最多有 16 根, 可从最多 168 个 GPIO 中选择连接 3.14 时钟和启动 复位时, 16 MHz 内部 RC 振荡器被选作默认的 CPU 时钟 该 16 MHz 内部 RC 振荡器在工厂调校, 可在全温度范围提供 1% 的精度 应用可选择 RC 振荡器或外部 4-26 MHz 时钟源作为系统时钟 此时钟的故障可被监测 若检测到故障, 则系统自动切换回内部 RC 振荡器并生成软件中断 ( 若启用 ) 此时钟源输入至 PLL, 因此频率可增至 180 MHz 类似地, 必要时 ( 例如, 当间接使用的外部振荡器发生故障时 ) 可以对 PLL 时钟输入进行完全的中断管理 DocID Rev 4 23/226

24 功能概述 STM32F427xx STM32F429xx 可通过多个预分频器配置两个 AHB 总线 高速 APB (APB2) 低速 APB (APB1) 域 两个 AHB 总线的最大频率为 180 MHz, 高速 APB 域的最大频率为 90 MHz 低速 APB 域的最大允许频率为 45 MHz 该器件内置有一个专用 PLL(PLLI2S) 和 PLLSAI, 可达到音频级性能 在此情况下,I 2 S 主时钟可生成 8 khz 至 192 khz 的所有标准采样频率 3.15 自举模式 启动时, 通过自举引脚来选择以下三种自举模式之一 : 从用户 Flash 自举 从系统存储器自举 从嵌入式 SRAM 自举 自举程序位于系统存储器中 它用于通过串行接口对 Flash 重新编程 请参考应用笔记 AN2606 以获取详细信息 3.16 电源方案 V DD = 1.7 至 3.6 V:I/O 和内部调压器 ( 若启用 ) 的外部电源, 通过 V DD 引脚外部提供 注 : V SSA V DDA = 1.7 至 3.6 V:ADC DAC 复位模块 RC PLL 的外部模拟电源 V DDA 和 V SSA 必须分别连至 V DD 和 V SS V BAT = 1.65 到 3.6 V: 当 V DD 不存在时, 作为 RTC 32 khz 外部时钟振荡器和备份寄存器的电源 ( 通过电源开关供电 ) 当使用了外部供电监控器 ( 请参考第 章节 : 内部复位 OFF) 时, 可达到 1.7 V 的 V DD /V DDA 最小值 请参考表 3: 调压器配置模式与器件工作模式以了解支持此选项的封装 3.17 电源监控器 内部复位 ON 在内置了 PDR_ON 引脚的封装上, 通过保持 PDR_ON 为高电平来启用电源监控器 在其它封装上, 电源监控器一直启用 该器件具有一个集成的上电复位 (POR) / 掉电复位 (PDR) 电路, 与欠压复位 (BOR) 电路耦合 当上电时,POR/PDR 一直激活, 确保从 1.8 V 开始正常工作 当达到 1.8 V POR 的门限电平后, 选项字节加载过程开始, 确认或修改默认的 BOR 门限, 或永久禁止 BOR 通过设置选项字节, 可有三个 BOR 门限 当 V DD 低于指定阈值 V POR/PDR 或 V BOR 时, 器件无需外部复位电路便会保持复位模式 24/226 DocID Rev 4

25 STM32F427xx STM32F429xx 功能概述 该器件还有一个嵌入式可编程电压检测器 (PVD), 用于监视 V DD /V DDA 电源并将其与 V PVD 阈值进行比较 当 V DD /V DDA 低于 V PVD 阈值和 / 或 V DD /V DDA 高于 V PVD 阈值时, 将产生中断 随后, 中断服务程序会生成一条警告消息并且 / 或者使 MCU 进入安全状态 PVD 由软件使能 内部复位 OFF 此特性仅在具有 PDR_ON 引脚的封装上可用 通过 PDR_ON 引脚可禁用内部上电复位 (POR) / 掉电复位 (PDR) 电路 在 V DD 低于指定门限时, 外部电源监控器应监控 V DD 并将器件保持在复位模式 PDR_ON 应连至此外部电源监控器 请参见图 6: 电源监控器与内部复位 OFF 的互连 图 6. 电源监控器与内部复位 OFF 的互连 器件在门限以下时必须保持为复位状态的 V DD 指定门限为 1.7 V ( 请参见图 7) 适合低功耗应用设计的一组完整的节电模式 当内部复位为 OFF 时, 将不再支持下列集成特性 : 集成的上电复位 (POR) / 掉电复位 (PDR) 电路禁用 欠压复位 (BOR) 电路必须禁用 嵌入式的可编程电压检测器 (PVD) 禁用 V BAT 功能不再可用, V BAT 引脚应连至 V DD 除了 LQFP100, 所有封装都可通过 PDR_ON 信号禁用内部复位 DocID Rev 4 25/226

26 功能概述 STM32F427xx STM32F429xx 图 7. PDR_ON 控制内部复位 OFF 3.18 调压器 调压器具有四种工作模式 : 调压器 ON 主调压器模式 (MR) 低功耗调压器 (LPR) 掉电 调压器 OFF 调压器 ON 在内置了 BYPASS_REG 引脚的封装上, 通过保持 BYPASS_REG 为低电平来启用调压器 在所有其它封装上, 调压器一直启用 26/226 DocID Rev 4

27 STM32F427xx STM32F429xx 功能概述 当调压器为 ON 时, 可由软件配置三种功耗模式 : MR 模式用于运行 / 睡眠模式或停止模式 在运行 / 睡眠模式中 MR 模式用于正常模式 ( 默认模式 ) 或超载模式 ( 由软件启用 ) 提供有不同的电压分级, 以达到最大频率和动态功耗之间的最佳折中 对于给定的电压分级, 超载模式可工作于比正常模式更高的频率 在停止模式中在停止模式期间, MR 有两种配置 : MR 工作于正常模式 (MR 在停止模式中的默认模式 ) MR 工作于低载模式 ( 降低漏电流模式 ) LPR 用于停止模式 : 当进入停止模式时, 由软件配置 LP 调压器模式 与 MR 模式类似, 在停止模式期间, LPR 有两种配置 : LPR 工作于正常模式 ( 当 LPR 为 ON 时的默认模式 ) LPR 工作于低载模式 ( 降低漏电流模式 ) 待机模式中可使用掉电 仅当进入待机模式时, 才能激活掉电模式 调压器输出高阻, 内核电路掉电, 达到零功耗 寄存器和 SRAM 的内容丢失 请参考表 3 以获取调压器模式与器件工作模式的总结 应在 V CAP_1 和 V CAP_2 引脚上连接两个外部陶瓷电容 请参见图 22: 电源方案和表 19: VCAP1/VCAP2 工作条件 所有封装都有调压器 ON 特性 (1) 表 3. 调压器配置模式与器件工作模式 调压器配置运行模式睡眠模式停止模式待机模式 正常模式 MR MR MR 或 LPR - (2) 超载模式 MR MR - - 低载模式 - - MR 或 LPR - 掉电模式 有 1. - 意为相应的配置不可用 2. 当 V DD = 1.7 至 2.1 V 时, 超载模式不可用 调压器 OFF 此特性仅在具有 BYPASS_REG 引脚的封装上可用 保持 BYPASS_REG 为高电平可禁用调压器 调压器 OFF 模式允许 V CAP_1 和 V CAP_2 引脚的外部 V 12 电压源 因为内部电压分级并不在内部管理, 所以外部电压值必须与目标的最大频率匹配 请参考表 17: 通用工作条件 两个 2.2 µf 陶瓷电容应替换为两个 100 nf 去耦电容 请参见图 22: 电源方案 当调压器 OFF 时,V 12 上不再有内部监控 应使用外部电源监控器来监控逻辑电源域的 V 12 PA0 引脚应用于此目的, 作为 V 12 电源域上的上电复位 DocID Rev 4 27/226

28 功能概述 STM32F427xx STM32F429xx 在调压器 OFF 模式, 不再支持下列特性 : PA0 不能用作 GPIO 引脚, 因为它可复位一部分 V 12 逻辑电源域, 而该域不能由 NRST 引脚复位 当 PA0 为低电平时, 不能在上电复位下使用调试模式 因此, 若需要复位或预复位下的调试连接, 则必须单独管理 PA0 和 NRST 引脚 超载和低载模式不可用 待机模式不可用 图 8. 调压器 OFF 必须考虑以下条件 : V DD 应一直高于 V CAP_1 和 V CAP_2, 以防止电源域之间的电流注入 若 V CAP_1 和 V CAP_2 达到 V 12 最小值的时间比 V DD 达到 1.7 V 的时间更快, 则 PA0 应保持为低电平直到满足两个条件 : 直到 V CAP_1 和 V CAP_2 达到 V 12 最小值以及直到 V DD 达到 1.7 V ( 请参见图 9) 否则, 若 V CAP_1 和 V CAP_2 达到 V 12 最小值的时间比 V DD 达到 1.7 V 的时间慢, 则 PA0 应外部处于低电平 ( 请参见图 10) 若 V CAP_1 和 V CAP_2 低于 V 12 最小值, 且 V DD 高于 1.7 V, 则 PA0 引脚上必须复位 注 : V 12 的最小值取决于应用中的目标最大频率 ( 请参见表 17: 通用工作条件 ) 28/226 DocID Rev 4

29 STM32F427xx STM32F429xx 功能概述 图 9. 在调压器 OFF 时启动 :V DD 斜率慢 - 当 V CAP_1 /V CAP_2 稳定后, 发生掉电复位 1. 不管内部复位模式如何 (ON 或 OFF), 此图都成立 图 10. 在调压器 OFF 模式时启动 :V DD 斜率快 - 在 V CAP_1 /V CAP_2 稳定前, 发生掉电复位 1. 不管内部复位模式如何 (ON 或 OFF), 此图都成立 DocID Rev 4 29/226

30 功能概述 STM32F427xx STM32F429xx 调压器 ON/OFF 及内部复位 ON/OFF 的可用性 表 4. 调压器 ON/OFF 及内部复位 ON/OFF 的可用性 封装调压器 ON 调压器 OFF 内部复位 ON 内部复位 OFF LQFP100 有 无 有 无 LQFP144 WLCSP143, LQFP176, UFBGA169, UFBGA176, LQFP208, TFBGA216 有 BYPASS_REG 设为 V SS 有 BYPASS_REG 设为 V DD 有 PDR_ON 设为 V DD 有 PDR_ON 连至外部电源监控器 3.19 实时时钟 (RTC) 备份 SRAM 备份寄存器 备份域包括 : 实时时钟 (RTC) 4 K 字节的备份 SRAM 20 个备份寄存器 实时时钟 (RTC) 是一个独立的 BCD 定时器 / 计数器 专用寄存器含有秒 分钟 小时 (12/24 小时格式 ) 星期 日 月 年, 格式为 BCD ( 二进码十进数 ) 系统可以自动将月份的天数调整为 28 29( 闰年 ) 30 和 31 天 RTC 提供了可编程的闹钟和可编程的周期性中断, 可从停止和待机模式唤醒 此外, 还可提供二进制格式的亚秒值 实时时钟由 khz 的外部晶振 谐振器或振荡器 内部低功耗 RC 振荡器或者经 128 分频的高速外部时钟驱动 内部低速 RC 的典型频率为 32 khz 为补偿天然石英的偏差, 可通过 512 Hz 的外部输出对 RTC 进行校准 两个闹钟寄存器用于在特定的时间生成闹铃, 可单独屏蔽日历字段以比较闹钟 为生成周期性中断, 使用了分辨率可编程的 16 位可编程二进制自动重载递减计数器, 可从每隔 120 µs 至每隔 36 小时自动唤醒和周期性闹铃 20 位的预分频器用于时间基准时钟 默认情况下, 它被配置为从 khz 时钟生成 1 秒的时间基准 4K 字节的备份 SRAM 为类似 EEPROM 的存储区 它可用于储存 VBAT 和待机模式需要保留的数据 此存储区默认禁用以降低功耗 ( 请参见第 3.20 章节 : 低功耗模式 ) 它可由软件启用 备份寄存器为 32 位寄存器, 用于在 V DD 电源不存在时存储 80 字节的用户应用数据 备份寄存器不会在系统复位或电源复位时复位, 也不会在器件从待机模式唤醒时复位 ( 请参见第 3.20 章节 : 低功耗模式 ) 其它 32 位寄存器还包含可编程的闹钟亚秒 秒 分钟 小时 星期几和日期 与备份 SRAM 类似, RTC 和备份寄存器通过开关供电, 当 V DD 电源存在时, 该开关选择 VDD 供电, 否则选择由 V BAT 引脚供电 30/226 DocID Rev 4

31 STM32F427xx STM32F429xx 功能概述 3.20 低功耗模式 器件支持三种低功耗模式, 可在低功耗 短启动时间和可用唤醒源之间取得最佳平衡 : 睡眠模式在睡眠模式下, 只有 CPU 停止工作 所有外设继续运行并可在发生中断 / 事件时唤醒 CPU 停止模式停机模式下可以实现最低功耗, 同时保持 SRAM 和寄存器的内容 此时, 1.2 V 域中的所有时钟都会停止, PLL HSI RC 和 HSE 晶振也被禁止 可以将调压器置于主调压器模式 (MR) 或低功耗模式 (LPR) 两个模式都可如下配置 ( 请参见表 5: 停止模式下的调压器模式 ): 正常模式 ( 当启用 MR 或 LPR 时的默认模式 ) 低载模式 可由任何 EXTI 线将器件从停止模式唤醒 (EXTI 线的源可为 16 根外部线之一 PVD 输出 RTC 闹钟 / 唤醒 / 入侵检测 / 时间戳事件 USB OTG FS/HS 唤醒或以太网唤醒 ) 表 5. 停止模式下的调压器模式 调压器配置主调压器 (MR) 低功耗调压器 (LPR) 正常模式 MR ON LPR ON 低载模式低载模式下的 MR 低载模式下的 LPR 待机模式待机模式下可达到最低功耗 此时, 内部调压器关闭, 因此整个 1.2 V 域将断电 PLL HSI RC 和 HSE 晶振也会关闭 进入待机模式后, 除选择的备份域和备份 SRAM 中的寄存器外, SRAM 和寄存器的内容都将消失 发生外部复位 (NRST 引脚 ) IWDG 复位 WKUP 引脚上出现上升沿或者触发 RTC 闹钟 / 唤醒 / 入侵检测 / 时间戳事件时, 器件退出待机模式 当旁路嵌入式调压器且由外部电源控制 1.2 V 域时, 不支持待机模式 DocID Rev 4 31/226

32 功能概述 STM32F427xx STM32F429xx 3.21 V BAT 运算 V BAT 引脚允许从外部电池 外部超级电容器为器件的 V BAT 域供电, 或当没有外部电池及外部超级电容器时从 V DD 供电 当没有 V DD 存在时, 激活 V BAT 的工作 V BAT 引脚为 RTC 备份寄存器 备份 SRAM 供电 注 : 当从 V BAT 为微控制器供电时, 外部中断和 RTC 闹钟 / 事件并不会将它从 V BAT 的工作退出 当 PDR_ON 引脚不连至 V DD 时 ( 内部复位 OFF), V BAT 功能不再可用, V BAT 引脚应连至 VDD 3.22 定时器和看门狗 器件包括两个高级控制定时器 八个通用定时器 两个基本定时器 两个看门狗定时器 在调试模式下, 可以冻结所有定时器计数器 表 6 比较了高级控制定时器 通用定时器和基本定时器的特性 32/226 DocID Rev 4

33 STM32F427xx STM32F429xx 功能概述 表 6. 定时器的特性比较 定时器类型 Timer 计数器分辨率计数器类型预分频系数 DMA 请求生成 捕获 / 比较通道 互补输出 最大接口时钟 (MHz) 最大定时器时钟 (MHz) (1) 高级控制 TIM1 和 TIM8 16 位 递增 递减 递增 / 递减 1 和 之间的任意整数 有 4 有 TIM2, TIM5 32 位 递增 递减 递增 / 递减 1 和 之间的任意整数 有 4 无 45 90/180 TIM3, TIM4 16 位 递增 递减 递增 / 递减 1 和 之间的任意整数 有 4 无 45 90/180 通用 TIM9 16 位递增 TIM10, TIM11 16 位递增 1 和 之间的任意整数 1 和 之间的任意整数 无 2 无 无 1 无 TIM12 16 位递增 1 和 之间的任意整数 无 2 无 45 90/180 TIM13, TIM14 16 位递增 1 和 之间的任意整数 无 1 无 45 90/180 基本 TIM6 和 TIM7 16 位递增 1 和 之间的任意整数 有 0 无 45 90/ 取决于 RCC_DCKCFGR 寄存器中 TIMPRE 位的配置, 最大定时器时钟可为 90 或 180 MHz DocID Rev 4 33/226

34 功能概述 STM32F427xx STM32F429xx 高级控制定时器 (TIM1, TIM8) 高级控制定时器 (TIM1 TIM8) 可被看作是在 6 个通道上复用的三相 PWM 发生器 它们具有带可编程插入死区的互补 PWM 输出 它们也可看作一个完整的通用定时器 4 个独立通道可以用于 : 输入捕获 输出比较 PWM 生成 ( 边沿或中心对齐模式 ) 单脉冲模式输出 如果配置为标准 16 位定时器, 则功能与通用 TIMx 定时器相同 如果配置为 16 位 PWM 发生器, 则具有完整的调制能力 (0-100%) 高级控制定时器可通过定时器链接功能与 TIMx 定时器协同工作, 提供同步或事件链接功能 TIM1 和 TIM8 支持生成独立的 DMA 请求 通用定时器 (TIMx) STM32F42x 器件中内置有十个同步通用定时器 ( 请参见表 6 以了解其差别 ) TIM2 TIM3 TIM4 和 TIM5 STM32F42x 包括 4 个全功能的通用定时器 :TIM2 TIM5 TIM3 TIM4 TIM2 和 TIM5 定时器基于一个 32 位自动重载递增 / 递减计数器和一个 16 位预分频器 TIM3 和 TIM4 定时器基于一个 16 位自动重载递增 / 递减计数器和一个 16 位预分频器 它们都具有 4 个独立通道, 用于输入捕获 / 输出比较 PWM 单脉冲模式输出 在最大的封装中, 可提供多达 16 个输入捕获 / 输出比较 /PWM TIM2 TIM3 TIM4 TIM5 通用定时器可共同工作, 或通过定时器链特性与其它通用定时器和高级控制定时器 TIM1 和 TIM8 共同工作以实现同步或事件链接 任何通用定时器都可用于产生 PWM 输出 TIM2 TIM3 TIM4 TIM5 都可生成独立的 DMA 请求 它们能够处理正交 ( 增量 ) 编码器信号, 也能处理 1 到 4 个霍尔效应传感器的数字输出 TIM9 TIM10 TIM11 TIM12 TIM13 TIM14 这些定时器基于一个 16 位自动重载递增计数器和一个 16 位预分频器 TIM10 TIM11 TIM13 TIM14 具有一个独立的通道, 而 TIM9 和 TIM12 具有两个独立的通道, 用于输入捕获 / 输出比较 PWM 单脉冲模式输出 它们可与 TIM2 TIM3 TIM4 TIM5 全功能通用定时器同步 它们也可用作简单时基 基本定时器 TIM6 和 TIM7 这些定时器主要用于生成 DAC 触发信号和波形 也可用作通用 16 位时基 TIM6 和 TIM7 支持生成独立的 DMA 请求 34/226 DocID Rev 4

35 STM32F427xx STM32F429xx 功能概述 独立看门狗 独立看门狗基于 12 位递减计数器和 8 位预分频器 它由独立的 32 khz 内部 RC 提供时钟 ; 由于内部 RC 独立于主时钟, 因此它可在停机和待机模式下工作 它既可用作看门狗, 以在发生问题时复位器件, 也可用作自由运行的定时器, 以便为应用程序提供超时管理 通过选项字节, 可对其进行硬件或软件配置 窗口看门狗 窗口看门狗基于可设置为自由运行的 7 位递减计数器 它可以作为看门狗以在发生问题时复位器件 它由主时钟驱动 具有早期警告中断功能, 并且计数器可在调试模式下被冻结 SysTick 定时器 此定时器专用于实时操作系统, 但也可用作标准递减计数器 它具有以下特性 : 24 位递减计数器 自动重载功能 当计数器计为 0 时, 产生可屏蔽系统中断 可编程时钟源 3.23 内部集成电路接口 (I 2 C) 多达 3 个 I²C 总线接口可以在多主模式或从模式下工作 它们可支持标准 ( 最高 100 KHz) 和快速 ( 最高 400 KHz) 模式 该接口支持 7/10 位寻址模式和 7 位双寻址模式 ( 从模式下 ) 其中内置了硬件 CRC 生成 / 校验功能 该接口可以使用 DMA 并且支持 SMBus 2.0/PMBus 该器件还包括可编程的模拟和数字噪声滤波器 ( 请参见表 7) 表 7. I2C 模拟和数字滤波器的比较 模拟滤波器 数字滤波器 抑制的脉冲宽度 50 ns 从 1 到 15 个 I2C 外设时钟的可编程长度 3.24 通用同步 / 异步收发器 (USART) 该器件内置有四个通用同步 / 异步收发器 (USART1 USART2 USART3 USART6) 和四个通用异步收发器 (UART4 UART5 UART7 UART8) 这 6 个接口可提供异步通信 IrDA SIR ENDEC 支持 多处理器通信模式和单线半双工通信模式, 并具有 LIN 主 / 从功能 USART1 和 USART6 接口的通信速率最高为 Mb/s 其它可用接口的通信速率最高为 5.62 b/s DocID Rev 4 35/226

36 功能概述 STM32F427xx STM32F429xx USART1 USART2 USART3 和 USART6 还提供了 CTS 和 RTS 信号的硬件管理 智能卡模式 ( 符合 ISO 7816) 和与 SPI 类似的通信功能 所有接口均可使用 DMA 控制器 (1) 表 8. USART 的特性比较 USART 名称 标准特性 调制解调器 (RTS/CTS) LIN SPI 主设备 irda 智能卡 (ISO 7816) 最大值波特率, 单位 Mbit/s (16 倍过采样 ) 最大值波特率, 单位 Mbit/s (8 倍过采样 ) APB 映射 USART1 X X X X X X USART2 X X X X X X USART3 X X X X X X UART4 X - X - X UART5 X - X - X USART6 X X X X X X UART7 X - X - X UART8 X - X - X APB2 ( 最大 90 MHz) APB1 ( 最大 45 MHz) APB1 ( 最大 45 MHz) APB1 ( 最大 45 MHz) APB1 ( 最大 45 MHz) APB2 ( 最大 90 MHz) APB1 ( 最大 45 MHz) APB1 ( 最大 45 MHz) 1. X = 支持该特性 3.25 串行外设接口 (SPI) 该器件有高达六个 SPI, 为主从模式 全双工和单工通信模式 SPI1 SPI4 SPI5 SPI6 通信速率可高达 45 Mbits/s,SPI2 和 SPI3 通信速率可高达 22.5 Mbit/s 3 位预分频器可产生 8 种主模式频率, 帧可配置为 8 位或 16 位 硬件 CRC 生成 / 校验支持基本的 SD 卡 /MMC 模式 所有 SPI 均可使用 DMA 控制器 SPI 接口可配置为 TI 模式工作, 用于主模式和从模式的通信 36/226 DocID Rev 4

37 STM32F427xx STM32F429xx 功能概述 3.26 内部集成音频 (I 2 S) 可使用两个标准 I 2 S 接口 ( 与 SPI2 和 SPI3 复用 ) 它们可工作于主或从模式, 全双工和单工通信模式, 可配置为 16/32 位分辨率的输入或输出通道工作 支持的音频采样频率为 8 khz 到 192 khz 当其中一个或两个 I 2 S 接口配置为主模式时, 主时钟将以 256 倍采样频率输出到外部 DAC/CODEC 所有 I2Sx 均可使用 DMA 控制器 注 : 对于 I2S2 全双工模式, I2S2_CK 和 I2S2_WS 信号仅可用于 GPIO 端口 B 和 GPIO 端口 D 上 3.27 串行音频接口 (SAI1) 串行音频接口 (SAI1) 基于两个独立的音频子模块, 可作为带有 FIFO 的发射器或接收器工作 每个块都支持多种音频协议 :I2S 标准 LSB 或 MSB 对齐 PCM/DSP TDM AC 97 和 SPDIF 输出, 支持从 8 khz 至 192 khz 的音频采样频率 两个子模块都可配置为主或从模式 在主模式, 主时钟能以 256 倍采样频率输出至外部 DAC/CODEC 当需要全双工模式时, 两个子模块可配置为同步模式 SAI1 可以使用 DMA 控制器 3.28 音频 PLL (PLLI2S) 器件具有额外的专用 PLL, 用于音频 I 2 S 和 SAI 应用 它可达到无误差的 I 2 S 采样时钟精度, 在使用 USB 外设的同时不降低 CPU 性能 可修改 PLLI2S 配置来管理 I 2 S/SAI 采样率变化, 而不禁用 CPU USB 以太网接口所使用的主 PLL (PLL) 可将音频 PLL 编程为极低误差, 得到 8 KHz 至 192 KHz 范围的采样率 除了音频 PLL, 可使用主时钟输入引脚将 I 2 S/SAI 流与外部 PLL ( 或编解码器输出 ) 同步 3.29 音频和 LCD PLL (PLLSAI) 当 PLLI2S 被编程为实现另一音频采样频率 ( MHz 或 MHz), 且音频应用同时需要两个采样频率时, 有另外一个专用于音频和 LCD-TFT 的 PLL 可用于 SAI1 外设 PLLSAI 还用于生成 LCD-TFT 时钟 DocID Rev 4 37/226

38 功能概述 STM32F427xx STM32F429xx 3.30 安全数字输入 / 输出接口 (SDIO) 提供了 SD/SDIO/MMC 主机接口, 它支持多媒体卡系统规范版本 4.2 中三种不同的数据总线模式 :1 位 ( 默认 ) 4 位和 8 位 该接口的数据传输速率可达 48 MHz, 符合 SD 存储卡规范版本 2.0 该接口还支持 SDIO 卡规范版本 2.0 中两种不同的数据总线模式 :1 位 ( 默认 ) 和 4 位 当前版本每次只支持一个 SD/SDIO/MMC4.2 卡, 但支持多个 MMC4.1 或之前版本的卡 除 SD/SDIO/MMC 外, 该接口还完全符合 CE-ATA 数字协议版本 支持专用 DMA 和 IEEE 1588 的以太网 MAC 接口 该器件提供了与 IEEE 兼容的介质访问控制器 (MAC), 通过工业标准的介质独立接口 (MII) 或精简介质独立接口 (RMII) 进行以太网 LAN 通信 微控制器需要外部物理接口器件 (PHY) 以连接到物理 LAN 总线 ( 双绞线 光纤等等 ) PHY 连至器件的 MII 端口, 对于 MII 使用 17 个信号, 对于 RMII 使用 9 个信号, 并可使用微控制器的 25 MHz(MII) 时钟 该器件包括下列特性 : 支持 10 和 100 Mbit/s 速率 具有专用的 DMA 控制器, 可在专用 SRAM 和描述符之间高速传输 ( 请参见 STM32F4xx 参考手册以获取详细信息 ) 支持标记 MAC 帧 ( 支持 VLAN) 半双工 (CSMA/CD) 和全双工工作 支持 MAC 控制子层 ( 控制帧 ) 32 位 CRC 的生成和去除 物理和多播地址的多种地址过滤模式 ( 多播和群组地址 ) 每个发送和接收帧的 32 位状态码 内部 FIFO 可缓存发送和接收帧 发送 FIFO 和接收 FIFO 都为 2 K 字节 支持符合 IEEE (PTP V2) 的硬件 PTP ( 精密时间协议 ), 时间戳比较器连至 TIM2 输入 系统时间大于目标时间时触发中断 3.32 控制器区域网络 (bxcan) 两个 CAN 与 2.0A 和 B ( 主动 ) 规范兼容, 比特率最高达 1 Mbit/s 它们可接收和发送包含 11 位标识符的标准帧和包含 29 位标识符的扩展帧 每个 CAN 有三个发送邮箱, 两个接收 FIFO, 带有 3 级和 28 个共享的可调整筛选器组 ( 即使只使用一个 CAN, 也可使用所有这些 ) 每个 CAN 都分配有 256 字节的 SRAM 38/226 DocID Rev 4

39 STM32F427xx STM32F429xx 功能概述 3.33 通用串行总线 on-the-go 全速 (OTG_FS) 该器件内置有一个集成了收发器的 USB OTG 全速器件 / 主机 /OTG 外设 USB OTG FS 外设与 USB 2.0 规范和 OTG 1.0 规范兼容 它具有可由软件配置的端点设置, 并支持挂起 / 恢复功能 USB OTG 全速控制器需要专用的 48 MHz 时钟, 由连至 HSE 振荡器的 PLL 产生 主要特性为 : 具有动态 FIFO 大小的 比特组合 Rx 和 Tx FIFO 大小 支持会话请求协议 (SRP) 和主机协商协议 (HNP) 4 个双向端点 8 个主机通道, 支持周期性 OUT 内有 HNP/SNP/IP ( 不需要任何外部电阻器 ) 对于 OTG/ 主机模式, 当连接总线供电器件时需要电源开关 3.34 通用串行总线 on-the-go 高速 (OTG_HS) 该器件内置有一个 USB OTG 高速 ( 高达 480 Mb/s) 的器件 / 主机 /OTG 外设 USB OTG HS 支持全速和高速工作 它集成的收发器用于全速工作 (12 MB/s), 具有的 UTMI 引脚数目少的接口 (ULPI) 用于高速工作 (480 MB/s) 当使用 HS 模式的 USB OTG HS 时, 需要有外部 PHY 器件连至 ULPI USB OTG HS 外设与 USB 2.0 规范和 OTG 1.0 规范兼容 它具有可由软件配置的端点设置, 并支持挂起 / 恢复功能 USB OTG 全速控制器需要专用的 48 MHz 时钟, 由连至 HSE 振荡器的 PLL 产生 主要特性为 : 具有动态 FIFO 大小的 1Kbit 35 组合 Rx 和 Tx FIFO 大小 支持会话请求协议 (SRP) 和主机协商协议 (HNP) 6 个双向端点 12 个主机通道, 支持周期性 OUT 支持内部 FS OTG PHY 外部 HS 或 HS OTG 工作支持 SDR 模式的 ULPI OTG PHY 通过 12 个信号连至微控制器 ULPI 端口 它可使用 60 MHz 输出的时钟 内部 USB DMA 内有 HNP/SNP/IP ( 不需要任何外部电阻器 ) 对于 OTG/ 主机模式, 当连接总线供电器件时需要电源开关 DocID Rev 4 39/226

40 功能概述 STM32F427xx STM32F429xx 3.35 数字摄像头接口 (DCMI) 该器件内置有摄像头接口, 可通过 8 位至 14 位并行接口与摄像头模块和 CMOS 传感器连接以接收视频数据 该摄像头接口可支持的数据传输速率可在 54 MHz 时高达 54 Mbyte/s 它具有以下特性 : 输入像素时钟和同步信号的可编程极性 并行数据通信可为 位 支持 8 位逐行视频单色或原始拜尔格式 YCbCr 4:2:2 逐行视频 RGB 565 逐行视频或压缩数据 ( 如 JPEG) 支持连续模式或快照 ( 单帧 ) 模式 自动裁剪图像的能力 3.36 随机数发生器 (RNG) 所有器件都内置有 RNG, 可由集成的模拟电路生成 32 位随机数 3.37 通用输入 / 输出 (GPIO) 每个 GPIO 引脚都可以由软件配置为输出 ( 推挽或开漏 带或不带上拉 / 下拉 ) 输入 ( 浮空 带或不带上拉 / 下拉 ) 或外设复用功能 大多数 GPIO 引脚都具有数字或模拟复用功能 所有 GPIO 都有大电流的功能, 具有速度选择以更好地管理内部噪声 功耗 电磁辐射 如果需要, 可在特定序列后锁定 I/O 配置, 以避免对 I/O 寄存器执行意外写操作 快速 I/O 处理, 最大 I/O 切换可高达 90 MHz 3.38 模数转换器 (ADC) 内置有 3 个 12 位模数转换器 (ADC), 每个 ADC 可共享多达 16 个外部通道, 在单发或扫描模式下执行转换 在扫描模式下, 将对一组选定的模拟输入执行自动转换 ADC 接口内置的其它逻辑功能允许 : 同步采样和保持 交叉采样和保持 ADC 可以使用 DMA 控制器 利用模拟看门狗功能, 可以非常精确地监视一路 多路或所有选定通道的转换电压 当转换电压超出编程的阈值时, 将产生中断 为同步 A/D 转换和定时器, 可由 TIM1 TIM2 TIM3 TIM4 TIM5 TIM8 定时器的任何一个触发 ADC 40/226 DocID Rev 4

41 STM32F427xx STM32F429xx 功能概述 3.39 温度传感器 温度传感器必须产生随温度线性变化的电压 转换范围为 1.7 V 至 3.6 V 温度传感器内部连接到 V BAT ADC1_IN18 的同一输入通道, 该通道用于将传感器输出电压转换为数字值 当同时启用温度传感器和 V BAT 转换时, 仅执行 V BAT 转换 由于工艺不同, 温度传感器的偏移因芯片而异, 因此内部温度传感器主要适合检测温度变化的应用, 而不是检测绝对温度的应用 如果需要读取精确温度, 则应使用外部温度传感器部分 3.40 数模转换器 (DAC) 两个 12 位缓冲 DAC 通道可用于将两路数字信号转换为两路模拟电压信号输出 该双数字接口支持以下功能 : 两个 DAC 转换器 : 各对应一个输出通道 8 位或 10 位单调输出 12 位模式下数据采用左对齐或右对齐 同步更新功能 生成噪声波 生成三角波 DAC 双通道单独或同时转换 每个通道都具有 DMA 功能 通过外部触发信号进行转换 输入参考电压 V REF+ 该器件中使用 8 个 DAC 触发输入 DAC 通道通过定时器更新输出来触发, 这些输出也连接到不同的 DMA 数据流 3.41 串行线 JTAG 调试端口 (SWJ-DP) 内置的 ARM SWJ-DP 接口由 JTAG 和串行线调试端口结合而成, 可以实现要连接到目标的串行线调试探头或 JTAG 探头 仅使用 2 个引脚执行调试, 而不是 JTAG 要求的 5 个 ( 可重用 JTAG 引脚, 作为具有复用功能的 GPIO):JTAG TMS 和 TCK 引脚分别与 SWDIO 和 SWCLK 共享,TMS 引脚上的指定序列用于在 JTAG-DP 和 SW-DP 间切换 DocID Rev 4 41/226