Datasheet

Transcription

1 产品手册 Datasheet MM32F 位基于 ARM Cortex M3 核心的微控制器 版本 :2.8 保留不通知的情况下, 更改相关资料的权利

2 目录 1. 总介 概述 产品特性 规格说明 器件对比 概述 ARM 的 Cortex -M3 核心并内嵌闪存和 SRAM 内置闪存存储器 CRC( 循环冗余校验 ) 计算单元 内置 SRAM 嵌套的向量式中断控制器 (NVIC) 外部中断 / 事件控制器 (EXTI) 时钟和启动 自举模式 供电方案 供电监控器 电压调压器 低功耗模式 DMA RTC( 实时时钟 ) 和后备寄存器 定时器和看门狗 I2C 总线 通用异步收发器 (UART) 串行外设接口 (SPI) 控制器区域网络 (CAN) 通用串行总线 (USB) 通用输入输出接口 (GPIO) ADC( 模拟 / 数字转换器 ) / 64

3 DAC( 数字 / 模拟转换 ) 温度传感器 串行单线 SWD 调试口 (SWJ-DP) 引脚定义 存储器映像 电气特性 测试条件 最小和最大数值 典型数值 典型曲线 负载电容 引脚输入电压 供电方案 电流消耗测量 绝对最大额定值 绝对最大额定值工作条件 通用工作条件 上电和掉电时的工作条件 内嵌复位和电源控制模块特性 内置的参照电压 供电电流特性 外部时钟源特性 内部时钟源特性 PLL 特性 存储器特性 EMC 特性 绝对最大值 ( 电气敏感性 ) I/O 端口特性 NRST 引脚特性 TIM 定时器特性 / 64

4 通信接口 CAN( 控制器局域网络 ) 接口 位 ADC 特性 温度传感器特性 DAC 特性 封装特性 封装 LQFP 封装 LQFP 型号命名 修改记录 / 64

5 图片目录 图 1. MM32F103 模块框图...16 图 2. 时钟树...17 图 3. MM32F103 LQFP48 引脚分布...18 图 4. MM32F103 LQFP64 引脚分布...19 图 5. 引脚的负载条件...25 图 6. 引脚输入电压...26 图 7. 供电方案...26 图 8. 电流消耗测量方案...27 图 9. 运行模式下典型的电流消耗与频率的对比 (3.3V 供电, 数据处理代码在 RAM 中运行, 使能所有外设 )...33 图 10. 运行模式下典型的电流消耗与频率的对比 (3.3V 供电, 数据处理代码在 RAM 中运行, 关闭所有外设 )...33 图 11. 待机模式下的典型电流消耗在 V DD =3.3V( 和 3.6V) 时与温度的对比...35 图 12. 外部高速时钟源的交流时序图...39 图 13. 外部低速时钟源的交流时序图...39 图 14. 使用 8MHz 晶体的典型应用...40 图 15. 使用 kHz 晶体的典型应用...41 图 16. 输入输出交流特性定义...48 图 17. 建议的 NRST 引脚保护...49 图 18. I2C 总线交流波形和测量电路...51 图 19. SPI 时序图 从模式和 CPHA= 图 20. SPI 时序图 从模式和 CPHA= 图 21. SPI 时序图 主模式...54 图 22. USB 时序 : 数据信号上升和下降时间定义...55 图 23. 使用 ADC 典型的连接图...57 图 24. 供电电源和参考电源去藕线路...58 图 Bit 带缓冲 / 不带缓冲 DAC...60 图 26. LQFP64,64 脚低剖面方形扁平封装图...61 图 27. LQFP48,48 脚低剖面方形扁平封装图 / 64

6 表格目录 表 1. MM32F103 产品功能和外设配置...10 表 2. 定时器功能比较...13 表 3. MM32F103 引脚定义...20 表 4. 存储器映像...23 表 5. 电压特性...27 表 6. 电流特性...28 表 7. 温度特性...28 表 8. 通用工作条件...29 表 9. 上电和掉电时的工作条件...29 表 10. 内嵌复位和电源控制模块特性...30 表 11. 内置的参照电压...31 表 12. 运行模式下的最大电流消耗, 数据处理代码从内部闪存中运行...32 表 13. 运行模式下的最大电流消耗, 数据处理代码从内部 RAM 中运行...32 表 14. 睡眠模式下的最大电流消耗, 代码运行在 Flash 或 RAM 中...34 表 15. 停机和待机模式下的典型和最大电流消耗...34 表 16. 运行模式下的典型电流消耗, 数据处理代码从内部 Flash 中运行...36 表 17. 睡眠模式下的典型电流消耗, 数据处理代码从内部 Flash 或 RAM 中运行...36 表 18. 内置外设的电流消耗...37 表 19. 高速外部用户时钟特性...38 表 20. 低速外部用户时钟特性...38 表 21. HSE 8~24MHz 振荡器特性...40 表 22. LSE 振荡器特性 (f LSE =32.768kHz)...41 表 23. HSI 振荡器特性...42 表 24. LSI 振荡器特性...42 表 25. 低功耗模式的唤醒时间...42 表 26. PLL 特性...43 表 27. 闪存存储器特性...43 表 28. 闪存存储器寿命和数据保存期限 / 64

7 表 29. EMS 特性...44 表 30. EMI 特性...45 表 31. ESD 绝对最大值...45 表 32. 电气敏感性...45 表 33. I/O 静态特性...46 表 34. 输出电压特性...47 表 35. 输入输出交流特性...48 表 36. NRST 引脚特性...49 表 37. TIMx 特性...50 表 38. I2C 接口特性...50 表 39. SCL 频率 (f PCLK1 = 36MHz,V DD = 3.3V)...51 表 40. SPI 特性...52 表 41. USB 启动时间...54 表 42. USB 直流特性...54 表 43. USB 全速电气特性...55 表 44. ADC 特性...55 表 45. f ADC =15MHz 时的最大 R AIN...56 表 46. ADC 精度 局限的测试条件...57 表 47. 温度传感器特性...58 表 48. DAC 特性 / 64

8 1. 总介 1.1 概述 MM32F103 使用高性能的 ARM Cortex -M3 为内核的 32 位微控制器, 最高工作频率可达 96MHz, 内 置高速存储器, 丰富的增强型 I/O 端口和外设连接到两条 APB 总线 MM32F103 系列包含 2 个 12 位的 ADC 2 个 12 位的 DAC 3 个通用 16 位定时器和 1 个 PWM 定时器, 还包含标准的通信接口 :2 个 I2C 接口 2 个 SPI 接 口 3 个 UART 接口 1 个 USB 接口和 1 个 CAN 接口 MM32F103 产品工作电压为 2.5V 至 5.5V, 工作温度范围包含 -40 C 至 +85 C 常规型和 -40 C 至 +105 C 扩 展型 多种省电工作模式保证低功耗应用的要求 MM32F103 产品提供包括 LQFP64 和 LQFP48 共 2 种不同封装形式 ; 根据不同的封装形式, 器件中的外 设配置不尽相同 下面给出了该系列产品中所有外设的基本介绍 这些丰富的外设配置, 使得 MM32F103 产品微控制器适合于多种应用场合 : 电机驱动和应用控制 医疗和手持设备 PC 游戏外设和 GPS 平台 工业应用 : 可编程控制器 (PLC) 变频器 打印机和扫描仪 警报系统 视频对讲 和暖气通风空调系统等 1.2 产品特性 内核与系统 : - 32 位 ARM Cortex -M3 处理器内核 - 最高工作频率可达 96MHz - 单指令周期 32 位硬件乘法器 存储器 - 高达 128K 字节的 Flash - 高达 20K 字节的 SRAM - Boot loader 支持片内 Flash UART 在线用户编程 (IAP)/ 在线系统编程 (ISP) 时钟 复位和电源管理 - 2.5~5.5 伏供电 - 上电 / 断电复位 (POR/PDR) 可编程电压监测器 (PVD) - 外部 8~24MHz 高速晶体振荡器 - 内嵌经出厂调校的 48MHz 高速振荡器 - 内嵌 40kHz 低速振荡器 - PLL 支持 CPU 最高运行在 96MHz - 外部 kHz RTC 振荡器 低功耗 - 睡眠 停机和待机模式 - V BAT 为 RTC 和后备寄存器供电 2 个 12 位模数转换器,1μS 转换时间 ( 多达 16 个输入通道 ) - 转换范围 :0 至 V DDA - 片上温度传感器 2 个 12 位数模转换器 8 / 64

9 7 通道 DMA 控制器 - 支持的外设 :Timer ADC SPI I2C UART 和 USB 多达 51 个快速 I/O 端口 : - 51 个 I/O 口, 所有 I/O 口可以映像到 16 个外部中断 ; 所有端口均可输入输出 5V 信号 调试模式 - 串行单线调试 (SWD) 和 JTAG 接口 多达 7 个定时器 - 3 个 16 位定时器, 每个定时器有多达 4 个用于输入捕获 / 输出比较 /PWM 或脉冲计数的通道和增量编码器输入 - 1 个 16 位带死区控制和紧急刹车, 用于电机控制的 PWM 高级控制定时器 - 2 个看门狗定时器 ( 独立的和窗口型的 ) - 系统时间定时器 :24 位自减型计数器 多达 9 个通信接口 - 多达 2 个 I2C 接口 - 多达 3 个 UART 接口 - 多达 2 个 SPI 接口 - CAN 接口 - USB 2.0 全速接口 CRC 计算单元,96 位的芯片唯一 ID(UID) 采用 LQFP64/LQFP48 封装 注 : 本文给出了 MM32F103 产品的订购信息和器件的机械特性 有关完整的 MM32F103 产品的详细信息, 请参考 MM32F103 产品数据手册第 2.2 节 有关 Cortex -M3 核心的相关信息, 请参考 Cortex -M3 技术参考手册 9 / 64

10 2. 规格说明 2.1 器件对比 表 1. MM32F103 产品功能和外设配置产品型号 MM32F103C8 MM32F103CB MM32F103R8 MM32F103RB 外围接口闪存 K 字节 SRAM K 字节 20 通用目的 3 定时器高级控制 1 SPI 2 I2C 2 通讯接口 UART 3 USB 1 (device) CAN 1 GPIO 端口 ( 通道数 ) 位同步 ADC( 通道数 ) 10 channels 16 channels CPU 频率 96 MHz 工作电压 2.5 to 5.5 V 周围环境温度 :-40 to +85 C / -40 to +105 C 工作温度结温温度 : -40 to C 封装 LQFP48 LQFP64 10 / 64

11 2.2 概述 ARM 的 Cortex -M3 核心并内嵌闪存和 SRAM ARM 的 Cortex -M3 处理器是最新一代的嵌入式 ARM 处理器, 它为实现 MCU 的需要提供了低成本的平台 缩减的引脚数目 降低的系统功耗, 同时提供卓越的计算性能和先进的中断系统响应 ARM 的 Cortex -M3 是 32 位的 RISC 处理器, 提供额外的代码效率, 在通常 8 和 16 位系统的存储空间上发挥了 ARM 内核的高性能 MM32F103 拥有内置的 ARM 核心, 因此它与所有的 ARM 工具和软件兼容 内置闪存存储器 128K 字节的内置闪存存储器, 用于存放程序和数据 CRC( 循环冗余校验 ) 计算单元 CRC( 循环冗余校验 ) 计算单元使用一个固定的多项式发生器, 从一个 32 位的数据字产生一个 CRC 码 在众多的应用中, 基于 CRC 的技术被用于验证数据传输或存储的一致性 在 EN/IEC 标准的范围内, 它提供了一种检测闪存存储器错误的手段,CRC 计算单元可以用于实时地计算软件的签名, 并与在链接和生成该软件时产生的签名对比 内置 SRAM 20K 字节的内置 SRAM 嵌套的向量式中断控制器 (NVIC) MM32F103 产品内置嵌套的向量式中断控制器, 能够处理多达 68 个可屏蔽中断通道 ( 不包括 16 个 Cortex -M3 的中断线 ) 和 16 个可编程优先级 紧耦合的 NVIC 能够达到低延迟的中断响应处理 中断向量入口地址直接进入内核 紧耦合的 NVIC 接口 允许中断的早期处理 处理晚到的较高优先级中断 支持中断尾部链接功能 自动保存处理器状态 中断返回时自动恢复, 无需额外指令开销该模块以最小的中断延迟提供灵活的中断管理功能 外部中断 / 事件控制器 (EXTI) 外部中断 / 事件控制器包含 21 个边沿检测器, 用于产生中断 / 事件请求 每个中断线都可以独立地配置它的触发事件 ( 上升沿或下降沿或双边沿 ), 并能够单独地被屏蔽 ; 有一个挂起寄存器维持所有中断请求的状态 EXTI 可以检测到脉冲宽度小于内部 APB2 的时钟周期 多达 40 个通用 I/O 口连接到 16 个外部中断线 时钟和启动系统时钟的选择是在启动时进行, 复位时内部 48MHz 的振荡器被选为默认的 CPU 时钟, 随后可以选择外部的 具失效监控的 8~24MHz 时钟 ; 当检测到外部时钟失效时, 它将被隔离, 系统将自动地切换到内部的振荡器, 如果使能了中断, 软件可以接收到相应的中断 同样, 在需要时可以采取对 PLL 时钟完全的中断 11 / 64

12 管理 ( 如当一个间接使用的外部振荡器失效时 ) 多个预分频器用于配置 AHB 的频率 高速 APB(APB2 和 APB1) 区域 AHB 和高速 APB 的最高频率是 96MHz 参考图 2 的时钟驱动框图 自举模式在启动时, 通过自举引脚可以选择三种自举模式中的一种 : 从程序闪存存储器自举 从系统存储器自举 从内部 SRAM 自举自举加载程序 (Bootloader) 存放于系统存储器中, 可以通过 UART1 对闪存重新编程 供电方案 V DD = 2.5~5.5V:V DD 引脚为 I/O 引脚和内部调压器供电 V SSA,V DDA = 2.5~5.5V: 为 ADC 复位模块 振荡器和 PLL 的模拟部分提供供电 V DDA 和 V SSA 必须分别连接到 V DD 和 V SS V BAT = 1.8~5.5V: 当关闭 V DD 时,( 通过内部电源切换器 ) 为 RTC 外部 32kHz 振荡器和后备寄存器供电 供电监控器本产品内部集成了上电复位 (POR)/ 掉电复位 (PDR) 电路, 该电路始终处于工作状态, 保证系统在供电超过 2.5V 时工作 ; 当 V DD 低于设定的阀值 (VPOR/PDR) 时, 置器件于复位状态, 而不必使用外部复位电路 器件中还有一个可编程电压监测器 (PVD), 它监视 V DD /V DDA 供电并与阀值 V PVD 比较, 当 V DD 低于或高于阀值 V PVD 时产生中断, 中断处理程序可以发出警告信息或将微控制器转入安全模式 PVD 功能需要通过程序开启 电压调压器调压器将外部电压转成内部数字逻辑工作的电压, 该调压器在复位后始终处于工作状态 低功耗模式 MM32F103 产品支持低功耗模式, 可以在要求低功耗 短启动时间和多种唤醒事件之间达到最佳的平衡 睡眠模式在睡眠模式, 只有 CPU 停止, 所有外设处于工作状态并可在发生中断 / 事件时唤醒 CPU 停机模式在保持 SRAM 和寄存器内容不丢失的情况下, 停机模式可以达到最低的电能消耗 在停机模式下, 停止所有内部 1.8V 部分的供电,HSI 的振荡器和 HSE 晶体振荡器被关闭, 调压器可以被置于普通模式或低功耗模式 待机模式待机模式可实现系统的最低功耗 该模式是在 CPU 深睡眠模式时关闭电压调节器 整个 1.8V 供电区域被断电 PLL HSI 和 HSE 振荡器也被断电 SRAM 和寄存器内容丢失 只有备份的寄存器和待机电路维持供电 12 / 64

13 可以通过任一配置成 EXTI 的信号把微控制器从停机模式中唤醒,EXTI 信号可以是 16 个外部 I/O 口之一 PVD 的输出的唤醒信号 DMA 灵活的 7 路通用 DMA 可以管理存储器到存储器 设备到存储器和存储器到设备的数据传输 ;DMA 控制器支持环形缓冲区的管理, 避免了控制器传输到达缓冲区结尾时所产生的中断 每个通道都有专门的硬件 DMA 请求逻辑, 同时可以由软件触发每个通道 ; 传输的长度 传输的源地址和目标地址都可以通过软件单独设置 DMA 可以用于主要的外设 :SPI I2C UART, 通用 基本和高级控制定时器 TIMx ADC 和 DAC 等 RTC( 实时时钟 ) 和后备寄存器 RTC 和后备寄存器通过一个开关供电, 在 V DD 有效时该开关选择 V DD 供电, 否则由 V BAT 引脚供电 后备寄存器 (10 个 16 位的寄存器 ) 可以用于在关闭 V DD 时, 保存 20 个字节的用户应用数据 RTC 和后备寄存器不会被系统或电源复位源复位 ; 当从待机模式唤醒时, 也不会被复位 实时时钟具有一组连续运行的计数器, 可以通过适当的软件提供日历时钟功能, 还具有闹钟中断和阶段性中断功能 RTC 的驱动时钟可以是一个使用外部晶体的 kHz 的振荡器 内部低功耗振荡器或高速的外部时钟经 128 分频 内部低功耗振荡器的典型频率为 40kHz 为补偿天然晶体的偏差, 可以通过输出一个 512Hz 的信号对 RTC 的时钟进行校准 RTC 具有一个 32 位的可编程计数器, 使用比较寄存器可以进行长时间的测量 有一个 20 位的预分频器用于时基时钟, 默认情况下时钟为 kHz 时, 它将产生一个 1 秒长的时间基准 定时器和看门狗中等容量的 MM32F103 产品包含 1 个高级控制定时器 3 个通用定时器, 以及 2 个看门狗定时器和 1 个系统嘀嗒定时器 下表比较了高级控制定时器 通用定时器和基本定时器的功能 : 表 2. 定时器功能比较 定时器计数器分辨率计数器类型预分频系数产生 DMA 请求捕获 / 比较通道互补输出 TIM1 16 位 向上, 向下, 向上 / 下 1~65536 之间的任意整数 可以 4 有 TIM2 TIM3 TIM4 16 位 向上, 向下, 向上 / 下 1~65536 之间的任意整数 可以 4 没有 高级控制定时器 (TIM1) 高级控制定时器 (TIM1) 可以被看成是分配到 6 个通道的三相 PWM 发生器, 它具有带死区插入的互补 PWM 输出, 还可以被当成完整的通用定时器 四个独立的通道可以用于 : 输入捕获 输出比较 产生 PWM( 边缘或中心对齐模式 ) 单脉冲输出配置为 16 位通用定时器时, 它与 TIMx 定时器具有相同的功能 配置为 16 位 PWM 发生器时, 它具有全调 13 / 64

14 制能力 (0~100%) 在调试模式下, 计数器可以被冻结, 同时 PWM 输出被禁止, 从而切断由这些输出所控制的开关 很多功能都与通用的 TIM 定时器相同, 内部结构也相同, 因此高级控制定时器可以通过定时器链接功能与 TIM 定时器协同操作, 提供同步或事件链接功能 通用定时器 (TIMx) MM32F103 产品中, 内置了多达 3 个可同步运行的通用定时器 (TIM2 TIM3 和 TIM4) 每个定时器都有一个 16 位的自动加载递加 / 递减计数器 一个 16 位的预分频器和 4 个独立的通道, 每个通道都可用于输入捕获 输出比较 PWM 和单脉冲模式输出, 在最大的封装配置中可提供最多 12 个输入捕获 输出比较或 PWM 通道 它们还能通过定时器链接功能与高级控制定时器共同工作, 提供同步或事件链接功能 在调试模式下, 计数器可以被冻结 任一通用定时器都能用于产生 PWM 输出 每个定时器都有独立的 DMA 请求机制 这些定时器还能够处理增量编码器的信号, 也能处理 1 至 3 个霍尔传感器的数字输出 独立看门狗独立的看门狗是基于一个 12 位的递减计数器和一个 8 位的预分频器, 它由一个内部独立的 40kHz 的振荡器提供时钟 ; 因为这个振荡器独立于主时钟, 所以它可运行于停机和待机模式 它可以被当成看门狗用于在发生问题时复位整个系统, 或作为一个自由定时器为应用程序提供超时管理 通过选项字节可以配置成是软件或硬件启动看门狗 在调试模式下, 计数器可以被冻结 窗口看门狗窗口看门狗内有一个 7 位的递减计数器, 并可以设置成自由运行 它可以被当成看门狗用于在发生问题时复位整个系统 它由主时钟驱动, 具有早期预警中断功能 ; 在调试模式下, 计数器可以被冻结 系统时基定时器这个定时器是专用于实时操作系统, 也可当成一个标准的递减计数器 它具有下述特性 : 24 位的递减计数器 自动重加载功能 当计数器为 0 时能产生一个可屏蔽系统中断 可编程时钟源 I2C 总线多达 2 个 I2C 总线接口, 能够工作于多主模式或从模式, 支持标准和快速模式 I2C 接口支持 7 位或 10 位寻址,7 位从模式时支持双从地址寻址 通用异步收发器 (UART) UART 接口具有硬件的 CTS 和 RTS 信号管理 所有 UART 接口都可以使用 DMA 操作 串行外设接口 (SPI) 多达 2 个 SPI 接口, 在从或主模式下, 全双工和半双工的通信速率可达 18 兆位 / 秒 3 位的预分频器可产 14 / 64

15 生 8 种主模式频率, 可配置成每帧 8 位或 16 位 所有的 SPI 接口都可以使用 DMA 操作 控制器区域网络 (CAN) CAN 接口兼容规范 2.0A 和 2.0B( 主动 ), 位速率高达 1 兆位 / 秒 它可以接收和发送 11 位标识符的标准帧, 也可以接收和发送 29 位标识符的扩展帧 通用串行总线 (USB) MM32F103 产品, 内嵌一个兼容全速 USB 的设备控制器, 遵循全速 USB 设备 (12 兆位 / 秒 ) 标准, 端点可由软件配置, 具有待机 / 唤醒功能 USB 专用的 48MHz 时钟由内部主 PLL 直接产生 ( 时钟源必须是一个 HSE 晶体振荡器 ) 通用输入输出接口 (GPIO) 每个 GPIO 引脚都可以由软件配置成输出 ( 推挽或开漏 ) 输入( 带或不带上拉或下拉 ) 或复用的外设功能端口 多数 GPIO 引脚都与数字或模拟的复用外设共用 除了具有模拟输入功能的端口, 所有的 GPIO 引脚都有大电流通过能力 在需要的情况下,I/O 引脚的外设功能可以通过一个特定的操作锁定, 以避免意外的写入 I/O 寄存器 在 APB2 上的 I/O 脚可达 18MHz 的翻转速度 ADC( 模拟 / 数字转换器 ) MM32F103 产品内嵌 2 个 12 位的模拟 / 数字转换器 (ADC), 每个 ADC 可用多达 8 个外部通道, 可以实现单次或扫描转换 在扫描模式下, 自动进行在选定的一组模拟输入上的转换 ADC 可以使用 DMA 操作 模拟看门狗功能允许非常精准地监视一路 多路或所有选中的通道, 当被监视的信号超出预置的阀值时, 将产生中断 由通用定时器 (TIMx) 和高级控制定时器 (TIM1) 产生的事件, 可以分别内部级联到 ADC 的触发, 应用程序能使 AD 转换与时钟同步 DAC( 数字 / 模拟转换 ) 数字 / 模拟转换模块 (DAC) 是 12 位数字输入, 电压输出的数字 / 模拟转换器 DAC 可以配置成 8 位或者 12 位模式, 也可以与 DMA 控制器配合使用 DAC 工作在 12 位模式时, 数据可以设置成左对齐, 也可以设置成右对齐 DAC 有 2 个输出通道, 每个通道都有单独的转换器, 可以工作在双 DAC 模式 在此模式下, 可以同步地更新 2 个通道的输出, 这 2 个通道的转换可以同时进行, 也可以分别进行 DAC 主要特征 : 2 个 DAC 转换器 :1 个输出通道对应 1 个转换器 8 位或者 12 位单调输出 12 位模式下数据左对齐或者右对齐 同步更新功能 噪声波形生成 三角波形生成 双 DAC 通道同时或者分别转换 15 / 64

16 每个通道都有 DMA 功能 外部触发转换 温度传感器温度传感器产生一个随温度线性变化的电压, 转换范围在 2.5V < V DDA < 5.5V 之间 温度传感器在内部被连接到 ADC1_IN9 的输入通道上, 用于将传感器的输出转换到数字数值 串行单线 SWD 调试口 (SWJ-DP) 内嵌 ARM 的两线串行调试端口 (SW-DP) ARM 的 SW-DP 接口允许通过串行线调试工具连接到单片机 图 1. MM32F103 模块框图 ICode AHB Flash 接口 Flash CPU DCode System 总线矩阵 AHB SRAM DMA DMA 桥接 1 APB1 桥接 2 APB2 AHB 复位和时钟控制器 (RCC) CRC ADC2 ADC1 UART1 SPI1 TIM1 GPIOA GPIOB GPIOC GPIOD GPIOE EXTI AFIO DAC PWR BKP CAN USB I2C2 I2C1 UART3 UART2 SPI2 IWDG WWDG RTC TIM4 TIM3 TIM2 DMA 请求 16 / 64

17 图 2. 时钟树 OSC_OUT OSC_IN OSC32_IN OSC32_OUT HSI 48 MHz PLLSRC HSE OSC 8-24 MHz LSE OSC khz HSI /4 DM DN PLL /2 /128 /6 PLLXTPRE LSE SW HSI/6 PLLCLK HSE RTCSEL[1:0] CSS SYSCLK RTCCLK to RTC AHB Prescaler /1, USB Prescaler /1,2 /8 APB1 Prescaler /1,2,4,8,16 48MHz Clock Enable (3 bits) TIM2,3,4 If (APB1 Prescaler=1) x 1 else x 2 APB2 Prescaler /1,2,4,8,16 TIM1 timer If (APB2 Prescaler=1) x 1 else x 2 ADC Prescaler /2,4,6,8 USBCLK to USB interface HCLK to AHB bus, core memory and DMA to Cortex System timer FCLK Cortex Free running clock Peripheral Clock Enable (13 bits) to TIM2,3 and 4 Peripheral Clock Enable (3 bits) Peripheral Clock Enable (11 bits) PCLK1 to APB1 peripherals TIMXCLK PCLK2 to APB2 peripherals TIM1CLK to TIM1 Peripheral Clock Enable (1 bit) ADCCLK to ADC MCO LSI 40kHz Main Clock Output LSI /2 PLLCLK HSI HSE SYSCLK IWDGCLK to Independent Watchdog (IWDG) Legend: HSE = high-speed external clock signal HSI = high-speed internal clock signal LSI = low-speed internal clock signal LSE = low-speed external clock signal MCO 17 / 64

18 18 / 引脚定义图 3. MM32F103 LQFP48 引脚分布 DVDD DVSS PB9 PB8 BOOT0 PB7 PB6 PB5 PB4 PB3 PA15 PA14 PA7 PB0 PB1 PB2 PB10 PB11 DVSS DVDD PA6 PA5 PA4 PA3 DVDD DVSS PA13 PA12 PA11 PA10 PA9 PA8 PB15 PB14 PB13 PB12 PD0-OSC_IN PD1-OSC_OUT NRST VSSA VDDA PA0-WKUP PA1 PA2 PC15-OSC32_OUT PC14-OSC32_IN PC13-TAMER-RTC VBAT LQFP48

19 19 / 64 图 4. MM32F103 LQFP64 引脚分布 BOOT0 PB7 PB6 PB5 PB4 PB3 PD2 PC12 PC11 PC10 PA15 PA14 DVDD DVSS PB9 PB8 PD0-OSC_IN PD1-OSC_OUT NRST PC0 PC15-OSC32_OUT PC14-OSC32_IN PC13-TEAMPER-RTC VBAT PC1 PC2 PC3 VSSA VDDA PA0-WKUP PA1 PA2 PA5 PA6 PA7 PC4 PC5 PB0 PB1 PB2 PA4 DVDD DVSS PA3 PB10 PB11 DVSS DVDD PA11 PA10 PA9 PA8 PC9 PC8 PC7 PC6 PB15 PB14 PB13 PB12 DVDD DVSS PA13 PA LQFP64

20 表 3. MM32F103 引脚定义 引脚编码 LQFP LQFP 引脚名称 类 型 I/O 电 平 主功能 默认复用功能 可选的复用功能 重定义功能 1 1 V BAT S V BAT 2 2 PC13-TAM PER-RTC I/O PC13 TAMPER-RTC 3 3 PC14-OSC 32_IN I/O PC14 OSC32_IN 4 4 PC15-OSC 32_OUT I/O PC15 OSC32_OUT 5 5 PD0-OSC_ OSC_I I IN N 6 6 PD1-OSC_ OSC_ O OUT OUT 7 7 NRST I/O NRST - 8 PC0 I/O PC0 ADC2_IN2-9 PC1 I/O PC1 ADC2_IN3-10 PC2 I/O PC2 ADC2_IN4-11 PC3 I/O PC3 ADC2_IN V SSA S V SSA 9 13 V DDA S V DDA PA0-WKUP I/O PA0 ADC1_IN0/WKUP/UART2_CTS/ TIM2_CH1_ETR PA1 I/O PA1 ADC1_IN1/ UART2_RTS/ TIM2_CH PA2 I/O PA2 ADC1_IN2/UART2_TX/TIM2_CH PA3 I/O PA3 ADC1_IN3/UART2_RX/TIM2_CH4-18 DVSS S DVSS - 19 DVDD S DVDD PA4 I/O PA4 ADC1_IN4/DAC1_OUT/SPI1_NSS PA5 I/O PA5 ADC1_IN5/DAC2_OUT/SPI1_SCK PA6 I/O PA6 ADC1_IN6/SPI1_MISO/TIM3_CH1 TIM1_BKIN PA7 I/O PA7 ADC1_IN7/SPI1_MOSI/TIM3_CH2 TIM1_CH1N - 24 PC4 I/O PC4 ADC2_IN6-25 PC5 I/O PC5 ADC2_IN PB0 I/O PB0 ADC2_IN0/TIM3_CH3 TIM1_CH2N PB1 I/O PB1 ADC2_IN1/TIM3_CH4 TIM1_CH3N PB2 I/O PB2/B OOT1 20 / 64

21 引脚编码 I/O 可选的复用功能类 LQFP LQFP 引脚名称电主功能型默认复用功能重定义功能 平 PB10 I/O PB10 I2C2_SCL/UART3_TX TIM2_CH PB11 I/O PB11 I2C2_SDA/UART3_RX TIM2_CH DVSS S DVSS DVDD S DVDD PB12 I/O PB12 SPI2_NSS/I2C2_SMBAI/TIM1_BKIN PB13 I/O PB13 SPI2_SCK/UART3_CTS/TIM1_CH1N PB14 I/O PB14 SPI2_MISO/UART3_RTS/TIM1_CH2N PB15 I/O PB15 SPI2_MOSI/TIM1_CH3N - 37 PC6 I/O PC6 TIM3_CH1-38 PC7 I/O PC7 TIM3_CH2-39 PC8 I/O PC8 TIM3_CH3-40 PC9 I/O PC9 TIM3_CH PA8 I/O PA8 TIM1_CH1/MCO PA9 I/O PA9 UART1_TX/TIM1_CH PA10 I/O PA10 UART1_RX/TIM1_CH PA11 I/O PA11 UART1_CTS/USBDM/CAN_RX/ TIM1_CH PA12 I/O PA12 UART1_RTS/USBDP/CAN_TX/ TIM1_ETR PA13 I/O JTMS WDIO PA DVSS I/O DVSS DVDD I/O DVDD PA14 I/O JTCK/S WCLK PA PA15 I/O JTDI PA15/ TIM2_CH1_ ETR/ SPI1_NSS - 51 PC10 I/O PC10 UART3_TX - 52 PC11 I/O PC11 UART3_RX - 53 PC12 I/O PC12-54 PD2 I/O PD2 TIM3_ETR PB3 I/O JTDO PB3/ TRACESWO /TIM2_CH2/ SPI1_SCK 21 / 64

22 引脚编码 I/O 可选的复用功能类 LQFP LQFP 引脚名称电主功能型默认复用功能重定义功能 平 PB4 I/O PB4/ NJTRS TIM3_CH1/ T SPI1_MISO PB5 I/O PB5 I2C1_SMBAI TIM3_CH2/ SPI1_MOSI PB6 I/O PB6 I2C1_SCL/ TIM4_CH1 UART1_TX PB7 I/O PB7 I2C1_SDA/ TIM4_CH2 UART1_RX BOOT0 I BOOT PB8 I/O PB8 TIM4_CH3 I2C1_SCL/ CAN_RX PB9 I/O PB9 TIM4_CH4 I2C1_SDA/ CAN_TX DVSS S DVSS DVDD S DVDD 1. I = 输入,O = 输出,S = 电源, HiZ = 高阻 22 / 64

23 4. 存储器映像 表 4. 存储器映像 总线 编址范围 大小 外设 备注 0x x FF 4 KB Reserved 0x x FF 1 KB CRC 0x x4002 2FFF 3 KB Reserved AHB APB2 APB1 0x x FF 1 KB Flash 接口 0x x4002 1FFF 3 KB Reserved 0x x FF 1 KB 复位和时钟控制 (RCC) 0x x4002 0FFF 3 KB Reserved 0x x FF 1 KB DMA 0x x4001 FFFF 32 KB Reserved 0x4001 4C00-0x4001 7FFF 13 KB Reserved 0x x4001 4BFF 1 KB Reserved 0x x FF 1 KB Reserved 0x x FF 1 KB Reserved 0x4001 3C00-0x4001 3FFF 1 KB Reserved 0x x4001 3BFF 1 KB UART1 0x x FF 1 KB Reserved 0x x FF 1 KB SPI1 0x4001 2C00-0x4001 2FFF 1 KB TIM1 0x x4001 2BFF 1 KB ADC2 0x x FF 1 KB ADC1 0x4001 1C00-0x FF 2 KB Reserved 0x x4001 1BFF 1 KB GPIOE 0x x FF 1 KB GPIOD 0x x FF 1 KB GPIOC 0x4001 0C00-0x4001 0FFF 1 KB GPIOB 0x x4001 0BFF 1 KB GPIOA 0x x FF 1 KB EXTI 0x x FF 1 KB AFIO 0x x4000 FFFF 32 KB Reserved 0x x4000 7FFF 2 KB Reserved 0x x FF 1 KB DAC 0x x FF 1 KB 电源控制 (PWR) 0x4000 6C00-0x4000 6FFF 1 KB 后备寄存器 (BKP) 0x x4000 6BFF 1 KB Reserved 0x x FF 1 KB CAN 0x x FF 1 KB Reserved 23 / 64

24 总线 编址范围 大小 外设 备注 0x4000 5C00-0x4000 5FFF 1 KB USB 0x x4000 5BFF 1 KB I2C2 0x x FF 1 KB I2C1 0x4000 4C00-0x FF 2 KB Reserved 0x x4000 4BFF 1 KB UART3 0x x FF 1 KB UART2 0x4000 3C00-0x FF 2 KB Reserved 0x x4000 3BFF 1 KB SPI2 0x x FF 1 KB Reserved 0x x FF 1 KB IWWDG 0x4000 2C00-0x4000 2FFF 1 KB WWDG 0x x4000 2BFF 1 KB RTC 0x4000 0C00-0x FF 7 KB Reserved 0x x4000 0BFF 1 KB TIM4 0x x FF 1 KB TIM3 0x x FF 1 KB TIM2 SRAM Flash 0x x3FFF FFFF ~512 MB Reserved 0x x2000 4FFF 20 KB SRAM 0x1FFF FC00-0x1FFF FFFF 1 KB Reserved 0x1FFF F800-0x1FFF FBFF 1 KB Option bytes 0x1FFF x1FFF F7FF 1 KB System memory 0x x1FFF F3FF ~256 MB Reserved 0x x0801 FFFF 128 KB Main Flash memory 0x x07FF FFFF ~128 MB Reserved 主闪存存储器, 系统存储器或 0x x0001 FFFF 128 KB 是 SRAM, 有赖于 BOOT 的配 置 24 / 64

25 5. 电气特性 5.1 测试条件除非特别说明, 所有电压的都以 V SS 为基准 最小和最大数值除非特别说明, 在生产线上通过对 100% 的产品在环境温度 T A =25 C 和 T A =T Amax 下执行的测试 (T Amax 与选定的温度范围匹配 ), 所有最小和最大值将在最坏的环境温度 供电电压和时钟频率条件下得到保证 在每个表格下方的注解中说明为通过综合评估 设计模拟和 / 或工艺特性得到的数据, 不会在生产线上进行测试 ; 在综合评估的基础上, 最小和最大数值是通过样本测试后, 取其平均值再加减三倍的标准分布 ( 平均 ±3 ) 得到 典型数值除非特别说明, 典型数据是基于 T A =25 C 和 V DD =3.3V(2.5V V DD 5.5V 电压范围 ) 这些数据仅用于设计指导而未经测试 典型的 ADC 精度数值是通过对一个标准的批次采样, 在所有温度范围下测试得到,95% 产品的误差小于等于给出的数值 ( 平均 ±2 ) 典型曲线除非特别说明, 典型曲线仅用于设计指导而未经测试 负载电容测量引脚参数时的负载条件示于图 5 中 图 5. 引脚的负载条件 C=50pF 25 / 64

26 5.1.5 引脚输入电压 引脚上输入电压的测量方式示于图 6 中 图 6. 引脚输入电压 VIN 供电方案 图 7. 供电方案 1.8V ~3.6V VBAT 供电开关 后备电路 (32KHz 振荡器, RTC 唤醒电路, 后备寄存器 ) 5x100nF +1x4.7µF VDD 通用 I /O 端口 VDD 1/2/3/4/5 VSS 1/2/3/4/5 调压器 输出 输入 电平转换 IO 逻辑电路 核心电路 (CPU, 数字电路和存储器 ) VDD VDDA 10nF +1µF VSSA ADC 模拟电路 : 振荡器, PLL 等 注 : 上图中的 4.7μF 电容必须连接到 V DD3 26 / 64

27 5.1.7 电流消耗测量 图 8. 电流消耗测量方案 IDD_VBAT VBAT IDD VDD VDDA 5.2 绝对最大额定值加在器件上的载荷如果超过 绝对组最大额定值 列表 ( 表 5 表 6 表 7) 中给出的值, 可能会导致器件永久性地损坏 这里只是给出能承受的最大载荷, 并不意味在此条件下器件的功能性操作无误 器件长期工作在最大值条件下会影响器件的可靠性 表 5. 电压特性 符号描述最小值最大值单位 V DD-V SS 外部主供电电压 ( 包含 V DDA 和 V DD) V IN 在 5V 容忍的引脚上的输入电压 在其它引脚上的输入电压 Vss Vss V ΔV DDx 不同供电引脚之间的电压差 50 V SSx-V SS 不同接地引脚之间的电压差 50 mv V ESD(HBM) ESD 静电放电电压 ( 人体模型 ) 参见 所有的电源 (V DD, V DDA ) 和地 (V SS, V SSA ) 引脚必须始终连接到外部允许范围内的供电系统上 2.I INJ(PIN) 绝对不可以超过它的极限 ( 见表 8), 即保证 V IN 不超过其最大值 如果不能保证 V IN 不超过其最大值, 也要保证在外部限制 I INJ(PIN) 不超过其最大值 当 V IN >V INmax 时, 有一个正向注入电流 ; 当 V IN <V SS 时, 有一个反向注入电流 27 / 64

28 表 6. 电流特性 符号 描述 最大值 单位 I VDD 经过 V DD/V DDA 电源线的总电流 ( 供应电流 ) 150 I VSS 经过 V SS 地线的总电流 ( 流出电流 ) 150 I IO I INJ(PIN) (3) 任意 I/O 和控制引脚上的输出灌电流 25 任意 I/O 和控制引脚上的输出电流 -25 NRST 引脚的注入电流 ±5 HSE 的 OSC_IN 引脚和 LSE 的 OSC_IN 引脚的注入电流 ±5 ma I INJ(PIN) (4) 其他引脚的注入电流 (4) 所有 I/O 和控制引脚上的总注入电流 ±5 ±25 1. 所有的电源 (V DD,V DDA ) 和地 (V SS,V SSA ) 引脚必须始终连接到外部允许范围内的供电系统上 2. I INJ(PIN) 绝对不可以超过它的极限, 即保证 V IN 不超过其最大值 如果不能保证 V IN 不超过其最大值, 也要保证在外部限制 I INJ(PIN) 不超过其最大值 当 V IN >V DD 时, 有一个正向注入电流 ; 当 V IN <V SS 时, 有一个反向注入电流 3. 反向注入电流会干扰器件的模拟性能 参看第 节 4. 当几个 I/O 口同时有注入电流时, I INJ(PIN) 的最大值为正向注入电流与反向注入电流的即时绝对值之和 该结果基于在器件 4 个 I/O 端口上 I INJ(PIN) 最大值的特性 表 7. 温度特性 符号 描述 最大值 单位 T STG 储存温度范围 -65 ~ +150 C T J 最大结温度 150 C 28 / 64

29 5.3 绝对最大额定值工作条件 通用工作条件 表 8. 通用工作条件 符号参数条件最小值最大值单位 f HCLK 内部 AHB 时钟频率 0 48 f PCLK1 内部 APB1 时钟频率 0 48 f PCLK2 内部 APB2 时钟频率 0 48 V DD 标准工作电压 V V DDA 模拟部分工作电压 ( 未使用 ADC) 必须与 V DD 相同模拟部分工作电压 ( 使用 ADC) V BAT 备份部分工作电压 V P D T A T J 功率耗散 温度标号 6:T A=85 C 温度标号 7 (3) :T A=105 C 环境温度 ( 温度标号 6) 环境温度 ( 温度标号 7) 结温度范围 1. 当使用 ADC 时, 参见表 44 LQFP LQFP LQFP32/UFQFN 最大功率耗散 (4) 低功率耗散 最大功率耗散 (4) 低功率耗散 温度标号 温度标号 建议使用相同的电源为 V DD 和 V DDA 供电, 在上电和正常操作期间,V DD 和 V DDA 之间最多允许有 300mV 的差别 3. 如果 T A 较低, 只要 T J 不超过 T Jmax ( 参见第 1 节 ), 则允许更高的 P D 数值 4. 在较低的功率耗散的状态下, 只要 T J 不超过 T J max ( 参见第 1 节 ),T A 可以扩展到这个范围 上电和掉电时的工作条件 下表中给出的参数是在一般的工作条件下测试得出 表 9. 上电和掉电时的工作条件 符号参数条件最小值最大值单位 MHz V mw C C C t VDD V DD 上升速率 0-40 V DD 下降速率 20 μs/v 29 / 64

30 5.3.3 内嵌复位和电源控制模块特性 下表中给出的参数是依据表 8 列出的环境温度下和 V DD 供电电压下测试得出 表 10. 内嵌复位和电源控制模块特性 符号 参数 条件 最小值 典型值 最大值 单位 PLS[3:0]=0000 ( 上升沿 ) 2.6 V PLS[3:0]=0000 ( 下降沿 ) 2.5 V PLS[3:0]=0001 ( 上升沿 ) 2.8 V PLS[3:0]=0001 ( 下降沿 ) 2.7 V PLS[3:0]=0010 ( 上升沿 ) 3.0 V PLS[3:0]=0010 ( 下降沿 ) 2.9 V PLS[3:0]=0011 ( 上升沿 ) 3.2 V PLS[3:0]=0011 ( 下降沿 ) 3.1 V PLS[3:0]=0100 ( 上升沿 ) 3.4 V V PVD 可编程的电压 检测器的电平 选择 PLS[3:0]=0100 ( 下降沿 ) 3.3 V PLS[3:0]=0101 ( 上升沿 ) 3.6 V PLS[3:0]=0101 ( 下降沿 ) 3.5 V PLS[3:0]=0110 ( 上升沿 ) 3.8 V PLS[3:0]=0110 ( 下降沿 ) 3.7 V PLS[3:0]=0111 ( 上升沿 ) 4.0 V PLS[3:0]=0111 ( 下降沿 ) 3.9 V PLS[3:0]=1000 ( 上升沿 ) 4.2 V PLS[3:0]=1000 ( 下降沿 ) 4.1 V PLS[3:0]=1001 ( 上升沿 ) 4.4 V PLS[3:0]=1001 ( 下降沿 ) 4.3 V PLS[3:0]=1010 ( 上升沿 ) 4.6 V PLS[3:0]=1010 ( 下降沿 ) 4.5 V V PVDhyst PVD 迟滞 100 mv V POR/PDR 上电 / 掉电复 位阀值 下降沿 2.4 V 上升沿 2.5 V V PDRhyst T RSTTEMPO PDR 迟滞 100 mv 复位持续时间 ms 1. 产品的特性由设计保证至最小的数值 V POR/PDR 2. 由设计保证, 不在生产中测试 30 / 64

31 5.3.4 内置的参照电压 下表中给出的参数是依据表 8 列出的环境温度下和 V DD 供电电压下测试得出 表 11. 内置的参照电压 符号参数条件最小值典型值最大值单位 V REFINT T S_vrefint 内置参照电压当读出内部参照电压时,ADC 的采样时间 -40 C < T A<+105 C 1.2 V -40 C < T A < +85 C 1.2 V μs 1. 最短的采样时间是通过应用中的多次循环得到 2. 由设计保证, 不在生产中测试 供电电流特性电流消耗是多种参数和因素的综合指标, 这些参数和因素包括工作电压 环境温度 I/O 引脚的负载 产品的软件配置 工作频率 I/O 脚的翻转速率 程序在存储器中的位置以及执行的代码等 电流消耗的测量方法说明, 详见图 8 本节中给出的所有运行模式下的电流消耗测量值, 都是在执行一套精简的代码, 能够得到 Dhrystone2.1 代码等效的结果 最大电流消耗微控制器处于下列条件 : 所有的 I/O 引脚都处于输入模式, 并连接到一个静态电平上 V DD 或 V SS ( 无负载 ) 所有的外设都处于关闭状态, 除非特别说明 闪存存储器的访问时间调整到 f HCLK 的频率 (0~24MHz 时为 0 个等待周期,24~48MHz 时为 1 个等待周期,48~72MHz 时为 2 个等待周期,72~96MHz 时为 3 个等待周期 ) 指令预取功能开启 ( 提示 : 这个参数必须在设置时钟和总线分频之前设置 ) 当开启外设时: f PCLK1 = f HCLK /2,f PCLK2 = f HCLK 表 12 表 13 表 14 中给出的参数, 是依据表 8 列出的环境温度下和 V DD 供电电压下测试得出 31 / 64

32 表 12. 运行模式下的最大电流消耗, 数据处理代码从内部闪存中运行 符号参数条件 f HCLK T A =85 C 最大值 T A=105 C 单位 96MHz MHz 外部时钟, 使能所 有外设 48MHz MHz MHz I DD 运行模式下的供应电流 8MHz MHz ma 72MHz 外部时钟, 关闭所 有外设 48MHz MHz MHz MHz 由综合评估得出, 不在生产中测试 2. 外部时钟为 8MHz, 当 f HCLK >8MHz 时启用 PLL 表 13. 运行模式下的最大电流消耗, 数据处理代码从内部 RAM 中运行 符号参数条件 f HCLK T A =85 C 最大值 T A=105 C 单位 96MHz MHz 外部时钟, 使能所 有外设 48MHz MHz MHz I DD 运行模式下的供应电流 8MHz MHz ma 72MHz 外部时钟, 关闭所 有外设 48MHz MHz MHz MHz 由综合评估得出, 在生产中以 V DDmax 和 f HCLKmax 为条件测试 2. 外部时钟为 8MHz, 当 f HCLK >8MHz 时启用 PLL 32 / 64

33 图 9. 运行模式下典型的电流消耗与频率的对比 (3.3V 供电, 数据处理代码在 RAM 中运行, 使能所有外设 ) 消耗 (ma) 温度 ( C) 96MHz 72MHz 48MHz 36MHz 24MHz 8MHz 图 10. 运行模式下典型的电流消耗与频率的对比 (3.3V 供电, 数据处理代码在 RAM 中运行, 关闭所有外设 ) 消耗 (ma) 温度 ( C) 96MHz 72MHz 48MHz 36MHz 24MHz 8MHz 33 / 64

34 表 14. 睡眠模式下的最大电流消耗, 代码运行在 Flash 或 RAM 中 符号参数条件 f HCLK T A =85 C 最大值 T A=105 C 单位 96MHz MHz 外部时钟, 使能所有 外设 48MHz MHz MHz I DD 睡眠模式下的供应电流 8MHz MHz ma 72MHz 外部时钟, 关闭所有 外设 48MHz MHz MHz MHz 由综合评估得出, 在生产中以 V DDmax 和以 f HCLKmax 使能外设为条件测试 2. 外部时钟为 8MHz, 当 f HCLK >8MHz 时启用 PLL 表 15. 停机和待机模式下的典型和最大电流消耗 f HCLK 最大值单位 符号 参数 条件 低速和高速内部振荡器和 停机模式下的供应电流 高速振荡器处于关闭状态 ( 没有独立看门狗 ) 低速内部振荡器和独立看 门狗处于开启状态 I DD I DD_VBAT 低速内部振荡器处于开启状态, 独立看门狗处于关待机模式下的供应电流闭状态低速内部振荡器和独立看门狗处于关闭状态, 低速振荡器处于关闭状态低速振荡器和 RTC 处于开备份区域的供应电流启状态 1. 典型值是在 T A =25 C 下测试得到 2. 由综合评估得出, 不在生产中测试 V DD= V DD= T A= T A= 3.3V 5V 85 C 105 C μa 34 / 64

35 图 11. 待机模式下的典型电流消耗在 V DD=3.3V( 和 3.6V) 时与温度的对比 消耗 (ua) V 温度 ( C) 典型的电流消耗 MCU 处于下述条件下 : 所有的 I/O 引脚都处于输入模式, 并连接到一个静态电平上 V DD 或 V SS ( 无负载 ) 所有的外设都处于关闭状态, 除非特别说明 闪存存储器的访问时间调整到 f HCLK 的频率 (0~24MHz 时为 0 个等待周期,24~48MHz 时为 1 个等待周期,48~72MHz 时为 2 个等待周期,72~96MHz 时为 3 个等待周期 ) 环境温度和 V DD 供电电压条件列于表 8 指令预取功能开启 ( 提示 : 这个参数必须在设置时钟和总线分频之前设置 ) 当开启外设时: f PCLK1 = f HCLK /4,f PCLK2 = f HCLK /2,f ADCCLK = f PCLK2 /4 35 / 64

36 表 16. 运行模式下的典型电流消耗, 数据处理代码从内部 Flash 中运行 符号参数条件 f HCLK 使能所有外设 典型值 关闭所有外设 单位 96MHz MHz MHz 外部时钟 36MHz MHz MHz I DD 运行模式下的供应电流 8MHz MHz ma 运行于高速内部振荡器 (HSI), 使用 AHB 预分频以减低频率 72MHz MHz MHz MHz MHz MHz 典型值是在 T A =25 C V DD =3.3V 时测试得到 2. 每个模拟部分的 ADC 要增加额外的 0.8mA 电流消耗 在应用环境中, 这部分电流只有在开启 ADC( 设置 ADC_CR2 寄存器的 ADON 位 ) 时才会增加 3. 外部时钟为 8MHz, 当 f HCLK >8MHz 时启用 PLL 表 17. 睡眠模式下的典型电流消耗, 数据处理代码从内部 Flash 或 RAM 中运行 符号参数条件 f HCLK 使能所有外设 典型值 关闭所有外设 单位 96MHz MHz MHz (3) 外部时钟 36MHz MHz MHz I DD 睡眠模式下的供应电流 8MHz MHz ma 运行于高速内部振荡器 (HSI), 使用 AHB 预分频以减低频率 72MHz MHz MHz MHz MHz MHz 典型值是在 T A =25 C V DD =3.3V 时测试得到 36 / 64

37 2. 每个模拟部分的 ADC 要增加额外的 0.8mA 电流消耗 在应用环境中, 这部分电流只有在开启 ADC( 设 置 ADC_CR2 寄存器的 ADON 位 ) 时才会增加 3. 外部时钟为 8MHz, 当 f HCLK >8MHz 时启用 PLL 内置外设电流消耗 内置外设的电流消耗列于表 18,MCU 的工作条件如下 : 所有的 I/O 引脚都处于输入模式, 并连接到一个静态电平上 V DD 或 V SS ( 无负载 ) 所有的外设都处于关闭状态, 除非特别说明 给出的数值是通过测量电流消耗计算得出 - 关闭所有外设的时钟 - 只开启一个外设的时钟 环境温度和 V DD 供电电压条件列于表 8 表 18. 内置外设的电流消耗 内置外设 25 C 时的 典型功耗 单位 内置外设 25 C 时的 典型功耗 单位 TIM GPIOA 0.26 APB1 TIM GPIOB 1.0 I2C GPIOC 0.23 UART GPIOD 0.19 UART ma APB2 GPIOE 0.14 I2C ADC I2C TIM USB 5.45 SPI1 1.9 CAN 0.57 UART ma 1. f HCLK =96MHz, f APB1 = f HCLK /2, f APB2 = f HCLK, 每个外设的预分频系数为默认值 2. ADC 的特殊条件 : f HCLK =56MHz, f APB1 = f HCLK /2, f APB2 = f HCLK, f ADCCLK = f APB2 /4, ADC_CR2 寄存器的 ADON=1 37 / 64

38 5.3.6 外部时钟源特性 来自外部振荡源产生的高速外部用户时钟 下表中给出的特性参数是使用一个高速的外部时钟源测得, 环境温度和供电电压符合表 8 的条件 表 19. 高速外部用户时钟特性 符号参数条件最小值典型值最大值单位 f HSE_ext 用户外部时钟频率 MHz V HSEH OSC_IN 输入引脚高电平电压 0.7V DD V DD V HSEL OSC_IN 输入引脚低电平电压 V SS 0.3V DD V t w(hse) t w(hse) t r(hse) t f(hse) C in(hse) OSC_IN 高或低的时间 OSC_IN 上升或下降的时间 OSC_IN 输入容抗 ns 5 pf DuCy (HSE) 占空比 % I L OSC_IN 输入漏电流 V SS V IN V DD ±1 ua 1. 由设计保证, 不在生产中测试 来自外部振荡源产生的低速外部用户时钟 下表中给出的特性参数是使用一个低速的外部时钟源测得, 环境温度和供电电压符合表 8 的条件 表 20. 低速外部用户时钟特性 符号参数条件最小值典型值最大值单位 F LSE_ext 用户外部时钟频率 KHz V LSEH OSC_IN 输入引脚高电平电压 0.7V DD V DD V LSEL OSC_IN 输入引脚低电平电压 V SS 0.3V DD V t w(lse) t w(lse) t r(lse) t f(lse) C in(lse) OSC_IN 高或低的时间 OSC_IN 上升或下降的时间 OSC_IN 输入容抗 ns 5 pf DuCy (LSE) 占空比 % I L OSC_IN 输入漏电流 V SS V IN V DD ±1 ua 1. 由设计保证, 不在生产中测试 38 / 64

39 图 12. 外部高速时钟源的交流时序图 VHSEH 90% 10% VHSEL tr(hse) tf(hse) tw(hse) tw(hse) t THSE 外部时钟源 fhse_ext OSC_IN I L 图 13. 外部低速时钟源的交流时序图 VLSEH 90% 10% VLSEL tr(lse) tf(lse) tw(lse) tw(lse) t TLSE 外部时钟源 flse_ext OSC32_IN I L 39 / 64

40 使用一个晶体 / 陶瓷谐振器产生的高速外部时钟 高速外部时钟 (HSE) 可以使用一个 8~24MHz 的晶体 / 陶瓷谐振器构成的振荡器产生 本节中所给出的 信息是基于使用下表中列出的典型外部元器件, 通过综合特性评估得到的结果 在应用中, 谐振器和 负载电容必须尽可能地靠近振荡器的引脚, 以减小输出失真和启动时的稳定时间 有关晶体谐振器的详细 参数 ( 频率 封装 精度等 ), 请咨询相应的生产厂商 表 21. HSE 8~24MHz 振荡器特性 符号参数条件最小值典型值最大值单位 f OSC_IN 振荡器频率 MHz R F 反馈电阻 1000 kω C L1 C L2 (3) I 2 建议的负载电容与对应的晶 体串行阻抗 (R S) (4) R S = 30Ω 30 pf HSE 驱动电流 V DD=3.3V, V IN=V SS 30pF 负载 1 ma g m 振荡器的跨导启动 25 ma/v t SU(HSE) (5) 启动时间 V DD 是稳定的 2 ms 1. 谐振器的特性参数由晶体 / 陶瓷谐振器制造商给出 2. 由综合评估得出, 不在生产中测试 3. 对于 C L1 和 C L2, 建议使用高质量的 为高频应用而设计的 ( 典型值为 )5pF~25pF 之间的瓷介电容器, 并挑选符合要求的晶体或谐振器 通常 C L1 和 C L2 具有相同参数 晶体制造商通常以 C L1 和 C L2 的串行组合给出负载电容的参数 在选择 C L1 和 C L2 时, PCB 和 MCU 引脚的容抗应该考虑在内 ( 可以粗略地把引脚与 PCB 板的电容按 10pF 估计 ) 4. 相对较低的 RF 电阻值, 能够可以为避免在潮湿环境下使用时所产生的问题提供保护, 这种环境下产生的泄漏和偏置条件都发生了变化 但是, 如果 MCU 是应用在恶劣的潮湿条件时, 设计时需要把这个参数考虑进去 5. t SU(HSE) 是启动时间, 是从软件使能 HSE 开始测量, 直至得到稳定的 8MHz 振荡这段时间 这个数值是在一个标准的晶体谐振器上测量得到, 它可能因晶体制造商的不同而变化较大 图 14. 使用 8MHz 晶体的典型应用 集成了电容器的谐振器 CL1 OSC_IN fhse 8MHz 谐振器 RF 增益控制 OSC_OUT CL2 使用一个晶体 / 陶瓷谐振器产生的低速外部时钟 低速外部时钟 (LSE) 可以使用一个 kHz 的晶体 / 陶瓷谐振器构成的振荡器产生 本节中所给出的信 40 / 64

41 息是基于使用表 24 中列出的典型外部元器件, 通过综合特性评估得到的结果 在应用中, 谐振器和负载电容必须尽可能地靠近振荡器的引脚, 以减小输出失真和启动时的稳定时间 有关晶体谐振器的详细参数 ( 频率 封装 精度等 ), 请咨询相应的生产厂商 ( 译注 : 这里提到的晶体谐振器就是我们通常说的无源晶振 ) 注意 : 对于 C L1 和 C L2, 建议使用高质量的 5pF~15pF 之间的瓷介电容器, 并挑选符合要求的晶体或谐振器 通常 C L1 和 C L2 具有相同参数 晶体制造商通常以 C L1 和 C L2 的串行组合给出负载电容的参数 负载电容 C L 由下式计算 :C L = C L1 x C L2 / (C L1 + C L2 ) + C stray, 其中 C stray 是引脚的电容和 PCB 板或 PCB 相关的电容, 它的典型值是介于 2pF 至 7pF 之间 警告 : 为了避免超出 C L1 和 C L2 的最大值 (15pF), 强烈建议使用负载电容 C L 7pF 的谐振器, 不能使用负载电容为 12.5pF 的谐振器 例如 : 如果选择了一个负载电容 C L =6pF 的谐振器并且 C stray =2pF, 则 C L1 =C L2 =8pF 表 22. LSE 振荡器特性 (f LSE=32.768kHz) 符号 参数 条件 最小值 典型值 最大值 单位 R F 反馈电阻 5 MΩ C L1 C L2 i 2 建议的负载电容与对应的晶体串行阻抗 (RS) (3) R S = 30Ω 15 pf LSE 驱动电流 V DD=3.3V, V IN=V SS 1.4 ua g m 振荡器的跨导 5 μa/v t SU(HSE) (4) 启动时间 V DD 是稳定的 3 s 1. 由综合评估得出, 不在生产中测试 2. 参见本表格上方的注意和警告段落 3. 选择具有较小 R S 值的高质量振荡器 ( 如 MSIV-TIN32.768kHz), 可以优化电流消耗 详情请咨询晶体制造商 4. t SU(HSE) 是启动时间, 是从软件使能 HSE 开始测量, 直至得到稳定的 8MHz 振荡这段时间 这个数值是在一个标准的晶体谐振器上测量得到, 它可能因晶体制造商的不同而变化较大 图 15. 使用 kHz 晶体的典型应用 集成了电容器的谐振器 CL KHz 谐振器 OSC32_IN OSC32_OUT RF 增益控制 flse CL2 41 / 64

42 5.3.7 内部时钟源特性 下表中给出的特性参数是使用环境温度和供电电压符合表 8 的条件测量得到 高速内部 (HSI) 振荡器 表 23. HSI 振荡器特性 符号参数条件最小值典型值最大值单位 f HSI 频率 48 MHz T A = -40~105 C -5 5 ACC HSI HSI 振荡器的精度 T A = -10~85 C T A = 0~70 C % T A = 25 C -1 1 t SU(HSI) HSI 振荡器启动时间 2 μs I DD(HSI) HSI 振荡器功耗 200 μa 1. V DD = 3.3V, T A = -40~105 C, 除非特别说明 2. 由设计保证, 不在生产中测试 低速内部 (LSI) 振荡器 表 24. LSI 振荡器特性 符号参数条件最小值典型值最大值单位 f LSI t SU(LSI) (3) I DD(LSI) (3) 频率 KHz LSI 振荡器启动时间 60 μs LSI 振荡器功耗 2 μa 1. V DD = 3.3V, T A = -40~105 C, 除非特别说明 2. 由综合评估得出, 不在生产中测试 3. 由设计保证, 不在生产中测试 从低功耗模式唤醒的时间表 25 列出的唤醒时间是在一个 8MHz 的 HSI 振荡器的唤醒阶段测量得到 唤醒时使用的时钟源依当前的操作模式而定 : 停机或待机模式 : 时钟源是振荡器 睡眠模式 : 时钟源是进入睡眠模式时所使用的时钟所有的时间是使用环境温度和供电电压符合表 8 的条件测量得到 表 25. 低功耗模式的唤醒时间 符号参数条件最大值单位 t WUSLEEP 从睡眠模式唤醒使用 HSI 时钟唤醒 1.8 t WUSTOP 从停机模式唤醒 ( 调压器处 于运行模式 ) HSI 时钟唤醒 = 2μs 5.4 μs t WUSTDBY 从待机模式唤醒 HSI 时钟唤醒 = 2μs 调压器从关闭模式唤醒时间 = 38μs / 64

43 1. 唤醒时间的测量是从唤醒事件开始至用户程序读取第一条指令 PLL 特性 表 26 列出的参数是使用环境温度和供电电压符合表 8 的条件测量得到 表 26. PLL 特性 符号 参数 数值 最小值典型值最大值 单位 f PLL_IN PLL 输入时钟 8 24 MHz PLL 输入时钟占空比 % f PLL_OUT PLL 倍频输出时钟 MHz t LOCK PLL 锁相时间 100 μs 1. 由设计保证, 不在生产中测试 2. 需要注意使用正确的倍频系数, 从而根据 PLL 输入时钟频率使得 f PLL_OUT 处于允许范围内 存储器特性闪存存储器除非特别说明, 所有特性参数是在 T A = -40~105 C 得到 表 27. 闪存存储器特性 符号 参数 条件 最小值 典型值 最大值 单位 t prog 16 位的编程时间 T A = -40~105 C μs t ERASE 页 (1K 字节 ) 擦除时间 T A = -40~105 C 4 6 ms t ME 整片擦除时间 T A = -40~105 C ms 读模式,f HCLK=96MHz, 2 个等待周期,V DD=3.3V 20 ma I DD 供电电流 写 / 擦除模式, f HCLK=96MHz,V DD=3.3V 5 ma 掉电模式 / 停机, V DD=3.3~3.6V 50 μa V prog 编程电压 V 1. 由设计保证, 不在生产中测试 表 28. 闪存存储器寿命和数据保存期限 符号参数条件最小值典型值最大值单位 N END 寿命 ( 译注 : 擦 写次数 ) T A = -40~85 C( 尾缀为 6) T A = -40~105 C( 尾缀为 7) 10 千次 T A = 85 C 时,1000 次擦写之后 30 t RET 数据保存期限 T A = 105 C,1000 次擦写之后 10 年 T A = 55 C,1 万次擦写之后 由综合评估得出, 不在生产中测试 43 / 64

44 2. 循环测试均是在整个温度范围下进行 EMC 特性敏感性测试是在产品的综合评估时抽样进行测试的 功能性 EMS( 电磁敏感性 ) 当运行一个简单的应用程序时 ( 通过 I/O 端口闪烁 2 个 LED), 测试样品被施加 2 种电磁干扰直到产生错误, LED 闪烁指示了错误的产生 静电放电 (ESD)( 正放电和负放电 ) 施加到芯片所有的引脚直到产生功能性错误 这个测试符合 IEC 标准 FTB: 在 V DD 和 V SS 上通过一个 100pF 的电容施加一个瞬变电压的脉冲群 ( 正向和反向 ) 直到产生功能性错误 这个测试符合 IEC 标准 芯片复位可以使系统恢复正常操作 测试结果列于下表中 这是基于应用笔记 AN1709 中定义的 EMS 级别和类型进行的测试 表 29. EMS 特性 符号参数条件级别 / 类型 V FESD 施加到任一 I/O 脚, 从而导致功能错误的电压极限 V DD=3.3V,T A=+25 C, f HCLK=96MHz 符合 IEC B V EFTB 在 V DD 和 V SS 上通过 100pF 的电容施加的 导致功能错误的瞬变脉冲群电压极限 V DD=3.3V,T A=+25 C, f HCLK=96MHz 符合 IEC A 设计牢靠的软件以避免噪声的问题在器件级进行 EMC 的评估和优化, 是在典型的应用环境中进行的 应该注意的是, 好的 EMC 性能与用户应用和具体的软件密切相关 因此, 建议用户对软件实行 EMC 优化, 并进行与 EMC 有关的认证测试 软件建议软件的流程中必须包含程序跑飞的控制, 如 : 被破坏的程序计数器 意外的复位 关键数据被破坏 ( 控制寄存器等 ) 认证前的试验很多常见的失效 ( 意外的复位和程序计数器被破坏 ), 可以通过人工地在 NRST 上引入一个低电平或在晶振引脚上引入一个持续 1 秒的低电平而重现 在进行 ESD 测试时, 可以把超出应用要求的电压直接施加在芯片上, 当检测到意外动作的地方, 软件部分需要加强以防止发生不可恢复的错误电磁干扰 (EMI) 在运行一个简单的应用程序时 ( 通过 I/O 端口闪烁 2 个 LED), 监测芯片发射的电磁场 这个发射测试符合 44 / 64

45 SAE J1752/3 标准, 这个标准规定了测试板和引脚的负载 表 30. EMI 特性 符号参数条件监测的频段 最大值 (f HSE/f HCLK) 8/48MHz 8/96MHz 单位 S EMI 峰值 V DD=3.3V,T A=25 C, LQFP100 封装 符合 SAE J1752/3 0.1~30MHz ~130MHz MHz~1GHz SAM EMI 级别 4 4 dbμv 绝对最大值 ( 电气敏感性 ) 基于三个不同的测试 (ESD,LU), 使用特定的测量方法, 对芯片进行强度测试以决定它的电气敏感性方面的性能 静电放电 (ESD) 静电放电 ( 一个正的脉冲然后间隔一秒钟后一个负的脉冲 ) 施加到所有样品的所有引脚上, 样品的大小与芯片上供电引脚数目相关 (3 片 x(n+1) 供电引脚 ) 这个测试符合 JESD22-A114/C101 标准 表 31. ESD 绝对最大值 符号参数条件类型最大值单位 V ESD(HBM) 静电放电电压 ( 人体模型 ) V ESD(CDM) 静电放电电压 ( 充电设备模型 ) T A=+25 C, 符合 JESD22-A114 T A=+25 C, 符合 JESD22-C II 500 V 1. 由综合评估得出, 不在生产中测试 静态栓锁 为了评估栓锁性能, 需要在 6 个样品上进行 2 个互补的静态栓锁测试 : 为每个电源引脚, 提供超过极限的供电电压 在每个输入 输出和可配置的 I/O 引脚上注入电流 这个测试符合 EIA/JESD 78A 集成电路栓锁标准 表 32. 电气敏感性 符号参数条件类型 LU 静态栓锁类 T A=+105 C, 符合 JESD 78A II 类 A 45 / 64

46 I/O 端口特性 通用输入 / 输出特性 除非特别说明, 下表列出的参数是按照表 8 的条件测量得到 所有的 I/O 端口都是兼容 CMOS 和 TTL 表 33. I/O 静态特性 符号参数条件最小值典型值最大值单位 V IL 输入低电平电压 TTL 端口 V IH 输入高电平电压 2 V DD+0.5 V IL 输入低电平电压 V DD CMOS 端口 V IH 输入高电平电压 0.65V DD V DD+0.5 V hys I/O 脚施密特触发器电压迟滞 10%V DD mv V V I lkg 输入漏电流 3 μa R PU R PD (3) 弱上拉等效电阻 (3) 弱下拉等效电阻 V IN = V SS V IN = V DD C IO I/O 引脚的电容 10 pf kω 1. 施密特触发器开关电平的迟滞电压 由综合评估得出, 不在生产中测试 2. 如果在相邻引脚有反向电流倒灌, 则漏电流可能高于最大值 3. 上拉和下拉电阻是设计为一个真正的电阻串联一个可开关的 PMOS/NMOS 实现 这个 PMON/NMOS 开关的电阻很小 ( 约占 10%) 所有 I/O 端口都是 CMOS 和 TTL 兼容 ( 不需软件配置 ), 它们的特性考虑了多数严格的 CMOS 工艺或 TTL 参数 : 对于 V IH : - 如果 V DD 是介于 [2.50V~3.08V]; 使用 CMOS 特性但包含 TTL - 如果 V DD 是介于 [3.08V~3.60V]; 使用 TTL 特性但包含 CMOS 对于 V IL : - 使用 CMOS 特性但包含 TTL 输出驱动电流 GPIO( 通用输入 / 输出端口 ) 可以吸收或输出多达 +/-8mA 电流, 并且吸收 +20mA 电流 ( 不严格的 V OL ) 在用户应用中,I/O 脚的数目必须保证驱动电流不能超过 5.2 节给出的绝对最大额定值 : 所有 I/O 端口从 V DD 上获取的电流总和, 加上 MCU 在 V DD 上获取的最大运行电流, 不能超过绝对最大额定值 I VDD ( 参见表 6) 所有 I/O 端口吸收并从 V SS 上流出的电流总和, 加上 MCU 在 V SS 上流出的最大运行电流, 不能超过绝对最大额定值 I VSS ( 参见表 6) 46 / 64

47 输出电压除非特别说明, 表 34 列出的参数是使用环境温度和 V DD 供电电压符合表 8 的条件测量得到 所有的 I/O 端口都是兼容 CMOS 和 TTL 的 表 34. 输出电压特性 符号参数条件最小值最大值单位 V OL 输出低电平, 当 8 个引脚同时吸收电流 TTL 端口,I IO=+8mA 0.5 V OH 输出高电平, 当 8 个引脚同时输出电流 2.7V < V DD < 3.6V 0.8V DD V OL 输出低电平, 当 8 个引脚同时吸收电流 CMOS 端口,I IO=+8mA 0.5 V OH (3) V OL 输出高电平, 当 8 个引脚同时输出电流输出低电平, 当 8 个引脚同时吸收电流 2.7V < V DD < 3.6V I IO = +20mA 0.8V DD 0.5 V V OH (3) 输出高电平, 当 8 个引脚同时输出电流 2.7V < V DD < 3.6V 0.8V DD V OL (3) 输出低电平, 当 8 个引脚同时吸收电流 I IO = +6mA 0.5 V OH (3) 输出高电平, 当 8 个引脚同时输出电流 2V < V DD < 2.7V 0.8V DD 1. 芯片吸收的电流 I IO 必须始终遵循表中给出的绝对最大额定值, 同时 I IO 的总和 ( 所有 I/O 脚和控制脚 ) 不能超过 I VSS 2. 芯片输出的电流 I IO 必须始终遵循表中给出的绝对最大额定值, 同时 I IO 的总和 ( 所有 I/O 脚和控制脚 ) 不能超过 I VDD 3. 由综合评估得出, 不在生产中测试 输入输出交流特性输入输出交流特性的定义和数值分别在图 16 和表 35 给出 除非特别说明, 表 35 列出的参数是使用环境温度和供电电压符合表 8 的条件测量得到 47 / 64

48 表 35. 输入输出交流特性 MODEx[1:0] 的配置 符号参数条件最小值最大值单位 f max(io)out 最大频率 C L=50pF, V DD=2~3.6V 2 MHz 10 (2MHz) t f(io)out t r(io)out 输出高至低电平的下降 时间 输出低至高电平的上升 时间 C L=50pF, V DD=2~3.6V 125 (3) ns 125 (3) f max(io)out 最大频率 C L=50pF, V DD=2~3.6V 10 MHz 01 (10MHz) t f(io)out t r(io)out 输出高至低电平的下降时间输出低至高电平的上升时间 C L=50pF, V DD=2~3.6V 25 (3) ns 25 (3) C L=30pF, V DD=2.7~3.6V 50 f max(io)out 最大频率 C L=50pF, V DD=2.7~3.6V 30 MHz C L=50pF,V DD=2~2.7V (50MHz) t f(io)out 输出高至低电平的下降 时间 C L=30pF, V DD=2.7~3.6V 5 C L=50pF, V DD=2.7~3.6V 8 C L=50pF, V DD=2~2.7V 12 t r(io)out 输出低至高电平的上升时间 C L=30pF, V DD=2.7~3.6V 5 C L=50pF, V DD=2.7~3.6V 8 C L=50pF, V DD=2~2.7V 12 ns t EXTIpw EXTI 控制器检测到外部信号的脉冲宽度 I/O 端口的速度可以通过 MODEx[1:0] 配置 参见 MM32F103 参考手册中有关 GPIO 端口配置寄存器的说明 2. 最大频率在图 23 中定义 3. 由设计保证, 不在生产中测试 图 16. 输入输出交流特性定义 90% 10% 50% 50% 外部输出负载是 50pF tr (IO)out 10% 90% tr (IO)out T 如果 ((tr + tf) 2/3)T, 并且占空比是 (45 ~ 55%) 当负载为 50pF 时, 达到最大的频率 48 / 64

49 NRST 引脚特性 NRST 引脚输入驱动使用 CMOS 工艺, 它连接了一个不能断开的上拉电阻,R PU ( 参见表 33) 除非特别说明, 表 36 列出的参数是使用环境温度和 V DD 供电电压符合表 8 的条件测量得到 表 36. NRST 引脚特性 符号参数条件最小值典型值最大值单位 V IL(NRST) V IH(NRST) NRST 输入低电平电压 NRST 输入高电平电压 2 V DD+0.5 V V hys(nrst) NRST 施密特触发器电压迟滞 0.1V DD mv R PU 弱上拉等效电阻 V IN = V SS kω V F(NRST) V NF(NRST) NRST 输入滤波脉冲 100 ns NRST 输入非滤波脉冲 由设计保证, 不在生产中测试 2. 上拉电阻是设计为一个真正的电阻串联一个可开关的 PMOS 实现 这个 PMOS/NMOS 开关的电阻很小 ( 约占 10%) 图 17. 建议的 NRST 引脚保护 外部复位电路 VDD NRST RPU 滤波器 内部复位 0.1µF 1. 复位网络是为了防止寄生复位 2. 用户必须保证 NRST 引脚的电位能够低于表 36 中列出的最大 V IL(NRST) 以下, 否则 MCU 不能得到复位 TIM 定时器特性表 37 列出的参数由设计保证 有关输入输出复用功能引脚 ( 输出比较 输入捕获 外部时钟 PWM 输出 ) 的特性详情, 参见第 节 49 / 64

50 表 37. TIMx 特性 符号参数条件最小值最大值单位 t res(tim) 定时器分辨时间 1 t TIMxCLK f TIMxCLK=96MHz 10.4 ns f EXT CH1 至 CH4 的定时器外部 时钟频率 0 f TIMxCLK/2 f TIMxCLK=96MHz 0 48 MHz Res TIM 定时器分辨率 16 位 t COUNTER 当选择了内部时钟时,16 位计数器时钟周期 t TIMxCLK f TIMxCLK=96MHz μs t MAX_COUNT 最大可能的计数 x t TIMxCLK f TIMxCLK =96MHz 44.7 s 1. TIMx 是一个通用的名称, 代表 TIM1~TIM 通信接口 I2C 接口特性除非特别说明, 表 38 列出的参数是使用环境温度,f PCLK1 频率和 V DD 供电电压符合表 8 的条件测量得到 MM32F103 的 I2C 接口符合标准 I2C 通信协议, 但有如下限制 :SDA 和 SCL 不是 真 开漏的引脚, 当配置为开漏输出时, 在引出脚和 V DD 之间的 PMOS 管被关闭, 但仍然存在 I2C 接口特性列于表 38, 有关输入输出复用功能引脚 (SDA 和 SCL) 的特性详情, 参见第 节 表 38. I2C 接口特性 符号 参数 标准 I2C 快速 I2C 最小值最大值最小值最大值 单位 t w(scll) SCL 时钟低时间 t w(sclh) SCL 时钟高时间 μs t su(sda) SDA 建立时间 t h(sda) SDA 数据保持时间 0 (3) 0 (4) 900 (3) t r(sda) t r(scl) SDA 和 SCL 上升时间 C b 300 ns t f(sda) t f(scl) SDA 和 SCL 下降时间 t h(sta) 开始条件保持时间 t su(sta) 重复的开始条件建立时间 t su(sto) 停止条件建立时间 μs t w(sto:sta) 停止条件至开始条件的时间 ( 总线 空闲 ) C b 每条总线的容性负载 pf 1. 由设计保证, 不在生产中测试 2. 为达到标准模式 I2C 的最大频率,f PCLK1 必须大于 2MHz 为达到快速模式 I2C 的最大频率,f PCLK1 必须 50 / 64

51 大于 4MHz 3. 如果不要求拉长 SCL 信号的低电平时间, 则只需满足开始条件的最大保持时间 4. 为了跨越 SCL 下降沿未定义的区域, 在 MCU 内部必须保证 SDA 信号上至少 300ns 的保持时间 图 18. I2C 总线交流波形和测量电路 VDD VDD I2C 总线 4.7KΩ 4.7KΩ 100Ω 100Ω SDA SCL 重复的开始条件 开始条件 SDA tsu(sta) 开始条件 tf(sda) tr(sda) tsu(sda) 停止条件 tsu(sta:sto) th(sta) tw(sckl) th(sda) SCL tw(sckh) tr(sck) tf(sck) tsu(sto) 1. 测量点设置于 CMOS 电平 :0.3V DD 和 0.7V DD 表 39. SCL 频率 (f PCLK1 = 36MHz,V DD = 3.3V) f SCL(kHz) I2C 寄存器数值 RP = 4.7kΩ R P = 外部上拉电阻,f SCL = I2C 速度 2. 对于 200kHz 左右的速度, 速度的误差是 ±5% 对于其它速度范围, 速度的误差是 ±2% 这些变化取决于设计中外部元器件的精度 SPI 接口特性除非特别说明, 表 40 列出的参数是使用环境温度,f PCLKx 频率和 V DD 供电电压符合表 8 的条件测量得到 有关输入输出复用功能引脚 (NSS SCK MOSI MISO) 的特性详情, 参见第 节 51 / 64

52 表 40. SPI 特性 符号参数条件最大值最小值单位 f SCK1/t c(sck) SPI 时钟频率 主模式 0 36 从模式 0 18 MHz t r(sck) t f(sck) t su(nss) t h(nss) SPI 时钟上升和下降时间负载电容 :C=30pF 8 NSS 建立时间从模式 4t PCLK NSS 保持时间从模式 73 t w(sckh) t w(sckl) SCK 高和低的时间 主模式,f PCLK = 36MHz, 预分频系数 = t su(mi) t su(si) t h(mi) t h(si) 数据输入建立时间, 主模式 SPI1 1 数据输入建立时间, 从模式 1 数据输入保持时间, 主模式 SPI1 1 数据输入保持时间, 从模式 3 ns t a(so) (3) 数据输出访问时间 从模式,f PCLK = 36MHz, 预分频系数 = 从模式,f PCLK = 24MHz 4t PCLK t dis(so) (4) t v(so) t v(mo) 数据输出禁止时间从模式 10 数据输出有效时间从模式 ( 使能边沿之后 ) 25 数据输出有效时间主模式 ( 使能边沿之后 ) 3 t h(so) t h(mo) 数据输出保持时间 从模式 ( 使能边沿之后 ) 25 主模式 ( 使能边沿之后 ) 4 1. 重映射的 SPI1 特性需要进一步确定 2. 由综合评估得出, 不在生产中测试 3. 最小值表示驱动输出的最小时间, 最大值表示正确获得数据的最大时间 4. 最小值表示关闭输出的最小时间, 最大值表示把数据线置于高阻态的最大时间 52 / 64

53 图 19. SPI 时序图 从模式和 CPHA=0 CPOL = 1 CPHA=0 CPOL = 0 MISO (from master) MOSI (from slave) NSS (to slave) MSBit MSBit LSBit LSBit CAPTURE STROBE 图 20. SPI 时序图 从模式和 CPHA=1 CPOL = 1 CPHA=1 CPOL = 0 MISO (from master) MOSI (from slave) NSS (to slave) MSBit MSBit LSBit LSBit CAPTURE STROBE 1. 测量点设置于 CMOS 电平 :0.3V DD 和 0.7V DD 53 / 64

54 图 21. SPI 时序图 主模式 NSS 输入 高电平 SCK 输入 CPHA = 0 CPOL = 0 CPHA = 0 CPOL = 1 tc(sck) SCK 输入 CPHA = 1 CPOL = 0 CPHA = 1 CPOL = 1 tsu(mi) tw(sckh) tw(sckl) tr(sck) tf(sck) MISO 输入 输入最高位输入第 6~1 位输入最低位 th(m) MOSI 输出 输出最高位输出第 6~1 位输出最低位 tv(mo) th(mo) 1. 测量点设置于 CMOS 电平 :0.3V DD 和 0.7V DD USB 特性 表 41. USB 启动时间 符号 参数 最大值 单位 t STARTUP USB 收发器启动时间 1 μs 1. 由设计保证, 不在生产中测试 表 42. USB 直流特性 符号参数条件最小值 V DD V DI (4) V CM (4) V SE (4) USB 操作电压 输入电平 差分输入灵敏度 I(USBDP,USBDM) 0.2 最大值 差分共模范围包含 V DI 范围 单端接收器阀值 输出电平 V OL 静态输出低电平 1.5kΩ 的 R L 接至 3.6V (5) 0.3 V OH 静态输出高电平 15kΩ 的 R L 接至 V SS (5) 单位 V V 1. 所有的电压测量都是以设备端地线为准 54 / 64

55 2. 为了与 USB 2.0 全速电气规范兼容,USBDP(D+) 引脚必须通过一个 1.5kΩ 电阻接至 3.0~3.6V 电压 3. MM32F103 的正确 USB 功能可以在 2.7V 得到保证, 而不是在 2.7~3.0V 电压范围下降级的电气特性 4. 由综合评估保证, 不在生产中测试 5. R L 是连接到 USB 驱动器上的负载 图 22. USB 时序 : 数据信号上升和下降时间定义 差分数据线 VCRS 交叉点 VSS tf tr 表 43. USB 全速电气特性 符号参数条件最大值最小值单位 t r t f 上升时间 下降时间 C L 50pF 4 20 ns C L 50pF 4 20 ns t rfm 上升下降时间匹配 t r / t f % V CRS 输出信号交叉电压 V 1. 由设计保证, 不在生产中测试 2. 测量数据信号从 10% 至 90% 更多详细信息, 参见 USB 规范第 7 章 (2.0 版 ) CAN( 控制器局域网络 ) 接口有关输入输出复用功能引脚 (CAN_TX 和 CAN_RX) 的特性详情, 参见第 节 位 ADC 特性除非特别说明, 表 44 的参数是使用符合表 8 的条件的环境温度 f PCLK2 频率和 V DDA 供电电压测量得到 注 : 建议在每次上电时执行一次校准 表 44. ADC 特性 符号 参数 条件 最小值 典型值 最大值 单位 V DDA 供电电压 V V REF+ 正参考电压 3 V DDA V f ADC ADC 时钟频率 15 MHz f S 采样速率 1 MHz f TRIG 外部触发频率 f ADC = 15MHz khz 1/f ADC 55 / 64

56 符号参数条件最小值典型值最大值单位 0(V SSA 或 V AIN (3) 转换电压范围 V REF- 连接 VREF+ V 到地 ) R AIN 外部输入阻抗参见公式 1 和表 46 kω R ADC 采样开关电阻 kω C ADC 内部采样和保持电容 pf t CAL 校准时间 f ADC = 15MHz μs 1/f ADC t lat 注入触发转换时延 f ADC = 15MHz μs 1/f ADC t latr 常规触发转换时延 f ADC = 15MHz μs 1/f ADC t S 采样时间 f ADC = 15MHz μs 1/f ADC t STAB 上电时间 μs t CONV 总的转换时间 ( 包括采样时间 ) f ADC = 15MHz μs 14~252( 采样 ts+ 逐步逼近 12.5) 1/f ADC 1. 由综合评估保证, 不在生产中测试 2. 由设计保证, 不在生产中测试 3. 在 LQFP48 和 LQFP64 封装产品中,V REF+ 在内部连接到 V DDA,V REF - 在内部连接到 V SSA TFBGA64 封装的产品中具有 V REF 引脚但没有 V REF 引脚 (V REF - 在内部连接到 V SSA ) 详见表 3 和图 4 4. 对于外部触发, 必须在表 46 列出的时延中加上一个延迟 1/f PCLK2 公式 1: 最大 R AIN 公式 T S R AIN < f ADC C ADC In(2 N+2 ) R ADC 上述公式 ( 公式 1) 用于决定最大的外部阻抗, 使得误差可以小于 1/4 LSB 其中 N=12( 表示 12 位分辨率 ) 表 45. f ADC=15MHz 时的最大 R AIN T S( 周期 ) t S(μs) 最大 R AIN(kΩ) 由设计保证, 不在生产中测试 56 / 64

57 表 46. ADC 精度 局限的测试条件 符号参数测试条件典型值最大值单位 ET 综合误差 ±15 ±18 EO EG ED 偏移误差增益误差微分线性误差 f PCLK2=60MHz, f ADC =15MHz,R AIN <10kΩ, V DDA=3~3.6V,T A=25 C 测量是在 ADC 校准之后进行的 ±3 ±6 ±10 ±5 ±8 ±11 EL 积分线性误差 ±11 ±13 LSB 1. ADC 的直流精度数值是在经过内部校准后测量的 2. ADC 精度与反向注入电流的关系 : 需要避免在任何标准的模拟输入引脚上注入反向电流, 因为这样会显著地降低另一个模拟输入引脚上正在进行的转换精度 建议在可能产生反向注入电流的标准模拟引脚上,( 引脚与地之间 ) 增加一个肖特基二极管 如果正向的注入电流, 只要处于第 节中给出的 I INJ(PIN) 和 ΣI INJ(PIN) 范围之内, 就不会影响 ADC 精度 3. 由综合评估保证, 不在生产中测试 图 23. 使用 ADC 典型的连接图 采样和保持 ADC 转换器 VAIN RAIN AINx Cparasitic RADC CADC 12 位转换器 寄生电容 1. 有关 R AIN R ADC 和 C ADC 的数值, 参见表 C parasitic 表示 PCB( 与焊接和 PCB 布局质量相关 ) 与焊盘上的寄生电容 ( 大约 7pF) 较大的 C parasitic 数值将降低转换的精度, 解决的办法是减小 f ADC PCB 设计建议电源的去藕必须按照下图连接 图中的 10nF 电容必须是瓷介电容 ( 好的质量 ), 它们应该尽可能地靠近 MCU 芯片 57 / 64

58 图 24. 供电电源和参考电源去藕线路 V DDA 1 µf // 10 nf V SSA 温度传感器特性 表 47. 温度传感器特性 符号参数最小值典型值最大值单位 T L Avg_Slope V 25 t START V SENSE 相对于温度的线性度 ±1.5 C 平均斜率 4.78 mv/ C 在 25ºC 时的电压 1.4 V 建立时间 10 μs T S_temp (3) 当读取温度时,ADC 采样时间 μs 1. 由综合评估保证, 不在生产中测试 2. 由设计保证, 不在生产中测试 3. 最短的采样时间可以由应用程序通过多次循环决定 DAC 特性 表 48. DAC 特性 符号 参数 注释 最小值 典型值 最大值 单位 V DDA 模拟供电电压 V V REF+ 参考供电电压 V REF+ 必须总是小于 V DDA 3 V DDA V V SSA 地 0 0 V R LOAD 有 Buffer 时,V SSA 上的阻抗有 Buffer 时,V DDA 上的阻抗 KΩ KΩ 无 Buffer 时,DAC_OUT 与 R O 无 Buffer 时的输出阻抗 V SS 之间的阻抗最小为 KΩ 1.5MΩ C LOAD 负载 有 Buffer 时,DAC_OUT 上 的最大负载 pf 58 / 64

59 符号参数注释最小值典型值最大值单位 DAC_OUTmin 有 Buffer 时,DAC_OUT 上的最低电压 给 DAC 一个最大输出偏移, 它相当于在 V REF+ = 3.6V 时给一个 12 位的 0x0E0 ~ V 0xF1C 之间的输入或在 DAC_OUTmax 有 Buffer 时,DAC_OUT 上的最高电压 V REF+ = 2.4V 时给一个 12 位的 0x155 ~ 0xEAB 之间的输入 V DAC_OUTmin DAC_OUTmax 无 Buffer 时,DAC_OUT 上的最低电压无 Buffer 时,DAC_OUT 上的最高电压 给 DAC 一个最大输出偏移 mv V I DDVREF+ 休眠模式 ( 待机模式 ) 下, DAC 直流电流损耗 无负载,V REF+ = 3.6V, 输入最差值 0x0E4 时的直流损耗 μa I DDA 休眠模式 ( 待机模式 ) 下, DAC 直流电流损耗 无负载下, 输入中间值 0x800 无负载,V REF+ = 3.6V, 输入最差值 0xF1C 时的直 μa μa 流损耗 DNL INL 差分线性, 两个连续值 (LSB) 之间的差异 非线性积分 DAC 配置为 10Bit LSB DAC 配置为 12Bit ±2 LSB DAC 配置为 10Bit LSB DAC 配置为 12Bit ±4 LSB DAC 配置为 12Bit Offset Gain error t SETTLING 偏移误差 (0x800 的测量值与理想值 V REF+/2 之间的差异 ) DAC 配置为 10Bit, V REF+=3.6V DAC 配置为 12Bit, V REF+=3.6V 增益误差 DAC 配置为 12Bit % 建立时间 C LOAD 50pF, R LOAD 5kΩ 4 μs Update rate t WAKEUP 当输入一最小变量时 ( 输入值以单 BIT 累加 ), DAC_OUT 的最大频率变化关断状态下的唤醒时间 ( 在 DAC 控制寄存器内配置 ENx) C LOAD 50pF, R LOAD 5kΩ 1 MS/s C LOAD 50pF, R LOAD 5kΩ μs PSRR+ 供电抑制比 (V DDA)( 静态 直流测量 ) 无 R LOAD, C LOAD=50pF db 1. 设计担保, 非产品测试 2. 初步数值 59 / 64

60 图 Bit 带缓冲 / 不带缓冲 DAC 带缓冲 / 不带缓冲的 DAC 缓冲器 RLOAD 12 位数模转换器 DACx_OUT CLOAD 60 / 64

61 6. 封装特性 6.1 封装 LQFP64 图 26. LQFP64,64 脚低剖面方形扁平封装图 1. 图不是按照比例绘制 2. 尺寸单位为毫米 毫米 标号 最小值 典型值 最大值 A 1.60 A A b c D D E E e 0.5 K L L N 引脚数目 = / 64

62 6.2 封装 LQFP48 图 27. LQFP48,48 脚低剖面方形扁平封装图 1. 图不是按照比例绘制 2. 尺寸单位为毫米 毫米 标号 最小值 典型值 最大值 A 1.60 A A b c D D E E e 0.5 K L L N 引脚数目 = / 64

63 7. 型号命名 MM32 F 103 C 6 T x Device family MM32 = ARM-based 32-bit microcontroller Product type F = General-purpose Sub-family 103 = MM32F103xx Pin count R = 64 Pins C = 48 Pins User code memory size B = 128 K Bytes 6 = 64 K Bytes Package T = LQFP Options TR = tape and reel packing 63 / 64

64 8. 修改记录 版本内容日期 V1.5 Release version 2015/11/18 V1.6 修改全文格式页眉页脚, 更改图表 2016/02/26 V2.0 删除表 3 中 ADC 引脚描述 2016/07/06 V2.1 删除表 3 中 UART1_CK\UART2_CK\UART3_CK 2016/07/22 V2.2 修改表 1 等错误 2016/09/14 V2.3 添加第七章型号命名 2016/10/14 V2.4 修改语句错误 2016/12/22 V2.5 修改表 15 等错误 2017/2/9 V2.6 修改存储器映像表和引脚图 2017/3/7 V2.7 修改封装尺寸, 所有图片替换成矢量图 2017/5/4 V2.8 添加 小节待机模式的描述 2017/7/4 64 / 64