微机原理接口与汇编模拟试题一参考答案一单项选择题 1.B. 2.C. 3.D. 4.D.5.C. 6.D. 7.B. 8.C. 9.B. 10.C 11.C.12.C.13.D.14.A.15.C. 二填空题 H 2. 主频 4 3. 独立编址统一编

Size: px

Start display at page:

Download "微机原理接口与汇编模拟试题一参考答案一单项选择题 1.B. 2.C. 3.D. 4.D.5.C. 6.D. 7.B. 8.C. 9.B. 10.C 11.C.12.C.13.D.14.A.15.C. 二填空题 H 2. 主频 4 3. 独立编址统一编"

婞向
4 years ago
Views:

1 微机原理接口与汇编模拟试题一参考答案一单项选择题 1.B. 2.C. 3.D. 4.D.5.C. 6.D. 7.B. 8.C. 9.B. 10.C 11.C.12.C.13.D.14.A.15.C. 二填空题 H 2. 主频 4 3. 独立编址统一编址 B 7.AX=110 BX=22,0~20 偶数的累加和 8.3, 41H 44H 47H 三简答题 1. 答 : 接口信号通常有以下四种 : (1) 开关量 : 只有 2 种状态, 用一位二进制数 (0 或 1) 表示开或关 (2) 数字量 : 二进制形式的数据或是已经过编码的二进制形式的数据 (3) 脉冲量 : 脉冲信号是以脉冲形式表示的一种信号关注的是信号发生的跳变情况 (4) 模拟量 : 用模拟电压或模拟电流幅值大小表示的物理量 2. 答 : 由于物理地址 =34780H, 且 DS=3000H, 所以 EA=34780H H=4780H (1) 直接寻址 : MOV AL,[4780H] (2) 寄存器间接寻址 : MOV BX,4780H MOV AL,[BX] (3) 寄存器相对寻址 : MOV BX,4700H MOV AL,[BX+80H] 3. 答 : 在最小模式下,8086CPU 一个基本的总线周期一般由 4 个时钟周期组成. 以读总线周期为例, 在 T1 时钟周期,CPU 经地址 / 数据复用线 AD15~AD0, 地址 / 状态复用线 A19/S7~A16/S3 发出 20 位地址信息, 发出地址信息的同时 BHE 和 ALE 控制信号有效在 T2 状态时,A19/S6~A16/S3 上的地址信号消失, 而出现 S6~S3 状态信号, 这些状态信号保持到读周期结束 AD15~AD0 变成高阻状态, 为读入数据作准备在 T3 状态, 如果存储器或 I/O 端口已做好了数据准备而不需要等待状态时, 则在 T3 状态期间将数据放到数据总线上, 在 T3 结束时,CPU 从 AD15~AD0 上读取数据在 T4 状态,CPU 对数据总线进行采样, 读取数据 1

2 4. 答 :8086CPU 在功能上分成了 EU 和 BIU 两部分传统计算机在执行程序时,CPU 总是相继地完成取指令和执行指令的动作, 即指令的提取和执行是串行进行的而分成两部分后,BIU 负责取指令,EU 负责指令的执行, 它们之间既互相独立又互相配合, 使得 8086 可以在执行指令的同时进行取指令的操作, 即实现了取指令和执行指令的并行工作, 大大提高了 CPU 和总线的利用率, 从而提高了指令的处理速度 5. 答 :CPU 响应中断时, 执行两个连续的中断响应周期, 每个响应周期都给出中断响应信号 INTA 这是因为第一个总线周期通知中断请示设备, 微处理器准备响应中断, 应该准备好中断类型码, 第二个总线周期中, 微处理器接收中断类型码, 以便得到中断向量, 即中断服务程序的入口地址四应用题 1. 答 :MOV AL, H ; 控制字 OUT 43H,AL MOV AL,3000H ; 计数初值 OUT 40H,AL MOV AL, H ; 计数器 1 OUT 43H,AL MOV AL,100H OUT 41H,AL MOV AL, H ; 计数器 2 OUT 43H,AL MOV AL,4030H OUT 42H,AL 2. 答 :DATA.SEGMENT M DB 36H N DB 95H STR1 DB. M>N, $ STR2 DB. M>N, $ DATA. ENDS CODE SEGMENT ASSUME CS:CODE,DS:DATA START: MOV AX,DATA MOV DA,AX MOV AL,M MOV BL,N CMP AL,BL 2

3 JA. D1 LEA.DX,STR2 JMP D2 D1:LEA.DX,STR1 MOV AH,09H INT 21H MOV AH,4CH INT 21H CODE ENDS END START 3. 参考答案 : 要求设计的系统为 4K 8 的存储器系统, 假设各为 RAM 和 ROM 分别是 2KB 可以选择 1K 8 的 RAM 芯片和 1K 4 的 ROM 芯片 RAM:2KB/1KB=2 片 (2 组 ) ROM:2KB/(1K 4)=4 片 (2 组, 每组 2 片 ), 选择 2:4 译码器,A0-A9 为片内地址线,A10 A11 进入译码器图略微机原理接口与汇编模拟试题二参考答案一单项选择题 1.C.2.A. 3.A.4.D. 5.C. 6.C.7.B.8.D.9.C.10.B. 11.B.12.B.13.D.14.C.15.C 二判断题三填空题程序 3. 奇偶 4. 查询状态数据 5. (1) DEC.CX (2) INC.SI (3) MOV AL,[SI] (4) LOOP A1 (5) MOV MIN,BL 6.MOV AL,9EH OUT 30H,AL 四简答题 3

4 1. 答 : 对应的址中断类型码是 0018H/4=06H 中断服务程序的入口地址的 CS 和 IP 分别是 9897H,9695H 理由 :0018H 是中断类型码 *4 的地址, 而中断服务程序的入口地址 CS:IP 分别存放在 001AH 和 0018H 的字单元中, 题目中 0018H 单元开始按地址递增方向依次存放 95H 96H 97H 和 98H, 即 0018H 的字单元内容 9695H 是 IP 的值,001AH 的字单元内容 9897H 是 CS 的值 2. 答 :(1) AND AX,0FFF0H (2) OR BX,000FH (3) XOR CX,000FH (4) TEST DL,48H JZ LOOP MOV DH,1 JMP EXIT LOOP : MOV DL,0 EXIT: HLT 五应用题 1. 参考答案 : START: MOV BX, 0 ; 暂存 1 的个数 MOV CX, 16 ;16 位二进制数 NEXT: SHR AX, 1 ;AX 右移一位, 末位进入 CF JNB. LP ;CF 为 0 转移 INC. BX ;CF 为 1 则加 1 LP: LOOP NEXT ;CX 减 1, 非零转移 MOV CX, BX ; 把统计个数, 送到题目指定的寄存器 HLT ; 停止 2. 答 : MOV OUT MOV OUT MOV OUT AL,34H 43H,AL AL,34H 40H,AL AL,12H 40H,AL 4

3.(1)8 片 (4 组, 每组 2 片 ) (2) 4 根数据线和 15 根地址线? (3) 画图 : (4) 地址范围 : 每组的地址范围分别是 : 00000H~07FFFH 08000H~0FFFFH 10000H~17FFFH 18000H~1FFFFH 微机原理接口与汇编模拟试题三参考答案一单项选择题 1.B. 2.B. 3.A. 4.B. 5.B. 6.A 7.D.8.B.9.

5 3.(1)8 片 (4 组, 每组 2 片 ) (2) 4 根数据线和 15 根地址线? (3) 画图 : (4) 地址范围 : 每组的地址范围分别是 : 00000H~07FFFH 08000H~0FFFFH 10000H~17FFFH 18000H~1FFFFH 微机原理接口与汇编模拟试题三参考答案一单项选择题 1.B. 2.B. 3.A. 4.B. 5.B. 6.A 7.D.8.B.9.D.10.A. 11.C.12.D.13.B.14.B.15.B 二填空题 1.AX= 8A92H,BX= 035CH,ZF= 1 2.BX 和 BP SI 和 DI 中断类型码 / FFEH 0FFEH 三简答题 1. 答 : 逻辑地址是 16 位的, 允许在程序中编排的地址 ; 物理地址是 20 位的, 是信息存放在内存中的实际地址物理地址是由逻辑地址的段地址左移 4 位加上偏移地址计算得到的, 在 CPU 的运算器中实现 2. 答 :(1) 受中断标志位控制的可进行允许或禁止操作的中断, 称为可屏蔽中断 ; 必 5

6 须立刻响应的中断请求, 如电源掉电机器故障等, 不受中断标志位控制的中断称非屏蔽中断 (2) 内部中断是指中断源来自主机内部, 如运算出错程序调试和软件中断等 ; 外部中断来自主机之外, 往往通过 CPU 的中断请求引脚引入主机, 如外部设备实时时钟和硬件故障产生的中断等 3. 答 : 为了确保 CPU 对存储器和 I/O 端口的正常读 / 写操作, 要求地址和数据同时出现在地址总线和数据总线上而在 8086CPU 中 AD0--AD15 总线是地址 / 数据复用的, 因此需在总线周期的 T1 传送出地址信息, 并存于锁存器中, 而用 T2~T4 周期传送数据 8086CPU 中是通过 CPU 送出的 ALE 高电平信号来控制锁存的 4. 答 :DMA 方式是在存储器与外设间开辟一条高速数据通道, 使外设的数据不经过 CPU 直接送入内存储器, 或者从内存储器不经过 CPU 直接送往外部设备 8237A 的主要功能 : (1)8237A 中有 4 个独立的 DMA 通道 (2) 每一个通道的 DMA 请求都可以分别被允许和禁止 (3) 每一个通道的 DMA 请求有不同的优先权, 优先权可以固定, 也可以改变 (4) 每一个通道一次传输数据最大长度可达 64KB, 可以在存储器与外设间进行数据方式以及级联方式 (5)8237A 的数据的传递有 4 种工作方式 : 单字节传送方式, 数据块传送方式, 请求传送方式以及级联方式 (6)8237A 可以级联, 任意扩展通道数 5. 答 :( 分号后面为错误的原因 ) MOV AH,BX ; 数类型不匹配 MOV [BX],[SI] ; 存贮器之间不能传 MOV AL,[DX] ;DX 不能作为存贮器表达式 MOV AX,[BX][BP] ;BX,BP 不能同时使用 MOV CS,AX ; 目的操作数不可以是 CS MOV DS,2000H ; 目的操作数为段寄存器时, 原操作数不可以是立即数四应用题 1. 答 :CODE SEGMENT ASSUME CS:CODE BEGIN:MOV AH,01H INT 21H CMP AL, a JB.STOP CMP AL, z 6

3. 答案 : 控制字 :1 001 0 1 00=94H 初始化程序段是 :MOV AL, 94H OUT 83H, AL 译码电路如图 : 微机原理接口与汇编模拟试题四参考答案一

7 JA.STOP SUB.AL,20H MOV DL,AL MOV AH,02H INT 21H STOP:MOV AH,4CH INT 21H CODE ENDS 2. 答 : 方式控制字 : =36H, 计数初值 N=0 初始化程序段 : MOV AL,36H OUT 43H,AL MOV AL,0 OUT 40H,AL OUT 40H,AL 3. 答案 : 控制字 : =94H 初始化程序段是 :MOV AL, 94H OUT 83H, AL 译码电路如图 : 微机原理接口与汇编模拟试题四参考答案一单项选择题 1.B. 2.D. 3.C. 4.B. 5.B. 6.A.7.D. 8.B.9.D.10.C. 11.B.12.A.13.A.14.C.15.D 二填空题 1.EISA PCI 2. 存储容量存取速度 7

8 3. 地址总线数据总线 4.2 ISR K 6.(1) 将 DATl 开始的后 5 个字节数据移到 DAT2 开始的后 5 个字节存储区 (2) SI= 4 或 34H 7. 0,1009H, 0 三简答题 1. 答 :(1) 地址锁存器就是一个暂存器, 它根据控制信号的状态, 将总线上地址信息暂存起来 (2)8086/8088 数据和地址总线采用分时复用操作方法, 即用同一总线既传输数据又传输地址当 8086/8088CPU 与存储器交换信号时, 首先由 CPU 发出存储器地址, 同时发出允许锁存信号 ALE 给锁存器, 当锁存器接到该信号后将地址 / 数据总线上的地址锁存在总线上, 随后才能传输数据 8086/8088CPU 系统中采用 8282 或 74LS373 地址锁存器, 一片 8282 只能锁存 8 位的地址, 所以至少要 3 片才能完整的锁存 20 位的地址 2. 答 : 方式 0 的使用场合有两种, 一种是同步传送, 另一种是查询式传送在方式 0 情况下, 没有规定固定的应答信号, 所以, 这时, 将端口 A 和端口 B 作为数据端口, 把端口 C 的 4 个数位 ( 高 4 位或者是低 4 位均可 ) 规定为输出口, 用来输出一些控制信号, 而把端口 C 的另外 4 个数位规定为输入口, 用来读入外设的状态, 即利用端口 C 来配合端口 A 和端口 B 的输入 / 输出操作使用查询方式进行输入输出时, 可利用端口 C 的某一位作查询, 只有当该位为 1 时, 方可以将数据送到输入或输出端口去 3. 答 : 该操作数的逻辑地址为 DS : BX=17CE : 394BH, 物理地址 =17CEH 10H+394BH=1B62BH; 下一条要取的指令的逻辑地址为 CS:IP=0DC54:2F39H, 物理地址 =0DC54H 10H+2F39H=0DF479H; 当前栈顶的逻辑地址 =SS:SP=0A8B:1200H, 物理地址 =0A8BH 10H+1200H=0BAB0H 4. 答 : CPU 处于关中断状态,IF=0 该中断请求已被屏蔽该中断请求的时间太短, 未能保持到指令周期结束 4 CPU 已释放总线, 而未收回总线控制权 5. 答 : (1) ADD.AL,[BX+SI] (2) ADD.[BX+21B5H], CX (3) ADD.WORD.PTR [2158H],3160H 四应用题 1. 答 : Dseg segment A.dw? B.dw? Dseg ends cseg segment 8

9 main proc far assume cs:cseg,ds:dseg start: push ds xor ax,ax push ax mov ax,dseg mov ds,ax mov ax,a mov bx,b xor ax,bx test ax,0001 jz class test bx,0001 jz exit xchgbx,a mov b,bx jmp exit class: test bx,0001 jz exit inc b inc a exit: ret main endp cseg ends end start 2. 答 :(1) 初值 N=fclk/fout =100* *10-3 =1000 (2) 根据题意得方式控制字为 34H, MOV DX,307H MOV AL, 34H OUT DX, AL MOV AX,1000 MOV DX, 304H OUT DX,AL MOV AL,AH OUT DX,AL 9

10 3. 答案 :8255 的 4 个地址 :208H~20BH 方式控制字 : =90H,(A 口发生 0 输入 B 口方式 0 输出 ) MOV DX, 20BH MOV AL, 90H OUT DX, AL MOV DX, 108H IN AL, DX ; 读 A 口 INC DX OUT DX, AL ; 写 B 口微机原理接口与汇编模拟试题五参考答案一单项选择题 1.A. 2.B. 3.B. 4.A. 5.C. 6.B. 7.B. 8.C. 9.C. 10.D. 11.D.12.D.13.B.14.A.15.B 二填空题内存 ( 主存 ) 指令周期 READY 等待周期(TW) 5. 中断请求寄存器中断服务寄存器 6. 刷新屏幕依次显示 0~9 9.BX=1003H,AX=40 三简答题 1. 答 :6 种工作方式各工作方式的特点是 : 方式 0, 计数结束产生中断当门控信号为低电平时, 计数停止 ; 当门控信号为高电平时, 进行计数方式 1, 可重复触发的单稳态触发器门控信号为低电平或者高电平时, 计数不受影响 ; 门控信号为上升沿时, 受触发开始计数, 下一个时钟后, 输出为低电平, 直到计数为 0. 方式 2, 分频器门控信号为低电平时, 计数停止, 输出高电平 ; 门控信号为高电平时, 进行计数 ; 门控信号为上升沿时, 重新设置初始值, 开始计数方式 3, 方波发生器当门控信号为低电平时方式, 计数停止, 输出高电平 ; 门控信号为高电平时, 进行计数 ; 门控信号为上升沿时, 开始计数方式 4, 软件触发的选通信号发生器门控信号为低电平时, 计数停止 ; 门控信号为高电平时, 进行计数方式 5, 硬件触发的选通信号发生器门控信号为低电平时, 计数不受影响 ; 门控信号 10

11 为上升沿时, 开始计数 2. 答 : 总线 (Bus) 是计算机各种功能部件之间传送信息的公共通信线, 它是 cpu 内存输入输出设备传递信息的公用通道, 主机的各个部件通过总线相连接, 外部设备通过相应的接口电路再与总线相连接, 从而形成了计算机硬件系统微型计算机的总线结构是一个独特的结构, 一个部件只要符合总线标准, 就可以连接到采用这种总路线标准的系统中, 使系统功能得到扩展 3. 答 : 1 无条件传送方式, 常用于简单设备, 处理器认为它们总是处于就绪状态, 随时进行数据传送,CPU 通过执行程序实现数据的输入和输出 2 程序查询方式 : 处理器首先查询外设工作状态, 在外设就绪时进行数据传送 3 中断方式 : 外设在准备就绪的条件下通过请求引脚信号, 主动向处理器提出交换数据的请求处理器无其他更紧迫任务, 则执行中断服务子程序完成一次数据传送 4 DMA 传送 : DMA 控制器可接管总线, 作为总线的主控设备, 通过系统总线来控制存储器和外设直接进行数据交换此种方式适用于需要大量数据高速传送的场合 CPU 与外设可以并行工作, 提高了 CPU 的效率四应用题 1. 答 : LEA. SI,BUFFER MOV CX,1000 P: MOV DX,2002H L: IN AL,DX SHL AL,1 JNC.L DEC.DX IN AL,DX MOV [SI],AL INC.SI LOOP P HLT 2. 答 : (1) 程序是对 8253 的 1 号通道进行初始化的 (2) 该通道的计数初值为 0 (3) 若该通道时钟脉冲 CLK 的周期为 1µs, 则输出脉冲 OUT 的周期为 65536µs 3. 答 :(1) 译码电路连接如下 : (2) 方式控制字为 B=0A1H 11

12 MOV AL,0A1H OUT 93H,AL MOV AL,0FH OUT 93H,AL BY:IN AL,92H TEST AL,04H JNZ BY MOV AL,[2000H] OUT 90H,AL MOV AL,0EH OUT 93H,AL INC. AL OUT 93H,AL RET 微机原理接口与汇编模拟试题六参考答案一单项选择题 1.A. 2.B. 3.D. 4.B.5.C. 6.A. 7.C. 8.C. 9.B. 10.D 11.D.12.C.13.A.14.B. 15.B. 二填空题 1. 内存储器 ( 主存 ) 2. 堆栈段寄存器 SS 字 KB A14 5.BFFFH 6. 总线控制器 AX=3412H SI=0100H 8.(1)74H (2)MOV DX,211H (3) MOV AX,400( 或 190H) 三简答题 1. 答 :(1) 执行一条指令所需要的时间称为指令周期 ;(2)CPU 同外部设备或内存储器之间进行信息交换过程所需要的时间称为总线周期, 即启用一次总线进行读或写的时间 ; (3) 时钟脉冲的重复周期称为时钟周期, 它是 CPU 主频的倒数 ;(4) 一个指令周期由若干个总线周期组成, 一个总线周期又由若干个时钟周期组成 ;(5)8086CPU 的总线周期至少由 4 个时钟周期组成, 当外设不能在 CPU 规定时间内准备好数据时, 要在总线周期中插入 12

13 等待周期 2. 答 :CPU 响应中断时, 执行两个连续的中断响应周期, 每个响应周期都给出中断响应信号 INTA 这是因为第一个总线周期通知中断请示设备, 微处理器准备响应中断, 应该准备好中断类型码, 第二个总线周期中, 微处理器接收中断类型码, 以便得到中断向量, 即中断服务程序的入口地址 3. 答 :8086 CPU 中有 8 个通用寄存器 AX BX CX DX SP BP SI DI; 两个控制寄存器 IP FR; 四个段寄存器 CS DS SS ES 8 个通用寄存器都可以用来暂存参加运算的数据或中间结果, 但又有各自的专门用途例如,AX 专用做累加器, 某些指令指定用它存放操作数和运算结果 ;CX 为计数寄存器, 在某些指令中做计数器使用 ;DX 为数据寄存器 ;BX 为基址寄存器,BP 为基址指针,SI 为源变址寄存器,DI 为目的变址寄存器, 这 4 个寄存器在数据寻址中用来存放段内偏移地址 ( 有效地址 ) 或段内偏移地址的一部分 ; SP 为堆栈指示器, 用来存放栈顶有效地址两个控制寄存器用来存放有关的状态信息和控制信息例如, 标志寄存器 FR 用来存放状态标志和控制标志 ; 而指令指针用来存放下一条要取指令的有效地址四个段寄存器用来存放段地址例如,CS 寄存器用来存放代码段的段地址 ;DS 寄存器用来存放数据段的段地址 ;SS 寄存器用来存放堆栈段的段地址 ;ES 寄存器用来存放扩展段的段地址 4. 答 :MOV DL, A MOV AH,2 INT 21H 5. 答 : 一是 DMA 方式用硬件控制代替程序传送方式中的软件控制, 二是 DMA 方式是在 I/O 与存储器之间实现直接数据传送, 而无需 CPU 内部寄存器中转, 所以数据传送速度提高四应用题 1. 答 :. MOV AL,X CMP AL,0 JGE BIG MOV Y,-1 JMP EXIT BIG: JE EQUL MOV Y,1 JMP EXIT EQUL:MOV Y,0 EXIT:. 2. 答 :6164 的容量为 8K 8 位, 故其片内地址线连 A 0~A 12, 片选端 CS 可用 A 13~ A19 中的任意一根地址线来控制, 这里用 A13 来控制, 其它无关项为 0 13

14 A19 A18 A17 A16 A15 A14 A13 A12~A0 1 # ~ ~ 1 2 # ~ ~ 1 其中, 为无关项, 取 0 取 1 都可以设取 0, 则两个存储器芯片的地址范围为 : 1 # 6164 为 00000H ~ 01FFFH, 2 # 6164 为 02000H ~ 03FFFH 3. 答 : MOV AL,82H ; 初始化, 方式选择控制字中无关位默认为 0 MOV DX,323H OUT DX,AL Ll: MOV DX,321H IN AL,DX ; 读开关状态 (1 断,0 通 ) NOT AL MOV DX,320H OUT DX,AL ; 对应 LED 灯点亮 (1 亮,0 灭 ) JMP Ll 微机原理接口与汇编模拟试题七参考答案一单项选择题 1.D. 2.D. 3.D. 4.A. 5.A. 6.A.7.A. 8.C.9.A.10.D 11.A.12.D.13.C.14.A.15.B 二填空题 1. 非屏蔽中断 2 2. 无条件传送查询式传送 3. 预置操作 4. 将 DX: AX 中的双字左移 4 位 ( 乘 16), AX=6780H 5.(1)CMP BX,AX,(2)CX,(3)POP CX 的端口地址为 80H,82H,84H,86H 8253 的端口地址为 90H,92H,94H,96H 8259 的端口地址为 A0H,A2H, 8251 的端口地址为 B0H,B2H 三简答题 14

15 1. 答 : 逻辑地址是在程序中对存储器地址的一种表示方法, 由段地址和段内偏移地址两部分组成, 如 1234H:0088H 偏移地址是指段内某个存储单元相对该段首地址的差值, 是一个 16 位的二进制代码物理地址是 8086 芯片引线送出的 20 位地址码, 用来指出一个特定的存储单元 2. 答 : 流水线是指在程序执行时多条指令重叠进行操作的一种并行处理实现技术流水线的并行处理是指完成一条指令的各个部件在时间上是可以同时重叠工作, 分别同时为多条指令的不同部分进行工作, 以提高各部件的利用率来提高指令的平均执行速度流水线技术是把一个重复的过程分解为若干子过程, 每个子过程由专门的功能部件来实现, 将多个处理过程在时间上错开, 依次通过个功能段, 这样, 每个子过程就可以与其他子过程并行进行 8086 中, 指令的读取是在 BIU 单元, 而指令的执行是在 EU 单元因为 BIU 和 EU 两个单元相互独立分别完成各自操作, 所以可以并行操作也就是说, 在 EU 单元对一个指令进行译码执行时,BIU 单元可以同时对后续指令进行读取 ; 这就是最简单的指令流水线技术 3. 答 : 方式 0 适用于同步传送和查询传送方式, 方式 1 适用于外设在能提供选通信号或数据接收信号的场合, 且采用中断传送方式比较方便 ; 方式 2 适用于一个并行外设既可以作为输入设备, 又可以作为输出设备, 并且输入和输出不会同时进行的场合四应用题 1. 参考答案 : CODE SEGMENT ASSUME CS:CODE BEGIN: MOV AH,01H INT 21H CMP AL,'a' JB.STOP CMP AL,'z' JA.STOP DEC.AL MOV DL,AL MOV CX,3 DISP: MOV AH,02H INT 21H INC.DL LOOP DISP STOP: MOV AH,4CH 15

16 INT 21H CODE ENDS END.BEGIN 2. 参考答案 : 电路连接图如下 : 8088 系统 BUS D7 D0 A0 A1 A12 MEMR MEMW A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A D0 D1 D2 D3 D4 D5 D6 D A18 A19 A17 A16 A15 A14 A13 +5V OE WE CS2 CS1 3. 方式控制字是 B=17H, 初值 = 100KHZ /10KHZ= 10 初始化程序段 : MOV DX,203H MOV AL, B. ; 计数器 0#, 方式 3,BCD 码计数 OUT DX,AL MOV DX,200H MOV AL,10H OUT DX,AL 微机原理接口与汇编模拟试题八参考答案一单项选择题 1.C. 2.B. 3.B. 4.D. 5.B.6.B.7.C.8.C. 9.B.10.D 11.C.12.B.13.B.14.C.15.D 二填空题 1.2FFFFH 2. 低 8 位 (D0-D7) 高 8 位 (D8-D15) 3.A 口和 C 口的低 4 位 B 口和 C 口的高 4 位

17 5.60H,IR6 6.54H,3080H:5060H 7.AL=55 或 37H 8.AX=60( 或 3CH) 9.(2000H)=39H,(2001H)=00H 三简答题 1. 答 : 发送时钟与接收时钟的频率与位传输率的比称为波特率因子, 而位传输率称为波特率发送 / 接收时钟频率 =n 发送 / 接收波特率 = =76800Hz =76.8KHz, 所以, 时钟频率为 76.8KHz 2. 答 :CPU 和外设进行数据传输时, 各类信息在接口中进入不同的寄存器, 一般称这些寄存器为端口通常有 : 数据端口状态端口控制端口对端口编址的两种方法为 : 计算机对内存和 I/O 端口统一编址 ; 计算机对内存和 I/O 端口独立编址在 8086/8088 系统中用计算机对内存和 I/O 端口统一编址 3. 答 :(1) 内部中断又称软件中断, 是通过软件调用的不可屏蔽中断, 包括溢出中断除法出错中断单步中断 INT n 指令中断及单字节 INT3 指令中断 (2) 中断类型码或者包含在指令中, 或者是预先规定的 ;(3) 不执行 INTA 总线周期 ;(4) 除单步中断外, 任何内部中断都无法禁止 ;(5) 除单步中断外, 任何内部中断的优先级都比任何外部中断的高四应用题 1. 参考答案 : data segment array db.9,6,11,3,4,2,8,5,7,6 data ends code segment assume cs:code,ds:data start: mov ax,data mov ds,ax lea bx,array mov al,[bx] ; 在内存中取出第一个字节数存于 AL 中 mov cx,9 Lop: inc bx cmp al,[bx] ; 从内存中依次取出其它数与存放在 AL 中的数比较 jle A. ; 若 AL 小于等于 [bx], 则循环取下一个数 mov al,[bx] ; 若 AL 大于 [bx], 则把小数 [bx] 赋给 AL, 使 AL 中存放小数 A: loop Lop mov dl,al 17

18 or dl,30h mov ah,2 int 21H mov ah,4ch int 21H code ends end start 2. 答 :(1)8253 的地址为 3A0H~3A3H (2) 计数初值为 :1MHZ/1KHZ= 初始化程序段为 : MOV AL,36H ; B MOV OUT MOV MOV OUT MOV DX,3A3H DX,AL AX,1000 DX,3A0H DX,AL AL,AH 3. 答 : OUT DX,AL MOV SI,2000H ; 初始化数据区地址 MOV AX,1000H MOV DS, AX LL: MOV DX,0FFE2H IN AX,DX ; 读状态 TEST AL,01H ; 测试是否满足就绪? JZ LL ; 不满足, 继续读状态 MOV DX,0FFE0H ; 就绪, 准备输入数据 IN AX,DX ; 从输入接口读取数据 MOV [SI],AX ; 存数据 INC SI LOOP LL ; 数据没有输入完, 继续微机原理接口与汇编模拟试题九参考答案一单项选择题 1.B. 2.D.3.C. 4.C. 5.D.6.B.7.D.8.B.9.D.10.C. 11.D.12.C.13.D.14.D.15.D 二判断题 18

19 三填空题 B.AH 2. 立即直接 3.7E7E6H 7E814H 4. 同步异步 5.(A)=5678H,SP=1FFEH 四简答题 1. 答 :(1) 用编辑文件如 EDIT 编辑源文件, 形成.ASM 文件 ;(2) 用汇编程序 (MASM) 把.ASM 源文件汇编成目标文件.OBJ;(3) 用连接程序 (LINK) 把.OBJ 文件转换成.EXE 可执行文件 ;(4) 运行可执行文件.EXE;(5) 若有错, 使用 DEBUG 进行调试 2. 答 : 中断是指这样一个过程 : 当计算机执行正常程序时, 系统中出现某些异常情况或特殊请求,CPU 暂停它正在执行的程序, 而转去处理所发生的事件 ;CPU 处理完毕后, 自动返回到原来被中断了的程序继续运行中断的作用 :(1) 主机与外部设备并行工作 ;(2) 实现实时处理 ;(3) 硬件故障处理 ;(4) 实现多道程序和分时操作 3. 答 : 外设接口 ( 或叫作 I/O 接口 ) 是主机和外设 ( 控制器 ) 之间的实体部件, 是实现主机与外设之间信息交换所必不可少的硬件支持 ; 接口电路应具有的基本的功能 :(1) 数据的暂存与缓冲 ;(2) 保存设备的工作状态 ;(3) 信息交换方式的控制 ;(4) 通信联络控制 ; (5) 外设的识别 ;(6) 数据格式的变换控制 4. 答 : 全双工和半双工通信, 双方都既是发送器又是接收器两者的区别在于全双工可以同时发送和接收半双工不能同时双向传输, 只能分时进行在二线制电路上是不能进行全双工通信的, 只能单端发送或接收因为一根信号线, 一根地线, 同一时刻只能单向传输 5. 答 : 在 8086CPU 中,BHE 信号是高 8 位允许, 若 BHE 为 0 则表示数据总线的高 8 位 (D8~D15) 有效, 若 BHE 为 1, 高 8 位无效当 CPU 访问存储单元的起始地址为奇地址并且一次读写一个字节时, BHE 为 0,A0 为 1; 当起始地址为偶地址一次读写一个字节时,BHE 为 1,A0=0; 当起始地址为奇地址一次读写一个字时,CPU 需要两次访问存储器, 即需要 2 个总线周期, 第一个总线周期 BHE 为 0,A0 为 1, 从奇地址读一个字节 ; 第二个总线周期 BHE 为 1,A0 为 0, 从偶地址读一个字节当起始地址为偶地址一次读写一个字时, BHE 为 0,A0 为 0, 为对准好的字, 只需要启动一次总线操作五应用题 1. 参考答案 : DATA SEGMENT SUM DW 0 DATA ENDS CODE SEGMENT 19

20 ASSUME CS:CODE,DS:DATA START: MOV AX,DATA MOV DS,DATA. MOV AX,0 MOV DX,2 LP1:CMP DX,100 JG EXIT ADD.AX,DX INC. DX INC. DX JMP LP1 EXIT:MOV SUM,AX MOV AH,4CH INT 21H CODE ENDS END. START 2. 答 : (1) 方式控制字 : B=8AH 初始化程序段 : PUSH AX PUSH DX MOV AL,8AH MOV DX,213H OUT DX,AL POP DX POP AX (2) MOV DX, 212H IN AL, DX MOV AH, AL TEST AL, 80H JNZ NEXT1 ; PC7=1 转移, 进一步判断 PC6 是否为 1 MOV DX, 213H MOV AL, B. ; 当 PC7=0 对 PC1 置位 OUT DX, AL NEXT1:MOV AL, AH 20

21 TEST AL, 40H JZ NEXT2 ;PC6=0 时, 结束程序 MOV AL, B. ;PC6=1 时, 对 PC0 复位 MOV DX, 213H OUT DX, AL NEXT2:HLT 微机原理接口与汇编模拟试题十参考答案一单项选择题 1.C. 2.A. 3.D. 4.A. 5.B.6.C.7.C.8.B.9.B.10.B. 11.B.12.D.13.B.14.D.15.C 二判断题三填空题 1.92H 0EEH H:0068H 3.IR0 IR7 4. 字节选通 I/O 方式双向 I/O 方式 5.-1( 或 0FFH),0 6.L5 四简答题 1. 答 : 外部总线主控模块经 HOLD 引线向 8086 发出总线请求信号 ;8086 在每个时钟周期的上升沿采样 HOLD 引线 ; 若发现 HOLD=1 则在当前总线周期结束时 (T4 结束 ) 发出总线请求的响应信号 HLDA;8086 使地址数据及控制总线进入高阻状态, 让出总线控制权, 完成响应过程 2. 答 :(1) 即插即用, 是开放性的工业标准 ; (2) 可动态连接和重新配置外设, 支持热插拔功能 ; (3) 允许多台设备同时工作 ; (4) 可以向 USB 总线上的设备供电, 总线上的设备可以自备电源 ; (5) 通讯协议支持等时数据传输和异步消息传输的混合模式 ; (6) 支持实时语音音频和视频数据传输 3. 答 :8086 系统中存储器的逻辑地址由段地址 ( 段首址 ) 和段内偏移地址 ( 有效地址 ) 两部分组成 ; 存储单元的物理地址由地址加法器生成, 寻址时,CPU 首先将段地址和段内偏移地址送入地址加法器, 地址加法器将段地址左移 4 位并与段内偏移地址相加, 得到一个 20 位的物理地址数据段的段地址在 DS 寄存器中, 段内偏移地址可能在 BX BP SI 或 21

22 DI 寄存器中代码段的段地址在 CS 寄存器中, 段内偏移地址在 IP 寄存器中堆栈段的段地址在 SS 寄存器中, 段内偏移地址在 SP 寄存器中扩展段的段地址在 ES 寄存器中, 段内偏移地址可能在 BX BP SI 或 DI 寄存器中五应用题 1. 参考答案 : LEA.SI, DAT ; 建立地址指针 MOV CX, 50 ; 建立数据个数计数器 MOV AL, [SI] DEC.CX LOP: INC.SI CMP AL, [SI] JAE NEXT MOV AL, [SI] ;AL 中数小, 则把大数送 AL 中 NEXT: LOOP LOP MOV MAX, AL ; 存结果 MOV AH,4CH INT 21H 2. 答 : (1)MOV DX,07H ; 控制端口地址给 DX MOV AL, B. ; 计数器 1 控制字 OUT DX,AL MOV DX,05H MOV AL,80H ; 计数初值 128 OUT DX,AL (2)MOV DX,07H MOV AL, B ; 计数器 0 控制字 OUT DX,AL ; MOV DX,04H MOV AL,00H ; 先送低 8 位 OUT DX,AL MOV AL,30H ; 后送高 8 位 OUT DX,AL (3)MOV DX,07H MOV AL, B ; 计数器 2 控制字 OUT DX,AL 22

23 DEC DX MOV AL,0F0H OUT DX,AL ; 先送低 8 位 MOV AL,02H OUT DX,AL ; 后送高 8 位 3. 答 : CODE SEGMENT ASSUME CS:CODE BEG:MOV DX, 2F3H MOV AL, B OUT DX, AL ;C 口初始化 MOV DX, 2F2H IN AL, DX ; 读 C 口 TEST AL, B ; 测试 PC7 是否为 1 JNZ XX ;PC7=1, 转 XX, 灯灭 MOV AL, B OUT DX, AL ;PC7=0 时开关闭合, 使 PC0=0 时 LED 亮 JMP ZZ XX: MOV AL, B ;PC7=1 时开关断开, 使 PC0=1 时 LED 灭 OUT DX, AL ZZ: MOV AH 4CH INT 21H ; 返 DOS CODE ENDS END BEG 微机原理接口与汇编模拟试题十一参考答案一单项选择题 1.D.2.B.3.D.4. 5.C.6.D.7.B.8.D.9.D.10.D. 11.A.12.A.13.D.14.A.15.C 二填空题 1. 高阻态 2.HOLD HLDA

24 C59H 7.(1)MOV AH,01,(2)DEC.AL,(3)MOV DL,[BX],(4)INT 21H 三简答题 1. 答 : 两种方式都是以 CPU 为中心的控制方式, 都需要 CPU 执行程序来进行 I/O 数据传送程序查询式控制简单, 但系统效率很低, 无法实现并行操作 ; 中断式通过服务程序完成数据交换, 实现了主机与外设的并行性 2. 答 : 触发器是计算机的记忆装置的基本单位, 由晶体管原件门电路组成, 是寄存器存储器的基本组成单元, 能够稳定地存储 1 位 0 或 1 寄存器的最小单元是触发器, 如 D 触发器 JK 触发器等, 用来存储逻辑运算后的结果包括基本缓冲寄存器移位寄存器计数器和累加器等如 8086 中有 14 个 16 位的寄存器存储器由多位存储单元组成, 包括存储体地址译码器和控制逻辑是计算机中的主要存储部件, 能长久保存数据信息主要分为主存和辅存, 主存分为 RAM 和 ROM 3. 答 : 高速缓冲存储器 Cache 是根据程序局部性原理来实现高速的数据存取即在一个较小的时间间隔内, 程序所要用到的指令或数据的地址往往集中在一个局部区域内, 因而对局部范围内的存储器地址频繁访问, 而对范围外的地址则范围甚少的现象称为程序访问的局部性原理如果把正在执行的指令地址附近的一小部分指令或数据, 即当前最活跃的程序或数据从主存成批调入 Cache, 供 CPU 在一段时间内随时使用, 就一定能大大减少 CPU 访问主存的次数, 从而加速程序的运行四应用题 1. 参考答案 : 分析 : 按题意, 本题为典型的顺序结构在已知 X Y 的情况下, 只需按公式计算 Z 值即可, 故在数据段设定了 X Y 的值编制程序如下 : DATA1 SEGMENT X DW 2 Y DW 4 RESULT DW? DATA1 ENDS STACKl SEGMENT PARA.STACK DW 20 DUP(0) STACKl ENDS CODE SEGMENT ASSUME CS:CODE,DS:DATA1,SS:STACK1 BEGIN:MOV AX,DATA1 24

25 MOV DS,AX MOV BX,X ADD.BX,Y MOV CL,3 SAL BX,CL SUB.BX,X MOV CL,2 SAR BX,CL MOV RESULT,BX MOV AH,4CH INT 21H CODE ENDS END. BEGIN 2. 答 :(1) 连接图 : (2)16KB (3) 所用 2 片 RAM 的地址范围为 :8000H-8FFFH 和 C000H-FFFFH (4)1 确定读写信号片选是否正常 ; 2 地址线和数据线是否正常 ; 3 用示波器检查 RAM 各点是否正常 3. 答 : 端口地址 :7CH,7DH,7EH,7FH MOV AL, B OUT 7FH,AL IN AL,7CH AND AL,01H JZ LP1 LP0: MOV AL,0 25

26 OUT 7EH,AL MOV AL, B OUT 7EH,AL JMP EXIT LP1: MOV AL,1 OUT 7EH,AL MOV AL, B OUT 7EH,AL EXIT: HLT 微机原理接口与汇编模拟试题十二参考答案一单项选择题 1.D. 2.A. 3.C. 4.C. 5.A. 6.D. 7.C.8.B. 9.D.10.B 11.B.12.C.13.C.14.A.15.A. 二判断题三填空题 1. 运算器通用寄存器组 H 20600H 四简答题 1. 答 :(1) AX=1200H (2) AX =0100H (3) AX =4B2AH (4) AX =3412H (5) AX =7856H 2. 答 : I/O 接口是位于系统与外设之间用来协助完成数据传送和控制 I/O 任务的逻辑电路 PC 机系统板的可编程接口芯片 I/O 总线槽的电路板 ( 适配器 ) 都是接口电路它的功能有 : (1) 设置数据的寄存缓冲逻辑, 以适应 CPU 与外设之间的速度差异 ; (2) 进行信息格式的转换, 如串行和并行的转换 ; (3) 协调 CPU 与外设在信息类型和电平上的差异, 如电平转换驱动器数 / 模和模 / 数 26

27 转换器等 ; (4) 协调时序差异, 同步 CPU 与外设的工作 ; (5) 地址译码和设备选择功能, 使 CPU 在某一时刻只能选中一个 I/O 端口 ; (6) 提供联络信号, 承担 CPU 与外设之间的联络工作, 联络的具体信息有控制信息状态信息和请求信号等, 如外设的 Ready Busy 等状态 ; (7) 设置中断和 DMA 控制逻辑, 以保证在中断和 DMA 允许的情况下, 产生中断和 DMA 请求信号, 并在接受到中断和 DMA 应答之后完成中断处理和 DMA 传输 3. 答 : 程序控制传送方式有 : 无条件 ( 同步 ) 传送方式条件 ( 查询 ) 传送方式和中断传送方式 ; 程序控制传送方式的特点 : 由 CPU 通过运行程序实现数据的输入输出操作 ;CPU 的效率比较低,CPU 和外设不能完全并行五应用题 1. 答 :DatA. Segment STRING DB. HOW ARE YOU!, $ DatA.Ends Code Segment Assume CS:CODE,DS:DATA Begin: MOV AX,DATA MOV DS,AX LEA. DX,STRING MOV INT MOV AH,09H 21H AH,4CH Code INT 21H ends EnD.Begin 2. 答 :(1)IN AL,82H (2) 08H (3) PULL (4)OUT 80H,AL (5) OUT 83H,AL 3. 答 : 计数初值 N=30KHZ/100=300, 用 BCD 码表示的初值是 300H MOV MOV DX,243H AL,0B1H OUT DX,AL ; 初始化定时器, 写入方式控制字 MOV DX,242H 27

28 MOV AL,00H OUT DX,AL ; 写入计数初始值低 8 位 MOV AL,03H OUT DX,AL ; 写入计数初始值高 8 位微机原理接口与汇编模拟试题十三参考答案一单项选择题 1.D. 2.B. 3.C. 4.C. 5.A. 6.B. 7.D. 8.A.9.A. 10.C 11.D.12.D.13.C.14.C.15.D. 二判断题三填空题 1.0FFFFH 0000H 2. 非屏蔽 H~27FFH DMAC H( 或 4) 四简答题 1. 答 :DRAM 以单个 MOS 管为基本存储单元, 以极间电容充放电表示两种逻辑状态由于极间电容的容量很小, 充电电荷自然泄漏会很快导致信息丢失, 所以要不断对它进行刷新操作即读取原内容放大再写入存储系统的刷新控制电路提供刷新行地址, 将存储 DRAM 芯片中的某一行选中刷新实际上, 刷新控制电路是将刷新行地址同时送达存储系统中所有 DRAM 芯片, 所有 DRAM 芯片都在同时进行一行的刷新操作刷新控制电路设置每次行地址增量, 并在一定时间间隔内启动一次刷新操作, 就能够保证所有 DRAM 芯片的所有存储单元得到及时刷新 2. 答 : 中断源 : 能引起中断的事件或原因中断请求 : 是外设通过硬件信号的形式向处理器引脚发送有效请求信号中断响应 : 中断响应是在满足一定条件时, 处理器进入中断响应总线周期关中断 : 禁止处理器响应可屏蔽中断开中断 : 允许处理器响应可屏蔽中断 28

29 中断返回 : 处理器执行中断返回指令, 将断点地址从堆栈中弹出, 程序返回断点继续执行原来的程序中断识别 : 处理器识别出当前究竟是哪个中断源提出了请求, 并明确与之相应的中断服务程序所在主存位置中断优先权 : 为每个中断源分配一级中断优先权, 即系统设计者事先为每个中断源确定处理器响应他们的先后顺序中断嵌套 : 在一个中断处理过程中又有一个中断请求被响应处理, 称为中断嵌套中断处理 : 接到中断请求信号后, 随之产生的整个工作过程, 称中断处理中断服务 : 指处理器执行相应的中断服务程序, 进行数据传送等处理工作 3. 答 : 全译码法是指将地址总线中除片内地址以外的全部高位地址接到译码器的输入端参与译码, 采用全译码法, 每个存储单元的地址都是唯一的, 不存在地址重叠, 但译码电路较复杂, 连线也较多部分译码法是将高位地址线中的一部分 ( 而不是全部 ) 进行译码, 产生片选信号, 采用部分译码法时, 由于未参加译码的高位地址与存储器地址无关, 因此存在地址重叠问题线选法是直接以系统的地址线作为存储器芯片的片选信号, 线选法只需把用到的地址线与存储器芯片的片选端直接相连即可, 总线使用少五应用题 1. 参考答案 : DATA.SEGMENT STR DB. ABCDEFGH DATA.ENDS CODE SEGMENT ASSUME CS:CODE,DS:DATA START: MOV AX,DATA MOV DS,AX LEA.BX,STR MOV CX,8 LPP: MOV AH,2 ; 功能号 2 送 AH MOV DL,[BX] INC.BX INT 21H LOOP LPP MOV AH,4CH INT 21H CODE ENDS END.START 2. 答 :(1) 29

30 (2) 3. 答 : 由图知 8255 的 4 个端口地址为 300H~303H, 控制字为 90H CODE SEGMENT ASSUME CS:CODE START:MOV DX,203H MOV AL,90H OUT DX,300H LOP:MOV DX,300H IN AL,DX NOT AL MOV DX,301H OUT DX,AL JMP LOP MOV AH,4CH INT 21H CODE ENDS END. START 30

31 微机原理接口与汇编模拟试题十四参考答案一单项选择题 1.B. 2.B. 3.B. 4.A. 5.A. 6.A. 7.D. 8.C. 9.C. 10.C 11.D.12.B.13.D.14.C.15.C. 二判断题三填空题 AH 1200AH 3.16KB 4.(1)240H (2)IN AL, DX (3)CMP (4) JZ( 或 JE) NEXT (5)0 四简答题 1. 答 : 为解决容量速度和价格的矛盾, 存储系统采用 3 级层次结构, 单位价格和速度自上而下逐层减少, 容量自上而下逐层增加存储系统的各层存储部件自上而下依次是 : 高速缓存内存 ( 主存存储器 (RAM/ROM)), 外存 ( 辅助存储器 ) 如磁盘光盘等高速缓存器集成在 CPU 芯片或主存上, 对用户来说, 是透明的, 它们用于暂存主存和处理器交互的数据, 以减少频繁读取主存而影响处理器速度 ; 内存储器则可和处理器直接交换数据, 而外存储器必须经过主存存储器, 才可与处理器进行数据交换 2. 答 :8086CPU 从内部结构上分为总线接口单元 (BIU) 和执行单元 (EU) 总线接口单元 (BIU) 负责物理地址形成取指令指令排队读写操作数和总线控制执行单元 (EU) 负责指令译码和执行执行 3. 答 : 中断请求寄存器 IRR: 保存 8 条外界中断请求信号 IR0~IR7 的请求状态 Di 位为 1 表示 IRi 引脚有中断请求 ; 为 0 表示该引脚无请求中断屏蔽寄存器 IMR: 保存对中断请求信号 IR 的屏蔽状态 Di 位为 1 表示 IRi 中断被屏蔽 ( 禁止 ); 为 0 表示允许该中断中断服务寄存器 ISR: 保存正在被 8259A 服务着的中断状态 Di 位为 1 表示 IRi 中断正在服务中 ; 为 0 表示没有被服务五应用题 1. 参考答案 : MOV BX,1000H MOV AL,[BX] MOV CX,9 NEXT1: INC BX 31

32 CMP AL,[BX] JAE NEXT2 MOV AL,[BX] NEXT2: DEC CX JNZ NEXT1 MOV BX,1200H MOV [BX],AL HLT 2. 答 :(1) 存储容量为 :1K 8 或 1KB. (2) 总容量为 :2K 8 或 2KB. (3)1# 芯片地址范围 :00000H~003FFH 2# 芯片地址范围 :00400H~007FFH 3.(1)8253 的端口地址 : 偶地址为 :40H-43H, 奇地址为 41H-47H 8255 的端口地址 : 偶地址为 :70H-73H, 奇地址为 71H-77H (2)8253 计数初值为 =Fclk/Fout = 4000 方式控制字 = =0B6H, 采用二进制计数初始化程序段为 : MOV AL,0B6H OUT 46H,AL MOV AX,4000 OUT 44H,AL MOV AL,AH OUT 44H,AL (3)8255 方式字 = =82H 初始化程序段为 :MOV AL,82H OUT 76H,AL I/O 驱动程序 :MOV AL,80H OUT 70H,AL MOV AL,0FEH OUT 72H,AL 微机原理接口与汇编模拟试题十五参考答案一单项选择题 1.C. 2.B. 3.C. 4.C.5.C. 6.A. 7.C. 8.D. 9.B. 10.A 11.A. 12.B. 13.A.14.B.15.A 32

33 二判断题三填空题 1.T3 T H,12H 分号 6.90H,1000H 四简答题 1. 答 : 汇编语言程序的开发有 4 个步骤 : 编辑 : 用文本编辑器形成一个以 ASM 为扩展名的源程序文件汇编 : 用汇编程序将 ASM 文件转换为 OBJ 模块文件连接 : 用连接程序将一个或多个目标文件链接成一个 EXE 或 COM 可执行文件调试 : 用调试程序排除错误, 生成正确的可执行文件 2. 答 : 中断请求 : 外设通过硬件信号的形式向处理器引脚发送有效请求信号中断响应 : 在满足一定条件时, 处理器进入中断响应总线周期关中断 : 处理器在响应中断后会自动关闭中断断点保护 : 处理器在响应中断后将自动保护断点地址中断源识别 : 处理器识别出当前究竟是哪个中断源提出了请求, 并明确与之相应的中断服务程序所在主存位置现场保护 : 对处理器执行程序有影响的工作环境 ( 主要是寄存器 ) 进行保护中断服务 : 处理器执行相应的中断服务程序, 进行数据传送等处理工作恢复现场 : 完成中断服务后, 恢复处理器原来的工作环境开中断 : 处理器允许新的可屏蔽中断中断返回 : 处理器执行中断返回指令, 程序返回断点继续执行原来的程序 3. 答 :RESET: 复位输入信号, 高电平有效该引脚有效时, 将迫使处理器回到其初始状态 ; 转为无效时,CPU 重新开始工作 HOLD: 总线请求, 是一个高电平有效的输入信号该引脚有效时, 表示其他总线主控设备向处理器申请使用原来由处理器控制的总线 NMI: 不可屏蔽中断请求, 是一个利用上升沿有效的输入信号该引脚信号有效时, 表示外界向 CPU 申请不可屏蔽中断 INTR: 可屏蔽中断请求, 是一个高电平有效的输入信号该引脚信号有效时, 表示中 33

34 断请求设备向处理器申请可屏蔽中断五应用题 1. 参考答案, 程序段如下 : XOR DX,DX MOV SI,2000H MOV CX,50 AGN: MOV AL,[SI] INC SI TEST AL,80H JZ NEXT INC DX NEXT:DEC CX JNZ AGN MOV NUM,DX HLT 2. 答 :(1)98H (2)0FFFFH (3)03H (4)0FDH (5)03H (6)10H (7)JZ (8)0FCH 3. 答 : MOV AX, SEG buffer MOV DS, AX ; 取缓冲区 LEA. DI, buffer ; 首地址 MOV CX, 100H ; 传送个数 MOV DX, 200H ; 端口地址 next: IN AL, DX ; 读入数据 CALL delay ; 延时等待 MOV [DI], AL ; 送缓冲区 INC. DI ; 修改指针 LOOP next ; 延时子程序 delay PROC PUSH CX MOV CX, 80H cc: LOOP cc POP CX RET delay ENDP 34

幻灯片 1

幻灯片 1 3 8086 Tel:2656809 tjx@csu.edu.cn 2005-9-14 1 2005-9-14 2 8086 8 8086 8086 7 2005-9-14 3 PC 2005-9-14 4 2005-9-14 5 81616 2005-9-14 6 [ ] MOV AX, 3064H AX=3064H 16AX OP 64H 30H 2005-9-14 7 16 AX BX CX

微机原理 接口与汇编 模拟试题一参考答案 一 单项选择题 1.B. 2.C. 3.D. 4.D.5.C. 6.D. 7.B. 8.C. 9.B. 10.C 11.C.12.C.13.D.14.A.15.C. 二 填空题 H 2. 主频 4 3. 独立编址 统一编

微机原理接口与汇编模拟试题一参考答案一单项选择题 1.B. 2.C. 3.D. 4.D.5.C. 6.D. 7.B. 8.C. 9.B. 10.C 11.C.12.C.13.D.14.A.15.C. 二填空题 H 2. 主频 4 3. 独立编址统一编