第六章微型计算机的输入输出

Size: px

Start display at page:

Download "第六章微型计算机的输入输出"

优羲籍
5 years ago
Views:

1 第九章中断与中断管理

2 第九章中断与中断管理 9.1 中断原理 9.2 中断系统组成及其功能 9.3 中断源识别及中断优先权中断系统 9.5 可编程中断控制器 IBM-PC 机硬件中断

3 第九章中断与中断管理 9.1 中断原理 9.2 中断系统组成及其功能 9.3 中断源识别及中断优先权中断系统 9.5 可编程中断控制器 IBM-PC 机硬件中断

4 9.1 中断原理一从无条件传送条件传送到中断传送条件传送最大的缺点就是为了 CPU 和外设在时间上配合正确,CPU 花大量的时间用无条件方式对状态线进行查询, 从而降低了整个系统的工作效率具有中断功能的 CPU 中, 有一个硬件部件专门用于检测外设的状态线

5 9.1 中断原理检测状态信号主程序状态信号有效? 检测状态信号外设处理外设处理

6 9.1 中断原理以 8255 为例

7 9.1 中断原理二中断概念处理文档电话铃响暂停文档文档中作暂停记号电话交谈找出暂停记号位置继续处理文档执行主程序 ( 日常事务程序 ) 中断申请信号有效 ( 中断请求 ) 暂停执行主程序响应中断当前 PC 及寄存器入栈 ( 保护现场 ) 处理外设要求 ( 中断服务 ) 寄存器及 PC 出栈 ( 恢复现场及中断返回 ) 继续执行主程序

8 9.1 中断原理二中断概念在中断传送方式下, 外设有请求 CPU 服务的权利, 当外部设备准备好向 CPU 传送数据, 或者外设已准备就绪接收 CPU 的数据, 或者有某些紧急情况要求处理, 或者是定时时间到等等, 此时, 外设向 CPU 发出中断请求,CPU 接收到请求并在一定条件下, 暂时停止执行原来的程序而转去中断处理, 处理好中断服务再返回来执行原来程序, 这就是中断概念

9 9.1 中断原理三中断应用 1 实时故障处理存储器出错检测电路存储器奇偶位奇偶检测电路中断请求信号

10 9.1 中断原理三中断应用 2 分时操作, 同时处理有了中断功能,CPU 可命令多个外设同时工作虽然 CPU 在不同的时间点上为不同的任务工作, 但宏观上看 CPU 几乎同时为不同的任务工作, 极大地发挥了 CPU 高速性的特点处理任务 1 处理任务 2 处理任务 3

11 第九章中断与中断管理 9.1 中断原理 9.2 中断系统组成及其功能 9.3 中断源识别及中断优先权中断系统 9.5 可编程中断控制器 IBM-PC 机硬件中断

12 9.2 中断系统组成及其功能一三个与中断有关的触发器 1 中断请求触发器应该有两个特点 : a 它的输出可以作为中断请求信号, 在满足一定条件的情况下把信号发送给 CPU, 并在 CPU 未响应时一直保存下去 b 当 CPU 满足一定条件下响应了该中断请求信号, 执行了相关的操作后, 该中断请求信号可以被撤除

13 9.2 中断系统组成及其功能一三个与中断有关的触发器 +5V D Q 中断请求状态线 CLK RD 外设读写操作

14 9.2 中断系统组成及其功能一三个与中断有关的触发器 2 中断屏蔽触发器中断屏蔽触发器的功能就是决定中断请求触发器的输出信号是否可以作为中断请求信号发送给 CPU, 这样 CPU 通过对中断屏蔽触发器的设置就可以达到对中断源的控制中断屏蔽触发器

15 9.2 中断系统组成及其功能一三个与中断有关的触发器 3 CPU 内部的中断允许触发器 IF CPU 通过对它进行设置来决定是否对发给它的中断请求信号进行响应 INTR 中断检测 CLI IF 0 关中断 STI IF 1 开中断 IF 中断逻辑

16 9.2 中断系统组成及其功能一三个与中断有关的触发器 3 CPU 内部的中断允许触发器 IF CPU 一般设置两种中断类型 : 可屏蔽中断和不可屏蔽中断可屏蔽中断受中断允许触发器控制, 只有当 IF 为 1 时,CPU 才能响应中断请求信号而不可屏蔽中断不受中断允许触发器的控制, 只要中断请求信号有效, CPU 就必须响应不可屏蔽中断 NMI INTR 中断检测可屏蔽中断 IF 中断逻辑

17 9.2 中断系统组成及其功能二再谈中断条件外设的中断请求信号 ( 可屏蔽 ) 发给 CPU 并得到响应, 必须要满足如下两个条件 : 1 中断屏蔽触发器处于非屏蔽状态在这种情况下, 中断请求信号才能发给 CPU 2 CPU 是否响应这个中断, 还要看中断允许触发器是否处于开中断状态只有 CPU 是开中断的条件下,CPU 才能进入中断响应过程, 处理中断事务

18 9.2 中断系统组成及其功能二再谈中断条件中断申请信号 INTR 中断响应中断屏蔽 FF 中断允许 FF CPU 内的中断逻辑

19 9.2 中断系统组成及其功能三中断响应过程中断过程主要包括三个方面 1 外设发中断请求信号给 CPU 即中断请求 2 CPU 对中断请求信号所作出的反应即中断响应 3 CPU 执行对外设操作的子程序即中断处理

20 9.2 中断系统组成及其功能三中断响应过程 1 中断申请当中断屏蔽触发器状态为 1, 则中断请求触发器输出的中断请求信号发给 CPU 2 中断响应 CPU 响应可屏蔽中断申请必须满足的 3 个条件 : 1 无总线请求 2 CPU 被允许中断 3 CPU 执行完现行指令

21 9.2 中断系统组成及其功能三中断响应过程 3 中断处理 CPU 响应中断后要自动完成三项 1 关闭中断 ; 2 CS IP 以及 FR 的内容推入堆栈 ; 3 中断服务程序段地址送 CS 中, 偏移地址送 IP 中一旦 CPU 响应中断, 就可转入中断服务程序之中中断服务程序的结构如下 :

22 三中断响应过程 8086 中断响应过程

23 9.2 中断系统组成及其功能三中断响应过程一旦 CPU 响应中断, 就可转入中断服务程序之中中断服务程序的结构如下 : push ax push bx sti cli pop bx pop ax sti iret ;1 保护现场 ;2 开中断 ;3 中断处理 ;4 关中断 ;5 恢复现场 ;6 开中断和中断返回

24 第九章中断与中断管理 9.1 中断原理 9.2 中断系统组成及其功能 9.3 中断源识别及中断优先权中断系统 9.5 可编程中断控制器 IBM-PC 机硬件中断

25 9.3 中断源识别及中断优先权在中断系统中一个非常关键的问题是 CPU 如何知道是哪一个中断源发出的中断申请信号只有正确地确定中断源,CPU 才能转到相应的中断服务程序为之服务这里, 确定中断源的方法被称为中断源识别或中断方式

26 9.3 中断源识别及中断优先权 CPU?!!! INTR A B C

27 9.3 中断源识别及中断优先权一中断源识别包括两个方面 : 1 确定中断源, 2 找到该中断服务程序的首地址下面给出解决问题的两种方案

28 9.3 中断源识别及中断优先权一中断源识别 1 查询中断

29 9.3 中断源识别及中断优先权一中断源识别 1 查询中断 IN AL.IPORT ; 从输入接口取中断信息 TEST AL,80H ; 是 0 号设备请求吗? JNZ SEVO ; 是, 转 0 号设备服务程序 TEST AL,40H ; 否, 是 1 号设备请求吗? JNZ SEVl ; 是, 转 1 号设备服务程序 TEST AL,20H ; 否, 是 2 号设备请求吗? JNZ SEV2 ; 是, 转 2 号设备服务程序 TEST AL,10H ; 否, 是 3 号设备请求吗? JNZ SEV3 ; 是, 转 3 号设备服务程序条件传送 = 查询中断?

30 9.3 中断源识别及中断优先权一中断源识别 1 查询中断特点 : 简单响应慢

31 9.3 中断源识别及中断优先权二中断源识别 2 矢量中断中断申请信号 INTR 和中断响应信号 INTA 是一对握手信号在驱动一个中断事件过程中, 中断请求信号是外设发给 CPU 的, 当其有效时, 表示外设请求 CPU 为之服务而中断响应信号是 CPU 发给外设的, 当其有效时, 表明 CPU 可以为这个外设服务, 同时要求外设提供中断类型号

32 9.3 中断源识别及中断优先权二中断源识别 2 矢量中断 +5V 中断申请 D Q INTR A7 A6 A5 A4 A3 A2 A1 A0 7 4 L S T CS CLK RD INTA 接 CPU 的 D 7 ~D 0

33 9.3 中断源识别及中断优先权二中断优先权 1 软件方案软件查询确定优先权的缺点是, 响应中断慢

34 9.3 中断源识别及中断优先权二中断优先权 2 硬件方案 a 链形电路这种方法是利用外设在系统中的物理位置来决定其中断优先权的

35 9.3 中断源识别及中断优先权中断允许入 IEI=1, 允许发中断 0 中断允许出 IEO=IEI INTR 中断申请中断申请中断申请

36 9.3 中断源识别及中断优先权二中断优先权 2 硬件方案 b 编码电路 74LSl48 是一个 8 到 3 线的优先权编码器, 它是一个 16 个管脚双列直插式 TTL 器件.

37 9.3 中断源识别及中断优先权

38 9.3 中断源识别及中断优先权 +5V D Q INTR INT7 INT6 INT5 INT4 INT3 INT2 INT1 INT0 I7 I6 I5 I4 I3 I2 I1 I0 7 4 L S Gs A2 A1 A0 A7 A6 A5 A4 A3 A2 A1 A0 7 4 L S T CS B7 B6 B5 B4 B3 B2 B1 B0 CLK RD INTA 接 CPU 的 D 7 ~D 0

39 9.3 中断源识别及中断优先权中断嵌套 CPU 响应中断时, 一般先响应优先级高的, 后响应优先级低的中断请求如 CPU 正在执行中断服务程序时, 有优先级较高的中断源提出请求, 则将正在处理的中断暂时挂起, 先为高级中断服务, 服务完后再返回较低级中断, 称为中断嵌套

40 第九章中断与中断管理 9.1 中断原理 9.2 中断系统组成及其功能 9.3 中断源识别及中断优先权中断系统 9.5 可编程中断控制器 IBM-PC 机硬件中断

41 中断系统如何实现中断嵌套? 机器进入中断服务程序后, 硬件会自动关中断只有用 STI 指令将中断打开后, 才允许高级中断进入, 实现中断嵌套中断服程序结束前, 必须用 EOI 命令结束该级中断, 并用 IRET 指令返回到中断前的断点处去继续执行原程序

42 中断系统 8086 中断系统有两大类型的中断源 : 一类是由外部设备产生的中断, 称之为硬件中断, 硬件中断有时又称外中断对于硬件中断, 又分为不可屏蔽中断和可屏蔽中断, 硬件中断是通过 CPU 芯片的 NMI 管脚或 INTR 管脚从外部引入的另一类是由指令在某种运行结果时产生的中断, 称之为软件中断中断类型号和中断服务子程序的入口地址之间的关系是什么?

43 中断系统 INT_PROC PROC FAR PUSH AX? POP AX IRET

44 中断系统中断类型号和中断服务子程序的入口地址之间的关系中断类型号 n :4n :4n :4n :4n+3 内存 IP CS

45 中断系统一不可屏蔽中断所谓不可屏蔽中断就是用户不能通过 CPU 内的中断允许触发器 IF 控制的中断, 由 8086CPU 的 NMI 管脚引入 NMI 中断请求采用上升沿触发方式, 这种中断一旦产生, 在 CPU 内部直接生成中断类型号 02

46 中断系统一不可屏蔽中断 IF=0 内存 IP,CS,FR 进栈 IP=[2*4+0] CS=[2*4+2] 0000:4* :4* :4* :4* IP CS

47 中断系统一不可屏蔽中断如何处理多个 NMI 中断源?

48 中断系统二可屏蔽中断可屏蔽中断就是用户可以控制的中断, 其途径是通过对 CPU 内的 IF 的设置来禁止和允许 CPU 响应中断可屏蔽中断由 8086CPU 的 INTR 管脚引入, 电平触发, 高电平有效这种中断请求需要设备提供中断类型号,CPU 响应中断后, 取中断类型号的 4 倍作为中断服务入口地址表的地址, 通过查表得到相应的中断服务程序首地址, 转去执行相应的中断服务程序

49 中断系统 IF=0 内存 IP,CS,FR 进栈取中断类型号 n 0000:4*n :4*n :4*n :4*n IP=[2*n+0] 4 CS=[2*n+2] 4

50 中断系统三软件中断软件中断是由 8086 指令系统中的某些指令产生, 或由这些指令运行后某种特定的结果产生

51 中断系统三软件中断 1 除法中断当进行除法运算时, 若除数为 0 或除数太小, 使得商数大于相应寄存器所能表示的最大值, 被称作除法出错这时除法指令就相当于一个中断源, 它向 CPU 发出类型 0 中断

52 中断系统三软件中断 3 溢出中断当算术运算产生溢出时, 将在 INTO 指令控制下向 CPU 发出类型 4 的中断, 即溢出中断比如 mov al,40h add al,40h into

53 中断系统三软件中断 3 单步中断和断点中断 (1) 单步中断当 8086CPU 的标志寄存器中的 TF 标志为 1 时,8086CPU 处于单步工作方式, 这时 CPU 在每条指令执行后自动产生类型 l 的中断 TF 在标志寄存器的第 8 位 (2) 断点中断 INT3 指令是 1 字节指令 (0CCH),

54 中断系统三软件中断 4 软中断软中断是由中断指令引起的中断指令的指令格式为 INT n, 操作数 n 就是中断类型号当 CPU 执行完毕中断指令 INT n 后, 就会立即产生一个中断类型号为 n 的中断

55 中断系统三软件中断 4 软中断内存中断类型号 n :4n :4n :4n :4n IP CS int n call far [4*n] 注意 : 中断和子程序调用的差别

56 中断系统四 8086CPU 的中断管理 CPU 的中断处理顺序 8086CPU 的中断优先权排列从高到低为 : 1 除法出错中断, 溢出中断,INT n; 2 NMl; 3 INTR; 4 单步中断

57 中断系统四 8086CPU 的中断管理 8086CPU 的中断服务入口地址表

58 中断系统五中断入口地址设置 1 用串指令 CLI ; 关中断 MOV AX,0 MOV ES,AX ; 置附件段基地址为 0 MOV DI, n*4 ; 置附件段偏移地址到 DI MOV AX,OFFSET INT_VCE; 置中断程序首地址的偏移量到 AX CLD STOSW ; 填偏移量到中断地址表 MOV AX, SEG INT_VCE ; 置中断程序的段基地址到 AX STOSW ; 填段基地址到中断地址表 STI ; 开中断

59 中断系统五中断入口地址设置 2 用伪指令 INT-TBL SEGMENT AT 0 ; 定义 INT-TBL 段, 段基地址为 0 ORG n*4 ; 指定偏移地址 DD INT VCE ; 存中断程序入口地址 INT-TBL ENDS ; 其他处理 MCODE SEGMENT ; 主程序 ; 其他处理 INT VCE PROC FAR ; 中断类型 n 的服务程序 IRET INT VCE ENDP

9.4 8086 中断系统五中断入口地址设置 3 用系统调用( 推荐使用 ) 使用 25H 功能时要求 : AL= 中断类型号 DS:DX=

60 中断系统五中断入口地址设置 3 用系统调用( 推荐使用 ) 使用 25H 功能时要求 : AL= 中断类型号 DS:DX= 中断服务程序首地址的段偏移地址注意 DS 保护使用 35H 功能时要求 : AL= 中断类型号 ES:BX= 中断服务程序首地址的段偏移地址

61 中断系统五中断入口地址设置 3 用系统调用( 推荐使用 ) PUSH DS MOV DX,SEG INT60H MOV DS,DX MOV DX,OFFSET INT60H MOV AL,60H MOV AH,25H INT 21H POP DS ; 段基地址送 DS ; 偏移地址送 DX ; 中断类型号送 AL ;25H 功能调用

62 中断系统五中断入口地址设置 4 直接装入法若外设的中断类型号为 6BH, 则此中断类型号对应的中断矢量表地址为从 00lACH 开始的四个存储单元. 设中断服务程序段地址是 1000H, 偏移地址为 2000H MOV AX, 0 MOV DS, AX ; 置数据段段基地址为 0 MOV AX, 2000H MOV [01ACH], AX ; 对偏移地址为 01AC 的单元 MOV AX, 1000H ; 送双字 MOV [01ACH+2], AX

63 中断系统 8086 的中断响应与处理从 INTR 引脚引入的可屏蔽中断的类型码是如何形成的 CPU 响应 INTR 中断后, 要执行两个连续的中断响应 INTA 总线周期, 其时序图如下 :

64 8086 的中断响应与处理第一个 INTA# 周期,CPU 使数据线 D 7 ~D 0 浮空, T 2 ~T 4 期间向 8259A 发第 1 个中断响应信号 INTA# 表示 CPU 已响应此中断, 禁止其它总线控制器竞争总线

65 8086 的中断响应与处理第二个 INTA# 周期, 8259A 收到第二个 INTA# 信号后, 将中断类型号 n 置于数据总线上, 由此找到中断服务程序的入口地址

66 中断系统六中断概念的再讨论 1 中断与调子程序之间的关系 a 中断过程实际上是 CPU 从执行当前主程序转到执行为外设服务的子程序, 因此从这个角度来看, 是中断过程是一个调用子程序的过程 b 中断过程与子程序调用的差别 : 比如调用子程序的过程是一个无条件过程, 但中断过程的中断服务程序的调用一般是有条件的子程序调用在整个程序执行中的位置是固定的而硬件中断过程, 只要条件满足, 在整个程序执行的任意一时间点都有可能发生, 硬件中断产生的调用过程是随机的和不可预测的

67 中断系统六中断概念的再讨论 2 外部中断和 INT n 之间的关系结合中断指令 INT n, 可以这样理解外部中断 : 当外部中断源发中断给 CPU 时, 如果 CPU 满足一定的条件, 处于开中断状态,CPU 就可以响应中断, 这时外设在 CPU 正在执行指令与其下一个指令之间, 等效插入了一个 INT n 指令, 这里的 n 就是外设提供的中断类型号注意这里用等效两字表示实际过程中是不存在插入 INT n 指令的操作, 但 CPU 确实完成了类似 INT n 指令的功能, 实现了主程序向中断程序的转移

<4D F736F F D20B5DAC8FDCBC4D5C2D7F7D2B5B4F0B0B82E646F63>

<4D F736F F D20B5DAC8FDCBC4D5C2D7F7D2B5B4F0B0B82E646F63> 第三章 Q3 1 1. 省略了 I/O 操作的复杂逻辑, 易实现, 耗费低 ; 2. 可以利用丰富的内存寻址模式实现灵活的 I/O 操作 Q3 2 假设存储单元 ds1 处寄存器地址为 0x2000, 代码如下 #define ds1 0x2000 while ( *ds1 == 0 ) ; Q3 3 假设设备 (dev1) 中有两个寄存器 ds1 和 dd1,dev1 的地址为 0x1000,ds1

第六章 微型计算机的输入输出

第六章微型计算机的输入输出