ADV739/ADV739/ADV739/ADV7393 目录 特性... 修订历史...3 应用...5 概述...5 功能框图...6 技术规格...7 电源规格...7 输入时钟规格...7 模拟输出规格...7 数字输入 / 输出规格 3.3 V...8 数字输入 / 输出规格.8 V...

Transcription

1 产品特性 3 个高质量 位视频 DAC 6 (6 MHz) DAC 过采样 ( 标清 ) 8 (6 MHz) DAC 过采样 ( 增清 ) 4 (97 MHz) DAC 过采样 ( 高清 ) DAC 输出电流 :37 ma( 最大值 ) 支持多格式视频输入 4:: YCrCb( 标清 增清和高清 ) 4:4:4 RGB( 标清 ) 支持多格式视频输出复合 (CVBS) 和 S 视频 (Y-C) 分量 YPrPb( 标清 增清和高清 ) 分量 RGB( 标清 增清和高清 ) 提供引脚架构芯片级封装 (LFCSP) 3 引脚 5 mm 5 mm LFCSP 4 引脚 6 mm 6 mm LFCSP 提供晶圆级芯片规模封装 (WLCSP) 3 引脚 5 6 WLCSP 封装, 单 DAC 输出高级电源管理取得专利的内容相关低功耗 DAC 操作自动有线电视信号检测和 DAC 关断各 DAC 具有独立开关控制休眠模式下功耗最低支持 74.5 MHz 8//6 位高清输入符合 SMPTE 74M (8i) 96M (7p) 和 4M (35i) 标准符合 EIA/CEA-86B 标准支持 NTSC M PAL B/D/G/H/I/M/N PAL 6 NTSC 和 PAL 方形像素操作 (4.54 MHz/9.5 MHz) 符合 Macrovision 7..L 版 ( 标清 ) 和. 版 ( 增清 ) 标准副本生成管理系统 (CGMS) 隐藏字幕和宽屏幕信令 (WSS) 集成副载波锁定至外部视频源完整的片内视频时序发生器片内测试图案生成可编程特性亮度和色度滤波器响应垂直消隐间隔 (VBI) 副载波频率 (fsc) 和相位亮度延迟高清 (HD) 可编程特性 (7p/8i/35i) 4 过采样 (97 MHz) 内部测试图案发生器彩色和黑色条 小窗 平场 / 帧完全可编程 YCrCb 转 RGB 矩阵 Rev. G Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. 低功耗 全集成 位标清 / 高清视频编码器 ADV739/ADV739/ADV739/ADV7393 伽玛校正可编程自适应滤波器控制可编程锐度滤波器控制 CGMS (7p/8i) 和 CGMS B 型 (7p/8i) 支持双倍数据速率 (DDR) 输入增清 (ED) 可编程特性 (55p/65p) 8 过采样 (6 MHz 输出 ) 内部测试图案发生器黑色条 小窗 平场 / 帧独立的 Y 和 PrPb 输出延迟伽玛校正可编程自适应滤波器控制完全可编程 YCrCb 转 RGB 矩阵欠冲限幅器 Macrovision. 版 (55p/65p)( 仅 ADV739/ADV739) CGMS (55p/65p) 和 CGMS B 型 (55p) 支持双倍数据速率 (DDR) 输入标清 (SD) 可编程特性 6 过采样 (6 MHz) 内部测试图案发生器彩色和黑色条有效视频开始和结束时的边沿速率受控独立的 Y 和 PrPb 输出延迟欠冲限幅器伽玛校正数字降噪 (DNR) 多个亮度和色度滤波器增益 / 衰减可编程的亮度 SSAF 滤波器 PrPb SSAF 分量和复合 /S 视频输出具有独立的基底控制 VCR FF/RW 同步模式 Macrovision 7..L 版 ( 仅 ADV739/ADV739) 副本生成管理系统 (CGMS) 宽屏幕信令 (WSS) 隐藏字幕串行 MPU 接口, 兼容 I C.7 V 或 3.3 V 模拟电源.8 V 数字电源.8 V 或 3.3 V I/O 电源温度范围 : 4 C 至 +85 C W 级汽车应用温度范围 : 4 C 至 +5 C 通过汽车应用认证 One Technology Way, P.O. Box 96, Norwood, MA 6-96, U.S.A. Tel: Analog Devices, Inc. All rights reserved. Technical Support ADI 中文版数据手册是英文版数据手册的译文, 敬请谅解翻译中可能存在的语言组织或翻译错误,ADI 不对翻译中存在的差异或由此产生的错误负责 如需确认任何词语的准确性, 请参考 ADI 提供的最新英文版数据手册

2 ADV739/ADV739/ADV739/ADV7393 目录 特性... 修订历史...3 应用...5 概述...5 功能框图...6 技术规格...7 电源规格...7 输入时钟规格...7 模拟输出规格...7 数字输入 / 输出规格 3.3 V...8 数字输入 / 输出规格.8 V...8 MPU 端口时序规格...8 数字时序规格 3.3 V...9 数字时序规格.8 V... 视频性能规格... 功耗规格... 时序图... 绝对最大额定值...8 热阻...8 ESD 警告...8 引脚配置和功能描述...9 典型性能参数... MPU 端口描述...6 I C 操作...6 寄存器图...8 寄存器编程...8 子地址寄存器 (SR7 至 SR)...8 ADV739/ADV739 输入配置...46 标清...46 增清 / 高清...46 增清 (54 MHz)...46 ADV739/ADV7393 输入配置...47 标清...47 增清 / 高清...48 增清 (54 MHz)...48 输出配置...49 设计特性...5 输出过采样...5 高清隔行外部 HSYNC 和 VSYNC 考虑...5 增清 / 高清时序复位...5 副载波频率锁定...5 标清 VCR FF/RW 同步...5 垂直消隐间隔...5 标清副载波频率控制...5 标清非隔行模式...5 标清方形像素模式...5 滤波器...54 增清 / 高清测试图案颜色控制...55 颜色空间转换矩阵...55 标清亮度和颜色比例控制...57 标清色调调整控制...57 标清亮度检测...57 标清亮度控制...57 标清输入标准自动检测...58 双缓冲...58 可编程 DAC 增益控制...58 伽玛校正...59 增清 / 高清锐度滤波器和自适应滤波器控制...6 增清 / 高清锐度滤波器和自适应滤波器应用示例...6 标清数字降噪...6 标清有效视频边沿控制...64 外部水平和垂直同步控制...65 低功耗模式...66 电缆检测...66 DAC 自动关断...66 休眠模式...66 像素和控制端口回读...67 复位机制...67 标清图文电视插入...67 印制电路板布局和设计...69 未用引脚...69 DAC 配置...69 视频输出缓冲器和可选输出滤波器...69 印刷电路板 (PCB) 布局...7 WLCSP 封装的额外布局布线考虑...7 典型应用电路...7 副本生成管理系统...74 标清 CGMS...74 Rev. E Page of 8

3 ADV739/ADV739/ADV739/ADV7393 增清 CGMS...74 高清 CGMS...74 CGMS CRC 功能...74 标清宽屏幕信令...77 标清隐藏字幕...78 内部测试图案生成...79 标清测试图案...79 增清 / 高清测试图案...79 标清时序...8 高清时序...85 视频输出电平...86 标清 YPrPb 输出电平 SMPTE/EBU N...86 增清 / 高清 YPrPb 输出电平...87 标清 / 增清 / 高清 RGB 输出电平...88 标清输出图...89 视频标准...9 配置脚本...9 标清...9 增清...99 高清... ADV739x 评估板... 4 外形尺寸... 5 订购指南... 7 汽车应用级产品... 7 修订历史 3 年 月 修订版 F 至修订版 G 更改特性部分... 更改表 更改图 修改 订购指南 部分... 7 年 月 修订版 E 至修订版 F 更新 外形尺寸... 5 修改 订购指南 部分... 7 年 月 修订版 D 至修订版 E 更改表...5 更改 数字输入 / 输出规格.8 V 部分...8 更改表 5... 更改表...3 更改表 更改表 更改 6 位 4:4:4 RGB 模式 部分...47 增加 外部同步极性 部分...5 删除 增清 / 高清非标准时序模式 部分 图 63 和表 4; 重新编号...5 将 标清副载波频率锁定 副载波相位复位及时序复位 部分更改为 标清副载波频率锁定 部分...5 删除 子地址 x84 位[:] 部分 时序复位 (TR) 模式 部分 副载波相位复位 (SCR) 模式 部分 图 64 和图 修改 订购指南 部分... 年 月 修订版 C 至修订版 D 更改 特性 部分... 更新外形尺寸... 7 年 9 月 修订版 B 至修订版 C 更改 MPU 端口描述 部分...6 更改订购指南... 7 年 7 月 修订版 A 至修订版 B 更改 特性 部分... 更改 应用 部分...5 更改 概述...5 增加表, 重新排序...5 新增图 ; 重新排序...6 更改全驱动输出电流参数 ( 表 5)...7 更改表 增加图...9 更改表 更改 ADV739/ADV739 输入配置 部分...45 增加 WLCSP 封装的额外布局布线考虑 部分...7 增加图 更改 配置脚本 部分...9 更改子地址 x( 表 66)...93 更改子地址 x( 表 8)...95 更改子地址 x( 表 83)...95 更改子地址 x( 表 97)...98 更新 外形尺寸, 增加图 更改订购指南 年 3 月 修订版 至修订版 A 更改 特性 部分... 删除详细特性部分, 更改表...4 更改图, 增加图...5 更改表 输入时钟规格部分和模拟输出规格部分...6 更改 数字输入 / 输出规格 3.3 V 部分和表 Rev. E Page 3 of 8

4 ADV739/ADV739/ADV739/ADV7393 增加 数字输入 / 输出规格.8 V 部分和表 更改 MPU 端口时序规格 部分的默认条件...7 更改 数字时序规格 3.3 V 部分和表 增加 数字时序规格.8 V 部分和表 增加 视频性能规格 部分的默认条件... 增加 功耗规格 部分的默认条件... 更改表... 更改图 更改表...7 更改表 4 的引脚 9 和引脚 描述...8 更改 MPU 端口描述 部分...5 更改 I C 操作 部分...5 增加表 更改表 更改表 9 的位 x3 描述...3 更改表 更改表 9 的位 x8b 描述...39 更改表 更改表 增加表 将 特性 部分更名为 设计特性 部分...48 更改 增清 / 高清非标准时序模式 部分...48 增加 高清隔行外部 HSYNC 和 VSYNC 考虑 部分...49 更改 标清副载波频率锁定 副载波复位和时序复位 部分...49 更改 子地址 x8c 至子地址 x8f 部分...5 更改 FSC 编程 部分...5 更改 子地址 x8 位 4 部分...5 增加 标清手动 CSC 矩阵调整特性 部分...54 增加表 更改 子地址 x9c 至子地址 x9f 部分...56 更改 子地址 xba 部分...56 增加 休眠模式 部分...65 更改 像素和控制端口回读 部分...66 更改 复位机制 部分...66 增加 标清图文电视插入 部分...66 增加图 增加图 更改 DAC 寄存器 部分...68 增加 未用引脚 部分...68 更改 电源时序控制 部分...7 更改 内部测试图案生成 部分...77 更改标清时序下的 模式 (CCIR-656) 从机操作 ( 子地址 x8a = XXXXX) 部分 年 月 修订版 : 初始版 Rev. E Page 4 of 8

5 ADV739/ADV739/ADV739/ADV7393 应用手机数码相机便携式媒体和 DVD 播放器便携式游戏机便携式数码摄像机机顶盒 (STB) 车载信息娱乐系统 ( 仅限 ADV739 和 ADV7393 ) 概述 ADV739/ADV739/ADV739/ADV7393 均属于单芯片 高速 数模视频编码器系列 三个.7 V/3.3 V 位视频 DAC (WLCSP 封装为一个 DAC) 支持标清 (SD) 或高清 (HD) 视频格式的复合 (CVBS) S 视频 (Y-C) 或分量 (YPrPb/RGB) 模拟输出 单 DAC WLCSP 封装仅在标清分辨率下支持 CVBS (NTSC 和 PAL) 输出 ( 见表 ) 这些编码器针对低功耗操作进行了优化, 尺寸极小, 并且只需很少的外部器件, 非常适合要求电视输出功能的便携式和功耗敏感型应用 有线电视信号检测和 DAC 自动关断特性可确保功耗保持最低 ADV739/ADV739 配有一个 8 位视频输入端口, 通过 SDR 接口支持标清视频格式, 通过 DDR 接口支持高清视频格式 ADV739/ADV7393 配有一个 6 位视频输入端口, 可采用多种方式进行配置 同时支持标清 RGB 输入 该系列所有器件均支持嵌入式 EAV/SAV 时序码 外部视频同步信号以及 I C 通信协议 表 和表 列出了 ADV739x 系列直接支持的视频标准 表. LFCSP 封装直接支持的标准 有效分辨率 I/P 帧速率 (Hz) 时钟输入 (MHz) 标准 7 4 P P I ITU-R BT.6/ I 5 7 ITU-R BT.6/ I NTSC Square Pixel I PAL Square Pixel P SMPTE 93M P BTA T P ITU-R BT P 5 7 ITU-R BT P ITU-R BT P 5 7 ITU-R BT I SMPTE 4M 9 35 I SMPTE 4M 8 7 P 6, 5, 3, 74.5 SMPTE 96M 5, P 3.97, SMPTE 96M 59.94, I 3, SMPTE 74M 9 8 I SMPTE 74M 9 8 P 3, 5, SMPTE 74M 9 8 P 3.98, SMPTE 74M 9 8 P ITU-R BT.79-5 I = 隔行,P = 逐行 表.WLCSP 封装直接支持的标准 帧速率 时钟输入 有效分辨率 I/P (Hz) (MHz) 标准 7 48 I ITU-R BT.6/ I 5 7 ITU-R BT.6/ I NTSC Square Pixel I PAL Square Pixel I = 隔行,P = 逐行 Rev. E Page 5 of 8

6 ADV739/ADV739/ADV739/ADV7393 功能框图 DGND () V DD () SCL SDA ALSB SFL AGND V AA GND_IO V DD_IO 8-BIT SD OR 8-BIT ED/HD VBI DATA SERVICE INSERTION SDR/DDR SD/ED/HD INPUT 4:: TO 4:4:4 DEINTERLEAVE ASYNC BYPASS ADD SYNC ADD BURST MPU PORT PROGRAMMABLE LUMINANCE FILTER PROGRAMMABLE CHROMINANCE FILTER SUBCARRIER FREQUENCY LOCK (SFL) YCrCb TO RGB SIN/COS DDS BLOCK 6 FILTER 6 FILTER ADV739/ADV739 MULTIPLEXER -BIT DAC -BIT DAC -BIT DAC 3 DAC DAC DAC 3 YCrCb HDTV TEST PATTERN GENERATOR PROGRAMMABLE ED/HD FILTERS SHARPNESS AND ADAPTIVE FILTER CONTROL YCbCr TO RGB MATRIX 4 FILTER POWER MANAGEMENT CONTROL VIDEO TIMING GENERATOR 6 /4 OVERSAMPLING PLL REFERENCE AND CABLE DETECT R SET RESET HSYNC VSYNC CLKIN PV DD PGND EXT_LF COMP 634- 图. ADV739/ADV739(3 引脚 LFCSP) DGND () V DD () SCL SDA ALSB SFL AGND V AA GND_IO V DD_IO VBI DATA SERVICE INSERTION MPU PORT SUBCARRIER FREQUENCY LOCK (SFL) ADV739BCBZ 8-BIT SD SDR/DDR SD INPUT 4:: TO 4:4:4 DEINTERLEAVE ADD SYNC ADD BURST PROGRAMMABLE LUMINANCE FILTER PROGRAMMABLE CHROMINANCE FILTER SIN/COS DDS BLOCK 6 FILTER 6 FILTER MULTIPLEXER -BIT DAC DAC POWER MANAGEMENT CONTROL VIDEO TIMING GENERATOR 6 OVERSAMPLING PLL REFERENCE AND CABLE DETECT R SET RESET HSYNC VSYNC CLKIN PV DD PGND EXT_LF COMP 图. ADV739BCBZ-A(3 引脚 WLCSP) DGND () V DD () SCL SDA ALSB SFL AGND V AA GND_IO V DD_IO 8-/-/6-BIT SD OR 8-/-/6-BIT ED/HD VBI DATA SERVICE INSERTION SDR/DDR SD/ED/HD INPUT 4:: TO 4:4:4 DEINTERLEAVE RGB TO YCrCb MATRIX ASYNC BYPASS ADD SYNC ADD BURST MPU PORT PROGRAMMABLE LUMINANCE FILTER PROGRAMMABLE CHROMINANCE FILTER SUBCARRIER FREQUENCY LOCK (SFL) YCrCb TO RGB SIN/COS DDS BLOCK 6 FILTER 6 FILTER ADV739/ADV7393 MULTIPLEXER -BIT DAC -BIT DAC -BIT DAC 3 DAC DAC DAC 3 YCrCb HDTV TEST PATTERN GENERATOR PROGRAMMABLE ED/HD FILTERS SHARPNESS AND ADAPTIVE FILTER CONTROL YCbCr TO RGB MATRIX 4 FILTER POWER MANAGEMENT CONTROL VIDEO TIMING GENERATOR 6x/4x OVERSAMPLING PLL REFERENCE AND CABLE DETECT R SET RESET HSYNC VSYNC CLKIN PV DD PGND EXT_LF COMP 图 3. ADV739/ADV7393(4 引脚 LFCSP) Rev. E Page 6 of 8

7 ADV739/ADV739/ADV739/ADV7393 技术规格电源规格 除非另有说明, 所有规格均为 T MIN 至 T MAX ( 4 C 至 +85 C) 表 3. 参数 最小值 典型值 最大值 单位 电源电压 VDD V VDD_IO V PVDD V VAA V 电源抑制比. %/% 输入时钟规格 V DD =.7 V 至.89 V,PV DD =.7 V 至.89 V,V AA =.6 V 至 V,V DD_IO =.7 V 至 3.63 V 除非另有说明, 所有规格均为 T MIN 至 T MAX ( 4 C 至 +85 C) 表 4. 参数 条件 最小值 典型值 最大值 单位 fclkin SD/ED 7 MHz ED (at 54 MHz) 54 MHz HD 74.5 MHz CLKIN 高电平时间,t 9 4 个时钟周期的 % CLKIN 低电平时间,t 4 个时钟周期的 % CLKIN 峰峰值抖动容差 ±ns SD = 标清,ED = 增清 (55p/65p),HD = 高清 模拟输出规格 V DD =.7 V 至.89 V,PV DD =.7 V 至.89 V,V AA =.6 V 至 V,V DD_IO =.7 V 至 3.63 V 除非另有说明, 所有规格均为 T MIN 至 T MAX ( 4 C 至 +85 C) 表 5. 参数 全驱动输出电流 低驱动输出电流 DAC 间匹配输出顺从电压,V OC 输出电容,C OUT 模拟输出延迟 DAC 模拟输出偏斜 条件 最小值 典型值 最大值 单位 RSET = 5 Ω, RL = 37.5 Ω ma 所有 DAC 使能 RSET = 5 Ω, RL = 37.5 Ω ma 仅 DAC 使能 RSET = 4. kω, RL = 3 Ω 4.3 ma DAC, DAC, DAC 3. %.4 V pf 6 ns DAC, DAC, DAC 3 ns 使此值变回理想值的推荐方法是将寄存器 xb 调整为推荐值 x 输出延迟是从输入时钟上升沿的 5% 点测量到 DAC 输出满量程转换的 5% 点 Rev. E Page 7 of 8

8 ADV739/ADV739/ADV739/ADV7393 数字输入 / 输出规格 3.3 V V DD =.7 V 至.89 V,PV DD =.7 V 至.89 V,V AA =.6 V 至 V,V DD_IO =.97 V 至 3.63 V 除非另有说明, 所有规格均为 T MIN 至 T MAX ( 4 C 至 +85 C) 表 6. 参数 条件 最小值 典型值 最大值 单位 输入高电平,V IH 输入低电平,V IL 输入漏电流,I IN 输入电容,C IN 输出高电平,V OH 输出低电平,V OL 三态漏电流三态输出电容. V.8 V VIN = VDD_IO ± µa 4 pf ISOURCE = 4 µa.4 V ISINK = 3. ma.4 V VIN =.4 V,.4 V ± µa 4 pf 数字输入 / 输出规格.8 V 当 V DD_IO 设为.8 V 时, 所有数字视频输入和控制输入, 如 I C HS 和 VS 等, 都应使用.8 V 电平 V DD =.7 V 至.89 V, PV DD =.7 V 至.89 V,V AA =.6 V 至 V,V DD_IO =.7 V 至.89 V 除非另有说明, 所有规格均为 T MIN 至 T MAX ( 4 C 至 +85 C) 表 7. 参数 条件 最小值 典型值 最大值 单位 输入高电平,V IH.7 VDD_IO V 输入低电平,V IL.3 VDD_IO V 输入电容,C IN 4 pf 输出高电平,V OH ISOURCE = 4 µa VDD_IO.4 V 输出低电平,V OL ISINK = 3. ma.4 V 三态输出电容 4 pf MPU 端口时序规格 V DD =.7 V 至.89 V,PV DD =.7 V 至.89 V,V AA =.6 V 至 V,V DD_IO =.7 V 至 3.63 V 除非另有说明, 所有规格均为 T MIN 至 T MAX ( 4 C 至 +85 C) 表 8. 参数 条件 最小值 典型值 最大值 单位 MPU 端口,l C 模式 见图 7 SCL 频率 4 khz SCL 高电平脉冲宽度,t.6 µs SC 低电平脉冲宽度,t.3 µs 保持时间 ( 起始条件 ),t 3.6 µs 建立时间 ( 起始条件 ),t 4.6 µs 数据建立时间,t 5 ns SDA SCL 上升时间,t 6 3 ns SDA SCL 下降时间,t 7 3 ns 建立时间 ( 停止条件 ),t 8.6 µs 通过表征保证 Rev. E Page 8 of 8

9 ADV739/ADV739/ADV739/ADV7393 数字时序规格 3.3 V V DD =.7 V 至.89 V,PV DD =.7 V 至.89 V,V AA =.6 V 至 V,V DD_IO =.97 V 至 3.63 V 除非另有说明, 所有规格均为 T MIN 至 T MAX ( 4 C 至 +85 C) 表 9. 参数 条件 最小值 典型值最大值 单位 视频数据和视频控制端口, 3 数据输入建立时间,t 4 数据输入保持时间,t 4 控制输入建立时间,t 4 控制输入保持时间,t 4. ns.3 ns.3 ns.7 ns. ns. ns. ns. ns. ns.3 ns.7 ns. ns. ns. ns ns ns 4 控制输出访问时间,t 3 ED/HD-SDR ED/HD-DDR 或 ED(54 MHz 时 ) 4 控制输出保持时间,t 4 SD 4. ns ED/HD-SDR ED/HD-DDR 或 ED(54 MHz 时 ) 3.5 ns 5 流水线延迟 SD CVBS/Y-C 输出 ( ) SD 过采样禁用 68 CVBS/Y-C 输出 (8 ) CVBS/Y-C 输出 (6 ) 分量输出 ( ) 分量输出 (8 ) 分量输出 (6 ) ED SD 过采样使能 SD 过采样使能 SD 过采样禁用 SD 过采样使能 SD 过采样使能 分量输出 ( ) 分量输出 (4 ) 分量输出 (8 ) HD ED 过采样禁用 ED 过采样使能 ED 过采样使能 分量输出 ( ) 分量输出 ( ) 分量输出 (4 ) HD 过采样禁用 HD 过采样使能 HD 过采样使能 RESET 控制 RESET 低电平时间 SD ED/HD-SDR ED/HD-DDR ED(54 MHz 时 ) SD ED/HD-SDR ED/HD-DDR ED(54 MHz 时 ) SD ED/HD-SDR 或 ED/HD-DDR ED(54 MHz 时 ) SD ED/HD-SDR 或 ED/HD-DDR ED(54 MHz 时 ) SD SD = 标清,ED = 增清 (55p/65p),HD = 高清,SDR = 单倍数据速率,DDR = 双倍数据速率 视频数据 :ADV739/ADV7393 为 P[5:],ADV739/ADV739 为 P[7:] 3 视频控制 :HSYNC 和 VSYNC 4 通过表征保证 5 通过设计保证 ns 时钟周期时钟周期时钟周期时钟周期时钟周期时钟周期 时钟周期时钟周期时钟周期 时钟周期时钟周期时钟周期 Rev. E Page 9 of 8

10 ADV739/ADV739/ADV739/ADV7393 数字时序规格.8 V V DD =.7 V 至.89 V,PV DD =.7 V 至.89 V,VAA =.6 V 至 V,V DD_IO =.7 V 至.89 V 除非另有说明, 所有规格均为 T MIN 至 T MAX ( 4 C 至 +85 C) 表. 参数 条件 最小值 典型值最大值 单位, 3 视频数据和视频控制端口 4 数据输入建立时间,t SD.4 ns ED/HD-SDR.9 ns ED/HD-DDR.9 ns ED(54 MHz 时 ).6 ns 4 数据输入保持时间,t SD.4 ns ED/HD-SDR.5 ns ED/HD-DDR.5 ns ED(54 MHz 时 ).3 ns 4 控制输入建立时间,t SD.4 ns ED/HD-SDR 或 ED/HD-DDR. ns ED(54 MHz 时 ). ns 4 控制输入保持时间,t SD.4 ns ED/HD-SDR 或 ED/HD-DDR. ns ED(54 MHz 时 ). ns 4 控制输出访问时间,t 3 SD 3 ns ED/HD-SDR ED/HD-DDR 或 ED(54 MHz 时 ) ns 4 控制输出保持时间,t 4 SD 4. ns ED/HD-SDR ED/HD-DDR 或 ED(54 MHz 时 ) 5. ns 5 流水线延迟 SD CVBS/Y-C 输出 ( ) CVBS/Y-C 输出 (8 ) CVBS/Y-C 输出 (6 ) 分量输出 ( ) 分量输出 (8 ) 分量输出 (6 ) ED 分量输出 ( ) 分量输出 (4 ) 分量输出 (8 ) HD 分量输出 ( ) 分量输出 ( ) 分量输出 (4 ) RESET 控制 RESET 低电平时间 SD 过采样禁用 SD 过采样使能 SD 过采样使能 SD 过采样禁用 SD 过采样使能 SD 过采样使能 ED 过采样禁用 ED 过采样使能 ED 过采样使能 HD 过采样禁用 HD 过采样使能 HD 过采样使能 SD = 标清,ED = 增清 (55p/65p),HD = 高清,SDR = 单倍数据速率,DDR = 双倍数据速率 视频数据 :ADV739/ADV7393 为 P[5:],ADV739/ADV739 为 P[7:] 3 视频控制 :HSYNC 和 VSYNC 4 通过表征保证 5 通过设计保证 ns 时钟周期时钟周期时钟周期时钟周期时钟周期时钟周期 时钟周期时钟周期时钟周期 时钟周期时钟周期时钟周期 Rev. E Page of 8

11 视频性能规格 V DD =.8 V,PV DD =.8 V,V AA = 3.3 V,V DD_IO = 3.3 V,T A = +5 C 表. 参数 条件 最小值 典型值 最大值 单位 静态性能分辨率积分非线性 (INL) 微分非线性 (DNL), 标清 (SD) 模式亮度非线性差分增益差分相位信噪比 (SNR) 3 增清 (ED) 模式亮度带宽色度带宽高清 (HD) 模式亮度带宽色度带宽 R SET = 5 Ω, R L = 37.5 Ω R SET = 5 Ω, R L = 37.5 Ω NTSC NTSC 亮度斜坡平场全带宽 ADV739/ADV739/ADV739/ADV7393 位.5 LSBs.5 LSBs.5 ±%.5 %.6 58 度 db 75 db.5 MHz 5.8 MHz 3. MHz 3.75 MHz DAC DAC 和 DAC 3 的测量结果 微分非线性 (DNL) 衡量实际 DAC 输出电压步进与理想值的偏差 对于 +ve DNL, 实际步进值位于理想步进值上方 对于 ve DNL, 实际步进值位于理想步进值下方 3 ADV739/ADV7393 工作在 位输入模式下的测量结果 功耗规格 V DD =.8 VPV DD =.8 VV AA = 3.3 VV DD_IO = 3.3 VT A = +5 C 表. 参数 条件 最小值 典型值 最大值 单位, 正常工作模式 IDD 3 SD(6 过采样是使能 ),CVBS( 仅开启一个 DAC) SD(6 过采样是使能 ),YPrPb( 开启三个 DAC) ED(8 过采样使能 ) 4 59 ma HD(4 过采样使能 ) 4 8 ma IDD_IO ma 一个 DAC 使能 IAA 5 所有 DAC 使能 5 ma 5 ma IPLL 4 ma 休眠模式 IDD 5 µa IAA.3 µa IDD_IO. µa IPLL. µa R SET = 5 Ω( 所有 DAC 工作在全驱动模式下 ) 对像素数据引脚应用 75% 彩条测试图案 3 I DD 是驱动数字内核所需的连续电流 4 适用于单倍数据速率 (SDR) 和双倍数据速率 (DDR) 两种输入模式 5 I AA 是为所有 DAC 供电所需的总电流 Rev. E Page of 8

12 ADV739/ADV739/ADV739/ADV7393 时序图图 4 至图 中使用的缩写含义如下 : t 9 = 时钟高电平时间 t = 时钟低电平时间 t = 数据建立时间 t = 数据保持时间 t 3 = 控制输出访问时间 t 4 = 控制输出保持时间此外,ADV739/ADV739 像素端口输入配置见表 35, ADV739/ADV7393 像素端口输入配置见表 36 CLKIN t 9 t t CONTROL INPUTS HSYNC VSYNC IN SLAVE MODE PIXEL PORT Cb Y Cr Y Cb Y Cr t t 3 CONTROL OUTPUTS IN MASTER/SLAVE MODE t 图 4. 标清输入,8/ 位 4:: YCrCb, 输入模式 CLKIN t 9 t t CONTROL INPUTS HSYNC VSYNC IN SLAVE MODE PIXEL PORT Y Y Y Y3 PIXEL PORT Cb Cr Cb Cr t t3 CONTROL OUTPUTS IN MASTER/SLAVE MODE t 图 5. 标清输入,6 位 4:: YCrCb, 输入模式 Rev. E Page of 8

13 ADV739/ADV739/ADV739/ADV7393 CLKIN t 9 t t CONTROL INPUTS HSYNC VSYNC PIXEL PORT G G G PIXEL PORT B B B t PIXEL PORT R R R CONTROL OUTPUTS t 4 t 图 6. 标清输入,6 位 4:4:4 RGB, 输入模式 CLKIN t 9 t t CONTROL INPUTS HSYNC VSYNC PIXEL PORT Y Y Y Y3 Y4 Y5 PIXEL PORT Cb Cr Cb Cr Cb4 Cr4 t t 3 CONTROL OUTPUTS t 图 7. 增清 / 高清 SDR 输入,6 位 4:: YCrCb, 输入模式 CLKIN* t 9 t CONTROL INPUTS HSYNC VSYNC PIXEL PORT Cb Y Cr Y Cb Y Cr t t t t t 3 CONTROL OUTPUTS t 4 *LUMA/CHROMA CLOCK RELATIONSHIP CAN BE INVERTED USING SUBADDRESS x, BITS AND 图 8. 增清 / 高清 DDR 输入,8/ 位 4:: YcrCb (HSYNC /VSYNC), 输入模式 Rev. E Page 3 of 8

14 ADV739/ADV739/ADV739/ADV7393 CLKIN* t 9 t PIXEL PORT 3FF XY Cb Y Cr Y t t t t t 3 CONTROL OUTPUTS t 4 *LUMA/CHROMA CLOCK RELATIONSHIP CAN BE INVERTED USING SUBADDRESS x, BITS AND 图 9. 增清 / 高清 DDR 输入,8/ 位 4:: YcrCb (EAV/SAV), 输入模式 CLKIN t 9 t CONTROL INPUTS HSYNC VSYNC PIXEL PORT Cb Y Cr Y Cb Y Cr t t t 3 CONTROL OUTPUTS t 4 图. 增清 (54 MHz 时 ) 输入,8/ 位 4:: YcrCb (HSYNC /VSYNC), 输入模式 CLKIN t 9 t PIXEL PORT 3FF XY Cb Y Cr Y CONTROL OUTPUTS t t t 3 t 图. 增清 (54 MHz 时 ) 输入,8/ 位 4:: YcrCb (EAV/SAV), 输入模式 Rev. E Page 4 of 8

15 ADV739/ADV739/ADV739/ADV7393 Y OUTPUT b HSYNC VSYNC PIXEL PORT Y Y Y Y3 PIXEL PORT* Cb Cr Cb Cr a a = AS PER RELEVANT STANDARD. b = PIPELINE DELAY. PLEASE REFER TO RELEVANT PIPELINE DELAY. THIS CAN BE FOUND IN THE DIGITAL TIMING SPECIFICATION SECTION OF THE DATA SHEET. A FALLING EDGE OF HSYNC INTO THE ENCODER GENERATES A SYNC FALLING EDGE ON THE OUTPUT AFTER A TIME EQUAL TO THE PIPELINE DELAY 图. 增清 SDR 6 位 4:: YcrCb (HSYNC /VSYNC) 输入时序图 Y OUTPUT b HSYNC VSYNC PIXEL PORT Cb Y Cr Y a a(min) = 44 CLOCK CYCLES FOR 55p. a(min) = 64 CLOCK CYCLES FOR 65p. b = PIPELINE DELAY. PLEASE REFER TO RELEVANT PIPELINE DELAY. THIS CAN BE FOUND IN THE DIGITAL TIMING SPECIFICATION SECTION OF THE DATA SHEET. A FALLING EDGE OF HSYNC INTO THE ENCODER GENERATES A SYNC FALLING EDGE ON THE OUTPUT AFTER A TIME EQUAL TO THE PIPELINE DELAY 图 3. 增清 DDR 8/ 位 4:: YcrCb (HSYNC /VSYNC) 输入时序图 Rev. E Page 5 of 8

16 ADV739/ADV739/ADV739/ADV7393 Y OUTPUT b HSYNC VSYNC PIXEL PORT Y Y Y Y3 PIXEL PORT Cb Cr Cb Cr a a = AS PER RELEVANT STANDARD. b = PIPELINE DELAY. PLEASE REFER TO RELEVANT PIPELINE DELAY. THIS CAN BE FOUND IN THE DIGITAL TIMING SPECIFICATION SECTION OF THE DATA SHEET. A FALLING EDGE OF HSYNC INTO THE ENCODER GENERATES A FALLING EDGE OF TRI-LEVEL SYNC ON THE OUTPUT AFTER A TIME EQUAL TO THE PIPELINE DELAY 图 4. 高清 SDR 6 位 4:: YcrCb (HSYNC /VSYNC) 输入时序图 Y OUTPUT b HSYNC VSYNC PIXEL PORT Cb Y Cr Y a a = AS PER RELEVANT STANDARD. b = PIPELINE DELAY. PLEASE REFER TO RELEVANT PIPELINE DELAY. THIS CAN BE FOUND IN THE DIGITAL TIMING SPECIFICATION SECTION OF THE DATA SHEET. A FALLING EDGE OF HSYNC INTO THE ENCODER GENERATES A FALLING EDGE OF TRI-LEVEL SYNC ON THE OUTPUT AFTER A TIME EQUAL TO THE PIPELINE DELAY 图 5. 高清 DDR 8/ 位 4:: YcrCb (HSYNC /VSYNC) 输入时序图 Rev. E Page 6 of 8

17 ADV739/ADV739/ADV739/ADV7393 HSYNC VSYNC PIXEL PORT Cb Y Cr Y PAL = 64 CLOCK CYCLES NTSC = 44 CLOCK CYCLES 图 6. 标清输入时序图 ( 时序模式 ) SDA t 3 t 5 t 3 t 6 t SCL t t 7 t 4 t 图 7. MPU 端口时序图 (I C 模式 ) Rev. E Page 7 of 8

18 ADV739/ADV739/ADV739/ADV7393 绝对最大额定值 表 3. 参数 V AA 至 AGND V DD 至 DGND PV DD 至 PGND V DD_IO 至 GND_IO AGND 至 DGND AGND 至 PGND AGND 至 GND_IO DGND 至 PGND DGND 至 GND_IO PGND 至 GND_IO 数字输入电压至 GND_IO 模拟输出至 AGND 最大 CLKIN 输入频率存储温度范围 (t S ) 结温 (t J ) 引脚温度 ( 焊接, 秒 ) 模拟输出短接任何电源或公共端可能没有明确的时限 额定值.3 V 至 +3.9 V.3 V 至 +.3 V.3 V 至 +.3 V.3 V 至 +3.9 V.3 V 至 +.3 V.3 V 至 +.3 V.3 V 至 +.3 V.3 V 至 +.3 V.3 V 至 +.3 V.3 V 至 +.3 V.3 V 至 V DD_IO +.3 V.3 V 至 V AA 8 MHz 6 C 至 + C 5 C 6 C 注意, 超出上述绝对最大额定值可能会导致器件永久性损坏 这只是额定最值, 并不能以这些条件或者在任何其它超出本技术规范操作章节中所示规格的条件下, 推断器件能否正常工作 长期在绝对最大额定值条件下工作会影响器件的可靠性 热阻 θ JA 针对最差条件, 即焊接在电路板上的器件为表贴封装 表 4. 热阻封装类型 θja θjc-top 3 θjc-bottom 4 单位 3 引脚 WLCSP 35 不适用 C/W 3 引脚 LFCSP 7 3. C/W 4 引脚 LFCSP 6 3 C/W 值基于 JEDEC 4 层测试板 LFCSP 底部的裸露金属焊盘焊接到 PCB 地 3 这是封装的结至顶部热阻 4 这是封装的结至底部热阻 ADV739x 为符合 RoHS 标准的无铅产品 引脚表面处理采用 % 纯锡电镀 该系列器件适合最高达 55 C(±5 C)IR 回流 (JEDEC STD-) 的无铅应用 ADV739x 向后兼容传统的锡铅焊接工艺 锡电镀层可以在 C 至 35 C 的传统回流温度下利用锡铅焊剂进行焊接 ESD 警告 ESD( 静电放电 ) 敏感器件 带电器件和电路板可能会在没有察觉的情况下放电 尽管本产品具有专利或专有保护电路, 但在遇到高能量 ESD 时, 器件可能会损坏 因此, 应当采取适当的 ESD 防范措施, 以避免器件性能下降或功能丧失 Rev. E Page 8 of 8

19 P A L SB SDA 3 SCL 4 P 5 P 3 6 P 4 7 P 5 8 RESET 4 GND_I O DGN D V D D P HSYNC VSYNC SF P 7 9 A LSB S DA SCL C LKIN 3 RESET 4 P GND 5 EXT_LF 6 D 7 HSYN C 6 VSYN C 5 SF L 引脚配置和功能描述 3 GND_I O 3 P 3 P 9 DGN D 8 V D ADV739/ADV739/ADV739/ADV7393 BALL A CORNER A R SET HSYNC V DD P V DD_IO V DD_IO P P3 3 P4 V 4 5 DD DGND 6 P5 7 P6 8 PIN INDICATOR ADV739/ ADV739 TOP VIEW (Not to Scale) 4 R SET 3 COMP DAC DAC DAC 3 9 V AA 8 AGND 7 PV DD B C D DAC VSYNC SFL P P V AA COMP DGND P3 P4 AGND GND_IO RESET V DD DGND E PV DD EXT_LF ALSB P5 P6 NOTES. THE EXPOSED PAD SHOULD BE CONNECTED TO ANALOG GROUND (AGND). 图 8. ADV739/ADV739 引脚配置 F PGND SDA SCL CLKIN P7 TOP VIEW (BALL SIDE DOWN) Not to Scale P 3 3 P 3 P 3 3 L 图. ADV739BCBZ-A 引脚配置 V DD_IO P4 P5 3 P6 4 P7 5 VDD 6 DGND 7 P8 8 P9 9 P PIN INDICATOR ADV739/ ADV7393 TOP VIEW (Not to Scale) 3 R SET 9 COMP 8 DAC 7 DAC 6 DAC 3 5 V AA 4 AGND 3 PV DD EXT_LF PGND C LKIN 9 NOTES. THE EXPOSED PAD SHOULD BE CONNECTED TO ANALOG GROUND (AGND) 表 5. 引脚功能描述 ADV739/ ADV739 9 至 7, 4 至, 3, 3 图 9. ADV739/ADV7393 引脚配置 引脚编号 ADV739/ ADV 至 5, 至 8, 5 至, 39 至 37, 34 ADV739 WLCSP F5, E5, E4, C5, C4, B5, B4, A4 引脚名称 P7 至 P P5 至 P 3 9 F4 CLKIN I 7 33 A HSYNC I/O 6 3 B VSYNC I/O 5 3 B3 SFL I/O 输入 / 输出 描述 I 8 位像素端口 (P7 至 P) P 为 LSB 输入模式见表 35 (ADV739/ADV739) I 6 位像素端口 (P5 至 P) P 为 LSB 输入模式见表 36 (ADV739/ADV7393) 像素时钟输入 :HD (74.5 MHz) ED (7 MHz 或 54 MHz) 或 SD (7 MHz) 水平同步信号 此引脚也可以配置为输出 SD ED 或 HD 水平同步信号 参见外部水平和垂直同步控制部分 垂直同步信号 此引脚也可以配置为输出 SD ED 或 HD 垂直同步信号 参见外部水平和垂直同步控制部分 副载波频率锁定 (SFL) 输入 Rev. E Page 9 of 8

20 引脚编号 ADV739/ ADV739/ ADV739 ADV739 ADV7393 WLCSP 引脚名称 4 3 A RSET I 3 9 C COMP O B DAC O,, 8, 7, 6 DAC, DAC, O DAC 3 4 F3 SCL I 3 F SDA I/O E3 ALSB I 4 D3 RESET I 9 5 C VAA P 5, 8 6, 35 A3, D4 VDD P A5 VDD_IO P 7 3 E PVDD P 6 E EXT_LF I 5 F PGND G 8 4 D AGND G 6, 9 7, 36 C3, D5 DGND G 3 4 D GND_IO G External Pad External Pad EPAD G 输入 / 输出 描述 ED = 增清 = 55p 和 65p LSB 表示最低有效位 对于 ADV739/ADV739, 将 LSB 设为 时,I C 地址为 xd4; 将 LSB 设为 时,I C 地址为 xd6 对于 ADV739/ADV7393, 将 LSB 设为 时,I C 地址为 x54; 将 LSB 设为 时,I C 地址为 x56 控制 DAC DAC 和 DAC 3 输出的幅度 对于全驱动操作 ( 例如驱动 37.5 Ω 负载 ), 必须将一个 5 Ω 电阻连接在 R SET 与 AGND 之间 对于低驱动操作 ( 例如驱动 3 Ω 负载 ), 必须将一个 4. kω 电阻连接在 R SET 与 AGND 之间 补偿引脚 将一个. nf 电容连接在 COMP 与 V AA 之间 DAC 输出 支持全驱动和低驱动的 DAC DAC 输出 支持全驱动和低驱动的 DAC I C 时钟输入 I C 数据输入 / 输出 ALSB 设置 MPU l C 地址的 LSB 复位片内时序发生器并将 ADV739x 设置为默认模式 模拟电源 (.7 V 或 3.3 V) 数字电源 (.8 V) 对于双电源配置,V DD 可以通过铁氧体磁珠或适当的滤波电路连接到其它.8 V 电源 输入 / 输出数字电源 (.8 V 或 3.3 V) PLL 电源 (.8 V) 对于双电源配置,PV DD 可以通过铁氧体磁珠或适当的滤波电路连接到其它.8 V 电源 内部 PLL 的外部环路滤波器 PLL 接地引脚 模拟地引脚 数字地引脚 输入 / 输出电源接地引脚 连接到模拟地 (AGND) Rev. E Page of 8

21 ADV739/ADV739/ADV739/ADV7393 典型工作特性 EDPr/Pb RESPONSE. LINEAR INTERP FROM 4:: TO 4:4:4..5 Y RESPONSE IN ED 8 OVERSAMPLING MODE GAIN (db) GAIN (db) FREQUENCY (MHz) FREQUENCY (MHz) 634- 图. 增清 8 过采样 PrPb 滤波器 ( 线性 ) 响应 图 4. 增清 8 过采样 Y 滤波器响应 ( 聚焦于通带 ) EDPr/Pb RESPONSE. SSAF INTERP FROM 4:: TO 4:4:4 HD Pr/Pb RESPONSE. SSAF INTERP FROM 4:: TO 4:4:4 GAIN (db) 3 4 GAIN (db) FREQUENCY (MHz) FREQUENCY (MHz) 图. 增清 8 过采样 PrPb 滤波器 (SSAF ) 响应 图 5. 增清 4 过采样 PrPb (SSAF) 滤波器响应 (4:: 输入 ) Y RESPONSE IN ED 8 OVERSAMPLING MODE HD Pr/Pb RESPONSE. 4:4:4 INPUT MODE 3 GAIN (db) GAIN (db) FREQUENCY (MHz) FREQUENCY (MHz) 图 3. 增清 8 过采样 Y 滤波器响应 图 6. 增清 4 过采样 PrPb (SSAF) 滤波器响应 (4:4:4 输入 ) Rev. E Page of 8

22 ADV739/ADV739/ADV739/ADV7393 Y RESPONSE IN HD 4 OVERSAMPLING MODE GAIN (db) MAGNITUDE (db) FREQUENCY (MHz) FREQUENCY (MHz) 图 7. 高清 4 过采样 Y 滤波器响应 图 3. 标清 PAL 亮度低通滤波器响应 3..5 Y PASS BAND IN HD 4x OVERSAMPLING MODE GAIN (db) MAGNITUDE (db) FREQUENCY (MHz) FREQUENCY (MHz) 图 8. 高清 4 过采样 Y 滤波器响应 ( 聚焦于通带 ) 图 3. 标清 NTSC 亮度陷波滤波器响应 MAGNITUDE (db) 3 4 MAGNITUDE (db) FREQUENCY (MHz) FREQUENCY (MHz) 图 9. 标清 NTSC 亮度低通滤波器响应 图 3. 标清 PAL 亮度陷波滤波器响应 Rev. E Page of 8

23 ADV739/ADV739/ADV739/ADV7393 Y RESPONSE IN SD OVERSAMPLING MODE 5 4 GAIN (db) MAGNITUDE (db) FREQUENCY (MHz) FREQUENCY (MHz) 图 33. 标清 6 过采样 Y 滤波器响应 图 36. 标清亮度 SSAF 滤波器 可编程增益 MAGNITUDE (db) MAGNITUDE (db) FREQUENCY (MHz) 图 34. 标清亮度 SSAF 滤波器响应 ( 最高 MHz) FREQUENCY (MHz) 图 37. 标清亮度 SSAF 滤波器 可编程衰减 MAGNITUDE (db) 4 6 MAGNITUDE (db) FREQUENCY (MHz) FREQUENCY (MHz) 图 35. 标清亮度 SSAF 滤波器 可编程响应 图 38. 标清亮度 CIF 低通滤波器响应 Rev. E Page 3 of 8

24 ADV739/ADV739/ADV739/ADV7393 MAGNITUDE (db) 3 4 MAGNITUDE (db) FREQUENCY (MHz) FREQUENCY (MHz) 图 39. 标清亮度 QCIF 低通滤波器响应 图 4. 标清色度.3 MHz 低通滤波器响应 MAGNITUDE (db) 3 4 MAGNITUDE (db) FREQUENCY (MHz) FREQUENCY (MHz) 图 4. 标清色度 3. MHz 低通滤波器响应 图 43. 标清色度. MHz 低通滤波器响应 MAGNITUDE (db) 3 4 MAGNITUDE (db) FREQUENCY (MHz) FREQUENCY (MHz) 图 4. 标清色度. MHz 低通滤波器响应 图 44. 标清色度.65 MHz 低通滤波器响应 Rev. E Page 4 of 8

25 ADV739/ADV739/ADV739/ADV7393 MAGNITUDE (db) 3 4 MAGNITUDE (db) FREQUENCY (MHz) FREQUENCY (MHz) 图 45. 标清色度 CIF 低通滤波器响应 图 46. 标清色度 QCIF 低通滤波器响应 Rev. E Page 5 of 8

26 ADV739/ADV739/ADV739/ADV7393 MPU 端口描述微处理器等器件可以通过 线式串行 (I C 兼容 ) 总线与 ADV739x 通信 上电或复位后,MPU 端口配置为 I C 工作 模式 I C 操作 ADV739x 支持 线式串行 (I C 兼容 ) 微处理器总线, 可驱动 多个外设 此端口以开漏配置工作 串行数据 (SDA) 和串行时钟 (SCL) 两条线路承载任何连接到总线的器件与 ADV739x 之间的信息 从机地址取决于器件 (ADV739 ADV739 ADV739 或 ADV7393) 操作( 读或写 ) 以及 ALSB 引脚的状态 ( 或 ), 参见表 6 图 47 和图 48 LSB 设置读操作或写操作 逻辑 对应读操作, 逻辑 对应写操作 通过将 ADV739x 的 ALSB 引脚设置为逻辑 或逻辑 来控制 A 表 6. ADV739x I C 从机地址 器件 ALSB 操作 从机地址 ADV739 写 xd4 和 读 xd5 ADV739 写 xd6 读 xd7 ADV739 写 x54 和 读 x55 ADV7393 写 x56 读 x57 A X ADDRESS CONTROL SET UP BY ALSB READ/WRITE CONTROL WRITE READ 图 47. ADV739/ADV739 I C 从机地址 A X ADDRESS CONTROL SET UP BY ALSB 总线上的各种器件使用下述协议 主机通过建立起始条件而启动数据传输 ; 起始条件要求 SDA 发生高到低转换, 同时 SCL 保持高电平 这样, 随后就会发生地址 / 数据流 所有外设均响应起始条件, 并移动后续 8 位 (7 位地址加 R/W 位 ) 这些位的传输顺序是从 MSB 到 LSB 能够识别所传输地址的外设在第 9 个时钟脉冲期间将数据线拉低, 从而做出响应 这称为应答位 此时, 所有其它器件从总线退出, 保持空闲状态 空闲状态是指器件监控 SDA 和 SCL 线, 等待起始条件和正确的传输地址 R/W 位决定数据的方向 如果第一个字节的 LSB 为逻辑, 则意味着主机向外设写入信息 如果第一个字节的 LSB 为逻辑, 则意味着主机从外设读取信息 ADV739x 充当总线上的标准从机 SDA 引脚上的数据为 8 位长, 支持 7 位地址加 R/W 位 它将第一个字节解释为器件地址, 将第二个字节解释为起始子地址 子地址可以自动递增, 这样就可以从任何有效子地址开始, 以升序将数据写入或读出寄存器 数据传输始终由停止条件终止 用户也可以逐个访问任何唯一的子地址寄存器, 而无需更新所有寄存器 在数据传输的任何阶段都可以检测停止和起始条件 如果正常的读写操作导致这些条件置位失序, 器件将立即跳入空闲状态 在给定的 SCL 高电平期间, 用户只能发出起始条件 停止条件或者停止条件后跟起始条件 如果用户发出的子地址无效,ADV739x 不会发出应答, 而是返回空闲状态 如果用户使用自动递增方法寻址编码器, 但超过了最高子地址, 则器件将采取下列措施 : 在读取模式下, 输出最高子地址寄存器的内容, 直到主机发出不应答信号 这表示读取结束 不应答条件是指 SDA 线在第 9 个脉冲期间未被拉低 在写入模式下, 无效字节的数据不载入任何子地址寄存器,ADV739x 发出不应答, 器件返回空闲状态 图 49 显示了写入序列的数据传输以及起始和停止条件的示例 图 5 显示了总线写入和读取序列 READ/WRITE CONTROL WRITE READ 图 48. ADV739/ADV7393 I C 从机地址 Rev. E Page 6 of 8

27 ADV739/ADV739/ADV739/ADV7393 SDA SCL S P START ADDR R/W ACK SUBADDRESS ACK DATA ACK STOP 图 49. I C 数据传输 WRITE SEQUENCE S SLAVE ADDR A(S) SUBADDR A(S) DATA A(S) DATA A(S) P READ SEQUENCE S SLAVE ADDR A(S) SUBADDR A(S) S SLAVE ADDR A(S) DATA A(M) DATA A(M) P S = START BIT P = STOP BIT LSB = LSB = A(S) = ACKNOWLEDGE BY SLAVE A(M) = ACKNOWLEDGE BY MASTER A (S) = NO-ACKNOWLEDGE BY SLAVE A (M) = NO-ACKNOWLEDGE BY MASTER 图 5. I C 读取和写入序列 Rev. E Page 7 of 8

28 ADV739/ADV739/ADV739/ADV7393 寄存器图除了只读或只写寄存器外, 微处理器可以通过 MPU 端口读写 ADV739x 的所有寄存器 子地址寄存器决定下一个读操作或写操作访问的寄存器 通过 MPU 端口的所有通信均以访问子地址寄存器开始, 然后对目标地址执行读 / 写操作, 递增到下一个地址, 直到事务完成为止 寄存器编程表 7 至表 34 描述了各寄存器的功能 除非另有说明, 所有寄存器都可以读取和写入 子地址寄存器 (SR7 至 SR) 子地址寄存器是一个 8 位只写寄存器 访问 MPU 端口并选择读 / 写操作后, 设置子地址 子地址寄存器决定哪一个寄存器执行下一个操作 表 7. 寄存器 x SR7 至 位号 寄存器 SR 寄存器 位功能描述 设置 复位值 x 功耗模式 休眠模式 使能此控制时, 功耗降至 μa 级 休眠模式 x 禁用所有 DAC 和内部 PLL 电路 休眠模式下可以读写寄存器 PLL 和过采样控制 此控制可以关断内部 PLL 电路并关闭过采样功能 DAC 3: 电源开 / 关 DAC : 电源开 / 关 DAC : 电源开 / 关 保留 表 8. 寄存器 x 至寄存器 x9 SR7 至 位号 SR 寄存器 位功能描述 寄存器设置 复位值 x 模式选择 保留 x DDR 时钟沿对齐 ( 仅用于增清 和高清 DDR 模式 ) 保留输入模式 ( 增清 / 高清标准选择参见子地址 x3 位 [7:3]) 保留 色度信号在时钟上升沿读入, 亮度信号在时钟下降沿读入 保留 保留 亮度信号在时钟上升沿读入, 色度信号在时钟下降沿读入 标清输入增清 / 高清 SDR 输入 3 增清 / 高清 DDR 输入保留 保留 保留 保留 增清 (54 MHz) 输入 关闭休眠模式开启 PLL 开启 PLL 关闭 DAC 3 关闭 DAC 3 开启 DAC 关闭 DAC 开启 DAC 关闭 DAC 开启 Rev. E Page 8 of 8

29 ADV739/ADV739/ADV739/ADV7393 SR7 至 位号 SR 寄存器 位功能描述 寄存器设置 复位值 x 模式 保留 必须将 写入此位 x 寄存器 高清隔行外部 VSYNC 和 HSYNC 默认值 如果使用高清 HSYNC / VSYNC 隔行模式, 建议将此位设置为 ( 更多信息见高清隔行 外部 HSYNC 和 VSYNC 考虑部分 ) 测试图案黑条 4 手动 CSC 矩阵调整 RGB 同步 RGB/YPrPb 输出选择 标清同步输出使能 增清 / 高清同步输出使能 输出同步 x3 增清 / 高清 x x LSB 用于 GY x3 CSC 矩阵 x4 增清 / 高清 x x LSB 用于 RV xf CSC 矩阵 x x LSB 用于 BU x x LSB 用于 GV x x LSB 用于 GU x5 增清 / 高清 x x x x x x x x 位 [9:] 用于 GY x4e CSC 矩阵 x6 增清 / 高清 x x x x x x x x 位 [9:] 用于 GU xe CSC 矩阵 3 x7 增清 / 高清 x x x x x x x x 位 [9:] 用于 GV x4 CSC 矩阵 4 x8 增清 / 高清 x x x x x x x x 位 [9:] 用于 BU x9 CSC 矩阵 5 x9 增清 / 高清 x x x x x x x x 位 [9:] 用于 RV x7c CSC 矩阵 6 x = 逻辑 或逻辑 ED = 增清 = 55p 和 65p 3 仅 ADV739/ADV7393(4 引脚器件 ) 提供 4 对于子地址 x3, 必须同时使能位 ( 增清 / 高清 ) 对于子地址 x84, 必须同时使能位 6( 标清 ) 禁用 使能 禁用手动 CSC 矩阵调整 使能手动 CSC 矩阵调整 不同步 所有 RGB 输出同步 RGB 分量输出 YPrPb 分量输出 输出不同步 HSYNC 和 VSYNC 引脚上的标清输出同步 输出不同步 HSYNC 和 VSYNC 引脚上的增清 / 高清 Rev. E Page 9 of 8

30 ADV739/ADV739/ADV739/ADV7393 表 9. 寄存器 xb 至寄存器 x7 SR7 至 位号 SR 寄存器 位功能描述 寄存器设置 复位值 xb DAC DAC 对 DAC 输出电压应用正增益 %. x DAC 3 输出电平 +.8%. +.36% %. +7.5%. 对 DAC 输出电压应用负增益 7.5%. 7.38% %..8%. xd DAC 功耗模式 DAC 低功耗模式 DAC 低功耗禁用 x DAC 低功耗使能 DAC 低功耗模式 DAC 低功耗禁用 DAC 低功耗使能 DAC 3 低功耗模式 DAC 3 低功耗禁用 DAC 3 低功耗使能 标清 / 增清过采样速率选择 SD = 6, ED = 8. SD = 8, ED = 4. 保留 x 有线电视信号 DAC 有线电视信号检测 DAC 上检测到有线 x 检测 只读 电视信号 DAC 无连接 DAC 有线电视信号检测只读 DAC 上检测到有线电视信号 DAC 无连接 保留 无连接 DAC 自动关断 DAC 自动关断禁用 DAC 自动关断使能 保留 x3 像素端口回读 A P[7:] 回读 (ADV739/ADV739) x x x x x x x x 只读 xxx P[5:8] 回读 (ADV739/ADV7393) x4 像素端口回读 B P[7:] 回读 (ADV739/ADV7393) x x x x x x x x 只读 xxx x6 控制端口回读 保留 x x x 只读 xxx VSYNC 回读 x HSYNC 回读 x SFL 回读 x 保留 x x x7 软件复位 保留 x 软件复位 写入, 复位器件 ; 这是一个自清零位 保留 x = 逻辑 或逻辑 为确保正常工作, 子地址 x[6:4] 必须等于默认值 Rev. E Page 3 of 8

31 ADV739/ADV739/ADV739/ADV7393 表. 寄存器 x3 SR7 至 位号 SR 寄存器 位功能描述 寄存器设置 注释 复位值 x3 增清 / 高清 增清 / 高清输出标准 EIA-77. 输出 增清 x 模式寄存器 EIA-77.3 输出 高清 EIA-77. 输出 全输入范围下的输出电平 增清 / 高清输入同步格式 保留外部 HSYNC VSYNC 和场输入嵌入式 EAV/SAV 码 增清 / 高清标准 SMPTE 93M, ITU-BT p Hz BTA-4, ITU-BT.36 55p Hz ITU-BT p 5 Hz ITU-BT.36 65p 5 Hz SMPTE 96M-, SMPTE 74M- 7p 6 Hz/59.94 Hz SMPTE 96M-3 7p 5 Hz SMPTE 96M-4, SMPTE 74M-5 7p 3 Hz/9.97 Hz SMPTE 96M-6 7p 5 Hz SMPTE 96M-7, SMPTE 96M-8 7p 4 Hz/3.98 Hz SMPTE 4M 35i 6 Hz/59.94 Hz 保留 保留 SMPTE 74M-4, SMPTE 74M-5 8i 3 Hz/9.97 Hz SMPTE 74M-6 8i at 5 Hz SMPTE 74M-7, SMPTE 74M-8 8p 3 Hz/9.97 Hz SMPTE 74M-9 8p 5 Hz SMPTE 74M-, SMPTE 74M- 8p 4 Hz/3.98 Hz ITU-R BT Psf 4 Hz 至 保留 根据子地址 x34 位 6 的设置, 可以利用 HSYNC 与 VSYNC 输入组合或 HSYNC 与场输入组合对同步进行控制 更多信息参见高清隔行外部 HSYNC 和 VSYNC 考虑部分 Rev. E Page 3 of 8

32 ADV739/ADV739/ADV739/ADV7393 表. 寄存器 x3 至寄存器 x33 SR7 至位号 SR 寄存器位功能描述 寄存器设置 复位值 x3 增清 / 高清模式 增清 / 高清像素数据验证 像素数据验证关闭 x 寄存器 像素数据验证开启 增清过采样速率选择 4x. x. 增清 / 高清测试图案使能 增清 / 高清测试图案阴影 / 场 增清 / 高清垂直消隐间隔 (VBI) 开启 增清 / 高清欠冲限幅器 增清 / 高清锐度滤波器 x3 增清 / 高清模式 相对于 HSYNC 下降沿的增清 / 高清 Y 延迟 时钟周期 x 寄存器 3 时钟周期 时钟周期 3 时钟周期 4 时钟周期 相对于 HSYNC 下降沿的增清 / 高清颜色延迟 增清 / 高清 CGMS 使能 增清 / 高清 CGMS CRC 使能 高清测试图案关闭 高清测试图案开启 阴影 场 / 帧 禁用 使能 禁用 - IRE. -6 IRE. -.5 IRE. 禁用 使能 时钟周期 时钟周期 时钟周期 3 时钟周期 4 时钟周期 禁用 使能 禁用 使能 x33 增清 / 高清模式 增清 / 高清 Cr/Cb 序列 Cb 位于 HSYNC 下降沿之后 x68 寄存器 4 Cr 位于 HSYNC 下降沿之后 保留 必须将 写入此位 增清 / 高清输入格式 8 位输入 位输入 DAC DAC DAC 3 的 Sinc 补偿滤波器 禁用 使能 保留 必须将 写入此位 增清 / 高清色度 SSAF 滤波器 禁用 使能 仅 ADV739/ADV7393(4 引脚器件 ) 提供 保留增清 / 高清双缓冲 必须将 写入此位 禁用 使能 Rev. E Page 3 of 8

33 ADV739/ADV739/ADV739/ADV7393 表. 寄存器 x34 至寄存器 x38 SR7 至 位号 SR 寄存器 位功能描述 寄存器设置 复位值 x34 增清 / 高清模式 增清 / 高清时序复位 内部增清 / 高清时序计数器使能 x48 寄存器 5 复位内部增清 / 高清时序计数器 增清 / 高清 HSYNC 控制 HSYNC 输出控制 ( 见表 55) 增清 / 高清 VSYNC 控制 VSYNC 输出控制 ( 见表 56) 保留 3 增清 Macrovision 使能 保留 必须将 写入此位 增清 / 高清 VSYNC 输入 / 场输入 = 场输入 = VSYNC 输入 增清 / 高清水平 / 垂直 4 计数器模式 更新场 / 行计数器 场 / 行计数器自由运行 x35 增清 / 高清模式 保留 x 6 寄存器 保留 增清 / 高清 PrPb 同步 禁用 使能 增清 / 高清颜色 DAC 交换 增清 / 高清伽玛校正曲线选择增清 / 高清伽玛校正使能 增清 / 高清自适应滤波器模式增清 / 高清自适应滤波器使能 x36 5 增清 / 高清 Y 电平 增清 / 高清测试图案 Y 电平 x x x x x x x x Y 电平值 xa x37 5 增清 / 高清 Cr 电平 增清 / 高清测试图案 Cr 电平 x x x x x x x x Cr 电平值 x8 x38 5 增清 / 高清 Cb 电平 增清 / 高清测试图案 Cb 电平 x x x x x x x x Cb 电平值 x8 增清 Macrovision 禁用 增清 Macrovision 使能 DAC = Pb, DAC 3 = Pr DAC = Pr, DAC 3 = Pb. 伽玛校正曲线 A 伽玛校正曲线 B 禁用 使能 模式 A 模式 B 禁用 使能 x = 逻辑 或逻辑 与增清 / 高清同步输出使能 ( 子地址 x 位 7 = ) 一起使用 3 仅适用于 ADV739 和 ADV739 4 置 时, 水平 / 垂直计数器自动在所选标准的行 / 场 / 帧结束时绕回 置 时, 水平 / 垂直计数器自由运行, 在外部同步信号要求下绕回 5 仅用于增清 / 高清内部测试图案 ( 子地址 x3 位 = ) Rev. E Page 33 of 8

34 ADV739/ADV739/ADV739/ADV7393 表 3. 寄存器 x39 至寄存器 x43 SR7 至 位号 SR 寄存器 位功能描述 寄存器设置 复位值 x39 增清 / 高清模式 保留 x 寄存器 7 增清 / 高清 EIA/CEA-86B 同步兼容 禁用使能 保留 X3A 增清 / 高清模式 INV_PHSYNC_PO 禁用 x 寄存器 8 INV_PVSYNC_POL INV_PBLANK_POL 保留 x4 增清 / 高清锐度 增清 / 高清锐度滤波器 增益 A = x 滤波器增益 增益值 A 增益 A = + 增益 A = +7 增益 A = 8 增益 A = 增清 / 高清锐度滤波器增益值 B x4 增清 / 高清 CGMS 增清 / 高清 CGMS 数据位 C9 C8 C7 C6 CGMS C9 至 C6 x 数据 x4 增清 / 高清 CGMS 增清 / 高清 CGMS 数据位 C5 C4 C3 C C C C9 C8 CGMS C5 至 C8 x 数据 x43 增清 / 高清 CGMS 增清 / 高清 CGMS 数据位 C7 C6 C5 C4 C3 C C C CGMS C7 至 C x 数据 使能禁用使能禁用使能 增益 B = 增益 B = + 增益 B = +7 增益 B = 8 增益 B = Rev. E Page 34 of 8

35 ADV739/ADV739/ADV739/ADV7393 表 4. 寄存器 x44 至寄存器 x57 SR7 至 SR 位号寄存器位功能描述 寄存器设置复位值 增清 / 高清伽玛 A 增清 / 高清伽玛 A 增清 / 高清伽玛 A 增清 / 高清伽玛 A3 增清 / 高清伽玛 A4 增清 / 高清伽玛 A5 增清 / 高清伽玛 A6 增清 / 高清伽玛 A7 增清 / 高清伽玛 A8 增清 / 高清伽玛 A9 增清 / 高清伽玛 B 增清 / 高清伽玛 B 增清 / 高清伽玛 B 增清 / 高清伽玛 B3 增清 / 高清伽玛 B4 增清 / 高清伽玛 B5 增清 / 高清伽玛 B6 增清 / 高清伽玛 B7 增清 / 高清伽玛 B8 增清 / 高清伽玛 B9 x = 逻辑 或逻辑 增清 / 高清伽玛曲线 A( 点 4) 增清 / 高清伽玛曲线 A( 点 3) 增清 / 高清伽玛曲线 A( 点 48) 增清 / 高清伽玛曲线 A( 点 64) 增清 / 高清伽玛曲线 A( 点 8) 增清 / 高清伽玛曲线 A( 点 96) 增清 / 高清伽玛曲线 A( 点 8) 增清 / 高清伽玛曲线 A( 点 6) 增清 / 高清伽玛曲线 A( 点 9) 增清 / 高清伽玛曲线 A( 点 4) 增清 / 高清伽玛曲线 B( 点 4) 增清 / 高清伽玛曲线 B( 点 3) 增清 / 高清伽玛曲线 B( 点 48) 增清 / 高清伽玛曲线 B( 点 64) 增清 / 高清伽玛曲线 B( 点 8) 增清 / 高清伽玛曲线 B( 点 96) 增清 / 高清伽玛曲线 B( 点 8) 增清 / 高清伽玛曲线 B( 点 6) 增清 / 高清伽玛曲线 B( 点 9) 增清 / 高清伽玛曲线 B( 点 4) Rev. E Page 35 of 8

36 ADV739/ADV739/ADV739/ADV7393 表 5. 寄存器 x58 至寄存器 x5d SR7 至 位号 SR 寄存器 位功能描述 寄存器设置 复位值 x58 增清 / 高清自适应滤波器增益 增清 / 高清自适应滤波器增益, x 值 A 增清 / 高清自适应滤波器增益, 值 A x59 增清 / 高清自适应滤波器增益 增清 / 高清自适应滤波器增益, 增益 A = x 值 A 增清 / 高清自适应滤波器增益, 值 B x5a 增清 / 高清自适应滤波器增益 3 增清 / 高清自适应滤波器增益 3, 增益 A = x 值 A 增清 / 高清自适应滤波器增益 3, 值 B 增益 A = 增益 A = + 增益 A = +7 增益 A = -8 增益 A = - 增益 B = 增益 B = + 增益 B = +7 增益 B = -8 增益 B = - 增益 A = + 增益 A = +7 增益 A = -8 增益 A = - 增益 B = 增益 B = + 增益 B = +7 增益 B = -8 增益 B = - 增益 A = + 增益 A = +7 增益 A = -8 增益 A = - 增益 B = 增益 B = + 增益 B = +7 增益 B = -8 增益 B = - x5b 增清 / 高清自适应滤波器阈值 A 增清 / 高清自适应滤波器阈值 A x x x x x x x x 阈值 A x x5c 增清 / 高清自适应滤波器阈值 B 增清 / 高清自适应滤波器阈值 B x x x x x x x x 阈值 B x x5d 增清 / 高清自适应滤波器阈值 C 增清 / 高清自适应滤波器阈值 C x x x x x x x x 阈值 C x x = 逻辑 或逻辑 Rev. E Page 36 of 8

37 ADV739/ADV739/ADV739/ADV7393 表 6. 寄存器 x5e 至寄存器 x6e SR7 至位号 SR 寄存器位功能描述 寄存器设置复位值 x5e 增清 / 高清 CGMS B 增清 / 高清 CGMS B 型 禁用 x 型寄存器 使能 使能 增清 / 高清 CGMS B 型 CRC 使能 禁用使能 增清 / 高清 CGMS B 型 H5 H4 H3 H H H H5 至 H 表头位 x5f 增清 / 高清 CGMS B 型 增清 / 高清 CGMS B 型 P7 P6 P5 P4 P3 P P P P7 至 P x 寄存器 数据位 x6 增清 / 高清 CGMS B 型 增清 / 高清 CGMS B 型 P5 P4 P3 P P P P9 P8 P5 至 P8 x 寄存器 数据位 x6 增清 / 高清 CGMS B 型 增清 / 高清 CGMS B 型 P3 P P P P9 P8 P7 P6 P3 至 P6 x 寄存器 3 数据位 x6 增清 / 高清 CGMS B 型 增清 / 高清 CGMS B 型 P3 P3 P9 P8 P7 P6 P5 P4 P3 至 P4 x 寄存器 4 数据位 x63 增清 / 高清 CGMS B 型 增清 / 高清 CGMS B 型 P39 P38 P37 P36 P35 P34 P33 P3 P39 至 P3 x 寄存器 5 数据位 x64 增清 / 高清 CGMS B 型 增清 / 高清 CGMS B 型 P47 P46 P45 P44 P43 P4 P4 P4 P47 至 P4 x 寄存器 6 数据位 x65 增清 / 高清 CGMS B 型 增清 / 高清 CGMS B 型 P55 P54 P53 P5 P5 P5 P49 P48 P55 至 P48 x 寄存器 7 数据位 x66 增清 / 高清 CGMS B 型 增清 / 高清 CGMS B 型 P63 P6 P6 P6 P59 P58 P57 P56 P63 至 P56 x 寄存器 8 数据位 x67 增清 / 高清 CGMS B 型 增清 / 高清 CGMS B 型 P7 P7 P69 P68 P67 P66 P65 P64 P7 至 P64 x 寄存器 9 数据位 x68 增清 / 高清 CGMS B 型 增清 / 高清 CGMS B 型 P79 P78 P77 P76 P75 P74 P73 P7 P79 至 P7 x 寄存器 数据位 x69 增清 / 高清 CGMS B 型 增清 / 高清 CGMS B 型 P87 P86 P85 P84 P83 P8 P8 P8 P87 至 P8 x 寄存器 数据位 x6a 增清 / 高清 CGMS B 型 增清 / 高清 CGMS B 型 P95 P94 P93 P9 P9 P9 P89 P88 P95 至 P88 x 寄存器 数据位 x6b 增清 / 高清 CGMS B 型 增清 / 高清 CGMS B 型 P3 P P P P99 P98 P97 P96 P3 至 P96 x 寄存器 3 数据位 x6c 增清 / 高清 CGMS B 型 增清 / 高清 CGMS B 型 P P P9 P8 P7 P6 P5 P4 P 至 P4 x 寄存器 4 数据位 x6d 增清 / 高清 CGMS B 型 增清 / 高清 CGMS B 型 P9 P8 P7 P6 P5 P4 P3 P P9 至 P x 寄存器 5 数据位 x6e 增清 / 高清 CGMS B 型 增清 / 高清 CGMS B 型 P7 P6 P5 P4 P3 P P P P7 至 P x 寄存器 6 数据位 Rev. E Page 37 of 8

38 ADV739/ADV739/ADV739/ADV7393 表 7. 寄存器 x8 至寄存器 x83 SR7 至位号 SR 寄存器位功能描述 寄存器设置复位值 x8 标清模式寄存器 标清标准 NTSC PAL B, PAL D, PAL G, PAL H, x 标清亮度滤波器 标清色度滤波器 3. MHz x8 标清模式寄存器 标清 PrPb SSAF 滤波器 禁用 xb 使能 标清 DAC 输出 见表 37 保留标清基底 标清方形像素模式 标清 VCR FF/RW 同步 标清像素数据验证 标清有效视频边沿控制 x83 标清模式寄存器 3 标清基底 YPrPb 输出 YPrPb 上无基底 x4 YPrPb 上有 7.5 IRE 基底 标清输出电平 Y 标清输出电平 PrPb 标清垂直消隐间隔 (VBI) 开启标清隐藏字幕场控制 保留 PAL I PAL M PAL N LPF NTSC LPF PAL Notch NTSC Notch PAL Luma SSAF Luma CIF Luma QCIF 保留.3 MHz.65 MHz. MHz. MHz 保留 Chroma CIF Chroma QCIF 禁用使能禁用使能禁用使能禁用使能禁用使能 Y = 7 mv/3 mv Y = 74 mv/86 mv 7 mv p-p (PAL), mv p-p (NTSC) 7 mv p-p mv p-p 648 mv p-p 禁用使能隐藏字幕禁用仅奇数场有隐藏字幕仅偶数场有隐藏字幕两种场均有隐藏字幕保留 Rev. E Page 38 of 8

39 ADV739/ADV739/ADV739/ADV7393 表 8. 寄存器 x84 至寄存器 x87 SR7 至位号 SR 寄存器位功能描述 寄存器设置复位值 x84 标清模式 保留 x 寄存器 4 标清 SFL/SCR/TR 模式选择 标清有效视频长度 标清色度 标清色同步 标清彩条 标清亮度 / 色度交换 DAC = 亮度,DAC 3 = 色度 DAC = 色度,DAC 3 = 亮度 x86 标清模式 NTSC 颜色副载波调整 ( 从输出 HSYNC 5.7 μs. x 寄存器 5 脉冲下降沿到色同步开始的延迟时间 ) 5.3 μs μs ( 必须符合 Macrovision 要求 ) 保留 保留标清 EIA/CEA-86B 同步兼容 保留标清水平 / 垂直计数器模式 标清 RGB 颜色交换 x87 标清模式 标清亮度和颜色比例控制 禁用 x 寄存器 6 标清亮度比例饱和 标清色调调整 标清亮度 标清亮度 SSAF 增益 标清输入标准自动检测 保留标清 RGB 输入使能 禁用 SFL 模式使能 7 像素 7 (NTSC), 7 (PAL). 色度使能 色度禁用 使能 禁用 使能 禁用 使能 禁用 更新场 / 行计数器 场 / 行计数器自由运行 正常 颜色反转使能 使能 禁用 使能 禁用 使能 禁用 使能 禁用 使能 禁用 使能 must be written to this bit. 标清 YCrCb 输入 标清 RGB 输入 设为 时, 水平 / 垂直计数器自动在所选标准的行 / 场 / 帧结束时绕回 设为 时, 水平 / 垂直计数器自由运行, 在外部同步信号要求下绕回 仅 ADV739/ADV7393(4 引脚器件 ) 提供 Rev. E Page 39 of 8

40 ADV739/ADV739/ADV739/ADV7393 表 9. 寄存器 x88 至寄存器 x89 SR7 至位号 SR 寄存器位功能描述 寄存器设置复位值 x88 标清模式寄存器 7 保留 x 标清非隔行模式 标清双缓冲 标清输入格式 标清数字降噪 标清伽玛校正曲线选择 伽玛校正曲线 B x89 标清模式寄存器 8 标清欠冲限幅器 禁用 x - IRE. -6 IRE..5 IRE. 仅 ADV739/ADV7393(4 引脚器件 ) 提供 标清伽玛校正使能 保留保留标清色度延迟 保留 禁用 使能 禁用 使能 8 位 YCbCr 输入 6 位 YCbCr 输入 位 YCbCr/6 位标清 RGB 输入 保留 禁用 使能 禁用 使能 伽玛校正曲线 A 必须将 写入此位 保留 禁用 4 时钟周期 8 时钟周期 保留 必须将 写入此位 表 3. 寄存器 x8a 至寄存器 x98 SR7 至位号 SR 寄存器位功能描述 寄存器设置复位值 x8a 标清时序寄存器 标清从机 / 主机模式 从机模式 x8 主机模式 标清时序模式 保留标清亮度延迟 标清最小亮度值 标清时序复位 x 模式 模式 模式 模式 3 无延迟 时钟周期 4 时钟周期 6 时钟周期 -4 IRE IRE. 低高低转换将内部标清时序计数器复位 Rev. E Page 4 of 8

41 ADV739/ADV739/ADV739/ADV7393 SR7 至位号 SR 寄存器位功能描述 寄存器设置复位值 x8b 标清时序寄存器 标清 HSYNC 宽度 t a = 时钟周期 x 注 : 仅适用于主机 t a = 4 时钟周期 模式, 即子地址 x8a t a = 6 时钟周期 位 = t a = 8 时钟周期 标清 HSYNC 至 VSYNC 延迟时间 标清 HSYNC 至 VSYNC 上升沿延迟时间 ( 仅模式 ) 标清 VSYNC 宽度 ( 仅模式 ) 标清 HSYNC 至像素数据调整 X X t b = 时钟周期 t b = 4 时钟周期 t b = 8 时钟周期 t b = 8 时钟周期 t c = t b. t c = t b + 3 μs. 时钟周期 4 时钟周期 6 时钟周期 8 时钟周期 时钟周期 时钟周期 时钟周期 3 时钟周期 x8c 标清 F sc 寄存器 3 副载波频率位 [7:] x x x x x x x x 副载波频率位 [7:] xf x8d 标清 F sc 寄存器 3 副载波频率位 [5:8] x x x x x x x x 副载波频率位 [5:8] x7c x8e 标清 F sc 寄存器 3 副载波频率位 [3:6] x x x x x x x x 副载波频率位 [3:6] xf x8f 标清 F sc 寄存器 3 3 副载波频率位 [3:4] x x x x x x x x 副载波频率位 [3:4] x x9 标清 Fsc 相位 副载波相位位 [9:] x x x x x x x x 副载波相位位 [9:] x x9 标清隐藏字幕 偶数场上的扩展数据 x x x x x x x x 扩展数据位 [7:] x x9 标清隐藏字幕 偶数场上的扩展数据 x x x x x x x x 扩展数据位 [5:8] x x93 标清隐藏字幕 奇数场上的数据 x x x x x x x x 数据位 [7:] x x94 标清隐藏字幕 奇数场上的数据 x x x x x x x x 数据位 [5:8] x x95 标清基底寄存器 奇数场上的基底 如果任一位设为, 则 x x96 标清基底寄存器 奇数场上的基底 位设置所表示的行号上 x x97 标清基底寄存器 偶数场上的基底 的基底将被禁用 x x98 标清基底寄存器 3 偶数场上的基底 x x = 逻辑 或逻辑 X = 无关 3 标清副载波频率寄存器默认为 NTSC 副载波频率值 Rev. E Page 4 of 8

42 ADV739/ADV739/ADV739/ADV7393 表 3. 寄存器 x99 至寄存器 xa5 SR7 至位号 SR 寄存器位功能描述 寄存器设置复位值 x99 标清 CGMS/WSS 标清 CGMS 数据 x x x x CGMS 数据位 [C9:C6] x 标清 CGMS CRC 奇数场上的标清 CGMS 偶数场上的标清 CGMS 标清 WSS x9a 标清 CGMS/WSS 标清 CGMS/WSS 数据 x x x x x x CGMS 数据位 [C3:C8] 或 x WSS 数据位 [W3:W8] 标清 CGMS 数据 x x CGMS 数据位 [C5:C4] x9b 标清 CGMS/WSS 标清 CGMS/WSS 数据 x x x x x x x x CGMS 数据位 [C7:C] 或 WSS x 数据位 [W7:W] x9c 标清比例 LSB 标清 Y 比例值的 LSB x x 标清 Y 比例位 [:] x 标清 Cb 比例值的 LSB x x 标清 Cb 比例位 [:] 标清 Cr 比例值的 LSB x x 标清 Cr 比例位 [:] 标清 F SC 相位的 LSB x x 副载波相位位 [:] x9d 标清 Y 比例 标清 Y 比例值 x x x x x x x x 标清 Y 比例位 [9:] x x9e 标清 Cb 比例 标清 Cb 比例值 x x x x x x x x 标清 Cb 比例位 [9:] x x9f 标清 Cr 比例 标清 Cr 比例值 x x x x x x x x 标清 Cr 比例位 [9:] x xa 标清色调调整 标清色调调整值 x x x x x x x x 标清色调调整位 [7:] x xa 标清亮度 /WSS 标清亮度值 x x x x x x x 标清亮度位 [6:] x 标清空白 WSS 数据 禁用使能 xa 标清亮度 SSAF 标清亮度 SSAF 增益 / 衰减 ( 仅当 4 db x 子地址 x87 位 4 = 时适用 ) db +4 db 保留 xa3 标清 DNR 降噪增益边界 (DNR 模式下适用 无增益 x 方括号中的值 ) +/6 [ /8] +/6 [ /8] +3/6 [ 3/8] +4/6 [ 4/8] +5/6 [ 5/8] +6/6 [ 6/8] +7/6 [ 7/8] +8/6 [ ] 降噪增益数据 (DNR 模式下适用 无增益 方括号中的值 ) +/6 [ /8] +/6 [ /8] +3/6 [ 3/8] +4/6 [ 4/8] +5/6 [ 5/8] +6/6 [ 6/8] +7/6 [ 7/8] +8/6 [ ] 禁用使能禁用使能禁用使能禁用使能 Rev. E Page 4 of 8

43 ADV739/ADV739/ADV739/ADV7393 SR7 至位号 SR 寄存器位功能描述 寄存器设置复位值 xa4 标清 DNR DNR 阈值 x 6 63 边界区域 块大小 xa5 标清 DNR DNR 输入选择 滤波器 A x 滤波器 B 滤波器 C 滤波器 D x = 逻辑 或逻辑 DNR 模式 DNR 块偏移 表 3. 寄存器 xa6 至寄存器 xbb SR7 至位号 SR 寄存器位功能描述 寄存器设置复位值 xa6 标清伽玛 A 标清伽玛曲线 A( 点 4) x x x x x x x x A x xa7 标清伽玛 A 标清伽玛曲线 A( 点 3) x x x x x x x x A x xa8 标清伽玛 A 标清伽玛曲线 A( 点 48) x x x x x x x x A x xa9 标清伽玛 A3 标清伽玛曲线 A( 点 64) x x x x x x x x A3 x xaa 标清伽玛 A4 标清伽玛曲线 A( 点 8) x x x x x x x x A4 x xab 标清伽玛 A5 标清伽玛曲线 A( 点 96) x x x x x x x x A5 x xac 标清伽玛 A6 标清伽玛曲线 A( 点 8) x x x x x x x x A6 x xad 标清伽玛 A7 标清伽玛曲线 A( 点 6) x x x x x x x x A7 x xae 标清伽玛 A8 标清伽玛曲线 A( 点 9) x x x x x x x x A8 x xaf 标清伽玛 A9 标清伽玛曲线 A( 点 4) x x x x x x x x A9 x xb 标清伽玛 B 标清伽玛曲线 B( 点 4) x x x x x x x x B x xb 标清伽玛 B 标清伽玛曲线 B( 点 3) x x x x x x x x B x xb 标清伽玛 B 标清伽玛曲线 B( 点 48) x x x x x x x x B x xb3 标清伽玛 B3 标清伽玛曲线 B( 点 64) x x x x x x x x B3 x xb4 标清伽玛 B4 标清伽玛曲线 B( 点 8) x x x x x x x x B4 x xb5 标清伽玛 B5 标清伽玛曲线 B( 点 96) x x x x x x x x B5 x xb6 标清伽玛 B6 标清伽玛曲线 B( 点 8) x x x x x x x x B6 x xb7 标清伽玛 B7 标清伽玛曲线 B( 点 6) x x x x x x x x B7 x xb8 标清伽玛 B8 标清伽玛曲线 B( 点 9) x x x x x x x x B8 x xb9 标清伽玛 B9 标清伽玛曲线 B( 点 4) x x x x x x x x B9 x xba 标清亮度检测 标清亮度值 x x x x x x x x 只读 xxx 像素 4 像素 8 像素 6 像素 DNR 模式 DNR 锐度模式 像素偏移 像素偏移 4 像素偏移 5 像素偏移 Rev. E Page 43 of 8

44 ADV739/ADV739/ADV739/ADV7393 SR7 至 位号 SR 寄存器 位功能描述 寄存器设置 复位值 xbb 场计数 场计数 x x x 只读 xx 保留 保留 编码器版本代码 只读 ; 第一编码器版本 只读 ; 第二编码器版本 x = 逻辑 或逻辑 有关第一编码器版本的信息, 参见高清隔行外部 HSYNC 和 VSYNC 考虑部分 表 33. 寄存器 xc9 至寄存器 xce SR7 至 位号 SR 寄存器 位功能描述 寄存器设置 复位值 xc9 图文电视控制 图文电视使能 禁用 x 使能 图文电视请求模式 行请求信号 位请求信号 图文电视输入引脚 选择 VSYNC. P. 保留 保留 xca 图文电视请求控制 图文电视请求下降沿 时钟周期 x 位置控制 时钟周期 4 时钟周期 5 时钟周期 图文电视请求上升沿位置控制 时钟周期 时钟周期 4 时钟周期 5 时钟周期 xcb TTX 行使能 奇数场上的图文电视 如果任一位设为, 则位 x xcc TTX 行使能 奇数场上的图文电视 设置所表示的行号上的 x xcd TTX 行使能 偶数场上的图文电视 图文电视将使能 x xce TTX 行使能 3 偶数场上的图文电视 x 仅 ADV739/ADV7393(4 引脚器件 ) 可以将 P 用作图文电视输入引脚 Rev. E Page 44 of 8

45 ADV739/ADV739/ADV739/ADV7393 表 34. 寄存器 xe 至寄存器 xf SR7 至 位号 SR 寄存器 位功能描述 寄存器设置 复位值 xe Macrovision MV 控制位 x x x x x x x x x xe Macrovision MV 控制位 x x x x x x x x x xe Macrovision MV 控制位 x x x x x x x x x xe3 Macrovision MV 控制位 x x x x x x x x x xe4 Macrovision MV 控制位 x x x x x x x x x xe5 Macrovision MV 控制位 x x x x x x x x x xe6 Macrovision MV 控制位 x x x x x x x x x xe7 Macrovision MV 控制位 x x x x x x x x x xe8 Macrovision MV 控制位 x x x x x x x x x xe9 Macrovision MV 控制位 x x x x x x x x x xea Macrovision MV 控制位 x x x x x x x x x xeb Macrovision MV 控制位 x x x x x x x x x xec Macrovision MV 控制位 x x x x x x x x x xed Macrovision MV 控制位 x x x x x x x x x xee Macrovision MV 控制位 x x x x x x x x x xef Macrovision MV 控制位 x x x x x x x x x xf Macrovision MV 控制位 x x x x x x x x x xf Macrovision MV 控制位 x 位 [7:] 必须为 x x = 逻辑 或逻辑 仅 ADV739 和 ADV739 提供 Macrovision 寄存器 Rev. E Page 45 of 8

46 ADV739/ADV739/ADV739/ADV7393 ADV739/ADV739 输入配置 ADV739/ADV739 支持多种不同的输入模式 所需的输 入模式通过子地址 x 位 [6:4] 进行选择 ADV739/ ADV739 上电之后, 默认进入标清 (SD) 模式 表 35 列出了所有可能的输入配置 本节将详细说明各种输入模式 请注意,WLCSP 封装仅支持标清模式, 如图 5 所示 表 35. ADV739/ADV739 输入配置 输入模式 P7 P6 P5 P4 P3 P P P SD YCrCb ED/HD-DDR YCrCb ED (at 54 MHz) YCrCb 标清 子地址 x 位 [6:4] = 标清 YCrCb 数据可以 4:: 交错格式通过 7 MHz 的 8 位总线输入 CLKIN 引脚上必须提供 7 MHz 时钟信号 如果需要, 可以在 HSYNC 和 VSYNC 引脚上提供外部同步信号 同时支持嵌入式 EAV/SAV 时序码 支持 ITU-R BT.6/656 输入标准 交错像素数据通过引脚 P7 至 P 输入, 引脚 P 为 LSB MPEG DECODER YCrCb 7MHz 8 ADV739/ ADV739 VSYNC, HSYNC CLKIN P[7:] 图 5. 标清示例应用 增清 / 高清子地址 x 位 [6:4] = 增清 (ED) 或高清 (HD) YCrCb 数据可以 4:: 交错格式通过 8 位 DDR 总线输入 CLKIN 引脚上必须提供时钟信号 如果需要, 可以在 HSYNC 和 VSYNC 引脚上提供外部同步信号 同时支持嵌入式 EAV/SAV 时序码 CrCb 像素数据在 CLKIN 的相反沿也通过引脚 P7 至 P 输入, 引脚 P 为 LSB 子地址 x 位 [:] 决定 Y 数据是在 CLKIN 的上升沿还是下降沿输入 ( 见图 5 和图 53) CLKIN P[7:] 3FF XY Cb Y Cr Y NOTES. SUBADDRESS x [:] SHOULD BE SET TO IN THIS CASE. CLKIN P[7:] 图 5. ED/HD-DDR 输入序列 (EAV/SAV) 选项 A 3FF XY Y Cb Y Cr NOTES. SUBADDRESS x [:] SHOULD BE SET TO IN THIS CASE. 图 53. ED/HD-DDR 输入序列 (EAV/SAV) 选项 B MPEG DECODER YCrCb INTERLACED TO PROGRESSIVE YCrCb 8 ADV739/ ADV739 CLKIN P[7:] VSYNC, HSYNC 图 54. ED/HD-DDR 示例应用 增清 (54 MHz) 子地址 x 位 [6:4] = 增清 YCrCb 数据可以 4:: 交错格式通过 54 MHz 的 8 位总线输入 CLKIN 引脚上必须提供 54 MHz 时钟信号 支持嵌入式 EAV/SAV 时序码 此模式不支持外部同步信号 交错像素数据通过引脚 P7 至 P 输入, 引脚 P 为 LSB 位 4:: 增清 / 高清 YCrCb 模式 (DDR) 在 8 位 DDR 4:: YCrCb 输入模式下,Y 像素数据在 CLKIN 的 CLKIN 上升或下降沿通过引脚 P7 至 P 输入, 引脚 P 为 LSB P[7:] 3FF XY Cb Y Cr Y 图 55. ED (54 MHz) 输入序列 (EAV/SAV) Rev. E Page 46 of 8

47 ADV739/ADV7393 输入配置 ADV739/ADV7393 支持多种不同的输入模式 所需的输 入模式通过子地址 x 位 [6:4] 进行选择 ADV739/ ADV7393 上电之后, 默认进入标清 (SD) 模式 表 36 列出了所有可能的输入配置 本节将详细说明各种输入模式 标清子地址 x 位 [6:4] = 标清 YCrCb 数据可以 4:: 格式通过 8 位 位或 6 位总线输入 标清 RGB 数据可以 4:4:4 格式通过 6 位总线输入 CLKIN 引脚上必须提供 7 MHz 时钟信号 如果需要, 可以在 HSYNC 和 VSYNC 引脚上提供外部同步信号 8 位和 位模式同时支持嵌入式 EAV/SAV 时序码 ADV739/ADV739/ADV739/ADV 位 4:: YCrCb 模式子地址 x87 位 7 = ; 子地址 x88 位 [4:3] = 在 6 位 4:: YCrCb 输入模式下,Y 像素数据通过引脚 P5 至 P8 输入, 引脚 P8 为 LSB CrCb 像素数据通过引脚 P7 至 P 输入, 引脚 P 为 LSB 像素数据的更新速率为时钟速率的一半, 即 3.5 MHz( 见图 5) 6 位 4:4:4 RGB 模式标清 RGB 模式不支持嵌入式 EAV/SAV 时序代码 此外, 标清 RGB 输入模式不支持主机时序模式, 因此必须使用外部同步 8 位 4:: YCrCb 模式子地址 x87 位 7 = ; 子地址 x88 位 [4:3] = 在 8 位 4:: YCrCb 输入模式下, 交错像素数据通过引脚 P5 至 P8 输入, 引脚 P8 为 LSB 支持 ITU-R BT.6/656 输入标准 位 4:: YCrCb 模式子地址 x87 位 7 = ; 子地址 x88 位 [4:3] = 在 位 4:: YCrCb 输入模式下, 交错像素数据通过引脚 P5 至 P6 输入, 引脚 P6 为 LSB 支持 ITU-R BT.6/656 输入标准 表 36. ADV739/ADV7393 输入配置 子地址 x87 位 7 = 在 6 位 4:4:4 RGB 输入模式下, 红色像素数据通过引脚 P4 至 P 输入, 绿色像素数据通过引脚 P 至 P5 输入 ; 蓝色像素数据通过引脚 P5 至 P 输入 引脚 P P5 和 P 为相应的总线 LSB 像素数据的更新速率为时钟速率的一半, 即 3.5 MHz( 见图 6) MPEG DECODER YCrCb 7MHz 8/ ADV739/ ADV7393 VSYNC, HSYNC CLKIN 图 56. 标清示例应用 P[5:8]/P[5:6] 输入模式 P5 P4 P3 P P P P9 P8 P7 P6 P5 P4 P3 P P P SD 标清 RGB 输入使能 (x87[7]) = 8 位 位 3 6 位 YCrCb YCrCb Y CrCb 标清 RGB 输入使能 (x87[7]) = 3 6 位 B G R ED/HD-SDR (6 位 ) Y CrCb ED/HD-DDR 4 增清 / 高清输入格式 (x33[]) = 8 位 YCrCb 增清 / 高清输入格式 (x33[]) = 位 YCrCb ED (at 54 MHz) 8 位 增清 / 高清输入格式 (x33[]) = YCrCb 增清 / 高清输入格式 (x33[]) = 位 YCrCb 输入模式由子地址 x 位 [6:4] 决定 标清模式下, 输入数据的宽度由子地址 x88 位 [4:3] 决定 3 此输入模式必须使用外部同步信号 不支持嵌入式 EAV/SAV 时序码 4 ED = 增清 = 55p 和 65p Rev. E Page 47 of 8

48 ADV739/ADV739/ADV739/ADV7393 增清 / 高清子地址 x 位 [6:4] = 或 增清或高清 YCrCb 数据可以 4:: 格式通过 8/ 位 DDR 总线或 6 位 SDR 总线输入 MPEG DECODER YCrCb ADV739/ ADV7393 CLKIN CLKIN 引脚上必须提供时钟信号 如果需要, 可以在 HSYNC 和 VSYNC 引脚上提供外部同步信号 同时支持嵌入式 EAV/SAV 时序码 6 位 4:: YCrCb 模式 (SDR) 在 6 位 4:: YCrCb 输入模式下,Y 像素数据通过引脚 P5 至 P8 输入, 引脚 P8 为 LSB CrCb 像素数据通过引脚 P7 至 P 输入, 引脚 P 为 LSB 8/ 位 4:: YCrCb 模式 (DDR) 在 8/ 位 DDR 4:: YCrCb 输入模式下,Y 像素数据在 CLKIN 的上升或下降沿通过引脚 P5 至 P8/P6 输入, 引脚 P8/P6 为 LSB CrCb 像素数据在 CLKIN 的相反沿也通过引脚 P5 至 P8/P6 输入, 引脚 P8/P6 为 LSB 位模式通过子地址 x33 位 使能 子地址 x 位 [:] 决定 Y 数据是在 CLKIN 的上升沿还是下降沿输入 ( 见图 57 和图 58) CLKIN INTERLACED TO PROGRESSIVE MPEG DECODER YCrCb INTERLACED TO PROGRESSIVE CrCb 8 Y 8 YCrCb 8/ P[7:] P[5:8] VSYNC HSYNC 图 59. ED/HD-SDR 示例应用 ADV739/ ADV7393 CLKIN P[5:8]/P[5:6] VSYNC HSYNC 图 6. ED/HD-DDR 示例应用 增清 (54 MHz) 子地址 x 位 [6:4] = 增清 YCrCb 数据可以 4:: 交错格式通过 54 MHz 的 8/ 位总线输入 P[5:8]/ P]5:6] 3FF XY Cb Y Cr Y CLKIN 引脚上必须提供 54 MHz 时钟信号 支持嵌入式 EAV/SAV 时序码 此模式不支持外部同步信号 NOTES. SUBADDRESS x [:] SHOULD BE SET TO IN THIS CASE.. -BIT MODE IS ENABLED USING SUBADDRESS x33, BIT. 图 57. ED/HD-DDR 输入序列 (EAV/SAV) 选项 A 交错像素数据通过引脚 P5 至 P8/P6 输入, 引脚 P8/P6 为 LSB 位模式通过子地址 x33 位 使能 CLKIN CLKIN P[5:8]/ P[5:P6] 3FF XY Y Cb Y Cr NOTES. SUBADDRESS x [:] SHOULD BE SET TO IN THIS CASE.. -BIT MODE IS ENABLED USING SUBADDRESS x33, BIT P[5:8]/P[5:6] 3FF XY Cb Y Cr Y NOTES. -BIT MODE IS ENABLED USING SUBADDRESS x33, BIT. 图 6. ED (54 MHz) 输入序列 (EAV/SAV) 图 58. ED/HD-DDR 输入序列 (EAV/SAV) 选项 B MPEG DECODER YCrCb 54MHz ADV739/ ADV7393 CLKIN INTERLACED TO PROGRESSIVE YCrCb 8/ P[5:8]/P[5:6] VSYNC, HSYNC 图 6. ED (54 MHz) 示例应用 Rev. E Page 48 of 8

49 ADV739/ADV739/ADV739/ADV7393 输出配置 ADV739x 支持多种不同的输出配置 表 37 至表 39 列出了所有可能的输出配置 表 37. 标清输出配置 RGB/YPrPb 输出选择 ( 子地址 x 位 5) 标清 DAC 输出 ( 子地址 x8 位 ) 标清亮度 / 色度交换 ( 子地址 x84 位 7) DAC DAC DAC 3 G B R Y Pb Pr CVBS 亮度 色度 CVBS 色度 亮度 如果选择标清 RGB 输出, 可以通过子地址 x86 位 7 实现颜色反转 表 38. 增清 / 高清输出配置 RGB/YPrPb 输出选择 ( 子地址 x 位 5) 增清 / 高清颜色 DAC 交换 ( 子地址 x35 位 3) DAC DAC DAC 3 G B R G R B Y Pb Pr Y Pr Pb 表 39. 增清 (54 MHz) 输出配置 RGB/YPrPb 输出选择 ( 子地址 x 位 5) 增清 / 高清颜色 DAC 交换 ( 子地址 x35 位 3) DAC DAC DAC 3 G B R G R B Y Pb Pr Y Pr Pb Rev. E Page 49 of 8

50 ADV739/ADV739/ADV739/ADV7393 设计特性输出过采样 ADV739x 包括一个片内锁相环 (PLL), 支持对标清 增清和高清视频数据进行过采样 PLL 默认禁用, 可通过设置子地址 x 位 = 使能 表 4 列出了 ADV739x 支持的各种过采样速率 外部同步极性对于标清和增清 / 高清模式,ADV739x 器件通常期望 HS 和 VS 在各自的消隐期间处于低电平 然而, 当 CEA86 兼容 位使能时 ( 增清 / 高清模式为 x39 位 [5], 标清模式为 x86 位 [3]), 器件期望 HS 或 VS 处于低电平或高电平有效状态, 具体取决于所选的输入格式 (x3 位 [7:3]) 如果增清/ 高清模式要求默认极性以外的其它极性, 可以利用 x3a 位 [:] 使 PHSYNCB PVSYNCB 或 PBLANKB 反转, 这与是否使能 CEA-86-B 模式无关 S_HSYNC 或 S_VSYNC 无法反转 表 4. 输出过采样模式和速率 输入模式 (x 位 [6:4]) PLL 和过采样控制 (x 位 ) 标清 / 增清过采样速率选择 (xd 位 3) 高清过采样速率选择 (x3 位 ) 过采样模式和速率 SD X X SD ( ) SD X SD (8 ) SD X SD (6 ) / ED X X ED ( ) / ED X ED (4 ) / ED X ED (8 ) / HD X X HD ( ) / HD X HD ( ) / HD X HD (4 ) ED ( 54 MHz) X X ED (54 MHz) ( ) ED (54 MHz) X ED ( 54 MHz) (4 ) ED (54 MHz) X ED ( 54 MHz) (8 ) X = 无关 Rev. E Page 5 of 8

51 高清隔行外部 HSYNC 和 VSYNC 考虑如果编码器版本代码 ( 子地址 xbb 位 [7:6]) 为 或更高, 则用户应将子地址 x 位 设为高电平, 以确保在高清隔行模式下使用 HSYNC 和 VSYNC 同步信号时时序完全正确 如果将此位设为低电平, 则在高清隔行模式下, 每行的第一个有效像素被屏蔽, 并且当使用 YCrCb 4:: 输入格式时,Pr 和 Pb 输出交换 将子地址 x 位 设为低电平时, 编码器的工作方式与第一版芯片相同 ( 即此设置为向后兼容设置 ) 如果编码器版本代码( 子地址 xbb 位 [7:6]) 为, 则子地址 x 位 的设置不起作用 对于此版本的编码器, 当使用 YCrCb 4:: 输入格式时, 第一个有效像素被屏蔽, Pr 和 Pb 输出交换 为避免这些限制, 请使用新版芯片或使用不同类型的同步 这些考虑因素仅适用于采用外部 HSYNC 和 VSYNC 同步的高清隔行模式 (EAV/SAV 模式不受影响, 始终具有完全正确的时序 ) ADV739/ADV739/ADV739/ADV7393 将子地址 x 位 设为高电平没有副作用, 而且对于所有其它视频标准, 此位可保持高电平状态 增清 / 高清时序复位子地址 x34 位 将增清 / 高清时序复位控制位 ( 子地址 x34 位 ) 置 时, 可实现增清 / 高清时序复位 在这种状态下, 水平和垂直计数器保持复位状态 将此位重新置 时, 内部计数器恢复计数 此时序复位仅适用于增清 / 高清时序计数器 标清副载波频率锁定副载波频率锁定 (SFL) 模式在副载波频率锁定 (SFL) 模式下 ( 子地址 x84 位 [:] = ), ADV739x 可用于锁定外部视频源 SFL 模式允许 ADV739x 自动变更副载波频率以补偿线长变化 当该器件连接到输出 SFL 格式数字数据流的器件 ( 如视频解码器 ADV743 等 ) 时, 该器件会逐行自动变更为经过补偿的副载波频率 ( 见图 63) 此数字数据流为 67 位宽, 副载波包含于位 至位 中 每位的时长为 个时钟周期 ADV739x CLKIN COMPOSITE VIDEO LLC ADV743 VIDEO DECODER SFL P9 TO P SFL PIXEL PORT 5 DAC DAC DAC 3 H/L TRANSITION COUNT START 8 4 BITS RESERVED 4 BITS SUBCARRIER LOW PHASE 3 F SC PLL INCREMENT SEQUENCE BIT 3 RESET BIT 4 RESERVED RTC TIME SLOT 4 9 VALID SAMPLE INVALID SAMPLE 8/LINE LOCKED CLOCK BITS RESERVED FOR EXAMPLE, VCR OR CABLE. F SC PLL INCREMENT IS BITS LONG. VALUE LOADED INTO ADV73xx F SC DDS REGISTER IS F SC PLL INCREMENTS BITS[:] PLUS BITS[:9] OF SUBCARRIER FREQUENCY REGISTERS. 3SEQUENCE BIT PAL: = LINE NORMAL, = LINE INVERTED NTSC: = NO CHANGE 4RESET ADV739x DDS. 5REFER TO THE ADV739/ADV739 AND ADV739/ADV7393 INPUT CONFIGURATION TABLES FOR PIXEL DATA PIN ASSIGNMENTS 图 63. 标清副载波频率锁定时序和连接图 ( 子地址 x84 位 [:] = ) Rev. E Page 5 of 8

52 ADV739/ADV739/ADV739/ADV7393 标清 VCR FF/RW 同步 子地址 x8 位 5 在编码器与解码器配合使用的 DVD 录制应用中,VCR FF/RW 同步控制位可用于非标准输入视频, 即快进或快退模式 在快进模式下, 输入视频中新场开始时的同步信息通常在达到正确行数 / 场数之前出现 在快退模式下, 此同步信号通常在达到总行数 / 场数之后出现 一般来说, 这表示输出视频存在损坏的场信号, 因为一个信号由输入视频产生, 另一个信号则是在内部行 / 场计数器达到场末尾时产生 当 VCR FF/RW 同步控制使能时 ( 子地址 x8 位 5), 如果模拟输出与 VSYNC 输入信号匹配, 则行 / 场计数器根据 VSYNC 输入信号进行更新 除从机模式 之外的所有其它从机时序模式都可以使用该控制功能 垂直消隐间隔子地址 x3 位 4; 子地址 x83 位 4 在标清 增清和高清模式下,ADV739x 能够处理含有垂直消隐间隔 (VBI) 数据 ( 如 CGMS WSS VITS 等 ) 的输入数据 如果 VBI 禁用 ( 增清 / 高清为子地址 x3 位 4; 标清为子地址 x83 位 4),VBI 数据不会出现在输出端, 整个 VBI 消隐 这些控制位在所有主机和从机时序模式下均有效 对于 SMPTE 93M (55p) 标准,VBI 数据可以在各帧的行 3 至行 4 插入 ; 对于 ITU-R BT.358 (65p) 标准,VBI 数据可以在行 6 至行 43 插入 VBI 数据可以出现于行 至行 (NTSC) 或者行 7 至行 (PAL) 在标清时序模式 下 ( 从机选项 ), 如果 VBI 使能,EAV/SAV 码中的消隐位将被覆盖 在这种时序模式下也能使用 VBI 如果 CGMS 使能且 VBI 禁用, 输出端仍会提供 CGMS 数据 标清副载波频率控制子地址 x8c 至子地址 x8f ADV739x 能够从输入像素时钟产生 CVBS 和 S 视频 (Y-C) 输出所用的颜色副载波 4 个 8 位寄存器用于设置副载波频率 这些寄存器的值通过下式计算 : 副载波频率寄存器 = 一条视频线的副载波周期数一条视频线的 7 MHz 时钟周期数 3 例如, 在 NTSC 模式下 : 7.5 副载波寄存器值 = 3 = 其中 : 副载波寄存器值 = d = F7CF 标清 F SC 寄存器 :xf 标清 F SC 寄存器 :x7c 标清 F SC 寄存器 :xf 标清 F SC 寄存器 3:x F SC 编程副载波频率寄存器值被分割为 4 个 F SC 寄存器值, 如上例所示 这四个副载波频率寄存器必须按顺序更新, 从副载波频率寄存器 开始, 至副载波频率寄存器 3 结束 只有在 ADV739x 收到最后一个副载波频率寄存器字节后, 副载波频率才会更新 必须禁用标清输入标准自动检测特性 典型 F SC 值针对 NTSC 和 PAL B/D/G/H/I, 表 4 列出了应当写入副载波频率寄存器的值 表 4. 典型 F SC 值 子地址 描述 NTSC PAL B/D/G/H/I x8c FSC xf xcb x8d FSC x7c x8a x8e FSC xf x9 x8f FSC3 x xa 标清非隔行模式 子地址 x88 位 ADV739x 支持标清非隔行模式 在这种模式下,ADV739x 可以处理两倍于 NTSC 和 PAL 帧速率 ( 分别为 4p/59.94 Hz 和 88p/5 Hz) 的逐行输入 通过设置子地址 x88 位 可以使能标清非隔行模式 CLKIN 引脚上必须提供 7 MHz 时钟信号 嵌入式 EAV/SAV 时序码或者通过 HSYNC 和 VSYNC 引脚提供的外部水平和垂直同步信号可以用于同步输入像素数据 NTSC 和 PAL 模式下可用的所有输入配置 输出配置和特性均可在标清非隔行模式下使用 对于 4p/59.94 Hz 输入, 应将 ADV739x 配置为 NTSC 工作模式, 并将子地址 x88 位 设置为 对于 88p/5 Hz 输入, 应将 ADV739x 配置为 PAL 工作模式, 并将子地址 x88 位 设置为 结果四舍五入为最接近的整数 Rev. E Page 5 of 8

53 ADV739/ADV739/ADV739/ADV7393 标清方形像素模式子地址 x8 位 4 ADV739x 支持标清方形像素模式 ( 子地址 x8 位 4) NTSC 工作模式要求 MHz 的输入时钟, 有效分辨率为 PAL 工作模式要求 9.5 MHz 的输入时钟, 有效分辨率为 对于 CVBS 和 S 视频 (Y-C) 输出, 必须更新标清副载波频率寄存器, 以反映标清方形像素模式所用的输入时钟频率 在标清方形像素模式下, 必须禁用标清输入标准自动检测特性 时序图见图 64 和图 65 ANALOG VIDEO INPUT PIXELS NTSC/PAL M SYSTEM (55 LINES/6Hz) PAL SYSTEM (65 LINES/5Hz) Y C r Y F F EAV CODE END OF ACTIVE VIDEO LINE X Y 8 8 F F A A A F F B B B 8 SAV CODE 8 F X C F Y b Y C r Y C b 4 CLOCK ANCILLARY DATA (HANC) 4 CLOCK 7 CLOCK 8 CLOCK 4 CLOCK 4 CLOCK 344 CLOCK 536 CLOCK 图 64. 方形像素模式 EAV/SAV 嵌入式时序 START OF ACTIVE VIDEO LINE Y C r Y C b HSYNC FIELD PIXEL DATA Cb Y Cr Y PAL = 38 CLOCK CYCLES NTSC = 36 CLOCK CYCLES 图 65. 方形像素模式有效像素时序 Rev. E Page 53 of 8

54 ADV739/ADV739/ADV739/ADV7393 滤波器 表 4 列出了 ADV739x 提供的可编程滤波器 EXTENDED (SSAF) PrPb FILTER MODE 表 4. 可选滤波器滤波器子地址 标清亮度 LPF NTSC 标清亮度 LPF PAL 标清亮度陷波 NTSC 标清亮度陷波 PAL 标清亮度 SSAF 标清亮度 CIF 标清亮度 QCIF 标清色度.65 MHz 标清色度. MHz 标清色度.3 MHz 标清色度. MHz 标清色度 3. MHz 标清色度 CIF 标清色度 QCIF 标清 PrPb SSAF 增清 / 高清 Sinc 补偿滤波器增清 / 高清色度 SSAF x8 x8 x8 x8 x8 x8 x8 x8 x8 x8 x8 x8 x8 x8 x8 x33 x33 标清内部滤波器响应子地址 x8 位 [7:]; 子地址 x8 位 Y 滤波器支持多种不同的频率响应, 包括 种低通响应 种陷波响应 带或不带增益提升衰减的扩展 (SSAF) 响应 CIF 响应和 QCIF 响应 PrPb 滤波器支持多种不同的频率响应, 包括 6 种低通响应 CIF 响应和 QCIF 响应, 如图 38 和图 39 所示 如果标清亮度 SSAF 增益使能 ( 子地址 x87 位 4), 则在 4 db 至 +4 db 范围内有 3 个响应选项 所需的响应可通过子地址 xa 设置 频率响应的变化如图 35 至图 37 所示 除了表 4 所列的色度滤波器之外,ADV739x 还包括一个 SSAF 滤波器, 它专门针对色差分量输出 Pr 和 Pb 而设计 此滤波器的截止频率约为.7 MHz,3.8 MHz 时增益为 4 db ( 见图 66) 此滤波器可通过子地址 x8 位 进行控制 GAIN (db) FREQUENCY (MHz) 图 66. PrPb SSAF 滤波器如果此滤波器禁用, 则可以选择表 43 所列的色度滤波器之一, 将其用于 CVBS 或亮度 / 色度信号 表 43. 内部滤波器规格通带纹波滤波器 (db) 3 db 带宽 (MHz) 亮度 LPF NTSC 亮度 LPF PAL 亮度陷波 NTSC 亮度陷波 PAL 亮度 SSAF 亮度 CIF 亮度 QCIF 色度.65 MHz 色度. MHz 色度.3 MHz 色度. MHz 色度 3. MHz 色度 CIF 色度 QCIF 单调单调单调.9.48 单调单调单调 /4.9/6.6 3./5.6/ 通带纹波指通带中相对于 db 响应的最大波动, 用 db 表示 通带定义为 : 对于低通滤波器, 其频率限制为 Hz 至 fc (Hz); 对于陷波滤波器, 其频率限制为 Hz 至 f (Hz) 和 f (Hz) 至无限大, 其中 fc f 和 f 均为 3 db 点 3 db 带宽指 3 db 截止频率 Rev. E Page 54 of 8

55 增清 / 高清 Sinc 补偿滤波器响应子地址 x33 位 3 在增清 / 高清模式下工作时,ADV739x 的一个滤波器可以抵消 DAC DAC 和 DAC 3 中的 Sinc 滚降的影响 此滤波器默认使能 通过设置子地址 x33 位 3 可以将其禁用 此滤波器的作用如图 67 和图 68 所示 GAIN (db) GAIN (db) FREQUENCY (MHz) 图 67. 增清 / 高清 Sinc 补偿滤波器使能 FREQUENCY (MHz) 图 68. 增清 / 高清 Sinc 补偿滤波器禁用 增清 / 高清测试图案颜色控制子地址 x36 至子地址 x38 位于子地址 x36 至子地址 x38 的三个 8 位寄存器用于设置内部增清 / 高清测试图案发生器 ( 子地址 x3 位 = ) 的输出颜色, 无论输出的是交叉阴影图案线还是均匀场测试图案线 这些寄存器不控制外部像素数据输入的颜色 用于获得白色 黑色 饱和原色和补色的亮度 (Y) 和色差 (Cr 和 Cb) 信号的值符合 ITU-R BT.6-4 标准 表 44 显示了输出标准选择设置为 EIA77./EIA77.3 时 ( 子地址 x3 位 [:] = ), 可以写入颜色寄存器的样色值 表 44. 针对 EIA77./EIA77.3 增清 / 高清输出标准选择的样色值样色 Y 值 Cr 值 Cb 值 白色黑色红色绿色蓝色黄色青色品红 35 (xeb) 8 (x8) 8 (x8) 6 (x) 8 (x8) 8 (x8) 8 (x5) 4 (xf) 9 (x5a) 45 (x9) 34 (x) 54 (x36) 4 (x9) (x6e) 4 (xf) (xd) 46 (x9) 6 (x) 7 (xaa) 6 (x) 66 (xa6) 6 (x6a) (xde) (xca) 颜色空间转换矩阵子地址 x3 至子地址 x9 内部颜色空间转换 (CSC) 矩阵根据模式选择寄存器 ( 子地址 x 位 [6:4]) 所设置的输入模式自动执行所有颜色空间转换 表 45 和表 46 显示了此矩阵可用的选项 ADV739/ADV7393 可以执行从 RGB 输入到 YPrPb 输出的标清颜色空间转换, 但无法执行从 RGB 输入到 YPrPb 输出的增清 / 高清颜色空间转换 表 45. 标清颜色空间转换选项 YPrPb/RGB 输出 输入输出 ( 子地址 x 位 5) YCrCb YPrPb YCrCb RGB RGB YPrPb RGB RGB CVBS/Y-C 输出可用于所有 CSC 组合 仅 ADV739/ADV7393(4 引脚器件 ) 提供 表 46. 增清 / 高清颜色空间转换选项 YPrPb/RGB 输出 输入 输出 ( 子地址 x 位 5) YCrCb YPrPb YCrCb RGB RGB/YCrCb 输入 ( 子地址 x87 位 7) 标清手动 CSC 矩阵调整特性标清手动 CSC 矩阵调整特性 ( 仅 ADV739 和 ADV7393 提供 ) 针对 RGB 转 YPbPr 提供定制系数操纵功能 ( 对于 YPbPr 转 RGB, 此矩阵调整特性不可用 ) 一般而言,CSC 矩阵根据所选的输出颜色空间 ( 见表 47) 自动执行颜色空间转换, 因而无需修改标清矩阵系数 注意, 子地址 x87 位 7 必须置 以使能 RGB 输入, 从而使用 CSC 手动调整 Rev. E Page 55 of 8

56 ADV739/ADV739/ADV739/ADV7393 标清 CSC 矩阵标量使用下列公式 : Y = (a R) + (a G) + (a3 B) + a4 Pr = (b R) + (b G) + (b3 B) + b4 Pb = (c R) + (c G) + (c3 B) + c4 系数及其默认值位于表 47 所示的寄存器中 表 47. 标清手动 CSC 矩阵默认值 系数 子地址 默认值 a xbd x4 a xbe x8 a3 xbf x9 a4 xc x b xc x7 b xc x5e b3 xc3 x b4 xc4 x8 c xc5 x6 c xc6 x4a c3 xc7 x7 c4 xc8 x8 增清 / 高清手动 CSC 矩阵调整特性增清 / 高清手动 CSC 矩阵调整特性针对颜色空间转换提供定制系数操纵功能, 仅适用于增清和高清模式 通过设置子地址 x 位 3 可以使能增清 / 高清手动 CSC 矩阵调整特性 一般而言,CSC 矩阵根据所选的输入模式 ( 增清或高清 ) 和输出颜色空间 ( 见表 46) 自动执行颜色空间转换, 因而无需使能此特性 因此, 增清 / 高清手动 CSC 矩阵调整特性默认禁用 如果选择 RGB 输出, 则增清 / 高清 CSC 矩阵标量使用下列公式 : R = GY Y + RV Pr G = GY Y (GU Pb) (GV Pr) B = GY Y + BU Pb 注意, 减法通过硬件实现 如果选择 YprPb 输出, 则使用下列公式 : 其中 : Y = GY Y Pr = RV Pr Pb = BU Pb GY = 子地址 x5 位 [7:] 和子地址 x3 位 [:] GU = 子地址 x6 位 [7:] 和子地址 x4 位 [7:6] GV = 子地址 x7 位 [7:] 和子地址 x4 位 [5:4] BU = 子地址 x8 位 [7:] 和子地址 x4 位 [3:] RV = 子地址 x9 位 [7:] 和子地址 x4 位 [:] 上电时,CSC 矩阵用表 48 所列的默认值进行设置 表 48. 增清 / 高清手动 CSC 矩阵默认值子地址默认值 x3 x3 x4 xf x5 x4e x6 xe x7 x4 x8 x9 x9 x7c 当增清 / 高清手动 CSC 矩阵调整特性使能时, 子地址 x3 至 x9 的默认系数值仅适用于高清颜色空间 颜色分量根据下列 8i 和 7p 标准 (SMPTE 74M SMPTE 96M) 进行转换 : R = Y +.575Pr G = Y.468Pr.87Pb B = Y +.855Pb 转换系数在写入增清 / 高清 CSC 矩阵寄存器之前, 应乘以 35 这已反映在以下默认值中:GY = x3b,gu = x3b, GV = x93,bu = x48,rv = xf 如果使能增清 / 高清手动 CSC 矩阵调整特性并使用另一输入标准 ( 例如增清 ), 则必须根据此输入标准颜色空间调整 GY GU GV BU 和 RV 的值 用户应考虑到颜色分量转换可能使用不同的比例值 例如,SMPTE 93M 使用以下转换公式 : R = Y +.4Pr G = Y.74Pr.344Pb B = Y +.773Pb 可编程 CSC 矩阵用于外部增清 / 高清像素数据, 当内部测试图案使能时, 它不起作用 CSC 矩阵编程如果在 YCrCb 转 RGB 的颜色空间转换时需要对增清 / 高清 CSC 矩阵系数进行自定义操纵, 须按照以下步骤操作 : 使能增清 / 高清手动 CSC 矩阵调整特性 ( 子地址 x 位 3) 将输出设置为 RGB( 子地址 x 位 5) 3 禁用 PrPb 同步 ( 子地址 x35 位 ) 4 使能 RGB 同步 ( 可选 )( 子地址 x 位 4) GY 值控制绿色信号输出电平,BU 值控制蓝色信号输出电平,RV 值控制红色信号输出电平 Rev. E Page 56 of 8

57 标清亮度和颜色比例控制子地址 x9c 至子地址 x9f 标清亮度和颜色比例控制特性使能后, 可用来缩放标清 Y Cb 和 Cr 输出电平 该特性可通过设置子地址 x87 位 来使能 该特性影响所有标清输出信号, 即 CVBS Y-C YPrPb 和 RGB 使能此特性后, 三个 位寄存器 ( 标清 Y 比例 标清 Cb 比例和标清 Cr 比例 ) 可控制标清 Y Cb 和 Cr 输出电平的缩放 标清 Y 比例寄存器含有用于缩放 Y 电平的比例因子,Y 电平可缩放到其初始值的. 至.5 倍 标清 Cb 比例寄存器和标清 Cr 比例寄存器分别含有用于缩放 Cb 和 Cr 电平的比例因子, Cb 和 Cr 电平分别可缩放到其初始值的. 至. 倍 需写入这些 位寄存器的值通过下式计算 : Y Cb 或 Cr 比例值 = 比例因子 5 例如, 如果比例因子为.3, 则 : Y Cb 或 Cr 比例值 =.3 5 = Y Cb 或 Cr 比例值 = 666( 四舍五入到最接近的整数 ) 子地址 x9c 标清比例 LSB = xa 子地址 x9d 标清 Y 比例寄存器 = xa6 子地址 x9e 标清 Cb 比例寄存器 = xa6 子地址 x9f 标清 Cr 比例寄存器 = xa6 缩放 Y 输出电平时, 建议使能标清亮度比例饱和特性 ( 子地址 x87 位 ), 以免 Y 输出电平过大 标清色调调整控制子地址 xa 使能此特性后, 标清色调调整控制寄存器 ( 子地址 xa) 可用来调整标清复合和色度输出的色调 该特性可通过设置子地址 x87 位 来使能 子地址 xa 含有用于改变视频数据色调的位, 该色调是指有效视频期间副载波的相位相对于色同步期间副载波的相位的变化 ADV739x 提供 ±.5 的调整范围, 调整增量为 正常工作时( 零调整 ), 此寄存器设置为 x8 值 xff 和 x 分别是 NTSC 模式下可获得的调整上限和下限 值 xff 和 x 分别是 PAL 模式下可获得的调整上限和下限 色调调整值通过如下公式计算 : 色调调整 ( ) = (HCR d 8) 其中,HCR d = 色调调整控制寄存器 ( 十进制 ) ADV739/ADV739/ADV739/ADV7393 例如, 为将色调调整 +4, 须将 x97 写入色调调整控制寄存器 结果四舍五入为最接近的整数 为将色调调整 4, 须将 x69 写入色调调整控制寄存器 结果四舍五入为最接近的整数 标清亮度检测 子地址 xba ADV739x 允许监控输入视频数据的亮度水平, 此特性可用来逐场监控输入 Y 信号的平均亮度 该信息可通过 I C 读取, 基于此信息可调整颜色饱和度 对比度和亮度控制 ( 例如补偿非常暗的画面 ) 仅能在有效视频区域内监控亮度数据 平均亮度 I C 寄存器在每个 VSYNC 信号的下降沿更新 标清亮度检测寄存器 ( 子地址 xba) 是一个只读寄存器 标清亮度控制子地址 xa 位 [6:] 使能此特性后, 标清亮度 /WSS 控制寄存器 ( 子地址 xa) 可用来将一个可编程设置水平增加到缩放后的 Y 数据上, 从而控制亮度 该特性可通过设置子地址 x87 位 3 来使能 对于有基底的 NTSC, 该设置水平的范围是 IRE 至.5 IRE 对于无基底的 NTSC( 见图 69) 和 PAL, 该设置水平的范围是 7.5 IRE 至 +5 IRE IRE IRE NTSC WITHOUT PEDESTAL NO SETUP VALUE ADDED POSITIVE SETUP VALUE ADDED 图 69. 亮度控制值示例 NEGATIVE SETUP VALUE ADDED +7.5 IRE 7.5 IRE 标清亮度控制寄存器是一个 8 位寄存器 此 8 位寄存器的 7 个 LSB 用于控制亮度水平, 它可以是正值或负值 例如, 为将 + IRE 亮度水平增加到有基底的 NTSC 信号上, 须将 x8 写入子地址 xa ( 标清亮度值 ) = (IRE 值.563) = (.563) = (4.36) x Rev. E Page 57 of 8

58 ADV739/ADV739/ADV739/ADV7393 为将 7 IRE 亮度水平增加到 PAL 信号上, 须将 x7 写入子地址 xa ( 标清亮度值 ) = (IRE 值.7563) = (7.563) = x(4.947) b b 转换为二进制补码 = b = x7 表 49. 亮度控制值示例 设置水平 ( 有基底的 NTSC) 设置水平 ( 无基底的 NTSC) 设置水平 (PAL).5 IRE 5 IRE 5 IRE xe 5 IRE 7.5 IRE 7.5 IRE xf 7.5 IRE IRE IRE x IRE 7.5 IRE 7.5 IRE x7 x3f 至 x44 范围内的值可能导致输出信号无效 亮度控制值 标清输入标准自动检测子地址 x87 位 5 ADV739x 包括标清输入标准自动检测特性, 可通过设置子地址 x87 位 [5:] 使能该特性 使能此特性后,ADV739x 可以自动识别 NTSC 或 PAL B/D/G/H/I 输入流 ADV739x 使用所识别标准的适当值自动更新副载波频率寄存器 ADV739x 还能正确编码所识别的标准 标清标准位 ( 子地址 x8 位 [:]) 和副载波频率寄存器不会通过更新来反映所识别的标准 所有寄存器都保持默认值或用户定义的值 双缓冲子地址 x33 位 7( 增清 / 高清 ); 子地址 x88 位 ( 标清 ) 双缓冲寄存器针对每个场更新一次 双缓冲可提高整体性能, 因为对寄存器设置的修改不是在有效视频期间执行的, 而是在下一个场的有效视频开始之前生效的 通过设置子地址 x33 位 7, 可以激活下列增清 / 高清寄存器的双缓冲 : 增清 / 高清伽玛 A 和伽玛 B 曲线及增清 / 高清 CGMS 寄存器 通过设置子地址 x88 位, 可以激活下列标清寄存器的双缓冲 : 标清伽玛 A 和伽玛 B 曲线 标清 Y 比例 标清 Cr 比例 标清 Cb 比例 标清亮度 标清隐藏字幕 标清 Macrovision 位 [5:]( 子地址 xe 位 [5:]) 可编程 DAC 增益控制子地址 xb 可以围绕 DAC 输出信号的绝对电平上下调整其增益, 如图 7 所示 DAC 至 DAC 3 由寄存器 xb 控制 在图 7 的实例 A 中, 视频输出信号放大 同步端的绝对电平和消隐电平相对于参考视频输出信号增大 信号的总增益相对于参考信号增大 在图 7 的实例 B 中, 视频输出信号缩小 同步端的绝对电平和消隐电平相对于参考视频输出信号减小 信号的总增益相对于参考信号减小 CASE A GAIN PROGRAMMED IN DAC OUTPUT LEVEL REGISTERS, SUBADDRESS xb 7mV 3mV CASE B 7mV 3mV NEGATIVE GAIN PROGRAMMED IN DAC OUTPUT LEVEL REGISTERS, SUBADDRESS xb 图 7. 可编程 DAC 增益 正增益和负增益 此特性的额定范围为 DAC 标称输出的 ±7.5% 例如, 如果 DAC 输出电流为 4.33 ma, 则 DAC 增益控制特性可在 4.8 ma ( 7.5%) 至 ma (+7.5%) 的范围内改变此输出电流 Rev. E Page 58 of 8

59 ADV739/ADV739/ADV739/ADV7393 该控制寄存器的复位值为 x, 即输出标称 DAC 电流 表 5 的示例显示了 DAC 输出电流相对于 4.33 ma 标称输出电流的变化情况 表 5. DAC 增益控制 子地址 xb DAC 电流 (ma) % 增益 注释 (x4) % (x3f) % (x3e) % (x) % (x) % (x) 4.33.% 复位值, 标称输出 (xff) 4.5.8% (xfe) % (xc) % (xc) % (xc) % 伽玛校正子地址 x44 至 x57( 增清 / 高清 ); 子地址 xa6 至 xb9( 标清 ) 一般而言, 伽玛校正用于补偿 (CRT 上所感知的 ) 信号输入与输出亮度水平之间的非线性关系 它也可以用于所有使用非线性处理的场合 伽玛校正使用以下函数 : SignalOUT = (SignalIN) γ 其中 γ 为伽玛校正系数 伽玛校正适用于标清和增清 / 高清视频 对于这两种情 况, 各有 个 8 位寄存器, 用于设置伽玛校正曲线 A 和伽 玛校正曲线 B 增清 / 高清伽玛校正通过子地址 x35 位 5 使能 增清 / 高清 伽玛校正曲线 A 在子地址 x44 至 x4d 进行设置, 增清 / 高 清伽玛校正曲线 B 在子地址 x4e 至 x57 进行设置 标清伽玛校正通过子地址 x88 位 6 使能 标清伽玛校正曲 线 A 在子地址 xa6 至 xaf 进行设置, 标清伽玛校正曲线 B 在子地址 xb 至 xb9 进行设置 伽玛校正仅针对亮度数据 用户可以选择两种校正曲线中的一种 : 曲线 A 或曲线 B 一次只能使用这些曲线中的一个 对于增清 / 高清伽玛校正, 曲线选择通过子地址 x35 位 4 进行控制 对于标清伽玛校正, 曲线选择通过子地址 x88 位 7 进行控制 伽玛校正曲线的形状通过定义曲线上 个不同位置的曲线响应来控制 通过改变这些位置的响应, 可以修改伽玛校正曲线的形状 在这些点之间, 使用线性插值可产生中间值 鉴于该曲线共有 56 个点, 个可编程位置位于下列点 : 和 4 下列位置是固定的, 无法更改 : 6 4 和 55 从曲线位置 6 到 4, 应计算可编程位置处的值以及相应的伽玛校正曲线的响应, 以产生如下结果 : 其中 : x DESIRED 是所需的伽玛校正输出 x INPUT 是线性输入信号 γ 是伽玛校正系数 为了设置伽玛校正寄存器, 须通过下式计算 个可编程曲线值 : 其中 : γ n 是针对伽玛校正曲线上的点 n, 需写入伽玛校正寄存器的值 n = 或 4 γ 是伽玛校正系数 例如, 对于所有可编程曲线数据点, 令 γ =.5 将产生如下的 y n 值 : 各算式的结果四舍五入为最接近的整数 Rev. E Page 59 of 8

60 ADV739/ADV739/ADV739/ADV7393 图 7 和图 7 中的伽玛校正曲线仅为示例,6 至 4 范围内的任何用户自定义曲线都是可行的 GAMMA CORRECTED AMPLITUDE GAMMA CORRECTED AMPLITUDE GAMMA CORRECTION BLOCK OUTPUT TO A RAMP INPUT.5 SIGNAL INPUT SIGNAL OUTPUT LOCATION 图 7. 信号输入 ( 斜坡 ) 和信号输出 ( 伽玛值为.5) GAMMA CORRECTION BLOCK TO A RAMP INPUT FOR VARIOUS GAMMA VALUES SIGNAL INPUT LOCATION 图 7. 信号输入 ( 斜坡 ) 和可选信号输出 增清 / 高清锐度滤波器和自适应滤波器控制子地址 x4; 子地址 x58 至 x5d ADV739x 提供三种滤波器模式 : 锐度滤波器模式和两种自适应滤波器模式 增清 / 高清锐度滤波器模式为了增强或衰减图 73 所示频率范围内的 Y 信号, 必须使能增清 / 高清锐度滤波器 ( 子地址 x3 位 7 = ), 并且禁用增清 / 高清自适应滤波器 ( 子地址 x35 位 7 = ) 为了选择 56 种不同响应中的一种, 必须将相应的增益值 ( 每个滤波器的值范围为 8 至 +7) 写入子地址 x4 处的增清 / 高清锐度滤波器增益寄存器 增清 / 高清自适应滤波器模式增清 / 高清自适应滤波器模式使用下列寄存器 : 增清 / 高清自适应滤波器阈值 A 增清 / 高清自适应滤波器阈值 B 增清 / 高清自适应滤波器阈值 C 增清 / 高清自适应滤波器增益 增清 / 高清自适应滤波器增益 增清 / 高清自适应滤波器增益 3 增清 / 高清锐度滤波器增益为了激活自适应滤波器控制, 必须使能增清 / 高清锐度滤波器和增清 / 高清自适应滤波器 ( 子地址 x3 位 7 = 且子地址 x35 位 7 = ) 输入信号的导数与三个可编程阈值相比较 : 增清 / 高清自适应滤波器 ( 阈值 A 阈值 B 和阈值 C) 寄存器 ( 子地址 x5b 子地址 x5c 和子地址 x5d) 推荐的阈值范围为 6 至 35, 但是 至 55 范围内的任意值都可以使用 然后, 可以利用增清 / 高清自适应滤波器 ( 增益 增益 和增益 3) 寄存器 ( 子地址 x58 子地址 x59 和子地址 x5a) 及增清 / 高清锐度滤波器增益寄存器 ( 子地址 x4) 中的设置对边沿进行衰减 自适应滤波器模式有两种, 可通过增清 / 高清自适应滤波器控制 ( 子地址 x35 位 6) 进行选择, 如下所述 : 当增清 / 高清自适应滤波器控制置 时, 使用模式 A 这种情况下, 自适应滤波器模块使用滤波器 B (LPF) 此外, 仅有增清 / 高清锐度滤波器增益寄存器和增清 / 高清自适应滤波器 ( 增益 增益 和增益 3) 寄存器中增益 B 的编程值可在需要时应用 增益 A 的值是固定的, 无法更改 当增清 / 高清自适应滤波器控制置 时, 使用模式 B 这种模式下, 使用滤波器 A 和滤波器 B 的级联形式 增清 / 高清锐度滤波器增益寄存器和增清 / 高清自适应滤波器 ( 增益 增益 和增益 3) 寄存器中增益 A 和增益 B 的设置均可在需要时激活 Rev. E Page 6 of 8

61 ADV739/ADV739/ADV739/ADV7393 INPUT SIGNAL STEP MAGNITUDE SHARPNESS AND ADAPTIVE FILTER CONTROL BLOCK.5 FREQUENCY (MHz) FILTER A RESPONSE (Gain Ka) MAGNITUDE FREQUENCY (MHz) FILTER B RESPONSE (Gain Kb) 图 73. 增清 / 高清锐度滤波器和自适应滤波器控制 MAGNITUDE RESPONSE (Linear Scale) FREQUENCY (MHz) FREQUENCY RESPONSE IN SHARPNESS FILTER MODE WITH Ka = 3 AND Kb = a d R b e R4 R c f R Block CH 5mV M 4.µs CH REF A 5mV 4.µs ms ALL FIELDS CH 5mV M 4.µs CH REF A 5mV 4.µs ms ALL FIELDS 图 74. 增清 / 高清锐度滤波器控制 增清 / 高清锐度滤波器增益值采用不同的增益设置 增清 / 高清锐度滤波器和自适应滤波器应用示例 锐度滤波器应用增清 / 高清锐度滤波器可用来增强或衰减 Y 视频输出信号 利用表 5 所列的寄存器设置可以实现图 74 所示的结果 输入数据由外部信号源产生 表 5. 针对图 74 的增清 / 高清锐度控制设置 子地址 寄存器设置 参考 x xfc x x x x x3 x x3 x8 x4 x a x4 x8 b x4 x4 c x4 x4 d x4 x8 e x4 x f 参见图 74 自适应滤波器控制应用 利用表 5 所列的寄存器设置可以获得图 76 所示的结果, 即 消除输入 Y 信号上的响铃振荡 ( 如图 75 所示 ) 输入数据 由外部信号源产生 表 5. 针对图 76 的寄存器设置 子地址 寄存器设置 x xfc x x38 x x x3 x x3 x8 x35 x8 x4 x x58 xac x59 x9a x5a x88 x5b x8 x5c x3f x5d x64 Rev. E Page 6 of 8

62 ADV739/ADV739/ADV739/ADV7393 在 DNR 模式下, 如果滤波器输出的绝对值小于阈值, 则认为它是噪声, 需从原始信号中扣除此噪声信号的可编程量 ( 降噪增益边界 降噪增益数据 ) 在 DNR 锐度模式下, 如果滤波器输出的绝对值小于可编程阈值, 则认为它是噪声, 这与 DNR 模式一样 不过, 如果该绝对值超过阈值, 因而认为该信号是有效信号, 则会将该信号的一小部分 ( 降噪增益边界 降噪增益数据 ) 加到原始信号上, 以增强高频成分并锐化视频图像 图 75. 增清 / 高清自适应滤波器的输入信号 在 MPEG 系统中, 以 8 像素 8 像素的模块 (MPEG 系统 ) 或 6 像素 6 像素的模块 (MPEG 系统 ) 处理视频信息 ( 模块大小控制 ) 是很常见的 DNR 可以用于由此所得的 已知含有噪声的模块转换区域 一般而言, 模块转换区域含有 个像素, 但可以将此区域定义为包含 4 个像素 ( 边界区域 ) 还可以利用 DNR 模块偏移补偿 YCrCb 像素时序的可变块位置或差异 数字降噪寄存器为 3 个 8 位寄存器, 用于控制 DNR 处理 DNR MODE DNR CONTROL BLOCK SIZE CONTROL BORDER AREA BLOCK OFFSET GAIN 图 76. 增清 / 高清自适应滤波器的输出信号 ( 模式 A) 当自适应滤波器模式变为模式 B 时 ( 子地址 x35 位 6), 可以获得图 8 所示的输出 Y DATA INPUT NOISE SIGNAL PATH INPUT FILTER BLOCK CORING GAIN DATA CORING GAIN BORDER FILTER OUTPUT < THRESHOLD? MAIN SIGNAL PATH FILTER OUTPUT > THRESHOLD + SUBTRACT SIGNAL IN THRESHOLD RANGE FROM ORIGINAL SIGNAL DNR OUT 图 77. 增清 / 高清自适应滤波器的输出信号 ( 模式 B) 标清数字降噪子地址 xa3 至子地址 xa5 数字降噪 (DNR) 仅适用于 Y 数据 一个滤波器模块选择输入信号的高频 低幅度成分 (DNR 输入选择 ) 滤波器输出的绝对值与可编程阈值相比较 (DNR 阈值控制 ) 有两种 DNR 模式可用 :DNR 模式和 DNR 锐度模式 Y DATA INPUT DNR SHARPNESS MODE NOISE SIGNAL PATH INPUT FILTER BLOCK DNR CONTROL BLOCK SIZE CONTROL BORDER AREA BLOCK OFFSET GAIN CORING GAIN DATA CORING GAIN BORDER FILTER OUTPUT > THRESHOLD? MAIN SIGNAL PATH FILTER OUTPUT < THRESHOLD + + 图 78. 标清 DNR 功能框图 ADD SIGNAL ABOVE THRESHOLD RANGE FROM ORIGINAL SIGNAL DNR OUT Rev. E Page 6 of 8

63 ADV739/ADV739/ADV739/ADV7393 分段增益边界 子地址 xa3 位 [3:] 这 4 位被分配给应用于边界区域的增益系数 在 DNR 模式下, 增益值的范围是 到, 增量为 /8 将此系数应用于设定的阈值范围以下的 DNR 滤波器输出, 然后从原始信号中扣除该结果 在 DNR 锐度模式下, 增益值的范围是 到.5, 增量为 /6 将此系数应用于阈值范围以上的 DNR 滤波器输出, 然后将该结果加到原始信号上 分段增益数据 子地址 xa3 位 [7:4] 这 4 位被分配给应用于 MPEG 像素块内的亮度数据的增益系数 在 DNR 模式下, 增益值的范围是 到, 增量为 /8 将此系数应用于设定的阈值范围以下的 DNR 滤波器输出, 然后从原始信号中扣除该结果 在 DNR 锐度模式下, 增益值的范围是 到.5, 增量为 /6 将此系数应用于阈值范围以上的 DNR 滤波器输出, 然后将该结果加到原始信号上 模块大小 子地址 xa4 位 7 此位用于选择要处理的数据模块的大小 如果将模块大小控制功能设置为逻辑, 则数据模块大小为 6 像素 6 像素 ; 如果设置为逻辑, 则数据模块大小为 8 像素 8 像素, 其中一个像素指 7 MHz 的两个时钟周期 DNR 输入选择 子地址 xa5 位 [:] 这 3 位用于选择应用于输入 Y 数据的滤波器 位于所选滤波器通带中的信号即为 DNR 处理的信号 图 84 显示了可通过该控制功能选择的滤波器响应 MAGNITUDE. FILTER D.8 FILTER C.6.4 FILTER B APPLY DATA CORING GAIN APPLY BORDER CORING GAIN. FILTER A DNR7 TO DNR4 = x PIXELS (NTSC) O XXXXXXO O XXXXXXO O XXXXXXO O XXXXXXO O XXXXXXO O XXXXXXO 图 79. 标清 DNR 偏移控制 8 8 PIXEL BLOCK TWO-PIXEL BORDER DATA OFFSET CAUSED BY VARIATIONS IN INPUT TIMING DNR 阈值 子地址 xa4 位 [5:] 这 6 位用于定义 DNR 阈值, 其范围为 到 63, 是一个绝对值 边界区域 子地址 xa4 位 6 将此位设置为逻辑 时, 可以将模块转换区域定义为包含 4 个像素 将此位设置为逻辑 时, 边界转换区域包含 个像素, 一个像素指 7 MHz 的两个时钟周期 8 8 PIXEL BLOCK FREQUENCY (MHz) 图 8. 标清 DNR 输入选择 DNR 模式 子地址 xa5 位 3 此位控制 DNR 模式选择 逻辑 选择 DNR 模式, 逻辑 选择 DNR 锐度模式 DNR 的工作原理是将低幅度 高频信号定义为概率噪声, 并将此噪声从原始信号中扣除 在 DNR 模式下, 位于设定阈值以下的一小部分信号被认为是噪声, 可以将其从原始信号中扣除 阈值在 DNR 寄存器 中设置 DNR 锐度模式使能时, 位于设定阈值以上的一小部分信号被认为是有效数据而不是噪声, 可以将其增加到原始信号上 总的影响是信号增强 ( 与使用扩展 SSAF 滤波器相似 ) 模块偏移控制 子地址 xa5 位 [7:4] 这 4 位被分配给此控制功能, 它允许数据块最多偏移 5 个像素 分段增益位置是固定的 模块偏移功能以一个像素的步进偏移数据, 无论数据的输入时序如何变化, 边界分段增益系数都可以应用于同一位置 图 8. 标清 DNR 边界区域 Rev. E Page 63 of 8

64 ADV739/ADV739/ADV739/ADV7393 标清有效视频边沿控制子地址 x8 位 7 ADV739x 能够控制有效视频开始和结束时的快速上升和下降信号, 使响铃振荡降至最小 当有效视频边沿控制特性使能时 ( 子地址 x8 位 7 = ), 将对亮度通道上有效视频的前三个像素和后三个像素进行按比例调整, 使得这些像素不会发生最大转换 在有效视频开始时, 前三个像素分别乘以 /8 / 和 7/8 在有效视频快要结束时, 后三个像素分别乘以 7/8 / 和 /8 所有其它有效视频像素原样通过 IRE LUMA CHANNEL WITH ACTIVE VIDEO EDGE DISABLED IRE 87.5 IRE LUMA CHANNEL WITH ACTIVE VIDEO EDGE ENABLED IRE 5 IRE.5 IRE IRE 图 8. 有效视频边沿控制功能示例 VOLTS IRE:FLT F L 图 83. 子地址 x8 位 7 = 时的视频输出示例 VOLTS IRE:FLT F L 图 84. 子地址 x8 位 7 = 时的视频输出示例 Rev. E Page 64 of 8

65 ADV739/ADV739/ADV739/ADV7393 外部水平和垂直同步控制 出于时序同步目的,ADV739x 既能够接受输入像素数据中嵌入的 EAV/SAV 时序码, 也能够接受 HSYNC 和 VSYNC 引脚上提 供的外部同步信号 ( 见表 53) 此外还可以在 HSYNC 和 VSYNC 引脚上输出同步信号 ( 见表 54 至表 56) 表 53. 时序同步信号输入选项 信号 引脚 条件 SD HSYNC In HSYNC 选择标清从机时序 ( 模式 模式 或模式 3, 子地址 x8a[:] ) SD VSYNC/FIELD In VSYNC 选择标清从机时序 ( 模式 模式 或模式 3, 子地址 x8a[:] ) ED/HD HSYNC In HSYNC 使能增清 / 高清时序同步输入 ( 子地址 x3 位 = ) ED/HD VSYNC/FIELD In VSYNC 使能增清 / 高清时序同步输入 ( 子地址 x3 位 = ) 同时必须禁用标清和增清 / 高清时序同步输出 ( 子地址 x[7:6] = ) 表 54. 时序同步信号输出选项 信号 引脚 条件 SD HSYNC Out HSYNC 使能标清时序同步输出 ( 子地址 x 位 6 = ) SD VSYNC/FIELD Out VSYNC 使能标清时序同步输出 ( 子地址 x 位 6 = ) ED/HD HSYNC Out HSYNC 使能增清 / 高清时序同步输出 ( 子地址 x 位 7 = ) ED/HD VSYNC/FIELD Out VSYNC 使能增清 / 高清时序同步输出 ( 子地址 x 位 7 = ) 同时必须禁用增清 / 高清时序同步输出 ( 子地址 x 位 7 = ) 同时必须禁用增清 / 高清时序同步输入, 即必须使能嵌入式 EAV/SAV 时序码 ( 子地址 x3 位 = ) 表 55. HSYNC 输出控制, 增清 / 高清输入同步格式 ( 子地址 x3 位 ) 增清 / 高清 HSYNC 控制 ( 子地址 x34 位 ) 增清 / 高清同步输出使能 ( 子地址 x 位 7) 标清同步输出使能 ( 子地址 x 位 6) HSYNC 引脚上的信号 时长 X X 三态 不可用 X X 流水线标清 HSYNC 见标清时序部分 X 流水线增清 / 高清 HSYNC 根据 HSYNC 时序 X 基于 AV 代码 H 位的流水线 与行消隐间隔相同 增清 / 高清 HSYNC X X 基于水平计数器的流水 与嵌入式 HSYNC 相同 线增清 / 高清 HSYNC 在有 HSYNC 输出的所有增清 / 高清标准中,HSYNC 脉冲的开头与输出视频中的嵌入式 HSYNC 的下降沿对准 X = 无关 表 56. VSYNC 输出控制, 增清 / 高清 VSYNC 控制 ( 子地址 x34 标清同步输出使能 ( 子地址 x 增清 / 高清输入 增清 / 高清同步 同步格式 输出使能 ( 子地址 x3 位 ) 位 ) ( 子地址 x 位 7) 位 6) 视频标准 VSYNC 引脚上的信号 时长 x x x 三态 不可用 x x 隔行 流水线标清 VSYNC/ 场 见标清时序部分 x x 流水线增清 / 高清 VSYNC 根据 VSYNC 或场 或场信号 信号时序场 x 所有高清 基于 AV 代码 F 位的 隔行标准 流水线场信号 垂直消隐间隔 x 所有增清 / 高清 基于 AV 代码 V 位的 逐行标准 流水线 VSYNC Rev. E Page 65 of 8

66 ADV739/ADV739/ADV739/ADV7393 增清 / 高清输入同步格式 ( 子地址 x3 位 ) 增清 / 高清 VSYNC 控制 ( 子地址 x34 位 ) 增清 / 高清同步输出使能 ( 子地址 x 位 7) 标清同步输出使能 ( 子地址 x 位 6) 视频标准 VSYNC 引脚上的信号 时长 X X 55p 除外的所有 基于垂直计数器的 与锯齿行对齐 X X 增清 / 高清标准 55p 流水线增清 / 高清 VSYNC 基于垂直计数器的流水线增清 / 高清 VSYNC 垂直消隐间隔 在有 VSYNC 输出的所有增清 / 高清标准中,VSYNC 脉冲的开头与输出视频中的嵌入式 VSYNC 的下降沿对准 X = 无关 低功耗模式子地址 xd 位 [:] 对于功耗敏感型应用,ADV739x 支持 ADI 公司专有的低功耗工作模式 为使用此低功耗模式,DAC 必须以全驱动模式工作 (R SET = 5 Ω,R L = 37.5 Ω) 低功耗模式在低驱动模式下不可用 (R SET = 4. Ω,R L = 3 Ω) 通过子地址 xd 位 [:], 可以独立使能或禁用各 DAC 的低功耗模式 所有 DAC 默认禁用低功耗模式 在低功耗模式下,DAC 功耗与内容相关 ; 对于典型的视频流, 其功耗可降低多达 4% 对于要求最高视频性能的应用, 应禁用低功耗模式 电缆检测子地址 x 位 [:] ADV739x 包括 ADI 公司专有的电缆检测特性 DAC 和 DAC 以全驱动模式 (R SET = 5 Ω,R L = 37.5 Ω) 工作时, 可以使用此特性 此特性在低驱动模式 (R SET = 4. Ω,R L = 3 Ω) 下不可用 要监控的 DAC 必须通过子地址 x 上电 此特性可以用于所有标清 增清和高清标准 它适用于所有输出配置, 即 CVBS Y-C YPrPb 和 RGB 输出配置 对于 CVBS/Y-C 输出配置, 同时监控 DAC 和 DAC, 即监控 CVBS 和 Y-C 亮度输出 对于 YPrPb 和 RGB 输出配置, 仅监控 DAC, 即监控亮度或绿色输出 ADV739x 监控 DAC 和 / 或 DAC, 分别更新子地址 x 位 和 / 或位, 每帧一次 如果一个 DAC 上检测到电缆, 则相应位置, 否则置 DAC 自动关断子地址 x 位 4 对于功耗敏感型应用, 可以通过设置子地址 x 位 4 使能 DAC 自动关断特性 要使用此特性, 必须使能电缆检测特性 使能此特性后, 电缆检测电路监控 DAC 和 / 或 DAC, 每帧一次 ; 如果未连接电缆, 则自动关断部分或所有 DAC DAC 的关断取决于所选的输出配置 对于 CVBS/Y-C 输出配置, 如果 DAC 未连接, 则仅 DAC 关断 如果 DAC 未连接, 则 DAC 和 DAC 3 均关断 对于 YPrPb 和 RGB 输出配置, 如果 DAC 未连接, 则所有三个 DAC 均关断 对于 YPrPb 和 RGB 输出配置, 不监控 DAC DAC 和 / 或 DAC 的监控频率为每帧一次 如果检测到电缆, 则相应的 DAC 在该帧的持续时间内一直上电 如果未检测到电缆, 则相应的 DAC 关断, 下一帧重复该过程 休眠模式子地址 x 位 在休眠模式下,ADV739x 的大部分数字 I/O 引脚禁用 对于输入, 这意味着外部数据被忽略 在内部, 通常由给定输入驱动的逻辑仅与低电平或高电平相连, 其中包括 CLKIN 对于数字输出引脚, 这意味着引脚进入三态 ( 高阻态 ) 模式 不过有一些例外, 以便用户继续通过 I C 与器件通信 : RESET ALSB SDA 和 SCL 引脚始终保持活动状态 大部分模拟电路在休眠模式下关断 此外, 电缆检测特性不再工作, 因为 DAC 已关断 休眠模式可通过设置子地址 x 位 使能 Rev. E Page 66 of 8

67 像素和控制端口回读子地址 x3 子地址 x4 子地址 x6 ADV739x 支持通过 I C MPU 端口回读大部分数字输入 此特性有利于对上游器件进行电路板级连接测试 通过 MPU 端口可以回读像素端口 (P[5:] 或 P[7:]) HSYNC VSYNC 和 SFL 回读寄存器位于子地址 x3 x4 和 x6 使用此特性时, 须将一个时钟信号施加于 CLKIN 引脚, 以记录施加于输入引脚的电平 此外还必须选择标清输入模式 ( 子地址 x 位 [6:4]) 复位机制子地址 x7 位 根据时序规格, 当 RESET 引脚发生高低转换时, 将激活硬件复位 这会将所有寄存器复位至默认值 硬件复位后, MPU 端口配置为 I C 工作模式 为使器件正常工作, 上电后必须执行硬件复位 ADV739x 还支持通过 I C MPU 端口执行软件复位 将 写入子地址 x7 的位 时, 将激活软件复位 这会将所有寄存器复位至默认值 此位为自清零位, 即将 写入此位后, 此位自动恢复为 为使器件正常工作, 上电后必须执行硬件复位 如果应用不要求硬件复位功能,RESET 引脚可以连接到一个 RC 网络, 以提供上电后必需的硬件复位 上电后,RC 网络的时间常数使 RESET 引脚在足够长的时间内保持低电平, 从而发生复位 后续的所有复位可以通过软件执行 ADV739/ADV739/ADV739/ADV7393 标清图文电视插入子地址 xc9 至子地址 xce 在 PAL 模式下工作时,ADV739x 支持通过一个双引脚接口插入图文电视数据 图文电视插入可通过设置子地址 xc9 位 使能 根据 PAL WST 图文电视标准, 图文电视数据应以 Mbps 的速率插入 ADV739x 对于 ADV739/ADV739, 图文电视数据通过 VSYNC 引脚插入 对于 ADV739/ ADV7393, 图文电视数据可通过 VSYNC 或 P 引脚 ( 通过子地址 xc9 位 选择 ) 插入 图文电视插入使能后, 图文电视请求信号从 ADV739x 输出, 以指示何时应插入图文电视数据 图文电视请求信号通过 SFL 引脚输出 请求信号的位置 ( 相对于图文电视数据 ) 和宽度可通过子地址 xca 配置 请求信号可以工作在行模式或位模式 请求信号模式通过子地址 xc9 位 控制 考虑到图文电视插入速率 ( Mbps) 与像素时钟 (7 MHz) 之间的非整数关系,ADV739x 实现了一种图文电视插入协议 对于 Mbps 的速率, 插入 37 个图文电视位所需的时间相当于 44 个像素时钟周期 (7 MHz) 对于插入 ADV739x 的每 37 个图文电视位, 第 9 8 和 37 位各占 3 个像素时钟周期, 其余位各占 4 个像素时钟周期 ( 总共 44 个像素时钟周期 ) 图文电视插入协议每 37 个图文电视位或 44 个像素时钟周期重复一次, 直到插入所有 36 个图文电视位为止 45 BYTES (36 BITS) PAL TELETEXT VBI LINE ADDRESS AND DATA RUN-IN CLOCK 图 85. 图文电视 VBI 行 Rev. E Page 67 of 8

68 ADV739/ADV739/ADV739/ADV7393 t SYNTTXOUT CVBS/Y t PD HSYNC t PD.µs TTX DATA TTX DEL TTX REQ PROGRAMMABLE PULSE EDGES TTX ST t SYNTTXOUT =.µs. t PD = PIPELINE DELAY THROUGH ADV739x. TTX DEL = TTX REQ TO TTX DATA (PROGRAMMABLE RANGE = 4 BITS [ TO 5 PIXEL CLOCK CYCLES]) 图 86. 图文电视功能图 Rev. E Page 68 of 8

69 印刷电路板布局布线和设计未使用引脚 如果 HSYNC 和 VSYNC 引脚未使用, 应通过一个上拉电阻 ( kω 或 4.7 kω) 将其与 V DD_IO 相连 任何其它未使用的数字输入应接地 未使用的数字输出引脚应悬空 DAC 输出可以悬空或接 GND 建议禁用这些输出 DAC 配置 ADV739x 内置 3 个 DAC 所有 DAC 都可以配置为全驱动工作模式 全驱动模式定义为以 34.7 ma 满量程电流驱动 37.5 Ω 负载 R L, 是 DAC 的推荐工作模式 或者,3 个 DAC 也可以都配置为低驱动工作模式 低驱动模式定义为以 4.33 ma 满量程电流驱动 3 Ω 负载 R L ADV739x 配有一个 R SET 引脚 R SET 引脚与 AGND 之间连接的一个电阻用来控制满量程输出电流, 从而控制 DAC DAC 和 DAC 3 的输出电平 对于全驱动工作模式,R SET 值必须为 5 Ω,R L 值必须为 37.5 Ω 对于低驱动工作模式, R SET 值必须为 4. kω,r L 值必须为 3 Ω 连接到 R SET 引脚的电阻应具有 % 的容差 ADV739x 配有一个补偿引脚 COMP COMP 引脚与 V AA 之间应连接一个. nf 补偿电容 视频输出缓冲器和可选输出滤波器任何以低驱动模式 (R SET = 4. kω,r L = 3 Ω) 工作的 DAC 都必须使用输出缓冲器 ADI 公司有许多运算放大器适合此应用, 例如 AD86 有关线路驱动器缓冲电路的更多信息, 请参阅相关运算放大器的数据手册 ADV739x DAC 输出端可能需要一个可选的重构 ( 抗镜像 ) 低通滤波器 (LPF) 此滤波器的规格随应用而不同 如果使用 6 ( 标清 ) 8 ( 增清 ) 或 4 ( 高清 ) 过采样, 则无需重构滤波器 对于要求输出缓冲器和重构滤波器的应用, 应考虑集成视频滤波器缓冲器 ADA443- 和 ADA44-3 ADV739/ADV739/ADV739/ADV7393 表 57. ADV739x 输出速率 输入模式 ( 子地址 x 位 [6:4]) 过采样输出速率 (MHz) 标清 关开开关开开关开开 7 ( ) 8 (8 ) 6 (6 ) 增清 7 ( ) 8 (4 ) 6 (8 ) 高清 表 58. 输出滤波器要求 应用过采样 标清 增清 高清 DAC OUTPUT DAC OUTPUT DAC OUTPUT 6Ω 6Ω 截止频率 (MHz) 74.5 ( ) 48.5 ( ) 97 (4 ) 衰减 -5 db 频率 (MHz) > > > > > > > > > 3 67 µh pf 4.7µH 6.8pF 6.8pF 6Ω 6Ω Ω Ω 56Ω 56Ω 75Ω 图 87. 用于标清 6 过采样的输出滤波器示例 75Ω 图 88. 用于增清 8 过采样的输出滤波器示例 BNC OUTPUT BNC OUTPUT Ω nH 75Ω 3 33pF 33pF 75Ω BNC OUTPUT 4 5Ω 5Ω 图 89. 用于高清 4 过采样的输出滤波器示例 Rev. E Page 69 of 8

70 ADV739/ADV739/ADV739/ADV7393 GAIN (db) CIRCUIT FREQUENCY RESPONSE 4n 3 n MAGNITUDE (db) 6 8n 9 3 PHASE (Degrees) 5n 4 n 5 5 9n GROUP DELAY (Seconds) 8 6 6n 7 3n 4 8 M M M G FREQUENCY (Hz) 图 9. 用于标清 6 过采样的输出滤波器特性图 印刷电路板 (PCB) 布局 ADV739x 是高度集成的电路, 含有精密模拟电路和高速数字电路, 可使高速数字电路对模拟电路完整性的干扰影响降至最小 为了实现最佳性能, 系统级设计必须应用同样的设计和布局技术 应当屏蔽数字输入并提供良好的电源去耦来优化布局, 使 ADV739x 电源和接地平面的噪声降至最低 建议使用 4 层电路板, 利用接地和电源平面分隔信号走线层和焊接侧层 元件放置应当审慎考虑元件的放置, 使时钟信号和高速数字电路等高噪声电路与模拟电路分离 GAIN (db) GAIN (db) CIRCUIT FREQUENCY RESPONSE 48 8n 4 MAGNITUDE (db) 6n 3 4n 3 4 PHASE GROUP DELAY (Seconds) n (Degrees) 4 6 n 5 8 8n 6 6n 7 8 4n 8 6 n 9 4 M M M G FREQUENCY (Hz) 3 图 9. 用于增清 8 过采样的输出滤波器特性图 CIRCUIT FREQUENCY RESPONSE MAGNITUDE (db) GROUP DELAY (Seconds) PHASE (Degrees) 4 4 PHASE (Degrees) 外部环路滤波器元件及连接到 COMP 和 R SET 引脚的元件应尽可能靠近 ADV739x 放置, 并且与 ADV739x 位于 PCB 的同一侧 在 PCB 上增加过孔以使元件更靠近 ADV739x 的做法并不推荐 建议将 ADV739x 尽可能靠近输出连接器放置,DAC 输出走线应尽可能短 DAC 输出走线的端接电阻应尽可能靠近 ADV739x 放置, 并且与 ADV739x 位于 PCB 的同一侧 端接电阻应叠加在 PCB 接地平面上 连接到 DAC 输出端的外部滤波器和缓冲器应尽可能靠近 ADV739x 放置, 使相邻电路的噪声影响降至最低, 并最小化走线电容对输出带宽的影响 在低驱动模式 (R SET = 4. kω, R L = 3 Ω) 下, 这一点尤其重要 电源建议为每个电源域 (V AA V DD V DD_IO 和 PV DD ) 提供独立的稳压电源 为实现最佳性能, 应使用线性调节器, 而不要使用开关模式调节器 如果必须使用开关模式调节器, 则须注意输出电压的纹波和噪声性能 对于 V AA 和 PV DD 电源, 这一点尤其需要注意 各电源应通过适当的滤波器件 ( 例如铁氧体磁珠 ), 独立地单点连接到系统电源 4 5 FREQUENCY (MHz) 图 9. 用于高清 4 过采样的输出滤波器特性图 Rev. E Page 7 of 8

71 ADV739/ADV739/ADV739/ADV7393 电源去耦建议通过 nf 和. μf 陶瓷电容对每个电源引脚去耦 V AA PV DD V DD_IO 和两个 V DD 引脚应分别去耦至地 去耦电容应尽可能靠近 ADV739x 放置, 电容引脚应尽可能短, 使引脚电感最小 建议除了 nf 和. μf 陶瓷电容外, 在 V AA 电源上再使用一个 μf 钽电容 电源时序控制 ADV739x 稳定性强, 支持所有电源时序组合, 可以使用任意时序 不过, 所有电源均应在 秒内建立至其标称电压 数字信号互连数字信号走线应尽可能与模拟输出和其它模拟电路隔离 数字信号走线不应叠加于 V AA 或 PV DD 电源平面上 由于使用高时钟速率, 为使噪声影响降至最小, 应避免 ADV739x 的时钟走线过长 数字输入所用的任何上拉端接电阻都应连接到 V DD_IO 电源 模拟信号互连 DAC 输出走线应被视为传输线路, 应当采取适当的措施确保实现最佳性能 ( 例如, 使用阻抗匹配的走线 ) DAC 输出走线应尽可能短 DAC 输出走线的端接电阻应尽可能靠近 ADV739x 放置, 并且与 ADV739x 位于 PCB 的同一侧 为避免 DAC 输出之间发生串扰, 连接到 DAC 输出引脚的走线之间应留有尽可能大的空间 此外还建议在 DAC 输出走线之间增加接地走线 WLCSP 封装的额外布局布线考虑由于 WLCSP 封装的焊盘密度很高, 间距只有.5 mm, 因此不建议仅在 PCB 顶层上布设与内部引脚的连接线路 走线 ( 迹线和空间 ) 必须位于阻焊开窗的界限以内 由于板制造技术的几何形状限制, 在板的顶层上布设所有走线的做法虽然可以实现, 但通常并不可取 对于.5 mm 的间距和.35 mm 的典型阻焊开窗直径, 阻焊开窗之间只有.5 mm 的距离 顶层布线的替代方案是在埋入层上布线 为此, 焊盘通过微过孔连接到下层 有关 WLCSP 封装的电路板布局布线的更多信息, 请参阅应用笔记 AN-67: MicroCSP 晶圆级芯片规模封装 Rev. E Page 7 of 8

72 ADV739/ADV739/ADV739/ADV7393 TYPICAL APPLICATIONS CIRCUITS FERRITE BEAD V DD_IO 33µF GND_IO µf GND_IO.µF GND_IO FERRITE BEAD PV DD 33µF µf.µf PGND PGND PGND FERRITE BEAD V AA 33µF µf.µf AGND AGND AGND FERRITE BEAD V DD 33µF µf.µf DGND DGND DGND.µF GND_IO.µF PGND.µF AGND.µF DGND µf AGND V DD_IO POWER SUPPLY DECOUPLING PV DD POWER SUPPLY DECOUPLING V AA POWER SUPPLY DECOUPLING V DD POWER SUPPLY DECOUPLING FOR EACHPOWER PIN NOTES. FOR OPTIMUM PERFORMANCE, EXTERNAL COMPONENTS CONNECTED TO THE COMP, R SET AND DAC OUTPUT PINS SHOULD BE LOCATED CLOSE TO, AND ON THE SAME SIDE OF THE PCB AS, THE ADV739x.. THE I C DEVICE ADDRESS IS CONFIGURABLE USING THE ALSB PIN: ALSB =, I C DEVICE ADDRESS = xd4 (ADV739/ADV739) OR x54 (ADV739/ADV7393) ALSB =, I C DEVICE ADDRESS = xd6 (ADV739/ADV739) OR x56 (ADV739/ADV7393) 3. THE RESISTOR CONNECTED TO THE R SET PIN SHOULD HAVE A % TOLERANCE. 4. THE RECOMMENDED MODE OF OPERATION FOR THE DACs IS FULL- DRIVE (R SET = 5Ω, R L = 37.5Ω). V AA P P P P3 P4 P5 P6 P7 V DD V DD V AA PV DD V DD_IO ADV739x COMP R SET.nF 5Ω AGND PIXEL PORT INPUTS CONTROL INPUTS/OUTPUTS P8 P9 P P P P3 P4 P5 HSYNC VSYNC ADV739/ ADV7393 ONLY DAC DAC DAC 3 DAC TO DAC3 FULL DRIVE OPTION (RECOMMENDED) 75Ω AGND OPTIONAL LPF 75Ω AGND OPTIONAL LPF OPTIONAL LPF 75Ω AGND DAC DAC DAC 3 R SET DAC DAC TO DAC3 LOW DRIVE OPTION 4.kΩ AGND ADA Ω DAC LPF CLOCK INPUT CLKIN 3Ω AGND IC PORT EXTERNAL LOOP FILTER PV DD nf 5nF 7Ω SDA SCL RESET EXT_LF ALSB TIE EITHER LOW OR HIGH DAC DAC 3 ADA44-3 LPF 3Ω AGND ADA44-3 LPF 75Ω 75Ω DAC DAC 3 LOOP FILTER COMPONENTS SHOULD BE LOCATED CLOSE TO THE EXT_LF PIN AND ON THE SAME SIDE OF THE PCB AS THE ADV739x. AGND PGND DGND DGND GND_IO 3Ω AGND AGND PGND DGND DGND GND_IO 图 93. ADV739x (LFCSP) 典型应用电路 Rev. E Page 7 of 8

73 ADV739/ADV739/ADV739/ADV7393 V DD_IO PV DD V AA V DD FERRITE BEAD 33µF µf GND_IO GND_IO FERRITE BEAD 33µF µf PGND PGND FERRITE BEAD 33µF µf AGND AGND FERRITE BEAD 33µF µf DGND DGND.µF GND_IO.µF PGND.µF AGND.µF DGND.µF GND_IO.µF PGND.µF AGND.µF DGND µf AGND V DD_IO POWER SUPPLY DECOUPLING PV DD POWER SUPPLY DECOUPLING V AA POWER SUPPLY DECOUPLING V DD POWER SUPPLY DECOUPLING FOR EACH POWER PIN NOTES. FOR OPTIMUM PERFORMANCE, EXTERNAL COMPONENTS CONNECTED TO THE COMP, R SET AND DAC OUTPUT PINS SHOULD BE LOCATED CLOSE TO, AND ON THE SAME SIDE OF THE PCB AS, THE ADV739.. THE I C DEVICE ADDRESS IS CONFIGURABLE USING THE ALSB PIN: ALSB =, I C DEVICE ADDRESS = xd4 ALSB =, I C DEVICE ADDRESS = xd6 3. THE RESISTOR CONNECTED TO THE R SET PIN SHOULD HAVE A % TOLERANCE. 4. THE RECOMMENDED MODE OF OPERATION FOR THE DACs IS FULL- DRIVE (R SET = 5Ω, R L = 37.5Ω). V AA PIXEL PORT INPUTS P P P P3 P4 P5 P6 P7 V DD V DD V AA PV DD V DD_IO ADV739BCBZ COMP R SET.nF 5Ω AGND CONTROL INPUTS/OUTPUTS HSYNC VSYNC ALSB TIE EITHER LOW OR HIGH CLOCK INPUT IC PORT CLKIN SDA SCL DAC 75Ω DAC FULL DRIVE OPTION (RECOMMENDED) OPTIONAL LPF VIDEO DAC LOW DRIVE OPTION RESET EXTERNAL LOOP FILTER PV DD 5nF nf 7Ω LOOP FILTER COMPONENTS SHOULD BE LOCATED CLOSE TO THE EXT_LF PIN AND ON THE SAME SIDE OF THE PCB AS THE ADV739. EXT_LF AGND PGND AGND PGND DGND DGND DGND DGND GND_IO GND_IO R SET DAC 4.kΩ AGND ADA44-3 LPF 3Ω AGND 75Ω VIDEO 图 94. ADV739BCBZ-A (WLCSP) 典型应用电路 Rev. E Page 73 of 8

74 ADV739/ADV739/ADV739/ADV7393 副本生成管理系统标清 CGMS 子地址 x99 至子地址 x9b ADV739x 支持符合 EIAJ CPR-4 和 ARIB TR-B5 标准的副本生成管理系统 (CGMS) CGMS 数据通过奇数场的行 和偶数场的行 83 传输 子地址 x99 位 [6:5] 控制 CGMS 数据是通过奇数场 偶数场还是以上二者输出 仅当 ADV739x 配置为 NTSC 模式时, 才能传输标清 CGMS 数据 CGMS 数据为 位长 传输 CGMS 数据之前有一个先导参考脉冲, 其幅度和持续时间与一个 CGMS 位相同 ( 见图 95) 增清 CGMS 子地址 x4 至子地址 x43; 子地址 x5e 至子地址 x6e 55p 模式在 55p 模式下,ADV739x 支持符合 EIAJ CPR-4- 标准的副本生成管理系统 (CGMS) 增清 CGMS 使能时 ( 子地址 x3 位 6 = ),55p CGMS 数据通过行 4 插入 55p CGMS 数据寄存器位于子地址 x4 x4 和 x43 在 55p 模式下,ADV739x 还支持符合 CEA-85-A 标准的 CGMS B 型分组 增清 CGMS B 型使能时 ( 子地址 x5e 位 = ),55p CGMS B 型数据通过行 4 插入 55p CGMS B 型数据寄存器位于子地址 x5e 至 x6e 65p 模式在 65p 模式下,ADV739x 支持符合 IEC 6375 (4) 标准的副本生成管理系统 (CGMS) 增清 CGMS 使能时 ( 子地址 x3 位 6 = ),65p CGMS 数据通过行 43 插入 65p CGMS 数据寄存器位于子地址 x4 和 x43 高清 CGMS 子地址 x4 至子地址 x43; 子地址 x5e 至子地址 x6e 高清 CGMS 使能时 ( 子地址 x3 位 6 = ),7p CGMS 数据应用于亮度垂直消隐间隔的行 4 高清 CGMS 使能时 ( 子地址 x3 位 6 = ),8i CGMS 数据应用于亮度垂直消隐间隔的行 9 和行 58 高清 CGMS 数据寄存器位于子地址 x4 x4 和 x43 在高清模式 (7p 和 8i) 下,ADV739x 还支持符合 CEA- 85-A 标准的 CGMS B 型分组 高清 CGMS B 型使能时 ( 子地址 x5e 位 = ),7p CGMS 数据应用于亮度垂直消隐间隔的行 3 高清 CGMS B 型使能时 ( 子地址 x5e 位 = ),8i CGMS 数据应用于亮度垂直消隐间隔的行 8 和行 58 高清 CGMS B 型数据寄存器位于子地址 x5e 至 x6e CGMS CRC 功能如果标清 CGMS CRC( 子地址 x99 位 4) 或增清 / 高清 CGMS CRC( 子地址 x3 位 7) 使能, 则 ADV739x 将自动计算包含 6 位 CRC 检查序列的高 6 位 CGMS 数据 (C9 至 C4) 此计算基于 CGMS 数据寄存器中的数据的低 4 位 (C3 至 C) 计算结果与其余 4 位一起输出, 形成完整的 位 CGMS 数据 CRC 序列计算基于多项式 x 6 + x +, 其预设值为 如果标清 CGMS CRC 或增清 / 高清 CGMS CRC 禁用, 则所有 位 (C9 至 C) 直接从 CGMS 寄存器输出 (CRC 必须由用户手动计算 ) 如果增清 / 高清 CGMS B 型 CRC( 子地址 x5e 位 ) 使能, 则 ADV739x 将自动计算包含 6 位 CRC 检查序列的高 6 位 CGMS B 型数据 (P 至 P7) 此计算基于 CGMS B 型数据寄存器中的数据的低 8 位 (H 至 H5 和 P 至 P) 计算结果与其余 8 位一起输出, 形成完整的 34 位 CGMS B 型数据 CRC 序列计算基于多项式 x 6 + x +, 其预设值为 如果增清 / 高清 CGMS B 型 CRC 禁用, 则所有 34 位 (H 至 H5 和 P 至 P7) 直接从 CGMS B 型寄存器输出 (CRC 必须由用户手动计算 ) 在高清模式 (7p 和 8i) 下,ADV739x 支持符合 EIAJ CPR-4- 标准的副本生成管理系统 (CGMS) Rev. E Page 74 of 8

75 ADV739/ADV739/ADV739/ADV IRE +7 IRE REF CRC SEQUENCE C C C C3 C4 C5 C6 C7 C8 C9 C C C C3 C4 C5 C6 C7 C8 C9 IRE 4 IRE.µs.35µs ± ns 49.µs ±.5µs 图 95. 标清 CGMS 波形 +7mV 7% ± % REF CRC SEQUENCE BIT BIT BIT C C C C3 C4 C5 C6 C7 C8 C9 C C C C3 C4 C5 C6 C7 C8 C9 mv 3mV 5.8µs ±.5µs 6T.µs ±.µs T T = /(f H 33) = 963ns f H = HORIZONTAL SCAN FREQUENCY T ± 3ns 图 96. 增清 (55p) CGMS 波形 PEAK WHITE R = RUN-IN S = START CODE 5mV ± 5mV R S C LSB C C C3 C4 C5 C6 C7 C8 C9 C C C C3 MSB SYNC LEVEL 3.7µs 5.5µs ±.5µs 图 97. 增清 (65p) CGMS 波形 +7mV 7% ± % REF CRC SEQUENCE BIT BIT BIT C C C C3 C4 C5 C6 C7 C8 C9 C C C C3 C4 C5 C6 C7 C8 C9 mv 3mV 4T 3.8µs ± 9ns T ± 3ns 7.µs ± 6ns T T = /(f H 65/58) = 78.93ns f H = HORIZONTAL SCAN FREQUENCY H 图 98. 高清 (7p) CGMS 波形 Rev. E Page 75 of 8

76 ADV739/ADV739/ADV739/ADV mV 7% ± % REF CRC SEQUENCE BIT BIT BIT C C C C3 C4 C5 C6 C7 C8 C9 C C C C3 C4 C5 C6 C7 C8 C9 mv 3mV 4T 4.5µs ± 6ns T ± 3ns.84µs ± ns T T = /(f H /77) =.38µs f H = HORIZONTAL SCAN FREQUENCY H 图 99. 高清 (8i) CGMS 波形 +7mV 7% ± % START BIT BIT CRC SEQUENCE BIT 34 H H H H3 H4 H5 P P P P3 P4... P P3 P4 P5 P6 P7 mv 3mV NOTES. PLEASE REFER TO THE CEA-85-A SPECIFICATION FOR TIMING INFORMATION 图. 增清 (55p) CGMS B 型波形 +7mV 7% ±% START BIT BIT CRC SEQUENCE BIT 34 H H H H3 H4 H5 P P P P3 P4... P P3 P4 P5 P6 P7 mv 3mV NOTES. PLEASE REFER TO THE CEA-85-A SPECIFICATION FOR TIMING INFORMATION 图. 高清 (7p 和 8i)CGMS B 型波形 Rev. E Page 76 of 8

77 ADV739/ADV739/ADV739/ADV7393 标清宽屏幕信令子地址 x99 子地址 x9a 子地址 x9b ADV739x 支持符合 ETSI 3 94 标准的宽屏幕信令 (WSS) WSS 数据通过行 3 传输 仅当器件配置为 PAL 模式时, 才能传输标清 WSS 数据 WSS 数据为 4 位长 各位的功能如表 59 所示 传输 WSS 数据之前有一个脉冲进入序列和一个 起始码 ( 见图 ) 行 3 的较后部分 (HSYNC 下降沿起的 4.5 μs 之后 ) 可用于视频插入 行 3 上的 WSS 数据传输可以通过设置子地址 x99 位 7 使能 设置 xa 位 7 可以消隐行 3 的 WSS 部分 表 59. WSS 位的功能 位号位功能描述 设置 深宽比 格式 位置 模式 颜色编码 帮助信号 保留 N/A 环绕声 版权 复制保护 4:3 完整格式 N/A 4:9 宽屏幕 中心 4:9 宽屏幕 顶端 6:9 宽屏幕 中心 6:9 宽屏幕 顶端 >6:9 宽屏幕 中心 4:9 完整格式 中心 6: N/A N/A 相机模式电影模式正常 PAL 运动自适应 ColorPlus 无有 否是否字幕位于有效图像区域字幕位于有效图像区域之外保留否是未注明版权或未知版权已注明版权不限制复制限制复制 5mV RUN-IN SEQUENCE START CODE W W W W3 W4 W5 W6 W7 W8 W9 W W W W3 ACTIVE VIDEO.µs 38.4µs 4.5µs 634- 图. WSS 波形图 Rev. E Page 77 of 8

78 ADV739/ADV739/ADV739/ADV7393 标清隐藏字幕子地址 x9 至子地址 x94 ADV739x 支持采用标准电视同步波形 ( 针对颜色传输 ) 的隐藏字幕 使能此特性后, 隐藏字幕在奇数场行 和偶数场行 84 的消隐有效行时间内传输 隐藏字幕可通过设置子地址 x83 位 [6:5] 使能 隐藏字幕包含一个 7 周期正弦突发脉冲, 该脉冲被锁频锁相至字幕数据 在时钟脉冲进入信号之后, 消隐电平保持 个数据位的时间, 然后是一个逻辑 开始位 开始位之后是 6 个数据位 数据由 个 8 位字节 ( 每个字节含 7 个数据位和 个奇校验位 ) 组成 这些字节的数据存储在标清隐藏字幕寄存器 ( 子地址 x93 至 x94) 中 ADV739x 还支持扩展隐藏字幕操作, 该操作在偶数场有效, 并在行 84 上编码 此操作的数据存储在标清隐藏字幕寄存器 ( 子地址 x9 至 x9) 中 ADV739x 自动产生所有时钟脉冲进入信号和时序, 以支持行 和行 84 上的隐藏字幕 如果使能隐藏字幕, 则将忽略行 和行 84 上的所有像素输入 FCC 联邦法规 (CFR) 第 47 篇第 5.9 节和 EIA-68 描述了有关行 和行 84 的隐藏字幕信息 ADV739x 采用单缓冲方法, 这表示隐藏字幕缓冲器仅有 个字节深 因此, 与其它 字节深缓冲系统不同, 输出隐藏字幕数据时没有帧延迟 数据必须提前一行载入, 然后通过行 和行 84 输出 实现此方法的典型做法是使用 VSYNC 中断微处理器, 进而在每个场中加载新数据 ( 个字节 ) 如果没有新数据需要传输, 必须将 插入两个数据寄存器中, 这称为空值 还必须通过行 加载控制码, 所有控制码都是双字节形式 否则, 电视将无法识别 如果消息的字符数为奇数, 如 Hello World 等, 必须在末尾增加一个空格字符, 确保字幕末尾的双字节控制码位于同一场中.5 ±.5µs.9µs 7 CYCLES OF.535MHz CLOCK RUN-IN TWO 7-BIT + PARITY ASCII CHARACTERS (DATA) 5 IRE S T A D TO D6 P A R IT D TO D6 P A R IT R T Y Y 4 IRE REFERENCE COLOR BURST (9 CYCLES) FREQUENCY = F SC = MHz AMPLITUDE = 4 IRE.3µs 7.38µs BYTE µs BYTE 634- 图 3. 标清隐藏字幕波形,NTSC Rev. E Page 78 of 8

79 ADV739/ADV739/ADV739/ADV7393 内部测试图案生成标清测试图案 ADV739x 内部能够产生标清彩条和黑条测试图案 为实现此功能, 必须将一个 7 MHz 时钟信号施加于 CLKIN 引脚 表 6 中的寄存器设置用于产生标清 NTSC 75% 彩条测试图案 所有其它寄存器设为正常 / 默认值 分量 YPrPb 输出通过 DAC 至 DAC 3 提供 上电时, 副载波频率寄存器设置为适合 NTSC 的适当缺省值 表 6. 标清 NTSC 彩条测试图案寄存器写入 子地址 设置 x xc x8 xc9 x84 x4 对于 CVBS 和 S 视频 (Y/C) 输出, 应将 xcb( 而非 xc9) 写入子地址 x8 对于分量 RGB 输出 ( 而非 YPrPb 输出 ), 应将 写入子地址 x 的位 5 为了产生标清 NTSC 黑条测试图案, 应使用表 6 所示的设置, 并将 x4 写入子地址 x 对于任一测试图案的 PAL 输出, 除了子地址 x8 应写入 x 外, 应使用相同的设置, 并且副载波频率 (F SC ) 寄存器应按照表 6 所示进行编程 增清 / 高清测试图案 ADV739x 能够在内部产生增清 / 高清彩条 黑条和阴影测试图案 对于增清测试图案, 必须将一个 7 MHz 时钟信号施加于 CLKIN 引脚 对于高清测试图案, 必须将一个 74.5 MHz 时钟信号施加于 CLKIN 引脚 表 6 中的寄存器设置用于产生增清 55p 阴影测试图案 所有其它寄存器设为正常 / 默认值 分量 YPrPb 输出通过 DAC 至 DAC 3 提供 对于分量 RGB 输出 ( 而非 YPrPb 输出 ), 应将 写入子地址 x 的位 5 表 6. 增清 55p 阴影测试图案寄存器写入子地址设置 x xc x x x3 x5 为了产生增清 55p 黑条测试图案, 应使用表 6 所示的设置, 并将 x4 写入子地址 x 为了产生增清 55p 平场测试图案, 应使用表 6 所示的设置, 但子地址 x3 应写入 xd 通过子地址 x36 x37 x38, 可以分别控制阴影和平场测试图案的 Y Cr 和 Cb 电平 对于 55p 以外的增清 / 高清标准, 应使用表 6 所示的设置, 但子地址 x3 的位 [7:3] 应进行相应更新 表 6. PAL F SC 寄存器写入 子地址 描述 设置 x8c FSC xcb x8d FSC x8a x8e FSC x9 x8f FSC3 xa 请注意, 对 F SC 寄存器进行编程时, 用户必须按照 F SC F SC F SC F SC 3 的顺序写入值 待写入的完整 F SC 值只有在 完成 F SC 3 写入之后才被接受 Rev. E Page 79 of 8

80 ADV739/ADV739/ADV739/ADV7393 标清时序模式 (CCIR-656) 从机选项 ( 子地址 x8a = X X X X X ) ADV739x 由像素数据中嵌入的 SAV( 有效视频开始 ) 和 EAV( 有效视频结束 ) 时间码进行控制 所有时序信息均通过一个 4 字节同步码传输 同步码在有效画面和折回期间紧接每一行前后进行发送 在此模式下, 如果 VSYNC 和 HSYNC 引脚未使用, 应将其与 V DD_IO 相连 ANALOG VIDEO INPUT PIXELS NTSC/PAL M SYSTEM (55 LINES/6Hz) PAL SYSTEM (65 LINES/5Hz) Y C r Y F F EAV CODE END OF ACTIVE VIDEO LINE X Y 8 8 F F A A A F F B B B 8 SAV CODE 8 F X C F Y b Y C r Y C b 4 CLOCK ANCILLARY DATA (HANC) 4 CLOCK 68 CLOCK 44 CLOCK 4 CLOCK 4 CLOCK 8 CLOCK 44 CLOCK 图 4. 标清时序模式, 从机选项 START OF ACTIVE VIDEO LINE Y C C Y r b 634- 模式 (CCIR-656) 主机选项 ( 地址 x8a = X X X X X ) 根据 CCIR-656 标准,ADV739x 产生 SAV 和 EAV 时间码所需的 H 和 F 信号 H 位通过 HSYNC 输出,F 位通过 VSYNC 输出 DISPLAY VERTICAL BLANK DISPLAY H F EVEN FIELD ODD FIELD DISPLAY VERTICAL BLANK DISPLAY H F ODD FIELD EVEN FIELD 图 5. 标清时序模式, 主机选项,NTSC Rev. E Page 8 of 8

81 ADV739/ADV739/ADV739/ADV7393 DISPLAY VERTICAL BLANK DISPLAY H F EVEN FIELD ODD FIELD DISPLAY VERTICAL BLANK DISPLAY H F ODD FIELD EVEN FIELD 图 6. 标清时序模式, 主机选项,PAL ANALOG VIDEO H F 图 7. 标清时序模式, 主机选项, 数据转换模式 从机选项 ( 子地址 x8a = X X X X X ) 在此模式下,ADV739x 接受水平同步和奇数 / 偶数场信号 当 HSYNC 为低电平时, 场输入的转换表示一个新帧, 即垂直折回 HSYNC 和 FIELD 分别是 HSYNC 和 VSYNC 引脚上的输入 DISPLAY VERTICAL BLANK DISPLAY HSYNC FIELD EVEN FIELD ODD FIELD DISPLAY VERTICAL BLANK DISPLAY HSYNC FIELD ODD FIELD EVEN FIELD 图 8. 标清时序模式, 从机选项,NTSC Rev. E Page 8 of 8

82 ADV739/ADV739/ADV739/ADV7393 DISPLAY VERTICAL BLANK DISPLAY HSYNC FIELD EVEN FIELD ODD FIELD DISPLAY VERTICAL BLANK DISPLAY HSYNC FIELD ODD FIELD EVEN FIELD 图 9. 标清时序模式, 从机选项,PAL 模式 主机选项 ( 子地址 x8a = X X X X X ) 在此模式下,ADV739x 可以产生水平同步和奇数 / 偶数场信号 当 HSYNC 为低电平时, 场输入的转换表示一个新帧, 即垂直折回 ADV739x 按照 CCIR-64 标准的要求, 自动消隐所有通常为空白的行 像素数据在时序信号转换之后的上升时钟沿锁存 HSYNC 和 FIELD 分别是 HSYNC 和 VSYNC 引脚上的输出 HSYNC FIELD PIXEL DATA Cb Y Cr Y 图. 标清时序模式, 奇数 / 偶数场转换 ( 主机 / 从机 ) PAL = 3 CLOCK/ NTSC = CLOCK/ 模式 从机选项 ( 子地址 x8a = X X X X X ) 在此模式下,ADV739x 接受水平和垂直同步信号 HSYNC 和 VSYNC 输入同时发生低转换表示奇数场开始 当 HSYNC 为高电平时,VSYNC 发生低转换表示偶数场开始 ADV739x 按照 CCIR-64 标准的要求, 自动消隐所有通常为空白的行 HSYNC 和 VSYNC 分别是 HSYNC 和 VSYNC 引脚上的输入 Rev. E Page 8 of 8

83 ADV739/ADV739/ADV739/ADV7393 DISPLAY VERTICAL BLANK DISPLAY HSYNC VSYNC EVEN FIELD ODD FIELD DISPLAY VERTICAL BLANK DISPLAY HSYNC VSYNC ODD FIELD EVEN FIELD 图. 标清时序模式, 从机选项,NTSC DISPLAY VERTICAL BLANK DISPLAY HSYNC VSYNC EVEN FIELD ODD FIELD DISPLAY VERTICAL BLANK DISPLAY HSYNC VSYNC ODD FIELD EVEN FIELD 634- 图. 标清时序模式, 从机选项,PAL 模式 主机选项 ( 子地址 x8a = X X X X X ) 在此模式下,ADV739x 可以产生水平和垂直同步信号 HSYNC 和 VSYNC 输入同时发生低转换表示奇数场开始 当 VSYNC 为高电平时,HSYNC 发生低转换表示偶数场开始 ADV739x 按照 CCIR-64 标准的要求, 自动消隐所有通常为空白的行 HSYNC 和 VSYNC 分别是 HSYNC 和 VSYNC 引脚上的输出 HSYNC VSYNC PIXEL DATA Cb Y Cr Y PAL = 3 CLOCK/ NTSC = CLOCK/ 634- 图 3. 标清时序模式, 偶数至奇数场转换 ( 主机 / 从机 ) Rev. E Page 83 of 8

84 ADV739/ADV739/ADV739/ADV7393 HSYNC VSYNC PAL = 864 CLOCK/ NTSC = 858 CLOCK/ PIXEL DATA Cb Y Cr Y Cb PAL = 3 CLOCK/ NTSC = CLOCK/ 634- 图 4. 标清时序模式, 奇数至偶数场转换 ( 主机 / 从机 ) 模式 3 主机 / 从机选项 ( 子地址 x8a = X X X X X 或 X X X X X ) 在此模式下,ADV739x 接受或产生水平同步和奇数 / 偶数场信号 当 HSYNC 为高电平时, 场输入的转换表示一个新帧, 即垂直折回 ADV739x 按照 CCIR-64 标准的要求, 自动消隐所有通常为空白的行 HSYNC 和 VSYNC 分别是 HSYNC 和 VSYNC 引脚上的输出 ( 主机模式 ) 或输入 ( 从机模式 ) DISPLAY VERTICAL BLANK DISPLAY HSYNC FIELD EVEN FIELD ODD FIELD DISPLAY VERTICAL BLANK DISPLAY HSYNC FIELD ODD FIELD EVEN FIELD 图 5. 标清时序模式 3,NTSC DISPLAY VERTICAL BLANK DISPLAY HSYNC FIELD EVEN FIELD ODD FIELD DISPLAY VERTICAL BLANK DISPLAY HSYNC FIELD EVEN FIELD ODD FIELD 图 6. 标清时序模式 3,PAL Rev. E Page 84 of 8

85 高清时序 ADV739/ADV739/ADV739/ADV7393 DISPLAY FIELD VERTICAL BLANKING INTERVAL VSYNC HSYNC DISPLAY FIELD VERTICAL BLANKING INTERVAL VSYNC HSYNC 图 7. 8i HSYNC 和 VSYNC 输入时序 Rev. E Page 85 of 8

86 ADV739/ADV739/ADV739/ADV7393 视频输出电平标清 YPrPb 输出电平 SMPTE/EBU N 图案 :% 彩条 7mV WHITE YELLOW CYAN GREEN MAGENTA RED BLUE BLACK 7mV 3mV 3mV WHITE YELLOW CYAN GREEN MAGENTA RED BLUE BLACK mV WHITE YELLOW CYAN GREEN MAGENTA RED BLUE BLACK mV WHITE YELLOW CYAN WHITE YELLOW CYAN GREEN MAGENTA RED BLUE BLACK GREEN MAGENTA RED BLUE BLACK 图 8. Y 电平 NTSC 图. Y 电平 PAL 7mV WHITE YELLOW CYAN GREEN MAGENTA RED BLUE BLACK 634- 图 9. Pr 电平 NTSC 图. Pr 电平 PAL 7mV 634- 图. Pb 电平 NTSC 图 3. Pb 电平 PAL Rev. E Page 86 of 8

87 ADV739/ADV739/ADV739/ADV7393 增清 / 高清 YPrPb 输出电平 INPUT CODE EIA-77., STANDARD FOR Y OUTPUT VOLTAGE INPUT CODE EIA-77.3, STANDARD FOR Y OUTPUT VOLTAGE mV 7mV mV 3mV 96 EIA-77., STANDARD FOR Pr/Pb OUTPUT VOLTAGE 96 EIA-77.3, STANDARD FOR Pr/Pb OUTPUT VOLTAGE 6mV 5 5 7mV 7mV 图 4. EIA-77. 标准输出信号 (55p/65p) 图 6. EIA-77.3 标准输出信号 (8i/7p) INPUT CODE EIA-77., STANDARD FOR Y OUTPUT VOLTAGE 78mV INPUT CODE Y OUTPUT LEVELS FOR FULL INPUT SELECTION OUTPUT VOLTAGE mV 7mV 64 86mV 64 3mV EIA-77., STANDARD FOR Pr/Pb OUTPUT VOLTAGE INPUT CODE Pr/Pb OUTPUT LEVELS FOR FULL INPUT SELECTION OUTPUT VOLTAGE mV 7mV mV 图 5. EIA-77. 标准输出信号 (55p/65p) 图 7. 全输入选择的输出电平 Rev. E Page 87 of 8

88 ADV739/ADV739/ADV739/ADV7393 标清 / 增清 / 高清 RGB 输出电平图案 :%/75% 彩条 R R 7mV/55mV 7mV/55mV 3mV 3mV G G 7mV/55mV 7mV/55mV 3mV 3mV B B 7mV/55mV 7mV/55mV 3mV mV 图 8. 标清 / 增清 RGB 输出电平 RGB 同步禁用 图 3. 高清 RGB 输出电平 RGB 同步禁用 R R 7mV/55mV 6mV 7mV/55mV 3mV 3mV mv mv G 7mV/55mV 6mV G 7mV/55mV 3mV 3mV mv mv B 7mV/55mV 6mV B 7mV/55mV 3mV 3mV mv mv 图 9. 标清 / 增清 RGB 输出电平 RGB 同步使能 图 3. 高清 RGB 输出电平 RGB 同步使能 Rev. E Page 88 of 8

89 ADV739/ADV739/ADV739/ADV7393 标清输出图 VOLTS IRE:FLT VOLTS F L MICROSECONDS APL = 44.5% 55 LINE NTSC PRECISION MODE OFF SYNCHRONOUS SYNC = A SLOW CLAMP TO.V AT 6.7µs FRAMES SELECTED, VOLTS IRE:FLT.6 图 3. NTSC 彩条 (75%) NOISE REDUCTION:.dB APL = 39.% 65 LINE NTSC NO FILTERING SLOW CLAMP TO. AT 6.7µs VOLTS L MICROSECONDS PRECISION MODE OFF SYNCHRONOUS SOUND-IN-SYNC OFF FRAMES SELECTED,, 3, 4 图 35. PAL 彩条 (75%) F L MICROSECONDS NOISE REDUCTION: 5.5dB APL = 44.3% 55 LINE NTSC NO FILTERING PRECISION MODE OFF SYNCHRONOUS SYNC = SOURCE SLOW CLAMP TO.V AT 6.7µs FRAMES SELECTED, VOLTS IRE:FLT.4 5 图 33. NTSC 亮度 MICROSECONDS APL NEEDS SYNC SOURCE. NO BUNCH SIGNAL 65 LINE PAL NO FILTERING PRECISION MODE OFF SLOW CLAMP TO. AT 6.7µs SYNCHRONOUS SOUND-IN-SYNC OFF FRAMES SELECTED VOLTS.5 L 图 36. PAL 亮度 F L MICROSECONDS NOISE REDUCTION: 5.5dB APL NEEDS SYNC SOURCE. 55 LINE NTSC NO FILTERING SLOW CLAMP TO. AT 6.7µs 图 34. NTSC 色度 PRECISION MODE OFF SYNCHRONOUS SYNC = B FRAMES SELECTED, L575 APL NEEDS SYNC SOURCE. 65 LINE PAL NO FILTERING SLOW CLAMP TO. AT 6.7µs MICROSECONDS NO BUNCH SIGNAL PRECISION MODE OFF SYNCHRONOUS SOUND-IN-SYNC OFF FRAMES SELECTED 图 37. PAL 色度 Rev. E Page 89 of 8