Tektronix Innovation Forum Enabling Innovation in the Digital Age 高速串行系统 设计的考验以及调试技巧 泰克科技 ( 中国 ) 有限公司设计与制造仪器产品部应用工程师余洋
日程安排 背景信息 板级信号完整性验证 功能验证和故障调试 抖动和眼图测量 接收机验证
大趋势是什么? 大数据! 高速度! 高一致性! 3
您面对的是什么? 串行? 高速? 脉冲? 地弹? 眼图? 数字? 模拟? IEEE? 串扰? 噪声? 均衡? 纹波? 4
您需要什么? 您需要的是一堆工具? 还是一个完美产品? 5
泰克为您提供什么? 阻抗分析仪? 示波器? 误码仪? 任意波发生器? 逻辑分析仪? 频谱分析仪? 板级传输通道验证一致性解决方案接收机容忍度测试方案系统级调试总线分析方案射频分析方案 6
设计流程概览 每一步都很重要, 将会对以后的步骤产生深远的影响 设计功能及实现原理 可测性设计 原理图绘制和仿真 PCB 验证 内部总线互连能力 单元功能验证 元器件验证 测试环节 设计功能实现 外部总线互连验证 指标和规范制定 量产 经济价值实现 7
8 第一部分 : 板级信号完整性验证 使用 TDR 对 PCB 阻抗及 S 参数进行设计验证
PCB 芯片 IC 封装验证 仿真布线是关键 没有良好的阻抗验证, 就缺少了稳固的地基 阻抗 损耗实测必不可少 芯片走线设计验证 芯片内部断路定位 背板阻抗验证 链路接插件选择 多通路间串扰情况 测试 PCB Cable Connector 等传输线特性阻抗的最常用方法是 TDR 方法, 印刷电路学会 (IPC) TM-650 推荐方式 9 2015/9/22
TDR 概述及原理 什么是 TDR? TDR 是时域反射计英文 (Time Domain Reflectometry) 的第一字母缩写 可以直观显示和测量电路反射的电能 (PCB, 电缆, IC 封装, ). 与雷达类似 ( 是固定的, 而不是旋转的 ), 但它探测的是电路, 而不是空中 ; 观察到的阻抗不匹配不是飞机, 而是坏连接器 分层 PCB 等等 今天, 基本 TDR 的多项扩展非常重要 : 差分 TDR TDT 传输测量, 而不是反射测量 串扰 ( 差分, 单端 ) 10 2015/9/22
TDR 在信号完整性 SI(Signal Integrity) 中的应用 Reflection( 反射 ) TDR (80E04) + + + + Rcv - - - - Voltage (or impedance) Sampling Scope display of TDR waveform Time TDR on an Equivalent Time scope is used to measure the quality of the serial data interconncet: A step is generated and returning reflections are sampled (it s like radar for serial data cables and boards) 11 2015/9/22
TDR 概述及原理 - 更加复杂的走线 电容不连续 电感不连续 Z 0 Z 0 Z 0 Z 1 Z 2 100 Z [ 欧姆 ] 50 t 1 =2t D z1 t 2 Z 1 Z 2 入射 0 时间 12 2015/9/22
Voltage TDR 在信号完整性中的应用 Reflection( 反射 ) 阻抗不连续的话, 信号相当于在一条不平整的通路上传输, 会产生信号的反射, 如图的尖峰就是反射, 反应在终端测试眼图就会被影响, 信号质量也就有风险 Mask test TDR 是直接反映互连如何影响串行数据问题的最有效工具 Sampling Scope display of TDR waveforms Time TDR 方式可以最快最直接的方式反应连接器和线缆 PCB 板过孔等设计不好对于信号的影响, 如 SATA 等 13 2015/9/22
TDR 指明了链路改善的参考 TDR 脉冲进入待测系统后, 会像 X- 光一样检视链路上每个点的表现, 如果有不合格的点会直接在示波器屏幕上显示出该点所在 ( 该点距离点测点的距离和实际阻抗值 ), 这样就给我们定位问题点提供了直观的参考依据 14 2015/9/22
隔离封装 PCB 和芯片上的问题 隔离 IC 封装 PCB 和芯片上的问题 ( 开路 短路 ) QA, FA 实验室 非破坏性故障定位器技术 对 X 射线 声学和光学显微镜的补充方法 最快的 TDR 上升时间 最佳的分辨率必不可少 针脚良好的 TDR 针脚短路的 TDR 15 2015/9/22
IConnect 软件 - 信号完整性和 S 参数自动测量软件 性能 高达 70dB 的动态范围 改善了阻抗测量精度和分辨率 (Z-Line) 1M 记录长度, 可以在更高频率测量长互连 高效, 简单 自动程序, 最大限度地减少错误, 降低测试时间 为制造应用提供了命令行界面 全面的互连链路分析功能 自动提取 SPICE 模型, 集成式分析功能, 并支持仿真模型 在几分钟内 而不是几个小时内完成分析任务 16
泰克 TDR 阻抗解决方案 DSA8300 采样示波器主机 300KS/s 的采样和 TDR 速率 80E04 80E08 80E10 阻抗模块可选 16 位模拟数字转换, 业内最高 20/30/50G 带宽可选 15/20/28ps 反射上升时间 1~3mm 阻抗分辨率 17 2015/9/22
第二部分 : 功能验证和故障调试 18
基本功能验证 完成 PCB 阻抗测量和元器件验证后, 开始装配原型并开始 实际 测量了 功能问题主要在设计过程的下几步显现, 并且这些问题必须得到解决 其中的大多数问题都源自于信号完整性问题 将主板上的部件装配到位并协同工作之后, 才可能检测到这些问题 DPO( 数字荧光示波器 )LA( 逻辑分析仪 ) 是基本功能验证的首选工具 DPO LA 可用于多通道数字系统故障排除 查找间歇性信号,DPO 还可用于许多类型的眼图和模板测试 选择合适的探头系统 19 2015/9/22
DPO/MSO5000 便携式示波器突破性的探测解决方案 带宽倍增! 负荷减半! 与竞争对手相比 : 电容是竞争对手的一半! 标配带宽是竞争对手的两倍! ( 在 1 GHz 和 2 GHz 示波器上 ) 同类最优秀的探头负荷 超低输入电容 (3.9pF) 输入阻抗大 :10MOhm 内部 RC 电路的突破和改进 高电压动态范围 :1GHz,300Vrms 每台示波器标配 4 根探头 TPP0500:500MHz (350/500MHz 型号标配 ) TPP1000:1GHz (1/2GHz 型号标配 ) 性能高, 使用方便, 节省额外购买探头成本 9/22/2015 有源探头的性能, 无源探头的简便
最佳洞察力 : 泰克专利 DPX 技术 DPO 的波形捕获率 眼见为实
Productivity DPO 的效率 快速发现问题 采集 死区时间 采集到一个波形漏失的波形采集下一个波形 22 2015/9/22 DPO 平台示波器
更便捷强大的 Visual trigger: 画框触发 可视化触发帮你定义难以界定的触发事件 在显示频上为捕获真实信号行为提供高达 8 个任意的形状 和 Pinpoint 触发结合, 实现更深层的限定条件 23
一台逻辑分析仪, 三种测试方式 TLA6400 25G/s 采样率, 分辨率高达 40ps 2 GHz 模拟开关只需要一个逻辑分析仪探头 136 Ch Logic Analyzer Probe 2 GHz Analog Mux 25 GHz Sampler 300 ps Glitch Det. TLA6400 Oscilloscope TLA 312.5ps Deep Timing at 128 Mb TLA 40ps MagniVu Timing at 128Kb 4 Ch Analog Measurements 24
全新的信号完整性调试理念 - 模拟数字联合调试 单 LA 探头连接信号, 同时测量模拟信号 逻辑特性 LA 探头所有通道模拟带宽指标 2GHz LA 中 136 通道任意 4 路可以输出到外部示波器 34 ch 34 ch 34 ch 34 ch 2 GHz Analog Mux Trigger Analog Out State Machine CH 1 CH 2 4 ch CH 3 Analog In CH 1 CH 2 CH 3 CH 4 LA CH 4 DPO 25
模拟数字联合调试 : 一根探头 26 2015/9/22
TLA6400 新一代逻辑分析仪 状态时钟速率 存储深度 ( 全通道 ) 长内存采样速率 高速定时采样速率 333 MHz (std) 667 MHz (opt) 2Mb, 4Mb, 8Mb, 16Mb, 32Mb, 64Mb 1.6 GS/s (all ch) 3.2 GS/s (1/2 ch) 40 ps (25 GS/s) 128 Kb TLA6401/6402/6403/6404 四款机型 34/68/102/136 通道可供选择, 满足各种需求
AWG5000 Series 便捷的多种信号产生, 多应用支持 Digital I/Q Analog I/Q IF 数字基带处理 (ASIC, FPGA,DSP ) DAC DAC I/Q Modulator 上变频 RF VCO PA Transceiver 28
泰克任意波形发生器 AWG5000 系列 600MS/s 和 1.2 GS/s 型号 每通道 32M 点存储深度 2 和 4 组通道 14 bit 垂直分辨率 4 或 8 个标尺 ( 数字同步信号 ) 输出 序列, 子序列和动态跳转能力 在两通道型号上可选的 28 路数字信号输出 29
第三部分 : 抖动和眼图测量 30
抖动 ABC- 什么是抖动 定义 : 信号的某特定时刻从其理想时间位置上的短期偏离为抖动 参考 : Bell Communications Research, Inc (Bellcore), Synchrouous Optical Network (SONET) Transport Systems: Common Generic Criteria, TR-253- CORE, Issue 2, Rev No. 1, December 1997
抖动会带来什么问题? 传统的并行式数据通信, 即多通道数据与时钟分别传送, 往往因为 PCB 阻抗不匹配, 传输路径不一致而产生建立与保持时间违反 当速度增加的时候, 准确控制传输时延显得异常的困难, 今天新颖的数据通信都已经是串行了, 不单只使用一对差分线来传送数据, 以减低信号 EMI 的干扰, 更往往将时钟嵌入在数据中, 而接收端则使用 CDR 从数据中恢复时钟出来 所以, 若数据的抖动过大, 频率过高, 接收端的 CDR 将无法恢复时钟而导致误码 所以需要控制系统的时钟与输出的数据抖动 抖动直接减小了逻辑数字系统的建立保持时间的余量, 严重的影响逻辑运作 有些情况, 尤其以计算机行业应用为多 ( 因不能有足够的空间进行 EMI 控制 ), 使用一低频信号调制其高速时钟, 在频谱上的效果是使其能量被扩散, 从而减小 EMI 干扰 在时域上效果是时钟的周期性抖动, 其抖动波形正是调制信号 Fr 2015/9/22 32
抖动深入剖析 - 抖动的成因及分类 Total Jitter (Tj) Random Jitter (Rj) Deterministic Jitter (Dj) Periodic Jitter (Pj) Inter-Symbol Interference (ISI) 2015/9/22 33
Random Jitter 随机抖动 随机抖动的统计分布是正态高斯分布 直方图 ( 有限的采样数 ) 概率密度函数呈现高丝分布 ( 数学的模型 ) 因为随机抖动是高斯分布, 所以是无边际的 按理论, 随机抖动的峰峰值随测量时间变长而增加 峰峰值是多小? -6s -s +s +6s - + Fr 2015/9/22 34
Random Jitter 随机抖动 所以随机抖动的峰峰值必须伴同误码率 BER 表示出来 Rj RMS = 概率密度函数 (pdf) 的标准偏差 : s Rj pk-pk = N * s, 按不同的 BER,N 不同 BER = 10-9, N =12 BER = 10-12, N =14 35
Total Jitter 总体抖动 因为 Rj 是无边际的, 所以 Tj 也是无边际的. 如 Rj, Tj 按测量的时间变长而增加, 所以 Tj 必须伴同误码率 BER 表示出来, Tj 才显得有意义 Pk-Pk: Tj = (N*Rj RMS ) + Dj PK-PK, 按不同的 BER,N 不同 for BER=10-9 : Pk-Pk: Tj = Dj PK-PK + 12* Rj RMS for BER=10-12 : Pk-Pk: Tj = Dj PK-PK + 14* Rj RMS 36
Periodic jitter/sine Jitter 周期性抖动 / 正弦抖动 TIE vs. time 时间间距误差随时间的变化是一重复的, 周期性波形 效果等同于频率调制 FM 可能的抖动源 电源的 EMI 干扰与扩频时钟 SSC 的调制信号 Peak-to-Peak Sinusoidal Fr 2015/9/22 37
Clock Data Recovery 由于串行高速信号没有单独的始终传输, 因此需要从数据中得到时钟信息, 进而进行数据采样 CDR 内部核心是 PLL 因为 PLL 传输响应为 LPF, 因此 CDR 能够 跟踪 一定频率下的抖动 De-serializer 依靠 CDR 恢复出的时钟进行采样 数据 Pattern Density 必须足够多 跟踪 上的抖动 不算 抖动 CDR 功能框图 2015/9/22 38
CDR 基本结构 PLL Phase Detector Loop Filter VCO Loop Filter 决定了 CDR 跟踪抖动的带宽 Type I / Type II 一阶 / 二阶 描述方式 PLL 传输函数 抖动传输函数 (JTF) PLL 传输函数和 JTF 2015/9/22 39
CDR 对眼图测量的影响 40
ISI 码间干扰的根源 -Lossy Line Conductor Loss DC resistance Skin Effect Dielectric Loss Material Property Variant of Dielectric constant ISI 产生的根源 从频域角度的理解 Channel 带宽低, 将信号的高频能量衰减, 导致上升时间缓慢 Signal at driven end of transmission line Output signal from lossless transmission line Attenuation Output signal from lossy transmission line Edge rate degradation Fro m Prof 2015/9/22 41
ISI 码间干扰 ISI 又称为 DDj 数据相关抖动或 PDj 码型相关抖动 因为有限的带宽限制 驱动器 Driver 对比器 Comparator PCB 线路与电缆的衰减与损耗 对经常切换的 1,0,1,0, 的高频信号, 衰减比连续的 1,1,1,1,0,0,0,0, 的低频信号要来得厉害 所以长的连续不变码到达更高的电平, 在跳变时需要更多的时间才能到达门限电平, 导致信号抖动 因为这个抖动的幅度与码型相关, 所以又称码型相关抖动 因为阻抗不匹配导致信号发射 被发射的信号叠加在原由的信号导致幅度增加而最终使转换电平所耗费的时间更多, 从而产生抖动 不一样的电平 DDJ 2015/9/22 42
Equalization 为了弥补 Channel 对信号的损伤, 可以 采用 Equalization 均衡技术, 主动或者被 动的对信号进行补偿 Tx 端的 Equalizer 称为 Emphasis Pre-emphasis De-emphasis Tx 端对信号主动的调节 Rx 端的 Equalizer FFE DFE CTLE( 连续时间线性均衡 ) Emphasis 在 Tx 运用的非常多, 几乎所有的芯片都提供了 Emphasis 的能力 Equalization 在高速的芯片 Rx 端才会使用 SATAIII,PCIE Gen2,USB3,etc. (BitRate>5.0Gbps 必须使用 ) 2015/9/22 43
Pre-Emphasis Impact on Eye Diagrams 1. 2. 3. No Pre-Emphasis 3.5dB 6dB Input Output Measurement of Eye Diagrams on BERTScope 40 PCI Compliance ISI Board, 5Gbps PRBS-7 Data
Decision Feedback Equalization Effectively further open the eye Correct baseline wander of received data stream by subtractingoff a portion of recent history 1. Received Data 2. 4-bit Average Delay and Invert 4. Improved Margin 3. Add Red + Blue Decision Level 40 PCI Compliance ISI Board, 5Gbps PRBS-7 Data
High-End Receiver-Side Equalization Block Diagram Clock Recovery Linear Equalizer 1. Bit Out + + D Q D Q D Q D Q A 0 A 1 A 2 A 3 In td td td td B 0 B 1 B 2 B 3 2. Decision Feedback Equalizer Implements a 4 tap linear equalizer with a 4 tap DFE
其它抖动相关项 BUJ UJ J2 J9 DDPWS F/2 WDP/SAS Eye Opening 47
第四部分 : 接收机验证 48
Why Test the Receiver? Serial Data communications standards have always specified both the transmitter and receiver physical layer characteristics Historically receivers have not been tested in compliance workshops except in communication standards Why? Receiver testing was perceived as difficult In reality not familiar Testing requires different instruments Test set up requires calibration before use. There was enough margin to assure system testing covered through transmitter test and interoperability Tx + + + + + + + + Rx - - - - - - - -
Why Receiver Testing is Different Receivers Poor quality bits in. Pristine bits out.. Receiver, Re-Timer Decision Circuit, SERDES Receiver Transmitters are tested with eye diagram analysis but a Receiver Changes Everything Can no longer rely on how good the eye looks as a measure of performance..the eye shape only tells how nice the output stage is. Bright Shiny New Receivers are Tested with BER
误码率测试 误码率 BER: Bit Error Rate, 比如发送了 10e12 个 0 和 1 数据, 在末端接受后发现有一个 bit 不一样, 这样误码率就是 10e-12. 误码测试仪通常包括两部分 : 码型发生器 误码检测器码型发生器 内存 带扰信号 : 噪声 抖动等 高速系统 / 芯片 / 集成电路系统 Test Device 误码检测器 接受 决策和对比码型 误码测试 (Sometimes device being tested contains built in PG & ED, but not usually stress)
谁关心误码测试? 何时需要误码测试? 高速串行信号接收机验证, 如 PCIE SATA USB3.0 等 常用通信信号接收端验证, 如 Fiber Channel 10G 以太网 高速背板 高速 Serdes 信号 芯片端接收机验证 : 抖动容限和误码 系统集成, 总体性能验证 52 2015/9/22
泰克误码率测试 误码仪 : 针对集成电路芯片 计算机系统和通信串行数据的应用而设计, 同时集成误码仪和示波器的仪器 1 Pattern Generator 产生特定的比特码流, 例如. PRBS 码型 ; 信号可以被施加压力 从带压力的 Pattern Generator 输出 loopback 到 Error Detector 被测芯片 / 被测系统有源 / 无源 2 比特码流从 DUT 输出到 Error Detector 比较以进行 BER 测量 3 进行 BER 测试, 也能像示波器一样进行分析
Stressed Eye 自动化 Jitter Tolerance 一致性测试方案 PCIE SATA USB3 Display Port XFP/XFI Test for compliance 10GBase-KR Optical Serial Bus... Use Search mode to find device limits
Beyond the BERT... 误码仪和示波器之间的信息鸿沟 Oscilloscopes 示波器 : 非常直观, 能够进行故障定位和调试 I think I may have seen a glimpse of it, but it s hard to tell. It sure looks pretty from up here though! ~3m 2.5x10-10 Informati on Gap BERTs I can see it - I can t show you it, but you ve missed it! You ve missed it again! You ve missed it again! ~0.03m 误码仪 : 精确的测量每一个比特, 但是对故障调试没有帮助 2.5x10-12
Beyond the BERT... BERTScope 工具集 BER BERTScope 将眼图 抖动 信号发生和信号损伤集成在一起, 简单易用, 而且有和误码仪一样的测深度和精度 Q Factor Jitter Tolerance Jitter Jitter Decomposition Error Correlation
未来 - PAM4? PAM4 4 Levels -> 3 Eyes Sensitive to SNR (eyes smaller) 2 bits into 1 UI ½ Baud Rate for same data throughput (28 GBaud = 56Gbps) Adds complexity/cost to Tx/Rx NRZ 2 Levels -> 1 Eye Less Sensitive to SNR 1 bit in 1 UI 2X Baud Rate for same data throughput (28GBaud = 28Gbps) Less expensive Tx/Rx 58 Verifying PAM4 Performance - A Lightwave Webinar
借助泰克仪器, 加快系统研发进程 在数字时代中快速增长 可靠准确的仪器, 发现和解决当前棘手的测试挑战 适应迅速变化的技术和市场情况 缩短设计周期, 使产品开发周期减到最短 在为全球创新提供动力方面拥有悠久的历史 全球运作, 在美国 英国 中国和印度设有设计中心 60 多年的无可比拟的工程设计经验 专业知识, 屡获大奖的服务和支持 59
Q&A 60