Si53xx Family Reference Manual (Chinese)

任 意 频 率 精 准 时 钟 A NY-FREQUENCY PRECISION CLOCKS Si5316, Si5319, Si5322, Si5323, Si5324, Si5325, Si5326, Si5327, Si5365, Si5366, Si5367, Si5368, Si5369, Si5374, Si5375 系 列 参 考 手 册 FAMILY REFERENCE MANUAL Rev. 0.5 6/11 Copyright 2011 by Silicon Laboratories Si53xx-RM

2 Rev. 0.5

目 录 表 Si53xx-RM 章 节 页 码 1. 任 意 频 率 精 准 时 钟 系 列 产 品 介 绍..............................................12 2. 窄 带 及 宽 带 设 备 功 能 对 比...................................................16 3. 任 意 频 率 时 钟 系 列 成 员 介 绍.................................................17 3.1. Si5316............................................................17 3.2. Si5319............................................................18 3.3. Si5322............................................................19 3.4. Si5323............................................................20 3.5. Si5324............................................................21 3.6. Si5325............................................................22 3.7. Si5326............................................................23 3.8. Si5327............................................................24 3.9. Si5365............................................................25 3.10. Si5366...........................................................26 3.11. Si5367...........................................................27 3.12. Si5368...........................................................28 3.13. Si5369...........................................................29 3.14. Si5374/75 与 Si5324/19 的 比 较........................................29 3.15. Si5374...........................................................30 3.16. Si5375...........................................................31 4. 芯 片 描 述................................................................32 5. DSPLL ( 所 有 设 备 ).......................................................46 5.1. 时 钟 倍 频 器........................................................47 5.2. 锁 相 环 (PLL) 性 能....................................................48 5.2.1. 抖 动 发 生 器................................................................. 48 5.2.2. 抖 动 转 移................................................................... 48 5.2.3. 抖 动 容 限................................................................... 49 6. 引 脚 控 制 部 件 (Si5316, Si5322, Si5323, Si5365, Si5366)..........................50 6.1. 时 钟 倍 频 器 (Si5316, Si5322, Si5323, Si5365, Si5366).......................50 6.1.1. 时 钟 倍 频 器 (Si5316).......................................................... 50 6.1.2. 时 钟 倍 频 器 (Si5322, Si5323, Si5365, Si5366)...................................... 52 6.1.3. CKOUT3 和 CKOUT4 (Si5365 和 Si5366)......................................... 64 6.1.4. 环 路 带 宽 (Si5316, Si5322, Si5323, Si5365, Si5366)................................. 64 6.1.5. 抖 动 容 限 (Si5316, Si5323, Si5366).............................................. 64 6.1.6. 窄 带 性 能 (Si5316, Si5323, Si5366).............................................. 64 6.1.7. 输 入 - 输 出 的 偏 移 (Si5316, Si5323, Si5366)....................................... 64 6.1.8. 宽 待 性 能 (Si5322 和 Si5365)................................................... 64 6.1.9. 锁 定 检 测 (Si5322 和 Si5365)................................................... 64 6.1.10. 输 入 - 输 出 的 偏 移 (Si5322 和 Si5365)........................................... 64 6.2. PLL 自 校 准.........................................................65 6.2.1. 内 部 自 校 准 期 间 的 输 入 时 钟 稳 定 (Si5316, Si5322, Si5323, Si5365, Si5366)......................................... 65 6.2.2. 由 输 入 频 率 变 化 引 起 的 自 校 准 (Si5316, Si5322, Si5323, Si5365, Si5366)......................................... 65 6.2.3. 推 荐 的 复 位 准 则 (Si5316, Si5322, Si5323, Si5365, Si5366)............................ 65 6.3. 引 脚 控 制 输 入 时 钟 控 制...............................................67 Rev. 0.5 3

6.3.1. 手 动 时 钟 选 择............................................................... 67 6.3.2. 自 动 时 钟 选 择 (Si5322, Si5323, Si5365, Si5366).................................... 68 6.3.3. 具 有 相 位 构 建 的 无 缝 切 换 (Si5323, Si5366)........................................ 69 6.4. 数 字 保 持 /VCO 冻 结..................................................70 6.4.1. 窄 带 数 字 保 持 (Si5316, Si5323, Si5366).......................................... 70 6.4.2. 从 数 字 保 持 中 恢 复 (Si5316, Si5323, Si5366)....................................... 70 6.4.3. 宽 带 VCO 冻 结 (Si5322, Si5365)................................................. 70 6.5. 帧 同 步 (Si5366).....................................................70 6.6. 输 出 相 位 调 整 (Si5323, Si5366).........................................71 6.6.1. FSYNC 重 校 准 (Si5366)........................................................ 71 6.6.2. 包 含 FSYNC 输 入 的 时 钟 选 择 (Si5366)............................................. 71 6.6.3. FS_OUT 极 性 和 脉 冲 宽 度 控 制 (Si5366)............................................ 71 6.6.4. 使 用 FS_OUT 作 为 第 五 个 输 出 时 钟 (Si5366)........................................ 71 6.6.5. 禁 用 FS_OUT (Si5366)......................................................... 72 6.7. 输 出 时 钟 驱 动.......................................................72 6.7.1. LVPECL 和 CMOS TQFP 在 3.3V 的 输 出 信 号 格 式 限 制 (Si5365, Si5366)..................... 72 6.8. PLL 旁 路 模 式.......................................................73 6.9. 报 警..............................................................73 6.9.1. 信 号 丢 失 报 警 (Si5316, Si5322, Si5323, Si5365, Si5366)............................. 73 6.9.2. FOS 报 警 (Si5365 和 Si5366).................................................. 73 6.9.3. FSYNC 对 齐 报 警 (Si5366 和 CK_CONF = 1 和 FRQTBL = L)......................... 74 6.9.4. C1B 和 C2B 报 警 输 出 (Si5316, Si5322, Si5323).................................... 74 6.9.5. C1B, C2B, C3B, 和 ALRMOUT 输 出 (Si5365, Si5366)............................... 74 6.10. 器 件 复 位.........................................................75 6.11. DSPLLsim 配 置 软 件................................................75 7. 微 处 理 器 控 制 部 件 (Si5319, Si5324, Si5325, Si5326, Si5327, Si5367, Si5368, Si5369, Si5374, Si5375)...............................76 7.1. 时 钟 乘 法..........................................................76 7.1.1. 抖 动 容 限 (Si5319, Si5324, Si5325, Si5326, Si5327, Si5368, Si5369, Si5374 和 Si5375).......................................................... 76 7.1.2. 宽 带 部 分 (Si5325, Si5367)..................................................... 76 7.1.3. 窄 带 部 分 (Si5319, Si5324, Si5326, Si5327, Si5368, Si5369, Si5374, Si5375)..................................................... 77 7.1.4. Loop Bandwidth (Si5319, Si5326, Si5368, Si5375).................................. 79 7.1.5. 锁 定 检 测 (Si5319, Si5326, Si5327, Si5368, Si5369, Si5374, Si5375).................... 79 7.2. PLL 自 校 准........................................................79 7.2.1. 启 动 内 部 自 校 准............................................................. 79 7.2.2. 内 部 自 校 准 期 间 的 输 入 时 钟 稳 定................................................. 80 7.2.3. 由 输 入 频 率 变 化 引 起 的 自 校 准.................................................. 80 7.2.4. 窄 带 输 入 到 输 出 偏 移 (Si5319, Si5324, Si5326, Si5327, Si5368, Si5369, Si5374, Si5375)................................................ 80 7.2.5. ICAL 前 或 期 间 的 时 钟 输 出 行 为.................................................. 80 7.3. 输 入 时 钟 配 置 (Si5367 和 Si5368).......................................81 7.4. 输 入 时 钟 控 制.......................................................81 7.4.1. 手 动 时 钟 选 择 (Si5324, Si5325, Si5326, Si5367, Si5368, Si5369, Si5374)...................................................... 82 7.4.2. 自 动 时 钟 选 择 (Si5324, Si5325, Si5326, Si5367, Si5368, Si5369, Si5374)...................................................... 83 7.4.3. 带 相 位 构 建 的 无 缝 切 换 (Si5324, Si5326, Si5327, Si5368, Si5369, Si5374)...................................................... 84 7.5. Si5319, Si5324, Si5326, Si5327, Si5368, Si5369, Si5374 4 Rev. 0.5

和 Si5375 自 由 运 行 模 式..............................................85 7.5.1. 自 由 运 行 模 式 编 程 步 骤........................................................ 85 7.5.2. 自 由 运 行 模 式 下 的 时 钟 控 制 逻 辑................................................. 85 7.5.3. 自 由 运 行 参 考 频 率 约 束........................................................ 86 7.5.4. 自 由 运 行 参 考 频 率 约 束........................................................ 86 7.6. 数 字 保 持..........................................................87 7.6.1. 窄 带 数 字 保 持 (Si5316, Si5324, Si5326, Si5368, Si5369, Si5374)....................... 87 7.6.2. 窄 带 宽 器 件 的 历 史 设 置 (Si5324, Si5327, Si5369, Si5374)............................. 89 7.6.3. 从 数 字 保 持 中 恢 复 (Si5319, Si5324, Si5326, Si5327, Si5368, Si5369, Si5374)............ 89 7.6.4. VCO 冻 结 (Si5319, Si5325, Si5367, Si5375)....................................... 89 7.6.5. 数 字 保 持 : VCO 冻 结.......................................................... 89 7.7. 输 出 相 位 调 整 (Si5326, Si5368).........................................90 7.7.1. 粗 偏 移 控 制 (Si5326, Si5368)................................................... 90 7.7.2. 精 偏 移 控 制 (Si5326, Si5368)................................................... 90 7.7.3. 独 立 偏 移 (Si5324, Si5326, Si5368, Si5369, Si5374)................................. 91 7.7.4. 输 出 到 输 出 偏 移 (Si5324, Si5326, Si5327, Si5368, Si5369, Si5374)..................... 91 7.7.5. 输 入 到 输 出 偏 移 ( 所 有 器 件 ).................................................... 91 7.8. Frame Synchronization Realignment (Si5368 and CK_CONFIG_REG = 1).......91 7.8.1. FSYNC Realignment (Si5368).................................................. 93 7.8.2. FSYNC 偏 移 控 制 (Si5368)....................................................... 94 7.8.3. 时 钟 选 择 中 的 输 入 (Si5368)..................................................... 94 7.8.4. FS_OUT 极 性 和 脉 冲 宽 度 控 制 l (Si5368)............................................ 94 7.8.5. 使 用 FS_OUT 作 为 第 五 输 出 时 钟 (Si5368)........................................... 94 7.9. 输 出 时 钟 驱 动 器 (Si5319, Si5324, Si5325, Si5326, Si5327, Si5367, Si5368, Si5369, Si5374, Si5375)..........................95 7.9.1. 禁 用 CKOUTn................................................................ 95 7.9.2. 3.3V 下 的 LVPECL TQFP 输 出 信 号 格 式 限 制 (Si5367, Si5368, Si5369)..................... 95 7.10. PLL 旁 路 模 式 (Si5319, Si5324, Si5325, Si5326, Si5327, Si5367, Si5368, Si5369, Si5374, Si5375)................................96 7.11. 报 警 (Si5319, Si5324, Si5325, Si5326, Si5327, Si5367, Si5368, Si5369, Si5374, Si5375)......................................96 7.11.1. 信 号 丢 失 报 警 (Si5319, Si5324, Si5325, Si5326, Si5327, Si5367, Si5368, Si5369, Si5374, Si5375)........................................ 96 7.11.2. FOS 算 法 (Si5324, Si5325, Si5326, Si5368, Si5369, Si5374)......................... 97 7.11.3. C1B, C2B (Si5319, Si5324, Si5325, Si5326, Si5327, Si5374, Si5375).................. 99 7.11.4. LOS (Si5319, Si5375)....................................................... 99 7.11.5. C1B, C2B, C3B, ALRMOUT (Si5367, Si5368, Si5369 [CK_CONFIG_REG = 0]).......... 99 7.11.6. C1B, C2B, C3B, ALRMOUT (Si5368 [CK_CONFIG_REG = 1])...................... 100 7.11.7. 参 考 时 钟 输 入 的 LOS 算 法 (Si5319, Si5324, Si5326, Si5327, Si5368, Si5369, Si5374, Si5375)....................................... 100 7.11.8. LOL (Si5319, Si5324, Si5326, Si5327, Si5368, Si5369, Si5374, Si5375)............... 100 7.11.9. 器 件 中 断................................................................. 101 7.12. 器 件 复 位........................................................101 7.13. I 2 C 串 行 微 处 理 器 接 口..............................................102 7.14. 串 行 微 处 理 器 接 口 (SPI)............................................103 7.14.1. 默 认 器 件 配 置............................................................. 104 7.15. 寄 存 器 描 述......................................................104 7.16. DSPLLsim 配 置 软 件.................................................104 8. 高 速 I/O...............................................................105 8.1. 输 入 时 钟 缓 冲 器......................................................105 8.2. 输 出 时 钟 驱 动 器......................................................107 Rev. 0.5 5

8.2.1. 3.3V 下 的 LVPECL TQFP 输 出 信 号 格 式 限 制 (Si5367, Si5368, Si5369).................... 107 8.2.2. 典 型 输 出 电 路.............................................................. 107 8.2.3. 典 型 时 钟 输 出 范 围.......................................................... 109 8.3. SFOUT 选 项 的 典 型 范 围...............................................110 8.4. 晶 振 / 参 考 时 钟 接 口 (Si5316, Si5319, Si5323, Si5324, Si5326, Si5327, Si5366, Si5368, Si5369, Si5374, 和 Si5375).........113 8.5. 三 电 平 (3L) 输 入 引 脚 ( 无 外 部 阻 抗 )...................................115 8.6. 三 电 平 (3L) 输 入 引 脚 ( 含 外 部 阻 抗 )...................................116 9. 电 源..................................................................117 10. 包 装 和 订 购 指 南........................................................118 附 录 A 窄 带 参 考.........................................................119 附 录 B 频 率 方 案 及 抖 动 特 性 (Si5316, Si5319, Si5323, Si5324, Si5326, Si5327, Si5366, Si5368, Si5369, Si5374, Si5375)...............................................121 附 录 C 典 型 的 相 位 噪 声 曲 线................................................126 附 录 D 报 警 器 结 构........................................................144 附 录 E 引 脚 设 置 内 部 上 拉, 下 拉 电 阻.........................................147 附 录 F 典 型 性 能 : 旁 路 模 式, 电 源 噪 声 抑 制, 串 扰, 输 出 格 式 抖 动..................154 附 录 G 接 近 整 数 比 率......................................................162 附 录 H 抖 动 抑 制 及 闭 环 带 宽................................................164 附 录 I Si5374 和 Si5375 PCB 布 局 建 议.......................................169 附 录 J Si5374 和 Si5375 的 串 扰.............................................173 文 档 修 改 内 容.............................................................178 联 系 方 式.................................................................180 6 Rev. 0.5

图 形 目 录 Si53xx-RM 图 1. Si5316 任 意 频 率 时 钟 抖 动 抑 制 框 图........................................ 17 图 2. Si5319 任 意 频 率 抖 动 抑 制 时 钟 倍 频 器 框 图....................................18 图 3. Si5322 低 噪 声 时 钟 倍 频 器 框 图............................................ 19 图 4. Si5323 抖 动 抑 制 时 钟 倍 频 框 图............................................ 20 图 5. Si5324 抖 动 抑 制 及 时 钟 倍 频 器 框 图........................................ 21 图 6. Si5325 低 抖 动 时 钟 倍 频 器 框 图............................................ 22 图 7. Si5326 抖 动 抑 制 时 钟 倍 频 器 框 图.......................................... 23 图 8. Si5327 抖 动 抑 制 时 钟 倍 频 器 框 图.......................................... 24 图 9. Si5365 低 噪 声 时 钟 倍 频 器 框 图............................................ 25 图 10. Si5366 抖 动 抑 制 时 钟 倍 频 器 框 图......................................... 26 图 11. Si5367 时 钟 倍 频 器 框 图................................................ 27 图 12. Si5368 抖 动 抑 制 时 钟 倍 频 器 框 图......................................... 28 图 13. Si5369 抖 动 抑 制 时 钟 倍 频 器 原 理 框 图...................................... 29 图 14. Si5374 功 能 框 图...................................................... 30 图 15. Si5375 功 能 框 图...................................................... 31 图 16. 差 分 电 压 特 性........................................................ 32 图 17. 上 升 / 下 降 时 间....................................................... 32 图 18. SPI 时 序 图........................................................... 38 图 19. 帧 同 步 时 钟.......................................................... 39 图 20. 任 意 频 率 精 准 时 钟 倍 频 器 的 DSPLL 框 图..................................... 46 图 21. 时 钟 倍 频 器 电 路....................................................... 47 图 22. PLL 抖 动 传 输 特 性..................................................... 48 图 23. 抖 动 容 限 曲 线........................................................ 49 图 24. Si5316 分 频 倍 数....................................................... 51 图 25. 宽 带 PLL 分 频 器 设 置 (Si5325, Si5367))....................................... 76 图 26. 窄 带 PLL 分 频 器 设 置 (Si5319, Si5324, Si5326, Si5327, Si5368, Si5369, Si5374, Si5375)............................... 78 图 27. Si5324, Si5325, Si5326, Si5327, 和 Si5374 输 入 时 钟 选 择.......................... 81 图 28. Si5367, Si5368, 和 Si5369 输 入 时 钟 选 择..................................... 82 图 29. 自 由 运 行 模 式 框 图.....................................................85 图 30. M 历 史 值 的 参 数...................................................... 87 图 31. 数 字 报 此 vs. VCO 冻 结 示 例.............................................. 89 图 32. 帧 同 步 频 率.......................................................... 92 图 33. FOS 比 较........................................................... 98 图 34. I 2 C 命 令 格 式........................................................ 102 图 35. I2C 例 子........................................................... 102 图 36. SPI 写 入 / 设 置 地 址 命 令............................................... 104 图 37. SPI 读 取 命 令........................................................ 104 图 38. 差 分 LVPECL 截 止..................................................... 105 图 39. 单 端 LVPECL 截 止..................................................... 105 图 40. CML/LVDS 截 止 (1.8, 2.5, 3.3 V)........................................... 106 图 41. CMOS 截 止 (1.8, 2.5, 3.3 V).............................................. 106 图 42. 典 型 输 出 电 路 ( 差 分 )................................................. 107 Rev. 0.5 7

图 43. 需 要 衰 减 的 差 分 输 出 示 例.............................................. 108 图 44. 典 型 CMOS 输 出 电 路 (Tie CKOUTn+ and CKOUTn Together)...................... 108 图 45. CKOUT 结 构........................................................ 109 图 46. sfout_2, CMOS...................................................... 110 图 47. sfout_3, lowswinglvds............................................... 110 图 48. sfout_5, LVPECL.................................................... 111 图 49. sfout_6, CML....................................................... 111 图 50. sfout_7, LVDS....................................................... 112 图 51. CMOS 外 部 参 考 电 路................................................. 113 图 52. 正 弦 外 部 时 钟 电 路.................................................... 113 图 53. 差 分 外 部 参 考 输 入 示 例.................................................114 图 54. Si5374 和 Si5375 的 差 分 OSC 参 考 输 入 示 例..................................114 图 55. 三 电 平 输 入 引 脚...................................................... 115 图 56. 三 电 平 输 入 引 脚...................................................... 116 图 57. 典 型 电 源 电 压 旁 路 网 络 (TQFP 封 装 )...................................... 117 图 58. 典 型 电 源 电 压 旁 路 网 络 (QFN 封 装 )....................................... 117 图 59. 典 型 参 考 抖 动 传 输 函 数................................................ 120 图 60. 相 对 f3 的 抖 动....................................................... 121 图 61. 使 用 FPGA 相 对 f3 的 抖 动.............................................. 122 图 62. 参 考 频 率 与 输 出 频 率.................................................. 123 图 63. 参 考 频 率 与 抖 动 的 关 系 (1 of 2).......................................... 124 图 64. 参 考 频 率 与 抖 动 的 关 系 (2 of 2).......................................... 125 图 65. 155.52MHz 输 入 ; 622.08MHz 输 出 曲 线....................................126 图 66. 155.52MHz 输 入 ; 622.08MHz 输 出 ; 闭 环 带 宽 7Hz, Si5324....................127 图 67. 19.44MHz 输 入 ; 156.25MHz 输 出 ; 闭 环 带 宽 =80Hz..........................128 图 68. 19.44MHz 输 入 ; 156.25MHz 输 出 ; 闭 环 带 宽 =5Hz, Si5324....................129 图 69. 69.27MHz 输 入 ; 148.35MHz 输 出 ; 细 线 BW=6Hz 粗 线 BW=110Hz, Si5324............................................130 图 70. 61.44MHz 输 入 ; 491.52MHz 输 出 ; 闭 环 带 宽 =7Hz, Si5324....................131 图 71. 622.08MHz 输 入 ; 672.16MHz 输 出 ; 闭 环 带 宽 =6.9kHz........................132 图 72. 622.08MHz 输 入 ; 672.16MHz 输 出 ; 闭 环 带 宽 =100Hz.........................133 图 73. 156.25MHz 输 入 ; 155.52MHz 输 出........................................134 图 74. 8.125MHz 输 入 ; 644.531MHz 输 出........................................135 图 75. 78.125MHz 输 入 ; 690.569MHz 输 出.......................................136 图 76. 78.125MHz 输 入 ; 693.493MHz 输 出...................................... 137 图 77. 86.685MHz 输 入 ; 173.371MHz 及 693.493MHz 输 出.......................... 138 图 78. 86.685MHz 输 入 ; 173.371MHz 输 出...................................... 139 图 79. 86.685MHz 输 入 ; 693.493MHz 输 出...................................... 140 图 80. 155.52MHz 及 56.25MHz 输 入 ; 622.08MHz 输 出............................. 141 图 81. 10MHz 输 入 ; 1GHz 输 出............................................... 142 图 82. Si5324 和 Si5326 报 警 器 框 图............................................ 144 图 83. Si5368 报 警 器 框 图 (1/2)................................................ 145 图 84. Si5368 报 警 器 框 图 (2/2)................................................ 146 图 85. ±50ppm, 步 阶 为 2ppm.................................................162 图 86. ±200ppm, 步 阶 为 10ppm.............................................. 163 图 87. ±2000ppm, 步 阶 为 50ppm............................................. 163 8 Rev. 0.5

图 88. 射 频 发 射 器, Si5326,Si5324 无 抖 动 ( 参 考 状 态 ).............................165 图 89. 射 频 发 射 器, Si5326,Si5324 无 抖 动 (50Hz 抖 动 )............................ 165 图 90. 射 频 发 射 器, Si5326,Si5324 无 抖 动 (100Hz 抖 动 )........................... 166 图 91. 射 频 发 射 器, Si5326,Si5324 无 抖 动 (500Hz 抖 动 )........................... 166 图 92. 射 频 发 射 器, Si5326,Si5324 无 抖 动 (1kHz 抖 动 )............................ 167 图 93. 射 频 发 射 器, Si5326,Si5324 无 抖 动 (5kHz 抖 动 )............................ 167 图 94. 射 频 发 射 器, Si5326,Si5324 (10kHz 抖 动 )................................. 168 图 95. Vdd 标 准............................................................169 图 96. 地 线 和 重 启 信 号...................................................... 170 图 97. 输 出 时 钟 信 号 的 走 线.................................................. 171 图 98. OSC_P,OSC_N 走 线.................................................... 172 图 99. Si5374, Si5375 DSPLL A.............................................. 174 图 100. Si5374, Si5375 DSPLL B............................................. 175 图 101. Si5374, Si5375 DSPLL C............................................. 176 图 102. Si5374, Si5375 DSPLL D............................................. 177 Rev. 0.5 9

表 格 目 录 表 1. 芯 片 选 择 向 导......................................................... 14 表 2. 芯 片 选 择 向 导 Si5322/25/65/67.............................................. 15 表 3. 建 议 的 工 作 环 境........................................................ 32 表 4. 直 流 特 性............................................................. 33 表 5. DC 特 性 微 处 理 器 设 备 (Si5324, Si5325, Si5367, Si5368).................................................... 37 表 6. SPI 规 范 (Si5324, Si5325, Si5367, and Si5368)............................... 37 表 7. DC 特 性 窄 带 芯 片 (Si5316, Si5319, Si5323, Si5366, Si5368).............................................. 38 表 8. AC 特 性 所 有 设 备.................................................... 40 表 9. 抖 动 的 产 生 (Si5316, Si5324, Si5366, Si5368)................................ 44 表 10. 抖 动 发 生 器 (Si5322, Si5325, Si5365, Si5367)............................... 44 表 11. 温 度 特 性............................................................ 45 表 12. Si5316, Si5322, Si5323, Si5365 和 Si5366 关 键 参 数.......................... 50 表 13. 频 率 设 置............................................................ 50 表 14. 输 入 分 频 器 设 置....................................................... 51 表 15.Si5316 带 宽 值......................................................... 51 表 16.SONET 时 钟 倍 频 器 设 置 (FRQTBL=L)....................................... 52 表 17. 数 据 通 信 时 钟 倍 频 器 设 置 (FRQTBL=M,CK_CONF=0)............................. 57 表 18. SONET 到 Datacom Clock 的 乘 法 设 置....................................... 61 表 19. 时 钟 输 出 分 频 器 控 制 (DIV34)........................................... 64 表 20. Si5316, Si5322, 和 Si5323 引 脚 和 复 位..................................... 66 表 21. Si5365 和 Si5366 引 脚 和 复 位............................................ 66 表 22. 手 动 输 入 时 钟 选 择 (Si5316, Si5322, Si5323), AUTOSEL = L......................... 67 表 23. 手 动 输 入 时 钟 选 择 (Si5365, Si5366), AUTOSEL = L............................... 67 表 24. 自 动 / 手 动 时 钟 选 择................................................... 68 表 25. 时 钟 激 活 指 标 (AUTOSEL = M or H) (Si5322 和 Si5323)............................ 68 表 26. 时 钟 激 活 指 标 (AUTOSEL = M or H) (Si5365 和 Si5367)............................ 68 表 27. 自 动 切 换 的 输 入 时 钟 优 先 级 (Si5322, Si5323)................................. 68 表 28. 自 动 切 换 的 输 入 时 钟 优 先 级 (Si5365, Si5366)................................. 69 表 29. FS_OUT 禁 用 控 制 (DBLFS)................................................ 72 表 30. 输 出 信 号 格 式 选 择 (SFOUT).............................................. 72 表 31. DSBL2/BYPASS 引 脚 设 置................................................. 73 表 32. 频 率 偏 移 控 制 (FOS_CTL)................................................ 74 表 33. 报 警 输 出 逻 辑 方 程..................................................... 74 表 34. 锁 定 检 测 重 新 触 发 时 间................................................. 75 表 35. 窄 带 频 率 范 围........................................................ 78 表 36. 分 频 器 及 其 限 制....................................................... 78 表 37. CKOUT_ALWAYS_ON 和 SQ_ICAL 真 值 表...................................... 80 表 38. 手 动 输 入 时 钟 选 择 (Si5367, Si5368, Si5369)................................ 82 表 39. 手 动 输 入 时 钟 选 择 (Si5324, Si5325, Si5326, Si5374).......................... 83 表 40. 自 动 / 手 动 时 钟 选 择................................................... 83 表 41. 自 动 开 关 模 式 的 输 入 时 钟 优 先 级.......................................... 84 10 Rev. 0.5

表 42. 数 字 保 持 历 史 延 迟..................................................... 88 表 43. 数 字 保 持 历 史 平 均 时 间................................................. 88 表 44. CKIN3/CKIN4 频 率 选 择 (CK_CONF = 1)....................................... 92 表 45. 常 规 NC5 分 频 器 设 置................................................... 93 表 46. 校 准 报 警 触 发 阈 值..................................................... 93 表 47. 输 出 信 号 格 式 选 择..................................................... 95 表 48. 信 号 丢 失 验 证 时 间..................................................... 96 表 49. 信 号 丢 失 寄 存 器....................................................... 96 表 50. FOS 参 考 时 钟 选 择..................................................... 98 表 51. CLKnRATE 寄 存 器...................................................... 98 表 52. 报 警 输 出 逻 辑 方 程 式 (Si5367, Si5368, 和 Si5369 [CONFIG_REG = 0]).......................... 99 表 53. 报 警 输 出 逻 辑 等 式 [Si5368 and CKCONFIG_REG = 1]............................ 100 表 54. 锁 定 检 测 重 触 发 时 间 (LOCKT)............................................ 101 表 55. SPI 命 令 格 式........................................................ 103 表 56. 输 出 驱 动 器 配 置...................................................... 107 表 57. 禁 用 未 使 用 输 出 驱 动 器................................................ 108 表 58. 输 出 格 式 测 量 1,2..................................................... 109 表 59. 使 用 的 晶 振......................................................... 119 表 60. XA/XB 参 考 源 和 频 率.................................................. 119 表 61. 图 61 中 的 抖 动 值..................................................... 122 表 62. 图 62 中 的 抖 动 值..................................................... 123 表 63. 图 74 中 的 抖 动 值..................................................... 135 表 64. 图 75 中 的 抖 动 值..................................................... 136 表 65. 图 76 中 的 抖 动 值..................................................... 137 表 66. 图 77 中 的 抖 动 值..................................................... 138 表 67. 图 80 中 的 抖 动 值..................................................... 141 表 68.Si5316 引 脚 上 拉 / 下 拉 (U/D) 设 置........................................ 147 表 69. Si5322 上 拉 / 下 拉 (U/D) 设 置........................................... 147 表 70. Si5323 上 拉 / 下 拉 (U/D) 设 置........................................... 148 表 71. Si5319,Si5324 引 脚 上 拉 / 下 拉 (U/D) 设 置................................... 148 表 72. Si5325 引 脚 上 拉 / 下 拉 (U/D) 设 置........................................ 149 表 73. Si5326 上 拉 / 下 拉 (U/D) 设 置........................................... 149 表 74. Si5327 上 拉 / 下 拉 (U/D) 设 置........................................... 150 表 75. Si5365 上 拉 / 下 拉 (U/D) 设 置........................................... 150 表 76. Si5366 上 拉 / 下 拉 (U/D) 设 置........................................... 151 表 77. Si5367 上 拉 / 下 拉 (U/D) 设 置........................................... 152 表 78. Si5368 上 拉 / 下 拉 (U/D) 设 置........................................... 152 表 79. Si5369 上 拉 / 下 拉 (U/D) 设 置........................................... 153 表 80. Si5374/75 上 拉 / 下 拉 (U/D) 设 置......................................... 153 表 81. 输 出 格 式 与 其 对 应 抖 动................................................ 161 表 82. 抖 动 值............................................................. 164 表 83. Si5374/75 串 扰 抖 动 值.................................................. 173 Rev. 0.5 11

1. 任 意 频 率 精 准 时 钟 系 列 产 品 介 绍 Silicon Laboratories 任 意 频 率 精 准 时 钟 系 列 产 品 提 供 在 抖 动 为 1ps 以 下 的 抖 动 抑 制 和 时 钟 倍 频 / 分 频 的 较 高 性 能 本 系 列 的 产 品 是 基 于 Silicon Laboratories 的 第 三 代 DSPLL 技 术, 该 项 技 术 解 决 了 VCXO/VCSOs 及 闭 环 滤 波 器 等 分 立 元 器 件 的 依 赖, 高 度 集 成 的 锁 相 环 提 供 任 意 频 率 下 的 同 步 和 抖 动 抑 制 在 OTN (OTU 1, OTU 2, OTU 3, OTU 4), OC 48/STM 16, OC 192/STM 64, OC 768/STM 256, GbE, 10GbE, 光 纤 通 道, 10GFC, 同 步 以 太 网, 无 线 回 程, 无 线 点 对 点 通 信, 广 播 电 视 /HDTV(HD SDI, 3G SDI), 测 量, 数 据 探 测 系 统 和 PFGA/ASIC 的 参 考 时 钟 等, 对 于 参 考 时 钟 的 抖 动 容 忍 较 低 的 应 用 中, 这 系 列 的 产 品 为 最 佳 选 择 表 一 提 供 了 一 个 对 于 Silicon Laboratories 任 意 频 率 精 准 时 钟 的 产 品 选 择 向 导 此 系 列 产 品 是 为 当 前 可 用 状 态 Si5316, Si5319, Si5323, Si5324, Si5326, Si5366, 及 Si5368 为 抖 动 抑 制 的 时 钟 倍 频 器, 为 超 低 抖 动 抑 制 发 生 器, 可 以 提 供 最 低 位 0.30ps 的 参 考 时 钟 设 备 的 性 能 也 依 赖 于 输 入 时 钟 和 输 出 时 钟 的 路 数 以 及 控 制 方 法 Si5316 为 固 定 频 率, 频 率 抑 制 引 脚 可 控, 可 以 应 用 于 时 钟 滤 波 Si5323 和 Si5366 为 引 脚 可 控 的 抖 动 抑 制 的 时 钟 倍 频 器 在 设 计 中, 这 些 引 脚 可 控 的 设 备 可 以 在 频 率 查 找 表 格 中 查 找 选 择, 包 括 在 SONET/SDH,ITU G.709 前 向 纠 错 应 用 (255/ 238,255/237,255/236,238/255,237/255, 236/255), 前 兆 以 太 网, 10G 以 太 网, 1G/2G/4G/8G/10G 光 纤 信 道, ATM 和 广 播 电 视 等 应 用 中 常 用 的 频 率 转 换 Si5319,Si5324, Si5326, Si5327, Si5368, 及 Si5369 为 微 处 理 器 控 制 设 备, 可 通 过 I 2 C 和 SPI 接 口 控 制 这 些 微 处 理 器 可 控 设 备 接 收 输 入 范 围 为 2kHz 到 710MHz 的 时 钟 输 入, 且 带 有 独 立 的 时 钟 倍 频 器, 起 同 步 时 钟 输 出 范 围 为 2kHz 到 945MHz, 可 选 频 率 可 达 1.4GHz 实 际 上, 任 意 时 钟 频 率 的 转 换, 可 以 依 靠 这 些 数 值 的 组 合 来 完 成 独 立 的 分 频 器 对 任 意 输 入 输 出 时 钟 都 可 用, 因 此 Si5324, Si5326, Si5327 及 Si5368 可 以 依 靠 输 入 不 同 频 率 的 时 钟 产 生 不 同 频 率 的 输 出 Si5316, Si5319, Si5323, Si5326, Si5327, Si5366, Si5368, 及 Si5369 提 供 动 态 范 围 为 60Hz 到 8.4kHz 的 数 字 可 编 程 的 回 路 带 宽 一 个 外 接 ( 频 率 为 37 41MHz, 55 61MHz, 109 125.5MHz, 或 163 180MHz) 的 参 考 时 钟 或 者 一 个 低 功 耗 115.285MHz 的 第 三 代 泛 音 晶 振 都 需 要 这 些 设 备 来 提 供 超 低 抖 动 激 发 剂 抖 动 抑 制 ( 参 考 19 页 附 录 A 窄 带 参 考 ) Si5324 和 Si5369 为 低 频 带 设 备, 提 供 动 态 范 围 4 到 525Hz 的 用 户 可 编 程 的 环 路 带 宽 Si5323, Si5324, Si5326, Si5327, Si5366, Si5368, 和 Si5369 支 持 无 间 断 输 入 时 钟 之 间 的 切 换 符 合 GR 253 CORE 和 GR 1244 CORE, 较 好 的 降 低 了 因 输 入 时 钟 的 转 变 引 起 输 出 时 钟 的 相 位 变 化 具 有 手 动, 自 动 可 恢 复 及 自 动 不 可 恢 复 三 项 可 供 选 择 设 备 监 视 输 入 信 号 的 亏 损, 当 在 检 测 到 输 入 时 钟 脉 冲 的 缺 失 时 便 发 出 LOS 警 报 该 设 备 也 提 供 PLL 状 态 的 监 控, 当 PLL 解 锁 时 发 出 LOL 警 报 锁 相 检 测 算 法 是 根 据 不 断 的 监 控 选 择 输 入 时 钟 的 相 位 跟 反 馈 时 钟 相 位 的 关 系 来 判 断 Si5326, Si5366, Si5368, 和 Si5369 通 过 将 输 入 时 钟 的 频 率 与 一 个 特 定 参 考 输 入 时 钟 或 者 XA/XB 输 入 进 行 比 较, 如 果 结 果 超 出 阈 值 范 围, 则 产 生 一 个 频 率 偏 移 (FOS) 警 报 FOS 特 性 应 用 于 同 步 光 纤 网 / 同 步 数 字 体 系 支 持 3/3E 和 同 步 光 纤 网 两 层 的 最 小 时 钟 (SMC) FOS 阈 值 Si5319, Si5323, Si5324, Si5326, Si5366, Si5368, 和 Si5369 具 有 数 字 保 持 功 能, 这 使 得 设 备 在 输 入 参 考 时 钟 掉 电 的 情 况 下, 仍 可 保 持 与 掉 点 前 同 样 的 稳 定 的 输 出 在 数 字 保 持 期 间, DSPLL 会 基 于 历 史 平 均 水 平 产 生 一 个 能 在 其 他 错 误 发 生 之 前 持 续 一 定 时 间 的 时 钟 频 率, 这 样 可 以 消 除 在 进 入 保 持 时 间 的 瞬 间 变 化 引 起 频 率 和 相 位 的 锐 变 Si5322, Si5325, Si5365, 和 Si5367 是 频 率 可 变 的, 低 噪 声 的 时 钟 倍 频 器, 在 没 有 抖 动 抑 制 的 情 况 下 可 实 现 0.6ps RMS 这 些 设 备 科 提 供 低 噪 声 的 整 数 时 钟 的 倍 频 和 分 数 时 钟 的 合 成, 但 是 他 们 不 如 Si5319/23/24/26/66/68/69 这 些 频 率 可 变 设 备 灵 活 设 备 可 以 根 据 输 入 输 出 时 钟 的 路 数 和 控 制 方 法 来 调 整 Si5322 和 Si5365 为 引 脚 可 控 的 时 钟 倍 频 器 这 些 设 备 的 频 率 设 计 可 以 根 据 频 率 表 格 进 行 查 找 虽 然 对 频 率 的 设 置 有 一 个 很 大 的 动 态 范 围, 但 是 Si5323 和 Si5366 仍 格 抖 动 抑 制 的 时 钟 倍 频 器 提 供 一 个 子 集 可 供 选 择 Si5323 和 Si5366 是 微 控 制 器 可 控 的 时 钟 倍 频 器, 可 以 使 用 微 控 制 器 通 过 I 2 C 和 SPI 接 口 控 制 Si5323 和 Si5366 输 入 时 钟 的 动 态 范 围 为 10MHz 到 710MHz 之 间, 产 生 同 步 的 倍 频 独 立 输 出 信 号, 输 出 信 号 频 率 范 围 为 10MHz 到 945MHz, 且 可 选 择 频 率 可 到 1.4GHz Si5325 和 Si5369 支 持 Si5319, Si5324, Si5326, Si5327, Si5368, 和 Si5369 这 些 抖 动 抑 制 时 钟 倍 频 器 频 率 转 换 的 一 个 子 集 Si5325 和 Si5367 可 以 接 入 不 同 频 率 的 输 入 时 钟 并 产 生 不 同 频 率 的 输 出 时 钟 Si5322, Si5325, Si5365, 和 Si5367 支 持 数 字 可 编 程 的 动 态 范 围 从 150kHz 到 1.3MHz 的 闭 环 带 宽 这 些 芯 片 不 需 要 额 外 的 外 接 器 件, 且 具 有 如 上 文 描 述 的 LOS 和 FOS 监 控 器 Si5374 和 Si5375 是 Si5324 和 Si5319 各 自 对 应 的 DSPLL 升 级 的 版 本 其 芯 片 内 部 的 四 个 DSPLL 可 以 完 全 单 独 工 作 他 们 唯 一 共 享 的 资 源 为 总 线 和 公 用 的 XA/XB 抖 动 参 考 晶 振 Si5375 有 4 个 单 输 入 单 输 出 的 DSPLL 组 成 Si5374 由 4 个 低 环 路 带 宽 的 双 输 入 双 输 出 的 DSPLL 组 成 任 意 频 率 的 精 准 时 钟 可 通 过 信 号 格 式 编 程 选 择 LVPECL, LVDS, CML 和 CMOS 四 种 负 载 形 式 的 时 钟 输 出 若 信 号 格 式 选 为 CMOS, 每 个 差 分 输 出 缓 冲 器 产 生 2 个 同 频 通 向 的 CMOS 时 钟 对 于 系 统 级 调 试, PLL 旁 路 模 式 可 通 过 选 择 的 输 入 时 钟 直 接 产 生 输 出 时 钟, 绕 开 内 部 PLL Silicon Laboratories 提 供 一 个 基 于 PC 的 实 用 软 件, 名 为 DSPLLsim, 它 可 以 来 为 任 意 频 率 精 准 时 钟 系 列 芯 片 提 12 Rev. 0.5

供 有 效 的 频 率 计 划 和 闭 环 带 宽 设 置 对 于 微 处 理 器 可 控 的 芯 片, DSPLLsim 可 以 结 合 输 入 频 率 / 时 钟 乘 法 倍 数, 提 供 最 佳 的 PLL 配 置 产 生 最 小 相 位 噪 声 和 实 现 最 低 功 耗 两 个 DSPLLsim 软 件 可 分 别 应 用 于 内 部 为 1 个 PLL 或 4 个 PLL 的 设 备 DSPLLsim 软 件 也 可 简 化 设 备 的 选 择 和 配 置 该 软 件 可 以 从 http://www.silabs.com/timing 网 站 下 载, 包 括 芯 片 的 用 户 手 册 和 微 处 理 器 可 控 芯 片 的 变 成 文 件 Rev. 0.5 13

表 1. 芯 片 选 择 向 导 器 件 名 称 控 制 方 式 输 入 输 出 路 数 输 入 频 率 (MHz) 输 出 频 率 (MHz) RMS 相 位 抖 动 PLL 带 宽 无 间 断 开 关 自 由 运 行 模 式 封 装 Si5315 引 脚 1PLL, 2 2 0.008 644 0.008 644 0.45 ps 60 Hz to 8kHz 6x6 mm 36-QFN Si5316 引 脚 1PLL, 2 1 19 710 19 710 0.3 ps 60 Hz to 8kHz 6x6 mm 36-QFN Si5317 引 脚 1PLL, 1 2 1 710 1 710 0.3 ps 60 Hz to 8kHz 6x6 mm 36-QFN Si5319 I 2 C/SPI 1PLL, 1 1 0.002 710 0.002 1417 0.3 ps 60 Hz to 8kHz 6x6 mm 36-QFN Si5323 引 脚 1PLL, 2 2 0.008 707 0.008 1050 0.3 ps 60 Hz to 8kHz 6x6 mm 36-QFN Si5324 I 2 C/SPI 1PLL, 2 2 0.002 710 0.002 1417 0.3 ps 4 Hz to 525 Hz 6x6 mm 36-QFN Si5326 I 2 C/SPI 1PLL, 2 2 0.002 710 0.002 1417 0.3 ps 60 Hz to 8kHz 6x6 mm 36-QFN Si5327 I 2 C/SPI 1PLL, 2 2 0.002 710 0.002 808 0.5 ps 60 Hz to 8kHz 6x6 mm 36-QFN Si5366 引 脚 1PLL, 4 5 0.008 707 0.008 1050 0.3 ps 60 Hz to 8kHz 14x14 mm 100-TQFP Si5368 I 2 C/SPI 1PLL, 4 5 0.002 710 0.002 1417 0.3 ps 60 Hz to 8kHz 14x14 mm 100-TQFP Si5369 I 2 C/SPI 1PLL, 4 5 0.002 710 0.002 1417 0.3 ps 4 Hz to 525 Hz 14x14 mm 100-TQFP Si5374 I 2 C 4PLL, 8 8 0.002 710 0.002 808 0.4 ps 4 Hz to 525 Hz 10x10 mm 80-BGA Si5375 I 2 C 4PLL, 4 4 0.002 710 0.002 808 0.4 ps 60 Hz to 8kHz 10x10 mm 80-BGA * 备 注 : 输 入 输 出 的 最 高 频 率 会 受 芯 片 熟 读 的 限 制 更 详 尽 的 信 息 请 查 阅 具 体 芯 片 的 参 考 手 册 14 Rev. 0.5

表 2. 芯 片 选 择 向 导 (Si5322/25/65/67) 芯 片 型 号 输 入 时 钟 路 数 输 出 时 钟 路 数 up 控 制 最 大 频 率 率 (MHz) 低 噪 声 精 准 时 钟 倍 频 器 ( 宽 带 ) 最 大 输 频 率 (MHz) 抖 动 发 生 器 (12kHz 20MHz) Si5322 2 2 707 1050 0.6ps 的 rms 典 型 值 Si5325 2 2 710 1400 0.6ps 的 rms 典 型 值 Si5365 4 5 707 1050 0.6ps 的 rms 典 型 值 Si5367 4 5 710 1400 0.6ps 的 rms 典 型 值 LOS 无 间 断 中 断 FOS 报 警 LOS 报 警 FSYNC 调 整 6mmx6mmQFN 封 装 14mmx14mmTQFP 封 装 1.8,2.5 或 3.3V 供 电 1.8 和 2.5V 供 电 备 注 : 1. 输 入 输 出 的 最 高 频 率 会 受 芯 片 熟 读 的 限 制 更 详 尽 的 信 息 请 查 阅 具 体 芯 片 的 参 考 手 册 2. 需 要 外 接 低 功 耗, 固 定 频 率 的 第 三 代 114.285 泛 音 晶 振 或 参 考 时 钟 查 看 表 格 60 XA/XB 参 考 振 源 及 频 率 Rev. 0.5 15

2. 窄 带 及 宽 带 设 备 功 能 对 比 窄 带 设 备 (NB) 的 许 多 性 能 与 宽 带 设 备 的 性 能 不 兼 容, 具 体 如 下 表 所 示 : 窄 带 比 宽 带 设 备 在 分 频 时 有 更 多 的 分 频 选 择 窄 带 设 备 具 有 输 入 时 钟 无 间 断 开 关 窄 带 设 备 输 入 时 钟 的 最 小 频 率 更 低 窄 带 设 备 有 更 低 得 闭 环 带 宽 数 字 保 持 功 能 ( 窄 带 设 备 采 用 并 非 VCO 冻 结 方 式, 而 是 参 考 基 数 的 延 缓 ) 帧 同 步 调 整 CLAT 及 FLAT( 输 入 输 出 的 偏 移 调 整 ) 窄 带 设 备 不 支 持 FOS 报 警 16 Rev. 0.5

3. 任 意 频 率 时 钟 系 列 成 员 介 绍 3.1. Si5316 Si5316 为 低 噪 声, 带 有 精 确 抖 动 抑 制 器 的 时 钟 芯 片, 适 用 于 高 速 数 字 通 信 系 统, 如 应 用 于 OC 48,OC 192,10G 以 太 网, 及 10G 光 纤 通 信 中 Si5316 可 接 受 双 时 钟 的 输 入, 输 入 频 率 范 围 为 19, 38, 77, 155, 311 或 622MHz, 可 产 生 相 同 频 率 带 抖 动 衰 减 的 输 出 时 钟 信 号 在 上 述 输 入 频 率 范 围 内, 芯 片 还 可 以 调 整 到 高 于 正 常 SONET/SDH 频 率 大 约 14%, 因 此 当 输 入 为 622MHz 是, 最 大 输 出 频 率 为 710MHz DSPLL 闭 环 带 宽 是 数 字 可 选 的, 在 应 用 中 抖 动 性 能 得 到 优 化 可 以 选 在 的 供 电 电 源 为 1.8V,2.5V 或 3.3V, 在 对 时 钟 性 能 要 求 较 高 的 应 用 中 Si5316 的 抖 动 抑 制 功 能 可 以 提 供 理 想 的 效 果 请 查 看 6. 引 脚 控 制 部 分 (Si5316,Si5322,Si5323,Si5365,,Si5366) 可 获 得 完 整 的 描 述 RATE[1:0] Xtal or Refclock XB XA CK1DIV CKIN_1+ CKIN_1 CKIN_2+ CKIN_2 CK2DIV 2 2 N31 N32 f 3_1 f 3_2 0 1 f 3 DSPLL 0 fosc 2 1 SFOUT[1:0] CKOUT+ CKOUT DBL_BY C1B C2B Signal Detect RST CS BWSEL[1:0] FRQSEL[1:0] LOL Control Bandwidth Control Frequency Control VDD GND 图 1. 任 意 频 率 时 钟 抖 动 抑 制 框 图 Rev. 0.5 17

3.2. Si5319 Si5319 为 抖 动 抑 制, 精 准 多 输 入 多 输 出 的 时 钟 倍 频 器, 引 用 与 要 求 抖 动 在 1ps 以 下 的 系 统 中 Si5319 接 受 输 入 时 钟 频 率 范 围 2kHz 到 710MHz 之 间, 输 出 频 率 为 2kHz 到 945MHz 之 间, 可 选 频 率 高 达 1.4GHz Si5319 也 可 使 用 期 自 带 的 晶 振 作 为 时 钟 源 实 现 频 率 合 成 事 实 上 采 用 上 述 两 种 方 式 可 以 产 生 任 意 频 率 的 输 出 信 号 Si5319 的 输 入 时 钟 频 率 和 倍 频 系 数 也 是 可 通 过 I 2 C 和 SPI 进 行 编 程 控 制 Silicon Laboratories 的 的 第 三 代 DSPLL 为 可 以 提 供 任 意 频 率 合 成 和 抖 动 抑 制 的 高 度 集 成 的 PLL 解 决 方 案, 其 摒 弃 了 对 外 置 VCXO 及 环 路 滤 波 等 器 件 的 依 赖,Si5319 就 是 基 于 DSPLL 的 技 术 开 发 的 DSPLL 环 路 带 宽 是 可 以 数 字 编 程 的, 从 而 在 应 用 中 抖 动 抑 制 得 到 优 化 三 种 供 电 电 压 为 1.8,2.5,3.3V, Si5319 是 对 时 钟 性 能 要 求 较 高 的 应 用 中 最 为 理 想 的 时 钟 倍 频 器 查 看 7. 微 处 理 器 可 控 部 件 (Si5319,Si5324,Si5325,Si5326,Si5327,Si5367,Si5368,Si5369,Si5374,Si5375) 获 得 详 尽 信 息 Xtal or Refclock XO N32 f DSPLL 3 N1_HS NC1 CKOUT CKIN N31 N2 Loss of Signal Loss of Lock Signal Detect Control VDD GND I 2 C/SPI Port Device Interrupt Rate Select Xtal/Clock Select 图 2. Si5319 任 意 频 率 抖 动 抑 制 时 钟 倍 频 器 框 图 18 Rev. 0.5

3.3. Si5322 Si53xx-RM Si5322 为 低 噪 声, 精 准 时 钟 倍 频 器, 此 时 钟 倍 频 器 应 用 于 无 需 抖 动 抑 制 的 系 统 中 Si5322 可 接 受 双 时 钟 的 输 入, 输 入 频 率 范 围 为 19.44 到 707MHz, 产 生 的 双 路 倍 频 输 出 频 率 为 19.44 到 1050MHz 输 入 时 钟 频 率 和 倍 频 系 数 可 依 据 应 用 通 过 查 表 选 择, 应 用 范 围 为 SONET, 以 太 网, 光 纤 通 信 洗 到, 广 播 电 视 (DH SDI, 3G SDI) DSPLL 的 闭 环 带 宽 是 可 选, 选 择 范 围 为 150kHz 到 1.3MHz 三 种 供 电 电 压 为 1.8,2.5,3.3V, 在 要 求 低 噪 声 高 性 能 时 钟 倍 频 器 的 应 用 中, Si5322 为 理 想 选 择 查 看 6. 引 脚 控 制 部 件 (Si5316,Si5322,Si5323,Si5365,Si5366) 获 得 更 详 尽 信 息 CKIN_1+ CKIN_1 CKIN_2+ CKIN_2 C1B C2B 2 2 Signal Detect 0 1 f 3 DSPLL f OSC 0 1 0 1 2 2 CKOUT_1+ CKOUT_2 SFOUT[1:0] CKOUT_2+ CKOUT_2 DBL2_BY AUTOSEL CS_CA BWSEL[1:0] FRQTBL FRQSEL[3:0] RST Control Bandwidth Control Frequency Control VDD GND 图 3. Si5322 低 噪 声 时 钟 倍 频 器 框 图 Rev. 0.5 19

3.4. Si5323 Si5323 为 抖 动 抑 制 精 准 时 钟 倍 频 器, 主 要 应 用 于 高 速 数 字 通 信 系 统, 如 SONTE OC 48/OC 192, 以 太 网, 光 纤 通 信 信 道 和 广 播 电 视 (HD SDI, 3G SDI) Si5323 可 以 接 受 动 态 范 围 为 8kHz 到 1050MHz 的 双 路 输 入, 可 产 生 两 路 频 率 范 围 为 8kHz 到 1050MHz 的 输 出 信 号 输 入 时 钟 频 率 和 倍 频 系 数 可 依 据 应 用 通 过 查 表 选 择, 应 用 范 围 为 SONET, 以 太 网, 光 纤 通 信 洗 到, 广 播 电 视 通 过 DSPLL 闭 环 频 带 的 数 字 可 选 功 能, 从 而 应 用 中 抖 动 抑 制 特 得 到 优 化 供 电 电 压 为 1.8,2.5 和 3.3V, 在 需 要 高 性 能 抖 动 抑 制 的 时 钟 倍 频 器 应 用 中, Si5323 是 理 想 的 选 择 查 看 6. 引 脚 可 控 部 件 (Si5316,Si5322,Si5323,Si5365,Si5366) 获 得 更 详 尽 信 息 RATE[1:0] Xtal or Refclock XB XA CKIN_1+ CKIN_1 CKIN_2+ CKIN_2 C1B C2B 2 2 Signal Detect 0 1 f 3 DSPLL f OSC 0 1 0 1 2 2 CKOUT_1+ CKOUT_1 SFOUT[1:0] CKOUT_2+ CKOUT_2 DBL2/BY AUTOSEL LOL CS/CA BWSEL[1:0] Bandwidth Control FRQTBL FRQSEL[3:0] INC DEC RST Control Frequency Control VDD GND 图 4. Si5323 抖 动 抑 制 时 钟 倍 频 框 图 20 Rev. 0.5

3.5. Si5324 Si53xx-RM Si5324 为 带 抖 动 抑 制 的 精 准 时 钟 倍 频 器, 适 合 于 要 求 抖 动 在 1ps 以 下 的 应 用 中 Si5324 可 接 受 两 路 动 态 范 围 为 2kHz 到 710MHz 的 时 钟 输 入, 输 出 两 路 独 立 的 同 步 时 钟, 输 出 频 率 范 围 为 2kHz 到 945MHz, 最 高 可 选 为 1.4GHz 基 于 上 述 频 率 范 围 的 组 合, 此 芯 片 实 际 上 可 输 出 任 意 频 率 的 时 钟 Si5324 的 输 入 时 钟 频 率 和 倍 频 系 数 都 是 可 通 过 I 2 C 和 SPI 总 线 编 程 设 置 的 DSPLL 的 环 路 带 宽 也 是 数 字 可 编 程 的, 从 而 使 应 用 时 抖 动 抑 制 的 性 能 得 到 优 化 根 据 Si5324 的 特 性, 其 闭 环 带 宽 可 以 低 至 4Hz 其 三 种 供 电 电 压 分 别 为 1.8, 2.5 和 3.3V, Si5324 的 时 钟 倍 频 及 抖 动 抑 制 的 性 能 比 较 适 合 于 对 性 能 要 求 较 高 的 定 时 应 用 中 请 查 看 7. 微 控 制 器 可 控 部 件 (Si5319,Si5324,Si5325,Si5326,Si5327,Si5367,Si5368,Si5369,Si5374,Si5375) 查 看 详 尽 信 息 Xtal or Refclock RATE[1:0] XB XA 0 3 CKIN_1 + CKIN_1 CKIN_2 + CKIN_2 2 2 N31 N32 1 0 1 f 3 DSPLL DSPLL f OSC NC1 BYPASS 1 0 2 / CKOUT_1 + CKOUT_1 INT_C1B C2B LOL CS_CA CMODE SDA_SDO SCL SDI A[2]/SS A[1:0] INC DEC RST Control Signal Detect N2 N1_HS NC2 1 0 2 / CKOUT_2 + CKOUT_2 VDD GND 图 5. Si5324 抖 动 抑 制 及 时 钟 倍 频 器 框 图 Rev. 0.5 21

3.6. Si5325 Si5325 为 低 抖 动 精 准 时 钟 倍 频 器, 应 用 于 无 需 抖 动 抑 制 的 时 钟 倍 频 应 用 的 中 Si5325 可 接 受 两 路 频 率 范 围 为 10 到 710MHz 的 输 入, 可 产 生 两 路 独 立 的 同 步 输 出 时 钟, 其 频 率 范 围 为 2kHz 到 945MHz 可 选 频 率 达 1.4GHz Si5325 的 输 入 时 钟 频 率 和 倍 频 系 数 都 是 可 通 过 I 2 C 和 SPI 总 线 编 程 设 置 的 DSPLL 闭 环 带 宽 是 数 字 可 编 程 的, 带 宽 范 围 为 150kHz 到 1.3MHz 其 三 种 供 电 电 压 分 别 为 1.8,2.5 和 3.3V,Si5325 的 时 钟 倍 频 器 的 性 能 比 较 适 合 于 对 性 能 要 求 较 高 的 定 时 应 用 中 请 查 看 7. 微 控 制 器 可 控 部 件 (Si5319,Si5324,Si5325,Si5326,Si5327,Si5367,Si5368,Si5369, Si5374,Si5375) 查 看 详 尽 信 息 0 CKIN_1 + CKIN_1 CKIN_2 + CKIN_2 2 2 N31 N32 1 0 1 f 3 DSPLL f OSC NC1 BYPASS 1 0 2 / CKOUT_1 + CKOUT_1 INT_C1B C2B Signal Detect N2 N1_HS NC2 1 0 2 / CKOUT_2 + CKOUT_2 CMODE SDA_SDO SCL SDI A[2]/SS A[1:0] RST Control VDD GND 图 6. Si5325 低 抖 动 时 钟 倍 频 器 框 图 22 Rev. 0.5

3.7. Si5326 Si53xx-RM Si5326 为 抖 动 抑 制 的 时 钟 倍 频 器, 抖 动 在 1ps 以 下 Si5326 接 受 两 路 频 率 范 围 为 2kHz 到 710MHz 的 时 钟 输 入, 可 输 出 两 路 独 立 的 同 步 时 钟, 输 出 频 率 范 围 为 2kHz 到 945MHz, 可 选 频 率 可 达 1.4GHz 基 于 上 述 频 率 范 围 的 组 合, Si5326 实 际 可 输 出 任 意 频 率 的 时 钟 Si5326 的 输 入 时 钟 频 率 和 倍 频 系 数 都 是 可 通 过 I 2 C 和 SPI 总 线 编 程 设 置 的 DSPLL 环 路 带 宽 为 数 字 可 编 程, 带 宽 范 围 为 60Hz 到 8kHz, 在 此 范 围 中 抖 动 抑 制 性 能 得 到 优 化 其 三 种 供 电 电 压 分 别 为 1.8, 2.5 和 3.3V, Si5326 的 时 钟 倍 频 器 的 性 能 比 较 适 合 于 对 性 能 要 求 较 高 的 定 时 应 用 中 请 查 看 7. 微 控 制 器 可 控 部 件 (Si5319,Si5324,Si5325,Si5326,Si5327,Si5367,Si5368,Si5369,Si5374,Si5375) 查 看 详 尽 信 息 Xtal or Refclock 0 RATE[1:0] XB 3 XA CKIN_1 + CKIN_1 CKIN_2 + CKIN_2 2 2 N31 N32 1 0 1 f 3 DSPLL DSPLL f OSC NC1 BYPASS 1 0 2 / CKOUT_1 + CKOUT_1 INT_C1B C2B LOL CS_CA CMODE SDA_SDO SCL SDI A[2]/SS A[1:0] INC DEC RST Control Signal Detect N2 N1_HS NC2 1 0 2 / CKOUT_2 + CKOUT_2 VDD GND 图 7. Si5326 抖 动 抑 制 时 钟 倍 频 器 框 图 Rev. 0.5 23

3.8. Si5327 Si5327 为 抖 动 抑 制 的 时 钟 倍 频 器, 抖 动 在 1ps 以 下 Si5326 接 受 两 路 频 率 范 围 为 2kHz 到 710MHz 的 时 钟 输 入, 可 输 出 两 路 独 立 的 同 步 时 钟, 输 出 频 率 范 围 为 2kHz 到 808MHz 基 于 上 述 频 率 范 围 的 组 合,Si5326 实 际 可 输 出 任 意 频 率 的 时 钟 Si5327 的 输 入 时 钟 频 率 和 倍 频 系 数 都 是 可 通 过 I 2 C 和 SPI 总 线 编 程 设 置 的 DSPLL 环 路 带 宽 为 数 字 可 编 程, 因 而 使 应 用 中 抖 动 抑 制 性 能 得 到 优 化 根 据 Si5327 的 特 性, 其 闭 环 带 宽 可 以 低 至 4Hz 其 三 种 供 电 电 压 分 别 为 1.8,2.5 和 3.3V,Si5324 的 时 钟 倍 频 及 抖 动 抑 制 的 性 能 比 较 适 合 于 对 性 能 要 求 较 高 的 定 时 应 用 中 请 查 看 7. 微 控 制 器 可 控 部 件 (Si5319,Si5324,Si5325,Si5326,Si5327,Si5367,Si5368,Si5369,Si5374,Si5375) 查 看 详 尽 信 息 Xtal or Refclock 0 RATE[1:0] XB 3 XA CKIN_1 + CKIN_1 CKIN_2 + CKIN_2 2 2 N31 N32 1 0 1 f 3 DSPLL DSPLL f OSC NC1 BYPASS 1 0 2 / CKOUT_1 + CKOUT_1 INT_C1B C2B Signal Detect N2 N1_HS NC2 1 0 2 / CKOUT_2 + CKOUT_2 LOL CS_CA CMODE SDA_SDO SCL SDI A[2]/SS A[1:0] INC DEC RST Control VDD GND 图 8. Si5327 抖 动 抑 制 时 钟 倍 频 器 框 图 24 Rev. 0.5

3.9. Si5365 Si53xx-RM Si5365 是 低 噪 声 精 准 时 钟 倍 频 器, 主 要 应 用 于 无 需 抖 动 抑 制 的 系 统 中 Si5365 接 受 两 路 频 率 范 围 为 19.44MHz 到 707MHz 的 时 钟 输 入, 倍 频 后 得 到 输 出, 输 出 频 率 范 围 为 19.44MHz 到 1050MHz 输 入 时 钟 频 率 及 倍 频 系 数 可 通 过 实 际 应 用 查 表 获 得, 主 要 应 用 于 SONET, 以 太 网, 光 纤 通 信 洗 到, 广 播 电 视 等 DSPLL 闭 环 带 宽 为 数 字 可 选 三 种 供 电 电 压 为 1.8,2.5 和 3.3V, Si5365 在 要 求 高 性 能 是 定 时 系 统 中 为 理 想 的 选 择 查 看 6. 引 脚 可 选 部 件 (Si5316,Si5322,Si5323,Si5365,Si5366) 获 得 更 详 尽 信 息 BYPASS/ DSBL2 CKIN_1+ CKIN_1 CKIN_2+ CKIN_2 CKIN_3+ CKIN_3 CKIN_4+ CKIN_4 2 2 2 2 N3_1 N3_2 N3_3 N3_4 f 3 DSPLL N2 f OSC N1_HS NC1 NC2 NC3 1 0 1 0 1 0 2 2 2 CKOUT_1+ CKOUT_1 CKOUT_2+ CKOUT_2 DBL2_BY CKOUT_3+ CKOUT_3 DBL34 DIV34[1:0] C1B C2B C3B ALRMOUT C1A C2A CS0_C3A CS1_C4A Control NC4 NC5 1 0 1 0 2 2 CKOUT_4+ CKOUT_4 CKOUT_5+ CKOUT_5 DBL5 VDD GND AUTOSEL CMODE BWSEL[1:0] FRQTBL FRQSEL[3:0] DIV34[1:0] FOS_CTL SFOUT[1:0] RST 图 9. Si5365 低 噪 声 时 钟 倍 频 器 框 图 Rev. 0.5 25

3.10. Si5366 Si5366 为 抖 动 抑 制 时 钟 倍 频 器, 应 用 于 高 速 率 数 字 通 信 系 统 中, 诸 如 SONET OC 38/OC 192, 以 太 网 及 光 纤 通 信 网 络 Si5366 可 接 受 4 路 频 率 范 围 为 8kHz 到 707MHz 的 时 钟 输 入, 倍 频 后 可 获 得 5 路 时 钟 输 出 频 率 范 围 为 8kHz 到 1050MHz 输 入 时 钟 频 率 及 时 钟 倍 频 系 数 可 根 据 应 用 查 表 获 得, 查 表 范 围 为 SONET, 以 太 网, 光 纤 信 道 和 广 播 电 视 (HD SDI, 3G SDI) DSPLL 的 闭 环 带 宽 数 字 选, 在 频 带 范 围 为 60Hz 到 8kHz 可 得 到 抖 动 抑 制 优 化 的 性 能 供 电 电 压 有 1.8,2.5 和 3.3V, Si5366 提 供 抖 动 抑 制 的 倍 频 功 能, 在 用 于 高 性 能 计 时 系 统 中, 其 为 理 想 的 选 择 产 看 6. 引 脚 控 制 部 件 (Si5316,Si5322,Si5323,Si5365,Si5366) 获 得 详 尽 信 息 Xtal or Refclock RATE[1:0] XB XA 3 BYPASS/DSBL2 CKIN_1+ CKIN_1 CKIN_2+ CKIN_2 CKIN_3+ CKIN_3 CKIN_4+ CKIN_4 CK_CONF C1B C2B C3B ALRMOUT C1A C2A CS0_C3A CS1_C4A LOL 2 2 2 2 N3_1 N3_2 N3_3 N3_4 f 3 Control DSPLL N2 FSYNC f x f OSC CKOUT_2 CKIN_3 CKIN_4 N1_HS FSYNC LOGIC/ ALIGN 0 1 NC1 NC2 NC3 NC4 NC5 1 0 1 0 1 0 1 0 1 0 2 2 2 2 2 CKOUT_1+ CKOUT_1 CKOUT_2+ CKOUT_2 DBL2_BY CKOUT_3+ CKOUT_3 DBL34 DIV34[1:0] CKOUT_4+ CKOUT_4 CKOUT_5+ CKOUT_5 DBL5 VDD GND AUTOSEL CMODE BWSEL[1:0] FRQTBL FRQSEL[3:0] DIV34[1:0] FOS_CTL SFOUT[1:0] INC DEC FS_SW FS_ALIGN RST 图 10. Si5366 抖 动 抑 制 时 钟 倍 频 器 框 图 26 Rev. 0.5

3.11. Si5367 Si53xx-RM Si5367 为 低 噪 声 精 准 时 钟 倍 频 器, 适 合 无 需 抖 动 抑 制 的 时 钟 倍 频 器 应 用 中 Si5367 可 接 受 四 路 频 率 范 围 为 10 到 707MHz 的 时 钟 输 入, 倍 频 后 可 获 得 5 路 频 率 范 围 为 2kHz 到 945MHz, 可 选 择 到 1.4GHz 的 输 出 Si5367 的 输 入 时 钟 频 率 和 倍 频 系 数 都 是 可 通 过 I 2 C 和 SPI 总 线 编 程 设 置 的 DSPLL 闭 环 带 宽 数 字 可 编 程, 带 宽 范 围 为 150kHz 到 1.3MHz 供 电 电 压 为 1.8,2.5,3.3V Si5367 在 要 求 高 性 能 是 定 时 系 统 中 为 理 想 的 选 择 请 查 看 7. 微 控 制 器 可 控 部 件 (Si5319,Si5324,Si5325,Si5326,Si5327,Si5367,Si5368,Si5369,Si5374,Si5375) 查 看 详 尽 信 息 CKIN_1+ CKIN_1 CKIN_2+ CKIN_2 CKIN_3+ CKIN_3 CKIN_4+ CKIN_4 2 2 2 2 N3_1 N3_2 N3_3 N3_4 f 3 DSPLL N2 f OSC N1_HS NC1 NC2 NC3 NC4 3 1 0 1 0 1 0 1 0 2 2 2 2 BYPASS/DSBL2 CKOUT_1+ CKOUT_1 CKOUT_2+ CKOUT_2 DSBL2/BYPASS CKOUT_3+ CKOUT_3 DSBL34 CKOUT_4+ CKOUT_4 C1B C2B C3B INT_ALM C1A C2A CS0_C3A CS1_C4A Control NC5 1 0 2 CKOUT_5+ CKOUT_5 DSBL5 VDD GND CMODE SDA_SDO SCL SDI A[2]/SS A[1:0] RST 图 11. Si5367 时 钟 倍 频 器 框 图 Rev. 0.5 27

3.12. Si5368 Si5368 为 抖 动 抑 制 精 准 时 钟 倍 频 器, 适 用 于 要 求 抖 动 小 于 1ps 的 系 统 中 Si5368 接 受 四 路 频 率 范 围 为 2kHz 到 710MHz 的 输 入, 输 出 五 路 独 立 的 同 步 时 钟 信 号, 输 出 频 率 范 围 为 2kHz 到 945MHz, 选 择 频 率 可 达 1.4GHz 基 于 上 述 频 率 范 围, Si5368 实 际 可 通 过 倍 频 实 现 任 意 频 率 的 输 出 Si5368 的 输 入 时 钟 频 率 和 倍 频 系 数 都 是 可 通 过 I 2 C 和 SPI 总 线 编 程 设 置 的 DSPLL 闭 环 带 宽 为 可 数 字 编 程 的, 频 带 范 围 为 60Hz 到 8kHz, 在 此 范 围 内 抖 动 抑 制 的 性 能 可 得 到 优 化 供 电 电 压 有 1.8,2.5 和 3.3V, Si5368 提 供 抖 动 抑 制 的 倍 频 功 能, 在 用 于 高 性 能 计 时 系 统 中, 其 为 理 想 的 选 择 请 查 看 7. 微 控 制 器 可 控 部 件 (Si5319,Si5324,Si5325,Si5326,Si5327,Si5367,Si5368,Si5369,Si5374, Si5375) 查 看 详 尽 信 息 Xtal or Refclock RATE[1:0] XB XA CKIN_1+ CKIN_1 CKIN_2+ CKIN_2 CKIN_3+ CKIN_3 CKIN_4+ CKIN_4 C1B C2B C3B INT_ALM C1A C2A CS0_C3A CS1_C4A LOL 2 2 2 2 N3_1 N3_2 N3_3 N3_4 f 3 Control DSPLL N2 FSYNC f x f OSC CKOUT_2 CKIN_3 CKIN_4 N1_HS FSYNC LOGIC/ ALIGN 0 1 NC1 NC2 NC3 NC4 NC5 3 1 0 1 0 1 0 1 0 1 0 2 2 2 2 2 BYPASS/DSBL2 CKOUT_1+ CKOUT_1 CKOUT_2+ CKOUT_2 DSBL2/BYPASS CKOUT_3+ CKOUT_3 DSBL34 CKOUT_4+ CKOUT_4 CKOUT_5+ CKOUT_5 DSBL5 VDD GND CMODE SDA_SDO SCL SDI A[2]/SS A[1:0] INC DEC FS_ALIGN RST 图 12. Si5368 抖 动 抑 制 时 钟 倍 频 器 框 图 28 Rev. 0.5

3.13. Si5369 Si53xx-RM Si5369 为 抖 动 抑 制 精 准 时 钟 倍 频 器, 适 用 于 要 求 抖 动 小 于 1ps 的 系 统 中 Si5369 接 受 四 路 频 率 范 围 为 2kHz 到 710MHz 的 输 入, 输 出 五 路 独 立 的 同 步 时 钟 信 号, 输 出 频 率 范 围 为 2kHz 到 945MHz, 选 择 频 率 可 达 1.4GHz 基 于 上 述 频 率 范 围, Si5369 实 际 可 通 过 倍 频 实 现 任 意 频 率 的 输 出 Si5369 的 输 入 时 钟 频 率 和 倍 频 系 数 都 是 可 通 过 I 2 C 和 SPI 总 线 编 程 设 置 的 DSPLL 闭 环 带 宽 为 数 字 可 编 程, 闭 环 频 带 最 小 值 为 4Hz 供 电 电 压 有 1.8,2.5 和 3.3V, Si5369 提 供 抖 动 抑 制 的 倍 频 功 能, 在 用 于 高 性 能 计 时 系 统 中, 其 为 理 想 的 选 择 请 查 看 7. 微 控 制 器 可 控 部 件 (Si5319,Si5324,Si5325,Si5326,Si5327,Si5367,Si5368,Si5369,Si5374,Si5375) 查 看 详 尽 信 息 Xtal or Refclock RATE[1:0] XB XA CKIN_1+ CKIN_1 CKIN_2+ CKIN_2 CKIN_3+ CKIN_3 CKIN_4+ CKIN_4 C1B C2B C3B INT_ALM C1A C2A CS0_C3A CS1_C4A LOL 2 2 2 2 N3_1 N3_2 N3_3 N3_4 f3 Control DSPLL N2 FSYNC fx fosc CKOUT_2 CKIN_3 CKIN_4 N1_HS FSYNC LOGIC/ ALIGN 1 0 NC1 NC2 NC3 NC4 NC5 3 1 0 1 0 1 0 1 0 1 0 2 2 2 2 2 BYPASS/DSBL2 CKOUT_1+ CKOUT_1 CKOUT_2+ CKOUT_2 DSBL2/BYPASS CKOUT_3+ CKOUT_3 DSBL34 CKOUT_4+ CKOUT_4 CKOUT_5+ CKOUT_5 DSBL5 VDD GND CMODE SDA_SDO SCL SDI A[2]/SS A[1:0] INC DEC FS_ALIGN RST 3.14. Si5374/75 与 Si5324/19 的 比 较 图 13. Si5369 抖 动 抑 制 时 钟 倍 频 器 原 理 框 图 大 致 看 来 Si5374 可 以 认 为 是 Si5324 的 升 级 版, 而 Si5375 则 可 看 做 是 Si5319 的 升 级 版 尽 管 如 此, 这 两 对 芯 片 的 性 能 仍 有 差 别, 具 体 情 况 如 下 所 述 : 1. Si5374/75 不 能 简 单 的 外 接 一 个 晶 片 作 为 震 荡 的 参 考, 其 需 要 外 接 一 个 单 端 或 者 查 分 的 晶 振 2. Si5374/75 仅 仅 支 持 I 2 C 作 为 串 口 调 试 口, 没 有 SPI 口 Si5374/75 没 有 I 2 C 地 址 引 脚 3. Si5374/75 在 CKIN1 和 CKIN2 无 输 入 信 号 时, 没 有 单 独 的 INT_CK1B 和 CK2B 引 脚 IRQ 引 脚 可 以 通 过 编 程 改 变 复 用 作 其 他 功 能 引 脚 4. 通 过 RATE_REG 寄 存 器 来 改 变 震 荡 频 率, 不 是 使 用 RATE 引 脚 设 置 5. Si5374/75 使 用 的 DSPLLsim 软 件 的 版 本 为 Si537xDSPLLsim 6. Si5374/75 不 支 持 3.3V 供 电 Rev. 0.5 29

3.15. Si5374 Si5374 是 高 集 成 度,4 个 PLL 抖 动 衰 减 精 准 时 钟 倍 频 器, 引 用 与 对 抖 动 要 求 小 于 1ps 的 系 统 中 每 个 DSPLL 时 钟 乘 法 器 几 首 两 路 频 率 范 围 从 2kHz 到 720MHz 的 输 入, 输 出 两 路 独 立 的 同 步 时 钟, 频 率 范 围 从 2kHz 到 808MHz 依 据 上 述 频 率 范 围, 实 际 上 DSPLL 可 以 倍 频 输 出 任 意 频 率 的 时 钟 在 异 步 运 行 下, 产 生 自 由 运 行 时 钟, Si5374 的 参 考 振 荡 器 可 以 做 为 4 个 DSPLL 的 源 Si5374 的 输 入 时 钟 频 率 计 倍 频 系 数 可 通 过 I 2 C 接 口 编 程 设 置 基 于 Silicon Laboratory 的 三 代 DSPLL 技 术, Si5374 可 以 在 高 集 成 度 环 境 下 合 成 输 出 任 意 频 率 抖 动 抑 制 时 钟, 摒 弃 了 对 外 接 VCXO 及 闭 环 滤 波 器 的 依 赖 每 个 DSPLL 闭 环 带 宽 是 数 字 可 编 程 的, 频 带 范 围 从 4Hz 到 525Hz, 在 此 范 围 内 抑 制 抖 动 性 能 可 得 到 优 化 供 电 电 压 为 1.8V 和 3.3V, 其 片 上 自 带 的 电 压 校 正 器 能 得 到 极 佳 的 电 源 抑 制 比 对 于 需 要 独 立 定 时 器 的 高 端 口 数 的 光 线 路 卡 应 用 领 域, Si5374 是 最 理 想 的 选 择 Input Stage PLL Bypass Synthesis Stage Output Stage CKIN1P_A CKIN1N_A CKIN2P_A CKIN2N_A Internal Osc N31 N32 Input Monitor Hitless Switch f3 DSPLL A N2 fosc NC1_HS PLL Bypass NC1 NC2 PLL Bypass CKOUT1P_A CKOUT1N_A CKOUT2P_A CKOUT2N_A PLL Bypass CKIN3P_B CKIN3N_B CKIN4P_B CKIN4N_B Internal Osc N31 N32 Input Monitor Hitless Switch f3 DSPLL B N2 fosc NC1_HS PLL Bypass NC1 NC2 PLL Bypass CKOUT3P_B CKOUT3N_B CKOUT4P_B CKOUT4N_B PLL Bypass CKIN5P_C CKIN5N_C CKIN6P_C CKIN6N_C Internal Osc N31 N32 Input Monitor Hitless Switch f3 DSPLL C N2 fosc NC1_HS PLL Bypass NC1 NC2 PLL Bypass CKOUT5P_C CKOUT5N_C CKOUT6P_C CKOUT6N_C PLL Bypass CKIN7P_D CKIN7N_D CKIN8P_D CKIN8N_D Internal Osc N31 N32 Input Monitor Hitless Switch f3 DSPLL D N2 fosc NC1_HS PLL Bypass NC1 NC2 PLL Bypass CKOUT7P_D CKOUT7N_D CKOUT8P_D CKOUT8N_D RSTL_q CS_q Status / Control High PSRR Voltage Regulator VDD_q GND SCL SDA LOL_q IRQ_q OSC_P/N Low Jitter XO or Clock 图 14. Si5374 功 能 框 图 30 Rev. 0.5

3.16. Si5375 Si53xx-RM Si5375 是 高 集 成 度,4 个 PLL 抖 动 衰 减 精 准 时 钟 倍 频 器, 引 用 与 对 抖 动 要 求 小 于 1ps 的 系 统 中 每 个 DSPLL 时 钟 乘 法 器 几 首 两 路 频 率 范 围 从 2kHz 到 720MHz 的 输 入, 输 出 两 路 独 立 的 同 步 时 钟, 频 率 范 围 从 2kHz 到 808MHz 依 据 上 述 频 率 范 围, 实 际 上 DSPLL 可 以 倍 频 输 出 任 意 频 率 的 时 钟 在 异 步 运 行 下, 产 生 自 由 运 行 时 钟, Si5374 的 参 考 振 荡 器 可 以 做 为 4 个 DSPLL 的 源 Si5375 的 输 入 时 钟 频 率 计 倍 频 系 数 可 通 过 I 2 C 接 口 编 程 设 置 基 于 Silicon Laboratory 的 三 代 DSPLL 技 术, Si5375 可 以 在 高 集 成 度 环 境 下 合 成 输 出 任 意 频 率 抖 动 抑 制 时 钟, 摒 弃 了 对 外 接 VCXO 及 闭 环 滤 波 器 的 依 赖 每 个 DSPLL 闭 环 带 宽 是 数 字 可 编 程 的, 频 带 范 围 从 60Hz 到 8kHz, 在 此 范 围 内 抑 制 抖 动 性 能 可 得 到 优 化 供 电 电 压 为 1.8V 和 3.3V, 其 片 上 自 带 的 电 压 校 正 器 能 得 到 极 佳 的 电 源 抑 制 比 对 于 需 要 独 立 定 时 器 的 高 端 口 数 的 光 线 路 卡 应 用 领 域, Si5375 是 最 理 想 的 选 择 Input Stage PLL Bypass Synthesis Stage Output Stage CKIN1P_A CKIN1N_A N31 N32 Input Monitor f 3 DSPLL A f OSC NC1_HS PLL Bypass NC1 CKOUT1P_A CKOUT1N_A N2 PLL Bypass CKIN1P_B CKIN1N_B N31 N32 Input Monitor f 3 DSPLL B f OSC NC1_HS PLL Bypass NC1 CKOUT1P_B CKOUT1N_B N2 PLL Bypass CKIN1P_C CKIN1N_C N31 N32 Input Monitor f 3 DSPLL C f OSC NC1_HS PLL Bypass NC1 CKOUT1P_C CKOUT1N_C N2 PLL Bypass CKIN1P_D CKIN1N_D N31 N32 Input Monitor f 3 DSPLL D f OSC NC1_HS PLL Bypass NC1 CKOUT1P_D CKOUT1N_D N2 RSTL_q CS_q Status / Control High PSRR Voltage Regulator VDD_q GND SCL SDA LOL_q IRQ_q OSC_P/N Low Jitter XO or Clock 图 15. Si5375 功 能 框 图 Rev. 0.5 31

4. 芯 片 描 述 下 表 为 了 简 化 设 备 选 择 的 过 程 下 述 每 个 设 备 各 自 的 用 户 手 册 的 优 先 级 要 高 于 本 册 关 于 各 个 芯 片 的 详 尽 数 据, 在 此 处 没 有 进 行 描 述 表 3. 建 议 的 工 作 环 境 1 参 数 符 号 测 试 环 境 Si5316 Si5322 Si5324 Si5325 Si5365 Si5366 Si5367 Si5368 最 小 值 典 型 值 最 大 值 单 位 工 作 环 境 T A 40 25 85 ºC 正 常 工 作 电 压 V DD 3.3 V 正 常 Note 2 Note 2 Note 2 Note 2 2.97 3.3 3.63 V 2.5 V 正 常 2.25 2.5 2.75 V 1.8 V 正 常 1.71 1.8 1.89 V 备 注 : 1. 表 中 的 最 大 最 小 值, 值 的 是 再 推 荐 的 环 境 下 得 到, 典 型 值 在 正 常 电 压 值 及 25 摄 氏 度 环 境 下 得 到 2. 在 6.7.1 和 8.2.1 节 中 介 绍 TQFP 封 转 的 设 备 在 3.3V 电 压 下 输 出 的 限 制 条 件 SIGNAL + Differential I/Os V ICM, V OCM SIGNAL V V ISE, V OSE Single-Ended Peak-to-Peak Voltage (SIGNAL +) (SIGNAL ) V ID,V OD Differential Peak-to-Peak Voltage V ICM, V OCM t SIGNAL + SIGNAL V ID = (SIGNAL+) (SIGNAL ) 图 16. 差 分 电 压 特 性 CKIN, CKOUT 80% 20% t F t R 图 17. 上 升 / 下 降 时 间 32 Rev. 0.5

表 4. 直 流 特 性 参 数 标 示 测 试 环 境 Si5316 Si5322 Si5324 Si5325 Si5365 Si5366 Si5367 Si5368 最 小 值 典 型 值 最 大 值 单 位 供 电 电 流 ( 独 立 于 电 压 ) I DD LVPECL 622.08MHz 输 出, 所 有 CKOUT 使 能 251 279 ma 394 435 ma LVPECL 622.08MHz 输 出, 单 路 CKOUT 使 能 217 243 ma 253 284 ma CMOS 19.44MHz 输 出, 所 有 CKOUT 使 能 204 234 ma 278 321 ma CMOS Format 19.44 MHz Out Only 1 CKOUT Enabled 194 220 ma 229 261 ma 禁 用 模 式 165 ma CKIN_n 输 入 引 脚 常 用 模 式 输 入 电 压 ( 输 入 门 限 电 压 ) V ICM 1 1.8 V ± 10% 0.9 1.4 V 2.5 V ± 10% 1.0 1.7 3.3 V ± 10% 1.1 1.95 输 入 电 阻 CKN RIN 单 端 输 入 20 40 60 k 单 端 输 入 电 压 摆 动 V ISE f CKIN < 212.5 MHz 参 照 图 16. f CKIN >212.5MHz 参 照 图 16. 差 分 输 入 电 压 摆 动 V ID f CKIN < 212.5 MHz 参 照 图 16. f CKIN >212.5MHz 参 照 图 16. 0.2 V PP 0.25 V PP 0.2 V PP 0.25 V PP 备 注 : 1. 参 考 6.7.1 节 和 8.2.1 节 内 容 获 得 TQFP 形 式 设 备 在 3.3V 时 输 出 限 制 2. 这 是 3L 接 受 外 部 驱 动 输 入 时 的 泄 漏 量, 请 参 阅 图 55 3. 不 允 许 有 过 低 或 过 冲 现 象 Rev. 0.5 33

表 4. 直 流 特 性 参 数 标 示 测 试 环 境 Si5316 Si5322 Si5324 Si5325 Si5365 Si5366 Si5367 Si5368 最 小 值 典 型 值 最 大 值 单 位 输 出 时 钟 (CLOUTn- 查 阅 8.2. 输 出 时 钟 驱 动 器 为 LVPECL/CML/LVDS/CMOS 配 置 输 出 时 钟 驱 动 ) 通 用 模 式 V OCM LVPECL 100 l 线 间 负 载 差 分 输 出 摆 动 V OD LVPECL 100 l 线 1 间 负 载 单 端 输 出 摆 动 V SE LVPECL 100 线 1 间 负 载 差 分 输 出 电 压 CKO VD CML 100 线 间 负 载 通 用 模 式 输 出 电 压 CKO VCM CML 100 线 间 负 载 差 分 输 出 电 压 CKO VD LVDS 100 线 间 负 载 Low swing LVDS 100 线 间 负 载 通 用 模 式 输 出 电 压 CKO VCM LVDS 100 load line-to-line 差 分 输 出 阻 抗 CKO RD CML, LVPECL, LVDS, Disabled, Sleep 输 出 最 低 电 压 输 出 最 高 电 压 CKO VOLL H CKO VOHL H V DD 1.42 V DD 1.25 1.1 1.9 V PP 0.5 0.93 V PP 350 425 500 mv PP V DD.36 V V 500 700 900 mv PP 350 425 500 mv PP 1.125 1.2 1.275 V 170 200 230 CMOS 0.4 V V DD = 1.71 V CMOS 备 注 : 1. 参 考 6.7.1 节 和 8.2.1 节 内 容 获 得 TQFP 形 式 设 备 在 3.3V 时 输 出 限 制 2. 这 是 3L 接 受 外 部 驱 动 输 入 时 的 泄 漏 量, 请 参 阅 图 55 3. 不 允 许 有 过 低 或 过 冲 现 象 0.8 x V DD V 34 Rev. 0.5

表 4. 直 流 特 性 参 数 标 示 测 试 环 境 Si5316 Si5322 Si5324 Si5325 Si5365 Si5366 Si5367 Si5368 最 小 值 典 型 值 最 大 值 单 位 输 出 驱 动 电 流 (CMOS 驱 动 使 CKO VOL 输 出 低 电 平 或 CKO VOL 输 出 高 电 平 CKOUT+ 和 CKOUT- 外 部 短 接 ) CKO IO CMOS 驱 动 使 CKO VOL 输 出 低 电 平 或 CKO VOL 输 出 高 电 平 V DD =1.8V ICMOS[1:0] = 11 7.5 ma ICMOS[1:0] = 10 5.5 ma ICMOS[1:0] = 01 3.5 ma ICMOS[1:0] = 00 1.75 ma V DD =3.3V 32 ma ICMOS[1:0] = 11 32 ma ICMOS[1:0] = 10 24 ma ICMOS[1:0] = 01 16 ma ICMOS[1:0] = 00 8 ma 双 电 平 LVCMOS 输 入 引 脚 输 入 低 电 压 V IL V DD =1.71V 0.5 V V DD =2.25V 0.7 V V DD =2.97V 0.8 V 输 入 高 电 压 V IH V DD =1.89V 1.4 V V DD =2.25V 1.8 V V DD =3.63V 2.5 V 3 电 平 输 入 引 脚 输 入 低 电 平 V ILL 0.15 x V DD 输 入 中 值 电 平 V IMM 0.45 x V DD 0.55 x V DD 输 入 高 电 平 V IHH 0.85 x V DD V 输 入 低 电 流 I ILL 如 下 说 明 2 20 µa 输 入 中 值 电 流 I IMM 查 看 说 明 2 2 2 µa 输 入 最 大 电 流 I IHH 查 看 说 明 2 20 µa LVCMOS 输 出 引 脚 备 注 : 1. 参 考 6.7.1 节 和 8.2.1 节 内 容 获 得 TQFP 形 式 设 备 在 3.3V 时 输 出 限 制 2. 这 是 3L 接 受 外 部 驱 动 输 入 时 的 泄 漏 量, 请 参 阅 图 55 3. 不 允 许 有 过 低 或 过 冲 现 象 V V Rev. 0.5 35

表 4. 直 流 特 性 参 数 标 示 测 试 环 境 输 出 低 电 平 V OL I O =2mA V DD =1.62V I O =2mA V DD =2.97V 输 出 高 电 平 V OH I O = 2mA V DD =1.62V I O = 2mA V DD =2.97V 0.4 V 0.4 V V DD 0.4 V DD 0.4 V V 三 态 漏 电 流 I OZ RST =0 100 100 µa 备 注 : 1. 参 考 6.7.1 节 和 8.2.1 节 内 容 获 得 TQFP 形 式 设 备 在 3.3V 时 输 出 限 制 2. 这 是 3L 接 受 外 部 驱 动 输 入 时 的 泄 漏 量, 请 参 阅 图 55 3. 不 允 许 有 过 低 或 过 冲 现 象 Si5316 Si5322 Si5324 Si5325 Si5365 Si5366 Si5367 Si5368 最 小 值 典 型 值 最 大 值 单 位 36 Rev. 0.5

表 5. DC 特 性 微 处 理 器 设 备 (Si5324,Si5325,Si5367,Si5368) 参 数 标 示 测 试 环 境 最 小 值 典 型 值 I 2 C 总 线 (SDA, SCL) 最 大 值 单 位 输 入 电 压 低 电 平 V ILI2C 0.25 x V DD V 输 入 电 压 高 电 平 V IHI2C 0.7 x V DD V DD V 输 入 电 流 I II2C VIN = 0.1 x V DD to 0.9 x V DD 10 10 µa 施 密 特 触 发 器 输 入 电 压 回 线 V HYSI2C V DD = 1.8 V 0.1 x V DD V 输 出 电 压 低 电 平 V OHI2C V DD =1.8V IO = 3 ma V DD = 2.5 or 3.3 V 0.05 x V DD V V DD = 2.5 or 3.3 V IO = 3 ma 0.2 x V DD V 0.4 V 表 6. SPI 规 范 (Si5324,Si5325,Si5367,Si5368) 参 数 标 示 测 试 环 境 最 小 值 典 型 值 最 大 值 单 位 占 空 比, SCLK t DC SCLK = 10 MHz 40 60 % 时 钟 周 期, SCLK t c 100 ns 上 升 时 间, SCLK t r 20 80% 25 ns 下 降 时 间, SCLK t f 20 80% 25 ns 低 电 平 时 间, SCLK t lsc 20 20% 30 ns 高 电 平 时 间, SCLK t hsc 80 80% 30 ns 延 迟 时 间,SCLK 下 降 到 SDO 有 效 t d1 25 ns 延 迟 时 间,SCLK 下 降 到 SDO 跳 变 t d2 25 ns 延 迟 时 间,SS 上 升 到 SDO 变 为 高 阻 态 t d3 25 ns 建 立 时 间,SS 到 SCLK 下 降 沿 t su1 25 ns 保 持 时 间,SS 到 SCLK 上 升 沿 t h1 20 ns 建 立 时 间,SDI 到 SCLK 上 升 沿 t su2 25 ns 保 持 时 间,SDI 到 SCLK 上 升 沿 t h2 20 ns 对 从 机 进 行 选 择 的 延 迟 时 间 t cs 25 ns 说 明 : 若 无 特 殊 说 明, 所 有 的 定 时 点 采 用 的 是 波 形 电 压 值 的 50% 处, 输 入 测 试 电 平 VIN=V DD -4V,VIL=0.4V Rev. 0.5 37

t r t c t f SCLK t lsc t hsc SS SDI t su1 t su2 t h2 t cs t h1 t d1 td2 t d3 SDO 图 18. SPI 时 序 图 表 7. DC 特 性 窄 带 芯 片 (Si5316,Si5319,Si5323,Si5366,Si5368) 参 数 标 示 测 试 环 境 最 小 值 典 型 值 最 大 值 单 位 单 端 参 考 时 钟 输 入 引 脚 XA(XB 跳 接 到 地 ) 输 入 阻 抗 XA RIN (RATE[1:0] = LM, ML, MH, or HM) 10 k 输 入 电 平 限 制 XA VIN 0 1.2 V 输 入 电 平 摆 动 XA VPP 0.5 1.2 V PP 差 分 参 考 时 钟 输 入 引 脚 (XA/XB) 差 分 输 入 电 平 限 制 XA/XB VIN (RATE[1:0] = LM, ML, MH, or HM) 0 1.2 V 输 入 电 压 摆 动 XA VPP /XB VPP 0.5 2.4 V PP 38 Rev. 0.5

CLKIN_2 和 CLKIN_4 为 此 例 程 中 的 输 入 时 钟 及 帧 同 步 对 图 19. 帧 同 步 时 钟 Rev. 0.5 39

表 8.AC 特 性 所 有 设 备 参 数 标 示 测 试 环 境 输 入 频 率 CKIN_n 输 入 引 脚 输 入 占 空 比 ( 最 小 脉 冲 宽 度 ) CKN F CKN DC 当 被 用 作 帧 同 步 输 入 时 以 较 大 者 为 准 ( 例 如,40%/60% 限 制 仅 采 用 较 高 频 率 时 钟 ) Si5316 Si5322 Si5324 Si5325 Si5365 Si5366 Si5367 Si5368 最 小 值 典 型 值 最 大 值 单 位 19.38 710 MHz 19.43 707.35 MHz 0.002 707.35 MHz 10 710 MHz 0.008 MHz 2 512 khz 40 60 % 2 ns 输 入 容 值 CKN CIN 3 pf 输 入 时 钟 上 升 / 下 降 时 间 CKN TRF 20 80% 查 阅 图 17 11 ns CKOUT_n 输 出 引 脚 ( 速 度 等 级 限 制, 请 参 看 单 独 的 数 据 表 ) 输 出 频 率 ( 输 出 不 19.38 710 MHz 可 配 置 成 CMOS 或 19.43 1049 MHz 三 态 模 式 ) 0.008 1049 MHz CK OF 10 945 MHz 0.002 945 MHz 970 1134 MHz 1.213 1.4 GHz CMOS 模 式 最 大 输 出 CKO FMC 212.5 MHz 频 率 622.08MHz 输 出 上 升 / 下 降 时 间 ( 占 空 比 20-80%) CKO TRF 输 出 不 可 配 置 成 CMOS 格 式, 查 阅 图 17 230 350 ps 212.5MHz 输 出 上 升 / 下 降 时 间 ( 占 空 比 20-80%) CKO TRF CMOS 输 出 V DD = 1.62 Cload = 5 pf CMOS 输 出 V DD = 2.97 Cload = 5 pf 不 确 定 占 空 比 CKO DC 占 空 比 为 50% 时, 线 间 阻 抗 100 ( 非 CMOS 模 式 )) 8 ns 2 ns ±40 ps LVCMOS 引 脚 输 入 电 容 C in 3 pf 复 位 脉 冲 最 小 宽 度 t RSTMN 1 µs 40 Rev. 0.5

表 8.AC 特 性 所 有 设 备 参 数 标 示 测 试 环 境 复 位 到 微 处 理 器 接 入 准 备 时 间 Si5316 Si5322 Si5324 Si5325 Si5365 Si5366 Si5367 Si5368 最 小 值 典 型 值 最 大 值 单 位 t READY 10 ms LVCMOS 输 出 引 脚 LOSn 出 发 窗 口 LOS TRIG 从 上 个 CKIN_n 到 内 部 检 测 到 LOSn 信 号 从 上 个 CKIN_n 到 内 部 检 测 到 LOSn 信 号 N3 1 100 x N3 0.8 x N3 570 x N3 T CKIN 4.5 x N3 T CKIN LOS 清 除 后 LOL 的 清 除 时 间 t CLRLOL 从 上 个 CKIN_n 到 内 部 检 测 到 LOSn 信 号 N3=1 LOS 下 降 沿 到 LOL 下 降 沿 在 假 设 Fold=Fnew 下, 稳 定 的 XA/XB 参 考 250 ns 4.5 T CKIN 10 ms Rev. 0.5 41

表 8.AC 特 性 所 有 设 备 参 数 标 示 测 试 环 境 设 备 的 偏 差 输 出 时 钟 偏 差, 参 看 7.7.4 t SKEW CKOUT_n 上 升 沿 到 CKOUT_m,CKOUT_n 和 CKOUT_m 有 相 同 的 频 率 和 信 号 格 式 PHASE OFFSET=0 SQICAL=1 CKOUT_ALWAYS_ON=1 100 ps 分 辨 率 的 粗 略 调 整 t PHRES 使 用 CKAT[7:0] 寄 存 1/F VCO ps 器 使 用 INC/DEC 引 脚 1/F VCO ps 粗 略 的 调 整 范 围 t PHSRNG 使 用 CKAT[7:0] 寄 存 + 器 使 用 INC/DEC 引 脚 + s 分 辨 率 的 精 确 调 整 t FPHSRES 使 用 FLAT[14:0] 寄 存 器 精 确 的 范 围 调 整 t FPHSRNG 使 用 FLAT[14:0] 寄 存 器 相 位 偏 移 的 分 辨 率 t OFSTRES 使 用 PHASEOFFSETn[7:0] 寄 存 器 相 位 偏 移 范 围 t OFSTRNG 使 用 PHASEOFFSETn[7:0] 寄 存 器 PLL 性 能 锁 定 时 间 t LOCKHW 有 效 的 CKIN RST 上 升 沿 到 LOL 下 降 沿 ; BW=100Hz 9 ps 110 110 ps N1_HS/ f VCO 128 x t OFST- RES 127 x t OFST- RES 1.2 sec 引 脚 或 寄 存 器 复 位 t READY 10 ms 到 微 处 理 器 访 问 就 绪 时 间 复 位 到 第 一 个 t START 有 效 稳 定 的 CKIN 时 钟 1.2 sec CKOUT 的 上 升 沿 复 位 的 最 小 脉 冲 t RSTMIN 1 µs 锁 定 时 间 t LOCKMP ICAL 的 开 始 到 LOL 下 35 1000 ms 降 沿, 最 低 的 BW 设 定 闭 环 抖 动 峰 值 J PK 0.05 0.1 db 温 度 变 化 对 相 位 输 出 的 影 响 t TEMP 温 度 在 -40 到 +85 度 间 最 大 相 位 变 化 Si5316 Si5322 Si5324 Si5325 Si5365 Si5366 Si5367 Si5368 最 小 值 典 型 值 最 大 值 单 位 300 500 ps 抖 动 容 忍 度 J TOL 查 阅 49 页 5.2.3 抖 动 容 忍. 相 位 噪 声 fout = 622.08 MHz CKO PN 1kHz 偏 置 106 87 dbc/hz 10 khz 偏 置 121 100 dbc/hz 42 Rev. 0.5

表 8.AC 特 性 所 有 设 备 参 数 标 示 测 试 环 境 谐 波 噪 声 SP SUBH 100 khz 偏 置 132 110 dbc/hz 1MHz 偏 置 132 125 dbc/hz 88 76 dbc 100kHz 偏 置 下 的 相 位 噪 声 Si5316 Si5322 Si5324 Si5325 Si5365 Si5366 Si5367 Si5368 最 小 值 典 型 值 最 大 值 单 位 伪 噪 声 SP SPUR 93 70 dbc Rev. 0.5 43

表 9. Jitter Generation (Si5316, Si5324, Si5366, Si5368) 参 数 标 示 1,2,3,4,5 测 试 环 境 最 小 值 测 量 滤 波 器 DSPLL 带 宽 2 (MHz) 典 型 值 最 大 值 GR-253 规 范 单 位 抖 动 发 生 器 OC-192 抖 动 发 生 器 OC-48 J GEN J GEN 0.02 80 120 Hz 4.2 6.2 30 ps pp/0.3 UIpp ps PP.27.42 N/A ps rms 4 80 120 Hz 3.7 6.4 10 ps pp/0.1 UIpp ps PP.14.31 N/A ps rms 0.05 80 120 Hz 4.4 6.9 10 ps pp/0.1 UIpp ps PP.26.41 1.0 ps rms (0.01 UI rms ps rms 0.012 20 120 Hz 3.5 5.4 40.2 ps pp/ (0.1 UIpp) ps PP.27.41 4.02 ps rms (0.01 UI rms ps rms 备 注 : 1. 测 试 环 境 :: f IN = f OUT = 622.08 MHz, LVPECL 输 入 时 钟 :1.19Vppd, 上 升 / 下 降 时 间 为 0.5ns(20-80%),LVPECL 输 出 时 钟 2. BWSEL [1:0] 进 行 闭 环 带 宽 设 置, 在 引 脚 描 述 章 节 中 提 到 3. XA/XB 输 入 为 114.283MHz 第 三 代 OT 晶 振 4. V DD = 2.5 V 5. T A = 85 C 表 10. 抖 动 发 生 器 (Si5322,Si5325,Si5365,Si5367) 参 数 标 示 测 试 环 境 1,2 最 小 值 典 型 值 最 大 值 单 位 测 量 滤 波 器 (MHz) DSPLL 带 宽 (khz) 抖 动 发 生 器 OC-192 J GEN 0.02 80 1096.49 ps rms 4 80 1096.23 ps rms 0.05 80 1096.47 ps rms 抖 动 发 生 器 OC-48 J GEN 0.012 20 1096.48 ps rms 备 注 : 1. 测 试 环 境 :f IN = f OUT = 622.08 MHz, LVPECL 输 入 时 钟 :1.19Vppd, 上 升 / 下 降 时 间 为 0.5ns(20-80%),LVPECL 输 出 时 钟 2. BWSEL[1:0] 进 行 闭 环 带 宽 设 置, 在 引 脚 描 述 章 节 中 提 到 44 Rev. 0.5

表 11. 温 度 特 性 参 数 标 示 测 试 环 境 设 备 名 称 值 单 位 热 敏 电 阻 测 试 环 境 温 度 JA 静 止 空 气 Si5316, Si5319, Si5322, Si5323, Si5324, Si5325 32 ºC/W Si5365, Si5366, Si5367, Si5368 热 敏 电 阻 测 试 设 备 内 部 温 度 JC 静 止 空 气 Si5316, Si5319, Si5322, Si5323, Si5324, Si5325 40 ºC/W 14 ºC/W Rev. 0.5 45

5. DSPLL ( 所 有 设 备 ) 在 任 意 频 率 精 准 时 钟 系 列 产 品 中 都 包 含 已 个 锁 相 环 (PLL), 其 采 用 了 Silicon Laboratories 的 第 三 代 DSPLL 技 术 来 消 除 抖 动 和 造 成, 外 接 VCXO 和 闭 环 滤 波 器 则 用 于 分 离 的 锁 相 环 中 DSPLL 的 实 现 是 采 用 数 字 信 号 处 理 芯 片 (DSP) 算 法 来 取 代 分 离 锁 相 环 中 的 的 闭 环 滤 波 器 由 于 不 需 要 外 接 的 PLL 期 间, 因 而 对 板 级 噪 声 源 的 敏 感 度 降 到 了 最 低 该 数 字 技 术 提 高 了 较 高 的 稳 定 性, 增 加 了 温 度 和 电 压 变 化 操 作 的 一 致 性 DSPLL 的 框 图 如 下 图 20 所 示 该 算 法 部 不 断 处 理 相 位 检 测 器 的 错 误, 并 且 产 生 一 个 数 字 频 率 控 制 字 M 来 控 制 数 字 控 制 振 荡 器 (DCO) 的 频 率 用 于 窄 带 应 用 的 芯 片 (Si5316,Si5319,Si5323,Si5324,Si5326,Si5327,Si5366,Si5368 及 Si5369) 通 过 使 用 外 置 的 抖 动 参 考 时 钟 和 抖 动 抑 制 器 提 供 超 低 抖 动 时 钟 发 生 器 为 了 同 样 满 足 宽 带 应 用 (Si5322,Si5325,Si5365,Si5367), 基 本 的 低 抖 动 时 钟 倍 频 器 是 必 备 的 DSPLL f IN Phase Detector Digital Loop Filter M Digital DCO Fvco f OUT 图 20. 任 意 频 率 精 准 时 钟 倍 频 器 的 DSPLL 框 图 46 Rev. 0.5

5.1. 时 钟 倍 频 器 设 备 中 的 基 本 部 件 为 下 图 21 中 的 时 钟 倍 频 器 电 路 拥 有 一 系 列 的 驱 动 和 倍 频 器, 对 于 任 意 固 定 频 率 的 输 入, 都 可 得 到 需 要 的 输 出 对 于 应 用 于 典 型 的 电 信 和 数 据 通 信 中, 硬 件 可 控 的 芯 片 (Si5216,Si5322,Si5323,Si5365,Si5366), 可 以 根 据 引 脚 设 置 来 实 现 可 靠 的 控 制 微 控 制 器 可 控 芯 片 (Si5319,Si5324,Si5325,Si5326,Si5327,Si5367,Si5368,Si6369) 提 供 一 系 列 可 编 程 时 钟 倍 频 器 可 以 帮 助 用 户 针 对 固 定 输 入 频 率 找 到 确 定 的 倍 频 系 数,Silicon Laboratories 提 供 基 于 PC 的 软 件 (DSPLLsim), 它 可 以 自 动 计 算 出 配 置 数 据 当 多 个 分 频 器 联 合 产 生 相 同 频 率 的 输 出 时, 可 以 通 过 软 件 会 为 分 频 器 产 生 一 个 推 荐 的 设 置, 来 减 少 相 位 噪 声 和 功 率 消 耗 DSPLL Fin Divide By N3 f 3 Phase Detector Digital Loop Filter Digital DCO f VCO Divide By NC1 Fout Divide By N2 f OUT = (Fin/N3) x N2/NC1 f vco = (Fin/N3) x N2 图 21. 时 钟 倍 频 器 电 路 Rev. 0.5 47

5.2. 锁 相 环 (PLL) 性 能 任 意 频 率 精 准 时 钟 系 列 的 产 品, 都 提 供 极 低 的 抖 动 发 生 器, 控 制 精 确 的 抖 动 转 移 功 能, 以 及 较 高 的 抖 动 容 忍 性 能 如 要 获 得 闭 环 带 宽 以 及 其 对 抖 动 抑 制 的 影 响, 请 查 阅 附 录 11 抖 动 抑 制 及 闭 环 带 宽 5.2.1. 抖 动 发 生 器 抖 动 发 生 器 的 定 义, 其 实 就 是 设 备 输 入 无 抖 动 抑 制 的 时 钟 信 号 在 输 出 端 产 生 的 所 有 抖 动 的 总 和, 这 些 抖 动 输 出 定 义 为 抖 动 发 生 器 设 备 的 抖 动 的 产 生 源 为 VCO 及 其 他 PLL 器 件 抖 动 发 生 器 是 PLL 带 宽 设 置 的 一 项 功 能 更 高 的 闭 环 带 宽 设 置 会 产 生 更 低 的 抖 动, 但 是 可 能 引 起 输 入 时 钟 信 号 抖 动 抑 制 功 能 的 降 低 5.2.2. 抖 动 转 移 抖 动 转 移 是 指 在 特 定 的 抖 动 频 率 下, 输 出 信 号 抖 动 与 输 入 信 号 抖 动 的 比 值 抖 动 转 移 特 性 用 来 定 义 输 入 信 号 传 递 给 输 出 信 号 抖 动 的 总 和 DSPLL 技 术 用 于 任 意 频 率 精 准 时 钟 设 备, 可 以 提 供 严 格 控 制 的 抖 动 传 输 曲 线, 因 为 PLL 增 益 参 数 主 要 由 数 字 电 路 决 定, 不 依 赖 于 电 压 值, 处 理 方 式 以 及 温 度 等 参 数 在 系 统 应 用 中, 一 个 优 质 的 抖 动 控 制 传 输 曲 线 可 以 使 板 间 传 输 的 信 号 抖 动 变 化 最 小, 并 且 为 系 统 级 提 供 更 为 抑 制 的 抖 动 特 性 抖 动 转 移 特 性 是 闭 环 带 宽 的 设 置 功 能 越 窄 的 带 宽 会 有 更 好 的 输 入 时 钟 抖 动 衰 减, 但 是 可 能 会 导 致 更 高 的 抖 动 产 生 第 一 段 任 意 频 率 精 准 时 钟 系 列 产 品 概 述, 其 中 包 括 了 抖 动 带 宽 和 峰 值 对 于 性 能 的 影 响 下 图 22 为 抖 动 传 输 曲 线 Jitter Transfer Jitter Out 20 x LOG( Jitter In ) 0 db Peaking 20 db/dec. BW 图 22. PLL 抖 动 传 输 特 性 f Jitter 48 Rev. 0.5

5.2.3. 抖 动 容 限 抖 动 容 限 为 在 DSPLL 失 锁 前, 输 入 时 钟 信 号 中 正 弦 规 律 抖 动 的 最 大 峰 峰 值 抖 动 容 限 是 抖 动 频 率 的 功 能, 更 低 的 输 入 抖 动 频 率 需 要 提 高 抖 动 容 限 DSPLL 的 抖 动 容 限 是 闭 环 窄 带 设 置 的 功 能 下 图 23 描 述 的 是 抖 动 容 限 与 输 入 抖 动 频 率 间 关 系 的 曲 线 对 于 如 上 闭 环 带 宽 的 抖 动 频 率, 容 限 值 是 一 个 为 A j0 的 常 量 在 PLL 带 宽 的 开 始, 也 就 是 较 低 抖 动 频 率 范 围, 容 限 值 以 20dB/ 十 单 位 的 斜 率 增 长 Input Jitter Amplitude 20 db/dec. Excessive Input Jitter Range A j0 BW/100 BW/10 BW f Jitter In 图 23. 抖 动 容 限 曲 线 高 频 率 抖 动 容 限 可 以 标 示 为 PLL 闭 环 带 宽 的 功 能, 通 过 如 下 方 程 表 示 : 5000 A j0 = ------------ ns pk-pk BW 例 如, 当 f in = 155.52 MHz, f out = 622.08 MHz, 闭 环 带 宽 (BW) 为 100Hz 时 的 抖 动 容 限 为 : 5000 A j0 = ------------ = 50 ns pk-pk 100 Rev. 0.5 49

6. 引 脚 控 制 部 件 (Si5316,Si5322,Si5323,Si5365,Si5366) 本 节 介 绍 引 脚 可 控 的 高 性 能 时 钟 倍 频 器 大 部 分 控 制 输 入 主 要 有 三 个 电 平 : 高 电 平, 低 电 平 和 中 值 电 平 高 电 平 及 低 电 平 是 标 准 电 压 值 有 供 电 电 源 决 定 :V DD 和 接 地 如 果 输 入 引 脚 悬 空, 则 名 义 上 为 V DD 的 一 半 那 么 实 际 上 对 于 这 些 引 脚 的 控 制 电 平 其 实 有 三 种 在 表 12 中 表 示 应 用 范 围 以 及 对 应 的 I/O 脚 的 选 用 表 12. Si5316, Si5322, Si5323, Si5365 及 Si5366 关 键 参 数 Si5316 Si5322 Si5323 Si5365 Si5366 SONET 频 率 DATACOM 频 率 DATACOM/SONET 互 联 网 络 输 入 时 钟 之 间 的 固 定 比 率 频 率 可 调 方 案 输 入 数 量 2 2 2 4 4 输 出 数 量 1 2 2 5 5 抖 动 抑 制 6.1. 时 钟 倍 频 器 (Si5316, Si5322, Si5323, Si5365, Si5366) 通 过 设 置 tri-level FRQSEL[3:0] 引 脚, 这 些 设 备 为 标 准 SONET 和 数 据 通 讯 提 供 一 个 广 泛 的 频 率 动 态 调 整 范 围, 包 括 从 简 单 的 整 数 倍 倍 频 到 分 数 倍 倍 频 设 置 的 编 解 码 方 式 6.1.1. 时 钟 倍 频 器 (Si5316) 该 设 备 接 收 频 率 范 围 为 19,39,78,155,311 或 622MHz 的 双 时 钟 输 入, 并 产 生 一 个 相 同 频 率 抖 动 消 除 的 输 出 时 钟 信 号 频 率 范 围 通 过 FRQSEL[1:0] 引 脚 设 置, 如 下 表 13 所 示 表 13. 频 率 设 置 FRQSEL[1:0] 输 出 时 钟 频 率 (MHz) LL 19.38 22.28 LM 38.75 44.56 LH 77.50 89.13 ML 155.00 178.25 MM 310.00 356.50 MH 620.00 710.00 50 Rev. 0.5

Si5316 可 以 接 收 与 CKIN2 输 入 频 率 不 同 的 CKIN1 的 一 路 输 入, 该 路 输 入 时 钟 的 频 率 可 以 是 另 外 一 路 时 钟 频 率 的 1 倍, 4 倍 或 者 32 倍 输 出 时 钟 频 率 通 常 等 于 两 路 输 入 时 钟 频 率 较 低 的 那 个, 并 且 可 以 通 过 设 置 FRQSEL[1:0] 引 脚 来 进 行 设 置 每 个 输 入 时 钟 所 使 用 的 频 率 都 是 经 过 如 表 1 所 示 的 预 定 表 分 频 器 分 频 过 的 信 号 预 定 表 分 频 器 必 须 通 过 FRQSEL[1:0] 引 脚 来 设 置, 知 道 使 f3_1 及 f3_2 的 频 率 相 同 输 入 时 钟 废 品 器 是 通 过 CK1DIV 和 CK2DIV 两 个 引 脚 控 制 的, 如 下 表 14 所 示 CKnDIV 引 脚 电 平 表 14. 输 入 分 频 器 设 置 N3n 输 入 分 频 器 L 1 M 4 H 32 表 15. Si5316 带 宽 值 FRQSEL[1:0] 标 称 频 率 值 (MHz) LL LM LH ML MM MH BW[1:0] 19.44 MHz 38.88 MHz 77.76 MHz 155.52 MHz 311.04 MHz 622.08 MHz HM 100 Hz 100 Hz 100 Hz 100 Hz 100 Hz 100 Hz HL 210 Hz 210 Hz 200 Hz 200 Hz 200 Hz 200 Hz MH 410 Hz 410 Hz 400 Hz 400 Hz 400 Hz 400 Hz MM 1.7kHz 1.7kHz 1.6kHz 1.6kHz 1.6kHz 1.6kHz ML 7.0kHz 7.0kHz 6.8kHz 6.7kHz 6.7kHz 6.7kHz CKIN1 CKIN2 1, 4, 32 1, 4, 32 f 3 One-to-one frequency ratio DSPLL f 3 = F out F out 图 24. Si5316 分 频 倍 数 Rev. 0.5 51

6.1.2. 时 钟 倍 频 器 (Si5322, Si5323, Si5365, Si5366) 这 部 分 介 绍 频 率 可 调 的 解 决 方 案, 主 要 应 用 于 SONET,DATACOM 以 及 互 联 网 络 中 ( 表 16, 表 17 和 表 18 分 别 介 绍 ) CKINn 输 入 必 须 是 相 同 频 率, 如 表 中 所 描 述 的 输 出 频 率 相 同, 但 在 Si5365 和 Si5366 中,CKOUT3 和 CKOUT4 能 够 借 助 DIV34[1:0] 引 脚 进 一 步 进 行 分 频 处 理 下 面 为 表 16, 表 17 和 表 18 中 的 说 明 : 1. 所 有 描 述 的 条 目 都 是 Si5323 及 Si5366 的 特 性 只 有 标 注 在 WB 一 列 中 的 条 目 是 针 对 Si5322 和 Si5365 的 2. 表 中 所 列 出 的 CKOUTn 为 频 率 输 出 引 脚 对 于 Si5365 和 Si5366, 子 倍 频 器 输 出 CKOUT3 和 CKOUT4 是 通 过 DIV34[1:0] 两 个 引 脚 控 制 3. 倍 频 器 的 比 率 是 精 准 固 定 的, 但 是 输 出 频 率 值 是 可 调 4. 带 宽 的 设 置,f3 值 以 及 频 率 操 作 范 围, 可 通 过 DSPLLsim 软 件 实 现 5. 对 于 Si5366 令 CK_CONF=1,CKIN3 和 CKIN4 是 与 FS_OUT 有 着 相 同 频 率 表 16. SONET 时 钟 倍 频 器 设 置 (FRQTBL=L) 编 号 FRQSEL [3:0] WB f IN MHz 倍 频 因 子 标 准 输 出 f OUT MHz 所 有 设 备 f CKOUT5 (MHz) (CK_CONF = 0) 仅 Si5366 FS_OUT (MHz) (CK_CONF = 1) 0 LLLL 0.008 1 0.008 0.008 0.008 1 LLLM 2430 19.44 19.44 0.008 2 LLLH 4860 38.88 38.88 0.008 3 LLML 9720 77.76 77.76 0.008 4 LLMM 19440 155.52 155.52 0.008 5 LLMH 38880 311.04 311.04 0.008 6 LLHL 77760 622.08 622.08 0.008 7 LLHM 19.44 1 19.44 19.44 0.008 8 LLHH 2 38.88 38.88 0.008 9 LMLL 4 77.76 77.76 0.008 10 LMLM 8 155.52 155.52 0.008 11 LMLH 8 x (255/238) 166.63 166.63 NA 12 LMML 8 x (255/237) 167.33 167.33 NA 13 LMMM 8 x (255/236) 168.04 168.04 NA 14 LMMH 16 311.04 311.04 0.008 15 LMHL 32 622.08 622.08 0.008 16 LMHM 32 x (255/238) 666.51 666.51 NA 17 LMHH 32 x (255/237) 669.33 669.33 NA 18 LHLL 32 x (255/236) 672.16 672.16 NA 19 LHLM 48 933.12 933.12 0.008 20 LHLH 54 1049.76 1049.76 0.008 52 Rev. 0.5

编 号 FRQSEL [3:0] WB 表 16. SONET 时 钟 倍 频 器 设 置 (FRQTBL=L) (Continued) f IN MHz 倍 频 因 子 标 准 输 出 f OUT MHz 所 有 设 备 f CKOUT5 (MHz) (CK_CONF = 0) 仅 Si5366 FS_OUT (MHz) (CK_CONF = 1) 21 LHML 38.88 1 38.88 38.88 0.008 22 LHMM 2 77.76 77.76 0.008 23 LHMH 4 155.52 155.52 0.008 24 LHHL 16 622.08 622.08 0.008 25 LHHM 16 x (255/238) 666.51 666.51 NA 26 LHHH 16 x (255/237) 669.33 669.33 NA 27 MLLL 16 x (255/236) 672.16 672.16 NA 28 MLLM 77.76 1/4 19.44 19.44 0.008 29 MLLH 1/2 38.88 38.88 0.008 30 MLML 1 77.76 77.76 0.008 31 MLMM 2 155.52 155.52 0.008 32 MLMH 2 x (255/238) 166.63 166.63 NA 33 MLHL 2 x (255/237) 167.33 167.33 NA 34 MLHM 2 x (255/236) 168.04 168.04 NA 35 MLHH 4 311.04 311.04 0.008 36 MMLL 8 622.08 622.08 0.008 37 MMLM 8 x (255/238) 666.51 666.51 NA 38 MMLH 8 x (255/237) 669.33 669.33 NA 39 MMML 8 x (255/236) 672.16 672.16 NA Rev. 0.5 53

编 号 FRQSEL [3:0] WB 表 16. SONET 时 钟 倍 频 器 设 置 (FRQTBL=L) (Continued) f IN MHz 倍 频 因 子 标 准 输 出 f OUT MHz 所 有 设 备 f CKOUT5 (MHz) (CK_CONF = 0) 仅 Si5366 FS_OUT (MHz) (CK_CONF = 1) 40 MMMM 155.52 1/8 19.44 19.44 0.008 41 MMMH 1/4 38.88 38.88 0.008 42 MMHL 1/2 77.76 77.76 0.008 43 MMHM 1 155.52 155.52 0.008 44 MMHH 255/238 166.63 166.63 NA 45 MHLL 255/237 167.33 167.33 NA 46 MHLM 255/236 168.04 168.04 NA 47 MHLH 2 311.04 311.04 0.008 48 MHML 4 622.08 622.08 0.008 49 MHMM 4 x (255/238) 666.51 666.51 NA 50 MHMH 4 x (255/237) 669.33 669.33 NA 51 MHHL 4 x (255/236) 672.16 672.16 NA 52 MHHM 166.63 238/255 155.52 155.52 NA 53 MMHM 1 166.63 166.63 NA 54 MHHH 4 x (238/255) 622.08 622.08 NA 55 MHML 4 666.51 666.51 NA 56 HLLL 167.33 237/255 155.52 155.52 NA 57 MMHM 1 167.33 167.33 NA 58 HLLM 4 x (237/255) 622.08 622.08 NA 59 MHML 4 669.33 669.33 NA 60 HLLH 168.04 236/255 155.52 155.52 NA 61 MMHM 1 168.04 168.04 NA 62 HLML 4 x (236/255) 622.08 622.08 NA 63 MHML 4 672.16 672.16 NA 64 HLMM 311.04 1 311.04 311.04 0.008 65 HLMH 2 622.08 622.08 0.008 66 HLHL 2 x (255/238) 666.51 666.51 NA 67 HLHM 2 x (255/237) 669.33 669.33 NA 68 HLHH 2 x (255/236) 672.16 672.16 NA 54 Rev. 0.5

编 号 FRQSEL [3:0] WB 表 16. SONET 时 钟 倍 频 器 设 置 (FRQTBL=L) (Continued) f IN MHz 倍 频 因 子 标 准 输 出 f OUT MHz 所 有 设 备 f CKOUT5 (MHz) (CK_CONF = 0) 仅 Si5366 FS_OUT (MHz) (CK_CONF = 1) 69 HMLL 622.08 1/32 19.44 19.44 0.008 70 HMLM 1/16 38.88 38.88 0.008 71 HMLH 1/8 77.76 77.76 0.008 72 HMML 1/4 155.52 155.52 0.008 73 HMMM 1/2 311.04 311.04 0.008 74 HMMH 1 622.08 622.08 0.008 75 HMHL 255/238 666.51 666.51 NA 76 HMHM 255/237 669.33 669.33 NA 77 HMHH 255/236 672.16 672.16 NA 78 HHLL 666.51 1/4 x 238/255 155.52 155.52 NA 79 HMML 1/4 166.63 166.63 NA 80 HHLM 238/255 622.08 622.08 NA 81 HMMH 1 666.51 666.51 NA 82 HHLH 669.33 1/4 x 237/255 155.52 155.52 NA 83 HMML 1/4 167.33 167.33 NA 84 HHML 237/255 622.08 622.08 NA 85 HMMH 1 669.33 669.33 NA 86 HHMM 672.16 1/4 x 236/255 155.52 155.52 NA 87 HMML 1/4 168.04 168.04 NA 88 HHMH 236/255 622.08 622.08 NA 89 HMMH 1 672.16 672.16 NA Rev. 0.5 55

表 17. 数 据 通 信 时 钟 倍 频 器 设 置 (FRQTBL = M, CK_CONF = 0) 编 号 FRQSEL[3:0] WB f IN (MHz) 倍 频 因 子 f OUT * (MHz) 0 LLLL 15.625 2 31.25 1 LLLM 4 62.5 2 LLLH 8 125 3 LLML 16 250 4 LLMM 25 17/4 106.25 5 LLMH 5 125 6 LLHL 25/4 x 66/64 161.13 7 LLHM 51/8 x 66/64 164.36 8 LLHH 25/4 x 66/64 x 255/238 172.64 9 LMLL 25/4 x 66/64 x 255/237 173.37 10 LMLM 51/8 x 66/64 x 255/238 176.1 11 LMLH 51/8 x 66/64 x 255/237 176.84 12 LMML 17/2 212.5 13 LMMM 17 425 14 LMMH 25 x 66/64 644.53 15 LMHL 51/2 x 66/64 657.42 16 LMHM 25 x 66/64 x 255/238 690.57 17 LMHH 25 x 66/64 x 255/237 693.48 18 LHLL 51/2 x 66/64 x 255/238 704.38 19 LHLM 51/2 x 66/64 x 255/237 707.35 20 LHLH 31.25 2 62.5 21 LHML 4 125 22 LHMM 8 250 23 LHMH 53.125 2 106.25 24 LHHL 4 212.5 25 LHHM 8 425 26 LHHH 106.25 3/2 x 66/64 164.36 27 MLLL 3/2 x 66/64 x 255/238 176.1 28 MLLM 3/2 x 66/64 x 255/237 176.84 29 MLLH 2 212.5 30 MLML 4 425 31 MLMM 6x66/64 657.42 32 MLMH 6 x 66/64 x 255/238 704.38 33 MLHL 6 x 66/64 x 255/237 707.35 56 Rev. 0.5

表 17. 数 据 通 信 时 钟 倍 频 器 设 置 (FRQTBL = M, CK_CONF = 0) (Continued) 编 号 FRQSEL[3:0] WB f IN (MHz) 倍 频 因 子 f OUT * (MHz) 34 MLHM 125 10/8 x 66/64 161.13 35 MLHH 10/8 x 66/64 x 255/238 172.64 36 MMLL 10/8 x 66/64 x 255/237 173.37 37 MMLM 5x66/64 644.53 38 MMLH 5 x 66/64 x 255/238 690.57 39 MMML 5 x 66/64 x 255/237 693.48 40 MMMM 156.25 66/64 161.13 41 MMMH 66/64 x 255/238 172.64 42 MMHL 66/64 x 255/237 173.37 43 MMHM 4x66/64 644.53 44 MMHH 4 x 66/64 x 255/238 690.57 45 MHLL 4 x 66/64 x 255/237 693.48 46 MMMM 159.375 66/64 164.36 47 MMMH 66/64 x 255/238 176.1 48 MMHL 66/64 x 255/237 176.84 49 MMHM 4 x 66/64 657.4 50 MMHH 4 x 66/64 x 255/238 704.38 51 MHLL 4 x 66/64 x 255/237 707.35 52 MHLM 161.13 4/5 x 64/66 125 53 MHLH 255/238 172.64 54 MHML 255/237 173.37 55 MHMM 4 644.53 56 MHMH 4 x 255/238 690.57 57 MHHL 4 x 255/237 693.48 58 MHHM 164.36 2/3 x 64/66 106.25 59 MHLH 255/238 176.1 60 MHML 255/237 176.84 61 MHMM 4 657.42 62 MHMH 4 x 255/238 704.38 63 MHHL 4 x 255/237 707.35 64 MHHH 172.64 4/5 x 64/66 x 238/255 125 65 HLLL 64/66 x 238/255 156.25 66 HLLM 238/255 161.13 67 HLLH 4 x 238/255 644.53 68 MHMM 4 690.57 Rev. 0.5 57

表 17. 数 据 通 信 时 钟 倍 频 器 设 置 (FRQTBL = M, CK_CONF = 0) (Continued) 编 号 FRQSEL[3:0] WB f IN (MHz) 倍 频 因 子 f OUT * (MHz) 69 HLML 173.37 4/5 x 64/66 x 237/255 125 70 HLMM 64/66 x 237/255 156.25 71 HLMH 237/255 161.13 72 HLHL 4 x 237/255 644.53 73 MHMM 4 693.48 74 HLHM 176.1 2/3 x 64/66 x 238/255 106.25 75 HLLL 64/66 x 238/255 159.375 76 HLLM 238/255 164.36 77 HLLH 4 x 238/255 657.42 78 MHMM 4 704.38 79 HLHH 176.84 2/3 x 64/66 x 237/255 106.25 80 HLMM 64/66 x 237/255 159.375 81 HLMH 237/255 164.36 82 HLHL 4 x 237/255 657.42 83 MHMM 4 707.35 84 HMLL 212.5 2 425 85 HMLM 425 1 425 86 HMLH 644.53 1/5 x 64/66 125 87 HMML 1/4 161.13 88 HMMM 1 644.53 89 HMMH 255/238 690.57 90 HMHL 255/237 693.48 91 HMHM 657.42 1/6 x 64/66 106.25 92 HMML 1/4 164.36 93 HMMM 1 657.42 94 HMMH 255/238 704.38 95 HMHL 255/237 707.35 96 HMHH 690.57 1/5 x 64/66 x 238/255 125 97 HHLL 1/4 x 64/66 x 238/255 156.25 98 HHLM 1/4 x 238/255 161.13 99 HMML 1/4 172.64 100 HHLH 238/255 644.53 101 HMMM 1 690.57 58 Rev. 0.5

表 17. 数 据 通 信 时 钟 倍 频 器 设 置 (FRQTBL = M, CK_CONF = 0) (Continued) 编 号 FRQSEL[3:0] WB f IN (MHz) 倍 频 因 子 f OUT * (MHz) 102 HHML 693.48 1/5 x 64/66 x 237/255 125 103 HHMM 1/4 x 64/66 x 237/255 156.25 104 HHMH 1/4 x 237/255 161.13 105 HMML 1/4 173.37 106 HHHL 237/255 644.53 107 HMMM 1 693.48 108 HHHM 704.38 1/6 x 64/66 x 238/255 106.25 109 HHLL 1/4 x 64/66 x 238/255 159.375 110 HHLM 1/4 x (238/255) 164.36 111 HMML 1/4 176.1 112 HHLH 238/255 657.42 113 HMMM 1 704.38 114 HHHH 707.35 1/6 x 64/66 x 237/255 106.25 115 HHMM 1/4 x 64/66 x 237/255 159.375 116 HHMH 1/4 x (237/255) 164.36 117 HMML 1/4 176.84 118 HHHL 237/255 657.42 119 HMMM 1 707.35 Rev. 0.5 59

设 置 表 18. SONET 到 Datacom Clock 的 乘 法 设 置 FRQSEL[3:0] WB f IN (MHz) 乘 法 因 子 f OUT * (MHz) 0 LLLL 0.008 3125 25 1 LLLM 6480 51.84 2 LLLH 53125/8 53.125 3 LLML 15625/2 62.5 4 LLMM 53125/4 106.25 5 LLMH 15625 125 6 LLHL 78125/4 156.25 7 LLHM 159375/8 159.375 8 LLHH 53125/2 212.5 9 LMLL 53125 425 10 LMLM 19.440 625/486 25 11 LMLH 10625/3888 53.125 12 LMML 3125/972 62.5 13 LMMM 10625/1944 106.25 14 LMMH 3125/486 125 15 LMHL 15625/1944 156.25 16 LMHM 31875/3888 159.375 17 LMHH 15625/1944 x 66/64 161.13 18 LHLL 31875/3888 x 66/64 164.36 19 LHLM 15625/1944 x 66/ 64 x 255/238 20 LHLH 31875/3888 x 66/ 64 x 255/238 172.64 176.1 21 LHML 10625/972 212.5 22 LHMM 10625/486 425 23 LHMH 15625/486 x 66/64 644.53 24 LHHL 31875/972 x 66/64 657.42 25 LHHM 15625/486 x 66/ 64 x 255/238 26 LHHH 31875/972 x 66/ 64 x 255/238 690.57 704.38 27 MLLL 27.000 1 27 28 MLLM 250/91 74.17582 29 MLLH 11/4 74.25 60 Rev. 0.5

表 18. SONET 到 Datacom Clock 的 乘 法 设 置 (Continued) 设 置 FRQSEL[3:0] WB f IN (MHz) 乘 法 因 子 f OUT * (MHz) 30 MLML 62.500 2 125 31 MLMM 4 250 32 MLMH 74.176 91/250 27 33 MLHL 1 74.17582 34 MLHM 91 x 11/250 x 4 74.25 35 MLHH 74.250 4/11 27 36 MMLL 4 x 250/11 x 91 74.17582 37 MMLM 1 74.25 38 MMLH 77.760 10625/7776 106.25 39 MMML 3125/1944 125 40 MMMM 15625/7776 156.25 41 MMMH 31875/15552 159.375 42 MMHL 15625/7776 x 66/64 161.13 43 MMHM 31875/15552 x 66/64 164.36 44 MMHH 15625/7776 x 66/ 64 x 255/238 45 MHLL 31875/15552 x 66/ 64 x 255/238 172.64 176.1 46 MHLM 10625/3888 212.5 47 MHLH 10625/1944 425 48 MHML 15625/1944 x 66/64 644.53 49 MHMM 31875/3888 x 66/64 657.42 50 MHMH 15625/1944 x 66/ 64 x 255/238 51 MHHL 31875/3888 x 66/ 64 x 255/238 690.57 704.38 Rev. 0.5 61

设 置 表 18. SONET 到 Datacom Clock 的 乘 法 设 置 (Continued) FRQSEL[3:0] WB f IN (MHz) 乘 法 因 子 f OUT * (MHz) 52 MHHM 155.520 15625/15552 156.25 53 MHHH 31875/31104 159.375 54 HLLL 15625/15552 x 66/64 161.13 55 HLLM 31875/31104 x 66/64 164.36 56 HLLH 15625/15552 x 66/ 64 x 255/238 57 HLML 31875/31104 x 66/ 64 x 255/238 172.64 176.1 58 HLMM 10625/7776 212.5 59 HLMH 10625/3888 425 60 HLHL 15625/3888 x 66/64 644.53 61 HLHM 31875/7776 x 66/64 657.42 62 HLHH 15625/3888 x 66/ 64 x 255/238 63 HMLL 31875/7776 x 66/ 64 x 255/238 690.57 704.38 64 HMLM 622.080 15625/15552 x 66/64 644.53 65 HMLH 31875/31104 x 66/64 657.42 66 HMML 15625/15552 x 66/ 64 x 255/238 67 HMMM 31875/31104 x 66/ 64 x 255/238 690.57 704.38 62 Rev. 0.5

6.1.3. CKOUT3 和 CKOUT4 (Si5365 和 Si5366) CKOUT1 与 CKOUT2 的 输 出 频 率 的 约 数 可 通 过 利 用 DIV34[1:0] 控 制 引 脚, 由 CKOUT3 和 CKOUT4 输 出, 如 图 19 所 示 表 19. 时 钟 输 出 分 频 器 控 制 (DIV34) DIV34[1:0] 输 出 分 频 值 HH 32 HM 16 HL 10 MH 8 MM 6 ML 5 LH 4 LM 2 LL 1 6.1.4. 环 路 带 宽 (Si5316, Si5322, Si5323, Si5365, Si5366) 环 路 带 宽 (BW) 通 过 利 用 BWSEL[1:0] 输 入 引 脚 实 现 数 字 可 编 程 器 件 的 工 作 频 率 应 在 环 路 带 宽 配 置 前 确 定, 因 为 环 路 带 宽 具 有 相 位 检 测 输 入 频 率 和 PLL 反 馈 分 压 器 功 能 使 用 DSPLLsim 自 动 计 算 这 些 值 此 实 用 工 具 可 从 www.silabs.com/timing 下 载 6.1.5. 抖 动 容 限 Si5316, Si5323, Si5366) 请 参 阅 第 49 页 5.2.3 抖 动 容 限 6.1.6. 窄 带 性 能 (Si5316, Si5323, Si5366) DCO 使 用 XA/XB 上 的 参 考 时 钟 作 为 其 对 抖 动 衰 减 的 参 考 XA/XB 引 脚 支 持 晶 振 或 输 入 缓 冲 区 ( 单 端 或 差 分 ), 因 此, 可 以 使 用 一 个 外 部 振 荡 器 作 为 参 考 源 参 考 源 通 过 RATE[1:0] 引 脚 选 择 在 这 两 种 情 况 下, 绝 对 参 考 输 入 频 率 存 在 较 大 差 异, 因 为 它 是 一 个 固 定 频 率 参 考, 并 仅 用 于 抖 动 参 考 和 缓 缴 参 考 ( 见 第 70 页 6.4. 数 字 保 持 /VCO 冻 结 ) 然 而, 必 须 注 采 取 措 施 以 实 现 某 些 领 域 的 最 佳 性 能 有 关 此 主 题 的 详 细 信 息, 请 参 阅 第 121 页 附 录 B 频 率 规 划 和 抖 动 性 能 (Si5316, Si5319, Si5323, Si5324, Si5326, Si5327, Si5366, Si5368, Si5369, Si5374, Si5375) XA/XB 引 脚 连 接 实 例, 请 参 阅 第 113 页 8.4. 晶 振 / 参 考 时 钟 接 口 (Si5316, Si5319, Si5323, Si5324, Si5326, Si5327, Si5366, Si5368, Si5369,Si5374, and Si5375) 6.1.7. 输 入 - 输 出 的 偏 移 (Si5316, Si5323, Si5366) 这 些 器 件 的 输 入 - 输 出 的 偏 移 是 不 可 控 制 的 6.1.8. 宽 待 性 能 (Si5322 和 Si5365) 这 些 器 件 无 需 外 部 谐 振 器 或 参 考 时 钟 即 可 作 为 宽 待 时 钟 乘 法 器 工 作 它 们 适 用 于 输 入 时 钟 已 是 非 常 低 的 抖 动 和 只 需 简 单 时 钟 乘 法 的 应 用 中 时 钟 乘 法 因 子 选 择 性 提 供 ( 见 表 16, 表 17, 表 18) 6.1.9. 锁 定 检 测 (Si5322 和 Si5365) PLL 失 锁 指 示 不 适 用 于 这 些 部 分 6.1.10. 输 入 - 输 出 的 偏 移 (Si5322 和 Si5365) 这 些 器 件 的 输 入 - 输 出 的 偏 移 是 不 可 控 制 的 Rev. 0.5 63

6.2. PLL 自 校 准 器 件 工 作 之 前 将 进 行 内 部 自 校 准 (ICAL), 以 优 化 循 环 参 数 和 抖 动 性 能 自 校 准 时,DSPLL 也 将 由 自 校 准 状 态 机 进 行 内 部 控 制,LOL 报 警 处 于 激 活 状 态 以 检 测 窄 带 部 分 自 校 准 时 间 由 表 8 给 出, AC 特 性 所 有 设 备 以 下 任 何 时 间 都 会 触 发 自 校 准 : 上 电 复 位 (POR) 释 放 外 部 复 位 引 脚 RST ( RST 的 过 度, 从 0 到 1) FRQSEL,FRQTBL,BWSWL, 或 RATE 引 脚 的 改 变 内 部 DSPLL 注 册 溢 出, 说 明 需 要 重 新 锁 定 DSPLL 上 述 任 何 情 况 下, 如 果 存 在 一 个 有 效 的 输 入 时 钟 ( 无 输 入 报 警 ), 并 被 设 置 为 当 前 活 跃 时 钟, 这 时, 内 部 自 校 准 将 启 动 对 于 Si5316, Si5323 和 Si5366, 必 须 同 时 提 供 外 部 晶 振 或 参 考 时 钟 以 来 启 动 自 校 准 如 果 有 效 时 钟 不 存 在, 自 校 准 状 态 机 将 处 于 登 台 状 态 直 至 条 件 满 足, 届 时 将 开 始 校 准 校 准 过 程 中, 所 有 输 出 将 开 启 基 于 有 效 输 入 时 钟 的 一 个 成 功 自 校 准 后, 不 会 再 展 开 自 校 准, 除 非 上 述 情 况 再 次 出 现 如 果 自 校 准 器 件 后, 输 入 时 钟 丢 失, 器 件 将 进 入 数 字 保 持 模 式 当 再 次 获 得 输 入 时 钟, 器 件 重 新 锁 定 输 入 时 钟 而 不 执 行 自 校 准 ( 仅 限 窄 带 设 备 ) 6.2.1. 内 部 自 校 准 期 间 的 输 入 时 钟 稳 定 (Si5316, Si5322, Si5323, Si5365, Si5366) 当 选 定 的 CKINn 时 钟 处 于 频 率 稳 定 时, 并 且 其 频 率 值 处 于 DSPLLsim 报 告 的 工 作 范 围 内, 必 须 发 生 从 复 位 退 出 其 他 CKIN 必 须 也 是 频 率 稳 定 的, 或 处 于 复 位 压 制 状 态 6.2.2. 由 输 入 频 率 变 化 引 起 的 自 校 准 (Si5316, Si5322, Si5323, Si5365, Si5366) 如 果 自 上 次 自 校 准 后, 选 定 的 CKINn 频 率 变 化 500ppm 或 更 大, 器 件 可 能 启 动 自 校 准 6.2.3. 推 荐 的 复 位 准 则 (Si5316, Si5322, Si5323, Si5365, Si5366) 当 器 件 需 要 复 位 时, 按 照 如 表 20 和 表 21 所 示 的 推 荐 复 位 准 则 进 行 操 作 64 Rev. 0.5

引 脚 # Si5316 引 脚 名 称 表 20. Si5316, Si5322, 和 Si5323 引 脚 和 复 位 Si5322 引 脚 名 称 Si5323 引 脚 名 称 变 化 后 必 须 复 位 2 N/A FRQTBL FRQTBL 是 11 RATE 0 N/A RATE 0 是 14 DBL_BY DBL2_BY DBL2_BY 否 15 RATE1 N/A RATE1 是 19 N/A N/A DEC 否 20 N/A N/A INC 否 22 BWSEL0 BWSEL0 BWSEL0 是 23 BWSEL1 BWSEL1 BWSEL1 是 24 FRQSEL0 FRQSEL0 FRQSEL0 是 25 FRQSEL1 FRQSEL1 FRQSEL1 是 26 N/A FRQSEL2 FRQSEL2 是 27 N/A FRQSEL3 FRQSEL3 是 30 SFOUT1 N/A SFOUT1 无, 复 位 后 可 能 会 偏 移 33 SFOUT0 N/A SFOUT0 无, 复 位 后 可 能 会 偏 移 表 21. Si5365 和 Si5366 引 脚 和 复 位 引 脚 # Si5365 引 脚 名 称 Si5366 引 脚 名 称 变 化 后 必 须 复 位 4 FRQTBL FRQTBL 是 32 N/A RATE 0 是 42 N/A RATE 1 是 51 N/A CK_CONF 是 54 N/A DEC 否 55 N/A INC 否 60 BWSEL0 BSWEL0 是 61 BWSEL1 BWSEL1 是 66 DIV34_0 DIV34_0 是 67 DIV34_1 DIV34_1 是 68 FRQSEL0 FRQSEL0 是 69 FRQSEL1 FRQSEL1 是 70 FRQSEL2 FRQSEL2 是 71 FRQSEL3 FRQSEL3 是 Rev. 0.5 65

80 N/A SFOUT1 无, 复 位 后 可 能 会 偏 移 95 N/A SFOUT0 无, 复 位 后 可 能 会 偏 移 6.3. 引 脚 控 制 输 入 时 钟 控 制 表 21. Si5365 和 Si5366 引 脚 和 复 位 引 脚 # Si5365 引 脚 名 称 Si5366 引 脚 名 称 变 化 后 必 须 复 位 本 节 介 绍 时 钟 选 择 功 能 ( 手 动 输 入 选 择, 自 动 输 入 选 择, 无 缝 切 换, 和 可 逆 开 关 ) 当 在 两 个 时 钟 间 发 生 切 换 时, 如 果 两 个 时 钟 的 频 率 相 差 超 过 100ppm,LOL 可 能 暂 时 变 高 6.3.1. 手 动 时 钟 选 择 如 表 22 和 表 23 所 示, 输 入 时 钟 选 择 的 手 动 控 制 通 过 CS[1:0] 引 脚 来 选 择 表 22. 手 动 输 入 时 钟 选 择 (Si5316, Si5322, Si5323), AUTOSEL = L CS (Si5316) CS_CA (Si5322, Si5323) Si5316 Si5322 Si5323 0 CKIN1 1 CKIN2 如 表 23 所 示 为 Si5365 和 Si5366 的 手 动 输 入 时 钟 选 择 设 置 Si5366 有 两 个 操 作 模 式 ( 见 6.5 节 帧 同 步 (Si5366))CK_CONF=0 时, 四 个 输 入 时 钟 中 的 任 何 一 个 都 可 能 手 动 选 择 ; 然 而, 当 CK_CONF=1 时, 输 入 时 钟 配 对,CKIN1 与 CKIN3 配 对, 同 样,CKIN2 和 CKIN4 配 对 因 此, 只 有 两 种 设 置 来 选 择 任 意 一 种 配 对 表 23. 手 动 输 入 时 钟 选 择 (Si5365, Si5366), AUTOSEL = L [CS1_CA4, CS0_CA3] 引 脚 Si5365 Si5366 CK_CONF = 0 (5 输 出 时 钟 ) CK_CONF = 1 (FS_OUT 配 置 ) 00 CKIN1 CKIN1 CKIN1/CKIN3 01 CKIN2 CKIN2 CKIN2/CKIN4 10 CKIN3 CKIN3 保 留 11 CKIN4 CKIN4 保 留 备 注 : 1. 为 避 免 CS 状 态 变 化 期 间 的 基 于 中 间 状 态 的 时 钟 切 换,CS 输 入 引 脚 是 内 部 抗 尖 峰 脉 冲 2. 如 果 选 定 的 时 钟 进 入 报 警 状 态,PLL 则 进 入 数 字 保 持 模 式 66 Rev. 0.5

6.3.2. 自 动 时 钟 选 择 (Si5322, Si5323, Si5365, Si5366) 如 表 24 所 示, 通 过 AUTOSEL 输 入 引 脚 设 置 输 入 时 钟 选 择 模 式 自 动 切 换 有 可 逆 和 非 可 逆 两 种 模 式 设 置 AUTOSEL 引 脚 为 M 或 H, 改 变 CSn_CAm 引 脚 至 输 出 引 脚, 将 指 示 自 动 时 钟 选 择 的 状 态 ( 见 表 25 和 表 26) 数 字 保 持 由 经 过 有 效 ICAL 后 的 所 有 上 升 CnB 信 号 指 示 AUTOSEL 表 24. 自 动 / 手 动 时 钟 选 择 时 钟 选 择 模 式 L 手 动 ( 见 前 一 章 节 ) M H 自 动 非 可 逆 自 动 非 可 逆 表 25. 时 钟 激 活 指 标 (AUTOSEL = M 或 H) (Si5322 和 Si5323) CS_CA 激 活 时 钟 0 CKIN1 1 CKIN2 表 26. 时 钟 激 活 指 标 (AUTOSEL = M 或 H) (Si5365 和 Si5367) CA1 CA2 CS0_CA3 CS1_CA4 激 活 时 钟 1 0 0 0 CKIN1 0 1 0 0 CKIN2 0 0 1 0 CKIN3 0 0 0 1 CKIN4 自 动 切 换 的 时 钟 输 入 优 先 次 序 见 表 27 和 表 28 这 是 个 固 化 在 器 件 中 的 优 先 级 表 27. 自 动 切 换 的 输 入 时 钟 优 先 级 (Si5322, Si5323) 优 先 级 输 入 时 钟 1 CKIN1 2 CKIN2 3 数 字 保 持 Rev. 0.5 67

表 28. 自 动 切 换 的 输 入 时 钟 优 先 级 (Si5365, Si5366) 优 先 级 Si5365 输 入 时 钟 配 置 Si5366 在 上 电 或 复 位 时, 具 有 最 高 优 先 级 的 有 效 CKINn (1 为 最 高 优 先 级 ) 被 自 动 选 择 如 果 没 有 有 效 的 CKINn 可 用, 设 备 将 抑 制 输 出 时 钟, 等 待 有 效 的 CKINn 信 号 如 果 当 前 选 定 的 CKINn 进 入 报 警 状 态, 按 优 先 级 顺 序 表, 下 一 个 有 效 的 CKINn 将 被 选 中 如 果 没 有 有 效 的 CKINn 可 用, 设 备 进 入 数 字 保 持 状 态 当 信 号 变 为 有 效 时, 可 逆 和 非 可 逆 模 式 的 操 作 是 不 同 的 : 可 逆 (AUTOSEL = H): 4 I 输 入 时 钟 (CK_CONF = 0) FSYNC 切 换 (CK_CONF = 1) 1 CKIN1 CKIN1/CKIN3 2 CKIN2 CKIN2/CKIN4 3 CKIN3 N/A 4 CKIN4 N/A 5 数 字 保 持 数 字 保 持 设 备 持 续 监 控 所 有 CKINn 如 果 有 一 个 比 当 前 活 跃 CKINn 更 高 优 先 级 的 CKINn 变 为 有 效, 活 跃 CKINn 则 更 改 为 具 有 最 高 优 先 级 的 CKINn 非 可 逆 (AUTOSEL = M): 活 跃 时 钟 不 发 生 变 化, 直 至 该 活 跃 时 钟 发 生 报 警 其 后, 设 备 将 选 择 具 有 最 高 优 先 级 的 有 效 CKINn 一 旦 进 入 数 字 保 持, 设 备 将 切 换 至 第 一 个 变 为 有 效 的 CKINn 6.3.3. 具 有 相 位 构 建 的 无 缝 切 换 (Si5323, Si5366) Silicon 实 验 室 的 切 换 技 术 通 过 相 位 构 建 来 尽 量 减 少 输 入 时 钟 切 换 过 程 中, 相 位 瞬 变 对 时 钟 输 出 的 传 播 所 有 输 入 时 钟 间 的 切 换 发 生 在 输 入 多 路 复 用 器 和 相 位 检 测 电 路 中 相 位 检 测 电 路 持 续 监 控 每 个 输 入 时 钟 和 DSPLL 输 出 时 钟,fOSC 间 的 相 位 差 相 位 检 测 电 路 可 以 锁 定 任 意 时 钟 于 指 定 的 对 fosc 相 位 偏 移, 以 使 得 PLL 电 路 来 保 持 该 相 位 偏 移 当 发 生 时 钟 切 换 时, 相 位 检 测 电 路 知 道 原 始 输 入 时 钟 和 新 输 入 时 钟 的 输 入 到 输 出 的 相 位 偏 关 系 相 位 检 测 电 路 锁 定 新 输 入 时 钟 于 新 时 钟 的 相 位 偏 移, 以 使 输 出 时 钟 的 相 位 不 被 打 乱 两 个 输 入 时 钟 的 相 位 差 通 过 相 位 检 波 器 的 偏 移 值 来 同 化, 而 不 是 传 播 到 时 钟 输 出 去 通 过 联 合 时 钟 重 拍 ( 输 入 时 钟 切 换 ), 切 换 技 术 实 际 上 消 除 了 传 统 意 义 上 的 输 出 时 钟 的 相 位 瞬 变 68 Rev. 0.5

6.4. 数 字 保 持 /VCO 冻 结 任 何 频 率 精 密 时 钟 设 备 具 有 保 持 或 VCO 冻 结 模 式, 从 而 使 DSPLL 锁 定 于 某 一 数 字 值 6.4.1. 窄 带 数 字 保 持 (Si5316, Si5323, Si5366) 如 果 选 定 输 入 时 钟 满 足 LOS 或 FOS 条 件, 器 件 将 进 入 数 字 保 持 在 这 种 模 式 下, 设 备 提 供 一 个 稳 定 的 输 出 频 率, 知 道 输 入 时 钟 恢 复 和 验 证 有 效 当 器 件 进 入 数 字 保 持 模 式 时, 内 部 晶 振 初 始 化 为 其 最 后 的 频 率 值 紧 接 着, 内 部 晶 振 缓 慢 过 渡 到 一 个 历 史 平 均 频 率 值, 超 过 6711 毫 秒 的 时 间 窗 口 大 小, 截 止 至 器 件 进 入 数 字 保 持 模 式 前 26 毫 秒 这 一 频 率 值 由 负 责 记 录 前 DSPLL 频 率 值 的 内 部 存 储 器 获 得 通 过 历 史 平 均 频 率 值, 由 输 入 时 钟 相 位 和 频 率 瞬 变 可 能 引 起 的 即 时 时 钟 损 失 或 其 他 任 何 事 件 导 致 的 数 字 保 持 将 不 会 影 响 数 字 保 持 频 率 此 外, 相 关 的 输 入 时 钟 抖 动 或 PLL 抖 动 带 来 的 噪 声 降 到 最 低 如 果 XA/XB 可 提 供 一 个 高 度 稳 定 的 参 考, 如 恒 温 晶 振 振 荡 器, 那 么 极 度 稳 定 的 数 字 保 持 也 可 实 现 如 果 XA/XB 端 口 可 提 供 一 个 晶 振, 那 么 数 字 保 持 的 稳 定 性 将 受 限 于 该 晶 振 的 稳 定 性 6.4.2. 从 数 字 保 持 中 恢 复 (Si5316, Si5323, Si5366) 当 输 入 时 钟 信 号 恢 复, 器 件 将 从 数 字 保 持 恢 复 到 选 定 输 入 时 钟 器 件 可 实 现 从 数 字 保 持 中 的 无 缝 恢 复 时 钟 由 数 字 保 持 到 恢 复 的 输 入 时 钟 的 过 渡 包 括 相 位 外 积 来 同 化 数 字 保 持 时 钟 相 位 和 输 入 时 钟 相 位 间 的 差 异 6.4.3. 宽 带 VCO 冻 结 (Si5322, Si5365) 如 果 选 定 输 入 时 钟 满 足 LOS 条 件, 器 件 将 冻 结 VCO 在 这 种 模 式 下, 器 件 提 供 一 个 稳 定 的 输 出 频 率 直 至 输 入 时 钟 返 回 并 验 证 有 效 当 器 件 进 入 VCO 冻 结 模 式 时, 内 部 晶 振 初 始 化 为 其 最 后 一 个 频 率 值 6.5. 帧 同 步 (Si5366) FSYNC 用 于 需 要 具 有 精 确 周 期 数 量 的 高 速 率 时 钟 的 同 步 脉 冲 的 应 用 中, 帧 同 步 通 过 设 置 CK_CONF=1 和 FRQTBL=L 来 选 择 典 型 的 帧 同 步 应 用 中,CKIN1 和 CKIN2 是 由 初 级 和 次 级 时 钟 发 生 卡 产 生 的 高 速 输 入 时 钟,CKIN3 和 CKIN4 则 是 其 相 关 的 初 级 和 次 级 帧 同 步 信 号 器 件 产 生 4 个 输 出 时 钟 和 一 个 帧 同 步 输 出 FS_OUT CKIN3 和 CKIN4 控 制 FS_OUT 的 相 位 提 供 到 CKIN3 和 CKIN4 的 帧 同 步 输 入 必 须 是 8KHz 因 为 FS_OUT 的 频 率 派 生 于 CKOUT2,CKOUT2 必 须 是 标 准 的 SONET 频 率 ( 如,19.44MHz,77.76MHz) 表 16 列 出 了 支 持 FS_OUT 8KHz 输 出 的 输 入 频 率 / 时 钟 倍 频 组 合 Rev. 0.5 69

6.6. 输 出 相 位 调 整 (Si5323, Si5366) 整 体 器 件 偏 移 (CKIN 到 CKOUT_n 的 相 位 延 迟 ) 通 过 INC 和 DEC 输 入 引 脚 进 行 控 制 对 INC 引 脚 施 加 一 个 正 脉 冲, 每 DCO 输 出 时 钟 周 期 将 增 加 1/fOSC 的 器 件 偏 移 NEC 引 脚 施 加 一 个 脉 冲 将 等 量 减 少 器 件 偏 移 因 为 fosc 近 于 5GHz, 偏 移 控 制 的 分 辨 率 约 为 200ps 通 过 INC 和 DEC 引 脚, 可 以 没 有 限 制 的 实 现 偏 移 调 整 的 范 围 上 电 或 复 位 后, 偏 移 将 恢 复 到 复 位 值 INC 引 脚 功 能 并 不 适 用 于 所 有 的 频 率 表 选 择 DSPLLsim 都 将 报 告 每 当 INC 引 脚 用 来 实 施 频 率 规 划 6.6.1. FSYNC 重 校 准 (Si5366) FS_ALIGN 引 脚 控 制 FS_OUT 到 激 活 CKIN3 或 CKIN4 的 重 校 准 当 前 激 活 的 帧 同 步 输 入 由 PLL 正 使 用 的 输 入 使 用 决 定 例 如, 如 果 CKIN1 作 为 PLL 输 入,CKIN3 则 是 当 前 激 活 帧 同 步 输 入 如 果 当 前 激 活 ( 数 字 保 持 ) 既 不 是 CKIN3 或 CKIN4, 重 校 准 请 求 将 被 忽 略 重 校 准 所 使 用 的 有 效 边 沿 是 CKIN3 或 CKIN4 上 升 沿 FS_ALIGN 工 作 于 电 平 敏 感 模 式 ( 见 图 19, 帧 同 步 定 时 ) 当 FS_ALIGN 激 活, 当 前 激 活 帧 同 步 输 入 (CKIN3 或 CKIN4) 的 有 效 边 沿 用 于 控 制 NC5 输 出 分 频 器, 从 而 控 制 FS_OUT 相 位 请 注 意, 虽 然 重 校 准 控 制 是 激 活 的, 但 它 并 不 能 保 证 每 个 FS_OUT 周 期 之 间 存 在 固 定 数 量 的 高 频 时 钟 (CKOUT2) 周 期 相 位 重 校 准 分 辨 率 是 CKOUT2 的 1 个 时 钟 周 期 如 果 重 校 准 控 制 还 未 激 活, NC5 分 频 器 将 持 续 分 裂 非 CKOUT 输 入 这 保 证 了 每 个 FS_OUT 周 期 之 间 的 固 定 数 量 高 频 时 钟 (CKOUT2) 周 期 上 电 或 PLL 后 任 意 时 间 失 锁 或 重 锁, 器 件 将 通 过 使 用 当 前 激 活 同 步 输 入, 自 动 执 行 FS_OUT 重 校 准 此 后, 只 要 PLL 仍 处 于 锁 定 状 态 且 未 有 重 校 准 申 请,FS_OUT 将 包 含 固 定 数 量 的 高 速 时 钟 周 期, 即 是 输 入 时 钟 开 关 执 行 了 如 果 相 位 构 建 模 式 中 执 行 了 多 个 时 钟 开 关, 输 入 同 步 到 输 出 同 步 的 相 位 关 系 将 因 为 相 位 构 建 电 路 的 累 计 残 余 相 位 瞬 变 而 改 变 成 为 可 能 如 果 同 步 校 准 误 差 超 过 正 向 或 反 向 的 阈 值, 校 准 报 警 将 激 活 如 果 希 望 重 建 所 需 的 输 入 输 出 同 步 相 位 关 系, 执 行 重 校 准 即 可 重 校 准 请 求 可 能 导 致 FS_OUT 瞬 变 其 输 出 边 缘 位 置 以 配 合 激 活 的 输 入 同 步 相 位 6.6.2. 包 含 FSYNC 输 入 的 时 钟 选 择 (Si5366) 帧 同 步 输 入,CKIN3 和 CKIN4, 均 作 为 信 号 损 失 (LOS2_INT 和 LOS4_INT) 条 件 来 监 测 要 在 输 入 时 钟 选 择 算 法 中 包 含 这 些 LOS 报 警, 设 置 FS_SW=1 LOS3_INT 和 LOS1_INT 逻 辑 或,LOS4_INT 和 LOS2_INT 逻 辑 或, 作 为 时 钟 选 择 状 态 机 的 输 入 如 果 不 想 包 括 这 些 报 警 在 时 钟 选 择 算 法 中, 设 置 FS_SW=0 CKIN3 和 CKIN4 的 FOS 报 警 将 被 忽 略 见 第 74 页 表 33 6.6.3. FS_OUT 极 性 和 脉 冲 宽 度 控 制 (Si5366) 附 加 输 出 控 制 可 为 FS_OUT 所 用 FS_OUT 是 高 电 平 激 活, 脉 冲 宽 度 等 于 CKOUT2 输 出 时 钟 的 一 个 周 期 例 如, 如 果 CKOUT2 为 622.08MHz,FS_OUT 脉 冲 宽 度 为 1/622.08e6=1.61ns 6.6.4. 使 用 FS_OUT 作 为 第 五 个 输 出 时 钟 (Si5366) 在 不 需 要 帧 同 步 功 能 的 应 用 中,FS_OUT 可 用 作 第 五 个 时 钟 输 出 在 这 种 情 况 下,NC5 分 频 器 无 需 重 校 准 请 求 ( 通 过 设 置 FS_ALIGN=0 和 CK_CONF=0) 70 Rev. 0.5

6.6.5. 禁 用 FS_OUT (Si5366) 见 表 29, 通 过 DBLFS 引 脚 禁 用 FS_OUT 允 许 FS_OUT 驱 动 COMS 负 载 的 额 外 状 态 (M), 而 其 他 时 钟 输 出 使 用 由 SFOUT[1:0] 配 置 的 不 同 的 信 号 格 式 表 29. FS_OUT 禁 用 控 制 (DBLFS) DBLFS H M L FS_OUT 状 态 三 态 / 掉 电 激 活 /CMOS 格 式 激 活 /SFOUT[1:0] 格 式 6.7. 输 出 时 钟 驱 动 器 件 包 括 一 个 灵 活 输 出 驱 动 器 结 构, 可 以 驱 动 各 种 负 载, 包 括 LVPECL, LVDS, CML 和 CMOS 格 式 通 过 SFOUT[1:0] 引 脚 共 同 为 所 有 输 出 选 定 信 号 格 式, 修 改 输 出 的 共 模 和 差 模 信 号 摆 幅 见 表 4, 输 出 驱 动 器 规 范 的 DC 特 性 SFOUT[1:0] 引 脚 是 个 三 层 输 入 引 脚, 对 应 三 种 状 态,L(ground), M (VDD/2), 和 H (VDD). 表 30 所 示, 基 于 电 源 电 压 和 被 驱 动 负 载 类 型 的 信 号 格 式 对 于 CMOS 设 置 (SFOUT=LH), 双 输 出 引 脚 驱 动 单 端 相 位 信 号, 且 应 该 外 部 短 接 在 一 起 以 获 得 如 表 4 所 示 的 驱 动 力, DC 特 性, 见 8.2 节, 输 出 时 钟 驱 动 器 表 30. 输 出 信 号 格 式 选 择 (SFOUT) SFOUT[1:0] HL HM LH LM MH ML 其 他 信 号 格 式 CML LVDS CMOS 禁 用 LVPECL Low-swing LVDS 保 留 SFOUT[1:0] 引 脚 也 可 用 来 禁 止 输 出 6.7.1. LVPECL 和 CMOS TQFP 在 3.3V 的 输 出 信 号 格 式 限 制 (Si5365, Si5366) LVPECL 和 CMOS 输 出 格 式 比 LVDS 或 CML 吸 收 更 多 的 电 流 然 而, 允 许 的 输 出 格 式 引 脚 设 置 是 有 限 制 的, 以 使 得 当 TQFP 器 件 工 作 在 3.3V 时, 其 最 大 功 耗 是 有 限 的 当 SFOUT[1:0]=MH 或 LH (LVPECL 或 CMOS), 要 么 DBL5 高 电 平, 要 么 DBL34 高 电 平 Rev. 0.5 71

6.8. PLL 旁 路 模 式 器 件 支 持 PLL 旁 路 模 式, 其 中 选 定 的 输 入 时 钟 直 接 送 入 到 所 有 使 能 输 出 缓 冲 器, 绕 过 了 DSPLL 在 PLL 旁 路 模 式 下, 输 入 和 输 出 时 钟 将 工 作 于 相 同 频 率 PLL 旁 路 模 式 用 于 在 实 验 室 环 境 中 衡 量 系 统 性 能 是 否 有 或 无 DSPLL 带 来 的 抖 动 衰 减 影 响 非 常 有 用 如 表 31 所 示,DSBL2/BYPASS 引 脚 用 于 选 择 PLL 旁 路 模 式 表 31. DSBL2/BYPASS 引 脚 设 置 在 内 部, 旁 路 路 径 由 高 速 差 分 信 号 实 现 以 达 到 低 抖 动 目 的 旁 路 模 式 不 支 持 CMOS 时 钟 输 出 6.9. 报 警 DSBL2/BYPASS L M H 功 能 CKOUT2 禁 用 CKOUT2 禁 用 PLL 旁 路 模 式 w/ CKOUT2 使 能 总 结 报 警 可 用 于 指 示 输 入 信 号 和 帧 校 准 ( 仅 Si5366) 的 整 体 状 态 报 警 输 出 保 持 高 电 平 直 至 所 有 报 警 输 出 的 报 警 条 件 被 清 除 6.9.1. 信 号 丢 失 报 警 (Si5316, Si5322, Si5323, Si5365, Si5366) 器 件 具 有 信 号 丢 失 电 路, 通 过 持 续 监 测 CKINn 来 监 测 时 钟 脉 冲 LOS 电 路 产 生 内 部 LOSn_INT 输 出 信 号, 该 信 号 与 其 他 报 警 经 处 理 后 产 生 CnB CKIN1 上 的 LOS 条 件 致 使 内 部 LOS1_INT 报 警 激 活 同 样,CKINn 上 的 LOS 条 件 致 使 LOSn_INT 报 警 激 活 一 旦 某 一 输 入 时 钟 上 的 LOSn_INT 报 警 确 立, 它 将 保 持 确 立 状 态 直 至 输 入 时 钟 经 过 指 定 时 间 周 期 验 证 有 效 输 入 时 钟 出 现 后 的 LOSn_INT 清 除 时 间 见 表 8, AC 特 性 所 有 器 件 所 示 如 果 在 验 证 时 间 内, 同 一 输 入 时 钟 上 的 另 一 个 错 误 条 件 被 监 测 到, 报 警 将 持 续 确 立 状 态, 验 证 时 间 重 新 开 始 6.9.1.1. 窄 带 LOS 算 法 (Si5316, Si5323, Si5366) LOS 电 路 划 分 每 个 输 入 时 钟, 可 产 生 8kHZ 到 2MHz 信 号 ( 对 于 Si5316, 使 用 N3 分 频 器 输 出 ( 见 图 1)) LOS 电 路 过 采 样 这 些 划 分 输 入 时 钟, 通 过 使 用 一 个 40MHz 时 钟 来 搜 索 没 有 输 入 时 钟 过 渡 的 定 时 延 长 周 期 如 果 LOS 监 测 到 两 倍 正 常 采 样 数, 且 无 时 钟 边 沿,LOSn_INT 报 警 激 活 表 8, AC 特 性 所 有 器 件 给 出 了 最 短 和 最 长 LOS 监 测 触 发 时 间 6.9.1.2. 宽 带 LOS 算 法 (Si5322, Si5365) 进 入 LOS 监 测 电 路 前, 每 个 输 入 时 钟 被 划 分 以 产 生 78kHz 到 1.2MHz 信 号 然 后 使 用 上 一 节 叙 述 的 同 一 LOS 算 法 6.9.2. FOS 报 警 (Si5365 and Si5366) 如 果 FOS 报 警 使 能 ( 见 表 32), 内 部 频 率 偏 移 报 警 (FOSn_INT) 指 示 输 入 时 钟 是 否 在 相 对 于 CKIN2 频 率 的 指 定 频 段 内 频 率 偏 移 监 测 电 路 将 输 入 时 钟 频 率 于 CKIN2 进 行 比 较 如 果 输 入 时 钟 的 频 率 偏 移 超 过 预 设 频 率 偏 移 阈 值, 该 时 钟 输 入 的 FOS 报 警 (FOSn_INT) 发 布 请 注 意, 如 果 CK_CONF=1, CKIN3 和 CKIN4 的 FOS 监 测 不 可 用 器 件 支 持 每 GR 1244 CORE 的 FOS 滞 后, 使 得 器 件 不 易 受 FOS 报 警 震 动 影 响 TCXO 或 OCXO 参 考 时 钟 必 须 结 合 SMC 或 Stratum3/3E 设 置 使 用 注 意, 偏 移 可 导 致 虚 假 FOS 报 警 FOS_CNTL L M H 表 32. 频 率 偏 移 控 制 (FOS_CTL) 意 义 FOS 禁 用 Stratum 3/3E FOS 阈 值 (12 ppm) SONET 最 小 时 钟 阈 值 (48 ppm) 6.9.3. FSYNC 对 齐 报 警 (Si5366 和 CK_CONF = 1 和 FRQTBL = L) 上 电 或 PLL 后 任 意 时 间 失 锁 或 重 锁, 器 件 将 通 过 使 用 当 前 激 活 同 步 输 入, 自 动 执 行 FS_OUT 重 校 准 此 后, 只 要 PLL 仍 处 于 锁 定 状 态 且 未 有 重 校 准 申 请,FS_OUT 将 包 含 固 定 数 量 的 高 速 时 钟 周 期, 即 是 输 入 时 钟 开 关 执 行 了 如 果 相 位 构 建 模 式 中 执 行 了 多 个 时 钟 开 关, 输 入 同 步 到 输 出 同 步 的 相 位 关 系 将 因 为 相 位 构 建 电 路 的 累 计 残 余 相 位 瞬 变 而 改 变 成 为 可 能 如 果 同 步 校 准 误 差 超 过 正 向 或 反 向 的 阈 值, 校 准 报 警 将 激 活 如 果 希 望 重 建 所 需 的 输 入 输 出 同 步 相 位 关 72 Rev. 0.5

系, 执 行 重 校 准 即 可 重 校 准 请 求 可 能 导 致 FS_OUT 瞬 变 其 输 出 边 缘 位 置 以 配 合 激 活 的 输 入 同 步 相 位 6.9.4. C1B 和 C2B 报 警 输 出 (Si5316, Si5322, Si5323) 报 警 输 出 (C1B 和 C2B) 直 接 由 LOS1_INT 和 LOS2_INT 内 部 指 标 确 定 也 就 是 说,C1B=LOS1,C2B=LOS2 6.9.5. C1B, C2B, C3B, 和 ALRMOUT 输 出 (Si5365, Si5366) 基 于 FOS_CNTL 和 CK_CONF 引 脚 的 设 置, 报 警 输 出 (C1B,C2B,C3B,ALRMOUT) 提 供 了 输 入 时 钟 的 各 式 报 警 条 件 的 总 结 以 下 内 部 报 警 指 标 用 以 确 定 输 出 报 警 : LOSn_INT: 见 6.9.1 节 信 号 丢 失 报 警 (Si5316, Si5322, Si5323, Si5365,Si5366), 关 于 如 何 确 定 LOSn_INT 的 描 述 FOSn_INT: 见 6.9.2 节 FOS 报 警 (Si5365 and Si5366), 关 于 如 何 确 定 FOSn_INT 的 描 述 ALIGN_INT: 见 6.9.3 节 FSYNC 对 齐 报 警 (Si5366 和 CK_CONF = 1 和 FRQTBL = L), 关 于 如 何 确 定 ALIGN_INT 的 描 述 基 于 上 述 内 部 信 号 和 CK_CONF 和 FOS_CTL 引 脚 的 设 置 确 定 C1B,C2B,C3B,ALRMOUT 输 出 ( 见 表 33) 有 关 详 情, 见 第 144 页 附 录 D- 报 警 结 构. 表 33. 报 警 输 出 逻 辑 方 程 CK_CONF FOS_CTL 报 警 输 出 方 程 0 4 个 独 立 输 入 时 钟 1 (FSYNC 开 关 模 式 ) L ( 禁 用 FOS) M 或 H L ( 禁 用 FOS) M 或 H C1B = LOS1_INT C2B = LOS2_INT C3B = LOS3_INT ALRMOUT = LOS4_INT C1B = LOS1_INT or FOS1_INT C2B = LOS2_INT or FOS2_INT C3B = LOS3_INT or FOS3_INT ALRMOUT = LOS4_INT or FOS4_INT C1B = LOS1_INT or (LOS3_INT and FSYNC_SWTCH) C2B = LOS2_INT or (LOS4_INT and FSYNC_SWTCH) C3B = tri-state ALRMOUT = ALIGN_INT C1B = LOS1_INT or (LOS3_INT and FSYNC_SWTCH) or FOS1_INT C2B = LOS2_INT or (LOS4_INT and FSYNC_SWTCH) or FOS2_INT C3B = tri-state ALRMOUT = ALIGN_INT 6.9.5.1. PLL 锁 定 检 测 (Si5316, Si5323, Si5366) PLL 锁 定 检 测 算 法 指 示 LOL 输 出 引 脚 的 锁 定 状 态 该 算 法 持 续 监 测 输 入 时 钟 相 位 与 馈 时 钟 的 相 位 关 系 如 果 两 个 连 续 相 位 周 期 跳 变 时 间 大 于 重 新 触 发 时 间,PLL 处 于 锁 定 状 态 如 表 8 AC 特 性 所 有 设 备 所 示,LOL 输 出 具 有 有 保 证 的 最 小 脉 冲 宽 度 内 部 PLL 校 准 期 间,LOL 引 脚 保 持 激 活 状 态 基 于 PLL 闭 环 带 宽, 重 新 触 发 时 间 将 自 动 设 定 见 表 34. 表 34. 锁 定 检 测 重 新 触 发 时 间 PLL 带 宽 设 置 (BW) 重 新 触 发 时 间 (ms) 60 120 Hz 53 120 240 Hz 26.5 240 480 Hz 13.3 480 960 Hz 6.6 960 1920 Hz 3.3 Rev. 0.5 73

6.9.5.2. 锁 定 检 测 (Si5322, Si5365) PLL 失 锁 指 示 不 可 用 于 这 些 器 件 6.10. 器 件 复 位 通 电 后, 器 件 内 部 执 行 上 电 复 位 (POR), 复 位 内 部 器 件 的 逻 辑 引 脚 RST 也 可 启 动 复 位 器 件 一 直 保 持 这 种 状 态 直 至 CKINn 有 效, 其 后 开 始 PLL 自 校 准 ( 见 6.2 节 PLL 自 校 准 ) 6.11. DSPLLsim 配 置 软 件 表 34. 锁 定 检 测 重 新 触 发 时 间 1920 3840 Hz 1.66 3840 7680 Hz.833 为 简 化 频 率 规 划, 环 路 带 宽 选 择 和 任 意 频 率 精 密 时 钟 的 一 般 器 件 配 置,Silicon 实 验 室 提 供 了 DSPLLsim 配 置 实 用 程 序 该 软 件 可 从 www.silabs.com/timing. 下 载 74 Rev. 0.5

7. 微 处 理 器 控 制 部 件 (Si5319, Si5324, Si5325, Si5326, Si5327, Si5367, Si5368, Si5369, Si5374, Si5375) 该 类 属 中 的 器 件 提 供 了 一 套 丰 富 的 时 钟 乘 法 / 时 钟 分 频 选 项, 环 路 带 宽 选 择, 输 出 时 钟 相 位 调 整 和 器 件 控 制 选 项 7.1. 时 钟 乘 法 输 入 频 率, 时 钟 乘 法 比 率, 输 出 频 率 通 过 寄 存 器 设 置 因 为 DSPLL 分 频 器 设 置 可 直 接 编 程 实 现 广 泛 的 频 率 转 换 此 外, 由 于 窄 带 部 分 的 较 小 的 相 位 检 测 器 频 率 范 围, 相 比 宽 带 部 分, 窄 带 部 分 具 有 更 广 泛 的 频 率 转 换 为 帮 助 用 户 找 到 特 定 输 入 频 率 和 时 钟 乘 法 比 率 的 有 效 分 频 器 设 置,Silicon 实 验 室 提 供 了 DSPLLsim 实 用 程 序 来 自 动 计 算 这 些 设 置 当 多 个 分 频 器 组 合 产 生 同 样 的 输 出 频 率, 软 件 推 荐 可 提 供 最 佳 相 位 噪 声 性 能 和 功 耗 性 能 功 能 的 分 频 器 设 置 7.1.1. 抖 动 容 限 (Si5319, Si5324, Si5325, Si5326, Si5327, Si5368, Si5369, Si5374 和 Si5375) See Section 5.2.3. 7.1.2. 宽 带 部 分 (Si5325, Si5367) 这 些 器 件 无 需 外 部 谐 振 器 或 参 考 时 钟 即 可 作 为 宽 带 时 钟 乘 法 器 工 作 如 果 输 入 时 钟 已 经 是 低 抖 动, 且 只 需 简 单 的 时 钟 乘 法, 该 模 式 是 可 取 的 该 模 式 下, 有 限 的 时 钟 乘 法 因 子 选 择 是 可 用 的 宽 带 部 分 的 输 入 到 输 出 偏 移 是 不 可 控 制 的 见 图 25 所 示, 选 定 的 输 入 时 钟 经 N3 输 入 分 频 器 输 出 到 DSPLL 输 入 到 输 出 的 时 钟 乘 法 比 率 定 义 如 下 : f OUT = f IN x N2/(N1 x N3) 其 中 : N1 = 输 出 分 频 器 N2 = 反 馈 分 频 器 N3 = 输 入 分 频 器 f IN = 10 MHz 710 MHz f OUT = 2 khz - 1. 4 GHz N1 CKIN1 / 2 N31 CKIN2 / N32 2 f 3 10 MHz 157.5 MHz DSPLL 4.85 5.67 GHz f OSC N1_HS NC1 NC2 / CKOUT_1 2 / CKOUT_2 2 CKIN3 / N33 2 f 3 N2 N2 = N2_LS N2_LS = [32, 34, 36,, 512] CKIN4 / N34 2 N3 = [1,2,3,...,2 19 ] 图 25. 宽 带 PLL 分 频 器 设 置 (Si5325, Si5367) NC5 / CKOUT_5 2 NC1 = N1_ HS x N1_LS N1_ HS = [4,5,6,...,11] N1_ LS = [1,2,4,6,...,2 20 ] Rev. 0.5 75

因 为 只 有 一 个 DCO 且 所 有 输 入 频 率 必 须 是 DCO 频 率 的 整 数 倍, 因 此 输 出 频 率 之 间 的 比 率 是 有 限 制 的 也 就 是 说, 输 入 频 率 和 第 一 个 输 出 频 率 的 比 率 是 有 相 当 大 自 由 度 的 ; 但 是 一 旦 选 定 第 一 个 输 出 频 率, 随 后 的 输 出 频 率 选 择 都 是 有 限 制 的 这 些 限 制 严 格 按 照 N1_HS 分 频 器 共 享 于 所 有 输 出 这 一 事 实 而 定 DSPLLsim 应 用 于 确 定 两 个 不 同 步 输 出 是 否 互 相 兼 容 不 同 频 率 的 输 入 也 存 在 着 同 样 问 题 : 两 个 输 入, 在 被 其 各 自 的 N3 分 频 器 分 频 后, 必 须 是 相 同 的 f3 频 率, 因 为 相 位 / 频 率 检 测 器 每 次 只 能 工 作 在 一 个 频 率 点 7.1.2.1. 环 路 带 宽 (Si5325, Si5367) 环 路 带 宽 (BW) 通 过 BWSEL_REG[3:0] 寄 存 器 位 实 现 数 字 可 编 程 器 件 的 工 作 频 率 应 该 在 环 路 带 宽 配 置 前 确 定, 因 为 环 路 带 宽 是 相 位 检 测 器 输 入 频 率 和 PLL 反 馈 分 频 器 的 一 个 功 能 参 阅 有 关 BWSEL_REG 设 置 的 DSPLLsim 和 相 关 带 宽 7.1.2.2. 锁 定 检 测 (Si5325, Si5367) PLL 失 锁 指 示 不 适 用 于 这 些 器 件 7.1.2.3. 输 入 到 输 出 的 偏 移 (Si5325, Si5367) 宽 带 器 件 的 输 入 到 输 出 偏 移 是 不 可 控 制 的 7.1.3. 窄 带 部 分 (Si5319, Si5324, Si5326, Si5327, Si5368, Si5369, Si5374, Si5375) DCO 使 用 XA/XB 上 的 参 考 时 钟 作 为 其 对 抖 动 衰 减 的 参 考 XA/XB 引 脚 支 持 晶 振 或 输 入 缓 冲 区 ( 单 端 或 差 分 ), 因 此, 可 以 使 用 一 个 外 部 振 荡 器 作 为 参 考 源 参 考 源 通 过 RATE[1:0] 引 脚 选 择 在 这 两 种 情 况 下, 参 考 输 入 的 绝 对 频 率 存 在 较 大 差 异, 因 为 它 是 一 个 固 定 频 率 参 考, 并 仅 用 于 抖 动 参 考 和 缓 缴 参 考 ( 见 第 87 页 7.6. 数 字 保 持 ) 更 多 细 节 请 参 阅 第 119 页 附 录 A- 窄 带 参 考 Si5374 和 Si5375 必 须 使 用 外 部 晶 振 而 不 能 使 用 晶 振 必 须 注 意 以 在 某 些 领 域 达 到 最 佳 性 能 有 关 此 主 题 的 详 情, 请 参 阅 第 121 页 附 录 B- 频 率 规 划 和 抖 动 性 能 (Si5316, Si5319, Si5323, Si5324, Si5326, Si5327, Si5366, Si5368,Si5369, Si5374, Si5375) 例 如,XA/XB 引 脚 (Si5374 和 Si5375 的 OSC_P 与 OSC_N) 的 连 接, 参 阅 第 113 页 的 8.4 节 晶 振 / 参 考 时 钟 接 口 (Si5316, Si5319, Si5323, Si5324, Si5326,Si5327, Si5366, Si5368, Si5369, Si5374, and Si5375) 参 阅 图 26 窄 带 PLL 分 频 器 设 置 (Si5319, Si5324, Si5326, Si5327, Si5368, Si5374, Si5375), 简 化 的 器 件 框 图 和 如 表 35 与 表 36 所 示 的 频 率 和 分 频 器 限 制 PLL 分 频 器 及 其 相 关 的 范 围 都 在 图 中 列 出 每 个 PLL 分 频 器 设 置 通 过 写 入 器 件 寄 存 器 实 现 编 程 输 入 频 率 fin 的 范 围,DSPLL 相 位 检 测 器 的 时 钟 速 率 f3 及 DSPLL 输 出 时 钟 fosc 都 有 额 外 限 制 选 定 的 输 入 时 钟 通 过 N3 输 入 分 频 器 提 供 给 DSPLL 此 外 外 部 晶 振 或 参 考 时 钟 提 供 参 考 频 率 给 DSPLL DSPLL 输 出 频 率 fosc, 由 每 个 输 出 分 频 器 划 分 产 生 时 钟 输 出 频 率 输 入 到 输 入 时 钟 乘 法 比 率 如 下 定 义 : f OUT = f IN x N2/(N1 x N3) 其 中 : N1 = 输 出 分 频 器 N2 = 反 馈 分 频 器 N3 = 输 入 分 频 器 76 Rev. 0.5

注 : 由 DCO 和 N1_HS 导 致 的 限 制 致 使 不 同 频 率 存 在 多 个 输 出 图 26. 窄 带 PLL 分 频 器 设 置 (Si5319, Si5324, Si5326, Si5327, Si5368, Si5369, Si5374, Si5375) 表 35. 窄 带 频 率 范 围 信 号 CKINn f 3 f OSC f OUT 频 率 范 围 2 khz 710 MHz 2 khz 2 MHz 4.85 5.67 GHz 2 khz 1.475 GHz 对 于 Si5327, Si5374 和 Si5375,Fmax = 808 MHz 表 36. 分 频 器 及 其 限 制 分 频 器 方 程 式 Si5325, Si5367 Si5319, Si5324, Si5326, Si5327, Si5368, Si5369, Si5374, Si5375 N1 N1 = N1_HS x NCn_LS N1_HS = [4, 5,, 11] NCn_LS = [1, 2, 4, 6,, 2^20] N2 N2 = N2_HS x N2_LS N2_HS = 1 N2_LS = [32, 34, 36,, 2^9] N1_HS = [4, 5,, 11] NCn_LS = [1, 2, 4, 6,, 2^20] N2_HS = [4, 5,, 11] N2_LS = [2, 4, 6,, 2^20] N3 N3 = N3n N3n = [1,2,3,..,2^19] N3n = [1,2,3,..,2^19] Rev. 0.5 77

输 出 分 频 器 NC1, 是 高 速 分 频 器 (N1_HS) 和 低 速 分 频 器 (N1_LS) 联 合 作 用 的 结 果 同 样, 反 馈 分 频 器 N2 是 高 速 分 频 器 N2_HS 和 低 速 N2_LS 联 合 作 用 的 结 果 想 要 联 合 多 个 高 速 和 低 速 分 频 器 值 以 产 生 需 要 的 总 体 结 果, 尽 可 能 选 择 最 高 速 分 频 器 值 以 实 现 更 低 功 耗 如 上 给 出 的 fosc 和 N1 范 围, 可 以 实 现 2kHZ-945MHz 的 任 意 频 率, 其 中 NC1 范 围 为 (4*220)-6 当 NC1=5 时, 可 获 得 输 出 频 率 范 围 为 970MHz-1.134GHz 当 NC1=4, 可 获 得 输 出 频 率 范 围 为 1.2125-1.4175GHz 因 为 只 有 一 个 DCO 且 所 有 输 入 频 率 必 须 是 DCO 频 率 的 整 数 倍, 因 此 输 出 频 率 之 间 的 比 率 是 有 限 制 的 也 就 是 说, 输 入 频 率 和 第 一 个 输 出 频 率 的 比 率 是 有 相 当 大 自 由 度 的 ; 但 是 一 旦 选 定 第 一 个 输 出 频 率, 随 后 的 输 出 频 率 选 择 都 是 有 限 制 的 这 些 限 制 严 格 按 照 N1_HS 分 频 器 共 享 于 所 有 输 出 这 一 事 实 而 定 DSPLLsim 应 用 于 确 定 两 个 不 同 步 输 出 是 否 互 相 兼 容 不 同 频 率 的 输 入 也 存 在 着 同 样 问 题 : 两 个 输 入, 在 被 其 各 自 的 N3 分 频 器 分 频 后, 必 须 是 相 同 的 f3 频 率, 因 为 相 位 / 频 率 检 测 器 每 次 只 能 工 作 在 一 个 频 率 点 7.1.4. 环 路 带 宽 (Si5319, Si5326, Si5368, Si5375) 器 件 可 作 为 带 数 字 可 编 程 环 路 带 宽 (BW) 的 抖 动 衰 减 器 工 作 环 路 带 宽 设 置 范 围 为 60Hz-8.4kHz, 并 通 过 BWSEL_REG[3:0] 寄 存 器 位 设 置 器 件 工 作 频 率 应 在 环 路 带 宽 配 置 前 确 定, 因 为 环 路 带 宽 是 相 位 检 测 器 输 入 频 率 和 PLL 反 馈 分 频 器 的 联 合 功 能 输 出 请 参 阅 DSPLLsim 的 BWSEL_REG 表 和 相 关 环 路 带 宽 设 置 更 多 关 于 环 路 带 宽 及 其 对 抖 动 衰 减 影 响, 请 参 阅 第 164 页 附 录 H- 抖 动 衰 减 和 环 路 带 宽 7.1.4.1. 低 环 路 带 宽 (Si5324, Si5327, Si5369, Si5374) Si5324, Si5327, Si5369, and Si5374 的 环 路 带 宽 明 显 低 于 Si5326 的 环 路 带 宽 对 于 一 个 给 定 的 频 率 规 划,Si5324/ 27/69/74 的 可 用 环 路 带 宽 设 置 及 其 寄 存 器 控 制 值 由 DSPLLsim (4.0.1 版 或 更 高 版 本 ) 或 Si537xDSPLLsim 列 出 与 Si5326 相 比,Si5324/27/69/74 的 环 路 带 宽 设 置 是 其 环 路 带 宽 的 1/16, 也 就 意 味 着 Si5324/27/69/74 的 环 路 带 宽 范 围 为 4-525Hz 7.1.5. 锁 定 检 测 (Si5319, Si5326, Si5327, Si5368, Si5369, Si5374, Si5375) 器 件 具 有 PLL 锁 定 检 测 算 法 来 指 示 LOL 输 出 引 脚 的 锁 定 状 态 和 LOL_INT 只 读 寄 存 器 位 更 多 LOL 算 法 细 节, 见 7.11.8. LOL(Si5319, Si5324, Si5326, Si5327, Si5368, Si5369,Si5374, Si5375) 7.2. PLL 自 校 准 器 件 在 优 化 环 路 参 数 和 抖 动 性 能 前 执 行 内 部 自 校 准 自 校 准 时,DCO 由 自 校 准 状 态 机 进 行 内 部 控 制,LOL 报 警 也 将 激 活 输 出 时 钟 可 激 活 或 禁 用, 这 取 决 于 SQ_ICAL 位 设 置 如 表 8 AC 特 性 所 有 设 备 所 示, 自 校 准 时 间 tlockmp 启 动 内 部 自 校 准 的 过 程 如 下 所 述 7.2.1. 启 动 内 部 自 校 准 以 下 任 意 事 件 都 将 触 发 自 动 自 校 准 内 部 DCO 寄 存 器 溢 出, 指 示 需 要 重 锁 DCO 设 置 ICAL 寄 存 器 位 为 1 上 述 任 何 情 况 下, 如 果 存 在 有 效 输 入 时 钟 ( 无 输 入 报 警 ) 且 被 选 定 为 当 前 激 活 时 钟, 内 部 自 校 准 将 被 启 动 同 时, 需 要 提 供 外 部 晶 振 或 参 考 时 钟 以 保 证 自 校 准 开 始 (LOSX_INT=0[ 仅 限 窄 带 ]) 如 果 SQ_ICAL 位 设 置 为 0, 那 么 当 启 动 自 校 准 是, 器 件 产 生 输 出 时 钟 当 器 件 开 始 自 校 准 时, 输 出 时 钟 出 现 输 出 时 钟 的 频 率 可 能 高 于 最 终 锁 定 值 5% 或 低 于 最 终 锁 定 值 20% 如 果 SQ_ICAL=1, 自 校 准 器 件 输 出 时 钟 将 禁 用, 直 至 自 校 准 程 序 完 成 后 出 现 一 个 成 功 地 ICAL 后,SQ_ICAL 位 将 自 我 清 空 一 个 带 有 效 输 入 时 钟 的 成 功 自 校 准 执 行 后, 无 需 为 后 续 输 入 时 钟 的 丢 失 再 次 启 动 自 校 准 如 果 自 校 准 后, 输 入 时 钟 丢 失, 器 件 进 入 数 字 保 持 模 式 输 入 时 钟 返 回 后, 器 件 重 锁 输 入 时 钟 且 不 再 进 行 自 校 准 上 电 和 写 入 分 频 器 或 PLL 寄 存 器 后, 用 户 必 须 设 置 ICAL=1 来 启 动 自 校 准 自 校 准 完 成 后,LOL 变 低 基 于 选 定 的 环 路 带 宽 值, 可 能 花 费 几 秒 钟 完 成 稳 定 输 出 频 率 和 相 位 推 荐 在 所 有 ICALs 和 通 过 RST_REG ( 寄 存 器 136.7) 设 置 其 相 关 寄 存 器 写 入 前, 执 行 软 件 复 位 7.2.1.1. PLL 自 校 准 (Si5324, Si5327, Si5369, Si5374) 由 于 Si5324, Si5327, Si5369, 和 Si5374 的 环 路 带 宽 窄,Si5324/27/69/75 的 锁 定 时 间 明 显 长 于 Si5326 的 锁 定 时 间 可 通 过 FAST_LOCK 寄 存 器 位 来 缩 短 锁 定 时 间 如 Si5324/27/69/74 数 据 手 册 所 示,FAST_LOCK 是 寄 存 器 137 的 LSB 位 当 FAST_LOCK 高 电 平 时, 锁 定 时 间 缩 短 因 为 Si5324/27/69/74 初 始 化 FAST_LOCK 为 低 电 平, 必 须 在 ICAL 设 置 前 写 入 典 型 FAST_LOCK 下 的 Si5324/27/69/74 锁 定 时 间 ( 定 义 为 ICAL 开 始 至 LOL 跳 低 ) 为 1-2 秒 为 了 进 一 步 缩 短 锁 定 时 间, 同 样 推 荐 写 入 001 值 到 LOCKT 中 ( 寄 存 器 19 的 三 个 LSBs 位 ) 7.2.2. 内 部 自 校 准 期 间 的 输 入 时 钟 稳 定 当 选 定 激 活 CKINn 时 钟 频 率 稳 定 且 其 频 率 值 在 DSPLLsim 报 告 的 工 作 范 围 内 时,ICAL 必 须 发 生 其 他 CKINs 必 须 频 率 78 Rev. 0.5

稳 定 ( 小 于 标 称 值 100ppm) 或 ICAL 期 间 被 抑 制 7.2.3. 由 输 入 频 率 变 化 引 起 的 自 校 准 如 果 自 上 次 校 准 后, 选 定 CKINn 频 率 变 化 500ppm 或 更 多, 期 间 可 能 启 动 自 校 准 7.2.4. 窄 带 输 入 到 输 出 偏 移 (Si5319, Si5324, Si5326, Si5327, Si5368, Si5369, Si5374, Si5375) 输 入 到 输 出 偏 移 不 可 控 制 需 要 外 部 电 路 来 控 制 输 入 到 输 出 的 偏 移 更 多 信 息 请 联 系 Silicon Labs. 7.2.5. ICAL 前 或 期 间 的 时 钟 输 出 行 为 表 37. CKOUT_ALWAYS_ON 和 SQ_ICAL 真 值 表 案 例 CKOUT_ALWAYS_ON SQ_ICAL 结 果 1 1 0 0 CKOUT 关 直 至 第 一 个 ICAL 后 2 2 0 1 CKOUT 关 直 至 第 一 个 成 功 的 ICAL 后 ( 如,LOL 低 电 平 时 ) 3 3 1 0 CKOUT 总 是 开, 包 括 在 ICAL 期 间 4 4 1 1 CKOUT 总 是 开, 包 括 在 ICAL 期 间 通 过 这 些 设 置 来 保 持 输 出 到 输 出 的 偏 移 备 注 : 1. 上 电 后, 直 至 该 部 分 初 始 化 前 都 不 需 要 输 出 时 钟 时, 选 择 案 例 1, 但 初 始 化 后 将 一 直 存 在 输 出 时 钟 2. 任 意 ICAL 期 间 都 不 需 要 输 出 时 钟, 选 择 案 例 2 案 例 2 将 产 生 输 出 仅 在 输 出 在 正 确 的 输 出 频 率 时 3. 无 论 何 时, 都 希 望 有 时 钟 输 出 选 择 案 例 3 4. 案 例 4 同 案 例 3 Rev. 0.5 79

7.3. 输 入 时 钟 配 置 (Si5367 和 Si5368) 基 于 CK_CONFIG_REG, 器 件 支 持 两 个 输 入 时 钟 配 置 更 多 信 息 请 参 阅 第 70 页 6.5. 帧 同 步 (Si5366) 7.4. 输 入 时 钟 控 制 本 节 介 绍 时 钟 选 择 功 能 ( 手 动 输 入 选 择, 自 动 输 入 选 择, 无 缝 开 关 和 可 逆 开 关 ) Si5319, Si5327, 和 Si5375 支 持 仅 基 于 引 脚 控 制 的 手 动 时 钟 选 择 图 27 和 图 28 提 供 了 时 钟 选 择 逻 辑 的 高 层 概 述, 虽 然 不 包 括 宽 带 或 帧 同 步 应 用 寄 存 器 值 由 粗 体 斜 字 表 示 注 意 : 两 个 时 钟 切 换 时, 如 果 两 者 频 率 差 异 超 过 100ppm,LOL 可 能 短 暂 跳 高 CKIN1 CKIN2 Selected Clock LOS/FOS detect LOS/FOS detect CK_PRIORn 4 Clock priority logic 1 CS_CA pin CKSEL_REG 0 AUTOSEL_REG 2 decode Auto 0 Manual 1 CK_ACTV_PIN CKSEL_PIN 图 27. Si5324, Si5325, Si5326, Si5327, 和 Si5374 输 入 时 钟 选 择 80 Rev. 0.5

CKIN1 CKIN2 CKIN3 Selected Clock CKIN4 LOS/FOS detect LOS/FOS detect LOS/FOS detect LOS/FOS detect CK_PRIORn 8 Clock priority logic CKSEL_REG 2 2 1 0 2 2 CS0_C3A, CS1_C4A pins 2 Auto AUTOSEL_REG decode 0 Manual 2 1 CKSEL_PIN 图 28. Si5367, Si5368, 和 Si5369 输 入 时 钟 选 择 7.4.1. 手 动 时 钟 选 择 (Si5324, Si5325, Si5326, Si5367, Si5368, Si5369, Si5374) 输 入 时 钟 选 择 的 手 动 控 制 可 通 过 设 置 AUTOSEL_REG[1:0] 寄 存 器 位 为 00 来 实 现 手 动 模 式 下, 激 活 输 入 时 钟 可 通 过 如 表 38 和 表 39 设 置 CKSEL_REG[1:0] 寄 存 器 位 来 选 择 CKSEL_REG[1:0] R 寄 存 器 位 表 38. 手 动 输 入 时 钟 选 择 (Si5367, Si5368, Si5369) CK_CONFIG_REG = 0 (CKIN1,2,3,4 输 入 ) 激 活 输 入 时 钟 CK_CONFIG_REG = 1 (CKIN1,3 & CKIN2,4 时 钟 /FSYNC pairs) 00 CKIN1 CKIN1/CKIN3 01 CKIN2 CKIN2/CKIN4 10 CKIN3 Not used 11 CKIN4 Not used 设 置 CKSEL_PIN 寄 存 器 位 为 1 可 使 得 CS[1:0] 引 脚 继 续 控 制 输 入 时 钟 选 择 如 果 CS_PIN 设 置 为 0,CKSEL_REG[1:0] 寄 存 器 位 充 任 输 入 时 钟 选 择 功 能 Rev. 0.5 81

表 39. 手 动 输 入 时 钟 选 择 (Si5324, Si5325, Si5326, Si5374) CKSEL_REG 或 CS 引 脚 激 活 输 入 时 钟 0 CKIN1 1 CKIN2 如 果 选 定 时 钟 进 入 报 警 状 态,PLL 进 入 数 字 保 持 模 式 如 果 自 动 时 钟 选 择 使 能,CKSEL_REG[1:0] 控 制 可 忽 略 7.4.2. 自 动 时 钟 选 择 (Si5324, Si5325, Si5326, Si5367, Si5368, Si5369, Si5374) 如 表 40 所 示, 通 过 AUTOSEL_REG[1:0] 寄 存 器 位 设 置 输 入 时 钟 选 择 模 式 自 动 开 关 可 选 择 可 逆 或 非 可 逆 模 式 表 40. 自 动 / 手 动 时 钟 选 择 AUTOSEL_REG[1:0] 时 钟 选 择 模 式 00 手 动 01 自 动 非 可 逆 10 自 动 可 逆 11 保 留 只 有 当 选 择 手 动 模 式 时,CKSEL_PIN 才 具 有 意 义 7.4.2.1. 详 细 的 自 动 时 钟 选 择 说 明 (Si5324, Si5325, Si5326, Si5374) 自 动 开 关 可 选 择 可 逆 或 非 可 逆 模 式 当 器 件 配 置 为 自 动 开 关 模 式 时, 时 钟 输 入 的 默 认 优 先 级 为 CKIN1, 随 后 CKIN2, 最 后 数 字 保 持 模 式 可 逆 输 入 时 钟 优 先 级 安 排 可 通 过 CK_PRIOR 位 设 置 安 排, 如 Si5325, Si5326, 和 Si5374 所 示 默 认 优 先 级 安 排 下, 自 动 开 关 模 式 在 上 电, 复 位 或 可 逆 模 式 下 的 CKIN1 无 报 警 情 况 都 将 选 择 CKIN1 如 果 CKIN1 上 存 在 报 警, 且 CKIN2 上 无 激 活 报 警, 器 件 则 选 择 CKIN2 如 果 CKIN1 和 CKIN2 都 有 报 警, 器 件 则 进 入 数 字 保 持 模 式 如 果 选 择 自 动 模 式, 且 频 率 偏 移 报 警 (FOS1_INT 和 FOS2_INT) 禁 用, 自 动 开 关 将 不 会 启 动 以 响 应 FOS 报 警 信 号 丢 失 报 警 (LOS1_INT 和 LOS2_INT) 往 往 用 做 自 动 时 钟 选 择 的 选 择 非 可 逆 模 式 下, 一 旦 CKIN2 选 定, 只 要 其 有 效, 即 使 CKIN1 上 的 报 警 消 除, 仍 持 续 CKIN2 选 择 82 Rev. 0.5

7.4.2.2. 详 细 的 自 动 时 钟 选 择 说 明 (Si5367, Si5368, Si5369) 自 动 开 关 模 式 下 的 时 钟 输 入 优 先 级 如 表 41 所 示 例 如, 如 果 CK_CONFIG_REG = 0, 且 所 需 的 时 钟 优 先 级 顺 序 为 CKIN4, CKIN3, CKIN2, 其 后 CKIN1 为 最 低 优 先 时 钟, 用 户 应 设 置 CK_PRIOR1[1:0] = 11, CK_PRIOR2[1:0] = 10, CK_PRIOR3[1:0] = 01, CK_PRIOR4[1:0] = 00 表 41. 自 动 开 关 模 式 的 输 入 时 钟 优 先 级 选 定 时 钟 CK_PRIORn[1:0] CK_CONFIG_REG = 0 CK_CONFIG_REG = 1 00 CKIN1 CKIN1/CKIN3 01 CKIN2 CKIN2/CKIN4 10 CKIN3 未 使 用 11 CKIN4 未 使 用 如 果 CK_CONFIG_REG = 1, 且 所 需 的 时 钟 优 先 级 顺 序 为 CKIN1/CKIN3, 其 后 CKIN2/CKIN4, 用 户 应 设 置 CK_PRIOR1[1:0] = 00, CK_PRIOR2[1:0] = 01 ( 此 情 况 下,CK_PRIOR3[1:0] 和 CK_PRIOR4[1:0] 忽 略 ) 下 面 讨 论 介 绍 了 默 认 优 先 级 顺 序 ( 优 先 顺 序 :CKIN1, CKIN2, CKIN3, CKIN4) 下 的 四 种 可 能 输 入 时 钟 (CK_CONFIG_REG = 0) 的 时 钟 选 择 算 法 自 动 开 关 模 式 在 上 电, 复 位 或 可 逆 模 式 下 的 CKIN1 无 报 警 情 况 都 将 选 择 CKIN1 如 果 CKIN1 上 存 在 报 警, 且 CKIN2 上 无 激 活 报 警, 器 件 则 切 换 至 CKIN2 如 果 CKIN1 和 CKIN2 都 有 报 警, 而 CKIN3 上 无 报 警, 器 件 切 换 至 CKIN3 如 果 CKIN1,CKIN2 和 CKIN3 上 都 有 报 警, 而 CKIN4 上 无 报 警, 器 件 则 切 换 至 CKIN4 如 果 CKIN1, CKIN2,CKIN3 和 CKIN4 上 都 有 报 警, 器 件 则 进 入 数 字 保 持 模 式 如 果 选 择 自 动 模 式, 且 频 率 偏 移 报 警 (FOS1_INT, FOS2_INT, FOS3_INT, FOS4_INT) 禁 用, 自 动 开 关 模 式 将 不 会 被 启 动 以 响 应 FOS 报 警 信 号 丢 失 报 警 (LOS1_INT, LOS2_INT, LOS3_INT, LOS4_INT) 常 用 于 选 择 自 动 时 钟 选 择 非 可 逆 模 式 下, 一 旦 选 定 CKIN2, 只 要 它 有 效, 那 么 即 使 在 CKIN1 报 警 消 除 情 况 下, 仍 持 续 CKIN2 的 选 择 7.4.3. 带 相 位 构 建 的 无 缝 切 换 (Si5324, Si5326, Si5327, Si5368, Si5369, Si5374) Silicon 实 验 室 的 切 换 技 术 通 过 相 位 构 建 来 尽 量 减 少 输 入 时 钟 切 换 过 程 中, 相 位 瞬 变 对 时 钟 输 出 的 传 播 所 有 输 入 时 钟 间 的 切 换 发 生 在 输 入 多 路 复 用 器 和 相 位 检 测 电 路 中 相 位 检 测 电 路 持 续 监 控 每 个 输 入 时 钟 和 DSPLL 输 出 时 钟,fOSC 间 的 相 位 差 相 位 检 测 电 路 可 以 锁 定 任 意 时 钟 于 指 定 的 对 fosc 相 位 偏 移, 以 使 得 PLL 电 路 来 保 持 该 相 位 偏 移 当 发 生 时 钟 切 换 时, 相 位 检 测 电 路 知 道 原 始 输 入 时 钟 和 新 输 入 时 钟 的 输 入 到 输 出 的 相 位 偏 关 系 相 位 检 测 电 路 锁 定 新 输 入 时 钟 于 新 时 钟 的 相 位 偏 移, 以 使 输 出 时 钟 的 相 位 不 被 打 乱 两 个 输 入 时 钟 的 相 位 差 通 过 相 位 检 波 器 的 偏 移 值 来 同 化, 而 不 是 传 播 到 时 钟 输 出 去 通 过 联 合 时 钟 重 拍 ( 输 入 时 钟 切 换 ), 切 换 技 术 实 际 上 消 除 了 传 统 意 义 上 的 输 出 时 钟 的 相 位 瞬 变 注 意 : 输 入 时 钟 间 的 无 缝 切 换 仅 适 用 于 当 输 入 时 钟 验 证 时 间 VALTIME[1:0] = 01 或 更 长 时 Rev. 0.5 83

7.5. Si5319, Si5324, Si5326, Si5327, Si5368, Si5369, Si5374 和 Si5375 自 由 运 行 模 式 Si5319, Si5324, Si5326, Si5327, Si5368, Si5369, Si5374, Si5375 CKIN1 CKIN2 N31 N32 XB Xtal osc XA Crystal or an external oscillator (external oscillator only for the Si5374/75) DSPLL Core XA-XB CKOUT1 CKOUT2 Control I 2 C/SPI 图 29. 自 由 运 行 模 式 框 图 CKIN2 有 额 外 的 mux, 其 具 有 到 晶 振 输 出 的 路 径 自 由 运 行 模 式 下, CKIN2 无 用 (Si5326, Si5368, Si5369, Si5374) 晶 振 到 CKIN1 的 切 换 时 无 缝 的 晶 振 或 外 部 振 荡 器 都 可 用 外 部 振 荡 器 连 接 可 是 单 端 或 差 分 的 所 有 其 他 功 能 和 规 范 都 相 同 7.5.1. 自 由 运 行 模 式 编 程 步 骤 使 用 DSPLLsim 确 定 频 率 规 划 : 写 入 内 部 分 频 器, 包 括 N31 和 N32 启 用 自 由 运 行 模 式 (mux 选 择 线 ),FREE_RUN 选 择 CKIN1 作 为 较 高 优 先 级 时 钟 建 立 可 逆 和 自 动 选 择 模 式 一 旦 正 确 编 程, 该 部 分 将 : 初 始 化 锁 定 XA/XB(Si5374/75 的 OSC_P 和 OSC_N f) 或 CKIN1 如 果 CKIN1 失 败, 自 动 无 缝 切 换 至 XA/XB Automatically and hitlessly switch to XA/XB if CKIN1 fails. CKIN1 返 回 后, 自 动 无 缝 切 换 回 CKIN1 对 于 Si5319: 手 动 使 用 输 入 引 脚 进 行 时 钟 选 择 时 钟 切 换 是 无 缝 的 CKIN2 不 可 用 7.5.2. 自 由 运 行 模 式 下 的 时 钟 控 制 逻 辑 注 意 到, 选 择 CKIN2 还 是 XA/XB 振 荡 器 的 多 路 复 用 器 在 时 钟 选 择 和 控 制 逻 辑 之 前 确 定, 自 由 运 行 模 式 下, 所 有 这 些 逻 辑 由 XA/XB 振 荡 器 驱 动 而 非 CKIN2 引 脚 例 如, 自 由 运 行 模 式 时,CK2B 引 脚 将 反 映 XA/XB 振 荡 器 的 状 态 而 非 CKIN2 引 脚 的 状 态 84 Rev. 0.5

7.5.3. 自 由 运 行 参 考 频 率 约 束 XA/XB Frequency Min XA/XB Frequency Max Xtal 109 MHz 125.5 MHz 3rd overtone 37 MHz 41 MHz Fundamental CKIN -------------- N31 XA-XB = ----------------- = f N32 3 CKOUT 整 数 XA XB 所 有 晶 振 和 外 部 振 荡 器 必 须 位 于 这 两 个 频 段 内 不 是 每 个 晶 振 都 工 作 ; 它 们 应 该 经 过 测 试 外 部 振 荡 器 可 工 作 于 所 有 四 个 频 段 CKIN1 和 XA/XB 的 相 位 检 测 器 (f3) 频 率 必 须 相 同, 否 则 不 能 实 现 无 缝 切 换 为 避 免 毛 刺, 应 避 免 XA/XB 频 率 的 整 数 ( 或 近 整 数 ) 输 出 7.5.4. 自 由 运 行 参 考 频 率 约 束 自 由 运 行 模 式 下 : CKOUT 频 率 跟 踪 参 考 频 率 对 于 非 常 低 的 漂 移,TCXO 或 OCXO 参 考 是 必 要 的 CKOUT 抖 动 : XA/XB 到 CKOUT 抖 动 传 输 功 能 大 约 是 一 到 一 的 对 于 非 常 低 的 抖 动, 可 使 用 高 质 量 晶 振 或 外 部 振 荡 器 第 三 泛 音 晶 振 具 有 较 低 的 近 载 波 相 位 噪 声 一 般 来 说, 更 高 XA/XB 频 率 > 低 抖 动 XA/XB 频 率 精 度 : 对 于 无 缝 切 换, 为 满 足 所 有 已 有 规 范, 由 N32 划 分 的 XA/XB 频 率 应 匹 配 由 N31 划 分 的 CLKIN 如 果 它 们 不 匹 配, 时 钟 切 换 仍 效 果 良 好 除 上 述 以 外,XA/XB 频 率 的 绝 对 精 度 并 不 重 要 Rev. 0.5 85

7.6. 数 字 保 持 所 有 任 意 频 率 精 密 时 钟 设 备 都 具 有 保 持 模 式, 其 中,DSPLL 锁 定 到 一 个 数 字 值 7.6.1. 窄 带 数 字 保 持 (Si5316, Si5324, Si5326, Si5368, Si5369, Si5374) 窄 带 部 分 初 始 自 校 准 (ICAL) 后, 当 无 有 效 输 入 时 钟 时, 器 件 进 入 数 字 保 持 参 阅 第 144 页 的 附 录 D- 报 警 结 构 中 的 逻 辑 图,Si5324, Si5326, 和 Si5374 的 时 钟 缺 失 由 如 下 布 尔 方 程 式 定 义 : (LOS1_INT OR FOS1_INT) AND (LOS2_INT OR FOS2_INT) = 进 入 数 字 保 持 Si5327 的 布 尔 方 程 式 如 下 : LOS1 and LOS2 = 进 入 数 字 保 持 Si5367, Si5368, 和 Si5369 的 布 尔 方 程 式 如 下 : (LOS1_INT OR FOS1_INT) AND (LOS2_INT OR FOS2_INT) AND (LOS3_INT OR FOS3_INT) AND (LOS4_INT OR FOS4_INT) = 进 入 数 字 保 持 7.6.1.1. 数 字 保 持 详 细 说 明 (Si5324, Si5326, Si5327, Si5368, Si5369, Si5374) 该 模 式 下, 器 件 提 供 一 个 稳 定 的 输 出 频 率 直 至 输 入 时 钟 返 回 且 验 证 有 效 进 入 数 字 保 持 模 式, 内 部 DCO 初 始 化 为 其 最 后 的 频 率 值,M ( 见 图 30) 接 着,DCO 缓 慢 过 渡 到 提 供 给 DSPLL, MHIST 的 历 史 平 均 频 率 值, 如 图 30 所 示 求 开 始 于 t= (HIST_DEL + HIST_AVG) 而 结 束 于 t= = HIST_DEL 的 M 值 的 平 均 值 以 计 算 MHIST 历 史 平 均 频 率 值 来 自 内 部 存 储, 其 负 责 记 录 提 供 给 DCO 的 前 M 值 通 过 历 史 平 均 频 率 值, 由 输 入 时 钟 相 位 和 频 率 瞬 变 可 能 引 起 的 即 时 时 钟 损 失 或 其 他 任 何 事 件 导 致 的 数 字 保 持 将 不 会 影 响 数 字 保 持 频 率 此 外, 相 关 的 输 入 时 钟 抖 动 或 PLL 抖 动 带 来 的 噪 声 降 到 最 低 HIST_AVG M HIST t = HIST_DEL Digital Hold @ t = 0 M 图 30. M 历 史 值 的 参 数 Time 如 表 42 所 示, 可 通 过 HIST_DEL[4:0] 寄 存 器 位 设 置 历 史 延 迟, 且 可 通 过 HIST_AVG[4:0] 寄 存 器 位 设 置 历 史 平 均 时 间, 如 表 43 所 示 DIGHOLDVALID 寄 存 器 可 用 于 确 定 HIST_AVG 中 的 信 息 是 否 有 效, 且 器 件 是 否 能 进 入 SONET/SDH 兼 容 数 字 保 持 如 果 DIGHOLDVALID 没 有 激 活, 该 部 分 将 进 入 VCO 冻 结 而 非 数 字 保 持 86 Rev. 0.5

表 42. 数 字 保 持 历 史 延 迟 HIST_DEL[4:0] 历 史 延 迟 时 间 (ms) HIST_DEL[4:0] 历 史 延 迟 时 间 (ms) 00000 0.0001 10000 6.55 00001 0.0002 10001 13 00010 0.0004 10010 (default) 26 00011 0.0008 10011 52 00100 0.0016 10100 105 00101 0.0032 10101 210 00110 0.0064 10110 419 00111 0.01 10111 839 01000 0.03 11000 1678 01001 0.05 11001 3355 01010 0.10 11010 6711 01011 0.20 11011 13422 01100 0.41 11100 26844 01101 0.82 11101 53687 01110 1.64 11110 107374 01111 3.28 11111 214748 表 43. 数 字 保 持 历 史 平 均 时 间 HIST_AVG[4:0] 历 史 平 均 时 间 (ms) HIST_AVG[4:0] 历 史 平 均 时 间 (ms) 00000 0.0000 10000 26 00001 0.0004 10001 52 00010 0.001 10010 105 00011 0.003 10011 210 00100 0.006 10100 419 00101 0.012 10101 839 00110 0.03 10110 1678 00111 0.05 10111 3355 01000 0.10 11000 (default) 6711 01001 0.20 11001 13422 01010 0.41 11010 26844 01011 0.82 11011 53687 01100 1.64 11100 107374 01101 3.28 11101 214748 01110 6.55 11110 429497 01111 13 11111 858993 如 果 XA/XB 提 供 有 高 度 稳 定 的 参 考, 如 过 控 制 晶 振 振 荡 器 (OCXO), 可 实 现 极 度 稳 定 的 数 字 保 持 如 果 XA/XB 端 口 提 供 有 晶 振, 数 字 保 持 的 稳 定 性 将 受 限 于 晶 振 的 稳 定 性 Rev. 0.5 87

7.6.2. 窄 带 宽 器 件 的 历 史 设 置 (Si5324, Si5327, Si5369, Si5374) 由 于 Si5324, Si5369 和 Si5374 的 环 路 带 宽 极 为 狭 窄, 推 荐 增 长 两 个 历 史 寄 存 器 值 为 更 长 历 史 7.6.3. 从 数 字 保 持 中 恢 复 (Si5319, Si5324, Si5326, Si5327, Si5368, Si5369, Si5374) 当 输 入 时 钟 信 号 返 回, 器 件 从 数 字 保 持 过 渡 到 选 定 输 入 时 钟 器 件 可 实 现 从 数 字 保 持 无 缝 恢 复 从 数 字 保 持 到 返 回 的 输 入 时 钟 的 时 钟 过 渡 包 括 相 位 构 建 以 同 步 数 字 保 持 时 钟 相 位 和 输 入 时 钟 相 位 间 的 相 位 差 7.6.4. VCO 冻 结 (Si5319, Si5325, Si5367, Si5375) 如 果 选 定 输 入 时 钟 存 在 LOS 或 FOS 条 件, 器 件 进 入 VCO 冻 结 该 模 式 下, 器 件 持 续 提 供 一 个 稳 定 的 输 出 频 率 直 至 输 入 时 钟 返 回 且 验 证 有 效 器 件 进 入 数 字 保 持 模 式 时, 内 部 振 荡 器 在 报 警 条 件 前 缘 前 约 一 秒 钟 时 间 初 始 化 为 该 频 率 值 VCO 冻 结 与 SONET/SDH MTIE 需 求 不 相 容 ; 需 要 SONET/SDH MTIE 的 应 用 应 使 用 Si5324, Si5326, Si5368, Si5369 或 Si5374 不 像 Si5325 和 Si5367,Si5319 的 VCO 冻 结 由 能 带 来 更 高 稳 定 性 的 XA/XB 参 考 ( 典 型 为 一 个 晶 振 ) 控 制 对 于 Si5319, Si5327, 和 Si5375, 除 了 不 存 在 HIST_AVG 和 HIST_DEL 寄 存 器, 它 们 的 VCO 冻 结 类 似 Si5326, Si5368, 和 Si5369 的 数 字 保 持 功 能 7.6.5. 数 字 保 持 : VCO 冻 结 图 31 所 示, 是 数 字 保 持 与 VCO 冻 结 两 功 能 行 为 的 差 异 示 例 freq HIST_AVG HIST_DEL Digital Hold f 0 Normal operation Input clock drifts ~1 sec VCO freeze time Clock input cable is pulled LOS alarm occurs, Start Digital hold 图 31. 数 字 报 此 vs. VCO 冻 结 示 例 88 Rev. 0.5

7.7. 输 出 相 位 调 整 (Si5326, Si5368) 该 器 件 具 有 高 精 度 数 字 控 制 器 件 偏 移 功 能 更 多 关 于 输 出 相 位 调 整 信 息, 参 阅 DSPLLsim 和 各 自 的 数 据 手 册 两 者 皆 可 从 www.silabs.com/timing 网 址 通 过 点 击 Documentation 下 载 7.7.1. 粗 偏 移 控 制 (Si5326, Si5368) 将 INCDEC_PIN 寄 存 器 位 设 置 为 0 ( 引 脚 控 制 关 闭 ), 整 个 器 件 偏 移 将 通 过 CLAT[7:0] 寄 存 器 位 控 制 该 偏 移 控 制 具 有 1/fOSC 的 分 辨 率, 约 为 200ps, 范 围 -25.6-25.4ns 随 后 的 上 电 或 复 位 (RST 引 脚 或 RST_REG 寄 存 器 位 ), 偏 移 将 恢 复 到 复 位 值 偏 移 寄 存 器 的 任 何 变 化 将 被 读 取 并 与 前 保 留 值 进 行 比 较 两 者 之 间 差 值 经 计 算 后 应 用 至 时 钟 输 出 所 有 偏 移 变 化 在 一 个 无 干 扰 方 式 下 完 成 相 位 调 整 阶 段, 任 意 新 的 CLAT[7:0] 值 都 将 被 忽 略 直 至 更 新 完 成 粗 偏 移 调 整 期 间,CLATPROG 寄 存 器 位 设 置 为 1. 整 个 调 整 的 完 成 时 间 取 决 于 带 宽 和 CLAT 三 角 洲 值 为 验 证 CLAT 的 写 入 值, 应 在 每 次 寄 存 器 写 入 后 读 取 CLAT 寄 存 器 整 个 由 CLAT 变 化 带 来 的 影 响 的 完 成 时 间 与 变 化 的 大 小 成 正 比, 假 设 选 定 最 低 带 宽, 则 为 每 单 位 变 化 时 间 为 83 毫 秒 例 如, 如 果 CLAT 为 0, 且 寄 存 器 写 入 值 为 100, 变 化 完 成 时 间 为 100 x 83 毫 秒 = 8.3 秒. 如 果 有 必 要 设 置 高 速 输 出 时 钟 分 频 器 N1_HS 为 按 4 划 分 以 达 到 预 期 的 整 体 乘 法 比 和 输 出 频 率, 只 允 许 增 加 相 位, 而 想 通 过 设 置 CLAT 寄 存 器 为 负 值 或 通 过 写 入 CLAT 寄 存 器 以 递 减 相 位 的 做 法 都 将 被 忽 略 由 于 这 一 限 制, 当 想 通 过 选 择 使 用 N1_HS=4 或 另 一 N1_HS 值 以 产 生 需 要 的 乘 法 比 是, 请 选 择 另 一 N1_HS 值 这 一 限 制 同 样 适 用 于 INC 引 脚 INCDEC_PIN 寄 存 器 位 设 置 为 1 ( 引 脚 控 制 开 启 ),INC 和 DEC 引 脚 功 能 与 其 引 脚 控 制 部 件 功 能 相 同 见 第 71 页 6.6. 输 出 相 位 调 整 (Si5323, Si5366) 7.7.1.1. 无 限 制 的 粗 偏 移 调 整 (Si5326, Si5368) 按 一 下 步 骤,CLAT 寄 存 器 可 用 于 调 整 器 件 时 钟 输 出 相 位 到 任 意 大 值, 而 不 受 限 于 CLAT 寄 存 器 大 小 : 1. 写 入 CLAT 寄 存 器 ( 寄 存 器 16) 相 位 调 整 值 DSPLLsim 配 置 软 件 提 供 单 步 值 大 小 2. 等 待 至 CLATPROGRESS = 0 ( 寄 存 器 130, 第 7 位 ), 这 时 意 味 着 完 成 调 整 (Si5326 或 Si5368 的 最 大 调 整 时 间 为 20 秒 ) 3. 设 置 INCDEC_PIN = 1 ( 寄 存 器 21, 第 7 位 ) 4. 写 入 CLAT 寄 存 器 0 值 ( 寄 存 器 16) 5. 等 待 至 CLATPROGRESS = 0 6. 设 置 INCDEC_PIN = 0 7. 根 据 需 要 多 次 重 复 上 述 过 程 步 骤 3-6 清 空 CLAT 寄 存 器 时 无 需 改 变 输 出 相 位 这 允 许 无 线 输 出 时 钟 相 位 调 整 使 用 CLAT 寄 存 器 并 视 需 求 多 次 重 复 步 骤 1-3 Note: 该 过 程 中,INC 和 DEC 引 脚 必 须 保 持 低 电 平 7.7.2. 精 偏 移 控 制 (Si5326, Si5368) 整 体 器 件 偏 移 的 另 外 一 个 精 调 整 方 式 可 通 过 联 合 INC 和 DEC 引 脚 或 使 用 CLAT[7:0] 寄 存 器 位 来 提 供 更 高 分 辨 率 的 输 出 相 位 调 整 精 细 相 位 调 整 可 通 过 FLAT[14:0] 位 实 现 FLAT[14:0] 偏 移 调 整 的 标 称 范 围 和 分 辨 率 为 : 范 围 FLAT = ±110 ps 分 辨 率 FLAT = 9 ps Rev. 0.5 89

在 写 入 新 的 FLAT[14:0] 值 之 前,FLAT_VALID 位 必 须 设 置 为 0 以 保 持 现 有 FLAT[14:0] 值 一 旦 写 入 新 值, 设 置 FLAT_VALID=1 来 启 用 它 的 使 用 为 验 证 FLAT 的 写 入 值, 应 该 在 完 成 寄 存 器 写 入 后 读 取 FLAT 寄 存 器 因 为 FLAT 分 辨 率 随 频 率 规 划 和 选 定 带 宽 而 变, 所 以 每 次 FLAT 创 建 新 的 频 率 规 划 时,DSPLLsim 都 将 报 告 FLAT 分 辨 率 7.7.2.1. 输 出 相 位 调 整 (Si5324, Si5327, Si5369, Si5374) 由 于 Si5324, Si5327,Si5369 和 Si5374 的 低 环 路 带 宽 性 能, 它 们 是 不 可 调 的 这 意 味 这 Si5324, Si5327,Si5369 和 Si5374 没 有 INC 或 DEC 引 脚, 也 无 CLAT 或 FLAT 寄 存 器 7.7.3. 独 立 偏 移 (Si5324, Si5326, Si5368, Si5369, Si5374) 每 个 时 钟 输 出 的 相 位 可 以 根 据 跟 其 他 时 钟 输 出 的 关 系 调 整 当 CK_CONFIG_REG=0 时, 该 功 能 使 能 相 位 调 整 的 分 辨 率 等 于 [NI HS/FVCO] 因 为 FVCO 的 值 约 为 5GHz,N1_HS= (4, 5, 6,, 11), 基 于 PLL 分 频 器 设 置, 分 辨 率 变 化 范 围 约 为 800ps-2.2ns 如 果 适 用,Silicon 实 验 室 的 基 于 PC 配 置 软 件 (DSPLLsim) 为 每 个 频 率 转 换 提 供 PLL 分 频 器 如 果 超 过 一 组 PLL 分 频 器 设 置 可 用, 选 择 最 低 N1_HS 值 组 合 以 为 输 出 时 钟 相 位 偏 移 控 制 提 供 最 佳 分 辨 率 INDEPENDENTSKEWn[7:0] (n = 1 到 5) 寄 存 器 位 控 制 器 件 输 出 时 钟 的 相 位 通 过 为 每 个 输 出 时 钟 编 程 不 同 的 相 位 偏 移, 输 出 到 输 出 的 延 迟 即 可 容 易 设 置 7.7.4. 输 出 到 输 出 偏 移 (Si5324, Si5326, Si5327, Si5368, Si5369, Si5374) 只 有 在 以 下 两 个 寄 存 器 位 都 是 高 电 平 时, 输 出 到 输 出 的 偏 移 才 得 以 保 持 : 寄 存 器 位 : 位 置 CKOUT_ALWAYS_ON addr 0, bit 5 SQICAL addr 3, bit 4 此 外, 如 果 SFOUT 改 变, 输 出 到 输 出 的 偏 移 可 能 受 到 干 扰 直 至 一 个 成 功 地 ICAL 后 Note: CKOUT5 相 位 是 随 机 的, 除 非 它 是 用 于 帧 同 步 的 ( 见 7.8 节 ) 7.7.5. 输 入 到 输 出 偏 移 ( 所 有 器 件 ) 这 些 器 件 的 输 入 到 输 出 的 偏 移 是 不 可 控 制 的 7.8. 帧 同 步 重 校 准 (Si5368 和 CK_CONFIG_REG =1) 帧 同 步 重 校 准 通 过 设 置 CK_CONFIG_REG=1. 在 一 个 典 型 的 帧 同 步 应 用 中,CKIN1 和 CKIN2 是 来 自 初 级 和 次 级 时 钟 发 生 器 的 高 速 输 入 黑 四 种,CKIN3 和 CKIN4 则 是 它 们 相 关 初 级 和 次 级 帧 同 步 信 号 器 件 产 生 4 个 输 出 时 钟 和 1 个 帧 同 步 输 出 FS_OUT CKIN3 和 CKIN4 控 制 FS_OUT 的 相 位 当 CK_CONFIG_REG=1,Si5368 可 锁 定 到 CKIN1 或 CKIN2 CKIN3 和 CKIN4 仅 用 于 帧 同 步 提 供 到 CKIN3 和 CKIN4 的 输 入 的 范 围 为 2-512KHz 如 图 32 所 示,CKIN3 和 CKIN4 各 自 有 其 相 应 的 输 入 分 频 器, 因 此 两 个 不 同 的 帧 同 步 输 入 频 率 可 以 相 互 调 节 适 应 如 表 44 所 示,CKIN3 和 CKIN4 的 频 率 通 过 CKIN3RATE[2:0] 和 CKIN4RATE[2:0] 寄 存 器 位 设 置 FS_OUT 的 频 率 范 围 为 2kHz-710MHz, 可 通 过 NC5_LS 分 频 器 设 置 FS_OUT 必 须 均 匀 分 频 输 入 到 CKOUT2 例 如, 如 果 CKOUT2 是 156.25MHz, 那 么 8KHz 的 帧 速 率 是 不 可 行 的, 因 为 156.25 MHz/8 khz = 19,531.25, 其 结 果 不 是 个 整 数 然 而,2KHz 的 帧 速 率 是 可 行 的, 因 为 156.25 MHz/2 khz = 78,125 90 Rev. 0.5

表 44. CKIN3/CKIN4 频 率 选 择 (CK_CONF = 1) CKLNnRATE[2:0] CKINn 频 率 (khz) 除 数 000 2 4 1 001 4 8 2 010 8 16 4 011 16 32 8 100 32 64 16 101 64 128 32 110 128 256 64 111 256 512 128 典 型 值 为 同 一 频 率 时 钟 选 择 图 32. 帧 同 步 频 率 Rev. 0.5 91

NC5_LS 分 频 器 使 用 CKOUT2 作 为 其 时 钟 输 入 来 驱 动 FS_OUT NC5_LS 分 频 器 的 限 制 在 于 : NC5_LS = [1, 2, 4, 6,, 2 19 ] f CKOUT2 < 710 MHz 注 意 到, 在 帧 同 步 重 校 准 模 式 下,NC5_LS 的 写 入 有 FPW_VALID 控 制 参 见 7.8.4. 节 FS_OUT 机 型 和 脉 冲 宽 度 控 制 (Si5368) 如 表 45 所 示,FS_OUT 上 的 常 规 NC5_LS 分 频 器 设 置 表 45. 常 规 NC5 分 频 器 设 置 CKOUT2 频 率 (MHz) NC5 分 频 器 设 置 2 khz FS_OUT 8 khz FS_OUT 19.44 9720 2430 77.76 38880 9720 155.52 77760 19440 622.08 311040 77760 7.8.1. FSYNC 重 校 准 (Si5368) FSYNC_ALIGN_PIN 位 决 定 重 交 出 您 是 由 FS_ALIGN 引 脚 进 行 基 于 引 脚 控 制, 还 是 通 过 FSYNC_ALIGN_PIN 寄 存 器 位 进 行 基 于 寄 存 器 控 制 要 使 用 的 激 活 CKIN3 或 CKIN4 边 缘 通 过 FSYNC_POL 寄 存 器 位 控 制 在 任 何 FSYNV 校 准 控 制 模 式 下, 相 位 重 校 准 分 辨 率 为 CKOUT2 的 一 个 时 钟 周 期 如 果 重 校 准 控 制 没 有 激 活,NC5 分 频 器 将 持 续 分 频 fckout2 的 输 入 这 可 以 保 证 各 FS_OUT 周 期 之 间 存 有 固 定 数 量 的 高 频 时 钟 (CKOUT2) 周 期 上 电 时, 器 件 通 过 使 用 当 前 激 活 同 步 输 入 自 动 执 行 FS_OUT 的 重 校 准 伺 候, 只 要 PLL 仍 保 持 锁 定 且 没 有 重 校 准 请 求, FS_OUT 将 包 括 固 定 的 高 速 时 钟 周 期 数, 即 使 执 行 了 输 入 时 钟 开 关 如 果 在 相 位 构 建 模 式 下 执 行 了 多 个 时 钟 开 关, 那 么 输 入 同 步 到 输 出 同 步 的 相 位 关 系 将 因 相 位 构 建 电 路 的 累 计 残 余 相 位 瞬 变 而 有 所 改 变 ALIGN_ERR[8:0] 状 态 寄 存 器 报 告 输 入 到 输 出 同 步 相 位 偏 移 与 FSYNC_SKEW[16:0] 值 的 偏 差, 以 fckout2 周 期 为 单 位 可 通 过 ALIGN_THR[2:0] 位 来 设 置 可 触 发 ALIGN_INT 报 警 的 可 编 程 阈 值, 如 表 46 所 示 如 果 同 步 校 准 错 误 超 过 阈 值, 无 论 是 正 向 或 反 向, 报 警 将 被 激 活 如 果 其 后 想 重 建 所 需 的 输 入 到 输 出 同 步 相 位 关 系, 可 执 行 重 校 准 重 校 准 请 求 可 能 促 使 FS_OUT 瞬 变 其 输 出 缘 位 置, 以 与 激 活 输 入 同 步 相 位 保 持 一 致 表 46. 校 准 报 警 触 发 阈 ALIGN_THR [2:0] 报 警 触 发 阈 值 (Units of T CKOUT2 ) 000 4 001 8 010 16 011 32 100 48 101 64 110 96 111 128 需 要 相 位 偏 移 的 案 例, 更 多 有 关 通 过 FSYNC_SKEW[16:0] 位 控 制 同 步 输 入 到 同 步 输 出 相 位 偏 移 细 节, 请 参 见 7.7. 输 出 相 位 调 整 (Si5326, Si5368) 有 关 FS_OUT 信 号 格 式, 脉 冲 宽 度 及 激 活 逻 辑 层 控 制, 请 参 加 8.2. 输 出 时 钟 驱 动 器 7.8.2. FSYNC 偏 移 控 制 (Si5368) 当 CKIN3 和 CKIN4 配 置 为 帧 同 步 输 入 (CK_CONFIG_REG=1) 时, 同 步 输 出 激 活 边 缘 到 FS_OUT 激 活 边 缘 的 相 位 偏 移 可 92 Rev. 0.5

通 过 FSYNC_SKEW[16:0] 寄 存 器 位 控 制 偏 移 控 制 具 有 1/fCKOUT2 的 分 辨 率 和 131,071/fCKOUT2 的 范 围 输 入 的 偏 移 值 必 须 小 于 CKIN3, CKIN4 和 FS_OUT 的 周 期 每 FS_OUT 周 期, 偏 移 的 改 变 不 能 超 过 一 次 如 果 执 行 了 FSYNC 重 校 准, 偏 移 的 改 变 只 能 在 重 校 准 完 成 后 才 能 改 变 偏 移 量 值 和 FS_OUT 脉 冲 宽 度 在 同 个 FS_OUT 周 期 内 不 可 改 变 在 写 入 三 个 字 节 以 指 定 一 个 新 的 FSYNC_SKEW[16:0] 值 前, 用 户 应 该 设 置 寄 存 器 位 FSKEW_VALID=0 这 可 使 得 校 准 状 态 机 持 续 使 用 前 FSYNC_SKEW[16:0] 值, 而 忽 略 正 在 写 入 的 新 寄 存 器 值 一 旦 新 FSYNC_SKEW[16:0] 值 完 成 写 入, 用 户 影 应 当 在 校 准 状 态 机 将 要 读 取 新 的 偏 移 校 准 值 是 设 置 FSKEW_VALID=1 注 意 到, 当 使 用 新 的 FSYNC_SKEW[16:0 值 时,FS_OUT 将 发 生 相 位 跳 变 7.8.3. 时 钟 选 择 中 的 输 入 (Si5368) 帧 同 步 输 入,CKIN3 和 CKIN4, 都 会 作 为 信 号 丢 失 (LOS3_INT 和 LOS4_INT) 条 件 而 监 测 可 通 过 设 置 FSYNC_SWTCH_REG=1 来 包 括 这 些 LOS 报 警 进 入 输 入 时 钟 选 择 算 法 中 LOS3_INT 和 LOS1_INT 逻 辑 或,LOS4_INT 和 LOS2_INT 逻 辑 或, 作 为 时 钟 选 择 状 态 机 的 输 入 如 果 不 想 包 括 这 些 报 警 在 时 钟 选 择 算 法 中, 设 置 FSYNC_SWTCH_REG=0 如 7.1.1 报 警 (Si5319, Si5324,Si5325, Si5326, Si5327,Si5367, Si5368, Si5369, Si5374, Si5375) 所 述,CKIN1 和 CKIN2 的 频 率 偏 移 (FOS) 报 警 同 样 也 可 包 含 入 状 态 机 决 策 判 断 中 ; 然 而, 帧 同 步 模 式 (CK_CONFIG_REG=1) 下,CKIN3 和 CKIN4 的 FOS 报 警 将 被 忽 略 7.8.4. FS_OUT 极 性 和 脉 冲 宽 度 控 制 (Si5368) FS_OUT 还 具 有 其 他 的 输 出 控 制 功 能 可 通 过 FS_OUT_POL 寄 存 器 位 设 置 FS_OUT 的 激 活 极 性, 通 过 FSYNC_PW[9:0] 寄 存 器 设 置 激 活 占 空 比 脉 冲 宽 度 设 置 的 分 辨 率 为 1/fCKOUT2, 和 50% 的 占 空 比 设 置 脉 冲 宽 度 设 置 的 范 围 为 1-(NC5-1)CKOUT2 周 期, 可 为 NC5 分 频 器 设 置 提 供 满 脉 冲 宽 度 范 围 每 FS_OUT 周 期,FS_OUT 脉 冲 的 改 变 不 能 超 过 一 次 如 果 执 行 了 FSYNC 重 校 准, 脉 冲 宽 度 的 改 变 只 能 在 重 校 准 完 成 后 才 能 改 变 FS_OUT 脉 冲 宽 度 和 偏 移 量 值 在 同 个 FS_OUT 周 期 内 不 可 改 变 在 写 入 FSYNC_PW[9:0] 新 值 前, 用 户 应 该 设 置 寄 存 器 位 FPW_VALID=0 这 可 使 得 FS_OUT 脉 冲 宽 度 状 态 机 持 续 使 用 前 FSYNC_PW[9:0] 值, 而 忽 略 正 在 写 入 的 新 寄 存 器 值 一 旦 新 FSYNC_PW[9:0] 值 完 成 写 入, 用 户 影 应 当 在 FS_OUT 脉 冲 宽 度 状 态 机 将 要 读 取 新 的 脉 冲 宽 度 值 时 设 置 FPW_VALID=1 应 当 视 NC5_LS 的 写 入 同 等 于 FSYNC_PW 的 写 入 因 此,NC5_LS 的 所 有 写 入 应 当 发 生 在 FPW_VALID=0 时 任 何 这 些 写 入 都 不 会 生 效 直 至 FPW_VALID=1 注 意 到, 当 CK_CONFIG_REG=1 时,fCKOUT2 必 须 小 于 或 等 于 710MHz ; 否 则 FS_OUT 缓 冲 和 NC5 分 频 器 必 定 被 禁 用 7.8.5. 使 用 FS_OUT 作 为 第 五 输 出 时 钟 (Si5368) 在 不 需 要 帧 同 步 功 能 的 应 用 中 (CK_CONFIG_REG=0),FS_OUT 可 作 为 第 五 时 钟 输 出 在 这 种 情 况 下, 无 需 对 NC5 分 频 器 ( 保 持 FS_ALIGN = 0 和 FSYNC_ALIGN_REG = 0) 做 重 校 准 请 求 FS_OUT 的 输 出 脉 冲 宽 度 和 极 性 控 制 仍 如 上 述 可 用 50% 的 占 空 比 设 置 将 被 用 来 产 生 一 个 典 型 的 平 衡 输 出 时 钟 Rev. 0.5 93

7.9. 输 出 时 钟 驱 动 器 (Si5319, Si5324, Si5325, Si5326, Si5327, Si5367, Si5368, Si5369, Si5374, Si5375) 该 器 件 包 括 能 驱 动 各 种 负 载, 包 括 LVPECL,LVDS,CML 和 CMOS 格 式 的 灵 活 输 出 驱 动 器 结 构 可 通 过 SFOUTn_REG[2:0] 寄 存 器 位 分 别 配 置 每 个 输 出 的 信 号 格 式, 修 改 输 出 的 共 模 和 差 模 信 号 摆 幅 表 47 给 出 了 基 于 电 源 电 压 和 被 驱 动 负 载 类 型 的 信 号 格 式 对 于 CMOS 设 置, 需 双 输 出 引 脚 驱 动 单 端 相 位 信 号, 且 应 该 与 外 部 短 接 在 一 起 以 获 得 最 大 的 驱 动 力 表 47. 输 出 信 号 格 式 选 择 SFOUTn_REG[2:0] 信 号 格 式 111 LVDS 110 CML 101 LVPECL 011 Low-swing LVDS 010 CMOS 000 禁 用 其 他 保 留 SFOUTn_REG[2:0] 寄 存 器 位 也 可 用 于 禁 用 输 出 禁 用 输 出 会 将 CKOUT+ 和 CKOUT- 引 脚 置 为 与 VDD( 普 通 模 式 三 态 ) 相 关 的 高 阻 抗 状 态, 而 这 两 个 输 出 通 过 200 的 片 上 电 阻 ( 查 分 阻 抗 为 200) 仍 相 互 连 接. 时 钟 输 出 缓 冲 区 和 DSPLL 输 出 分 频 器 NCnN 在 禁 用 模 式 下 断 电 保 持 逻 辑 1 和 保 持 逻 辑 0 具 有 能 创 建 静 态 电 平 输 出 的 功 能 对 与 差 分 输 出 缓 存 格 式, 保 持 逻 辑 1 状 态 可 使 得 差 分 信 号 在 高 逻 辑 电 平 下 保 持 正 输 出, 而 在 低 逻 辑 电 平 下 保 持 负 输 出 对 于 CMOS 输 出 缓 冲 区 格 式, 在 保 持 逻 辑 1 状 态 期 间, 都 将 保 持 正 负 输 出 为 高 电 平 这 些 功 能 由 HLOG_n 位 控 制 当 进 入 或 退 出 保 持 逻 辑 1 或 保 持 逻 辑 0 状 态 时, 输 出 不 会 产 生 毛 刺 或 欠 幅 脉 冲 SFOUT 或 HLOG 上 的 变 化 将 改 变 输 出 相 位 重 建 输 出 相 位 时 需 要 ICAL CMOS 下, 当 SFOUT=010 时, 将 不 支 持 旁 路 模 式 7.9.1. 禁 用 CKOUTn 禁 用 CKOUTn 输 出 将 使 输 出 缓 冲 区 和 输 出 分 频 器 断 电 通 过 DSBLn_REG 可 分 别 对 每 个 输 出 实 施 禁 用 控 制 7.9.2. 3.3V 下 的 LVPECL TQFP 输 出 信 号 格 式 限 制 (Si5367, Si5368, Si5369) LVPECL 和 CMOS 输 出 格 式 比 LVDS 或 CML 吸 引 更 多 电 流 ; 因 此, 限 制 TQFP 最 大 功 耗 输 出 的 格 式 引 脚 设 置 必 须 要 有 限 制, 当 其 工 作 于 3.3V 时 当 Vdd=3.3V 且 有 5 个 使 能 输 出 时, 可 以 有 不 超 过 三 个 的 输 出,LVPECL 或 CMOS 其 他 所 有 配 置 都 是 有 效 的, 包 括 所 有 输 出 的 vdd=2.5v 时 94 Rev. 0.5

7.10. PLL 旁 路 模 式 (Si5319, Si5324, Si5325, Si5326, Si5327, Si5367, Si5368, Si5369, Si5374, Si5375) 该 器 件 支 持 PLL 旁 路 模 式, 该 模 式 下 选 定 的 输 入 时 钟 直 接 送 入 到 输 出 缓 冲 区, 绕 过 DSPLL PLL 旁 路 模 式 下, 输 入 和 输 出 时 钟 有 着 同 样 地 频 率 PLL 旁 路 模 式 在 实 验 环 境 中 确 保 系 统 带 有 DSPLL 提 供 的 有 或 无 抖 动 衰 减 性 能 是 非 常 有 用 的 BYPASS_REG 位 控 制 使 能 / 禁 用 PLL 旁 路 模 式 在 进 入 旁 路 模 式 前, 建 议 通 过 DHOLD 设 置 进 入 数 字 保 持 的 部 分 在 内 部, 通 过 高 速 差 分 信 号 来 实 现 旁 路 路 径, 以 达 到 低 抖 动 目 的 注 意 到,CMOS 输 出 格 式 不 支 持 旁 路 模 式 7.11. 报 警 (Si5319, Si5324, Si5325, Si5326, Si5327, Si5367, Si5368, Si5369, Si5374, Si5375) 指 示 输 入 信 号 和 帧 校 准 ( 仅 Si5368) 总 体 状 态 的 总 结 报 警 可 用 报 警 输 出 保 持 高 电 平 直 至 所 有 该 报 警 输 出 的 所 有 报 警 条 件 消 除 寄 存 器 VALTIME 控 制 着, 在 报 警 消 除 前, 需 要 多 长 时 间 重 新 申 请 有 效 信 号 表 48 给 出 了 相 应 设 置 注 意 到, 当 VALTIME[1:0]=00 时, 无 缝 切 换 是 不 能 实 现 的 表 48. 信 号 丢 失 验 证 时 间 VALTIME[1:0] 时 钟 验 证 时 间 00 2 ms ( 无 缝 切 换 不 可 用 ) 01 100 ms 10 200 ms 11 13 s 7.11.1. 信 号 丢 失 报 警 (Si5319, Si5324, Si5325, Si5326, Si5327, Si5367, Si5368, Si5369, Si5374, Si5375) 该 器 件 具 有 信 号 丢 失 电 路 以 为 丢 失 脉 冲 持 续 监 测 CKINn LOS 电 路 产 生 内 部 LOSn_INT 输 出 信 号, 该 信 号 和 其 他 报 警 一 起 经 处 理 产 生 CnBC 和 ALARMOUT CKIN1 上 的 LOS 条 件 导 致 内 部 LOS1_INT 报 警 激 活 同 样,CKINn 上 的 LOS 条 件 导 致 LOSn_INT 报 警 激 活 一 旦 某 一 输 入 时 钟 激 活 LOSn_INT 报 警, 该 报 警 将 持 续 至 该 输 入 时 钟 在 制 定 的 时 间 周 期 内 验 证 完 如 果 验 证 时 间 内, 检 测 到 同 一 个 输 入 时 钟 上 的 另 一 个 错 误, 报 警 将 持 续, 且 验 证 时 间 重 新 计 时 7.11.1.1. 窄 带 LOS 算 法 (Si5319, Si5324, Si5326, Si5327, Si5368, Si5369, Si5374, Si5375) LOS 有 三 种 选 择 :LOS,LOS_A 和 无 LOS, 通 过 LOSn_EN 寄 存 器 选 择 表 49 给 出 了 LOSn_EN 寄 存 器 值 表 49. 信 号 丢 失 寄 存 器 LOSn_EN[1:0] LOS 选 择 00 禁 用 所 有 LOS 监 测 01 保 留 10 LOS_A 使 能 11 LOS 使 能 Rev. 0.5 95

7.11.1.2. 标 准 LOS (Si5319, Si5324, Si5326, Si5327, Si5368, Si5369, Si5374, Si5375) 为 使 自 动 无 缝 切 换 便 利,LOS 触 发 时 间 可 通 过 默 认 LOS 选 项 (LOSn_EN=11) 大 大 减 少 LOS 电 路 分 频 每 个 输 入 时 钟 以 产 生 2KHZ-2MHz 信 号 LOS 电 路 过 采 样 分 频 后 的 输 入 时 钟, 使 用 40MHz 的 时 钟 搜 索 时 间 的 延 长 周 期 且 没 有 输 入 时 钟 转 换 如 果 LOS 监 测 器 检 测 到 采 样 数 的 两 倍, 且 没 有 时 钟 边 缘,LOS 报 警 宣 布 LOSn 触 发 窗 口 是 基 于 输 入 分 频 器 N3 的 值 N3 的 值 则 是 由 DSPLLsim 报 告 的 保 证 LOS 不 产 生 假 阳 性 声 明 的 时 间 范 围 为 100ppm 例 如, 如 果 一 个 器 件 锁 定 于 CKIN1 上 的 一 个 输 入 时 钟,CKIN2 的 频 率 应 当 与 其 相 差 100ppm 以 上 以 避 免 假 LOS2 声 明 发 生 FOS 监 测 的 频 率 范 围 为 10-710MHz 7.11.1.3. LOSA (Si5319, Si5324, Si5326, Si5327, Si5368, Si5369, Si5374, Si5375) LOSA 为 LOS 的 慢 反 应 版 本, 用 在 特 定 条 件 下 因 为 LOSA 比 LOS 更 慢 且 灵 敏 度 更 差, 其 使 用 于 带 准 周 期 时 钟 的 应 用 中 ( 例 如, 删 除 一 个 或 多 个 连 续 时 钟 边 缘 的 缺 口 时 钟 ), 当 在 频 率 差 异 大 的 输 入 时 钟 间 时, 任 何 LOS 假 阳 性 声 明 可 能 错 误 导 致 任 意 频 率 器 件 被 迫 进 入 数 字 保 持 模 式 的 其 他 应 用 中 例 如, 建 议 当 在 自 由 运 行 模 式 时, 使 用 LOSA 而 非 LOS, 因 为 这 时, 两 个 时 钟 输 入 将 不 是 完 全 相 同 的 频 率 这 将 避 免 假 LOS 声 明, 当 XA/XB 频 率 与 其 他 时 钟 输 入 差 异 大 于 100ppm 时 更 多 LOSA 相 关 信 息 请 参 阅 7.11.1.3 7.11.1.4. LOS 禁 用 (Si5319, Si5324, Si5326, Si5327, Si5368, Si5369, Si5374, Si5375) 对 于 不 需 要 任 何 形 式 的 LOS 的 情 况 下,LOS 可 通 过 写 入 00 值 到 LOSn_EN 禁 用 这 一 模 式 可 用 于 支 持 实 现 片 下 自 定 义 LOS 算 法 的 应 用 中 如 果 采 取 这 种 做 法, 进 入 数 字 保 持 模 式 的 唯 一 方 法 将 是 FOS 或 DHOLD 设 置 ( 寄 存 器 3, 第 5 位 ) 7.11.1.5. 宽 带 LOS 算 法 (Si5322, Si5365) 进 入 LOS 监 测 电 路 前, 每 个 输 入 时 钟 下 分 频 以 产 生 78KHz-1.2MHz 信 号 其 后 使 用 上 节 描 述 的 同 样 的 LOS 算 法 FOS 在 宽 带 器 件 中 不 可 用 7.11.1.6. LOS 报 警 输 出 (Si5319, Si5324, Si5325, Si5326, Si5327, Si5367, Si5369, Si5374, Si5375) LOS 使 能 时,CKIN1 上 的 LOS 条 件 导 致 LOS1_INT 激 活 同 样 LOS 使 能 时,CKIN2 上 的 LOS 条 件 导 致 LOS2_INT 激 活 一 旦 LOSn_INT 报 警 声 明 于 某 输 入 时 钟 上, 它 将 持 续 保 持 声 明 直 至 输 入 时 钟 在 指 定 时 间 周 期 内 验 证 有 效 如 果 验 证 时 间 内, 该 输 入 时 钟 上 检 测 出 另 一 错 误 条 件, 报 警 仍 声 明, 但 验 证 时 间 重 启 7.11.2. FOS 算 法 (Si5324, Si5325, Si5326, Si5368, Si5369, Si5374) 频 率 偏 移 (FOS) 报 警 指 示, 输 入 时 钟 是 否 在 相 对 于 参 考 时 钟 频 率 的 特 定 频 率 范 围 内 参 考 时 钟 可 以 使 其 后 任 意 四 个 输 入 时 钟 之 一 (Si5324,Si5325 或 Si5326) 或 XA/XB 输 入 默 认 FOS 参 考 是 CKIN2 频 率 监 测 电 路 比 较 输 入 时 钟 的 频 率 和 FOS 参 考 时 钟, 以 判 断 输 入 时 钟 的 频 率 偏 移 是 否 超 过 选 定 频 率 偏 移 阈 值,FOS 报 警 (FOS_INT 寄 存 器 位 ) 由 时 钟 输 入 声 明 注 意, 大 徘 徊 值 将 导 致 假 FOS 报 警 Note: 对 于 Si5368, 如 果 CK_CONFIG_REG=1, 只 监 测 CKIN1 和 CKIN2 ; CKIN3 和 CKIN4 用 于 FSYNC, 不 会 被 监 测 通 过 FOS_THR[1:0] 位 选 择 频 率 偏 移 阈 值 亦 可 通 过 设 置 来 兼 容 SONET 最 小 时 钟 (SCMD) 或 Stratum3/3E 要 求 请 参 阅 第 40 页 表 8 器 件 支 持 每 GR-1244-CORE 的 FOS 滞 后, 使 得 器 件 不 易 受 FOS 报 警 震 动 影 响 具 有 适 当 精 确 度 和 漂 移 规 范, 可 支 持 目 标 应 用 的 参 考 时 钟 应 当 被 应 用 起 来 FOS 参 考 时 钟 可 如 表 50 所 示, 通 过 FOSREFSEL[2:0] 位 设 置 针 对 FOS 参 考 可 监 测 多 个 输 入, 例 如, 可 有 多 个 被 监 测 时 钟, 但 却 只 有 一 个 FOS 参 考 当 XA/XB 输 入 用 作 FOS 参 考 时, 只 允 许 一 个 参 考 频 率 带 宽 :37MHz-41MHz 96 Rev. 0.5

表 50. FOS 参 考 时 钟 选 择 FOS 参 考 FOSREFSEL[2:0] Si5326 Si5368 000 XA/XB XA/XB 001 CKIN1 CKIN1 010 CKIN2 (default) CKIN2 (default) 011 保 留 CKIN3 100 保 留 CKIN4 其 他 保 留 保 留 FOS 参 考 和 FOS 受 监 测 时 钟 必 须 下 分 成 相 同 的 时 钟 率, 该 时 钟 率 必 须 在 10MHz-27MHz 间 如 图 33 所 示, 必 须 选 择 P 和 Q 的 值 以 使 得 FOS 比 较 发 生 在 同 一 频 率 下 含 有 P 和 Q 值 的 寄 存 器 是 CKINnRATE[2:0] 寄 存 器 CKIN P FOS Compare FOS_REF Q 10 MHz min, 27 MHz max 图 33. FOS 比 较 必 须 指 定 每 个 输 入 时 钟 的 频 率 带 宽 以 使 用 FOS 功 能 如 表 51 所 示,CLKNRA 寄 存 器 指 定 器 件 输 入 时 钟 的 频 率 当 FOS 参 考 是 XA/XB 振 荡 器 ( 或 内 部 或 外 部 ), 如 表 51 所 示, 对 于 1 的 有 效 CLKINnRATE, 图 33 中 的 Q 值 总 是 1 表 51. CLKnRATE 寄 存 器 CLKnRATE 除 数, P or Q 最 小 频 率, MHz 最 大 频 率, MHz 0 1 10 27 1 2 25 54 2 4 50 105 3 8 95 215 4 16 190 435 5 32 375 710 例 如, 监 测 CKIN1 上 的 544MHz 时 钟, 其 具 有 位 于 CKIN2 上 的 34MHz 的 FOS 参 考 : CLK1RATE = 5 CLK2RATE = 1 FOSREFSEL[2:0] = 010 Rev. 0.5 97

7.11.3. C1B, C2B (Si5319, Si5324, Si5325, Si5326, Si5327, Si5374, Si5375) LOS 条 件 可 导 致 相 关 的 LOS1_INT 或 LOS2_INT 只 读 寄 存 器 位 进 行 设 置 如 果 CK1_BAD_PIN=1,CKIN_1 上 的 LOS 条 件 也 会 反 映 到 C1B 上 同 样, 如 果 CK2_BAD_PIN=1,CKIN_2 上 的 LOS 条 件 也 会 反 映 到 C2B 上 的 FOS 条 件 导 致 相 关 的 FOS1_INT 或 FOS2_INT 只 读 寄 存 器 位 进 行 设 置 FOS 监 测 通 过 FOS_EN 位 使 能 或 禁 用 如 果 FOS 使 能 (FOS_EN=1) 且 CK1_BAD_PIN=1,FOS 条 件 也 将 反 映 到 其 相 关 的 输 出 引 脚,C1B 或 C2B 上 如 果 FOS 禁 用 (FOS_EN=0), FOS1_INT 和 FOS2_INT 寄 存 器 位 分 别 也 不 能 反 映 C1B 和 C2B 报 警 输 出 一 旦 LOS 或 FOS 报 警 声 明 于 某 一 输 入 时 钟, 它 将 一 直 保 持 高 电 平 直 至 输 入 时 钟 在 指 定 时 间 周 期 内 验 证 有 效 如 第 96 页 表 48 所 示, 可 通 过 VALTIME[1:0] 寄 存 器 位 编 程 验 证 时 间 如 果 验 证 时 间 内 检 测 到 同 一 输 入 时 钟 上 有 另 一 错 误 条 件, 那 么 报 警 仍 保 持 声 明 且 验 证 时 间 重 新 计 算 [Si5326]: 注 意, 输 入 时 钟 间 的 无 缝 切 换 仅 用 于 输 入 时 钟 验 证 时 间 VALTIME[1:0]=01 或 更 高 7.11.4. LOS (Si5319, Si5375) LOS 条 件 将 反 映 到 INT_CB 引 脚 上 7.11.5. C1B, C2B, C3B, ALRMOUT (Si5367, Si5368, Si5369 [CK_CONFIG_REG = 0]) C1B, C2B,C3B 和 ALRMOUT 输 出 上 的 报 警 产 生 是 输 入 时 钟 配 置 的 功 能 之 一, 如 表 52 所 示, 使 能 频 率 偏 移 报 警 LOSn_INT 和 FOSn_INT 信 号 时 报 警 监 测 器 的 原 始 输 出 这 些 直 接 出 现 在 器 件 状 态 寄 存 器 中 这 些 位 (LOSn_FLG,FOSn_FLG) 的 粘 版 驱 动 输 出 中 断, 且 可 被 单 独 屏 蔽 当 器 件 输 入 配 置 成 四 个 输 入 时 钟 (CK_CONFIG=0),ALRMOUT 引 脚 反 映 CKIN4 输 入 的 状 态 以 下 的 方 程 假 设 输 出 报 警 激 活 为 高 电 平 ; 然 而, 激 活 极 性 可 通 过 CK_BAD_POL 位 选 择 C1B,C2B,C3B 和 ALRMOUT 引 脚 的 运 作 可 给 予 C1B_PIN,C2B_PIN,C3B_PIN 和 ALRMOUT_PIN 寄 存 器 位 设 置 使 能 否 则, 引 脚 将 三 态 此 外, 如 果 INT_PIN=1, 中 断 功 能 将 覆 盖 输 出 上 的 ALRMOUT 出 现, 即 使 ALRMOUT_PIN=1 一 旦 LOS 或 FOS 报 警 声 明 于 某 一 输 入 时 钟, 它 将 一 直 保 持 高 电 平 直 至 输 入 时 钟 在 指 定 时 间 周 期 内 验 证 有 效 如 第 96 页 表 48 所 示, 可 通 过 VALTIME[1:0] 寄 存 器 位 编 程 验 证 时 间 如 果 验 证 时 间 内 检 测 到 同 一 输 入 时 钟 上 有 另 一 错 误 条 件, 那 么 报 警 仍 保 持 声 明 且 验 证 时 间 重 新 计 算 注 意, 输 入 时 钟 间 的 无 缝 切 换 仅 用 于 输 入 时 钟 验 证 时 间 VALTIME[1:0] = 01 或 更 高 更 多 详 情, 见 第 144 页 附 录 D- 报 警 结 构 表 52. 报 警 输 出 逻 辑 方 程 式 (Si5367, Si5368, 和 Si5369 [CONFIG_REG = 0]) FOS_EN 0 (Disables FOS) 报 警 输 出 等 式 C1B = LOS1_INT C2B = LOS2_INT C3B = LOS3_INT ALRMOUT = LOS4_INT 1 C1B = LOS1_INT or FOS1_INT C2B = LOS2_INT or FOS2_INT C3B = LOS3_INT or FOS3_INT ALRMOUT = LOS4_INT or FOS4_INT 98 Rev. 0.5

7.11.6. C1B, C2B, C3B, ALRMOUT (Si5368 [CK_CONFIG_REG = 1]) C1B, C2B,C3B 和 ALRMOUT 输 出 上 的 报 警 产 生 是 输 入 时 钟 配 置 的 功 能 之 一, 如 表 52 所 示, 使 能 频 率 偏 移 报 警 LOSn_INT 和 FOSn_INT 信 号 时 报 警 监 测 器 的 原 始 输 出 这 些 直 接 出 现 在 器 件 状 态 寄 存 器 中 这 些 位 (LOSn_FLG,FOSn_FLG) 的 粘 版 驱 动 输 出 中 断, 且 可 被 单 独 屏 蔽 如 7.8. 帧 同 步 重 校 准 (Si5368 和 CK_CONFIG_REG=1) 所 述,CKIN3 和 CKIN4 配 置 成 帧 同 步 输 入 (CK_CONFIG_REG=1), 配 置 ALRMOUT 功 能 为 校 准 报 警 输 出 (ALIGN_INT) 以 下 等 式 假 设 输 出 报 警 为 激 活 高 电 平 ; 然 而, 激 活 极 性 可 通 过 CK_BAD_POL 位 选 择 C1B,C2B,C3B 和 ALRMOUT 引 脚 的 运 作 可 基 于 C1B_PIN,C2B_PIN,C3B_PIN 和 ALRMOUT_PIN 寄 存 器 位 设 置 使 能 否 则, 引 脚 将 三 态 此 外, 如 果 INT_PIN=1, 中 断 功 能 将 覆 盖 输 出 上 的 ALRMOUT 出 现, 即 使 ALRMOUT_PIN=1 一 旦 LOS 或 FOS 报 警 声 明 于 某 一 输 入 时 钟, 它 将 一 直 保 持 高 电 平 直 至 输 入 时 钟 在 指 定 时 间 周 期 内 验 证 有 效 如 表 8 AC 特 性 - 所 有 器 件, 可 通 过 VALTIME[1:0] 寄 存 器 位 编 程 验 证 时 间 如 果 验 证 时 间 内 检 测 到 同 一 输 入 时 钟 上 有 另 一 错 误 条 件, 那 么 报 警 仍 保 持 声 明 且 验 证 时 间 重 新 计 算 注 意, 输 入 时 钟 间 的 无 缝 切 换 仅 用 于 输 入 时 钟 验 证 时 间 VALTIME[1:0] = 01 或 更 高 FOS_EN 0 (Disables FOS) 表 53. 报 警 输 出 逻 辑 等 式 [Si5368 和 CKCONFIG_REG =1] 报 警 输 出 等 式 C1B = LOS1_INT or (LOS3_INT and FSYNC_SWTCH_REG) C2B = LOS2_INT or (LOS4_INT and FSYNC_SWTCH_REG) C3B tri-state, ALRMOUT = ALIGN_INT 1 C1B = LOS1_INT or (LOS3_INT and FSYNC_SWTCH_REG) or FOS- 1_INT C2B = LOS2_INT or (LOS4_INT and FSYNC_SWTCH_REG) or FOS- 2_INT C3B tri-state, ALRMOUT = ALIGN_INT 7.11.7. 参 考 时 钟 输 入 的 LOS 算 法 (Si5319, Si5324, Si5326, Si5327, Si5368, Si5369, Si5374, Si5375) XA/XB 端 口 上 的 参 考 时 钟 输 入 作 为 LOS 监 测 LOS 电 路 除 以 128 来 下 分 频 XA/XB 信 号 以 产 生 78KHz-1.2MHz 信 号, 并 使 用 如 7.11.1. 信 号 丢 失 报 警 (Si5319, Si5324, Si5325, Si5326, Si5327, Si5367, Si5368, Si5369,Si5374, Si5375) 所 述 算 法 为 LOS 监 测 信 号 LOSX_INT 只 读 位 反 映 XA/XB 端 口 上 的 信 号 丢 失 监 测 器 状 态 对 于 Si5374 和 Si5375,XA/XB 端 口 指 的 是 OSC_P 和 OSC_N 引 脚 7.11.8. LOL (Si5319, Si5324, Si5326, Si5327, Si5368, Si5369, Si5374, Si5375) 该 器 件 具 有 能 指 示 LOL 输 出 引 脚 和 LOL_INT 只 读 寄 存 器 位 状 态 的 PLL 锁 相 环 检 测 算 法 该 算 法 持 续 检 测 与 反 馈 时 钟 相 位 相 关 的 输 入 时 钟 相 位 每 检 测 到 潜 在 的 相 位 周 期 滑 移 条 件 都 要 设 置 可 触 发 的 单 稳 态 如 果 重 触 发 时 间 内 没 有 潜 在 的 相 位 周 期 滑 移 发 生,LOL 输 出 设 置 为 低 电 平, 知 识 PLL 处 于 锁 定 状 态 内 部 PLL 校 准 期 间,LOL 引 脚 保 持 激 活 状 态 LOL 输 出 引 脚 的 激 活 极 性 可 通 过 LOL_POL 寄 存 器 位 ( 默 认 激 活 高 电 平 ) 进 行 设 置 锁 定 检 测 重 触 发 时 间 是 可 选 的, 独 立 于 环 路 带 宽 LOCKT[2:0] 寄 存 器 位 必 须 由 用 户 设 置 成 所 需 的 设 置 表 54 给 出 了 两 种 模 式 下 的 锁 定 检 测 重 触 发 时 间 LOCKT 是 LOL 将 被 激 活 的 最 短 时 间 表 54. 锁 定 检 测 重 触 发 时 间 (LOCKT) LOCKT[2:0] 重 触 发 时 间 (ms) 000 106 001 53 010 26.5 011 13.3 100 6.6 ( 复 位 后 值 ) Rev. 0.5 99

表 54. 锁 定 检 测 重 触 发 时 间 (LOCKT) 101 3.3 110 1.66 111.833 7.11.9. 器 件 中 断 内 部 实 时 状 态 位 的 报 警, 如 LOS1_INT,FOS1_INT 等, 可 设 置 和 保 持 相 关 的 中 断 标 志 (LOS1_FLG,FOS1_FLG, 等 ) 与 输 出 中 断 引 脚 对 应, 中 断 标 志 位 可 以 单 独 屏 蔽 或 显 示 一 旦 设 置 某 个 中 断 标 志 位, 它 将 一 直 保 持 高 电 平 直 至 寄 存 器 位 写 入 0 值 来 清 除 该 标 志 7.12. 器 件 复 位 在 上 电 或 通 过 RST 引 脚 或 软 件 声 明 复 位 是, 器 件 内 部 地 会 执 行 上 电 复 位 (POR), 将 会 重 置 内 部 器 件 逻 辑 和 三 态 化 器 件 输 出 器 件 等 待 配 置 命 令 和 接 收 ICAL=1 命 令 来 启 动 校 准 CMODE 引 脚 上 的 任 何 变 化 需 要 触 发 RST 来 重 置 该 部 分 该 部 分 器 件 的 上 电 默 认 寄 存 器 值 在 数 据 手 册 中 有 给 出 100 Rev. 0.5

7.13. I 2 C 串 行 微 处 理 器 接 口 I2C 控 制 模 式 (CMODE=L) 下 的 配 置, 器 件 的 控 制 接 口 是 一 个 双 向 通 信 的 2 线 总 线 该 总 线 由 一 个 双 向 串 行 数 据 线 (SDA) 和 一 个 串 行 时 钟 输 入 (SCL) 构 成 两 根 线 都 必 须 连 通 过 一 个 外 部 上 拉 接 至 正 电 源 此 外, 输 出 中 断 (INT) 提 供 有 可 选 择 的 激 活 极 性 ( 由 INT_POL 位 确 定 ) 快 速 模 式 运 作 支 持 I2C 总 线 规 范 标 准 所 指 定 的 高 大 400kbps 的 传 输 率 为 提 供 总 线 地 址 的 灵 活 性, 可 以 通 过 三 个 引 脚 (A[2:0]) 来 自 定 义 器 件 地 址 的 LSBs 器 件 的 完 整 的 总 线 地 址 如 下 所 示 : 1 1 0 1 A[2] A[1] A[0] R/W. 图 34 给 出 了 读 写 访 问 的 命 令 格 式 总 是 先 发 送 MSB 数 据 I2C 总 线 的 时 间 规 范 和 时 序 图 可 以 再 I2C 总 线 规 范 标 准 中 获 得 ( 见 : http://www.standardics.nxp.com/literature/books/i2c/pdf/i2c.bus.specification.pdf). 最 大 I2C 时 钟 速 率 为 400KHz 写 入 命 令 从 机 到 主 机 传 输 主 机 到 从 机 传 输 读 取 命 令 每 读 取 或 写 入 一 个 数 据, 地 址 自 动 递 增 ( 这 可 以 是 两 个 不 同 的 执 行 方 式 ) A Acknowledge (SDA LOW) S START condition P STOP condition 图 34. I 2 C 命 令 格 式 图 35 中, 值 68 是 7 为 的 例 子 的 序 列 是 : 写 入 值 0xAA 到 寄 存 器 00 ; 然 后 读 取 寄 存 器 00 注 意 到,0= 写 =W, 1= 读 =R 写 入 命 令 读 取 命 令 图 35. I 2 C 例 子 Rev. 0.5 101

7.14. 串 行 微 处 理 器 接 口 (SPI) SPI 控 制 模 式 (CMODE=H) 下 的 配 置, 到 器 件 的 控 制 接 口 是 一 个 模 仿 常 见 微 处 理 器 和 串 行 外 围 设 备 的 四 线 接 口 该 接 口 有 一 个 时 钟 输 入 (SCLK), 从 选 择 输 入 (SSb), 串 行 数 据 输 入 (SDI) 和 串 行 数 据 输 出 (SDO) 组 成 此 外, 输 出 中 断 (INT) 提 供 激 活 极 性 选 择 ( 由 INT_POL 为 确 定 ) 每 次 传 输 一 个 字 节, 每 个 寄 存 器 访 问 由 双 字 节 传 输 组 成 图 36, 和 图 37 说 明 了 SPI 总 线 的 读 取 和 写 入 / 设 置 地 址 操 作,AC SPEC 给 出 了 该 接 口 的 时 间 要 求 表 55 所 示 为 SPI 的 命 令 格 式 表 55. SPI 命 令 格 式 指 令 (BYTE0) 地 址 / 数 据 [7:0](BYTE1) 00000000 设 置 地 址 AAAAAAAA 01000000 写 入 DDDDDDDD 01100000 写 入 / 地 址 递 增 DDDDDDDD 10000000 读 取 DDDDDDDD 10100000 读 取 / 地 址 递 增 DDDDDDDD 双 字 节 的 第 一 个 字 节 是 指 令 字 节 设 置 地 址 命 令 写 入 用 于 后 续 读 取 或 写 入 的 8 位 地 址 值 写 入 命 令 将 基 于 之 前 建 立 的 地 址 写 入 数 据 到 器 件 中, 而 写 入 / 地 址 递 增 命 令 写 入 数 据 到 器 件 中, 然 后 自 动 递 增 寄 存 器 地 址 以 供 后 续 命 令 使 用 读 取 命 令 将 从 器 件 中 读 取 一 个 数 据 字 节, 读 取 / 地 址 递 增 命 令 读 取 一 个 字 节 并 自 动 递 增 寄 存 器 地 址 双 字 节 的 第 二 个 字 节 是 地 址 或 数 据 字 节 如 图 36 和 图 37 所 示, 整 个 两 个 字 节 的 传 输 期 间,SSb 应 该 保 持 低 电 平 拉 高 SSb 电 平 重 置 内 部 状 态 机 ; 因 此,SSb 可 以 有 选 择 地 在 每 两 个 字 节 传 输 间 拉 高 以 保 证 状 态 机 重 新 初 始 化 读 取 操 作 期 间,SDO 在 SCLK 下 降 沿 处 激 活, 最 先 驱 动 输 出 寄 存 器 的 8 位 MSB 内 容 SDO 在 SS 上 升 沿 处 呈 高 阻 抗 读 取 操 作 的 数 据 部 分 器 件,SDI 不 用 考 虑 写 入 操 作 期 间, 通 过 SDI 引 脚 写 入 数 据 到 器 件 中, 首 先 写 入 MSB 写 入 操 作 期 间,SDO 引 脚 呈 高 阻 抗 数 据 的 传 输 总 是 在 时 钟 下 降 沿 时 进 行, 锁 定 于 上 升 沿 当 过 程 中 无 传 输 时, 时 钟 应 该 返 回 逻 辑 高 电 平 SPI 端 口 支 持 持 续 时 钟 操 作, 其 中,SSb 用 于 管 理 两 个 或 四 个 字 节 的 传 输 SPI 支 持 的 最 大 速 率 是 10MHz 102 Rev. 0.5

SS SCLK SDI 7 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0 SDO Instruction Byte High Impedance 图 36. 写 入 / 设 置 地 址 命 令 Address or Write Data SS SCLK SDI 7 6 5 4 3 2 1 0 SDO Read Command High Impedance 7 6 5 4 3 2 1 0 Read Data 图 37. SPI 读 取 命 令 7.14.1. 默 认 器 件 配 置 为 了 制 造 的 方 便 和 器 件 的 台 式 测 试, 默 认 寄 存 器 设 置 用 于 将 器 件 至 于 带 有 便 于 观 察 的 输 出 时 钟 的 全 功 能 模 式 请 参 阅 器 件 的 数 据 手 册 7.15. 寄 存 器 描 述 参 阅 数 据 手 册 上 的 完 整 寄 存 器 描 述 7.16. DSPLLsim 配 置 软 件 为 了 任 意 频 率 精 密 时 钟 的 简 化 频 率 规 划, 环 路 带 宽 选 择 和 一 般 器 件 配 置,Silicon 实 验 室 对 Si5319, Si5325, Si5326,Si5327, Si5367, Si5368 和 Si5369 都 设 置 有 配 置 工 具 -DSPLLsim 对 于 Si5374 和 Si5375, 它 们 具 有 不 同 的 配 置 工 具 -Si537xDSPLLsim 两 者 都 可 从 www.silabs.com/timing 上 下 载 Rev. 0.5 103

8. 高 速 I/O 8.1. 输 入 时 钟 缓 冲 器 任 意 频 率 精 密 时 钟 器 件 为 CKINn 时 钟 输 入 提 供 差 分 输 入 这 些 输 入 会 内 部 偏 置 到 一 个 共 模 电 压, 且 可 由 单 端 或 差 分 源 驱 动 图 38 通 过 图 41 给 出 了 LVPECL,CML,LVDS 或 CMOS 输 入 时 钟 的 典 型 接 口 电 路 注 意 到,CKINn 上 的 抖 动 产 生 更 优 化 了 ( 在 表 8 的 限 制 内, AC 特 性 - 所 有 器 件 ) 建 议 交 流 耦 合 输 入 时 钟, 因 为 它 可 以 消 除 共 模 输 入 电 压 的 任 何 问 题 然 而, 交 流 或 直 流 耦 合 都 是 能 接 受 的 图 38 和 图 39 给 出 了 各 种 不 同 输 入 截 止 安 排 的 例 子 未 使 用 的 输 入 应 有 交 流 接 地 连 接 对 于 基 于 微 处 理 器 控 制 的 器 件, 可 设 置 PD_CKn 位 来 关 闭 未 使 用 的 输 入 缓 冲 器 以 减 少 功 率 3.3 V Si53xx 130 130 C CKIN + LVPECL Driver 40 k 40 k 300 ± VICM CKIN _ 82 82 C 图 38. 差 分 LVPECL 截 止 3.3 V Si53xx 130 C Driver CKIN + 40 k 300 40 k ± VICM CKIN _ 82 C 图 39. 单 端 LVPECL 截 止 104 Rev. 0.5

Si53xx C CKIN + CML/ LVDS Driver 100 40 k 40 k 300 CKIN _ ± VICM C 图 40. CML/LVDS 截 止 (1.8, 2.5, 3.3 V) CMOS Driver V V V DD DD DD Si53xx R3 50 R1 R2 150 ohms V ICM C1 R5 40 kohm CKIN+ 33 ohms See Table R4 100 nf CKIN 150 ohms C2 R6 40 kohm 100 nf V DD R2 Notes 3.3 V 100 ohm Locate R1 near CMOS driver 2.5 V 49.9 ohm Locate other components near Si5317 1.8 V 14.7 ohm Recalculate resistor values for other drive strengths Additional Notes: 1. Attenuation circuit limits overshoot and undershoot. 2. Not to be used with non-square wave input clocks. 图 41. CMOS 截 止 (1.8, 2.5, 3.3 V) Rev. 0.5 105

8.2. 输 出 时 钟 驱 动 器 如 表 56 所 示, 输 出 时 钟 可 通 过 配 置 与 LVPECL,CML,LVDS 或 CMOS 兼 容 未 使 用 的 输 出 可 以 悬 空 对 于 基 于 微 处 理 器 控 制 的 器 件, 建 议 写 入 SFOUTn 禁 用 值 以 禁 用 输 出 缓 冲 器 减 少 功 耗 当 输 出 模 式 是 CMOS 时, 不 支 持 旁 路 模 式 输 出 模 式 表 56. 输 出 驱 动 器 配 置 SFOUTn 引 脚 设 置 (Si5316, Si5322, Si5323, Si5365) SFOUTn_REG [2:0] Settings (Si5319, Si5325, SI5326, Si5327, Si5367, Si5368, Si5369, Si5374, Si5375) LVDS HM 111 CML HL 110 LVPECL MH 101 Low-swing LVDS ML 011 CMOS LH 010 禁 用 LM 000 保 留 其 他 其 他 LVPECL 输 出 是 LVPECL 兼 容 无 需 直 流 偏 置 电 路 来 驱 动 标 准 LVPECL 负 载 8.2.1. 3.3V 下 的 LVPECL TQFP 输 出 信 号 格 式 限 制 (Si5367, Si5368, Si5369) LVPECL 和 CMOS 输 出 格 式 比 LVDS 或 CML 吸 引 更 多 电 流 ; 然 而, 为 限 制 TQFP 器 件 的 最 大 功 耗, 输 出 的 格 式 引 脚 设 置 必 须 有 所 限 制, 当 器 件 工 作 于 3.3V 时 当 Vdd=3.3V 时, 且 有 四 个 使 能 LVPECL 或 CMOS 输 出, 必 须 禁 用 第 五 个 输 出 当 Vdd=3.3V 时, 且 有 五 个 使 能 输 出, 可 有 不 超 过 三 个 输 出, 或 LVPECL 或 CMOS 其 他 所 有 配 置 都 有 效, 包 括 那 些 Vdd=2.5V 的 配 置 8.2.2. 典 型 输 出 电 路 建 议 输 出 与 交 流 耦 合, 以 避 免 共 模 问 题 不 过, 当 CKOUT5 配 置 常 FS_OUT ( 帧 同 步 ) 时, 该 建 议 不 适 用 于 Si5368 和 Si5366, 因 为 它 的 占 空 比 明 显 不 同 于 50% Si53xx Z0 = 50 100 Z0 = 50 Rcvr 图 42. 典 型 输 出 电 路 ( 差 分 ) 106 Rev. 0.5

所 有 电 阻 位 于 RCVR 旁 图 43. 需 要 衰 减 的 差 分 输 出 示 例 图 44. 典 型 CMOS 输 出 电 路 (Tie CKOUTn+ 和 CKOUTn Together) 参 见 表 57, 未 使 用 输 出 驱 动 器 应 该 断 电 或 悬 空 基 于 引 脚 控 制 部 分 有 DBL2_BY 引 脚, 可 用 来 禁 用 CKOUT2 表 57. 禁 用 未 使 用 输 出 驱 动 器 输 出 驱 动 器 Si5365, Si5366 Si5325, Si5326, Si5367, Si5368 CKOUT1 及 CKOUT2 N/A 使 用 SFOUT_REG 禁 用 各 个 CKOUTn CKOUT3 及 CKOUT4 CKOUT5/FS_OUT DBL34 DBL5/DBL_FS Rev. 0.5 107

Output Disable + 100 100 CKOUT+ CKOUT - 图 45. CKOUT 结 构 8.2.3. 典 型 时 钟 输 出 范 围 表 58. 输 出 格 式 测 量 1,2 名 称 SFOUT 引 脚 SFOUT 码 单 端 Vpk pk 差 分 Vpk pk Vocm Reserved HH LVDS HM 7.35.7 1.2 CML HLK 6.25.5 3.05 LVPECL MH 5.75 1.5 2.10 Reserved MM 4 Low Swing LVDS ML 3.25.5 1.2 CMOS LH 2 3.3 1.65 Disable LM 1 Reserved LL 0 备 注 : 1. Si5326 的 典 型 测 量 于 V C =3.3V. 2. 所 有 测 量 : 差 分 模 式 的 Vpk-pk 值 是 单 端 模 式 Vpk-pk 值 的 两 倍 Vdd=3.3V. 50 交 流 负 载 接 地 108 Rev. 0.5

8.3. SFOUT 选 项 的 典 型 范 围 图 46. sfout_2, CMOS 图 47. sfout_3, lowswinglvds Rev. 0.5 109

图 48. sfout_5, LVPECL 图 49. sfout_6, CML 110 Rev. 0.5

图 50. sfout_7, LVDS Rev. 0.5 111

8.4. 晶 振 / 参 考 时 钟 接 口 (Si5316, Si5319, Si5323, Si5324, Si5326, Si5327, Si5366, Si5368, Si5369, Si5374, and Si5375) 除 了 Si5374 和 Si5375, 其 他 所 有 器 件 都 可 使 用 外 部 晶 振 或 外 部 时 钟 作 为 参 考 Si5374 和 Si5375 职 能 使 用 外 部 参 考 振 荡 器, 而 不 能 使 用 晶 振 如 果 使 用 外 部 时 钟, 它 必 须 是 交 流 耦 合 的 只 要 有 适 当 的 缓 冲 器, 同 样 的 外 部 参 考 时 钟 亦 可 用 于 CKINn 虽 然 参 考 时 钟 输 入 可 有 单 端 驱 动 ( 见 图 51), 但 是 要 获 得 最 佳 性 能 还 是 选 择 晶 振 或 差 分 LVPECL 源 见 图 55 如 果 晶 振 位 于 风 扇 旁, 建 议 使 用 某 种 绝 热 帽 盖 住 晶 振 各 种 晶 振 供 应 商 和 零 件 号, 见 第 119 页 附 录 A- 窄 带 参 考 1. 对 于 SONET 应 用, 最 佳 抖 动 性 能 可 采 用 114.285MHz 第 三 泛 音 晶 振 获 得 Si5327 的 晶 振 是 基 频 振 荡 的, 其 值 范 围 为 37MHz-41MHz 2. 外 部 参 考 比 CKOUT 的 抖 动 传 输 近 1:1 ( 见 第 119 页 附 录 A- 窄 带 参 考 ) 3. 在 数 字 保 持 或 VCO 冻 结 模 式 下,VCO 跟 踪 外 部 参 考 时 钟 任 何 变 化 1.8 V 下, 130 改 成 47.5 2.5 V 下, 130? 改 成 82 图 51. CMOS 外 部 参 考 电 路 0 dbm into 50 0.01 F XA Si53xx 1.2 V 0.01 F XB 10 pf 10 k External Clock Source 50 0.1 µf 0.6 V 图 52. 正 弦 外 部 时 钟 电 路 112 Rev. 0.5

Si53xx 0.01 F 1.2 V XA 100 LVDS, LVPECL, CML, etc. XB 0.01 F 10 k 10 k 0.6 V 图 53. 差 分 外 部 参 考 输 入 示 例 ( 除 Si5374 和 Si5375 以 外 ) Si5374/75 0.01 F 1.2 V OSC-P 100 LVDS, LVPECL, CML, etc. OSC-N 0.01 F 2.5 k 0.6 V 图 54. Si5374 和 Si5375 的 差 分 OSC 参 考 输 入 示 例 Rev. 0.5 113

8.5. 三 电 平 (3L) 输 入 引 脚 ( 无 外 部 阻 抗 ) Si53xx V DD I imm 75 k External Driver 75 k 图 55. 三 电 平 输 入 引 脚 参 数 符 号 最 小 值 最 大 值 输 入 电 压 低 Vill.15 x V DD 输 入 电 压 中 Vimm.45 x Vdd.55 x V DD 输 入 电 压 高 Vihh.85 x Vdd 输 入 低 电 流 Iill 6 µa 输 入 中 电 流 Iimm 2 µa 2 µa 输 入 高 电 流 Iihh 6 µa 备 注 : 以 上 电 流 指 的 是 三 电 平 输 入 能 容 忍 外 部 驱 动 的 泄 漏 量 114 Rev. 0.5

8.6. 三 电 平 (3L) 输 入 引 脚 ( 含 外 部 阻 抗 ) Panasonic EXB-D10C183J 的 八 个 电 阻 器 之 一 ( 或 类 似 ) 电 阻 包 图 56. 三 电 平 输 入 引 脚 参 数 符 号 最 小 值 最 大 值 输 入 低 电 流 Iill 30 µa 输 入 中 电 流 Iimm 11 µa 11 µa 输 入 高 电 流 Iihh 30 µa 备 注 : 以 上 电 流 指 的 是 三 电 平 输 入 能 容 忍 外 部 驱 动 的 泄 漏 量 可 使 用 任 何 电 阻 器 包 Panasonic EXB-D10C183J 是 个 例 子 PCB 布 局 不 是 关 键 电 阻 包 仅 用 于 外 部 驱 动 器 的 泄 露 电 流 大 于 上 述 电 流 的 情 况 下 如 果 有 个 引 脚 连 到 地 或 Vdd, 无 需 电 阻 如 果 一 个 引 脚 悬 空 ( 无 连 接 ), 无 需 电 阻 Rev. 0.5 115

9. 电 源 这 些 器 件 包 括 一 个 片 上 电 压 调 节 器 以 为 器 件 提 供 1.8,2.5 或 3.3V 的 电 源 电 压 当 I/O 电 路 直 接 使 用 外 部 电 压 时, 内 部 核 心 电 路 由 改 调 节 器 的 输 出 驱 动 图 57 给 出 了 TQFP 包 的 典 型 旁 路 网 络 电 源 电 压 图 58 给 出 了 QFN 的 典 型 旁 路 网 路 电 源 电 压 两 种 情 况 下, 器 件 的 接 地 焊 盘 必 须 在 电 气 上 和 热 气 上 连 接 到 地 板 上 System Power Supply (1.8, 2.5 or 3.3 V) Ferrite Bead 0.1 uf 1.0 uf C 9 C 1 C 8 Ferrite bead is Venkel BC1206-471H or equivalent. V DD TQFP PKG GND 图 57. 典 型 电 源 电 压 旁 路 网 络 (TQFP 封 装 ) System Power Supply (1.8, 2.5, or 3.3 V) Ferrite Bead 0.1 uf 1.0 uf C 4 C 1 C 3 Ferrite bead is Venkel BC1206-471H or equivalent. V DD GND QFN PKG 图 58. 典 型 电 源 电 压 旁 路 网 络 (QFN 封 装 ) 116 Rev. 0.5

10. 包 装 和 订 购 指 南 有 关 器 件 包 装 和 订 购 信 息, 请 参 阅 对 应 的 数 据 手 册 Rev. 0.5 117

附 录 A 窄 带 参 考 谐 振 器 / 外 部 时 钟 选 择 表 59 给 出 了 Si5375xx 抖 动 衰 减 时 钟 用 的 114.285MHz 第 三 泛 音 晶 振 表 59. 使 用 的 晶 振 制 造 商 零 件 编 号 网 站 稳 定 性 初 始 化 精 度 TXC 7MA1400014 http://www.txc.com.tw 100 ppm 100 ppm Connor Winfield CS-018 http://www.conwin.com 100 ppm 100 ppm Connor Winfield CS-023 http://www.conwin.com 20 ppm 20 ppm NDK EXS00A-CS00871 http://www.ndk.com/en/ 100 ppm 100 ppm NDK EXS00A-CS00997 http://www.ndk.com/en/ 20 ppm 20 ppm Siward XTL573200NLG- http://www.siward.com 20 ppm 20 ppm 114.285 MHz-OR Saronix/eCera FLB420001 http://www.pericom.com/saronix http://www.ecera.tw 100 ppm 100 ppm Mtron M1253S071 http://www.mtronpti.com 100 ppm 100 ppm 一 些 应 用 中, 可 以 使 用 高 于 114.285MHz 频 率 的 晶 振 有 关 详 情 和 目 前 的 供 应 商 名 单 及 批 准 零 件 编 号, 请 联 系 Silicon 实 验 室 外 部 参 考 ( 晶 振 ) 频 率 值 的 选 择 应 避 免 会 造 成 参 考 频 率 为 整 数 或 近 整 数 倍 的 输 出 频 率 详 情 参 见 附 录 B 因 为 晶 振 可 用 作 抖 动 参 考, 晶 振 温 度 的 快 速 变 化 可 暂 时 干 扰 输 出 相 位 和 频 率 例 如, 建 议 不 要 将 晶 振 置 于 正 在 关 开 的 风 扇 旁 如 果 这 种 情 况 不 可 避 免, 应 当 使 用 绝 缘 盖 将 晶 振 热 隔 离 基 频 振 荡 晶 振 表 60. XA/XB 参 考 源 和 频 率 RATE[1:0] NB/WB 类 型 建 议 值 下 限 值 上 限 值 HH WB 无 晶 振 或 外 部 时 钟 HM NB 保 留 HL NB 保 留 MH NB 外 部 时 钟 114.285 MHz 109 MHz 125.5 MHz MM NB 第 三 泛 音 晶 振 114.285 MHz ML NB 保 留 LH NB 保 留 LM NB 外 部 时 钟 38.88MHz 37MHz 41MHz LL NB 最 基 本 模 式 晶 振 40 MHz 37 MHz 41 MHz 对 于 成 本 敏 感 的 应 用, 其 对 抖 动 没 有 太 苛 刻 的 要 求, 所 有 窄 带 器 件 可 使 用 基 频 振 荡 晶 振, 其 有 最 低 频 带, 范 围 为 37-41MHz ( 对 应 RATE=LL) 不 像 其 他 窄 带 家 族 成 员,Si5327 仅 能 使 用 该 范 围 的 基 频 振 荡 晶 振 有 关 该 做 法 的 权 衡 的 详 细 讨 论, 以 及 批 准 的 低 频 晶 振 列 表, 请 参 见 应 用 笔 记 AN591, 可 从 www.silabs.com/timing 处 下 载 获 得 118 Rev. 0.5

参 考 偏 移 数 字 保 持 期 间, 参 考 输 入 的 长 期 偏 移 及 温 度 相 关 偏 移 导 致 输 出 频 率 有 着 一 一 对 应 的 偏 移 也 就 是 说 任 意 频 率 输 出 的 稳 定 性 与 参 考 频 率 的 偏 移 是 相 同 的 这 意 味 着, 那 些 不 能 容 忍 晶 振 偏 移 的 苛 刻 应 用, 必 须 有 外 部 温 度 补 偿 或 烘 式 振 荡 器 除 了 器 件 是 在 数 字 保 持 模 式 下, 否 则 偏 移 并 不 是 问 题 此 外, 参 考 振 荡 器 ( 或 晶 振 ) 的 初 始 化 精 度 是 不 相 关 的, 只 要 它 是 在 表 60 所 示 的 频 带 内 参 考 抖 动 参 考 输 入 上 的 抖 动, 在 100Hz-30KHz 频 带 内, 与 输 出 抖 动 有 着 一 一 对 应 的 传 输 函 数 如 果 XA/XB 引 脚 实 现 一 个 晶 振 振 荡 器, 那 么 如 果 晶 振 合 适 的 话, 参 考 将 有 适 当 的 低 抖 动 如 果 XA/XB 引 脚 连 接 至 外 部 参 考 振 荡 器, 外 部 参 考 振 荡 器 的 抖 动 也 可 能 对 输 出 抖 动 有 所 影 响 典 型 的 参 考 输 入 到 输 出 抖 动 传 输 函 数 如 图 59 所 示 10 38.88MHz XO, 38.88MHz CKIN, 38.88MHz CKOUT 0 Power (db) -10-20 Jitter Xfer -30 1 10 100 1000 10000 100000 1000000 Frequency (Hz) 图 59. 典 型 参 考 抖 动 传 输 函 数 Rev. 0.5 119

附 录 B 频 率 方 案 及 抖 动 特 性 (Si5316, Si5319, Si5323, SI5324, Si5326, Si5327, Si5366, Si5368, Si5369, Si5374, Si5375) 引 言 要 想 得 到 窄 带 任 意 频 率 时 钟 设 备 的 最 佳 抖 动 性 能, 要 遵 循 如 下 几 条 通 用 规 则 : 高 f3 值 f3 定 义 为 鉴 相 器 的 比 较 频 率,f3 等 于 输 入 频 率 除 以 N3 DSPLLsim 会 自 动 自 动 选 择 拥 有 最 高 f3 值 的 频 率 方 案, 并 且 为 每 个 新 生 成 的 频 率 方 案 报 告 f3 值 f3 的 动 态 范 围 为 最 小 2kHz 最 大 2MHz 导 致 f3 值 较 低 主 要 由 两 个 因 素 导 致 : 输 入 时 钟 高 频 率 较 低 ( 是 f3 的 上 限 ); PLL 倍 频 系 数 由 最 大 相 关 数 及 分 母 组 成 具 体 来 说,CKOUT=CKINx(P/Q), 如 果 P 和 Q 相 关 并 且 较 大, 那 么 f3 可 能 为 一 个 比 较 小 的 值 f3 太 小 可 能 会 导 致 额 外 的 抖 动 产 生, 如 下 图 60 所 示. 0 Phase Noise versus f3, 155.52 MHz in, 622.08 MHz out Phase Noise (dbc/hz) -20-40 -60-80 -100-120 -140 1709 khz 855 khz 427 khz 214 khz 107 khz 54 khz 27 khz 13 khz 7 khz 3 khz -160 10 100 1000 10000 100000 1000000 1E+07 1E+08 Frequency (Hz) 图 60. 相 对 f3 的 抖 动 在 对 f3 的 研 究 中, 在 输 入, 输 出 和 DCO 频 率 保 持 不 变, 分 频 器 可 以 通 过 手 动 调 整 降 低 f3 的 值 来 控 制 当 f3 的 值 接 近 下 限 2kHz 时 会 出 现 两 种 状 况 : 在 中 频 段 会 有 毛 刺 出 现 ; 在 高 频 段 噪 声 较 低 的 区 域, 噪 声 会 被 拉 高 图 中 同 样 很 明 显 的 是 一 旦 f3 大 于 50kHz 之 后, 提 高 f3 对 抑 制 噪 声 没 有 明 显 效 果 需 要 注 意 的 是, 关 于 闭 环 带 宽 的 研 究 是 以 60Hz 为 基 础 的, 低 于 60Hz 的 噪 声 是 由 输 入 时 钟 引 入 的, 而 不 是 任 意 频 率 的 精 准 时 钟 引 起 120 Rev. 0.5

下 图 61 显 示 的 是 类 似 的 结 果, 只 是 加 入 了 RMS 抖 动 值 的 因 素 这 也 有 助 于 在 低 f3 值 下 提 供 另 外 一 个 解 决 方 案 要 注 意 的 是 38.88MHzx5=194.4MHz, 在 这 种 情 况 下, FPGA 用 于 将 38.88MHz 的 时 钟 乘 以 5 得 到 194.4MHz 的 信 号, 这 可 以 通 过 使 用 Xilinx 的 DCM( 数 字 时 钟 管 理 ) 功 能 实 现 即 使 FPGA 的 输 出 会 产 生 抖 动, 但 是 窄 带 任 意 频 率 精 准 时 钟 的 抖 动 抑 制 功 能 可 以 解 决 FPGA 的 此 项 缺 陷, 可 以 使 FPGA 输 出 一 个 干 净 的 时 钟 信 号, 如 下 编 号 的 抖 动 都 可 得 到 解 决. 0 38.88 MHz in, 194.4 MHz in, 690.57 MHz out Phase Noise (dbc/hz) -20-40 -60-80 -100-120 -140-160 10 100 1000 10000 100000 1000000 10000000 100000000 Offset Frequency (Hz) 深 蓝 线 输 入 频 率 38.88 MHz in, f3 = 3.214 khz 浅 蓝 线 输 入 频 率 194.4 MHz in, f3 = 16.1 khz 图 61. 使 用 FPGA 相 对 f3 的 抖 动 表 61. 图 61 中 的 抖 动 值 f3 = 3.214 khz CKIN = 38.88 MHz f3 = 16.1 khz CKIN = 194.4 MHz 抖 动 宽 带 抖 动, RMS 抖 动, RMS OC-48, 12 khz to 20 MHz 1,034 fs 285 fs OC-192, 20 khz to 80 MHz 668 fs 300 fs OC-192, 4 MHz to 80 MHz 169 fs 168 fs OC-192, 50 khz to 80 MHz 374 fs 287 fs 800 Hz to 80 MHz 3,598 fs 378 fs Rev. 0.5 121

参 考 频 率 与 输 出 频 率 由 于 内 部 的 耦 合 作 用, 输 出 频 率 通 常 是 XA/XB 参 考 频 率 ( 内 部 或 外 部 ) 的 整 数 ( 或 者 接 近 整 数 倍 ) 下 图 62 就 是 在 参 考 时 钟 为 38.88MHz 产 生 622.08MHz( 是 38.88MHz 的 整 数 倍 ) 输 出, 及 696.399MHz( 不 是 38.88MHz 的 整 数 倍 ) 输 出 需 要 主 要 622.08MHz 输 出 在 中 频 部 分 产 生 毛 刺, 这 会 作 用 于 SONET 抖 动 掩 饰 的 RMS 相 位 噪 声 中, 这 种 现 象 在 宽 带 下 更 为 显 著 关 于 这 方 面 的 更 多 信 息, 请 查 阅 附 录 G 接 近 于 整 数 倍 的 比 率 0 155.52 MHz in, 622.08 MHz out, 696.399 MHz out -20 Phase Noise (dbc/hz) -40-60 -80-100 -120-140 -160 100 1000 10000 100000 1000000 10000000 100000000 Offset Frequency (Hz) 黄 色 696.399 MHz 输 出 蓝 色 622.08 MHz 输 出 图 62. 参 考 频 率 与 输 出 频 率 表 62. 图 62 中 的 抖 动 值 输 出 696.399 MHz 输 出 622.08 MHz 抖 动 宽 带 黄 色, fs RMS 蓝 色, fs RMS SONET_OC48, 12 khz 到 20 MHz 379 679 SONET_OC192_A, 20 khz 到 80 MHz 393 520 SONET_OC192_B, 4 MHz 到 80 MHz 210 191 SONET_OC192_C, 50 khz 到 80 MHz 373 392 宽 带, 800 Hz 到 80 MHz 484 1,196 之 所 以 选 择 频 率 为 114.285MHz 的 晶 振, 是 因 为 对 于 大 部 分 的 期 望 输 出 频 率 而 言, 都 不 会 与 114.285MHz 构 成 整 数 关 系 例 如, 期 望 某 输 出 频 率 为 457.14MHz(=4x114.285MHz), 参 考 值 一 般 不 会 选 择 114.285MHz 的 晶 振 要 想 获 得 详 尽 信 息, 查 阅 附 录 G 相 近 整 数 比 率 122 Rev. 0.5

选 用 更 高 的 参 考 频 率 在 所 有 条 件 相 同 的 情 况 下, 选 择 参 考 频 率, 频 率 越 高, 输 出 的 抖 动 越 低 下 图 63 及 图 64 说 明 这 一 现 象 若 要 获 得 详 尽 的 参 考 频 率 选 择 方 法, 请 查 阅 谐 振 器 / 外 部 时 钟 章 节 0 37 MHz thru 163 MHz Ext Ref, 155.52 MHz in, 622.08 MHz out -20 Phase Noise (dbc/hz) -40-60 -80-100 -120-140 -160 100 1000 10000 100000 1000000 10000000 100000000 深 蓝 色 37 MHz 紫 色 55 MHz 浅 蓝 色 109 MHz 黄 绿 色 163 MHz Offset Frequency (Hz) 图 63. J 参 考 频 率 与 抖 动 的 关 系 (1 / 2) Rev. 0.5 123

0 41 MHz thru 180 MHz Ext Ref, 155.52 MHz in, 622.08 MHz out -20 Phase Noise (dbc/hz) -40-60 -80-100 -120-140 -160 100 1000 10000 100000 1000000 10000000 100000000 Offset Frequency (Hz) 深 蓝 色 41 MHz 浅 蓝 色 61 MHz 红 色 125.5 MHz 绿 色 180 MHz 所 有 的 相 位 噪 声 及 参 照 值 图 64. 参 考 频 率 与 抖 动 的 关 系 (2 / 2) 外 部 参 考 频 率 37 41 55 61 109 125.5 163 180 抖 动 带 宽 MHz MHz MHz MHz MHz MHz MHz MHz SONET_OC48, 12 khz 到 20 MHz 1092 858 633 715 330 321 292 298 SONET_OC192_A, 20 khz 到 80 MHz 1086 855 639 698 356 335 325 331 SONET_OC192_B, 4 MHz 到 80 MHz 226 229 232 221 217 183 221 226 SONET_OC192_C, 50 khz 到 80 MHz 1028 797 597 651 340 316 314 320 宽 带, 800 Hz 到 80 MHz 1165 956 728 773 423 375 393 393 124 Rev. 0.5

附 录 C 典 型 的 相 位 噪 声 曲 线 引 言 下 文 为 一 些 典 型 的 相 位 噪 声 曲 线, 输 入 时 钟 源 是 罗 德 与 施 瓦 茨 模 型 SML03 射 频 发 生 器 除 另 做 生 命 外, 本 文 使 用 的 纤 维 噪 声 分 析 仪 型 号 是 : 安 捷 伦 E5052B 同 样, 如 无 特 殊 说 明, 任 意 频 率 部 件 是 Si5326 在 3.3V 电 压 下 工 作, 输 出 交 流 耦 合 差 分 正 射 极 耦 合 逻 辑 电 平, 输 入 为 来 自 射 频 发 射 器 的 0dBm 的 交 流 耦 合 差 分 正 弦 信 号 需 要 注 意 的 是, 对 于 任 意 PLL 电 平, 频 率 在 闭 环 带 宽 之 下 的 抖 动, 是 由 输 入 时 钟 产 生 的, 不 是 由 任 意 频 率 精 准 时 钟 产 生 的 出 特 别 说 明 外, 本 文 档 中 的 闭 环 带 宽 为 60Hz 到 100Hz 图 65. 155.52 MHz In; 622.08 MHz 输 出 曲 线 Rev. 0.5 125

图 66. 155.52 MHz 输 入 ; 622.08 MHz 输 出 ; 闭 环 带 宽 = 7 Hz, Si5324 126 Rev. 0.5

图 67. 19.44 MHz 输 入 ; 156.25 MHz 输 出 ; 闭 环 带 宽 = 80 Hz Rev. 0.5 127

图 68. 19.44 MHz 输 入 ; 156.25 MHz 输 出 ; 闭 环 带 宽 = 5 Hz, Si5324 128 Rev. 0.5

图 69. 27 MHz 输 入 ; 148.35 MHz 输 出 ; 细 线 = 6 Hz; 粗 线 BW = 110 Hz, Si5324 Rev. 0.5 129

图 70. 61.44 MHz 输 入 ; 491.52 MHz 输 出 ; 闭 环 带 宽 = 7 Hz, Si5324 130 Rev. 0.5

图 71. 622.08 MHz 输 入 ; 672.16 MHz 输 出 ; 闭 环 带 宽 = 6.9 khz Rev. 0.5 131

图 72. 622.08 MHz 输 入 ; 672.16 MHz 输 出 ; 闭 环 带 宽 = 100 Hz 132 Rev. 0.5

图 73. 156.25 MHz 输 入 ; 155.52 MHz 输 出 Rev. 0.5 133

图 74. 78.125 MHz 输 入 ; 644.531 MHz 输 出 表 63. 图 74 中 的 抖 动 值 抖 动 带 宽 带 宽, 1 khz 到 10 MHz OC-48, 12 khz 到 20 MHz OC-192, 20 khz 到 80 MHz OC-192, 4 MHz 到 80 MHz OC-192, 50 khz 到 80 MHz 带 宽, 800 Hz 到 80 MHz 644.531 MHz 抖 动 (RMS) 223 fs 246 fs 244 fs 120 fs 234 fs 248 fs 134 Rev. 0.5

图 75. 78.125 MHz 输 入 ; 690.569 MHz 输 出 表 64. 图 75 中 的 抖 动 值 抖 动 带 宽 宽 带,1kHz 到 10MHz OC-48, 12 khz 到 20 MHz OC-192, 20 khz 到 80 MHz OC-192, 4 MHz 到 80 MHz OC-192, 50 khz 到 80 MHz 宽 带, 800 Hz 到 80 MHz 690.569MHz 抖 动 (RMS) 244 fs 260 fs 261 fs 120 fs 253 fs 266 fs Rev. 0.5 135

图 76. 78.125 MHz 输 入 ; 693.493 MHz 输 出 表 65. 图 76 中 的 抖 动 值 抖 动 带 宽 宽 带,1kHz 到 10MHz OC-48, 12 khz 到 20 MHz OC-192, 20 khz 到 80 MHz OC-192, 4 MHz 到 80 MHz OC-192, 50 khz 到 80 MHz 宽 带, 800 Hz 到 80 MHz 693.493MHz 抖 动 (RMS) 243 fs 265 fs 264 fs 124 fs 255 fs 269 fs 136 Rev. 0.5

0.00E+00 86.685 MHz in, 173.371 MHz and 693.493 MHz out -2.00E+01 Phase Noise (dbc/hz) -4.00E+01-6.00E+01-8.00E+01-1.00E+02-1.20E+02-1.40E+02-1.60E+02-1.80E+02 1.00E+02 1.00E+03 1.00E+04 1.00E+05 1.00E+06 1.00E+07 1.00E+08 Offset Frequency (Hz) 红 色 = 693.493 MHz 蓝 色 = 173.371 MHz 图 77. 86.685 MHz 输 入 ; 173.371 MHz 及 693.493 MHz 输 出 表 66. 图 77 中 的 抖 动 值 抖 动 带 宽 173.371MHz 抖 动 (RMS) 693.493MHz 抖 动 (RMS) 宽 带,1kHz 到 10MHz 262 fs 243 fs OC-48, 12 khz 到 20 MHz 297 fs 265 fs OC-192, 20 khz 到 80 MHz 309 fs 264 fs OC-192, 4 MHz 到 80 MHz 196 fs 124 fs OC-192, 50 khz 到 80 MHz 301 fs 255 fs 宽 带,800Hz 到 80MHz 313 fs 269 fs Rev. 0.5 137

图 78. 86.685 MHz 输 入 ; 173.371 MHz 输 出 138 Rev. 0.5

图 79. 86.685 MHz 输 入 ; 693.493 MHz 输 出 Rev. 0.5 139

0.00E+00 155.52 MHz and 156.25MHz in, 622.08 MHz out -2.00E+01 Pha ase Noise (db Bc/Hz) -4.00E+01-6.00E+01 01-8.00E+01-1.00E+02-1.20E+02-1.40E+02-1.60E+02 1.00E+02 1.00E+03 1.00E+04 1.00E+05 1.00E+06 1.00E+07 1.00E+08 蓝 色 = 155.52 MHz Offset Frequency (Hz) 红 色 = 156.25 MHz 图 80. 155.52 MHz 及 156.25 MHz 输 入 ; 622.08 MHz 输 出 表 67. 图 80 中 的 抖 动 值 抖 动 带 宽 155.52MHz 抖 动 (RMS) 622.08MHz 抖 动 (RMS) 宽 带,1kHz 到 10MHz 4432 fs 4507 fs OC-48, 12 khz 到 20 MHz 249 fs 251 fs OC-192, 20 khz 到 80 MHz 274 fs 271 fs OC-192, 4 MHz 到 80 MHz 166 fs 164 fs OC-192, 50 khz 到 80 MHz 267 fs 262 fs 宽 带, 800 Hz 到 80 MHz 274 fs 363 fs 140 Rev. 0.5

图 81. 10 MHz 输 入 ; 1 GHz 输 出 Rev. 0.5 141

数 字 视 频 (HD-SDI) 0 27 MHz in, 148.5 MHz out Phase Noise (dbc/hz) -20-40 -60-80 -100-120 -140-160 10 100 1000 10000 100000 1000000 10000000 100000000 Offset Frequency (Hz) 壁 垒,10Hz 到 20MHz 峰 峰 值 抖 动 带 宽 抖 动 2.42 ps, RMS 14.0 ps 相 位 噪 声 测 试 仪 : 安 捷 伦 JS500 142 Rev. 0.5

附 录 D 报 警 器 结 构 LOS_INT LOS1_INT in in out Sticky Write 0 to clear out Sticky Write 0 to clear LOSX_FLG LOSX_MSK LOS1_FLG LOS1_MSK INT_POL LOS2_INT in out Sticky Write 0 to clear LOS2_FLG LOS2_MSK FOS1_INT in out Sticky Write 0 to clear FOS1_FLG FOS1_MSK FOS2_INT in out Sticky Write 0 to clear FOS2_FLG FOS2_MSK LOL_INT in out Sticky Write 0 to clear LOL_FLG LOL_MSK WIDEBAND MODE LOS1-EN CKIN1 LOS Detector LOS1_INT CK_BAD_POL PD_CK1 1 INT_C1B E FOS Detector 0 FOS1_EN FOS_EN INT_PIN CK1_BAD_PIN LOS2_EN PD_CK2 CKIN2 LOS Detector LOS2_INT CK_BAD_POL FOS Detector FOS2_INT E C2B FOS2_EN FOS_EN CK2_BAD_PIN 图 82. Si5324 和 Si5326 报 警 器 框 图 Rev. 0.5 143

图 83. Si5368 Alarm Diagram (1 of 2) LOS_INT in out Sticky Write 0 to clear LOSX_FLG LOSX_MSK INT_POL LOS1_INT in out Sticky Write 0 to clear LOS1_FLG LOS1_MSK LOS2_INT in out Sticky Write 0 to clear LOS2_FLG LOS2_MSK LOS3_INT in out Sticky Write 0 to clear LOS3_FLG LOS3_MSK LOS4_INT in out Sticky Write 0 to clear LOS4_FLG LOS4_MSK FOS1_INT in out Sticky Write 0 to clear FOS1_FLG FOS1_MSK FOS2_INT in out Sticky Write 0 to clear FOS2_FLG FOS2_MSK FOS3_INT in out Sticky Write 0 to clear FOS3_FLG FOS3_MSK FOS4_INT in out Sticky Write 0 to clear FOS4_FLG FOS4_MSK ALIGN_INT in out Sticky Write 0 to clear ALIGN_FLG ALIGN_MSK LOL_INT in out Sticky Write 0 to clear LOL_FLG LOL_MSK WIDEBAND MODE To Next Page LOS4_EN CK_BAD_POL CKIN4 PD_CK4 LOS Detector LOS4_INT CK_CONFIG_REG ALIGN_INT 1 1 0 E INT_ALM FOS Detector 0 FOS4_EN FOS_EN INT_PIN ALRMOUT_PIN 144 Rev. 0.5

LOS3_EN CKIN3 LOS Detector LOS3_INT PD_CK3 CK_BAD_POL FOS Detector FOS3_EN E C3B FOS_EN CKIN1 LOS Detector LOSI_EN LOS1_INT CK_CONFIG_REG CK3_BAD_PIN PD_CK1 1 C1B FOS Detector 0 E FOSI_EN FOS_EN CK_CONFIG_REG FSYNC_SWTCH_REG CK1_BAD_PIN LOS2_EN LOS4_INT CKIN2 LOS Detector LOS2_INT PD_CK2 1 C2B FOS Detector 0 E FOS2_EN FOS_EN CK2_BAD_PIN 图 84. Si5368 报 警 器 框 图 (2 / 2) Rev. 0.5 145

附 录 E 引 脚 设 置 内 部 上 拉, 下 拉 电 阻 表 68-79 显 示 2 级 电 平 的 CMOS 引 脚 的 上 拉 及 下 拉 电 阻, 上 拉 及 下 拉 电 阻 通 常 为 75k. 表 68. Si5316 引 脚 上 拉 / 下 拉 (U/D) 设 置 引 脚 号 # Si5316 上 拉 / 下 拉 1 RST U 11 RATE0 U, D 14 DBL2_BY U, D 15 RATE1 U, D 21 CS U, D 22 BWSEL0 U, D 23 BWSEL1 U, D 24 FRQSEL0 U, D 25 FRQSEL1 U, D 26 CK1DIV U, D 27 CK2DIV U, D 30 SFOUT1 U, D 33 SFOUT0 U, D 表 69. Si5322 上 拉 / 下 拉 (U/D) 设 置 引 脚 号 # Si5322 上 拉 / 下 拉 1 RST U 2 FRQTBL U, D 9 AUTOSEL U, D 14 DBL2_BY U, D 21 CS_CA U, D 22 BWSEL0 U, D 23 BWSEL1 U, D 24 FRQSEL0 U, D 25 FRQSEL1 U, D 26 FRQSEL2 U, D 27 FRQSEL3 U, D 30 SFOUT1 U, D 33 SFOUT0 U, D 146 Rev. 0.5

表 70. Si5323 上 拉 / 下 拉 (U/D) 设 置 引 脚 号 # Si5323 上 拉 / 下 拉 1 RST U 2 FRQTBL U, D 9 AUTOSEL U, D 11 RATE0 U, D 14 DBL2_BY U, D 15 RATE1 U, D 19 DEC D 20 INC D 21 CS_CA U, D 22 BWSEL0 U, D 23 BWSEL1 U, D 24 FRQSEL0 U, D 25 FRQSEL1 U, D 26 FRQSEL2 U, D 27 FRQSEL3 U, D 30 SFOUT1 U, D 33 SFOUT0 U, D 表 71. Si5319, Si5324, 引 脚 上 拉 / 下 拉 (U/D) 设 置 引 脚 号 # Si5326 上 拉 / 下 拉 1 RST U 11 RATE0 U, D 15 RATE1 U, D 21 CS_CA U, D 22 SCL D 24 A0 D 25 A1 D 26 A2_SS D 27 SDI D 36 CMODE U, D Rev. 0.5 147

表 72. Si5325 引 脚 上 拉 / 下 拉 (U/D) 设 置 引 脚 号 # Si5325 上 拉 / 下 拉 1 RST U 21 CS_CA U, D 22 SCL D 24 A0 D 25 A1 D 26 A2_SS D 27 SDI D 36 CMODE U, D 表 73. Si5326 上 拉 / 下 拉 (U/D) 设 置 引 脚 号 # Si5326 上 拉 / 下 拉 1 RST U 11 RATE0 U, D 15 RATE1 U, D 19 DEC D 20 INC D 21 CS_CA U, D 22 SCL D 24 A0 D 25 A1 D 26 A2_SS D 27 SDI D 36 CMODE U, D 148 Rev. 0.5

表 74. Si5327 上 拉 / 下 拉 (U/D) 设 置 引 脚 号 # Si5327 上 拉 / 下 拉 1 RST U 11 RATE0 U, D 15 RATE1 U, D 21 CS U, D 22 SCL D 24 A0 D 25 A1 D 26 A2_SS D 27 SDI D 36 CMODE U, D 表 75. Si5365 上 拉 / 下 拉 (U/D) 设 置 引 脚 号 # Si5365 上 拉 / 下 拉 3 RST U 4 FRQTBL U, D 13 CS0_C3A D 22 AUTOSEL U, D 37 DBL2_BY U, D 50 DSBL5 U, D 57 CS1_C4A U, D 60 BWSEL0 U, D 61 BWSEL1 U, D 66 DIV34_0 U, D 67 DIV34_1 U, D 68 FRQSEL0 U, D 69 FRQSEL1 U, D 70 FRQSEL2 U, D 71 FRQSEL3 U, D 80 SFOUT1 U, D 85 DBL34 U 95 SFOUT0 U, D Rev. 0.5 149

表 76. Si5366 上 拉 / 下 拉 (U/D) 设 置 引 脚 号 # Si5366 上 拉 / 下 拉 3 RST U 4 FRQTBL U, D 13 CS0_C3A D 20 FS_SW D 21 FS_ALIGN D 22 AUTOSEL U, D 32 RATE0 U, D 37 DBL2_BY U, D 42 RATE1 U, D 50 DBL_FS U, D 51 CK_CONF D 54 DEC D 55 INC D 56 FOS_CTL U, D 57 CS1_C4A U, D 60 BWSEL0 U, D 61 BWSEL1 U, D 66 DIV34_0 U, D 67 DIV34_1 U, D 68 FRQSEL0 U, D 69 FRQSEL1 U, D 70 FRQSEL2 U, D 71 FRQSEL3 U, D 80 SFOUT1 U, D 85 DSBL34 U 95 SFOUT0 U, D 150 Rev. 0.5

表 77. Si5367 上 拉 / 下 拉 (U/D) 设 置 引 脚 号 # Si5367 上 拉 / 下 拉 3 RST U 13 CS0_C3A D 57 CS1_C4A U, D 60 SCL D 68 A0 D 69 A1 D 70 A2_SSB D 71 SDI D 90 CMODE U, D 表 78. Si5368 上 拉 / 下 拉 (U/D) 设 置 引 脚 号 # Si5368 上 拉 / 下 拉 3 RST U 13 CS0_C3A D 21 FS_ALIGN D 32 RATE0 U, D 42 RATE1 U, D 54 DEC D 55 INC D 57 CS1_C4A U, D 60 SCL D 68 A0 D 69 A1 D 70 A2_SSB D 71 SDI D 90 CMODE U, D Rev. 0.5 151

表 79. Si5369 上 拉 / 下 拉 (U/D) 设 置 引 脚 号 # Si5368 上 拉 / 下 拉 3 RST U 13 CS0_C3A D 21 FS_ALIGN D 32 RATE0 U, D 42 RATE1 U, D 57 CS1_C4A U, D 60 SCL D 68 A0 D 69 A1 D 70 A2_SSB D 71 SDI D 90 CMODE U, D 表 80. Si5374/75 上 拉 / 下 拉 (U/D) 设 置 引 脚 号 # Si5374/75 上 拉 / 下 拉 D4 RSTL_A U D6 RSTL_B U F6 RSTL_C U F4 RSTL_D U D1 CS_CA_A U/D A6 CS_CA_B U/D F9 CS_CA_C U/D J4 CS_CA_A U/D G5 SCL D 152 Rev. 0.5

附 录 F 典 型 性 能 : 旁 路 模 式, 电 源 噪 声 抑 制, 串 扰, 输 出 格 式 抖 动 本 附 录 主 要 有 一 下 四 部 分 组 成 : 旁 路 模 式 性 能 电 源 噪 声 抑 制 串 扰 输 出 格 式 抖 动 旁 路 : 输 入 频 率 622.08 MHz, 输 出 频 率 622.08 MHz -60 622.08 MHz in, 622.08 MHz out -70 Phase Noise (dbc/hz -80-90 -100-110 -120-130 -140-150 -160 100 1000 10000 100000 1000000 10000000 100000000 Offset Frequency (Hz) 深 蓝 色 正 常, 锁 定 状 态 浅 蓝 数 字 保 持 粉 色 旁 路 模 式 绿 色 射 频 发 射 路 正 常, 锁 定 状 态 数 字 保 持 模 式 旁 路 模 式 射 频 发 射 源 抖 动 带 宽 抖 动 (RMS) 抖 动 (RMS) 抖 动 (RMS) 抖 动 (RMS) 宽 带,1000Hz 到 10MHz 296 fs 294 fs 2,426 fs 249 fs OC-48, 12 khz 到 20 MHz 303 fs 304 fs 2,281 fs 236 fs OC-192, 20 khz 到 80 MHz 321 fs 319 fs 3,079fs 352 fs OC-192,4 MHz 到 80 MHz 169 fs 165 fs 2,621 fs 305 fs OC-192, 50 khz 到 80 MHz 304 fs 303 fs 3,078 fs 340 fs 宽 带, 800 Hz 到 80 MHz 329 fs 325 fs 3,076 fs 370 fs Rev. 0.5 153

电 源 噪 声 抑 制 电 源 噪 声 作 用 于 输 出 的 传 输 特 性 输 入 频 率 38.88MHz, 输 出 频 率 155.52MHz ; 带 宽 =110Hz 154 Rev. 0.5

时 钟 输 入 串 扰 结 果 抖 动 频 带 155.52MHz 输 入,622MHz 输 出, 作 为 参 考, 无 串 扰 155.521MHz 输 入,622.084MHz 输 出, 无 串 扰 155.521MHz 输 入,622.084MHz 输 出,Xtalk 为 155.52MHz, 闭 环 带 宽 99Hz 155.521MHz 输 入,622.084MHz 输 出,Xtalk 为 155.52MHz, 闭 环 带 宽 6.72kHz 155.521MHz 输 入,622.084MHz 输 出,Xtalk 为 155.52MHz, 数 字 保 持 状 态 OC-48, 12kHz 到 20MHz OC-192, 20 khz 到 80 MHz 262 fs 262 fs 269 fs 422 fs 255 fs 287 fs 290 fs 296 fs 366 fs 280 fs 宽 带, 800 Hz 到 80 MHz 285 fs 289 fs 298 fs 1,010 fs 277 fs 测 量 条 件 : 1. 采 用 Si5365/66-EVB. 2. 时 钟 输 入 引 脚 CKIN1, 从 罗 德 与 施 瓦 茨 射 频 发 生 器 输 出 0dBm 正 弦 波 信 号, 采 用 SML03 模 型 3. 串 扰 信 号 在 CKIN3 引 脚, 输 出 PECL 频 率 为 155.52MHz 4. 所 有 的 信 号 为 差 分,AC 耦 合 信 号 Rev. 0.5 155

输 入 时 钟 串 扰 : 相 位 噪 声 曲 线 输 入 频 率 155.521MHz, 输 出 频 率 622.084MHz 深 蓝 色 无 串 扰 浅 蓝 色 有 串 扰, 窄 带 宽 黄 色 与 串 扰, 宽 带 宽 红 色 有 串 扰, 数 字 保 持 156 Rev. 0.5

输 入 时 钟 串 扰 : 详 尽 视 图 -60 输 入 155.521 频 率 155.521MHz, in, 622.084 输 出 频 率 622.084MHz out -70 Phase Noise (dbc/hz) -80-90 -100-110 -120-130 100 1000 10000 100000 Offset Frequency (Hz) 深 蓝 色 无 串 扰 浅 蓝 色 有 串 扰, 窄 带 宽 黄 色 与 串 扰, 宽 带 宽 红 色 有 串 扰, 数 字 保 持 Rev. 0.5 157

输 入 时 钟 串 扰 : 宽 带 比 较 0 输 入 155.521 频 率 155.521MHz, M in, 622.084 输 出 频 率 M622.084MHz out -20 Phase Noise (dbc/ -40-60 -80-100 -120-140 -160-180 100 1000 10000 100000 1000000 10000000 100000000 Offset Frequency (Hz) 浅 蓝 色 带 宽 = 6.72 khz; 无 Xtalk 浅 蓝 色 带 宽 = 6.72 khz; 有 Xtalk 抖 动 带 宽 抖 动,w/Xtalk 抖 动, 无 Xtalk OC-48, 12 khz 到 20 MHz 303 fs RMS 422 fs RMS OC-192, 20 khz 到 80 MHz 316 fs RMS 366 fs RMS 宽 带, 800 Hz 到 80 MHz 340 fs RMS 1,010 fs RMS 158 Rev. 0.5

输 入 时 钟 串 扰 : 罗 德 与 施 瓦 茨 射 频 输 出 -60 Rohde and 频 率 Schwarz: 为 155.521MHz 155.521 MHz -70 Phase Noise (dbc/h -80-90 -100-110 -120 100 1000 Offse t Frequency (Hz) Rev. 0.5 159

抖 动 与 输 出 格 式 : 输 入 频 率 19.44MHz, 输 出 为 622.08MHz 0 输 19.44 入 频 率 19.44MHz, in, 622.08 输 出 为 622.08MHz out -20-40 Phase Noise (dbc/hz) -60-80 -100-120 -140-160 100 1000 10000 100000 1000000 10000000 100000000 Offset Frequency (Hz) 频 谱 分 析 : 设 备 为 安 捷 伦 E444OA 表 81. 输 出 格 式 与 其 对 应 抖 动 带 宽 LVPECL 抖 动 (RMS) LVDS 抖 动 (RMS) CML 抖 动 (RMS) 低 摆 幅 LVDS 抖 动 (RMS) 宽 带,1kHz 到 10MHz 282 fs 269 fs 257 fs 261 fs OC-48, 12 khz 到 20 MHz 297 fs 289 fs 290 fs 291 fs OC-192, 20 khz 到 80 MHz 315 fs 327 fs 358 fs 362 fs OC-192, 4 MHz 到 80 MHz 180 fs 222 fs 277 fs 281 fs OC-192, 50 khz 到 80 MHz 299 fs 313 fs 348 fs 351 fs 宽 带, 800 Hz 到 80 MHz 325 fs 332 fs 357 fs 360 fs 160 Rev. 0.5

附 录 G 接 近 整 数 比 率 要 获 得 更 多 详 尽 信 息 及 参 考 频 率 及 输 出 频 率 的 边 界 问 题, 请 查 阅 附 录 B, 以 下 为 其 具 体 的 性 能 指 标 参 数 测 试 环 境 XA/XB 外 部 参 考 时 钟 为 38.88MHz 恒 定 值 输 入 频 率 集 中 在 155.52MHz, 以 此 为 中 心 进 行 扫 描 调 整 扫 描 范 围 及 分 辨 率 : ± 50 ppm 步 阶 为 2ppm ± 200 ppm 步 阶 为 10ppm ± 2000 ppm 步 阶 为 50ppm 输 出 频 率 是 输 入 频 率 的 四 倍 中 心 值 为 622.08MHz 抖 动 值 为 RMS, 从 800Hz 到 80MHz 之 间 38.88 MHz 外 部 XA-XB External 参 考 频 XA-XB 率 为 38.88MHz Reference 1200 1000 RMS jitter, fs 800 600 400 200 0 155.51 155.515 155.52 155.525 155.53 Input Frequency (MHz) 输 入 频 率 变 化 =±50ppm 图 85. ±50 ppm, 步 阶 为 2 ppm Rev. 0.5 161

38.88 MHz External XA-XB 图 Reference 86. ±200 ppm, 10 ppm Steps 外 部 XA-XB 参 考 频 率 为 38.88MHz 1200 1000 RMS jitter, fs 800 600 400 200 0 155.49 155.5 155.51 155.52 155.53 155.54 155.55 Input Frequency (MHz) 输 入 频 率 变 化 =±200ppm 图 86. ±200ppm, 步 阶 为 10ppm 162 Rev. 0.5

38.88 外 MHz 部 XA-XB External 参 考 频 XA-XB 率 为 38.88MHz Reference 1200 1000 RMS jitter, fs 800 600 400 200 0 155.2 155.3 155.3 155.4 155.4 155.5 155.5 155.6 155.6 155.7 155.7 155.8 155.8 155.9 155.9 Input Frequency (MHz) 图 87. ±2000 ppm, 步 阶 为 50 ppm Rev. 0.5 163

附 录 H 抖 动 抑 制 及 闭 环 带 宽 下 面 阐 述 不 同 闭 环 带 宽 值 对 于 带 抖 动 抑 制 的 任 意 频 率 精 准 时 钟 的 影 响 抖 动 主 要 是 由 调 制 过 程 中 产 生 的 正 弦 波 及 其 谐 波 分 量 的 总 和 调 制 产 生 的 正 弦 波 输 入 的 RMS 抖 动 值 是 与 Si5326 和 Si5324 的 输 出 抖 动 做 比 较 下 表 仅 供 参 考, 下 表 中 的 第 一 项 是 没 有 进 行 调 制 的 抖 动, 对 于 下 表 中 的 每 一 项, 下 文 中 都 列 出 了 其 相 应 的 相 位 噪 声 曲 线 表 82. 抖 动 值 Fmod Fdev 抖 动 起 始 值 射 频 发 生 器 Si5326 Si5324 0 0 500 Hz 1.18 ps 283 fs 281 fs 50 Hz 50 Hz 10 Hz 181 ps 169 ps 10.6 ps 100 Hz 100 Hz 50 Hz 177 ps 136 ps 2.04 ps 500 Hz 500 Hz 100 Hz 175 ps 18.6 ps 295 fs 1 khz 1 khz 500 Hz 184 ps 4.28 ps 292 fs 5kHz 5kHz 500Hz 138ps 297fs 302fs 10kHz 10kHz 500Hz 139ps 302fs 304fs 1. 所 有 纤 维 噪 声 曲 线 输 入 频 率 都 是 622.08MHz, 输 出 频 率 也 为 622.08MHz 备 注 :Si5326 带 宽 =120Hz ; Si5324 带 宽 =7Hz 2. 频 率 调 制 F=Fmod, 调 制 幅 度 =Fdev 3. 抖 动 的 起 始 位 置 都 是 整 数 倍 的 砖 壁 结 合 带 所 有 的 整 数 倍 频 带 都 是 在 50MHz 截 止 4. 相 位 噪 声 测 量 使 用 的 仪 器 是 安 捷 伦 E5052B 5. 射 频 发 生 器 是 罗 德 与 施 瓦 茨 模 型 SML03 164 Rev. 0.5

0.00E+00 输 入 频 622.08 率 622.08MHz, 输 in, 出 频 622.08 率 622.98MHz out -2.00E+01-4.00E+01-6.00E+01-8.00E+01-1.00E+02-1.20E+02 Phase Noise (dbc/hz) -1.40E+02-1.60E+02-1.80E+02 1.00E+01 1.00E+02 1.00E+03 1.00E+04 1.00E+05 1.00E+06 1.00E+07 1.00E+08 Offset Frequency (Hz) 蓝 色 = 射 频 发 生 器 绿 色 = Si5326 红 色 = Si5324 图 88. 射 频 发 射 器, Si5326, Si5324; 无 抖 动 ( 参 考 状 态 ) 0.00E+00 输 入 频 622.08 率 622.08MHz, 输 in, 出 频 622.08 率 622.98MHz out -2.00E+01-4.00E+01-6.00E+01-8.00E+01-1.00E+02-1.20E+02 Phase Noise (dbc/hz) -1.40E+02-1.60E+02-1.80E+02 1.00E+01 1.00E+02 1.00E+03 1.00E+04 1.00E+05 1.00E+06 1.00E+07 1.00E+08 Offset Frequency (Hz) 蓝 色 = 射 频 发 生 器 绿 色 = Si5326 红 色 = Si5324 图 89. 射 频 发 射 器, Si5326, Si5324 无 抖 动 (50 Hz 抖 动 ) Rev. 0.5 165

0.00E+00 输 入 频 622.08 率 622.08MHz, 输 in, 出 频 622.08 率 622.98MHz out -2.00E+01-4.00E+01-6.00E+01-8.00E+01-1.00E+02-1.20E+02 Phase Noise (dbc/hz) -1.40E+02-1.60E+02-1.80E+02 1.00E+01 1.00E+02 1.00E+03 1.00E+04 1.00E+05 1.00E+06 1.00E+07 1.00E+08 Offset Frequency (Hz) Blue = RF Generator Green = Si5326 Red = Si5324 图 90. RF Generator, Si5326, Si5324 (100 Hz Jitter) 0.00E+00 输 入 频 率 622.08MHz, in, 622.08 输 出 频 MHz 率 622.98MHz out -2.00E+01-4.00E+01-6.00E+01-8.00E+01-1.00E+02 Phase Noise (dbc/hz) -1.20E+02-1.40E+02-1.60E+02-1.80E+02 1.00E+02 1.00E+03 1.00E+04 1.00E+05 1.00E+06 1.00E+07 1.00E+08 Offset Frequency (Hz) 蓝 色 = 射 频 发 生 器 绿 色 =Si5326 红 色 =Si5324 图 91. 射 频 发 射 器,Si5326,Si5324 无 抖 动 (500Hz 抖 动 ) 166 Rev. 0.5

0.00E+00 输 入 频 622.08 率 622.08MHz, 输 in, 出 频 622.08 率 622.98MHz out -2.00E+01-4.00E+01-6.00E+01-8.00E+01-1.00E+02-1.20E+02 Phase Noise (dbc/hz) -1.40E+02-1.60E+02-1.80E+02 1.00E+02 1.00E+03 1.00E+04 1.00E+05 1.00E+06 1.00E+07 1.00E+08 Offset Frequency (Hz) 蓝 色 = 射 频 发 生 器 绿 色 =Si5326 红 色 =Si5324 图 92. 射 频 发 射 器,Si5326,Si5324 无 抖 动 (1kHz 抖 动 ) 0.00E+00 输 入 频 622.08 率 622.08MHz, 输 in, 出 622.08 频 率 622.98MHz out -2.00E+01-4.00E+01-6.00E+01-8.00E+01-1.00E+02-1.20E+02 Phase Noise (dbc/hz) -1.40E+02-1.60E+02-1.80E+02 1.00E+02 1.00E+03 1.00E+04 1.00E+05 1.00E+06 1.00E+07 1.00E+08 Offset Frequency (Hz) 蓝 色 = 射 频 发 生 器 绿 色 =Si5326 红 色 =Si5324 Rev. 0.5 167

图 93. 射 频 发 射 器,Si5326,Si5324 无 抖 动 (5kHz 抖 动 ) 0.00E+00 输 入 频 622.08 率 622.08MHz, 输 in, 出 频 622.08 率 622.98MHz MHz out -2.00E+01-4.00E+01-6.00E+01-8.00E+01-1.00E+02-1.20E+02 Phase Noise (dbc/hz) -1.40E+02-1.60E+02-1.80E+02 1.00E+02 1.00E+03 1.00E+04 1.00E+05 1.00E+06 1.00E+07 1.00E+08 Offset Frequency (Hz) 蓝 色 = 射 频 发 生 器 绿 色 =Si5326 红 色 =Si5324 图 94. 射 频 发 射 器,Si5326,Si5324 无 抖 动 (10kHz 抖 动 ) 168 Rev. 0.5

附 录 I Si5374 及 Si5375 PCB 布 局 建 议 以 下 为 Si5374 和 Si5375 应 用 电 路 中 印 制 电 路 板 布 局 的 建 议 与 指 导 由 于 内 部 四 个 DSPLLs 物 理 结 构 及 电 路 分 布 十 分 接 近, 关 于 抖 动 为 了 得 到 最 佳 性 能,PCB 布 局 的 要 求 就 比 较 苛 刻 下 图 就 是 Si537x 系 列 芯 片 的 评 估 板 的 一 个 部 分 要 获 得 详 尽 信 息, 请 查 阅 Si537x 系 列 评 估 板 用 户 指 南 Isolated Vdd s Main Vdd Isolated Vdd s 上 The 图 中 four 四 个 Vdd supplies 电 源 应 该 should 各 自 独 立 be 分 isolated 开 并 且 要 from 带 有 one 铁 氧 another 体 磁 珠, with 他 们 four 应 该 ferrite 分 别 绕 beads. 开 靠 近 They Si537x should 设 备 旁 be 边 的 separately 电 容 bypassed with capacitors that are located very close to the Si537x device. 图 95. Vdd 标 准 Si537x 及 所 有 的 输 入 和 说 出 时 钟 回 路, 都 采 用 实 体 覆 铜 填 充, 无 干 扰 的 接 地 方 式 在 应 用 中 四 个 需 要 逻 辑 连 接 的 RSTL_x 信 号, 不 要 在 BGA 封 转 芯 片 下 连 接, 需 要 将 引 脚 引 出, 在 芯 片 外 进 行 连 接 如 果 可 以, 单 独 的 PCB 层 的 CKOUT 和 CKIN 信 号 之 间 加 入 一 根 地 线 建 议 在 所 有 输 入 及 输 出 时 钟 线 之 间 加 入 一 个 地 线 起 保 护 作 用 Rev. 0.5 169

These four resistors force the common RESET connection away from the BGA footprint 此 处 四 个 电 阻 是 RESET 连 接 信 号 在 原 理 BGA 封 装 芯 片 引 脚 出 互 联 图 96. 地 线 和 重 启 信 号 170 Rev. 0.5

以 下 为 Si5374 和 Si5375 应 用 电 路 中 印 制 电 路 板 布 局 的 建 议 与 指 导 由 于 内 部 四 个 DSPLLs 物 理 结 构 及 电 路 分 布 十 分 接 近, 关 于 抖 动 为 了 得 到 最 佳 性 能,PCB 布 局 的 要 求 就 比 较 苛 刻 下 图 就 是 Si537x 系 列 芯 片 的 评 估 板 的 一 个 部 分 要 获 得 详 尽 信 息, 请 查 阅 Si537x 系 列 评 估 板 用 户 指 南 As much as is possible, do not route clock input and output signals 尽 可 能 不 要 将 时 钟 的 输 入 信 号 及 输 出 信 号 经 过 BGA 封 转 芯 片 的 下 面, 时 钟 输 出 信 号, 应 该 从 BGA 封 转 引 脚 underneath the BGA package. The clock output signals should go 直 接 directly 引 出 outwards from the BGA footprint. 图 97. 输 出 时 钟 信 号 的 走 线 Rev. 0.5 171

OSC_P, OSC_N 避 Avoid 免 作 为 placing 时 钟 输 the 出 OCS_P 的 OCS_P and 和 OSC_N OSC_N signals 两 个 信 号 on 在 the 同 same 一 个 PCB layer 层 as, the 增 加 clock 地 线 outputs. 来 将 这 两 Add 个 信 号 包 围 grounded guard traces surrounding the OSC_P and OSC_N signals. 图 98. OSC_P, OSC_N 走 线 172 Rev. 0.5

附 录 J Si5374 及 Si5375 的 串 扰 尽 管 Si5374 和 Si5375 内 部 的 四 个 DSPLLs 的 物 理 及 电 气 设 计 相 互 靠 近, 但 是 内 部 四 个 DSPLLs 的 串 扰 可 以 达 到 最 小 以 下 是 Si5374 和 Si5375 内 部 DSPLLs 各 自 工 作 在 相 近 但 是 不 相 等 的 频 率 下 的 典 型 性 能 的 测 量 结 果 Si5374 和 Si5375 测 试 环 境 四 个 DSPLLs 采 用 相 同 的 频 率 方 案 : 输 入 频 率 38.88 MHz 输 入 频 率 38.88 MHz x 4080 / 227 = 698.81 MHz 四 个 输 入 略 有 不 同 的 频 率 : DSPLL A: 38.88 MHz + 0 ppm => 38.88000000 MHz DSPLL B: 38.88 MHz + 1 ppm => 38.88003888 MHz DSPLL C: 38.88 MHz + 10 ppm => 38.88038880 MHz DSPLL D: 38.88 MHz + 20 ppm => 38.88077760 MHz 表 83. Si5374/75 串 扰 抖 动 值 DSPLL 抖 动, fsec RMS A 334 B 327 C 358 D 331 OSC_P, OSC_N 参 考 频 率 : Si530 工 作 在 121.109 MHz 测 试 设 备 : 安 捷 伦 E5052B Rev. 0.5 173

图 99. Si5374, Si5375 DSPLL A 174 Rev. 0.5

图 100. Si5374, Si5375 DSPLL B Rev. 0.5 175

图 101. Si5374, Si5375 DSPLL C 176 Rev. 0.5

图 102. Si5374, Si5375 DSPLL D Rev. 0.5 177

文 档 修 改 内 容 版 本 0.3 到 版 本 0.4 改 动 表 格 8 中 更 行 了 AC 描 述, AC 特 性 所 有 设 备 增 加 了 Si5365, Si5366, Si5367, 及 Si5368 工 作 在 3.3V 的 状 态 更 行 了 7.8 节 帧 同 步 排 列 (Si5368 及 CK_CONFIG_REG=1) 在 7.4 节 输 入 时 钟 控 制 中 加 入 了 时 钟 的 控 制 框 图 在 表 格 59 准 用 晶 振 中 增 加 了 新 的 晶 振 更 新 了 附 录 D 报 警 器 结 构 增 加 了 附 录 F 典 型 性 能 : 旁 路 模 式, 电 源 噪 声 抑 制, 串 扰, 输 出 格 式 抖 动 版 本 0.4 到 版 本 0.41 改 动 增 加 了 Si5324 版 本 0.41 到 版 本 0.42 改 动 将 Si5326 的 描 述 移 动 到 Si5326 的 用 户 手 册 中 纠 正 了 图 23, 抖 动 容 限 图 / 模 板 简 化 了 第 四 节 设 备 描 述 更 新 了 图 41, CMOS 电 压 界 限 (1.8V,2.5V,3.3V) 版 本 0.42 到 版 本 0.5 改 动 增 加 了 Si5327, Si5369, Si5374, 和 Si5375 在 说 明 表 格 中 删 除 了 Si5319 和 Si5323 更 行 了 典 型 相 位 噪 声 曲 线 增 加 了 新 的 附 录, 附 录 G,H,I 和 J 更 新 了 说 明 表 格 中 的 值 文 中 增 加 了 示 例 和 框 图 178 Rev. 0.5

备 注 : Rev. 0.5 179

联 系 方 式 : 地 址 : 德 克 萨 斯 州 奥 斯 汀 查 韦 斯 西 塞 萨 尔 400 号 传 真 :1+ (512)416-9669 电 话 :1 + (512)416-8500 免 费 电 话 :1+(877) 444-3032 Silicon Lab 的 技 术 支 持 网 站 为 : https://www.silabs.com/support/pages/contacttechnicalsupport.aspx 注 册 后 即 可 提 交 遇 到 且 需 要 解 决 的 技 术 问 题 确 信 本 文 中 的 信 息 在 出 版 之 时 在 所 有 方 面 都 准 确 无 误, 如 有 更 改, 恕 不 另 行 通 知 Silicon Laboratories 对 错 误 和 遗 漏 不 承 担 任 何 责 任, 对 因 利 用 本 文 中 信 息 造 成 的 后 果 概 不 负 责 此 外,Silicon Laboratories 对 未 描 述 功 能 或 参 数 的 作 用 不 承 担 任 何 责 任 Silicon Laboratories 保 留 做 出 更 改 而 不 另 行 通 知 的 权 利 Silicon Laboratories 对 其 产 品 用 于 任 何 特 定 用 途 的 合 适 性 不 作 任 何 担 保 代 表 或 保 证,Silicon Laboratories 亦 不 承 担 因 应 用 或 使 用 其 任 何 产 品 或 电 路 产 生 的 任 何 责 任, 特 别 对 任 何 和 所 有 责 任, 包 括 但 不 限 于 间 接 损 坏 或 附 带 损 坏 概 不 负 责 Silicon Laboratories 产 品 未 设 计 计 划 或 授 权 用 于 旨 在 支 持 或 维 持 生 命 的 应 用 中, 或 用 于 Silicon Laboratories 产 品 故 意 会 造 成 可 能 发 生 人 身 伤 亡 情 形 的 任 何 其 他 应 用 中 若 购 买 者 为 任 何 未 计 划 或 未 授 权 的 应 用 购 买 或 使 用 Silicon Laboratories 产 品, 购 买 者 应 赔 偿 所 有 索 赔 和 损 坏 并 保 证 Silicon Laboratories 免 于 承 担 上 述 责 任 Silicon Laboratories 和 Silicon Labs 是 Silicon Laboratories Inc. 的 商 标 本 文 提 及 的 其 他 产 品 或 品 牌 名 称 是 其 各 自 所 有 者 的 商 标 或 注 册 商 标 180 Rev. 0.5