Si53xx Family Reference Manual (Chinese)

任 意 频 率 精 准 时 钟 A NY-FREQUENCY PRECISION CLOCKS Si5316, Si5319, Si5322, Si5323, Si5324, Si5325, Si5326, Si5327, Si5365, Si5366, Si5367, Si5368, Si5369, Si5374, Si5375 系 列 参 考 手 册 FAMILY REFERENCE MANUAL Rev. 0.5 6/11 Copyright 2011 by Silicon Laboratories Si53xx-RM

2 Rev. 0.5

目 录 表 Si53xx-RM 章 节 页 码 1. 任 意 频 率 精 准 时 钟 系 列 产 品 介 绍..............................................12 2. 窄 带 及 宽 带 设 备 功 能 对 比...................................................16 3. 任 意 频 率 时 钟 系 列 成 员 介 绍.................................................17 3.1. Si5316............................................................17 3.2. Si5319............................................................18 3.3. Si5322............................................................19 3.4. Si5323............................................................20 3.5. Si5324............................................................21 3.6. Si5325............................................................22 3.7. Si5326............................................................23 3.8. Si5327............................................................24 3.9. Si5365............................................................25 3.10. Si5366...........................................................26 3.11. Si5367...........................................................27 3.12. Si5368...........................................................28 3.13. Si5369...........................................................29 3.14. Si5374/75 与 Si5324/19 的 比 较........................................29 3.15. Si5374...........................................................30 3.16. Si5375...........................................................31 4. 芯 片 描 述................................................................32 5. DSPLL ( 所 有 设 备 ).......................................................46 5.1. 时 钟 倍 频 器........................................................47 5.2. 锁 相 环 (PLL) 性 能....................................................48 5.2.1. 抖 动 发 生 器................................................................. 48 5.2.2. 抖 动 转 移................................................................... 48 5.2.3. 抖 动 容 限................................................................... 49 6. 引 脚 控 制 部 件 (Si5316, Si5322, Si5323, Si5365, Si5366)..........................50 6.1. 时 钟 倍 频 器 (Si5316, Si5322, Si5323, Si5365, Si5366).......................50 6.1.1. 时 钟 倍 频 器 (Si5316).......................................................... 50 6.1.2. 时 钟 倍 频 器 (Si5322, Si5323, Si5365, Si5366)...................................... 52 6.1.3. CKOUT3 和 CKOUT4 (Si5365 和 Si5366)......................................... 64 6.1.4. 环 路 带 宽 (Si5316, Si5322, Si5323, Si5365, Si5366)................................. 64 6.1.5. 抖 动 容 限 (Si5316, Si5323, Si5366).............................................. 64 6.1.6. 窄 带 性 能 (Si5316, Si5323, Si5366).............................................. 64 6.1.7. 输 入 - 输 出 的 偏 移 (Si5316, Si5323, Si5366)....................................... 64 6.1.8. 宽 待 性 能 (Si5322 和 Si5365)................................................... 64 6.1.9. 锁 定 检 测 (Si5322 和 Si5365)................................................... 64 6.1.10. 输 入 - 输 出 的 偏 移 (Si5322 和 Si5365)........................................... 64 6.2. PLL 自 校 准.........................................................65 6.2.1. 内 部 自 校 准 期 间 的 输 入 时 钟 稳 定 (Si5316, Si5322, Si5323, Si5365, Si5366)......................................... 65 6.2.2. 由 输 入 频 率 变 化 引 起 的 自 校 准 (Si5316, Si5322, Si5323, Si5365, Si5366)......................................... 65 6.2.3. 推 荐 的 复 位 准 则 (Si5316, Si5322, Si5323, Si5365, Si5366)............................ 65 6.3. 引 脚 控 制 输 入 时 钟 控 制...............................................67 Rev. 0.5 3

6.3.1. 手 动 时 钟 选 择............................................................... 67 6.3.2. 自 动 时 钟 选 择 (Si5322, Si5323, Si5365, Si5366).................................... 68 6.3.3. 具 有 相 位 构 建 的 无 缝 切 换 (Si5323, Si5366)........................................ 69 6.4. 数 字 保 持 /VCO 冻 结..................................................70 6.4.1. 窄 带 数 字 保 持 (Si5316, Si5323, Si5366).......................................... 70 6.4.2. 从 数 字 保 持 中 恢 复 (Si5316, Si5323, Si5366)....................................... 70 6.4.3. 宽 带 VCO 冻 结 (Si5322, Si5365)................................................. 70 6.5. 帧 同 步 (Si5366).....................................................70 6.6. 输 出 相 位 调 整 (Si5323, Si5366).........................................71 6.6.1. FSYNC 重 校 准 (Si5366)........................................................ 71 6.6.2. 包 含 FSYNC 输 入 的 时 钟 选 择 (Si5366)............................................. 71 6.6.3. FS_OUT 极 性 和 脉 冲 宽 度 控 制 (Si5366)............................................ 71 6.6.4. 使 用 FS_OUT 作 为 第 五 个 输 出 时 钟 (Si5366)........................................ 71 6.6.5. 禁 用 FS_OUT (Si5366)......................................................... 72 6.7. 输 出 时 钟 驱 动.......................................................72 6.7.1. LVPECL 和 CMOS TQFP 在 3.3V 的 输 出 信 号 格 式 限 制 (Si5365, Si5366)..................... 72 6.8. PLL 旁 路 模 式.......................................................73 6.9. 报 警..............................................................73 6.9.1. 信 号 丢 失 报 警 (Si5316, Si5322, Si5323, Si5365, Si5366)............................. 73 6.9.2. FOS 报 警 (Si5365 和 Si5366).................................................. 73 6.9.3. FSYNC 对 齐 报 警 (Si5366 和 CK_CONF = 1 和 FRQTBL = L)......................... 74 6.9.4. C1B 和 C2B 报 警 输 出 (Si5316, Si5322, Si5323).................................... 74 6.9.5. C1B, C2B, C3B, 和 ALRMOUT 输 出 (Si5365, Si5366)............................... 74 6.10. 器 件 复 位.........................................................75 6.11. DSPLLsim 配 置 软 件................................................75 7. 微 处 理 器 控 制 部 件 (Si5319, Si5324, Si5325, Si5326, Si5327, Si5367, Si5368, Si5369, Si5374, Si5375)...............................76 7.1. 时 钟 乘 法..........................................................76 7.1.1. 抖 动 容 限 (Si5319, Si5324, Si5325, Si5326, Si5327, Si5368, Si5369, Si5374 和 Si5375).......................................................... 76 7.1.2. 宽 带 部 分 (Si5325, Si5367)..................................................... 76 7.1.3. 窄 带 部 分 (Si5319, Si5324, Si5326, Si5327, Si5368, Si5369, Si5374, Si5375)..................................................... 77 7.1.4. Loop Bandwidth (Si5319, Si5326, Si5368, Si5375).................................. 79 7.1.5. 锁 定 检 测 (Si5319, Si5326, Si5327, Si5368, Si5369, Si5374, Si5375).................... 79 7.2. PLL 自 校 准........................................................79 7.2.1. 启 动 内 部 自 校 准............................................................. 79 7.2.2. 内 部 自 校 准 期 间 的 输 入 时 钟 稳 定................................................. 80 7.2.3. 由 输 入 频 率 变 化 引 起 的 自 校 准.................................................. 80 7.2.4. 窄 带 输 入 到 输 出 偏 移 (Si5319, Si5324, Si5326, Si5327, Si5368, Si5369, Si5374, Si5375)................................................ 80 7.2.5. ICAL 前 或 期 间 的 时 钟 输 出 行 为.................................................. 80 7.3. 输 入 时 钟 配 置 (Si5367 和 Si5368).......................................81 7.4. 输 入 时 钟 控 制.......................................................81 7.4.1. 手 动 时 钟 选 择 (Si5324, Si5325, Si5326, Si5367, Si5368, Si5369, Si5374)...................................................... 82 7.4.2. 自 动 时 钟 选 择 (Si5324, Si5325, Si5326, Si5367, Si5368, Si5369, Si5374)...................................................... 83 7.4.3. 带 相 位 构 建 的 无 缝 切 换 (Si5324, Si5326, Si5327, Si5368, Si5369, Si5374)...................................................... 84 7.5. Si5319, Si5324, Si5326, Si5327, Si5368, Si5369, Si5374 4 Rev. 0.5

和 Si5375 自 由 运 行 模 式..............................................85 7.5.1. 自 由 运 行 模 式 编 程 步 骤........................................................ 85 7.5.2. 自 由 运 行 模 式 下 的 时 钟 控 制 逻 辑................................................. 85 7.5.3. 自 由 运 行 参 考 频 率 约 束........................................................ 86 7.5.4. 自 由 运 行 参 考 频 率 约 束........................................................ 86 7.6. 数 字 保 持..........................................................87 7.6.1. 窄 带 数 字 保 持 (Si5316, Si5324, Si5326, Si5368, Si5369, Si5374)....................... 87 7.6.2. 窄 带 宽 器 件 的 历 史 设 置 (Si5324, Si5327, Si5369, Si5374)............................. 89 7.6.3. 从 数 字 保 持 中 恢 复 (Si5319, Si5324, Si5326, Si5327, Si5368, Si5369, Si5374)............ 89 7.6.4. VCO 冻 结 (Si5319, Si5325, Si5367, Si5375)....................................... 89 7.6.5. 数 字 保 持 : VCO 冻 结.......................................................... 89 7.7. 输 出 相 位 调 整 (Si5326, Si5368).........................................90 7.7.1. 粗 偏 移 控 制 (Si5326, Si5368)................................................... 90 7.7.2. 精 偏 移 控 制 (Si5326, Si5368)................................................... 90 7.7.3. 独 立 偏 移 (Si5324, Si5326, Si5368, Si5369, Si5374)................................. 91 7.7.4. 输 出 到 输 出 偏 移 (Si5324, Si5326, Si5327, Si5368, Si5369, Si5374)..................... 91 7.7.5. 输 入 到 输 出 偏 移 ( 所 有 器 件 ).................................................... 91 7.8. Frame Synchronization Realignment (Si5368 and CK_CONFIG_REG = 1).......91 7.8.1. FSYNC Realignment (Si5368).................................................. 93 7.8.2. FSYNC 偏 移 控 制 (Si5368)....................................................... 94 7.8.3. 时 钟 选 择 中 的 输 入 (Si5368)..................................................... 94 7.8.4. FS_OUT 极 性 和 脉 冲 宽 度 控 制 l (Si5368)............................................ 94 7.8.5. 使 用 FS_OUT 作 为 第 五 输 出 时 钟 (Si5368)........................................... 94 7.9. 输 出 时 钟 驱 动 器 (Si5319, Si5324, Si5325, Si5326, Si5327, Si5367, Si5368, Si5369, Si5374, Si5375)..........................95 7.9.1. 禁 用 CKOUTn................................................................ 95 7.9.2. 3.3V 下 的 LVPECL TQFP 输 出 信 号 格 式 限 制 (Si5367, Si5368, Si5369)..................... 95 7.10. PLL 旁 路 模 式 (Si5319, Si5324, Si5325, Si5326, Si5327, Si5367, Si5368, Si5369, Si5374, Si5375)................................96 7.11. 报 警 (Si5319, Si5324, Si5325, Si5326, Si5327, Si5367, Si5368, Si5369, Si5374, Si5375)......................................96 7.11.1. 信 号 丢 失 报 警 (Si5319, Si5324, Si5325, Si5326, Si5327, Si5367, Si5368, Si5369, Si5374, Si5375)........................................ 96 7.11.2. FOS 算 法 (Si5324, Si5325, Si5326, Si5368, Si5369, Si5374)......................... 97 7.11.3. C1B, C2B (Si5319, Si5324, Si5325, Si5326, Si5327, Si5374, Si5375).................. 99 7.11.4. LOS (Si5319, Si5375)....................................................... 99 7.11.5. C1B, C2B, C3B, ALRMOUT (Si5367, Si5368, Si5369 [CK_CONFIG_REG = 0]).......... 99 7.11.6. C1B, C2B, C3B, ALRMOUT (Si5368 [CK_CONFIG_REG = 1])...................... 100 7.11.7. 参 考 时 钟 输 入 的 LOS 算 法 (Si5319, Si5324, Si5326, Si5327, Si5368, Si5369, Si5374, Si5375)....................................... 100 7.11.8. LOL (Si5319, Si5324, Si5326, Si5327, Si5368, Si5369, Si5374, Si5375)............... 100 7.11.9. 器 件 中 断................................................................. 101 7.12. 器 件 复 位........................................................101 7.13. I 2 C 串 行 微 处 理 器 接 口..............................................102 7.14. 串 行 微 处 理 器 接 口 (SPI)............................................103 7.14.1. 默 认 器 件 配 置............................................................. 104 7.15. 寄 存 器 描 述......................................................104 7.16. DSPLLsim 配 置 软 件.................................................104 8. 高 速 I/O...............................................................105 8.1. 输 入 时 钟 缓 冲 器......................................................105 8.2. 输 出 时 钟 驱 动 器......................................................107 Rev. 0.5 5

8.2.1. 3.3V 下 的 LVPECL TQFP 输 出 信 号 格 式 限 制 (Si5367, Si5368, Si5369).................... 107 8.2.2. 典 型 输 出 电 路.............................................................. 107 8.2.3. 典 型 时 钟 输 出 范 围.......................................................... 109 8.3. SFOUT 选 项 的 典 型 范 围...............................................110 8.4. 晶 振 / 参 考 时 钟 接 口 (Si5316, Si5319, Si5323, Si5324, Si5326, Si5327, Si5366, Si5368, Si5369, Si5374, 和 Si5375).........113 8.5. 三 电 平 (3L) 输 入 引 脚 ( 无 外 部 阻 抗 )...................................115 8.6. 三 电 平 (3L) 输 入 引 脚 ( 含 外 部 阻 抗 )...................................116 9. 电 源..................................................................117 10. 包 装 和 订 购 指 南........................................................118 附 录 A 窄 带 参 考.........................................................119 附 录 B 频 率 方 案 及 抖 动 特 性 (Si5316, Si5319, Si5323, Si5324, Si5326, Si5327, Si5366, Si5368, Si5369, Si5374, Si5375)...............................................121 附 录 C 典 型 的 相 位 噪 声 曲 线................................................126 附 录 D 报 警 器 结 构........................................................144 附 录 E 引 脚 设 置 内 部 上 拉, 下 拉 电 阻.........................................147 附 录 F 典 型 性 能 : 旁 路 模 式, 电 源 噪 声 抑 制, 串 扰, 输 出 格 式 抖 动..................154 附 录 G 接 近 整 数 比 率......................................................162 附 录 H 抖 动 抑 制 及 闭 环 带 宽................................................164 附 录 I Si5374 和 Si5375 PCB 布 局 建 议.......................................169 附 录 J Si5374 和 Si5375 的 串 扰.............................................173 文 档 修 改 内 容.............................................................178 联 系 方 式.................................................................180 6 Rev. 0.5

图 形 目 录 Si53xx-RM 图 1. Si5316 任 意 频 率 时 钟 抖 动 抑 制 框 图........................................ 17 图 2. Si5319 任 意 频 率 抖 动 抑 制 时 钟 倍 频 器 框 图....................................18 图 3. Si5322 低 噪 声 时 钟 倍 频 器 框 图............................................ 19 图 4. Si5323 抖 动 抑 制 时 钟 倍 频 框 图............................................ 20 图 5. Si5324 抖 动 抑 制 及 时 钟 倍 频 器 框 图........................................ 21 图 6. Si5325 低 抖 动 时 钟 倍 频 器 框 图............................................ 22 图 7. Si5326 抖 动 抑 制 时 钟 倍 频 器 框 图.......................................... 23 图 8. Si5327 抖 动 抑 制 时 钟 倍 频 器 框 图.......................................... 24 图 9. Si5365 低 噪 声 时 钟 倍 频 器 框 图............................................ 25 图 10. Si5366 抖 动 抑 制 时 钟 倍 频 器 框 图......................................... 26 图 11. Si5367 时 钟 倍 频 器 框 图................................................ 27 图 12. Si5368 抖 动 抑 制 时 钟 倍 频 器 框 图......................................... 28 图 13. Si5369 抖 动 抑 制 时 钟 倍 频 器 原 理 框 图...................................... 29 图 14. Si5374 功 能 框 图...................................................... 30 图 15. Si5375 功 能 框 图...................................................... 31 图 16. 差 分 电 压 特 性........................................................ 32 图 17. 上 升 / 下 降 时 间....................................................... 32 图 18. SPI 时 序 图........................................................... 38 图 19. 帧 同 步 时 钟.......................................................... 39 图 20. 任 意 频 率 精 准 时 钟 倍 频 器 的 DSPLL 框 图..................................... 46 图 21. 时 钟 倍 频 器 电 路....................................................... 47 图 22. PLL 抖 动 传 输 特 性..................................................... 48 图 23. 抖 动 容 限 曲 线........................................................ 49 图 24. Si5316 分 频 倍 数....................................................... 51 图 25. 宽 带 PLL 分 频 器 设 置 (Si5325, Si5367))....................................... 76 图 26. 窄 带 PLL 分 频 器 设 置 (Si5319, Si5324, Si5326, Si5327, Si5368, Si5369, Si5374, Si5375)............................... 78 图 27. Si5324, Si5325, Si5326, Si5327, 和 Si5374 输 入 时 钟 选 择.......................... 81 图 28. Si5367, Si5368, 和 Si5369 输 入 时 钟 选 择..................................... 82 图 29. 自 由 运 行 模 式 框 图.....................................................85 图 30. M 历 史 值 的 参 数...................................................... 87 图 31. 数 字 报 此 vs. VCO 冻 结 示 例.............................................. 89 图 32. 帧 同 步 频 率.......................................................... 92 图 33. FOS 比 较........................................................... 98 图 34. I 2 C 命 令 格 式........................................................ 102 图 35. I2C 例 子........................................................... 102 图 36. SPI 写 入 / 设 置 地 址 命 令............................................... 104 图 37. SPI 读 取 命 令........................................................ 104 图 38. 差 分 LVPECL 截 止..................................................... 105 图 39. 单 端 LVPECL 截 止..................................................... 105 图 40. CML/LVDS 截 止 (1.8, 2.5, 3.3 V)........................................... 106 图 41. CMOS 截 止 (1.8, 2.5, 3.3 V).............................................. 106 图 42. 典 型 输 出 电 路 ( 差 分 )................................................. 107 Rev. 0.5 7

图 43. 需 要 衰 减 的 差 分 输 出 示 例.............................................. 108 图 44. 典 型 CMOS 输 出 电 路 (Tie CKOUTn+ and CKOUTn Together)...................... 108 图 45. CKOUT 结 构........................................................ 109 图 46. sfout_2, CMOS...................................................... 110 图 47. sfout_3, lowswinglvds............................................... 110 图 48. sfout_5, LVPECL.................................................... 111 图 49. sfout_6, CML....................................................... 111 图 50. sfout_7, LVDS....................................................... 112 图 51. CMOS 外 部 参 考 电 路................................................. 113 图 52. 正 弦 外 部 时 钟 电 路.................................................... 113 图 53. 差 分 外 部 参 考 输 入 示 例.................................................114 图 54. Si5374 和 Si5375 的 差 分 OSC 参 考 输 入 示 例..................................114 图 55. 三 电 平 输 入 引 脚...................................................... 115 图 56. 三 电 平 输 入 引 脚...................................................... 116 图 57. 典 型 电 源 电 压 旁 路 网 络 (TQFP 封 装 )...................................... 117 图 58. 典 型 电 源 电 压 旁 路 网 络 (QFN 封 装 )....................................... 117 图 59. 典 型 参 考 抖 动 传 输 函 数................................................ 120 图 60. 相 对 f3 的 抖 动....................................................... 121 图 61. 使 用 FPGA 相 对 f3 的 抖 动.............................................. 122 图 62. 参 考 频 率 与 输 出 频 率.................................................. 123 图 63. 参 考 频 率 与 抖 动 的 关 系 (1 of 2).......................................... 124 图 64. 参 考 频 率 与 抖 动 的 关 系 (2 of 2).......................................... 125 图 65. 155.52MHz 输 入 ; 622.08MHz 输 出 曲 线....................................126 图 66. 155.52MHz 输 入 ; 622.08MHz 输 出 ; 闭 环 带 宽 7Hz, Si5324....................127 图 67. 19.44MHz 输 入 ; 156.25MHz 输 出 ; 闭 环 带 宽 =80Hz..........................128 图 68. 19.44MHz 输 入 ; 156.25MHz 输 出 ; 闭 环 带 宽 =5Hz, Si5324....................129 图 69. 69.27MHz 输 入 ; 148.35MHz 输 出 ; 细 线 BW=6Hz 粗 线 BW=110Hz, Si5324............................................130 图 70. 61.44MHz 输 入 ; 491.52MHz 输 出 ; 闭 环 带 宽 =7Hz, Si5324....................131 图 71. 622.08MHz 输 入 ; 672.16MHz 输 出 ; 闭 环 带 宽 =6.9kHz........................132 图 72. 622.08MHz 输 入 ; 672.16MHz 输 出 ; 闭 环 带 宽 =100Hz.........................133 图 73. 156.25MHz 输 入 ; 155.52MHz 输 出........................................134 图 74. 8.125MHz 输 入 ; 644.531MHz 输 出........................................135 图 75. 78.125MHz 输 入 ; 690.569MHz 输 出.......................................136 图 76. 78.125MHz 输 入 ; 693.493MHz 输 出...................................... 137 图 77. 86.685MHz 输 入 ; 173.371MHz 及 693.493MHz 输 出.......................... 138 图 78. 86.685MHz 输 入 ; 173.371MHz 输 出...................................... 139 图 79. 86.685MHz 输 入 ; 693.493MHz 输 出...................................... 140 图 80. 155.52MHz 及 56.25MHz 输 入 ; 622.08MHz 输 出............................. 141 图 81. 10MHz 输 入 ; 1GHz 输 出............................................... 142 图 82. Si5324 和 Si5326 报 警 器 框 图............................................ 144 图 83. Si5368 报 警 器 框 图 (1/2)................................................ 145 图 84. Si5368 报 警 器 框 图 (2/2)................................................ 146 图 85. ±50ppm, 步 阶 为 2ppm.................................................162 图 86. ±200ppm, 步 阶 为 10ppm.............................................. 163 图 87. ±2000ppm, 步 阶 为 50ppm............................................. 163 8 Rev. 0.5

图 88. 射 频 发 射 器, Si5326,Si5324 无 抖 动 ( 参 考 状 态 ).............................165 图 89. 射 频 发 射 器, Si5326,Si5324 无 抖 动 (50Hz 抖 动 )............................ 165 图 90. 射 频 发 射 器, Si5326,Si5324 无 抖 动 (100Hz 抖 动 )........................... 166 图 91. 射 频 发 射 器, Si5326,Si5324 无 抖 动 (500Hz 抖 动 )........................... 166 图 92. 射 频 发 射 器, Si5326,Si5324 无 抖 动 (1kHz 抖 动 )............................ 167 图 93. 射 频 发 射 器, Si5326,Si5324 无 抖 动 (5kHz 抖 动 )............................ 167 图 94. 射 频 发 射 器, Si5326,Si5324 (10kHz 抖 动 )................................. 168 图 95. Vdd 标 准............................................................169 图 96. 地 线 和 重 启 信 号...................................................... 170 图 97. 输 出 时 钟 信 号 的 走 线.................................................. 171 图 98. OSC_P,OSC_N 走 线.................................................... 172 图 99. Si5374, Si5375 DSPLL A.............................................. 174 图 100. Si5374, Si5375 DSPLL B............................................. 175 图 101. Si5374, Si5375 DSPLL C............................................. 176 图 102. Si5374, Si5375 DSPLL D............................................. 177 Rev. 0.5 9

表 格 目 录 表 1. 芯 片 选 择 向 导......................................................... 14 表 2. 芯 片 选 择 向 导 Si5322/25/65/67.............................................. 15 表 3. 建 议 的 工 作 环 境........................................................ 32 表 4. 直 流 特 性............................................................. 33 表 5. DC 特 性 微 处 理 器 设 备 (Si5324, Si5325, Si5367, Si5368).................................................... 37 表 6. SPI 规 范 (Si5324, Si5325, Si5367, and Si5368)............................... 37 表 7. DC 特 性 窄 带 芯 片 (Si5316, Si5319, Si5323, Si5366, Si5368).............................................. 38 表 8. AC 特 性 所 有 设 备.................................................... 40 表 9. 抖 动 的 产 生 (Si5316, Si5324, Si5366, Si5368)................................ 44 表 10. 抖 动 发 生 器 (Si5322, Si5325, Si5365, Si5367)............................... 44 表 11. 温 度 特 性............................................................ 45 表 12. Si5316, Si5322, Si5323, Si5365 和 Si5366 关 键 参 数.......................... 50 表 13. 频 率 设 置............................................................ 50 表 14. 输 入 分 频 器 设 置....................................................... 51 表 15.Si5316 带 宽 值......................................................... 51 表 16.SONET 时 钟 倍 频 器 设 置 (FRQTBL=L)....................................... 52 表 17. 数 据 通 信 时 钟 倍 频 器 设 置 (FRQTBL=M,CK_CONF=0)............................. 57 表 18. SONET 到 Datacom Clock 的 乘 法 设 置....................................... 61 表 19. 时 钟 输 出 分 频 器 控 制 (DIV34)........................................... 64 表 20. Si5316, Si5322, 和 Si5323 引 脚 和 复 位..................................... 66 表 21. Si5365 和 Si5366 引 脚 和 复 位............................................ 66 表 22. 手 动 输 入 时 钟 选 择 (Si5316, Si5322, Si5323), AUTOSEL = L......................... 67 表 23. 手 动 输 入 时 钟 选 择 (Si5365, Si5366), AUTOSEL = L............................... 67 表 24. 自 动 / 手 动 时 钟 选 择................................................... 68 表 25. 时 钟 激 活 指 标 (AUTOSEL = M or H) (Si5322 和 Si5323)............................ 68 表 26. 时 钟 激 活 指 标 (AUTOSEL = M or H) (Si5365 和 Si5367)............................ 68 表 27. 自 动 切 换 的 输 入 时 钟 优 先 级 (Si5322, Si5323)................................. 68 表 28. 自 动 切 换 的 输 入 时 钟 优 先 级 (Si5365, Si5366)................................. 69 表 29. FS_OUT 禁 用 控 制 (DBLFS)................................................ 72 表 30. 输 出 信 号 格 式 选 择 (SFOUT).............................................. 72 表 31. DSBL2/BYPASS 引 脚 设 置................................................. 73 表 32. 频 率 偏 移 控 制 (FOS_CTL)................................................ 74 表 33. 报 警 输 出 逻 辑 方 程..................................................... 74 表 34. 锁 定 检 测 重 新 触 发 时 间................................................. 75 表 35. 窄 带 频 率 范 围........................................................ 78 表 36. 分 频 器 及 其 限 制....................................................... 78 表 37. CKOUT_ALWAYS_ON 和 SQ_ICAL 真 值 表...................................... 80 表 38. 手 动 输 入 时 钟 选 择 (Si5367, Si5368, Si5369)................................ 82 表 39. 手 动 输 入 时 钟 选 择 (Si5324, Si5325, Si5326, Si5374).......................... 83 表 40. 自 动 / 手 动 时 钟 选 择................................................... 83 表 41. 自 动 开 关 模 式 的 输 入 时 钟 优 先 级.......................................... 84 10 Rev. 0.5

表 42. 数 字 保 持 历 史 延 迟..................................................... 88 表 43. 数 字 保 持 历 史 平 均 时 间................................................. 88 表 44. CKIN3/CKIN4 频 率 选 择 (CK_CONF = 1)....................................... 92 表 45. 常 规 NC5 分 频 器 设 置................................................... 93 表 46. 校 准 报 警 触 发 阈 值..................................................... 93 表 47. 输 出 信 号 格 式 选 择..................................................... 95 表 48. 信 号 丢 失 验 证 时 间..................................................... 96 表 49. 信 号 丢 失 寄 存 器....................................................... 96 表 50. FOS 参 考 时 钟 选 择..................................................... 98 表 51. CLKnRATE 寄 存 器...................................................... 98 表 52. 报 警 输 出 逻 辑 方 程 式 (Si5367, Si5368, 和 Si5369 [CONFIG_REG = 0]).......................... 99 表 53. 报 警 输 出 逻 辑 等 式 [Si5368 and CKCONFIG_REG = 1]............................ 100 表 54. 锁 定 检 测 重 触 发 时 间 (LOCKT)............................................ 101 表 55. SPI 命 令 格 式........................................................ 103 表 56. 输 出 驱 动 器 配 置...................................................... 107 表 57. 禁 用 未 使 用 输 出 驱 动 器................................................ 108 表 58. 输 出 格 式 测 量 1,2..................................................... 109 表 59. 使 用 的 晶 振......................................................... 119 表 60. XA/XB 参 考 源 和 频 率.................................................. 119 表 61. 图 61 中 的 抖 动 值..................................................... 122 表 62. 图 62 中 的 抖 动 值..................................................... 123 表 63. 图 74 中 的 抖 动 值..................................................... 135 表 64. 图 75 中 的 抖 动 值..................................................... 136 表 65. 图 76 中 的 抖 动 值..................................................... 137 表 66. 图 77 中 的 抖 动 值..................................................... 138 表 67. 图 80 中 的 抖 动 值..................................................... 141 表 68.Si5316 引 脚 上 拉 / 下 拉 (U/D) 设 置........................................ 147 表 69. Si5322 上 拉 / 下 拉 (U/D) 设 置........................................... 147 表 70. Si5323 上 拉 / 下 拉 (U/D) 设 置........................................... 148 表 71. Si5319,Si5324 引 脚 上 拉 / 下 拉 (U/D) 设 置................................... 148 表 72. Si5325 引 脚 上 拉 / 下 拉 (U/D) 设 置........................................ 149 表 73. Si5326 上 拉 / 下 拉 (U/D) 设 置........................................... 149 表 74. Si5327 上 拉 / 下 拉 (U/D) 设 置........................................... 150 表 75. Si5365 上 拉 / 下 拉 (U/D) 设 置........................................... 150 表 76. Si5366 上 拉 / 下 拉 (U/D) 设 置........................................... 151 表 77. Si5367 上 拉 / 下 拉 (U/D) 设 置........................................... 152 表 78. Si5368 上 拉 / 下 拉 (U/D) 设 置........................................... 152 表 79. Si5369 上 拉 / 下 拉 (U/D) 设 置........................................... 153 表 80. Si5374/75 上 拉 / 下 拉 (U/D) 设 置......................................... 153 表 81. 输 出 格 式 与 其 对 应 抖 动................................................ 161 表 82. 抖 动 值............................................................. 164 表 83. Si5374/75 串 扰 抖 动 值.................................................. 173 Rev. 0.5 11

1. 任 意 频 率 精 准 时 钟 系 列 产 品 介 绍 Silicon Laboratories 任 意 频 率 精 准 时 钟 系 列 产 品 提 供 在 抖 动 为 1ps 以 下 的 抖 动 抑 制 和 时 钟 倍 频 / 分 频 的 较 高 性 能 本 系 列 的 产 品 是 基 于 Silicon Laboratories 的 第 三 代 DSPLL 技 术, 该 项 技 术 解 决 了 VCXO/VCSOs 及 闭 环 滤 波 器 等 分 立 元 器 件 的 依 赖, 高 度 集 成 的 锁 相 环 提 供 任 意 频 率 下 的 同 步 和 抖 动 抑 制 在 OTN (OTU 1, OTU 2, OTU 3, OTU 4), OC 48/STM 16, OC 192/STM 64, OC 768/STM 256, GbE, 10GbE, 光 纤 通 道, 10GFC, 同 步 以 太 网, 无 线 回 程, 无 线 点 对 点 通 信, 广 播 电 视 /HDTV(HD SDI, 3G SDI), 测 量, 数 据 探 测 系 统 和 PFGA/ASIC 的 参 考 时 钟 等, 对 于 参 考 时 钟 的 抖 动 容 忍 较 低 的 应 用 中, 这 系 列 的 产 品 为 最 佳 选 择 表 一 提 供 了 一 个 对 于 Silicon Laboratories 任 意 频 率 精 准 时 钟 的 产 品 选 择 向 导 此 系 列 产 品 是 为 当 前 可 用 状 态 Si5316, Si5319, Si5323, Si5324, Si5326, Si5366, 及 Si5368 为 抖 动 抑 制 的 时 钟 倍 频 器, 为 超 低 抖 动 抑 制 发 生 器, 可 以 提 供 最 低 位 0.30ps 的 参 考 时 钟 设 备 的 性 能 也 依 赖 于 输 入 时 钟 和 输 出 时 钟 的 路 数 以 及 控 制 方 法 Si5316 为 固 定 频 率, 频 率 抑 制 引 脚 可 控, 可 以 应 用 于 时 钟 滤 波 Si5323 和 Si5366 为 引 脚 可 控 的 抖 动 抑 制 的 时 钟 倍 频 器 在 设 计 中, 这 些 引 脚 可 控 的 设 备 可 以 在 频 率 查 找 表 格 中 查 找 选 择, 包 括 在 SONET/SDH,ITU G.709 前 向 纠 错 应 用 (255/ 238,255/237,255/236,238/255,237/255, 236/255), 前 兆 以 太 网, 10G 以 太 网, 1G/2G/4G/8G/10G 光 纤 信 道, ATM 和 广 播 电 视 等 应 用 中 常 用 的 频 率 转 换 Si5319,Si5324, Si5326, Si5327, Si5368, 及 Si5369 为 微 处 理 器 控 制 设 备, 可 通 过 I 2 C 和 SPI 接 口 控 制 这 些 微 处 理 器 可 控 设 备 接 收 输 入 范 围 为 2kHz 到 710MHz 的 时 钟 输 入, 且 带 有 独 立 的 时 钟 倍 频 器, 起 同 步 时 钟 输 出 范 围 为 2kHz 到 945MHz, 可 选 频 率 可 达 1.4GHz 实 际 上, 任 意 时 钟 频 率 的 转 换, 可 以 依 靠 这 些 数 值 的 组 合 来 完 成 独 立 的 分 频 器 对 任 意 输 入 输 出 时 钟 都 可 用, 因 此 Si5324, Si5326, Si5327 及 Si5368 可 以 依 靠 输 入 不 同 频 率 的 时 钟 产 生 不 同 频 率 的 输 出 Si5316, Si5319, Si5323, Si5326, Si5327, Si5366, Si5368, 及 Si5369 提 供 动 态 范 围 为 60Hz 到 8.4kHz 的 数 字 可 编 程 的 回 路 带 宽 一 个 外 接 ( 频 率 为 37 41MHz, 55 61MHz, 109 125.5MHz, 或 163 180MHz) 的 参 考 时 钟 或 者 一 个 低 功 耗 115.285MHz 的 第 三 代 泛 音 晶 振 都 需 要 这 些 设 备 来 提 供 超 低 抖 动 激 发 剂 抖 动 抑 制 ( 参 考 19 页 附 录 A 窄 带 参 考 ) Si5324 和 Si5369 为 低 频 带 设 备, 提 供 动 态 范 围 4 到 525Hz 的 用 户 可 编 程 的 环 路 带 宽 Si5323, Si5324, Si5326, Si5327, Si5366, Si5368, 和 Si5369 支 持 无 间 断 输 入 时 钟 之 间 的 切 换 符 合 GR 253 CORE 和 GR 1244 CORE, 较 好 的 降 低 了 因 输 入 时 钟 的 转 变 引 起 输 出 时 钟 的 相 位 变 化 具 有 手 动, 自 动 可 恢 复 及 自 动 不 可 恢 复 三 项 可 供 选 择 设 备 监 视 输 入 信 号 的 亏 损, 当 在 检 测 到 输 入 时 钟 脉 冲 的 缺 失 时 便 发 出 LOS 警 报 该 设 备 也 提 供 PLL 状 态 的 监 控, 当 PLL 解 锁 时 发 出 LOL 警 报 锁 相 检 测 算 法 是 根 据 不 断 的 监 控 选 择 输 入 时 钟 的 相 位 跟 反 馈 时 钟 相 位 的 关 系 来 判 断 Si5326, Si5366, Si5368, 和 Si5369 通 过 将 输 入 时 钟 的 频 率 与 一 个 特 定 参 考 输 入 时 钟 或 者 XA/XB 输 入 进 行 比 较, 如 果 结 果 超 出 阈 值 范 围, 则 产 生 一 个 频 率 偏 移 (FOS) 警 报 FOS 特 性 应 用 于 同 步 光 纤 网 / 同 步 数 字 体 系 支 持 3/3E 和 同 步 光 纤 网 两 层 的 最 小 时 钟 (SMC) FOS 阈 值 Si5319, Si5323, Si5324, Si5326, Si5366, Si5368, 和 Si5369 具 有 数 字 保 持 功 能, 这 使 得 设 备 在 输 入 参 考 时 钟 掉 电 的 情 况 下, 仍 可 保 持 与 掉 点 前 同 样 的 稳 定 的 输 出 在 数 字 保 持 期 间, DSPLL 会 基 于 历 史 平 均 水 平 产 生 一 个 能 在 其 他 错 误 发 生 之 前 持 续 一 定 时 间 的 时 钟 频 率, 这 样 可 以 消 除 在 进 入 保 持 时 间 的 瞬 间 变 化 引 起 频 率 和 相 位 的 锐 变 Si5322, Si5325, Si5365, 和 Si5367 是 频 率 可 变 的, 低 噪 声 的 时 钟 倍 频 器, 在 没 有 抖 动 抑 制 的 情 况 下 可 实 现 0.6ps RMS 这 些 设 备 科 提 供 低 噪 声 的 整 数 时 钟 的 倍 频 和 分 数 时 钟 的 合 成, 但 是 他 们 不 如 Si5319/23/24/26/66/68/69 这 些 频 率 可 变 设 备 灵 活 设 备 可 以 根 据 输 入 输 出 时 钟 的 路 数 和 控 制 方 法 来 调 整 Si5322 和 Si5365 为 引 脚 可 控 的 时 钟 倍 频 器 这 些 设 备 的 频 率 设 计 可 以 根 据 频 率 表 格 进 行 查 找 虽 然 对 频 率 的 设 置 有 一 个 很 大 的 动 态 范 围, 但 是 Si5323 和 Si5366 仍 格 抖 动 抑 制 的 时 钟 倍 频 器 提 供 一 个 子 集 可 供 选 择 Si5323 和 Si5366 是 微 控 制 器 可 控 的 时 钟 倍 频 器, 可 以 使 用 微 控 制 器 通 过 I 2 C 和 SPI 接 口 控 制 Si5323 和 Si5366 输 入 时 钟 的 动 态 范 围 为 10MHz 到 710MHz 之 间, 产 生 同 步 的 倍 频 独 立 输 出 信 号, 输 出 信 号 频 率 范 围 为 10MHz 到 945MHz, 且 可 选 择 频 率 可 到 1.4GHz Si5325 和 Si5369 支 持 Si5319, Si5324, Si5326, Si5327, Si5368, 和 Si5369 这 些 抖 动 抑 制 时 钟 倍 频 器 频 率 转 换 的 一 个 子 集 Si5325 和 Si5367 可 以 接 入 不 同 频 率 的 输 入 时 钟 并 产 生 不 同 频 率 的 输 出 时 钟 Si5322, Si5325, Si5365, 和 Si5367 支 持 数 字 可 编 程 的 动 态 范 围 从 150kHz 到 1.3MHz 的 闭 环 带 宽 这 些 芯 片 不 需 要 额 外 的 外 接 器 件, 且 具 有 如 上 文 描 述 的 LOS 和 FOS 监 控 器 Si5374 和 Si5375 是 Si5324 和 Si5319 各 自 对 应 的 DSPLL 升 级 的 版 本 其 芯 片 内 部 的 四 个 DSPLL 可 以 完 全 单 独 工 作 他 们 唯 一 共 享 的 资 源 为 总 线 和 公 用 的 XA/XB 抖 动 参 考 晶 振 Si5375 有 4 个 单 输 入 单 输 出 的 DSPLL 组 成 Si5374 由 4 个 低 环 路 带 宽 的 双 输 入 双 输 出 的 DSPLL 组 成 任 意 频 率 的 精 准 时 钟 可 通 过 信 号 格 式 编 程 选 择 LVPECL, LVDS, CML 和 CMOS 四 种 负 载 形 式 的 时 钟 输 出 若 信 号 格 式 选 为 CMOS, 每 个 差 分 输 出 缓 冲 器 产 生 2 个 同 频 通 向 的 CMOS 时 钟 对 于 系 统 级 调 试, PLL 旁 路 模 式 可 通 过 选 择 的 输 入 时 钟 直 接 产 生 输 出 时 钟, 绕 开 内 部 PLL Silicon Laboratories 提 供 一 个 基 于 PC 的 实 用 软 件, 名 为 DSPLLsim, 它 可 以 来 为 任 意 频 率 精 准 时 钟 系 列 芯 片 提 12 Rev. 0.5

供 有 效 的 频 率 计 划 和 闭 环 带 宽 设 置 对 于 微 处 理 器 可 控 的 芯 片, DSPLLsim 可 以 结 合 输 入 频 率 / 时 钟 乘 法 倍 数, 提 供 最 佳 的 PLL 配 置 产 生 最 小 相 位 噪 声 和 实 现 最 低 功 耗 两 个 DSPLLsim 软 件 可 分 别 应 用 于 内 部 为 1 个 PLL 或 4 个 PLL 的 设 备 DSPLLsim 软 件 也 可 简 化 设 备 的 选 择 和 配 置 该 软 件 可 以 从 http://www.silabs.com/timing 网 站 下 载, 包 括 芯 片 的 用 户 手 册 和 微 处 理 器 可 控 芯 片 的 变 成 文 件 Rev. 0.5 13

表 1. 芯 片 选 择 向 导 器 件 名 称 控 制 方 式 输 入 输 出 路 数 输 入 频 率 (MHz) 输 出 频 率 (MHz) RMS 相 位 抖 动 PLL 带 宽 无 间 断 开 关 自 由 运 行 模 式 封 装 Si5315 引 脚 1PLL, 2 2 0.008 644 0.008 644 0.45 ps 60 Hz to 8kHz 6x6 mm 36-QFN Si5316 引 脚 1PLL, 2 1 19 710 19 710 0.3 ps 60 Hz to 8kHz 6x6 mm 36-QFN Si5317 引 脚 1PLL, 1 2 1 710 1 710 0.3 ps 60 Hz to 8kHz 6x6 mm 36-QFN Si5319 I 2 C/SPI 1PLL, 1 1 0.002 710 0.002 1417 0.3 ps 60 Hz to 8kHz 6x6 mm 36-QFN Si5323 引 脚 1PLL, 2 2 0.008 707 0.008 1050 0.3 ps 60 Hz to 8kHz 6x6 mm 36-QFN Si5324 I 2 C/SPI 1PLL, 2 2 0.002 710 0.002 1417 0.3 ps 4 Hz to 525 Hz 6x6 mm 36-QFN Si5326 I 2 C/SPI 1PLL, 2 2 0.002 710 0.002 1417 0.3 ps 60 Hz to 8kHz 6x6 mm 36-QFN Si5327 I 2 C/SPI 1PLL, 2 2 0.002 710 0.002 808 0.5 ps 60 Hz to 8kHz 6x6 mm 36-QFN Si5366 引 脚 1PLL, 4 5 0.008 707 0.008 1050 0.3 ps 60 Hz to 8kHz 14x14 mm 100-TQFP Si5368 I 2 C/SPI 1PLL, 4 5 0.002 710 0.002 1417 0.3 ps 60 Hz to 8kHz 14x14 mm 100-TQFP Si5369 I 2 C/SPI 1PLL, 4 5 0.002 710 0.002 1417 0.3 ps 4 Hz to 525 Hz 14x14 mm 100-TQFP Si5374 I 2 C 4PLL, 8 8 0.002 710 0.002 808 0.4 ps 4 Hz to 525 Hz 10x10 mm 80-BGA Si5375 I 2 C 4PLL, 4 4 0.002 710 0.002 808 0.4 ps 60 Hz to 8kHz 10x10 mm 80-BGA * 备 注 : 输 入 输 出 的 最 高 频 率 会 受 芯 片 熟 读 的 限 制 更 详 尽 的 信 息 请 查 阅 具 体 芯 片 的 参 考 手 册 14 Rev. 0.5

表 2. 芯 片 选 择 向 导 (Si5322/25/65/67) 芯 片 型 号 输 入 时 钟 路 数 输 出 时 钟 路 数 up 控 制 最 大 频 率 率 (MHz) 低 噪 声 精 准 时 钟 倍 频 器 ( 宽 带 ) 最 大 输 频 率 (MHz) 抖 动 发 生 器 (12kHz 20MHz) Si5322 2 2 707 1050 0.6ps 的 rms 典 型 值 Si5325 2 2 710 1400 0.6ps 的 rms 典 型 值 Si5365 4 5 707 1050 0.6ps 的 rms 典 型 值 Si5367 4 5 710 1400 0.6ps 的 rms 典 型 值 LOS 无 间 断 中 断 FOS 报 警 LOS 报 警 FSYNC 调 整 6mmx6mmQFN 封 装 14mmx14mmTQFP 封 装 1.8,2.5 或 3.3V 供 电 1.8 和 2.5V 供 电 备 注 : 1. 输 入 输 出 的 最 高 频 率 会 受 芯 片 熟 读 的 限 制 更 详 尽 的 信 息 请 查 阅 具 体 芯 片 的 参 考 手 册 2. 需 要 外 接 低 功 耗, 固 定 频 率 的 第 三 代 114.285 泛 音 晶 振 或 参 考 时 钟 查 看 表 格 60 XA/XB 参 考 振 源 及 频 率 Rev. 0.5 15

2. 窄 带 及 宽 带 设 备 功 能 对 比 窄 带 设 备 (NB) 的 许 多 性 能 与 宽 带 设 备 的 性 能 不 兼 容, 具 体 如 下 表 所 示 : 窄 带 比 宽 带 设 备 在 分 频 时 有 更 多 的 分 频 选 择 窄 带 设 备 具 有 输 入 时 钟 无 间 断 开 关 窄 带 设 备 输 入 时 钟 的 最 小 频 率 更 低 窄 带 设 备 有 更 低 得 闭 环 带 宽 数 字 保 持 功 能 ( 窄 带 设 备 采 用 并 非 VCO 冻 结 方 式, 而 是 参 考 基 数 的 延 缓 ) 帧 同 步 调 整 CLAT 及 FLAT( 输 入 输 出 的 偏 移 调 整 ) 窄 带 设 备 不 支 持 FOS 报 警 16 Rev. 0.5

3. 任 意 频 率 时 钟 系 列 成 员 介 绍 3.1. Si5316 Si5316 为 低 噪 声, 带 有 精 确 抖 动 抑 制 器 的 时 钟 芯 片, 适 用 于 高 速 数 字 通 信 系 统, 如 应 用 于 OC 48,OC 192,10G 以 太 网, 及 10G 光 纤 通 信 中 Si5316 可 接 受 双 时 钟 的 输 入, 输 入 频 率 范 围 为 19, 38, 77, 155, 311 或 622MHz, 可 产 生 相 同 频 率 带 抖 动 衰 减 的 输 出 时 钟 信 号 在 上 述 输 入 频 率 范 围 内, 芯 片 还 可 以 调 整 到 高 于 正 常 SONET/SDH 频 率 大 约 14%, 因 此 当 输 入 为 622MHz 是, 最 大 输 出 频 率 为 710MHz DSPLL 闭 环 带 宽 是 数 字 可 选 的, 在 应 用 中 抖 动 性 能 得 到 优 化 可 以 选 在 的 供 电 电 源 为 1.8V,2.5V 或 3.3V, 在 对 时 钟 性 能 要 求 较 高 的 应 用 中 Si5316 的 抖 动 抑 制 功 能 可 以 提 供 理 想 的 效 果 请 查 看 6. 引 脚 控 制 部 分 (Si5316,Si5322,Si5323,Si5365,,Si5366) 可 获 得 完 整 的 描 述 RATE[1:0] Xtal or Refclock XB XA CK1DIV CKIN_1+ CKIN_1 CKIN_2+ CKIN_2 CK2DIV 2 2 N31 N32 f 3_1 f 3_2 0 1 f 3 DSPLL 0 fosc 2 1 SFOUT[1:0] CKOUT+ CKOUT DBL_BY C1B C2B Signal Detect RST CS BWSEL[1:0] FRQSEL[1:0] LOL Control Bandwidth Control Frequency Control VDD GND 图 1. 任 意 频 率 时 钟 抖 动 抑 制 框 图 Rev. 0.5 17

3.2. Si5319 Si5319 为 抖 动 抑 制, 精 准 多 输 入 多 输 出 的 时 钟 倍 频 器, 引 用 与 要 求 抖 动 在 1ps 以 下 的 系 统 中 Si5319 接 受 输 入 时 钟 频 率 范 围 2kHz 到 710MHz 之 间, 输 出 频 率 为 2kHz 到 945MHz 之 间, 可 选 频 率 高 达 1.4GHz Si5319 也 可 使 用 期 自 带 的 晶 振 作 为 时 钟 源 实 现 频 率 合 成 事 实 上 采 用 上 述 两 种 方 式 可 以 产 生 任 意 频 率 的 输 出 信 号 Si5319 的 输 入 时 钟 频 率 和 倍 频 系 数 也 是 可 通 过 I 2 C 和 SPI 进 行 编 程 控 制 Silicon Laboratories 的 的 第 三 代 DSPLL 为 可 以 提 供 任 意 频 率 合 成 和 抖 动 抑 制 的 高 度 集 成 的 PLL 解 决 方 案, 其 摒 弃 了 对 外 置 VCXO 及 环 路 滤 波 等 器 件 的 依 赖,Si5319 就 是 基 于 DSPLL 的 技 术 开 发 的 DSPLL 环 路 带 宽 是 可 以 数 字 编 程 的, 从 而 在 应 用 中 抖 动 抑 制 得 到 优 化 三 种 供 电 电 压 为 1.8,2.5,3.3V, Si5319 是 对 时 钟 性 能 要 求 较 高 的 应 用 中 最 为 理 想 的 时 钟 倍 频 器 查 看 7. 微 处 理 器 可 控 部 件 (Si5319,Si5324,Si5325,Si5326,Si5327,Si5367,Si5368,Si5369,Si5374,Si5375) 获 得 详 尽 信 息 Xtal or Refclock XO N32 f DSPLL 3 N1_HS NC1 CKOUT CKIN N31 N2 Loss of Signal Loss of Lock Signal Detect Control VDD GND I 2 C/SPI Port Device Interrupt Rate Select Xtal/Clock Select 图 2. Si5319 任 意 频 率 抖 动 抑 制 时 钟 倍 频 器 框 图 18 Rev. 0.5

3.3. Si5322 Si53xx-RM Si5322 为 低 噪 声, 精 准 时 钟 倍 频 器, 此 时 钟 倍 频 器 应 用 于 无 需 抖 动 抑 制 的 系 统 中 Si5322 可 接 受 双 时 钟 的 输 入, 输 入 频 率 范 围 为 19.44 到 707MHz, 产 生 的 双 路 倍 频 输 出 频 率 为 19.44 到 1050MHz 输 入 时 钟 频 率 和 倍 频 系 数 可 依 据 应 用 通 过 查 表 选 择, 应 用 范 围 为 SONET, 以 太 网, 光 纤 通 信 洗 到, 广 播 电 视 (DH SDI, 3G SDI) DSPLL 的 闭 环 带 宽 是 可 选, 选 择 范 围 为 150kHz 到 1.3MHz 三 种 供 电 电 压 为 1.8,2.5,3.3V, 在 要 求 低 噪 声 高 性 能 时 钟 倍 频 器 的 应 用 中, Si5322 为 理 想 选 择 查 看 6. 引 脚 控 制 部 件 (Si5316,Si5322,Si5323,Si5365,Si5366) 获 得 更 详 尽 信 息 CKIN_1+ CKIN_1 CKIN_2+ CKIN_2 C1B C2B 2 2 Signal Detect 0 1 f 3 DSPLL f OSC 0 1 0 1 2 2 CKOUT_1+ CKOUT_2 SFOUT[1:0] CKOUT_2+ CKOUT_2 DBL2_BY AUTOSEL CS_CA BWSEL[1:0] FRQTBL FRQSEL[3:0] RST Control Bandwidth Control Frequency Control VDD GND 图 3. Si5322 低 噪 声 时 钟 倍 频 器 框 图 Rev. 0.5 19

3.4. Si5323 Si5323 为 抖 动 抑 制 精 准 时 钟 倍 频 器, 主 要 应 用 于 高 速 数 字 通 信 系 统, 如 SONTE OC 48/OC 192, 以 太 网, 光 纤 通 信 信 道 和 广 播 电 视 (HD SDI, 3G SDI) Si5323 可 以 接 受 动 态 范 围 为 8kHz 到 1050MHz 的 双 路 输 入, 可 产 生 两 路 频 率 范 围 为 8kHz 到 1050MHz 的 输 出 信 号 输 入 时 钟 频 率 和 倍 频 系 数 可 依 据 应 用 通 过 查 表 选 择, 应 用 范 围 为 SONET, 以 太 网, 光 纤 通 信 洗 到, 广 播 电 视 通 过 DSPLL 闭 环 频 带 的 数 字 可 选 功 能, 从 而 应 用 中 抖 动 抑 制 特 得 到 优 化 供 电 电 压 为 1.8,2.5 和 3.3V, 在 需 要 高 性 能 抖 动 抑 制 的 时 钟 倍 频 器 应 用 中, Si5323 是 理 想 的 选 择 查 看 6. 引 脚 可 控 部 件 (Si5316,Si5322,Si5323,Si5365,Si5366) 获 得 更 详 尽 信 息 RATE[1:0] Xtal or Refclock XB XA CKIN_1+ CKIN_1 CKIN_2+ CKIN_2 C1B C2B 2 2 Signal Detect 0 1 f 3 DSPLL f OSC 0 1 0 1 2 2 CKOUT_1+ CKOUT_1 SFOUT[1:0] CKOUT_2+ CKOUT_2 DBL2/BY AUTOSEL LOL CS/CA BWSEL[1:0] Bandwidth Control FRQTBL FRQSEL[3:0] INC DEC RST Control Frequency Control VDD GND 图 4. Si5323 抖 动 抑 制 时 钟 倍 频 框 图 20 Rev. 0.5

3.5. Si5324 Si53xx-RM Si5324 为 带 抖 动 抑 制 的 精 准 时 钟 倍 频 器, 适 合 于 要 求 抖 动 在 1ps 以 下 的 应 用 中 Si5324 可 接 受 两 路 动 态 范 围 为 2kHz 到 710MHz 的 时 钟 输 入, 输 出 两 路 独 立 的 同 步 时 钟, 输 出 频 率 范 围 为 2kHz 到 945MHz, 最 高 可 选 为 1.4GHz 基 于 上 述 频 率 范 围 的 组 合, 此 芯 片 实 际 上 可 输 出 任 意 频 率 的 时 钟 Si5324 的 输 入 时 钟 频 率 和 倍 频 系 数 都 是 可 通 过 I 2 C 和 SPI 总 线 编 程 设 置 的 DSPLL 的 环 路 带 宽 也 是 数 字 可 编 程 的, 从 而 使 应 用 时 抖 动 抑 制 的 性 能 得 到 优 化 根 据 Si5324 的 特 性, 其 闭 环 带 宽 可 以 低 至 4Hz 其 三 种 供 电 电 压 分 别 为 1.8, 2.5 和 3.3V, Si5324 的 时 钟 倍 频 及 抖 动 抑 制 的 性 能 比 较 适 合 于 对 性 能 要 求 较 高 的 定 时 应 用 中 请 查 看 7. 微 控 制 器 可 控 部 件 (Si5319,Si5324,Si5325,Si5326,Si5327,Si5367,Si5368,Si5369,Si5374,Si5375) 查 看 详 尽 信 息 Xtal or Refclock RATE[1:0] XB XA 0 3 CKIN_1 + CKIN_1 CKIN_2 + CKIN_2 2 2 N31 N32 1 0 1 f 3 DSPLL DSPLL f OSC NC1 BYPASS 1 0 2 / CKOUT_1 + CKOUT_1 INT_C1B C2B LOL CS_CA CMODE SDA_SDO SCL SDI A[2]/SS A[1:0] INC DEC RST Control Signal Detect N2 N1_HS NC2 1 0 2 / CKOUT_2 + CKOUT_2 VDD GND 图 5. Si5324 抖 动 抑 制 及 时 钟 倍 频 器 框 图 Rev. 0.5 21

3.6. Si5325 Si5325 为 低 抖 动 精 准 时 钟 倍 频 器, 应 用 于 无 需 抖 动 抑 制 的 时 钟 倍 频 应 用 的 中 Si5325 可 接 受 两 路 频 率 范 围 为 10 到 710MHz 的 输 入, 可 产 生 两 路 独 立 的 同 步 输 出 时 钟, 其 频 率 范 围 为 2kHz 到 945MHz 可 选 频 率 达 1.4GHz Si5325 的 输 入 时 钟 频 率 和 倍 频 系 数 都 是 可 通 过 I 2 C 和 SPI 总 线 编 程 设 置 的 DSPLL 闭 环 带 宽 是 数 字 可 编 程 的, 带 宽 范 围 为 150kHz 到 1.3MHz 其 三 种 供 电 电 压 分 别 为 1.8,2.5 和 3.3V,Si5325 的 时 钟 倍 频 器 的 性 能 比 较 适 合 于 对 性 能 要 求 较 高 的 定 时 应 用 中 请 查 看 7. 微 控 制 器 可 控 部 件 (Si5319,Si5324,Si5325,Si5326,Si5327,Si5367,Si5368,Si5369, Si5374,Si5375) 查 看 详 尽 信 息 0 CKIN_1 + CKIN_1 CKIN_2 + CKIN_2 2 2 N31 N32 1 0 1 f 3 DSPLL f OSC NC1 BYPASS 1 0 2 / CKOUT_1 + CKOUT_1 INT_C1B C2B Signal Detect N2 N1_HS NC2 1 0 2 / CKOUT_2 + CKOUT_2 CMODE SDA_SDO SCL SDI A[2]/SS A[1:0] RST Control VDD GND 图 6. Si5325 低 抖 动 时 钟 倍 频 器 框 图 22 Rev. 0.5

3.7. Si5326 Si53xx-RM Si5326 为 抖 动 抑 制 的 时 钟 倍 频 器, 抖 动 在 1ps 以 下 Si5326 接 受 两 路 频 率 范 围 为 2kHz 到 710MHz 的 时 钟 输 入, 可 输 出 两 路 独 立 的 同 步 时 钟, 输 出 频 率 范 围 为 2kHz 到 945MHz, 可 选 频 率 可 达 1.4GHz 基 于 上 述 频 率 范 围 的 组 合, Si5326 实 际 可 输 出 任 意 频 率 的 时 钟 Si5326 的 输 入 时 钟 频 率 和 倍 频 系 数 都 是 可 通 过 I 2 C 和 SPI 总 线 编 程 设 置 的 DSPLL 环 路 带 宽 为 数 字 可 编 程, 带 宽 范 围 为 60Hz 到 8kHz, 在 此 范 围 中 抖 动 抑 制 性 能 得 到 优 化 其 三 种 供 电 电 压 分 别 为 1.8, 2.5 和 3.3V, Si5326 的 时 钟 倍 频 器 的 性 能 比 较 适 合 于 对 性 能 要 求 较 高 的 定 时 应 用 中 请 查 看 7. 微 控 制 器 可 控 部 件 (Si5319,Si5324,Si5325,Si5326,Si5327,Si5367,Si5368,Si5369,Si5374,Si5375) 查 看 详 尽 信 息 Xtal or Refclock 0 RATE[1:0] XB 3 XA CKIN_1 + CKIN_1 CKIN_2 + CKIN_2 2 2 N31 N32 1 0 1 f 3 DSPLL DSPLL f OSC NC1 BYPASS 1 0 2 / CKOUT_1 + CKOUT_1 INT_C1B C2B LOL CS_CA CMODE SDA_SDO SCL SDI A[2]/SS A[1:0] INC DEC RST Control Signal Detect N2 N1_HS NC2 1 0 2 / CKOUT_2 + CKOUT_2 VDD GND 图 7. Si5326 抖 动 抑 制 时 钟 倍 频 器 框 图 Rev. 0.5 23

3.8. Si5327 Si5327 为 抖 动 抑 制 的 时 钟 倍 频 器, 抖 动 在 1ps 以 下 Si5326 接 受 两 路 频 率 范 围 为 2kHz 到 710MHz 的 时 钟 输 入, 可 输 出 两 路 独 立 的 同 步 时 钟, 输 出 频 率 范 围 为 2kHz 到 808MHz 基 于 上 述 频 率 范 围 的 组 合,Si5326 实 际 可 输 出 任 意 频 率 的 时 钟 Si5327 的 输 入 时 钟 频 率 和 倍 频 系 数 都 是 可 通 过 I 2 C 和 SPI 总 线 编 程 设 置 的 DSPLL 环 路 带 宽 为 数 字 可 编 程, 因 而 使 应 用 中 抖 动 抑 制 性 能 得 到 优 化 根 据 Si5327 的 特 性, 其 闭 环 带 宽 可 以 低 至 4Hz 其 三 种 供 电 电 压 分 别 为 1.8,2.5 和 3.3V,Si5324 的 时 钟 倍 频 及 抖 动 抑 制 的 性 能 比 较 适 合 于 对 性 能 要 求 较 高 的 定 时 应 用 中 请 查 看 7. 微 控 制 器 可 控 部 件 (Si5319,Si5324,Si5325,Si5326,Si5327,Si5367,Si5368,Si5369,Si5374,Si5375) 查 看 详 尽 信 息 Xtal or Refclock 0 RATE[1:0] XB 3 XA CKIN_1 + CKIN_1 CKIN_2 + CKIN_2 2 2 N31 N32 1 0 1 f 3 DSPLL DSPLL f OSC NC1 BYPASS 1 0 2 / CKOUT_1 + CKOUT_1 INT_C1B C2B Signal Detect N2 N1_HS NC2 1 0 2 / CKOUT_2 + CKOUT_2 LOL CS_CA CMODE SDA_SDO SCL SDI A[2]/SS A[1:0] INC DEC RST Control VDD GND 图 8. Si5327 抖 动 抑 制 时 钟 倍 频 器 框 图 24 Rev. 0.5

3.9. Si5365 Si53xx-RM Si5365 是 低 噪 声 精 准 时 钟 倍 频 器, 主 要 应 用 于 无 需 抖 动 抑 制 的 系 统 中 Si5365 接 受 两 路 频 率 范 围 为 19.44MHz 到 707MHz 的 时 钟 输 入, 倍 频 后 得 到 输 出, 输 出 频 率 范 围 为 19.44MHz 到 1050MHz 输 入 时 钟 频 率 及 倍 频 系 数 可 通 过 实 际 应 用 查 表 获 得, 主 要 应 用 于 SONET, 以 太 网, 光 纤 通 信 洗 到, 广 播 电 视 等 DSPLL 闭 环 带 宽 为 数 字 可 选 三 种 供 电 电 压 为 1.8,2.5 和 3.3V, Si5365 在 要 求 高 性 能 是 定 时 系 统 中 为 理 想 的 选 择 查 看 6. 引 脚 可 选 部 件 (Si5316,Si5322,Si5323,Si5365,Si5366) 获 得 更 详 尽 信 息 BYPASS/ DSBL2 CKIN_1+ CKIN_1 CKIN_2+ CKIN_2 CKIN_3+ CKIN_3 CKIN_4+ CKIN_4 2 2 2 2 N3_1 N3_2 N3_3 N3_4 f 3 DSPLL N2 f OSC N1_HS NC1 NC2 NC3 1 0 1 0 1 0 2 2 2 CKOUT_1+ CKOUT_1 CKOUT_2+ CKOUT_2 DBL2_BY CKOUT_3+ CKOUT_3 DBL34 DIV34[1:0] C1B C2B C3B ALRMOUT C1A C2A CS0_C3A CS1_C4A Control NC4 NC5 1 0 1 0 2 2 CKOUT_4+ CKOUT_4 CKOUT_5+ CKOUT_5 DBL5 VDD GND AUTOSEL CMODE BWSEL[1:0] FRQTBL FRQSEL[3:0] DIV34[1:0] FOS_CTL SFOUT[1:0] RST 图 9. Si5365 低 噪 声 时 钟 倍 频 器 框 图 Rev. 0.5 25

3.10. Si5366 Si5366 为 抖 动 抑 制 时 钟 倍 频 器, 应 用 于 高 速 率 数 字 通 信 系 统 中, 诸 如 SONET OC 38/OC 192, 以 太 网 及 光 纤 通 信 网 络 Si5366 可 接 受 4 路 频 率 范 围 为 8kHz 到 707MHz 的 时 钟 输 入, 倍 频 后 可 获 得 5 路 时 钟 输 出 频 率 范 围 为 8kHz 到 1050MHz 输 入 时 钟 频 率 及 时 钟 倍 频 系 数 可 根 据 应 用 查 表 获 得, 查 表 范 围 为 SONET, 以 太 网, 光 纤 信 道 和 广 播 电 视 (HD SDI, 3G SDI) DSPLL 的 闭 环 带 宽 数 字 选, 在 频 带 范 围 为 60Hz 到 8kHz 可 得 到 抖 动 抑 制 优 化 的 性 能 供 电 电 压 有 1.8,2.5 和 3.3V, Si5366 提 供 抖 动 抑 制 的 倍 频 功 能, 在 用 于 高 性 能 计 时 系 统 中, 其 为 理 想 的 选 择 产 看 6. 引 脚 控 制 部 件 (Si5316,Si5322,Si5323,Si5365,Si5366) 获 得 详 尽 信 息 Xtal or Refclock RATE[1:0] XB XA 3 BYPASS/DSBL2 CKIN_1+ CKIN_1 CKIN_2+ CKIN_2 CKIN_3+ CKIN_3 CKIN_4+ CKIN_4 CK_CONF C1B C2B C3B ALRMOUT C1A C2A CS0_C3A CS1_C4A LOL 2 2 2 2 N3_1 N3_2 N3_3 N3_4 f 3 Control DSPLL N2 FSYNC f x f OSC CKOUT_2 CKIN_3 CKIN_4 N1_HS FSYNC LOGIC/ ALIGN 0 1 NC1 NC2 NC3 NC4 NC5 1 0 1 0 1 0 1 0 1 0 2 2 2 2 2 CKOUT_1+ CKOUT_1 CKOUT_2+ CKOUT_2 DBL2_BY CKOUT_3+ CKOUT_3 DBL34 DIV34[1:0] CKOUT_4+ CKOUT_4 CKOUT_5+ CKOUT_5 DBL5 VDD GND AUTOSEL CMODE BWSEL[1:0] FRQTBL FRQSEL[3:0] DIV34[1:0] FOS_CTL SFOUT[1:0] INC DEC FS_SW FS_ALIGN RST 图 10. Si5366 抖 动 抑 制 时 钟 倍 频 器 框 图 26 Rev. 0.5

3.11. Si5367 Si53xx-RM Si5367 为 低 噪 声 精 准 时 钟 倍 频 器, 适 合 无 需 抖 动 抑 制 的 时 钟 倍 频 器 应 用 中 Si5367 可 接 受 四 路 频 率 范 围 为 10 到 707MHz 的 时 钟 输 入, 倍 频 后 可 获 得 5 路 频 率 范 围 为 2kHz 到 945MHz, 可 选 择 到 1.4GHz 的 输 出 Si5367 的 输 入 时 钟 频 率 和 倍 频 系 数 都 是 可 通 过 I 2 C 和 SPI 总 线 编 程 设 置 的 DSPLL 闭 环 带 宽 数 字 可 编 程, 带 宽 范 围 为 150kHz 到 1.3MHz 供 电 电 压 为 1.8,2.5,3.3V Si5367 在 要 求 高 性 能 是 定 时 系 统 中 为 理 想 的 选 择 请 查 看 7. 微 控 制 器 可 控 部 件 (Si5319,Si5324,Si5325,Si5326,Si5327,Si5367,Si5368,Si5369,Si5374,Si5375) 查 看 详 尽 信 息 CKIN_1+ CKIN_1 CKIN_2+ CKIN_2 CKIN_3+ CKIN_3 CKIN_4+ CKIN_4 2 2 2 2 N3_1 N3_2 N3_3 N3_4 f 3 DSPLL N2 f OSC N1_HS NC1 NC2 NC3 NC4 3 1 0 1 0 1 0 1 0 2 2 2 2 BYPASS/DSBL2 CKOUT_1+ CKOUT_1 CKOUT_2+ CKOUT_2 DSBL2/BYPASS CKOUT_3+ CKOUT_3 DSBL34 CKOUT_4+ CKOUT_4 C1B C2B C3B INT_ALM C1A C2A CS0_C3A CS1_C4A Control NC5 1 0 2 CKOUT_5+ CKOUT_5 DSBL5 VDD GND CMODE SDA_SDO SCL SDI A[2]/SS A[1:0] RST 图 11. Si5367 时 钟 倍 频 器 框 图 Rev. 0.5 27

3.12. Si5368 Si5368 为 抖 动 抑 制 精 准 时 钟 倍 频 器, 适 用 于 要 求 抖 动 小 于 1ps 的 系 统 中 Si5368 接 受 四 路 频 率 范 围 为 2kHz 到 710MHz 的 输 入, 输 出 五 路 独 立 的 同 步 时 钟 信 号, 输 出 频 率 范 围 为 2kHz 到 945MHz, 选 择 频 率 可 达 1.4GHz 基 于 上 述 频 率 范 围, Si5368 实 际 可 通 过 倍 频 实 现 任 意 频 率 的 输 出 Si5368 的 输 入 时 钟 频 率 和 倍 频 系 数 都 是 可 通 过 I 2 C 和 SPI 总 线 编 程 设 置 的 DSPLL 闭 环 带 宽 为 可 数 字 编 程 的, 频 带 范 围 为 60Hz 到 8kHz, 在 此 范 围 内 抖 动 抑 制 的 性 能 可 得 到 优 化 供 电 电 压 有 1.8,2.5 和 3.3V, Si5368 提 供 抖 动 抑 制 的 倍 频 功 能, 在 用 于 高 性 能 计 时 系 统 中, 其 为 理 想 的 选 择 请 查 看 7. 微 控 制 器 可 控 部 件 (Si5319,Si5324,Si5325,Si5326,Si5327,Si5367,Si5368,Si5369,Si5374, Si5375) 查 看 详 尽 信 息 Xtal or Refclock RATE[1:0] XB XA CKIN_1+ CKIN_1 CKIN_2+ CKIN_2 CKIN_3+ CKIN_3 CKIN_4+ CKIN_4 C1B C2B C3B INT_ALM C1A C2A CS0_C3A CS1_C4A LOL 2 2 2 2 N3_1 N3_2 N3_3 N3_4 f 3 Control DSPLL N2 FSYNC f x f OSC CKOUT_2 CKIN_3 CKIN_4 N1_HS FSYNC LOGIC/ ALIGN 0 1 NC1 NC2 NC3 NC4 NC5 3 1 0 1 0 1 0 1 0 1 0 2 2 2 2 2 BYPASS/DSBL2 CKOUT_1+ CKOUT_1 CKOUT_2+ CKOUT_2 DSBL2/BYPASS CKOUT_3+ CKOUT_3 DSBL34 CKOUT_4+ CKOUT_4 CKOUT_5+ CKOUT_5 DSBL5 VDD GND CMODE SDA_SDO SCL SDI A[2]/SS A[1:0] INC DEC FS_ALIGN RST 图 12. Si5368 抖 动 抑 制 时 钟 倍 频 器 框 图 28 Rev. 0.5

3.13. Si5369 Si53xx-RM Si5369 为 抖 动 抑 制 精 准 时 钟 倍 频 器, 适 用 于 要 求 抖 动 小 于 1ps 的 系 统 中 Si5369 接 受 四 路 频 率 范 围 为 2kHz 到 710MHz 的 输 入, 输 出 五 路 独 立 的 同 步 时 钟 信 号, 输 出 频 率 范 围 为 2kHz 到 945MHz, 选 择 频 率 可 达 1.4GHz 基 于 上 述 频 率 范 围, Si5369 实 际 可 通 过 倍 频 实 现 任 意 频 率 的 输 出 Si5369 的 输 入 时 钟 频 率 和 倍 频 系 数 都 是 可 通 过 I 2 C 和 SPI 总 线 编 程 设 置 的 DSPLL 闭 环 带 宽 为 数 字 可 编 程, 闭 环 频 带 最 小 值 为 4Hz 供 电 电 压 有 1.8,2.5 和 3.3V, Si5369 提 供 抖 动 抑 制 的 倍 频 功 能, 在 用 于 高 性 能 计 时 系 统 中, 其 为 理 想 的 选 择 请 查 看 7. 微 控 制 器 可 控 部 件 (Si5319,Si5324,Si5325,Si5326,Si5327,Si5367,Si5368,Si5369,Si5374,Si5375) 查 看 详 尽 信 息 Xtal or Refclock RATE[1:0] XB XA CKIN_1+ CKIN_1 CKIN_2+ CKIN_2 CKIN_3+ CKIN_3 CKIN_4+ CKIN_4 C1B C2B C3B INT_ALM C1A C2A CS0_C3A CS1_C4A LOL 2 2 2 2 N3_1 N3_2 N3_3 N3_4 f3 Control DSPLL N2 FSYNC fx fosc CKOUT_2 CKIN_3 CKIN_4 N1_HS FSYNC LOGIC/ ALIGN 1 0 NC1 NC2 NC3 NC4 NC5 3 1 0 1 0 1 0 1 0 1 0 2 2 2 2 2 BYPASS/DSBL2 CKOUT_1+ CKOUT_1 CKOUT_2+ CKOUT_2 DSBL2/BYPASS CKOUT_3+ CKOUT_3 DSBL34 CKOUT_4+ CKOUT_4 CKOUT_5+ CKOUT_5 DSBL5 VDD GND CMODE SDA_SDO SCL SDI A[2]/SS A[1:0] INC DEC FS_ALIGN RST 3.14. Si5374/75 与 Si5324/19 的 比 较 图 13. Si5369 抖 动 抑 制 时 钟 倍 频 器 原 理 框 图 大 致 看 来 Si5374 可 以 认 为 是 Si5324 的 升 级 版, 而 Si5375 则 可 看 做 是 Si5319 的 升 级 版 尽 管 如 此, 这 两 对 芯 片 的 性 能 仍 有 差 别, 具 体 情 况 如 下 所 述 : 1. Si5374/75 不 能 简 单 的 外 接 一 个 晶 片 作 为 震 荡 的 参 考, 其 需 要 外 接 一 个 单 端 或 者 查 分 的 晶 振 2. Si5374/75 仅 仅 支 持 I 2 C 作 为 串 口 调 试 口, 没 有 SPI 口 Si5374/75 没 有 I 2 C 地 址 引 脚 3. Si5374/75 在 CKIN1 和 CKIN2 无 输 入 信 号 时, 没 有 单 独 的 INT_CK1B 和 CK2B 引 脚 IRQ 引 脚 可 以 通 过 编 程 改 变 复 用 作 其 他 功 能 引 脚 4. 通 过 RATE_REG 寄 存 器 来 改 变 震 荡 频 率, 不 是 使 用 RATE 引 脚 设 置 5. Si5374/75 使 用 的 DSPLLsim 软 件 的 版 本 为 Si537xDSPLLsim 6. Si5374/75 不 支 持 3.3V 供 电 Rev. 0.5 29

3.15. Si5374 Si5374 是 高 集 成 度,4 个 PLL 抖 动 衰 减 精 准 时 钟 倍 频 器, 引 用 与 对 抖 动 要 求 小 于 1ps 的 系 统 中 每 个 DSPLL 时 钟 乘 法 器 几 首 两 路 频 率 范 围 从 2kHz 到 720MHz 的 输 入, 输 出 两 路 独 立 的 同 步 时 钟, 频 率 范 围 从 2kHz 到 808MHz 依 据 上 述 频 率 范 围, 实 际 上 DSPLL 可 以 倍 频 输 出 任 意 频 率 的 时 钟 在 异 步 运 行 下, 产 生 自 由 运 行 时 钟, Si5374 的 参 考 振 荡 器 可 以 做 为 4 个 DSPLL 的 源 Si5374 的 输 入 时 钟 频 率 计 倍 频 系 数 可 通 过 I 2 C 接 口 编 程 设 置 基 于 Silicon Laboratory 的 三 代 DSPLL 技 术, Si5374 可 以 在 高 集 成 度 环 境 下 合 成 输 出 任 意 频 率 抖 动 抑 制 时 钟, 摒 弃 了 对 外 接 VCXO 及 闭 环 滤 波 器 的 依 赖 每 个 DSPLL 闭 环 带 宽 是 数 字 可 编 程 的, 频 带 范 围 从 4Hz 到 525Hz, 在 此 范 围 内 抑 制 抖 动 性 能 可 得 到 优 化 供 电 电 压 为 1.8V 和 3.3V, 其 片 上 自 带 的 电 压 校 正 器 能 得 到 极 佳 的 电 源 抑 制 比 对 于 需 要 独 立 定 时 器 的 高 端 口 数 的 光 线 路 卡 应 用 领 域, Si5374 是 最 理 想 的 选 择 Input Stage PLL Bypass Synthesis Stage Output Stage CKIN1P_A CKIN1N_A CKIN2P_A CKIN2N_A Internal Osc N31 N32 Input Monitor Hitless Switch f3 DSPLL A N2 fosc NC1_HS PLL Bypass NC1 NC2 PLL Bypass CKOUT1P_A CKOUT1N_A CKOUT2P_A CKOUT2N_A PLL Bypass CKIN3P_B CKIN3N_B CKIN4P_B CKIN4N_B Internal Osc N31 N32 Input Monitor Hitless Switch f3 DSPLL B N2 fosc NC1_HS PLL Bypass NC1 NC2 PLL Bypass CKOUT3P_B CKOUT3N_B CKOUT4P_B CKOUT4N_B PLL Bypass CKIN5P_C CKIN5N_C CKIN6P_C CKIN6N_C Internal Osc N31 N32 Input Monitor Hitless Switch f3 DSPLL C N2 fosc NC1_HS PLL Bypass NC1 NC2 PLL Bypass CKOUT5P_C CKOUT5N_C CKOUT6P_C CKOUT6N_C PLL Bypass CKIN7P_D CKIN7N_D CKIN8P_D CKIN8N_D Internal Osc N31 N32 Input Monitor Hitless Switch f3 DSPLL D N2 fosc NC1_HS PLL Bypass NC1 NC2 PLL Bypass CKOUT7P_D CKOUT7N_D CKOUT8P_D CKOUT8N_D RSTL_q CS_q Status / Control High PSRR Voltage Regulator VDD_q GND SCL SDA LOL_q IRQ_q OSC_P/N Low Jitter XO or Clock 图 14. Si5374 功 能 框 图 30 Rev. 0.5