ARM Cortex -M0 32 位 微 控 制 器 NuMicro M051 BN 系 列 M052/M054 系 列 规 格 书 - 1 - 版 本 V1.01
目 录 1 概 述 7 2 特 征 8 3 方 块 图 12 4 选 型 表 13 5 管 脚 配 置 14 5.1 QFN 33 pin 14 5.2 LQFP 48 pin 15 5.3 管 脚 描 述 16 6 功 能 描 述 20 6.1 ARM Cortex -M0 内 核 20 6.2 系 统 管 理 器 22 6.2.1 概 述 22 6.2.2 系 统 复 位 22 6.2.3 系 统 电 源 架 构 22 6.2.4 系 统 存 储 器 映 射 24 6.2.5 系 统 存 储 器 映 射 表 26 6.2.6 系 统 定 时 器 (SysTick) 27 6.2.7 嵌 套 向 量 中 断 控 制 器 (NVIC) 28 6.3 时 钟 控 制 器 32 6.3.1 概 述 32 6.3.2 时 钟 发 生 器 方 块 图 32 6.3.3 系 统 时 钟 & SysTick 时 钟 34 6.3.4 AHB 时 钟 源 选 择 35 6.3.5 外 设 时 钟 源 选 择 36 6.3.6 掉 电 模 式 ( 深 度 睡 眠 模 式 ) 时 钟 37 6.3.7 分 频 器 输 出 37 6.4 通 用 I/O 39 6.4.1 概 述 39 6.5 I2C 总 线 控 制 器 ( 主 机 / 从 机 ) 41 6.5.1 概 述 41 6.5.2 特 征 41 6.6 PWM 发 生 器 和 捕 捉 定 时 器 43 6.6.1 概 述 43 6.6.2 特 征 44 6.7 串 行 外 设 接 口 (SPI) 控 制 器 45 6.7.1 概 述 45 6.7.2 特 性 45-2 - 版 本 V1.01
6.8 定 时 器 控 制 器 46 6.8.1 概 述 46 6.8.2 特 征 46 6.9 看 门 狗 定 时 器 (WDT) 47 6.9.1 概 述 47 6.9.2 特 征 48 6.10 UART 接 口 控 制 器 49 6.10.1 概 述 49 6.10.2 特 性 51 6.11 模 拟 数 字 转 换 (ADC) 52 6.11.1 概 述 52 6.11.2 特 征 52 6.12 模 拟 比 较 器 (ACMP) 53 6.12.1 概 述 53 6.12.2 特 性 53 6.13 外 部 总 线 接 口 (EBI) 54 6.13.1 概 述 54 6.13.2 特 性 54 6.14 Flash 内 存 控 制 器 (FMC) 55 6.14.1 概 述 55 6.14.2 特 性 55 7 典 型 应 用 电 路 56 8 电 气 特 性 57 8.1 绝 对 最 大 额 定 值 57 8.2 DC 电 气 特 性 58 8.3 AC 电 气 特 性 63 8.3.1 外 部 高 速 晶 振 63 8.3.2 外 部 振 荡 器 63 8.3.3 外 部 高 速 晶 振 的 典 型 应 用 电 路 64 8.3.4 内 部 22.1184 MHz RC 振 荡 器 65 8.3.5 内 部 10kHz RC 振 荡 器 65 8.4 模 拟 量 特 性 66 8.4.1 12-bit SARADC 规 格 66 8.4.2 LDO 规 格 & Power 管 理 67 8.4.3 低 压 复 位 规 格 68 8.4.4 欠 压 检 测 规 格 68 8.4.5 上 电 复 位 规 格 (5V) 68 8.4.6 温 度 传 感 器 规 格 69 8.4.7 比 较 器 规 格 69 文 件 更 新 日 期 :: 4 月 10 日, 2012-3 - 版 本 V1.01
8.5 Flash DC 电 器 特 性 70 9 封 装 尺 寸 71 9.1 LQFP-48 (7x7x1.4mm 2 Footprint 2.0mm) 71 9.2 QFN-33 (5X5 mm 2, Thickness 0.8mm, Pitch 0.5 mm) 72 10 版 本 历 史 73-4 - 版 本 V1.01
LIST OF FIGURES 图 6.2.1-1NuMicro M051 系 列 方 块 图... 12 图 6.2.1-1 NuMicro 命 名 规 则... 13 图 6.2.1-1 NuMicro M051 系 列 QFN33 引 脚 图... 14 图 6.2.1-1 NuMicro M051 系 列 LQFP-48 引 脚 图... 15 图 6.2.1-1 功 能 框 图... 20 图 6.2.3-1 NuMicro M051 系 列 电 源 架 构 图... 23 图 6.3.2-1 时 钟 发 生 器 方 块 图... 33 图 6.3.3-1 系 统 时 钟 框 图... 34 图 6.3.3-2SysTick 时 钟 控 制 框 图... 34 图 6.3.4-1AHB 时 钟 源 HCLK... 35 图 6.3.5-1 外 设 时 钟 源 选 择 PCLK... 36 图 6.3.7-1 分 频 器 的 时 钟 源... 37 图 6.3.7-2 分 频 器 框 图... 38 图 6.4.1-1 推 挽 输 出... 39 图 6.4.1-2 开 漏 输 出... 40 图 6.4.1-3 准 双 端 I/O 模 式... 40 图 6.5.1-1 I2C 总 线 时 序... 41 图 6.9.1-1 中 断 时 序 与 复 位 信 号 时 序... 48 图 9.3.3-1 典 型 晶 振 应 用 电 路... 64 文 件 更 新 日 期 :: 4 月 10 日, 2012-5 - 版 本 V1.01
LIST OF TABLES 表 5.1-1 NuMicro M051 系 列 产 品 选 型 指 南... 13 表 5.3-1 NuMicro M051 系 列 引 脚 描 述... 19 表 6.2-1 片 上 模 块 的 地 址 空 间 分 配... 24 表 6.2-2 片 上 模 块 的 地 址 空 间 分 配... 25 表 6.2-3 异 常 模 式... 30 表 6.2-4 系 统 中 断 映 射... 30 表 6.2-5 向 量 表 格 式... 31 表 6.9-1 看 门 狗 超 时 间 隔 选 择... 47 表 6.10-1 UART 波 特 率 方 程... 49 表 6.10-2 UART 波 特 率 设 置 表... 50-6 - 版 本 V1.01
1 概 述 NuMicro M051 系 列 是 以 ARM Cortex -M0 为 内 核 的 32 位 微 控 制 器, 应 用 于 工 业 控 制 和 需 要 丰 富 通 信 接 口 的 领 域. Cortex -M0 是 ARM 最 新 的 32 位 嵌 入 式 处 理 器, 成 本 仅 相 当 于 传 统 的 8 位 微 控 制 器 NuMicro M051 系 列 包 括 M052, M054, M058 和 M0516. M052/M054 运 行 频 率 最 高 可 达 50MHz, 因 此 可 应 用 于 各 种 各 样 的 工 业 控 制 和 需 要 高 性 能 CPU 的 领 域. M052/M054 内 嵌 有 8K/16K- 字 节 的 flash 存 储 器, 4K 字 节 数 据 flash 存 储 器,4K 字 节 在 系 统 编 程 (ISP) 的 flash 存 储 器, 及 4K 字 节 SRAM 存 储 器. 许 多 系 统 级 外 设 功 能, 如 I/O 端 口 EBI ( 外 部 总 线 接 口 ) Timer UART SPI I2C PWM ADC, 看 门 狗 定 时 器 和 欠 压 检 测, 都 已 经 被 集 成 在 M052/M054, 以 减 少 系 统 外 围 元 器 件 数 量, 节 省 电 路 板 空 间 和 系 统 成 本. 这 些 功 能 使 M052/M054 适 用 于 广 泛 应 用 此 外,M052/M054 带 有 ISP( 在 系 统 编 程 ) 和 ICP( 在 电 路 编 程 ) 功 能, 允 许 用 户 无 需 取 下 芯 片, 直 接 在 电 路 板 上 对 程 序 存 储 器 进 行 升 级 文 件 更 新 日 期 :: 4 月 10 日, 2012-7 - 版 本 V1.01
2 特 征 内 核 ARM Cortex -M0 内 核 运 行 频 率 可 达 50MHz. 一 个 24 位 系 统 定 时 器 支 持 低 功 耗 睡 眠 模 式. 单 指 令 周 期 32 位 硬 件 乘 法 器. 嵌 套 向 量 中 断 控 制 器 NVIC 支 持 32 个 中 断 输 入, 每 个 中 断 有 4 个 优 先 级 支 持 串 行 调 试 (SWD) 接 口,2 个 观 察 点 /4 断 点 内 建 一 组 LDO 支 持 宽 工 作 电 压 范 围 :2.5V~5.5V 存 储 器 8KB/16KB Flash 用 于 存 储 用 户 程 序 (APROM) 4KB Flash 用 于 存 储 数 据 (DataFlash) 4KB Flash 用 于 存 储 ISP 引 导 代 码 (LDROM) 4KB 字 节 SRAM 用 作 内 部 高 速 暂 存 存 储 器 时 钟 控 制 可 编 程 的 系 统 时 钟 源 4~24 MHz 外 部 高 速 晶 振 输 入 22.1184MHz 内 部 高 速 振 荡 器 ( 精 度 可 达 3%) 低 功 耗 10KHz 的 低 速 振 荡 器 用 于 看 门 狗 及 睡 眠 模 式 唤 醒 CPU PLL 支 持 CPU 最 高 运 行 在 50MHz I/O 端 口 在 LQFP-48 管 脚 封 装 中, 最 多 支 持 40 个 通 用 I/O 端 口 (GPIO) 4 种 I/O 工 作 模 式 : 准 双 向 模 式 推 挽 输 出 模 式 开 漏 输 出 模 式 高 阻 抗 输 入 模 式 可 选 择 TTL 输 入 或 施 密 特 触 发 输 入 I/O 管 脚 可 被 配 置 为 边 沿 / 电 平 触 发 模 式 的 中 断 源 较 强 的 拉 电 流 驱 动 能 力 和 灌 电 流 承 受 能 力 - 8 - 版 本 V1.01
定 时 器 4 组 32 位 定 时 器, 每 组 定 时 器 均 带 有 24 位 上 数 计 数 器 和 8 位 预 分 频 器 每 个 定 时 器 有 独 立 的 时 钟 源 24 位 定 时 器 当 前 值 可 由 定 时 器 数 据 寄 存 器 (TDR) 读 出 提 供 3 种 工 作 模 式 : 单 脉 冲 模 式, 周 期 模 式, 开 关 模 式 支 持 事 件 计 数 功 能 提 供 外 部 信 号 捕 获 / 复 位 计 数 器 功 能, 等 同 于 8051 Timer2 看 门 狗 定 时 器 多 路 时 钟 源 选 择 支 持 在 掉 电 模 式 和 休 眠 模 式 下 唤 醒 CPU 的 功 能 看 门 狗 定 时 器 溢 出 时 可 选 择 产 生 中 断 / 系 统 复 位 PWM 内 建 4 个 16 位 PWM 发 生 器, 提 供 8 路 PWM 输 出 或 4 对 互 补 的 PWM 输 出 每 个 PWM 发 生 器 配 有 单 独 的 时 钟 源 选 择 器, 时 钟 分 频 器,8 位 时 钟 预 分 频 器, 和 死 区 发 生 器 PWM 中 断 与 PWM 周 期 同 步 16 位 捕 捉 定 时 器 ( 与 PWM 定 时 器 共 享 ) 支 持 输 入 信 号 的 上 升 沿 / 下 降 沿 的 捕 捉 功 能 支 持 捕 捉 中 断 UART 最 多 两 组 UART 设 备 可 编 程 波 特 率 发 生 器 接 收 器 和 发 送 器 支 持 缓 冲, 均 带 有 15bytes 的 FIFO 缓 冲 流 控 功 能 供 选 择 (CTS 和 RTS) 支 持 IrDA(SIR) 功 能 支 持 RS485 功 能 支 持 LIN 功 能 SPI 最 高 支 持 2 组 SPI 设 备 支 持 SPI 主 机 / 从 机 模 式 全 双 工 同 步 串 行 数 据 传 输 从 模 式 下, 支 持 3 线 模 式 数 据 长 度 可 改 变 ( 从 1 到 32 位 ) 可 设 置 MSB 或 LSB 优 先 的 传 输 模 式 文 件 更 新 日 期 :: 4 月 10 日, 2012-9 - 版 本 V1.01
I2C ADC Rx 可 在 串 行 时 钟 的 上 升 / 下 降 沿 锁 存 数 据 Tx 可 在 串 行 时 钟 的 上 升 / 下 降 沿 发 送 数 据 32 位 传 输 模 式 下 支 持 字 节 暂 停 模 式 支 持 主 机 / 从 机 模 式 主 从 机 之 间 双 向 数 据 传 输 多 主 机 总 线 支 持 ( 无 中 心 主 机 ) 多 主 机 同 时 发 送 数 据 仲 裁, 总 线 上 串 行 数 据 不 会 被 损 坏 串 行 时 钟 同 步 使 得 不 同 比 特 率 的 设 备 可 以 通 过 一 条 串 行 总 线 传 输 数 据 串 行 时 钟 同 步 可 用 握 手 机 制 来 暂 停 和 恢 复 串 行 传 输 可 编 程 配 置 的 时 钟 可 适 应 多 样 化 的 传 输 速 率 控 制. 支 持 多 地 址 识 别 (4 组 从 机 地 址 带 屏 蔽 选 项 ) 12 位 逐 次 逼 近 式 模 数 转 换 器 ADC, 转 换 速 率 达 760k SPS 最 多 8 通 道 单 端 输 入 或 4 通 道 差 分 输 入 支 持 单 次 转 换 模 式 / 突 发 模 式 / 单 周 期 扫 描 模 式 / 连 续 扫 描 模 式 差 分 模 式 下, 支 持 2 个 互 补 / 无 符 号 格 式 的 转 换 结 果 每 通 道 有 独 立 的 存 放 转 换 结 果 的 寄 存 器 支 持 转 换 值 监 测 ( 或 比 较 ), 用 于 门 槛 电 压 检 测 转 换 开 始 可 由 软 件 或 外 部 触 发 ACMP 最 多 两 个 模 拟 比 较 器 负 端 可 以 选 择 内 部 带 隙 电 压 或 者 外 部 输 入 电 压 当 比 较 结 果 发 生 改 变 时 发 生 中 断 支 持 掉 电 模 式 下 唤 醒 CPU 的 功 能 EBI ( 外 部 总 线 接 口 ), 用 于 外 部 存 储 器 映 射 设 备 的 访 问 可 访 问 的 空 间 : 8 位 模 式 下 为 64KB,16 位 模 式 下 为 128KB 支 持 8bit/16bit 数 据 宽 度 16bit 数 据 宽 度 下, 支 持 字 节 写 功 能 在 系 统 编 程 (ISP) 与 在 电 路 编 程 (ICP) 内 嵌 温 度 传 感 器,1 分 辨 率 欠 压 检 测 - 10 - 版 本 V1.01
支 持 四 级 检 测 电 压 : 4.3V/3.7V/2.7V/2.2V 支 持 欠 压 中 断 和 复 位 选 择 96-bit 唯 一 ID 号 LVR ( 低 电 压 复 位 ) 门 槛 电 压 : 2.0V 工 作 温 度 : -40 ~85 封 装 : 无 铅 封 装 (RoHS) 48-pin LQFP, 33-pin QFN 文 件 更 新 日 期 :: 4 月 10 日, 2012-11 - 版 本 V1.01
3 方 块 图 CONFIG Info DATAFLASH Option Cortex-M0 50 MHz CLK_CTL 10K OSC ISP 4KB AHB P L L 22M OSC EXT. 12M XTAL Flash Control 16KB(M054) 8KB(M052) AHB arbiter SRAM 4KB AHB arbiter APB- Bridge GPIO P0~P4 LDO 2.5 ~ 5.5V AD[15:0] Watch Dog Timer ADC SPI 0/1 ADC 8ch/12bit SARADC 600K SPS ncs nrd nwr mclk ALE EBI Timer 0/1 Timer 2/3 UART 0/1 PWM 0~7 I2C PAD Control POR Brown-Out LVR 图 6.2.1-1NuMicro M051 系 列 方 块 图 - 12 - 版 本 V1.01
4 选 型 表 NuMicro M051 系 列 产 品 选 型 指 南 Part number APROM RAM Data Flash LDROM I/O Timer Connectivity UART SPI I2C COMP PWM ADC EBI ISP ICP Package M052LBN 8KB 4KB 4KB 4KB 40 4x32-bit 2 2 1 2 8 8X12-bit v v LQFP48 M052ZBN 8KB 4KB 4KB 4KB 24 4x32-bit 2 1 1 2 5 8X12-bit v QFN33 M054LBN 16KB 4KB 4KB 4KB 40 4x32-bit 2 2 1 2 8 8X12-bit v v LQFP48 M054ZBN 16KB 4KB 4KB 4KB 24 4x32-bit 2 1 1 2 5 8X12-bit v QFN33 表 5.1-1 NuMicro M051 系 列 产 品 选 型 指 南 M05X - X X X CPU core ARM Cortex M0 Part Number 52 : 8K Flash ROM 54 : 16K Flash ROM Temperature N : - 40 ~ +85 E : - 40 ~+105 C : - 40 ~+125 Package Reserved L : LQFP 48 Z : QFN 33 图 6.2.1-1 NuMicro 命 名 规 则 文 件 更 新 日 期 :: 4 月 10 日, 2012-13 - 版 本 V1.01
5 管 脚 配 置 5.1 QFN 33 pin RXD1, RTS1, P0.1 TXD1, CTS1, P0.0 VDD AVDD AIN0, T2, P1.0 RXD1, AIN2, P1.2 TXD1, AIN3, P1.3 CPN0, AIN4, P1.4 32 31 30 29 28 27 26 25 CPP0, AIN5, P1.5 RST CPN1, RXD, P3.0 AV SS CPP1, TXD, P3.1 T0EX, STADC, INT0, P3.2 SDA, T0, P3.4 SCL, T1, P3.5 1 24 2 3 4 5 6 7 8 QFN 33-Pin 33 VSS 9 10 11 12 13 14 15 16 23 22 21 20 19 18 17 P0.4, SPISS1 P0.5, MOSI_1 P0.6, MISO_1 P0.7, SCLK1 P4.7, ICE_DAT P4.6, ICE_CLK P2.6, PWM6, CPO1 P2.5, PWM5 P3.6, CKO, CPO0 XTAL1 XTAL2 VSS P2.4, PWM4 P2.3, PWM3 P2.2, PWM2 LDO_CAP Top transparent view 图 6.2.1-1 NuMicro M051 系 列 QFN33 引 脚 图 - 14 - 版 本 V1.01
5.2 LQFP 48 pin RXD, RTS0, AD3, P0.3 TXD, CTS0, AD2, P0.2 RXD1, RTS1, AD1, P0.1 TXD1, CTS1, AD0, P0.0 VDD AVDD nwrl, T2,AIN0,P1.0 nwrh, T3,AIN1,P1.1 RXD1,AIN2, P1.2 TXD1,AIN3,P1.3 CPN0, SPISS0,AIN4,P1.4 PWM2, P4.2 37 38 39 40 41 42 43 44 45 46 47 48 CPP0, MOSI_0, AIN5, P1.5 1 36 P4.1, PWM1, T3EX MISO_0, AIN6, P1.6 2 35 P0.4, AD4, SPISS1 SPICLK0, AIN7, P1.7 3 34 P0.5, AD5, MOSI_1 RST 4 33 P0.6, AD6, MISO_1 CPN1, RXD, P3.0 5 32 P0.7, AD7, SPICLK1 AV SS CPP1, TXD, P3.1 6 7 48-pin LQFP 31 30 P4.7, ICE_DAT P4.6, ICE_CLK T0EX, STADC, INT0, P3.2 8 29 P4.5, ALE T1EX, MCLK, INT1, P3.3 9 28 P4.4, /CS SDA, T0, P3.4 10 27 P2.7, AD15, PWM7 SCL, T1, P3.5 11 26 P2.6, AD14, PWM6, CPO1 PWM3, P4.3 12 25 P2.5, AD13, PWM5 24 23 22 21 20 19 18 17 16 15 14 13 P4.0, PWM0, T2EX P2.4, AD12, PWM4 P2.3, AD11, PWM3 P2.2, AD10, PWM2 P2.1, AD9, PWM1 P2.0, AD8, PWM0 LDO_CAP VSS XTAL1 XTAL2 P3.7, RD P3.6, WR, CKO, CPO0 图 6.2.1-1 NuMicro M051 系 列 LQFP-48 引 脚 图 文 件 更 新 日 期 :: 4 月 10 日, 2012-15 - 版 本 V1.01
5.3 管 脚 描 述 管 脚 号 复 用 功 能 符 号 QFN33 LQFP48 1 2 3 [1] 类 型 描 述 11 16 XTAL1 I (ST) 晶 振 脚 1: 内 部 反 向 放 大 器 输 入 管 脚 当 FOSC[1:0] (CONFIG3[1:0]) 都 为 1( 默 认 值 ) 时, 系 统 时 钟 由 外 部 高 速 晶 振 或 谐 振 器 输 入 10 15 XTAL2 O 晶 振 脚 2: 内 部 反 向 放 大 器 输 出 管 脚 此 管 脚 输 出 晶 振 脚 1 的 反 向 信 号 27 41 VDD P 电 源 输 入 脚 : 提 供 数 字 电 源 V DD 12 33 17 VSS P 地 : 数 字 电 源 地 28 42 AVDD P 模 拟 电 源 输 入 脚 : 提 供 模 拟 电 源 AV DD 4 6 AVSS P 地 : 模 拟 电 源 地 13 18 LDO_C AP P LDO: LDO 输 出 管 脚 注 : 必 须 外 接 1uF 电 容 2 4 /RST I (ST) 复 位 脚 : /RST 管 脚 为 施 密 特 触 发 输 入 管 脚, 用 于 芯 片 复 位 当 该 管 脚 上 接 入 低 电 位, 并 保 持 768 个 内 部 22 MHz RC 高 速 晶 振 时 钟 周 期 后, 芯 片 复 位 /RST 管 脚 具 有 上 拉 电 阻, 对 该 管 脚 通 过 外 部 电 容 接 地, 就 可 以 完 成 上 电 复 位 26 40 P0.0 CTS1 AD0 25 39 P0.1 RTS1 AD1 NC 38 P0.2 CTS0 AD2 NC 37 P0.3 RTS0 AD3 TXD1 [2] D, I/O RXD1 [2] D, I/O TXD [2] D, I/O RXD [2] D, I/O 端 口 0: 端 口 0 是 8 位 的, 具 有 四 种 输 出 模 式,2 种 输 入 模 式 的 管 脚 并 与 下 列 功 能 复 用, 包 括 CTS1, RTS1, CTS0, RTS0, TXD1, RXD1, TXD, RXD, SPISS1, MOSI_1, MISO_1, 及 SPCLK1 当 外 部 总 线 接 口 (EBI) 被 使 能 时,P0 可 复 用 为 AD[7:0] SPISS1, MOSI_1, MISO_1, 和 SPICLK1 引 脚 用 于 SPI 功 能 - 16 - 版 本 V1.01
管 脚 号 复 用 功 能 符 号 QFN33 LQFP48 1 2 3 [1] 类 型 描 述 24 35 P0.4 SPISS1 AD4 23 34 P0.5 MOSI_1 AD5 22 33 P0.6 MISO_1 AD6 D, I/O D, I/O D, I/O CTS0/1: UART0/1 清 除 发 送 输 入 引 脚 RTS0/1: UART0/1 请 求 发 送 输 出 引 脚 RXD/TXD : 用 于 UART0 功 能 RXD1/TXD1 : 用 于 UART1 功 能. 21 32 P0.7 SPISCLK 1 AD7 D, I/O 29 43 P1.0 T2 AIN0 WRL I/O 端 口 1: 端 口 1 是 8 位 的, 具 有 四 种 输 出 模 式,2 种 输 入 模 式 的 管 脚 并 与 下 列 功 能 复 用, 包 括 T2, T3, RXD1, TXD1, NC 44 P1.1 T3 AIN1 WRH I/O WRL, WRH, SPISS0, MOSI_0, MISO_0, 及 SPICLK0. 30 45 P1.2 RXD1 AIN2 I/O 31 46 P1.3 TXD1 AIN3 I/O 32 47 P1.4 SPISS0 AIN4 CPN0 I/O 1 1 P1.5 MOSI_0 AIN5 CPP0 I/O NC 2 P1.6 MISO_0 AIN6 I/O NC 3 P1.7 SPICLK0 AIN7 I/O T2:Timer2 的 外 部 事 件 计 数 器 输 入 管 脚 T3:Timer3 的 外 部 事 件 计 数 器 输 入 管 脚 SPISS0, MOSI_0, MISO_0, 和 SPICLK0 引 脚 用 于 SPI 功 能 AIN0~AIN7: 用 于 12 位 ADC 的 模 拟 信 号 输 入 脚 RXD1/TXD1: 供 UART1 使 用 WRL / WRH :EBI 模 式 下,16-bit 数 据 宽 度 时, 用 于 输 出 低 / 高 字 节 写 使 能 信 号. CPN0/CPP0 : 用 于 比 较 器 0 的 正 负 端 输 入. NC 19 P2.0 PWM0 AD8 NC 20 P2.1 PWM1 AD9 14 21 P2.2 PWM2 AD10 15 22 P2.3 PWM3 AD11 D, I/O D, I/O D, I/O D, I/O 端 口 2: 端 口 2 是 8 位 的, 具 有 4 种 输 出 模 式,2 种 输 入 模 式 的 管 脚 并 与 下 列 功 能 复 用 当 外 部 总 线 接 口 (EBI) 被 使 能 时,P2 可 复 用 为 AD[15:8] PWM0~PWM7 用 于 PWM 输 出 功 能 CPO1: 比 较 器 1 的 输 出 引 脚 16 23 P2.4 PWM4 AD12 D, I/O 文 件 更 新 日 期 :: 4 月 10 日, 2012-17 - 版 本 V1.01
管 脚 号 复 用 功 能 符 号 QFN33 LQFP48 1 2 3 [1] 类 型 描 述 17 25 P2.5 PWM5 AD13 D, I/O 18 26 P2.6 PWM6 AD14 CPO1 D, I/O NC 27 P2.7 PWM7 AD15 D, I/O 3 5 6 5 7 8 P3.0 P3.1 P3.2 RXD TXD INT 0 STADC CPN1 CPP1 T0EX I/O I/O I/O 端 口 3: 端 口 3 是 8 位 的, 具 有 4 种 输 出 模 式,2 种 输 入 模 式 的 管 脚 并 与 下 列 功 能 复 用 包 括 RXD,TXD, INT 0, INT 1,T0,T1, WR, RD,STADC, MCLK,SDA,SCL,CKO,CPN1,CPP1,T0EX, T1EX 及 CPO0 NC 9 P3.3 INT 1 MCLK T1EX I/O T0:Timer0 的 外 部 事 件 计 数 器 输 入 管 脚 T1:Timer1 的 外 部 事 件 计 数 器 输 入 管 脚 7 10 P3.4 T0 SDA I/O 8 11 P3.5 T1 SCL I/O 9 13 P3.6 WR CKO CPO0 I/O RXD/TXD: 供 UART0 使 用 SDA/SCK : 供 I2C 功 能 使 用 MCLK:EBI 时 钟 输 出 脚 CKO:HCLK 时 钟 输 出 STADC:ADC 外 部 触 发 信 号 脚 NC 14 P3.7 RD I/O CPN1/CPP1: 比 较 器 1 的 正 / 负 端 输 入 引 脚. CPO0: 比 较 器 0 的 输 出 引 脚 T0EX/T1EX :Timer0/1 的 外 部 捕 获 / 复 位 功 能 输 入 引 脚. NC 24 P4.0 PWM0 T2EX I/O 端 口 4: 端 口 4 是 8 位 的, 具 有 4 种 输 出 模 式,2 种 输 入 模 式 的 管 脚 并 与 下 列 功 能 复 用 包 括 /CS, ALE, NC 36 P4.1 PWM1 T3EX I/O ICE_CLK 及 ICE_DAT NC 48 P4.2 PWM2 I/O NC 12 P4.3 PWM3 I/O NC 28 P4.4 /CS I/O NC 29 P4.5 ALE I/O /CS EBI 的 片 选 信 号 脚 ALE ( 地 址 锁 存 使 能 脚 ) : 用 于 使 能 地 址 锁 存, 在 端 口 0 和 端 口 2 上 把 地 址 从 数 据 中 分 离 出 来 ICE_CLK/ICE_DAT: 用 于 JTAG 仿 真 当 EBI 使 能,P4.0-P4.3 可 用 作 PWM0-3 T2EX/T3EX:Timer2/3 的 外 部 捕 获 / 复 位 功 能 输 入 引 脚. 19 30 P4.6 ICE_CLK I/O - 18 - 版 本 V1.01
管 脚 号 复 用 功 能 符 号 QFN33 LQFP48 1 2 3 [1] 类 型 描 述 20 31 P4.7 ICE_DAT I/O 表 5.3-1 NuMicro M051 系 列 引 脚 描 述 [1] I/O 类 型 描 述 I: 输 入,O: 输 出,I/O: 准 双 向,D: 开 漏, P: 电 源 管 脚,ST:Schmitt 触 发 器 [2] 引 脚 特 性 由 软 件 设 定, 但 是 某 一 时 刻 只 有 一 个 功 能 可 以 被 选 择. 文 件 更 新 日 期 :: 4 月 10 日, 2012-19 - 版 本 V1.01
6 功 能 描 述 6.1 ARM Cortex -M0 内 核 Cortex -M0 处 理 器 是 32 位 多 级 可 配 置 的 RISC 处 理 器 它 有 AMBA AHB-Lite 接 口 和 嵌 套 向 量 中 断 控 制 器 (NVIC), 具 有 可 选 的 硬 件 调 试 功 能, 可 以 执 行 Thumb 指 令, 并 与 其 它 Cortex-M 系 列 兼 容 该 系 列 处 理 器 支 持 两 种 操 作 模 式 -Thread 模 式 和 Handler 模 式 当 有 异 常 发 生 时, 处 理 器 进 入 Handler 模 式 异 常 返 回 只 能 在 Handler 模 式 下 发 生 当 复 位 时, 处 理 器 会 进 入 Thread 模 式, 处 理 器 也 可 在 异 常 返 回 时 进 入 到 Thread 模 式 图 6.2.1-1 显 示 了 处 理 器 内 核 的 各 个 功 能 模 块. Cortex-M0 components Cortex-M0 processor Debug Interrupts Nested Vectored Interrupt Controller (NVIC) Cortex-M0 Processor Core Breakpoint and Watchpoint Unit Wakeup Interrupt Controller (WIC) Bus matrix Debugger interface Debug Access Port (DAP) AHB-Lite interface Serial Wire or JTAG debug port 图 6.2.1-1 功 能 框 图 设 备 提 供 : 低 门 数 处 理 器 特 性 : ARMv6-M Thumb 指 令 集 Thumb-2 技 术 ARMv6-M 兼 容,24-bit SysTick 定 时 器 32-bit 硬 件 乘 法 器 系 统 接 口 支 持 小 端 (little-endian) 数 据 访 问 具 有 确 定 性, 固 定 延 迟 的 中 断 处 理 能 力 可 以 丢 弃 和 重 新 开 始 多 次 加 载 / 存 储 和 多 周 期 乘 法 以 保 证 快 速 中 断 处 理 与 C 应 用 程 序 二 进 制 接 口 兼 容 的 异 常 模 式 (C-ABI) ARMv6-M(C-ABI) 兼 容 异 常 模 式 允 许 用 户 使 用 纯 C 函 数 实 现 中 断 处 理 使 用 等 待 中 断 (WFI), 等 待 事 件 (WFE) 指 令, 或 者 从 中 断 返 回 时 的 sleep-on-exit 特 性 可 以 进 入 低 功 耗 的 休 眠 模 式 - 20 - 版 本 V1.01
NVIC 特 征 : 32 个 外 部 中 断 输 入, 每 个 中 断 具 有 4 级 优 先 级 不 可 屏 蔽 中 断 输 入 (NMI) 支 持 电 平 和 脉 冲 触 发 中 断 中 断 唤 醒 控 制 器 (WIC), 支 持 极 低 功 耗 休 眠 模 式 调 试 四 个 硬 件 断 点 两 个 观 察 点 用 于 非 侵 入 式 代 码 分 析 的 程 序 计 数 采 样 寄 存 器 (PCSR) 单 步 和 向 量 捕 获 能 力 总 线 接 口 : 单 一 32 位 的 AMBA-3 AHB-Lite 系 统 接 口, 为 所 有 的 系 统 外 设 和 存 储 器 提 供 方 便 的 集 成 支 持 DAP(Debug Access Port) 的 单 一 32 位 的 从 机 端 口 文 件 更 新 日 期 :: 4 月 10 日, 2012-21 - 版 本 V1.01
6.2 系 统 管 理 器 6.2.1 概 述 系 统 管 理 器 包 括 如 下 功 能 系 统 复 位 系 统 存 储 器 映 射 用 于 产 品 ID, 芯 片 复 位 及 片 上 模 块 复 位, 多 功 能 管 脚 控 制 的 系 统 管 理 寄 存 器 系 统 定 时 器 (SysTick) 嵌 套 向 量 中 断 控 制 器 (NVIC) 系 统 控 制 寄 存 器 6.2.2 系 统 复 位 有 如 下 事 件 之 一 发 生 时, 系 统 复 位, 这 些 复 位 事 件 标 志 可 以 由 寄 存 器 RSTRC 读 出. 上 电 复 位 (POR) 复 位 脚 (/RESET) 上 有 低 电 平 看 门 狗 定 时 溢 出 复 位 (WDT) 低 电 压 复 位 (LVR) 欠 压 检 测 复 位 (BOD) CPU 复 位 系 统 复 位 6.2.3 系 统 电 源 架 构 该 器 件 的 电 源 架 构 分 为 三 个 部 分 : 由 AVDD 和 AVSS 提 供 的 模 拟 电 源, 为 模 拟 部 分 提 供 工 作 电 压 由 VDD 与 VSS 提 供 的 数 字 电 源, 为 内 部 稳 压 器 提 供 电 压, 内 部 稳 压 器 向 数 字 操 作 和 I/O 管 脚 提 供 固 定 的 1.8V 电 压 内 部 电 压 稳 压 器 (LDO) 的 输 出, 需 要 在 相 应 管 脚 附 近 接 一 颗 电 容 图 6.2.3-1 示 出 了 该 设 备 的 电 源 架 构 : - 22 - 版 本 V1.01
NuMicro-M051 Power Distribution AVDD AVSS 12-bit SAR-ADC Low Voltage Reset Brown Out Detector FLASH Digital Logic (Timer/UART/I2C/SPI ) IRC 22.1184MHz & 10KHz Osc. PLL POR25 POR50 5V to 2.5V LDO 2.5V IO cell LDO_CAP 10uF P0~P4 VSS VDD VSS 图 6.2.3-1 NuMicro M051 系 列 电 源 架 构 图 文 件 更 新 日 期 :: 4 月 10 日, 2012-23 - 版 本 V1.01
6.2.4 系 统 存 储 器 映 射 NuMicro M051 系 列 提 供 4G 字 节 的 寻 址 空 间 每 个 片 上 模 块 存 储 器 地 址 分 配 情 况 在 表 6.2-1 中 示 出 详 细 的 寄 存 器 地 址 分 配 和 编 程 将 在 后 续 的 各 个 片 上 外 设 描 述 章 节 被 描 述 NuMicro M051 系 列 仅 支 持 小 端 数 据 格 式 表 6.2-1 片 上 模 块 的 地 址 空 间 分 配 地 址 空 间 标 志 模 块 Flash & SRAM 内 存 空 间 0x0000_0000 0x0000_FFFF FLASH_BA FLASH 内 存 空 间 (64KB) 0x2000_0000 0x2000_0FFF SRAM_BA SRAM 内 存 空 间 (4KB) EBI 空 间 (0x6000_0000 ~ 0x6001_FFFF) 0x6000_0000 0x6001_FFFF EBI_BA EBI 空 间 AHB 模 块 空 间 (0x5000_0000 0x501F_FFFF) 0x5000_0000 0x5000_01FF GCR_BA 系 统 全 局 控 制 寄 存 器 0x5000_0200 0x5000_02FF CLK_BA 时 钟 控 制 寄 存 器 0x5000_0300 0x5000_03FF INT_BA 多 路 中 断 控 制 寄 存 器 0x5000_4000 0x5000_7FFF GPIO_BA GPIO (P0~P4) 控 制 寄 存 器 0x5000_C000 0x5000_FFFF FMC_BA Flash 存 储 器 控 制 寄 存 器 0x5001_0000 0x5001_3FFF EBI_CTL_BA EBI 控 制 寄 存 器 (128KB) APB 模 块 空 间 (0x4000_0000 ~ 0x400F_FFFF) 0x4000_4000 0x4000_7FFF WDT_BA 看 门 狗 控 制 寄 存 器 0x4001_0000 0x4001_3FFF TMR01_BA Timer0/Timer1 控 制 寄 存 器 0x4002_0000 0x4002_3FFF I2C_BA I2C 接 口 控 制 寄 存 器 0x4003_0000 0x4003_3FFF SPI0_BA 带 主 / 从 功 能 的 SPI0 控 制 寄 存 器 0x4003_4000 0x4003_7FFF SPI1_BA 带 主 / 从 功 能 的 SPI1 控 制 寄 存 器 0x4004_0000 0x4004_3FFF PWMA_BA PWM0/1/2/3 控 制 寄 存 器 0x4005_0000 0x4005_3FFF UART0_BA UART0 控 制 寄 存 器 0x400D_0000 0x400D_3FF ACMP_BA 模 拟 比 较 器 控 制 寄 存 器 - 24 - 版 本 V1.01
0x400E_0000 0x400E_FFFF ADC_BA 模 数 转 换 器 (ADC) 控 制 寄 存 器 0x4011_0000 0x4011_3FFF TMR23_BA Timer2/Timer3 控 制 寄 存 器 0x4014_0000 0x4014_3FFF PWMB_BA PWM4/5/6/7 控 制 寄 存 器 0x4015_0000 0x4015_3FFF UART1_BA UART1 控 制 寄 存 器 System Control Space (0xE000_E000 ~ 0xE000_EFFF) 0xE000_E010 0xE000_E0FF SCS_BA System 定 时 器 控 制 寄 存 器 0xE000_E100 0xE000_ECFF SCS_BA 外 部 中 断 控 制 器 控 制 寄 存 器 0xE000_ED00 0xE000_ED8F SCS_BA System 控 制 寄 存 器 表 6.2-2 片 上 模 块 的 地 址 空 间 分 配 文 件 更 新 日 期 :: 4 月 10 日, 2012-25 - 版 本 V1.01
6.2.5 系 统 存 储 器 映 射 表 M052/54/58/516 4 GB 0xFFFF_FFFF Reserved System Control Reserved EBI Reserved AHB Reserved APB System Control 0xE000_F000 System Timer Control 0xE000_E000 SCS_BA 0xE000_EFFF 0xE000_E000 0xE000_E00F 0x6002_0000 0x6001_FFFF 0x6000_0000 0x5FFF_FFFF 0x5020_0000 AHB peripherals 0x501F_FFFF EBI Control 0x5001_0000 EBI_CTL_BA 0x5000_0000 FMC 0x5000_C000 FLASH_BA 0x4FFF_FFFF GPIO Control 0x5000_4000 GPIO_BA Interrupt Multiplexer Control 0x5000_0300 INT_BA Clock Control 0x5000_0200 CLK_BA 0x4020_0000 System Global Control 0x5000_0000 GCR_BA 0x401F_FFFF 1 GB 0x4000_0000 0x3FFF_FFFF APB peripherals Reserved UART1 Control 0x4015_0000 UART1_BA 0x2000_1000 PWM4/5/6/7 Control 0x4014_0000 PWMB_BA 0x2000_0FFF Timer2/Timer3 Control 0x4011_0000 TMR23_BA ADC Control 0x400E_0000 ADC_BA 4 KB SRAM (M052/M054/M058/M0516) COMP control 0x400D_0000 ACMP_BA UART0 Control 0x4005_0000 UART0_BA 0.5 GB 0x2000_0000 PWM0/1/2/3 Control 0x4004_0000 PWMA_BA Reserved 0x1FFF_FFFF SPI1 Control 0x4003_4000 SPI1_BA SPI0 Control 0x4003_0000 SPI0_BA I2C Control 0x4002_0000 I2C_BA 0x0001_0000 Timer0/Timer1 Control 0x4001_0000 TMR01_BA 64 KB on-chip Flash (M0516) 0x0000_FFFF WDT Control 0x4000_4000 WDT_BA 32 KB on-chip Flash (M058) 0x0000_7FFF 16 KB on-chip Flash (M054) 0x0000_3FFF 0x0000_1FFF 8 KB on-chip Flash (M052) 0 GB 0x0000_0000-26 - 版 本 V1.01
6.2.6 系 统 定 时 器 (SysTick) Cortex-M0 包 含 一 个 集 成 的 系 统 定 时 器, SysTick. SysTick 提 供 一 种 简 单,24 位 写 清 零, 下 数 计 数, 计 数 至 0 后 自 动 重 装 载 的 计 数 器, 有 一 个 灵 活 的 控 制 机 制 计 数 器 可 作 为 实 时 操 作 系 统 的 节 拍 定 时 器 或 者 一 个 简 单 的 计 数 器 使 能 后, 系 统 定 时 器 从 SysTick 当 前 值 寄 存 器 (SYST_CVR) 的 值 向 下 计 数 到 0, 并 在 下 一 个 时 钟 边 沿, 重 新 加 载 SysTick 重 装 载 值 寄 存 器 (SYST_RVR) 的 值 到 SysTick 当 前 值 寄 存 器 (SYST_CVR), 然 后 随 接 下 来 的 时 钟 递 减 当 计 数 器 减 到 0 时, 标 志 位 COUNTFLAG 置 位, 读 系 统 定 时 器 的 控 制 与 状 态 寄 存 器 (SYST_CSR) 将 清 零 标 志 位 COUNTFLAG 复 位 后,SYST_CVR 的 值 未 知 使 能 前, 软 件 应 该 向 寄 存 器 写 入 0 这 样 确 保 定 时 器 在 使 能 后 以 SYST_RVR 中 的 值 计 数, 而 非 任 意 值 若 SYST_RVR 是 0, 在 重 新 加 载 后, 定 时 器 将 保 持 当 前 值 0, 这 种 机 制 可 以 用 来 在 不 使 用 系 统 定 时 器 的 使 能 位 的 情 形 下 禁 用 系 统 定 时 器 详 情 请 参 考 ARM Cortex -M0 Technical Reference Manual 与 ARM v6-m Architecture Reference Manual. 文 件 更 新 日 期 :: 4 月 10 日, 2012-27 - 版 本 V1.01
6.2.7 嵌 套 向 量 中 断 控 制 器 (NVIC) Cortex-M0 提 供 中 断 控 制 器, 作 为 异 常 模 式 的 组 成 部 分, 称 之 为 嵌 套 向 量 中 断 控 制 器 (NVIC) 它 与 处 理 器 内 核 紧 密 联 系, 并 具 有 以 下 特 性 : 支 持 嵌 套 和 向 量 中 断 自 动 保 存 和 恢 复 上 下 文 可 动 态 改 变 优 先 级 简 化 的 精 确 的 中 断 延 迟 NVIC 对 所 有 支 持 的 异 常 按 优 先 级 排 序 并 处 理, 所 有 异 常 在 处 理 模 式 处 理. NVIC 结 构 支 持 具 有 四 级 优 先 级 的 32 个 (IRQ[31:0]) 离 散 中 断 所 有 的 中 断 和 大 多 数 系 统 异 常 可 以 配 置 为 不 同 优 先 级 当 中 断 发 生 时,NVIC 将 比 较 新 中 断 与 当 前 中 断 的 优 先 级, 如 果 新 中 断 优 先 级 高 于 当 前 中 断, 则 新 中 断 将 代 替 当 前 中 断 被 处 理 当 任 何 中 断 被 响 应 时, 中 断 服 务 程 序 ISR 的 起 始 地 址 可 从 内 存 的 向 量 表 中 取 得 不 需 要 确 定 哪 个 中 断 被 响 应, 也 不 要 软 件 分 配 相 关 中 断 服 务 程 序 (ISR) 的 起 始 地 址 当 起 始 地 址 取 得 时,NVIC 将 自 动 保 存 处 理 状 态, 包 括 以 下 寄 存 器 PC, PSR, LR, R0~R3, R12 的 值 到 栈 中 在 ISR 结 束 时, NVIC 将 从 栈 中 恢 复 相 关 寄 存 器 的 值, 恢 复 正 常 操 作, 因 此 处 理 器 将 花 费 更 少 的 确 定 的 时 间 去 处 理 中 断 请 求 NVIC 支 持 末 尾 连 锁 Tail Chaining, 有 效 处 理 背 对 背 中 断 back-to-back interrupts, 即 无 需 保 存 和 恢 复 当 前 状 态 从 而 减 少 从 当 前 ISR 结 束 切 换 到 挂 起 的 ISR 的 延 迟 时 间 NVIC 还 支 持 晚 到 Late Arrival, 改 善 同 时 发 生 的 ISR 的 效 率 当 较 高 优 先 级 中 断 请 求 发 生 在 当 前 ISR 开 始 执 行 之 前 ( 保 存 处 理 器 状 态 和 获 取 起 始 地 址 阶 段 ),NVIC 将 立 即 选 择 处 理 更 高 优 先 级 的 中 断, 从 而 提 高 了 实 时 性 详 情 请 参 考 ARM Cortex -M0 Technical Reference Manual 与 ARM v6-m Architecture Reference Manual. - 28 - 版 本 V1.01
6.2.7.1 异 常 模 式 和 系 统 中 断 映 射 表 6.2.2 列 出 了 NuMicro M051 系 列 支 持 的 异 常 模 式 软 件 可 以 对 其 中 一 些 异 常 以 及 所 有 中 断 设 置 4 级 优 先 级 最 高 用 户 可 配 置 优 先 级 记 为 0, 最 低 优 先 级 记 为 3, 所 有 用 户 可 配 置 的 优 先 级 的 默 认 值 为 0 注 意 : 优 先 级 为 0 在 整 个 系 统 中 为 第 4 优 先 级, 排 在 Reset, NMI 与 Hard Fault 之 后 异 常 号 向 量 地 址 中 断 号 (Bit in Interrupt Registers) 中 断 名 源 IP 中 断 描 述 掉 电 唤 醒 1-15 0x00-0x3C - - - 系 统 异 常 16 0x40 0 BOD_OUT Brown- Out 欠 压 检 测 中 断 Yes 17 0x44 1 WDT_INT WDT 看 门 狗 定 时 器 中 断 Yes 18 0x48 2 EINT0 GPIO P3.2 脚 上 的 外 部 信 号 中 断 Yes 19 0x4C 3 EINT1 GPIO P3.3 脚 上 的 外 部 信 号 中 断 Yes 20 0x50 4 GP01_INT GPIO P0[7:0] / P1[7:0] 外 部 信 号 中 断 Yes 21 0x54 5 GP234_INT GPIO P2[7:0]/P3[7:0]/P4[7:0] 外 部 信 号 中 断, 除 P32 和 P33 Yes 22 0x58 6 PWMA_INT PWM0~3 PWM0, PWM1, PWM2 和 PWM3 中 断 No 23 0x5C 7 PWMB_INT PWM4~7 PWM4, PWM5, PWM6 和 PWM7 中 断 No 24 0x60 8 TMR0_INT TMR0 Timer 0 中 断 No 25 0x64 9 TMR1_INT TMR1 Timer 1 中 断 No 26 0x68 10 TMR2_INT TMR2 Timer 2 中 断 No 27 0x6C 11 TMR3_INT TMR3 Timer 3 中 断 No 28 0x70 12 UART0_INT UART0 UART0 中 断 Yes 29 0x74 13 UART1_INT UART1 UART1 中 断 Yes 30 0x78 14 SPI0_INT SPI0 SPI0 中 断 No 31 0x7C 15 SPI1_INT SPI1 SPI1 中 断 No 32-33 0x80-0x84 16-17 - - - - 34 0x88 18 I2C_INT I2C I2C 中 断 No 35-40 0x8C- 0xAC 19-24 - - - - 41 0xA4 25 ACMP_INT ACMP 模 拟 比 较 器 0 和 模 拟 比 较 器 1 的 中 断 Yes 42-0xA8-26-27 文 件 更 新 日 期 :: 4 月 10 日, 2012-29 - 版 本 V1.01
43 0xAC 44 0xB0 28 PWRWU_INT CLKC 从 掉 电 状 态 唤 醒 的 时 钟 控 制 器 中 断 Yes 45 0xB4 29 ADC_INT ADC ADC 中 断 No 46-47 0xB8-0xBC 30-31 - - - 表 6.2-3 异 常 模 式 异 常 名 称 向 量 号 优 先 级 Reset 1-3 NMI 2-2 Hard Fault 3-1 保 留 4 ~ 10 保 留 SVCall 11 可 配 置 保 留 12 ~ 13 保 留 PendSV 14 可 配 置 SysTick 15 可 配 置 Interrupt (IRQ0 ~ IRQ31) 16 ~ 47 可 配 置 表 6.2-4 系 统 中 断 映 射 - 30 - 版 本 V1.01
6.2.7.2 向 量 表 当 任 何 中 断 被 响 应 时, 处 理 器 会 自 动 从 内 存 的 向 量 表 中 获 取 中 断 服 务 程 序 (ISR) 的 起 始 地 址 对 于 ARMv6-M, 向 量 表 的 基 地 址 固 定 在 0x00000000 向 量 表 包 括 复 位 后 栈 指 针 的 初 始 值, 所 有 异 常 处 理 函 数 的 入 口 地 址 在 上 一 页 定 义 的 向 量 号 定 义 向 量 表 中 与 上 一 部 分 说 明 的 异 常 处 理 函 数 入 口 相 关 的 入 口 顺 序 向 量 表 字 偏 移 量 描 述 0 SP_main - 主 堆 栈 指 针 Vector Number 异 常 入 口 指 针, 用 向 量 号 表 示 6.2.7.3 操 作 描 述 表 6.2-5 向 量 表 格 式 通 过 写 相 应 中 断 使 能 设 置 寄 存 器 或 清 使 能 寄 存 器 位 域, 可 以 使 能 NVIC 中 断 或 禁 用 NVIC 中 断, 这 些 寄 存 器 通 过 写 1 使 能 和 写 1 清 零, 读 取 这 两 种 寄 存 器 均 返 回 当 前 相 应 中 断 的 使 能 状 态 当 某 一 个 中 断 被 禁 用 时, 中 断 声 明 将 使 该 中 断 挂 起, 然 而, 该 中 断 不 会 被 激 活 如 果 某 一 个 中 断 在 被 禁 用 时 处 于 激 活 状 态, 该 中 断 就 保 持 在 激 活 状 态, 直 到 通 过 复 位 或 异 常 返 回 来 清 除 清 使 能 位 可 以 阻 止 相 关 中 断 被 再 次 激 活 NVIC 中 断 可 以 使 用 互 补 的 寄 存 器 对 来 挂 起 / 解 除 挂 起 以 使 能 / 禁 用 这 些 中 断, 这 些 寄 存 器 分 别 为 Set- Pending 寄 存 器 与 Clear-Pending 寄 存 器, 这 些 寄 存 器 使 用 写 1 使 能 和 写 1 清 楚 的 方 式, 读 取 这 两 种 寄 存 器 返 回 当 前 相 应 中 断 的 挂 起 状 态 Clear-Pending 寄 存 器 不 会 对 处 于 激 活 状 态 的 中 断 的 执 行 状 态 产 生 任 何 影 响 NVIC 中 断 通 过 更 新 32 位 寄 存 器 中 的 各 个 8 位 字 段 ( 每 个 寄 存 器 支 持 4 个 中 断 ) 来 分 配 中 断 的 优 先 级 与 NVIC 相 关 的 通 用 寄 存 器 都 可 以 从 内 存 系 统 控 制 空 间 的 一 块 区 域 访 问, 下 一 节 将 作 出 描 述. 文 件 更 新 日 期 :: 4 月 10 日, 2012-31 - 版 本 V1.01
6.3 时 钟 控 制 器 6.3.1 概 述 时 钟 控 制 器 为 整 个 芯 片 提 供 时 钟, 包 括 系 统 时 钟 和 所 有 外 设 时 钟 时 钟 控 制 器 还 利 用 独 立 的 时 钟 ON/OFF 控 制 时 钟 源 选 择 和 时 钟 分 频 器, 实 现 电 源 控 制 功 能 在 CPU 置 位 掉 电 使 能 位 (PWR_DOWN_EN) 且 Cortex-M0 执 行 WFI 指 令 之 后, 芯 片 会 进 入 掉 电 模 式, 在 那 之 后, 芯 片 等 待 唤 醒 中 断 源 被 触 发 以 离 开 掉 电 模 式 在 掉 电 模 式 下, 时 钟 控 制 器 关 闭 外 部 高 速 晶 振 和 内 部 22.1184MHz 高 速 振 荡 器, 以 降 低 整 个 系 统 的 功 耗 6.3.2 时 钟 发 生 器 方 块 图 时 钟 发 生 器 由 如 下 4 个 时 钟 源 组 成 : 一 个 外 部 4~24 MHz 高 速 晶 振 一 个 内 部 22.1184 MHz RC 高 速 振 荡 器 一 个 可 编 程 的 PLL FOUT(PLL 时 钟 源 可 以 选 择 外 部 4~24MHz 高 速 晶 振 和 内 部 22.1184MHz 高 速 振 荡 器 ) 一 个 内 部 10KHz 低 速 振 荡 器 - 32 - 版 本 V1.01
22.1184 MHz 4~12 MHz 10 khz 22.1184 MHz 4~24 MHz PLLCON[19] 1 0 22.1184 MHz HCLK 4~24 MHz Reserved 4~24 MHz 22.1184 MHz 10 khz PLLFOUT Reserved 4~24 MHz CLKSEL0[2:0] 1/2 1/2 1/2 CLKSEL0[5:3] PLLFOUT 111 011 010 001 000 111 011 010 001 000 1/(HCLK_N+1) 22.1184 MHz HCLK Reserved 4~24 MHz CLKSEL1[22:20] CLKSEL1[18:16] CLKSEL1[14:12] CLKSEL1[10:8] 22.1184 MHz HCLK Reserved 4~24 MHz 111 010 001 000 CPUCLK HCLK PCLK CPUCLK SYST_CSR[2] 11 10 01 00 22.1184 MHz 1 0 CPU EBI ACMP I2C SPI 0-1 TMR 0 TMR 1 TMR 2 TMR 3 FMC SysTick FDIV PWM 6-7 PWM 4-5 PWM 2-3 PWM 0-1 CLKSEL2[7:2] CLKSEL1[31:28] 10 khz BOD 11 HCLK 1/2048 10 WDT 22.1184 MHz HCLK PLLFOUT 11 10 01 Reserved 01 CLKSEL1[1:0] 1/(ADC_N+1) ADC 4~24 MHz 00 CLKSEL1[3:2] 22.1184 MHz 11 PLLFOUT 01 1/(UART_N+1) UART 0-2 4~24 MHz 00 CLKSEL1[25:24] 图 6.3.2-1 时 钟 发 生 器 方 块 图 文 件 更 新 日 期 :: 4 月 10 日, 2012-33 - 版 本 V1.01
6.3.3 系 统 时 钟 & SysTick 时 钟 系 统 时 钟 有 4 个 时 钟 源, 由 时 钟 发 生 器 模 块 产 生 使 用 寄 存 器 HCLK_S(CLKSEL0[2:0]) 可 以 切 换 不 同 的 时 钟, 系 统 时 钟 框 图 如 下 所 示 HCLK_S (CLKSEL0[2:0]) 22.1184 MHz 10 khz PLLFOUT Reserved Ext. Crystal 1xx 011 010 001 000 CPU in Power Down Mode 1/(HCLK_N+1) HCLK_N (CLKDIV[3:0]) CPUCLK HCLK PCLK CPU AHB APB 图 6.3.3-1 系 统 时 钟 框 图 在 Cortex-M0 核 中 的 SysTick 的 时 钟 源 可 以 使 用 CPU 时 钟 或 者 外 部 时 钟 (SYST_CSR[2]) 如 果 使 用 外 部 时 钟,SysTick 时 钟 (STCLK) 有 4 个 时 钟 源 时 钟 源 切 换 取 决 于 寄 存 器 STCLK_S(CLKSEL0[5:3] 的 设 置 SysTick 时 钟 框 图 在 图 6.3.3-2 示 出 STCLK_S (CLKSEL0[5:3]) 22.1184 MHz 1/2 1xx HCLK Ext. Crystal Ext. Crystal 1/2 1/2 011 010 000 STCLK 图 6.3.3-2SysTick 时 钟 控 制 框 图 - 34 - 版 本 V1.01
6.3.4 AHB 时 钟 源 选 择 HCLK EBI_EN (AHBCLK[3]) EBI (External Bus Interface) HCLK ISP_EN (AHBCLK[2]) ISP (In System Programmer) 图 6.3.4-1AHB 时 钟 源 HCLK 文 件 更 新 日 期 :: 4 月 10 日, 2012-35 - 版 本 V1.01
6.3.5 外 设 时 钟 源 选 择 不 同 的 外 设, 其 时 钟 有 不 同 的 时 钟 源 切 换 设 置 请 参 考 CLKSEL1 & APBCLK 寄 存 器 的 描 述 PCLK WDT_EN (APBCLK[0]) Watch Dog Timer TMR0_EN (APBCLK[2]) Timer0 TMR1_EN (APBCLK[3]) Timer1 TMR2_EN (APBCLK[4]) Timer2 TMR3_EN (APBCLK[5]) Timer3 FDIV_EN (APBCLK[6]) Frequency Divider I2C_EN (APBCLK1[8]) I2C SPI0_EN (APBCLK[12]) SPI0 SPI1_EN (APBCLK[13]) SPI1 UART0_EN (APBCLK[16]) UART0 UART1_EN (APBCLK[17]) UART1 PWM01_EN (APBCLK[20]) PWM01 PWM23_EN (APBCLK[21]) PWM23 PWM45_EN (APBCLK[22]) PWM45 PWM67_EN (APBCLK[23]) PWM67 ADC_EN (APBCLK[28]) ADC ACMP_EN (APBCLK[30]) ACMP 图 6.3.5-1 外 设 时 钟 源 选 择 PCLK - 36 - 版 本 V1.01
6.3.6 掉 电 模 式 ( 深 度 睡 眠 模 式 ) 时 钟 当 芯 片 进 入 掉 电 模 式 后, 大 部 分 时 钟 源 外 设 时 钟 和 系 统 时 钟 将 会 被 禁 用, 如 果 在 CPU 进 入 掉 电 模 式 之 前 没 有 关 闭 内 部 10K, 它 将 保 持 有 效, 一 些 选 择 10K 做 时 钟 源 的 外 设 仍 可 以 处 于 激 活 状 态 如 下 外 设 仍 然 可 以 保 持 激 活 : 外 设 时 钟 ( 当 这 些 IP 采 用 内 部 10KHz 低 速 振 荡 器 作 时 钟 源 时 ) 看 门 狗 时 钟 Timer 0/1/2/3 时 钟 PWM 时 钟 6.3.7 分 频 器 输 出 该 设 备 包 含 一 个 由 16 级 2 分 频 移 位 寄 存 器 组 成 的 分 频 器 其 中 哪 一 级 的 值 被 输 出 由 一 个 16 选 1 的 多 路 转 换 器 选 择, 并 被 映 射 到 P3.6 输 出 所 以 有 16 种 以 2 为 幂 的 时 钟 分 频 选 择, 频 率 从 Fin/2 1 到 Fin/2 17, 其 中 Fin 为 输 入 到 时 钟 分 频 器 的 时 钟 频 率 输 出 公 式 : F out = F in /2 (N+1), 其 中 F in 为 输 入 时 钟 频 率, F out 为 时 钟 分 频 输 出 频 率, N 为 FSEL(FRQDIV[3:0]) 中 的 4 位 值 当 写 1 到 DIVIDER_EN(FRQDIV[4]), 链 计 数 器 开 始 计 数, 当 写 0 到 DIVIDER_EN(FRQDIV[4]), 链 计 数 器 持 续 计 数 直 到 分 频 时 钟 达 到 低 状 态 并 停 留 在 低 状 态 FRQDIV_S (CLKSEL2[3:2]) 22.1184 MHz HCLK Reserved 4~24 MHz 11 10 01 00 FDIV_EN(APBCLK[6]) FRQDIV_CLK 图 6.3.7-1 分 频 器 的 时 钟 源 文 件 更 新 日 期 :: 4 月 10 日, 2012-37 - 版 本 V1.01
DIVIDER_EN (FRQDIV[4]) Enable divide-by-2 counter FRQDIV_CLK 16 chained divide-by-2 counter 1/2 1/2 2 1/2 3... 1/2 15 1/2 16 0000 0001 : : 1110 1111 16 to 1 MUX CLKO FSEL (FRQDIV[3:0]) 图 6.3.7-2 分 频 器 框 图 - 38 - 版 本 V1.01
6.4 通 用 I/O 6.4.1 概 述 这 款 MCU 有 40 个 通 用 I/O 引 脚, 并 和 某 些 功 能 复 用 引 脚 40 个 引 脚 分 配 在 P0, P1, P2, P3 和 P4 五 个 端 口 上, 每 个 端 口 最 多 8 个 引 脚 每 个 引 脚 都 是 独 立 的, 都 有 相 应 的 寄 存 器 来 控 制 引 脚 工 作 模 式 与 数 据 每 个 I/O 引 脚 上 的 I/O 类 型 可 由 软 件 独 立 地 配 置 为 输 入, 输 出, 开 漏 或 准 双 向 模 式 默 认 所 有 的 I/O 引 脚 处 于 准 双 向 模 式, 端 口 数 据 寄 存 器 Px_DOUT[7:0] 的 值 为 0x000_00FF 每 个 I/O 引 脚 配 有 一 个 非 常 弱 的 独 立 的 上 拉 电 阻,VDD 从 5.0V 到 2.5V 时, 内 部 弱 上 拉 电 阻 阻 值 大 约 为 110KΩ~300KΩ 6.4.1.1 输 入 模 式 说 明 设 置 Px_PMD(PMDn[1:0]) 为 00b,Px[n] 为 输 入 模 式,I/O 引 脚 为 三 态 ( 高 阻 态 ), 没 有 输 出 驱 动 能 力 Px_PIN 的 值 反 映 相 应 端 口 引 脚 的 状 态 6.4.1.2 输 出 模 式 说 明 设 置 Px_PMD(PMDn[1:0]) 为 2 b01,px[n] 为 输 出 模 式,I/O 引 脚 支 持 数 字 输 出 功 能, 有 拉 电 流 / 灌 电 流 能 力 Px_DOUT 相 应 位 的 值 被 送 到 相 应 引 脚 上 VDD P Port Pin Port Latch Data N Input Data 图 6.4.1-1 推 挽 输 出 文 件 更 新 日 期 :: 4 月 10 日, 2012-39 - 版 本 V1.01
6.4.1.3 开 漏 模 式 说 明 设 置 Px_PMD(PMDn[1:0]) 为 2 b10,px[n] 为 开 漏 模 式,I/O 支 持 数 字 输 出 功 能, 但 仅 有 灌 电 流 能 力, 为 了 把 I/O 引 脚 拉 到 高 电 平 状 态, 需 要 外 接 一 颗 上 拉 电 阻. 如 果 Px_DOUT 相 应 位 bit [n] 的 值 为 0, 引 脚 上 输 出 低 电 平. 如 果 Px_DOUT 相 应 位 bit [n] 的 值 为 1, 该 引 脚 输 出 为 高 电 平, 由 内 部 上 拉 电 阻 或 外 部 上 拉 电 阻 控 制 Port Pin Port Latch Data N Input Data 6.4.1.4 准 双 向 模 式 说 明 图 6.4.1-2 开 漏 输 出 设 置 Px_PMD(PMDn[1:0]) 为 2 b11,px[n] 引 脚 为 准 双 向 模 式,I/O 同 时 支 持 数 字 输 出 和 输 入 功 能, 但 拉 电 流 仅 达 数 百 ua. 要 实 现 数 字 输 入, 需 要 先 将 Px_DOUT 相 应 位 置 1 准 双 向 输 出 是 80C51 及 其 派 生 产 品 所 共 有 的 模 式 若 Px_DOUT 相 应 位 bit[n] 为 0, 引 脚 上 输 出 为 低 电 平. 若 Px_DOUT 相 应 位 bit[n] 为 1, 该 引 脚 将 核 对 引 脚 值. 若 引 脚 值 为 高, 没 有 任 何 动 作, 若 引 脚 值 为 低, 该 引 脚 置 为 强 高 2 个 时 钟 周 期, 然 后 禁 用 强 输 出 驱 动, 引 脚 状 态 由 内 部 上 拉 电 阻 控 制 注 : 准 双 向 模 式 的 拉 电 流 能 力 仅 有 200uA 到 30uA( 相 应 VDD 的 电 压 从 5.0V 到 2.5V) VDD 2 CPU Clock Delay P P Very P Strong Weak Weak Port Pin Port Latch Data N Input Data 图 6.4.1-3 准 双 端 I/O 模 式 - 40 - 版 本 V1.01
6.5 I2C 总 线 控 制 器 ( 主 机 / 从 机 ) 6.5.1 概 述 I2C 为 双 线, 双 向 串 行 总 线, 为 设 备 之 间 的 数 据 通 讯 提 供 了 简 单 有 效 的 方 法 标 准 I2C 是 多 主 机 总 线, 包 括 冲 突 检 测 和 仲 裁 机 制 以 防 止 在 两 个 或 多 个 主 机 试 图 同 时 控 制 总 线 时 发 生 数 据 冲 突 依 靠 SCL 时 钟 同 步, 数 据 在 主 机 与 从 机 间 在 SDA 数 据 线 上 一 字 节 一 字 节 的 传 输, 每 个 字 节 为 8 位 长 度, 一 个 SCL 时 钟 脉 冲 传 输 一 个 数 据 位, 数 据 由 最 高 位 MSB 首 先 传 输, 每 个 传 输 字 节 后 跟 随 一 个 应 答 位, 每 个 位 在 SCL 为 高 时 采 样 ; 因 此,SDA 线 只 有 在 SCL 为 低 时 才 可 以 改 变, 在 SCL 为 高 时 SDA 必 须 保 持 稳 定 当 SCL 为 高 时,SDA 线 上 的 跳 变 视 为 一 个 命 令 (START 或 STOP), 更 多 详 细 的 I2C 总 线 时 序 请 参 考 图 6.5-1 STOP START Repeated START STOP SDA tbuf tlow SCL tr tf thigh thd;sta thd;dat tsu;dat tsu;sta tsu;sto 图 6.5.1-1 I2C 总 线 时 序 该 设 备 的 片 上 I2C 提 供 符 合 I2C 总 线 标 准 模 式 规 范 的 串 行 接 口,I2C 端 口 自 动 处 理 字 节 传 输, 将 I2CON 的 ENS1 位 设 置 为 1, 可 以 使 能 该 端 口 I2C H/W 接 口 通 过 两 个 引 脚 连 接 到 I2C 总 线 :SDA ( 串 行 数 据 线 ) 与 SCL ( 串 行 时 钟 线 ) 当 这 两 个 引 脚 被 配 置 为 开 漏 模 式 时, 引 脚 SDA 与 SCL 用 于 I2C 操 作 需 要 上 拉 电 阻 在 作 为 I2C 端 口 使 用 时, 用 户 必 须 先 将 这 两 个 引 脚 设 置 为 I2C 功 能 6.5.2 特 征 I2C 总 线 通 过 两 根 线 (SDA 和 SCL) 在 连 接 在 总 线 上 的 设 备 间 传 输 数 据, 总 线 的 主 要 特 征 : 支 持 主 机 和 从 机 模 式 主 从 机 之 间 双 向 数 据 传 输 多 主 机 总 线 支 持 ( 无 中 心 主 机 ) 多 主 机 间 同 时 发 送 数 据 仲 裁, 总 线 上 串 行 数 据 不 会 被 损 坏 串 行 时 钟 同 步 使 得 不 同 比 特 率 的 器 件 可 以 通 过 一 条 串 行 总 线 传 输 数 据 串 行 时 钟 同 步 可 用 作 握 手 方 式 来 暂 停 和 恢 复 串 行 传 输 内 建 一 个 14 位 超 时 计 数 器, 当 I2C 总 线 挂 起 并 且 计 数 器 溢 出 时, 该 计 数 器 将 请 求 I2C 中 断 需 要 外 部 上 拉 用 于 高 电 平 输 出 可 编 程 的 时 钟 适 用 于 不 同 速 率 控 制 文 件 更 新 日 期 :: 4 月 10 日, 2012-41 - 版 本 V1.01
支 持 7 位 寻 址 模 式 I2C 总 线 控 制 器 支 持 多 地 址 识 别 (4 组 从 机 地 址 带 屏 蔽 选 项 ) - 42 - 版 本 V1.01
6.6 PWM 发 生 器 和 捕 捉 定 时 器 6.6.1 概 述 NuMicro M051 系 列 有 2 个 PWM 组, 共 有 4 组 PWM 发 生 器, 可 配 置 成 8 个 独 立 的 PWM 输 出, PWM0~PWM7, 或 者 4 个 互 补 的 PWM 对, (PWM0, PWM1), (PWM2, PWM3), (PWM4, PWM5) 和 (PWM6, PWM7), 带 4 个 可 编 程 的 死 区 发 生 器. 每 组 PWM 发 生 器 带 有 8 位 预 分 频 器, 一 个 时 钟 分 频 器 提 供 5 种 分 频 (1, 1/2, 1/4, 1/8, 1/16), 两 个 PWM 定 时 器 包 括 2 个 时 钟 选 择 器, 两 个 16 位 PWM 向 下 计 数 计 数 器 用 于 PWM 周 期 控 制, 两 个 16 位 比 较 器 用 于 PWM 占 空 比 控 制 以 及 一 个 死 区 发 生 器 4 组 PWM 发 生 器 提 供 8 个 独 立 的 PWM 中 断 标 志, 这 些 中 断 标 志 当 相 应 的 PWM 周 期 向 下 计 数 器 达 到 零 时 由 硬 件 置 位 每 个 PWM 中 断 源 和 它 相 应 的 中 断 使 能 位 可 以 引 起 CPU 请 求 PWM 中 断 PWM 发 生 器 可 以 配 置 为 单 触 发 模 式 产 生 仅 仅 一 个 PWM 周 期 或 自 动 重 载 模 式 连 续 输 出 PWM 波 形 当 PCR.DZEN01 置 位, PWM0 与 PWM1 执 行 互 补 的 PWM 对 功 能, 这 一 对 PWM 的 时 序, 周 期, 占 空 比 和 死 区 时 间 由 PWM0 定 时 器 和 死 区 发 生 器 0 决 定 同 样,PWM 互 补 对 (PWM2, PWM3),(PWM4, PWM5) 与 (PWM6, PWM7) 分 别 由 PWM2,PWM4 与 PWM6 定 时 器 和 死 区 发 生 器 2,4,6 控 制, 参 考 下 图 查 看 PWM 定 时 器 架 构 为 防 止 PWM 输 出 不 稳 定 波 形,16 位 向 下 计 数 器 和 16 位 比 较 器 采 用 双 缓 存 当 用 户 向 计 数 器 / 比 较 器 缓 冲 寄 存 器 内 写 入 值, 只 有 当 向 下 计 数 器 的 值 达 到 0 时, 被 更 新 的 值 才 会 被 装 载 到 16 位 计 数 器 / 比 较 器 该 双 缓 冲 特 性 避 免 PWM 输 出 波 形 上 产 生 毛 刺 当 16 位 向 下 计 数 器 达 到 0 时, 中 断 请 求 产 生 如 果 PWM 定 时 器 被 配 置 为 自 动 重 装 载 模 式, 当 向 下 计 数 器 达 到 0 时, 会 自 动 重 新 装 载 PWM 计 数 器 寄 存 器 (CNRx) 的 值, 并 开 始 递 减 计 数, 如 此 连 续 重 复 如 果 定 时 器 设 为 单 触 发 模 式, 当 向 下 计 数 器 达 到 0 时, 向 下 计 数 器 停 止 计 数, 并 产 生 一 个 中 断 请 求 PWM 计 数 器 比 较 器 的 值 用 于 高 电 平 脉 冲 宽 度 调 制, 当 向 下 计 数 器 的 值 与 比 较 寄 存 器 的 值 相 同 时, 计 数 器 控 制 逻 辑 反 转 输 出 为 高 电 平 PWM 定 时 器 可 复 用 为 数 字 输 入 捕 捉 功 能 如 果 捕 捉 功 能 使 能,PWM 的 输 出 引 脚 将 被 切 换 至 捕 捉 输 入 模 式 捕 捉 器 0 和 PWM0 使 用 同 一 个 定 时 器, 捕 捉 器 1 和 PWM1 使 用 另 一 组 定 时 器, 以 此 类 推 因 此 在 使 用 捕 捉 功 能 之 前, 用 户 必 须 预 先 配 置 PMW 定 时 器 捕 捉 功 能 使 能 后, 捕 捉 器 在 输 入 通 道 的 上 升 沿 将 PWM 计 数 器 值 锁 存 至 捕 捉 上 升 沿 锁 存 寄 存 器 (CRLR), 在 输 入 通 道 的 下 降 沿 将 PWM 计 数 器 值 锁 存 至 捕 捉 下 降 沿 锁 存 寄 存 器 (CFLR) 捕 捉 通 道 0 中 断 是 可 编 程 的, 通 过 设 定 CCR0.CRL_IE0[1] ( 上 升 沿 锁 存 中 断 使 能 ) 和 CCR0.CFL_IE0[2]] ( 下 降 沿 锁 存 中 断 使 能 ) 来 决 定 中 断 发 生 的 条 件 通 过 设 置 CCR0.CRL_IE1[17] 和 CCR0.CRL_IE1[18], 捕 捉 通 道 1 有 同 样 的 特 性 通 过 设 置 相 应 的 控 制 位, 每 组 的 通 道 0 到 通 道 3 有 同 样 的 特 性 对 于 每 一 组, 不 管 捕 捉 何 时 产 生 中 断 0/1/2/3,PWM 计 数 器 0/1/2/3 都 将 在 该 时 刻 重 载 最 大 的 捕 捉 频 率 受 捕 捉 中 断 延 迟 限 制 捕 捉 中 断 发 生 时, 软 件 至 少 要 执 行 三 个 步 骤 : 读 PIIRx 以 得 到 中 断 源, 读 PWM_CRLx/PWM_CFLx(x=0 到 3) 以 得 到 捕 捉 值, 写 1 清 PIIRx 如 果 中 断 延 迟 要 花 时 间 T0 完 成, 在 这 段 时 间 内 (T0), 捕 捉 信 号 一 定 不 能 翻 转 在 这 种 情 况 下, 最 大 的 捕 捉 频 率 将 是 1/T0 例 如 : HCLK = 50 MHz, PWM_CLK = 25 MHz, 中 断 延 迟 时 间 900 ns 因 此 最 大 的 捕 捉 频 率 将 是 1/900ns 1000 khz 文 件 更 新 日 期 :: 4 月 10 日, 2012-43 - 版 本 V1.01
6.6.2 特 征 6.6.2.1 PWM 功 能 特 性 : PWM 组 有 两 个 PWM 发 生 器 每 个 PWM 发 生 器 支 持 一 个 8 位 的 预 分 频 器, 一 个 时 钟 分 频 器, 两 个 PWM 定 时 器 ( 向 下 计 数 ), 一 个 死 区 发 生 器 和 两 路 PWM 输 出 最 高 16 位 分 辨 率 PWM 中 断 请 求 与 PWM 周 期 同 步 单 触 发 模 式 或 自 动 重 载 模 式 2 个 PWM 组 (PWMA/PWMB) 支 持 8 个 PWM 通 道 6.6.2.2 捕 捉 功 能 模 块 特 性 : 与 PWM 发 生 器 共 享 时 序 控 制 逻 辑 8 路 捕 捉 输 入 通 道 与 8 个 PWM 输 出 通 道 复 用 每 个 通 道 支 持 一 个 上 升 沿 锁 存 寄 存 器 (CRLR), 一 个 下 降 沿 锁 存 寄 存 器 (CFLR) 和 捕 捉 中 断 标 志 (CAPIFx) - 44 - 版 本 V1.01
6.7 串 行 外 设 接 口 (SPI) 控 制 器 6.7.1 概 述 串 行 外 围 设 备 接 口 (SPI) 是 一 个 工 作 于 全 双 工 模 式 下 的 同 步 串 行 数 据 通 讯 协 议 设 备 通 过 4 线 双 向 接 口 工 作 于 主 机 / 从 机 模 式 进 行 通 讯 NuMicro M051 系 列 包 括 最 多 2 组 SPI 控 制 器, 将 从 外 设 接 收 到 的 数 据 进 行 串 并 转 换, 或 将 要 发 送 到 外 设 的 数 据 进 行 并 串 转 换 每 组 SPI 控 制 器 都 可 被 设 置 成 主 机 ; 也 可 设 置 为 被 片 外 主 机 设 备 控 制 的 从 机 为 了 某 些 特 别 的 应 用, 控 制 器 支 持 可 变 串 行 时 钟 6.7.2 特 性 最 多 两 组 SPI 控 制 器 支 持 主 / 从 机 模 式 比 特 长 度 可 配 置, 一 个 传 输 字 最 多 可 达 32 比 特 ; 传 输 次 数 可 配 置, 一 次 最 多 可 传 输 2 笔, 所 以 一 次 数 据 传 输 的 最 大 比 特 长 度 是 64 比 特 支 持 burst 操 作 模 式, 在 一 次 传 输 过 程 中, 发 送 / 接 收 最 多 一 次 可 以 传 输 两 个 字 支 持 MSB 或 LSB 优 先 传 输 字 节 或 字 休 眠 模 式 主 机 模 式 下 支 持 两 种 可 编 程 的 串 行 时 钟 频 率 从 机 模 式 下 支 持 3 线 模 式, 没 有 从 设 备 片 选 SPI 时 钟 频 率 可 以 配 置 等 于 系 统 时 钟 频 率 文 件 更 新 日 期 :: 4 月 10 日, 2012-45 - 版 本 V1.01
6.8 定 时 器 控 制 器 6.8.1 概 述 定 时 器 控 制 器 包 括 4 组 32 位 的 定 时 器,TIMER0~TIMER3, 方 便 用 户 的 定 时 控 制 应 用 定 时 器 模 块 可 支 持 例 如 频 率 测 量, 计 数, 间 隔 时 间 测 量, 时 钟 产 生, 延 迟 时 间 等 功 能 定 时 器 可 在 计 时 溢 出 时 产 生 中 断 信 号, 也 可 在 计 数 过 程 中 提 供 计 数 的 当 前 值 6.8.2 特 征 4 组 32- 位 定 时 器, 带 24 位 向 上 定 时 器 和 一 个 8 位 的 预 分 频 计 数 器 每 个 定 时 器 都 有 独 立 的 时 钟 源 4 种 工 作 模 式 : 单 脉 冲 模 式 (one-shot), 周 期 模 式 (periodic), 反 转 输 出 模 式 (toggle) 和 连 续 计 数 (continuous counting) 模 式 操 作 模 式 超 时 周 期 = ( 定 时 器 时 钟 源 的 周 期 ) * (8-bit 预 分 频 + 1) * (24-bit TCMP) 最 大 计 数 周 期 = (1 / T MHz) * (2 8 ) * (2 24 ), T 是 定 时 器 时 钟 源 的 周 期 24 位 向 上 计 数 器 的 值, 通 过 TDR( 定 时 器 数 据 寄 存 器 ) 可 读 取 支 持 事 件 计 数 功 能, 可 以 数 外 部 输 入 信 号 的 事 件 个 数 支 持 输 入 捕 捉 功 能, 可 以 捕 捉 或 者 复 位 计 数 器 的 值 - 46 - 版 本 V1.01
6.9 看 门 狗 定 时 器 (WDT) 6.9.1 概 述 看 门 狗 定 时 器 用 于 在 软 件 运 行 至 未 知 状 态 时 执 行 系 统 复 位 功 能, 可 以 防 止 系 统 无 限 制 地 挂 机, 除 此 之 外, 看 门 狗 定 时 器 还 可 将 CPU 由 掉 电 模 式 唤 醒 看 门 狗 定 时 器 包 含 一 个 18 位 的 自 由 运 行 的 计 数 器, 可 编 程 其 定 时 溢 出 间 隔. 设 置 WTE(WDTCR[7]) 使 能 看 门 狗 定 时 器,WDT 计 数 器 开 始 向 上 计 数. 当 计 数 器 达 到 选 择 的 定 时 溢 出 间 隔, 如 果 看 门 狗 定 时 器 中 断 使 能 位 WTIE 置 位, 看 门 狗 定 时 器 中 断 标 志 WTIF 被 立 即 置 位, 并 请 求 WDT 中 断, 同 时, 跟 随 在 时 间 溢 出 事 件 之 后 有 一 个 指 定 延 时 (1024 * T WDT ), 用 户 必 须 在 该 延 时 时 间 结 束 前 设 置 WTR(WDTCR[0]) ( 看 门 狗 定 时 器 复 位 ) 为 高, 重 置 18 位 WDT 计 数 器, 防 止 CPU 复 位 WTR 在 WDT 计 数 重 置 后 自 动 由 硬 件 清 零 通 过 设 置 WTIS(WDTCR[10:8]) 可 选 择 8 个 带 有 指 定 延 时 的 定 时 溢 出 间 隔. 如 果 在 特 定 延 迟 时 间 终 止 后,WDT 计 数 没 有 被 清 零, 看 门 狗 定 时 器 将 置 位 看 门 狗 定 时 器 复 位 标 志 (WTRF) 并 使 CPU 复 位. 这 个 复 位 将 持 续 63 个 WDT 时 钟, 然 后 CPU 重 启, 并 从 复 位 向 量 (0x0000 0000) 开 始 执 行 程 序. 看 门 狗 复 位 后 WTRF 位 不 会 被 清 除 用 户 可 用 软 件 查 询 WTFR 来 识 别 复 位 源 WDT 还 提 供 唤 醒 功 能 当 芯 片 掉 电, 且 看 门 狗 唤 醒 使 能 位 (WDTR[4]) 置 位 时, 如 果 WDT 计 数 器 达 到 由 WTIS (WDTCR [10:8]) 定 义 的 时 间 间 隔 时, 芯 片 就 会 由 掉 电 状 态 唤 醒 第 一 个 例 子, 如 果 WTIS 被 设 置 为 000,CPU 从 掉 电 状 态 被 唤 醒 的 时 间 间 隔 是 2 4 * T WDT 当 掉 电 命 令 被 软 件 设 置,CPU 进 入 掉 电 状 态, 在 2 4 * T WDT 时 间 过 后,CPU 由 掉 电 状 态 唤 醒 第 二 个 例 子, 如 果 WTIS 被 设 置 为 111,CPU 从 掉 电 状 态 被 唤 醒 的 时 间 间 隔 是 2 18 * T WDT 当 掉 电 命 令 被 软 件 设 置,CPU 进 入 掉 电 状 态, 在 2 18 * T WDT 时 间 过 后,CPU 由 掉 电 状 态 唤 醒 注 意, 如 果 WTRE (WDTCR [1]) 被 置 位, 再 CPU 被 唤 醒 之 后, 软 件 应 当 尽 可 能 快 的 通 过 置 位 WTR(WDTCR [0]) 来 清 零 看 门 狗 定 时 器 计 数 器, 否 则, 如 果 在 从 CPU 唤 醒 到 软 件 清 零 看 门 狗 定 时 器 计 数 器 的 时 间 超 过 1024 * T WDT, 看 门 狗 定 时 器 计 数 器 没 有 通 过 置 位 WTR(WDTCR [0]) 被 清 零, 看 门 狗 定 时 器 将 复 位 CPU WTIS Timeout Interval Selection T TIS Interrupt Period T INT WTR Timeout Interval (WDT_CLK=10 khz) MIN. T WTR ~ MAX. T WTR 000 2 4 * T WDT 1024 * T WDT 1.6 ms ~ 104 ms 001 2 6 * T WDT 1024 * T WDT 6.4 ms ~ 108.8 ms 010 2 8 * T WDT 1024 * T WDT 25.6 ms ~ 128 ms 011 2 10 * T WDT 1024 * T WDT 102.4 ms ~ 204.8 ms 100 2 12 * T WDT 1024 * T WDT 409.6 ms ~ 512 ms 101 2 14 * T WDT 1024 * T WDT 1.6384 s ~ 1.7408 s 110 2 16 * T WDT 1024 * T WDT 6.5536 s ~ 6.656 s 111 2 18 * T WDT 1024 * T WDT 26.2144 s ~ 26.3168 s 表 6.9-1 看 门 狗 超 时 间 隔 选 择 文 件 更 新 日 期 :: 4 月 10 日, 2012-47 - 版 本 V1.01
T WDT INT T TIS T INT 1024 * T WDT RST Minimum T WTR Maximum T WTR T RST 63 * T WDT T WDT : Watchdog Engine Clock Time Period T TIS : Watchdog Timeout Interval Selection Period T INT : Watchdog Interrupt Period T RST : Watchdog Reset Period T WTR : Watchdog Timeout Interval Period 图 6.9.1-1 中 断 时 序 与 复 位 信 号 时 序 6.9.2 特 征 18- 位 自 由 运 行 的 计 数 器 以 防 止 CPU 在 延 迟 时 间 结 束 之 前 发 生 看 门 狗 定 时 器 复 位 超 时 间 隔 可 选 (2^4 ~ 2^18), 超 时 时 间 范 围 在 104 ms ~ 26.3168 s ( 如 果 WDT_CLK = 10 KHz). 复 位 周 期 = (1 / 10 khz) * 63, 如 果 WDT_CLK = 10 KHz. - 48 - 版 本 V1.01
6.10 UART 接 口 控 制 器 NuMicro M051 提 供 2 个 通 用 异 步 收 / 发 器 (UART) 通 道,UART0~1 支 持 普 通 速 度 UART, 并 支 持 流 控 制. 6.10.1 概 述 通 用 异 步 收 / 发 器 (UART) 对 从 外 设 收 到 的 数 据 执 行 串 到 并 的 转 换, 对 从 CPU 发 送 的 数 据 执 行 并 到 串 的 转 换 该 串 口 同 时 支 持 IrDA SIR 功 能 和 RS-485 模 式. 每 个 UART 通 道 有 5 种 类 型 的 中 断, 它 们 是, 发 送 FIFO 空 中 断 (Int_THRE), 接 收 阀 值 到 达 中 断 (Int_RDA), 线 状 态 中 断 ( 奇 偶 校 验 错 误 或 者 帧 错 误 或 者 break 中 断 ) (Int_RLS), 接 收 缓 冲 器 超 时 中 断 (Int_Tout), 调 制 解 调 器 / 唤 醒 状 态 中 断 (Int_Modem), 缓 冲 错 误 中 断 (INT_BUF_ERR) 和 LIN 接 收 到 break 域 中 断 (INT_LIN_RX_BREAK) UART0 的 中 断 号 为 12( 中 断 向 量 为 28),UART1 的 中 断 号 为 13( 中 断 向 量 29), 参 考 嵌 套 向 量 中 断 控 制 器. UART0~1 内 嵌 一 个 16 字 节 发 送 FIFO (TX_FIFO) 和 一 个 16 字 节 接 收 FIFO (RX_FIFO), 可 以 降 低 CPU 的 中 断 次 数 CPU 可 以 随 时 读 UART 的 状 态 返 回 的 状 态 信 息 包 括 正 在 被 UART 执 行 的 传 输 操 作 的 类 型 和 条 件, 在 接 收 数 据 时 还 可 能 发 生 3 个 错 误 ( 奇 偶 校 验 错 误 帧 错 误 break 中 断 ) 状 况 UART 包 括 一 个 可 编 程 的 波 特 率 发 生 器, 它 可 以 将 输 入 时 钟 分 频 来 得 到 收 发 器 需 要 的 时 钟. 波 特 率 公 式 是 Baud Rate = UART_CLK / M * [BRD + 2]. 其 中 M 和 BRD 在 波 特 率 分 频 寄 存 器 UA_BAUD 中 定 义. 表 6.10-1 列 出 了 不 同 条 件 下 波 特 率 方 程, 表 6.10-2 列 出 了 UART 波 特 率 设 置 表 Mode DIV_X_EN DIV_X_ONE Divider X BRD 波 特 率 公 式 0 0 0 B A UART_CLK / [16 * (A+2)] 1 1 0 B A UART_CLK / [(B+1) * (A+2)], B must >= 8 2 1 1 Don t care A UART_CLK / (A+2), A must >=3 表 6.10-1 UART 波 特 率 方 程 系 统 时 钟 = 22.1184 MHz 波 特 率 模 式 0 模 式 1 模 式 2 921600 x A=0,B=11 A=22 460800 A=1 230400 A=4 115200 A=10 57600 A=22 A=1,B=15 A=2,B=11 A=4,B=15 A=6,B=11 A=10,B=15 A=14,B=11 A=22,B=15 A=30,B=11 A=46 A=94 A=190 A=382 文 件 更 新 日 期 :: 4 月 10 日, 2012-49 - 版 本 V1.01
38400 A=34 19200 A=70 9600 A=142 4800 A=286 A=62,B=8 A=46,B=11 A=34,B=15 A=126,B=8 A=94,B=11 A=70,B=15 A=254,B=8 A=190,B=11 A=142,B=15 A=510,B=8 A=382,B=11 A=286,B=15 A=574 A=1150 A=2302 A=4606 表 6.10-2 UART 波 特 率 设 置 表 UART0 与 UART1 控 制 器 支 持 自 动 流 控 制 功 能, 它 使 用 2 种 低 电 平 信 号, /CTS (clear-to-send, 允 许 发 送 ) 和 /RTS (request-to-send, 请 求 发 送 ), 来 控 制 UART 和 外 部 驱 动 器 (ex: Modem) 之 间 的 数 据 流 传 递. 当 自 动 流 控 功 能 使 能 时,UART 被 禁 止 接 收 数 据 直 到 UART 向 外 发 出 /RTS 信 号. 当 Rx FIFO 中 字 节 数 量 和 RTS_TRI_LEV (UA_FCR [19:16]) 的 值 相 等 时, /RTS 信 号 变 成 无 效. 当 UART 控 制 器 从 外 部 驱 动 器 侦 测 到 /CTS 有 效 时,UART 向 外 发 送 数 据 如 果 /CTS 无 效, UART 将 不 向 外 发 送 数 据. UART 控 制 器 提 供 串 行 IrDA (SIR, 串 行 红 外 ) 功 能 ( 用 户 需 置 位 rda_en (UA_FUN_SEL[1:0]) 使 能 IrDA 功 能 ). SIR 规 范 定 义 短 程 红 外 异 步 串 行 传 输 模 式 为 1 bit 开 始 位, 8 bit 数 据 位, 和 1 bit 停 止 位. 最 大 数 据 速 率 为 115.2 Kbps ( 半 双 工 ). IrDA SIR 模 块 包 括 一 个 IrDA SIR 协 议 编 码 / 解 码 器. IrDA SIR 只 是 半 双 工 协 议. 因 此 不 能 同 时 发 送 和 接 收 数 据. IrDA SIR 物 理 层 规 定 在 发 送 和 接 收 之 间 至 少 要 有 10ms 传 输 延 时. 该 特 性 必 须 由 软 件 实 现. UART 控 制 器 的 另 一 功 能 是 支 持 RS-485 9 位 模 式, 由 RTS 控 制 方 向 或 通 过 软 件 编 程 GPIO (P0.3 对 应 于 RTS0 and P0.1 对 应 于 RTS 1) 执 行 该 功 能. RS-485 模 式 通 过 设 置 UA_FUN_SEL 寄 存 器 选 定 使 用 来 自 异 步 串 行 口 的 RTS 控 制 信 号 来 使 能 RS-485 驱 动 器, 执 行 RS-485 驱 动 器 控 制 在 RS-485 模 式 下,RX 与 TX 的 许 多 特 性 与 UART 相 同 - 50 - 版 本 V1.01
6.10.2 特 性 全 双 工, 异 步 通 信 独 立 的 接 收 / 发 送 16 字 节 (UART0/UART1) FIFO 数 据 装 载 区 支 持 硬 件 自 动 流 控 制 / 流 控 制 功 能 (CTS, RTS) 和 可 编 程 的 RTS 流 控 制 触 发 电 平 (UART0 与 UART1 支 持 ) 可 编 程 的 接 收 缓 冲 触 发 级 别 每 个 通 道 都 支 持 独 立 的 可 编 程 的 波 特 率 发 生 器 支 持 CTS 唤 醒 功 能 支 持 8 位 接 收 缓 冲 超 时 功 能 通 过 设 置 UA_TOR [DLY] 可 以 编 程 在 上 一 个 停 止 与 下 一 个 开 始 位 之 间 数 据 发 送 的 延 迟 时 间 支 持 break 错 误, 帧 错 误, 奇 偶 校 验 错 误 和 接 收 / 发 送 缓 冲 溢 出 检 测 功 能 完 全 可 编 程 的 串 行 接 口 特 性 可 编 程 的 数 据 位, 5, 6, 7, 8 位 可 编 程 的 奇 偶 校 验 位, 偶 校 验 奇 校 验 无 校 验 位 或 stick 校 验 位 发 生 和 检 测 可 编 程 停 止 位, 1, 1.5, 或 2 停 止 位 产 生 支 持 IrDA SIR 功 能 普 通 模 式 下 支 持 3/16 位 持 续 时 间 支 持 LIN 功 能 支 持 LIN 主 / 从 模 式 支 持 发 送 端 可 编 程 的 break 产 生 功 能 支 持 接 收 端 break 检 测 功 能 支 持 RS-485 模 式. 支 持 RS-485 9 位 模 式 支 持 硬 件 或 软 件 编 程 RTS 引 脚 控 制 收 发 器 的 传 输 方 向 文 件 更 新 日 期 :: 4 月 10 日, 2012-51 - 版 本 V1.01
6.11 模 拟 数 字 转 换 (ADC) 6.11.1 概 述 NuMicro M051 系 列 包 含 一 个 8 通 道 12 位 的 逐 次 逼 近 式 模 拟 数 字 转 换 器 (SAR A/D 转 换 器 ). A/D 转 换 器 支 持 四 种 工 作 模 式 : 单 次 转 换 模 式 突 发 转 换 模 式 单 周 期 扫 描 模 式 和 连 续 扫 描 模 式. A/D 转 换 可 以 通 过 软 件 和 外 部 STADC/P3.2 引 脚 启 动 6.11.2 特 征 模 拟 输 入 电 压 范 围 : 0~0~AVDD( 最 大 5.0V). 12 位 分 辨 率 和 10 位 精 度 保 证. 最 多 8 路 单 端 模 拟 输 入 通 道 或 4 路 差 分 模 拟 输 入 通 道. 最 大 ADC 时 钟 频 率 16MHz. 高 达 760k SPS 转 换 速 率. 四 种 操 作 模 式 - 单 次 转 换 模 式 :A/D 在 指 定 通 道 完 成 一 次 转 换. - 单 周 期 扫 描 模 式 :A/D 转 换 在 所 有 指 定 通 道 完 成 一 次 转 换 ( 从 低 序 号 通 道 到 高 序 号 通 道 ). - 连 续 扫 描 模 式 :A/D 转 换 器 连 续 执 行 单 周 期 扫 描 模 式 直 到 软 件 停 止 A/D 转 换. - 突 发 模 式 :A/D 转 换 在 指 定 单 个 通 道 连 续 进 行, 并 将 结 果 顺 序 地 存 入 FIFO. A/D 转 换 开 始 条 件 - 软 件 向 ADST 位 写 1 - 外 部 引 脚 STADC 触 发 每 个 通 道 的 转 换 结 果 存 储 在 相 应 数 据 寄 存 器 内, 并 带 有 有 效 或 溢 出 标 志. 转 换 结 果 可 和 指 定 的 值 相 比 较, 当 转 换 结 果 和 比 较 寄 存 器 的 设 定 值 相 匹 配 时, 用 户 可 设 定 是 否 产 生 中 断 请 求. 通 道 7 支 持 3 种 输 入 源 : 外 部 模 拟 电 压, 内 部 带 隙 电 压 和 温 度 传 感 器 的 输 出. - 52 - 版 本 V1.01
6.12 模 拟 比 较 器 (ACMP) 6.12.1 概 述 NuMicro M051 系 列 包 含 两 个 比 较 器. 比 较 器 可 以 一 些 不 同 的 配 置 下 使 用 当 正 端 输 入 大 于 负 端 输 入 时, 比 较 器 输 出 逻 辑 1, 否 则 输 出 0 每 个 比 较 器 可 以 配 置 当 比 较 器 输 出 值 改 变 时 发 生 中 断 框 图 如 Error! Reference source not found. 所 示. 6.12.2 特 性 模 拟 输 入 电 压 范 围 : 0~5.0V 支 持 迟 滞 功 能 两 个 模 拟 比 较 器 负 端 可 以 选 择 输 入 内 部 参 考 电 压 两 个 比 较 器 共 享 一 个 中 断 向 量 文 件 更 新 日 期 :: 4 月 10 日, 2012-53 - 版 本 V1.01
6.13 外 部 总 线 接 口 (EBI) 6.13.1 概 述 NuMicro M051 系 列 配 备 一 个 外 部 总 线 接 口 (EBI), 以 供 外 部 设 备 使 用. 为 节 省 外 部 设 备 与 芯 片 的 连 接 引 脚 数,EBI 支 持 地 址 总 线 与 数 据 总 线 复 用 模 式. 且 地 址 锁 存 使 能 (ALE) 信 号 支 持 区 分 地 址 与 数 据 周 期. 6.13.2 特 性 外 部 总 线 接 口 有 下 列 功 能 : 1. 支 持 外 部 设 备 最 大 64K 字 节 (8 位 数 据 宽 度 )/128K 字 节 (16 位 数 据 宽 度 ) 2. 外 部 总 线 基 本 时 钟 频 率 可 调 (MCLK) 3. 支 持 8 位 或 16 位 数 据 宽 度 4. 数 据 访 问 时 间 (tacc), 地 址 锁 存 使 能 时 间 (tale) 和 地 址 保 持 时 间 (tahd) 可 调 5. 支 持 地 址 总 线 和 数 据 总 线 复 用 以 节 省 地 址 管 脚 6. 空 闲 周 期 可 配 置 用 于 不 同 的 访 问 条 件 : 写 命 令 结 束 (W2X), 连 续 读 (R2R) - 54 - 版 本 V1.01
6.14 Flash 内 存 控 制 器 (FMC) 6.14.1 概 述 NuMicro M051 系 列 具 有 64K/32K/16K/8K 字 节 的 片 上 FLASH EPROM, 用 于 存 储 应 用 程 序 (APROM), 用 户 可 以 通 过 ISP/IAP 更 新 FLASH 中 的 程 序. 在 系 统 编 程 (ISP) 允 许 用 户 更 新 焊 接 在 PCB 板 上 的 芯 片 中 的 程 序 上 电 后, 通 过 设 置 Config0 的 启 动 选 择 位 (CBS) 决 定 Cortex-M0 CPU 从 APROM 还 是 LDROM 读 取 代 码. 此 外,NuMicro M051 系 列 为 用 户 提 供 额 外 的 4k 字 节 的 数 据 FLASH, 以 供 用 户 在 64/32/16/8K 字 节 APROM 的 M051 系 列 芯 片 上 系 统 掉 电 之 前 存 储 数 据 6.14.2 特 性 高 达 50MHz 的 零 等 待 连 续 地 址 读 访 问 64/32/16/8KB 应 用 程 序 存 储 空 间 (APROM) 4kB 在 系 统 编 程 (ISP) 空 间 (LDROM) 固 定 的 4kB 数 据 FLASH, 带 有 512 字 节 页 擦 除 单 位 在 系 统 编 程 (ISP)/ 在 应 用 编 程 (IAP) 更 新 片 上 Flash EPROM 文 件 更 新 日 期 :: 4 月 10 日, 2012-55 - 版 本 V1.01
7 典 型 应 用 电 路 DVDD DVDD L1 FB AVDD DVDD DVDD L2 FB R1 10K CB1 0.1 uf AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 ALE CB6 0.1 uf 3 4 7 8 13 14 17 18 D0 D1 D2 D3 D4 D5 D6 D7 11 1 LE OE 10 VCC 20 GND AA4 AA3 AA2 AA1 AA0 ncs AD0 AD1 AD2 AD3 DVDD DVSS AD4 AD5 AD6 AD7 nwr DVSS DVSS AA15 AA14 AA13 U1 74F373 2 Q0 5 Q1 6 Q2 9 Q3 12 Q4 15 Q5 16 Q6 19 Q7 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 AA0 AA1 AA2 AA3 AA4 AA5 AA6 AA7 U3 44 AA5 A4 A5 43 AA6 A3 A6 42 AA7 A2 A7 41 nrd A1 OE 40 A0 UB CS LB 39 38 AD15 I/O0 I/O15 37 AD14 I/O1 I/O14 36 AD13 I/O2 I/O13 I/O3 I/O12 35 AD12 34 DVSS VCC VSS DVDD VSS VCC 33 32 AD11 I/O4 I/O11 31 AD10 I/O5 I/O10 30 AD9 I/O6 I/O9 29 I/O7 I/O8 WE NC 28 AD8 27 AA8 A17 A8 26 AA9 A16 A9 25 AA10 A15 A10 24 AA11 A14 A11 23 AA12 A13 A12 BS616LV4017EG70(TSOP-44) EBI CB2 0.1 uf AD8 AD9 AD10 AD11 AD12 AD13 AD14 AD15 ALE 3 4 7 8 13 14 17 18 D0 D1 D2 D3 D4 D5 D6 D7 11 1 LE OE 10 VCC 20 GND U2 74F373 2 Q0 5 Q1 6 Q2 9 Q3 12 Q4 15 Q5 16 Q6 19 Q7 CB5 0.1 uf AA8 AA9 AA10 AA11 AA12 AA13 AA14 AA15 CON1 1X2 HEADER 1 2 1 2 ADC Input ADC C3 820pF MOSI_0 MISO_0 SCLK0 nticerst RXD0 AVSS TXD0 P32 P33 SDA SCL P43 U4 M052_LQFP_48 1 2 3 4 5 6 7 8 9 10 11 12 P11 RXD1 TXD1 nss0 P42 MOSI_0/AIN5/P1.5 MISO_0/AIN6/P1.6 SCLK0/AIN7/P1.7 RST RXD/P3.0 AVSS TXD/P3.1 INT0/P3.2 MCLK/INT1/P3.3 SDA/T0/P3.4 SCL/T1/P3.5 P4.3 CB3 0.1 uf AVSS AVDD DVDD DVSS CB4 0.1 uf 48 P4.2 47 AIN3/SS0/P1.4 46 AIN3/TXD1/P1.3 45 AIN2/RXD1/P1.2 44 AIN1/T2/P1.1 43 AIN0/T2/P1.0 AVDD 42 VDD 41 40 P0.0/AD0/CTS1 39 P0.1/AD1/RTS1 38 P0.2/AD2/CTS0 37 P0.3/AD3/RTS0 36 P4.1 35 P0.4/AD4/SS1 34 P0.5/AD5/MOSI_1 33 P0.6/AD6/MISO_1 32 M052_54 LQFP 48 P0.7/AD7/SCLK1 P4.7/ICE_DAT 31 P4.6/ICE_CLK 30 29 P4.5/ALE P4.4/CS 28 27 P2.7/AD15/PWM7 26 P2.6/AD14/PWM6 25 P2.5/AD13/PWM5 13 14 P3.6/WR/CKO 15 P3.7/RD 16 XTAL2 17 XTAL1 18 VSS 19 LDO_CAP 20 P2.0/AD8/PWM0 21 P2.1/AD9/PWM1 22 P2.2/AD10/PWM2 23 P2.3/AD11/PWM3 24 P2.4/AD12/PWM4 P4.0 AD0 AD1 AD2 AD3 P41 AD4 AD5 AD6 AD7 TICEDAT TICECLK ALE ncs AD15 AD14 AD13 ICE Interface SPI nticerst C1 10uF/10V TANT-A Reset Circuit C2 20p C4 20p X1 12MHz XTAL3-1 Crystal ICEJP1 1 2 3 4 5 6 7 8 9 10 HEADER 5X2 HEADER5X2 TICEDAT TICECLK nticerst D12MO D12MI UART_RXD UART_TXD 1 2 3 4 S1 SW DIP-4 SWDIP8 8 7 6 5 RXD0 TXD0 RXD1 TXD1 nwr nrd D12MO D12MI C5 10uF TANT-B P40 AD12 AD11 AD10 AD9 AD8 nss1 MISO_1 DVDD RSPI1 4.7K MET22 1 2 3 4 USPI1 W25X16VSSIG CS# DO WP# GND CB7 0.1 uf VCC 8 HOLD# 7 CLK 6 5 DI RSPI2 4.7K MET23 DVDD DVDD SCLK1 MOSI_1 SOIC-8P P1 11 VSS 1 6 2 7 3 8 4 9 5 10 DB9-M ( 公 ) DB9L-HP C6 1uF TANT-A VDD C8 1uF TANT-A NET10 NET11 R3 33 R5 33 C7 1uF TANT-A NET3 NET4 NET40 NET5 NET6 NET7 NET8 NET9 C9 1uF TANT-A 1 2 3 4 5 6 7 8 UART U5 MAX232A C1+ V+ C1- C2+ C2- V- T2OUT R2IN SOP16/150 16 VCC GND 15 T1OUT 14 R1IN 13 R1OUT 12 11 T1IN T2IN 10 9 R2OUT DVDD NET12 NET13 CB8 0.1 uf R4 33 R6 33 UART_TXD UART_RXD EEPROM ADDRESS:0H UI2C1 I2C-EEPROM 1 2 A0 VCC 8 3 A1 WP 7 4 A2 SCL 6 GND SDA 5 24LC64 SOIC8\1.27\5.6MM I2C DVDD RI2C1 4.7K RI2C2 CB9 4.7K 0.1 uf SCL SDA Title Size M052_54 Application Circuit Document Number Rev Application.dsn 1.0 Date: Thursday, August 19, 2010 Sheet 1 of 1-56 - 版 本 V1.01
8 电 气 特 性 8.1 绝 对 最 大 额 定 值 参 数 符 号 最 小 值 最 大 值 单 位 直 流 电 源 电 压 VDD VSS -0.3 +7.0 V 输 入 电 压 VIN VSS-0.3 VDD+0.3 V 晶 振 频 率 1/t CLCL 0 40 MHz 工 作 温 度 TA -40 +85 C 贮 存 温 度 TST -55 +150 C VDD 最 大 流 入 电 流 - 120 ma VSS 最 大 流 出 电 流 120 ma 单 一 管 脚 最 大 灌 电 流 35 ma 单 一 管 脚 最 大 流 出 电 流 35 ma 所 有 管 脚 最 大 灌 电 流 总 和 100 ma 所 有 管 脚 最 大 输 出 电 流 总 和 100 ma 注 : 上 表 所 列 的 条 件 中, 其 极 限 值 可 能 对 设 备 的 稳 定 有 反 作 用. 文 件 更 新 日 期 :: 4 月 10 日, 2012-57 - 版 本 V1.01
8.2 DC 电 气 特 性 ( 在 无 特 别 说 明 的 情 况 下,VDD-VSS=2.5V~5.5V, TA = 25 C, F OSC = 50Mhz.) 参 数 符 号. 明 细 表 最 小 值 典 型 值 最 大 值 单 位 测 试 条 件 工 作 电 压 V DD 2.5 5.5 V VDD =2.5V ~ 5.5V, 最 高 可 达 50 MHz LDO 输 出 电 压 V LDO 1.7 1.8 1.9 V V DD 2.5V 带 隙 电 压 V BG -5% 1.20 +5% V V DD =2.5V ~ 5.5V 模 拟 操 作 电 压 AV DD 0 V DD V 模 拟 参 考 电 压 Vref 0 AV DD V 正 常 运 行 模 式 下 的 工 作 电 流 @ 50Mhz 正 常 运 行 模 式 下 的 工 作 电 流 @ 22Mhz IDD1 20.6 ma IDD2 14.4 ma IDD3 18.9 ma IDD4 12.8 ma IDD5 6.2 ma IDD6 3.4 ma IDD7 6.1 ma IDD8 3.4 ma VDD= 5.5V@50 MHz, 使 能 所 有 的 IP 和 PLL XTAL=12 MHz VDD=5.5V@50 MHz, 禁 用 所 有 的 IP, 使 能 PLL XTAL=12 MHz VDD = 3.3V@50 MHz, 使 能 所 有 的 IP 和 PLL XTAL=12 MHz VDD = 3.3V@50 MHz, 禁 用 所 有 的 IP, 使 能 PLL XTAL=12 MHz VDD = 5.5V@ 22MHz, 使 能 所 有 的 IP 和 内 部 22M, 禁 用 PLL VDD = 5.5V@22 MHz, 禁 用 所 有 的 IP 和 PLL, 使 能 内 部 22M VDD = 3.3V@22 MHz, 使 能 所 有 的 IP 和 内 部 22M, 禁 用 PLL VDD = 3.3V@22 MHz, 禁 用 所 有 的 IP 和 PLL, 使 能 - 58 - 版 本 V1.01
参 数 符 号. 明 细 表 最 小 值 典 型 值 最 大 值 单 位 测 试 条 件 内 部 22M 正 常 运 行 模 式 下 的 工 作 电 流 @ 12Mhz 正 常 运 行 模 式 下 的 工 作 电 流 @ 4Mhz 正 常 运 行 模 式 下 的 工 作 电 流 @10Khz 空 闲 模 式 下 的 工 作 电 流 @ 50Mhz IDD9 5.3 ma IDD10 3.7 ma IDD11 4.0 ma IDD12 2.3 ma IDD13 3.4 ma IDD14 2.6 ma IDD15 2.0 ma IDD16 1.3 ma IDD17 98.7 ua IDD18 97.4 ua IDD19 86.4 ua IDD20 85.2 ua IIDLE1 16.2 ma V DD = 5.5V@12MHz, 使 能 所 有 IP, 关 闭 PLL, XTAL=12MHz V DD = 5.5V@12MHz, 关 闭 所 有 IP 和 PLL, XTAL=12MHz V DD = 3.3V@12MHz, 使 能 所 有 IP, 关 闭 PLL, XTAL=12MHz V DD = 3.3V@12MHz, 关 闭 所 有 IP 和 PLL, XTAL=12MHz VDD = 5.5V@4 MHz, 使 能 所 有 的 IP, 禁 用 PLL, XTAL=4MHz VDD = 5.5V@4 MHz, 禁 用 所 有 的 IP 和 PLL, XTAL=4MHz VDD = 3.3V@4 MHz, 使 能 所 有 的 IP, 禁 用 PLL, XTAL=4MHz VDD = 3.3V@4 MHz, 禁 用 所 有 的 IP 和 PLL, XTAL=4 MHz V DD = 5.5V@10KHz, 使 能 所 有 的 IP 和 内 部 10K, 禁 用 PLL V DD = 5.5V@10KHz, 禁 用 所 有 IP 和 PLL, 使 能 内 部 10K V DD = 3.3V@10KHz, 使 能 所 有 的 IP 和 内 部 10K, 禁 用 PLL V DD = 3.3V@10KHz, 禁 用 所 有 IP 和 PLL, 使 能 内 部 10K VDD= 5.5V@50 MHz, 使 能 所 有 的 IP 和 PLL XTAL=12 MHz 文 件 更 新 日 期 :: 4 月 10 日, 2012-59 - 版 本 V1.01