WF512_0x0-A-DS.fm

Size: px

Start display at page:

Download "WF512_0x0-A-DS.fm"

夫丰
5 years ago
Views:

1 是串行闪存 25 系列的成员, 采用四线兼容 SPI 的接口, 从而实现占用较少电路板空间的低引脚数封装, 并最终降低总系统成本 SPI 串行闪存采用 SST 专有的高性能 CMOS SuperFlash 技术制造与其他方法相比, 分离栅极单元设计 (Split-gate cell design) 和厚氧化层隧穿注入器 (Thick-oxide tunneling injector) 可实现更高的可靠性和可制造性特性单电压读写操作 V 串行接口架构兼容 SPI: 模式 0 和模式 3 高速时钟频率 40 MHz 超高可靠性可擦写次数 :100,000 次数据保存时间大于 100 年超低功耗 : 读操作工作电流 :2 ma (20 MHz 时的典型值 ) 待机电流 :2 µa ( 典型值 ) 灵活的擦除功能均一 4 KB 扇区均一 32 KB 覆盖块均一 64 KB 覆盖块 ( 仅限 2 Mb 和 4 Mb 型号 ) 快速擦除和字节编程 : 全片擦除时间 :125 ms ( 典型值 ) 扇区 / 块擦除时间 :62 ms ( 典型值 ) 字节编程时间 :50 µs ( 典型值 ) 自动地址递增 (Auto Address Increment, AAI) 编程减少字节编程操作期间的总芯片编程时间写操作结束检测软件轮询状态寄存器中的 BUSY 位引脚上的忙状态读出复位引脚 (RST#) 或可编程保持引脚 (HOLD#) 选项默认配备硬件复位引脚保持引脚选项用于在不取消选择器件的情况下暂停串行序列写保护 (WP#) 使能 / 禁止状态寄存器的锁定功能软件写保护通过状态寄存器中的块保护位实现写保护温度范围工业级 :-40 C 至 +85 C 可用封装 8 引脚 IC (150 mil) 8 触点 WN (5 mm x 6 mm) 所有器件均符合 RoHS 标准

2 产品描述 SST25WF512 SST25WF010 SST25WF020 和 SST25WF040 是串行闪存 25 系列的成员, 采用四线兼容 SPI 的接口, 从而实现占用较少电路板空间的低引脚数封装, 并最终降低总系统成本 SST25WF512/010/020/040 SPI 串行闪存采用 SST 专有的高性能 CMOS SuperFlash 技术制造与其他方法相比, 分离栅极单元设计 (Split-gate cell design) 和厚氧化层隧穿注入器 (Thick-oxide tunneling injector) 可实现更高的可靠性和可制造性 SST25WF512/010/020/040 器件可以显著提高性能和可靠性, 同时降低功耗对于 SST25WF512/ 010/020/040, 器件使用 V 单电源进行写操作 ( 编程或擦除 ) 消耗的总能量是应用中施加电压电流和时间的函数对于任何给定的电压范围,SuperFlash 技术的编程电流更低擦除时间更短 ; 因此, 在任何擦除或编程操作期间消耗的总能量低于其他闪存技术 SST25WF512/010/020/040 器件提供 8 引脚 IC 和 8 触点 WN 封装有关引脚分配, 请参见图 2 2

3 框图 X SuperFlash Y I/O WP# RST#/HOLD# 1328 F01.0 注 : 在 AAI 模式中, 当引脚配置为就绪 / 忙状态引脚时, 其作用与 RY/BY# 引脚相同更多信息, 请参见第 16 页上的写操作结束检测图 1: 功能框图 3

4 引脚说明 1 8 V DD 1 8 V DD 2 7 RST#/HOLD# 2 7 RST#/HOLD# WP# 3 6 WP# 3 6 V SS 4 5 V SS wson P WF 08-soic-P0.0 8 引脚 IC 8 触点 WN 图 2: 表 1: 8 引脚 IC 和 8 触点 WN 的引脚分配引脚说明符号引脚名称功能串行时钟用于提供串行接口的时序命令地址或输入数据在时钟输入的上升沿进行锁存, 而输出数据在时钟输入的下降沿移出串行数据输入用于以串行方式将命令地址或数据传送到器件中输入在串行时钟的上升沿进行锁存串行数据输出用于以串行方式将数据传送出器件数据在串行时钟的下降沿移出在 AAI 模式下, 如果引脚配置为硬件 RY/BY# 引脚, 则该引脚为闪存忙状态引脚更多信息, 请参见第 16 页上的写操作结束检测芯片使能上高电平到低电平的转换可使能器件在任何命令序列的持续时间内, 都必须保持低电平 WP# 写保护写保护 (WP#) 引脚用于使能 / 禁止状态寄存器中的 BPL 位复位用于复位器件和内部逻辑的操作器件上电时, 默认提供 RST# 引脚功能 RST#/ HOLD# 保持用于在选择器件时暂时停止与 SPI 闪存存储器的串行通信这通过第 6 页上的复位 / 保持模式中详细说明的指令序列进行选择 V DD 电源用于提供电源电压 : 用于 SST25WF512/010/020/040 的 V V SS 地 T

5 存储器构成 SST25WF512/010/020/040 SuperFlash 存储器阵列由均一 4 KB 及 16 KB 32 KB 和 64 KB( 仅限 2 Mb 和 4 Mb 型号 ) 覆盖可擦除块组成器件操作 SST25WF512/010/020/040 通过兼容 SPI ( 串行外设接口 ) 总线的协议进行访问 SPI 总线包含四条控制线 ; 芯片使能 () 用于选择器件, 数据通过串行数据输入 () 串行数据输出 () 和串行时钟 () 进行访问 SST25WF512/010/020/040 支持 SPI 总线操作的模式 0 (0,0) 和模式 3 (1,1) 如图 3 所示, 两种模式之间的差异在于当总线主器件处于待机模式并且没有数据传送时的信号状态信号在模式 0 时为低电平, 在模式 3 时为高电平对于这两种模式, 串行数据输入 () 在时钟信号的上升沿被采样, 串行数据输出 () 在时钟信号的下降沿之后被驱动 3 3 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 MSb Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 MSb 1328 F03.0 图 3: SPI 协议 5

6 复位 / 保持模式 RST#/HOLD# 引脚提供硬件复位或保持引脚上电后,RST#/HOLD# 引脚默认为硬件复位引脚 (RST#) 该引脚的保持模式是用户选择的选项, 在该选项中通过使能 - 保持指令使能保持模式一旦选择为保持引脚 (HOLD#), RST#/HOLD# 引脚就会立即配置为 HOLD# 引脚, 只有经过掉电和上电序列后才恢复为 RST# 引脚复位如果 RST#/HOLD# 引脚用作复位引脚, 则 RST# 引脚提供了复位器件的硬件方法将 RST# 引脚驱动为高电平可将器件置于正常工作模式 RST# 引脚必须被驱动为低电平, 并持续最少 T RST 时间, 才能复位器件器件复位时, 引脚处于高阻抗状态成功的复位会将状态寄存器复位到上电状态有关默认上电模式, 请参见表 4 在有效的编程或擦除操作期间复位器件将中止操作, 目标地址范围内的数据可能会由于擦除或编程操作中止而发生毁坏或丢失器件退出正在进行的 AAI 编程模式并将引脚置于高阻抗状态 T RECR T RECP T RECE RST# T RST T RHZ 1328 Fx4.0 图 4: 复位时序图表 2: 复位时序参数符号参数最小值最大值单位 T RST 复位脉冲宽度 100 ns T RHZ 复位为高阻态输出 107 ns T RECR 从读取到复位恢复 100 ns T RECP 从编程到复位恢复 10 µs T RECE 从擦除到复位恢复 1 ms T

7 保持保持操作将使能 RST#/HOLD# 引脚的保持引脚功能设置为保持引脚模式之后,RST#/HOLD# 引脚继续用作保持引脚, 直到器件掉电再上电为止掉电再上电之后, 引脚功能恢复为复位引脚 (RST#) 模式有关保持指令的详细时序, 请参见第 22 页上的使能保持 (EHLD) 在保持模式下, 正在操作 SPI 闪存存储器的串行序列将暂停, 但不会复位时钟序列要激活 HOLD# 模式, 必须处于有效低电平状态当有效低电平状态与 HOLD# 信号的下降沿同时发生时, HOLD# 模式开始当 HOLD# 信号的上升沿与有效低电平状态同时发生时, 保持模式结束如果 HOLD# 信号的下降沿未与有效低电平状态同时发生, 则当再次达到有效低电平状态时器件进入保持模式同样, 如果 HOLD# 信号的上升沿未与有效低电平状态同时发生, 则当再次达到有效低电平状态时器件退出保持模式有关保持条件波形, 请参见图 5 器件进入保持模式之后, 将处于高阻抗状态, 而和可以为 V IL 或 V IH 如果在保持条件期间将驱动为有效高电平, 则器件恢复到待机模式然后可以使用表 9 和 10 中列出的命令序列重新启动器件只要 HOLD# 信号为低电平, 存储器就会保持在保持条件下要继续与器件进行通信, 必须将 HOLD# 驱动为有效高电平, 并将驱动为有效低电平有关保持时序, 请参见图 5 HOLD# 1328 Fx5.0 图 5: 保持条件波形写保护 SST25WF512/010/020/040 提供了软件写保护写保护引脚 (WP#) 用于使能或禁止状态寄存器的锁定功能状态寄存器中的块保护位 (BP2 BP1 BP0 和 BPL) 提供对存储器阵列和状态寄存器的写保护有关块保护的说明, 请参见表 5 写保护引脚 (WP#) 写保护 (WP#) 引脚用于使能状态寄存器的 BPL 位 (bit 7) 的锁定功能当 WP# 驱动为低电平时, 是否执行写状态寄存器 (WRSR) 指令由 BPL 位的值 ( 见表 3) 决定当 WP# 为高电平时, BPL 位的锁定功能被禁止表 3: 执行写状态寄存器 (WRSR) 指令的条件 WP# BPL 执行 WRSR 指令 L 1 不允许 L 0 允许 H X 允许 T

8 状态寄存器软件状态寄存器提供有关闪存存储器阵列是否可进行任何读或写操作的状态器件是否写使能以及存储器写保护的状态在内部擦除或编程操作期间, 可对状态寄存器只进行读操作, 以确定正在进行的操作的完成状态表 4 列出了软件状态寄存器中每个位的功能表 4: 软件状态寄存器 BUSY Bit 名称功能上电时的默认值读 / 写 0 BUSY 1 = 内部写操作正在进行中 0 R 0 = 没有内部写操作正在进行中 1 WEL 1 = 器件处于存储器写使能状态 0 R 0 = 器件未处于存储器写使能状态 2 BP0 指示当前的块写保护级别 ( 见表 5 到 8) 1 R/W 3 BP1 指示当前的块写保护级别 ( 见表 5 到 8) 1 R/W 4 BP2 指示当前的块写保护级别 ( 见表 5 到 8) 1 R/W 5 RES 保留供将来使用 0 N/A 6 AAI 自动地址递增编程状态 0 R 1 = AAI 编程模式 0 = 字节编程模式 7 BPL 1 = BP1 和 BP0 为只读位 0 = BP1 和 BP0 可读 / 可写 0 R/W T BUSY 位确定是否有内部擦除或编程操作正在进行中 BUSY 位为 1 表示器件正忙于操作 BUSY 位为 0 表示器件准备好进行下一个有效操作写使能锁存器 (WEL) 写使能锁存器位表示内部写使能锁存器存储器的状态如果 WEL 位置 1, 则表示器件写使能如果该位置 0 ( 复位 ), 则表示器件未写使能, 并且不接受任何写 ( 编程 / 擦除 ) 命令在下列条件下, 写使能锁存器位自动复位 : 器件复位上电写禁止 (WRDI) 指令完成字节编程指令完成自动地址递增 (AAI) 编程完成或达到其最高的不受保护的存储器地址扇区擦除指令完成块擦除指令完成全片擦除指令完成写状态寄存器指令 8

9 自动地址递增 (AAI) 自动地址递增编程状态位提供有关器件处于 AAI 编程模式还是字节编程模式的状态上电时默认为字节编程模式块保护 (BP2 BP1 和 BP0) 块保护 (BP1 和 BP0) 位定义了要通过软件保护方式防止任何存储器写 ( 编程或擦除 ) 操作的存储器区域的大小, 见表 5-7 只要 WP# 为高电平或块保护锁定 (Block-Protect-Lock,BPL) 位为 0, 就可以使用写状态寄存器 (WRSR) 指令编程 BP1 和 BP0 位仅当块保护位全部为 0 时, 才能执行全片擦除上电后, BP2 BP1 和 BP0 设置为默认值有关上电时的默认值, 请参见表 4 块保护锁定 (BPL) 当 WP# 引脚驱动为低电平 (V IL ) 时, 将使能块保护锁定 (BPL) 位当 BPL 置 1 时, 将阻止对 BPL BP1 和 BP0 位的任何进一步修改当 WP# 引脚驱动为高电平 (V IH ) 时, BPL 位没有任何作用, 其值为无关上电后, BPL 位复位为 0 表 5: SST25WF512 的软件状态寄存器块保护状态寄存器位受保护的存储器地址保护级别 BP1 1 BP0 512 Kb 无 0 0 无 1 ( 前四分之一存储器 ) C000H-00FFFFH 2 ( 前半部分存储器 ) H-00FFFFH 3 ( 全部存储器 ) H-00FFFFH 1. 上电时, BP1 和 BP0 的默认值为 11 T 表 6: SST25WF010 的软件状态寄存器块保护状态寄存器位受保护的存储器地址保护级别 BP1 1 BP0 1 Mb 无 0 0 无 1 ( 前四分之一存储器 ) H-01FFFFH 2 ( 前半部分存储器 ) H-01FFFFH 3 ( 全部存储器 ) H-01FFFFH 1. 上电时, BP1 和 BP0 的默认值为 11 T 表 7: SST25WF020 的软件状态寄存器块保护状态寄存器位受保护的存储器地址保护级别 BP1 1 BP0 2 Mb 无 0 0 无 1 ( 前四分之一存储器 ) H-03FFFFH 2 ( 前半部分存储器 ) H-03FFFFH 3 ( 全部存储器 ) H-03FFFFH 1. 上电时, BP1 和 BP0 的默认值为 11 T

10 表 8: SST25WF040 的软件状态寄存器块保护状态寄存器位受保护的存储器地址保护级别受保护的块 BP2 1 BP1 BP0 4 Mb 无无无 1 ( 前八分之一存储器 ) 块 14 到 H-7FFFFH 2 ( 前四分之一存储器 ) 块 12 到 H-7FFFFH 3 ( 前半部分存储器 ) 块 8 到 H-7FFFFH 4 ( 全部存储器 ) 块 0 到 H-7FFFFH 5 ( 全部存储器 ) 块 0 到 H-7FFFFH 6 ( 全部存储器 ) 块 0 到 H-7FFFFH 7 ( 全部存储器 ) 块 0 到 H-7FFFFH 1. 上电时, BP2 BP1 和 BP0 的默认值为 11 T

11 指令指令用于读写 ( 擦除和编程 ) 和配置 SST25WF512/010/020/040 指令总线周期是 8 个表示命令 ( 操作码 ) 数据和地址的位写使能 (WREN) 指令必须在字节编程自动地址递增 (AAI) 编程扇区擦除块擦除写状态寄存器或全片擦除指令之前执行表 9 和 10 中提供了完整的指令所有指令在从高电平转换到低电平时同步在的上升沿从最高有效位开始接受输入在输入指令之前, 必须驱动为低电平, 而在输入指令的最后一位后, 必须驱动为高电平 ( 读读 ID 和读状态寄存器指令除外 ) 在接收到指令总线周期的最后一位之前, 上任何低电平到高电平的转换都将终止正在进行的指令, 并将器件恢复为待机模式指令命令 ( 操作码 ) 地址和数据都先从最高有效位 (Most Significant Bit, MSb) 输入表 9: SST25WF512 和 SST25WF010 的器件操作指令指令说明操作码周期 1 地址周期 2 空周期数据周期最大频率读读存储器 b (03H) 至 20 MHz 高速读以较高速度读存储器 b (0BH) 至 4 KB 扇区擦除 3 擦除 4 KB 的存储器 b (20H) 阵列 32 KB 块擦除 4 擦除 32 KB 块的存储 b (52H) 器阵列全片擦除擦除全部存储器阵列 b (60H) 或 b (C7H) 字节编程编程一个数据字节 b (02H) AAI 字编程 5 自动地址递增编程 b (ADH) 至 RDSR 6 读取状态寄存器 b (05H) 至 EWSR 7 使能写状态寄存器 b (50H) WRSR 写状态寄存器 b (01H) WREN 7 写使能 b (06H) MHz WRDI 写禁止 b (04H) RDID 8 EBSY 读 ID 在 AAI 编程期间使能以输出 RY/BY# 状态 b (90H) 或 b (ABH) 至 b (70H) DBSY 在 AAI 编程期间禁止 b (80H) 以输出 RY/BY# 状态 JEDEC-ID JEDEC ID 读 b (9FH) 至 EHLD 使能 RST#/HOLD# 引脚的 HOLD# 引脚功能 b (AAH) T

12 1. 一个总线周期等于八个时钟周期 2. 每个容量的最高有效位以上的地址位可以是 V IL 或 V IH 3. 4 KB 扇区擦除地址 : 使用 A MS -A 12, 其余地址没有影响, 但必须设置为 V IL 或 V IH KB 块擦除地址 : 使用 A MS -A 15, 其余地址没有影响, 但必须设置为 V IL 或 V IH 5. 要继续编程到下一个顺序地址单元, 应输入 8 位命令 ADH, 后面紧跟要编程的 2 字节数据 A 0 =0 时, 数据字节 0 将被编程到初始地址 [A 23 -A 1 ] 中 ; A 0 = 1 时, 数据字节 1 将被编程到初始地址 [A 23 -A 1 ] 中 6. 读状态寄存器继续使用当前时钟周期, 直到被上低电平到高电平的转换终止 7. EWSR 或 WREN ( 后面紧跟 WRSR) 将写入状态寄存器 EWSR-WRSR 序列可向后兼容 SST25VF/LF 系列建议对新设计使用 WREN-WRSR 序列 8. 当 A 0 =0 时读取制造商 ID, 当 A 0 = 1 时读取器件 ID 所有其他地址位均为 00H 制造商 ID 和器件 ID 输出流一直持续到被上低电平到高电平的转换终止为止表 10: SST25WF020 和 SST25WF040 的器件操作指令指令说明操作码周期 1 地址周期 2 空周期数据周期最大频率读读存储器 b (03H) 至 20 MHz 高速读以较高速度读存储器 b (0BH) 至 4 KB 扇区擦除 3 擦除 4 KB 的存储器 b (20H) 阵列 32 KB 块擦除 4 擦除 32 KB 块的存储 b (52H) 器阵列 64 KB 块擦除 5 擦除 64 KB 块的存储 b (D8H) 器阵列全片擦除擦除全部存储器阵列 b (60H) 或 b (C7H) 字节编程编程一个数据字节 b (02H) AAI 字编程 6 自动地址递增编程 b (ADH) 至 RDSR 7 读取状态寄存器 b (05H) 至 EWSR 8 使能写状态寄存器 b (50H) WRSR 写状态寄存器 b (01H) WREN 8 写使能 b (06H) WRDI 写禁止 b (04H) RDID 9 读 ID b (90H) 至或 b (ABH) EBSY 在 AAI 编程期间使能 b (70H) 以输出 RY/BY# 状态 DBSY 在 AAI 编程期间禁止 b (80H) 以输出 RY/BY# 状态 JEDEC-ID JEDEC ID 读 b (9FH) 至 EHLD 使能 RST#/HOLD# b (AAH) 引脚的 HOLD# 引脚功能 40 MHz T

13 读 (20 MHz) 1. 一个总线周期等于八个时钟周期 2. 每个容量的最高有效位以上的地址位可以是 V IL 或 V IH 3. 4 KB 扇区擦除地址 : 使用 A MS -A 12, 其余地址没有影响, 但必须设置为 V IL 或 V IH KB 块擦除地址 : 使用 A MS -A 15, 其余地址没有影响, 但必须设置为 V IL 或 V IH KB 块擦除地址 : 使用 A MS -A 16, 其余地址没有影响, 但必须设置为 V IL 或 V IH 6. 要继续编程到下一个顺序地址单元, 应输入 8 位命令 ADH, 后面紧跟要编程的 2 字节数据 A 0 =0 时, 数据字节 0 将被编程到初始地址 [A 23 -A 1 ] 中 ; A 0 = 1 时, 数据字节 1 将被编程到初始地址 [A 23 -A 1 ] 中 7. 读状态寄存器继续使用当前时钟周期, 直到被上低电平到高电平的转换终止 8. EWSR 或 WREN ( 后面紧跟 WRSR) 将写入状态寄存器 EWSR-WRSR 序列可向后兼容 SST25VF/LF 系列建议对新设计使用 WREN-WRSR 序列 9. 当 A 0 =0 时读取制造商 ID, 当 A 0 =1 时读取器件 ID 所有其他地址位均为 00H 制造商 ID 和器件 ID 输出流一直持续到被上低电平到高电平的转换终止为止读指令 (03H) 支持最高为 20 MHz 的读操作器件从指定的地址单元开始输出数据流数据流连续遍历所有地址, 直到被上低电平到高电平的转换终止内部地址指针自动递增, 直到达到最高的存储器地址为止达到最高的存储器地址后, 地址指针将自动递增到地址空间的开始位置 ( 回绕 ) 例如, 对于 2 Mb 容量, 从地址单元 3FFFFH 读取数据之后, 下一次输出将来自地址单元 H 通过执行 8 位命令 03H( 后面紧跟地址位 A 23 -A 0 ) 来启动读指令在读周期的持续时间内, 必须保持有效低电平有关读序列, 请参见图 N N+1 N+2 N+3 N+4 D OUT D OUT D OUT D OUT D OUT 1328 Fx6.0 图 6: 读序列 13

14 高速读 (40 MHz) 高速读指令支持最高为 40 MHz 的读操作, 通过执行 8 位命令 0BH( 后面紧跟地址位 [A 23 -A 0 ] 和一个空字节 ) 来启动在高速读周期的持续时间内, 必须保持有效低电平有关高速读序列, 请参见图 7 在一个空周期之后, 高速读指令从指定的地址单元开始输出数据数据输出流连续遍历所有地址, 直到被上低电平到高电平的转换终止内部地址指针将自动递增, 直到达到最高的存储器地址为止达到最高的存储器地址后, 地址指针将自动递增到地址空间的开始位置 ( 回绕 ) 例如, 对于 2 Mb 容量, 从地址单元 3FFFFH 读取数据之后, 下一次输出将来自地址单元 H B X N N+1 N+2 N+3 N+4 D OUT D OUT D OUT D OUT D OUT 1328 F07.0 图 7: 高速读序列 14

15 字节编程字节编程指令用于将所选字节中的位编程为所需数据当启动编程操作时, 所选字节必须处于擦除状态 (FFH) 应用到受保护存储器区域的字节编程指令将被忽略在执行任何写操作之前, 必须先执行写使能 (WREN) 指令在字节编程指令的持续时间内, 必须保持有效低电平通过执行 8 位命令 02H ( 后面紧跟地址位 [A 23 -A 0 ]) 来启动字节编程指令在地址后面, 按照从 MSb(bit 7) 到 LSb(bit 0) 的顺序输入数据在执行指令之前, 必须驱动为高电平用户可以轮询软件状态寄存器中的 BUSY 位, 或等待 T BP 时间让内部自定时字节编程操作完成有关字节编程序列, 请参见图 D IN LSB 图 8: 字节编程序列 1328 F08.0 自动地址递增 (AAI) 字编程 AAI 编程指令允许对多个字节的数据进行编程, 无需再次发出下一顺序地址单元当要对多个字节或整个存储器阵列编程时, 该特性可减少总编程时间指向受保护存储器区域的 AAI 字编程指令将被忽略当启动 AAI 字编程操作时, 所选地址范围必须处于擦除状态 (FFH) 当处于 AAI 字编程序列中时, 仅 AAI 字 (ADH) RDSR (05H) 或 WRDI (04H) 指令有效用户可选择三种方式来确定每个 AAI 字编程周期是否完成 : 通过读取串行输出进行硬件检测通过轮询软件状态寄存器中的 BUSY 位进行软件检测或等待 T BP 的时间详细信息, 请参见写操作结束检测一节在执行任何写操作之前, 必须先执行写使能 (WREN) 指令通过执行 8 位命令 ADH ( 后面紧跟地址位 [A 23 -A 0 ]) 来启动 AAI 字编程指令在地址后面, 连续输入两个字节的数据, 每个字节都从 MSb(Bit 7) 到 LSb (Bit 0) 第一个字节数据 (D0) 将编程到初始地址 [A 23 -A 1 ] 中, 且 A 0 = 0 ; 第二个字节数据 (D1) 将编程到初始地址 [A 23 -A 1 ] 中, 且 A 0 = 1 在执行 AAI 字编程指令之前, 必须驱动为高电平在输入下一个有效命令之前, 用户必须检查 BUSY 状态一旦器件指示不再忙, 就可以对下两个连续地址的数据进行编程等操作当输入最后一个所需字节后, 通过硬件方法或 RDSR 指令检查忙状态并执行写禁止 (WRDI) 指令 04H 来终止 AAI 在执行 WRDI 指令之后检查 BUSY 状态, 以确定器件是否准备好接收任何命令有关 AAI 字编程序列, 请参见图 11 和 12 在 AAI 编程期间不存在回绕模式 ; 达到最高的未受保护存储器地址之后, 器件将退出 AAI 操作并复位写使能锁存器位 (WEL = 0) 和 AAI 位 (AAI = 0) 15

16 写操作结束检测在 AAI 字编程期间, 可以通过三种方式确定编程周期是否完成 : 通过读取串行输出进行硬件检测通过轮询软件状态寄存器中的 BUSY 位进行软件检测或等待 T BP 的时间硬件写操作结束检测硬件写操作结束检测方法可以消除在 AAI 字编程操作期间轮询软件状态寄存器中的 BUSY 位所产生的开销 8 位命令 70H 用于配置串行输出 () 引脚, 以在 AAI 字编程期间指示闪存忙状态, 如图 9 所示必须在执行 AAI 字编程指令之前执行 8 位命令 70H 内部编程操作开始后, 使能会立即将内部闪存状态驱动到引脚上 0 表示器件忙, 1 表示器件准备好执行下一条指令取消使能将使引脚恢复到三态 8 位命令 80H 用于禁止串行输出 () 引脚在 AAI 字编程操作期间输出忙状态, 并将重新配置为输出引脚在该状态下, 引脚将用作正常串行输出引脚此时, RDSR 命令可以轮询软件状态寄存器的状态如图 10 所示 F09.0 图 9: 在 AAI 编程期间使能作为硬件 RY/BY# F10.0 图 10: 在 AAI 编程期间禁止作为硬件 RY/BY# 16

17 W REN AD A A A D0 D1 AD D2 D3 AD D n-1 D n WRDI RDSR AAI2 2 AAI WRDI D OUT 1328 F11.1 注 : AAI 编程期间的有效命令 :AAI 命令或 WRDI 命令用户必须配置引脚以在 AAI 编程期间输出闪存忙状态图 11: 使用硬件写操作结束检测时的自动地址递增 (AAI) 字编程序列 W REN AD A A A D0 D1 AD D2 D3 AD D n-1 D n WRDI RDSR AAI2 2 AAI WRDI D OUT 注 : AAI 编程期间的有效命令 :AAI 命令读取状态寄存器命令或 WRDI 命令 1328 F12.1 图 12: 使用软件写操作结束检测时的自动地址递增 (AAI) 字编程序列 17

18 扇区擦除扇区擦除指令会将所选 4 KB 扇区中的所有位清除为 FFH 应用到受保护存储器区域的扇区擦除指令将被忽略在执行任何写操作之前, 必须先执行写使能 (WREN) 指令在任何命令序列的持续时间内, 都必须保持有效低电平通过执行 8 位命令 20H ( 后面紧跟地址位 [A 23 -A 0 ]) 来启动扇区擦除指令地址位 [A MS -A 12 ] (A MS = 地址最高位 ) 用于确定扇区地址 (SA X ), 其余地址位可以是 V IL 或 V IH 在执行指令之前, 必须驱动为高电平用户可以轮询软件状态寄存器中的 BUSY 位, 或等待 T SE 时间让内部自定时扇区擦除周期完成有关扇区擦除序列, 请参见图 F13.0 图 13: 扇区擦除序列 32 KB 块擦除块擦除指令会将所选 32 KB 块中的所有位清除为 FFH 应用到受保护存储器区域的块擦除指令将被忽略在执行任何写操作之前, 必须先执行写使能 (WREN) 指令在任何命令序列的持续时间内, 都必须保持有效低电平通过执行 8 位命令 52H ( 后面紧跟地址位 [A 23 -A 0 ]) 来启动块擦除指令地址位 [A MS -A 15 ] (A MS = 地址最高位 ) 用于确定块地址 (BA X ), 其余地址位可以是 V IL 或 V IH 在执行指令之前, 必须驱动为高电平轮询软件状态寄存器中的 BUSY 位, 或等待 T BE 时间让内部自定时块擦除完成有关块擦除序列, 请参见图 F14.0 图 14: 32 KB 块擦除序列 18

19 SST25WF020 和 SST25WF040 的 64 KB 块擦除块擦除指令会将所选 64 KB 块中的所有位清除为 FFH 应用到受保护存储器区域的块擦除指令将被忽略在执行任何写操作之前, 必须先执行写使能 (WREN) 指令在任何命令序列的持续时间内, 都必须保持有效低电平通过执行 8 位命令 D8H ( 后面紧跟地址位 [A 23 -A 0 ]) 来启动块擦除指令地址位 [A MS -A 16 ] (A MS = 地址最高位 ) 用于确定块地址 (BA X ), 其余地址位可以是 V IL 或 V IH 在执行指令之前, 必须驱动为高电平可以轮询软件状态寄存器中的 BUSY 位, 或等待 T BE 时间让内部自定时块擦除完成有关块擦除序列, 请参见图 D F15.0 图 15: 64 KB 块擦除序列全片擦除全片擦除指令会将器件中的所有位清除为 FFH 如果有任何存储器区域受到保护, 全片擦除指令将被忽略在执行任何写操作之前, 必须先执行写使能 (WREN) 指令在全片擦除指令序列的持续时间内, 必须保持有效低电平通过执行 8 位命令 60H 或 C7H 来启动全片擦除指令在执行指令之前, 必须驱动为高电平用户可以轮询软件状态寄存器中的 BUSY 位, 或等待 T CE 时间让内部自定时全片擦除周期完成有关全片擦除序列, 请参见图 C F16.0 图 16: 全片擦除序列 19

20 读取状态寄存器 (RDSR) 读取状态寄存器 (RDSR) 指令 05H 允许读取状态寄存器可在任何时间读取状态寄存器, 甚至是在写 ( 编程 / 擦除 ) 操作期间当进行写操作时, 应在发送任何新命令前检查 BUSY 位, 以确保新命令会被器件正确接收在输入 RDSR 指令之前, 必须驱动为低电平, 并保持低电平直到状态数据被读取为止读状态寄存器继续使用当前时钟周期, 直到被上低电平到高电平的转换终止有关 RDSR 指令序列, 请参见图 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 MSb 1327 F17.0 图 17: 读取状态寄存器 (RDSR) 序列写使能 (WREN) 写使能 (WREN) 指令 06H 可将状态寄存器中的写使能锁存器位设置为 1, 以允许进行写操作在执行任何写 ( 编程 / 擦除 ) 操作之前, 都必须先执行 WREN 指令 WREN 指令也可用于允许执行写状态寄存器 (WRSR) 指令 ; 但是, 状态寄存器中的写使能锁存器位将在 WRSR 指令的上升沿被清零在执行 WREN 指令之前, 必须驱动为高电平有关 WREN 指令序列, 请参见图 F18.0 图 18: 写使能 (WREN) 序列 20

21 写禁止 (WRDI) 写禁止 (WRDI) 指令 04H 将写使能锁存器位和 AAI 复位为 0, 以禁止任何新的写操作发生 WRDI 指令不会终止任何正在进行的编程操作执行 WRDI 指令之后, 所有正在进行的编程操作都可以持续到 T BP 在执行 WRDI 指令之前, 必须驱动为高电平有关 WRDI 指令序列, 请参见图 Fx19.0 图 19: 写禁止 (WRDI) 序列使能写状态寄存器 (EWSR) 使能写状态寄存器 (EWSR) 指令使能了写状态寄存器 (WRSR) 指令, 可打开状态寄存器进行修改在执行使能写状态寄存器指令之后, 必须立即执行写状态寄存器指令 EWSR 指令后面紧跟 WRSR 指令, 这个两步指令序列与 SDP ( 软件数据保护 ) 命令结构的工作方式类似, SDP 命令结构可防止状态寄存器值的意外修改在输入 EWSR 指令之前, 必须驱动为低电平 ; 在执行 WRSR 指令之前, 必须驱动为高电平有关 EWSR 指令以及后面紧跟的 WRSR 指令, 请参见图 20 写状态寄存器 (WRSR) 写状态寄存器指令将新值写入状态寄存器的 BP1 BP0 和 BPL 位在输入 WRSR 指令的命令序列之前, 必须驱动为低电平 ; 在执行 WRSR 指令之前, 必须驱动为高电平有关 EWSR 或 WREN 和 WRSR 指令序列, 请参见图 20 当 WP# 为低电平且 BPL 位置 1 时, 执行写状态寄存器指令将被忽略当 WP# 为低电平时, 只能将 BPL 位从 0 设置为 1 以锁定状态寄存器, 但是不能将其从 1 复位到 0 当 WP# 为高电平时, BPL 位的锁定功能被禁止, 并且状态寄存器中的 BPL BP0 和 BP1 位都可以更改只要在 WRSR 指令结束时的引脚低电平到高电平的转换之前将 BPL 位置 0 或将 WP# 引脚驱动为高电平 (V IH ), 就可以通过 WRSR 指令修改状态寄存器中的所有位在这种情况下, 单个 WRSR 指令即可将 BPL 位置 1 来锁定状态寄存器, 同时修改 BP0 和 BP1 位有关 WP# 和 BPL 功能的概述, 请参见表 3 21

22 F20.0 图 20: 使能写状态寄存器 (EWSR) 或写使能 (WREN) 和写状态寄存器 (WRSR) 序列使能保持 (EHLD) 8 位命令 AAH( 使能保持指令 ) 用于使能 RST#/HOLD# 引脚的 HOLD 功能在使能保持指令序列的持续时间内, 必须保持有效低电平在执行指令之前, 必须驱动为高电平有关使能保持指令序列, 请参见图 AA 1328 F21.0 图 21: 使能保持序列 22

23 读 ID 读 ID 指令将制造商标识为 SST, 将器件标识为 SST25WF512/010/020/040 在同一个插座中使用多个制造商生产的器件时, 使用读 ID 指令标识 SST 器件请参见表 11 通过执行 8 位命令 90H 或 ABH ( 后面紧跟地址位 [A 23 -A 0 ]) 来读取器件信息执行读 ID 指令之后, 制造商 ID 位于地址 H, 器件 ID 位于地址 H 器件处于读 ID 模式之后, 制造商 ID 和器件 ID 输出数据在地址 H 和 H 之间翻转, 直到被上低电平到高电平的转换终止表 11: 产品标识地址数据制造商 ID H BFH 器件 ID SST25WF H 01H SST25WF H 02H SST25WF H 03H SST25WF H 04H T AB BF ID BF ID 1328 F22.0 注 : 制造商和器件 ID 输出流一直持续到被上低电平到高电平的转换终止为止 00H 将先输出制造商 ID, 01H 将先输出器件 ID, 然后在两者之间翻转图 22: 读 ID 序列 23

24 JEDEC 读 ID JEDEC 读 ID 指令将器件标识为 SST25WF512/010/020/040, 将制造商标识为 SST 可通过执行 8 位命令 9FH 来读取器件信息执行 JEDEC 读 ID 指令之后, 将从器件输出 8 位制造商 ID(BFH) 然后, 16 位器件 ID 在引脚上移出器件 ID 由制造商分配, 第一个字节包含存储器类型, 第二个字节包含器件的存储器容量有关指令序列, 请参见图 23 在数据输出期间的任何时候, 上低电平到高电平的转换都将终止 JEDEC 读 ID 指令 F 注 : 有关器件 ID 字节 3 的值, 请参见表 12 BF F23.0 图 23: JEDEC 读 ID 序列表 12: SST25WF512 的 JEDEC 读 ID 数据输出器件 ID 产品制造商 ID ( 字节 1) 存储器类型 ( 字节 2) 存储器容量 ( 字节 3) SST25WF512 BFH 25H 01H SST25WF010 BFH 25H 02H SST25WF020 BFH 25H 03H SST25WF040 BFH 25H 04H T

25 电气规范绝对最大极限参数 ( 如果器件工作条件超过下述绝对最大极限参数, 可能会对器件造成永久性损坏这仅是极限参数, 我们不建议器件工作在极限值甚至超过下述极限值工作于绝对最大极限参数条件下时, 器件可靠性可能会受到影响 ) 偏置时的温度范围 C 至 +125 C 存储温度范围 C 至 +150 C 任意引脚上相对于地的直流电压 V 至 V DD +0.5V 任意引脚上相对于地的瞬态电压 (<20 ns) v 至 V DD +2.0V 封装功率耗散能力 (T A = 25 C) W 表面贴装回流焊温度 C (10 秒 ) 输出短路电流 ma 1. 输出短路时间不超过 1 秒每次短路的输出不超过 1 个表 13: 工作范围范围环境温度 V DD 工业级 -40 C 至 +85 C V 工业级 ( 扩展 ) 1-40 C 至 +105 C V 1. 有关可用的扩展工业级温度器件的信息, 请联系 SST 销售部门 T 表 14: 交流测试条件输入上升 / 下降时间输出负载 5 ns C L = 30 pf T

26 上电规范所有功能和直流规范值均针对 V DD 斜升速率高于 1V/100 ms (0V 升至 1.8V 时间小于 180 ms) 的情形而规定如果 V DD 斜升速率低于 1V/100 µs, 则需要硬件复位从 V DD 上电到 RESET# 为高电平的时间建议应大于 100 µs, 以确保正确复位更多信息, 请参见表 15 以及图 24 和 25 表 15: 建议的系统上电时序符号参数最小值单位 T 1 PU-READ 读操作的 V DD 最小值 100 µs T PU-WRITE 1 写操作的 V DD 最小值 100 µs 1. 该参数仅在初步认证时进行过测量, 其后经过可能影响该参数的设计或工艺变更 T T PU-READ V DD V DD 0V RESET# V IH T RECR 注 : 有关 T RECR 参数, 请参见第 6 页上的表 F37.1 图 24: 上电复位图 26

27 V DD V DD V DD T PU-READ T PU-WRITE 1326 F27.0 图 25: 上电时序图 27

28 直流特性表 16: 直流工作特性限制值符号参数最小值典型值 1 最大值单位测试条件 I DDR 读电流 2 5 ma =0.1 V DD /0.9 V MHz, = 开路 I DDR2 读电流 4 10 ma =0.1 V DD /0.9 V MHz, = 开路 I DDW 编程和擦除电流 6 10 ma =V DD I SB 待机电流 2 8 µa =V DD, V IN =V DD 或 V SS I LI 输入泄漏电流 1 µa V IN =GND 至 V DD, V DD =V DD 最大值 I LO 输出泄漏电流 1 µa V OUT =GND 至 V DD, V DD =V DD 最大值 V IL 输入低电压 0.3 V V DD =V DD 最小值 V IH 输入高电压 0.7 V DD V V DD =V DD 最大值 V OL 输出低电压 0.2 V I OL =100 µa, V DD =V DD 最小值 V OH 输出高电压 V DD -0.2 V I OH =-100 µa, V DD =V DD 最小值 1. 特性值, 未经过完全生产测试表 17: 电容 (T A = 25 C, f = 1 MHz, 其他引脚开路 ) 参数说明测试条件最大值 C 1 OUT 输出引脚电容 V OUT = 0V 12 pf C IN 1 输入电容 V IN = 0V 6 pf 1. 该参数仅在初步认证时进行过测量, 其后经过可能影响该参数的设计或工艺变更表 18: 可靠性特性符号参数最低规范单位测试方法 N 1 END T 1 DR I 1 LTH 可擦写次数 100,000 次 JEDEC 标准 A117 数据保存时间 100 年 JEDEC 标准 A103 闩锁 I DD ma JEDEC 标准该参数仅在初步认证时进行过测量, 其后经过可能影响该参数的设计或工艺变更 T T T

29 交流特性表 19: 交流工作特性限值 - 20 MHz 限值 - 40 MHz 符号参数最小值最大值最小值最大值单位 F 1 CLK 串行时钟频率 MHz T H 串行时钟高电平时间 ns T L 串行时钟低电平时间 ns T R 串行时钟上升时间 5 5 ns T F 串行时钟下降时间 5 5 ns T 2 CES T 2 CEH T 2 CHS T 2 CHH 有效建立时间 20 8 ns 有效保持时间 20 8 ns 非有效建立时间 ns 非有效保持时间 ns T CPH 高电平时间 ns T CHZ 高电平至输出高阻态 ns T CLZ 低电平至输出低阻态 0 0 ns T DS 数据输入建立时间 5 2 ns T DH 数据输入保持时间 5 5 ns T HLS HOLD# 低电平建立时间 10 8 ns T HHS HOLD# 高电平建立时间 10 8 ns T HLH HOLD# 低电平保持时间 ns T HHH HOLD# 高电平保持时间 ns T HZ HOLD# 低电平至输出高阻态 ns T LZ HOLD# 高电平至输出低阻态 ns T OH 从变化开始输出保持的时间 0 0 ns T V 从开始到输出有效的时间 20 9 ns T SE 扇区擦除 ms T BE 块擦除 ms T SCE 全片擦除 ms T BP 3 字节编程 µs 1. 读指令 03H 的最大时钟频率为 20 MHz 2. 相对于 3. AAI 字编程 T BP 最大值规范也是 60 µs 的最大时间 T

30 T CPH T CHH T CES T CEH T CHS T DS T DH T R T F LSB 1326 F24.0 图 26: 串行输入时序图 T H T L T CLZ T OH T CHZ LSB T V 1328 F25.0 图 27: 串行输出时序图 30

31 T HHH T HLS T HHS T HLH T HZ T LZ HOLD# 1328 F26.0 图 28: 保持时序图 V IHT V HT V HT V LT V LT V ILT 1326 F28.0 对于逻辑 1, 交流测试输入驱动为 V IHT (0.9V DD ); 对于逻辑 0, 驱动为 V ILT (0.1V DD ) 输入和输出的测量参考点为 V HT (0.6V DD ) 和 V LT (0.4V DD ) 输入上升和下降时间 (10% 90%) 为 <5 ns 注 : V HT - V HIGH 测试 V LT - V LOW 测试 V IHT - V INPUT 高电平测试 V ILT - V INPUT 低电平测试图 29: 交流输入 / 输出参考波形 31

32 产品订购信息 SST 25 WF I - QAE XX XX XXX - XX - XX - XXX 环保特性 E 1 = 无铅 F 2 = 无铅 / 无锡触点 ( 引脚 ) 加工 : 镀镍层顶层 ( 外层 ) 镀金封装说明符 A = 8 引脚封装类型 Q = WN S = IC ( 主体 150 mil 宽 ) 温度范围 I = 工业级 = -40 C 至 +85 C 最低可擦写次数 5 = 100,000 次工作频率 40 = 40 MHz 器件容量 512 = 512 Kb 010 = 1 Mb 020 = 2 Mb 040 = 4 Mb 电压 W = V 产品系列 25 = 串行外设接口闪存 1. 环保后缀 E 代表无铅锡焊 SST 无铅锡焊器件均符合 RoHS 标准 2. 环保后缀 F 代表无铅 / 无锡锡焊 SST 无铅 / 无锡锡焊器件均符合 RoHS 标准 32

33 SST25WF512 的有效组合 SST25WF I-SAF SST25WF010 的有效组合 SST25WF I-SAF SST25WF020 的有效组合 SST25WF I-SAF SST25WF040 的有效组合 SST25WF I-SAF SST25WF I-QAE SST25WF I-QAE 注 : 有效组合是已量产或即将投入量产的产品要确认有效组合的供应情况, 以及确认新组合的供应情况, 请咨询您的 SST 销售代表 33

34 封装图 Pin #1 Identifier TOP VIEW DE VIEW 7 4 places BSC END VIEW Note: 1. Complies with JEDEC publication 95 MS-012 AA dimensions, although some dimensions may be more stringent. 2. All linear dimensions are in millimeters (max/min). 3. Coplanarity: 0.1 mm 4. Maximum allowable mold flash is 0.15 mm at the package ends and 0.25 mm between leads places 08-soic-5x6-SA-8 1mm 图 30: 8 引脚小外形集成电路 (IC) SST 封装代码 :SA 34

35 Pin #1 Corner TOP VIEW DE VIEW 0.2 BOTTOM VIEW Pin # BSC 5.00 ± ± Note: 1. All linear dimensions are in millimeters (max/min). 2. Untoleranced dimensions (shown with box surround) are nominal target dimensions. 3. The external paddle is electrically connected to the die back-side and possibly to certain V SS leads. This paddle can be soldered to the PC board; it is suggested to connect this paddle to the V SS of the unit. Connection of this paddle to any other voltage potential can result in shorts and/or electrical malfunction of the device Max 1mm CROSS SECTION wson-5x6-QA-9.0 图 31: 8 触点超薄型小外形无引脚 (WN) SST 封装代码 :QA 表 20: 版本历史编号说明日期 00 的初始版本 2006 年 11 月 01 删除了商业级温度范围 2007 年 2 月在第 9 页上的块保护 (BP2 BP1 和 BP0) 的表 6 和 7 中添加了参考在表 9 和 10 中, 修改了 EWSR 和 WREN 脚注信息, 并更新了 EBSY 操作码周期修改了第 11 页上的指令第一段的措辞更新了第 15 页上的字节编程在第 16 页上的硬件写操作结束检测的第二段阐明了引脚说明在第 25 页上的电气规范的工作范围中增加了工业级 ( 扩展 ) 值增加了第 26 页上的上电规范在第 28 页上的表 16 中增加了典型值在第 32 页上的产品订购信息中增加了触点引脚组成, 将最低可擦写次数从 10,000 次更新到 100,000 次, 并更改了产品有效组合 35

36 表 20: 版本历史 ( 续 ) 编号说明日期 02 在本中增加了 SST25WF040 产品 2007 年 8 月将图 21 中的 01/02/03 更改为字节 3 并修改了注释更新了表 16 中的 I LO 和 I LI 值更新了表 19 中的 T CPH 值 03 更正了所有标题打字错误 2007 年 10 月修改了第 10 页上的表 8 04 更新了第 1 页特性中和第 25 页表 16 中的功耗规范 2008 年 5 月将特性中的待机电流更改为 2 µa 编辑了第 28 页上的表 16 直流工作特性 I DDR2 的典型值为 4 ma, I SB 的典型值 / 最大值为 2/8 µa 05 将文档状态从规范初稿更改为 2008 年 8 月 06 增加了关于 QAE 封装的信息 2009 年 8 月 07 修改了第 25 页上的表 13 工作范围的脚注 2009 年 9 月 08 增加了有效组合 SST25WF I-QAE 2009 年 11 月 A 采用了新的文档格式 2011 年 6 月根据字母版本体系发布了文档将规范 S71328 更新为 DS25016 ISBN: Silicon Storage Technology, Inc. (Microchip Technology Inc. 的全资子公司 ) 版权所有 SST Silicon Storage Technology SST 徽标 SuperFlash MTP 和 FlashFlex 均为 Silicon Storage Technology, Inc. 的注册商标 MPF SQI Serial Quad I/O 和 Z-Scale 均为 Silicon Storage Technology, Inc. 的商标在此提及的所有其他商标和注册商标均为各持有公司所有规范值可能发生变更, 恕不另行通知关于最新文档, 请访问最新封装图请至查看封装规范存储器容量表示原始存储容量, 实际可用容量可能会少一些除非在标准销售条款与条件中明确包含, 否则 SST 不对其产品的使用作出任何担保关于销售办事处的地点和信息, 请访问 Silicon Storage Technology, Inc. 36

LP12-A-DS.fm

LP12-A-DS.fm 是基于高度可靠的 InGaP/GaAs HBT 技术的高功率及高增益功率放大器该器件可针对高功率及高效率应用进行配置, 当工作在用于美国欧洲和日本市场的整个 802.11a 频带 (4.9-5.9 GHz) 时具有良好的功率附加效率该功率放大器 IC 提供了简单的电路板级用法以及高速上电 / 掉电控制, 提供 16 触点 WQFN 封装特性高增益高线性输出功率 : 在整个频带范围内, 功率高达