Personal Background 8 Years Layout Experience in Communication F Skilled in layout development for cell phone and networking product Layout Developmen

Size: px

Start display at page:

Download "Personal Background 8 Years Layout Experience in Communication F Skilled in layout development for cell phone and networking product Layout Developmen"

邮扶
6 years ago
Views:

1 PCB Layout Application Media Tek WCP/SA/PM WW Tsai

2 Personal Background 8 Years Layout Experience in Communication F Skilled in layout development for cell phone and networking product Layout Development for All MTK product

3 Outline Stack-up for MTK BB Chip HDI Design Rule Introduction Gerber Check List MTK Layout Rules Q&A

4 Stack-up for MTK BB Chip 盲孔 4mil 埋孔 12mil MT6205 MT6217 MT6219 MT6226 MT6227 MT6228 MT6229 4L 6L (1+N

5 Layer Definition 4L (1-2/1-4) 6L (1-2/2-5/5-6/1-6) 8L (1 S S S S G S S G/P p G G G S P p P S (BTG)/S S (BTP)/S S S L1:Component L2:Trace/Memory trace/audio trace L3:Ground plane/power L4: Keypad/Keypad trace/led trace L1:Component L2:Trace/Memory trace L3:Ground plane L4: Power L5: Audio trace L6:Component/no trace L1:Co L2:Tr L3:G L4: P L5: A L6:Tr L7:Tr L8:Co PDF 文件使用 "pdffactory" 试用版本创建

6 Internal/External Layer 液晶之家论坛 BBS.LCDHOME.NET HDI Design Rule Introduction Design Parameter Width/Space Internal/External Layer Min. 4/4 mil A Annular Ring Via+8 mil 孔環 (A/R 4 mil) A/R Copper to all 6mil trace V PDF 文件使用 "pdffactory" 试用版本创建

7 Drilling Parameter NPTH to All Min. Micro via to micro via Spacing (same net) Minimum Drill + 7 mil (Drill 公差為 3mil) 12 mil (via 中心至中心 ) Min. Micro via to via Spacing (same net) 16 mil (via 中心至中心 ) Min. Drill diameter 機鑽孔徑 Min. Laser Drill diameter 12 mil Normal 8mil Min. 4 mil PDF 文件使用 "pdffactory" 试用版本创建

8 Board Board to All 10 mil plane Solder Mask Parameter Solder mask dam 綠漆 Minimum A = 2 mil B = 3 mil C = 7mil A Silkscreen Parameter Silkscreen 文字大小 Minimum W/H = 50/5 ( 欲顯示文字勿重疊至銅箔 ) Feature PDF 文件使用 "pdffactory" 试用版本创建

9 Gerber Check List Net-list PCB 與 SCH 的 net-list 是否完全符合機構及電子零件 pin 定義是否完全正確 Electronic layer qpcb rules Layout 層面 Trace to trace/via/pad 最小間距 4/4 銅箔與其它最小間距 6mil 板邊與其它最小間距 10mil All to Board 與其它最小間距 10mil Via 是否有重疊 (same net) 走線是否為 45 度角, 避免因直角或銳角產生的雜散電電場幅射銅箔是否完全為實銅 Via 是否有介於綠漆與銅箔之間電器層是否有 2D-line 及文字

10 Drill layer PTH NPTH 鑽孔是否正確挖空區是否有標示 Via type 是否都有設定, 如 1-6/1-2/2-5/5-6 N/C Drill 程式檔是否都有設定, 如 1-6/1-2/2-5/5-6 qsmt rules 零件 rules 零件與零件最小間距 12mil 零件距 Shielding case 最小間距 12mil BGA/Lead IC to 其它零件最小間距 20mil Part to Board 最小間距 20mil 如有 TP 元件, 請勿接至 TP 再接至其它元件, 避免銅箔 Solder Mask 零件是否都 open 且單邊加大至少 2mil Shielding case 是否 open 不規則形狀圓形易錯

11 Paste Mask 一般零件是否 open DIP 零件是否需加強鋼板層不開鋼板零件 :FD SPARK TP Touch 型態零件 Shielding case 是否 open Silkscreen 有極性及有方向性零件是否有標示零件框最小為 5 mil 文字最小為 50/5 mil (H/W)

12 Common Layout Rules Normal Bypass CAP 需靠近 Ground pin 請確實接至系統地較粗的 trace 換層時請多打 via 避免信号穿孔過多避免銅箔孤島 IC 中間 ground pin 處是否有確實打 via Layer Power/Ground 相鄰相鄰層面信号走直交液晶之家论坛 BBS.LCDHOME.NET MTK Layout Rules

13 Critical Trace 輸入輸出互相隔離差分信号走平行等距 Clock 信号盡量短且上下左右包地, 如左右無法包地請依循 3W 準則, 兩旁多打 ground via Audio trace 上下左右包地且打多點 ground via ESD 如有 ESD 元件, 請擺置近 ESD 打入的位置, 經由 ESD 元件再接至其它元件 ( 圖 13.1) 板邊粿銅請盡量留 40mil 且打貫穿孔 ( 圖 1

14 何謂 3W Rule? Trace 與 Trace 中心至中心的間距為 3 倍線寬何謂差分信號 Rule? 走線兩兩貼近且等長, 走線上下左右請鋪設 GND 保護 ( 少貫孔, 勿靠近 power trace 及其它干擾 )

15 MTK Placement Rules RF Close to RF Antenna BT/BT Antenna BT close to BT Antenna BT 需考慮其另一面元件為何, 儘量避開 RF 50ohm trace BT Antenna 保留全層挖空區域 BB MCP 靠近 BBIC 的 memory pin PMIC 另一面避免為 BGA part FM Close to Earphone Jack Camera Connector 遠離 RF Ì

MTK Layout Rules RF Ground pin 直接連至系統地 Bypass close

旁加 ground via 以及 trace 旁打多點 via 以保護 RF trace ( 圖 16.

16 MTK Layout Rules RF Ground pin 直接連至系統地 Bypass close to power pin Tx 與 Rx 路徑分開且依循 50ohm rule, 在換層時需在 via 旁加 ground via 以及 trace 旁打多點 via 以保護 RF trace ( 圖 16.1) 差分信号線平行等長儘量短且包地, 如 IQ ( 圖 16.2) LNA input(5~12pin), 勿有其它訊号干擾 ( 圖 16.3) TCVCXO close to RFIC, 勿有其它信号 trace 經過 ( 圖 16.4) ( 圖 16.1) ( 圖 16.2) ( 圖 16.3)

17 PA IC 下的 Ground pad 需有足夠的 via 貫穿 ( 圖 17.1) Shielding case 的 path 不要與 RF Top layer ground 相連 ( 圖 17.2) PA 與其它訊號中間以 ground via 加強, 避免干擾 LNA ( 圖 17.3) ( 圖 ( 圖 17.3) ( 圖

18 50ohm trace 依疊構決定 trace 寬度, 並且與其它訊號或地隔兩倍線寬, 打多點 via 50ohm rule for MTK Stack-up(6Layer) L1-18mil : L1/L2 挖空,L3 為參考地 L4-6mil : L3/L5 為參考地 50ohm rule for MTK Stack-up(8Layer) L1-15mil : L1/L2 挖空, L3 為參考地 L5-6mil : L4 挖空 /L6 為參考地

BBIC MCP 靠近 BBIC, 以減少 time delay ( 圖 19.1) 32.

19 BBIC MCP 靠近 BBIC, 以減少 time delay ( 圖 19.1) KHz 以最短路徑, 不用貫孔且上下層包地, 不要靠近 Power Reset trace 走內層不用貫孔 Watchdog BBWAKEUP SYSRST BBIC 的 pin 11 AVDD_AFE 是 Analog power pin, 其電源需經過且緊臨 2 bypass cap 及 Bead, 線寬需 8mil ( 圖 19.2) ( 圖 19.1) ( 圖 19.2)

20 Audio 遠離 VBAT 及干擾大的 trace Audio 依循差分信号 rule, 線寬 4mil Audio AMP 輸出功率大, 線寬 12mil Audio 的 ESD 元件, GND pin 先相連再接至系統地 ( 圖 20.1) C213 的地需與 XMICP 呈差分信号一起走至 IO200.8 的 GND pin, 再到系統地, 避免 TDD noise ( 圖 20.2) ( 圖 20.1) ( 圖 20.2)

21 POWER 以樹枝狀走線為佳 ( 圖 21.1) Bypass cap 儘量靠近 IC 擺放 Power 儘量避開其它走線依循電流大小設計線寬 Power 換層請多打 via RF VBAT 100mil MTK PMIC 中間 GND pin 至少 8 個 via 以利散熱 Pin7 單獨拉至 Battery connector VBAT 40mil Power 建議寬度 ( 圖 21.1) VCORE/VDD/AVD PMIC_VTCXO/VS 10mil VBAT Battery 充電 Audio AMP 15 Backlight 10mi Flash Light/Vin 15mil/6~8mil PDF 文件使用 "pdffactory" 试用版本创建

22 (MTK 實液晶之家论坛 BBS.LCDHOME.NET IrDA 遠離 Power 及干擾源 Layout L1 : 零件 Shielding 直接與系統地相連接 L2 : 為 critical ground, 勿與 module ground pin 相連, 直接連至系統地 L3 : 其它線路走線層, 需避開 L2 的 critical ground L4 : 系統地 * 因疊構不同, 故更換原廠建議之 ( 圖為原廠建 L3/L4

23 Bluetooth Bluetooth Antenna 擺在 PCB 四個角為最佳 ( 圖 23.1) Bluetooth Antenna 全層挖空 ( 圖 23.2) Bluetooth rule Bypass cap close to power pin Crystal L1 挖空訊号線與電源線上下層勿平行 26MHz trace 需包地 Bluetooth 的 RF-in/out 為 50ohm trace 及差分信號 ( 圖 23.1) ( 圖 23.2)

24 FM 液晶之家论坛 BBS.LCDHOME.NET FM chip close to earphone jack RF signal pins 8/9 遠離高速的數位 device 或干擾源 Pin 20 是 26MHz,pin 17 是 loop filter, 兩者之間最好點並在中間打 ground via Ì

25 EMC 能量 Source 振盪頻率耦合路徑 Space 導體被干靜電放雷擊電 Power 與 Ground trace 相鄰, 減低電源環路電流干擾源與 Ground trace 需有最短返回路徑, 減少幅射 Critical trace 與 Ground 包覆, 減低被干擾機會差分信号需相鄰平行且等長, 減少電流造成的幅射干擾

26 ESD Trace 儘量勿曝露在 Top/Bottom Side 在板邊放至 40mil 的粿銅 ( 圖 26.1) 會曝露在外的 CONN pin 腳放置 Spark ( 圖 26.2) 利用 Bi-ZenerDiode (TVS diode)/ Chip/ Varistor/ Bypass Capacitor/ Bead 元件保護 ( 圖 26.3) 全層 ground area 以 via 穿孔互連

27 問題與討論層 PCB 每層定義如何是最优化的 RF 走線哪些需要注意 RF 走線要注意阻抗匹配 ( 屬于模擬信號 ), 那如果現在 C 的信號線已經達到 900M 左右的速率 ( 數字信號 ), 如何走 BB 走線哪些需要注意 MTK 的電源系統如何布線比較合理為提高整机工作的穩定性和可靠性, 走線要注意什么? MTK 平台特有的重要線路, 以及如何布線. RF 部分 LAYOUT 的規則 MTK 平台的特點及注意事項需要重點檢查哪些線為提高整机的 ESD 性能, 走線要注意什么? 為提高整机的 EMC 性能, 走線要注意什么? CPU 的 300 多條線怎樣走, 線路會比較順. LAYOUT 的走線順序, 哪些先走哪些后走能保證性能和 POWERPCB 使用能加快速度的技巧

28 MT6228 IC

29 Click below to find more Mipaper at Mipaper at

2

1 2 3 5 20 45 87 137 137 138 139 140 141 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57