Cortex-M Series-Lesson1

Size: px

Start display at page:

Download "Cortex-M Series-Lesson1"

宪挥邵
4 years ago
Views:

1 ARM Cortex-M 系列内核及 STM32 相关介绍

2 目录 2 ARM Cortex-M 系列概述 Cortex-M3 介绍 Cortex-M4 与 Cortex-M3 对比 Cortex-M0 与 Cortex-M3 对比 Cortex-M0+ 与 Cortex-M3 对比 Cortex-M 系列总对比软件移植

3 ARM Cortex-M 系列概述 02/12/2014

4 ARM 处理器架构 4 架构 ARMv4/v4T 架构 ARMv5/v5E 架构 ARMv6 架构 ARMv7 ARMv7-A ARMv7-R ARMv7-M ARMv6-M (Cortex-M0/M0+) ARM7TDMI, ARM920T, ARM922T ARM926EJ-S, ARM1136, ARM946E, ARM1176, ARM966E ARM1156T-2 Cortex-A9, Cortex-R4, Cortex-M3,Cortex-M4 Presentation Title 02/12/2014

5 Cortex-M 系列处理器 5 ARM Cortex- M0+ ARM Cortex- M0 ARM Cortex- M3 ARM Cortex- M4 8/16 位应用 8/16 位应用 16/32 位应用 32 位 /DSC 应用在 M0 的基础上进一步降低功耗, 提高性能低能耗, 低成本, 适用低功耗微控制器和深度嵌入式应用出色的计算性能以及对事件的优异系统响应能力适用于具有较高确定性的实时应用高效的信号处理功能适用需要有效且易于使用的控制和信号处理功能混合的数字信号控制市场程序和开发工具都兼容 Presentation Title 02/12/2014

6 Cortex-M3 介绍 02/12/2014

7 Cortex-M3 处理器系统方框图 7 WIC NMI Interrupts NVIC SYSTICK Instruction Bus CM3 Core Data Bus ETM Trigger TPIU Trace Output Debug Interface SWJ-DP /SW-DP Interface AHB-AP MPU DWT FPB ITM ROM Table Connection to AHB Masters AHB Interconnect (Bus Matrix) Connection to AHB Slaves AHB to APB Bridge Internal Private Peripheral Bus (AHB) Internal Private Peripheral Bus (APB) Instruction Bus(I-Code) Data Bus (D-Code) System Bus Private Peripheral Bus (APB) Presentation Title 02/12/2014

8 Cortex-M3 8 存储器系统存储器映射 STM32 存储器重映射位带操作 STM32 的 GPIO 位操作编程模式中断及其处理低功耗模式存储保护单元 (MPU) Presentation Title 02/12/2014

9 6 5 4 Vendor-specific Private Peripheral bus- External Private Peripheral bus- Internal External device 1.0GB External RAM 1.0GB Cortex-M3 存储器映射预定义 9 0xFFFF_FFFF 0xE010_0000 0xE004_0000 0xE000_0000 0xA000_0000 ROM External PPB ETM TPIU Reserved SCS Reserved FPB DWT ITM 0xE010_0000 0xE00F_F000 0xE004_2000 0xE004_1000 0xE004_0000 0xE004_0000 0xE000_F000 0xE000_E000 0xE000_3000 0xE000_2000 0xE000_1000 0xE000_0000 System Control Space NVIC, CPU ID, SYSTICK, MPU, Core Debug, etc. 0xE000_F000 0xE000_E Peripheral 0.5GB SRAM 0.5GB 0x6000_0000 0x4000_0000 0x2000_ MB Bit band alias 31MB 1MB Bit band region 0x4400_0000 0x4200_0000 0x4010_0000 0x4000_0000 0x2400_0000 支持 4GB 存储空间粗线条的存储器映射仅对 SRAM 和外设区的前 1MB 空间提供 Bitbanding 操作 1 Code 0.5GB 0x0000_ MB Bit band alias 31MB 1MB Bit band region 0x2200_0000 0x2010_0000 0x2000_0000 Presentation Title 02/12/2014

10 STM32F2 的存储器映射实现

11 Cortex-M3 11 存储器系统存储器映射 STM32 存储器重映射位带操作 STM32 的 GPIO 位操作编程模式中断及其处理低功耗模式存储保护单元 (MPU) Presentation Title 02/12/2014

12 STM32 存储器地址重映射通过 Boot 引脚配置 (1/2) 复位之后总是从地址 0x04 取复位代码的起始地址, 以及从地址 0x0 取堆栈指针, 开始执行复位程序三块可用于启动的存储器的物理地址片上 SRAM 起始地址 :0x2000,0000 片上用户闪存起始地址 :0x0800,0000 片上系统闪存 (bootloader) 起始地址 :0x1FFF,0000 由 Boot 引脚决定以上三块物理存储器中的哪块映射到 0x0 的起始地址见下页表格

13 STM32 存储器地址重映射通过 Boot 引脚配置 (2/2) BOOT 引脚在复位后第四个 SYSCLK 上升沿采样锁定 BOOT0 引脚是启动专用引脚 ( 输入方向 ) BOOT1 和 GPIO 共享引脚采样确定启动空间后, 即可被用户做 GPIO 使用从待机模式 (Standby) 退出后, 会重新采样 BOOT 引脚电平进入待机模式之前, 用户要注意 BOOT1 的配置启动模式选择引脚 BOOT1(I/O PB2) BOOT0(I) 启动模式 X 0 从片上用户闪存启动 0 1 从片上系统闪存启动, 运行 bootloader 1 1 从片上 SRAM 启动 1) 把 BOOT 电平配置好, 复位系统, 则可以激活启动代码的运行 2) 在复位后第四个 SYSCLK 时钟的上升沿时刻, 锁存两个 BOOT 引脚的电平, 由此进入相应的启动空间

14 SYSCFG_MEMRMP ( 地址 :0x4001_3800) STM32 存储器地址重映射重映射寄存器 Bits 31:2 保留 Bits 1:0 MEM_MODE: 设置存储器地址重映射模式, 由软件置位和清除复位之后, 这两位的值自动根据 BOOT 引脚选择的启动模式进行设置 00: 片上用户闪存空间映射到 0x0000_0000 位置 01: 片上系统闪存空间映射到 0x0000_0000 位置 10:FSMC Bank1(NOR/RSRAM 1 和 2) 映射到 0x0000_0000 位置 11: 片上 SRAM(112KbB) 映射到 0x0000_0000 位置复位之后,BOOT 引脚的值被拷贝到该寄存器唯一例外 : 当 BOOT1=1/BOOT0=0 从片上闪存启动时, 寄存器值 =0x00 FSMC 的映射到地址 0x00, 只能通过软件来使能通过 I-Bus 和 D-Bus 总线执行代码比映射前使用 S-Bus 效率更高重映射后,FSMC 寄存器和外部存储器空间中未被重映射的区域就不能被访问了 ; 退出重映射后, 恢复访问允许 (* 不同系列的芯片情况不一样, 后面有具体说明 )

15 STM32 地址重映射特性 15 Addresses Boot/Remap in main flash memory Boot/Remap in embedded SRAM Boot/Remap in system memory Remap in FSMC 0x6400_0000 0x67FF_FFFF 0x6000_0000 0x63FF_FFFF 0x2001_C000 0x2001_FFFF 0x2000_0000 0x2001_BFFF 0x1FFF_0000 0x1FFF_77FF 0x0810_0000 0x0FFF_FFFF 0x0800_0000 0x080F_FFFF 0x0400_0000 0x07FF_FFFF 0x0000_0000 X03FF_FFFF FSMC Bank1 NOR/PSRAM 2 FSMC Bank1 NOR/PSRAM 1 FSMC Bank1 NOR/PSRAM 2 FSMC Bank1 NOR/PSRAM 1 FSMC Bank1 NOR/PSRAM 2 FSMC Bank1 NOR/PSRAM 2 FSMC Bank1 NOR/PSRAM 1 FSMC Bank1 NOR/PSRAM 1 SRAM2(16KB) SRAM2(16KB) SRAM2(16KB) SRAM2(16KB) SRAM1(112KB) SRAM1(112KB) SRAM1(112KB) SRAM1(112KB) System memory System memory System memory System memory Reserved Reserved Reserved Reserved Flash memory Flash memory Flash memory Flash memory Reserved Reserved Reserved FSMC Bank1 NOR/PSRAM 2 (Aliased) Flash(1MB) Aliased SRAM1(112KB) Aliased System memory(30kb) Aliased FSMC Bank1 NOR/PSRAM 1 (Aliased) 可由 BOOT 引脚以及重映射寄存器配置只能由重映射寄存器配置 Presentation Title * 只有 Bank1 的前两个区域 (region) 能被重映射 02/12/2014

16 STM32 各系列对 FSMC 地址重映射支持 16 可重映射的范围其他未被重映射的空间 FSMC 寄存器 STM32F0xxxx STM32F1xxxx FSMC 不支持重映射 STM32F2x5/2x7 Bank1 NOR/PSRAM 1 和 2 区域不能被访问不能被访问 STM32F3xxxx STM32F405xx/407xx, STM32F415xx/417xx,STM 32F42xxx, STM32F43xxx Bank1 NOR/PSRAM 1 和 2 区域可以访问可以访问 STM32F401xx, STM32F411xx STM32L0xxxx STM32L1xxxx Bank1 NOR/PSRAM 1 和 2 区域可以访问可以访问 Presentation Title 02/12/2014

17 存储器系统存储器映射 STM32 存储器地址重映射位带操作 STM32 的 GPIO 位操作编程模式中断及其处理低功耗模式存储保护单元 (MPU) Cortex-M3 17

18 位带操作 18 Cortex-M3 在 SRAM 区和片上外设区都开有一个 1MB 的位带区和 32MB 的位带别名区位带别名区的每个字 ( 只有 LSB 有效 ) 对应位带区的一个比特位对位带别名区每个字的操作最终都变换成对位带区对应比特位的操作访问位带别名区必须字对齐, 否则会产生不可预料的结果对位带别名区的访问操作, 将原有的读 - 改 - 写做成一个硬件级别支持的原子操作, 不能被中断打断在 C 语言中, 使用位带功能时, 要访问的变量必须用 volatile 来定义因为 C 编译器并没有直接支持位带操作 A bit0

19 位带区与位带别名区的地址映射 19 计算位带区中某个比特位在位带别名区中的映射地址 : bit_word_addr = bit_band_base + (byte_offset x 32) + (bit_number 4) bit_band_base : 位带别名区的起始地址 byte_offset : 包含目标比特位的字节在位带区的偏移值 ( 字节数 ) bit_number : 目标比特位在字节中的位置 (0~7) 例如 : 在 SRAM 的 0x 地址定义一个长度为 512 字节的数组 : #pragma location=0x root _no_init u8 Buffer[512]; 数组首字节的 BIT0 对应的位带地址为 : 0x (0x4000*32)+(0*4) = 0x 数组第二个字节的 BIT3 对应的位带地址为 : 0x (0x4001*32)+(3*4) = 0x c GPIOA 的端口输出数据寄存器 (ODR) 地址 0x , 对于 PA.0 来说控制其输出电平的比特位的位带操作地址为 : 0x (0x20014*32)+(0*4) = 0x

20 例 1: 将前页数组中的数据通过 PA.0 端口输出位带操作, 使用例一不使用位带操作 : for (u16 cnt=0; cnt<512; cnt++) for (u8 num=0; num<8; num++) if ((Buffer[cnt]>>num)&0x01) GPIOA->BSRR = 1; else 使用位带操作 : volatile U32 *pbuffer = ((u32*)0x ) U16 cnt = 512*8; While(cnt--) { (*((u32*) 0x )) = *pbuffer++; } GPIOA->BRR = 1;

21 例 2: 修改 SPI 控制器的 BIT6, 使能 SPI 位带操作, 使用例二不使用位带操作 : U32 spi_ctrl = SPI1->CR1; Spi_ctril = spi_ctrl 0x ; SPI1->CR1 = spi_ctril; 使用位带操作 : SPI1 的 CR1 寄存器地址为 0x , 因此 CR1 寄存器 BIT6 的位带地址为 : 0x x13000*32 + 6*4 = 0x 对 BIT6 的置位操作为 : (*((u32*)0x )) = 1;

22 使用位带操作注意事项 22 位带操作支持的地址范围 :0x2000_0000 ~ 0x2010_0000, 和 0x4000_0000 ~ 0x4010_0000 超出位带支持地址范围的存储空间, 不能使用位带操作例如 :STM32F3 的 GPIO 寄存器的地址位于 0x4800_0000 ~ 0x4800_17FF, 超出了位带操作的范围, 所以不支持位带操作位带操作是通过 Cortex 核内部的总线矩阵实现的, 所以通过 DMA 访问 SRAM 不支持位带

23 存储器系统存储器映射 STM32 存储器地址重映射位带操作 STM32 的 GPIO 位操作编程模式中断及其处理低功耗模式存储保护单元 (MPU) Cortex-M3 23

24 GPIO 位操作及相关寄存器介绍 ODR 寄存器 24 Bits 31:16 保留 Bit3 15: 0 ODRy: 端口输出的值 (y= 0 15) 可以通过软件读写可对 ODR 的每一位写 0 或 1, 控制对应端口的输出非原子操作

25 BSRR 寄存器 GPIO 位操作及相关寄存器介绍 BSRR,BRR 寄存器 25 Bit16~Bit31: 写 1 清零对应端口, 写 0 无效 Bit0~Bit15: 写 1 置位对应端口, 写 0 无效 BRR 寄存器在 BSRR 寄存器里同时对同一位做置位 / 清零操作, 置位操作优先级高对 BSRR 寄存器的操作是原子操作 STM32F1 的 BSRR/BRR 寄存器只支持字操作 STM32F2/STM32F4 只有 BSRR 一个寄存器, 支持字 / 半字 / 字节操作 Bit16~Bit31: 保留 Bit0~Bit15: 写 1 清零对应端口, 写 0 无效

26 e.g. 同时同向 toggle PA.0 和 PA.1 GPIO 位操作及相关寄存器介绍 BSRR,BRR 寄存器应用举例 26 法一 :>> GPIOA_BSRR = 0x03 >> GPIOA_BSRR = 0x03<<16 多运行一个移位的指令效率影响 GPIO_BSRR Reset Set 32 位写法二 : 利用寄存器可以半字访问的特点,STM32F1 不适用 >> #define GPIOA_BitSet_ADDR = 0xXX >> #define GPIOA_BitReset_ADDR = 0xXX + 2 GPIO_BSRR Reset Set >> *(u16*)gpioa_bitset_addr = 0x03 >> *(u16*)gpioa_bitreset_addr = 0x03 16 位写法三 : 同时使用 BSRR 和 BRR 寄存器, STM32F2/STM32F4 不适用 >> GPIOA_BSRR = 0x03 >> GPIOA_BRR = 0x03 e.g. 同时反向 toggle PA.0 和 PA.1 >> GPIOA_BSRR = 0x21 >> GPIOA_BSRR = 0x12

27 存储器系统编程模式寄存器组特权操作和双堆栈流水线总线结构中断及其处理低功耗模式存储保护单元 (MPU) Cortex-M3 27

28 R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 R10 R11 R12 R13(MSP) R14 R15 xpsr PRIMASK FAULTMASK BASEPRI CONTROL R13(PSP) 通用寄存器通用寄存器通用寄存器通用寄存器通用寄存器通用寄存器通用寄存器通用寄存器通用寄存器通用寄存器通用寄存器通用寄存器低组寄存器 : 所有指令都能访问主堆栈指针 (MSP), 进程堆栈指针 (PSP) 连接寄存器 (LR) 程序计数器 (PC) 状态字寄存器 ( 三合一 ) 中断屏蔽寄存器控制寄存器特殊功能寄存器高组寄存器, 寄存器组 28 只有 32 位 Thumb2 指令和很少的 16 位 Thumb 指令能访问主堆栈指针 (MSP): 由 OS 内核, 异常服务例程, 以及所有需要特权访问的应用程序代码使用 ; 进程堆栈指针 (PSP): 用于常规的应用程序代码 LR: 保存子函数的返回地址和异常的返回值

29 存储器系统编程模式寄存器组特权操作和双堆栈流水线总线结构中断及其处理低功耗模式存储保护单元 (MPU) Cortex-M3 29

30 操作模式与特权级 30 两种操作模式 ---- 线程模式 VS Handler 模式两级特权级别 ---- 特权级 VS 非特权级操作模式执行代码类型特权级别线程模式应用程序特权级或者非特权级 (CONTROL.0) Handler 模式异常 / 中断服务程序特权级可以通过 CONTROL[0] 定义特权级别位 Bit[1] 功能 0== 选择主堆栈指针 MSP( 复位后的缺省值 ); 1== 选择进程堆栈指针 PSP Handler 模式下只允许使用 MSP Bit[0] 0== 特权级的线程模式 ; 1== 用户级的线程模式 Handler 模式永远是特权级的 * 非特权级线程模式下禁止对 SCS 的访问 ; 禁止使用 MRS/MSR 访问除 APSR 之外的特殊功能寄存器

31 复位从异常 / 中断退出 Handler 模式 ( 特权级 ) 蓝色路径 : 状态转换图 31 线程模式 ( 特权级 ) 异常 / 中断从异常 / 中断退出异常 / 中断修改 CONTROL 寄存器线程模式 ( 非特权级 ) 黄色路径 : SVC

32 双堆栈指针 (MSP&PSP) 32 CM3 内核中有两个堆栈指针 (MSP,PSP), 但任何时刻只能用到其中一个 (banked) 复位后默认使用 MSP( 复位后程序处于特权级 ) 通过 SP 访问到的是正在使用的那个指针 (CONTROL.1 寄存器中设置 ), 可以通过 MSR/MRS 指令访问指定的指针操作模式执行代码类型特权级线程模式应用程序特权级或者非特权级堆栈指针 Handler 模式异常服务程序特权级 MSP MSP 或者 PSP (CONTROL.1) 通过 CONTROL 寄存器选择使用哪个堆栈指针位功能 CONTROL[1] 0== 选择主堆栈指针 MSP( 复位后的缺省值 ); 1== 选择进程堆栈指针 PSP Handler 模式下只允许使用 MSP CONTROL[0] 0== 特权级的线程模式 ; 1== 用户级的线程模式 Handler 模式永远是特权级的

33 双堆栈指针在 OS 中的应用 33 典型的 OS 环境中,MSP 和 PSP 的用法如下 : MSP, 用于 OS 内核和异常处理 PSP, 用于应用任务 OS 内核和异常处理的栈任务 A 的栈 MSP 初始化值 PSP 初始化值系统复位时从 0x 处读出 OS 初始化时初始化 PSP 的值任务 B 的栈上下文切换中, 切换 PSP 指向不同任务的栈存储器地址任务 C 的栈

34 系统复位时从 0x 处读出 MSP 的初始值在 OS 初始化时, 对 PSP 进行初始化双堆栈指针的初始化 34 特权级 Handler EXC_RETURN = 0xFFFFFFF9 OS 初始化建立 PSP, 创建用户堆栈帧修改 EXC_RETURN 的值为 0xFFFFFFFD 并返回将用户栈帧加载到寄存器组中, 并切换到 PSP 特权级线程初始化 SVC 操作系统用户级线程用户程序 MSP 初始化

35 PSP 指针在不同任务间切换 35 用任务 A 的 SP 执行入栈操作, 并保存任务 A 的 SP 设置 PSP 指向任务 B 的栈空间, 用任务 B 的 SP 执行出栈, 随后开始执行任务 B 特权级 Handler 特权级线程 EXC_RETURN = 0xFFFFFFFD 入栈寄存器的内容保存到任务 A 的栈保存 PSP(A 任务的 SP) 到任务的数据结构任务调度设置 PSP 为任务 B 的 SP 异常返回, EXC_RETURN = 0xFFFFFFFD 将任务 B 的栈帧加载到寄存器用户级线程任务 A SYSTICK 异常任务 B

36 存储器系统编程模式寄存器组特权操作和双堆栈流水线总线结构中断及其处理低功耗模式存储保护单元 (MPU) Cortex-M3 36

37 Cortex-M3 使用一个 3 级流水线 : 取指, 解码和执行流水线 37 指令 N 指令 N + 1 取指解码取指执行解码执行理想状态下的流水线指令 N + 2 取指解码执行指令 N + 3 取指解码执行流水线的特征时间执行一条分支指令或直接修改 PC 而发生跳转时,ARM 内核有可能会清空流水线, 而需要重新读取指令即使产生了一个中断, 一条处于执行阶段的指令也将会完成流水线里其他指令将会被放弃, 而处理器将从向量表的适当入口开始填充流水线不论是执行 16 位指令还是 32 位指令, 读取 PC 时, 会返回当前指令地址 +4 的值

38 CM3 的预取指单元 (PFU) 38 指令存储器 ( 字节 ) N N+0x4 N+0x8 N+0xC 3 x 32-bit A1 B1 C1 D 指令缓冲区 ( 指令 C1) A2 B2 C2 CM3 内核的预取指单元带有一个 3 个字长度 (12 字节 ) 的指令缓冲区避免流水线断流取指 ( 指令 C2&D) 解码 ( 指令 B) 执行 ( 指令 A)

39 STM32 闪存预取指 39 不带预取指 FLASH with MPU -M3 120MHz F E T C H I-32-bit 128-bit I1-32-bit I2-32-bit I3-32-bit I4-32-bit I5-32-bit 带预取指 with MPU -M3 120MHz F E T C H CPU clk I-32-bit PFQ 4x32-bit / 8x16-bit buffer PFQ clk 128-bit 当 CPU 通过 I-bus, 从 current ins.line 获得数据时,PFQ 可以提前从闪存中读取下一个 128bit 数据, 放在 prefetch ins.line 在执行顺序代码的情况下,CPU 之后就无需等待了 FLASH I1-32-bit I2-32-bit I3-32-bit I4-32-bit

40 假设顺序执行 32 位指令读取 FLASH 的等待周期为 3 个周期不带预取指和带预取指时流水线的运行情况比较预取指时的流水线示意图 40

41 如果指令发生跳转 STM32 片上闪存指令和数据缓存 FLASH -M3 with MPU 120MHz F E T C H I-32-bit PFQ 4x32-bit buffer 8x16-bit buffer 128-bit I1-32-bit I2-32-bit D-32-bit I3-32-bit I4-32-bit BC 8*128 bit BC 64*128 bit 储存经常用到的 literal pool 储存经常用到的指令, 跳转发生又缓存击中的情况下, 无需任何延迟地执行代码

42 存储器系统编程模式寄存器组特权操作和双堆栈流水线总线结构中断及其处理低功耗模式存储保护单元 (MPU) Cortex-M3 43

43 Cortex-M3 总线接口 44 I-Code 总线负责在 0x0000_0000~0x1FFF_FFFF 之间的取值操作以字的长度执行 D-Code 总线负责在 0x0000_0000~0x1FFF_FFFF 之间的数据访问操作系统总线负责在 0x2000_0000~0xDFFF_FFFF 和 0xE010_0000~0xFFFF_FFFF 之间的所有数据传送私有外设总线外部私有外设总线 :0xE004_0000~0xE00F_FFFF, 包括 ETM,TPIU 等内部私有外设总线 : 0xE000_0000~0xE003_FFFF, 包括 NVIC, MPU 等

44 Cortex-M3 总线连接 45 存储器空间划分 0xFFFF_FFFF Vendor-specific Cortex-M3 外部私有外设总线附加的调试组件 Private Peripheral bus- External Private Peripheral bus- Internal 0xE010_0000 0xE004_0000 0xE000_0000 I-Code 总线总线矩阵 D-Code 总线系统总线系统总线 (AHB) External device 1.0GB 0xA000_0000 片上 SRAM 外部存储器控制器外部外设 AHB to APB 桥 External RAM 1.0GB 0x6000_0000 Flash 存储器外设总线 (APB) Peripheral 0.5GB 0x4000_0000 外部 RAM SRAM 0.5GB I/O UART Timer 0x2000_0000 Code 0.5GB 0x0000_0000

的存储器访问总线 DMA2 的外设总线以太网 DAM 总线 USB OTG HS DAM 总线 7 个 AHB

45 STM32 的总线结构 46 8 个 AHB 总线主设备 Cortex-M3 内核的指令总线 (I-bus) Cortex-M3 内核的数据总线 (Dbus) Cortex-M3 内核的系统总线 DMA1 和 DAM2 的存储器访问总线 DMA2 的外设总线以太网 DAM 总线 USB OTG HS DAM 总线 7 个 AHB 总线从设备片上闪存的指令和数据总线主片上 SRAM 和副片上 SRAM AHB1 外设 AHB2 外设 FSMC

PowerPoint template - Guidelines

PowerPoint template - Guidelines STM32F7 介绍 STMCU Team 内容 2 STM32 F7 系列总览 STM32F7 新特性系统架构 boot 模式 RCC, DMA, SYSCFG, PWR FMC 四线 SPI(QSPI) SPDIF-Rx 低功耗定时器 HDMI-CEC 从 STM32F4 系列到 STM32F7 系列的移植 3 STM32 F7 系列第一个进入市场的基于 ARM Cortex -M7 的 32