The Cortex-M3 Embedded Systems

Transcription

1 Lecture 2: Cortex-M3 系统介绍 Refer to Chapter 1, 2, and 3 in the reference book ARM Cortex-M3 权威指南

2 2 内容 Cortex-M3 概述 寄存器 存储系统 其他 汇编指令集 AMBA 总线 AHB & APB 流水线技术 异常和中断 与 ARM7 的比较 Cortex-M3 的开发

3 Embedded System? An embedded system is a computer system designed to perform one or a few dedicated functions often with constraints, e.g., in real time, with low power or limited memory, Embedded systems A few dedicated functions General-purpose computers Flexible to meet a wide range of end-user needs Under constrained conditions No such rigid constraints

4 History about ARM Processers ARM company is known as the Advanced RISC Machine, born in 1990 ARM does not manufacture processors or sell chips directly. They license their process design to semiconductor companies, known as intellectual property (IP) licensing. Make over 2 billion ARM processors being shipped each year possible As of 2009, ARM processors account for approximately 90% of all embedded 32-bit RISC processors

5

6

7 ARMv7 架构版本中, 内核架构首次从单一款式变成 3 种款式 款式 A: 设计用于高性能的 开放应用平台 越来越接近电脑了款式 R: 用于高端的嵌入式系统, 尤其是那些带有实时要求的 又要快又要实时 款式 M: 用于深度嵌入的, 单片机风格的系统中

8 款式 A(ARMv7-A): 需要运行复杂应用程序的 应用处理器 支持大型嵌入式操作系统, 比如 Symbian ( 诺基亚智能手机用 ),Linux, 以及微软的 Windows CE 和智能手机操作系统 Windows Mobile 这些应用需要劲爆的处理性能, 并且需要硬件 MMU 实现的完整而强大的虚拟内存机制, 还基本上会配有 Java 支持, 有时还要求一个安全程序执行环境 ( 用于电子商务 译注 ) 典型的产品包括高端手机和手持仪器, 电子钱包以及金融事务处理机

9 款式 R(ARMv7-R): 硬实时且高性能的处理器 标的是高端实时 [ 注 1] 市场 那些高级的玩意, 像高档轿车的组件, 大型发电机控制器, 机器手臂控制器等, 它们使用的处理器不但要很好很强大, 还要极其可靠, 对事件的反应也要极其敏捷 款式 M(ARMv7-M): 认准了旧世代单片机的应用而量身定制 在这些应用中, 尤其是对于实时控制系统, 低成本 低功耗 极速中断反应以及高处理效率, 都是至关重要的 Cortex 系列是 v7 架构的第一次亮相, 其中 Cortex-M3 就是按款式 M 设计的

10 10 ARM 各种架构版本

11 Cortex-M3 Processors vs Cortex-M3-Based MCUs The Cortex-M3 processor is the central processing unit (CPU) of a microcontroller chip After chip manufacturers license the Cortex-M3 processor, they can put the Cortex-M3 processor in their silicon designs, adding memory, peripherals, input/output (I/O), and other features. Cortex-M3 processor based chips from different manufacturers will have different memory sizes, types, peripherals, and features

12 Overview of Cortex-M3 processor Cortex-M3 Processor Core System Interrupts Interrupt Controller (NVIC) Instruction Fetch unit Decoder Memory Interface Register Bank ALU Trace Interface Debug System Trace Instruction Bus Memory Protection Unit Data Bus Bus Interconnect Debug Interface Debug Code Meomory Memory System and Peripherals Private Peripherals Optional A Simplified View of the Cortex-M3

13 Overview of Cortex-M3 processor 32-bit microprocessor: 32-bit data path, 32-bit registers, 32-bit memory interfaces. Harvard architecture: separate instruction bus and data bus, which allows instructions and data accesses to take place at the same time. 4GB Memory space Registers: Registers (R0 to R15) and special registers. Two operation modes: thread mode and handler mode Two access levels: privileged level and user level.

14 Overview of Cortex-M3 processor Interrupts and Exceptions: a built-in Nested Vectored Interrupt Controller, supporting 11 system exceptions plus 240 external IRQs. MPU: an optional Memory Protection Unit allows access rules to be set up for privileged access and user program access. The Instruction Set: Thumb-2 instruction set allows 32- bit instructions and 16-bit instructions to be used together; no ARM instructions allowed Fixed internal debugging components: provide debugging operation supports and features such as breakpoints, single step.

15 Features of Cortex-M3 Processors Greater performance efficiency, allowing more work to be done without increasing the frequency or power requirements Low power consumption, enabling longer battery life Enhanced determinism, guaranteeing that critical tasks and interrupts are serviced in a known number of cycles Improved code density, ensuring that code fits in even the smallest memory Ease of use, providing easier programmability and debugging Lower-cost solutions, reducing 32-bit-based system costs at less than US$1 for the first time Wide choice of development tools, from low-cost or free compilers to full-featured development suites

16 Cortex-M3 微处理器系统

17 Cortex-M3 微处理器系统部件 (1) CM3Core: Cortex M3 处理器的中央处理核心 嵌套向量中断控制器 (NVIC): 是一个在 CM3 中内建的中断控制器 中断的具体路数由芯片厂商定义 NVIC 支持中断嵌套, 使得在 CM3 上处理嵌套中断时, 采用了向量中断的机制 在中断发生时, 它会自动取出对应的服务例程入口地址, 并且直接调用, 无需软件判定中断源, 缩短中断延时 SysTick 定时器 : 系统定时器是一个非常基本的倒计时定时器, 用于在每隔一定的时间产生一个中断, 即使是系统在睡眠模式下也能工作 它使得 OS 在各 CM3 器件之间的移植中不必修改系统定时器的代码 SysTick 定时器也是作为 NVIC 的一部分实现的

18 Cortex-M3 微处理器系统部件 (2) 存储器保护单元 ( MPU ): 是一个选配的单元, 有些 CM3 芯片可能没有配备此组件 如果有, 则它可以把存储器分成一些 regions, 并分别予以保护 例如, 它可以让某些 regions 在用户级下变成只读, 从而阻止了一些用户程序破坏关键数据 BusMatrix: 是 CM3 内部总线系统的核心 它是一个 AHB 互连的网络, 通过它可以让数据在不同的总线之间并行传送 只要两个总线主机不试图访问同一块内存区域 BusMatrix 还提供了附加的数据传送管理设施, 包括一个写缓冲以及一个按位操作的逻辑 ( 位带 (bit band) ) AHB to APB: 它是一个总线桥, 用于把若干个 APB 设备连接到 CM3 处理器的私有外设总线上 ( 内部的和外部的 ) 这些 APB 设备常见于调试组件 CM3 还允许芯片厂商把附加的 APB 设备挂在这条 APB 总线上, 并通过 APB 接入其外部私有外设总线

19 Cortex-M3 微处理器系统部件 (3) SW DP/SWJ DP: 串行线调试端口 ( SW DP) / 串口线 JTAG 调试端口 ( SWJ DP) 都与 AHB 访问端口 ( AHB AP) 协同工作, 以使外部调试器可以发起 AHB 上的数据传送, 从而执行调试活动 在处理器核心的内部没有 JTAG 扫描链, 大多数调试功能都是通过在 NVIC 控制下的 AHB 访问来实现的 SWJ DP 支持 both 串行线协议和 JTAG 协议, 而 SW DP 只支持串行线协议 AHB AP: AHB 访问端口通过少量的寄存器, 提供了对全部 CM3 存储器的访问机能 该功能块由 SW DP/SWJ DP 通过一个通用调试接口 ( DAP) 来控制 当外部调试器需要执行动作的时候, 就要通过 SW DP/SWJ DP 来访问 AHB AP, 从而产生所需的 AHB 数据传送

20 Cortex-M3 微处理器系统部件 (4) 嵌入式跟踪宏单元 (ETM): 用于实现实时指令跟踪, 但它是一个选配件, 所以不是所有的 CM3 产品都具有实时指令跟踪能力 ETM 的控制寄存器是映射到主地址空间上的, 调试器可以通过 DAP 来控制它 数据观察点及跟踪单元 ( DWT): 可以设置数据观察点 当一个数据地址或数据的值匹配了观察点, 就产生了一次匹配命中事件 匹配命中事件可以用于产生一个观察点事件, 后者能激活调试器以产生数据跟踪信息, 或者让 ETM 联动 指令跟踪宏单元 ( ITM): ITM 有多种用法 软件可以控制该模块直接把消息送给 TPIU; 还可以让 DWT 匹配命中事件通过 ITM 产生数据跟踪包, 并把它输出到一个跟踪数据流中

21 Cortex-M3 微处理器系统部件 (5) 跟踪端口的接口单元 (TPIU): 用于和外部的跟踪硬件 ( 如跟踪端口分析仪 ) 交互 FPB: FPB 提供 flash 地址重载和断点功能 Flash 地址重载是指 : 当 CPU 访问的某条指令匹配到一个特定的 flash 地址时, 将把该地址重映射到 SRAM 中指定的位置, 从而取指后返回的是另外的值 ROM 表 : 它只是一个简单的查找表, 提供了存储器映射信息, 这些信息供包括了多种系统设备和调试组件 当调试系统定位各调试组件时, 它需要找出相关寄存器在存储器的地址

22 Cortex-M3 微处理器总线接口 I-Code 总线 是一条基于 AHB Lite 总线协议的 32 位总线, 负责在 0x0000_0000 0x1FFF_FFFF 之间的取指操作 取指以字的长度执行, 即使是对于 16 位指令可以一次取出两条 16 位 Thumb 指令 D-Code 总线 也是一条基于 AHB Lite 总线协议的 32 位总线, 负责在 0x0000_0000 0x1FFF_FFFF 之间的数据访问操作 尽管 CM3 支持非对齐访问, 这时处理器的总线接口会把非对齐的数据传送都转换成对齐的数据传送 系统总线 也是一条基于 AHB Lite 总线协议的 32 位总线, 负责在 0x2000_0000 0xDFFF_FFFF 和 0xE010_0000 0xFFFF_FFFF 之间的所有数据传送, 取指和数据访问都可以 和 D Code 总线一样, 所有的数据传送都是对齐的 外部私有外设总线 是一条基于 APB 总线协议的 32 位总线 此总线来负责 0xE004_0000 0xE00F_FFFF 之间的私有外设访问

23 典型 Cortex-M3 微处理器连接

24 典型 Cortex-M3 微处理器连接 代码存储区既可以被指令总线 (I-CODE) 访问, 也可以被数据总线 (D-CODE) 访问, 此时需要在中间插入一个总线开关, 称为总线矩阵或者使用一个 AHB 总线复用器 1. 如果使用了总线矩阵, 则闪存和附加的 SRAM 都可以被 I-CODE 和 D-CODE 访问 2. 当数据访问和指令访问同时尝试访问同一个区域时, 可以赋予数据访问更高的优先级以提高性能 3. 通过 AHB 总线矩阵把取指和数据访问分开后, 如果指令总线和数据总线在同一时刻访问不同的存储器设备, 则两者可以并行不悖 但是若只使用了总线复用器则数据传送就不能同时发生.

25 操作模式和特权级别 Cortex-M3 处理器支持两种处理器的操作模式, 还支持两级特权操作 两种操作模式分别为 : 处理者模式 (handler mode, 以后不再把 handler 中译 译注 ) 和线程模式 (thread mode) 引入两个模式的本意, 是用于区别普通应用程序的代码和异常服务例程的代码 包括中断服务例程的代码 Cortex-M3 的另一个侧面则是特权的分级 特权级和用户级 这可以提供一种存储器访问的保护机制, 使得普通的用户程序代码不能意外地, 甚至是恶意地执行涉及到要害的操作 处理器支持两种特权级, 这也是一个基本的安全模型

26 26 CM3 操作模式和特权极别 当处理器处在线程状态下时, 既可以使用特权级也可以使用用户级 ; 另一方面,handler 模式总是特权级的 在复位后, 处理器进入线程模式 + 特权级

27 27 CM3 操作模式和特权极别 当处理器处在线程状态下时, 既可以使用特权级也可以使用用户级 ; 另一方面,handler 模式总是特权级的 在复位后, 处理器进入线程模式 + 特权级

28 28 内容 Cortex-M3 概述 寄存器 存储系统 其他 汇编指令集 AMBA 总线 AHB & APB 流水线技术 异常和中断 与 ARM7 的比较 Cortex-M3 的开发

29 29 CM3 寄存器组 如我们所见,CM3 拥有通用寄存器 R0-R15 以及一些特殊功能寄存器 R0-R12 是最 通用目的 的, 但是绝大多数的 16 位指令只能使用 R0-R7( 低组寄存器 ), 而 32 位的 Thumb-2 指令则可以访问所有通用寄存器 特殊功能寄存器有预定义的功能, 而且必须通过专用的指令来访问

30 30 堆栈指针 R13 主堆栈指针 (MSP), 或写作 SP_main 这是缺省的堆栈指针, 它由 OS 内核 异常服务例程以及所有需要特权访问的应用程序代码来使用 进程堆栈指针 (PSP), 或写 SP_process 用于常规的应用程序代码 ( 不处于异常服用例程中时 )

31 31 堆栈指针 R13

32 32 堆栈指针 R13( 续 )

33 33 堆栈指针 R13( 续 )

34 34 连接寄存器 R14 R14 是连接寄存器 (LR) 在一个汇编程序中, 你可以把它写作 LR 和 R14 LR 用于在调用子程序时存储返回地址 例如, 当你在使用 BL( 分支并连接,Branch and Link) 指令时, 就自动填充 LR 的值 main ; 主程序 BL function1 function1 BX LR ; 使用 分支并连接 指令呼 function1 ;PC=function1, 并且 LR=main 的下一条指令地址 ; function1 的代码 ; 函数返回 ( 如果 function1 要使用 LR, 必须在使用前 ; PUSH, 否则返回时程序就可能跑飞了 )

35 35 程序计数器 R15 R15 是程序计数器, 在汇编代码中一般我们都都叫它的外号 PC 因为 CM3 内部使用了指令流水线, 读 PC 时返回的值是当前指令的地址 +4 如 : 0x1000: MOV R0, PC ; R0 = 0x1004

36 36 特殊功能寄存器组 Cortex-M3 中的特殊功能寄存器包括 : 程序状态寄存器组 (PSRs 或 xpsr) 中断屏蔽寄存器组 (PRIMASK, FAULTMASK, 以及 BASEPRI) 控制寄存器 (CONTROL) 它们只能被专用的 MSR/MRS 指令访问, 而且它们也没有与之相关联的访问地址 MRS <gp_reg>, <special_reg>; 读特殊功能寄存器的值到通用寄存器 MSR <special_reg>, <gp_reg> ; 写通用寄存器的值到特殊功能寄存器

37 37 程序状态寄存器组 (PSRs 或 xpsr) 程序状态寄存器在其内部又被分为三个子状态寄存器 : 应用程序 PSR(APSR) 中断号 PSR(IPSR) 执行 PSR(EPSR)

38 38 程序状态寄存器组 (PSRs 或 xpsr)

39 39 中断屏蔽寄存器组

40 40 控制寄存器 (CONTROL)

41 41 内容 Cortex-M3 概述 寄存器 存储系统 其他 汇编指令集 AMBA 总线 AHB & APB 流水线技术 异常和中断 与 ARM7 的比较 Cortex-M3 的开发

42 42 CM3 存储器系统 CM3 的存储器系统与从传统 ARM 架构的相比, 已经有过脱胎换骨般的改革了 : 第一, 它的存储器映射是预定义的, 并且还规定好了哪个位置使用哪条总线 第二, CM3 的存储器系统支持所谓的 位带 (bit-band) 操作 通过它, 实现了对单一比特的原子操作 位带操作仅适用于一些特殊的存储器区域中, 见本章论述 第三, CM3 的存储器系统支持非对齐访问和互斥访问 这两个特性是直到了 v7m 时才出来的 最后,CM3 的存储器系统支持小端配置和大端配置

43 43 CM3 存储器映射

44 44 存储器的缺省访问许可

45 45 位带操作 支持了位带操作后, 可以使用普通的加载 / 存储指令来对单一的比特进行读写 在 CM3 中, 有两个区中实现了位带 其中一个是 SRAM 区的最低 1MB 范围, 第二个则是片内外设区的最低 1MB 范围 这两个位带中的地址除了可以像普通的 RAM 一样使用外, 它们还都有自己的 位带别名区 位带别名区把每个比特膨胀成一个 32 位的字 当你通过位带别名区访问这些字时, 就可以达到访问原始比特的目的

46 46 位带操作

47 47 位带操作

48 48 位带操作

49 49 非对齐数据传送 CM3 支持在单一的访问中使用非 ( 地址 ) 对齐的传送, 数据存储器的访问无需对齐 在以前,ARM 处理器只允许对齐的数据传送 这种对齐是说 : 以字为单位的传送, 其地址的最低两位必须是 0; 以半字为单位的传送, 其地址的 LSB 必须是 0; 以字节为单位的传送则无所谓对不对齐 在 CM3 中, 非对齐的数据传送只发生在常规的数据传送指令中, 如 LDR/LDRH/LDRSH 其它指令则不支持, 包括 : 多个数据的加载 / 存储 (LDM/STM) 堆栈操作 PUSH/POP 互斥访问 (LDREX/STREX) 如果非对齐会导致一个用法 fault 位带操作 因为只有 LSB 有效, 非对齐的访问会导致不可预料的结果

50 50 内容 Cortex-M3 概述 寄存器 存储系统 其他 汇编指令集 AMBA 总线 AHB & APB 流水线技术 异常和中断 与 ARM7 的比较 Cortex-M3 的开发

51 51 互斥访问 在新版的 ARM 处理器中, 读 / 写访问往往使用不同的总线, 导致 SWP 无法再保证操作的原子性, 因为只有在同一条总线上的读 / 写能实现一个互锁的传送 因此, 互锁传送必须用另外的机制实现, 这就引入了 互斥访问 互斥访问的理念同 SWP 非常相似, 不同点在于 : 在互斥访问操作下, 允许互斥体所在的地址被其它总线 master 访问, 也允许被其它运行在本机上的任务访问, 但是 CM3 能够 驳回 有可能导致竞态条件的互斥写操作

52 52 端模式 CM3 支持小端模式和大端模式 但是, 单片机其它部分的设计, 包括总线的连接, 内存控制器以及外设的性质等, 也共同决定可以支持的内存类型 所以在设计软件之前, 一定要先在单片机的数据手册上查清楚可以使用的端 在 CM3 中, 是在复位时确定使用哪种端模式的, 且运行时不得更改 指令预取永远使用小端模式, 在配置控制存储空间的访问也永远使用小端模式 ( 包括 NVIC, FPB 等 ) 另外, 外部私有总线地址区 0xE 至 0xE00FFFFF 也永远使用小端模式

53 字节顺序 The ARM 可以用 little/big endian 格式存取数据. r0 = 0x r1 = 0x100 STR r0, [r1] Byte Lane Memory LDRB r2, [r1] R2 = 0x R2 = 0x11 Little endian Big endian

54 54 CM3 电源管理 两种睡眠模式依次为 : 睡眠 : 由 CM3 处理器的 SLEEPING 信号指示 深度睡眠 : 由 CM3 处理器的 SLEEPDEEP 信号指示 为了判定当前使用的是哪一种睡眠模式, 以及其它睡眠时的上下文, 需要检视在 NVIC 的系统控制寄存器

55 55 WFI/WFE 进入睡眠

56 56 WFI/WFE 唤醒 WFI/WFE 除了进入睡眠的序列不同外, 它们的唤醒行为也有所不同 当从 WFI 唤醒时, 要根据异常系统的游戏规则来决定是否唤醒 只有当该中断的优先级比当前优先级要高 ( 如果是在服务例程中使用 WFI), 并且比 BASEPRI 掩蔽的高时, 才唤醒处理器并执行 ISR 但如果 PRIMASK 置位, 则依然唤醒处理器, 然而 ISR 却不执行了 WFE 则有点区别, 不管优先级和掩蔽情况如何, 只要 SEVONPEND 置位, 它就会不错过任何一个事件, 在发生事件时一定把处理器唤醒 至于是否执行 ISR, 则与 WFI 的规则相同

57 57 SleepOnExit CM3 还有一个 自动睡眠 的机制 :SleepOnExit 它可以被编程为从中断服务例程返回后立即睡眠 这样一来, 处理器的所有工作就只是响应中断了, 其它时间都在睡眠 在真实的应用程序里, 通常只有在程序很简单的电池供电设备中, 才会用此功能 如欲使用此特性, 需要把系统控制寄存器中的 SLEEPONEXIT 位置位

58 58 MPU 在 Cortex-M3 处理器中可以选配一个存储器保护单元 (MPU), 它可以实施对存储器 ( 主要是内存和外设寄存器 ) 的保护, 从而使软件更加健壮和可靠 如果打算启用 MPU, 则在使用前, 必须根据需要对其编程 如果没有启用 MPU, 则等同于系统中没有配 MPU MPU 有如下的能力可以提高系统的可靠性 : 阻止用户应用程序破坏操作系统使用的数据 阻止一个任务访问其它任务的数据区, 从而把任务隔开 可以把关键数据区设置为只读, 从根本上消除了被破坏的可能 检测意外的存储访问, 如, 堆栈溢出, 数组越界 此外, 还可以通过 MPU 设置存储器 regions 的其它访问属性, 比如, 是否缓区, 是否缓冲等

59 59 MPU( 续 ) MPU 在执行其功能时, 是以所谓的 region 为单位的 一个 region 其实就是一段连续的地址, 只是它们的位置和范围都要满足一些限制 ( 对齐方式, 最小容量等 ) CM3 的 MPU 共支持 8 个 regions 还允许把每个 region 进一步划分成更小的 子 region 此外, 还允许启用一个 背景 region ( 即没有 MPU 时的全部地址空间 ), 不过它是只能由特权级享用 在启用 MPU 后, 就不得再访问定义之外的地址区间, 也不得访问未经授权的 region 否则, 将以 访问违例 处理, 触发 MemManage fault

60 60 MPU( 续 )

61 61 复位信号

62 62 内容 Cortex-M3 汇编指令集 AMBA 总线 AHB & APB 流水线技术 异常和中断 与 ARM7 的比较 Cortex-M3 的开发

63 由于历史原因 ( 从 ARM7TDMI 开始 ),ARM 处理器一直支持两种形式上相对独立的指令集, 它们分别是 : 32 位的 ARM 指令集 对应处理器状态 :ARM 状态 16 位的 Thumb 指令集 对应处理器状态 :Thumb 状态 这两种指令集也对应了两种处理器执行状态 在程序的执行过程中, 处理器可以动态地在两种执行状态之中切换 实际上,Thumb 指令集在功能上是 ARM 指令集的一个子集, 但它能带来更高的代码密度, 给目标代码减肥 Thumb2 指令集则是 Thumb 指令集的改进, 具有更高的效率和更紧凑的尺寸 CM3 处理器完全采用 Thumb2 指令集, 更适合微控制器应用

64 64 指令集概述 在过去, 做 ARM 开发必须处理好两个状态 这两个状态是井水不犯河水的, 它们是 :32 位的 ARM 状态和 16 位的 Thumb 状态 当处理器在 ARM 状态下时, 所有的指令均是 32 位的 ( 哪怕只是个 NOP 指令 ), 此时性能相当高 而在 Thumb 状态下, 所有的指令均是 16 位的, 代码密度提高了一倍 不过, thumb 状态下的指令功能只是 ARM 下的一个子集, 结果可能需要更多条的指令去完成相同的工作, 导致处理性能下降 伴随着 Thumb-2 指令集的横空出世, 终于可以在单一的操作模式下解决所有处理了, 不需要再来回切换了 事实上,Cortex-M3 内核干脆都不支持 ARM 指令, 中断也在 Thumb 态下处理 ( 以前的 ARM 总是在 ARM 状态下处理所有的中断和异常 ) 这可不是小便宜, 它使 CM3 在好几个方面都比传统的 ARM 处理器更先进 : 消灭了状态切换的额外开销, 同时节省了执行时间和指令空间 不再需要把源代码文件分成按 ARM 编译的和 Thumb 编译的, 软件开发管理大大减负 无需再反复地求证和测试 : 究竟该在何时何地切换到何种状态下, 程序才最有效率 开发软件容易多了

65 65 CM3 中一些前卫的指令 (v6v7 才开始支持的 ) MRS 和 MSR 虽然名字与以前的 ARM 相同, 但功能变了 这两条指令是访问特殊功能寄存器的 专用通道 当然必须在特权级下使用, 除了 APSR 可以在用户级下访问外 指令语法如下 : MRS <Rn>, <SReg> ; 加载特殊功能寄存器的值到 Rn MSR <Sreg>,<Rn> ; 存储 Rn 的值到特殊功能寄存器 SReg 可以是下表中的一个 :

66 66 CM3 中一些前卫的指令 (v6v7 才开始支持的 )

67 67 CM3 中一些前卫的指令 (v6v7 才开始支持的 ) IF-THEN IF-THEN(IT) 指令围起一个块, 里面最多有 4 条指令, 它里面的指令可以条件执行 IT 指令已经带了一个 T, 因此还可以最多再带 3 个 T 或者 E 并且对 T 和 E 的顺序没有要求 其中 T 对应条件成立时执行的语句,E 对应条件不成立时执行的语句 在 If-Then 块中的指令必须加上条件后缀, 且 T 对应的指令必须使用和 IT 指令中相同的条件,E 对应的指令必须使用和 IT 指令中相反的条件 IT 指令使能了指令的条件执行方式, 并且使 CM3 不再预取不满足条件的指令 又因为它在使用时取代了条件转移指令, 还避免了在执行流转移时, 对流水线的清洗和重新指令预取的开销, 所以能优化 C 结构中的微小 if 块和很多?: 运算符

68 68 CM3 中一些前卫的指令 (v6v7 才开始支持的 )

69 69 CM3 中一些前卫的指令 (v6v7 才开始支持的 ) SDIV 和 UDIV 突破性的 32 位硬件除法指令, 如下所示 : SDIV.W Rd, Rn, Rm UDIV.W Rd, Rn, Rm 运算结果是 Rd= Rn/Rm, 余数被丢弃 例如 : LDR R0, =300 MOV R1, #7 UDIV.W R2, R0, R1 则 R2= 300/7 =44 为了捕捉被零除的非法操作, 你可以在 NVIC 的配置控制寄存器中置位 DIVBYZERO 位 这样, 如果出现了被零除的情况, 将会引发一个用法 fault 异常 如果没有任何措施,Rd 将在除数为零时被清零

70 70 CM3 中一些前卫的指令 (v6v7 才开始支持的 ) REV, REVH,REV16 以及 REVSH REV 反转 32 位整数中的字节序,REVH 则以半字为单位反转, 且只反转低半字 语法格式为 : REV Rd, Rm REVH Rd, Rm REV16 Rd, Rm REVSH Rd, Rm 例如, 记 R0=0x , 在执行下列两条指定后 : REV R1, R0 REVH R2, R0 REV16 R3, R0 则 R1=0x ,R2=0x ,R3=0x 这些指令专门服务于小 端模式和大端模式的转换, 最常用于网络应用程序中 ( 网络字节序是大端, 主机字节序常 是小端 ) REVSH 在 REVH 的基础上, 还把转换后的半字做带符号扩展 例如, 记 R0=0x , 则 REVSH R1, R0 执行后,R1=0xFFFF9988

71 71 CM3 中一些前卫的指令 (v6v7 才开始支持的 ) RBIT RBIT 比前面的 REV 之流更精细, 它是按位反转的, 相当于把 32 位整数的二进制表示法水平旋转 180 度 其格式为 : RBIT.W Rd, Rn 这个指令在处理串行比特流时大有用场, 而且几乎到了没它不行的地步例如, 记 R1=0xB4E10C23 ( 二进制数值为 1011,0100,1110,0001,0000,1100,0010,0011), RBIT.W R0, R1 执行后, 则 R0=0xC430872D ( 二进制数值为 1100,0100,0011,0000,1000,0111,0010,1101) 这条指令单独使用时看不出什么作用, 但是与其它指令组合使用时往往有特效, 高级技巧常用到它

72 72 CM3 中一些前卫的指令 (v6v7 才开始支持的 ) SXTB, SXTH, UXTB, UXTH 这 4 个指令是为了体贴 C 语言的强制数据类型转换而设的, 把数据宽度转换成处理器喜欢的 32 位长度 ( 处理器字长是多少, 就喜欢多长的整数, 其操作效率和存储效率都最高 ) 它们的语法如下 : SXTB Rd, Rn SXTH Rd, Rn UXTB Rd, Rn UXTH Rd, Rn 对于 SXTB/SXTH, 数据带符号位扩展成 32 位整数 对于 UXTB/UXTH, 高位清零 例如, 记 R0=0x55aa8765, 则 SXTB R1, R0 ; R1=0xffffff65 SXTH R1, R0 ; R1=0xffff8765 UXTB R1, R0 ; R1=0x UXTH R1, R0 ; R1=0x

73 73 CM3 中一些前卫的指令 (v6v7 才开始支持的 ) BFC/BFI BFC( 位段清零 ) 指令把 32 位整数中任意一段连续的 2 进制位 s 清 0, 语法格式为 : BFC.W Rd, #lsb, #width 其中,lsb 为位段的末尾,width 则指定在 lsb 和它的左边 ( 更高有效位 ), 共有多少个位 参与操作 例如, LDR R0, =0x1234FFFF BFC R0, #4, #10 执行完后,R0= 0x1234C00F BFI( 位段插入指令 ) 把某个寄存器按 LSB 对齐的数值, 拷贝到另一个寄存器某个位段中 BFI.W Rd, Rn, #lsb, #width 例如, LDR R0, =0x LDR R1, =0xAABBCCDD BFI.W R1, R0, #8, #16 则执行后,R1= 0xAA5678DD

74 74 CM3 中一些前卫的指令 (v6v7 才开始支持的 ) UBFX/SBFX UBFX/SBFX 都是位段提取指令, 语法格式为 : UBFX.W Rd, Rn, #lsb, #width SBFX.W Rd, Rn, #lsb, #width UBFX 从 Rn 中取出任一个位段, 执行零扩展后放到 Rd 中 例如 : LDR R0, =0x5678ABCD UBFX.W R1, R0, #12,#16 则 R0=0x A 类似地,SBFX 也抽取任意的位段, 但是以带符号的方式进行扩展 例如 : LDR R0, =0x5678ABCD SBFX.W R1, R0, #8,#4 则 R0=0xFFFFFFFB

75 75 CM3 中一些前卫的指令 (v6v7 才开始支持的 ) LDRD/STRD CM3 在一定程度上支持 64 位整数 其中 LDRD/STRD 就是为 64 位整数的数据传 送而设的, 语法格式为 : LDRD.W RL, RH, [Rn, #+/-offset] {!} ; 可选预索引的 64 位整数加载 LDRD.W RL, RH, [Rn],#+/-offset ; 后索引的 64 位整数加载 STRD.W RL, RH, [Rn, #+/-offset] {!} ; 可选预索引的 64 位整数存储 STRD.W RL, RH, [Rn],#+/-offset ; 后索引的 64 位整数存储 例如, 记 (0x1000)= 0x1234_5678_ABCD_EF00: 则 LDR R2, =0x1000 ; LDRD.W R0, R1, [R2] 执行后, R0= 0xABCD_EF00, R1=0x1234_5678 同理, 我们也可以使用 STRD 来存储 64 位整数 在上面的例子执行完毕后, 若执行如下代码 : STRD.W R1, R0, [R2] 执行后, (0x1000)=0xABCD_EF00_1234_5678, 从而实现了双字的字序反转操作

76 76 CM3 中详细指令集 指令集的详细信息由 ARMv7-M Architecture Application Level Reference Manual A5.7 Alphabetical list of Thumb instructions

77 77 内容 Cortex-M3 汇编指令集 AMBA 总线 AHB & APB 流水线技术 异常和中断 与 ARM7 的比较 Cortex-M3 的开发

78 78 AMBA 介绍 Advanced Microcontroller Bus Architecture 片上总线的标准 定义了三种总线 AHB (Advanced High-performance Bus) ASB (Advanced System Bus) APB (Advanced Peripheral Bus)

79 AMBA 总线 (1) AMBA(Advanced Microcontroller Bus Architecture ) 是 ARM 公司研发的一种总线规范, 目前为 V4.0 版本 在 AMBA 总线规范中, 定义了 3 种总线 : AHB(Advanced High-performance Bus): 用于高性能系统模块的连接, 支持突发模式数据传输和事务分割 ; 可以有效地连接处理器 片上和片外存储器, 支持流水线操作 ASB(Advanced System Bus): 也用于高性能系统模块的连接, 由 AHB 总线替代 ; APB(Advanced Peripheral Bus): 用于较低性能外设的简单连接, 一般是接在 AHB 或 ASB 系统总线上的第二级总线

80 80 一个典型的 AMBA 系统 处理器和其它主设备 / 从设备都是可以替换

81 81 AHB 高速总线, 高性能 流水线操作 可支持多个总线主设备 上升沿触发操作 支持 Burst 传输 非三态 宽数据位 :64,128bits

82 82 1. 发起一个请求给仲裁器 AHB 传输 3. 允许某个主设备控制总线 2. 驱动地址和控制信号 4. 仅选中的从设备响应地址 / 控制信号 5. 拉高 HREADY 信号, 总线传输完成

83 83 APB

84 84 Address Decoding Stages 84 AHB memory map APB memory map Timers memory map AHB Decoder APB Bridge Timers 0xCFFF_FFFF 0xC000_0000 Slave 3 (APB) HSELapb 0xC3FF_FFFF 0xC300_0000 Peripheral 3 (UART) 0xC2FF_FFFF 0xC200_0000 Timer 2 0xC2FF_FFFF 0xC100_0000 Peripheral 2 (Timers) PSELtim 0xC1FF_FFFF 0xC100_0000 Timer 1 0x5000_FFFF 0x5000_0000 Slave 2 (SRAM) 0xC000_FFFF 0xC000_0000 Peripheral 1 (Int Cont) 0x3FFF_FFFF 0x0000_0000 Slave 1 (EBI)

85 85 APB Interconnect 85 HCLK HADDR HWRITE HWDATA APB Master PCLK PADDR PWRITE PENABLE PWDATA Peripheral #1 AHB HRDATA AHB2APB Bridge APB PRDATA Peripheral #2 HSEL PSEL#1 PSEL#2 PSEL#3 Peripheral #3

86 86 内容 Cortex-M3 汇编指令集 AMBA 总线 AHB & APB 流水线技术 异常和中断 与 ARM7 的比较 Cortex-M3 的开发

87 87 CM3 流水线 Cortex-M3 处理器使用一个 3 级流水线 流水线的 3 个级分别是 : 取指, 解码和执行 当运行的指令大多数都是 16 位时, 你会发现处理器会每隔一个周期做一次取指 这是因为 CM3 有时可以一次取出两条指令来 ( 一次能取 32 位 ), 因此在第一条 16 位指令取来时, 也顺带着把第二条 16 位指令取来了 此时总线接口就可以先歇一个周期再取指 或者如果缓冲区是满的, 总线接口干脆就空闲下来了 有些指令的执行需要多个周期, 在这期间流水线就会暂停 当执行到跳转指令时, 需要清洗流水线, 处理器会不得不从跳转目的地重新取指 为了改善这种情况,CM3 支持一定数量的 ARMv7M 新指令, 可以避免很多微型跳转, 如之前讲到的 IF-THEN 语句块 由于流水线的存在, 以及出于对 Thumb 代码兼容的考虑, 读取 PC 时, 会返回当前指令地址 +4 的值 这个偏移量总是 4, 不管是执行 16 位指令还是 32 位指令, 这就保了在 Thumb 和 Thumb2 之间的一致性

88 88 CM3 流水线

89 89 CM3 流水线 ( 续 ) 在处理器内核的预取单元中也有一个指令缓冲区, 它允许后续的指令在执行前先在里面排队, 也能在执行未对齐的 32 位指令时, 避免流水线 断流 不过该缓冲区并不会在流水线中添加额外的级数, 因此不会使跳转导致的性能下降 (penalty ) 更加恶化

90 90 内容 Cortex-M3 汇编指令集 AMBA 总线 AHB & APB 流水线技术 异常和中断 与 ARM7 的比较 Cortex-M3 的开发

91 91 异常类型 编号 类型 优先级 描述 复位时载入向量表的第一项作为主堆栈栈顶地址 1 复位 -3 复位 2 NMI -2 不可屏蔽中断 ( 来自外部 NMI 输入脚 ) 3 硬故障 4 存储器管理 5 总线故障 -1 可编程 可编程 当故障由于优先级或者是可配置的故障处理程序被禁止的原因而无法激活时, 所有类型故障都会以硬故障的方式激活 MPU 不匹配, 包括访问冲突和不匹配 预取指故障 存储器访问故障和其它地址 / 存储器相关的故障 6 用法故障 可编程 7-10 保留 - 11 SVCall 可编程 由于程序错误导致的异常, 通常是使用一条无效指令, 或都是非法的状态转换 执行 SVC 指令的系统服务调用 12 调试监视器 可编程 调试监视器 ( 断点, 数据观察点, 或是外部调试请求 ) 13 保留 - 14 PendSV 15 SysTick 可编程 可编程 系统服务的可触发 (pendable) 请求 系统节拍定时器

92 92 中断类型 编号类型优先级描述 16 IRQ #0 可编程外设中断 #0 17 IRQ #1 可编程外设中断 #1 255 IRQ #239 可编程外设中断 #239

93 93 优先级的定义 CM3 的优先级配置寄存器允许的最少使用位数为 3 个位, 亦即至少要支持 8 级优先级 在图中,[4:0] 没有被实现, 所以读它们总是返回零, 写它们则忽略写入的值 因此, 对于 3 个位的情况, 我们能够使用的 8 个优先级为 :0x00( 最高 ),0x20,0x40, 0x60,0x80,0xA0,0xC0 以及 0xE0

94 94 抢占优先级与子优先级 为了使抢占机能变得更可控,CM3 还把 256 级优先级按位分成高低两段, 分别称为抢占优先级和子优先级, 如下所述 NVIC 中有一个寄存器是 应用程序中断及复位控制寄存器, 它里面有一个位段名为 优先级组 该位段的值对每一个优先级可配置的异常都有影响 把其优先级分为 2 个位段 :MSB 所在的位段 ( 左边的 ) 对应抢占优先级, 而 LSB 所在的位段 ( 右边的 ) 对应子优先级 举个例子, 如果只使用 3 个位来表达优先级 ([7:5]), 并且优先级组的值是 5( 从比特 5 处分组 ), 则得到 4 级抢占优先级, 且在每个抢占优先级的内部有 2 个子优先级

95 95 向量表 当发生了异常并且要响应它时,CM3 需要定位其服务例程的入口地址 这些入口地址存储在所谓的 ( 异常 ) 向量表 中 缺省情况下,CM3 认为该表位于零地址处, 且各向量占用 4 字节 因此每个表项占用 4 字节

96 96 向量表 ( 续 ) 因为地址 0 处应该存储引导代码, 所以它通常映射到 Flash 或者是 ROM 器件, 并且它们的值不得在运行时改变 然而, 为了支持动态重分发中断, CM3 允许向量表重定位 从其它地址处开始定位各异常向量 这些地址对应的区域可以是代码区, 但更多是在 RAM 区 在 RAM 区就可以修改向量的入口地址了 为了实现这个功能,NVIC 中有一个寄存器, 称为 向量表偏移量寄存器 ( 在地址 0xE000_ED08 处 ), 通过修改它的值就能重定位向量表 如果需要动态地更改向量表, 则对于任何器件来说, 向量表的起始处都必须包含以下向量 : 主堆栈指针 (MSP) 的初始值 复位向量 NMI 硬 fault 服务例程 后两者也是必需的, 因为有可能在引导过程中发生这两种异常 可以在 SRA 中开出一块空间用于存储向量表 在引导期间先填写好各向量, 然后在引导完成 后, 就可以启用内存中的新向量表, 从而实现向量可动态调整的能力

97 97 CM3 咬尾中断 CM3 为缩短中断延迟做了很多努力, 第一个要提的, 就是新增的 咬尾中断 (Tail-Chaining) 机制

98 98 CM3 咬尾中断 CM3 为缩短中断延迟做了很多努力, 第一个要提的, 就是新增的 咬尾中断 (Tail-Chaining) 机制

99 99 CM3 晚到 ( 的高优先级 ) 异常 CM3 的中断处理还有另一个机制, 它强调了优先级的作用, 这就是 晚到的异常处理 当 CM3 对某异常的响应序列还处在早期 : 入栈的阶段, 尚未执行其服务例程时, 如果此时收到了高优先级异常的请求, 则本次入栈就成了为高优先级中断所做的了 入栈后, 将执行高优先级异常的服务例程

100 100 CM3 晚到 ( 的高优先级 ) 异常

101 101 异常返回 当异常服务例程执行完毕后, 需要很正式地做一个 异常返回 动作序列, 从而恢复先前的系统状态, 才能使被中断的程序得以继续执行 在启动了中断返回序列后, 下述的处理就将进行 : 1. 出栈 : 先前压入栈中的寄存器在这里恢复 内部的出栈顺序与入栈时的相对应, 堆栈指针的值也改回先前的值 2. 更新 NVIC 寄存器 : 伴随着异常的返回, 它的活动位也被硬件清除 对于外部中断, 倘若中断输入再次被置为有效, 悬起位也将再次置位, 新一次的中断响应序列也可随之再次开始

102 102 Fault 类异常 有若干个系统异常专用于 fault 处理 CM3 中的 Faults 可分为以下几类 : 总线 faults 存储器管理 faults 用法 faults 硬 fault

103 103 总线 Faults 当 AHB 接口上正在传送数据时, 如果回复了一个错误信号 (error response), 则会产生总线 faults, 产生的场合可以是 : 取指, 通常被称作 预取中止 (pre-fetch abort) 数据读 / 写, 通常被称作 数据中止 (data abort) 在 CM3 中, 执行如下动作时, 如果地址有误, 亦会触发总线异常 : 中断处理起始阶段的堆栈 PUSH 动作 此时若发生总线 fault, 则称为 入栈错误 中断处理收尾阶段的堆栈 POP 动作 此时若发生总线 fault, 则称为 出栈错误 在处理器启动中断服务序列 (sequence) 后读取向量时 这是一种极度罕见的特殊情况, 被归类为硬 fault

104 104 存储器管理 faults 存储器管理 faults 多与 MPU 有关, 其诱因常常是某次访问触犯了 MPU 设置的保护规范 另外, 某些非法访问, 例如, 在不可执行的存储器区域试图取指, 也会触发一个 MemManage fault, 而且在这种场合下, 即使没有 MPU 也会触发 MemMange fault MemManage faults 的常见诱因如下所示 : 访问了所有 MPU regions 覆盖范围之外的地址 访问了没有存储器与之对应的空地址 往只读 region 写数据 用户级下访问了只允许在特权级下访问的地址

105 105 用法 faults 用法 faults 发生的场合可以是 : 执行了协处理器指令 Cortex-M3 本身并不支持协处理器, 但是通过 fault 异常机制, 可以建立一套 软件模拟 的机制, 来执行一段程序模拟协处理器的功能, 从而可以方便地在其它 Cortex 处理器间移植 执行了未定义的指令 同上一点的道理亦可以软件模拟未定义指令的功能 尝试进入 ARM 状态 因为 CM3 不支持 ARM 状态, 所以用法 fault 会在切换时产生 软件可以利用此机制来测试某处理器是否支持 ARM 状态 无效的中断返回 (LR 中包含了无效 / 错误的值 ) 使用多重加载 / 存储指令时, 地址没有对齐

106 106 硬 fault 硬 fault 是上文讨论的总线 fault 存储器管理 fault 以及用法 fault 上访的结果 如果这些 fault 的服务例程无法执行, 它们就会成为 硬伤 上访 (escalation) 成硬 fault 另外, 在取向量 ( 异常处理时对异常向量表的读取 ) 时产生的总线 fault 也按硬 fault 处理 在 NVIC 中有一个硬 fault 状态寄存器 (HFSR), 它指出产生硬 fault 的原因 如果不是由于取向量造成的, 则硬 fault 服务例程必须检查其它的 fault 状态寄存器, 以最终决定是谁上访的

107 107 SysTick 定时器 SysTick 定时器被捆绑在 NVIC 中, 用于产生 SysTick 异常 ( 异常号 : 15) 在以前, 操作系统还有所有使用了时基的系统, 都必须一个硬件定时器来产生需要的 滴答 中断, 作为整个系统的时基 滴答中断对操作系统尤其重要 CM3 允许为 SysTick 提供两个时钟源以供选择 第一个是内核的 自由运行时钟 FCLK 自由 表现在它不来自系统时钟 HCLK, 因此在系统时钟停止时 FCLK 也继续运行 第二个是一个外部的参考时钟 但是使用外部时钟时, 因为它在内部是通过 FCLK 来采样的, 因此其周期必须至少是 FCLK 的两倍 ( 采样定理 ) 很多情况下芯片厂商都会忽略此外部参考时钟, 因此通常不可用 通过检查校准寄存器的位 [31](NOREF), 可以判定是否有可用的外部时钟源, 而芯片厂商则必须把该引线连接至正确的电平

108 108 SysTick 定时器

109 109 内容 Cortex-M3 汇编指令集 AMBA 总线 AHB & APB 流水线技术 异常和中断 与 ARM7 的比较 Cortex-M3 的开发

110 110 CM3 VS ARM7 比较项目 ARM7 Cortex-M3 ARMv4T( 冯诺依曼 ) ARMv7-M( 哈佛 ) 架构指令和数据总线共用, 会出现瓶颈指令和数据总线分开, 无瓶颈 指令集 32 位 ARM 指令 +16 位 Thumb 指令两套指令之间需要进行状态切换 3 级流水线若出现转移则需要刷新流水 流水线 线, 损失惨重 刷新, 几乎无损失 性能 0.95DMIPS/MHz(ARM 模式 ) 1.25DMIPS/MHz 功耗 0.28mW/MHz 0.19mW/MHz Thumb/Thumb-2 指令集 16 位和 32 位指令可直接混写, 无需状态切换 3 级流水线 + 分支预测出现转移时流水线无需 低功耗模式 无 内置睡眠模式 面积 0.62mm2( 仅内核 ) 0.86mm2( 内核 + 外设 ) 中断 普通中断 IRQ 和快速中断 FIQ 太少, 大量外设不得不复用中断 不可屏蔽中断 NMI 个物理中断每个外设都可以独占一个中断, 效率高 中断延时 个时钟周期, 缓慢 12 个时钟周期, 最快只需 6 个 中断压栈 软件手工压栈, 代码长且效率低 硬件自动压栈, 无需代码且效率高 存储器保护 无 8 段存储器保护单元 (MPU) 内核寄存器 寄存器分为多组 结构复杂 占核面积多 寄存器不分组 (SP 除外 ), 结构简单 工作模式 7 种工作模式, 比较复杂 只有线程模式和处理模式两种, 简单 乘除法指令 多周期乘法指令, 无除法指令 单周期乘法指令,2-12 周期除法指令 位操作 无访问外设寄存器需分 读 - 改 - 写 3 步走 先进的 Bit-band 位操作技术, 可直接访问外设寄存器的某个值 系统节拍定时无内置系统节拍定时器, 有利于操作系统移植

111 111 内容 Cortex-M3 汇编指令集 AMBA 总线 AHB & APB 流水线技术 异常和中断 与 ARM7 的比较 Cortex-M3 的开发

112 选择一款 Cortex-M3 产品 对于大多数项目而言, 单片机的功能和规格我们在选择时的首要考虑因素, 例如 : 1. 外设 对于大多数的项目, 片载的外设是最重要的选择依据 外设也并非多多益善, 因为它会影响到功耗和价格 2. 存储器 :CM3 单片机的闪存可以少到几 KB, 多至几 MB 此外, 片内 RAM 的容量也是很重要的 这些参数往往对价格有重大的冲击 3. 时钟速度 :CM3 的设计可以在 0.18um 的粗线条工艺上, 也轻松上到 100MHz 然而, 因为存储器访问速度的限制, 芯片厂商会降低最大主频 4. 脚印 :CM3 单片机的封装也多种多样 很多 CM3 单片机的脚数都比较少, 以使之更适合于低成本的应用中

113 开发工具 在开始使用 Cortex-M3 之前, 需要准备好一些开发工具, 典型的如 : 编译器 / 汇编器 : 把 C 和汇编源程序转换成目标文件 几乎所有的 C 编译器套件都包含了对应的汇编器 指令系统模拟器 : 模拟指令的执行, 用于在软件开发早期的调试 在线仿真器 (ICE) 或者调试探测器 (probe): 连接到电脑和目标板上的调试硬件, 与目标板的接口通常是 JTAG 或 SW 一块开发板 跟踪捕捉仪 : 可选的硬件设备和周边软件, 可以用它来捕捉来自 DWT 以及 ITM 的输出, 并且以可读的形式显示出来 嵌入式操作系统 : 在单片机上运行的操作系统 这也是一个可选件, 许多简单的应用程序不需要操作系统 但是在开发复杂度较高或者有高性能指标的系统时, 常常需要使用

114 C 编译器

115 使用 GNU 工具链开始 Cortex-M3 开发

116 KEIL RealView Microcontroller Development Kit(RVMDK) RVMDK 的前身就是曾一度在 8051 开发业界享有盛誉的 KEIL 套件 RVMDK 包含了很丰盛的组件 : uvision 集成开发环境调试器模拟器由 ARM 提供的 RealView 工具链 C/C++ 编译器汇编器连接器 RTX 实时内核为各单片机而设的详细启动代码 ( 包含源代码 ) 各种 Flash 的编程算法程序示例

117 在 RVMDK 中附带了很多示例程序, 包括 Luminary Micro 的 Stellaris 系列的单片机产品, 也包括了 ST 的 STM32 系列的单片机产品 这些示例都使用了厂家提供的驱动程序库 ( 固件库 ) 使用固件库可以免去写代码操作外设寄存器的任务 很容易通过修改示例程序来开发自己的应用程序, 也可以自己从头设计工程, 再摘抄一部分示例程序的代码