µÚ¶þÕÂ µ¥´¦ÀíÆ÷ÌåÏµ½á¹¹

Size: px

Start display at page:

Download "µÚ¶þÕÂ µ¥´¦ÀíÆ÷ÌåÏµ½á¹¹"

瞽鱼
4 years ago
Views:

1 第二章单处理器体系结构石教英

2 2.1 Intel80x86 处理器体系结构综述 (1) CISC 体系结构计算机自 40 年代中叶问世以来, 其体系结构的发展经历了 : 简单复杂极其复杂简单复杂极其复杂

3 接线控制器, 速度作数不定:0-6 个; 操作数种类十几种; 寻址方设计, 以便于修改, 纠指令数增加; 寻址方式增加; 指令格式复杂指令数少: 加法和转移令数增加; CPI 接近于1; 寻址方式有所扩序执行; 投机执行; 动态调度; 多发射指; 令; 超例: 304 条指令; 指令长度:1B-64B; 操错, 调试. 复杂, 通常用微程序式十几种; 所以控制器极其以VAX 为几指十条; 寻址方式指快少令长. :1-2 度种统; 一Load/Store :32bit; 指结令构数; 硬少: RISC: CPI=1; 硬分标乱接挖量线掘计指算, 保持令机速级; 度并快行的性VLIW 特带超征来长的指. 复令杂字性; 极其. 控制复器杂仍指大为: 充;

4 Intel80x86 体系结构综述 (3) CISC 的特点指令格式不固定, 指令可长可短, 操作数可多可少 ; 寻址方式复杂多样, 操作数可来自寄存器, 也可来自存储器 ; 采用微程序控制, 执行每条指令均需完成一个微指令序列 ; CPI > 5, 指令越复杂,CPI 越大

5 Intel80x86 体系结构综述 (4) CISC 的缺点指令集虽大, 但指令使用频度不均衡 ; 20%/80% 定律 :20% 的指令的使用时间占 80% 的运行时间 ; 常用指令数仅占指令集总数的 10-20% 微程序控制器制约了速度提高, 因为存放微码的存储器速度比 CPU 曼 5-10 倍 ;CPI 很大 ; CISC 不利于先进指令级并行技术的采用

6 2.2 RISC 体系结构 (1) RISC 基本设计思想减小 CPI: CPUtime=Instr_Count * CPI * Clock_cycle 精简指令集 : 保留最基本的, 去掉复杂使用频度不高的指令采用 Load/Store 结构, 有助于大大减少指令格式, 统一了存储器访问方式采用硬接线控制代替微程序控制 See Appendix p.c-24, Fig.C-13

7 RISC 体系结构 (2) RISC 的提出与发展 Load/Store 结构提出 : CDC6600(1963)-- CRAY1(1976) RISC 思想最早在 IBM 公式提出, 但不叫 RISC,IBM801 处理器是公认体现 RISC 思想的机器 D. Paherson 提出 RISC 名词, 并研制了 RISC-Ι,Π 实验样机 J.Hemnessy 研制 MIPS 芯片 (1982) 85 年后推出商品化 RISC: MIPS1(1986) 和 SPARC V1(1987)

8 RISC 体系结构 (3) RISC 结构的特点 CPI 接近于 1, 大多数指令单周期完成 Load/Store 指令结构硬接线控制器寻址方式少, 指令格式少且规整, 指令长度统一 (32bit), 便于提高流水线效率有助于编译优化代码

9 RISC 体系结构 (4) 高性能 RISC 处理器典型 (p.c-2, Fig C.1) SUN 公司的 SPARC MIPS 公司的 SGI:MIPS HP 公司的 PA-RISC, IBM, Motorola 公司的 PowerPC DEC Compac 公司的 Alpha 指令格式相近 ( p. C-4, FigC-3)

10 RISC 体系结构 (5) DLX 是本书的教学样机 DLX 指令集 (P.c-6, c-7, c-8, Fig C.5) DLX 寄存器 : R0-R31,F0-F31,F0 F2 F30, 专用寄存器数据类型 : 字节半字 (Load 用 ), 字, 双字寻址模式 : 立即数位移量 ( 寄存器间接 ~D=0; 绝对寻址 ~ 基址寄存器 =R0, pc 相对寻指令格式

11 RISC 体系结构 (6) 其他四种 RISC 共有的对 DLX 的扩充指令 (33 条 ) (p.c-10, c-11, Fig.C-7, 略 ) 个别扩充指令的条数亦不多

12 RISC 体系结构 (7) RISC 的贡献 RISC 统一了计算机的体系结构, 在此前的计算机体系结构是五花八门的提高了性能, 在 80 年代中期,CPU 的 MIPS 数由 80 年代初的 2-3MIPS 提高到 MIPS. Architecture 与 Compiler 紧密相关 ( 如静动态调度,ILP)

13 2.3 80X86 体系结构综述 X86 发展简史 1978: 8086 与 8080(8 位处理器 ) 在汇编语言上兼容, 采用 16 位体系结构, 累加器与 GPR 之间的体系结构 (8080 是累加器结构 ), 可称为扩展累加器结构 (extended accumulator machine) 其加法器的寄存器组 ( 几乎是专用的 ) 并非是 GPR.

14 80X86 发展简史 (2) 1980: 8087( 浮点协处理器 ) 扩展了 60 条浮点指令,extended accumulator 结构, 采用堆栈和寄存器混合结构, 实质上是一种扩展的堆栈型机器

15 80X86 发展简史 (3) 1982: 80286(8086 体系结构的扩展 ) 地址空间首次扩至 24 位采用地址映射机制, 同时有保留实地址模式, 使机器看起来象 8086 结构, 可不作任何修改运行 8086 程序采用保护措施 ( 使用户进程和 OS 进程互不干扰, 用户进程之间互不干扰, 即不能任意读写

16 80X86 发展简史 (4) 1985: 位体系结构 (32 位地址空间,32 位寄存器 ) 接近 GPR 体系结构增加页面模式, 保留了分段模式 (Segmented) 1989: : Pentium : Pentium Pro. 提高性能, 指令集扩展很少, 只增加 4 条

17 80X86 发展简史 (5) : MMX Pentium 面向多媒体个人计算机, 增加图形处理指令等 : Pentium Π 1999: Pentium3

18 80X86 发展简史 (6) 对 Intel80X86 微处理器的评价 An architecture that is difficult to explain and impossible to love. HP 与 Intel 合作推出称为 Merced 高性能微处理器, 采用与 PA-RISC 与 80X86 兼容的指令集, 大大提高浮点处理能力 ( 克服了 80X86 浮点运算性能低的致命弱点 )

19 X86 寄存器与寻址模式 (1) 80X86 寄存器组的进化 (FigD.1,pD-3) 除 6 个 Segment 寄存器外, 所有 16 位寄存器扩展到 32 位浮点通用寄存器 :FPR0 FPR7, 0-79 状态寄存器 (16 位 ): 放 FP 栈顶指针, 或 FP 条件码.

20 80X86 寄存器组的进化 GPR0 GPR1 GPR2 GPR3 GPR4 GPR5 GPR6 GPR7 EAX AX AH AL ECX CX CH CL EDX DX DH DL EBX BX BH BL ESP SP EBP BP ESI SI EDI DI CS SS DS ES FS GS PC EIP IP EFLAGS FLAGS

21 80X86 寄存器与寻址模式 (2) 算术逻辑及数据传递指令的操作数组合 (FigD.2) R-R 类型 (Load/Store): 源 / 目的操作数第 2 源操作数 Register Register Register Immediate Register Memory Memory Register Memory Immediate

22 80X86 寄存器与寻址模式 (3) * 只缺 memory-memory 操作 * immediate 可以是 8,16,32 bits * register 为除 IP 和 Flags 外 14 个 registers.

23 80X86 寄存器与寻址模式 (4) 支持 7 种寻址模式 absolute register indirect based(displacement) indexed based indexed with displacement based with scaled indexed based with scaled indirect and displacement

24 80X86 寄存器与寻址模式 (5) 注意下列限制 ( 对 16 位或 32 位体系结构 ) (16b) 以上 (32b) 位移 8 or 16 8 or 32 reg. 间接 BX,SI,DI EAX,ECX,EDX,EBX,ESI,EDI

25 80X86 寄存器与寻址模式 (6) 80X86 采用 Little Endian( 低位低地址 ) 80X86 存储器映射 (Fig D.3, pd-6)

26 Real Mode (8086) 逻辑地址 Seg. Offset 物理地址

27 保护模式 (80286) 逻辑地址 Seg. Offset Segmentation + 24 物理地址

28 保护模式 (80386, 80486, Pentium) 逻辑地址 Linear addres Seg. Offset Segmentation Paging Linear address 32 物理地址

幻灯片 1

幻灯片 1 3 8086 Tel:2656809 tjx@csu.edu.cn 2005-9-14 1 2005-9-14 2 8086 8 8086 8086 7 2005-9-14 3 PC 2005-9-14 4 2005-9-14 5 81616 2005-9-14 6 [ ] MOV AX, 3064H AX=3064H 16AX OP 64H 30H 2005-9-14 7 16 AX BX CX