Microsoft Word - 01.論文封面.doc

Transcription

1 中華大學 碩士論文 題目 : IEEE 82.a/b/g 無線區域網路之 可程式控制增益放大器設計 Design of Programmable Gain Amplifier for IEEE 82. a/b/g Wireless LAN 系所別 : 電機工程學系碩士班 學號姓名 : M935 彭榮楨 指導教授 : 田慶誠 博士 中華民國九十五年八月

2

3

4

5

6 ABSTRACT This thesis presents to design, simulate and achieve a Programmable Gain Amplifier (PGA) for IEEE 82.a/b/g WLAN. This is kind of the circuit to control amplitude. The purpose is that changed the gain setting of Programmable Gain Amplifier and keep the output amplitude steady when the signal is high or low. After that the next stage circuit Analog to Digital Converter (ADC) executed Sample and Quantization. The Programmable Gain Amplifier includes the advantages of high-gain, high-linearity, DC-Offset-Cancellation and easy to control gain. Using five stages of Variable Gain Amplifier (VGA) cascade architecture achieves the requirement of system dynamic range. The gain range is -5dB~65dB with db gain step and the bandwidth is up to MHz. At high-gain mode (65dB), the Input-Referred Noise is only 7.66 nv/ Hz. This thesis proposed to design, simulate and achieve a Programmable Gain Amplifier using the Synopsys Hspice. The circuit is implemented by TSMC.8um P6M CMOS process. The chip s dimension of the Programmable Gain Amplifier is 823μm x 888μm, and the chip s power consumption is only mw when supply voltage is.8v. I

7 摘要 本論文主要探討一個應用於 IEEE 82.a/b/g 無線區域網路之可程式控制增益放大器 PGA (Programmable Gain Amplifier) 的設計 模擬及實現 可程式控制增益放大器是一種振幅控制機制的電路, 目的在於系統中訊號強弱變化時, 經由改變可程式控制增益放大器的增益以維持固定振幅輸出, 才由後級的類比數位轉換器 ADC(Analog to Digital Converter) 做訊號取樣與量化 可程式控制增益放大器具有高增益, 高線性度, 直流偏移電壓補償, 增益易於控制等優點 採用五級可變增益放大器 VGA(Variable Gain Amplifier) 串接的架構, 以達到系統動態範圍的要求, 增益控制範圍從 -5dB 至 65dB, 增益步階為 db, 頻寬可達 MHz 在高增益 (65dB) 的情況下, 輸入相關雜訊電壓僅 7.66 nv/ Hz 本論文所提出之可程式控制增益放大器, 是以 Synopsys Hspice 軟體及 TSMC.8um P6M CMOS 製程作為設計 模擬 實現的環境 可程式控制增益放大器晶片面積為 823μm x 888μm, 當操作電壓為.8 伏特電壓時, 整個晶片的核心電路功率消耗僅為 4.662mW II

8 誌謝 時光飛逝, 兩年的研究生涯, 終於要呈現成果了, 能在這兩年, 順利的完成此篇論文, 讓我可以撰寫這篇誌謝, 此時我的心情是很愉悅且滿足的, 希望藉由此篇誌謝, 來感謝所有在精神上給我支持鼓勵 ; 實質上給我幫助的人 事 物 首先要感謝的是我的指導教授田慶誠博士, 謝謝田老師在我兩年研究所期間, 給予我很大的空間, 使我得以自行規劃 安排自己的時間, 實現許多自己的想法, 嘗試許多過去未嘗試的事, 也提供我思考的方向 解惑我的疑問 指導做研究應有的態度與方法, 在做人處事方面也授予正確的觀念, 對我的人生有著深遠的影響, 這些也都將是我未來寶貴的資產, 在此向老師致上最深的敬意, 謝謝老師您的教誨 再來要感謝辛錫進博士與陳棟洲博士, 感謝您們兩位在事務繁 忙中還撥冗前來擔任學生的口試委員, 給予學生許多的指導與建議, 在此向兩位致上最深的謝意 另外, 要感謝曹爾亮學長在論文研究上能夠一起合作, 且在我遇到困難時不吝惜指導及建議, 還有要感謝通訊實驗室的范繼中 張家銓 楊士慶 葉建宏 李建鋒 陳柏成 邱俊貴 劉家鈞 王永彬 王昱椉 呂黃新等學長們, 在我初進研究所時, 給我許多的幫助, 使我能很快適應研究所的生活 III

9 感謝我的同窗們, 陳建君 翁瑋廷 黃俊源 梁章桓 鐘子彬 陳信宏 蘇士傑 朱麗君 蔡明希 徐名諺 劉政佑 郭柏宗 黃信凱 楊淑娟 廖偉智等同學能夠與你們一起學習及成長, 一起體驗這個世界, 與你們相處的這些時光, 對我來說都是個最美好的回憶 在此也要特別感謝建君 瑋廷和章桓, 謝謝你們在我晶片下線時陪我熬過好幾個天明, 我想我這輩子都會記得那些讓人爆肝的日子吧!! 感謝一群認識很久的好友, 儷齡 烋全 怡蓉 智威, 謝謝妳們 總是在替我加油打氣, 讓我更有動力的去迎接下一個挑戰 最後, 最重要的是要感謝我的父母親和妹妹, 對我關懷備至, 讓 我在求學生涯中, 能無後顧之憂地盡心盡力作研究 謹以將此篇論文 獻給您們, 謝謝您們不斷地對我付出那不求回報的愛 人生中的每一段過程都讓我珍惜, 在此誠摯的對幫助過我的人表 達最真誠的謝意, 謝謝你們! 誌于 丙戍年夏 彭榮楨 IV

10 目錄 Abstract.....I 摘要.... II 誌謝.... III 表目錄......IX 圖目錄 X 第一章緒論 相關研究發展...2 研究動機 論文組織.. 4 第二章可程式控制增益放大器規格評估與架構分析 可變增益放大器 VGA 架構分析 可程式控制增益放大器 PGA 架構分析 增益範圍 (Gain Range) 頻寬 (Bandwidth) 可程式控制增益放大器目標規格....2 第三章可程式控制增益放大器電路分析與設計....3 V

11 3. 可程式控制增益放大器簡介 可變增益放大器 VGA(Variable Gain Amplifier) 源極退化電阻網路 (Source Degeneration Resistor Network) 共模回授 CMFB(Common Mode Feedback) 電路 偏壓 (Bias) 電路 帶差參考 (Bandgap) 電路 直流偏移抵消 (DC-Offset Cancellation) 電路 轉 4 解碼器 (4-to-4 Decoder) 轉 2 解碼器 (7-to-2 Decoder) 輸入相關雜訊 (Input-Referred Noise) 分析 第四章可程式控制增益放大器電路模擬結果 4 4. 可變增益放大器 (VGA) 直流轉移特性曲線 (DC Transfer Curve) 最大輸入信號電壓範圍 (Maximum Input Swing) 最大輸出信號電壓範圍 (Maximum Output Swing) 可程式控制增益放大器 (PGA) 暫態模擬 (Transient Analysis) 頻率響應 (Frequency response)...43 VI

12 4.2.3 線性度 (Linearity) 輸入相關雜訊 (Input-Referred Noise) 源極退化電阻網路 (Source Degeneration Resistor Network) 共模回授 (Common Mode Feedback) 電路 帶差參考 (Bandgap) 電路 直流偏移抵消 (DC-Offset Cancellation) 電路 轉 4 解碼器 (4 to 4 Decoder) 轉 2 解碼器 (7 to 2 Decoder) 效能比較 第五章可程式控制增益放大器晶片實現與量測考量 可程式控制增益放大器設計流程 可程式控制增益放大器晶片實現 可程式控制增益放大器晶片量測考量 時域量測方式 頻域量測方式 第六章結論 結論 未來研究方向與展望 VII

13 參文文獻..7 VIII

14 表目錄 表 2. IEEE 82.a/b/g Input level sensitivity with data rate.. 9 表 2.2 可程式控制增益放大器目標規格 表 3. 4 轉 4 解碼器真值表 表 轉 2 解碼器輸入與輸出位元對照表.36 表 4. 可程式控制增益放大器效能比較 表 5. 可程式控制增益放大器晶片腳位配置...63 IX

15 圖目錄 圖. IEEE 82.a/b/g Transceiver Front-end....3 圖 2. 各種基本可變增益放大器架構 圖 2.2 可程式控制增益放大器的增益範圍評估...8 圖 3. 可程式控制增益放大器電路架構...4 圖 3.2 基本源級退化差動對放大器 圖 3.3 Gm-Boosting 與源級退化電阻 Rd 電路.6 圖 3.4 加入 Gm-Boosting 的源級退化差動對半電路...7 圖 3.5 小信號等效電路...7 圖 3.6 可變增益放大器輸出級電路 圖 3.7 單一級可變增益放大器電路...2 圖 3.8 源級退化電阻網路...22 圖 3.9 共模回授電路...24 圖 3. 未作頻率補償之共模回授電路小信號等效電路. 25 圖 3. 加入米勒補償電容之共模回授電路小信號等效電路.25 圖 3.2 加入米勒補償電容及電阻之共模回授電路小信號等效電路.26 圖 3.3 包含 Start-Up 機制的偏壓電路 圖 3.4 包含 Start-Up 機制的帶差參考電路 X

16 圖 3.5 直流偏移抵消電路....3 圖 3.6 五級可變增益放大器與直流偏移抵消電路....3 圖 轉 4 解碼器電路...34 圖 轉 2 解碼器電路...35 圖 3.9 可變增益放大器輸入相關雜訊分析等效電路. 37 圖 4. 可變增益放大器直流轉移特性曲線...4 圖 4.2 可變增益放大器最大輸入信號電壓範圍...4 圖 4.3 可變增益放大器最大輸出信號電壓範圍...42 圖 4.4 暫態模擬 ( 增益 -5dB~65B)...43 圖 4.5 可程式控制增益放大器無負載時頻率響應.. 44 圖 4.6 可程式控制增益放大器考慮 ADC 負載頻率響應.44 圖 4.7 THD 分析 ( 信號頻率 MHz, 增益 db) 圖 4.8 THD 分析 ( 信號頻率 MHz, 增益 65dB)...45 圖 4.9 THD 分析 ( 信號頻率 8MHz, 增益 db) 圖 4. THD 分析 ( 信號頻率 8MHz, 增益 65dB) 圖 4. 源級退化電阻 Rd 與增益關係曲線圖 ( 線性刻度 )...48 圖 4.2 源級退化電阻 Rd 與增益關係曲線圖 ( 對數刻度 ).49 圖 4.3 共模回授電路的大小與相位響應...5 圖 4.4 帶差參考電路對溫度變異模擬結果.5 XI

17 圖 4.6 可程式控制增益放大器包含直流偏移抵消電路, 無負載的頻率響應...52 圖 4.7 可程式控制增益放大器包含直流偏移抵消電路, 考慮 ADC 負載的頻率響應 圖 4.8 可程式控制增益放大器抵消直流偏移電壓的穩態時間...53 圖 4.9 可程式控制增益放大器不具有直流偏移抵消電路, 輸入有偏移電壓的頻率響應 圖 轉 4 解碼器的輸入信號波形...54 圖 轉 4 解碼器的輸出信號波形...55 圖 轉 2 解碼器的輸入信號波形...55 圖 轉 2 解碼器的輸出信號波形.. 56 圖 5. 可程式控制增益放大器晶片設計流程...59 圖 5.2 可程式控制增益放大器晶片之 Floor Plan...6 圖 5.3 可程式控制增益放大器晶片佈局結果...6 圖 5.4 可程式控制增益放大器晶片打線圖...62 圖 5.5 可程式控制增益放大器晶片封裝腳位圖 圖 5.6 時域動態與靜態特性量測方式...64 圖 5.7 LMH653 頻率響應圖 ( 負載 pf 和 M ohm)...66 圖 5.8 頻域特性量測方式...66 XII

18 圖 5.9 LMH653 頻率響應圖 ( 負載 5 ohm) XIII

19 第一章緒論 第一章緒論. 相關研究發展 近年來, 我國 NII 所推動的資訊社會全民化 ; 資訊產業國際化, 使得網路的使用已經與生活上有著密切的關係, 且隨著積體電路技術的進步, 無線通訊隨之蓬勃發展, 應用於手機的 GSM CDMA 以及 W-CDMA 系統, 或是應用於無線區域網路 WLAN(Wireless Local Area Network) 的 IEEE 82.a/b/g 系統, 甚至於是下一代通訊系統的主流 WiMAX(Worldwide Interoperability for Microwave Access) 系統, 都一再證明無線通訊的未來, 能徹底改變人們工作 娛樂 以及生活的型態 本論文所設計及實現的可程式控制增益放大器 PGA (Programmable Gain Amplifier), 是應用於 IEEE 82.a/b/g 無線區域網路系統,IEEE 82.a 此規範採用 5GHz 的頻段 使用正交分頻多工 OFDM(Orthogonal Frequency Division Multiplexing) 的傳輸技術 傳輸速率由 6 Mbps ~ 54 Mbps, 較採用 2.4 GHz 頻段的 82.b 的 Mbps ~ Mbps 快約 5 倍, 而 IEEE 82.g 採用與 IEEE 82.b 同樣的 2.4 GHz 頻段, 傳輸技術與傳輸速率與 82.a 一樣, 而 IEEE 82.a/b/g 系統規範提供通道空間 (Channel Spacing) 為 2MHz, 實際訊號頻寬 (Signal Bandwidth) 則為 6.6MHz

20 第一章緒論 在 IEEE 82.a/b/g WLAN 接收端系統中, 會需要能提供類比數位轉換器 ADC(Analog to Digital Converter) 較大動態增益範圍 (Dynamic Range) 的可變增益放大器 VGA(Variable Gain Amplifier), 就可變增益放大器而言, 為了達到增益可調的需求, 最早的電路都是採取 BJT 電晶體元件其 I-V 既有的 Exponential Function 來達成控制曲線具有 Linear-in-dB 的特性 而為了使電路製作成本降低及高整合度, 所以採用技術成熟且成本較低的 CMOS 製程來設計, 但由於 CMOS 一般的操作模式為 Square Law, 並不能直接達成 Linear-in-dB 的特性, 如何在標準 CMOS 製程中實現具有 Linear-in-dB 特性的可變增益放大器, 為目前主流的研究方向, 目前可變增益放大器結構大都為以下幾種類型, 改變負載電阻 [][2] Current divider[3][4][5][6] Source-coupled pair [7] 和改變回授電阻 [8][9][][], 但存在著頻寬與總諧波失真 THD(Total Harmonic Distortion) 會隨增益改變, 線性度不佳, 功率消耗大等問題, 所以本論文可程式控制增益放大器中的可變增益放大器採用改變源極退化電阻架構 [][2][3] 來改善以上等問題 2

21 第一章緒論.2 研究動機 在 IEEE 82.a/b/g 無線區域網路系統, 如圖. 所示, 分為發射機 Tx(Transmitter) 與接收機 Rx(Receiver) 兩大部分, 對於接收機而言, 由於從天線接收到的訊號會忽大忽小, 忽強忽弱, 產生的原因是因為基地台的天線向外輻射時, 包括不同的仰角和方位角, 也就是有各種不同的傳播路徑所造成的多重路徑傳播 (Multi-path Propagation) 對於多重路徑傳播所造成接收訊號強度的變化, 接收機需要一個可程式控制增益放大器, 將天線所接收訊號強弱變化時, 經由改變可程式控制增益放大器的增益以維持固定振幅輸出, 系統中才由後級的類比數位轉換器 ADC 做訊號取樣與量化, 系統中若無可程式控制增益放大器電路則會因太大或太小的訊號振幅造成類比數位轉換器 ADC 的量化錯誤, 所以可程式控制增益放大器在系統接收機上有很大的重要性 本論文設計 模擬及實現可程式控制增益放大器具高增益 高線性度 大的工作頻寬 較低功率消耗 直流偏移電壓抵消, 增益易於控制等特點 圖. IEEE 82.a/b/g Transceiver Front-end 3

22 第一章緒論.3 論文組織 第一章 : 緒論, 可程式控制增益放大器相關研究發展和研究動機 第二章 : 可程式控制增益放大器規格評估與架構分析, 概述可程式控制增益放大器的核心電路可變增益放大器的種類以及用於 IEEE 82.a/b/g 無線區域網路接收端系統中可程式控制增益放大器時必需考量的參數規格 第三章 : 可程式控制增益放大器電路分析與設計, 是將可程式控制增益放大器各個區塊電路作分析與設計 第四章 : 可程式控制增益放大器電路模擬結果, 是呈現可程式控制增益放大器各個區塊電路及其各項參數模擬出的結果 第五章 : 可程式控制增益放大器晶片實現與量測考量, 是描述使用台灣積體電路 TSMC 所提供的.8μm Mixed Signal P6M Salicide CMOS 製程來實現可程式控制增益放大器晶片, 其晶片佈局結果以及晶片驗證的量測方式 第六章 : 結論 4

23 第二章可程式控制增益放大器規格評估與架構分析 第二章可程式控制增益放大器 規格評估與架構分析 2. 可變增益放大器 VGA 架構分析 可變增益放大器 VGA(Variable Gain Amplifier) 為可程式控制增益放大器電路中核心的電路, 在各種製程與架構的可變增益放大器中, 圖 2. 為常見的五種基本可變增益放大器架構, 以下再分別的剖析 圖 2. 各種基本可變增益放大器架構 前四種電路組態, 圖 2.(a) (b) (c) (e) 都為開迴路的電路架構, 而圖 2.(d), 則為閉迴路的架構, 開迴路架構的可變增益放大器, 其 5

24 第二章可程式控制增益放大器規格評估與架構分析 電路電壓增益可用 g m R o 來表示, 因此如果想改變電路的放大增益, 最簡單的方式是去改變 g m 或者是改變 R o 在圖 2.(a) 中, 此架構的可變增益放大器經由改變負載電阻 R o, 進而改變增益 [][2], 更由於是 MOSFET 的輸出電阻, 因此負載電阻 可以減少電路非線性的程度 ; 由於支配此電路的極零點是坐落在輸出 點上, 所以時間常數 τ 會因 R o 的變化而改變 ; 因而此電路組態當增 益改變時, 無法維持頻寬為一固定常數 在圖 3-(b) 中, 此架構的可變增益放大器為一 Current divider; 利 用相同的轉移電導 (Transconductance) 去平分電流 I i [3][4][5], 分流的 比例由控制電壓 V C 所決定, 此 Current divider 的二次方程式會造成 分析增益線性度的困難 ; 對 V C 而言, 還需要一級預防失真的電路裝 置 [6]; 甚至電路的線性度會被產生電流 I i 的輸入轉移電導所限制 在圖 3.(c) 中, 此架構的可變增益放大器 Source-coupled pair 電 路的轉移電導會因改變電晶體的偏壓電流而改變 [7], 此電路組態的 增益和輸入相關雜訊各自對 g m 和輸入電晶體的 gm 成一特定比例 ; 當 輸入信號微弱時, 此放大器會採用大的偏壓電流去獲得高放大增益及 低雜訊的特性 ; 換句話說, 當輸入信號其強度較大時, 採用小的偏壓 電流會獲得較低的增益, 但會降低電路的線性度 在圖 3.(d) 中, 要展示的是一擁有 Resistor-Network 回授組態的 6

25 第二章可程式控制增益放大器規格評估與架構分析 高增益放大器 ; 相較於其他四種可變增益的放大器電路架構, 此電路的電壓增益跟 R f Rs R f2, 和 R S2 的比例相關 [8][9][], 假如回授增益夠大且 Resistor-Network 線性度夠的話, 此放大器可以達到高放大線性 ; 然而, 假如在使用 convertional operational 放大器的狀況下 [], 回授因子的變化會進而影響此放大電路的頻寬和線性度 ; 當此電路被設計在最糟糕的情況下, 也就是系統需要用到此放大器所有的增益動態範圍時, 此放大電路的功率消耗並無法達到一個最佳化的設計 在圖 3.(e) 中, 此 Source-coupled pair 電路的轉移電導會因改變退化電阻 R d (Degeneration Resistor) 而改變 [][2][3], 退化電阻 R d 可以改善放大器的線性度 ; 當輸入信號微弱時, 此放大器會採用小的 R d 去獲得高增益及較低的雜訊 ; 當輸入信號其強度較大時, 此放大器會採用大的 R d 去獲得低增益及較高的線性度 ; 所以此電路組態在固定輸出信號位準時, 可以達到其信號對雜訊失真率 SNDR(Signal to Noise and Distortion Ratio) 為一常數, 而且和此放大電路的增益無關, 除此之外, 因為主極點位於電路輸出端的位置, 當 R d 改變時, 極點的變化對頻寬幾乎沒有什麼影響, 因此電路工作頻寬可以維持固定, 本論文可程式控制增益放大器中主要放大電路即是採用此種可變增益放大器架構 7

26 2.2 可程式控制增益放大器架構分析 第二章可程式控制增益放大器規格評估與架構分析 2.2. 增益範圍 (Gain Range) 從現有的 IEEE 82. a/b/g 規範中, 制定出可程式控制增益放大 器所需的增益範圍, 要制定可程式控制增益放大器所需增益範圍, 首 先要分別求出最大增益及最小增益需求, 以下便加以分析討論 圖 2.2 可程式控制增益放大器的增益範圍評估 圖 2.2 為可程式控制增益放大器的增益範圍評估, 假設系統中的低雜訊放大器 LNA(Low Noise Amplifier) 與混波器 (Mixer) 為 5 ohm 系統, 低通濾波器 LPF(Low Pass Filter) 的輸入阻抗為 當由天線接收到的功率訊號經過低雜訊放大器 LNA 與混波器 Mixer 兩級電路放大, 在負載阻抗為 5 ohm 條件下轉成電壓訊號, 此電壓訊號會因為低通濾波器 LPF 輸入阻抗為 產生電壓全反射, 低通濾波器 LPF 的輸入電壓等於混波器 Mixer 輸出電壓的兩倍 8

27 第二章可程式控制增益放大器規格評估與架構分析 表 2. IEEE 82.a/b/g Input level sensitivity with data rate Input level sensitivity with data rate IEEE 82.a IEEE 82.b IEEE 82.g Minimum 6Mbps 54Mbps Mbps Mbps 6Mbps 54Mbps Maximum -3dBm -dbm -2dBm 由表 2. 可知 IEEE 82.a/b/g 所接收到的最小訊號功率為 -87dBm, 假設系統中帶通濾波器 BPF(Band Pass Filter) 和 Tx/Rx 開關具有插入耗損 (Insertion Loss) 4dB, 則在低雜訊放大器 LNA 的最小輸入訊號功率為 -9dBm; 最大輸入訊號功率為 -4dBm 因此整個 IEEE 82.a/b/g 接收機的動態範圍至少要大於 77dB(-9dBm~-4dBm) 以下為可程式控制增益放大器增益範圍的推導過程 : 步驟 : 混波器 (Mixer) 的輸出功率 P = 4dBm + 2dB = 6dBm = w (2.) o(mixer),max -9 Po(mixer),min 9dBm 3dB -6dBm.79 w = + = = (2.2) 步驟 2: 混波器 (Mixer) 的輸出電壓振幅 9

28 第二章可程式控制增益放大器規格評估與架構分析 V o,mixer G PLNA, G P, Mixer R L = 5 V = 2V = 2V + i, LPF i o, Mixer 2V + i V + i R L = 2 V P o = ( RL = 5 Ω) (2.3) 2 R L V =.63V (diff.) (2.4) o(mixer),max peak -4 Vo(mixer),min 2.8 V peak(diff.) = (2.5) 步驟 3: 低通濾波器 LPF(Low Pass Filter) 的輸入電壓振幅 V = 2.63=.26V (diff.) (2.6) i(lpf),max peak -4-4 Vi(LPF),min V peak(diff.) = = (2.7) 步驟 4: 可程式控制增益放大器的輸入電壓振幅 i(pga),max V = = V (diff.) (2.8) peak

29 第二章可程式控制增益放大器規格評估與架構分析 V i(pga),min V peak (diff.) = = (2.9) 步驟 5: 可程式控制增益放大器的電壓增益範圍 Gainmax = 2log = 65dB (2.) Gainmin 2log = = -2dB (2.).26 動態範圍為 67dB 可程式控制增益放大器增益規格 : 增益範圍為 -5dB ~ 65dB 動態範圍為 7dB V.77 V (diff.) i(pga),max peak = (2.2) V.56 mv (diff.) i(pga),min = (2.3) peak 頻寬 (Bandwidth) IEEE 82.a/b/g 系統定義的通道頻寬為 2MHz, 實際訊號頻寬為 6.6MHz, 所以當混波器 Mixer 將高頻 RF 訊號直接降頻到基頻時, 訊號頻率範圍從 -8.3MHz 至 8.3MHz, 因此可程式控制增益放大器的工作頻寬至少必須大於 IEEE 82.a/b/g 規格要求的 8.3MHz

30 2.3 可程式控制增益放大器目標規格 第二章可程式控制增益放大器規格評估與架構分析 由以上的可程式控制增益放大器增益評估分析以及其他 IEEE 82.a/b/g 規格內, 可以得知在符合 IEEE 82.a/b/g 的系統要求 下, 可程式控制增益放大器的目標規格如表 2.2 所示 表 2.2 可程式控制增益放大器目標規格 Item Bandwidth Gain range Gain step Gain accuracy Input swing range (diff.) THD Supply voltage Technology Specification > 8.3 MHz -5 ~ 65 db db < db.56mv ~.77V (peak) > 3 dbc.8 V TSMC.8μm P6M CMOS Process 2

31 第三章可程式控制增益放大器電路分析與設計 第三章可程式控制增益放大器 電路分析與設計 3. 可程式控制增益放大器簡介 可程式控制增益放大器 PGA(Programmable Gain Amplifier) 架構, 如圖 3., 其主要放大部分是由五級相同的可變增益放大器 VGA (Variable Gain Amplifier) 串聯而成, 每一級可變增益放大器可提供增益範圍為 -db ~ 3dB, 每一增益變化步階為 db, 也就是提供 4dB 的動態範圍, 因此可程式控制增益放大器總共可以產生 7dB 的動態範圍 ( 增益範圍 -5dB ~ 65dB), 滿足 IEEE 82.a/b/g 系統所需的增益範圍 (-2dB ~ 65 db), 其控制增益變化的電路是每一級可變增益放大器皆由一個 4 轉 4 解碼器 (4-to-4 Decoder) 來控制增益變化, 再由一個 7 轉 2 解碼器 (7-to-2 Decoder) 個別控制五個 4 轉 4 解碼器, 因此可程式控制增益放大器其控制增益變化是由外部輸入 7 位元數位碼來控制, 所以整個電路即稱為可程式控制增益放大器, 可程式控制增益放大器也包含直流偏移抵消電路 (DC-Offset Cancellation), 其直流偏移抵消電路主要是因為通常在放大器的電路製作上, 會因為電晶體或負載電阻的不匹配, 所造成的直流偏壓準位的偏移 由於放大器的增益很大, 所以容許的不匹配量很小, 為確保放大器電路有正常的 3

32 第三章可程式控制增益放大器電路分析與設計 直流位準, 則加上一個直流偏移抵消電路, 來修正因不匹配的直流位 準, 所造成的直流位準偏移 D D2 D3 D4 D5 D6 D7 7-to-2 Decoder 4-to-4 Decoder 4-to-4 Decoder 4-to-4 Decoder 4-to-4 Decoder 4-to-4 Decoder Vip Vin A A2 A3 + A A5 Vop Von MNS MNS2 RLPF CLPF VB MNS3 RLPF2 DC-Offset Cancellation 圖 3. 可程式控制增益放大器電路架構 3.2 可變增益放大器 VGA (Variable Gain Amplifier) 可變增益放大器是可程式控制增益放大器的核心電路, 影響可程式控制增益放大器的整體效能, 例如增益 電路頻寬 線性度 雜訊等, 而為了得到高增益與較佳的線性度, 本論文的可變增益放大器是採用全退化差動對 (Fully Differential Degeneration Pair ) 為基本架構, 如圖 3.2 所示 4

33 第三章可程式控制增益放大器電路分析與設計 RL RL Vip Rd Vin I I 圖 3.2 基本源級退化差動對放大器 全退化差動對放大器的轉導可以表示如下 : = + Rd Gm g 2 diff m g Gm m diff= +g Rd m 2 (3.) 因此, 全退化差動對的電壓增益可以表示如下 : gmrl RL Av = Gmdiff RL = = Rd R + gm + 2 g 2 m d (3.2) 假設 R d 很大時 則 Av R L = (3.3) Rd 2 5

34 第三章可程式控制增益放大器電路分析與設計 由 (3.2) 可知可變增益放大器的增益為負載電阻 R L 以及源級退化電阻 R d 電晶體 M 的 g m 值有關, 若電晶體 M 的 g m 值很大時, 此項可被忽略, 增益方程式就被改成 (3.3), 所以放大器的增益就只跟負載電阻 R L 以及源級退化電阻 R d 有關, 藉由改變負載電阻 R L 與源級退化電阻 R d 的比值, 產生電壓增益的放大與衰減, 但要為了提升電壓增益的精準度, 所以此時要有一個 Gm-Boosting 電路 [4][5][6] 來增加放大器輸入端電晶體的 g m 值, 如圖 3.3, 使得放大器輸入端電晶體的 g m 值能夠增加, 以滿足增益方程式 其半電路可以表示成如圖 3.4, 為了便於推導其小信號電壓增益, 假設電晶體 MN MN2 MN3 與 MN4 的 r o 很大, 也就是忽略電晶體的通道長度調變效應, 圖 3.5 為其小信號等效電路 圖 3.3 Gm-Boosting 與源級退化電阻 R d 電路 6

35 第三章可程式控制增益放大器電路分析與設計 圖 3.4 加入 Gm-Boosting 的源級退化差動對半電路 i ro3 vin vx vgs gmvgs vgs4 gm4vgs4 vs vo io vo vgs2 gm2vgs2 Rd/2 /gm3 小信號電壓增益推導如下 : 圖 3.5 小信號等效電路 gm4 vo = gm4vgs4 ( vx vo) gm3 = gm3 (3.4) vo( gm3+ gm4) = gm4vx (3.5) vo = gm4 vx gm3+ gm4 (3.6) 7

36 第三章可程式控制增益放大器電路分析與設計 vx i = ro3 = gmvgs ( ) = gm vin -vs = gm vin i gm2vo ( ) Rd 2 vx Rd = gm vin gm2vo ro3 2 vx Rd Rd = gmvin + gm + gmgm 2vo ro3 2 2 (3.7) gmrd Rd vx = gmvin + gmgm 2vo (3.8) ro3 ro3 2 2 Rd gmvin + gmgm 2vo vx = 2 gmrd ro3 ro3 2 = Rd vin + gm2 vo 2 Rd + ro3 gm 2 (3.9) Rd vin + gm2 vo 4 2 gm vo = gm3+ gm4 Rd + ro3 gm 2 (3.) Rd 4 gm2 gm 2 gm4 vin vo + gm3 gm4 = + Rd gm3+ gm4 Rd + + ro3 gm 2 ro3 gm 2 (3.) Rd gm4 Rd + + gm2ro3 gm 2 gm3+ gm4 2 gm4 ro3 vo = vin Rd + gm3+ gm4 Rd gm 2 + gm 2 8

37 第三章可程式控制增益放大器電路分析與設計 vo gm4 ro3 = vin gm3+ gm4 Rd gm4 + gm2ro3 gm 2 + gm3 gm4 + ro3 gm4 + gm2ro3 gm 4 gm 3+ gm 4 = gm3+ gm4 Rd + gm4 2 gm + gm2ro3 gm 3+ gm 4 (3.2) 若假設 gm4 gm2ro3 (3.3) gm 3 + gm 4 vo = vin gm2 Rd 2 Rd + gm gm4 gmgm2ro3 2 2 gm 3+ gm 4 (3.4) 由於可變增益放大器需要很大的輸出電壓範圍, 因此設計成在輸出端再串接一級共源級放大器 CS-Amp(Common Source Amplifier), 如圖 3.6 所示, 形成可程式控制增益放大器中的一級可變增益放大器, 如圖 3.7 所示 可變增益放大器的輸出級, 共源級放大器, 會決定可程式控制增益放大器電路的輸出電壓範圍, 藉由分析可變增益放大器電路的最大輸出電壓與最小輸出電壓, 可以求得負載電阻之間的比例關係, 如此可以設計出負載電阻值 因為電路為差動輸出, 兩端是對稱情形, 所以只需要分析其中一端即可, 當電晶體 MN5 為 Off 與電晶體 MN4 為 On, 電路具有最小輸出電壓, 如 (3.5) 表示 9

38 第三章可程式控制增益放大器電路分析與設計 Vo =V (3.5) min,peak DS,sat 當電晶體 MN5 為 On 與電晶體 MN4 為 Off, 電路具有最大輸出電壓, 如 (3.6) 表示 : Vo =V +I (R +R ) max,peak DS,sat L2 L4 (R +R ) =V + V -V ( ) L2 L4 DS,sat DD DS,sat (R L+R L2+R L4 ) (3.6) 圖 3.6 可變增益放大器輸出級電路 加上輸出級的可變增益放大器其電壓增益, 如 (3.7) 表示 : io gm5 Av R R vin gm3 ( ) = - LII L2 ( R II R ) gm ( R II R ) gm5 5 = gm2 Rd 2 Rd + gm gm4 gmgm2ro3 2 2 gm 3+ gm 4 L L2 L L2 (3.7) 2

39 第三章可程式控制增益放大器電路分析與設計 由 (3.7) 的推導結果, 得知可變增益放大器電壓增益只與負載電阻以及源級退化電阻的比值有關, 若在晶片實現時, 選用同種材質的電阻, 配合晶片佈局技巧, 能夠降低電阻的製程變化對增益的影響, 也就是提升增益控制的準確度 由以上分析得知, 可變增益放大器電壓增益的變化, 可以藉由改變負載電阻或是源級退化電阻, 若是選擇改變負載電阻, 則輸出端的極點會隨負載電阻變化, 因此電路頻寬會隨增益變化 ; 若是選擇改變源級退化電阻, 則電路頻寬可以維持固定, 因此本論文即是採用此種方式改變電壓增益 圖 3.7 單一級可變增益放大器電路 2

40 3.3 源極退化電阻網路 (Source Degeneration Resistor Network) 第三章可程式控制增益放大器電路分析與設計 由以上得知, 可變增益放大器電壓增益只與負載電阻以及源級退化電阻的比值有關而已, 改變源級退化電阻 Rd, 可達到增益可變的結果, 因為要達到一級可變增益放大器增益變化的範圍為 -db ~ 3dB, 增益步階為 db, 共 5 種增益值,5 個步階, 所以設計出使用電晶體當開關的 RD-Network 電路, 如圖 3.8 所示, 利用電晶體當一開關使用來選擇某個相對應增益的源級退化電阻 Rd, 來改變可變增益放大器的增益 其增益與源級退化電阻 Rd 對應關係為大電阻其增益值較小, 反之小電阻其增益值較大 圖 3.8 源級退化電阻網路 源級退化電阻網路其電路的工作原理為在同一時間內, 只有其中 一個電晶體開關是被選擇導通 (On) 的, 其他的電晶體開關都是截止 (Off) 的, 增益從 -db 至 3dB 所對應的電阻如下表示 : 22

41 第三章可程式控制增益放大器電路分析與設計 R = R + R d d 2 2 switch R = R + R + R switch R = R + R R + R d4 2 4 R = R + R R + R d switch 其中 R switch 表示電晶體導通的等效電阻, 與電晶體的尺寸成反比 因為 R switch 是非線性電阻, 會使得可變增益放大器產生諧波失真, 所以 R switch 要越小越好, 在設計時也考量到此問題所以將 MOS 電晶體寬度加大, 讓其等效的電阻 R switch 較低, 較不會影響到源級退化電阻 Rd 的電阻值, 使得可變增益放大器增益值能夠很精準 3.4 共模回授 CMFB(Common Mode Feedback) 電路 可變增益放大器為一高增益放大器, 所以輸出共模位準對於元件特性及不匹配 溫度或是供應電壓變化的影響, 且不能藉由差動回授來穩定, 導致輸出直流電壓位準偏移, 輸出共模電壓位準也會跟著偏移, 可能使得下一級的輸入電壓範圍受到壓縮, 訊號就會失真, 為了解決此問題 因此必須加入共模回授電路, 以穩定輸出共模電壓位準 共模回授電路有三個功能, 量測可變增益放大器輸出 和參考值比較, 將誤差回傳至可變增益放大器偏壓電路中 如圖 3.7 所示, 使用兩個電阻 RL2 與 RL4 偵測可變增益放大器 23

42 第三章可程式控制增益放大器電路分析與設計 輸出共模電壓位準, 在 RL2=RL4 情形下, 輸出共模電壓, 如 (3.8) 表示 : V op+von V out,cm= (3.8) 2 偵測到的共模電壓與參考電壓 (Vref) 的差值被共模回授放大器所放大, 再將誤差回傳至可變增益放大器偏壓電路中, 改變可變增益放大器的偏壓, 使得輸出共模電壓被參考電壓鎖定 可變增益放大器的共模回授放大器採用常見的兩級運算放大器 (Two-Stage OP-Amp) [7][8], 如圖 3.9 所示 利用運算放大器的高增益, 可以將可變增益放大器輸出的共模電壓很準確的鎖定在參考電壓, 即使輸出共模電壓只有很微小的偏移, 與參考電壓的差值也會被回授放大器明顯放大, 來調整可變增益放大器的偏壓, 完成共模回授的動作 圖 3.9 共模回授電路 24

43 第三章可程式控制增益放大器電路分析與設計 由於共模回授電路在應用時會形成閉迴路, 兩級運算放大器若為 閉迴路型態, 會有穩定度問題, 所以需要做頻率補償, 在未作補償之 前, 共模回授電路的小信號等效電路, 如圖 3. 所示 : 圖 3. 未作頻率補償之共模回授電路小信號等效電路 共模回授電路極點可以表示如下 : R = r II r C = C + C + C o 2 o6 db 2 db6 gs 7 R = r II r C = C + C + C p p 2 o4 o7 2 db4 db7 L 2 - = RC - = RC 2 2 加入米勒補償電容之後, 共模回授電路的小信號等效電路, 如圖 3. 所示 : 圖 3. 加入米勒補償電容之共模回授電路小信號等效電路 25

44 第三章可程式控制增益放大器電路分析與設計 共模回授電路極零點可以表示如下 : p p z 2 - g RRCc m7 2 - gm7 C gm7 = Cc 2 由結果可知, 極點 P 被移往低頻, 形成共模回授電路的主極點, 而極點 P 2 被移往高頻, 兩個極點拉開使得相位邊限 PM(Phase Margin) 增加, 然而因為加入米勒補償電容後也產生一個在複數平面中右半平面的零點, 會造成電路的不穩定, 為了解決這問題, 所以再串接一個電阻 R C, 共模回授電路的小信號等效電路, 如圖 3.2 所示 : v Rc Cc vin gmvin R C gm7v R2 C2 vo 圖 3.2 加入米勒補償電容及電阻之共模回授電路小信號等效電路 共模回授電路極零點可以表示如下 : p p 2 g - R RCc m7 2 - g C m7 2 - p3 RcC z Cc(/ g - Rc) m7 26

45 第三章可程式控制增益放大器電路分析與設計 若是設計 R C 等於 g m 7, 則零點位置會被移到無窮遠處, 設計上 電阻 R C 是採用 MOS 電晶體來取代實際的電阻避免頻率補償受到製程 變化與溫度的影響 3.5 偏壓 (Bias) 電路 可程式控制增益放大器, 採用的偏壓電路為 Self-Biasing Gm Reference 的架構, 如圖 3.3 所示 其中電晶體 MP MP2 MN MN2 MN3 MN4 組成為 Constance-Gm 電路, 而電晶體 MS 及 MS2 及電容 C b 為 Start-Up 電路, 加入 Start-Up 電路的原因是由於 Constance-Gm 電路會有兩個穩態點, 即電晶體 MP MP2 MN MN2 MN3 MN4 皆為關閉, 其電流為零 ; 或電晶體 MP MP2 MN MN2 MN3 MN4 皆為導通, 其電流為 I b, 因此為了使電晶體 MP MP2 MN MN2 MN3 MN4 能夠正常動作, 所以才需要有 Start-Up 電路, 來確保偏壓電路能夠正常的工作 其 g m 值由 (3.9) 來決定 圖 3.3 包含 Start-Up 機制的偏壓電路 27

46 第三章可程式控制增益放大器電路分析與設計 W g = 2μ I m,mn4 n L MN4 b,mn4 g = m,mn4 2 - ( W ) L ( W ) L R b M N4 M N3 (3.9) 3.6 帶差參考 (Bandgap) 電路 帶差參考電路, 如圖 3.4 所示, 在本論文設計上是用來當作供應給共模回授電路的一個穩定的參考電壓 使用帶差參考電路的原因, 是由於大部份的製程參數會隨著溫度變化, 因此如果一參考電路與溫度無關, 則它通常也和製程無關 設計上利用二個方向相反的溫度係數 TC(Temperature coefficients) 做適當的權重相加, 便可以形成零 TC 值, 並得到一個與溫度無關的電路 在半導體技術中, 雙載子電晶體 BJT 的特性已被證明最可以提供正和負 TC 值 輸出的電壓值由 (3.2) 決定, 其值與溫度無關 ( VT ln n) I =I = R =I D D2 Vref R V B2 ref =V BE3+IVref R B2=V BE3+ VT ln n R B (3.2) 28

47 第三章可程式控制增益放大器電路分析與設計 其中 V T =kt q,k 為波茲曼常數 (Boltzmann constant),t 為絕對 溫度,q 為基本電荷,n 為雙載子電晶體 BJT QB2 與 QB 面積的比 值 圖 3.4 包含 Start-Up 機制的帶差參考電路 3.7 直流偏移抵消 (DC-Offset Cancellation) 電路 直流電壓偏移產生的原因是因為製程的不理想特性或其他因素而產生直流偏壓位準有所偏移, 也就是在可程式控制增益放大器輸入端若是有很微小的直流偏移電壓, 而當直流偏移電壓隨著高增益的多級可變增益放大器放大後, 會將可變增益放大器兩端差動的直流偏壓點拉開, 最後造成訊號失真, 故需在可程式控制增益放大器中加入直流偏移抵消 (DC-Offset Cancellation) 電路, 如圖 3.5 所示, 來解決此一問題 簡單來說直流偏移抵消電路的功用, 是將可程式控制增益放大器的直流偏移電壓降低或是濾除 29

48 第三章可程式控制增益放大器電路分析與設計 圖 3.5 直流偏移抵消電路 直流偏移抵消電路分為兩個部份, 低通濾波器 LPF(Low Pass Filter) 與偏移減法器 (Offset Subtracter) 低通濾波器 LPF, 其主要功能是取出輸出信號的直流信號, 濾除高頻信號, 因而改變偏移減法器的偏壓電流大小, 進而調整第一級可變增益放大器的輸出直流電壓位準, 達到直流偏移抵消的動作 可程式控制增益放大器加入直流偏移抵消電路之後, 整體電路為一閉迴路電路, 如圖 3.6 所示, 其五級可變增益放大器的轉移函數可表示為 A(s), 直流偏移抵消電路的轉移函數可表示為 β(s) 3

49 第三章可程式控制增益放大器電路分析與設計 β () s A() s 圖 3.6 五級可變增益放大器與直流偏移抵消電路 因此可程式控制增益放大器電路的轉移函數, 如 (3.2) 表示 : ( ) ( ) ( ) Vout As Af ( s ) = = Vin +A s β s (3.2) 假設 A o 為 A(s) 的增益,P A 為 A(s) 的極點, 極點 P A 位置在可程式控制增益放大器的輸出端, 因此 A(s) 與極點, 如 (3.22) 表示 : A As= o ( ) + s P A PA= (3.22) RC 假設直流偏移抵消電路的直流增益為一, 則 β(s), 如 (3.23) 表示 : L L β ( s= ) (3.23) + s P β 3

50 第三章可程式控制增益放大器電路分析與設計 P β = R C 2, 其中 R=RLPF= RLPF,C=CLPF 因此可知, 電路整體的轉移函數, 如 (3.24) 表示 : A = f ( s) PP A Ao s + A PA = = + Aβ A + o s s + + P P Ao s P P β + A + P ( o ) 2 A β s + s+ + A β PP A β o A β (3.24) 轉 4 解碼器 (4-to-4 Decoder) 4 轉 4 解碼器是為了要控制每一級可變增益放大器增益 (-db ~ 3dB) 共 5 種增益值變化,4 轉 4 解碼器的工作原理是控制可變增益放大器內源級退化電阻網路的電晶體開關, 由於同一時間內只能控制一個開關導通設定一個增益值輸出, 因此 4 轉 4 解碼器的輸出碼為單一碼輸出, 而輸入碼則為二進位碼 (Binary Code) 形式,4 轉 4 解碼器其真值表, 如表 3. 所示, 將真值表以布林代數描述, 如 (3.25) 表示 : 32

51 第三章可程式控制增益放大器電路分析與設計 33 表 3. 4 轉 4 解碼器真值表 G4 G3 G2 G G G9 G8 G7 G6 G5 G4 G3 G2 G B4 B3 B2 B Output Input Gain(dB) 4 to 4 Decoder G4 G3 G2 G G G9 G8 G7 G6 G5 G4 G3 G2 G B4 B3 B2 B Output Input Gain(dB) 4 to 4 Decoder G B B B B G B B B B G B B B B G B B B B G B B B B G B B B B G B B B B = = = = = = = G B B B B G B B B B G B B B B G B B B B G B B B B G B B B B G B B B B = = = = = = = (3.25) 4 轉 4 解碼器電路, 如圖 3.7 所示, 是利用基本邏輯閘 NAND 閘與 NOT 閘組合成一個 4 位元輸入的 AND 閘, 完成 4 轉 4 解碼器電路

52 第三章可程式控制增益放大器電路分析與設計 圖 轉 4 解碼器電路 轉 2 解碼器 (7-to-2 Decoder) 可程式控制增益放大器共有五級可變增益放大器, 每一級皆有一 個 4 轉 4 的解碼器, 五級可變增益放大器總共會有 2 個位元輸入, 所以需要一個 7 轉 2 解碼電路, 如圖 3.8 所示, 其選定 7 位元的 原因是因為可程式控制增益放大器的增益值變化範圍為 -5dB ~ 7 65dB, 共有 7 種變化, 所以 7< 2 = 28, 所以僅需 7 位元就可滿 足此條件 7 轉 2 的解碼電路, 採用可程式化邏輯陣列 PLA(Programmable Logic Array ) 架構, 可以設計出所需的增益分配規 劃 而可程式控制增益放大器的增益範圍是從 -5dB 至 65dB, 共有 7 個步階, 所以解碼器共有 7 列 ; 輸入 7 位元, 所以解碼器共有 2 34

53 第三章可程式控制增益放大器電路分析與設計 行 當外部輸入 7 位元數位碼經由 7 轉 2 解碼器就可得到一 2 位元的數位碼來控制五組 4 轉 4 的解碼器 7 轉 2 解碼器的設計, 還需先考慮可程式控制增益放大器增益分配的問題, 所以要先決定增益如何分配, 然後配合 4 轉 4 的解碼器其相對應的輸入碼, 再利用跳線決定開路或是短路來設定 7 轉 2 解碼器, 即得到所要的輸出結果, 在設計上是使用 MOS 電晶體作為開關來當跳線使用 表 3.2 為 7 轉 2 解碼器的輸入與輸出位元對照表, 也是可程式控制增益放大器的增益分配設定表 圖 轉 2 解碼器電路 35

54 第三章可程式控制增益放大器電路分析與設計 36 表 轉 2 解碼器輸入與輸出位元對照表 B2 B9 B8 B7 B6 B5 B4 B3 B2 B B B9 B8 B7 B6 B5 B4 B3 B2 B D7 D6 D5 D4 D3 D2 D Output Input Gain(dB) 7 to 2 Decoder B2 B9 B8 B7 B6 B5 B4 B3 B2 B B B9 B8 B7 B6 B5 B4 B3 B2 B D7 D6 D5 D4 D3 D2 D Output Input Gain(dB) 7 to 2 Decoder 3. 輸入相關雜訊 (Input-Referred Noise) 分析輸入相關雜訊是用來量化電路的雜訊效應, 因為電晶體與電阻都會產生熱雜訊 (Thermal Noise), 電晶體還會有閃爍雜訊 (Flicker Noise) 效應, 這些雜訊經由放大器放大, 在輸出端量測到雜訊指數稱之為輸出相關雜訊 (Output-Referred Noise), 但是輸出相關雜訊無法準確表示出電路的雜訊效能 因為輸出相關雜訊會與電路的增益有關, 為了排除增益這項因子, 所以將輸出相關雜訊回推到電路的輸入端, 也就是將輸出相關雜訊除以電壓增益, 這就是所謂的輸入相關雜訊,

55 第三章可程式控制增益放大器電路分析與設計 用來表示電路中所有雜訊的效應 輸入相關雜訊的大小會決定電路輸入端的訊雜比 SNR(Signal to Noise Ratio), 在一個系統可接受的訊雜比情況下, 輸入訊號越小, 則輸入相關雜訊也必須越小, 要求越嚴格 ; 反之, 輸入訊號越大, 則輸入相關雜訊要求越寬鬆 因此, 輸入相關雜訊對於輸入訊號很小的時候比較有影響 ( 訊雜比固定的條件下 ) 在此分析可程式控制增益放大器中可變增益放大器第一級電路產生的輸入相關雜訊, 如圖 3.9 所示 圖 3.9 可變增益放大器輸入相關雜訊分析等效電路 為了便於計算與分析, 所以將源級退化電阻表示成 2Rd, 以下為 37

56 第三章可程式控制增益放大器電路分析與設計 針對熱雜訊 (Thermal Noise) 的推導過程 : Av g R o = m + g m R d (3.26) V = 2V + 2V + 2V + 2V n, out n, n, 2 n, 3 n, R R = 2 4kT Av + 2 4kT g R 3gm 3 g R + m d 2 d 2 m2 O 2 2 4kT R kt ( g R ) + 2 R 3gm R d g R 3 + m d d 2 d 2 m3 O O (3.27) V V g 2R g 3 R ktr (3.28) 2 2 nout, 6kT 2 2 nin, = = g m d + m d + d Av m 由以上的結果可知, 熱雜訊主要是與源級退化電阻 Rd 有關,Rd 若是越小, 則熱雜訊也會越小 以下再針對閃爍雜訊 (Flicker Noise) 做計算 : V V V ( ) Vn, gm RO 2KN nin,,= 2 = 2 ox ( ) Av C WL f ( ) Vn, gm R 2 2 O 2K N g m nin,, = = 2 Av Cox ( WL) f g 2 m ( ) Vn, gm R 3 3 O 2K P g m nin,, = = 2 Av Cox ( WL) f g 3 m (3.29) V = V + V + V nin, nin,, nin,, nin,, 2 3 (3.3) 由以上結果可知, 閃爍雜訊主要是與電晶體的尺寸有關, 尺此若是越 38

57 第三章可程式控制增益放大器電路分析與設計 大, 則閃爍雜訊越小 當操作頻率 f 足夠大的時候, 閃爍雜訊對輸入 相關雜訊的貢獻比熱雜訊小很多, 所以只需針對熱雜訊做電路設計上 的考量即可 39

58 第四章可程式控制增益放大器電路模擬結果 第四章可程式控制增益放大器 電路模擬結果 4. 可變增益放大器 (VGA) 4.. 直流轉移特性曲線 (DC Transfer Curve) 圖 4. 是模擬可變增益放大器的直流轉移特性曲線, 其結果顯示 可變增益放大器其共模電壓為.V, 其中輸出電壓範圍為.8Vpp (Single-ended) 略大於規格所要求的 Vpp (Single-ended) 圖 4. 可變增益放大器直流轉移特性曲線 4

59 第四章可程式控制增益放大器電路模擬結果 4..2 最大輸入信號電壓範圍 (Maximum Input Swing) 圖 4.2 為可變增益放大器最大輸入信號電壓範圍模擬結果, 當可變增益放大器其增益設定為 db 時, 輸入信號 Vin 分別為 V 及.5V (Single-ended), 輸出的電壓範圍為 Vpp (Single-ended), 所以可知其最大輸入信號電壓範圍可以達到 Vpp (Single-ended) 圖 4.2 可變增益放大器最大輸入信號電壓範圍 4..3 最大輸出信號電壓範圍 (Maximum Output Swing) 圖 4.3 為可變增益放大器最大輸出信號電壓範圍模擬結果, 當可變增益放大器其增益設定為 3dB 時, 輸入信號 Vin 分別為.22V 及.5V (Single-ended), 其最大輸出信號電壓範圍可以達到 Vpp (Single-ended) 4

60 第四章可程式控制增益放大器電路模擬結果 圖 4.3 可變增益放大器最大輸出信號電壓範圍 4.2 可程式控制增益放大器 (PGA) 4.2. 暫態模擬 (Transient Analysis) 圖 4.4 是模擬可程式控制增益放大器增益從 -5dB 至 65dB 變化時, 輸入系統最小信號.56mV, 信號頻率為 MHz, 經由可程式控制增益放大器不同增益所放大出來的結果, 在增益設定為 65dB 時最大輸出電壓範圍為 Vpp(Single-ended) 42

61 第四章可程式控制增益放大器電路模擬結果 圖 4.4 暫態模擬 ( 增益 -5dB~65B) 頻率響應 (Frequency response) 圖 4.5 為可程式控制增益放大器在不考慮後級電路數位類比轉換器 ADC 負載情形的頻率響應模擬結果, 在最高增益 65dB 時的頻寬為 MHz, 由模擬得知, 可程式控制增益放大器在增益變化的同時, 電路頻寬幾乎是沒有太大的變化 圖 4.6 為可程式控制增益放大器在實際應用上考慮 ADC 負載情形的頻率響應模擬結果 ADC 電路負載電容在本論文設計上考量為 2pF 由於 2pF 的電容負載對於可程式控制增益放大器來說是滿大的, 使得輸出端成為可程式控制增益放大器電路的主極點位置, 而且大電容會使得頻寬衰減很嚴重, 頻寬會只剩下 2.9MHz, 略高於規格所要求的 8.3Mz, 因此在設計可程式控制 43

62 第四章可程式控制增益放大器電路模擬結果 增益放大器電路時, 對於負載電阻的大小必須特別考量, 太大的電阻 值會造成頻寬小於規格要求, 而太小電阻值可能會遇到線性度問題, 需要做最佳化模擬之後, 才能決定負載電阻值大小 圖 4.5 可程式控制增益放大器無負載時頻率響應 圖 4.6 可程式控制增益放大器考慮 ADC 負載頻率響應 44

63 第四章可程式控制增益放大器電路模擬結果 線性度 (Linearity) 圖 4.7 與圖 4.8 為對可程式控制增益放大器做線性度分析, 即是模擬可程式控制增益放大器電路的總諧波失真 THD(Total Harmonic Distortion), 在測試信號頻率為 MHz, 在增益 db 時,THD 為 -49.dBc ; 在增益 65dB 時,THD 為 -54.8dBc 圖 4.7 THD 分析 ( 信號頻率 MHz, 增益 db) 圖 4.8 THD 分析 ( 信號頻率 MHz, 增益 65dB) 45

64 第四章可程式控制增益放大器電路模擬結果 圖 4.9 與圖 4. 分別是模擬可程式控制增益放大器增益為 db 與 65dB 時的總諧波失真 THD, 測試信號頻率為 8MHz, 在增益 db 時,THD 為 -47.dBc ; 在增益 65dB 時,THD 為 -4.8dBc 圖 4.9 THD 分析 ( 信號頻率 8MHz, 增益 db) 圖 4. THD 分析 ( 信號頻率 8MHz, 增益 65dB) 46

65 第四章可程式控制增益放大器電路模擬結果 輸入相關雜訊 (Input-Referred Noise) 以下是模擬第一級可變增益放大器的輸入相關雜訊, 其輸出結 果, 測試頻率為 8MHz, 增益設定為 3dB ****** noise analysis tnom= 25. temp= 25. ****** frequency = 8.x hz **** total output noise voltage = 6.224f sq v/hz = n v/rt hz transfer function value: v(vop,von)/vd = equivalent input noise at vd = n /rt hz 由以上模擬結果可知, 雜訊大部分來自於第一級可變增益放大器 電路 以下再表示出可程式控制增益放大器的輸入相關雜訊, 測試頻 率為 8MHz, 增益設定為 65dB ****** noise analysis tnom= 25. temp= 25. ****** frequency = 8.x hz **** total output noise voltage = p sq v/hz = 3.374u v/rt hz transfer function value: v(vop5,von5)/vd =.776k equivalent input noise at vd = 7.664n /rt hz 47

66 4.3 源極退化電阻網路 (Source Degeneration Resistor Network) 第四章可程式控制增益放大器電路模擬結果 圖 4. 是表示源級退化電阻 Rd 與電壓增益的對應關係當電壓 增益以 db 刻度做線性遞增,Rd 會呈對數形式遞減, 可由電壓增益的 公式 (4.) 得知 gm R II R Av = gm R 2 d 2 5 L L2 (4.) 電壓增益與 Rd 呈線性反比的關係 當電壓增益以 db 刻度做線性 遞增, 若是轉換成線性刻度 (linear scale), 則電壓增益會呈對數形式 遞增, 因此 Rd 會呈對數形式遞減 Rd vs. Gain Rd (KOhm) Gain (db) 圖 4. 源級退化電阻 Rd 與增益關係曲線圖 ( 線性刻度 ) 48

67 第四章可程式控制增益放大器電路模擬結果 若是將圖 4. 的縱軸改成對數刻度 (log scale), 如圖 4.2, 電壓增益與源級退化電阻 Rd 呈線性反比的關係 一般電壓控制型式的可變增益放大器, 需要特殊的電路結構才能使電壓增益做到 Linear-in-dB 的效果, 而本論文所設計之可變增益放大器只需要藉由改變源級退化電阻, 就可以達到 Linear-in-dB 的效果 Rd vs. Gain Rd (KOhm) Gain (db) 圖 4.2 源級退化電阻 Rd 與增益關係曲線圖 ( 對數刻度 ) 4.4 共模回授 (Common Mode Feedback) 電路 圖 4.3 是模擬共模回授電路的大小響應與相位響應, 其直流增 益為 74dB 未做頻率補償前, 單位增益頻寬 (Unit-Gain Frequency) 為 42MHz, 相位邊限 PM(Phase Margin) 小於零度, 共模回授電路是為 49

68 第四章可程式控制增益放大器電路模擬結果 不穩定的狀態, 在做頻率補償後, 主極點被移往低頻, 第一非主極點 被移往高頻, 使得相位邊限增加為 6 度, 共模回授電路處於穩定狀 態, 但是單位增益頻寬降低為 23MHz 圖 4.3 共模回授電路的大小與相位響應 4.5 帶差參考 (Bandgap) 電路 圖 4.4 是模擬帶差參考電路對溫度變異加上製程變異的模擬, 模擬條件共有 5 種, 模擬溫度範圍為 -4 C 至 25 C, 此溫度範圍為 TSMC.8μm P6M CMOS 製程中 BJT 電晶體模型的適用範圍, 結果顯示約為 6~83 ppm/ C, 電壓誤差最大為 25mV 5

69 第四章可程式控制增益放大器電路模擬結果 圖 4.4 帶差參考電路對溫度變異模擬結果 4.6 直流偏移抵消 (DC-Offset Cancellation) 電路 圖 4.5 是模擬可程式控制增益放大器加入直流偏移抵消電路後的頻率響應, 但不考慮後級電路 ADC 負載的情形, 高 3dB 頻率 (f H3dB ) 為 MHz, 低 3dB 頻率 (f L3dB ) 為 98Hz; 圖 4.6, 是考慮後級電路 ADC 負載的情形, 假設負載電容為 2pF, 高 3dB 頻率 (f H3dB ) 為 2.9MHz, 低 3dB 頻率 (f L3dB ) 為 98Hz IEEE82.a/b/g 信號, 很靠近直流 DC 位置的子載波 (Subcarrier), 其中心頻率是在 32.5KHz, 若是低 3dB 頻率 (f L3dB ) 設計的太高, 可能會濾除掉信號而產生訊號的失真, 加上子載波 (Subcarrier) 頻譜會延展, 低 3dB 頻率 (f L3dB ) 的設計會更為困難 本論文直流偏移抵消電路中的電容 CLPF, 設計的很大, 沒辦法內建在晶片內, 必須設計為外接 5

70 第四章可程式控制增益放大器電路模擬結果 圖 4.5 可程式控制增益放大器包含直流偏移抵消電路, 無負載的頻率響應 圖 4.6 可程式控制增益放大器包含直流偏移抵消電路, 考慮 ADC 負載的頻率響應 52

71 第四章可程式控制增益放大器電路模擬結果 圖 4.7 是模擬可程式控制增益放大器具有直流偏移抵消電路情形下, 模擬假設當輸入差動端有 mv 的直流偏移電壓, 偏移電壓被可變增益放大器多級放大後, 最後被直流偏移抵消電路所抵消及壓抑下來其直流偏移電壓對時間的變化, 在本論文的設計上, 直流偏移抵消電路最快可以在 5uS 的時間內完成將直流偏移電壓抵消及壓抑動作 圖 4.7 可程式控制增益放大器抵消直流偏移電壓的穩態時間 圖 4.8 是模擬可程式控制增益放大器不具有直流偏移抵消電路情形下, 模擬假設當輸入端有 mv 的直流偏移電壓, 因此偏移電壓被可變增益放大器多級放大後, 最後造成原本最高 65dB 的電壓增益衰減為 -7dB, 造成訊號嚴重失真 53

72 第四章可程式控制增益放大器電路模擬結果 圖 4.8 可程式控制增益放大器不具有直流偏移抵消電路, 輸入有 偏移電壓的頻率響應 轉 4 解碼器 (4 to 4 Decoder) 圖 4.9 與圖 4.2 為模擬 4 轉 4 解碼器的輸入與輸出信號波形, 4 轉 4 解碼器輸入為二進位碼 (Binary Code), 輸出為單一碼輸出 圖 轉 4 解碼器的輸入信號波形 54

73 第四章可程式控制增益放大器電路模擬結果 圖 轉 4 解碼器的輸出信號波形 轉 2 解碼器 (7 to 2 Decoder) 圖 4.2 與圖 4.22 為模擬 7 轉 2 解碼器的輸入與輸出信號波形 圖 轉 2 解碼器的輸入信號波形 55

74 第四章可程式控制增益放大器電路模擬結果 圖 轉 2 解碼器的輸出信號波形 56

75 第四章可程式控制增益放大器電路模擬結果 4.9 效能比較 表 4. 為本論文可程式控制增益放大器與其他論文的效能比較表 表 4. 可程式控制增益放大器效能比較 Item This work Bandwidth (MHz) Gain Range (db) ~2-5~45-4~64 5.8~7-5 ~ 65 Gain Step (db) 6 X Input Referred nv Noise Hz Technology X um CMOS.8um CMOS.35um CMOS.25um CMOS.25um CMOS.8um CMOS Total current.76 ma 5 ma 9 ma.5 ma 2.7 ma 2.59 ma Supply Voltage 3 V 5 V 3 V 2.5 V 2.5 V.8 V 註 : 上表中 X 表示為參考文獻未有此項參數的描述 57

76 第五章可程式控制增益放大器晶片實現與量測考量 第五章可程式控制增益放大器 晶片實現與量測考量 5. 可程式控制增益放大器設計流程. 分析及制定規格根據 IEEE 82.a/b/g 系統接收端進行分析, 制定可程式控制增益放大器電路系統的效能規格, 再以這個規格選擇適當的可程式控制增益放大器架構, 規劃各個區塊電路 2. 區塊電路設計與模擬根據所制定的規格, 分別設計與模擬可程式控制增益放大器各個區塊電路 3. 區塊電路整合與系統模擬將可程式控制增益放大器各個區塊電路進行整合模擬, 並分析其系統整體效能 4. 晶片佈局及繞線整合分別將可程式控制增益放大器各個區塊電路進行晶片佈局及繞線整合 5. 晶片驗證將可程式控制增益放大器各個區塊電路進行晶片驗證 DRC&LVS, 以確保晶片可以正確的製作 6. 晶片下線將完成的可程式控制增益放大器晶片佈局送交給 CIC 製作晶片 可程式控制增益放大器其整個設計流程, 如圖 5. 所示 58

77 第五章可程式控制增益放大器晶片實現與量測考量 圖 5. 可程式控制增益放大器晶片設計流程 59

78 5.2 可程式控制增益放大器晶片實現 第五章可程式控制增益放大器晶片實現與量測考量 本論文可程式控制增益放大器電路的晶片是使用 TSMC.8μm Mixed Signal P6M Salicide 製程來實現, 可程式控制增益放大器晶片在佈局的考量上, 主要是講求類比電路 數位電路分離與元件的對稱性以及使用 ESD I/O Pad 來增加晶片的靜電防護 在對稱性考量上, 在可變增益放大器及共模回授放大器等放大器中差動對的 MOS 電晶體 帶差參考電路的 BJT 電晶體 源極退化電阻網路的電阻, 皆使用 Dummy 佈局方式避免系統誤差以及使用針對對稱性做佈局最佳化的技巧 在類比數位分離上, 除了類比電路和數位電路皆有各自的電源, 佈局上也以對雜訊的敏感部分做區塊式的佈局, 如圖 5.2 為可程式控制增益放大器晶片之 Floor Plan, 在最上方的是 7 轉 2 解碼器電路, 之後是 7 轉 2 解碼器電路中的開關陣列, 接下來是五級可變增益放大器 VGA, 最下方則是偏壓電路及帶差參考電路, 整個可程式控制增益放大器晶片佈局大小為 823μm x 888μm, 晶片面積為.73mm 2, 圖 5.3 為可程式控制增益放大器晶片佈局結果 圖 5.2 可程式控制增益放大器晶片之 Floor Plan 6

79 第五章可程式控制增益放大器晶片實現與量測考量 圖 5.3 可程式控制增益放大器晶片佈局結果 可程式控制增益放大器晶片其電源 訊號輸入 訊號輸出 控制腳位共有 27 根, 所以晶片封裝使用 DIP 28 的包裝, 圖 5.4 為可程式控制增益放大器晶片打線圖, 圖 5.5 為可程式控制增益放大器晶片封裝腳位圖, 表 5. 為可程式控制增益放大器晶片腳位配置表 6

80 第五章可程式控制增益放大器晶片實現與量測考量 圖 5.4 可程式控制增益放大器晶片打線圖 圖 5.5 可程式控制增益放大器晶片封裝腳位圖 62

81 第五章可程式控制增益放大器晶片實現與量測考量 表 5. 可程式控制增益放大器晶片腳位配置 63

82 5.3 可程式控制增益放大器晶片量測考量 第五章可程式控制增益放大器晶片實現與量測考量 在可程式控制增益放大器晶片量測考量方面, 晶片預留偏壓電路及帶差參考電路的測試腳位, 如圖 5.4 圖 5.5 和表 5. 所示, 可藉由觀察測試腳位確保偏壓電路的功能是否正常, 若有偏移也可直接輸入偏壓電壓供給可程式控制增益放大器各個區塊電路使用 在可變增益放大器部份是設定量測第一 三 五級可變增益放大器的輸出, 可分別確定各級可變增益放大器的輸出結果 而可程式控制增益放大器晶片量測方式分成兩部分, 時域與頻域量測方式, 以下再分別說明其量測方式 5.3. 時域量測方式 圖 5.6 時域動態與靜態特性量測方式 64

83 第五章可程式控制增益放大器晶片實現與量測考量 如圖 5.6, 時域動態與靜態特性量測方式, 分別利用儀器 HP 67A Pattern Generator 產生一組 7 位元的數位碼給可程式控制增益放大器設定其電壓增益值, 再使用訊號產生器 R&S SMIQ3B 產生測試訊號經由可程式控制增益放大器放大後再用數位示波器 HP54542C, 但在可程式控制增益放大器電路設計的考量上只有預估到可程式控制增益放大器的下一級電路類比數位轉換器 ADC 的負載大約 2pF, 但數位示波器的負載電容大約為 pf, 遠大於所預估的電容值, 若直接在可程式控制增益放大器電路中做一個可驅動 pf 的輸出級電路, 純粹只是為了量測使用, 不但消耗較多的功率也浪費晶片面積, 實際應用上不需要用到此輸出級電路, 所以量測上是利用一個外接的輸出緩衝器 (Output Buffer), 是較為理想的方式 ; 這裡是選用國家半導體 (National Semiconductor) 公司的 LMH653,LMH653 也是為一個可變增益放大器, 其規格也適用於可程式控制增益放大器的量測, 圖 5.7 為 LMH653 設定其增益為 (db), 並加上數位示波器負載考量 pf 和 M ohm 的模擬結果, 模擬方式是參考 National Semiconductor 所提供的 Hspice Netlist 檔案來模擬, 從結果得知輸出緩衝器 LMH653 在增益為 (db) 時單位增益頻寬可達 2MHz, 可以滿足可程式控制增益放大器晶片量測上的需求 65

84 第五章可程式控制增益放大器晶片實現與量測考量 圖 5.7 LMH653 頻率響應圖 ( 負載 pf 和 M ohm) 頻域量測方式 圖 5.8 頻域特性量測方式 66

85 第五章可程式控制增益放大器晶片實現與量測考量 如圖 5.8, 頻域特性量測方式, 訊號的輸入方式與時域量測方式相同, 分別利用儀器 HP 67A Pattern Generator 產生一組 7 位元的數位碼給可程式控制增益放大器設定其電壓增益值, 再使用訊號產生器 R&S SMIQ3B 產生測試訊號經由可程式控制增益放大器放大後再用頻譜分析儀 R&S FSQ26 量測其頻域的特性, 如頻率響應 輸出功率 總諧波失真 THD 等規格 此時量測儀器頻譜分析儀的輸入阻抗為 5 ohm, 所以輸出緩衝器 LMH653 要考慮成 5 ohm 的負載, 圖 5.9 為輸出緩衝器 LMH653 設定其增益為 (db), 並加上 5 ohm 負載的頻率響應模擬結果, 從得知輸出緩衝器 LMH653 在增益為 (db) 時單位增益頻寬可達 MHz, 可以滿足可程式控制增益放大器晶片量測上的需求 圖 5.9 LMH653 頻率響應圖 ( 負載 5 ohm) 67

86 第六章結論 第六章結論 6. 結論 本論文設計 模擬與晶片實現完成一個可應用於 IEEE 82.a/b/g 無線區域網路之可程式控制增益放大器 PGA (Programmable Gain Amplifier), 並針對系統實際應用所以在增益範圍以及增益控制都有完整的考量 而論文的重點在於設計一個高動態範圍 (7dB), 高線性度 (THD>- 4dBc), 直流偏移電壓抵消, 增益易於控制 ( 使用數位碼控制 ) 的可程式控制增益放大器, 在理論推導也有深入的探討 在電路設計方面上, 設計出使用源級退化電阻來實現 Linear-in-dB 特性的可變增益放大器, 且增益的設定步階可達到 db, 比起一般可變增益放大器增益用電壓來控制, 其電壓需要做為微調, 實際應用上頗為困難 在理論推導方面, 對於特殊的 Gm Boosting 電路, 本論文畫出其小信號模型, 做合理的假設, 將電壓增益做詳盡推導與驗證, 並修正原作者的錯誤, 得到一個正確的電壓增益公式 68

87 第六章結論 6.2 未來研究方向與展望 對於本論文的模擬結果顯示, 可程式控制增益放大器還需要考慮及改進的地方還有很多, 以下為在研究當中覺得可以做的更好的地方 :. 可程式控制增益放大器線性度較佳的原因是其電路輸入與輸出偏壓位準為.V 比 VDD/2 電壓.9V 略高些, 但大部份的學術論文是將輸入與輸出偏壓位準定在 VDD/2, 若調整偏壓位置, 必須考量可程式控制增益放大器的實際應用, 也就是需考量其前後級電路 ( 前級為低通濾波器 LPF, 後級為類比數位轉換器 ADC), 其輸入與輸出的偏壓位準必須匹配才行 2. 可程式控制增益放大器中直流偏移抵消電路需要一個外接的電容, 希望能夠設計成內建在晶片中, 將電路全積體化, 完成 SOC 的目標, 所以直流偏移抵消電路改進與設計可以作為未來一個很好的研究方向 69

88 參考文獻 參考文獻 [] F. Behbahani, A. Abidi et al, Adaptive Analog IF Signal Processor for a Wide-Band CMOS Wireless Receiver, IEEE Journal of Solid-State Circuits, vol. 36, no. 8, pp , August 2. [2] Y.S. Youn et al, A CMOS IF Transceiver with 9dB Linear Control VGA for IMT-2 Application, Symposium on VLSI Circuits Digest of Technical Papers, 23. [3] T. Maruyama et al, Single-Chip IF Transceiver IC with Wide Dynamic Range Variable Gain Amplifiers for Wideband CDMA Applications, Symposium on VLSI Circuits Digest of Technical Papers, March 2. [4] U. Dasgupta et al, Transmit/Receive IF Chip Set for WCDMA Mobiles in.35um CMOS, IEEE Trans. on Microwave Theory and Techniques, vol. 5, no., Nov. 22. [5] O.Watanabe et al, A 38-MHz CMOS Linear-in-dB Signal-summing Variable Gain Amplifier with Gain Compensation Techniques for CDMA Systems, Symposium on VLSI Circuits Digest of Technical Papers, 22. [6] O. Watanabe, S. Otaka, M. Ashida, and T. Itakura, A 38-MHz CMOS linear-in-db signal summing variable gain amplifier with gain compensation techniques for CDMA systems, Symposium on VLSI Circuits Digest of Technical Papers, 22, pp [7] Paolo Orsatti, Francesco Piazza, and Quiating Huang, A 7-MHz CMOS IF-Baseband Strip for GSM, IEEE Journal of Solid State 7

89 參考文獻 Circuits, vol. 3, pp.4-8, Jan. 2. [8] C.C. Hsu, J.T. Wu, A Highly Linear 25-MHz CMOS Switched Resistor Programmable Gain Amplifier, IEEE Journal of Solid State Circuits, vol. 38, no., pp , Oct. 23. [9] Hassan O. Elwan, Ahmed M. Soliman, and M. Ismail, Digitally Programmable Decibel-Linear CMOS VGA for Low-Power Mixed -Signal Applications, IEEE Trans. Circuits and Systems, Part II, vol. 47, no. 5, pp , May 2. [] Hassan Elwan, Ahmed M. Soliman, and M. Ismail, A CMOS Norton Amplifier-Based Digitally Controlled VGA for Low-Power Wireless Applications, IEEE Trans. Circuits and Systems, Part II, vol. 48, no. 3, pp , March 2. [] J. Guido et al, Analog front end IC for category I and II ADSL, Symposium on VLSI Circuits Digest of Technical Papers, 2, pp [2] Y.S. Youn et al, GHz-band Low Distortion Up-converter with a Linear in db Control VGA for Digital TV Tuner, IEEE Radio Frequency Integrated Circuits Symposium, 2. [3] B. Celvo, S. Celma, M.T. Sanz, High-Frequency digitally programmable gain amplifier, Electronic Letters, vol. 39, no. 5, July 23. [4] J. J. F. Rijns, CMOS low-distortion high-frequency variable-gain amplifier, IEEE J. Solid-State Circuits, vol. 3, pp , July 996. [5] M. Mostafa, H. Elwan, A. Bellaour, B. Kramer, and S. Embabi, A MHz 7dB CMOS variable gain amplifier, in Proc. IEEE Int. 7

90 參考文獻 Symp. Circuits and Systems, May 999, pp [6] Mohamed A. I. Mostafa, Sherif H. K. Embabi, and Mostafa Elmala, A 6-dB 246-MHz CMOS Variable Gain Amplifier for Subsampling GSM Receivers, IEEE Trans. On VLSI systems, vol., no. 5, October 23. [7] David A. Johns and Ken Martin, Analog Integrated Circuit Design, John Wiley & Sons, Inc., 997. [8] Behzad Razavi, Design of Analog CMOS Integrated Circuits, McGRAW-Hill, Inc., 2. [9] Ahmed Emira, Variable Gain Amplifier with Offset Cancellation, GLSVLSI'3, April 28-29, 23, Washington, DC, USA. [2] K. Phillips and E.C. Dijkmans, A Variable Gain IF Amplifier with 67 dbc IM3 distortion at.4 Vpp output in.25 um CMOS, 2 IEEE Symposium on VLSI Circuits, pp