朝陽科技大學資訊工程系專題成果報告串並聯式電容切換升壓直流轉換器之設計與實作指導教授 : 張原豪專題組員 : 林子祺 ( ) 陳裕泉 ( ) 張懷祖 ( ) 陳世珍 ( ) 蔡承翰 ( ) 中華民國一零一年一月

Size: px

Start display at page:

Download "朝陽科技大學資訊工程系專題成果報告串並聯式電容切換升壓直流轉換器之設計與實作指導教授 : 張原豪專題組員 : 林子祺 ( ) 陳裕泉 ( ) 張懷祖 ( ) 陳世珍 ( ) 蔡承翰 ( ) 中華民國一零一年一月"

亮席
5 years ago
Views:

1 朝陽科技大學資訊工程系專題成果報告串並聯式電容切換升壓直流轉換器之設計與實作指導教授 : 張原豪專題組員 : 林子祺 ( ) 陳裕泉 ( ) 張懷祖 ( ) 陳世珍 ( ) 蔡承翰 ( ) 中華民國一零一年一月

2 目錄 1. 簡介研究動機硬體設備作業軟體系統架構系統架構及原理說明分向控制電路電力電路脈波寬度調變電路 P.W.M 電路 IC 設計與模擬設計步驟模擬解果晶片規格與測試佈局平面圖與晶片打線圖分相控制電路晶片結論電路測試與實作使用 IC 介紹脈波產生電路實作分相控制電路實作脈波寬度調變電路 P.W.M 實作電路板設計與實作電路板實現電路板功能實測與探討 Vs 為 +3V 實際輸出及 Vref 調變功能測試 Vs 為 +2V 實際輸出及 Vref 調變功能測試電路結果與討論結論參考文獻致謝附錄 (A)(B)(C)...40 I

3 圖目錄 1.2 硬體設備示波器彩色示波器訊號產生器電源供應器系統架構系統架構圖分相控制電路分相控制電路電路圖分相控制訊號電力電路電力電路電路圖開關動作週期圖電力電路週期 ( 一 ) 電力電路週期 ( 二 ) 電力電路週期 ( 三 ) 電力電路週期 ( 四 ) 脈波寬度調變電路 P.W.M P.W.M. 脈波寬度調變電路 P.W.M. 脈波寬度調變電路輸出之訊號晶片設計流程圖分相訊號控制電路電路層分相訊號控制電路 LAYOUT 圖分相訊號控制電路 DRC 驗證結果分相訊號控制電路 LVS 驗證結果佈局後模擬 (Post-Simulation) 之波形訊號佈局前模擬 (Pre-Simulation) 之波形訊號佈局平面圖與晶片打線圖佈局平面圖晶片打線圖分相控制電路晶片結論分相控制電路晶片 D35-100C-72e 黃線為 S1 綠線為 S 黃線為 ψ1h 綠線為 ψ2h 黃線為 S5 綠線為 S II

4 4.2.5 黃線為 S7 綠線為 S8* 使用 IC 介紹 Timer IC HA17393 Dual Comparator IC Six inverting buffers IC Six non-inverting buffers IC Quad 2-Input-NAND-Gate IC Dual JK-Flipflop IC 派波產生電路實作無穩態多諧振盪電路無穩態多諧振盪電路輸出波形脈波產生電路實作圖脈波產生電路輸出訊號脈波產生電路輸出訊號及 ( 上為 ; 下為 ) 分相控制電路實作分相控制電路實作圖分相控制電路樹輸出訊號及 ( 上為 ; 下為 ) 分相控制電路比較訊號及 ( 上為 ; 下為 ) 分相控制電路輸出訊號分相控制電路比較訊號及 ( 上為 ; 下為 ) 分相控制電路輸出訊號脈波寬度調變電路 P.W.M. 實作脈波寬度調變電路 P.W.M. 實作圖脈波寬度調變電路輸入訊號 Vref 及 Vramp 脈波寬度調變電路輸出訊號 D 脈波寬度調變電路比較訊號 D 及 ( 上為 D; 下為 ) 脈波寬度調變電路輸出訊號 ( 下 ) 控制電路線路圖電力電路電路板控制電路電路板控制電路俯視立體圖電力電路線路圖電力電路俯視立體圖控制電路及電力電路實接測試圖 Vs 為 +3V 時,Vo 輸出的結果 Vref 調升,Vo 輸出的結果 Vref 調降,Vo 輸出的結果 Vs 為 +2V 實際輸出及 Vref 調變功能測試 36 III

5 7.2.1 Vs 為 +2V,Vo 輸出結果 Vref 調升,Vo 輸出結果 Vref 調降,Vo 輸出結果電路結果與討論...38 IV

6 表目錄 4.1 晶片設計與設計晶片之設計規格表晶片各接腳功能定義 V

7 串並聯式電容切換升壓直流轉換器之設計與實作張原豪林子祺陳裕泉張懷祖陳世珍蔡承翰朝陽科技大學資訊工程系摘要本專題是採用閉迴路設計之串並聯式電容切換升壓直流轉換器的設計與實作, 是由脈波產生電路訊號透過分相控制電路產生之控制訊號, 來控制由開關 IC (PVR1300N) 及七顆電容所組成之串並聯式電容切換電力電路, 再將電力電路輸出電壓 Vo 衰減後與可調變訊號 Vref, 送至脈波寬度調變器 (Pulse-Width-Modulation,P.W.M.), 藉由此訊號來調整輸出電壓 Vo 大小, 達成閉迴路電路之設計關鍵字 : 升壓直流轉換器脈波寬度調變器串並聯式電容切換電路 - 1 -

1 研究動機隨著以電池驅動的可攜式裝置要求高效能與功能多樣化, 其所需求的不只是要求電源電路轉換高效率之外, 在提升電池使用時間及如何在電壓不足狀態下能夠有效使用殘存電力的需求也日益增多, 例如智慧型手機平板電腦筆記型電腦等升壓電路的出現,

8 1. 簡介本專題是將脈波訊號, 透過 T 型正反器比較器 AND 閘等, 產生出多個控制訊號來控制電力電路的開關, 藉由不同控制訊號來達成電路串並連和電容充放電, 再透過比較器產生出可調變的控制信號, 藉由此信號可調整輸出電壓, 最高可達至 16 倍壓的直流電壓輸出 1.1 研究動機隨著以電池驅動的可攜式裝置要求高效能與功能多樣化, 其所需求的不只是要求電源電路轉換高效率之外, 在提升電池使用時間及如何在電壓不足狀態下能夠有效使用殘存電力的需求也日益增多, 例如智慧型手機平板電腦筆記型電腦等升壓電路的出現, 解決了能夠有效使用殘存電力的需求, 因此提升電池驅動的裝置的使用時間, 也使得電池驅動的可攜式裝置在電源電路設計方面能更加精巧所以我們專題是設計一個將低電壓透過倍壓, 升壓成高電壓輸出的電路實作 1.2 硬體設備以下是本專體所使用的硬體設備 : (1). 示波器如下圖 (2). 彩色示波器如下圖 (3). 電源供應器如下圖 (4). 訊號產生器如下圖圖示波器圖彩色示波器 - 2 -

圖 1.2.3 訊號產生器圖 1.2.4 電源供應器 1.3 作業軟體以下是本專體所使用的作業軟體 : (1).CADENCE 積體電路設計軟體 (2).Hspui 2002.2.2 電路功能模擬軟體 (3).

9 圖訊號產生器圖電源供應器 1.3 作業軟體以下是本專體所使用的作業軟體 : (1).CADENCE 積體電路設計軟體 (2).Hspui 電路功能模擬軟體 (3).Protel DXP2004 電路板設計軟體 1.4 系統架構坡訊號本系統架構, 如圖 1.4.1, 主要是斜波產生器 (Ramp generator) 使用 555IC 產生之斜和脈波訊號, 送至分相訊號產生器 (Phase generator), 產生出多組分相控制訊號, 在將上述多個訊號送至電力電路 (Power circuit) 使其達成升壓之功能, 再將輸出電壓經過分壓衰減後及可調變訊號, 一起送至脈波寬度調變 (P.W.M.) 進行比較, 產生出一個工作週期, 將與透過 AND 產生出, 最後再將送至電力電路 (Power circuit) 達成閉迴路之設計 - 3 -

10 圖系統架構圖 2. 系統架構原理及說明介紹電路個區塊 : 分相訊號產生電路 P.W.M. 脈波寬度調變電路電力電路, 說明上述電路架構及原理, 輸出之訊號如何控制電路作動之方式, 及其功能與結果 2.1 分相控制電路分相控制電路, 如圖 2.1.1, 產生之控制訊號, 如圖 2.1.2, 訊號為開關之控制訊號 ; 訊號為開關之控制訊號 ; 訊號及經過 T 型正反器除頻後, 產生訊號及 ; 將訊號和透過 AND 閘後, 產生的訊號為開關之控制訊號 ; 將訊號和透過 AND 閘後, 產生的訊號為開關之控制訊號此電路之目的是, 將此電路產生之多個控制訊號送至電力電路, 藉由這些訊號來控制電力電路之開關作動 - 4 -

11 圖分相控制電路電路圖圖分相控制訊號 - 5 -

12 2.2 電力電路電力電路由 20 個開關及 7 個電容所組成, 如圖 2.2.1, 將分相訊號產生電路產生之控制訊號, 送至此電路藉由不同之週期訊號, 來達成開關 IC 之動作, 此電力電路之開關動作主要分為四個週期, 如圖 2.2.2, 透過開關的 ON 或 OFF 來改變電路串並連組合, 及控制電容的充放電, 藉此達成串並聯式電容切換升壓直流轉換器之功能圖電力電路電路圖圖開關動作週期圖 - 6 -

13 接著我們將介紹, 電力電路 4 個週期開關之動作, 及如何達成電路串並連組合和電容充放電, 藉此達成升壓 16 倍壓的功能圖電力電路週期 ( 一 ) 由圖可知當週期 ( 一 ) 時, 開關為 ON 其餘為 OFF, 此時電路, 如圖 2.2.3, 所示為並聯充電, 並將電容充滿至輸入電壓圖電力電路週期 ( 二 ) - 7 -

14 由圖可知當週期 ( 二 ) 時, 開關為 ON 其餘為 OFF, 此時電路, 如圖所示, 為左半邊電容模組為串聯放電, 因為週期 ( 一 ) 時電容已充滿至輸入電壓, 所以此時串連放電由原本的輸入電壓, 累加上的電壓, 即達到 4 倍之電壓, 並由這 4 倍電壓為右半邊電容模組進行並聯充電, 使電容充電至 4 倍之電壓圖電力電路週期 ( 三 ) 由圖可知當週期 ( 三 ) 時, 開關為 ON 其餘為 OFF, 此時電路, 如圖 2.2.5, 所示為並聯充電, 並將電容充滿至輸入電壓, 此週期動作方式跟週期 ( 一 ) 相同 - 8 -

圖 2.2.6 電力電路週期 ( 四 ) 由圖 2.2.1 可知當週期 ( 四 ) 時, 開關為 ON 其餘為 OFF, 此時電路, 如圖 2.2.4, 所示為左半邊電容模組為串聯放電, 因為週期 ( 三 ) 時電容已充滿至輸入電壓, 所以此時串連放電由原本的輸入電壓, 累加上的電壓, 即達到 4 倍之電壓 ; 此時右半邊電容模組為串連放電, 因為在週期 ( 二 ) 時電容皆已充電至

15 圖電力電路週期 ( 四 ) 由圖可知當週期 ( 四 ) 時, 開關為 ON 其餘為 OFF, 此時電路, 如圖 2.2.4, 所示為左半邊電容模組為串聯放電, 因為週期 ( 三 ) 時電容已充滿至輸入電壓, 所以此時串連放電由原本的輸入電壓, 累加上的電壓, 即達到 4 倍之電壓 ; 此時右半邊電容模組為串連放電, 因為在週期 ( 二 ) 時電容皆已充電至 4 倍之電壓, 再加上左半邊 4 倍之電壓, 等於 4*4 倍電壓, 即達成最高 16 倍電壓輸出假如我們輸入為 2V, 此電路可達成最高 2V*16 即 32V 輸出 ; 若輸入為 3V 此電路可達成最高 3V*16 即 48V 輸出 2.3 脈波寬度調變電路 P.W.M. 脈波寬度調變電路 P.W.M., 如圖 2.3.1, 由兩個比較器及一個 AND 閘所組成, 將比較器 A 一端輸入斜坡訊號, 另一端輸入調變訊號, 進行比較後輸出訊號 A; 亦將比較器 B 一端輸入斜坡訊號, 另一端輸入衰減後的電力電路輸出電壓, 進行比較後輸出訊號 B, 再將輸出訊號 A B 透過 AND 閘後, 輸出控制訊號 D;P.W.M. 脈波寬度調變電路輸出之訊號, 如圖此電路之目的是, 藉由調整之電壓, 改變輸出電壓之高低, 當調升時跟著上升, 反之當調降時跟著下降, 藉此來達成電路閉迴路修正之效果 - 9 -

16 圖 P.W.M. 脈波寬度調變電路圖 P.W.M. 脈波寬度調變電路輸出之訊號

17 3. 電路 IC 設計與模擬我們實際使用 Cadence IC 晶片設計軟體, 採用 TSMC 0.35um 2P4M 的製程, 來實作本專題的分相訊號控制電路, 其晶片設計流程圖, 如圖 3.1 圖 3.1 晶片設計流程圖 3.1 設計步驟與模擬結果首先使用 Cadence Schematic 繪製電路層, 如圖 3.1.1, 再使用 Hspice 進行電路層的模擬 (Pre-Simulation) 來測試電路功能是否正常, 若測試功能正常後, 接著使用 Cadence Virtuoso 繪製 Layout 圖, 如圖所示, 電路繪製完成後, 我們將分相控制電路接上 I/O PAD 來進行 DRC 規則錯誤驗證結果, 如圖 3.1.3, 圖中所顯示出的 AMS 錯誤是為 TSMC 數年未更新 IO Layout,Rule 改變後出現 DRC error, 並非所有 AMS 系列錯誤都可以忽略, 僅當 AMS 系列錯誤出現在 IO PAD 上時才可以忽略, 故在此處是可以忽略, 接著使用 LVS 來做 Schematic 與 Virtuoso 的相互驗證, 如圖所示, 出現驗證成功的笑臉圖示, 最後再使用 Hspice 進行 Layout 層模擬 (Pro-Simulation), 如圖所示, 並藉此判斷是否如電路層模擬 (Pre-Simulation), 如圖所示, 與預期結果相同

18 圖分相訊號控制電路電路層圖分相訊號控制電路 LAYOUT 圖

19 圖分相訊號控制電路 DRC 驗證結果圖分相訊號控制電路 LVS 驗證結果

20 圖佈局後模擬 (Post-Simulation) 之波形訊號圖佈局前模擬 (Pre-Simulation) 之波形訊號

21 4. 晶片規格與測試表 4.1 為晶片之設計規格及佈局前後規格差異, 表 4.2 為晶片各接腳功能定義製程技術電源電壓最大工作頻率晶片面積 3.3 V 2kHz Pre-Sim TSMC 0.35μm 2P4M 1500μm 1500μm 電晶體數目 146 顆 118 顆消耗功率 mW 表 4.1 晶片之設計規格表 Pin1 Vramp 斜波電壓輸入端 Pin2 V1 直流參考電壓輸入端 Pin3 T1 比較器訊號輸出 1 Pin4 T2 比較器訊號輸出 2 Pin5 Vss 零電位輸入端 Pin6 D 控制信號輸出 Pin7 S8* 控制信號輸出 Pin8 S7 控制信號輸出 Pin9 S5 控制信號輸出 Pin10 S3 控制信號輸出 Pin11 S1 控制信號輸出 Pin12 ψ1h 控制信號輸出 Pin13 ψ2h 控制信號輸出 Pin14 Vdd 正電源端 Pin15 Vii 脈波電壓輸入端 Pin17 Vi 脈波電壓輸入端 Pin18 Vh 直流參考電壓輸入端 Post-Sim 表 4.2 晶片各接腳功能定義

22 晶片測試考量, 參考, 表 4.2 晶片各接腳功能定義進行測試將脈波電壓 Vi 接至 T 型正反器, 輸出為控制信號輸出 ψ1h ψ2h; 將 Vi 接至兩個 NOT 閘, 輸出為控制信號輸出 S1; 將 Vii 接至兩個 NOT 閘, 輸出為控制信號輸出 S3; 將 ψ1h 及 S3 接至 AND 閘, 輸出為控制信號輸出 S5; 將 ψ2h 及 S3 接至 AND 閘, 輸出為控制信號輸出 S7; 將斜坡電壓 Vramp 及直流參考電壓 Vh Vl 接至兩個比較器, 輸出為控制信號輸出 D; D 及 S7 接至 AND 閘, 輸出為控制信號輸出 S8* 將經由以上之實作與模擬, 我們確知這顆分相控制電路可以由外部電路的脈波電壓 Vi 透過 T 型正反器, 以及輸入之斜坡電壓 Vramp 和直流參考電壓 Vh Vl 透過兩個比較器電路比較之後之直流參考電壓透過比較器做比較後, 產生輸出 ψ1h ψ2h S1 S3 S5 S7 S8* 由此可知, 此晶片符合設計時所預期的動作行為, 能夠對整個外部之電路有規律性的來達到開關之控制 4.1 佈局平面圖與晶片打線圖圖為佈局平面圖 ; 圖為晶片打線圖 CKT name : 串並聯式切換電容升壓型直流轉換器之分相控制電路 Technology : 0.35um CMOS 2P4M ( 使用製程 ) OPUS Package : 18S/B ( 包裝種類 ) Chip Size : x mm2 ( 晶片面積 ;mm2) Transistor/Gate Count : 146MOS / 0BJT ( 電晶體 / 邏輯閘數 ) Power Dissipation : mW ( 功率消耗 ;mw) Max. Frequency : 2kHz ( 最高工作頻率,Hz) Testing Results : function work partial work fail

23 圖佈局平面圖圖晶片打線圖

4.2 分相控制電路晶片結論經由以上之實作與模擬, 我們確知這顆分相控制電路晶片, 圖 4.2.1, 可以由外部電路的脈波電壓 Vi 透過 T 型正反器, 以及輸入之斜坡電壓 Vramp 和直流參考電壓 Vh Vl 透過兩個比較器電路比較之後之直流參考電壓透過比較器做比較後, 產生輸出 ψ1h ψ2h, 圖 4.

24 4.2 分相控制電路晶片結論經由以上之實作與模擬, 我們確知這顆分相控制電路晶片, 圖 4.2.1, 可以由外部電路的脈波電壓 Vi 透過 T 型正反器, 以及輸入之斜坡電壓 Vramp 和直流參考電壓 Vh Vl 透過兩個比較器電路比較之後之直流參考電壓透過比較器做比較後, 產生輸出 ψ1h ψ2h, 圖 4.2.2, S1 S3, 圖 4.2.3, S5 S7, 圖 4.2.4, S8*, 圖由此可知, 此晶片符合設計時所預期的動作行為, 能夠對整個外部之電路有規律性的來達到開關之控制圖分相控制電路晶片 D35-100C-72e

圖 4.2.2 黃線為 S1 綠線為 S3 圖 4.2.3 黃線為 ψ1h 綠線為 ψ2h 圖 4.

25 圖黃線為 S1 綠線為 S3 圖黃線為 ψ1h 綠線為 ψ2h 圖黃線為 S5 綠線為 S7 圖黃線為 S7 綠線為 S8*

1.3 4010 - Six non-inverting buffers IC, 圖 5.1.4 4011 - Quad 2-Input-NAND-Gate IC, 圖 5.1.5 4027 - Dual JK-Flipflop IC, 圖 5.

26 5. 電路測試與實作經過電路模擬及分相控制電路晶片下線, 我們將電路使用市售 IC 實現於麵包板上, 經過測試後功能正確且無異常, 再將電路移植到電路板上 5.1 使用 IC 介紹我們所使用的市售有 Timer IC, 圖 HA Dual Comparator IC, 圖 Six inverting buffers IC, 圖 Six non-inverting buffers IC, 圖 Quad 2-Input-NAND-Gate IC, 圖 Dual JK-Flipflop IC, 圖圖 Timer IC 圖 HA17393 Dual Comparator IC 圖 Six inverting buffers IC 圖 Six non-inverting buffers IC

圖 5.1.5 4011 - Quad 2-Input-NAND-Gate IC 圖 5.1.6 4027 - Dual JK-Flipflop IC 5.2 脈波產生電路實作我們使用 555 - Timer IC 來製作脈波產生電路, 將接腳接成, 圖 5.2.1, 之無穩態多諧振盪電路, 其輸出波形為, 圖 5.

27 圖 Quad 2-Input-NAND-Gate IC 圖 Dual JK-Flipflop IC 5.2 脈波產生電路實作我們使用 Timer IC 來製作脈波產生電路, 將接腳接成, 圖 5.2.1, 之無穩態多諧振盪電路, 其輸出波形為, 圖 5.2.2, 輸出頻率為可調式最高約 2KHz, 再將其輸出送至 T 型正反器, 我們實際將電路接在麵包板上, 圖 5.2.3, 並量測 555 輸出波形, 圖 5.2.4, 及 T 型正反器輸出波形, 圖圖無穩態多諧振盪電路圖無穩態多諧振盪電路輸出波形

28 圖脈波產生電路實作圖圖脈波產生電路輸出訊號

29 圖脈波產生電路輸出訊號及 ( 上為 ; 下為 ) 5.3 分相控制電路實作分相控制電路其電路架構及原理, 已在 ( 第四頁,2.1 分相控制電路 ) 介紹過, 在此將直接以實作的方式呈現訊號通過兩個正反器衝後, 為開關個正反器衝後, 為開關之控制訊號同上, 圖之控制訊號 ; 訊號通過兩分相控制電路實際接在麵包板上, 圖 5.3.1, 並將脈波產生電路輸出訊號, 輸入至此電路, 及再經過 T 型正反器除頻後, 產生訊號及, 圖 5.3.2,; 將訊號和, 圖 5.3.3, 透過 AND 閘後, 產生的訊號為, 圖 5.3.4; 將訊號和, 圖 5.3.5, 透過 AND 閘後, 產生的訊號為開關, 圖

30 圖分相控制電路實作圖圖分相控制電路樹輸出訊號及 ( 上為 ; 下為 )

31 圖分相控制電路比較訊號及 ( 上為 ; 下為 ) 圖分相控制電路輸出訊號

32 圖分相控制電路比較訊號及 ( 上為 ; 下為 ) 圖分相控制電路輸出訊號

5.4 脈波寬度調變電路 P.W.M. 實作脈波寬度調變電路其電路架構及原理, 已在 ( 第九頁,2.3 脈波寬度調變電路 P.W.M.) 介紹過, 在此將直接以實作的方式呈現脈波寬度調變電路實際接在麵包板上, 圖 5.4.1, 我們用 HA17393 IC 作為本電路的比較器, 我們以及作為比較器輸入訊號範例, 圖 5.

33 5.4 脈波寬度調變電路 P.W.M. 實作脈波寬度調變電路其電路架構及原理, 已在 ( 第九頁,2.3 脈波寬度調變電路 P.W.M.) 介紹過, 在此將直接以實作的方式呈現脈波寬度調變電路實際接在麵包板上, 圖 5.4.1, 我們用 HA17393 IC 作為本電路的比較器, 我們以及作為比較器輸入訊號範例, 圖 5.4.2, 將兩個比較器結果輸出, 再透過 AND 閘, 其輸出訊號 D, 圖 5.4.3, 再將跟 D, 圖 5.4.4, 透過 AND 閘, 輸出可調變訊號, 圖 5.4.5, 即完成脈波寬度調變電路 P.W.M. 實作與測試圖脈波寬度調變電路 P.W.M. 實作圖

34 圖脈波寬度調變電路輸入訊號及圖脈波寬度調變電路輸出訊號 D

35 圖脈波寬度調變電路比較訊號 D 及 ( 上為 D; 下為 ) 圖脈波寬度調變電路輸出訊號 ( 下 )

36 6. 電路板設計與實現我們使用 Protel DXP2004 來設計電路, 為了使電路簡化及美觀, 所以我們把電路分成兩塊電路板, 第一塊我們把脈波產生電路分相控制電路脈波寬度調變電路 P.W.M. 設計整合到一塊電路板上, 稱作控制電路, 圖 6.1, 控制電路立體圖, 圖 6.2; 第二塊是將採用內置 2 個開關的 IC(PVR1300N) 共 10 顆 IC 7 顆電容輸出衰減電路, 製成的電力電路, 圖 6.3, 電力電路立體圖, 圖 6.4 圖 6.1 控制電路線路圖

37 圖 6.2 控制電路俯視立體圖圖 6.3 電力電路線路圖

38 圖 6.4 電力電路俯視立體圖 6.1 電路板實現將設計完的線路圖, 實現在電路板上, 原本採用雕刻機雕刻電路板的方式來製作, 但因雕刻機故障, 因此改用洞洞板手焊的方式來製作, 以下就是我們完成的控制電路, 圖 6.1.1; 電力電路, 圖

39 圖電力電路電路板圖控制電路電路板

7. 電路板功能實測與探討我們將控制電路及電力電路相接實測, 圖 7.1, 控制電路輸入電壓 +5V 和, 電力電路基準電壓 +3V 及 +2V, 測試其是否可達到升壓 16 倍壓之功能輸出圖 7.1 控制電路及電力電路實接測試圖 7.1 為 +3V 實際輸出及調變功能測試現在我們實際給予 +3V 的輸入電壓, 將測試其是否可以升壓制 16 倍壓, 測試結果, 如圖 7.1.1, 實際輸出電壓約為 46.

40 7. 電路板功能實測與探討我們將控制電路及電力電路相接實測, 圖 7.1, 控制電路輸入電壓 +5V 和, 電力電路基準電壓 +3V 及 +2V, 測試其是否可達到升壓 16 倍壓之功能輸出圖 7.1 控制電路及電力電路實接測試圖 7.1 為 +3V 實際輸出及調變功能測試現在我們實際給予 +3V 的輸入電壓, 將測試其是否可以升壓制 16 倍壓, 測試結果, 如圖 7.1.1, 實際輸出電壓約為 46.5V, 雖未達到預計的 16 倍壓, 但仍可達到約 15 倍壓以上的水準, 有成功達到預期目標接下來我們將測試調變功能, 首先我們將調升, 圖 7.1.2, 由圖中可知當調升至 +3V 時, 可達約 15 倍壓 +46V 的輸出 ; 再來我們將調降, 圖 7.1.3, 可知當調降至 +2.6V 時, 可達約 10 倍壓 +30V 的輸出

41 圖為 +3V, 輸出結果 ( 輸入電壓為下 ; 輸出電壓為上 ) 圖調升, 輸出結果 ( 調整電壓為下 ; 輸出電壓為上 )

42 圖調降, 輸出結果 ( 調整電壓為下 ; 輸出電壓為上 ) 7.2 為 +2V 實際輸出及調變功能測試現在我們實際給予 +2V 的輸入電壓, 將測試其是否可以升壓制 16 倍壓, 測試結果, 如圖 7.2.1, 實際輸出電壓約為 30V, 雖未達到預計的 16 倍壓, 但仍可達到約 15 倍壓以上的水準, 有成功達到預期目標接下來我們將測試調變功能, 首先我們將調升, 圖 7.2.2, 由圖中可知當調升至 +3.1V 時, 可達約 15 倍壓 +30V 的輸出 ; 再來我們將調降, 圖 7.2.3, 可知當調降至 +2.6V 時, 可達約 10 倍壓 +20V 的輸出

43 圖為 +2V, 輸出結果 ( 輸入電壓為下 ; 輸出電壓為上 ) 圖調升, 輸出結果 ( 調整電壓為下 ; 輸出電壓為上 )

44 圖調降, 輸出結果 ( 調整電壓為下 ; 輸出電壓為上 ) 7.3 電路結果與討論此電能功能皆能達到預期之水準, 並能穩定的工作, 但仍有幾項缺失 : (1) 無法完全達到 16 倍壓升壓可能原因如下 : 可能是因為電容值太大或太小, 導致電容無法充放電至應有電壓 ; 電路工作頻率太低 ; 電路工作時正常就會消耗流失一些電壓 (2) 脈波寬度調變電路 P.W.M., 可調整區間太小可能原因如下 : 脈波電壓區間太小以上幾項缺點, 雖不會對電路功能及穩定性造成太大的影響, 但我們仍會進行測試並改進, 使此電路更加完美

45 8. 結論經過一年半的專題製作, 終於順利完成了此專題, 製作過程包括晶片下線電路測試電路實作, 尤其在晶片下線更是一項挑戰, 遇到了不少難題, 其中在電路除錯時, 耗費了不少時間與精力, 後來以區塊式檢查錯誤, 才順利解決問題, 也順利將晶片下線完成, 但因時間關係來不及將晶片製作成電路, 真是非常可惜測試電路時, 我們經過不斷測試及修改電路, 才順利升壓至約 15 倍壓, 雖不如預期的 16 倍壓, 但已在正常功能輸出範圍在電路板製作更是花費了近 3 個月的時間製作, 原本要使用雕刻機雕刻電路, 但雕刻機問題不斷, 後來整個壞掉, 導致我們只能以手焊方式完成電路, 先是後來索性直接重焊才將問題解決, 後來推斷原因可能是相接的排線銜接問題最後總算是完成了此專題串並聯式電容切換升壓直流轉換器之設計與實作 9. 參考文獻 1. 類比 CMOS 積體電路設計 / 作者 :Behzad Razavi ; 審校 : 李泰成 2. 運算放大器與電晶體活用手冊 / 黑田徹原著 ; 何中庸譯 3. 類比積體電路分析與設計 / 葛瑞 (Paul R. Gray), 麥葉 (Robert G. Meyer) 著 ; 胡振國編譯 4. 類比 IC 之應用電路設計與實習修訂版陳漢臣編著 5. CMOS 數位積體電路分析與設計作者 :Kang,Sung-Mo, 列布列拜西 10. 致謝感謝財團法人國家實驗研究國家晶片設計中心提供免費教育性晶片製作, 供本專題研究使用, 申請梯次 D35-100Be D35-100C-72e 感謝專題指導教授張原豪老師及資工系研究生郭松穎廖佳傑學長細心的教學及指導

附錄 A 串並聯式切換電容升壓型直流轉換器之分相控制電路 Phase Generator of Series-Parallel Switched-Capacitor Boost DC-DC Converter 一簡介 : 林子祺陳裕泉陳世珍 s9727037@cyut.edu.

46 附錄 A 串並聯式切換電容升壓型直流轉換器之分相控制電路 Phase Generator of Series-Parallel Switched-Capacitor Boost DC-DC Converter 一簡介 : 林子祺陳裕泉陳世珍 s @cyut.edu.tw 連絡電話 : 本文旨在討論適用於控制外接電路開關的分相控制電路目前最常用的有冷熱溫控光控等等之應用上在此我們使用多相產生控制器針對外部所連接到的開關控制電路做設計與實現控制器主要透過外部電路所產生之鋸齒波與兩個脈波, 鋸齒波與兩個參考之直流電壓做比較, 而兩個脈波則依照 T-Flip-Flop 及 AND 閘的特性來進行處理, 最後得到我們所預期之時脈如圖 (1) 在應用程式方面, 使用 C a d e n c e 來設計多相電路, 並搭配 H s p i c e r 來模擬多相電路工作情形, 再將多相電路 Layout 圖加上 I/O PAD 進行各項驗證逐一檢查修正, 直至完全無誤此多相產生控制器電路的設計流程如圖 (2) 經過本文所研製的分相產生控制器電路, 可以針對外部電路判定需開啟哪一個檔次的開關也因此能讓電路擁有更完善的控制, 進而避免電路誤動作圖 (1) 分相控制電路示意圖二原理架構及說明 : 如圖 (3) 為多相產生控制器電路在電路部份, 本電路使用了一個 T 型正反器和兩個比較器及三個 AND 閘來製作一個開關控制器圖 (2) 分相控制電路之設計流程圖

本分控制電路是利用外部電路產生之兩個脈波訊號透過 T 型正反器和 AND 閘產生六個不同的脈波訊號以及另一外部電路產生之斜波訊號, 與兩個輸入的直流參考電壓透過兩個比較器來做電壓準位的比較, 當斜坡 θ 角與兩個輸入的直流參考電壓透過兩個比較器來做電壓準位的比較, 當 θ 角之角度越大時所切的準線就越高,θ 角之角度越小時所切的準線就越低最後各別將比較過後所得到的時脈利用 AND

47 本分控制電路是利用外部電路產生之兩個脈波訊號透過 T 型正反器和 AND 閘產生六個不同的脈波訊號以及另一外部電路產生之斜波訊號, 與兩個輸入的直流參考電壓透過兩個比較器來做電壓準位的比較, 當斜坡 θ 角與兩個輸入的直流參考電壓透過兩個比較器來做電壓準位的比較, 當 θ 角之角度越大時所切的準線就越高,θ 角之角度越小時所切的準線就越低最後各別將比較過後所得到的時脈利用 AND 閘之特性來達到所預期之高低準位狀態, 來控制外接電路開關之動作 (A)T 型正反器 (T-Flip-Flop): T 型正反器 (T-Flip-Flop) 如圖 (4), 將外部電路訊號 (ψ1) 輸入至 T 型正反器 (CK), 藉由產生之脈波變化, 作為多相產生控制器電路之輸出 (ψ1h ψ2h), 圖 (5) 為 T 型正反器真值表狀態表圖 (4) T 型正反 (T-Flip-Flop) 真值表 T 狀態表 T CK 圖 (5) T 型正反器真值表狀態表圖 (3) 多相產生控制器電路三電路詳圖 : 多相產生控制器電路如圖 (3) 所示此電路是由 (A)T 型正反器 (B)NOT 閘 (C)AND 閘 (D) 雙比較器電路反向史密特電路組成 (B)NOT 閘 : 本電路是兩個由單向輸入單向輸出的 NOT 閘所組成, 其功能是將輸入端作反向之處理, 結果根據圖 (6) 真值表所示凡輸入端為 0 則輸出為 1, 反之為 0 在此電路中, 為了使輸出波形更為好看, 所以分別在比較器及 T 型正反器電路之後端添加兩個反相器, 使得高低起伏更為完整 A B 圖 (6) NOT 閘與真值表

(C)AND 閘 : 本電路 AND 閘是將 NAND 閘輸出接上一個 NOT 閘, 所構成的 AND 閘結果根據圖 (7) 真值表所示本電路採雙端輸入單端輸出之 AND 閘, 兩輸入端都為 1 則輸出才為 1, 反之為 0 * 雙比較器輸出端後, 以及輸出端 (S8*) 前, 亦為 AND 閘 A B O 0 0 0 0 1 0 1 0 0 1 1 1 繪製 Layout 圖, 如圖

48 (C)AND 閘 : 本電路 AND 閘是將 NAND 閘輸出接上一個 NOT 閘, 所構成的 AND 閘結果根據圖 (7) 真值表所示本電路採雙端輸入單端輸出之 AND 閘, 兩輸入端都為 1 則輸出才為 1, 反之為 0 * 雙比較器輸出端後, 以及輸出端 (S8*) 前, 亦為 AND 閘 A B O 繪製 Layout 圖, 如圖 (9) 所示電路繪製完成後, 使用 DRC 做 Layout 圖本身的規則錯誤驗證, 結果如圖 (10), 我們亦將分相控制電路接上 I/O PAD 來進行 DRC 規則錯誤驗證結果如圖 (11), 圖中所顯示出的 AMS 錯誤出現在 I/O PAD 上時可以忽略故在此處是可以忽略接下來對分相控制電路使用 LVS 來做 Schematic 與 Virtuoso 的相互驗證, 出現驗證成功後的微笑圖示, 驗證結果如圖 (12) 所示, 最後再使用 Hspice 進行 Layout 層模擬 (Pro-Simulation), 並藉此判斷是否如電路層模擬 (Pre-Simulation) 之預期結果相同圖 (7) AND 閘與真值表 (D) 雙比較器電路 : 電路的比較器部分是由兩個雙向輸入及單向輸出的數位式電壓比較器所組成, 其特性分成正負兩端, 當正端大於負端時輸出則為 1, 反之則為 0 我們將兩個比較器 (C1 C2), 將 C1 的負端和 C2 的正端相接, 輸入一個鋸齒波, 並在 C1 的正端和 C2 的負端分別輸入兩個直流準位, 經由比較後得到兩個時脈, 再分別輸入到 AND 閘 A B 端, 處理後得到我們預期的時脈, 並在後方加上一個反向史密特電路來使輸出波形更完整圖 (8) 分相控制電路之電路層四電路模擬結果 : 本分相控制電路藉由以上詳細的說明, 我們實際使用 Cadance 來實現此電路先以 Schematic 繪製電路圖, 如圖 (8) 所示, 完成後再使用 Hspice 進行電路層模擬 (Pre-Simulation) 來驗證電路動作是否正常, 確認動作完全無誤後, 再以 Virtuoso 圖 (9) 分相控制電路之 LAYOUT 圖

分相控制電路加上 I/O PAD 之 DRC 結果圖 (14) Vh Vramp Vl D ψ1h ψ2h S1 S3 S5 S7 S8* Post-Simulation 波形圖 (12) 分相控制電路之 LVS

49 下方圖 ( 1 3 ) 圖 ( 1 4 ) 為電路層模擬 ( P r e - S i m u l a t i o n ) 及佈局後模擬 (Post-Simulation) 的輸入訊號與波形圖之結果對照, 各部份電路輸出的狀態波型圖 (10) 分相控制電路之 DRC 結果圖 (13) Vh Vramp Vl D ψ1h ψ2h S1 S3 S5 S7 S8* Pre-Simulation 波形圖 (11) 分相控制電路加上 I/O PAD 之 DRC 結果圖 (14) Vh Vramp Vl D ψ1h ψ2h S1 S3 S5 S7 S8* Post-Simulation 波形圖 (12) 分相控制電路之 LVS 結果完成後, 得到如表 (1) 所示的規格表, 因採指電晶體 LAYOUT 方法, 故 Pre-sim 與 Post-sim 電晶體數目會不相同而各個輸入出接腳的定義也如表 (2) 所示, 此表可對應打線圖的 Pin 腳做一個說明

50 表 (1) Pre-Sim Post-Sim 製程技術 TSMC 0.35μm 2P4M 電源電壓 3.3 V 最大工作頻率 2kHz 晶片面積 1500μm 1500μm 電晶體數目 146 顆 118 顆消耗功率 mW 表 (2) Pin1 Vramp 斜波電壓輸入端 Pin2 Vl 直流參考電壓輸入端 Pin3 T1 比較器訊號輸出 1 Pin4 T2 比較器訊號輸出 2 Pin5 VSS 零電位輸入端 Pin6 D 控制信號輸出 Pin7 S8* 控制信號輸出 Pin8 S7 控制信號輸出 Pin9 S5 控制信號輸出 Pin10 S3 控制信號輸出 Pin11 S1 控制信號輸出 Pin12 ψ1h 控制信號輸出 Pin13 ψ2h 控制信號輸出 Pin14 VDD 正電源端 Pin15 Vii 脈波電壓輸入端 Pin17 Vi 脈波電壓輸入端 Pin18 Vh 直流參考電壓輸入端五測試考量 : 如表 ( 二 ), 將脈波電壓 Vi 接至 T 型正反器輸出為控制信號輸出 ψ1h ψ2h; 將 Vi 接至兩個 NOT 閘輸出為控制信號輸出 S1; 將 Vii 接至兩個 NOT 閘輸出為控制信號輸出 S3; 將 ψ1h 及 S3 接至 AND 閘輸出為控制信號輸出 S5; 將 ψ2h 及 S3 接至 AND 閘輸出為控制信號輸出 S7; 將斜坡電壓 Vramp 及直流參考電壓 Vh Vl 接至兩個比較器輸出為控制信號輸出 D; 將 D 及 S7 接至 AND 閘輸出為控制信號輸出 S8*; 六結論經由以上之實作與模擬, 我們確知這顆分相控制電路可以由外部電路的脈波電壓 Vi 透過 T 型正反器, 以及輸入之斜坡電壓 Vramp 和直流參考電壓 Vh Vl 透過兩個比較器電路比較之後之直流參考電壓透過比較器做比較後, 產生輸出 ψ1h ψ2h S1 S3 S5 S7 S8* 由此可知, 此晶片符合設計時所預期的動作行為, 能夠對整個外部之電路有規律性的來達到開關之控制七參考文獻 : 1. 類比 CMOS 積體電路設計審校 : 李泰成滄海書局作者 :Behzad Razavi 2.CMOS 數位積體電路分析與設計作者 :Kang,Sung-Mo, 列布列拜西 3. 數位邏輯 - 使用 Verilog 設計作者 :Stephen Brown,Zvonko Vrnesic

51 佈局平面圖 CKT name : 串並聯式切換電容升壓型直流轉換器之分相控制電路 Technology : 0.35um CMOS 2P4M ( 使用製程 ) OPUS Package : 18S/B ( 包裝種類 ) Chip Size : x mm2 ( 晶片面積 ;mm2) Transistor/Gate Count : 146MOS / 0BJT ( 電晶體 / 邏輯閘數 ) Power Dissipation : mW ( 功率消耗 ;mw) Max. Frequency : 2kHz ( 最高工作頻率,Hz) Testing Results : function work partial work fail

52 打線圖

附錄 B 定電流鋸齒波及非重疊二相方波產生器之電路設計 Current-Mode Ramp and Non-overlapping Two-Phase Clock Generator 楊柏鴻羅博謙張懷祖 E-mail :s9727077@cyut.edu.

53 附錄 B 定電流鋸齒波及非重疊二相方波產生器之電路設計 Current-Mode Ramp and Non-overlapping Two-Phase Clock Generator 楊柏鴻羅博謙張懷祖 s @cyut.edu.tw s @cyut.edu.tw s @cyut.edu.tw 聯絡電話 : 一簡介 : 本文主旨在討論如何以一直流電壓經電路轉會後產生脈波輸出而可將此脈波輸出應用在切換電容升壓型逆轉換器之弦式分相控制電路上使用, 不需外接輸入訊號, 只需加入電源即可產生如圖 (1) 所示為定電流鋸齒波及非重疊二相方波產生器波形示意圖而切換電容升壓型逆轉換器之弦式分相控制電路與本定電流鋸齒波及非重疊二相方波產生器兩者結合, 將會產生切換電容升壓型 DC-AC 逆轉換器, 此轉換器的主要功能顧名思義, 就是利用電容與開關之間的配合, 以即將一直流電壓轉換回交流電壓此電路是以 Cadence Tools 作為基礎設計工具, 並且搭配並 Hspice 來設計並模擬控制器的各種工作情形, 再將其 Layout 圖加上 I/O PAD 進行各項驗證的步驟, 直到每一個步驟結果都是正確無誤才算完成整個定電流鋸齒波及非重疊二相方波產生器的設計流程如圖 ( 2 ) 經過此設計流程後, 就可以利用此電路產生一個簡單的脈波輸出著藉由正反器的工作原理產生所需的脈波此脈波的波形會與電容的充電時間有關, 當充電時間與放電時間越快脈波的脈寬會越短, 而脈波的頻率也會越快, 反之充電時間與放電時間越慢脈波的脈寬也相對越長, 而脈波的頻率也會越慢圖 (1). 定電流鋸齒波及非重疊二相方波產生器波形示意圖二原理架構及說明 : 本定電流鋸齒波及非重疊二相方波產生器如圖 (3), 由電流鏡電容施密特觸發器 (Schmitt trigger) 反向器(Inverter) 與 T 型正反器 (Toggle Flip-Flop) 所組成本定電流鋸齒波及非重疊二相方波產生器是利用電流鏡所產生的定電流對電容進行充電, 而斜波是因為電容充放電的過程中所產生的充電與放電曲線所致, 在經由施密特觸發電路 (Schmitt trigger) 與反向器將斜波轉換為觸發 T 型正反器 (Toggle Flip-Flop) 所需的信號, 接圖 (2). 定電流鋸齒波及非重疊二相方波產生器之設計流程

54 三電路詳圖 : 脈波產生電路如圖 (3), 此電路由 (A) 電流鏡 (B) 電容充放電電路 (C) 施密特觸發器 (Schmitt trigger) 反向器(Inverter) 與 (D)T 型正反器 (T Flip-Flop) 組成 (A) 電流鏡 : 此電流鏡是由兩顆 PMOS 所組而合成, 藉由此兩顆電晶體在設計時通道寬長比的不同, 所造成兩邊電流依據寬長比比例的不同, 而有所改變, 讓兩支路產生等比例的定電流而電流鏡的左下方接了一顆 NMOS, 此顆 NMOS 是用來替代電阻使用, 以當作負載來控制電流的大小 (B) 施密特觸發器反向器 : 此為反向施密特觸發器, 使用了三顆 PMOS 與三顆 NMOS 所組成, 其工作原理為當輸入端輸入電壓大於轉態準位 (VH) 時則輸出端會轉變為低電壓, 反之當輸入端輸入電壓小於轉態準位 (VL) 時則輸出端會轉變為為高電壓, 如圖 (4-1) 所示為施密特觸發器之電路符號與輸入輸出曲線圖而反向器使用了一顆 PMOS 與一顆 NMOS 所組成的, 其工作原理為當輸入為高電壓時輸出為低電壓反之輸入為低電壓時輸出為高電壓, 如圖 (4-2) 所示為反向器之電路符號與真值表 (C) 電容充放電電路 : 此電路由電容和一顆 NMOS 所組成, NMOS 在此當作開關使用而電容是經由電流鏡所產生的定電流進行充電, 當電容上的電壓到達施密特觸發器之轉態準位 (VH) 時, 輸出之值為低電位, 在經由反向器將此值轉換為高電位, 來觸動 NMOS 的閘極, 使電晶體的通道導通, 形成電容放電迴路, 當電容經由放電迴路持續放電, 而電壓下降到施密特觸發器轉態準位 (VL) 時, 輸出之值為高電位, 反向器將此值轉換為低電位, 使電晶體的通道關閉放電迴路消失, 電容又開始充電, 反覆的重複充電與放電的動作如圖 (5) 為充電路徑與放電路徑圖 (D) T 型正反器 : 此為正緣觸發 T 型正反器, 是由二十顆 PMOS 與二十顆 NMOS 所組成, 正反器在電路當中主要是靠觸發開關電晶體通道導通的那一小段高電位, 所行成的規律訊號來當作 T 型正反器的 Clock, 進而推動正反器運作, 產生所需的脈波輸出 ф1 與 ф2 而將 T 型正反器的 T 端接上高電位, 是為了當 Clock 的正緣送達時讓 Q 值發生轉變, 來形成規律的脈波輸出如圖 (6) 為 T 型正反器之電路符號真值表以及狀態波形圖 (3). 定電流鋸齒波及非重疊二相方波產生器圖 (4-1). 施密特觸發器圖 (4-2). 反向器

電路繪製完成之後, 使用 DRC 做 Layout 圖本身的規格錯誤驗證, 結果如圖 (9), 圖中所顯示出的 AMS 錯誤是為 TSMC 數年未更新 IO Layout, Rule 改變後出現 DRC error 並非所有 AMS 系列的錯誤都可以忽略, 僅當 AMS 系列錯誤出現在 IO PAD 上時才可以忽略故在此處是可以忽略接著使用 LVS 來做 Schematic 與

55 電路繪製完成之後, 使用 DRC 做 Layout 圖本身的規格錯誤驗證, 結果如圖 (9), 圖中所顯示出的 AMS 錯誤是為 TSMC 數年未更新 IO Layout, Rule 改變後出現 DRC error 並非所有 AMS 系列的錯誤都可以忽略, 僅當 AMS 系列錯誤出現在 IO PAD 上時才可以忽略故在此處是可以忽略接著使用 LVS 來做 Schematic 與 Virtuoso 的相互驗證, 驗證結果如圖 (10) 所示, 出現驗證成功的微笑提示, 最後再使用 Hspice 進行 Layout 層模擬 (Pro-Simulation), 並藉此判斷是否如電路層模擬 (Pre-Simulation) 之預期結果相同圖 (5). 充電路徑與放電路徑圖圖 (7). 電路層電路示意圖圖 (6).T 型正反器電路符號真值表及狀態波形四電路模擬結果 : 藉由以上詳細的說明, 我們實際使用 Cadance 來實現此分相產生控制器首先使用 Candence Schematic 畫出電路圖, 如圖 (7) 所示, 完成之後使用 Hspice 進行電路層模擬 (Pre-Simulation) 來驗證電路動作是否正常, 確認動作無誤後, 使用 Candence Virtuoso 繪製 Layout 層, 如圖 (8) 所示而圖 (7) 以及圖 (8) 可以與圖 (3) 相互對應圖 (8).Layout 佈局層示意圖

LVS 驗證成功提示圖圖 (11) 及圖 (12) 為電路層模擬 (Pre-Simulation) 及佈局後模擬 (Post-Simulation) 的訊號波形圖之結果對照, 由圖中所示 Vcout 為電容上的電壓, 造成此規律斜波的產生是因為電容充放電所致

56 VQ1 與 VQ2 為 T 型正反器的輸出波形, 兩者的波形也呈現相反狀態此波形是將 Vinout 之信號作為正反器之 Clock 使用, 進而推動正反器所產生的圖 (9). DRC 驗證結果圖 (11).(Pre-Simulation) 波形示意圖圖 (10). LVS 驗證成功提示圖圖 (11) 及圖 (12) 為電路層模擬 (Pre-Simulation) 及佈局後模擬 (Post-Simulation) 的訊號波形圖之結果對照, 由圖中所示 Vcout 為電容上的電壓, 造成此規律斜波的產生是因為電容充放電所致第二項 Vsout 為施密特觸發器輸出端之波形, 此波形為當電容電壓達到轉態準位 (VH) 的瞬間, 經由施密特與反向器轉換, 觸發開關電晶體形成放電迴路, 電容瞬間放電到達轉態準位 (VL) 的一段極短時間所形成的波形 Vinout 為反向器輸出之波形, 與施密特觸發器輸出波形呈現相反狀態圖 (12). (Post-Simulation) 波形示意圖將上述的每一個步驟一一比對驗證完成後, 會得到如表 (1) 所示的規格表而各個輸入輸出接腳的定義也如表 (2) 所示, 此表可對應打線圖的 Pin 腳做一個說明

57 製程技術 TSMC 0.35μm 2P4M 電源電壓 3.3 V 最大工作頻率 2kHz 晶片面積 1500μm 1500μm 電晶體數目 52 顆消耗功率 mW 表 (1). 規格列表 Pin5 GND 零電位輸入端 Pin6 Q1 脈波信號輸出 Pin10 Q2 脈波信號輸出 Pin11 Vsout 施密特觸發器輸出測試點 Pin14 VDD 正電源端 Pin15 Vcout 斜波輸出測試點 Pin18 Vinout 脈波信號輸出試點七參考文獻 1. 類比 CMOS 積體電路設計作者 :BehzadRazavi 審校 : 李泰成滄海書局 2.CMOS 數位積體電路分析與設計作者 : Kang,Sung-Mo, 列布列拜西 3. 數位積體電路設計作者 : 淺田, 邦博 4. 數位邏輯 --- 使用 Verilog 設計作者 :Stephen Brown,ZvonkoVranesic 5. 數位邏輯電路設計作者 : 曼諾 (Mano, M. Morris) 6.Design of Analog CMOS Integrated Circuits 作者 :BehzadRazavi(McGraw-Hill). 7.VLSI 設計概論 / 實論作者 : 李博明唐經洲 ( 高立圖書 ). 表 (2). 接腳定義五測試考量如表 (2), 將 0V 之零電位接至輸入腳 GND; 脈波信號輸出接至 Q1 與 Q2; 施密特觸發器輸出測試點接至 Vsout ; 將 DC3.3V 之正電源接至 VDD; 斜波輸出測試點接至 Vcout; 脈波信號輸出試點接至 Vinout 本電路並無訊號輸入端, 只需注意 VDD 與 GND 兩點的輸入是否為規定值, 而其餘的 Q1 Q2 Vsout Vcout 與 Vinout 都為輸出端與測試點總括以上所述測試考量, 在測試只須注意電壓的供應是否正確即可, 反之則可能有非預期或壞損的產生六結論經由以上之實作與模擬的結果, 我們確知此定電流鋸齒波及非重疊二相方波產生器, 能將一 DC3.3V 之電壓經由電容充放電電路施密特觸發器反向器與 T 型正反器的轉換後能得到一脈波輸出由此可知, 此晶片符合設計時所預期的動作行為, 能夠產生規律性的脈波輸出, 以提供使用

佈局平面圖 CKT name : 定電流鋸齒波及非重疊二相方波產生器電路設計 Technology : 0.35um CMOS 2P4M ( 使用製程 ) OPUS Package : 18S/B ( 包裝種類 ) Chip Size : 1.500 x 1.

58 佈局平面圖 CKT name : 定電流鋸齒波及非重疊二相方波產生器電路設計 Technology : 0.35um CMOS 2P4M ( 使用製程 ) OPUS Package : 18S/B ( 包裝種類 ) Chip Size : x mm2 ( 晶片面積 ;mm2) Transistor/Gate Count : 52MOS / 0BJT ( 電晶體 / 邏輯閘數 ) Power Dissipation : mW ( 功率消耗 ;mw) Max. Frequency : 2kHz ( 最高工作頻率,Hz) Testing Results : function work partial work fail

59 打線圖

60 附錄 C 教育性晶片測試成果報告 (100 年度 ) 學校 / 系所朝陽科技大學 / 資訊工程系 IC 編號 D35-100C-72e 課程名稱實務專題授課老師張原豪 ( 中英文 ) Special Project cyhfyc@mail.cyut.edu.tw 專題名稱 ( 中英文 ) 串並聯式切換電容壓升壓直流轉換器之分相控制電路 Phase Generator of Series-Parallel Switched-Capacitor Boost DC-DC Converter 參與學生姓名 / 系所級林子祺 / 資工系四年級陳裕泉 / 資工系四年級張懷祖 / 資工系四年級蔡承翰 / 資工系四年級陳世珍 / 資工系四年級聯絡人姓名 : 林子祺電話 : 傳真 : s @cyut.edu.tw 1. 摘要我們所設計的脈波寬度調變 (pulse-width-modulation,pwm), 可依使用者所要求的參考電壓來改變倍壓輸出, 將倍壓輸出限制在參考電壓之間, 以達到更精準地控制所預期的倍壓輸出此設計利用 PWM 可調控電壓的特性, 將 PWM 與時序控制組合讓 PWM 輸出經由時序電路同步來控制倍壓電路在電壓倍壓時, 只要給定適當的負載, 透過晶片的設計給予參考電壓, 晶片便可依照要求的參考電壓值, 給予相對應的倍壓輸出, 達成可精準且有彈性的升壓控制 Abstract We designed the pulse width modulation, users are required to follow the reference voltage to change the times of the output voltage, output voltage will be limited to times between the reference voltages, in order to achieve more precise control the expected voltage doubler output. This design can control the use of PWM voltage characteristics, the combination of PWM and timing control. By the timing circuit to synchronize the PWM output to control the voltage doubler circuit. In the voltage doubler, as long as a given the appropriate load, given by the design of the chip reference voltage, the chip can be in accordance with requirements of the reference voltage value, given the times corresponding to the output voltage to reach accurate and flexible can boost control. Keyword: PWM

觀察晶片輸出是否模擬出來結果一致 ; 如果結果一致, 則將方波和斜波頻率調高, 觀察此晶片最高的工作頻率為何, 同時也測試出分頻波形是否正確如圖 2-4

61 2. 測試方法與測試儀器一使用量測之儀器 : (1) 信號產生器 (2) 數位示波器 (TDS220) (3) 電源供應器二量測環境 : 如圖 1 所示三測試方法使用函數產生器依模擬的波形給予晶片 Vin 和斜波, 再從電源供應器調整 Vref 作為參考電壓和模擬回授電壓兩者之間的變化, 觀察晶片輸出是否模擬出來結果一致 ; 如果結果一致, 則將方波和斜波頻率調高, 觀察此晶片最高的工作頻率為何, 同時也測試出分頻波形是否正確如圖 2-4 所示為我們所設計之 IC 中的 PWM 波型圖 S8* 3. 測試結果圖 2-1 輸出波形圖 ( 黃色為 Vi 綠色為 Vii) 圖 2-2 輸出波形圖 ( 黃色為 ɸ1h 綠色為 ɸ2h)

圖 2-3 輸出波形圖 ( 黃色為 S5 綠色為 S7) 圖 2-4 輸出波形圖 ( 黃色為 S7 綠色為 S8*) 圖 2-5 輸出波形圖 ( 黃色為 T1 綠色為 T2) 4. 預計規格與實測結果圖 2-6 輸出波形圖輸出為 D 表 1 規格表預計規格實測結果製程技術 TSMC 0.35μm 2P4M TSMC 0.35μm 2P4M 電源電壓 3.3 V 3.

62 圖 2-3 輸出波形圖 ( 黃色為 S5 綠色為 S7) 圖 2-4 輸出波形圖 ( 黃色為 S7 綠色為 S8*) 圖 2-5 輸出波形圖 ( 黃色為 T1 綠色為 T2) 4. 預計規格與實測結果圖 2-6 輸出波形圖輸出為 D 表 1 規格表預計規格實測結果製程技術 TSMC 0.35μm 2P4M TSMC 0.35μm 2P4M 電源電壓 3.3 V 3.3 V 最大工作頻率 2KHz 2.51KHz 晶片面積 1500μm 1500μm 1500μm 1500μm 電晶體數目 118 顆 118 顆消耗功率 mW 2.51mW 4. 討論與結論經由上述的測試方法與結果, 得知此晶片中的輸出信號 S8* 與模擬出來的結果不一致, 而其他輸出信號則正常無誤 Hspice 模擬與實際測量的數據並無相差太多, 只是消耗功率比模擬的結果有點高可能在佈局方面, 沒有將連接線路最佳化, 而導致過多的連線也有可能因為外部電路的影響, 導致不單純只有晶片的消耗功率

63 5. 圖表 ( 含晶片佈局圖 ) *** Chip Features CAD Tools *** CKT name : 串並聯式切換電容壓升壓直流轉換器之分相控制電路 HSPICE Technology : 0.35um CMOS 2P4M ( 使用製程 ) OPUS Package : 18S/B ( 包裝種類 ) Chip Size : x mm2 ( 晶片面積 ;mm 2 ) Transistor/Gate Count : 118 MOS / 0BJT ( 電晶體 / 邏輯閘數 ) Power Dissipation Max. Frequency : mW ( 功率消耗 ;mw) : 2KHz ( 最高工作頻率,MHz) Testing Results : function work partial work fail (partial work 或 fail 時請勾選以下之符合原因 ) Layout 佈局考慮不周 ( 電路佈局不對稱或純粹佈局相關失誤 ) 量測儀器之量測範圍考量不周詳導致無法量測或無考慮量測儀器的負載效應佈局考量不周及缺乏完整的 EM 驗證 (Both) 電路設計考量不周 (Design Rule 未仔細閱讀等 ) 未考量製程或 bonding 的 variation 後製程失敗其他, 請說明 : 消耗功率稍大 _

朝陽科技大學資訊工程系專題成果報告四階串並聯式切換電容升壓逆轉換器之設計與實作指導教授 : 張原豪專題組員 : 楊柏鴻 ( ) 林政維 ( ) 林宏洲 ( ) 羅博謙 ( ) 王峻鴻 ( ) 中華民國年十二月

朝陽科技大學資訊工程系專題成果報告四階串並聯式切換電容升壓逆轉換器之設計與實作指導教授 : 張原豪專題組員 : 楊柏鴻 ( ) 林政維 ( ) 林宏洲 ( ) 羅博謙 ( ) 王峻鴻 ( ) 中華民國年十二月朝陽科技大學資訊工程系專題成果報告四階串並聯式切換電容升壓逆轉換器之設計與實作指導教授 : 張原豪專題組員 : 楊柏鴻 (9727077) 林政維 (9727137) 林宏洲 (9727083) 羅博謙 (9727026) 王峻鴻 (9727158) 中華民國 1 0 0 年十二月目錄 1. 專題簡介... 2 1.1 研究動機... 2 1.2 設備介紹... 2 2. 系統架構...

朝陽科技大學 資訊工程系 專題成果報告 串並聯式電容切換升壓直流轉換器之設計與實作 指導教授 : 張原豪專題組員 : 林子祺 ( ) 陳裕泉 ( ) 張懷祖 ( ) 陳世珍 ( ) 蔡承翰 ( ) 中華民國一零一年一月

朝陽科技大學資訊工程系專題成果報告串並聯式電容切換升壓直流轉換器之設計與實作指導教授 : 張原豪專題組員 : 林子祺 ( ) 陳裕泉 ( ) 張懷祖 ( ) 陳世珍 ( ) 蔡承翰 ( ) 中華民國一零一年一月