Microsoft Word - FPGA.doc

Size: px

Start display at page:

Download "Microsoft Word - FPGA.doc"

僖俞
5 years ago
Views:

1 基于 FPGA 技术的 IDE 硬盘接口的设计作者 : 王毅管会生刘斌彬梅顺良摘要 : 本文介绍了一种基于 FPGA 技术的 IDE 硬盘接口的设计该卡提供两个符合 ATA-6 规范的接口, 采用 FPGA 实现了两套 IDE 接口功能, 设计支持 PIO 和 Ultra DMA 传输模式, 文章侧重于介绍用 FPGA 实现 IDE 接口协议的具体方法关键词 :FPGA; 硬盘 ;IDE 接口引言本文采用 FPGA 实现了 IDE 硬盘接口协议系统提供两套符合 ATA-6 规范的 IDE 接口, 一个与普通 IDE 硬盘连接, 另一个与计算机主板上的 IDE 接口相连系统采用 FPGA 实现接口协议, 完成接口数据的截获处理 ( 在本文中主要是数据加密 ) 和转发, 支持 PIO 和 Ultra DMA 两种数据传输模式下面重点介绍用 FPGA 实现接口协议的方法 1 IDE 接口协议简介 1.1 IDE 接口引脚定义 IDE(Integrated Drive Electronics) 即电子集成驱动器, 又称为 ATA 接口表 1 列出了 ATA 标准中 IDE 接口上的信号其中, 带 - 的信号 ( 如 RESET-) 表示低电平有效方向是相对于硬盘而言,I 表示进入硬盘,O 表示从硬盘出来, I/O 表示双向

扇区数寄存器指示该次命令所需传输数据的扇区数扇区号寄存器柱面数寄存器 ( 低高 ) 驱动器 /

2 1.2 IDE 控制器的寄存器组主机对 IDE 硬盘的控制是通过硬盘控制器上的两组寄存器来实现的一组为命令寄存器组 ; 另一组为控制 / 诊断寄存器, 如表 2 所示特征寄存器中的内容作为命令的一个参数, 其作用随命令而变扇区数寄存器指示该次命令所需传输数据的扇区数扇区号寄存器柱面数寄存器 ( 低高 ) 驱动器 / 磁头寄存器三者合称为介质地址寄存器, 指示该次命令所需传输数据首扇区的地址, 寻址方式可以用柱面 / 磁头 / 扇区 (CHS) 或逻辑块地址 (LBA)

3 方式, 在驱动器 / 磁头寄存器中指定命令寄存器存储执行的命令代码当向命令寄存器写入命令时, 相关的参数必须先写入命令写入后, 硬盘立即开始命令的执行状态寄存器保存硬盘执行命令后的结果, 供主机读取其主要位有 :BSY- 驱动器忙,DRDY- 驱动器准备好, DF- 驱动器故障,DRQ- 数据请求,ERR- 命令执行出错辅助状态寄存器与状态寄存器的内容完全相同, 但读该寄存器时不清除中断请求错误寄存器包含了命令执行出错时硬盘的诊断信息数据寄存器为 PIO 传输模式下, 主机和硬盘控制器的缓冲区之间进行数据交换的寄存器数据端口为 DMA 传输模式下专用的数据传输通道 1.3 IDE 数据传输方式 IDE 接口的数据传输包括 PIO 和 DMA 两种方式 PIO 模式是硬盘数据传输的基本方式在 PIO 方式下, 数据的传输以数据块 (1 个或者多个扇区 ) 为单位, 每传输完一个数据块后, 硬盘都会产生一个中断请求, 并向主机报告命令执行结果在 DMA 方式下, 主机和硬盘之间需要通过一系列握手信号建立一个 DMA 通道, 数据以数据流的形式传输当传输完一个命令的所有数据时, 硬盘产生一个中断请求, 并向主机报告命令执行结果 DMA 方式又分为 Ultra DMA 和 Multiword DMA 两种 Ultra DMA 方式在选通信号的上升沿和下降沿均锁定数据, 提高了数据的传输速率, 并且在数据传输结束时还要进行 CRC 校验 2 FPGA 内部框图本设计采用 Actel 公司的 ProASIC PLUS 系列 FPGA 芯片, 其内部框图如图 1 所示

4 寄存器组一保存从主机写入的命令及命令参数, 在控制模块的作用下转发给硬盘寄存器组二保存从硬盘读出的命令执行结果, 供主机读取控制模块负责产生对主机及对硬盘的各种 IDE 协议控制信号, 并协调各模块之间的工作控制模块采用状态机的设计方法, 其软件设计流程将在下一节中详细介绍数据处理单元对数据进行加 / 解密运算缓冲区一二则作为数据处理单元的输入 / 输出缓存在 PIO 方式下, 数据的处理以数据块为单位, 缓冲区充当 RAM 的作用 ; 在 Ultra DMA 方式下, 数据以数据流的形式处理, 缓冲区充当 FIFO 的作用 3 系统软件流程开机时,FPGA 检测到复位信号, 初始化内部寄存器组, 并对硬盘进行复位操作, 硬盘复位完毕后 FPGA 进入空闲状态 FPGA 在空闲状态时会检测主机是否有写命令操作 ( 通常一个命令的写入, 要先写特征寄存器扇区数寄存器扇区号寄存器柱面数低位寄存器柱面数高位寄存器驱动器 / 磁头寄存器 6 个命令参数寄存器, 最后将命令写入命令寄存器 ) 当主机依次将寄存器组一写完后,FPGA

5 对主机置 BSY 位, 并将命令转发给硬盘, 同时判断命令类型, 根据不同的命令, 进入相应的命令处理流程如果是无数据命令,FPGA 等待硬盘命令的执行, 命令执行完毕后, 硬盘产生一个中断请求, 此时 FPGA 将执行结果读入寄存器组二中, 并向主机产生中断请求如果是有数据命令, 则根据数据传输的模式, 分别进入到下述的 PIO 命令处理流程及 Ultra DMA 命令处理流程 3.1 PIO 命令处理流程以 PIO 模式传输数据的命令有 Write Sectors Write Multiple Read Sectors 和 Read Multiple 当 FPGA 判断出是 PIO 模式的数据传输命令时, 转向 PIO 命令处理流程下面我们以 PIO 写操作为例介绍 FPGA 首先查询硬盘的 BSY 位若 BSY 为 0 则将硬盘的状态寄存器读入寄存器组二, 并查询 DRQ 位若 DRQ 为 1 则表明硬盘已准备好接收数据此时主机可以向缓冲区一写入数据块 ( 本设计中, 我们设定数据块的大小为 1 个扇区共 512 字节 ) 主机写完一个数据块后 FPGA 对主机置 BSY 位, 数据处理单元开始进行加密运算, 并将加密后的数据写入缓冲区二加密运算完成后,FPGA 将缓冲区二中的数据写入硬盘数据缓存区, 并进入等待状态硬盘将数据写入物理介质 ( 磁碟 ) 后会产生一个中断请求, 报告已完成该数据块的写操作 FPGA 将执行结果读入寄存器组二中, 向主机产生中断请求, 并再次查询 DRQ 位, 若 DRQ 为 1 则进入下一个 PIO 数据块的传输过程, 若 DRQ 为 0 则表示该命令所有数据全部传完,FPGA 进入空闲状态此外,Identify Device 命令是主机以 PIO 方式从硬盘读出 512 字节的属性信息 ( 包括硬盘的型号容量等 ) 此时, 数据处理单元不应对该命令的数据进行加 / 解密运算 3.2 Ultra DMA 命令处理流程以 Ultra DMA 模式传输数据的命令有 Write DMA 和 Read DMA 下面我们以 Ultra

6 DMA 写操作为例介绍 Ultra DMA 命令处理流程 DMA 传输通道的建立都是由硬盘通过 DMARQ 来请求的 FPGA 接收到硬盘的 DMA 请求后首先初始化主机至 FPGA 的 DMA 通道, 紧接着初始化 FPGA 至硬盘的 DMA 通道此时主机经 FPGA 到硬盘的 DMA 通道即已建立, 主机向缓冲区一写入数据, 同时数据处理单元对数据进行加密运算, 并将加密后的数据写入缓冲区二,FPGA 则将缓冲区二中的数据写入硬盘在传输过程中, 若硬盘要求暂停或者缓冲区二空, 则 FPGA 暂停向硬盘发送数据 ; 若缓冲区一满, 则 FPGA 要求主机暂停发送数据主机和硬盘都可以随时停止当前的 DMA 传输, 未传完的数据将等待硬盘下一次的 DMA 请求时再进行传输如果硬盘提出中止传输,FPGA 将撤除 FPGA 至硬盘的 DMA 通道, 同时向主机提出中止传输, 撤除主机至 FPGA 的 DMA 通道, 并计算该次所传数据的 CRC 校验然后 FPGA 进入等待状态, 等待硬盘下一次的 DMA 请求如果主机提出中止传输,FPGA 将撤除主机至 FPGA 的 DMA 通道, 同时继续向硬盘发送数据, 直到将接收到主机的数据发送完毕, 即缓冲区二空后, 向硬盘提出中止传输, 撤除 FPGA 至硬盘的 DMA 通道, 并计算 CRC 校验然后 FPGA 进入等待状态, 等待硬盘下一次的 DMA 请求在等待状态下, 若 FPGA 接收到硬盘的中断请求, 则说明该次命令的所有数据已经传完, 命令结束 FPGA 将命令执行结果读入寄存器组二, 向主机产生中断请求, 进入空闲状态若接收到硬盘的 DMA 请求, 则说明硬盘还未接收到该次命令的所有数据, 此时需要判断主机是否已将所有数据发送完如果主机并没有将所有数据发送完, 则再次建立 FPGA 两侧的 DMA 通道, 开始新一轮的 DMA 传输 ; 如果主机已将所有数据发送完, 则重新建立 FPGA 至硬盘的 DMA 通道, 直到将缓冲区二中的数据发送完, 并计算 CRC 校验

8 4 结束语本文采用 FPGA 实现了两套符合 ATA-6 规范的 IDE 接口, 完成主机与硬盘之间数据的截获处理和转发经测试, 系统在 DOS Windows 98 Windows 2000 Windows XP 及 Red Hat Linux 9.0 操作系统环境下, 使用希捷迈拓三星西数等公司的多种型号硬盘均工作正常, 支持 PIO 和 Ultra DMA 两种数据传输模式由于通过 FPGA 实现一个完整的 IDE 接口, 若对系统稍加改动, 如在数据处理单元中加入相应的文件系统, 即可实现脱机读写 IDE 硬盘, 用于数据采集的海量存储等多种场合, 使系统具有较好的通用性本文作者创新点 : 作者针对硬盘数据易泄密及高速大容量数据采集困难等问题, 提出在主机和硬盘之间使用 FPGA 芯片构建一个双向 IDE 硬盘通道, 实现两套

9 符合 ATA-6 规范的 IDE 接口,FPGA 对主机与硬盘间的数据流进行处理及转发, 以实现硬盘数据加密数据高速采集存储及脱机控制硬盘等操作系统支持 PIO 和 Ultra DMA 两种数据传输模式, 对操作系统透明, 较常见的单向 IDE 通道, 该系统通用性强, 有较好的推广价值本文侧重于用 FPGA 实现 IDE 接口协议, 对实现过程及方法做了详细描述, 对读者有较高的参考实用价值参考文献 : 1 T13 Technical Committee. Information Technology-AT Attachment with Packed Interface-6 (ATA/ATAPI-6). [S] Revision 1e Friedhelm Schmidt, 精英科技译,SCSI 总线和 IDE 接口 : 协议应用和编程 ( 第二版 ),[M] 中国电力出版社, Actel Corporation. Libero User s Guide Actel Corporation,Pro ASIC PLUS Data sheet, Version v3.5, 基于 FPGA 的高速连续数据采集系统的设计 [J] 黄新财佃松宜汪道辉微计算机信息 2005 年第 21 卷第 2 期 58 页作者简介王毅男,1976 年出生, 新疆军区通信网络管理中心工程师, 兰州大学信息科学与工程学院硕士, 研究方向为计算机安全, 嵌入式系统管会生男副研究员兰州大学信息科学与工程学院副院长, 研究方向为计算机网络, 计算机安全刘斌彬男 1981 年出生清华大学电子工程系博士, 研究方向为无线通信信道传输技术梅顺良男,1946 年出生, 清华大学电子工程系博士生导师, 研究方向为调制解调无线通信信道传输技术通信地址 : 甘肃省兰州市兰州大学信息科学与工程学院邮编 : 电子信箱 :wangyi.xj@gmail.com

在地

第 31 卷第 6 期电子科技大学学报 Vol.31 o.6 2002 年 12 月 Journal of UEST of China Dec. 2002 IDE 接口硬盘读写技术 * 徐小玲 ( 浙江教育学院计算机系杭州 310012) 摘要分析了 IDE 接口硬盘控制寄存器模型 ; 论述了 IDE 接口硬盘的读写几项技术 ; 给出了设计硬盘克隆软件的思想和方法, 方法针对硬盘物理扇区进行读写,