第 30 卷第 18 期 2014 年 9 月 甘肃科技 GansuScienceandTechnology Vol 30 No 18 Sep 2014 通用机载雷达信号处理硬件平台设计 尹瑞峰 ( 甘肃长风电子科技有限责任公司, 甘肃兰州 730000) 摘要 : 为了克服定制化机载雷达信号处理系统的不足, 提出了一种基于 VPX 的通用机载雷达信号处理硬件平台解决方案, 可以实现 SAR 和 PD 等多种工作模式, 满足雷达信号处理高速传输 实时处理的需求, 具有很好的可靠性和适应性 本硬件平台已在实际机载雷达系统中应用, 数据的传输速度及信号处理能力和可靠性得到实际的验证 关键词 : 通用性 ;VPX; 雷达信号处理 ; 工作模式 ; 系统参数中图分类号 :E933.6 1 概述 为满足雷达系统对信息处理 存储 传输等方面不断提高的性能要求以及功能需求的不断多样化, 雷达信号处理系统的设计逐渐朝着通用化 软件化的方向发展 传统的雷达信号处理系统的设计思路一般针对特定的功能需求, 先确定算法, 然后根据算法确定运算量评估硬件系统规模, 利用各种专用处理模块完成所需的运算, 用这种思路构建的处理系统是一个深度定制的系统, 由于与算法选择严格相关, 因此效率高 实时性好, 但是灵活性较差 不同体制和功能的雷达, 往往需要研制不同的信号处理系统 因此, 超高的实时处理能力, 快速的数据交互能力, 良好的通用性和可扩展性已成为现代雷达信号处理系统的特点 [1], 通用化已经成为雷达信号处理硬件平台的一种发展趋势 通用化是选定或研制具有互换性特征的通用单元, 并将其用于新研制的某些系统需求的一种标准化方法 [2] 文献[3] 从系统角度出发, 分析了通用化程度变化对装备整体的使用可用度的影响 通用化包括了标准化 模块化 可扩展 可重构几个方面的含义 1) 标准化 标准化设计是指系统的各个技术环节选用成熟的工业标准或者国际标准 采用标准化设计的系统具有更好的开放性 通用性和可维护性 ; 2) 模块化 模块化设计是将独立的功能或任务在物理上或逻辑上独立实现, 然后使用多个模块构成一个完整的功能, 这有利于满足系统的升级 替换和功能重组等需求 ; 3) 可扩展 可扩展性最主要的就是规模可扩 展, 这通常与系统的并行结构和互连技术有关 对于雷达处理系统的可扩展性设计, 不仅要实现处理能力的可扩展, 而且还要实现存储容量和 IO 带宽的可扩展, 这样才可以得到平衡的整体性能 ; 4) 可重构 可重构性包括两个方面 : 一是针对不同应用, 可以对系统资源进行优化重组 ; 二是重新配置能力, 即遇到故障或降级处理时, 系统结构无需作大的调整 本文涉及的通用机载雷达信号处理硬件平台, 针对当前机载雷达信号处理高速性和实时性的特点而开发, 以 Xilinx 公司的 V5/V6 系列 FPGA 作为主要逻辑器件,ADI 公司的 TigerSHARC 系列高性能浮点 DSP 芯片 ADSPTS201 作为基本运算单元, 应用了业界领先的 VPX 总线技术, 具有很强的数据传输能力和实时处理能力, 能够满足当前多数机载雷达的性能要求 2 总体设计 2.1 需求分析 ADC 需求 : 为了增加本硬件平台的通用性, 在设计时, 既要考虑机载雷达 SAR 模式高带宽的需求, 又要考虑 PD 模式多通道的需求 因此, 本通用机载雷达信号处理硬件平台需要采用较少通道的高速 ADC 与多通道低速 ADC 结合的方式进行设计 IO 需求 : 通常信号处理系统承担了整个雷达系统的时序控制 指令分发 数据上报 系统监控等功能 因此, 本通用机载雷达信号处理硬件平台以 FPGA 为主来设计 IO 模块 信号处理能力 : 由于 SAR 信号处理具有大数据量 短延时的特点, 一般单板处理能力很难满足实时处理的需求, 所以需要采用大规模的 DSP 阵列并行
第 18 期 尹瑞峰 : 通用机载雷达信号处理硬件平台设计 17 处理来解决处理量大又要求速度快的冲突问题 数据传输能力 : 机载雷达的数据传输带宽非常大, 要实现内部模块之间灵活的高速实时传输, 必须要一个可靠的系统内高速且灵活的传输链路来完成 因此本系统设计时要采用高速总线技术并且可以实现系统内部模块间的点对点传输 系统显示和控制 : 雷达有综合显示控制平台, 而信号处理处理系统内部需要有一个相应的处理模块与之对接以提供显示控制需要的数据信息, 保证系统的正常运转 另外从系统开发的角度来说, 需要有一个支持系统在线开发和调试的模块 因此本系统设计时应考虑采用可以同时实现两个功能的模块 2.2 总体设计根据实际需求, 将本雷达信号处理硬件平台划分为 5 种基本功能单元 / 模块来实现, 分别为 ; ADC 采集模块, 由 1 块 4 通道 VPX_4ADC_1.5 G 采集板和 2 块 8 通道 VPX_8ADC_400M 采集板组成 ; 运算功能模块, 由 6 块 VPX_TS201_8DSP 处理板组成 ; 接口控制模块, 由 IO 接口板实现 ; 全交换模块, 由 VPX_SWITCH 板实现 ; 综合显示控制模块, 由 VPX_PPC 处理板实现 各板卡功能如下 : VPX_4ADC_1.5G 采集板 : 实现对 2 路 I/Q 双通道高频模拟信号的采集, 在 SAR 模式下工作 ; VPX_8ADC_400M 采集板 : 实现对 16 路低频模拟信号的采集, 在 PD 模式下工作 ; IO 接口板 : 实现运动补偿 电平转换 辅助数据接收 系统模式控制 回波数据打包 数据输出 AGC 计算等功能 VPX_TS201_8DSP 处理板 : 实现对采集数据的实时成像和目标处理 ; VPX_SWITCH 板卡 : 实现通用处理平台内部的所有数据节点之间的全交换功能 另外,VPX_PPC 主控板用于系统调试, 以及雷达显示画面的数据处理, 包括量化 目标数据管理等 各板卡之间的硬件资源互联及数据传输通过系统底板来实现, 如图 1 所示 图 1 系统内部互联结构 1)4 通道 1.5GHz 采集板 8 通道 400MHz 采集板通过 SRIO 口与 IO 接口板相连, 通过 SRIO 可以把采集数据发送到 IO 接口板, 单路 SRIO 理论传输带宽为 800MB/s; 2)IO 接口板和 DSP 处理板之间构成 TS201 Link 口的流水网络和 SRIO 的全交换网络,IO 接口板通过 TS201Link 或 SRIO 把接收到的 AD 数据发送到 DSP 处理板,DSP 处理板采取板间流水 板内并行的处理方式对回波数据进行处理 ; 3)6 个 DSP 处理板把处理后的图像或目标数据进行汇总, 再通过 SRIO 将汇总后的数据发送至 VPX_PPC 板,VPX_PPC 将数据进行处理后将数据发送至 IO 板, 由 IO 板将数据送给雷达显示控制终端 ; 4) 所有模块共享 VPX 总线, 由 VPX_PPC 板对所有模块进行管理 调试 维护, 用以增加系统的灵活性 ; 5) 系统的复位 加载 监控, 由 IO 接口板作为主控实现 此外, 该雷达信号处理硬件平台的对外数据传输和系统参数传递, 分别通过 1553B 接口 LVDS 接口和 RS422 串口来实现 各个功能模块相互配合, 并行工作, 完成以下功能 : 雷达回波采集 : 系统中有 VPX_8ADC_400M 和 VPX_4ADC_1.5G 两块 ADC 板卡, 采集数据后通过 TS201Link 或者 SRIO 传输到 IO 接口板 ; 系统参数及控制命令响应 :IO 接口板通过 1553B 接口与显示控制终端通信, 并通过 RS422 串口与监控或伺服及其它雷达系统分机进行通信, 传输系统的状态 参数 控制信息等 并且 IO 接口板将回波数据与系统参数打包, 按照规定的格式通过 TS201Link 或者 SRIO 传送到 VPX_TS201_8DSP 处理板 ; 实时信号处理 :VPX_TS201_8DSP 接收回波数据及系统参数, 进行成像或目标处理 ; 处理结果输出 :VPX_TS201_8DSP 板将处理后的结果通过一路 SRIO 网络传输到 IO 接口板, 后者将信号通过 LVDS 或者 1553B 接口输出 ; 系统自检 : 系统具有上电自检 周期自检 故障定位的功能, 由各个板卡自行完成, 通过 FPDP 总线输出到 IO 接口板, 由接口板统一打包传输到监控 3 硬件模块详细设计
甘 ８ 肃 ＡＤＣ采集模块 ＶＰＸ ＡＤＣ ５Ｇ高速 ＡＤＣ采集板用以实现 机载雷 达 ＳＡＲ 模 式 高 分 辨 率 采 集 ＶＰＸ ８ＡＤＣ Ｍ低速 ＡＤＣ采集板用以实现 ＰＤ模式多通道采 集 ＡＤＣ采集板配合工作 实现整个机载雷达信号 处理硬件平台的多种工作模式 ＶＰＸ ＡＤＣ ５Ｇ ＶＰＸ ＡＤＣ ５Ｇ高速 ＡＤＣ采 集 板 采 用 Ｎａ ａ Ｓ ｍ ｃ ｄ ｕｃ 公 司 的 ＡＤ Ｄ５实现数据采集功能 高频采集时钟 信 号带宽 ８ ＭＨｚ 以 Ｘ ｘ公司的 Ｖ５系列 ＦＰ ＧＡ实现逻辑控制 数据传输等功能 结构如图 所 示 科 技 第 卷 Ｏ接口控制模块 接口控制模块在整个硬件平台中 起着至关重 要的主控作用 整个系统与外界的交互 包括数据传 输 系统参数的传递 系统的工作模式控制等 都是 Ｏ接口板实现的 结构如图 所示 通过 图 Ｏ接口板结构 Ｏ模块要实现 ＤＢＦ功能 对处理器的灵活性 有很大要求 使用 ＦＰＧＡ进行 ＤＢＦ系数计算的硬 件实现有很大的困难 并且精度很难保证 而 ＤＳ Ｐ 采用软件编程 处理器顺序取指令执行的工作方式 程序的开发调试均十分方便 非常适合这些对灵活 性要求较高的数据处理场合 同时 因为 Ｏ接口板 需要大量的对外接口并实现高速数据传输 还需要 一块 Ｏ资源丰富的 ＦＰＧＡ来作为主要逻辑器件 因 Ｏ接口板采用 ＤＳＰ ＦＰＧＡ的组合方式来完成 此 它的基本功能 芯片选用 Ｏ接口板的 ＦＰＧＡ选用 Ｘ ｘ公 司的 Ｖ６系 列 芯 片 ＤＳ Ｐ选 用 ＡＤ公 司 的 ＡＤＳＰ 图 ＶＰＸ ＡＤＣ ５Ｇ采集板硬件框图 ＶＰＸ ８ＡＤＣ Ｍ ＶＰＸ ８ＡＤＣ Ｍ 低速 ＡＤＣ采集板采用多片 Ｔ公司的 ＡＤＳ ５７ 实现数据 采集功能 可以实现 ＰＤ Ｑ ＰＤ Ｑ八路信号 ８ ＭＨｚ 以 Ｘ 采集 低频采集时钟 信号带宽 ｘ公司的 Ｖ５系列 ＦＰＧＡ实现逻辑控制 数据传输 等功能 结构如图 所示 Ｓ 内部 接 口 实 现 Ｏ接 口 板 通 过 ＦＰＧＡ实 现 Ｌ ｋ Ｓ ＹＮＣ同 步 定 时 总 线 ＦＰＤＰ自 定 义 总 线 ｃ ＰＣ等 其中 Ｌ ｋ用来进行板间数据传 Ｓ ＹＮＣ总线用来进行 ＡＤＣ 输 传输速率为 ＭＢ 采集控制 ＦＰＤＰ总线主要用来进行系统维护 对外 接 口 实 现 Ｏ接 口 板 通 过 ＦＰＧＡ实 现 ＬＶＤＳ接口 ＲＳ 串口 光纤等数据传输链路 ＤＳＰ处理模块 作为雷达信号处理机的核心处理器 数字信号处 理 ＤＳ Ｐ 芯片具有处理能力强 应用灵活的特点 但 随着对处理能力的要求不断提高 单片 ＤＳ Ｐ已远远 不能满足要求 多片 ＤＳ Ｐ并行处理系统已成为高性 能雷达处理机的常用结构 随着大规模可编程器件 的发展 采用 ＤＳ Ｐ ＦＰＧＡ结构的信号处理系统显示 Ｐ ＦＰＧＡ结构 出了其优越性 正逐步得到重视 ＤＳ 最大的特点是结构灵活 有较强的通用性 适合模块 化设计 从而能够提高算法效率 同时其开发周期较 图 ＶＰＸ ８ＡＤＣ Ｍ采集板硬件 短 系统易于维护和扩展 适合于实时信号处理
第 ８期 尹瑞峰 通用机载雷达信号处理硬件平台设计 ＶＰＸ ８ＤＳ Ｐ信号处理板采用 Ｘ ｘ公司 的 Ｖ５系列 ＦＰＧＡ作为主要逻辑器件 ＡＤ公司的 ９ 总线对 ＤＳＰ的内存的访问 实现加载 调试 数据传输的功能 Ｔ ｇ ＳＨＡＲＣ系列高性能浮点 ＤＳ Ｐ芯片 ＡＤＳ Ｐ ＤＤＲ存储器接口 每个 ＦＰＧＡ中分别设计 作为基本运算单元 信号处理主要由 ＤＳ Ｐ完 成 个 ＤＤＲ的控制器 Ｃ 通过控制器实现 ＦＰＧＡ对原始数据做一些预处理 一方面解决并行 ＦＰＧＡ对 ＤＤＲ存储器的直接访问 性和速度的问题 另一方面也减轻了 ＤＳＰ处理的负 ＵＤＢ接口 实现 ＦＰＧＡ直接的数据传输 实 担 这样的硬件配置把二者优点结合一起 兼顾速 现 ＰＣ的加载 调试 数据传输等功能 度和灵活性 既满足实时性要求高 数据量大的前 交换模块 端处理要求 又满足复杂算法的实时实现 同时 ＦＰＧＡ还将一如既往地体现其固有的优势 用于板 卡的外围控制电路设计 高速数据传输设计方面 ８ＤＳＰ ８Ｇ基本结构如图 ５所示 交换模块采用 ５片支持 ｘ Ｐ 的交换芯片 基本结构如图 ６所示 主要参数如下 ５片对外共引出 个 ｘ 分别对两组 个 负载槽 片各出 个 ｘ 共 个 ｘ 端口在两个交换 槽间互联 片各出 个 ｘ 通过前面板引出连接 ５片分为 片和 片一组 组间采用双星形 拓扑结构连接 ５ 片组内每个交换芯片间 个 ｘ 连接 ６ 片组内交换芯片各 个 ｘ 端口互联 图 ５ ８ＤＳＰ ８Ｇ基本结构 功能概述 ＡＤＳ Ｐ 采用超级哈佛 结构 静态超标量操作适合多处理器模式运算 可直 接构成分布式并行系统和共享存储式系统 专为大的 信号处理任务和通信结构优化 主要性能如下 ５ 最高工作主频可达 ６ ＭＨｚ 支持单指令多数据 Ｓ ＭＤ 操作 ６ＧＦＬＯＰＳ峰值浮点处理能力 支持 ＥＥＥ 位 位浮点数据格式和 ８位 ６位 位 和６ 位定点数据格式 外部总线宽度为 ６ ｂ 速度最 高为 ５ＭＨｚ 可以提供 ＧＢ 的数据吞吐能力 路 Ｌ ｋ通道 每个通道的传输速率最高为 ６ ＭＢ 条 ８位的片内数据总线与 ６个 Ｍｂ的内部 ＲＡＭ相 连 位的地址总线提供 Ｇ的统一寻址空间 对于 多片处理器的无缝互连提供片上仲裁 ＦＰＧＡ功能设计 ＶＰＸ ８ＤＳ Ｐ信号处 理板的 ＦＰＧＡ采用 Ｘ ｘ公司的 ＸＣ５ＶＬＸ Ｔ 具 有丰富的 Ｏ资源 实现以下功能 总 线 接 口 需 要 完 成 ＦＰＧＡ 通 过 图 ６ ＶＰＸ ＳＷ ＴＣＨ基本结构 ５ 综合显示控制模块 综 合 显 示 控 制 模 块 板 载 颗 Ｆ ｃ ａ ＭＰＣ８６ Ｄ ５ＧＨｚ双 核 处 理 器 共 个 ６ 核 每颗处理器支持 ＧＢＤＤＲ内存 最大 Ｇ 频 率 ５ ＭＨｚ 支持 ＥＣＣ校验且挂载一个 ６ＭＢＮＯＲ ＦＬＡＳ Ｈ 共用一个 ５ ＫＢｂ ｍ 其余参数如下 个前出 Ｍｂｐ 自适应以太网接口 个后出 ＢＡＳＥ Ｘ光口 个 ＲＳ 接口 支持前出和后出 支持 ＳＲ Ｏ互连 个 ｘ模式的 ＳＲａ ｐ ｄ Ｏ接 口 速率支持 ５Ｇｂ ｐ ５Ｇｂｐ和 ５Ｇｂ ｐ 由 ＶＰＸＰ连接器引出 下转第 页
第 ８期 姚志礼 预付费 ＯＣＳ用户和后付费 ＶＰＮ用户融合解决方案 ＯＣＳ用户退出后付费 ＶＰＮ集团流程 当预 付 费 ＶＰＮ 用 户 退 出 集 团 时 ＣＲＭ 先 到 ＨＬＲ上把用户签约信息改到 ＳＡＣＰ平台 再到 ＯＣＳ 上删除该用户的 ＶＰＮ属性 再到 ＶＰＮ平台上销户 如图 ８所示 图 ９ ＶＰＮ属性的 ＯＣＳ用户销户流程 结束语 图 ８ ＯＣＳ用户退出后付费 ＶＰＮ集团流程 具有 ＶＰＮ属性的 ＯＣＳ用户销户流程 当具有 ＶＰＮ属性的 ＯＣＳ用户销户时 ＣＲＭ 先 到 ＨＬＲ删除用户业务信息 再到 ＳＡＣＰ平台销户 再到 ＶＰＮ平台销户 最后到 ＯＣＳ平台销户 如图 ９ 通过预付费 ＯＣＳ用户嵌入后付费 ＶＰＮ平台融 合方案的探讨 对相关的业务呼叫流程 业务信令流 程和业务受理流程进行了详细的介绍 当前电信市 场竞争日趋激烈 对于电信运营商如何更好的发展 用户 维 系 用 户 形 成 差 异 化 的 竞 争 优 势 预 付 费 ＯＣＳ用户和后付费 ＶＰＮ用户的融合具有十分重要 的意义 参考文献 廖建新 移动智能网 Ｍ 北京 北京邮电大学出版 社 所示 郑军 移动智能网技术 Ｊ 现代通信 ５ ５ ６ ８ 櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷櫷 上接第 ９页 ５ 支持 ＰＣ Ｅ互连 个 ｘ 模式 ＰＣ Ｅ ５Ｇ 接口 由 ＶＰＸＰ引出 可配置为 个 ｘ ８的 ＰＣ Ｅ接口 结束语 基于通用化的设计思想 针对机载雷达的信号 ６ 支持处理器温度监控 处理系统进行了总体设计和各硬件模块的详细设 ７ 符合工业级温度要求 计 标准化 模块化 可扩展 可重构是该通用雷达 ８ 符合 ｐ ＶＰＸ标准 信号处理硬件平台的显著特点 该平台现已应用与 ９ 板载两颗 ＦＰＧＡ ＸＰ和 Ｖ ｘ ５ ＸＰ用 某型号机载雷达系统中 实用性和可靠性得到实际 于 Ｂ ｄ 的加载控制 Ｖ ｘ ５支持如图 ７所示 的功能 验证 参考文献 高广坦 基于 平台的雷达信号处理机设计 Ｊ 信息化研究 ６ ７ ９ 王树海 花兴来 李红军 装备标准化 Ｍ 北京 国 防大学出版社 ５ ８ ５ 丁原 宋宁哲 刘根 等 提高装备通用化程度的费效 影响分析 Ｊ 空军雷达学院学报 ６ 高立宁 龙腾 基于 与 ＦＰＧＡ的信号处理系统 图 ７ ＶＰＸ ＰＰＣ基本结构 Ｊ 微计算机信息 ８ ５ ９ ６