2.4G Transceiver HW2000 数据手册 产品简介 数据手册 产品规格 上海东软载波微电子有限公司 2019 年 3 月 14 日 V1.1 1/51
产品订购信息 型号 HW2000NF HW2000SD HW2000RD 封装 QFN20 SOP16 SSOP16 HW2000CZ Dice( 裸片 ) : 中国上海市龙漕路 299 号天华信息科技园 2A 楼 5 层邮编 :200235 E-mail:support@essemi.com 电话 :+86-21-60910333 传真 :+86-21-60914991 网址 : 版权所有 上海东软载波微电子有限公司 本资料内容为上海东软载波微电子有限公司在现有数据资料基础上慎重且力求准确无误编制而成, 本资料中所记载的实例以正确的使用方法和标准操作为前提, 使用方在应用该等实例时请充分考虑外部诸条件, 上海东软载波微电子有限公司不担保或确认该等实例在使用方的适用性 适当性或完整性, 上海东软载波微电子有限公司亦不对使用方因使用本资料所有内容而可能或已经带来的风险或后果承担任何法律责任 基于使本资料的内容更加完善等原因, 上海东软载波微电子有限公司保留未经预告的修改权 使用方如需获得最新的产品信息, 请随时用上述联系方式与上海东软载波微电子有限公司联系 V1.1 2/51
修订历史 版本 修改日期 更改概要 V1.0 2018-05-08 初版发布 V1.1 2019-3-14 变更 Logo V1.1 3/51
目录 内容目录 第 1 章 芯片简介... 9 1.1 芯片概述... 9 1.2 应用领域... 10 1.3 结构框图... 10 1.4 QFN20 封装说明... 11 1.5 SOP16/SSOP16 封装说明... 12 第 2 章 芯片工作模式控制... 13 2.1 POWER DOWN 模式... 13 2.2 SLEEP 模式... 13 2.3 IDLE 模式... 14 2.4 TX 模式... 14 2.5 RX 模式... 14 第 3 章 包结构... 15 3.1 PTX 发送数据包结构... 15 3.2 PRX 发送 ACK 包结构... 16 第 4 章 芯片链路控制方式... 17 4.1 硬件链路控制方式... 17 4.2 软件链路控制方式... 17 第 5 章 多 PIPE 逻辑通道... 18 第 6 章 自动响应 ACK 与自动重传 ART... 19 6.1 ACK 不带 ACK PAYLOAD... 19 6.2 ACK 带 ACK PAYLOAD... 19 第 7 章 数据与控制接口... 20 7.1 FIFO... 20 7.2 中断... 21 7.2.1 硬件链路控制中断... 21 7.2.2 软件链路控制中断... 25 7.3 SPI 通信接口... 25 7.3.1 SPI 帧格式... 25 7.3.2 访问时序... 26 7.3.3 FIFO 访问时序... 26 7.3.4 SPI 时序参数... 27 第 8 章 其它功能与设置... 28 8.1 芯片复位... 28 8.2 频点设置... 28 8.3 自动频偏校正 (AFC)... 28 8.4 软件频偏校正... 28 8.5 前导码指示... 28 8.6 RSSI 功能... 29 8.7 载波检测指示 (Carrier Detect) 功能... 29 8.8 FEC CRC SCRAMBLE 功能... 29 V1.1 4/51
第 9 章... 30 9.1 列表... 30 9.2 说明... 31 附录 1 电气特性... 45 附录 2 术语解释... 47 附录 3 典型应用原理图... 48 附录 4 封装信息... 49 V1.1 5/51
图目录图 1-1 HW2000 QFN20 封装示意图... 11 图 1-2 HW2000 SOP16/SSOP16 封装示意图... 12 图 2-1 HW2000 工作模式控制示意图... 13 图 3-1 PRX 发送 ACK 包结构示意图... 16 图 5-1 4 路 PIPE 通讯示意图... 18 图 7-1 FIFO 控制示意图... 20 图 7-2 ACK 不使能情况中断示意图... 21 图 7-3 ACK 使能不带 ACK PAYLOAD 中断示意图... 22 图 7-4 PTX 自动重传情况 1 中断示意图... 22 图 7-5 PTX 自动重传情况 2 中断示意图... 22 图 7-6 PTX 自动重传情况 3 中断示意图 ( 重发超时, 重发次数为 2)... 23 图 7-7 PRX 自动重收中断示意图... 23 图 7-8 ACK 带 ACK PAYLOAD 情况中断示意图... 24 图 7-9 PTX 接收 ACK CRC ERROR 情况中断示意图... 24 图 7-10 PRX 无满足条件 ACK PAYLOAD 发送情况中断示意图... 24 图 7-11 软件链路控制方式下中断示意图... 25 图 7-12 SPI 帧格式... 25 图 7-13 SPI 写时序... 26 图 7-14 SPI 读时序... 26 图 7-15 SPI 写 FIFO 时序... 26 图 7-16 SPI 读 FIFO 时序... 26 图 7-17 SPI 时序参数示意图... 27 图 8-1 数据扰码生成器... 29 图 9-1 HW2000 QFN20 典型应用原理图... 48 图 9-2 HW2000 SOP16/SSOP16 典型应用原理图... 48 图 9-3 QFN20 4x4 封装外形示意图... 49 图 9-4 SOP16 4x10 封装外形示意图... 50 图 9-5 SSOP16 4x5 封装外形示意图... 51 V1.1 6/51
表目录表 1-1 HW2000 QFN20 封装引脚说明... 11 表 1-2 HW2000 SOP16/SSOP16 封装引脚说明... 12 表 7-1 SPI 时序参数... 27 表 9-1 列表... 30 表 9-2 PKTCTRL 说明... 31 表 9-3 TRCTL 说明... 31 表 9-4 CHANNR 说明... 32 表 9-5 MISC0 说明... 32 表 9-6 FOCCFG 说明... 32 表 9-7 FREQBASE 说明... 33 表 9-8 THRES 说明... 33 表 9-9 MISC1 说明... 33 表 9-10 MISC2 说明... 34 表 9-11 CDTH 说明... 34 表 9-12 RSSI 说明... 34 表 9-13 STATUS0 说明... 34 表 9-14 STATUS1 说明... 35 表 9-15 FIFO0DATA 说明... 35 表 9-16 FIFO1DATA 说明... 35 表 9-17 ACKFIFO0DATA 说明... 35 表 9-18 ACKFIFO1DATA 说明... 36 表 9-19 FIFO0CTRL 说明... 37 表 9-20 FIFO1CTRL 说明... 37 表 9-21 ACKFIFO0CTRL 说明... 38 表 9-22 ACKFIFO1CTRL 说明... 39 表 9-23 FIFOSTATUS 说明... 39 表 9-24 CLEAR 说明... 40 表 9-25 PIPECTRL 说明... 40 表 9-26 INT 说明... 42 表 9-27 P0ADDR0 说明... 42 表 9-28 P0ADDR1 说明... 43 表 9-29 P0ADDR2 说明... 43 表 9-30 P1ADDR0 说明... 43 表 9-31 P1ADDR1 说明... 43 表 9-32 P1ADDR2 说明... 43 表 9-33 P2ADDR 说明... 44 表 9-34 P3ADDR 说明... 44 表 9-35 芯片操作条件... 45 表 9-36 芯片功耗... 45 表 9-37 RF 通讯基本参数... 45 表 9-38 RF 发射机参数... 46 表 9-39 RF 接收机参数... 46 表 9-40 振荡器参数... 46 V1.1 7/51
表 9-41 IO 端口 DC 参数... 46 表 9-42 芯片状态切换时间参数... 46 表 9-43 术语解释... 47 表 9-44 QFN20 4x4 封装尺寸... 49 表 9-45 SOP16 4x10 封装尺寸... 50 表 9-46 SSOP16 4x5 封装尺寸... 51 V1.1 8/51
第 1 章芯片简介 1. 1 芯片概述 HW2000 是一款低功耗低成本 2.4GHz ISM 频段射频收发器芯片, 支持频段范围为 2402~2483MHz 芯片的工作频点可以通过频点配置, 配置方式如下 : 工作频点 = 起始频点 (rf_freq_base)+ 步长 (step)x 频道号码 (PLL_CH_NO) 其中, 起始频点 rf_freq_base 为 FREQBASE 的 Bit11-Bit0, 步长 step 为 1MHz, 频道号码 PLL_CH_NO 为 CHANNR 的 Bit6-Bit0 在芯片之间互联互通时, 需要保证发射频点和接收频点一致 通讯特性 使用国际通用的 2.4GHz ISM 工作频段支持 GFSK 调制方式支持 250Kbps/1Mbps 两种数据速率发送数据包格式可选, 数据包长度可调支持自动应答功能 (ACK), 支持 ACK 带 PAYLOAD 功能支持自动重传功能 (ART) 支持自动频率控制 (AFC) 与软件频偏校准支持自动增益控制 (AGC) 支持数字 RSSI 测量支持曼切斯特编码 8bit/10bit 线性码等编码支持两级收发 FIFO, 每级 64bytes 支持两级 ACK FIFO, 每级 32bytes 支持 4 PIPE 多逻辑通道传输支持 4 线 SPI 接口, 最高时钟频率 8MHz 接收机灵敏度 (0.1%BER) -91dBm@1Mbps -96dBm@250Kbps 发射机输出功率 支持发射机输出功率手动或自动控制 :-35dBm ~ +8dBm 功耗特性 ( 详见附录 1) 发射机输出功率在 0dBm 时, 芯片功耗约为 19mA 接收机工作时, 芯片功耗约为 22mA IDLE 模式电流约为 2.0mA SLEEP 模式电流约为 15uA V1.1 9/51
POWER DOWN 模式下电流约为 1.5uA 时钟电路 支持 12/16/20MHz(+/-60ppm) 石英晶体振荡器 封装 支持 QFN20 SOP16 SSOP16 封装 工作条件 工作电压范围 :2.0V~3.6V 1. 2 应用领域 工作温度范围 :-40 ~+85 本芯片可用于无线航模 无线键盘 鼠标 智能家居 以及其它无线数据传输和远程控制等领域 1. 3 结构框图 RFP 2.4G 接收机 电源管理模块 SPI CSN SCK MOSI RFN 2.4G 发射机振荡器时钟模块 调制解调模块数据包生成器收发 FIFO 状态机控制模块 MISO CE IRQ XTALP XTALN 图 1-1 HW2000 结构框图 HW2000 芯片内部结构如上图所示 模拟部分主要由电源管理模块 晶体振荡器 时钟生成电路 2.4G 接收机和 2.4G 发射机构成 ; 数字部分主要由调制解调模块 数据包生成器 收发 FIFO 状态机控制电路 SPI 接口和特殊功能等构成 V1.1 10/51
1. 4 QFN20 封装说明 20 19 18 17 16 1 CE VSS VDD18 VSS VDDIF VDD33 15 2 CSN VSS 14 3 4 SCK MOSI HW2000 RFN RFP 13 12 5 MISO VDDPA 11 IRQ VDD33 VSS XTALP XTALN VDD33 (QFN20) 6 7 8 9 10 图 1-1 HW2000 QFN20 封装示意图 引脚编号 引脚名称 引脚功能 引脚说明 1 CE 数字输入 芯片片选信号 ( 高有效, 低为全芯片复位 ) 2 CSN 数字输入 SPI 的片选信号 ( 低有效 ) 3 SCK 数字输入 SPI 的时钟信号 4 MOSI 数字输入 SPI 的主动端输出 / 被动端输入 5 MISO 数字输出 SPI 的主动端输入 / 被动端输出 6 IRQ 数字输出 中断输出信号 ( 有效电平可通过 PKT_HINT_PORITY 配置 ) 7 VDD33 电源线 2.0V~3.6V 的电压源输入 8 VSS 地线 地线 (0V) 9 XTALP 模拟输入 晶体振荡器的输入端 10 XTALN 模拟输出 晶体振荡器的输出端 11 VDDPA 模拟输出 芯片内置的 1.8V 功放电源输出 12 RFP 射频端 发射机和接收机的射频端接口 13 RFN 射频端 发射机和接收机的射频端接口 14 VSS 地线 地线 (0V) 15 VDD33 电源线 2.0V~3.6V 的电压源输入 16 VDDIF 模拟输出 芯片内置的 1.8V 模拟电源输出 17 VSS 地线 地线 (0V) 18 VDD33 电源线 2.0V~3.6V 的电压源输入 19 VDD18 模拟输出 芯片内置的 1.8V 数字电源输出 20 VSS 地线 地线 (0V) 表 1-1 HW2000 QFN20 封装引脚说明 V1.1 11/51
1. 5 SOP16/SSOP16 封装说明 SOP16 与 SSOP16 封装对应引脚一致, 只有外观尺寸的区别, 详见附录 4 相关说明 1 XTALP VDD33 16 2 XTALN VSS 15 3 VDDPA IRQ 14 4 5 RFP RFN HW2000 (SOP16/SSOP16) MISO MOSI 13 12 6 VDDIF SCK 11 7 VDD33 CSN 10 8 VDD18 CE 9 图 1-2 HW2000 SOP16/SSOP16 封装示意图 芯片编号 引脚名称 引脚功能 引脚说明 1 XTALP 模拟输入 晶体振荡器的输入端 2 XTALN 模拟输出 晶体振荡器的输出端 3 VDDPA 模拟输出 芯片内置的 1.8V 功放电源输出 4 RFP 射频端 发射机和接收机的射频端接口 5 RFN 射频端 发射机和接收机的射频端接口 6 VDDIF 模拟输出 芯片内置的 1.8V 模拟电源输出 7 VDD33 电源线 2.0V~3.6V 的电压源输入 8 VDD18 模拟输出 芯片内置的 1.8V 数字电源输出 9 CE 数字输入 芯片片选信号 ( 高有效, 低为全芯片复位 ) 10 CSN 数字输入 SPI 的片选信号 ( 低有效 ) 11 SCK 数字输入 SPI 的时钟信号 12 MOSI 数字输入 SPI 的主动端输出 / 被动端输入 13 MISO 数字输出 SPI 的主动端输入 / 被动端输出 14 IRQ 数字输出 中断输出信号 ( 有效电平可通过 PKT_HINT_PORITY 配置 ) 15 VSS 地线 地线 (0V) 16 VDD33 电源线 2.0V~3.6V 的电压源输入 表 1-2 HW2000 SOP16/SSOP16 封装引脚说明 V1.1 12/51
芯片各工作模式之间的切换控制如下图所示 : 第 2 章芯片工作模式控制 DBUS_TXEN/ DBUS_RXEN WAKE UP ~PD_CTRL SLEEP no DBUS_TXEN/ DBUS_RXEN IDLE PD_CTRL POWER DOWN ACK received NACK and re-transmit fsm_tx_finish fsm_txen TX PACKET fsm_rxen fsm_rx_finish RX PACKET packet error no CRC error RX ACK auto_ack auto_ack TX ACK 图 2-1 HW2000 工作模式控制示意图 2. 1 POWER DOWN 模式 在此模式下除了低功耗数字 LDO 电源工作外, 所有模拟模块关闭, 状态保持并可读写 ( 但 FIFO 不可操作, 中断标志不可清 ), 芯片整体功耗约为 1.5uA 设置 PD_CTRL( MISC0 的 Bit15) 为高可以进入 POWER DOWN 模式, 如果设置为低则退出 POWER DOWN 模式 ( 引脚 CE 需保持为高电平 ) 芯片从 POWER DOWN 模式退出进入 IDLE 模式后若无收发要求将自动进入 SLEEP 模式 2. 2 SLEEP 模式 在此模式下低功耗数字 LDO 电源与晶体振荡器工作, 但是晶体振荡器的缓冲器未使能, 片内数字电路无时钟, 状态保存并可读写 ( 但 FIFO 不可操作, 中断标志不可清 ), 使用 12MHz 晶体振荡器时, 芯片整体功耗约为 15uA V1.1 13/51
当芯片没有收发要求关闭 DBUS_TXEN( TRCTL 的 Bit8)/DBUS_RXEN( TRCTL 的 Bit7 ) 时, 自动从 IDLE 模式进入 SLEEP 模式, 当有收发请求时开启 DBUS_TXEN/DBUS_RXEN, 芯片从 SLEEP 模式恢复至 IDLE 模式后进入 TX/RX 工作模式 2. 3 IDLE 模式 在此模式下数字 LDO 电源工作在正常模式, 晶体振荡器工作, 晶体振荡器的缓冲器使能, 片内数字电路有系统时钟, 但是 PLL 电路和收发器未工作, 使用 12MHz 晶体振荡器时, 芯片整体功耗小于 2mA 芯片收发完成后自动从 TX/RX 模式进入 IDLE 模式 2. 4 TX 模式 当使能芯片 DBUS_TXEN 并且发送 FIFO 处于有效状态后, 芯片进入 TX 模式 在发送完成 之后, 芯片进入 IDLE 模式, 关闭 DBUS_TXEN 后, 芯片进入 SLEEP 模式 2. 5 RX 模式 当使能芯片 DBUS_RXEN 并且接收 FIFO 处于有效状态后, 芯片进入 RX 模式 若 FIFO 为占用状态不满足接收条件时, 芯片进入 IDLE 模式, 关闭 DBUS_RXEN 后, 芯片进入 SLEEP 模式 注 : FIFO 处于有效状态指 FIFO 配置 FIFO0CTRL/FIFO1CTRL 中所填 PIPE(PRX_FIFOn_PIPE), 与当前 收取包的 PIPE 匹配且 PRX_FIFOn_OCPY = 1 V1.1 14/51
第 3 章包结构 3. 1 PTX 发送数据包结构 Preamble PIPE Address Trailer Packet Control PAYLOAD CRC16/8 PID NOACK 图 3-1 PTX 发送数据包结构示意图 Preamble 支持 2,4,6 16bytes, 长度可通过 PREAMBLE_LEN ( PKTCTRL 的 Bit15-Bit13) 配置 PIPE Address(Syncword) 支持 16/32/48bits, 长度可通过 SYNCWORD_LEN(PKTCTRL 的 Bit12-Bit11) 配置 支持 4 路数据通道,PIPE Address 可通过 0x40~0x47 配置 Trailer 支持 4~18bits, 长度可通过 TRAILER_LEN(PKTCTRL 的 Bit10-Bit8) 配置 PID PID 长度为 2bits, 发送时由硬件自动产生 PTX 每发送一次新的数据包 PID 将自动加 1 PRX 针对当前接收的 PIPE, 依据 PID 与 CRC 值确定当前包为新接收包或重传包 ( 重传包会被丢弃 ) PTX 若重发超时, 在下一次重新发送时 PID 不累加 NOACK 此指示位用于当 ACK 功能使能时,PTX 告知 PRX 当前包无需 ACK 的特例情况 可以通过 PTX_FIFOn_NOACK(FIFOnCTRL 的 Bit4) 进行设置 PAYLOAD 硬件链路控制方式下, 每级 FIFO 最大支持 63bytes 的 PAYLOAD,FIFO 的第一个 byte 代表 PAYLOAD 的长度 软件链路控制方式下,PAYLOAD 的长度由主控 MCU 芯片决定 CRC 硬件链路控制方式下, 支持 CRC16 与 CRC8 两种模式, 可通过 CRC_SEL(MISC1 的 Bit14) 配置 V1.1 15/51
CRC16 生成多项式为 :x 16 +x 12 +x 5 +1 CRC8 生成多项式为 :x 8 +x 2 +x+1 软件链路控制方式下不支持硬件 CRC 功能 3. 2 PRX 发送 ACK 包结构 PRX 发送的 ACK 包结构示意图如下所示 : Preamble PIPE Address Trailer PAYLOAD CRC16/8 图 3-1 PRX 发送 ACK 包结构示意图若 ACK 带 ACK PAYLOAD 功能未使能, 则 PRX 只返回 Preamble 与 PIPE Address 两部分 若 ACK 带 ACK PAYLOAD 功能使能, 则 PRX 返回 Preamble PIPE Address Trailer PAYLOAD 与 CRC Preamble PIPE Address Trailer PAYLOAD 与 CRC 的配置方式见 3.1 节 PTX 发送数据包结构内的描述 V1.1 16/51
第 4 章 芯片链路控制方式 HW2000 支持硬件链路控制通信与软件链路控制通信方式, 可通过 PACK_LENGTH_EN (MISC1 的 Bit12) 进行配置 详细收发流程与操作请参考 应用笔记 _HW2000_User_Guide 数据包收发章节的内容 4. 1 硬件链路控制方式 当设置 PACK_LENGTH_EN 为 1 时, 芯片处于硬件链路控制通信模式 此模式支持两级收发 FIFO, 每级 FIFO 最大支持 63bytes PAYLOAD, 并具有 PAYLOAD 的自动硬件 CRC 校验功能 支持 ACK 功能,ACK 包是否带 ACK PAYLOAD 功能可配 硬件链路控制方式下所填 FIFO 的第一个 byte 代表该级 FIFO 中的 PAYLOAD 的长度 ( 需大于 0),PRX 可依据存放收取 PAYLOAD 的 FIFO 中的第一个 byte 值确定所需读取 PAYLOAD 的长度 4. 2 软件链路控制方式 当设置 PACK_LENGTH_EN 为 0 时, 芯片处于软件链路控制通信模式 此模式只支持 FIFO0 一级 FIFO, 不支持 ACK 与硬件 CRC 校验功能 软件链路模式适用于需要发送较长 PAYLOAD 长度 (>63 bytes) 的场合, 主控 MCU 芯片需依据 FIFO 的半空与半满标志配合收发流程 通过配置 FW_HW_TERM_EN 控制位 (MISC1 的 Bit11), 可以选择不同的 PTX 停止发送条件 : FW_HW_TERM_EN = 1 时,FIFO0 的读写指针相同时状态机自动停止发送数据 ; FW_HW_TERM_EN = 0 时,PTX 循环发送 FIFO0 内部的数据, 由主控 MCU 芯片关闭 DBUS_TXEN 来决定何时停止发送数据, 该方式可方便用于测试 PTX 连续发送模式下的性能指标 V1.1 17/51
PIPE0 第 5 章 多 PIPE 逻辑通道 HW2000 支持 4 个数据 PIPE 逻辑通道, 即 PIPE0~PIPE3, 每个 PIPE 都有各自的物理, 默认 PIPE0/PIPE1 使能 各 PIPE 配置详见 0x40~0x47 描述 各 PIPE 使能,ACK 功能与 ACK 带 PAYLOAD 功能使能详见 PIPECTRL 描述 以使用 PIPE0 逻辑通道通讯为例,PIPECTRL 配置如下 : 若不使能 ACK 功能 P0_EN = 1 ;P0_ACK_EN = 0 ;P0_ACKPAYLOAD_EN = 0 若使能 ACK 不带 PAYLOAD 功能 P0_EN = 1 ;P0_ACK_EN = 1 ;P0_ACKPAYLOAD_EN = 0 若使能 ACK 带 PAYLOAD 功能 P0_EN = 1 ;P0_ACK_EN = 1 ;P0_ACKPAYLOAD_EN = 1 PRX 可支持与 4 个不同 PIPE 的 PTX 通讯 为确保 PRX 能回复 ACK 至正确的 PTX,PRX 在收到数据包之后会保存所接收的 PIPE 并在回复 ACK 时用作 PIPE 发送 图 5-1 所示为 4 路 PIPE 通讯示意图,4 路 PIPE 都具有独立的 PIPE PRX 可分时进行不同 PIPE 的相关通讯, 但在一路 PIPE 完整收发流程完成之前,PRX 不会与另一路 PIPE 的 PTX 通讯 当多路 PTX 与 1 路 PRX 通讯时, 设置各 PTX 的 AUTO_RX_ACK_TIME 值 (MISC2 的 Bit7-Bit0) 可以有效避免各个 PIPE 之间的干扰 PTX1 PTX2 PTX0 PIPE1 PIPE2 PTX3 PIPE3 PRX PIPE0 ADDR: 0xe7e7e7e7e7e7 PIPE1 ADDR: 0xc2c2c2c2c2c2 PIPE2 ADDR: 0xc2c2c2c2c258 PIPE3 ADDR: 0xc2c2c2c2c2a7 图 5-1 4 路 PIPE 通讯示意图 V1.1 18/51
6. 1 ACK 不带 ACK PAYLOAD 第 6 章自动响应 ACK 与自动重传 ART 当 PTX 与 PRX 同时使能当前通信 PIPE 的 ACK 功能后 (PIPECTRL 中的 Pn_EN = 1 并且 Pn_ACK_EN = 1 ), PRX 在接收 CRC 完成后由 RX 模式自动切换为 TX 模式发送 ACK 包,PTX 在发送 CRC 完成后由 TX 模式自动切换为 RX 模式等待接收 ACK 包 PTX 在接收 ACK 完成 PRX 在发送 ACK 完成后置起相应的 FIFO 中断标志位 ( 详见图 7-3) PTX 如果在 AUTO_RX_ACK_TIME 时间内没有成功接收到 PRX 发送的 ACK 信号, PTX 将自动重传上一个数据包 如重传次数超过设定次数 RE_TX_TIMES(MISC0 的 Bit11-Bit8), INT 中的 INTn 中断标志位与 FIFO 发送指示位 PTX_FIFOn_FAIL(FIFOnCTRL 的 Bit15) 将同时置 1 指示发送失败 ( 详见图 7-4 至图 7-6) PRX 在接收 CRC 完成后若出现 CRC 错误将不切换 RX 模式而等待自动重收 ( 详 见图 7-7) 在 ACK 功能使能时, 通过配置 PTX_FIFOn_NOACK 控制位可告知 PRX 当前发送包无需自 动 ACK 6. 2 ACK 带 ACK PAYLOAD 当 PTX 与 PRX 同时使能当前通信 PIPE 的 ACK 带 ACK PAYLOAD 功能后 ( Pn_EN = 1,Pn_ACK_EN = 1 并且 Pn_ACKPAYLOAD_EN = 1 ), PRX 在发送 ACK 的过程中自动从满足条件的 ACK FIFO 中取出 ACK PAYLOAD 进行发送 ACK FIFO 的第一个 byte 代表 ACK PAYLOAD 的长度, 填写值需大于 0 PTX 在接收到 ACK PAYLOAD 后将数据填入满足条件的 ACK FIFO 中, 并置起该 ACK FIFO 的相应状态指示位 (INT 中的 ACKINTn FIFOn_ACK_POS 和 ACKINTn_W_ACKPAY,ACKFIFOnCTRL 中的 PTX_ACKFIFOn_PIPE) ACK FIFO 的操作流程与 DATA FIFO 的流程基本一致 若 PRX 无满足条件的 ACK FIFO, 在发送 ACK 包时将自动忽略发送 ACK PAYLOAD 与 CRC 环节,PTX 在接收 ACK 包时会检测到长度为 0 的 ACK PAYLOAD 而自动忽略接收 CRC 环节 PTX 若检测到收取的 ACK PAYLOAD 有 CRC 错误, 将由 RX 模式转入 TX 模式进行重发 如重传次数超过设定次数 RE_TX_TIMES,PTX_FIFOn_FAIL 将置 1 指示发送失败 注 : 满足条件的 ACK FIFO 指 ACK FIFO 配置 ACKFIFO0CTRL/ACKFIFO1CTRL 中所填 PIPE (PRX_ACKFIFOn_PIPE), 与当前收取包的 PIPE 匹配且 PRX_ACKFIFOn_OCPY = 1 V1.1 19/51
第 7 章数据与控制接口 7. 1 FIFO HW2000 支持两级 DATA FIFO( 每级 64bytes) 与两级 ACK FIFO( 每级 32bytes) DATA FIFO 用于存放收发的 PAYLOAD 数据, 其访问为 0x32 与 0x33,ACK FIFO 用于存放收发的 ACK PAYLOAD 数据, 其访问为 0x34 与 0x35 TX FIFO TX DATA FIFO0/ ACKFIFO0 FIFO1/ ACKFIFO1 DATA TX FIFO Controller Control RX FIFO Controller Control SPI Interface RX FIFO RX DATA FIFO0/ ACKFIFO0 FIFO1/ ACKFIFO1 DATA 图 7-1 FIFO 控制示意图 对于 PTX, 在发送 PAYLOAD 前可以通过 SPI 向 DATA FIFO 内填写数据, 在发送过程中 DATA FIFO 的读取权限交于内部状态机, 在发送过程中禁止 SPI 接口读 DATA FIFO 操作 ; 对于 PRX, 在接收 PAYLOAD 过程中 DATA FIFO 的写入权限交于内部状态机, 在此过程中禁止 SPI 接口写 DATA FIFO 操作 类似的, 若使能 ACK 带 PAYLOAD 功能, 对于 PRX, 在 ACK PAYLOAD 发送前可以通过 SPI 向 ACK FIFO 内填写数据, 在发送过程中 ACK FIFO 的读取权限交于内部状态机, 在发送过程中禁止 SPI 接口读 ACK FIFO 操作 ; 对于 PTX, 在接收 ACK PAYLOAD 过程中 ACK FIFO 的写入权限交于内部状态机, 在此过程中禁止 SPI 接口写 ACK FIFO 操作 V1.1 20/51
7. 2 中断 7. 2. 1 硬件链路控制中断 ACK 不使能中断在 ACK 不使能情况下,PTX 在发送完成后置起相应的发送 FIFO 中断标志位 INTn, 同样 PRX 在接收完成后置起相应的接收 FIFO 中断标志位 ( 如图 7-2 所示 ) Tx finish IRQ: INT0(PID=0) Tx finish IRQ: INT1(PID=1) PTX TX:PID=0(f:FIFO0) TX:PID=1(f:FIFO1) PRX RX(t:FIFO0) RX(t:FIFO1) Package received IRQ:INT0(PID=0) Package received IRQ:INT1(PID=1) 图 7-2 ACK 不使能情况中断示意图 ACK 使能不带 ACK PAYLOAD 中断在 ACK 使能不带 ACK PAYLOAD 情况下, 若 PTX 发送来自 FIFOn 的 PAYLOAD, 在接收 ACK 成功后, 对应的中断标志位 INTn 将置 1 若 PRX 在成功接收后将 PAYLOAD 填入 FIFOn,PRX 在返回 ACK 完成后对应的中断标志位 INTn 将置 1 ( 如图 7-3 所示 ) Ack received IRQ: INT0(PID=0) PTX TX:PID=0(f:FIFO0) RX PRX RX(t:FIFO0) ACK:PID0 ACK transmitted IRQ:INT0(PID=0) V1.1 21/51
图 7-3 ACK 使能不带 ACK PAYLOAD 中断示意图图 7-4 至图 7-6 所示为可能出现的收发不成功情况,PTX 在发送完成后切换为接收 ACK 状态, 若在等待 ACK 时间内 (AUTO_RX_ACK_TIME) 没有收到有效 ACK 信号, 将再次切换为自动重传 PRX 在接收成功后会判断收取的 PID, 若收取的 PID 与 CRC 与前一次相同, 将视为重收包, 不再出中断 ( 只返回 ACK) Ack received IRQ:INT0(PID=0) PTX TX:PID=0(f:FIFO0) RX TX:PID=0(f:FIFO0) RX auto_rx_ack_time[7:0] PRX RX(t:FIFO0) ACK:PID0 ACK transmitted IRQ:INT0(PID=0) 图 7-4 PTX 自动重传情况 1 中断示意图 Ack received IRQ:INT0(PID=0) PTX TX:PID=0(f:FIFO0) RX TX:PID=0(f:FIFO0) RX auto_rx_ack_time[7:0] PRX RX(t:FIFO0) ACK:PID0 RX(discard) ACK:PID0 ACK transmitted IRQ:INT0(PID=0) PID=0 PID&CRC unchanged Package detected as copy of the previous 图 7-5 PTX 自动重传情况 2 中断示意图 V1.1 22/51
PTX_FIFO0_FAIL = 1 IRQ:FIFO0_INT(PID=0) PTX TX:PID=0(f:FIFO0) RX TX:PID=0(f:FIFO0) RX TX:PID=0(f:FIFO0) RX auto_rx_ack_time[7:0] PRX RX(t:FIFO0) ACK:PID0 RX(discard) ACK:PID0 RX(discard) ACK:PID0 ACK transmitted IRQ:INT0(PID=0) PID=0 PID&CRC unchanged Package detected as copy of the previous PID=0 PID&CRC unchanged Package detected as copy of the previous 图 7-6 PTX 自动重传情况 3 中断示意图 ( 重发超时, 重发次数为 2) 注 1: 自动重传次数设置 RE_TX_TIMES 需大于 1 注 2: 若 PTX 在 RE_TX_TIMES 次数内未接收到 ACK,PTX 在置起中断 INTn 的同时 PTX_FIFOn_FAIL 将置 1 注 3: 若 PTX 重传超时, 在发送下一包时 PID 较上一次保持不变 注 4: 重收弃包功能只在 ACK 使能的情况下有效 Ack received IRQ:INT0(PID=0) PTX TX:PID=0(f:FIFO0) RX TX:PID=0(f:FIFO0) RX auto_rx_ack_time[7:0] PRX RX(t:FIFO0) RX(t:FIFO0) ACK:PID0 Package CRC error Re-rx ACK transmitted IRQ:INT0(PID=0) 图 7-7 PRX 自动重收中断示意图图 7-7 所示为 PRX 自动重收的情况,PRX 在接收到数据包之后若检测 CRC 有误将不返回 ACK 而切换至自动重收, 直至收到正确的数据包并返回 ACK 之后置起中断标志 PTX 在 AUTO_RX_ACK_TIME 时间内无法接收有效 ACK 将自动重传 ACK 使能带 ACK PAYLOAD 中断在 ACK 带 ACK PAYLOAD 情况下, 若 PTX 从 FIFOn 中发送 PAYLOAD 之后成功接收 ACK PAYLOAD 后填入 ACK_FIFOn, 对应的中断标志位 INTn 与 ACK_INTn 将置 1 若 PRX 从 ACKFIFOn 中返回 ACK PAYLOAD, 在下一次收到新包后 ( 同一 PIPE PID 发生变化 ), 对应的中断标志位 ACK_INTn 将置 1 ( 如图 7-8 所示 ) V1.1 23/51
ACK received IRQ: INT0(PID=0) ACK_INT0(ACKPAY0) ACK received IRQ:INT1(PID=1) ACK_INT1(ACKPAY1) PTX TX:PID=0(f:FIFO0) RX(t:ACK_FIFO0) TX:PID=1(f:FIFO1) RX(t:ACK_FIFO1) PRX RX(t:FIFO0) ACK:PID0 pay0 (f:ack_fifo0) RX(t:FIFO1) ACK:PID1 pay1 (f:ack_fifo1) ACK transmitted IRQ:INT0(PID=0) New package received IRQ:ACK_INT0(PID=1) ACK transmitted IRQ:INT1(PID=1) 图 7-8 ACK 带 ACK PAYLOAD 情况中断示意图 Ack received, ackpayload CRC error, re-transmit Ack received IRQ:INT0(PID=0) ACK_INT0(ACKPAY0) PTX TX:PID=0(f:FIFO0) RX(t:ACK_FIFO0) TX:PID=0(f:FIFO0) RX(t:ACK_FIFO0) TX:PID=1(f:FIFO0) PRX RX(t:FIFO0) ACK:PID0 pay0 (f:ack_fifo0) RX(discard) ACK:PID0 pay0 (f:ack_fifo0) RX(t:FIFO0) ACK transmitted IRQ:INT0(PID=0) PID=0 PID&CRC unchanged Package detected as copy of the previous New Package received IRQ:ACKINT0(PID=1) 图 7-9 PTX 接收 ACK CRC ERROR 情况中断示意图 PTX 接收到 ACK PAYLOAD 之后若检测到 CRC 错误, 将进行重发, 不置起中断 ( 如图 7-9 所示 ) Ack received IRQ:INT0(PID=0) ACK_INT0 (ACKINT0_W_ACKPAY = 0) Ack received IRQ:INT0(PID=0) ACK_INT0 (ACKINT0_W_ACKPAY = 1) PTX TX:PID=0(f:FIFO0) RX(t:ACK_FIFO0) TX:PID=1(f:FIFO0) RX(t:ACK_FIFO0) TX:PID=2(f:FIFO0) PRX RX(t:FIFO0) ACK:PID0 RX(t:FIFO0) ACK:PID1 pay0 (f:ack_fifo0) RX(t:FIFO0) Package received IRQ:INT0(PID=0) No ackpayload ACK transmitted IRQ:INT0(PID=1) New package received IRQ:INT0(PID=2) ACKINT0 图 7-10 PRX 无满足条件 ACK PAYLOAD 发送情况中断示意图 PRX 若无满足条件的 ACK FIFO, 将忽略发送 ACK PAYLOAD,PTX 检测到长度为 0 的 ACK PAYLOAD, 置起 ACK_INT0 ( 假设 ACK FIFO0 满足接收状态 ) 的同时将 V1.1 24/51
ACKINT0_W_ACKPAY 状态位置 0, 指示此次中断无 ACK PAYLOAD PRX 在下一次即使接收到的 PID 发生变化也不置起 ACKINT0 中断 ( 如图 7-10 所示 ) 7. 2. 2 软件链路控制中断软件链路控制情况下 PTX 的 IRQ 引脚指示发送状态, 发送完成后 IRQ 电平翻转 PRX 在接收到可相关的 PIPE 后置中断标志位 INTn, 可通过中断标志清零或 SPI 读取接收 FIFOn 自动清相应的中断 INTn( 如图 7-11 所示 ) Tx finish IRQ: fsm_tx_state(pid=0) PTX TX:PID=0(f:FIFO0) PRX RX(t:FIFO0) PIPE Address Match IRQ:INT0(PID=0) 图 7-11 软件链路控制方式下中断示意图 7. 3 SPI 通信接口 HW2000 支持 4 线 SPI 通信接口, 支持 SLEEP 模式下对的读写操作, 支持 FIFO 连读连写 7. 3. 1 SPI 帧格式 R/W SLAVE ADDRESS DATA 读写 / 只读 (1 bit) 7-bit 访问 N byte 数据 命令帧 数据帧 图 7-12 SPI 帧格式 V1.1 25/51
其中 8bit 命令帧首位为读写控制位, 0 为只读操作, 1 为读写操作 ( 读取某值的同时可以写入值 ), 后 7 位为读写位 SPI 数据帧按 SPI 接口访问对象不同有所区别, 如果 SPI 访问内部则数据帧固定为 2bytes, 如果 SPI 访问 FIFO( :0x32,0x33,0x34,0x35), 在非连读连写情况下为 1byte( 内部 FIFO 数据宽度 ), 在连读连写情况下数据长度由主设备访问长度决定 数据格式为高位 (MSB) 在前, 低位 (LSB) 在后 7. 3. 2 访问时序 SPI 接口读写操作时序如图 7-13 与图 7-14 所示 CSN SCK MOSI MISO 1 A6 A5 A4 A3 A2 A1 A0 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 D`15 D`14 D`13 D`12 D`11 D`10 D`9 D`8 D`7 D`6 D`5 D`4 D`3 D`2 D`1 D`0 图 7-13 SPI 写时序 注 : 写时 MISO 送出的 D x 为所访问的原始值 CSN SCK MOSI MISO 0 A6 A5 A4 A3 A2 A1 A0 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 图 7-14 SPI 读时序 7. 3. 3 FIFO 访问时序 FIFO 支持连续读写操作, 最小单位为 1byte,SPI 接口读写 FIFO 操作时序如图 7-15 与图 7-16 所示 CSN SCK MOSI MISO 1 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 N Byte 图 7-15 SPI 写 FIFO 时序 CSN SCK MOSI 0 A6 A5 A4 A3 A2 A1 A0 MISO D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 N Byte 图 7-16 SPI 读 FIFO 时序 V1.1 26/51
7. 3. 4 SPI 时序参数 Tcc TchTcl Tcch Tcwh CSN SCK MOSI 0 A6 A5 A4 A3 A2 A1 A0 MISO 图 7-17 SPI 时序参数示意图 Symbol Parameter Min. Units Tcc CSN to SCK setup time 20 ns Tch SCK high time 62.5 ns Tcl SCK low time 62.5 ns Tcch SCK to CSN hold time 40 ns Tcwh CSN inactive time 125 ns 表 7-1 SPI 时序参数 V1.1 27/51
第 8 章其它功能与设置 8. 1 芯片复位 芯片共提供三个复位源, 分别为芯片上电 POR 复位 芯片片选引脚 CE 复位 SFT_RST 软件复位 芯片上电 POR 复位 芯片片选引脚 CE 复位为全芯片复位, 软件复位只复位芯片内部各状态信号, 内部状态保持 8. 2 频点设置 在数据收发时, 收发两端的频点设置必须一致 可使用的频点范围是 2402MHz ~ 2483MHz, 频点间隔为 1MHz, 共 82 个可用频点 频点可以通过信道号 PLL_CH_NO 设置, 最终发送或接收的频点值为 RF_FREQ_BASE + PLL_CH_NO(MHz) 注 : 需在使能发送或接收之前完成频点设置 8. 3 自动频偏校正 (AFC) 在无线收发器的两端, 由于晶振 工作环境等因素的影响, 使得收发两端的频率会有一定的偏差 芯片在接收数据时提供了自动频偏校正的功能 (AFC), AFC_MCTRL(MISC2 的 Bit14) 为 AFC 功能使能控制位 8. 4 软件频偏校正 除硬件自身提供的 AFC 功能之外, 芯片还给软件提供了频偏校正的接口 RF_FREQ_FRACTION(FOCCFG 的 Bit11-Bit0) 用于填写频偏的补偿值, 该具体设置的计算公式如下 : RF_FREQ_FRACTION = round(f dev /10 6* 2048), 频率补偿的精度约为 250Hz 其中 f dev = 目标频点 - 实际频点 (Hz) 对于接收端, 芯片提供了硬件评估的频偏指示 FREQ_ESTIMATION(STATUS0 的 Bit9-Bit0, 二进制补码 ), 该的数据和实际频偏频率 f dev 的对应关系如下 : 当 250kbps 数据速率时 : f dev = FREQ_ESTIMATION/1024*10 6 (Hz) 当 1Mbps 数据速率时 : f dev = FREQ_ESTIMATION/256*10 6 (Hz) 用户可依据频偏指示 FREQ_ESTIMATION 的值推算 f dev, 完成对频偏补偿 RF_FREQ_FRACTION 的配置 8. 5 前导码指示 数据包以 0101 序列作为整个数据包的前导, 芯片可以通过检测收到的连续 01 数据的个数作为数据包前导序列的指示, 具体需要检测的 01 数据个数可以通过设置 PREAMBLE_NUM(FOCCFG 的 Bit15-Bit12) 确定 如果芯片检测到有效的前导序列, PQT(STATUS0 Bit11) 指示为高电平 V1.1 28/51
8. 6 RSSI 功能 在接收模式时, 芯片会评估天线端接收到的信号能量的大小, 该数值会保存在 RSSI 中 RSSI 的读数单位是 dbm, 数据的格式为二进制补码形式的有符号数 推荐在数据包相关完成后 (STATUS1 中的 PIPE_ADDR_MATCH 为 1 ) 读取 RSSI 的数值 RSSI 值与输入功率对应关系详见 应用笔记 _HW2000_User_Guide RSSI 章节的内容 8. 7 载波检测指示 (Carrier Detect) 功能 芯片支持载波检测功能, 即在接收模式时, 芯片会监控带内的接收信号能量, 当接收信号能量大于设置的域值, 并保持一定时间 (>8us) 后, 芯片会给出载波检测指示信号 载波指示的能量域值可以通过 CDTH 设置, 当输入信号能量超过 CD_TH1 设置, 并且保持超过 8us 后, 载波检测指示位 CD 会置高, 如果信号能量降低并小于 CD_TH2 的设置, 载波检测指示位将立刻复位 CD_TH1 和 CD_TH2 设置时的具体单位为 dbm, 数据格式为二进制补码形式的符号数 CD_TH1 与 CD_TH2 的设置方法 : 1) 在接收灵敏度点读取 RSSI 值 ; 2) CD_TH1 的设置值为 RSSI 2dBm; 3) CD_TH2 的设置值为 RSSI 5dBm 推荐使用 应用笔记 _HW2000_User_Guide 初始化设置章节给定的 CD 阈值 8. 8 FEC CRC SCRAMBLE 功能 HW2000 支持数据自动的 FEC 纠错码功能, 码率 R 为 2/3 使用 FEC 可以纠正传输中的传输错误, 可以提高系统在低信噪比环境下传输成功率, 但 FEC 会增加冗余数据, 增加数据包的传送时间 可以通过配置 FEC_TYPE(PKTCTRL Bit5-Bit4) 使能 FEC 硬件链路控制模式下 CRC 算法由硬件实现,CRC 移位初始值可通过 CRC_INIT_DATA(MISC1 Bit7-Bit0) 设置 支持 CRC16 与 CRC8 两种模式, 可通过 CRC_SEL 配置 CRC16 生成多项式为 :x 16 +x 12 +x 5 +1 CRC8 生成多项式为 :x 8 +x 2 +x+1 芯片支持数据的扰码功能, 以增强长 0 或长 1 类型数据的传输能力 可以通过 SCRAMBLE_ON ( MISC1 Bit13 ) 开启扰码功能, 扰码种子可通过 SCRAMBLE_DATA(MISC0 Bit6-Bit0) 设置 扰码区域为 PAYLOAD-CRC 其基本数据流为: Data_in D D D D D D D Wdata_out 图 8-1 数据扰码生成器 V1.1 29/51
第 9 章 9. 1 列表 名称 功能说明 复位值 0x20 PKTCTRL 数据包配置 0x5000 0x21 TRCTL 发送接收使能 0x0000 0x22 CHANNR Channel 设置 0x1830 0x23 MISC0 配置 0 0x0300 0x24 FOCCFG 频率偏差补偿 0x4000 0x25 FREQBASE 起始频点设置 0x0962 0x28 THRES 阈值设置 0x2103 0x29 MISC1 配置 1 0x1800 0x2A MISC2 配置 2 0xC07D 0x2C CDTH CD 阈值设置 0x8883 0x2D RSSI 接收信号能量指示 - 0x2E STATUS0 状态 0-0x30 STATUS1 状态 1-0x32 FIFO0DATA FIFO0 访问 - 0x33 FIFO1DATA FIFO1 访问 - 0x34 ACKFIFO0DATA ACKFIFO0 访问 - 0x35 ACKFIFO1DATA ACKFIFO1 访问 - 0x36 FIFO0CTRL FIFO0 配置 0x008E 0x37 FIFO1CTRL FIFO1 配置 0x008E 0x38 ACKFIFO0CTRL ACKFIFO0 配置 0x0E80 0x39 ACKFIFO1CTRL ACKFIFO1 配置 0x0E80 0x3A FIFOSTATUS FIFO 状态 - 0x3B CLEAR FIFO 指针 - 0x3C PIPECTRL PIPE 设置 0x3000 0x3D INT 中断 - 0x40 P0ADDR0 PIPE0 低 16bits 0xE7E7 0x41 P0ADDR1 PIPE0 中间 16bits 0xE7E7 0x42 P0ADDR2 PIPE0 高 16bits 0xE7E7 0x43 P1ADDR0 PIPE1 低 16bits 0xC2C2 0x44 P1ADDR1 PIPE1 中间 16bits 0xC2C2 0x45 P1ADDR2 PIPE1 高 16bits 0xC2C2 0x46 P2ADDR PIPE2 低 8bits 0xxx58 0x47 P3ADDR PIPE3 低 8bits 0xxxA7 表 9-1 列表 V1.1 30/51
9. 2 说明 数据包配置 PKTCTRL 0x20 复位值 0x5000 PREAMBLE_LEN 15:13 R/W Preamble 长度设置 000: 2 bytes 001: 4 bytes 010: 6 bytes... 111: 16 bytes SYNCWORD_LEN 12:11 R/W Syncword 长度设置 00: 16 bits 01: 32 bits 10: 48 bits 11: reserved TRAILER_LEN 10:8 R/W Trailer 长度设置 000: 4 bits 001: 6 bits 111: 18 bits Trailer 长度 = 设置值 *2 + 4(bits) PACK_TYPE 7:6 R/W 数据编码方式选择 00: NRZ law data 01: Manchester data type 10: 8bit/10bit line code 11: Interleave data type FEC_TYPE 5:4 R/W FEC 功能使能位 00: NO FEC 10: FEC23 others: reserved - 3:0 - - - 表 9-2 PKTCTRL 说明 发送接收使能 TRCTL 0x21 复位值 0x0000-15:9 - - - DBUS_TXEN 8 R/W 发送使能 ( 与接收使能不能同时为 1 ) 使能 不使能 DBUS_RXEN 7 R/W 接收使能 ( 与发送使能不能同时为 1 ) 使能 不使能 - 6:0 - - - 表 9-3 TRCTL 说明 V1.1 31/51
Channel 设置 CHANNR 0x22 复位值 0x1830-15:14 - - - - REF_FQ 13:9 R/W 参考时钟的频率 (MHz) 12M 晶振 :01100 16M 晶振 :10000 20M 晶振 :10100-8:7 - - - PLL_CH_NO 6:0 R/W RF channel number The on-air frequency: F = RF_FREQ_BASE + PLL_CH_NO 表 9-4 CHANNR 说明 配置 MISC0 0x23 复位值 0x0300 PD_CTRL 15 R/W POWER DOWN 模式使能信号 ( 芯片进入 POWER DOWN 模式后状态 使能 不使能 保持并可读写, 但 FIFO 不可操作, 中断标志不可清 ) SFT_RST 14 R/W 软件复位使能信号 ( 不复位值 ) 使能 不使能 - 13:12 - - - RE_TX_TIMES 11:8 R/W PTX 自动重发次数 (ACK 功能使能后有效 ) 注 : 设置值需大于 1 MISO 引脚输 SPI 片选为高电平时, MISO 引脚输出出不使能, 为 MISO_TRI_OPT 7 R/W MISO 引脚状态配置使能高阻态 SCRAMBLE_DATA 6:0 R/W 扰码种子 - 表 9-5 MISC0 说明 频率偏差补偿 FOCCFG 0x24 复位值 0x4000 PREAMBLE_NUM 15:12 R/W 接收检测 Preamble 长度 检测长度为 preamble_num*2 (bits) RF_FREQ_FRACTION 11:0 R/W 频率偏差补偿 详见 8.4 节 表 9-6 FOCCFG 说明 V1.1 32/51
复位值 起始频点设置 FREQBASE 0x25 0x0962 位名称位读写位说明 1 0-15:12 - - - RF_FREQ_BASE 11:0 R/W 起始频点设置 (MHz) 复位值 表 9-7 FREQBASE 说明 阈值设置 THRES 0x28 0x2103 射频工作频率范围为 2402~2483MHz, 设置值需配合 PLL_CH_NO 设置值, 使 工作频率在支持频段范围内 位名称位读写位说明 1 0 EMPTY_THRES 15:11 R/W FULL_THRES 10:6 R/W FIFO0 半空阈值 ( 软件链路控制模式使用 ) FIFO0 半满阈值 ( 软件链路控制模式使用 ) SYNC_THRES 5:0 R/W 同步字允许错误个数阈值 - 复位值 表 9-8 THRES 说明 配置 MISC1 0x29 0x1800 位名称位读写位说明 1 0-15 - - - CRC_SEL 14 R/W CRC 选择控制 CRC8 CRC16 SCRAMBLE_ON 13 R/W 扰码功能使能位使能不使能 PACK_LENGTH_EN 12 R/W 链路控制模式选择 硬件链路控制 软件链路控制 当 FIFO0 的读写指由主控 MCU 硬件链路控制模式下针相等时自动停止决定发送关闭 FW_HW_TERM_EN 11 R/W PTX 发送停止模式配置发送时刻 PKT_HINT_PORITY 10 R/W 中断引脚有效电平配置 低电平有效 高电平有效 - 9:8 - - - CRC_INIT_DATA 7:0 R/W CRC 移位初始值 - 表 9-9 MISC1 说明 - - V1.1 33/51
配置 MISC2 0x2A 复位值 0xC07D RATE 15 R/W 发送速率选择 1Mbps 250Kbps AFC_MCTRL 14 R/W AFC 功能控制 使能 不使能 - 13:9 - - ACKTIME_ADJUST_ON 8 R/W AUTO_RX_ACK_TIME 设置时间乘 2 使能 不使能 等待 ACK 的时间为 AUTO_RX_ACK_TIME 7:0 R/W 设置值 *1us @1Mbps 在 ACK 使能情况下, 设置值 *4us @250Kbps PTX 由发送切换为接收推荐的设置值为后等待 ACK 的时间 preamble_length(bits)+100@1mbps preamble_length(bits)+52@250kbps 表 9-10 MISC2 说明 CD 阈值设置 CDTH 0x2C 复位值 0x8883 CD_TH1 15:8 R/W CD 的高域值 CD_TH2 7:0 R/W CD 的低域值 详见 8.7 节 表 9-11 CDTH 说明 接收信号能量指示 RSSI 0x2D 复位值 - - 15:8 - - - RSSI 7:0 R RSSI 值 (dbm) 详见 8.6 节 表 9-12 RSSI 说明 状态 STATUS0 0x2E 复位值 - - 15:12 - - - PQT 11 R Preamble 检测标志 发现有效未发现有效 Preamble Preamble CD 10 R carrier detect 标志 发现有效载波 未发现有效载波 FREQ_ESTIMATION 9:0 R 频率偏差的估计值 详见 8.4 节 表 9-13 STATUS0 说明 V1.1 34/51
状态 STATUS1 0x30 复位值 - - 15:8 - - - PIPE_ADDR_MATCH 7 R 同步字接收成功标志接收完成后硬件清 0 同步成功 同步不成功 - 6 - - - FSM_TX_STATE 5 R 状态机当前发送状态状态机处于发状态机不处于指示位送状态发送状态 - 4:0 - - - 表 9-14 STATUS1 说明 FIFO0 访问 FIFO0DATA 0x32 复位值 - - 15:8 - - - FIFO0DATA 7:0 R/W FIFO0 访问 (MCU 芯片以 byte 为单位访问 FIFO) FIFO 读写操作详见 7.3.3 章节 表 9-15 FIFO0DATA 说明 FIFO1 访问 FIFO1DATA 0x33 复位值 - - 15:8 - - - FIFO1DATA 7:0 R/W FIFO1 访问 (MCU 芯片以 byte 为单位访问 FIFO) FIFO 读写操作详见 7.3.3 章节 表 9-16 FIFO1DATA 说明 ACKFIFO0 访问 ACKFIFO0DATA 0x34 复位值 - - 15:8 - - - - ACKFIFO0 访问 ACKFIFO0DATA 7:0 R/W (MCU 芯片以 byte 为单位访问 ACKFIFO) FIFO 读写操作详见 7.3.3 章节 表 9-17 ACKFIFO0DATA 说明 V1.1 35/51
ACKFIFO1 访问 ACKFIFO1DATA 0x35 复位值 - - 15:8 - - - - ACKFIFO1 访问 ACKFIFO1DATA 15:0 R/W (MCU 芯片以 byte 为单位访问 ACKFIFO) FIFO 读写操作详见 7.3.3 章节 表 9-18 ACKFIFO1DATA 说明 FIFO0 配置 FIFO0CTRL 0x36 复位值 0x008E PTX_FIFO0_FAIL 15 R 重发超时信号, 用于区分发送中断置起时 PTX 状态 (PTX 清 INT0 硬件自动清 0 ) 重发超时 重发未超时 - 14 - - - PRX 接收存于 FIFO0 中的 PRX_CRC_ERR0 13 R PAYLOAD CRC 错误 CRC 正确 CRC 错误指示位 PRX_FEC23_ERR0 12 R 存于 FIFO0 的接收 PAYLOAD FEC2/3 错误指示位 FEC 错误 FEC 正确 000: PIPE0 PRX_FIFO0_PIPE 11:9 R 001: PIPE1 PRX 接收存于 FIFO0 中的 010: PIPE2 PAYLOAD 数据所属 PIPE 011: PIPE3 Others: 无效 PRX_FIFO0_OCPY 8 R PRX FIFO0 数据填写完成 PRX FIFO0 PRX FIFO0 信号 ( 清中断 INT0 后硬件被占用未被占用清 0 ) FIFO0_EN 7 R/W FIFO0 使能位 使能 不使能 - 6:5 - - - 告知 PRX 从 FIFO0 发送的 PTX_FIFO0_NOACK 4 R/W PAYLOAD 无需 ACK 控制 NOACK ACK 位 ( ACK 功能使能时有效 ) PTX_FIFO0_PIPE 3:1 R/W PTX FIFO0 中的 PAYLOAD 数据所属 PIPE 000: PIPE0 001: PIPE1 010: PIPE2 011: PIPE3 Others: 无效 V1.1 36/51
PTX_FIFO0_OCPY 0 R/W PTX FIFO0 数据填写完成 信号 ( 软件清 0 ) PTX FIFO0 被占用 PTX FIFO0 未被占用 表 9-19 FIFO0CTRL 说明 FIFO1 配置 FIFO1CTRL 0x37 复位值 0x008E PTX_FIFO1_FAIL 15 R 重发超时信号, 用于区分发送中断置起时 PTX 状态 (PTX 清 INT1 硬件自动清 0 ) 重发超时 重发未超时 - 14 - - - PRX 接收存于 FIFO1 中的 PRX_CRC_ERR1 13 R PAYLOAD CRC 错误 CRC 正确 CRC 错误指示位 PRX_FEC23_ERR1 12 R 存于 FIFO1 的接收 PAYLOAD FEC2/3 错误指示位 FEC 错误 FEC 正确 000: PIPE0 PRX_FIFO1_PIPE 11:9 R 001: PIPE1 PRX 接收存于 FIFO1 中的 010: PIPE2 PAYLOAD 数据所属 PIPE 011: PIPE3 Others: 无效 PRX_FIFO1_OCPY 8 R PRX FIFO1 数据填写完成 PRX FIFO1 PRX FIFO1 信号 ( 清中断 INT1 后硬件被占用未被占用清 0 ) FIFO1_EN 7 R/W FIFO1 使能位 使能 不使能 - 6:5 - - - 告知 PRX 从 FIFO1 发送的 PTX_FIFO1_NOACK 4 R/W PAYLOAD 无需 ACK 控制 NOACK ACK 位 ( ACK 功能使能时有效 ) PTX_FIFO1_PIPE 3:1 R/W PTX FIFO1 中的 PAYLOAD 数据所属 PIPE 000: PIPE0 001: PIPE1 010: PIPE2 011: PIPE3 Others: 无效 PTX_FIFO1_OCPY 0 R/W PTX FIFO1 数据填写完成 PTX FIFO1 PTX FIFO1 信号 ( 软件清 0 ) 被占用未被占用 表 9-20 FIFO1CTRL 说明 V1.1 37/51
ACKFIFO0 配置 ACKFIFO0CTRL 0x38 复位值 0x0E80-15:12 - - - 000: PIPE0 PRX_ACKFIFO0_PIPE 11:9 R/W PRX ACKFIFO0 中 ACK PAYLOAD 数据所属 PIPE 001: PIPE1 010: PIPE2 011: PIPE3 Others: 无效 PRX_ACKFIFO0_OCPY 8 R/W PRX PRX PRX ACKFIFO0 数据填 ACKFIFO0 ACKFIFO0 写完成信号 ( 软件清 0 ) 被占用未被占用 ACKFIFO0_EN 7 R/W ACKFIFO0 使能位 使能 不使能 - 6:5 - - - PTX 接收存于 PTX_ACKCRC_ERR0 4 R ACKFIFO0 的 ACK PAYLOAD CRC 错误指示位 CRC 错误 CRC 正确 PTX_ACKFIFO0_PIPE 3:1 R 000: PIPE0 PTX 接收存于 001: PIPE1 ACKFIFO0 中 010: PIPE2 ACK PAYLOAD 011: PIPE3 数据所属 PIPE Others: 无效 PTX_ACKFIFO0_OCPY 0 R PTX ACKFIFO0 PTX PTX 数据填写完成信号 ACKFIFO0 ACKFIFO0 ( 清中断 ACK_INT0 后被占用未被占用硬件清 0 ) 表 9-21 ACKFIFO0CTRL 说明 ACKFIFO1 配置 ACKFIFO1CTRL 0x39 复位值 0x0E80-15:12 - - - 000: PIPE0 PRX_ACKFIFO1_PIPE 11:9 R/W PRX ACKFIFO1 中 ACK PAYLOAD 数据所属 PIPE 001: PIPE1 010: PIPE2 011: PIPE3 Others: 无效 PRX_ACKFIFO1_OCPY 8 R/W PRX PRX PRX ACKFIFO1 数据填 ACKFIFO1 ACKFIFO1 写完成信号 ( 软件清 0 ) 被占用未被占用 V1.1 38/51
ACKFIFO1_EN 7 R/W ACKFIFO1 使能位 使能 不使能 - 6:5 - - - PTX 接收存于 PTX_ACKCRC_ERR1 4 R ACKFIFO1 的 ACK PAYLOAD CRC 错误指示位 CRC 错误 CRC 正确 PTX_ACKFIFO1_PIPE 3:1 R 000: PIPE0 PTX 接收存于 001: PIPE1 ACKFIFO1 中 010: PIPE2 PAYLOAD 数据 011: PIPE3 所属的 PIPE Others: 无效 PTX_ACKFIFO1_OCPY 0 R PTX ACKFIFO1 PTX PTX 数据填写完成信号 ACKFIFO1 ACKFIFO1 ( 清中断 ACK_INT1 后被占用未被占用硬件清 0 ) 表 9-22 ACKFIFO1CTRL 说明 FIFO 状态 FIFOSTATUS 0x3A 复位值 - - 15:10 - - - FIFO0_HALF_FULL 9 R 接收 FIFO0 半满指示位 半满 未半满 FIFO0_HALF_EMPTY 8 R 发送 FIFO0 半空指示位 半空 未半空 - 7:6 - - - ACKFIFO1_ OCPY 5 R ACKFIFO1 状态指示位 ACKFIFO1 ACKFIFO1 被占用未被占用 ACKFIFO0_ OCPY 4 R ACKFIFO0 状态指示位 ACKFIFO0 ACKFIFO0 被占用未被占用 FIFO1_ OCPY 3 R FIFO1 状态指示位 FIFO1 FIFO1 被占用未被占用 FIFO0_ OCPY 2 R FIFO0 状态指示位 FIFO0 FIFO0 被占用未被占用 - 1:0 - - - 表 9-23 FIFOSTATUS 说明 V1.1 39/51
FIFO 指针 CLEAR 0x3B 复位值 - CLR_W_PTR 15 W FIFO 写指针清 0 信号 FIFO ( 不可在接收写指针清 0 PAYLOAD 时使用 ) 无效操作 CLR_W_ACKPTR 14 W ACKFIFO 写指针清 0 信号 ACK FIFO ( 不可在接收写指针清 0 ACK PAYLOAD 时使用 ) 无效操作 FIFO0_WR_PTR 13:8 R FIFO0 写指针 - CLR_R_PTR 7 W FIFO 读指针清 0 信号 FIFO ( 不可在发送读指针清 0 PAYLOAD 时使用 ) 无效操作 CLR_R_ACKPTR 6 W ACK FIFO 读指针清 0 信号 ACK FIFO ( 不可在发送读指针清 0 ACK PAYLOAD 时使用 ) 无效操作 FIFO0_RD_PTR 5:0 R FIFO0 读指针 - 表 9-24 CLEAR 说明 PIPE 设置 PIPECTRL 0x3C 复位值 0x3000 P3_EN 15 R/W PIPE3 使能信号 使能 不使能 P2_EN 14 R/W PIPE2 使能信号 使能 不使能 P1_EN 13 R/W PIPE1 使能信号 使能 不使能 P0_EN 12 R/W PIPE0 使能信号 使能 不使能 - 11:8 - - - - P3_ACKPAYLOAD_EN 7 R/W PIPE3 ACK 带 PAYLOAD 使能信号 使能 不使能 P2_ACKPAYLOAD_EN 6 R/W PIPE2 ACK 带 PAYLOAD 使能信号 使能 不使能 P1_ACKPAYLOAD_EN 5 R/W PIPE1 ACK 带 PAYLOAD 使能信号 使能 不使能 P0_ACKPAYLOAD_EN 4 R/W PIPE0 ACK 带 PAYLOAD 使能信号 使能 不使能 P3_ACK_EN 3 R/W PIPE3 ACK 使能信号 使能 不使能 P2_ACK_EN 2 R/W PIPE2 ACK 使能信号 使能 不使能 P1_ACK_EN 1 R/W PIPE1 ACK 使能信号 使能 不使能 P0_ACK_EN 0 R/W PIPE0 ACK 使能信号 使能 不使能 表 9-25 PIPECTRL 说明 V1.1 40/51
中断 INT 0x3D 复位值 - ACKINT1_CLR 15 W ACKINT1_PID 14:13 R ACKINT1 12 R ACKINT0_CLR 11 W ACKINT0_PID 10:9 R ACKINT0 8 R ACKINT1 标志位清 0 无效操作清 0 信号 PTX: 指示当 ACKINT1 为 1 时,ACKFIFO1 接收到的 ACK ACKINT1 为 1 时 PID 指示位 ACKFIFO1 中断标志位 PTX: ACKFIFO1 接 ACK PAYLOAD 后置 1 PRX: PRX 在接收到新包的 PID 发生变化时置 1 表明前一次从 ACKFIFO1 中发送的 ACK PAYLOAD 发送成功 ( 具体详见 7.2 节 ) ACKINT0 标志位清 0 信号 ACKINT0 为 1 时 PID 指示位 ACKFIFO0 中断标志位 PTX: ACKFIFO0 接 ACK PAYLOAD 后置 1 PRX: PRX 在接收到新包的 PID 发生变化时置 1 表明前一次从 ACKFIFO0 中发送的 ACK PAYLOAD 发送成功 ( 具体详见 7.2 节 ) PAYLOAD 所对应的 PID PRX: 指示当 ACKINT1 为 1 时,ACKFIFO1 上一次成功发送的 ACK PAYLOAD 所对应的 PID 发生中断未发生中断清 0 无效操作 PTX: 指示当 ACKINT0 为 1 时,ACKFIFO0 接收到的 ACK PAYLOAD 所对应的 PID PRX: 指示当 ACKINT0 为 1 时,ACKFIFO0 上一次成功发送的 ACK PAYLOAD 所对应的 PID 发生中断未发生中断 INT1_CLR 7 W INT1 标志位清 0 信号 清 0 无效操作 FIFO1_ACK_POS 6 R PTX 从 FIFO1 发包之后接收的 ACK PAYLOAD 存放的 ACK FIFO ACKFIFO1 ACKFIFO0 V1.1 41/51
( 只针对 PTX, 并且 ACKINT1 = 1, ACKINT1_W_ACKPAY = 1 时有效 ) ACKINT1_W_ACKPAY 5 R ACKINT1 是否带 ACKINT1 = 1 时有效 ) ACK PAYLOAD 指示位 ACK 带 ACK 不带 ( 只针对 PTX, 并且 PAYLOAD PAYLOAD FIFO1 中断标志位 PTX: 发送完成或发送超时 INT1 4 R PRX: 接收完成 发送 ACK 发生中断 未发生中断 完成或 Syncword 匹配 ( 具体详见 7.2 节 ) INT0_CLR 3 W INT0 标志位清 0 信号 清 0 无效操作 FIFO0_ACK_POS 2 R PTX 从 FIFO0 发包之后接收的 ACK PAYLOAD 存放的 ACK FIFO ( 只针对 PTX, 并且 ACKINT0 = 1, ACKINT0_W_ACKPAY = 1 时有效 ) ACKFIFO1 ACKFIFO0 ACKINT0 是否带 ACKINT0_W_ACKPAY 1 R ACKINT0 = 1 时有效 ) ACK PAYLOAD 指示位 ACK 带 ACK 不带 ( 只针对 PTX, 并且 PAYLOAD PAYLOAD FIFO0 中断标志位 PTX: 发送完成或发送超时 INT0 0 R PRX: 接收完成 发送 ACK 完成或 Syncword 匹配 ( 具体详见 7.2 节 ) 发生中断 未发生中断 表 9-26 INT 说明 名称 PIPE0 P0ADDR0 0x40 复位值 0xE7E7 P0_ADDR[15:0] 15:0 R/W PIPE0 syncword - 表 9-27 P0ADDR0 说明 V1.1 42/51
名称 PIPE0 P0ADDR1 0x41 复位值 0xE7E7 P0_ADDR[31:16] 15:0 R/W PIPE0 syncword - 表 9-28 P0ADDR1 说明 名称 PIPE0 P0ADDR2 0x42 复位值 0xE7E7 P0_ADDR[47:32] 15:0 R/W PIPE0 syncword - 表 9-29 P0ADDR2 说明 名称 PIPE1 P1ADDR0 0x43 复位值 0xC2C2 P1_ADDR[15:0] 15:0 R/W PIPE1 syncword - 表 9-30 P1ADDR0 说明 名称 PIPE1 P1ADDR1 0x44 复位值 0xC2C2 P1_ADDR[31:16] 15:0 R/W PIPE1 syncword - 表 9-31 P1ADDR1 说明 名称 PIPE1 P1ADDR2 0x45 复位值 0xC2C2 P1_ADDR[47:32] 15:0 R/W PIPE1 syncword - 表 9-32 P1ADDR2 说明 名称 PIPE2 P2ADDR 0x46 复位值 0xxx58-15:8 - - - P2_ADDR[7:0] 7:0 R/W PIPE2 syncword 低 8 位 PIPE2 总长度可通过寄存 - V1.1 43/51
器 SYNCWORD_LEN 配置 : 16bit : {P1_ADDR[15:8],P2_ADDR} 32bit : {P1_ADDR[31:8],P2_ADDR} 48bit : {P1_ADDR[47:8],P2_ADDR} 表 9-33 P2ADDR 说明 名称 PIPE3 P3ADDR 0x47 复位值 0xxxA7-15:8 - - - P3_ADDR[7:0] 7:0 R/W PIPE3 syncword 低 8 位 PIPE3 总长度可通过 SYNCWORD_LEN 配置 : 16bit : {P1_ADDR[15:8],P3_ADDR} 32bit : {P1_ADDR[31:8],P3_ADDR} 48bit : {P1_ADDR[47:8],P3_ADDR} - 表 9-34 P3ADDR 说明 V1.1 44/51
附录 1 电气特性 下面列表数据,Typ. 为常温测得的数据 ;Min. 和 Max. 为全温度, 全电压范围内测得的最小值和最大 值 符号 参数 Min. Typ. Max. Units VDD 芯片工作电压 2.0 3.0 3.6 V TEMP 芯片工作温度 -40 +27 +85 ºC 表 9-35 芯片操作条件 符号 参数 Min. Typ. Max. Units 低功耗模式 I VDD_PD POWER DOWN 模式芯片电流 1 1.5 10 ua I VDD_Sleep SLEEP 模式芯片电流 - 15 - ua I VDD_Idle IDLE 模式芯片电流 - 2 - ma TX 模式 I VDD_TX8 输出功率为 8dBm 时的电流 - 30 - ma I VDD_TX4 输出功率为 4dBm 时的电流 - 24 - ma I VDD_TX0 输出功率为 0dBm 时的电流 - 19 - ma I VDD_TX6N 输出功率为 -6dBm 时的电流 - 15 - ma I VDD_TX12N 输出功率为 -12dBm 时的电流 - 14 - ma I VDD_TX20N 输出功率为 -20dBm 时的电流 - 13 - ma I VDD_TX35N 输出功率为 -35dBm 时的电流 - 11 - ma RX 模式 I VDD 接收机高灵敏度时的电流 @1M/250Kbps - 22 - ma I VDD 接收机低灵敏度时的电流 @1M/250Kbps ( 该模式下灵敏度下降约 6dB) - 16 - ma 表 9-36 芯片功耗 注 1: 以上为使用 12M 晶振下的功耗测试数据 注 2: 接收机低灵敏度模式配置详见 应用笔记 _HW2000_User_Guide 初始化章节 符号 参数 Min. Typ. Max. Units F OP 工作频段 2300-2500 MHz PLL res PLL 可配置频率 2300-2500 MHz F XTAL 振荡器频率 12 12 20 MHz Δf 1M 频偏 @ 1Mbps - 250 - KHz Δf 250K 频偏 @ 250Kbps - 250 - KHz R GFSK 基带数据速率 250-1000 Kbps F CH1M 非重叠带间距 @ 1Mbps - 1 - MHz F CH250K 非重叠带间距 @ 250Kbps - 0.25 - MHz 表 9-37 RF 通讯基本参数 V1.1 45/51
符号 参数 Min. Typ. Max. Units P RF 最大输出功率 - 6 8 dbm P RFC RF 发射机输出功率可调范围 -35-8 dbm P RFCR RF 发射机输出功率可调精度 - 1 2 db 表 9-38 RF 发射机参数 符号 参数 Min. Typ. Max. Units RX max BER<0.1% 时最大接收信号能量 -20 - -10 dbm RX SENS 灵敏度 (0.1%BER) @1Mbps - -91 - dbm RX SENS 灵敏度 (0.1%BER) @250Kbps - -96 - dbm C/I CO 同频信号 C/I (@1Mbps) - - 10 db C/I 1ST 1 st 邻道抑制 C/I 1MHz -25 - - db C/I 2ND 2 nd 邻道抑制 C/I 2MHz -27 - - db C/I 3RD 3 rd 邻道抑制 C/I 3MHz -36 - - db C/I CO 同频信号 C/I (@250Kbps) - - 6 db C/I 1ST 1 st 邻道抑制 C/I 1MHz -25 - - db C/I 2ND 2 nd 邻道抑制 C/I 2MHz -27 - - db C/I 3RD 3 rd 邻道抑制 C/I 3MHz -41 - - db 表 9-39 RF 接收机参数 注 :C/I 和 Blocking 测试, 干扰信号使用单载波 符号 参数 Min. Typ. Max. Units F xo 晶振频率 - 12 - MHz ΔF 晶振频偏 - 20 60 ppm 表 9-40 振荡器参数 符号 参数 Min. Typ. Max. Units V IH IO 端口输入高电平 0.7VDD - - V V IL IO 端口输入低电平 - - 0.4VDD V V OH IO 端口输出高电平 (IOH=4.0mA) VDD-0.6 - - V V OL IO 端口输出低电平 (IOL=6.0mA) - - 0.7 V 表 9-41 IO 端口 DC 参数 符号 参数 Min. Typ. Max. Units T StoI 芯片从 SLEEP 模式进入 IDLE 模式时间 - 5 - µs T PtoI 芯片从 POWER DOWN 模式 - 900 - µs 进入 IDLE 模式时间 T AFEset 芯片使能发送或接收后射频前端建立时间 - 250 - µs T TxtoRx T RxtoTx 芯片发送数据包完成后切换为接收 ACK 状态射频前端建立时间 (ACK 使能 ) - 250 - µs 芯片接收数据包完成后切换为发送 ACK 状态射频前端建立时间 (ACK 使能 ) - 250 - µs 表 9-42 芯片状态切换时间参数 V1.1 46/51
附录 2 术语解释 Term ACK ART PTX PRX TX RX ISM GFSK PID CE IRQ CSN SCK MOSI MISO Description Acknowledgement Auto Re-Transmit Primary TX Primary RX Transmit Receive Industrial-Scientific-Medical Gaussian Frequency Shift Keying Packet Identity Bits Chip Enable Interrupt Request Chip Select NOT Serial Clock Master Out Slave In Master In Slave Out 表 9-43 术语解释 V1.1 47/51
附录 3 典型应用原理图 图 9-1 HW2000 QFN20 典型应用原理图 注 :C5 可提高系统抗干扰能力, 用户可根据应用场景决定是否添加 图 9-2 HW2000 SOP16/SSOP16 典型应用原理图 注 :C5 可提高系统抗干扰能力, 用户可根据应用场景决定是否添加 V1.1 48/51
附录 4 封装信息 E 16 20 15 E1 1 D1 A1 A2 D A 11 10 6 5 b k e L 图 9-3 QFN20 4x4 封装外形示意图 Symbol Dimensions In Millimeters Dimensions In Inches Min. Max. Min. Max. A 0.700/0.800 0.800/0.900 0.028/0.031 0.031/0.035 A1 0.000 0.050 0.000 0.002 A2 0.153 0.253 0.006 0.010 D 3.900 4.100 0.154 0.161 E 3.900 4.100 0.154 0.161 D1 1.900 2.100 0.075 0.083 E1 1.900 2.100 0.075 0.083 k 0.200MIN. 0.008MIN. b 0.180 0.300 0.007 0.012 e 0.500TYP. 0.020TYP. l 0.350 0.450 0.014 0.018 表 9-44 QFN20 4x4 封装尺寸 V1.1 49/51
A2 D e b E1 E A1 A L c 图 9-4 SOP16 4x10 封装外形示意图 Symbol Dimensions In Millimeters Dimensions In Inches Min. Max. Min. Max. A 1.350 1.750 0.053 0.069 A1 0.100 0.250 0.004 0.010 A2 1.350 1.550 0.053 0.061 b 0.330 0.510 0.013 0.020 c 0.170 0.250 0.007 0.010 D 9.800 10.200 0.386 0.402 E 3.800 4.000 0.150 0.157 E1 5.800 6.200 0.228 0.244 e 1.270(BSC) 0.050(BSC) L 0.400 1.270 0.016 0.050 θ 0 8 0 8 表 9-45 SOP16 4x10 封装尺寸 V1.1 50/51
A2 D e b E E1 A1 A L c 图 9-5 SSOP16 4x5 封装外形示意图 Symbol Dimensions In Millimeters Dimensions In Inches Min. Max. Min. Max. A 1.350 1.750 0.053 0.069 A1 0.100 0.250 0.004 0.010 A2 1.350 1.550 0.053 0.061 b 0.200 0.300 0.008 0.012 c 0.170 0.250 0.007 0.010 D 4.700 5.100 0.185 0.200 E 3.800 4.000 0.150 0.157 E1 5.800 6.200 0.228 0.244 e 0.635(BSC) 0.025(BSC) L 0.400 1.270 0.016 0.050 θ 0 8 0 8 表 9-46 SSOP16 4x5 封装尺寸 V1.1 51/51