Kinetis KL02 32 KB Flash

KL02P32M48SF0 数据手册 : 技术数据 Rev 4 08/2014 Kinetis KL02 32 KB Flash 基于 48 MHz Cortex-M0+ 的微控制器 设计时充分考虑效率 具有高集成度 超小型封装 高能效 ARM Cortex-M0+ 32 位性能 继承了 Kinetis 系列丰富的功能和可扩展性 该产品具有以下特性 : 在极低功耗运行模式下, 运行功耗低至 36 μa/mhz 静态功耗低至 2 μa, 并具有全状态保留和 4 μs 唤醒能力 超高效 Cortex-M0+ 处理器, 运行频率高达 48 MHz, 具有业界领先的吞吐速率 存储器选项为最高 32 KB Flash 和 4 KB RAM 节能架构针对低功耗优化, 采用 90nm TFS 技术 时钟和电源选通技术以及零等待状态 Flash 存储器控制器 MKL02ZxxVFG4 MKL02ZxxVFK4 MKL02ZxxVFM4 16 引脚 QFN (FG) 3 x 3 x 0.65, 间距 0.5 mm 24 引脚 QFN (FK) 4 x 4 x 1, 间距 0.5 mm 32 引脚 QFN (FM) 5 x 5 x 1, 间距 0.5 mm 性能 48 MHz ARM Cortex -M0+ 内核 存储器和存储器接口 高达 32 KB 的程序 Flash 存储器 高达 4 KB 的 SRAM 系统外设 九种低功耗模式, 可根据应用要求提供功耗优化 COP 软件看门狗 SWD 调试接口和微跟踪缓冲器 位操作引擎 时钟 32 khz 至 40 khz 晶振 多用途时钟源 1 khz LPO 时钟 工作特性 电压范围 :1.71 V 至 3.6 V Flash 写入电压范围 :1.71 V 至 3.6 V 温度范围 ( 环境 ):-40 C 至 105 C 人机接口 高达 28 个通用输入 / 输出 (GPIO) 通信接口 一个 8 位 SPI 模块 一个低功耗 UART 模块 两个 I2C 模块 模拟模块 12 位 SAR ADC 集成 6 位 DAC 和可编程基准输入的模拟比较器 (CMP) 定时器 两个双通道定时器 /PWM 模块 16 位低功耗定时器 (LPTMR) 安全性和完整性模块 每个芯片具有 80 位唯一标识号 2012 2014 保留所有权利

订购信息 器件型号 存储器 I\O 最大数量 Flash (KB) SRAM (KB) MKL02Z8VFG4 8 1 14 MKL02Z16VFG4 16 2 14 MKL02Z32VFG4 32 4 14 MKL02Z16VFK4 16 2 22 MKL02Z32VFK4 32 4 22 MKL02Z16VFM4 16 2 28 MKL02Z32VFM4 32 4 28 选型指南 产品简介 相关资源 类型说明资源 Freescale Solution Advisor 是一款基于网络的工具, 具有交互式应用向导和动态产品选型器 产品简介 包含简洁的概述 / 总结信息, 便于快速评估器件的设计适用性 Solution Advisor KL0XPB 1 参考手册 参考手册 包含关于器件结构与功能 ( 操作 ) 的详细说明 KL02P32M48SF0RM 1 数据手册 数据手册 包含电气特性和信号连接信息 KL02P32M48SF0 1 芯片勘误表 芯片掩模组勘误表 提供特定器件掩模组的额外信息或更正信息 KINETIS_L_xN33H 2 封装图纸封装图纸中提供了封装尺寸 QFN 16 引脚 :98ASA00525D 1 QFN 24 引脚 :98ASA00474D 1 QFN 32 引脚 :98ASA00473D 1 1. 如需获取相关资源, 请前往 http://www.freescale.com 并使用以下术语进行搜索 2. 如需获取相关资源, 请前往 http://www.freescale.com 并使用您的器件修订版代替 x 执行术语搜索 图 1 显示了芯片中的功能模块 2 Kinetis KL02 32 KB Flash, Rev 4 08/2014

Kinetis KL02 系列 ARM Cortex-M0+ 内核 调试接口 系统 内部看门狗 存储器和存储器接口 程序 Flash 时钟 锁频环 中断控制器 BME RAM 低频振荡器 MTB 内部参考时钟 安全性和完整性 内部看门狗 模拟 12 位 ADC x1 模拟比较器 x1 定时器 定时器 2x2ch 低功耗定时器 通信接口 I 2 C x2 低功耗 UART x1 人机接口 (HMI) 带中断功能的 GPIO 6 位 DAC SPI x1 图 1. 功能结构框图 Kinetis KL02 32 KB Flash, Rev 4 08/2014 3

目录 1 极限... 5 1.1 热操作极限...5 1.2 湿度操作极限... 5 1.3 ESD 操作极限... 5 1.4 电压和电流操作极限... 5 2 通用... 6 2.1 交流电气特性... 6 2.2 静态电气特性... 6 2.2.1 电压和电流工作要求... 6 2.2.2 LVD 和 POR 工作要求... 7 2.2.3 电压和电流特性... 8 2.2.4 运行模式转换特性...9 2.2.5 功耗特性... 9 2.2.6 EMC 电磁辐射特性... 14 2.2.7 设计时需考虑电磁辐射...15 2.2.8 电容属性... 15 2.3 开关特性... 15 2.3.1 器件时钟特性... 15 2.3.2 一般开关规格... 16 2.4 热学特性... 16 2.4.1 热学操作要求... 16 2.4.2 热属性...16 3 外设工作要求与特性...17 3.1 内核模块... 17 3.1.1 SWD 电气特性... 17 3.2 系统模块... 18 3.3 时钟模块... 18 3.3.1 MCG 规格... 18 3.3.2 振荡器电气特性... 20 3.4 存储器和存储器接口... 21 3.4.1 Flash 电气特性...21 3.5 安全性和完整性模块... 22 3.6 模拟...22 3.6.1 ADC 电气特性...22 3.6.2 CMP 和 6 位 DAC 的电气特性... 25 3.7 定时器... 27 3.8 通信接口... 27 3.8.1 SPI 电气及时序特性...27 3.8.2 内部集成电路接口 (I2C) 时序...31 3.8.3 UART...32 4 尺寸... 33 4.1 获取封装尺寸... 33 5 引脚分配...33 5.1 KL02 信号多路复用和引脚分配...33 5.2 KL02 引脚分配... 35 6 订购器件...37 6.1 确定有效的可订购器件...37 7 器件标识...37 7.1 说明...37 7.2 格式...38 7.3 字段...38 7.4 示例...38 8 小型封装标记...38 9 术语和准则... 39 9.1 定义 : 操作要求...39 9.2 定义 : 特性...39 9.3 定义 : 属性...40 9.4 定义 : 极限...40 9.5 超出极限的后果...41 9.6 极限与操作要求的关系...41 9.7 极限和操作要求准则... 41 9.8 定义 : 典型值... 42 9.9 典型值条件...43 10 修订记录...43 4 Kinetis KL02 32 KB Flash, Rev 4 08/2014

极限 1 极限 1.1 热操作极限 表 1. 热操作极限 符号说明最小值最大值单位注释 T STG 存储温度 55 150 C 1 T SDR 无铅焊接温度 260 C 2 1. 根据 JEDEC 标准 JESD22-A103 高温存储时间 确定 2. 根据 IPC/JEDEC 标准 J-STD-020 非密封固态表面安装器件的潮湿 / 回流敏感度分级 确定 1.2 湿度操作极限 表 2. 湿度操作极限 符号说明最小值最大值单位注释 MSL 湿度灵敏度等级 3 1 1. 根据 IPC/JEDEC 标准 J-STD-020 非密封固态表面安装器件的潮湿 / 回流敏感度分级 确定 1.3 ESD 操作极限 表 3. ESD 操作极限 符号 说明 最小值 最大值 单位 注释 V HBM 静电放电电压, 人体放电模式 2000 +2000 V 1 V CDM 静电放电电压, 设备充电模式 500 +500 V 2 I LAT 105 C 环境温度下的闩锁电流 100 +100 ma 3 1. 根据 JEDEC 标准 JESD22-A114 静电放电 (ESD) 灵敏度测试人体放电模式 (HBM) 标准 确定 2. 根据 JEDEC 标准 JESD22-C101 微电子组件静电放电耐压阈值的电场感应器件充电模式测试方法 确定 3. 根据 JEDEC 标准 JESD78 IC 闩锁测试 确定 Kinetis KL02 32 KB Flash, Rev 4 08/2014 5

通用 1.4 电压和电流操作极限 表 4. 电压和电流操作极限 符号 说明 最小值 最大值 单位 V DD 数字供电电压 0.3 3.8 V I DD 数字供电电流 120 ma V IO IO 引脚输入电压 0.3 V DD + 0.3 V I D 单引脚瞬态最大电流限值 ( 适用于所有端口引脚 ) 25 25 ma V DDA 模拟供电电压 V DD 0.3 V DD + 0.3 V 2 通用 2.1 交流电气特性 除非另有说明, 否则传播延迟在 50% 到 50% 点处测得, 上升时间和下降时间在 20% 和 80% 点处测得, 如下图所示 输入信号 中点 1 V IH 低 高 80% 50% 20% 下降时间 V IL 上升时间 中点是 V IL + (V IH - V IL ) / 2 图 2. 输入信号测量参考 除非另有说明, 否则所有数字 I/O 开关特性均假设输出引脚具备下列特性 C L =30 pf 负载 压摆率禁用 正常驱动强度 2.2 静态电气特性 6 Kinetis KL02 32 KB Flash, Rev 4 08/2014

通用 2.2.1 电压和电流工作要求表 5. 电压和电流工作要求 符号说明最小值最大值单位注释 V DD 供电电压 1.71 3.6 V V DDA 模拟供电电压 1.71 3.6 V V DD V DDA V DD 至 V DDA 差分电压 0.1 0.1 V V SS V SSA V SS 至 V SSA 差分电压 0.1 0.1 V V IH 输入高电压 2.7 V V DD 3.6 V 1.7 V V DD 2.7 V 0.7 V DD 0.75 V DD V V V IL 输入低电压 2.7 V V DD 3.6 V 1.7 V V DD 2.7 V 0.35 V DD V 0.3 V DD V V HYS 输入迟滞 0.06 V DD V I ICIO I ICcont IO 引脚负 DC 注入电流 单引脚 V IN < V SS 0.3V 连续引脚 DC 注入电流 区域限制, 包括 16 个连续引脚的负注入电流之和 负电流注入 -3 ma 25 ma V ODPU 开漏上拉电压电平 V DD V DD V 2 V RAM 保持 RAM 数据所需的 V DD 电压 1.2 V 1 1. 所有 I/O 引脚均通过 ESD 保护二极管内部钳位至 V SS V DD 未连接二极管 如果观察到 V IN 大于 V IO_MIN (= V SS -0.3 V), 则无需在管脚上提供限流电阻 如果未观察到该限制, 则需要一个限流电阻 负 DC 注入限流电阻的计算公式如下 :R = (V IO_MIN - V IN )/ I ICIO 2. 开漏输出必须上拉至 V DD 2.2.2 LVD 和 POR 工作要求表 6. V DD 电源 LVD 和 POR 工作要求 符号说明最小值典型值最大值单位注释 V POR 下降沿电压 V DD POR 检测电压 0.8 1.1 1.5 V V LVDH 下降沿低压检测阈值 高范围 (LVDV = 01) 2.48 2.56 2.64 V V LVW1H V LVW2H V LVW3H 低压警告阈值 高范围 1 级压降 (LVWV = 00) 2 级压降 (LVWV=01) 2.62 2.72 2.82 下一页继续介绍此表... 2.70 2.80 2.90 2.78 2.88 2.98 V V V 1 Kinetis KL02 32 KB Flash, Rev 4 08/2014 7

通用 表 6. V DD 电源 LVD 和 POR 工作要求 ( 继续 ) 符号说明最小值典型值最大值单位注释 V LVW4H 3 级压降 (LVWV=10) 2.92 3.00 3.08 V 4 级压降 (LVWV=11) V HYSH 低压抑制复位 / 恢复迟滞 高范围 ±60 mv V LVDL 下降沿低压检测阈值 低范围 (LVDV=00) 1.54 1.60 1.66 V V LVW1L V LVW2L V LVW3L V LVW4L 低压警告阈值 低范围 1 级压降 (LVWV = 00) 2 级压降 (LVWV=01) 3 级压降 (LVWV=10) 4 级压降 (LVWV=11) 1.74 1.84 1.94 2.04 1.80 1.90 2.00 2.10 1.86 1.96 2.06 2.16 1 V V V V V HYSL 低压抑制复位 / 恢复迟滞 低范围 ±40 mv V BG 带隙电压参考 0.97 1.00 1.03 V t LPO 内部低功耗振荡器周期 工厂调整 900 1000 1100 μs 1. 上升沿阈值 = 下降沿阈值 + 迟滞电压 2.2.3 电压和电流特性 表 7. 电压和电流特性 符号 说明 最小值 最大值 单位 注释 V OH 输出高电压 正常驱动管脚 (reset_b 除外 ) 1, 2 2.7 V V DD 3.6 V,I OH = 5 ma 1.71 V V DD 2.7 V,I OH = 2.5 ma V DD 0.5 V DD 0.5 V V V OH 输出高压 高电平驱动管脚 (reset_b 除外 ) 1, 2 2.7 V V DD 3.6 V,I OH = 20 ma 1.71 V V DD 2.7 V,I OH = 10 ma V DD 0.5 V DD 0.5 V V I OHT 所有端口的总输出高电流 100 ma V OL V OL 输出低电压 正常驱动管脚 1 2.7 V V DD 3.6 V, I OL = 5 ma 1.71 V V DD 2.7 V,I OL = 2.5 ma 0.5 0.5 V V 输出低电压 高电平驱动管脚 1 2.7 V V DD 3.6 V,I OL = 20 ma 0.5 V 1.71 V V DD 2.7 V,I OL = 10 ma 0.5 V I OLT 所有端口的总输出低电流 100 ma I IN 全温度范围的输入漏电流 ( 每个引脚 ) 1 μa 3 I IN 25 C 下的输入漏电流 ( 每个引脚 ) 0.025 μa 3 下一页继续介绍此表... 8 Kinetis KL02 32 KB Flash, Rev 4 08/2014

通用 表 7. 电压和电流特性 ( 继续 ) 符号 说明 最小值 最大值 单位 注释 I IN 全温度范围的输入漏电流 ( 所有引脚的总值 ) 41 μa 3 I OZ Hi-Z( 关闭状态 ) 漏电流 ( 每个引脚 ) 1 μa R PU 内部上拉电阻 20 50 kω 4 1. PTA12 PTA13 PTB0 和 PTB1 I/O 同时具有高电平驱动和正常驱动能力, 由相关的 PTx_PCRn[DSE] 控制位进行选择 其他的 GPIO 只能进行正常驱动 2. 配置为 reset_b 信号或 GPIO 时, 复位引脚仅含有下拉有效装置 配置为 GPIO 输出时, 该引脚用作伪开漏输出 3. 在 V DD = 3.6 V 时测量 4. 在 V DD 供电电压 = V DD ( 最小值 ) 且 Vinput = V SS 时测量 2.2.4 运行模式转换特性 下表中, 除 t POR 和 VLLSx RUN 恢复时间外的所有规格均假定时钟配置如下 : CPU 和系统时钟 = 48 MHz 总线和 Flash 时钟 = 24 MHz FEI 时钟模式 POR 和 VLLSx RUN 恢复采用 FEI 时钟模式, 默认 CPU 和系统频率为 21 MHz, 总线和 Flash 时钟频率为 10.5 MHz 表 8. 运行模式转换特性 符号说明最小值典型值最大值单位 t POR POR 事件后, 在芯片工作温度范围内, 从 V DD 达到 1.8 V 到执行第一条指令所需的时间 300 μs 1 VLLS0 RUN VLLS1 RUN VLLS3 RUN VLPS RUN STOP RUN 95 115 μs 93 115 μs 42 53 μs 4 4.4 μs 4 4.4 μs 1. 正常引导 (FTFA_FOPT[LPBOOT]=11) Kinetis KL02 32 KB Flash, Rev 4 08/2014 9

通用 2.2.5 功耗特性 下表列出的最大值表示相当于均值加上三倍标准偏差的表征结果 ( 均值 + 3 倍标准差 ) 表 9. 功耗特性 符号说明温度典型值最大值单位注释 I DDA 模拟供电电流 参见注释 ma 1 I DD_RUNCO I DD_RUN I DD_RUN 计算操作中的运行模式电流 - 48 MHz 内核 /24 MHz Flash/ 总线时钟禁用,while(1) 循环代码从 Flash 执行 (3.0 V 时 ) 运行模式电流 - 48 MHz 内核 /24 MHz 总线和 Flash, 所有外设时钟禁用, 代码从 Flash 执行 (3.0 V 时 ) 运行模式电流 - 48 MHz 内核 /24 MHz 总线和 Flash, 所有外设时钟使能, 代码从 Flash 执行 (3.0 V 时 ) I DD_WAIT 等待模式电流 - 内核禁用 /48 MHz 系统 /24 MHz 总线 /Flash 禁用 (Flash 休眠模式使能 ), 所有外设时钟禁用 (3.0 V 时 ) I DD_WAIT 等待模式电流 - 内核禁用 /24 MHz 系统 /24 MHz 总线 /Flash 禁用 (Flash 休眠模式使能 ), 所有外设时钟禁用 (3.0 V 时 ) I DD_PSTOP2 带局部 Stop2 时钟选项的停止模式电流 - 内核和系统禁用 /10.5 MHz 总线 (3.0 V 时 ) I DD_VLPRCO 计算操作中的极低功耗运行模式电流 - 4 MHz 内核 /0.8 MHz Flash/ 总线时钟禁用, 代码从 Flash 执行 (3.0 V 时 ) I DD_VLPR 极低功耗运行模式电流 - 4 MHz 内核 /0.8 MHz 总线和 Flash, 所有外设时钟禁用, 代码从 Flash 执行 (3.0 V 时 ) I DD_VLPR 极低功耗运行模式电流 - 4 MHz 内核 /0.8 MHz 总线和 Flash, 所有外设时钟使能, 代码从 Flash 执行 (3.0 V 时 ) I DD_VLPW 极低功耗等待模式电流 - 内核禁用 /4 MHz 系统 /0.8 MHz 总线 /Flash 禁用 (Flash 休眠模式使能 ), 所有外设时钟禁用 (3.0 V 时 ) 3.6 4 ma 2 4.3 4.6 ma 2 25 C 时 4.8 5 ma 2, 3 125 C 时 5 5.2 ma 2.3 2.6 ma 2 1.8 2.1 ma 2 1.3 1.5 ma 2 145 198 µa 4 165 217 µa 4 185 237 µa 3, 4 86 141 µa 4 I DD_STOP 3.0 V 时的停止模式电流 25 C 时 230 268 µa 50 C 时 238 301 µa 70 C 时 259 307 µa 85 C 时 290 352 µa 105 C 时 341 437 µa I DD_VLPS 3.0 V 时的极低功耗停止模式电流 25 C 时 2.3 4.28 µa 下一页继续介绍此表... 50 C 时 4.75 8.29 µa 70 C 时 10.1 17.63 µa 85 C 时 20.23 33.55 µa 10 Kinetis KL02 32 KB Flash, Rev 4 08/2014

通用 表 9. 功耗特性 ( 继续 ) 符号说明温度典型值最大值单位注释 105 C 时 40.54 64.75 µa I DD_VLLS3 3.0 V 时的极低漏电停止模式 3 电流 25 C 时 1.12 1.33 µa 50 C 时 1.59 2.12 µa 70 C 时 2.81 3.57 µa 85 C 时 5.26 6.45 µa 105 C 时 10.82 13.59 µa I DD_VLLS1 3.0 V 时的极低漏电停止模式 1 电流 25 C 时 0.58 0.69 µa I DD_VLLS0 I DD_VLLS0 3.0 V 时的极低漏电停止模式 0 电流 (SMC_STOPCTRL[PORPO] = 0) 3.0 V 时的极低漏电停止模式 0 电流 (SMC_STOPCTRL[PORPO] = 1) 50 C 时 0.9 1.04 µa 70 C 时 1.68 2.02 µa 85 C 时 3.51 4.05 µa 105 C 时 7.89 9.42 µa 25 C 时 0.3 0.4 µa 50 C 时 0.62 0.75 µa 70 C 时 1.38 1.71 µa 85 C 时 3.16 3.71 µa 105 C 时 7.44 8.98 µa 25 C 时 0.12 0.23 µa 5 50 C 时 0.44 0.58 µa 70 C 时 1.21 1.55 µa 85 C 时 3.01 3.57 µa 105 C 时 7.34 8.89 µa 1. 模拟供电电流等于器件上每个模拟模块的工作或禁用电流之和 有关其供电电流请参见每个模块的特性 2. MCG 配置为 FEI 模式 3. 不包含外设活动增加的电流损耗 4. MCG 配置为 BLPI 模式 5. 无掉电 表 10. 低功耗模式外设增加的电流 典型值 符号说明温度 ( C) 单位 I IREFSTEN4MHz I IREFSTEN32KHz I EREFSTEN32KHz 4 MHz 内部参考时钟 (IRC) 增加电流 通过在 4 MHz IRC 使能情况下进入 STOP 或 VLPS 模式而测得 32 khz 内部参考时钟 (IRC) 增加电流 通过在 32 khz IRC 使能情况下进入 STOP 模式而测得 外部 32 khz 晶振时钟增加电流, 通过 OSC0_CR[EREFSTEN 和 EREFSTEN] 位来选择 通过 -40 25 50 70 85 105 56 56 56 56 56 56 µa 52 52 52 52 52 52 µa VLLS1 440 490 540 560 570 580 na VLLS3 440 490 540 560 570 580 VLPS 510 560 560 560 610 680 下一页继续介绍此表... Kinetis KL02 32 KB Flash, Rev 4 08/2014 11

通用 表 10. 低功耗模式外设增加的电流 典型值 ( 继续 ) 符号说明温度 ( C) 单位 I CMP I UART I TPM I BG I ADC 在晶振使能情况下进入所有模式而测得 CMP 外设增加电流, 通过进入 VLLS1 模式进行测量, 其中使用 6 位 DAC 和单个外部输入进行比较来使能 CMP 包括 6 位 DAC 的功耗 UART 外设增加电流, 通过进 MCGIRCLK 入 STOP 或者 VLPS 模式进 (4 MHz 内部行测量, 其中使选定时钟源以参考时钟 ) 115200 波特率等待 RX 数据 包括选定的时钟源功耗 TPM 外设增加电流, 通过进入 STOP 或者 VLPS 模式进行测量, 其中配置用于输出比较的选定时钟源生成 100 Hz 信号 产生时钟信号的 I/O 上不存在负载 包括选定时钟源和 I/O 开关电流 -40 25 50 70 85 105 STOP 510 560 560 560 610 680 MCGIRCLK (4 MHz 内部参考时钟 ) OSCERCLK (4 MHz 外部晶振 ) BGEN 位置位且设备处于 VLPx 或 VLLSx 模式时的带隙增加电流 ADC 外设增加电流,V DD 和 V DDA 时测量值的组合, 通过进入 STOP 或者 VLPS 模式进行测量 采用内部时钟将 ADC 配置为低功耗模式, 并继续执行转换操作 22 22 22 22 22 22 µa 66 66 66 66 66 66 µa 86 86 86 86 86 86 µa 235 256 265 274 280 287 45 45 45 45 45 45 µa 366 366 366 366 366 366 µa 2.2.5.1 示意图 : 典型 IDD_RUN 工作特性 下面的数据是在以下条件下测定的 : MCG 在运行模式下是 FBE 模式, 在 VLPR 模式下是 BLPE 模式 无 GPIO 切换 从 Flash 执行代码且使能高速缓存 对于 ALLOFF 曲线, 禁用除 FTFA 外的全部外设时钟 12 Kinetis KL02 32 KB Flash, Rev 4 08/2014

通用 运行模式电流与内核频率 温度 = 25,VDD = 3, 高速缓存 = 使能, 代码运行空间 = Flash, 时钟模式 = FBE 7.00E-03 6.00E-03 5.00E-03 VDD 电流消耗 (A) 4.00E-03 3.00E-03 2.00E-03 所有外设的 CLK 时钟门 全关全开 1.00E-03 000.00E+00 '1-1 '1-1 '1-1 '1-1 '1-1 '1-1 '1-1 '1-2 1 2 3 4 6 12 24 48 图 3. 运行模式供电电流与内核频率 CLK 比率 Flash- 内核内核频率 (MHz) Kinetis KL02 32 KB Flash, Rev 4 08/2014 13

VDD 电流消耗 (A) 通用 VLPR 模式电流与内核频率的关系 温度 = 25,VDD = 3, 高速缓存 = 使能, 代码运行空间 = Flash, 时钟模式 = BLPE 350.00E-06 300.00E-06 250.00E-06 200.00E-06 150.00E-06 所有外设的 CLK 脉冲门 全关全开 100.00E-06 50.00E-06 000.00E+00 '1-1 '1-2 '1-2 '1-4 1 2 4 图 4. VLPR 模式电流与内核频率 CLK 比率 Flash- 内核内核频率 (MHz) 2.2.6 EMC 电磁辐射特性表 11. 32 引脚 QFN 封装的 EMC 电磁辐射特性 符号说明频带 (MHz) 典型值单位注释 V RE1 电磁辐射电压, 频带 1 0.15 50 7 dbμv 1, 2 V RE2 电磁辐射电压, 频带 2 50 150 6 dbμv V RE3 电磁辐射电压, 频带 3 150 500 4 dbμv V RE4 电磁辐射电压, 频带 4 500 1000 4 dbμv V RE_IEC IEC 级别 0.15 1000 N 2, 3 1. 根据 IEC 标准 61967-1 集成电路 - 电磁辐射的测定,150 khz 到 1 GHz 第 1 部分 : 一般条件和定义 以及 IEC 标准 61967-2 集成电路 - 电磁辐射的测定,150 khz 到 1 GHz 第 2 部分 : 电磁辐射的测定 - TEM 传输室及宽带 TEM 传输室方法 确定 在测定时, 微控制器运行基本应用代码 报告的辐射级别为测定的最大辐射值, 从每个频率范围的测定方向, 向上舍入到下一个整数 2. V DD = 3.3 V,T A = 25 C,f OSC = 32.768 khz( 晶振 ),f SYS = 48 MHz,f BUS = 24 MHz 3. 根据 IEC 标准 61967-2 电磁辐射的测定 - TEM 传输室及宽带 TEM 传输室方法 的附录 D 指定 14 Kinetis KL02 32 KB Flash, Rev 4 08/2014

通用 2.2.7 设计时需考虑电磁辐射 如果需要查找应用笔记, 以便于指导系统设计以最大限度减少电磁辐射干扰 : 1. 请访问 www.freescale.com 2. 输入 EMC design 执行关键字搜索 2.2.8 电容属性 表 12. 电容属性 符号说明最小值最大值单位 C IN 输入电容 7 pf 2.3 开关特性 2.3.1 器件时钟特性 表 13. 器件时钟特性 符号 说明 最小值 最大值 单位 正常运行模式 f SYS 系统和内核时钟 48 MHz f BUS 总线时钟 24 MHz f FLASH Flash 时钟 24 MHz f LPTMR LPTMR 时钟 24 MHz VLPR 和 VLPS 模式 1 f SYS 系统和内核时钟 4 MHz f BUS 总线时钟 1 MHz f FLASH Flash 时钟 1 MHz f LPTMR LPTMR 时钟 2 24 MHz f ERCLK 外部参考时钟 32.768 khz f LPTMR_ERCLK LPTMR 外部参考时钟 16 MHz f TPM TPM 异步时钟 8 MHz f UART0 UART0 异步时钟 8 MHz 1. VLPR 和 VLPS 模式下的频率限制会覆盖其他所有模块时序特性中的一切频率特性 无论是从 RUN 还是从 VLPR 进入 VLPS,VLPS 也适用同样的频率限制 2. 仅当信号源为外部引脚时, 才能在 VLPR 或 VLPS 下以此速度向 LPTMR 提供时钟 Kinetis KL02 32 KB Flash, Rev 4 08/2014 15

通用 2.3.2 一般开关规格这些一般规格适用于配置为 GPIO 和 UART 的所有信号 表 14. 一般开关规格 说明 最小值 最大值 单位 注释 GPIO 引脚中断脉冲宽度 ( 数字毛刺滤波器禁用 ) 同步路径 1.5 总线时钟周期 1 外部 reset_b 和 NMI 引脚中断脉冲宽度 异步路径 100 ns 2 GPIO 引脚中断脉冲宽度 异步路径 16 ns 2 端口上升和下降时间 36 ns 3 1. 必须满足更高的同步和异步时序要求 2. 这是保证可以识别的最短脉冲 3. 75 pf 负载 2.4 热学特性 2.4.1 热学操作要求 表 15. 热学操作要求 符号说明最小值最大值单位 T J 裸片结温 40 125 C T A 环境温度 40 105 C 2.4.2 热属性 表 16. 热属性 板类型符号说明 16 QFN 24 QFN 32 QFN 单位注释 单层 (1S) R θja 热阻, 连结到外部环境 ( 自然对 流 ) 四层 (2s2p) R θja 热阻, 连结到外部环境 ( 自然对 流 ) 单层 (1S) R θjma 热阻, 连结到外部环境 ( 空气速率 为 200 英尺 / 分钟 ) 四层 (2s2p) R θjma 热阻, 连结到外部环境 ( 空气速率 为 200 英尺 / 分钟 ) 141 114 101 C/W 1 55 42 35 C/W 120 96 84 C/W 49 36 30 C/W R θjb 热阻, 连结到板 27 19 15 C/W 2 下一页继续介绍此表... 16 Kinetis KL02 32 KB Flash, Rev 4 08/2014

外设工作要求与特性 表 16. 热属性 ( 继续 ) 板类型符号说明 16 QFN 24 QFN 32 QFN 单位注释 R θjc 热阻, 连结到管壳 20 3.4 3.4 C/W 3 Ψ JT 热特性参数, 连结到外封装顶部中 心 ( 自然对流 ) 23 15 11 C/W 4 1. 根据 JEDEC 标准 JESD51-2 集成电路热测试方法的环境条件 自然对流 ( 静止空气 ) 或 EIA/JEDEC 标准 JESD51-6 集 成电路热测试方法的环境条件 强制对流 ( 流动空气 ) 确定 2. 根据 JEDEC 标准 JESD51-8 集成电路热测试方法的环境条件 连结到电路板 确定 3. 根据 MIL-STD 883 方法 1012.1 测试方法标准 : 微电路 确定, 其中冷板温度用于外壳温度 值包括封装顶部和冷板之间 接口材料的热阻抗 4. 根据 JEDEC 标准 JESD51-2 集成电路热测试方法的环境条件 自然对流 ( 静止空气 ) 确定 3 外设工作要求与特性 3.1 内核模块 3.1.1 SWD 电气特性 表 17. SWD 全电压范围电气特性 符号 说明 最小值 最大值 单位 工作电压 1.71 3.6 V J1 SWD_CLK 操作频率 串行线调试 0 25 MHz J2 SWD_CLK 周期 1/J1 ns J3 SWD_CLK 时钟脉冲宽度 串行线调试 20 ns J4 SWD_CLK 上升和下降时间 3 ns J9 SWD_CLK 上升前的 SWD_DIO 输入数据建立时间 10 ns J10 SWD_DIO 输入数据至 SWD_CLK 上升的保持时间 0 ns J11 SWD_CLK 高电平至 SWD_DIO 数据有效时间 32 ns J12 SWD_CLK 高电平至 SWD_DIO 高阻态时间 5 ns Kinetis KL02 32 KB Flash, Rev 4 08/2014 17

外设工作要求与特性 SWD_CLK( 输入 ) J3 J2 J3 J4 J4 图 5. 串行线时钟输入时序 SWD_CLK( 输入 ) J9 J10 SWD_DIO 输入数据有效 J11 SWD_DIO 输出数据有效 J12 SWD_DIO J11 SWD_DIO 输出数据有效 图 6. 串行线数据时序 3.2 系统模块 对于器件的系统模块, 无特性要求 3.3 时钟模块 18 Kinetis KL02 32 KB Flash, Rev 4 08/2014

外设工作要求与特性 3.3.1 MCG 规格 表 18. MCG 规格 符号说明最小值典型值最大值单位注释 f ints_ft 内部参考频率 ( 慢速时钟 ) 出厂时已在标称 VDD 和 25 C 条件下调整 32.768 khz f ints_t 内部参考频率 ( 慢速时钟 ) 用户调整 31.25 39.0625 khz Δ fdco_res_t Δf dco_t Δf dco_t f intf_ft Δf intf_ft f intf_t 在固定电压和温度下, 经调整后的平均 DCO 输出频率的分辨率 使用 C3[SCTRIM] 和 C4[SCFTRIM] 经调整后的平均 DCO 输出频率随电压和温度变化的总偏差 经调整后的平均 DCO 输出频率在固定电压和温度范围 (0-70 C) 条件下的总偏差 内部参考频率 ( 快速时钟 )- 出厂时已在标称 V DD 和 25 C 条件下调整 内部参考时钟 ( 快速时钟 ) 随温度和电压变化的频率偏差 出厂时已在标称 V DD 和 25 C 条件下调整 内部参考频率 ( 快速时钟 ) 用户在标称 V DD 和 25 C 条件下调整 ± 0.3 ± 0.6 %f dco 1 +0.5/-0.7 ± 3 %f dco 1, 2 ± 0.4 ± 1.5 %f dco 1, 2 4 MHz +1/-2 ± 3 %f intf_ft 2 3 5 MHz f loc_low 丢失外部时钟的最小频率 范围 = 00 (3/5) x f ints_t khz f loc_high 丢失外部时钟的最小频率 范围 = 01 10 或 11 (16/5) x f ints_t khz f fll_ref FLL 参考频率范围 31.25 39.0625 khz f dco f dco_t_dmx3 2 J cyc_fll DCO 输出频率范围 DCO 输出频率低范围 (DRS = 00) FLL 周期抖动 f VCO = 48 MHz FLL 低范围 (DRS = 00) 20 20.97 25 MHz 3, 4 640 f fll_ref 中范围 (DRS = 01) 40 41.94 48 MHz 1280 f fll_ref 732 f fll_ref 23.99 MHz 5, 6 中范围 (DRS = 01) 47.97 MHz 1464 f fll_ref 180 ps 7 t fll_acquire FLL 目标频率获取时间 1 ms 8 1. 测量此参数时, 使用内部参考时钟 ( 慢速时钟 ) 作为 FLL 的参考时钟 (FEI 时钟模式 ) 2. 此偏差与在标称 V DD 和 25 C 条件下测定的出厂调整频率 f ints_ft 相对应 3. 这些列出的典型值采用的是慢速内部参考时钟 (FEI), 使用出厂调整值且 DMX32 = 0 4. 最终系统的时钟频率不得超过最大指定值 还须考虑 DCO 频率随电压和温度变化的偏差 (Δf dco_t ) 5. 这些列出的典型值采用的是慢速内部参考时钟 (FEI), 使用出厂调整值且 DMX32 = 1 6. 生成的时钟频率不能超过器件的最大指定时钟频率 7. 此规格基于周期或频率的标准偏差 (RMS) Kinetis KL02 32 KB Flash, Rev 4 08/2014 19

外设工作要求与特性 8. 此特性适用于以下任意时间 :FLL 参考源或参考分频因子改变时 ; 调整值改变时 ;DMX32 位改变时 ;DRS 位改变时 ; 或从 禁用 FLL (BLPE BLPI) 变为 使能 FLL (FEI FEE FBE FBI) 时 当晶振 / 谐振器用作参考时钟源时, 此规格假定其已运行 3.3.2 振荡器电气特性 3.3.2.1 直流振荡器电气特性表 19. 直流振荡器电气特性 符号说明最小值典型值最大值单位注释 V DD 供电电压 1.71 3.6 V I DDOSC 供电电流 - 低功耗模式 (HGO=0) 32 khz 500 na 1 I DDOSC 供电电流 - 高增益模式 (HGO=1) 32 khz 25 μa 1 C x EXTAL 管脚负载电容 2, 3 C y XTAL 管脚负载电容 2, 3 R F 反馈电阻 低频 低功耗模式 (HGO=0) MΩ 2, 4 反馈电阻 低频 高增益模式 (HGO=1) 10 MΩ R S 串联电阻 低频 低功耗模式 (HGO=0) kω 串联电阻 低频 高增益模式 (HGO=1) 200 kω V 5 pp 峰峰值 ( 振荡器模式 )- 低频 低功耗模式 (HGO=0) 0.6 V 峰峰值 ( 振荡器模式 )- 低频 高增益模式 (HGO=1) V DD V 1. V DD =3.3 V, 温度 =25 C 2. 参见晶振或谐振器制造商的建议 3. 可使用内部集成电容或外部组件来提供 C x C y 4. 选择低功耗模式时,R F 仅使用内部集成电阻, 而不能使用外部电阻 5. EXTAL 和 XTAL 引脚只应连接到所需的振荡器组件, 而不得连接到其他任何器件 3.3.2.2 振荡器频率特性 表 20. 振荡器频率特性 符号说明最小值典型值最大值单位注释 f osc_lo 振荡器晶振频率或谐振器频率 - 低频模式 (MCG_C2[RANGE]=00) 32 40 khz t dc_extal 输入时钟占空比 ( 外部时钟模式 ) 40 50 60 % t cst 晶振启动时间 - 32 khz 低频 低功耗模式 (HGO=0) 晶振启动时间 - 32 khz 低频 高增益模式 (HGO=1) ms 1, 2 ms 20 Kinetis KL02 32 KB Flash, Rev 4 08/2014

外设工作要求与特性 1. 为了达到规格要求, 务必遵循正确的 PC 板布局流程 2. 晶体启动时间定义为从振荡器启动到 MCG_S 寄存器中的 OSCINIT 位置位之间的时间长度 3.4 存储器和存储器接口 3.4.1 Flash 电气特性 本节介绍 Flash 存储器模块的电气特性 3.4.1.1 Flash 时序特性 编程和擦除下列规格表示内部电荷泵处于有效状态的时间, 不包括命令执行时间 表 21. NVM 编程 / 擦除时序特性 符号 说明 最小值 典型值 最大值 单位 注释 t hvpgm4 长字编程高电压时间 7.5 18 μs t hversscr 扇区擦除高电压时间 13 113 ms 1 t hversall 全部擦除高电压时间 52 452 ms 1 1. 最大时间, 基于循环周期终止时的期望值 3.4.1.2 Flash 时序特性 - 命令表 22. Flash 命令时序特性 符号说明最小值典型值最大值单位注释 t rd1sec1k 读 1s 区 执行时间 (Flash 扇区 ) 60 μs 1 t pgmchk 程序校验 执行时间 45 μs 1 t rdrsrc 读资源 执行时间 30 μs 1 t pgm4 程序长字 执行时间 65 145 μs t ersscr 擦除 Flash 扇区 执行时间 14 114 ms 2 t rd1all 读 1s 所有块 执行时间 0.5 ms t rdonce 读一次 执行时间 25 μs 1 t pgmonce 程序运行一次 执行时间 65 μs t ersall 擦除所有块 执行时间 61 500 ms 2 t vfykey 验证后门访问密钥 执行时间 30 μs 1 1. 假定 Flash 时钟频率为 25 MHz 2. 擦除参数的最大时间, 基于循环周期终止时的期望值 Kinetis KL02 32 KB Flash, Rev 4 08/2014 21

外设工作要求与特性 3.4.1.3 Flash 高压电流特性表 23. Flash 高压电流特性 符号说明最小值典型值最大值单位 I DD_PGM 高压 Flash 编程操作过程中的平均增加电流 2.5 6.0 ma I DD_ERS 高压 Flash 擦除操作过程中的平均增加电流 1.5 4.0 ma 3.4.1.4 可靠性特性 表 24. NVM 可靠性特性 符号 说明 最小值 典型值 1 最大值 单位 注释 程序 Flash t nvmretp10k 高达 10000 个周期后的数据保留时间 5 50 年 t nvmretp1k 高达 1000 个周期后的数据保留时间 20 100 年 n nvmcycp 周期寿命 10 K 50 K 周期 2 1. 典型数据保留值基于加速高温和 25 C 恒温用例情况下所测得的响应 此项技术不适用工程通告 EB618 工程通告 EB619 中定义的典型耐受能力 2. 擦写耐受能力表示 -40 C T j 125 C 温度范围内的编程 / 擦除次数 3.5 安全性和完整性模块 对于器件的安全性和完整性模块, 无特性要求 3.6 模拟 3.6.1 ADC 电气特性 所有 ADC 通道满足 12 位单端精度特性 3.6.1.1 12 位 ADC 操作条件表 25. 12 位 ADC 操作条件 符号描述条件最小值典型值 1 最大值单位注释 V DDA 供电电压绝对值 1.71 3.6 V ΔV DDA 供电电压 V DD 的差值 (V DD - V DDA ) -100 0 +100 mv 2 ΔV SSA 接地电压 V SS 的差值 (V SS -V SSA ) -100 0 +100 mv 2 V REFH ADC 高参考电压 1.13 V DDA V DDA V 3 下一页继续介绍此表... 22 Kinetis KL02 32 KB Flash, Rev 4 08/2014

外设工作要求与特性 表 25. 12 位 ADC 操作条件 ( 继续 ) 符号描述条件最小值典型值 1 最大值单位注释 V REFL ADC 低参考电压 V SSA V SSA V SSA V 3 V ADIN 输入电压 V REFL V REFH V C ADIN 输入电容 8 位 /10 位 /12 位模式 4 5 pf R ADIN 输入串联电阻 2 5 kω R AS 模拟源电阻 ( 外部 ) 12 位模式 f ADCK < 4 MHz 5 kω 4 f ADCK ADC 转换时钟频率 C rate ADC 转换速率 12 位模式 12 位模式 1.0 18.0 MHz 5 无 ADC 硬件平均值 连续转换功能使能, 后续转换时间 20.000 818.330 Ksps 6 1. 除非另有说明, 否则典型值假定 V DDA = 3.0 V,Temp = 25 C,f ADCK = 1.0 MHz 典型值仅供参考, 并未在生产中进行 测试 2. 直流电位差 3. 在没有专用 VREFH 和 VREFL 引脚的封装中,V REFH 内部连接到 V DDA 上, 而 V REFL 内部连接到 V SSA 上 4. 此电阻是 MCU 的外部电阻 为达到最佳效果, 模拟源电阻必须尽量小一些 此数据手册中的结果来自于模拟源电阻 < 8 Ω 的系统 R AS /C AS 时间常数应当始终 < 1 ns 5. 要使用最大 ADC 转换时钟频率, 必须使 CFG2[ADHSC] 置位, 并使 CFG1[ADLPC] 清零 6. 有关计算转换速率的相应准则和示例, 请下载 ADC 计算器工具 简化的输入引脚等效电路 ZADIN RAS ZAS 由输入保护电路导致的引脚漏电 简化的通道选择电路 RADIN ADC SAR 引擎 VADIN VAS CAS RADIN 输入引脚 RADIN 输入引脚 RADIN 输入引脚 CADIN 图 7. ADC 输入阻抗等效图 Kinetis KL02 32 KB Flash, Rev 4 08/2014 23

外设工作要求与特性 3.6.1.2 12 位 ADC 电气特性 表 26. 12 位 ADC 特性 (V REFH = V DDA, V REFL = V SSA ) 符号描述条件 1 最小值典型值 2 最大值单位注释 I DDA_ADC 供电电流 0.215 1.7 ma 3 f ADACK ADC 异步时钟源 ADLPC = 1, ADHSC = 0 ADLPC = 1, ADHSC = 1 ADLPC = 0, ADHSC = 0 ADLPC = 0, ADHSC = 1 1.2 2.4 3.0 4.4 2.4 4.0 5.2 6.2 3.9 6.1 7.3 9.5 MHz MHz MHz MHz t ADACK = 1/f ADACK 采样时间 参见 参考手册 一章确定采样时间 TUE 未调整总误差 12 位模式 ±4 ±6.8 LSB 4 5 <12 位模式 ±1.4 ±2.1 DNL 差分非线性 12 位模式 <12 位模式 INL 积分非线性 12 位模式 <12 位模式 E FS 满量程误差 12 位模式 <12 位模式 ±0.7 ±0.2 ±1.0 ±0.5-1.1 到 +1.9-0.3 到 +0.5-2.7 到 +1.9-0.7 到 +0.5 E Q 量化误差 12 位模式 ±0.5 LSB 4 4 1.4 5.4 1.8 LSB 4 5 LSB 4 5 LSB 4 V ADIN = V DDA 5 E IL 输入漏电误差 I In R AS mv I In = 漏电 流 ( 参见 MCU 电压和电流操作极限 ) 温度传感器斜率横跨设备整个温度范围 1.55 1.62 1.69 mv/ C 6 V TEMP25 温度传感器电压 25 C 706 716 726 mv 6 1. 所有精度数字均假定 ADC 已在 V REFH = V DDA 的情况下进行校准 2. 除非另有说明, 否则典型值假定 V DDA = 3.0 V Temp = 25 C f ADCK = 2.0 MHz 典型值仅供参考, 并未在生产中进行测 试 3. ADC 供电电流取决于 ADC 转换时钟速度 转换速率以及 ADC_CFG1[ADLPC]( 低功耗 ) 要使操作功耗最低, ADC_CFG1[ADLPC] 必须置位,ADC_CFG2[ADHSC] 位必须清零, 且 ADC 转换时钟速度为 1 MHz 4. 1 LSB = (V REFH - V REFL )/2 N 5. ADC 转换时钟 < 16 MHz, 最大硬件平均值 (AVGE = %1, AVGS = %11) 6. ADC 转换时钟 < 3 MHz 24 Kinetis KL02 32 KB Flash, Rev 4 08/2014

外设工作要求与特性 典型 ADC 12 位单端 ENOB 与 ADC 时钟对比 100 Hz,90% 满量程正弦输入 ENOB 禁用硬件平均 8 采样平均 32 采样平均 ADC 时钟频率 (MHz) 图 8. 典型 ENOB 与 ADC_CLK,12 位单端模式 3.6.2 CMP 和 6 位 DAC 的电气特性表 27. 比较器和 6 位 DAC 的电气特性 符号说明最小值典型值最大值单位 V DD 供电电压 1.71 3.6 V I DDHS 供电电流, 高速模式 (EN=1,PMODE=1) 200 μa I DDLS 供电电流, 低速模式 (EN=1,PMODE=0) 20 μa V AIN 模拟输入电压 V SS 0.3 V DD V V AIO 模拟输入偏移电压 20 mv V H 模拟比较器迟滞 1 CR0[HYSTCTR] = 00 CR0[HYSTCTR] = 01 CR0[HYSTCTR] = 10 CR0[HYSTCTR] = 11 V CMPOh 输出高电平 V DD 0.5 V V CMPOl 输出低电平 0.5 V t DHS 传播延迟, 高速模式 (EN=1,PMODE=1) 20 50 200 ns 下一页继续介绍此表... 5 10 20 30 mv mv mv mv Kinetis KL02 32 KB Flash, Rev 4 08/2014 25

外设工作要求与特性 表 27. 比较器和 6 位 DAC 的电气特性 ( 继续 ) 符号 说明 最小值 典型值 最大值 单位 t DLS 传播延迟, 低速模式 (EN=1,PMODE=0) 80 250 600 ns 模拟比较器初始化延迟 2 40 μs I DAC6b 6 位 DAC 增加电流 ( 使能 ) 7 μa INL 6 位 DAC 积分非线性 0.5 0.5 LSB 3 DNL 6 位 DAC 差分非线性 0.3 0.3 LSB 1. 在输入电压范围限定为 0.6 至 V DD 0.6 V 的条件下测定典型迟滞 2. 比较器初始化延迟定义为从软件执行写操作来改变控制输入 ( 写入 CMP_DACCR[DACEN] CMP_DACCR[VRSEL] CMP_DACCR[VOSEL] CMP_MUXCR[PSEL] 和 CMP_MUXCR[MSEL]) 到比较器输出达到稳定电平的时间 3. 1 LSB = V reference /64 0.08 0.07 0.06 0.05 HYSTCTR 置位 CMP 迟滞 (V) 0.04 0.03 00 01 10 11 0.02 0.01 0 0.1 0.4 0.7 1 1.3 1.6 1.9 2.2 2.5 2.8 3.1 Vin 电平 (V) 图 9. 典型迟滞与 Vin 电平 (VDD = 3.3 V, PMODE = 0) 26 Kinetis KL02 32 KB Flash, Rev 4 08/2014

外设工作要求与特性 0.18 0.16 0.14 CMP 迟滞 (V) 0.12 0.1 0.08 0.06 HYSTCTR 置位 00 01 10 11 0.04 0.02 0 0.1 0.4 0.7 1 1.3 1.6 1.9 2.2 2.5 2.8 3.1 Vin 电平 (V) 图 10. 典型迟滞与 Vin 电平 (VDD = 3.3 V, PMODE = 1) 3.7 定时器 参见一般开关规格 3.8 通信接口 3.8.1 SPI 电气及时序特性 串行外设接口 (SPI) 提供一种可实现主机和从机工作模式的同步串行总线 多数传输特性都是可编程的 下列表格提供了传统 SPI 时序模式的时序特性 如需了解与较慢的外设器件通信所用的可编程的传输属性, 请参见芯片参考手册中的 SPI 章节 除非另有说明, 显示的所有时序相关条件均为 20% V DD 和 80% V DD 阈值, 同时所有 SPI 引脚上的输入信号转换均为 3 ns, 最大负载均为 30 pf Kinetis KL02 32 KB Flash, Rev 4 08/2014 27

外设工作要求与特性 表 28. SPI 主机模式时序 - 管脚禁用压摆率 编号符号说明最小值最大值单位注释 1 f op 工作频率 f periph /2048 f periph /2 Hz 1 2 t SPSCK SPSCK 周期 2 x t periph 2048 x t periph ns 2 3 t Lead 启用前置时间 1/2 t SPSCK 4 t Lag 启用滞后时间 1/2 t SPSCK 5 t WSPSCK 时钟 (SPSCK) 高电平或低电平时间 t periph 30 1024 x t periph ns 6 t SU 数据建立时间 ( 输入 ) 20 ns 7 t HI 数据保持时间 ( 输入 ) 0 ns 8 t v 有效数据 ( 在 SPSCK 边沿后 ) 12 ns 9 t HO 数据保持时间 ( 输出 ) 0 ns 10 t RI 输入上升时间 t periph 25 ns t FI 输入下降时间 11 t RO 输出上升时间 25 ns t FO 输出下降时间 1. 对于 SPI0,f periph 用作总线时钟 (f BUS ) 2. t periph = 1/f periph 表 29. SPI 主机模式时序 -- 管脚使能压摆率 编号符号说明最小值最大值单位注释 1 f op 工作频率 f periph /2048 f periph /2 Hz 1 2 t SPSCK SPSCK 周期 2 x t periph 2048 x t periph ns 2 3 t Lead 启用前置时间 1/2 t SPSCK 4 t Lag 启用滞后时间 1/2 t SPSCK 5 t WSPSCK 时钟 (SPSCK) 高电平或低电平时间 t periph 30 1024 x t periph ns 6 t SU 数据建立时间 ( 输入 ) 96 ns 7 t HI 数据保持时间 ( 输入 ) 0 ns 8 t v 有效数据 ( 在 SPSCK 边沿后 ) 52 ns 9 t HO 数据保持时间 ( 输出 ) 0 ns 10 t RI 输入上升时间 t periph 25 ns t FI 输入下降时间 11 t RO 输出上升时间 36 ns t FO 输出下降时间 1. 对于 SPI0,f periph 用作总线时钟 (f BUS ) 2. t periph = 1/f periph 28 Kinetis KL02 32 KB Flash, Rev 4 08/2014

外设工作要求与特性 SS 1 ( 输出 ) SPSCK (CPOL=0) ( 输出 ) 3 5 2 5 10 11 4 SPSCK (CPOL=1) ( 输出 ) 10 11 6 7 MISO ( 输入 ) MSB 输入 2 位 6... 1 LSB 输入 8 9 MOSI ( 输出 ) MSB 输出 2 位 6... 1 LSB 输出 1. 如果配置为输出 2. LSBF = 0 对于 LSBF = 1, 位序为 LSB 位 1... 位 6 MSB 图 11. SPI 主机模式时序 (CPHA = 0) SS 1 ( 输出 ) SPSCK (CPOL=0) ( 输出 ) SPSCK (CPOL=1) ( 输出 ) 5 2 3 10 11 4 6 7 5 10 11 MISO MSB 输入 2 ( 输入 ) 位 6... 1 LSB 输入 8 9 MOSI ( 输出 ) 端口数据 主机 MSB 输出 2 位 6... 1 主机 LSB 输出 端口数据 1. 如果配置为输出 2. LSBF = 0 对于 LSBF = 1, 位序为 LSB 位 1... 位 6 MSB 图 12. SPI 主机模式时序 (CPHA = 1) 表 30. SPI 从机模式时序 - 管脚禁用压摆率 编号 符号 说明 最小值 最大值 单位 注释 1 f op 操作频率 0 f periph /4 Hz 1 2 t SPSCK SPSCK 周期 4 x t periph ns 2 3 t Lead 启用前置时间 1 t periph 下一页继续介绍此表... Kinetis KL02 32 KB Flash, Rev 4 08/2014 29

外设工作要求与特性 表 30. SPI 从机模式时序 - 管脚禁用压摆率 ( 继续 ) 编号 符号 说明 最小值 最大值 单位 注释 4 t Lag 启用滞后时间 1 t periph 5 t WSPSCK 时钟 (SPSCK) 高电平或低电平时间 t periph 30 ns 6 t SU 数据建立时间 ( 输入 ) 3 ns 7 t HI 数据保持时间 ( 输入 ) 7 ns 8 t a 从机访问时间 23 t periph ns 3 9 t dis 从机 MISO 禁用时间 23 t periph ns 4 10 t v 有效数据 ( 在 SPSCK 边沿后 ) 25.7 ns 11 t HO 数据保持时间 ( 输出 ) 0 ns 12 t RI 输入上升时间 t periph 25 ns t FI 输入下降时间 13 t RO 输出上升时间 25 ns t FO 输出下降时间 1. 对于 SPI0,f periph 用作总线时钟 (f BUS ) 2. t periph = 1/f periph 3. 从高阻抗状态到数据有效的时间 4. 到高阻抗状态的保持时间 表 31. SPI 从机模式时序 -- 管脚使能压摆率 编号符号说明最小值最大值单位注释 1 f op 操作频率 0 f periph /4 Hz 1 2 t SPSCK SPSCK 周期 4 x t periph ns 2 3 t Lead 启用前置时间 1 t periph 4 t Lag 启用滞后时间 1 t periph 5 t WSPSCK 时钟 (SPSCK) 高电平或低电平时间 t periph 30 ns 6 t SU 数据建立时间 ( 输入 ) 2 ns 7 t HI 数据保持时间 ( 输入 ) 7 ns 8 t a 从机访问时间 t periph ns 3 9 t dis 从机 MISO 禁用时间 t periph ns 4 10 t v 有效数据 ( 在 SPSCK 边沿后 ) 122 ns 11 t HO 数据保持时间 ( 输出 ) 0 ns 12 t RI 输入上升时间 t periph 25 ns t FI 输入下降时间 13 t RO 输出上升时间 36 ns t FO 输出下降时间 1. 对于 SPI0,f periph 用作总线时钟 (f BUS ) 2. t periph = 1/f periph 3. 从高阻抗状态到数据有效的时间 4. 到高阻抗状态的保持时间 30 Kinetis KL02 32 KB Flash, Rev 4 08/2014

外设工作要求与特性 SS ( 输入 ) SPSCK (CPOL=0) ( 输入 ) SPSCK (CPOL=1) ( 输入 ) 3 5 2 5 12 12 13 13 4 9 8 10 11 11 MISO ( 输出 ) 参见注释 从机 MSB 位 6... 1 从机 LSB 输出 参见注释 6 7 MOSI ( 输入 ) MSB 输入 位 6... 1 LSB 输入 注释 : 未定义 图 13. SPI 从机模式时序 (CPHA = 0) SS ( 输入 ) 2 4 SPSCK (CPOL=0) ( 输入 ) SPSCK (CPOL=1) ( 输入 ) MISO ( 输出 ) 参见注释 3 12 13 5 5 12 13 10 11 从机 MSB 输出位 6... 1 从机 LSB 输出 9 MOSI ( 输入 ) 8 6 7 MSB 输入 位 6... 1 LSB 输入 注释 : 未定义 图 14. SPI 从机模式时序 (CPHA = 1) Kinetis KL02 32 KB Flash, Rev 4 08/2014 31

外设工作要求与特性 3.8.2 内部集成电路接口 (I2C) 时序表 32. I2C 时序 特性符号标准模式快速模式单位 最小值最大值最小值最大值 SCL 时钟频率 f SCL 0 100 0 400 1 khz 重复 START 条件的保持时间 此周期后生成第一个时钟脉冲 t HD ; STA 4 0.6 µs SCL 时钟的 LOW 周期 t LOW 4.7 1.3 µs SCL 时钟的 HIGH 周期 t HIGH 4 0.6 µs 重复 START 条件的建立时间 t SU ; STA 4.7 0.6 µs I 2 C 总线器件的数据保持时间 t HD ; DAT 0 2 3.45 3 0 4 0.9 2 µs 数据建立时间 t SU ; DAT 250 5 100 3, 6 ns SDA 和 SCL 信号的上升时间 t r 1000 20 +0.1C b 7 300 ns SDA 和 SCL 信号的下降时间 t f 300 20 +0.1C b 6 300 ns STOP 条件的建立时间 t SU ; STO 4 0.6 µs STOP 和 START 条件之间的总线空闲时间 t BUF 4.7 1.3 µs 输入滤波器必须抑制的尖峰脉宽 t SP N/A N/A 0 50 ns 1. 在采用最大总线负载的快速模式下, 仅当使用高电流驱动引脚 ( 参见电压和电流特性 ) 或使用正常驱动引脚且 VDD 2.7 V 时, 才能获得最高 SCL 时钟频率 2. 主机模式 I 2 C 在 SCL 下降沿的同时使地址字节的 ACK 变为无效 如果没有从机应答此地址字节, 则产生负保持时间, 具 体取决于 SDA 和 SCL 线的边沿速率 3. 只有在器件不延长 SCL 信号的 LOW 周期 (tlow) 时, 才必须满足最大 thd; DAT 4. 输入信号压摆率 = 10 ns, 输出负载 = 50 pf 5. 如果 TX FIFO 为空, 则从机 - 发送器模式下的建立时间为 1 个 IPBus 时钟周期 6. 可在标准模式 I2C 总线系统中使用快速模式 I 2 C 总线器件, 但此时必须满足 t SU; DAT 250 ns 的要求 器件不延长 SCL 信 号的 LOW 周期时, 将自动适用该情形 如果此类器件确实延长了 SCL 信号的 LOW 周期, 则它必须在释放 SCL 线之前, 将下一个数据位输出至 SDA 线 t rmax + t SU; DAT = 1000 + 250 = 1250 ns( 根据标准模式 I 2 C 总线规范 ) 7. C b = 一条总线线路的总电容, 单位为 pf SDA t SU; DAT t f t f t 低电平 t r t HD; STA t SP t r t BUF SCL S HD; STA t HD; DAT t 高电平 t SU; STA t SU; STO SR P S 图 15. I 2 C 总线器件上快速和标准模式的时序定义 32 Kinetis KL02 32 KB Flash, Rev 4 08/2014

尺寸 3.8.3 UART 参见一般开关规格 4 尺寸 4.1 获取封装尺寸 封装图纸中提供了封装尺寸 如要查找封装图纸, 敬请前往 freescale.com, 并按关键字搜索封装图纸的文档编号 : 如果需要此封装的图纸 16 引脚 QFN 98ASA00525D 24 引脚 QFN 98ASA00474D 32 引脚 QFN 98ASA00473D 请使用此文档编号 5 引脚分配 5.1 KL02 信号多路复用和引脚分配 下表显示的是各引脚上的信号以及这些引脚在本文档中所支持器件上的位置 端口控制模块 负责选择每个引脚上的复用功能 32 QFN 24 QFN 16 QFN 1 1 PTB6/ IRQ_2/ LPTMR0_ALT3 2 2 PTB7/ IRQ_3 注 PTB3 和 PTB4 是真的开漏引脚 若要使用这些引脚输出信号, 必须增加外部上拉电阻, 使其输出正确值 ( 使用 I2C GPIO 和 UART0 时 ) Pin Name 默认值 ALT0 ALT1 ALT2 ALT3 禁用 禁用 3 3 1 VDD VDD VDD PTB6/ IRQ_2/ LPTMR0_ALT3 PTB7/ IRQ_3 TPM1_CH1 TPM1_CH0 TPM_CLKIN1 Kinetis KL02 32 KB Flash, Rev 4 08/2014 33

引脚分配 32 QFN 24 QFN 16 QFN Pin Name 默认值 ALT0 ALT1 ALT2 ALT3 4 3 1 VREFH VREFH VREFH 5 4 2 VREFL VREFL VREFL 6 4 2 VSS VSS VSS 7 5 3 PTA3 EXTAL0 EXTAL0 PTA3 I2C0_SCL I2C1_SDA 8 6 4 PTA4 XTAL0 XTAL0 PTA4 I2C0_SDA I2C1_SCL 9 7 5 PTA5 禁用 PTA5 TPM0_CH1 SPI0_SS_b 10 8 6 PTA6 禁用 PTA6 TPM0_CH0 SPI0_MISO 11 PTB8 ADC0_SE11 ADC0_SE11 PTB8 12 PTB9 ADC0_SE10 ADC0_SE10 PTB9 13 9 PTB10 ADC0_SE9 ADC0_SE9 PTB10 TPM0_CH1 14 10 PTB11 ADC0_SE8 ADC0_SE8 PTB11 TPM0_CH0 15 11 7 PTA7/ IRQ_4 16 12 8 PTB0/ IRQ_5 17 13 9 PTB1/ IRQ_6 18 14 10 PTB2/ IRQ_7 ADC0_SE7 ADC0_SE7 PTA7/ IRQ_4 ADC0_SE6 ADC0_SE6 PTB0/ IRQ_5 ADC0_SE5/ CMP0_IN3 ADC0_SE5/ CMP0_IN3 PTB1/ IRQ_6 ADC0_SE4 ADC0_SE4 PTB2/ IRQ_7 SPI0_MISO EXTRG_IN UART0_TX UART0_RX 19 15 PTA8 ADC0_SE3 ADC0_SE3 PTA8 I2C1_SCL 20 16 PTA9 ADC0_SE2 ADC0_SE2 PTA9 I2C1_SDA 21 PTA10/ IRQ_8 22 PTA11/ IRQ_9 23 17 11 PTB3/ IRQ_10 24 18 12 PTB4/ IRQ_11 25 19 13 PTB5/ IRQ_12 26 20 PTA12/ IRQ_13/ LPTMR0_ALT2 禁用 禁用 禁用 禁用 NMI_b ADC0_SE0/ CMP0_IN0 ADC0_SE1/ CMP0_IN1 ADC0_SE0/ CMP0_IN0 PTA10/ IRQ_8 PTA11/ IRQ_9 PTB3/ IRQ_10 PTB4/ IRQ_11 PTB5/ IRQ_12 27 PTA13 禁用 PTA13 28 PTB12 禁用 PTB12 PTA12/ IRQ_13/ LPTMR0_ALT2 I2C0_SCL I2C0_SDA TPM1_CH1 TPM1_CH0 29 21 PTB13 ADC0_SE13 ADC0_SE13 PTB13 TPM1_CH1 30 22 14 PTA0/ IRQ_0 31 23 15 PTA1/ IRQ_1/ LPTMR0_ALT1 SWD_CLK RESET_b ADC0_SE12/ CMP0_IN2 PTA0/ IRQ_0 PTA1/ IRQ_1/ LPTMR0_ALT1 TPM1_CH0 TPM_CLKIN0 SPI0_MOSI SPI0_SCK UART0_RX UART0_TX UART0_TX UART0_RX NMI_b TPM_CLKIN0 SWD_CLK RESET_b 32 24 16 PTA2 SWD_DIO PTA2 CMP0_OUT SWD_DIO 34 Kinetis KL02 32 KB Flash, Rev 4 08/2014

引脚分配 5.2 KL02 引脚分配 下图显示的是本文档中所支持器件的引脚分配 多个信号可能多路复用至一个引脚 要确定引脚使用的信号, 请参见 KL02 信号多路复用和引脚分配 PTA5 PTA6 PTB8 PTB9 PTB10 PTB11 PTA7/IRQ_4 PTB0/IRQ_5 9 10 11 12 13 14 15 16 32 31 30 29 28 27 26 25 PTA2 PTA1/IRQ_1/LPTMR0_ALT1 PTA0/IRQ_0 PTB13 PTB12 PTA13 PTA12/IRQ_13/LPTMR0_ALT2 PTB5/IRQ_12 PTB6/IRQ_2/LPTMR0_ALT3 1 24 PTB4/IRQ_11 PTB7/IRQ_3 2 23 PTB3/IRQ_10 VDD 3 22 PTA11/IRQ_9 VREFH 4 21 PTA10/IRQ_8 VREFL 5 20 PTA9 VSS 6 19 PTA8 PTA3 7 18 PTB2/IRQ_7 PTA4 8 17 PTB1/IRQ_6 图 16. KL02 32 引脚 QFN 引脚分配图 Kinetis KL02 32 KB Flash, Rev 4 08/2014 35

引脚分配 24 23 22 21 20 19 PTA2 PTA1/IRQ_1/LPTMR0_ALT1 PTA0/IRQ_0 PTB13 PTA12/IRQ_13/LPTMR0_ALT2 PTB5/IRQ_12 PTB6/IRQ_2/LPTMR0_ALT3 1 18 PTB4/IRQ_11 PTB7/IRQ_3 2 17 PTB3/IRQ_10 VDD VREFH 3 16 PTA9 VREFL VSS 4 15 PTA8 PTA3 5 14 PTB2/IRQ_7 PTA4 6 13 PTB1/IRQ_6 PTA5 7 PTA6 8 PTB10 9 PTB11 10 PTA7/IRQ_4 11 PTB0/IRQ_5 12 图 17. KL02 24 引脚 QFN 引脚分配图 36 Kinetis KL02 32 KB Flash, Rev 4 08/2014

订购器件 VDD VREFH 1 12 PTB4/IRQ_11 VREFL VSS 2 11 PTB3/IRQ_10 PTA3 3 10 PTB2/IRQ_7 PTA4 4 9 PTB1/IRQ_6 PTA5 PTA6 PTA7/IRQ_4 PTB0/IRQ_5 5 6 7 8 16 PTA2 15 PTA1/IRQ_1/LPTMR0_ALT1 14 PTA0/IRQ_0 13 PTB5/IRQ_12 图 18. KL02 16 引脚 QFN 引脚分配图 6 订购器件 6.1 确定有效的可订购器件 有效可订购器件编号已发布在网络上 要确定该器件的可订购型号, 请访问 freescale.com, 然后对以下器件执行型号搜索 :PKL02 和 MKL02 7 器件标识 7.1 说明 芯片的器件型号包含识别具体器件的字段 您可以使用这些字段的值来确定收到的具体器件 Kinetis KL02 32 KB Flash, Rev 4 08/2014 37

小型封装标记 7.2 格式 该设备的器件编号采用如下格式 : Q KL## A FFF R T PP CC N 7.3 字段 下表列出器件型号中每个字段的可能值 ( 并非所有组合都有效 ): 表 33. 器件型号字段说明 字段说明值 Q 资格状态 M = 完全合格, 一般市场流通 P = 资格预审 KL## Kinetis 系列 KL02 A 主要属性 Z = Cortex-M0+ FFF 程序存储器大小 8 = 8 KB 16 = 16 KB 32 = 32 KB R 芯片版本 ( 空白 )= 主版本 A = 主版本后的修订版本 T 温度范围 ( C) V = 40 至 105 PP 封装标识符 FG = 16 QFN (3 mm x 3 mm) FK = 24 QFN (4 mm x 4 mm) FM = 32 QFN (5 mm x 5 mm) CC 最大 CPU 频率 (MHz) 4 = 48 MHz N 封装类型 R = 盘卷 ( 空 )= 托盘 7.4 示例 下面是一些器件型号示例 : MKL02Z8VFG4 8 小型封装标记 为了节省空间, 小型封装器件在芯片上带有特殊标记 38 Kinetis KL02 32 KB Flash, Rev 4 08/2014

术语和准则 Q FS FF (TP) 表 34. 小型封装标记 字段说明值 Q 资格状态 M = M P = P FS Kinetis 系列和 CPU 频率 (0)2T = KL02,CPU 为 48 MHz FF 程序 Flash 存储器大小 3 = 8 KB 4 = 16 KB 5 = 32 KB TP 温度范围 ( C) 和封装 V = 40 至 105,24 或 32 QFN 空白 = 40 至 105,16 QFN 例如 : M2T4 = MKL02Z16VFG4 M02T4V = MKL02Z16VFK4 9 术语和准则 9.1 定义 : 操作要求 操作要求是指在操作过程中必须保证达到的技术特性的指定值或值范围, 目的是避免错误操作以及缩短芯片使用寿命 9.1.1 示例 下面是一个操作要求示例 : 符号说明最小值最大值单位 V DD 1.0 V 内核供电电压 0.9 1.1 V 9.2 定义 : 特性 除非另有说明, 特性是指在操作过程中, 只要满足操作要求及其他任何指定条件, 即保证达到的技术特性的指定值或值范围 Kinetis KL02 32 KB Flash, Rev 4 08/2014 39

术语和准则 9.2.1 示例 下面是一个特性示例 : I WP 符号说明最小值最大值单位 数字 I/O 弱上拉 / 下拉电流 10 130 µa 9.3 定义 : 属性 属性是指无论是否满足操作要求, 均可保证达到的技术特性的指定值或值范围 9.3.1 示例 下面是一个属性示例 : 符号说明最小值最大值单位 CIN_D 输入电容 : 数字引脚 7 pf 9.4 定义 : 极限 极限是指技术特性的最小值或最大值, 如果超过此值, 可能会导致芯片发生永久性故障 : 运行极限适合在芯片操作过程中使用 非运行极限适合在芯片未通电的情况下使用 9.4.1 示例 下面是一个运行极限示例 : 符号说明最小值最大值单位 V DD 1.0 V 内核供电电压 0.3 1.2 V 40 Kinetis KL02 32 KB Flash, Rev 4 08/2014

术语和准则 9.5 超出极限的后果 40 30 故障率 (ppm) 20 10 只要某个特性开始超过某个工作极限, 芯片永久受损的可能性就会快速增加 0 测量特性 工作极限 9.6 极限与操作要求的关系 工作极限 ( 最小值 ) 工作要求 ( 最小值 ) 工作要求 ( 最大值 ) 工作极限 ( 最大值 ) 致命错误范围 降额工作范围 正常工作范围 降额工作范围 致命错误范围 预期永久性错误 - 无永久性错误 - 可能会缩短使用寿命 - 可能操作不当 - 无永久性故障 - 正确操作 - 无永久性错误 - 可能会缩短使用寿命 - 可能操作不当 预期永久性错误 工作 ( 上电 ) 处理极限 ( 最小值 ) 处理极限 ( 最大值 ) 致命错误范围 预期永久性错误 处理范围 无永久性错误 致命错误范围 预期永久性错误 处理 ( 掉电 ) 9.7 极限和操作要求准则 在应用极限和操作要求时, 请遵循以下准则 : 切勿超出芯片的任何一个极限 在正常操作期间, 不要超出芯片的任何一项操作要求 如果在非正常操作期间必须要超出某项操作要求 ( 例如在上电时序期间 ), 请尽量缩短持续时间 Kinetis KL02 32 KB Flash, Rev 4 08/2014 41

术语和准则 9.8 定义 : 典型值 典型值是指满足下列条件的技术特性的指定值 : 在特性指定的值范围内 在典型的制造工艺流程中, 只要满足典型值条件或其他指定条件, 即在操作过程中代表该特性 典型值供设计指导之用, 未测试和担保 9.8.1 示例 1 下面是一个包含典型值的特性示例 : 符号说明最小值典型值最大值单位 I WP 数字 I/O 弱上拉 / 下拉电流 10 70 130 µa 9.8.2 示例 2 下面是一个显示不同电压和温度条件下的典型值的图表示例 : 5000 4500 4000 I (μa) DD_STOP 3500 3000 2500 2000 1500 T J 150 C 105 C 25 C 40 C 1000 500 0 0.90 0.95 1.00 1.05 1.10 V DD (V) 42 Kinetis KL02 32 KB Flash, Rev 4 08/2014

修订记录 9.9 典型值条件 典型值假设满足下列条件 ( 或指定的其他条件 ): 表 35. 典型值条件 符号 说明 值 单位 T A 环境温度 25 C V DD 3.3 V 供电电压 3.3 V 10 修订记录 下表列出本文的修订记录 修订版本号日期重大变更 表 36. 修订记录 2 05/2013 公开发布 2.1 07/2013 移除了 OSCERCLK 规格 (4 MHz 外部晶振 ), 因为 KL02 不支持该功能 3 03/2014 更新了首页, 并重新组织了章节结构 为 ESD 操作极限中的 I LAT 增加了注释 更新了电压和电流操作极限中的表格标题 更新了电压和电流工作要求 电压和电流特性中更新了 V OH 脚注 更新了运行模式转换特性 更新了电容属性 更新了器件时钟特性 增加了内部集成电路接口 (I2C) 时序 4 08/2014 更新了相关资源, 并在首页中增加了结构框图 更新了功耗特性 更新了表 28 中的 t SU 和 t v ; 更新了表 30 中的 t SU t dis t v 更新了 KL02 信号多路复用和引脚分配中的注释 Kinetis KL02 32 KB Flash, Rev 4 08/2014 43

How to Reach Us: Home Page: freescale.com Web Support: freescale.com/support 本文档中的信息仅供系统和软件实施方使用 Freescale 产品 本文并未明示或暗示授予利用本文档信息进行设计或者加工集成电路的版权许可 Freescale 保留对此处任何产品进行更改的权利, 恕不另行通知 Freescale 对其产品在任何特定用途方面的适用性不做任何担保 表示或保证, 也不承担因为应用程序或者使用产品或电路所产生的任何责任, 明确拒绝承担包括但不局限于后果性的或附带性的损害在内的所有责任 Freescale 的数据表和 / 或规格中所提供的 典型 参数在不同应用中可能并且确实不同, 实际性能会随时间而有所变化 所有操作参数, 包括 典型值 在内, 在每个客户应用中必须经由技术专家进行验证 Freescale 未转让与其专利权及其他权利相关的许可 Freescale 销售产品时遵循以下网址中包含的标准销售条款和条件 :freescale.com/ SalesTermsandConditions. Freescale, Freescale logo, Energy Efficient Solutions logo, and Kinetis are trademarks of, Reg. U.S. Pat. & Tm. Off. All other product or service names are the property of their respective owners. ARM and Cortex are registered trademarks of ARM Limited (or its subsidiaries) in the EU and/or elsewhere. All rights reserved. 2012-2014 Document Number KL02P32M48SF0 Revision 4 08/2014