功率MOS FET 应用说明

Transcription

1 致尊敬的顾客 关于产品目录等资料中的旧公司名称 NEC 电子公司与株式会社瑞萨科技于 2 年 4 月 日进行业务整合 ( 合并 ), 整合后的新公司暨 瑞萨电子公司 继承两家公司的所有业务 因此, 本资料中虽还保留有旧公司名称等标识, 但是并不妨碍本资料的有效性, 敬请谅解 瑞萨电子公司网址 : 2 年 4 月 日瑞萨电子公司 发行 瑞萨电子公司 ( 业务咨询

2 Notice. All information included in this document is current as of the date this document is issued. Such information, however, is subject to change without any prior notice. Before purchasing or using any Renesas Electronics products listed herein, please confirm the latest product information with a Renesas Electronics sales office. Also, please pay regular and careful attention to additional and different information to be disclosed by Renesas Electronics such as that disclosed through our website. 2. Renesas Electronics does not assume any liability for infringement of patents, copyrights, or other intellectual property rights of third parties by or arising from the use of Renesas Electronics products or technical information described in this document. No license, express, implied or otherwise, is granted hereby under any patents, copyrights or other intellectual property rights of Renesas Electronics or others. 3. You should not alter, modify, copy, or otherwise misappropriate any Renesas Electronics product, whether in whole or in part. 4. Descriptions of circuits, software and other related information in this document are provided only to illustrate the operation of semiconductor products and application examples. You are fully responsible for the incorporation of these circuits, software, and information in the design of your equipment. Renesas Electronics assumes no responsibility for any losses incurred by you or third parties arising from the use of these circuits, software, or information. 5. When exporting the products or technology described in this document, you should comply with the applicable export control laws and regulations and follow the procedures required by such laws and regulations. You should not use Renesas Electronics products or the technology described in this document for any purpose relating to military applications or use by the military, including but not limited to the development of weapons of mass destruction. Renesas Electronics products and technology may not be used for or incorporated into any products or systems whose manufacture, use, or sale is prohibited under any applicable domestic or foreign laws or regulations. 6. Renesas Electronics has used reasonable care in preparing the information included in this document, but Renesas Electronics does not warrant that such information is error free. Renesas Electronics assumes no liability whatsoever for any damages incurred by you resulting from errors in or omissions from the information included herein. 7. Renesas Electronics products are classified according to the following three quality grades: Standard, High Quality, and Specific. The recommended applications for each Renesas Electronics product depends on the product s quality grade, as indicated below. You must check the quality grade of each Renesas Electronics product before using it in a particular application. You may not use any Renesas Electronics product for any application categorized as Specific without the prior written consent of Renesas Electronics. Further, you may not use any Renesas Electronics product for any application for which it is not intended without the prior written consent of Renesas Electronics. Renesas Electronics shall not be in any way liable for any damages or losses incurred by you or third parties arising from the use of any Renesas Electronics product for an application categorized as Specific or for which the product is not intended where you have failed to obtain the prior written consent of Renesas Electronics. The quality grade of each Renesas Electronics product is Standard unless otherwise expressly specified in a Renesas Electronics data sheets or data books, etc. Standard : Computers; office equipment; communications equipment; test and measurement equipment; audio and visual equipment; home electronic appliances; machine tools; personal electronic equipment; and industrial robots. High Quality : Transportation equipment (automobiles, trains, ships, etc.); traffic control systems; anti-disaster systems; anticrime systems; safety equipment; and medical equipment not specifically designed for life support. Specific : Aircraft; aerospace equipment; submersible repeaters; nuclear reactor control systems; medical equipment or systems for life support (e.g. artificial life support devices or systems), surgical implantations, or healthcare intervention (e.g. excision, etc.), and any other applications or purposes that pose a direct threat to human life. 8. You should use the Renesas Electronics products described in this document within the range specified by Renesas Electronics, especially with respect to the maximum rating, operating supply voltage range, movement power voltage range, heat radiation characteristics, installation and other product characteristics. Renesas Electronics shall have no liability for malfunctions or damages arising out of the use of Renesas Electronics products beyond such specified ranges. 9. Although Renesas Electronics endeavors to improve the quality and reliability of its products, semiconductor products have specific characteristics such as the occurrence of failure at a certain rate and malfunctions under certain use conditions. Further, Renesas Electronics products are not subject to radiation resistance design. Please be sure to implement safety measures to guard them against the possibility of physical injury, and injury or damage caused by fire in the event of the failure of a Renesas Electronics product, such as safety design for hardware and software including but not limited to redundancy, fire control and malfunction prevention, appropriate treatment for aging degradation or any other appropriate measures. Because the evaluation of microcomputer software alone is very difficult, please evaluate the safety of the final products or system manufactured by you.. Please contact a Renesas Electronics sales office for details as to environmental matters such as the environmental compatibility of each Renesas Electronics product. Please use Renesas Electronics products in compliance with all applicable laws and regulations that regulate the inclusion or use of controlled substances, including without limitation, the EU RoHS Directive. Renesas Electronics assumes no liability for damages or losses occurring as a result of your noncompliance with applicable laws and regulations.. This document may not be reproduced or duplicated, in any form, in whole or in part, without prior written consent of Renesas Electronics. 2. Please contact a Renesas Electronics sales office if you have any questions regarding the information contained in this document or Renesas Electronics products, or if you have any other inquiries. (Note ) Renesas Electronics as used in this document means Renesas Electronics Corporation and also includes its majorityowned subsidiaries. (Note 2) Renesas Electronics product(s) means any product developed or manufactured by or for Renesas Electronics.

3 功率 MOS FET 目录. 电特性的意义和活用方法 功率 MOS FET 的破坏机理和对策 功率 MOS FET 的应用... 4 RCJ5G-/Rev.. May 28 Page of 52

4 . 电特性的意义和活用方法. 绝对最大额定值和电特性.. 绝对最大额定值 功率 MOS FET 的绝对最大额定值的意义如图 所示 2SK348 V GSS I D I D (pulse) I DR I AP 2 E AR 2 Pch 3 Tch θch-c ± V DSS 6 V. PWmsduty% 2. Tch = 25 C, Rg5Ω 3. Tc = 25 C (Ta = 25 C) V A A A A mj W C C/W V DSS I D I D = Tchmax Tc R DS(on) max α θch c I D (pulse),α = 5 C R DS(on) 25 C R DS(on) S-D 2 E AR = L I 2 AP Pch V (BR)DSS V (BR)DSS V DSS Tchmax Tc Pch(Tx) = Pch(25 C) Tchmax 25 Tchmax Tc θch-c = Pch 图 功率 MOS FET 的绝对最大额定值 RCJ5G-/Rev.. May 28 Page 2 of 52

5 ..2 电特性功率 MOS FET 的电特性意义如表 所示 表 功率 MOS FET 的电特性 (Ta =25 C) 规格值 项目 符号 Min Typ Max 温度 测定条件 单位 依存 设计上的注意点 漏极 / 源极破坏电压 V (BR)DSS 6 I D =ma V GS = V 和通态电阻相关 漏极截止电流 I DSS V DS =6V V GS = 栅极截止电流 I GSS ±. V GS =±2V V DS = 栅极 / 源极截止电压 V GS(off). 2.5 V DS =V I D =ma 正向传输导纳 Yfs 55 9 I D =45A V DS =V μa 温度依存性大, 但是损耗小 μa 内置保护二极管的产品为几十 na~ 几 μa, 规格值为 ±μa V 影响开关运行时的噪声和开关时间 tr tf s 漏极 / 源极通态电阻 漏极 / 源极通态电阻 2 R DS(on) I D =45A V GS =V R DS(on) I D =45A V GS =4V mω 决定通态损耗最重要的参数 注意 : 随着温度的上升而上升 mω 输入电容 Ciss 977 V DS =V V GS = f=mhz pf 具有 V DS 依存性 ; 是模拟运行时的驱 动损耗指标 输出电容 Coss 34 pf 具有 V DS 依存性 ; 影响负载轻时的下 降时间 tf 反向传输电容 Crss 47 pf 具有 V DS 依存性 ; 影响开关时间 tr tf 总栅极充电电荷量 栅极 / 源极充电电荷量 栅极 / 漏极 ( 米勒电容 ) 充电电荷量 Qg 8 V DD =5V V GS =V I D =85A Qgs 32 nc nc 是决定驱动损耗的特性 ; 对栅极驱动 电压有很强的依存性 Qgd 36 nc 是决定开关时间 tr tf 的特性 ; 依存电 源电压 V DD ( 随着 V DD 的上升而增大 ) 接通延迟时间 td(on) 53 V GS =V ns 取决于 Rg Qgd 以及栅极驱动电 上升时间 tr 32 I D =45A 压 ; 影响变频器用途的接通损耗 R L =.67Ω ns 断开延迟时间 td(off) 7 Rg=5Ω ns 取决于 Rg Qgd 以及 Vth; 影响 下降时间 tf 38 ns 开关断开时的电涌电压 ( 噪声 ) 二极管正向电压 V DF. I F =85A V GS = V 如果给 V GS 外加正向偏压, 就变为和 通态电阻相同的特性 二极管反向恢复时间 trr 7 I F =85A V GS = di/dt=5μa/μs ns 降低 di/dt 以抑制短路电流和噪声 注 : 具有正的温度系数 ; : 具有负的温度系数 RCJ5G-/Rev.. May 28 Page 3 of 52

6 .2 通态电阻 R DS(on) 和耐压 V DSS 的关系 功率 MOS FET 耐压 V DSS =2~V 的额定器件和通态电阻 R DS(on) 的关系如图 2 所示 在选定器件的耐压时, 对于电路运行条件的电源电压 V DD 以及开关断开时产生的电涌电压 V DS(peak), 在设定时需要一定的容限 因为 V DSS 对于温度具有正温度特性, 所以必须考虑使用的最低温度环境条件 R DS(on) (mω) D6 (SOP-8) D7 (SOP-8) D6 (LFPAK) D7 (LFPAK) V GS = V V DSS (V) 图 2 R DS(on) -V DSS 相关图 V (BR)DSS 的温度特性 (2SK348 的例子 ) 如图 3 所示 如果此时取大于所需的耐压容限, 就会导致通态电阻增大, 正常运行时的损耗也会增大, 因此不是上策 最近为了能够尽量减少此容限, 实现低损耗, 推出能够支持保证雪崩耐量的器件产品 9 V (BR)DSS (V) Tc( C) 图 3 V (BR)DSS -Tc 特性 (2SK348) RCJ5G-/Rev.. May 28 Page 4 of 52

7 .3 饱和电压 V DS(on) (=Id R DS(on) ) 的栅极驱动电压依存性 本特性是为了设计在规定的工作电流 Id 下, 外加多少 V 的栅极驱动电压可以达到饱和电压 V DS(on) 区 ( 通态电阻区 ) 的特性曲线 根据栅极驱动的工作电压, 功率 MOS FET 实现 V 驱动器件 4V 驱动器件 2.5V 驱动 ( 或者 2.5V 以下 ) 器件的产品 作为低电压驱动的方法, 一般通过栅极氧化膜的薄化 ( 栅极 / 源极耐压 V GSS 的额定值变低 ) 来降低 V GS(off) V GS(off) 具有大约 5mV/ C 左右的负温度系数 ( 如果温度上升 C 就降低.5V 的特性 ) 在选定使用多少 V 的驱动器件时, 必须考虑到应用 ( 例如, 为了对应开关电源和马达驱动等的噪声, 选定 V GS(off) 较高的的 V 驱动器件 ) 和所使用的栅极驱动 IC LSI 的规格 ( 保持断开 MOS FET 时的 LOW 电平电压等 ) 因此, 最近即使在汽车电装产品中, 根据使用条件和应用, 也有分别使用 4V 驱动器件和 V 驱动器件的情况 V DS(on) (V) I D = 5 A.2. 2 A A V GS (V) 图 4 V DS(on) -V GS 特性 (2SK348).3. 通态电阻 R DS(on) 的温度特性 通态电阻 R DS(on) 的温度依存性如图 5 所示 功率 MOS FET 的通态电阻 R DS(on) 具有正温度特性 假设沟道温度额定值 Tch(Max.)5 C 和室温 25 C 的比率 (5 CRon/25 CRon) 为 α, 在不超过 V 的低耐压器件时 α 的值大约为.7~.8, 在 5V 高耐压器件时 α 的值大约为 2.4~2.5 另外, 如图所示, 随着温度的上升, R DS(on) 并不是呈直线上升, 而是呈曲线上升 这就说明假设环境温度 Ta= C 时的沟道温度计算结果为 Tch=3 C, 如果当 Ta=2 C ( 上升 2 C) 时, 并不是 Tch 就等于 5 C, 而是上升到大于 5 C 的温度 因此, 如果在像汽车电装产品这样的高温环境下使用的, 在进行散热设计时就必须充分考虑该温度特性 另外, 有关详细内容请参照功率 MOS FET 的散热设计例 RCJ5G-/Rev.. May 28 Page 5 of 52

8 R DS(on) (mω) V I D = 5 A V GS = V 2 A 25 A Tc( C) 图 5 R DS(on) -Tc 特性 (2SK348).4 各栅极充电电荷量 Qg Qgs Qgd 到图 6(a) 中规定的驱动电压 V GS (=XV) 的点为总栅极充电电荷量 Qg 这是为了驱动栅极的栅极峰值电流 ig(peak) 和决定驱动损耗 P(drive loss) 的特性参数 Ig(peak) = Qg/t () P(drive loss) = f Qg V GS (2) Qgd 相当于米勒电容 Crss, 依存电源电压 V DS 另外是影响开关特性的特性参数 tf (Rs + rg) Qgd Vgs(on) Vth log Vgs(on) Vth (3) 支配 L 负载时的开关损耗的下降时间 tf 如公式 (3) 所示 Qg Qgd 是在设计高频工作损耗时的重要项目 在高速运行 (f khz) 的应用中, 如果 Ron Qg 和 Ron Qgd 的积越小, 器件的性能就越高 I D = 85 A 2 Χ V V GS (V) Qg (V GS = X V) Qgs V GS Qth Qgd V DS V GS(on) Vth Gate Charge (a) V DS (V) V DS (V) V DS V GS V DS = 5 V 25 V V 6 2 V DS = 5 V 4 25 V V Qg(nc) (b) 8 V GS (V) 图 6 输入时序的特性 (2SK348) RCJ5G-/Rev.. May 28 Page 6 of 52

9 .4. 漏极 / 源极间内置二极管的特性 在功率 MOS FET 的漏极 / 源极间内置了寄生二极管 此二极管的额定电流 I DR 值和正向漏极电流额定值 I D 相同 此二极管的特性是, 当栅极驱动电压为 零 偏压 (V GS =) 时, 和通常的二极管的正向电压特性相同 ; 当栅极驱动电压为正偏压 (Nch) 时, 如图 7 所示, 能得到即使和 SBD ( 肖特基势垒二极管 ) 相比, 也非常低的正向电压 此正向电压 ( 即电压下降值 ) 由和正向相同的通态电阻 R DS(on) 特性 (V SD = Id R DS(on) ) 决定 I DR (A) V 5 V V GS =, 5 V V SD (V) 发挥上述反向特性的优点, 积极应用于以下用途 防止电池反接的负载开关 开关电源 (n+) 冗余方式的 Hot Swap 电路 代替马达驱动电路的外接二极管 开关电源的二次侧同步整流电路等 图 7 I DR -V SD 特性 (2SK348).5 内置二极管的反向恢复时间 trr 的电流 I DR 特性 在积极使用功率 MOS FET 内置二极管的马达驱动 ( 电装产品中的动力转向器 起动发电机等 ) 或开关电源的同步整流用途时, 要求此反向恢复时间 trr 为高速 这些用途中, 由于在运行时的此 trr 期间上桥臂 / 下桥臂短路, 导致产生过大的接通损耗 因此, 通常的控制电路系统中, 设计有在切换上 / 下器件开关的同时使栅极信号断开的 Dead Time ( 比 trr 长的期间 ) trr ta tb irr.irr () 图 8 反向恢复时间 trr 的波形 RCJ5G-/Rev.. May 28 Page 7 of 52

10 此反向恢复时间 trr 有随着温度上升而增大的倾向 另外, 恢复时 ( 图 8 的 tb 部分 ) 的 di/dt 曲线越陡, 就越容易产生噪声, 因此要求软恢复特性 根据器件的耐压 trr 会有很大的不同 在小于等于 6V 的低耐压时, trr 的值为 4~6ns, 速度较高 ; 在耐压为 V 级别时, trr 的值为 ns 左右 ; 在 25~5V 的高耐压级别时, trr 的值为 3~6ns 因此, 在大于等于 25V 的高耐压级别, 通过寿命控制技术开发出 ns 左右的高速产品 trr(ns) di / dt = 5 A / μs V GS = Ta = 25 C I DR (A).6 瞬态热阻 θch-c(t) - 脉宽 PW 特性 图 9 trr-i DR 特性 (2SK348) θch-c(t) - 脉宽 PW 特性如图 所示 此特性是为了计算器件在运行状态时的沟道温度 Tch 横轴的脉宽 PW 表示运行时间, 记载 shot single Pulse ( 单触发脉冲 ) 和反复运行的条件 例如, 如果 PW=ms D=.2(Duty Cycle=2%), 就说明反复频率为 2Hz ( 反复周期 T=5ms) 通常, 设 Duty Cycle=2%(D=.2) PW=ms 时的功耗 Pd=6W, 通过以下的计算公式可以算出上升的沟道温度 ΔTch 但是因为会产生下述的误差, 因此应当使用瞬态热阻特性 Tch = (.2 Pd) θch-c = (.2 6).4 = 3.7 C 如果使用瞬态热阻 ( 如下所示 ), 就发现产生 6.5 C ( 和上式相减 ) 的误差 Tch = Pd θch-c(t) = = 3.2 C 3 Tc = 25 C D = γs(t) shot pulse t3 t2(d=.2) t θch c(t) = γs (t) θch c θch c =.4 C/W Tc = 25 C. μ μ m m m P DM PW T D = PW T PW(S) 图 θch-c(t) - 脉宽 PW 特性 (2SK348) RCJ5G-/Rev.. May 28 Page 8 of 52

11 使用瞬态热阻计算沟道温度 Tch 的计算例子 (2SK348) 如下所示 [ 例 ] 假设是外壳温度 Tc=85 C 峰值功率 Pd(peak)=5W 外加时间 ts=ms 单触发脉冲的情况, 沟道温度 Tch 为 : Tch = Tc + (Pd(peak)) θch-c(t) = 85 + (5.3.4) = 2. C [ 例 2] 假设是外壳温度 Tc=85 C 工作频率 f=2khz Duty Cycle=2% 的反复运行 外加功率 Pd(peak)2=5W 的情况, 沟道温度 Tch 为 : 通过上述运行得出外加时间 t2=μs 反复周期 T=5μs D=t2/T=.2, 所以 Tch2 = Tc + (Pd(peak)2) θch-c(t2/t) = ) = C [ 例 3] 在 [ 例 2] 的运行中, 如果在其他电路控制系统中再外加 t3 为 6μs 的 5W 峰值功率 Pd(peak) 时, 峰值沟道温度 Tch(peak) 为 : Tch2 = Tc + (Pd(peak)2) θch-c(t2/t) + {(Pd(peak)3 Pd(peak)2 t2/t)} θch-c(t3) = 85 + (5.22.4) + (5 5.2).3.4) = = 4.86 C t3 Pd(peak)3 t2 T Pd(peak)2 RCJ5G-/Rev.. May 28 Page 9 of 52

12 .7 安全工作区域 ASO.7. 安全工作区域 ASO(Area of Safe Operation) 图 2SK348 的安全工作区域 ASO 图如图 所示 ASO 限制区域分为以下 5 区 区是受最大额定电流 I DC I D(pulse) max 限制的区域 2 区是受通态电阻 R DS(on) max 理论限制的区域 [I D =V DS /R DS(on) ] 通常和 ASO 区域分开的情况较多 3 区是受沟道损耗限制的区域 4 区是在连续运行或脉宽较长 ( 至少几 ms) 的运行条件下可见到的和双极晶体管相同的二次击穿区域 这是因为在该小电流区的输出传输特性 (Vgs-Id 特性 ) 为负温度特性, 所以在相同外加功率线上, 工作电压越高, 工作电流就应当越小 如果变为正温度特性的大电流区, 此现象就会消失 使温度特性由负转正的电流值因各产品而异, 在数安培以下的产品中此现象不容易产生, 也就是通常所说的在没有二次击穿的相同功率线上可以得到保证 5 区是受耐压 V DSS max 限制的区域 I D (A) R DS(on) PW = ms ( shot) 3 ms DC Operation (Tc = 25 C) μs μs 4.3 Ta = 25 C V DS (V) 图 ASO 图 (2SK348) RCJ5G-/Rev.. May 28 Page of 52

13 .7.2 电路控制系统中 ASO 的注意事项 功率 MOS FET 功率 MOS FET 一般应用于开关, 因此在正常运行中通常使用 2 限制区 在电路设计上必须注意控制系统的顺序 截止系统源极电源时的终端电子电路的电源电压和栅极驱动电压的顺序例如图 2 所示 如图中的实线所示, 因为如果到断开电源电压 V DD 的下降时间长于栅极驱动电压 V GS 的下降时间时, V GS 在图中的 t 期间内不能充分驱动, 且进入 ASO 限制区 4 或区 5, 所以有必要确认是否在安全区域内 另外为了避免这样的工作区域, 如虚线所示, 可使用通过控制顺序使栅极驱动电压 V GS 的下降时间迟于电源电压 V DD 的下降时间的有效方法 V DD V GS t Vth D-S V DS ASO I D t 图 2 终端电子电路的电源电压和栅极驱动电压的顺序例 RCJ5G-/Rev.. May 28 Page of 52

14 2. 功率 MOS FET 的破坏机理和对策 功率 MOS FET 功率 MOS FET 较多的应用在电子设备应用电路的终端输出电路, 并且可以在各种运行条件下使用, 因此器件常常会在电路设计者想象不到的地方发生破坏, 有时还需要面对这些问题 本章的目的是, 为了熟练使用功率 MOS FET, 在掌握其破坏机理等知识后再进行电子电路的设计, 并且在设计完成后的量产中和市场上也尽量不发生发热或破坏等故障 2. 有关功率 MOS FET 的应用领域和破坏模式的关联性 2.. 功率 MOS FET 的主要应用领域和破坏模式的关联性 功率 MOS FET 的主要应用领域和破坏模式的关联性如表 2 所示 功率 MOS FET 的破坏模式大致可以分为以下 5 种 表 2 功率 MOS FET 的应用领域和破坏模式的关联性 ASO ASO Di trr ASO R DS(on) AC/DCOA DC-DC UPS (DC- AC) () EPS ABS OA (PPC FA HDD). 雪崩破坏如果在漏极 - 源极间外加超出器件额定 V DSS 的电涌电压, 而且达到击穿电压 V (BR)DSS ( 根据击穿电流其值不同 ), 并超出一定的能量后就发生破坏的现象 其破坏能量根据各产品以及运行条件的不同而不同 2. ASO(Area of Safe Opration) 破坏超出作为器件最大额定值的漏极电流 Id 漏极源极电压 V DSS 容许沟道损耗 Pth(W), 即大多数的破坏是由超出安全区域引起发热而导致的 发热的原因分为连续性原因和过度性原因两种 a. 连续性原因 : 由 DCASO ( 因外加直流功率而导致的损耗 ) 引起的发热通态电阻 R DS(on) 损耗 ( 高温时 R DS(on) 增大 ) 由泄露电流 I DSS 引起的损耗 ( 和其他损耗相比极小 ) b. 过度性原因 : 脉冲 ASO ( 外加单触发脉冲 ) 负载短路 ASO 开关损耗 ( 接通 断开 ) * 内置二极管的 trr 损耗 ( 上下桥臂短路损耗 ) * 以上所有都具有温度依存性 * 表示还依存工作频率 f RCJ5G-/Rev.. May 28 Page 2 of 52

15 3. 内置二极管破坏在源极 / 漏极间构成的寄生二极管运行时, 由于在反向返回时功率 MOS FET 的寄生双极晶体管运行, 导致此二极管破坏的模式 ( 详细内容参照 2.4 内置二极管破坏 ) 4. 由寄生振荡导致的破坏此破坏方式在并联时尤其容易发生 ( 详细内容参照 2.5 由寄生振荡引起的破坏和 2.6 并联时的注意事项 ) 5. 栅极电涌 静电破坏主要有因在栅极和源极之间外加外部电路的电涌而导致的破坏, 即栅极过电压破坏和由操作中产生的静电 ( 包括安装和和测定设备的带电 ) 而导致的栅极破坏, 即 ESD(Electro Static Discharge) 表 2 说明以上 5 点破坏模式在各应用设备和具体应用中的重要性, 同时在设计电路和选定器件时, 如果事先进行充分考虑, 就是回避各种故障的有效方法 从上述观点看, 考虑时有以下注意点 2..2 功率 MOS FET 的应用和工作范围 MOS FET 应用在何种工作条件下如图 3 所示 其中用参数表示工作频率和负载电感值 L f(hz) M M k k MD () DC-DC (VRMPC) () (HDD ) AC-DC (OA) fl f() L() (FA) (ABS) k μ μ μ L(H) m m 图 3 功率 MOS FET 的应用 市场需求 节能 2 低噪声 ( 支持环境 ) 3 小型 薄型化的产品 需求的功率 MOS FET 特性根据领域和应用的不同, 所以被重视的特性和规格当然也就不同 因此, 最近市场需求根据各应用而特别生产的产品 RCJ5G-/Rev.. May 28 Page 3 of 52

16 2..3 功率 MOS FET 的结构 N 沟道功率 MOS FET 的芯片照片和结构如图 4 所示 N 沟道功率 MOS FET 的芯片结构是在内部并联多个单元 ( 如图所示 ) 如单元的扩大图所示, 电流从漏极流到源极 (P 沟道的情况和此相反 ) S G N+ P N N++ D MOS FET D Gate Source G Drain() S 图 4 N 沟道功率 MOS FET 的芯片和结构 N 沟道功率 MOS FET 的截面结构 ( 内置栅极保护二极管 ) 如图 5 所示 Gate Gate Wire Protection Layer () Poly-Si Source Drain SiO2 P Type Layer N Type Si Epi, Layer n+ p n+ n+ n+ n+ Gate p p p Drain current MOS FET Drain Source MOS FET (Nch) 图 5 N 沟道功率 MOS FET 的截面结构 ( 内置栅极保护二极管 ) RCJ5G-/Rev.. May 28 Page 4 of 52

17 高耐压功率 MOS FET(2SK522) 的输出静态特性和二极管特性如图 6 所示 在功率 MOS FET 应用于监视器驱动和 UPS ( 不间断供电电源 ) 等时, 可以积极使用此二极管特性 另外一般 MOS FET 的平面结构的单元截面结构及其等效电路图如图 6 所示 功率 MOS FET 的结构由并联漏极和栅极间的寄生双极晶体管构成 此晶体管在过渡时运行, 因此为了不影响 MOS FET 的破坏耐量必须设法减小了 Rb G Cgd rg Cgs N + Source P N N ++ Drain R DS(on) D S Cds Rb Gate Body Diode Parasitic Bipolar Transistor 2.5 Source-Drain Voltage V SD (V) Diode Forward Voltage V F (V) 2. Body Diode.5. V GS =V Drain Current I D (A).5 V Typical Output Characteristics 2SK V 4.5V V GS =4V Drain-Source Voltage V DS (V) Reverse Current I DR (A) Body Diode Current I F (A) 图 6 输出静态特性和二极管特性 ( 高耐压 ) 低耐压功率 MOS FET(HAT264R) 的输出静态特性和二极管特性如图 7 所示 因为低耐压功率 MOS FET 实现了低于几个 mω 数量级的超低通态电阻特性, 比整流肖特基势垒二极管 (SBD) 的低 V F 器件 (V F =.4~.5V) 还要小很多, 因此以提高低电压电源 (Vout 3.3V) 效率为目的, 作为 MOS 同步整流器件采用的情况正在扩大 G Cgd rg Cgs P N + R DS(on) I D N I DR N++ D S G Cds Rb D S Body Diode Parasitic Bipolar Transistor. Source-Drain Voltage V SD (V) Diode Forward Voltage V F (V).8.6 V GS =V.4 V GS =R DS(on) Body Diode Drain Current I D (A).2 25 V V 3.5V 3.V 5 2.5V V GS =V O Drain-Source Voltage V DS (V) 5 Reverse Current I DR (A) Body Diode Current I F (A) 2 V GS =4.5V V 25 Typical Output Characteristics HAT264R 图 7 输出静态特性和二极管特性 ( 低耐压 ) RCJ5G-/Rev.. May 28 Page 5 of 52

18 2.2 雪崩破坏 2.2. 什么是雪崩破坏 雪崩破坏是指在介质负载的开关运行断开时产生的回扫电压, 或者由漏磁电感产生的尖峰电压超出功率 MOS FET 的漏极额定耐压并进入击穿区而导致破坏的模式 雪崩破坏耐量测定电路和波形 雪崩破坏耐量的标准测定电路 (a) 及其运行波形 (b) 如图 8 所示 (a) L (b) V GS = 5V I AP Rg I AP V DS V DD Vdss I D dv/dt ta (Avalanche time) I AP (Avalanche Current) V (BR)DSS V DD V DS(on) P.G R GS V DS(on) = I D R DS(on) V DS I D Rg = Rgs = 5Ω V E AR = L I AP2 (BR)DSS 2 V (BR)DSS V DD 图 8 雪崩破坏耐量测定电路和波形 将 (b) 波形中的期间 ta 定义为雪崩期间 漏极 / 源极峰值电压 Vds(p) 的范围为 Vdss Vds(p)<V (BR)DSS, 即超过额定电压但还未达到雪崩击穿的区域 实际上在这样的运行区域, 根据器件的实力耐压 V (BR)DSS, 有有可能进入雪崩区的器件和未进入雪崩区的器件, 因此推荐选择保证雪崩耐量的产品 保证雪崩耐量的产品在如 (a) 所示的标准电路中全数执行筛选 另外保证雪崩耐量的产品规定了雪崩电流的额定值 I AP (A) 雪崩能量值 E AR (J) 通过 () 式可以计算 E AR E AR = Pd t = 2 V (BR)DSS I AP ta = V (BR)DSS 2 L I AP 2 (J) () V (BR)DSS V DD 雪崩运行状态中的沟道峰值温度 Tch(peak) 必须在额定沟道温度 Tch 5 C 内 该沟道温度的计算例子另外进行说明 RCJ5G-/Rev.. May 28 Page 6 of 52

19 2.2.3 雪崩能量的计算方法 雪崩试验等效电路如图 9 所示 Ids(t) Ids(t) V DD L I AP V (BR)DSS D V (BR)DSS V DD L e I AP G S 图 9 雪崩试验等效电路 在图 9 的等效电路中, 雪崩能量 E AR 可通过 () 式表示 E AR = ta Vds(t) Id(t) dt () Vds(t) Id(t) 分别为 : Vds(t) = V (BR)DSS Id(t) = I AP I AP ta t (2) (3) ta = L I AP V (BR)DSS V DD (4) 将 (2) (3) 式代入 () 式, 得出 : I ( AP t dt = ( ta V V (BR)DSS I AP (BR)DSS I AP t ta ) ta ) ta V (BR)DSS I AP t [ 2 2ta ] = V (BR)DSS I AP ta 2 E AR = ta V (BR)DSS I AP = V (BR)DSS I AP t dt 将 (4) 式代入上式, 得出 : E AR = 2 L I AP 2 V (BR)DSS V (BR)DSS V DD RCJ5G-/Rev.. May 28 Page 7 of 52

20 2.2.4 雪崩破坏主要原因的区分 影响雪崩破坏耐量值的主要原因有如图 2 中所示的 3 种. 受漏极电流 Id 额定值的限制 2. 受超过雪崩时的沟道温度限制 3. 由于 dv/dt ( 图 8(b)) 使破坏耐量降低 I AP (A) I D dv/dt (ASO).. L(mH) 图 2 雪崩破坏主要原因的区分 RCJ5G-/Rev.. May 28 Page 8 of 52

21 2.2.5 雪崩破坏电流和能量值 功率 MOS FET 高耐压为 5V 级别的器件和低耐压为 6V 级别的器件的雪崩破坏电流 I AP 以及雪崩破坏能量 E AR, 根据电感值 L 进行实际测量后的数据分别如图 2 和图 22 所示 随着电感值 L 的增大破坏电流 I AP 降低, 破坏能量 E AR 的值增大 因此在判断雪崩耐量强弱时, 必须考虑电流值 I AP 和能量值 E AR 通常认为电感值 L 小且破坏能量值 E AR 大的器件就是雪崩耐量强的器件 V GS = 5VV DD = 25VTa = 254 C 2SK68 (5V / 5A /.4Ω / TO-3P) 3 E AR 3 I AP (A) 3 I D I AP Tc ( C) I AP E AR 25 4 μ 3μ μ 3μ m 3m m L(H) (Tch5 C) 3 E AR (mj) 图 2 雪崩破坏电流和能量值 ( 高耐压 ) V GS = 5VV DD = 25V Ta = 25 C 2SK2869 (6V / 2A / 45mΩ / DPAK) 5 I AP 5 I AP (A) 2 5 I D (Tch5 C) E AR 2 5 E AR (mj) 2 2 μ μ m m L(H) 图 22 雪崩破坏电流和能量值 ( 低耐压 ) RCJ5G-/Rev.. May 28 Page 9 of 52

22 2.2.6 雪崩破坏电流和 dv/dt 耐量 功率 MOS FET 以下说明第 3 种主要原因 dv/dt 和雪崩破坏耐量的关系 雪崩破坏电流 I AP 的 dv/dt 耐量依存性的实际测量值如图 23 所示 如在图 6 的结构中所述, 功率 MOS FET 在漏极和源极间形成寄生双极晶体管, 如果 dv/dt 变陡, 就通过电容 Cds 流入过渡的电流, 因为接通该晶体管导致破坏耐量降低 在图 23 的例中, 可以认为在 dv/dt V/μs 时为安全区域 此值根据各器件而不同 2SK7 (5V / 2A /.27Ω / TO-3P) 3 V DD = 25V L = μh V GS = 5VTa = 25 C Rg: dv/dt 5V Pre Drive Rg L DUT V DD I AP (A) 3 3 I D Bip TRS P.G 3 3 dv/dt(v/ns) 图 23 雪崩破坏电流和 dv/dt 耐量 判断保证雪崩耐量产品的简单方法 以下说明判断保证雪崩耐量产品的简单方法 以对象器件 2SK2869(6V/2A 45mΩ DPAK 封装 ) 的保证雪崩耐量产品为例, 根据图 24 所示的雪崩运行波形 ( 单触发期间 ) 进行说明 2V/DIV A/DIV ta 2SK2869 (6V / 2A / 45mΩ / DPAK) V GS = 5VV DD = 25VL = 5mHTc = 25 C shot Tch Tch = T(S)ch + Pch θch-c(t) = = 3.4 C T(S)ch6 C Pch = I AP V 2 (BR)DSS = 4 8 = 6W 2 θch-c(t)ta = 4ms 2SK C/W Ch3.mV Ch2. IDI AP max 2. Tch5 C 2. V M 2μs t : 2μs/DIV Ch.5 V 图 24 雪崩期间和漏极 / 源极间电压 ( 漏极电流 ) RCJ5G-/Rev.. May 28 Page 2 of 52

23 3 Tc = 25 C D = γs(t) shot pulse θch-c(t) = γs(t) θch-c θch-c = 4.7 C/WTc = 25 C P DM PW T D = PW T ta (Ta = 4μs) θch-c(t) = γs(t) θch-c = =.3336 C/W. μ μ 4μ m m m PW(S) 图 25 2SK2869 瞬态热阻特性 ( 数据表 ) 假设雪崩运行前 ( 由于通态电阻 R DS(on) 和开关损耗引起的沟道温度上升 ) 开始时的沟道温度 T(s)ch=6 C, 进行试算 且 dv/dt 在安全区域 因此确认以下 2 处检查点. 雪崩电流 I AP 是否在雪崩保证电流额定值 I AP max 内 (2SK2869 的雪崩保证电流 I AP, 在 L=5mH 时, I AP max=6.2a ( 参照图 22)) 2. 雪崩运行时的沟道温度 Tch 是否满足 Tchmax 5 C 的条件 首先 () 中的雪崩电流 I AP 可通过波形得出 I AP =4A, 因此可以确认雪崩额定电流满足 I AP max 6.2A 然后 (2) 中的雪崩运行时的沟道温度 Tch 可通过 () 式表示 : Tch = T(s)ch + Pch θch c(t) ( ) = T(s)ch + I AP V (BR)DSS θch c(t) 2 () 此处的 θch-c(t) 为瞬态热阻, 通过图 25 中的 2SK2869 数据表的瞬态热阻特性进行计算 雪崩运行期间 ta=4μs 时的 θch-c(t=4μs) 可通过图表按照以下的方法进行计算 θch c(t = 4μs) = γ(t) θch c = =.3336 C/W 因此将各数值代入 () 式求沟道温度 Tch: Tch = T(s)ch + I AP V (BR)DSS θch c(t) 2 = = 3.4 C ( ) ( ) 由上可确认满足 Tchmax 5 C 的额定条件 所以判断在雪崩保证范围内 另外如果牵扯其他更复杂的条件或因素时, 需要个别对应 RCJ5G-/Rev.. May 28 Page 2 of 52

24 2.2.8 雪崩破坏的对策方法 雪崩破坏的对策方法 ( 抑制电涌电压的方法 ) 如图 26 所示 Vin(DC) Vout V GS (in) 3 2 CR 图 26 雪崩破坏的对策方法 雪崩破坏是因寄生电感 ( 电感负载 ) 产生反电压而导致的破坏 破坏后的特性为各电极间短路 针对雪崩破坏, 可以采取以下 3 种对策. 大电流路径尽量使用粗短布线, 降低寄生电感 2. 串联栅极电阻 Rg, 抑制 dv/dt 因为在开关断开时产生电涌电压, 通过增大断开时的常数 Rg, 可以抑制电涌电压 但是如果常数 Rg 过大, 就会导致开关损耗的增大, 因此在决定常数时必须考虑此问题 3. 插入 CR 减震器 齐纳二极管插入用于吸收电涌的减震器等时, 也尽量使用粗短布线, 并直接连接在功率 MOS FET 的漏极 源极引脚 2.3 ASO 破坏 ( 散热设计 ) 2.3. 什么是 ASO 破坏 ASO 破坏是指由在正常运行时不发生的负载短路等引起的过电流和使用电压被同时外加时, 造成瞬时局部发热而导致破坏的模式 另外, 由于热量不相配或反复频率的高频化使芯片不能正常散热时, 持续的发热使温度超出沟道温度导致热击穿的破坏模式 ASO 破坏对策方法 ASO 破坏及其对策如图 27 所示 Vd 2 Vin R2(R+R3) IC Vin(DC) R2 Rg Vds V GS Id 3 R R3 Q k Rs Vout I D (A) ASO I D(Pulse) I DC V DS (V) Q : 2SK25692SK298 IC : HA7358 图 27 ASO 破坏 ( 散热设计 ) 和对策 RCJ5G-/Rev.. May 28 Page 22 of 52

25 对策有以下 3 个注意点 :. 是否在保证正向偏压 ASO ( 安全工作区域 ) 内, 或者其温度降额是否充分 2. 设想在负载短路时, 插入过电流保护电路 如果流入不低于规定的漏极负载电流, 就检测 Rs 间的电压, MOS FET Q 接通, 通过 R3 使主 MOS FET 的 G-S 间短路, 断开 MOS FET 此时 R3 的值必须是大于决定通常开关断开时期的常数 R 的值, 而且是在过电流 ( 截止 ) 保护时不产生电涌的常数 或者通过 Q 的栅极电阻 Rg, 使截止时的速度较缓 正常运行时 MOS FET 的栅极 / 源极驱动电压 V GS 可以用 () 式表示 : V GS = Vin R3 + kω (R3 + kω) + (R + R2) () 将 V GS 设定为 MOS FET 在通态电阻区能充分运行的值 (V GS 为 V 左右 ) 过电流截止时的栅极保持电压 V GS (cut) 可用 (2) 式表示 : V GS(cut) = Vin R3 R + R2 + R3 (2) 此 V GS(cut) 必须设定为小于功率 MOS FET 的栅极 / 源极截止电压 V GS(off) 而且必须考虑 V GS(off) 的温度特性 (α= 5mV~ 7mV/ C) 3. 进行有适当容限的散热设计 具体内容在散热设计实践例子中进行说明 正向偏压 ASO ( 安全工作区域 ) 有关正向偏压 ASO 图 (2SK382) 及其温度降额方法如图 28 所示 ( 有关安全工作区域 ASO 的内容, 参照前述功率 MOS FET 的特性活用法 ) 2SK382(6V/A.75Ω LDPAK) ASO I D (A) I D(pulse) I DC : ms PW = ms(shot) PW = μs 75 C μs μs D(%) Tch(max) Tc 5 Tc D = = Tch(max) R DS(on) DC Operation (Tc = 25 C) Tc( C) Tc = 25 C.. V DS (V) <> PW = μstc = 75 C ) Tc = 25 CPd(25) = 5W 2) Pd(75) = Pd(25).6 = 9W 图 28 正向偏压 ASO ( 安全工作区域 ) 图有关 ASO 温度降额的方法, 以 PW=μs Tc=75 C 的降额为例进行说明 首先通过 ASO 图得出 PW=μs Tc=25 C 的保证值为 Pd(25)=5W(= Vds I D = 5V 3A) 的功率线 因为 Tc=75 C 的降额因子 D=6%, 所以 Pd(75) = Pd(25).6 = 5.6 = 9W 在图 28 中, 是用 PW=μs Tc=75 C 的直线显示的区域 RCJ5G-/Rev.. May 28 Page 23 of 52

26 2.3.4 负载短路耐量及其对策 功率 MOS FET 的负载短路耐量 (2SK58 2SK522 的例子 ) 如图 29 所示 将 MOS FET 应用于马达驱动时, 即使负载万一短路, 也必须保证在过电流保护电路工作前不被破坏. 如图 29 所示, 此负载短路耐量依存使用电源电压 V DD ( V DS ), V DS 越大,( 因为由负载短路导致外加功率变大 ) 到破坏的时间就越短 此破坏时间根据产品各异, 但是必须将负载短路时的过电流保护检测时间设定在 /2~/3 的破坏时间以内 功率 MOS FET 设定在 μs~5μs 以内认为安全 2. 负载短路时, 流过的短路电流为正常工作电流 5~ 倍左右的过电流, 必须截止此过电流 此时必须注意截止此过电流时产生的电涌电压, 其波形如图 29 所示 因为流过的电流大于正常电流, 必须通过将截止时的断开时间设定为迟于正常接通 / 断开的时间, 以抑制截止时的电涌电压不超过器件的额定电压 V DSS PW V GS = V 2SK522 2SK58 2SK58(5V/2A.27ΩTO-3P) 2SK522(5V/5A.ΩTO-3PL) V GS = V Ta = 25 C PG V DD I D V BR(DSS) V DD /2/3 PW V DS (V) 5 2 2SK522228A 2SK5882A PW(μs) 图 29 功率 MOS FET 的负载短路耐量和对策 散热设计 在设计安装功率器件时, 在各环境条件下如何利用冷却技术进行高效率的散热不用说非常重要 如何进行高效率的热量计算也变得重要 此处对可计算功率 MOS FET 的运行沟道温度的散热设计实践例子进行说明. 以下说明使用 2SK7(5V/2A.27Ω TO-3P) 时的前提条件 A. 工作条件 环境温度 Ta=5 C 2 种工作电流 Id=8A A PW=μs duty=5%max(f=5khz 运行 ) 开关损耗 P(tf)=5W tf 期间 =.2μs ( 此处省略 ton 损耗 ) 设计目标 :Tch 2 C B. 3 种散热板热阻 θf-a:.5 C/W 2. C/W 3.5 C/W C. 安装方法 : 使用绝缘云母板, 有硅脂 (θ(i) + θ(c))=.8 C/W 其中, θ(i): 绝缘云母板热阻 θ(c): 接触热阻 RCJ5G-/Rev.. May 28 Page 24 of 52

27 表 3 晶体管封装的各热阻 封装 各热阻 DPAK TO-22AB LDPAK TO-22FM TO-3P TO-3PFM TO-3PL Rth(ch-c) ( C/W) Rth(ch-c)=Tjmax-Tc/Pch (Pch(W) 参照各产品目录 ) Rth(ch-a)* ( C/W) (Rth(i)+Rth(c)) ( C/W) 无绝缘板有硅脂.3~.6.3~.5.3~.5.4~.6.~.2.3~.5.~.2 无硅脂 2.~2.5.5~2..5~2..5~2..5~.9.~.5.4~.5 注. 参考值 插入云母 (t=5~ μm) 有硅脂 2.~2.5.5~.8.5~.7 无硅脂 4.~6. 2.~3..2~.5 根据这些前提条件, 设定设计目标为沟道温度 Tch 2 C 2. 此方法是通过计算各散热条件下的容许损耗特性 由功率 MOS FET 的沟道温度上升产生的功耗特性 2, 通过 和 2 的函数交点求饱和状态下的沟道温度 以上述工作和环境的使用条件为前提计算的结果如图 3 所示 P D (W) MOS FETP D(M) P D(M) =+ 2 I D = A I D = 8A θ(f) =.5 C/W θ(f) = C/W θ(f) =.5 C/W Tch2 C C 2.4 θ(ch-a) = θ(ch-c) + θ(i) + θ(c) + θ(f) = = 2.34 C/W A Ta = 5 C 3θ(f) Tch Ta P D(f) = θ(ch-a) P D(f) 5 (2) 5 Tch( C) D B E 42.7 图 3 沟道温度 Tch 和功耗 P D RCJ5G-/Rev.. May 28 Page 25 of 52

28 以下说明达到图 3 的顺序 3. 参照下框内的说明, 分别计算上述各散热条件下的容许损耗特性 和功率 MOS FET 的功耗特性 2 在计算功率 MOS FET 的功耗 P D 时, 必须事先根据各别数据表的 Ron-Tc 特性读取如表 4 第二行上的 MOS FET 的通态电阻温度系数 α ( 当 Tch=25 C, α=. 时的系数 ), 再代入进行计算 其计算结果如表 4 所示 计算并作出各散热条件下的容许功耗直线 P D(f) ( 图 3) 首先, 求出各散热板条件的全部热阻 θ(ch-a) θ(ch-a) = θ(ch-c) + (θ(i) + θ(c)) + θ(f) () 通过 () 式, 求使用 散热板时的 θ(ch-a) 为 : θ(ch-a)= =2.34 C/W ( 以同样的方法求出 2=2.84 C/W 3=3.34 C/W) 可以用 (2) 式表示容许损耗 P D(f) 容许损耗的曲线只需要求出 3 点即可 P D(f) = Tch Ta θ(ch-a) (2) 在条件 下, 设 Tch=5 5 C, 各 P D(f) = W( (5-5)/2.34) 用同样的方法计算出条件 2 和 3 下的 P D(f) 后, 就能得到 3 条直线 计算并作出功率 MOS FET 的功耗曲线 P D(M) ( 图 32) 功率 MOS FET 的通态电阻 R DS(on) 具有正温度特性 即随着 Tch 的上升 ( 如各别产品目录所示 ) 曲线也上升 考虑此特点, 随着 I D =8A A 时的温度上升求功率 MOS FET 的全部功耗 P D(M), 就能得到 2 条曲线 表 4 功率 MOS FET 功耗 P D(M) 的计算 (2SK7 的例子 ) 项目 Tch( C) 备注 R DS(on) 的温度系数 α (Tch=25 C 时, α=.) 参照各别数据表的 Ron-Tc 特性 MOS 功耗 通态电阻损耗 P ON =I D 2 R DS(on)max α t ON /T 开关损耗 * Ps=tf/T P(tf) I D =8A 注意 R DS(on) 的温度依 I D =A 存性 注意依存工作频率 全部功耗 P D(M) P (DM) =P ON +P S I D =8A R L 负载的 Ron 损耗以及 SW 损耗的详细 I 计算公式, 参照其他 D =A 项目 注. 为了简略化, 将 I D =8A A 时的 P S 值视为相同 4. 按照上述的方法作图 3 沟道温度 Tch 和功耗 P D 的图 首先, 作各放热条件下的容许损耗特性 图 因为环境温度 Ta=5 C ( 又因为 Tch=5 C 时的容许损耗为 W), 所以以 Tch=5 C 为零点, 画出使用 3 种散热板时的各容许损耗特性 然后画出表 4 中计算出的功耗 MOS FET 的功耗 (Id=8A A 时 ) 就作出图 3 RCJ5G-/Rev.. May 28 Page 26 of 52

29 5. 以下对图 3 的看法 ( 计算结果的考察 ) 和对应方法进行说明 Tch-P D 图结果的考察 (a) (B) (C) (D) (E) 各交点是在各条件下热量平衡状态的沟道温度 Tch 即满足目标设计 Tch 2 C 的条件只有 I D =8A 的散热条件 2 ((C) (D) 点 ) (b) 当交点的沟道温度 Tch 5 C 时, 就超出最大额定值 (c) 如 I D =A 时和散热板 3 的条件所示, 两条损耗特性没有交点时, 就说明热击穿 ( 注 ) 发生导致破坏. Tch Ron Tch 设计值 Tch 2 C 的对应 (a) 在工作电流 I D 小于等于 8A max 下使用时, 适用于散热条件 或 2 ( 满足设计目标 Tch 的是 (C) (D)) (b) 到工作电流 I D =A max 为止时使用的情况, 必须重新考虑以下的点 ( 组合 ) ) 使用小于 的热阻的散热板 ( 通过改善散热条件来降低 θ(ch-a)) 2) 通过改变器件的 PKG 来降低 θ(ch-c) 例:TO-3P/2SK7 TO-3PL/2SK629 3) 将 MOS FET 改为 个级别以上的低通态电阻器件 但是, 在高速运行 (f khz) 时还必须考虑开关损耗 P(tf) ( 因为通常通态电阻 Ron 和开关时间 tf 为背反关系 ) 6. 图 3 的活用方法和注意事项如图 3 所示 另外, 功率 MOS FET 的损耗计算公式及其计算方法如表 5 表 6 所示 反复运行时的峰值沟道温度 Tch(peak) 及其热阻 θ(ch-c)(pw/t) 的计算方法如图 32 所示 θch-(t) P D(f)(t) I D = A PWms(H)(J) (K)(L)6 C P D (W) MOS FETTc Tch Tch = Tc + qch-c PD(M) (A)Tc (2)Tc(x) Tch(x)(F)(G) Ta PW = ms PW = ms MOS FET P D(M) I D = A I D = 8A L J 3 P D(f)(t) = Tch Ta θch-c(t) K H F A Ta = 5 C Tch Ta 3θ(f) P D(f) = θ(ch-a) P D(f) 5 (2) 5 Tch( C) G C 2 P D(f) = Tch2 C D Tch Ta θch-c B E (I) (II) (III) 图 3 沟道温度 Tch 和功耗 P D 的关系 RCJ5G-/Rev.. May 28 Page 27 of 52

30 功率 MOS FET 的损耗计算公式 表 5 功率 MOS FET 的损耗计算公式 R L tr Vds tr Vds Ia No. ton tf tr Ptr Id Id t ton Ib t T T tf Vds(p) ton Pton tf Ptf tr Ptr ton Pton tf Ptf Ptr = (Vds Id + 2Id 2 Ron α) 6 tr T Pton = Id 2 Ron α ton T Ptf = (Vds Id + 2Id 2 tf Ron α) 6 T Pton = 23 3 Pton = 3 Ptf = Vds(p) Ib 2 (Ia 2 + Ia Ib + Ib 2 ) Ron α Ib 2 Ron α tf T ton T ton T. αron(=t( C)/T(25 C)) 功率 MOS FET 的损耗公式计算例 ( 参考 ) 表 6 功率 MOS FET 的损耗公式计算例 ( 参考 ) Ronα R tf Vds Ptf tr ton Id t T tf Ptf = T tf Vds(t) Id(t) dt {( ) }( ) Vds Id Ron = tf Id t + Id Ron t + Id dt T tf tf Id 2 Ron Id Vds = tf T tf 2 t 2 Id Vds 2Id {( 2 Ron ) + ( t + Id 2 Ron dt tf ) } tf [( ) ( ) ] Id 2 Ron Id Vds = T 3tf 2 t 3 + Id Vds 2Id2 Ron t 2 + Id 2 Ron t 2tf Ptf = tf 6T tf(vds Id + 2Id 2 Ron) 6 Vds Id T L ton Pton Vds Ia tr ton Ib Id t T tf Vds(p) Pton = ton Id 2 (t) Ron dt T Ib Ia = T ( ton t + Ia ton ) 2 Ron dt Ia 2 2Ia Ib + Ib 2 Ib Ia = ton t Ia + Ia 2 T ton 2 t ton = T {( ) ( ) } Ron dt Id 2 Ron Id Vds 3tf } 2 t 3 Ia Ib Ia2 [{( ) + ( t 2 + Ia 2 t Ron ton ) ] Pton = 3 (Ia 2 + Ia Ib + Ib 2 ) Ron ton T ton RCJ5G-/Rev.. May 28 Page 28 of 52

31 在反复频率下的 Tch(peak) 热阻 θch-c(pw/t) Tj(peak) ΔTch(p) Tch( C) Tc Tc ΔTch(AV) ΔTch Pd(W) PW Pd t(s) t(s) 图 32 在反复频率下的 Tch(peak) 热阻 θch-c(pw/t) { ( ) } () PW PW Tch(peak) = Tc + ΔTch = Tc + Pd θch-c + θch-c (PW) T T PW ( T ) Tch(peak) Tc ΔTch θch-c = = (2) Pd Pd () (2) PW ( T ) PW PW θch-c ( (PW) θch-c = θch-c { + T ) θch-c } (3) T γs (PW) = PW dutyn(%) = (5) T (4)(5)t = PWTθch-c (PW/T) (6) PW ( n ( ) } θch-c T ) = θch-c n { + γs (PW) (6) θch-c θch-c (PW) θch-c (4) RCJ5G-/Rev.. May 28 Page 29 of 52

32 2.4 内置二极管破坏 2.4. 什么是内置二极管破坏 内置二极管破坏是指在积极使用功率 MOS FET 的漏极 / 源极间的寄生二极管时发生的破坏模式 仅限于在马达控制 不间断供电电源 (UPS) 等的 H 桥电路下使用 DC/AC 变频器的情况 内置二极管破坏仅在上述用途时产生, 尤其是在高电压下使用大于等于 25V 耐压器件的情况 但是近几年随着破坏机理被解明, 器件的二极管破坏耐量也随之改善 在高耐压 25~6V 的 AP3-H AP3-HF ( 内置高速二极管 ) AP4-H 系列中, 已基本将此破坏对策设计在器件中 如果考虑到应用面, 在上述用途时推荐使用 AP3-HF AP5-HF 系列 另外, 对于低耐压小于等于 V 的器件, 因为使用的电压也低, 所以几乎不存在此破坏的问题 通常使用功率 MOS FET 的变频电路以及在全桥电路下的功率 MOS FET 的运行波形如图 33 所示 在此电路中, Q Q4 运行, 由 Q 器件控制 PWM 在 Q 控制 PWM 期间中, Q4 总是为接通状态 首先流入 Q 的电流 I D, 接着断开 Q, 马达的电感 L 的再生电流 I F 就通过 Q2 的内置二极管流入 再此状态下重新接通 Q, 受 Q2 内置二极管的反向恢复时间 trr 影响, 在此期间 Q Q2 为导通状态, 并且随着流入的短路电流 Irr, 内置二极管的电压 (V DS ) 也跟着恢复 V DD Q PWM Q () Q3 I D V DS Q2 Irr M I D I F Irr Q2 Q4 V DS2 (3) trr I F (2) 图 33 在全桥时功率 MOS FET 的运行 功率 MOS FET 的结构和等效电路如图 34 所示 如图所示, 从结构上来说此二极管形成于源极 / 漏极之间, 也被称作寄生二极管 (Parasitic Diode) Source Gate D R DS(on) Body Diode N + P N N ++ Drain N G Cgd rg Cgs S Cds Rb MOS FET Parasitic Bipolar Transistor 图 34 功率 MOS FET 的器件结构和等效电路 RCJ5G-/Rev.. May 28 Page 3 of 52

33 内置二极管的破坏机理如图 35 所示 如上所述, 现在内置二极管的破坏耐量已经得到相当的改善, 在结构上实施使寄生双极晶体管不易运行的对策, 因此在通常的使用状态下几乎不会发生破坏 G Cgd rg Cgs D R DS(on) S Cds i MOS i rr Rb ibip i F di/dt V DD dv/dt A t rr t B i rr di/dt BdV/dt / PNPN PNP Mobility hfe 内置二极管破坏的电路对策例 图 35 内置二极管的破坏机理 内置二极管破坏的电路对策例 ( 使用上的注意事项 ) 如图 36 所示 V DD. PWM MOSRg di/dt IrrdV/dt 2. dv/dt 3. dv/dt I F V DS Rg M 2 CR D-S 图 36 内置二极管破坏的电路对策例 RCJ5G-/Rev.. May 28 Page 3 of 52

34 高耐压 5V 器件实际内置二极管的破坏耐量例如图 37 所示 关于对策前的器件 ( 现在已是废弃型号, 停止生产 ) 和对策后的器件通过具体数据说明 AP3/AP5-HFDiode I F (A) AP2 () AP3-HAP4-H V CC = 35 VV GS = +5V V PW = μs(shot)tc = 25 C di/dt(a/μs) dv/dt(v/μs) k Rg(Ω) Rgdi/dtdV/dt 图 37 内置二极管破坏耐量 (5V/A 级别的例子 ) RCJ5G-/Rev.. May 28 Page 32 of 52

35 2.5 由寄生振荡引起的破坏 2.5. 什么是由寄生振荡引起的破坏 主要是指在并联功率 MOS FET 时未插入栅极电阻而直接连接时发生的栅极寄生振荡 高速反复接通 断开漏极 - 源极电压时, 在由栅极 - 漏极电容 Cgd(Crss) 和栅极引脚电感 Lg 形成的谐振电路上发生此寄生振荡 当谐振条件 (ωl=/ωc) 成立时, 在栅极 - 源极间外加远远大于驱动电压 Vgs(in) 的振动电压, 由于超出栅极 - 源极间额定电压导致栅极破坏, 或者接通 断开漏极 - 源极间电压时的振动电压通过栅极 - 漏极电容 Cgd 和 Vgs 波形重叠导致正向反馈, 因此可能会由于误动作引起振荡破坏 功率 MOS FET 寄生振荡 ( 振动 ) 的机理 并行等效电路如图 38 所示 D Vds(p) Ld R DS(on) Ld R DS(on) Q(=ωL/R=/ωCR) ()(2)CL VcVL Rb Cds Cgd Ls Cgs Cgd Cds Cgs Rb Lg: G S Ls: QVgs(p) Ld: rg: MOSRg Rg: Vgs Cgs: - Cgd: - Cds: - MOS FET Ls Vin Vin T f = /T Vin : I RLC Vc = Q Vin Vc = (/2πfC)I = (/ωcr)v = QV () VL = (2πfL)I = (ωl/r)v = QV (2) L Q = ωl/r = /ωcr = C R fr = 2π LC R L C 图 38 功率 MOS FET 寄生振荡 ( 振动 ) 的机理 如果不在功率 MOS FET 中串联栅极电阻而直接并联时, 在栅极产生寄生振动波形 高速反复接通 断开漏极 / 源极电压时, 尤其是断开时, 由负载的布线电感 Ld 产生的振动电压 Vds(p), 通过栅极 / 漏极电容 Cgd(Crss), 和栅极引线电感 Lg 形成谐振电路 因为大电流高速功率 MOS FET 的栅极内部电阻 rg 很小, 在 ~ 2Ω 以内, 如果没有栅极外接电阻 Rg 时, 谐振电路的 Q, 即 L/C/R 的值就变大 如果成为谐振条件时, 就在 Cgd(Crss) 间或 Lg 间 ( 即 MOS 的栅极 / 源极间 ) 产生大的振动电压, 引起寄生振荡 尤其是因为并联时为大电流运行, 如果开关断开时的过渡电流平衡变差, 全部电流就只在此时序的偏差期间流入到一个 MOS FET 因为通常此期间非常短, 在几 ns~ 几十 ns 之间, 因此不存在功率 MOS FET 的热应力问题 但是理论上认为漏极 / 源极的振动电压 Vds(p) 为 n 倍 ( 实际上因为高频大电流在过渡时流入, 由于趋肤效应 *, Ld 的值也大 ), 或为大于 n 倍的电压 趋肤效应 : 高频电流只流入导体的表面而不流入内部的现象 如果电流流入导体, 在电流的周围就会产生磁通 这是因为和电流垂直相交起电感的作用 为了处理大电流, 通过粗导体使电流通过时, 因为导体中也会产生磁通, 所以越靠近导体的中心部分电感的作用越强 因此高频电流流入粗导体时, 中心部的电感作用变强, 电流流通变得不通畅, 导致电流集中到导体的表面 此时, 因为流入电流的截面减少, 则从表面上看电气电阻即电感值大 RCJ5G-/Rev.. May 28 Page 33 of 52

36 并联时的寄生振荡和破坏对策方法如图 39 所示 D-S Vin L R R R R2 R = ΩΩ R2 = 2.2Ω4.7Ω Vout A R2 R R B R2 R R R R 2.6 并联时的注意事项 图 39 减低寄生振荡和破坏的对策方法 作为并联时需要注意的安装上的注意事项 功率 MOS FET 的器件选定以及使用上的技巧如下所示 2.6. 安装上的注意事项 低电感布线 使漏极 / 源极布线长度相等或使用双绞线等 注意寄生振荡 ( 寄生振荡对策参照其他项 ) 选定功率 MOS FET 和使用上的技巧 需要和半导体厂家进行协调以及得到同意 挑选 Vth(VGS(off) 值 ( 较大的值好 ) 改善断开时的过渡电流的平衡 挑选通态电阻 RDS(on) 值 改善通态电流的平衡 外加充分的栅极驱动电压 (4V 驱动产品 :VGS=5~V V 驱动产品 :VGS=~2V) 改善散热平衡 尽量避免发生雪崩击穿的条件 电流集中在低耐压器件 RCJ5G-/Rev.. May 28 Page 34 of 52

37 2.7 静电破坏 2.7. 什么是静电破坏 静电破坏是指在使用或安装产品时, 从人体 / 设备产生的静电或电涌电压引起的破坏 静电破坏的对策 静电破坏的对策如图 4 所示 MΩ 2 3 图 4 静电破坏的对策 静电破坏是在人体或安装装置等时产生的静电 电涌电压被外加到栅极时, 导致栅极氧化膜破坏 作为破坏后的特性有 : 栅极 - 源极间电压下降 短路 ; 漏极 - 源极间短路 漏泄电流增加 ( 参照图 4) 针对静电破坏, 可以采取以下 3 种对策. 通过 MΩ 的电阻使人体接地后再进行作业 2. 确实执行设备接地 3. 电路板安装后可以考虑到的外加栅极电涌对策为, 插入栅极电阻 齐纳二极管 RCJ5G-/Rev.. May 28 Page 35 of 52

38 2.7.3 静电破坏后的破坏进行模式 功率 MOS FET 如图 4 所示, 栅极破坏后的特性模式大致可以分为 A 和 B2 种 假设这些产品被安装在器件的电路中, 考察会发生什么情况 A B MOS -ΩΩ ) - MOS RDS(on) MOS FET ASO 图 4 静电破坏后的破坏进行模式 有关栅极破坏产品 A 和 B 的特性模式如图 42 所示 栅极 / 源极间以及漏极 / 源极间几乎完全短路的是破坏产品 A 模式 栅极 / 源极间具有某种程度的电阻 ( 几十 Ω), 并且漏极 / 源极间的漏泄电流 I DSS 大, 在几百 ma ~ 几十 ma 之间, 但是可以观察到耐压波形的是破坏产品 B 模式 5V + A I D 2mA/DIV V DSS V/DIV I GSS (μa) B G-S I GSS μa/div V GSS V/DIV I D (ma) A B I DSS + V GSS (V) V GSS V DSS (V) V DSS 图 42 静电破坏产品的 V GSS V DSS 波形例子 RCJ5G-/Rev.. May 28 Page 36 of 52

39 2.7.4 栅极破坏产品 B 达到 ASO 破坏的机理 功率 MOS FET 假设破坏产品 A 模式被安装到器件电路中的情况, 电路当然不运行, 在接通电源的同时短路电流流入 MOS FET 的漏极 / 源极间, 导致破坏痕迹扩大 假设是破坏产品 B 模式被安装到器件电路中的情况, 因为确保了漏极 / 源极间的耐压 ( 由于大漏泄电流 I DSS, 使断开时的功耗增加, 导致器件的温度上升 ), 根据电路的栅极信号源电阻 R S 的常数和产品刚被破坏后的栅极 / 源极间电阻 R GS, 使器件运行的驱动电压就被外加在栅极 / 源极间, 因此虽然从表面上看驱动电压 V GS 下降, 但是开关仍运行 显示此状态的图如图 43 所示 25 V DS(on) V DS(on) (V) I D = A I D (A) V GS (V) R GS R GS V GS = R Vin S + R GS R GS R S V GS = Vin Ta = 25 C. 3 3 V DS (V) R GS BG-S R S Vin 图 43 栅极破坏产品 B 的 ASO 破坏机理 例如, 将假设是破坏产品 B 模式, 并且是刚发生栅极破坏后的栅极 / 源极间电阻 R GS =Ω 漏极 / 源极间的漏泄电流 I DSS =ma 的栅极破坏样品安装到电源电压 V DD =24V 栅极输入电压 Vin=V 栅极信号源电阻 R S =22Ω 通态占空比 D=.3 的运行电路中时, 计算此器件的实际栅极驱动电压 V GS 和断开时的功耗 Poff, 得 V GS =8.2V Poff=6.8mW 如果是通常的逻辑电平驱动器件, 就能充分运行 R V GS = GS Vin = 8.2V R S + R GS 22 + Poff = V DD I DSS ( D) = = 6.8mW 但是, 因为此破坏产品的栅极 / 源极间电阻 R GS 还可能变得更小, 所以在该过程中, 栅极驱动电压 V GS 就不足 其结果为通态电阻增大 ( 不能成为完全接通电阻状态, 如图 43 所示, 在 V DS(on) 变大的状态下运行 ), 导致功耗增大, 最终达到器件 ASO 破坏 之后对上述情况的破坏产品进行分析, 就好像是超出器件 ASO 引起的热击穿 但是成为最初原因的破坏模式也可认为是栅极破坏模式, 可是从破坏痕迹扩大的破坏产品来看, 很难判断为后者 因此, 至少到安装到电路为止的操作 ( 包括器件的测定 ) 需要十分注意 RCJ5G-/Rev.. May 28 Page 37 of 52

40 2.8 使用上的注意事项 2.8. 功率 MOS FET 主要损耗的频率依存性和主要特性的关联性 使用 DC/DC 转换器电源时的 功率 MOS FET 主要损耗的频率依存性和主要特性的关联性 如图 44 所示 随着高频化, 开关损耗 驱动损耗也增大 为了最大限度发挥器件的性能, 抑制总损耗, 必须通过考虑和通态电阻损耗平衡来妥当设定和控制在高频区的栅极驱动电压 一般的逻辑电平驱动器件在工作频率 f=2k~3khz 以下运行, 为了使通态电阻为最小限度, 外加 V 左右的栅极驱动电压 V GS, 对总损耗有利 即使外加大于 V 的电压 ( 例如 V GS =5~7V), 也只是增大驱动损耗, 并不是上策 在 f 5kHz 的高频运行下, 栅极驱动电压 V GS =5~8V 最为合适, 可以高效降低总损耗 DC/DC 2. HAT264R Vin = 5V Vout =.6V I D = A High Side R DS(on) (mω) 2 5 I D = A MOS FETP(W) V GS (V).5..5 k 2k 5k k 2k 5k f(hz) M 5kHz V GS 2M Qg = 2nC(V GS = 4.5V) Qg = 4nC(V GS = V) V DS = V 24V 2 3 Qg(nC) 图 44 功率 MOS FET 主要损耗的频率依存性和主要特性的关联性 RCJ5G-/Rev.. May 28 Page 38 of 52

41 2.8.2 马达应用时的误动作 ( 桥臂短路 ) 对策 功率 MOS FET 在配合使用 P 沟道 MOS FET 和 N 沟道 MOS FET 时的小型马达驱动应用中发生的桥臂短路及其对策如图 45 所示 此图上侧的 P 沟道 MOS FET 为断开状态, 下侧的 N 沟道 MOS FET 为斩波状态 在图 45 中, 如 A 点的电压波形所示, 接通下侧 N 沟道 MOS FET, 使 V DD 变为 V, 导致过渡充电电流通过上侧 P 沟道 MOS FET 的 Crss Ciss 流入, 在栅极 / 源极间产生 ΔV GS(t) ={Crss/(Ciss+Crss)}ΔV DS(t) 的峰值电压 如果此 ΔV GS(t) 的峰值电压超出 P 沟道 MOS FET 的 Vth, 上 / 下侧的器件就同时为接通状态, 使桥臂短路电流流入, 产生过大损耗 在 H 桥电路中使用时, 另一侧的桥臂容易产生和在 N 沟道器件相同的现象 在此过渡期间的上 / 下器件短路现象, 容易在以下条件下发生. 开关运行 ( 尤其是接通时间 ) 快, dv/dt 越陡越容易发生 2. 信号源电阻 R G ( 栅极断开时的常数 ) 越大越容易发生 3. 使用器件的 Crss/ciss 的值越大 ( 取 K S ={Crss/(Ciss+Crss)} V DD 的值大于器件 Vth 的值 ) 越容易发生 4. 电源电压 V DD 越高越容易发生 上述 ~4 中, 4 的电源电压 V DD 由使用的用途决定, 不能改变 有关 ~3 有以下对策. 减慢接通时间, 抑制 dv/dt ( 加大图中栅极电阻 R) 2. 减小栅极断开时的信号源电阻 R G (MOS FET 的驱动信号源电阻 R S 和断开时的外接电阻常数 Rg), 使栅极 / 源极间为低电感 3. 在栅极 / 源极间插入电容 C, 减小 K S ={Crss/(Ciss+C+Crss)}V DD, 使其具有容限 另外, 减小 K S, 选定高 Vth 的器件 V DD Vgs(t) V DD Vgs(t) Ciss Crss Pch R3 R2 C V DD Pch V DD A A dv/dt M Id G-SC M I D Nch PWM R Nch V GS PWM (f 2kHz) R Adv/dt 图 45 在马达应用时的误动作 ( 桥臂短路 ) 对策 RCJ5G-/Rev.. May 28 Page 39 of 52

42 2.8.3 非绝缘型同步整流转换器低端的自导通现象 发生的现象和上述桥臂短路现象相同 在非绝缘型同步整流电路中低端的自导通现象如图 46 所示 在低端器件 Q2 为断开状态下接通高端器件 Q 的时序时发生此现象 由于 Q2 的漏极 / 源极电压 V DS 从 急变为 Vin, 使 Ciss 通过 Q2 的 Crss 充电, 导致原本断开的 Q2 接通 即, 当 V GS (Q2)=(Crss/Ciss+Crss) dv(t) (() 式 ) 的值大于 Q2 的 Vth 时发生自导通现象 因此, 在 Q Q2 同时为接通状态时, 产生过大的损耗, 引起器件的发热和温度上升, 成为导致效力恶化的原因 低端器件的特性是因为是大电流运行, 所以必须将器件设计为低 R DS(on), 因此相关电容 (Ciss Crss) 有偏大的倾向 并且由于重视高速性的设计, 使高端器件为高速开关特性, 因此 dv/dt 变得更陡 以上都容易造成自导通现象发生 作为电路对策, 一般有以下 2 种方法. 只延迟高端器件的接通时间 ( 抑制 dv/dt) 2. 在低端器件的栅极 / 源极间插入外接电容 C ( 通过减小 K S =(Crss/Ciss+Crss)), 使自导通的容限提高 作为今后的动向, 进行在高频运行 ( MHz) 的器件设计时, 在减小 Ciss 和 Crss 的同时, 还需要考虑 Ciss 和 Crss 的比 (Crss<<Ciss) 另外, 不仅要改善器件, 也要在电路设计和安装上尽量减小断开 Q2 时的栅极 / 源极间电感 (R S +jωl S ) ( 因为上述 V GS (Q 2) 公式本应在 (R S +jωl S )/jωciss) 时成立 ) 通过以上方法可以使器件的性能得到充分的发挥 CPU Core Hi-Side Lo-Side Ron Hi-Side Hi-dV/dt Lo-Side (CissCrss) V DS : V/DIV V GS : 5V,2V/DIV Tek 2 M Lo-Side VGS (2V/DIV) Ch.V Ch2.V M 4.ns A Ch 2.V Ch3 2.V Math 5.V 4.ns 5.4% T t: 4ns/DIV Self Turn-on (ts ns) Hi-Side VGS (5V/DIV) Hi-Side VDS Lo-Side VDS PWM Control IC Vin Hi-Side Crss Ciss Lo-Side Q Q2 dv/dt PW = Vout Vout Vin T T Crss V GS(Q2) = Ciss + Crss dvds(t) 图 46 同步整流电路的问题点 RCJ5G-/Rev.. May 28 Page 4 of 52

43 3. 功率 MOS FET 的应用 3. 应用图 功率 MOS FET IGBT 的应用图如图 47 所示 5 IGBT 2 EV I D (A) VRM DC/DC EPS ABS DC/DC UPS 2 SW V DSS (V) 图 47 功率 MOS FET IGBT 应用 RCJ5G-/Rev.. May 28 Page 4 of 52

44 3.2 用于汽车 3.2. 汽车电装设备的技术动向 汽车电装设备的技术动向如图 48 所示 8-V MOS FET M M 42V 58V 42V 42V 4V DC/DC 6V 4V 8-V 4V MOS FET 42V + D7 Pch V D7-L LAN FETHSOP2 i mode DVD HID 4V D6-H VB PC MPU DC/DC DAD V D7-L HEV 5IGBT HEV DC/DC 5V AP5-H (Vin=64VVout=4V/8A) VSC 6V D7-L SMD ASV (Advanced Safety Vehicle) 图 48 自动车电装设备的计数动向 汽车 ABS 的应用例 汽车 ABS 的应用例如图 49 所示 2SK335 2SK3553 IC IC CPU IC 2SK2788 IC 2SK2869 HAT233RJ 2SK2926 HAT238RJ 图 49 汽车 ABS 的应用例 RCJ5G-/Rev.. May 28 Page 42 of 52

45 3.2.3 汽车动力转向器应用例 汽车动力转向器应用例如图 5 所示 VB IC CPU IC IC VB 2SK363 2SK336 2SK348 图 5 汽车动力转向应用例 汽车 HID 车前大灯控制应用例 汽车 HID 车前大灯控制应用例如图 5 所示 6V NMOS MOS FET IC IC HID IC 225V NMOS 5V NMOS 图 5 汽车 HID 车前大灯控制应用例 RCJ5G-/Rev.. May 28 Page 43 of 52

46 3.3 用于电源 3.3. 开关电源 应用设备网络服务器 WS ( 工作站 ) RAID 开关电源的应用例如图 52 所示 RAID PC (N+) PFC PFC+PWM DC/DC VRM : MOS FET 5V 5V 3 to 6V 2 to 3V 2 to 3V IC HA642 HA658 HA634 HA6342 5V DC/DC 2V PWM IC () HAT28RP 2.5V 5V HAT22RP.8V PFC DC/DC H7N37LM n 5V 2SK3235 n Vin AC PFC AUX Voltage Detector Primary IC HA642 2SK3235 n DC/DC Main SW Synchronous Rectification Current Share Hot Swap Secondary IC HA6342 图 52 开关电源的应用例 RCJ5G-/Rev.. May 28 Page 44 of 52

47 3.3.2 DC/DC 转换器 应用设备用于笔记本 PC VTR 摄像机 板上电源的二次侧 保护锂离子电池包的过充电 DC/DC 转换器的应用例如图 53 所示 Li Ion IC HZM6.2Z (GSM, CDMA) PDCMD DSCDVC PC TFT AC + HAT48R HAT72H FY7BCH-2F MOS μfet 2SJ576 2SK series 2 parallel 3 series 3 parallel DC/DC AC MOS FET AC HAT48R 2 Vb 2.5V Li Ion DC/DC DC/DC TFT MPU HAT48R PWM IC PWM IC PWM IC DC/DC HAT295R n Vb HAT28RP Vb HAT298R n PCDC/DC.5V 2.5V HAT264R 2.5V HAT22RP HAT54R HAT27R Vb HAT229R HAT54R CPU 3.3V Memory Load 5.V HDD CD-ROM DVD 图 53 DC/DC 转换器的应用例 RCJ5G-/Rev.. May 28 Page 45 of 52

48 3.3.3 VRM(Voltage Regulator Module) 应用设备台式 PC 笔记本 PC 网络服务器 WS ( 工作站 ) VRM 的应用例如图 54 所示 Vin = 2V PWM Control IC Hi-Side Single Phase Vout.6V CPU Lo-Side Vin = 2V PWM Control IC Multi Phase 3 Phase to 4 Phase Control IC Vout.3V CPU Output Voltage Vout (V) CPU Carrier Frequency fc (GHz) Vout CPU Carrier Frequency fc (GHz) High End CPU Note PC Year.2 Iout Iout. Note PC 9W 2W Supply Current Iout (A) Circuit Topology 图 54 VRM 的应用例 RCJ5G-/Rev.. May 28 Page 46 of 52

49 AC-DC 功率 MOS FET 基站 SMPS(Switch-Mode Power Supply) 基站 SMPS 的应用例如图 55 所示 AC 6.6kV DC/DC DC48V AC-DC DC/DC AC-DC UPS Rectifier Diode AC-DC SMPS System Base Station MOS FET Input PWM Rectifier PFC DC/DC Main Switch Synchronous Rectifier Control IC Hot Swap Error Voltage Detector Circuit Vout = 48V Vin(AC) 2V Control PWM IC C PWM IC SBD SBD C Shunt Reg IC 24/ 2SK3228 H5N55PL H5N54PL H5N257P High Voltage 5V AP5-HF(Built-in Fast Recovery Diode) 25V AP5-HF(Built-in Fast Recovery Diode) D6/D7-L Ultra Low RDS(on) Low Voltage HA734 图 55 基站 SMPS 的应用例 RCJ5G-/Rev.. May 28 Page 47 of 52

50 3.3.5 用于通信设备的 DC/DC 转换器 通信设备的 DC/DC 转换器应用例如图 56 所示 Unit THM(Thermal Temperature Resistor) MOS FET DC 48V HAT258R DC/DC 2V to 25V AP5-H Low Ron/Qgd HAT277R H5N258DS Control IC Control IC DC-DC LSI5V, 3.3V.5V2.V SBD MOS Shunt Reg IC IC HA7L43ALP Vout =.52.V at η = 9% D7-L Ultra Low Ron & Low Qg/Qgd 3V/5.mΩ/SOP-8(HAT264R) 3V/2.9mΩ/LFPAK(HAT299H) Output Voltage Vout (V) Vout.6 2 Trends in Output Voltages and Current Demand for DC/DC Output Current Current Slew Rate Year Output Current Iout (A) Current Slew Rate (A/μs) 图 56 通信设备的 DC/DC 转换器应用例 RCJ5G-/Rev.. May 28 Page 48 of 52

51 3.4 用于马达驱动 3.4. 小型马达驱动的应用 应用设备 应用 H 桥 HDD ( 音圈马达 ) 照相机马达 电子节气门三相 HDD ( 主轴马达 ) PCC 打印机 ( 输纸马达 多面镜 ) 设备 小型马达驱动的应用例如图 57 所示 H PPC +V DD +V DD HDD M U V W R Sense 图 57 小型马达驱动的应用例 RCJ5G-/Rev.. May 28 Page 49 of 52

52 公司主页和咨询窗口 有关本的技术方面的咨询请参考下面的网页 瑞萨科技公司主页 修订记录 Rev. 发行日页 初版发行 修订内容 要点 RCJ5G-/Rev.. May 28 Page 5 of 52

53 Notes regarding these materials Notes regarding these materials. This document is provided for reference purposes only so that Renesas customers may select the appropriate Renesas products for their use. Renesas neither makes warranties or representations with respect to the accuracy or completeness of the information contained in this document nor grants any license to any intellectual property rights or any other rights of Renesas or any third party with respect to the information in this document. 2. Renesas shall have no liability for damages or infringement of any intellectual property or other rights arising out of the use of any information in this document, including, but not limited to, product data, diagrams, charts, programs, algorithms, and application circuit examples. 3. You should not use the products or the technology described in this document for the purpose of military applications such as the development of weapons of mass destruction or for the purpose of any other military use. When exporting the products or technology described herein, you should follow the applicable export control laws and regulations, and procedures required by such laws and regulations. 4. All information included in this document such as product data, diagrams, charts, programs, algorithms, and application circuit examples, is current as of the date this document is issued. Such information, however, is subject to change without any prior notice. Before purchasing or using any Renesas products listed in this document, please confirm the latest product information with a Renesas sales office. Also, please pay regular and careful attention to additional and different information to be disclosed by Renesas such as that disclosed through our website. ( ) 5. Renesas has used reasonable care in compiling the information included in this document, but Renesas assumes no liability whatsoever for any damages incurred as a result of errors or omissions in the information included in this document. 6. When using or otherwise relying on the information in this document, you should evaluate the information in light of the total system before deciding about the applicability of such information to the intended application. Renesas makes no representations, warranties or guaranties regarding the suitability of its products for any particular application and specifically disclaims any liability arising out of the application and use of the information in this document or Renesas products. 7. With the exception of products specified by Renesas as suitable for automobile applications, Renesas products are not designed, manufactured or tested for applications or otherwise in systems the failure or malfunction of which may cause a direct threat to human life or create a risk of human injury or which require especially high quality and reliability such as safety systems, or equipment or systems for transportation and traffic, healthcare, combustion control, aerospace and aeronautics, nuclear power, or undersea communication transmission. If you are considering the use of our products for such purposes, please contact a Renesas sales office beforehand. Renesas shall have no liability for damages arising out of the uses set forth above. 8. Notwithstanding the preceding paragraph, you should not use Renesas products for the purposes listed below: () artificial life support devices or systems (2) surgical implantations (3) healthcare intervention (e.g., excision, administration of medication, etc.) (4) any other purposes that pose a direct threat to human life Renesas shall have no liability for damages arising out of the uses set forth in the above and purchasers who elect to use Renesas products in any of the foregoing applications shall indemnify and hold harmless Renesas Technology Corp., its affiliated companies and their officers, directors, and employees against any and all damages arising out of such applications. 9. You should use the products described herein within the range specified by Renesas, especially with respect to the maximum rating, operating supply voltage range, movement power voltage range, heat radiation characteristics, installation and other product characteristics. Renesas shall have no liability for malfunctions or damages arising out of the use of Renesas products beyond such specified ranges.. Although Renesas endeavors to improve the quality and reliability of its products, IC products have specific characteristics such as the occurrence of failure at a certain rate and malfunctions under certain use conditions. Please be sure to implement safety measures to guard against the possibility of physical injury, and injury or damage caused by fire in the event of the failure of a Renesas product, such as safety design for hardware and software including but not limited to redundancy, fire control and malfunction prevention, appropriate treatment for aging degradation or any other applicable measures. Among others, since the evaluation of microcomputer software alone is very difficult, please evaluate the safety of the final products or system manufactured by you.. In case Renesas products listed in this document are detached from the products to which the Renesas products are attached or affixed, the risk of accident such as swallowing by infants and small children is very high. You should implement safety measures so that Renesas products may not be easily detached from your products. Renesas shall have no liability for damages arising out of such detachment. 2. This document may not be reproduced or duplicated, in any form, in whole or in part, without prior written approval from Renesas. 3. Please contact a Renesas sales office if you have any questions regarding the information contained in this document, Renesas semiconductor products, or if you have any other inquiries. 28. Renesas Technology Corp., All rights reserved. RCJ5G-/Rev.. May 28 Page 5 of 52

54 关于利用本资料时的注意事项 Cautions ( Renesas Technology Corp., All rights reserved. RCJ5G-/Rev.. May 28 Page 52 of 52