設計目標規格書

Transcription

1 ARM Cortex -M0 32 位 微 控 制 器 NuMicro M051 系 列 技 术 参 考 手 册 版 本 V2.0

2 目 录 1 概 述 11 2 特 征 12 3 框 图 16 4 选 型 表 17 5 管 脚 配 置 QFN 33 pin LQFP 48 pin 管 脚 描 述 20 6 功 能 描 述 ARM Cortex -M0 内 核 系 统 管 理 器 概 述 系 统 复 位 系 统 电 源 架 构 系 统 存 储 器 映 射 系 统 存 储 器 映 射 表 系 统 管 理 器 控 制 寄 存 器 映 射 系 统 定 时 器 (SysTick) 嵌 套 向 量 中 断 控 制 器 (NVIC) 系 统 控 制 器 寄 存 器 映 射 时 钟 控 制 器 概 述 时 钟 发 生 器 框 图 系 统 时 钟 & SysTick 时 钟 AHB 时 钟 源 选 择 外 围 设 备 时 钟 源 选 择 掉 电 模 式 时 钟 分 频 器 输 出 时 钟 控 制 寄 存 器 映 射 时 钟 控 制 寄 存 器 描 述 通 用 I/O 概 述 Port 0-4 控 制 器 寄 存 器 映 射 映 射 Port 0-4 控 制 器 寄 存 器 描 述 I2C 总 线 控 制 器 ( 主 机 / 从 机 ) 概 述 特 征 功 能 描 述 版 本 V2.0

3 6.5.4 I2C 协 议 寄 存 器 I2C 控 制 器 寄 存 器 映 射 I2C 控 制 器 寄 存 器 描 述 操 作 模 式 种 操 作 模 式 下 的 数 据 传 输 流 程 PWM 发 生 器 和 捕 捉 定 时 器 概 述 特 征 PWM 框 图 PWM 功 能 描 述 PWM 控 制 器 寄 存 器 映 射 PWM 控 制 器 寄 存 器 描 述 串 行 外 围 设 备 接 口 (SPI) 控 制 器 概 述 特 性 SPI 框 图 SPI 功 能 描 述 SPI 时 序 波 形 图 SPI 编 程 例 程 SPI 串 行 总 线 控 制 寄 存 器 映 射 SPI 控 制 寄 存 器 描 述 定 时 器 控 制 器 概 述 特 征 定 时 器 控 制 器 框 图 定 时 器 操 作 模 式 定 时 器 控 制 器 寄 存 器 映 射 看 门 狗 定 时 器 (WDT) 概 述 特 征 WDT 框 图 看 门 狗 定 时 器 控 制 寄 存 器 映 射 UART 接 口 控 制 器 概 述 特 性 UART 框 图 IrDA 模 式 RS-485 模 式 UART 接 口 控 制 寄 存 器 映 射 UART 接 口 控 制 寄 存 器 描 述 模 拟 数 字 转 换 (ADC) 概 述 286 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

4 特 征 ADC 框 图 ADC 操 作 步 骤 ADC 寄 存 器 映 射 ADC 寄 存 器 描 述 外 部 总 线 接 口 (EBI) 概 述 特 性 EBI 框 图 操 作 步 骤 EBI 控 制 器 寄 存 器 映 射 EBI 控 制 器 寄 存 器 描 述 Flash 内 存 控 制 器 (FMC) 概 述 特 性 FMC 框 图 FMC 组 织 结 构 启 动 选 择 Data Flash 在 系 统 编 程 (ISP) FMC 控 制 寄 存 器 映 射 FMC 控 制 器 寄 存 器 描 述 USER 配 置 典 型 应 用 电 路 电 气 特 性 绝 对 最 大 额 定 值 DC 电 气 特 性 AC 电 气 特 性 外 部 高 速 晶 振 外 部 振 荡 器 外 部 高 速 晶 振 的 典 型 应 用 电 路 内 部 MHz RC 振 荡 器 内 部 10kHz RC 振 荡 器 模 拟 量 特 性 kHz sps 12-bit SARADC 规 格 LDO 规 格 & Power 管 理 低 压 复 位 规 格 欠 压 检 测 规 格 上 电 复 位 规 格 (5V) SPI 动 态 特 性 版 本 V2.0

5 10 封 装 尺 寸 LQFP-48 (7x7x1.4mm 2 Footprint 2.0mm) QFN-33 (5X5 mm 2, Thickness 0.8mm, Pitch 0.5 mm) 版 本 历 史 359 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

6 LIST OF FIGURES 图 NuMicro M051 系 列 框 图 图 NuMicro 命 名 规 则 图 NuMicro M051 系 列 QFN33 引 脚 图 图 NuMicro M051 系 列 LQFP-48 引 脚 图 图 功 能 框 图 图 NuMicro M051 系 列 电 源 架 构 图 图 时 钟 发 生 器 全 局 框 图 图 时 钟 发 生 器 框 图 图 系 统 时 钟 框 图 图 SysTick 时 钟 控 制 框 图 图 AHB 时 钟 源 HCLK 图 外 设 时 钟 源 选 择 PCLK 图 分 频 器 的 时 钟 源 图 分 频 器 框 图 图 推 挽 输 出 图 开 漏 输 出 图 准 双 端 I/O 模 式 图 I2C 总 线 时 序 图 I2C 协 议 图 主 机 向 从 机 传 输 数 据 图 主 机 读 取 从 机 的 数 据 图 START 和 STOP 条 件 图 I2C 总 线 上 的 位 传 输 图 I2C 总 线 上 的 应 答 信 号 图 I2C 数 据 移 位 图 6.5-9: I2C 超 时 计 数 器 框 图 图 对 如 下 五 图 的 说 明 图 主 机 发 送 模 式 图 主 机 接 收 模 式 图 从 机 发 送 模 式 版 本 V2.0

7 图 从 机 接 收 模 式 图 广 播 呼 叫 模 式 图 PWM 发 生 器 0 时 钟 源 控 制 图 PWM 发 生 器 0 结 构 框 图 图 PWM 发 生 器 2 时 钟 源 控 制 图 PWM 发 生 器 2 结 构 框 图 图 PWM 发 生 器 4 时 钟 源 控 制 图 PWM 发 生 器 4 结 构 框 图 图 PWM 发 生 器 6 时 钟 源 控 制 图 PWM 发 生 器 6 结 构 框 图 图 PWM 定 时 器 内 部 比 较 器 输 出 图 PWM 定 时 器 操 作 时 序 图 PWM 双 缓 存 图 解 图 PWM 控 制 器 输 出 占 空 比 图 死 区 发 生 器 操 作 图 捕 捉 操 作 时 序 图 PWM A 组 PWM- 定 时 器 中 断 结 构 图 图 PWM B 组 PWM- 定 时 器 中 断 结 构 图 图 SPI 框 图 图 SPI 主 机 模 式 应 用 框 图 图 SPI 从 机 模 式 应 用 框 图 图 一 次 传 输 两 个 Transactions (Burst Mode) 图 字 节 重 排 列 图 字 节 休 眠 时 序 波 形 图 可 调 串 行 时 钟 频 率 图 主 机 模 式 下 SPI 时 序 图 主 机 模 式 下 SPI 时 序 (Alternate Phase of SPICLK) 图 从 机 模 式 下 SPI 时 序 图 从 机 模 式 下 SPI 时 序 (Alternate Phase of SPICLK) 图 定 时 器 控 制 器 框 图 图 定 时 器 控 制 的 时 钟 源 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

8 图 连 续 计 数 模 式 图 中 断 时 序 与 复 位 信 号 时 序 图 看 门 狗 定 时 器 时 钟 控 制 图 看 门 狗 定 时 器 框 图 图 UART 时 钟 控 制 框 图 图 UART 框 图 图 自 动 流 控 制 框 图 图 IrDA 框 图 图 IrDA TX/RX 时 序 框 图 图 RS-485 帧 结 构 图 ADC 控 制 器 框 图 图 ADC 转 换 器 自 校 准 时 序 框 图 图 ADC 时 钟 控 制 图 单 次 转 换 模 式 时 序 图 图 单 周 期 扫 描 下 使 能 通 道 转 换 时 序 图 图 使 能 通 道 的 连 续 扫 描 时 序 图 图 A/D 转 换 结 果 监 控 框 图 图 A/D 控 制 器 中 断 图 ADC 单 端 输 入 转 换 电 压 和 转 换 结 果 图 图 ADC 差 分 输 入 转 换 电 压 和 转 换 结 果 图 图 EBI 框 图 图 位 EBI 数 据 宽 度 与 16 位 器 件 连 接 图 位 EBI 数 据 宽 度 与 8 位 设 备 连 接 图 位 数 据 宽 度 的 时 序 控 制 波 形 图 位 数 据 宽 度 时 序 控 制 波 形 图 插 入 空 闲 周 期 的 时 序 控 制 波 形 图 Flash 存 储 器 控 制 器 框 图 图 Flash 存 储 器 组 织 结 构 图 上 电 时 启 动 选 择 (BS) 图 Flash 存 储 器 结 构 图 ISP 时 钟 源 控 制 版 本 V2.0

9 图 ISPGo 时 序 图 ISP 软 件 编 程 流 程 图 典 型 晶 振 应 用 电 路 图 SPI 主 机 时 序 图 SPI 从 机 时 序 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

10 LIST OF TABLES 表 NuMicro M051 系 列 引 脚 描 述 表 片 上 模 块 的 地 址 空 间 分 配 表 片 上 模 块 的 地 址 空 间 分 配 表 异 常 模 式 表 系 统 中 断 映 射 表 向 量 表 格 式 表 掉 电 模 式 控 制 表 表 看 门 狗 定 时 溢 出 间 隔 选 择 表 UART 波 特 率 方 程 表 UART 波 特 率 设 置 表 表 软 件 模 式 下 UART 中 断 源 和 标 志 表 ( Software Mode) 表 波 特 率 方 程 表 表 Flash 存 储 器 地 址 映 射 表 ISP 模 式 版 本 V2.0

11 1 概 述 NuMicro M051 系 列 是 以 ARM Cortex -M0 为 内 核 的 32 位 微 控 制 器, 应 用 于 工 业 控 制 和 需 要 丰 富 通 信 接 口 的 领 域. Cortex -M0 是 ARM 最 新 的 32 位 嵌 入 式 处 理 器, 成 本 仅 相 当 于 传 统 的 8 位 微 控 制 器 NuMicro M051 系 列 包 括 M052, M054, M058 和 M0516. NuMicro M051 系 列 运 行 频 率 最 高 可 达 50MHz, 因 此 M051 系 列 可 应 用 于 各 种 各 样 的 工 业 控 制 和 需 要 高 性 能 CPU 的 领 域. NuMicro M051 系 列 内 嵌 有 8K/16K/32K/64K- 字 节 的 flash 存 储 器, 4K 字 节 数 据 flash 存 储 器, 用 于 在 系 统 编 程 (ISP) 的 4K 字 节 flash 存 储 器, 及 4K 字 节 SRAM 存 储 器. 许 多 系 统 级 外 设 功 能, 如 I/O 端 口 EBI ( 外 部 总 线 接 口 ) Timer UART SPI I2C PWM ADC, 看 门 狗 定 时 器 和 欠 压 检 测, 都 已 经 被 集 成 在 NuMicro M051 系 列, 以 减 少 系 统 外 围 元 器 件 数 量, 节 省 电 路 板 空 间 和 系 统 成 本. 这 些 功 能 使 NuMicro M051 系 列 适 用 于 广 泛 应 用 此 外,NuMicro M051 系 列 带 有 ISP( 在 系 统 编 程 ) 和 ICP( 在 电 路 编 程 ) 功 能, 允 许 用 户 无 需 取 下 芯 片, 直 接 在 电 路 板 上 对 程 序 存 储 器 进 行 升 级 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

12 2 特 征 内 核 ARM Cortex -M0 内 核 运 行 频 率 可 达 50MHz. 一 个 24 位 系 统 定 时 器 支 持 低 功 耗 睡 眠 模 式. 单 指 令 周 期 32 位 硬 件 乘 法 器. 嵌 套 向 量 中 断 控 制 器 NVIC 支 持 32 个 中 断 输 入, 每 个 中 断 有 4 个 优 先 级 支 持 串 行 调 试 (SWD) 接 口,2 个 观 察 点 /4 断 点 内 建 一 组 LDO 支 持 宽 工 作 电 压 范 围 :2.5V~5.5V 存 储 器 8KB/16KB/32KB/64KB Flash 用 于 存 储 程 序 代 码 (APROM) 4KB Flash 用 于 存 储 数 据 (DataFlash) 4KB Flash 用 于 存 储 ISP 引 导 代 码 (LDROM) 4KB 字 节 SRAM 用 作 内 部 高 速 暂 存 存 储 器 时 钟 控 制 可 编 程 的 系 统 时 钟 源 4~24 MHz 外 部 高 速 晶 振 输 入 MHz 内 部 高 速 振 荡 器 ( 精 度 可 达 1%) 低 功 耗 10KHz 的 低 速 振 荡 器 用 于 看 门 狗 及 睡 眠 模 式 唤 醒 PLL 支 持 CPU 最 高 运 行 在 50MHz I/O 端 口 在 LQFP48 管 脚 封 低 装 中, 最 多 支 持 40 个 通 用 I/O 端 口 (GPIO) 4 种 I/O 工 作 模 式 : 准 双 向 模 式 推 挽 输 出 模 式 开 漏 输 出 模 式 高 阻 抗 输 入 模 式 可 选 择 TTL 输 入 或 施 密 特 触 发 输 入 I/O 管 脚 可 被 配 置 为 边 沿 / 电 平 触 发 模 式 的 中 断 源 较 强 的 拉 电 流 驱 动 能 力 和 灌 电 流 承 受 能 力 版 本 V2.0

13 定 时 器 4 组 32 位 定 时 器, 每 组 定 时 器 均 带 有 24 位 向 上 计 数 定 时 器 和 8 位 预 分 频 计 数 器 每 个 定 时 器 有 独 立 的 时 钟 源 24 位 定 时 器 值 可 由 定 时 器 数 据 寄 存 器 (TDR) 读 出 提 供 3 种 工 作 模 式 : 单 脉 冲 模 式, 周 期 模 式, 开 关 模 式 看 门 狗 定 时 器 多 路 时 钟 源 支 持 在 掉 电 模 式 和 休 眠 模 式 下 的 唤 醒 功 能 可 选 择 在 看 门 狗 定 时 溢 出 时 产 生 看 门 狗 定 时 器 中 断 / 系 统 复 位 PWM 内 建 4 个 16 位 PWM 发 生 器, 提 供 8 路 PWM 或 4 对 互 补 配 对 PWM 输 出 每 个 PWM 发 生 器 配 有 单 独 的 时 钟 源 选 择 器, 时 钟 分 频 器,8 位 时 钟 预 分 频 器, 和 死 区 发 生 器 PWM 中 断 与 PWM 周 期 同 步 16 位 捕 捉 定 时 器 ( 共 享 PWM 定 时 器 ) 提 供 输 入 的 上 升 / 下 降 沿 的 捕 捉 功 能 支 持 捕 捉 中 断 UART 最 多 两 组 UART 设 备 可 编 程 波 特 率 发 生 器 带 缓 冲 的 接 收 器 和 发 送 器, 均 带 有 15bytes 的 FIFO 可 选 择 支 持 流 程 控 制 (CTS 和 RTS) 支 持 IrDA(SIR) 功 能 支 持 RS485 功 能 SPI 最 高 支 持 2 组 SPI 设 备 支 持 SPI 主 机 / 从 机 模 式 主 机 模 式 时 钟 频 率 高 达 20 MHz/ 从 机 模 式 时 钟 频 率 高 达 10MHz 全 双 工 同 步 串 行 数 据 传 输 数 据 长 度 ( 从 1 到 32 位 ) 可 改 变 可 设 置 MSB 或 LSB 优 先 的 传 输 模 式 Rx 可 在 串 行 时 钟 的 上 升 / 下 降 沿 锁 存 数 据 Tx 可 在 串 行 时 钟 的 上 升 / 下 降 沿 发 送 数 据 32 位 传 输 模 式 下 的 字 节 暂 停 模 式 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

14 I2C 支 持 主 机 / 从 机 模 式 主 从 机 之 间 双 向 数 据 传 输 多 主 机 总 线 支 持 ( 无 中 心 主 机 ) 多 主 机 间 同 时 发 送 数 据 仲 裁, 总 线 上 串 行 数 据 不 会 被 损 坏 串 行 时 钟 同 步 使 得 不 同 比 特 率 的 设 备 可 以 通 过 一 条 串 行 总 线 传 输 数 据 串 行 时 钟 同 步 可 用 于 握 手 机 制 来 暂 停 和 恢 复 串 行 传 输 可 编 程 配 置 的 时 钟 可 适 应 多 样 化 的 传 输 速 率 控 制. 支 持 多 地 址 识 别 (4 组 从 机 地 址 带 屏 蔽 选 项 ) 版 本 V2.0

15 ADC 12 位 逐 次 逼 近 式 模 数 转 换 器 ADC, 转 换 速 率 达 600k SPS 8 通 道 单 端 输 入 或 4 通 道 差 分 输 入 支 持 单 次 转 换 模 式 / 突 发 模 式 / 单 周 期 扫 描 模 式 / 连 续 扫 描 模 式 每 通 道 有 独 立 的 存 放 转 换 结 果 的 寄 存 器 支 持 转 换 值 监 测 ( 或 比 较 ), 用 于 门 槛 电 压 检 测 转 换 开 始 可 由 软 件 或 外 部 触 发 EBI ( 外 部 总 线 接 口 ), 用 于 外 部 存 储 器 映 射 设 备 的 访 问 可 访 问 的 空 间 : 8 位 模 式 下 为 64KB,16 位 模 式 下 为 128KB 支 持 8bit/16bit 数 据 宽 度 在 系 统 编 程 (ISP) 与 在 电 路 编 程 (ICP) 欠 压 检 测 支 持 四 级 检 测 电 压 : 4.5V/3.8V/2.7V/2.2V 支 持 欠 压 中 断 和 复 位 选 择 LVR ( 低 电 压 复 位 ) 门 槛 电 压 : 2.0V 工 作 温 度 : -40 ~85 封 装 : 无 铅 封 装 (RoHS) 48-pin LQFP, 33-pin QFN 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

16 3 框 图 图 NuMicro M051 系 列 框 图 版 本 V2.0

17 4 选 型 表 NuMicro M051 系 列 产 品 选 型 指 南 型 号 APROM RAM Data Flash LDROM I/O Timer 通 讯 接 口 UART SPI I2C PWM ADC EBI ISP ICP 封 装 M052LAN 8KB 4KB 4KB 4KB 40 4x32-bit x12-bit v v LQFP48 M052ZAN 8KB 4KB 4KB 4KB 24 4x32-bit x12-bit v QFN 33 M054LAN 16KB 4KB 4KB 4KB 40 4x32-bit x12-bit v v LQFP48 M054ZAN 16KB 4KB 4KB 4KB 24 4x32-bit x12-bit v QFN 33 M058LAN 32KB 4KB 4KB 4KB 40 4x32-bit x12-bit v v LQFP48 M058ZAN 32KB 4KB 4KB 4KB 24 4x32-bit x12-bit v QFN 33 M0516LAN 64KB 4KB 4KB 4KB 40 4x32-bit x12-bit v v LQFP48 M0516ZAN 64KB 4KB 4KB 4KB 24 4x32-bit x12-bit v QFN 33 表 - NuMicro M051 系 列 产 品 选 型 指 南 M05X -XX X CPU core ARM Cortex M0 Part Number 52 : 8K Flash ROM 54 : 16K Flash ROM 58 : 32K Flash ROM 516 : 64K Flash ROM Package Temperature N : - 40? ~ +85? E : - 40? ~+105? C : - 40? ~+125? Reserved L : LQFP 48 Z : QFN 33 图 NuMicro 命 名 规 则 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

18 5 管 脚 配 置 5.1 QFN 33 pin RTS1, P0.1 CTS1, P0.0 VDD AVDD AIN0, T2, P1.0 RXD1, AIN2, P1.2 TXD1, AIN3, P1.3 AIN4, P1.4 P2.4, PWM4 P2.3, PWM3 P2.2, PWM2 LDO_CAP VSS XTAL1 XTAL2 P3.6, CKO 图 NuMicro M051 系 列 QFN33 引 脚 图 版 本 V2.0

19 5.2 LQFP 48 pin 图 NuMicro M051 系 列 LQFP-48 引 脚 图 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

20 5.3 管 脚 描 述 管 脚 号 符 号 复 用 功 能 [1] 类 型 描 述 QFN33 LQFP XTAL1 I (ST) 晶 振 脚 1: 内 部 反 向 放 大 器 输 入 管 脚 当 FOSC[1:0] (CONFIG3[1:0]) 都 为 1( 默 认 值 ) 时, 系 统 时 钟 由 外 部 高 速 晶 振 或 谐 振 器 输 入 XTAL2 O 晶 振 脚 2: 内 部 反 向 放 大 器 输 出 管 脚 此 管 脚 输 出 晶 振 脚 1 的 反 向 信 号 VDD P 电 源 输 入 脚 : 提 供 数 字 电 源 V DD VSS P 地 : 数 字 电 源 地 AVDD P 模 拟 电 源 输 入 脚 : 提 供 模 拟 电 源 AV DD 4 6 AVSS P 地 : 模 拟 电 源 地 LDO_C AP P LDO: LDO 输 出 管 脚 注 : 必 须 外 接 10uF 电 容 2 4 /RST I (ST) 复 位 脚 : /RST 管 脚 为 施 密 特 触 发 输 入 管 脚, 用 于 芯 片 复 位 当 该 管 脚 上 接 入 低 电 位, 保 持 768 个 内 部 22 MHz RC 高 速 晶 振 时 钟 周 期 后, 芯 片 复 位 /RST 管 脚 具 有 上 拉 电 阻, 对 该 管 脚 通 过 外 部 电 容 接 地, 就 可 以 完 成 上 电 复 位 P0.0 CTS1 AD0 D, I/O P0.1 RTS1 AD1 D, I/O NC 38 P0.2 CTS0 AD2 D, I/O NC 37 P0.3 RTS0 AD3 D, I/O P0.4 SPISS1 AD4 D, I/O 端 口 0: 端 口 0 是 8 位 的, 具 有 四 种 输 出 模 式,2 种 输 入 模 式 的 管 脚 并 与 下 列 功 能 复 用, 包 括 CTS1, RTS1, CTS0, RTS0, SPISS1, MOSI_1, MISO_1, 及 SPCLK1 当 外 部 总 线 接 口 (EBI) 被 使 能 时,P0 可 复 用 为 AD[7:0] SPISS1, MOSI_1, MISO_1, 和 SPICLK1 引 脚 用 于 SPI 功 能 版 本 V2.0

21 管 脚 号 符 号 复 用 功 能 [1] 类 型 描 述 QFN33 LQFP P0.5 MOSI_1 AD5 D, I/O P0.6 MISO_1 AD6 D, I/O CTS0/1: UART0/1 清 除 发 送 输 入 引 脚 RTS0/1: UART0/1 请 求 发 送 输 出 引 脚 P0.7 SPISCLK 1 AD7 D, I/O P1.0 T2 AIN0 I/O NC 44 P1.1 T3 AIN1 I/O P1.2 RXD1 AIN2 I/O P1.3 TXD1 AIN3 I/O P1.4 SPISS0 AIN4 I/O 1 1 P1.5 MOSI_0 AIN5 I/O 端 口 1: 端 口 1 是 8 位 的, 具 有 四 种 输 出 模 式,2 种 输 入 模 式 的 管 脚 并 与 下 列 功 能 复 用, 包 括 T2, T3, RXD1, TXD1, SPISS0, MOSI_0, MISO_0, 及 SPICLK0. T2:Timer2 的 外 部 输 入 管 脚 T3:Timer3 的 外 部 输 入 管 脚 SPISS0, MOSI_0, MISO_0, 和 SPICLK0 引 脚 用 于 SPI 功 能 AIN0~AIN7: 用 于 12 位 ADC 的 模 拟 信 号 输 入 脚 RXD1/TXD1: 供 UART1 使 用 NC 2 P1.6 MISO_0 AIN6 I/O NC 3 P1.7 SPICLK0 AIN7 I/O NC 19 P2.0 PWM0 AD8 D, I/O NC 20 P2.1 PWM1 AD9 D, I/O P2.2 PWM2 AD10 D, I/O P2.3 PWM3 AD11 D, I/O 端 口 2: 端 口 2 是 8 位 的, 具 有 4 种 输 出 模 式,2 种 输 入 模 式 的 管 脚 并 与 下 列 功 能 复 用 当 外 部 总 线 接 口 (EBI) 被 使 能 时,P2 可 复 用 为 AD[7:0] PWM0~PWM7 用 于 PWM 输 出 功 能 P2.4 PWM4 AD12 D, I/O P2.5 PWM5 AD13 D, I/O P2.6 PWM6 AD14 D, I/O NC 27 P2.7 PWM7 AD15 D, I/O 3 5 P3.0 RXD I/O 5 7 P3.1 TXD I/O 端 口 3: 端 口 3 是 8 位 的, 具 有 4 种 输 出 模 式,2 种 输 入 模 式 的 管 脚 并 与 下 列 功 能 复 用 包 括 RXD,TXD, 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

22 管 脚 号 符 号 复 用 功 能 [1] 类 型 描 述 QFN33 LQFP P3.2 INT 0 STADC I/O NC 9 P3.3 INT 1 MCLK I/O 7 10 P3.4 T0 SDA I/O 8 11 P3.5 T1 SCL I/O 9 13 P3.6 WR CKO I/O NC 14 P3.7 RD I/O INT 0, INT 1,T0,T1, WR 及 RD T0:Timer0 的 外 部 输 入 管 脚 T1:Timer1 的 外 部 输 入 管 脚 RXD/TXD: 供 UART0 使 用 SDA/SCK : 供 I2C 功 能 使 用 MCLK:EBI 时 钟 输 出 脚 CKO:HCLK 时 钟 输 出 STADC:ADC 外 部 触 发 信 号 脚 NC 24 P4.0 PWM0 I/O NC 36 P4.1 PWM1 I/O NC 48 P4.2 PWM2 I/O NC 12 P4.3 PWM3 I/O NC 28 P4.4 /CS I/O NC 29 P4.5 ALE I/O 端 口 4: 端 口 4 是 8 位 的, 具 有 4 种 输 出 模 式,2 种 输 入 模 式 的 管 脚 并 与 下 列 功 能 复 用 包 括 /CS, ALE, ICE_CLK 及 ICE_DAT /CS EBI 的 片 选 信 号 脚 ALE ( 地 址 锁 存 使 能 脚 ) : 用 于 使 能 地 址 锁 存, 在 端 口 0 和 端 口 2 上 把 地 址 从 数 据 中 分 离 出 来 ICE_CLK/ICE_DAT: 用 于 JTAG 仿 真 当 EBI 使 能,P4.0-P4.3 可 用 作 PWM P4.6 ICE_CLK I/O P4.7 ICE_DAT I/O 表 NuMicro M051 系 列 引 脚 描 述 [1] I/O 类 型 描 述 I: 输 入,O: 输 出,I/O: 准 双 向,D: 开 漏, P: 电 源 管 脚,ST:Schmitt 触 发 器 版 本 V2.0

23 6 功 能 描 述 6.1 ARM Cortex -M0 内 核 Cortex -M0 处 理 器 是 32 位 多 级 可 配 置 的 RISC 处 理 器 它 有 AMBA AHB-Lite 接 口 和 嵌 套 向 量 中 断 控 制 器 (NVIC), 具 有 可 选 的 硬 件 调 试 功 能, 可 以 执 行 Thumb 指 令, 并 与 其 它 Cortex-M 系 列 兼 容 该 系 列 处 理 器 支 持 两 种 操 作 模 式 -Thread 模 式 和 Handler 模 式 当 有 异 常 发 生 时, 处 理 器 进 入 Handler 模 式 异 常 返 回 只 能 在 Handler 模 式 下 发 生 当 处 理 器 复 位 时, 处 理 器 会 进 入 Thread 模 式, 处 理 器 也 可 在 异 常 返 回 时 进 入 到 Thread 模 式 图 功 能 框 图 设 备 提 供 : 低 门 数 处 理 器 特 征 : ARMv6-M Thumb 指 令 集 Thumb-2 技 术 ARMv6-M 兼 容 24-bit SysTick 定 时 器 32-bit 硬 件 乘 法 器 系 统 接 口 支 持 小 端 (little-endian) 数 据 访 问 具 有 确 定 性, 固 定 延 迟 的 中 断 处 理 能 力 可 以 禁 用 和 重 启 的 多 路 加 载 / 存 储 和 多 周 期 乘 法 可 以 实 现 快 速 中 断 处 理 兼 容 C 应 用 程 序 二 进 制 接 口 的 异 常 兼 容 模 式 (C-ABI) ARMv6-M(C-ABI) 兼 容 异 常 模 式 允 许 用 户 使 用 纯 C 函 数 实 现 中 断 处 理 使 用 等 待 中 断 (WFI), 等 待 事 件 (WFE) 指 令, 或 者 从 中 断 返 回 时 的 sleep-on-exit 特 性 可 以 进 入 低 功 耗 的 休 眠 模 式 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

24 NVIC 特 征 : 32 个 外 部 中 断 输 入, 每 个 中 断 具 有 4 级 优 先 级 不 可 屏 蔽 中 断 输 入 (NMI) 支 持 电 平 敏 感 和 脉 冲 敏 感 的 中 断 线 中 断 唤 醒 控 制 器 (WIC), 支 持 极 低 功 耗 休 眠 模 式 调 试 四 个 硬 件 断 点 两 个 观 察 点 用 于 非 侵 入 式 代 码 分 析 的 程 序 计 数 采 样 寄 存 器 (PCSR) 单 步 和 向 量 捕 获 能 力 总 线 接 口 : 单 一 32 位 的 AMBA-3 AHB-Lite 系 统 接 口, 向 所 有 的 系 统 外 设 和 存 储 器 提 供 简 单 的 集 成 支 持 DAP(Debug Access Port) 的 单 一 32 位 的 从 机 端 口 版 本 V2.0

25 6.2 系 统 管 理 器 概 述 系 统 管 理 器 包 括 如 下 功 能 系 统 复 位 系 统 存 储 器 映 射 用 于 管 理 产 品 ID, 芯 片 复 位 及 片 上 模 块 复 位, 多 功 能 管 脚 控 制 的 系 统 管 理 寄 存 器 系 统 定 时 器 (SysTick) 嵌 套 向 量 中 断 控 制 器 (NVIC) 系 统 控 制 寄 存 器 系 统 复 位 有 如 下 事 件 之 一 发 生 时, 系 统 复 位, 这 些 复 位 事 件 标 志 可 以 由 寄 存 器 RSTRC 读 出. 上 电 复 位 (POR) 复 位 脚 (/RESET) 上 有 低 电 平 看 门 狗 定 时 溢 出 复 位 (WDT) 低 电 压 复 位 (LVR) 欠 压 检 测 复 位 (BOD) CPU 复 位 系 统 复 位 系 统 电 源 架 构 该 器 件 的 电 源 架 构 分 为 三 个 部 分 : 由 AVDD 和 AVSS 提 供 的 模 拟 电 源, 为 模 拟 部 分 提 供 工 作 电 压 由 VDD 与 VSS 提 供 的 数 字 电 源, 为 内 部 稳 压 器 提 供 电 压, 内 部 稳 压 器 向 数 字 操 作 与 I/O 管 脚 提 供 固 定 的 2.5V 电 压 内 部 电 压 管 理 器 (LDO) 的 输 出, 需 要 在 相 应 管 脚 附 近 接 一 颗 电 容 图 示 出 了 该 设 备 的 电 源 架 构 : 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

26 NuMicro-M051 Power Distribution AVDD AVSS 12-bit SAR-ADC Low Voltage Reset Brown Out Detector FLASH Digital Logic (Timer/UART/I2C/SPI ) IRC MHz & 10KHz Osc. PLL POR25 POR50 5V to 2.5V LDO 2.5V IO cell LDO_CAP 10uF P0~P4 VSS VDD VSS 图 NuMicro M051 系 列 电 源 架 构 图 版 本 V2.0

27 6.2.4 系 统 存 储 器 映 射 NuMicro M051 系 列 提 供 4G 字 节 的 寻 址 空 间 每 个 片 上 模 块 存 储 器 地 址 分 配 情 况 在 表 中 示 出 详 细 的 寄 存 器 地 址 分 配 和 编 程 将 在 后 续 的 讲 述 各 个 独 立 的 片 上 外 设 的 章 节 被 描 述 NuMicro M051 系 列 仅 支 持 小 端 数 据 格 式 表 片 上 模 块 的 地 址 空 间 分 配 地 址 空 间 标 志 模 块 Flash & SRAM 内 存 空 间 0x0000_0000 0x0000_FFFF FLASH_BA FLASH 内 存 空 间 (64KB) 0x2000_0000 0x2000_0FFF SRAM_BA SRAM 内 存 空 间 (4KB) AHB 模 块 空 间 (0x5000_0000 0x501F_FFFF) 0x5000_0000 0x5000_01FF GCR_BA 系 统 全 局 控 制 寄 存 器 0x5000_0200 0x5000_02FF CLK_BA 时 钟 控 制 寄 存 器 0x5000_0300 0x5000_03FF INT_BA 多 路 中 断 控 制 寄 存 器 0x5000_4000 0x5000_7FFF GPIO_BA GPIO (P0~P4) 控 制 寄 存 器 0x5000_C000 0x5000_FFFF FMC_BA Flash 存 储 器 控 制 寄 存 器 0x5001_0000 0x5001_3FFF EBI_CTL_BA EBI 控 制 寄 存 器 (128KB) EBI 空 间 (0x6000_0000 ~ 0x6001_FFFF) 0x6000_0000 0x6001_FFFF EBI_BA EBI 空 间 APB 模 块 空 间 (0x4000_0000 ~ 0x400F_FFFF) 0x4000_4000 0x4000_7FFF WDT_BA 看 门 狗 控 制 寄 存 器 0x4001_0000 0x4001_3FFF TMR01_BA Timer0/Timer1 控 制 寄 存 器 0x4002_0000 0x4002_3FFF I2C_BA I2C 接 口 控 制 寄 存 器 0x4003_0000 0x4003_3FFF SPI0_BA 带 主 / 从 功 能 的 SPI0 控 制 寄 存 器 0x4003_4000 0x4003_7FFF SPI1_BA 带 主 / 从 功 能 的 SPI1 控 制 寄 存 器 0x4004_0000 0x4004_3FFF PWMA_BA PWM0/1/2/3 控 制 寄 存 器 0x4005_0000 0x4005_3FFF UART0_BA UART0 控 制 寄 存 器 0x400E_0000 0x400E_FFFF ADC_BA 模 数 转 换 器 (ADC) 控 制 寄 存 器 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

28 0x4011_0000 0x4011_3FFF TMR23_BA Timer2/Timer3 控 制 寄 存 器 0x4014_0000 0x4014_3FFF PWMB_BA PWM4/5/6/7 控 制 寄 存 器 0x4015_0000 0x4015_3FFF UART1_BA UART1 控 制 寄 存 器 System Control Space (0xE000_E000 ~ 0xE000_EFFF) 0xE000_E010 0xE000_E0FF SCS_BA System 定 时 器 控 制 寄 存 器 0xE000_E100 0xE000_ECFF SCS_BA 外 部 中 断 控 制 器 控 制 寄 存 器 0xE000_ED00 0xE000_ED8F SCS_BA System 控 制 寄 存 器 表 片 上 模 块 的 地 址 空 间 分 配 版 本 V2.0

29 6.2.5 系 统 存 储 器 映 射 表 M052/54/58/516 4 GB 0xFFFF_FFFF Reserved System Control Reserved EBI Reserved AHB Reserved APB System Control 0xE000_F000 System Timer Control 0xE000_E000 SCS_BA 0xE000_EFFF 0xE000_E000 0xE000_E00F 0x6002_0000 0x6001_FFFF 0x6000_0000 0x5FFF_FFFF 0x5020_0000 AHB peripherals 0x501F_FFFF EBI Control 0x5001_0000 EBI_CTL_BA 0x5000_0000 FMC 0x5000_C000 FLASH_BA 0x4FFF_FFFF GPIO Control 0x5000_4000 GPIO_BA Interrupt Multiplexer Control 0x5000_0300 INT_BA Clock Control 0x5000_0200 CLK_BA 0x4020_0000 System Global Control 0x5000_0000 GCR_BA 0x401F_FFFF 1 GB 0x4000_0000 0x3FFF_FFFF APB peripherals Reserved UART1 Control 0x4015_0000 UART1_BA 0x2000_1000 PWM4/5/6/7 Control 0x4014_0000 PWMB_BA 0x2000_0FFF Timer2/Timer3 Control 0x4011_0000 TMR23_BA 4 KB SRAM ADC Control 0x400E_0000 ADC_BA (M052/M054/M058/M0516) UART0 Control 0x4005_0000 UART0_BA 0.5 GB 0x2000_0000 PWM0/1/2/3 Control 0x4004_0000 PWMA_BA 0x1FFF_FFFF SPI1 Control 0x4003_4000 SPI1_BA SPI0 Control 0x4003_0000 SPI0_BA Reserved I2C Control 0x4002_0000 I2C_BA 0x0001_0000 Timer0/Timer1 Control 0x4001_0000 TMR01_BA 64 KB on-chip Flash (M0516) 0x0000_FFFF WDT Control 0x4000_4000 WDT_BA 32 KB on-chip Flash (M058) 0x0000_7FFF 16 KB on-chip Flash (M054) 0x0000_3FFF 0x0000_1FFF 8 KB on-chip Flash (M052) 0 GB 0x0000_ 系 统 管 理 器 控 制 寄 存 器 映 射 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

30 GCR_BA = 0x5000_0000 PDID GCR_BA+0x00 R 设 备 ID 寄 存 器 0x0000_5200 RSTSRC GCR_BA+0x04 R/W 系 统 复 位 源 寄 存 器 0x0000_00XX IPRSTC1 GCR_BA+0x08 R/W 外 设 复 位 控 制 寄 存 器 1 0x0000_0000 IPRSTC2 GCR_BA+0x0C R/W 外 设 复 位 控 制 寄 存 器 2 0x0000_0000 BODCR GCR_BA+0x18 R/W 欠 压 检 测 控 制 寄 存 器 0x0000_008X PORCR GCR_BA+0x24 R/W 上 电 复 位 控 制 寄 存 器 0x0000_00xx P0_MFP GCR_BA+0x30 R/W P0 复 用 功 能 和 输 入 类 型 控 制 寄 存 器 0x0000_0000 P1_MFP GCR_BA+0x34 R/W P1 复 用 功 能 和 输 入 类 型 控 制 寄 存 器 0x0000_0000 P2_MFP GCR_BA+0x38 R/W P2 复 用 功 能 和 输 入 类 型 控 制 寄 存 器 0x0000_0000 P3_MFP GCR_BA+0x3C R/W P3 复 用 功 能 和 输 入 类 型 控 制 寄 存 器 0x0000_0000 P4_MFP GCR_BA+0x40 R/W P4 输 入 类 型 控 制 寄 存 器 0x0000_00C0 REGWRPROT GCR_BA+0x100 R/W 寄 存 器 写 保 护 控 制 寄 存 器 0x0000_ 版 本 V2.0

31 设 备 ID 寄 存 器 (PDID) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 PDID GCR_BA+0x00 R 设 备 ID 寄 存 器 0x0000_5200 [1] [1] 每 个 型 号 的 设 备 复 位 后 都 有 一 个 唯 一 的 默 认 ID Part Number [31:24] Part Number [23:16] Part Number [15:8] Part Number [7:0] Bits 描 述 产 品 器 件 识 别 码. [31:0] PDID 该 寄 存 器 反 映 器 件 的 识 别 码 S/W 可 以 读 该 寄 存 器 识 别 所 使 用 的 器 件. 例 如, M052LAN PDID 的 识 别 码 是 0x0000_5200. NuMicro M051 系 列 产 品 器 件 识 别 码 M052LAN M054LAN M058LAN M0516LAN M052ZAN M054ZAN M058ZAN M0516ZAN 0x x x x00005A00 0x x x x00005A03 系 统 复 位 源 寄 存 器 (RSTSRC) 该 寄 存 器 提 供 具 体 的 信 息 给 软 件 用 于 识 别 上 次 操 作 引 起 芯 片 复 位 的 复 位 源 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

32 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 RSTSRC GCR_BA+04 R/W 系 统 复 位 源 寄 存 器 0x0000_00XX RSTS_CPU RSTS_PMU RSTS_MCU RSTS_BOD RSTS_LVR RSTS_WDT RSTS_RESET RSTS_POR Bits 描 述 [31:8] 当 软 件 向 CPU_RST (IPRSTCR1[1]) 写 入 1, 复 位 Cortex-M0 CPU 内 核 和 FLASH 控 制 器 (FMC) 时,RSTS_CPU 标 志 由 硬 件 置 位. [7] RSTS_CPU 1= 软 件 置 CPU_RST 为 1 时, Cortex-M0 CPU 内 核 与 FMC 复 位. 0= CPU 无 复 位 向 该 位 写 1 清 零. [6] RSTS_MCU 由 来 自 MCU Cortex_M0 的 复 位 信 号 置 位, 以 表 示 当 前 的 复 位 源. [5] RSTS_MCU 1= MCU Cortex_M0 在 软 件 向 SYSRESTREQ(AIRCR[2] 写 1 时, 发 出 复 位 信 号 以 复 位 系 统. 0= MCU 无 复 位 向 该 位 写 1 清 零. RSTS_BOD 标 志 位 由 欠 压 检 测 模 块 的 复 位 信 号 置 1, 用 于 表 示 当 前 复 位 源 [4] RSTS_BOD 1: 欠 压 检 验 模 块 发 出 复 位 信 号 使 系 统 复 位. 0: BOD 无 复 位 向 该 位 写 1 清 零 版 本 V2.0

33 RSTS_LVR 标 志 位 由 低 压 复 位 模 块 的 复 位 信 号 置 1, 用 于 表 示 当 前 复 位 源 [3] RSTS_LVR 1: 低 压 LVR 模 块 发 出 复 位 信 号 使 系 统 复 位. 0: LVR 无 复 位 向 该 位 写 1 清 零. RSTS_WDT 标 志 位 由 看 门 狗 模 块 的 复 位 信 号 置 1, 用 于 说 明 当 前 复 位 源 [2] RSTS_WDT 1: 看 门 狗 模 块 发 出 复 位 信 号 使 系 统 复 位. 0: 没 有 看 门 狗 复 位 信 号 向 该 位 写 1 清 零 RSTS_RESET 标 志 位 由 /RESET 脚 的 复 位 信 号 置 1, 用 于 说 明 当 前 复 位 源 [1] RSTS_RESET 1: /RESET 脚 上 发 出 复 位 信 号 使 系 统 复 位. 0: 没 有 /RESET 复 位 信 号 向 该 位 写 1 清 零. RSTS_POR 标 志 位 由 POR 模 块 的 复 位 信 号 置 1, 用 于 说 明 当 前 的 复 位 源 [0] RSTS_POR 1: 上 电 复 位 POR 发 出 复 位 信 号 使 系 统 复 位. 0: 没 有 POR 复 位 信 号 向 该 位 写 1 清 零. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

34 ARM Cortex -M0 32 位 微 控 制 器 外 设 复 位 控 制 寄 存 器 1 (IPRSTC1) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 IPRSTC1 GCR_BA+08 R/W 外 设 复 位 控 制 寄 存 器 1 0x0000_ EBI_RST CPU_RST CHIP_RST Bits 描 述 [31:4] EBI 控 制 器 复 位 设 置 该 位 为 1, 产 生 复 位 信 号 到 EBI 用 户 需 要 置 0 才 能 释 放 复 位 状 态 [3] EBI_RST 该 位 是 受 保 护 的 位, 修 改 该 位 时, 需 要 依 次 向 0x5000_0100 写 入 59h, 16h, 88h 解 除 寄 存 器 保 护 参 考 寄 存 器 REGWRPROT, 地 址 GCR_BA + 0x100. 0= 正 常 工 作 1= EBI IP 复 位 [2] CPU 内 核 复 位 该 位 置 1,CPU 内 核 和 Flash 存 储 控 制 器 复 位 两 个 时 钟 周 期 后, 该 位 自 动 清 零 [1] CPU_RST 该 位 是 受 保 护 的 位, 修 改 该 位 时, 需 要 依 次 向 0x5000_0100 写 入 59h, 16h, 88h 解 除 寄 存 器 保 护, 参 考 寄 存 器 REGWRPROT, 地 址 GCR_BA + 0x : 正 常 1 : 复 位 CPU 版 本 V2.0

35 芯 片 复 位 该 位 置 1, 芯 片 复 位, 包 括 CPU 内 核 和 所 有 外 设 均 复 位, 两 个 时 钟 周 期 后, 该 位 自 动 清 零. [0] CHIP_RST CHIP_RST 与 POR 复 位 相 似, 所 有 片 上 模 块 都 复 位, 芯 片 设 置 从 FLASH 重 载 CHIP_RST 与 上 电 复 位 一 样, 所 有 的 芯 片 模 块 都 复 位, 芯 片 设 置 从 flash 重 新 加 载 该 位 是 受 保 护 的 位, 修 改 该 位 时, 需 要 依 次 向 0x5000_0100 写 入 59h, 16h, 88h 解 除 寄 存 器 保 护 参 考 寄 存 器 REGWRPROT, 地 址 GCR_BA + 0x : 正 常 1 : 复 位 芯 片 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

36 外 设 复 位 控 制 寄 存 器 2 (IPRSTC2) 置 1 这 些 位 将 会 产 生 异 步 复 位 信 号 给 相 应 的 IP 用 户 需 要 清 零 相 应 位 来 使 IP 离 开 复 位 状 态 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 IPRST2 GCR_BA+0C R/W 外 设 复 位 控 制 寄 存 器 2 0x0000_ ADC_RST PWM47_RST PWM03_RST UART1_RST UART0_RST SPI1_RST SPI0_RST I2C_RST TMR3_RST TMR2_RST TMR1_RST TMR0_RST GPIO_RST Bits 描 述 [31:29] ADC 控 制 器 复 位 [28] ADC_RST 0 : ADC 模 块 正 常 工 作 1 : ADC 模 块 复 位 [27:22] PWM4~7 控 制 器 复 位 [21] PWM47_RST 0= PWM4~7 模 块 正 常 工 作 1= PWM4~7 模 块 复 位 PWM0~3 控 制 器 复 位 [20] PWM03_RST 0= PWM0~3 模 块 正 常 工 作 [19:18] 1= PWM0~3 模 块 复 位 版 本 V2.0

37 UART1 控 制 器 复 位 [17] UART1_RST 0= UART1 正 常 工 作 1= UART1 模 块 复 位 UART0 控 制 器 复 位 [16] UART0_RST 0= UART0 正 常 工 作 1= UART0 模 块 复 位 [15:14] SPI1 控 制 器 复 位 [13] SPI1_ RST 0= SPI1 正 常 工 作 1= SPI1 模 块 复 位 SPI0 控 制 器 复 位 [12] SPI0_ RST 0= SPI0 正 常 工 作 1= SPI0 模 块 复 位 [11:9] I2C 控 制 器 复 位 [8] I2C_RST 0= I2C 模 块 正 常 工 作 1= I2C 模 块 复 位 [7:6] Timer3 控 制 器 复 位 [5] TMR3_RST 0= Timer3 正 常 工 作 1= Timer3 模 块 复 位 Timer2 控 制 器 复 位 [4] TMR2_RST 0= Timer2 正 常 工 作 1= Timer2 模 块 复 位 Timer1 控 制 器 复 位 [3] TMR1_RST 0= Timer1 正 常 工 作 1= Timer1 模 块 复 位 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

38 Timer0 控 制 器 复 位 [2] TMR0_RST 0= Timer0 正 常 工 作 1= Timer0 复 位 GPIO (P0~P4) 控 制 器 复 位 [1] GPIO_RST 0= GPIO 正 常 工 作 1= GPIO 复 位 [0] 版 本 V2.0

39 欠 压 检 测 控 制 寄 存 器 (BODCR) BODCR 控 制 寄 存 器 的 部 分 值 在 flash 配 置 时 已 经 初 始 化 和 写 保 护, 编 程 这 些 被 保 护 的 位 需 要 依 次 向 地 址 0x5000_0100 写 入 59h, 16h, 88h, 禁 用 寄 存 器 保 护 参 考 寄 存 器 REGWRPROT, 其 地 址 为 GCR_BA+0x100 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 BODCR GCR_BA+18 R/W 欠 压 检 测 控 制 寄 存 器 0x0000_008X LVR_EN BOD_OUT BOD_LP BOD_INTF BOD_RSTEN BOD_VL BOD_EN Bits 描 述 [31:8] 低 压 复 位 使 能 ( 写 保 护 位 ) [7] LVR_EN 输 入 电 源 电 压 低 于 LVR 电 路 设 置 时,LVR 复 位. LVR 默 认 配 置 下 LVR 复 位 是 使 能 的, 典 型 的 LVR 值 为 2.0V 1= 使 能 低 电 压 复 位 功 能, 使 能 该 位 100US 后,LVR 功 能 生 效 ( 默 认 ) 0= 禁 用 低 电 压 复 位 功 能 欠 压 检 测 输 出 的 状 态 位 [6] BOD_OUT 1 = 欠 压 检 测 输 出 状 态 为 1, 表 示 检 测 到 的 电 压 低 于 BOD_VL 设 置 若 BOD_EN 是 0, 该 位 保 持 为 0 0 = 欠 压 检 测 输 出 状 态 为 0, 表 示 检 测 到 的 电 压 高 于 BOD_VL 设 置 低 压 模 式 下 的 欠 压 检 测 ( 写 保 护 位 ) [5] BOD_LPM 1 = 使 能 BOD 低 压 模 式 0 = BOD 工 作 于 正 常 模 式 ( 默 认 ) BOD 在 正 常 模 式 下 消 耗 电 流 约 为 100uA, 低 压 模 式 下 减 少 到 当 前 的 1/10, 但 BOD 响 应 速 度 变 慢. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

40 欠 压 检 测 中 断 标 志 [4] BOD_INTF 1= 欠 压 检 测 到 V DD 下 降 到 BOD_VL 的 设 定 电 压 或 V DD 升 到 BOD_VL 的 设 定 电 压, 该 位 设 置 为 1, 如 果 欠 压 中 断 被 使 能, 则 发 生 欠 压 中 断. 0= 没 有 检 测 到 任 何 电 压 由 V DD 下 降 或 上 升 至 BOD_VL 设 定 值. 欠 压 复 位 使 能 ( 上 电 初 始 化 和 写 保 护 位 ) [3] BOD_RSTEN 1 = 使 能 欠 压 复 位 功 能, 当 欠 压 检 测 功 能 使 能 后, 检 测 的 电 压 低 于 门 槛 电 压, 芯 片 发 生 复 位 默 认 值 由 用 户 在 配 置 flash 控 制 寄 存 器 时 的 config0 bit[20] 设 置 0 = 使 能 欠 压 中 断 功 能, 当 欠 压 检 测 功 能 使 能 后, 检 测 的 电 压 低 于 门 槛 电 压, 就 发 送 中 断 信 号 给 MCU Cortex-M0 当 BOD_EN 使 能, 且 中 断 被 声 明 时, 该 中 断 会 持 续 到 将 BOD_EN 设 置 为 0. 通 过 禁 用 CPU 中 的 NVIC 以 禁 用 BOD 中 断 或 者 通 过 禁 用 BOD_EN 禁 用 中 断 源 可 禁 用 CPU 响 应 中 断, 如 果 需 要 BOD 功 能 时, 可 重 新 使 能 BOD_EN 功 能 欠 压 检 测 门 槛 电 压 电 压 选 择 ( 上 电 初 始 化 和 写 保 护 位 ) 默 认 值 由 用 户 在 配 置 FLASH 控 制 寄 存 器 config0 bit[22:21] 时 设 定 BOV_VL[1] BOV_VL[0] 欠 压 值 [2:1] BOD_VL V V V V 欠 压 检 测 使 能 ( 上 电 初 始 化 和 写 保 护 位 ) [0] BOD_EN 默 认 值 由 用 户 在 配 置 FLASH 控 制 寄 存 器 config0 bit[23] 时 设 定 1 = 使 能 欠 压 检 测 功 能 0 = 禁 用 欠 压 检 测 功 能 版 本 V2.0

41 上 电 复 位 控 制 寄 存 器 (PORCR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 PORCR GCR_BA+0x24 R/W 上 电 复 位 控 制 寄 存 器 0x0000_00xx POR_DIS_CODE[15:8] POR_DIS_CODE[7:0] Bits 描 述 [31:16] 该 寄 存 器 用 于 使 能 上 电 复 位 控 制. [15:0] POR_DIS_COD E 上 电 时,POC 电 路 产 生 复 位 信 号 使 整 个 芯 片 复 位, 但 是 电 源 部 分 的 干 扰 可 能 引 起 POR 重 新 有 效 如 果 将 POR_DIS_CODE 设 置 为 0x5AA5,POR 复 位 功 能 被 禁 用, 直 到 电 源 电 压 很 低, 设 置 POR_DIS_CODE 为 其 他 值, 或 者 由 芯 片 的 其 他 复 位 功 能 引 起 复 位 时,POR 功 能 重 新 有 效, 这 些 复 位 功 能 包 括 : /RESET 引 脚 复 位, 看 看 门 狗,LVR 复 位,BOD 复 位,ICE 复 位 命 令 和 软 件 复 位. 该 寄 存 器 是 受 保 护 的 寄 存 器, 写 该 位 需 要 先 向 地 址 0x5000_0100 依 次 写 入 59h, 16h, 88h 解 除 寄 存 器 保 护 参 考 寄 存 器 REGWRPROT 的 设 置, 其 地 址 为 GCR_BA + 0x100. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

42 多 功 能 端 口 0 控 制 寄 存 器 (P0_MFP) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 P0_MFP GCR_BA+30 R/W P0 复 用 功 能 与 输 入 类 型 控 制 寄 存 器 0x0000_ P0_TYPE[7:0] P0_ALT[7:0] P0_MFP[7:0] Bits 描 述 [31:24] P0[7:0] 史 密 特 触 发 输 入 功 能 使 能 [23:16] P0_TYPEn 1= 使 能 P0[7:0] I/O 史 密 特 触 发 输 入 功 能 0= 禁 用 P0[7:0] I/O 史 密 特 触 发 功 能 输 入 P0.7 复 用 功 能 选 择 P0.7 的 功 能 取 决 于 P0_MFP[7] 和 P0_ALT[7]. P0_ALT[7] P0_MFP[7] P0.7 的 功 能 [15] P0_ ALT[7] 0 0 P AD7(EBI) 1 0 SPICLK1(SPI1) 版 本 V2.0

43 P0.6 复 用 功 能 选 择 P0.6 的 功 能 取 决 于 P0_MFP[6] 和 P0_ALT[6]. P0_ALT[6] P0_MFP[6] P0.6 的 功 能 [14] P0_ ALT[6] 0 0 P AD6(EBI) 1 0 MISO_1(SPI1) 1 1 P0.5 复 用 功 能 选 择 P0.5 的 功 能 取 决 于 P0_MFP[5] 和 P0_ALT[5]. P0_ALT[5] P0_MFP[5] P0.5 的 功 能 [13] P0_ ALT[5] 0 0 P AD5(EBI) 1 0 MOSI_1(SPI1) 1 1 P0.4 复 用 功 能 选 择 of P0.4 的 功 能 取 决 于 P0_MFP[4] 和 P0_ALT[4]. P0_ALT[4] P0_MFP[4] P0.4 的 功 能 [12] P0_ ALT[4] 0 0 P AD4(EBI) 1 0 SPISS1(SPI1) 1 1 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

44 P0.3 复 用 功 能 选 择 P0.3 的 功 能 取 决 于 P0_MFP[3] 和 P0_ALT[3]. P0_ALT[3] P0_MFP[3] P0.3 的 功 能 [11] P0_ ALT[3] 0 0 P AD3(EBI) 1 0 RTS0(UART0) 1 P0.2 复 用 功 能 选 择 T P0.2 的 功 能 取 决 于 P0_MFP[2] 和 P0_ALT[2]. P0_ALT[2] P0_MFP[2] P0.2 的 功 能 [10] P0_ ALT[2] 0 0 P AD2(EBI) 1 0 CTS0(UART0) 1 1 P0.1 复 用 功 能 选 择 P0.1 的 功 能 取 决 于 P0_MFP[1] 和 P0_ALT[1]. P0_ALT[1] P0_MFP[1] P0.1 的 功 能 [9] P0_ ALT[1] 0 0 P A 1(EBI) 1 0 RTS1(UART1) 1 1 P0.0 复 用 功 能 选 择 P0.0 的 功 能 取 决 于 P0_MFP[0] 和 P0_ALT[0]. P0_ALT[0] P0_MFP[0] P0.0 的 功 能 [8] P0_ ALT[0] 0 0 P AD0(EBI) 1 0 CTS1(UART1) 版 本 V2.0

45 P0 复 用 功 能 选 择 [7:0] P0_MFP[7:0] P0 的 功 能 取 决 于 P0_MFP 和 P0_ALT. 参 考 P0_ALT 的 详 细 描 述. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

46 多 功 能 端 口 1 控 制 寄 存 器 (P1_MFP) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 P1_MFP GCR_BA+34 R/W P1 复 用 功 能 与 输 入 类 型 控 制 寄 存 器 0x0000_ P1_TYPE[7:0] P1_ALT[7:0] P1_MFP[7:0] Bits 描 述 [31:24] P1[7:0] 输 入 史 密 特 触 发 功 能 使 能 [23:16] P1_TYPEn 1= 使 能 P1[7:0] I/O 输 入 史 密 特 触 发 功 能 0= 禁 用 P1[7:0] I/O 输 入 史 密 特 触 发 功 能 P1.7 复 用 功 能 选 择 P1.7 的 功 能 取 决 于 P1_MFP[7] 和 P1_ALT[7]. P1_ALT[7] P1_MFP[7] P1.7 的 功 能 [15] P1_ ALT[7] 0 0 P AIN7(AD ) 1 0 SPICLK0(SPI0) 版 本 V2.0

47 P1.6 复 用 功 能 选 择 P1.6 的 功 能 取 决 于 P1_MFP[6] 和 P1_ALT[6]. P1_ALT[6] P1_MFP[6] P1.6 的 功 能 [14] P1_ ALT[6] 0 0 P AIN6(ADC) 1 0 MISO_0(SPI0) 1 1 P1.5 复 用 功 能 选 择 P1.5 的 功 能 取 决 于 P1_MFP[5] 和 P1_ALT[5]. P1_ALT[5] P1_MFP[5 P1.5 的 功 能 [13] P1_ ALT[5] 0 0 P AIN5(ADC) 1 0 MOSI_0(SPI0) 1 1 P1.4 复 用 功 能 选 择 P1.4 的 功 能 取 决 于 P1_MFP[4] 和 P1_ALT[4]. P1_ALT[4] P1_MFP[4] P1.4 的 功 能 [12] P1_ ALT[4] 0 0 P AIN4(ADC) 1 0 SPISS0(SPI0) 1 1 P1.3 复 用 功 能 选 择 P1.3 的 功 能 取 决 于 P1_MFP[3] and P1_ALT[3]. P1_ALT[3] P1_MFP[3] P1.3 的 功 能 [11] P1_ ALT[3] 0 0 P1.3 1 AIN3(ADC) 1 0 TXD1(UART1) 1 1 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

48 P1.2 复 用 功 能 选 择 P1.2 的 功 能 取 决 于 P1_MFP[2] and P1_ALT[2]. P1_ALT[2] P1_MFP[2] P1.2 的 功 能 [10] P1_ ALT[2] 0 0 P AIN2(ADC) 1 0 RXD1(UART1) 1 1 P1.1 复 用 功 能 选 择 P1.1 的 功 能 取 决 于 P1_MFP[1] and P1_ALT[1]. P1_ALT[1] P1_MFP[1] P1.1 的 功 能 [9] P1_ ALT[1] 0 0 P AIN1(ADC) 1 0 T3(Timer3) 1 1 P1.0 复 用 功 能 选 择 P1.0 的 功 能 取 决 于 P1_MFP[0] and P1_ALT[0]. P1_ALT[0] P1_MFP[0] P1.0 的 功 能 [8] P1_ ALT[0] 0 0 P AIN0(ADC) 1 0 2(Timer2) 1 1 P1 复 用 功 能 选 择 [7:0] P1_MFP[7:0] P1 的 功 能 取 决 于 P1_MFP 和 P1_ALT. 参 考 P1_ALT 的 详 细 描 述 版 本 V2.0

49 多 功 能 端 口 2 控 制 寄 存 器 (P2_MFP) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 P2_MFP GCR_BA+38 R/W P2 复 用 功 能 与 输 入 类 型 控 制 寄 存 器 0x0000_ P2_TYPE[7:0] P2_ALT[7:0] P2_MFP[7:0] Bits 描 述 [31:24] P2[7:0] 输 入 史 密 特 触 发 功 能 使 能 [23:16] P2_TYPEn 1= 使 能 P2[7:0] I/O 输 入 史 密 特 触 发 功 能 0= 禁 用 P2[7:0] I/O 输 入 史 密 特 触 发 功 能 P2.7 复 用 功 能 选 择 P2.7 的 功 能 取 决 于 P2_MFP[7] and P2_ALT[7]. P2_ALT[7] P2_MFP[7] P2.7 的 功 能 [15] P2_ ALT[7] 0 0 P AD15(EBI) 1 0 PWM7(PWM generator 6) 1 1 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

50 P2.6 复 用 功 能 选 择 P2.6 的 功 能 取 决 于 P2_MFP[6] and P2_ALT[6]. P2_ALT[6] P2_MFP[6] P2.6 的 功 能 [14] P2_ ALT[6] 0 0 P AD14(EBI) 1 0 PWM6(PWM generator 6) 1 1 P2.5 复 用 功 能 选 择 P2.5 的 功 能 取 决 于 P2_MFP[5] and P2_ALT[5]. P2_ALT[5] P2_MFP[5] P2.5 的 功 能 [13] P2_ ALT[5] 0 0 P AD13(EBI) 1 0 PWM5(PWM generator 4) 1 1 P2.4 复 用 功 能 选 择 P2.4 的 功 能 取 决 于 P2_MFP[4] and P2_ALT[4]. P2_ALT[4] P2_MFP[4] P2.4 的 功 能 [12] P2_ ALT[4] 0 0 P AD12 EBI) 1 0 PWM4(PWM generator 4) 1 1 P2.3 复 用 功 能 选 择 P2.3 的 功 能 取 决 于 P2_MFP[3] and P2_ALT[3]. P2_ALT[3] P2_MFP[3] P2.3 的 功 能 [11] P2_ ALT[3] 0 0 P AD11(EBI) 1 0 PWM3(PWM generator 2) 版 本 V2.0

51 P2.2 复 用 功 能 选 择 P2.2 的 功 能 取 决 于 P2_MFP[2] and P2_ALT[2]. P2_ALT[2] P2_MFP[2] P2.2 的 功 能 [10] P2_ ALT[2] 0 0 P AD10 EBI) 1 0 PWM2(PWM generator 2) 1 1 P2.1 复 用 功 能 选 择 P2.1 的 功 能 取 决 于 P2_MFP[1] and P2_ALT[1]. P2_ALT[1] P2_MFP[1] P2.1 的 功 能 [9] P2_ ALT[1] 0 0 P AD9(EBI) 1 0 PWM1(PWM generator 0) 1 1 P2.0 复 用 功 能 选 择 P2.0 的 功 能 取 决 于 P2_MFP[0] and P2_ALT[0]. P2_ALT[0] P2_MFP[0] P2.0 的 功 能 [8] P2_ ALT[0] 0 0 P AD8(EBI) 1 0 PWM0(PWM generator 0) 1 1 P2 复 用 功 能 选 择 [7:0] P2_MFP[7:0] P2 的 功 能 取 决 于 P2_MFP 和 P2_ALT. 参 考 P2_ALT 详 细 描 述. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

52 多 功 能 端 口 3 控 制 寄 存 器 (P3_MFP) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 P3_MFP GCR_BA+3C R/W P3 复 用 功 能 与 输 入 类 型 控 制 寄 存 器 0x0000_ P3_TYPE[7:0] P3_ALT[7:0] P3_MFP[7:0] Bits 描 述 [31:24] P3[7:0] 输 入 史 密 特 触 发 功 能 使 能 [23:16] P3_TYPEn 1= 使 能 P3[7:0] I/O 输 入 史 密 特 触 发 功 能 0= 禁 用 P3[7:0] I/O 输 入 史 密 特 触 发 功 能 P3.7 复 用 功 能 选 择 P3.7 的 功 能 取 决 于 P3_MFP[7] and P3_ALT[7]. [15] P3_ ALT[7] P3_ALT[7] P3_MFP[7] P3.7 的 功 能 0 0 P RD(EBI) 1 x 版 本 V2.0

53 P3.6 复 用 功 能 选 择 P3.6 的 功 能 取 决 于 P3_MFP[6] 和 P3_ALT[6]. P3_ALT[ ] P3_MFP[6] P3.6 的 功 能 [14] P3_ ALT[6] 0 0 P WR(EBI) 1 0 CKO( lock Driver output) 1 1 P3.5 复 用 功 能 选 择 P3.5 的 功 能 取 决 于 P3_MFP[5] 和 P3_ALT[5]. P3_ALT[5] P3_MFP[5] P3.5 的 功 能 [13] P3_ ALT[5] 0 0 P T1(Timer1) 1 0 SCL(I2C) 1 1 P3.4 复 用 功 能 选 择 P3.4 的 功 能 取 决 于 P3_MFP[4] 和 P3_ALT[4]. P3_ALT[4] P3_MFP[4 P3.4 的 功 能 [12] P3_ ALT[4] 0 0 P T0(Timer0) 1 0 SDA(I2C) 1 1 P3.3 复 用 功 能 选 择 P3.3 的 功 能 取 决 于 P3_MFP[3] 和 P3_ALT[3]. P3_ALT[3] P3_MFP[3] P3.3 的 功 能 [11] P3_ ALT[3] 0 0 P /INT1 1 0 MCLK(EBI) 1 x 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

54 P3.2 复 用 功 能 选 择 P3.2 的 功 能 取 决 于 P3_MFP[2] and P3_ALT[2]. [10] P3_ ALT[2] P3_ALT[2] P3_MFP[2] P3.2 的 功 能 0 0 P /INT0 1 1 P3.1 复 用 功 能 选 择 P3.1 的 功 能 取 决 于 P3_MFP[1] and P3_ALT[1]. [9] P3_ ALT[1] P3_ALT[1] P3_MFP[1] P3.1 的 功 能 0 0 P TXD(UART0) 1 x P3.0 复 用 功 能 选 择 P3.0 的 功 能 取 决 于 P3_MFP[0] and P3_ALT[0]. [8] P3_ ALT[0] P3_ALT[0] P3_MFP[0] P3.0 的 功 能 0 0 P RXD(UART0) 1 x P3 复 用 功 能 选 择 [7:0] P3_MFP[7:0] P3 的 功 能 取 决 于 P3_MFP 和 P3_ALT. 参 考 P3_ALT 详 细 描 述 版 本 V2.0

55 多 功 能 端 口 4 控 制 寄 存 器 (P4_MFP) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 P4_MFP GCR_BA+40 R/W P4 复 用 功 能 与 输 入 类 型 控 制 寄 存 器 0x0000_00C P4_TYPE[7:0] P4_ALT[7:0] P4_MFP[7:0] Bits 描 述 [31:24] P4[7:0] 输 入 史 密 特 触 发 功 能 使 能 [23:16] P4_TYPEn 1= 使 能 P4[7:0] I/O 输 入 史 密 特 触 发 功 能 0= 禁 用 P4[7:0] I/O 输 入 史 密 特 触 发 功 能 P4.7 复 用 功 能 选 择 P4.7 的 功 能 取 决 于 P4_MFP[7] and P4_ALT[7]. [15] P4_ ALT[7] P4_ALT[7] P4_MFP[7] P4.7 的 功 能 0 0 P ICE_DAT(ICE) 1 x P4.6 复 用 功 能 选 择 P4.6 的 功 能 取 决 于 P4_MFP[6] and P4_ALT[6]. [14] P4_ ALT[6] P4_ALT[6] P4_MFP[6] P4.6 的 功 能 0 0 P ICE_CLK(ICE) 1 x 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

56 P4.5 复 用 功 能 选 择 P4.5 的 功 能 取 决 于 P4_MFP[5] and P4_ALT[5]. [13] P4_ ALT[5] P4_ALT[5] P4_MFP[5] P4.5 的 功 能 0 0 P ALE(EBI) 1 x P4.4 复 用 功 能 选 择 P4.4 的 功 能 取 决 于 P4_MFP[4] and P4_ALT[4]. [12] P4_ ALT[4] P4_ALT[4] P4_MFP[4] P4.4 的 功 能 0 0 P /CS(EBI) 1 x P4.3 复 用 功 能 选 择 P4.3 的 功 能 取 决 于 P4_MFP[3] and P4_ALT[3]. P4_ALT[3] P4_MFP[3] P4.3 的 功 能 [11] P4_ ALT[3] 0 0 P PWM3(PWM generator 2) 1 x P4.2 复 用 功 能 选 择 P4.2 的 功 能 取 决 于 P4_MFP[2] and P4_ALT[2]. P4_ALT[2 P4_MFP[2] P4.2 的 功 能 [10] P4_ ALT[2] 0 0 P PWM2(PWM generator 2) 1 x 版 本 V2.0

57 P4.1 复 用 功 能 选 择 P4.1 的 功 能 取 决 于 P4_MFP[1] and P4_ALT[1]. P4_ALT[1] P4_MFP[1] P4.1 的 功 能 [9] P4_ ALT[1] 0 0 P PWM1(PWM generator 0) 1 x P4.0 复 用 功 能 选 择 P4.0 的 功 能 取 决 于 P4_MFP[0] and P4_ALT[0]. P4_ALT[0] P4_MFP[0] P4.0 的 功 能 [8] P4_ ALT[0] 0 0 P PWM0(PWM generator 0) 1 x P4 复 用 功 能 选 择 [7:0] P4_MFP[7:0] P4 的 功 能 取 决 于 P4_MFP 和 P4_ALT. 参 考 P4_ALT 详 细 描 述. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

58 寄 存 器 写 保 护 控 制 寄 存 器 (REGWRPROT) 有 些 系 统 控 制 寄 存 器 需 要 被 保 护 起 来, 以 防 止 误 操 作 而 影 响 芯 片 运 行, 这 些 系 统 控 制 寄 存 器 在 上 电 复 位 后 是 被 保 护 的, 直 到 用 户 禁 用 寄 存 器 保 护 用 户 如 果 要 编 程 这 些 被 保 护 的 寄 存 器, 需 要 遵 循 一 个 寄 存 器 保 护 禁 用 序 列, 通 过 特 定 的 编 程 实 现 写 保 护 禁 用 序 列 是 连 续 写 数 据 59h, 16h, 88h 到 REGWRPROT 寄 存 器, 地 址 是 0x5000_010 在 写 这 三 个 数 据 过 程 中, 任 何 不 同 的 数 据 值, 不 同 的 顺 序 或 者 任 何 对 其 他 地 址 的 写, 都 会 中 止 整 个 序 列 保 护 被 禁 用 之 后, 用 户 可 以 检 查 保 护 禁 止 位 ( 地 址 0x5000_0100 的 比 特 0),"1" 表 示 保 护 禁 用,"0" 表 示 保 护 使 能 然 后 用 户 可 以 更 新 被 保 护 的 目 标 寄 存 器 的 值, 并 可 以 通 过 写 任 何 数 据 到 地 址 "0x5000_0100" 来 使 能 寄 存 器 保 护 写 该 寄 存 器 去 禁 用 / 使 能 寄 存 器 保 护, 读 该 寄 存 器 来 获 取 REGPROTDIS 状 态 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 REGWRPROT GCR_BA+100 R/W 寄 存 器 锁 定 键 地 址 寄 存 器 0x0000_ REGWRPROT[7:1] REGWRPRO T [0] REGPROTDI S Bits 描 述 [31:16] [7:1] REGWRPROT 寄 存 器 写 保 护 码 ( 只 写 ) 一 些 写 保 护 寄 存 器 可 以 通 过 向 此 处 依 次 写 入 59h, 16h, 88h 来 解 除 写 保 护, 这 个 时 序 完 成 之 后, REGPROTDIS 位 将 被 置 1, 写 保 护 寄 存 器 可 以 正 常 写 入 数 据. 寄 存 器 写 保 护 ( 只 读 ) [0] REGPROTDIS 1 = 解 除 写 保 护 以 写 入 受 保 护 的 寄 存 器 0 = 使 能 寄 存 器 的 写 保 护, 不 能 向 受 保 护 寄 存 器 写 入 数 据. 受 保 护 的 寄 存 器 有 : 版 本 V2.0

59 Registers Address Note IPRSTC1 BODCR PORCR 0x5000_0008 0x5000_0018 0x5000_001C PWRCON 0x5000_0200 在 清 除 电 源 唤 醒 中 断 时 bit[6] 不 被 保 护 APBCLK bit[0] 0x5000_0208 bit[0]: 看 门 狗 时 钟 使 能 CLKSEL0 0x5000_0210 HCLK 和 CPU STCLK 时 钟 源 选 择 CLK_SEL1 bit[1:0] 0x5000_0214 看 门 狗 时 钟 源 选 择 ISPCON 0x5000_C000 Flash 在 系 统 (ISP) 编 程 控 制 寄 存 器 WTCR FATCON 0x4000_4000 0x5000_C018 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

60 6.2.7 系 统 定 时 器 (SysTick) Cortex-M0 包 含 一 个 集 成 的 系 统 定 时 器, SysTick. SysTick 提 供 一 种 简 单,24 位 写 清 零, 递 减 计 数, 计 数 至 0 后 自 动 重 装 载 的 计 数 器, 有 一 个 灵 活 的 控 制 机 制 计 数 器 可 作 为 实 时 操 作 系 统 的 滴 答 定 时 器 或 者 一 个 简 单 的 计 数 器 使 能 后, 系 统 定 时 器 从 SysTick 当 前 值 寄 存 器 (SYST_CVR) 的 值 向 下 计 数 到 0, 并 在 下 一 个 时 钟 边 沿, 重 新 加 载 SysTick 重 装 载 值 寄 存 器 (SYST_RVR) 的 值 到 SysTick 当 前 值 寄 存 器 (SYST_CVR), 然 后 随 接 下 来 的 时 钟 递 减 当 计 数 器 减 到 0 时, 标 志 位 COUNTFLAG 置 位, 读 系 统 定 时 器 的 控 制 与 状 态 寄 存 器 (SYST_CSR) 将 清 零 标 志 位 COUNTFLAG 复 位 后,SYST_CVR 的 值 未 知 使 能 前, 软 件 应 该 向 寄 存 器 写 入 0 这 样 确 保 定 时 器 在 使 能 后 以 SYST_RVR 中 的 值 计 数, 而 非 任 意 值 若 SYST_RVR 是 0, 在 重 新 加 载 后, 定 时 器 将 保 持 当 前 值 0, 这 种 机 制 可 以 用 来 在 不 使 用 系 统 定 时 器 的 使 能 位 的 情 形 下 禁 用 系 统 定 时 器 详 情 请 参 考 ARM Cortex -M0 Technical Reference Manual 与 ARM v6-m Architecture Reference Manual 版 本 V2.0

61 系 统 定 时 器 控 制 寄 存 器 映 射 R: 只 读, W: 只 写, R/W: 可 读 写 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 SCS_BA = 0xE000_E000 SYST_CSR SCS_BA R/W SysTick 控 制 与 状 态 0x0000_0004 SYST_RVR SCS_BA R/W SysTick 重 装 载 值 0xXXXX_XXXX SYST_CVR SCS_BA R/W SysTick 当 前 值 0xXXXX_XXXX SysTick 控 制 与 状 态 (SYST_CSR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 SYST_CSR SCS_BA+0x10 R/W SysTick 控 制 与 状 态 0x0000_ COUNTFLAG CLKSRC TICKINT ENABLE Bits 描 述 [31:17] 从 上 次 该 寄 存 器 读 取, 如 果 定 时 器 计 数 到 0, 则 返 回 1. [16] COUNTFLAG 计 数 由 1 到 0 时,COUNTFLAG 置 位. 在 读 该 位 或 向 系 统 定 时 器 当 前 值 寄 存 器 (SYST_CVR) 写 时,COUNTFLAG 被 清 零 [15:3] 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

62 [2] CLKSRC 1= 内 核 时 钟 用 于 SysTick. 0= 时 钟 源 可 选, 参 考 STCLK_S. 1 : 向 下 计 数 到 0 将 引 起 SysTick 异 常 而 挂 起 清 SysTick 当 前 值 寄 存 器 的 值 将 不 会 [1] TICKINT [0] ENABLE 导 致 SysTick 挂 起. 0 : 向 下 计 数 到 0 不 会 引 起 SysTick 异 常 而 挂 起 软 件 通 过 设 置 COUNTFLAG 来 确 定 是 否 已 经 发 生 计 数 到 0 1 : 计 数 器 运 行 于 多 脉 冲 方 式. 0 : 禁 用 计 数 器 SysTick 重 装 载 值 寄 存 器 (SYST_RVR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 SYST_RVR SCS_BA R/W SysTick 重 装 载 值 寄 存 器 0xXXXX_XXXX RELOAD[23:16] RELOAD[15:8] RELOAD[7:0] Bits 描 述 [31:24] [23:0] RELOAD 当 计 数 器 达 到 0 时, 值 加 载 到 当 前 值 寄 存 器. SysTick 当 前 值 寄 存 器 (SYST_CVR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 SYST_CVR SCS _BA R/W SysTick 当 前 值 寄 存 器 0xXXXX_XXXX 版 本 V2.0

63 CURRENT [23:16] CURRENT [15:8] CURRENT[7:0] Bits 描 述 [31:24] [23:0] CURRENT 当 前 计 数 值, 为 采 样 时 刻 的 计 数 器 的 值, 计 数 器 不 提 供 读 修 改 写 保 护 功 能, 该 寄 存 器 为 写 清 零 软 件 写 入 任 何 值 将 清 寄 存 器 为 0 这 些 位 不 支 持 读 为 零 (read as zero), 参 见 系 统 重 装 载 值 寄 存 器 (SYST_RVR) 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

64 6.2.8 嵌 套 向 量 中 断 控 制 器 (NVIC) Cortex-M0 提 供 中 断 控 制 器, 作 为 异 常 模 式 的 组 成 部 分, 称 之 为 嵌 套 向 量 中 断 控 制 器 (NVIC) 它 与 处 理 器 内 核 紧 密 联 系, 并 具 有 以 下 特 性 : 支 持 嵌 套 和 向 量 中 断 自 动 保 存 和 恢 复 处 理 器 状 态 可 动 态 改 变 优 先 级 简 化 的 精 确 的 中 断 延 迟 NVIC 对 所 有 支 持 的 异 常 按 优 先 级 排 序 并 处 理, 所 有 异 常 在 处 理 模 式 处 理. NVIC 结 构 支 持 具 有 四 级 优 先 级 的 32 个 (IRQ[31:0]) 离 散 中 断 所 有 的 中 断 和 大 多 数 系 统 异 常 可 以 配 置 为 不 同 优 先 级 当 中 断 发 生 时,NVIC 将 比 较 新 中 断 与 当 前 中 断 的 优 先 级, 如 果 新 中 断 优 先 级 高 于 当 前 中 断, 则 新 中 断 将 代 替 当 前 中 断 被 处 理 当 任 何 中 断 被 响 应 时, 中 断 服 务 程 序 ISR 的 起 始 地 址 可 从 内 存 的 向 量 表 中 取 得 不 需 要 确 定 哪 个 中 断 被 响 应, 也 不 要 软 件 分 配 相 关 中 断 服 务 程 序 (ISR) 的 起 始 地 址 当 起 始 地 址 取 得 时,NVIC 将 自 动 保 存 处 理 状 态, 包 括 以 下 寄 存 器 PC, PSR, LR, R0~R3, R12 的 值 到 栈 中 在 ISR 结 束 时, NVIC 将 从 栈 中 恢 复 相 关 寄 存 器 的 值, 恢 复 正 常 操 作, 因 此 处 理 器 将 花 费 更 少 的 确 定 的 时 间 去 处 理 中 断 请 求 NVIC 支 持 末 尾 连 锁 Tail Chaining, 有 效 处 理 背 对 背 中 断 back-to-back interrupts, 即 无 需 保 存 和 恢 复 当 前 状 态 从 而 减 少 从 当 前 ISR 结 束 切 换 到 挂 起 的 ISR 的 延 迟 时 间 NVIC 还 支 持 晚 到 Late Arrival, 改 善 同 时 发 生 的 ISR 的 效 率 当 较 高 优 先 级 中 断 请 求 发 生 在 当 前 ISR 开 始 执 行 之 前 ( 保 存 处 理 器 状 态 和 获 取 起 始 地 址 阶 段 ),NVIC 将 立 即 选 择 处 理 更 高 优 先 级 的 中 断, 从 而 提 高 了 实 时 性 详 情 请 参 考 ARM Cortex -M0 Technical Reference Manual 与 ARM v6-m Architecture Reference Manual 版 本 V2.0

65 异 常 模 式 和 系 统 中 断 映 射 表 列 出 了 NuMicro M051 系 列 支 持 的 异 常 模 式 软 件 可 以 对 其 中 一 些 异 常 以 及 所 有 中 断 设 置 4 级 优 先 级 最 高 用 户 可 配 置 优 先 级 记 为 0, 最 低 优 先 级 记 为 3, 所 有 用 户 可 配 置 的 优 先 级 的 默 认 值 为 0 注 意 : 优 先 级 为 0 在 整 个 系 统 中 为 第 4 优 先 级, 排 在 Reset, NMI 与 Hard Fault 之 后 异 常 号 向 量 地 址 中 断 号 (Bit in Interrupt Registers) 中 断 名 源 IP 中 断 描 述 掉 电 x00-0x3C 系 统 异 常 16 0x40 0 BOD_OUT Brown- Out 欠 压 检 测 中 断 Yes 17 0x44 1 WDT_INT WDT 看 门 狗 定 时 器 中 断 Yes 18 0x48 2 EINT0 GPIO P3.2 脚 上 的 外 部 信 号 中 断 Yes 19 0x4C 3 EINT1 GPIO P3.3 脚 上 的 外 部 信 号 中 断 Yes 20 0x50 4 GP01_INT GPIO P0[7:0] / P1[7:0] 外 部 信 号 中 断 Yes 21 0x54 5 GP234_INT GPIO P2[7:0]/P3[7:0]/P4[7:0] 外 部 信 号 中 断, 除 P32 和 P33 Yes 22 0x58 6 PWMA_INT PWM0~3 PWM0, PWM1, PWM2 和 PWM3 中 断 No 23 0x5C 7 PWMB_INT PWM4~7 PWM4, PWM5, PWM6 和 PWM7 中 断 No 24 0x60 8 TMR0_INT TMR0 Timer 0 中 断 No 25 0x64 9 TMR1_INT TMR1 Timer 1 中 断 No 26 0x68 10 TMR2_INT TMR2 Timer 2 中 断 No 27 0x6C 11 TMR3_INT TMR3 Timer 3 中 断 No 28 0x70 12 UART0_INT UART0 UART0 中 断 Yes 29 0x74 13 UART1_INT UART1 UART1 中 断 Yes 30 0x78 14 SPI0_INT SPI0 SPI0 中 断 No 31 0x7C 15 SPI1_INT SPI1 SPI1 中 断 No x80-0x x88 18 I2C_INT I2C I2C 中 断 No x8C- 0xAC xB0 28 PWRWU_INT CLKC 从 掉 电 状 态 唤 醒 的 时 钟 控 制 器 中 断 Yes 45 0xB4 29 ADC_INT ADC ADC 中 断 No 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

66 xB8-0xBC 表 异 常 模 式 异 常 名 称 向 量 号 优 先 级 Reset 1-3 NMI 2-2 Hard Fault ~ 10 SVCall 11 可 配 置 12 ~ 13 PendSV 14 可 配 置 SysTick 15 可 配 置 Interrupt (IRQ0 ~ IRQ31) 16 ~ 47 可 配 置 表 系 统 中 断 映 射 版 本 V2.0

67 向 量 表 当 任 何 中 断 被 响 应 时, 处 理 器 会 自 动 从 内 存 的 向 量 表 中 获 取 中 断 服 务 程 序 (ISR) 的 起 始 地 址 对 于 ARMv6-M, 向 量 表 的 基 地 址 固 定 在 0x 向 量 表 包 括 复 位 后 栈 指 针 的 初 始 值, 所 有 异 常 处 理 函 数 的 入 口 地 址 在 上 一 页 定 义 的 向 量 号 定 义 向 量 表 中 与 上 一 部 分 说 明 的 异 常 处 理 函 数 入 口 相 关 的 入 口 顺 序 向 量 表 字 偏 移 量 描 述 0 SP_main - 主 堆 栈 指 针 Vector Number 异 常 入 口 指 针, 用 向 量 号 表 示 表 向 量 表 格 式 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

68 操 作 描 述 通 过 写 相 应 中 断 使 能 设 置 寄 存 器 或 清 使 能 寄 存 器 位 域, 可 以 使 能 NVIC 中 断 或 禁 用 NVIC 中 断, 这 些 寄 存 器 通 过 写 1 使 能 和 写 1 清 零, 读 取 这 两 种 寄 存 器 均 返 回 当 前 相 应 中 断 的 使 能 状 态 当 某 一 个 中 断 被 禁 用 时, 中 断 声 明 将 使 该 中 断 挂 起, 然 而, 该 中 断 不 会 被 激 活 如 果 某 一 个 中 断 在 被 禁 用 时 处 于 激 活 状 态, 该 中 断 就 保 持 在 激 活 状 态, 直 到 通 过 复 位 或 异 常 返 回 来 清 除 清 使 能 位 可 以 阻 止 相 关 中 断 被 再 次 激 活 NVIC 中 断 可 以 使 用 互 补 的 寄 存 器 对 来 挂 起 / 解 除 挂 起 以 使 能 / 禁 用 这 些 中 断, 这 些 寄 存 器 分 别 为 Set- Pending 寄 存 器 与 Clear-Pending 寄 存 器, 这 些 寄 存 器 使 用 写 1 使 能 和 写 1 清 楚 的 方 式, 读 取 这 两 种 寄 存 器 返 回 当 前 相 应 中 断 的 挂 起 状 态 Clear-Pending 寄 存 器 不 会 对 处 于 激 活 状 态 的 中 断 的 执 行 状 态 产 生 任 何 影 响 NVIC 中 断 通 过 更 新 32 位 寄 存 器 中 的 各 个 8 位 字 段 ( 每 个 寄 存 器 支 持 4 个 中 断 ) 来 分 配 中 断 的 优 先 级 与 NVIC 相 关 的 通 用 寄 存 器 都 可 以 从 内 存 系 统 控 制 空 间 的 一 块 区 域 访 问, 下 一 节 将 作 出 描 述 NVIC 控 制 寄 存 器 R: 只 读, W: 只 写, R/W: 可 读 写 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 SCS_BA = 0xE000_E000 NVIC _ISER SCS_BA R/W IRQ0 ~ IRQ31 设 置 使 能 控 制 寄 存 器 0x0000_0000 NVIC_ICER SCS_BA R/W IRQ0 ~ IRQ31 清 使 能 控 制 寄 存 器 0x0000_0000 NVIC_ISPR SCS_BA R/W IRQ0 ~ IRQ31 设 置 挂 起 控 制 寄 存 器 0x0000_0000 NVIC_ICPR SCS_BA R/W IRQ0 ~ IRQ31 清 挂 起 控 制 寄 存 器 0x0000_0000 NVIC_IPR0 SCS_BA R/W IRQ0 ~ IRQ3 优 先 级 控 制 寄 存 器 0x0000_0000 NVIC_IPR1 SCS_BA R/W IRQ4 ~ IRQ7 优 先 级 控 制 寄 存 器 0x0000_0000 NVIC_IPR2 SCS_BA R/W IRQ8 ~ IRQ11 优 先 级 控 制 寄 存 器 0x0000_0000 NVIC_IPR3 SCS_BA + 40C R/W IRQ12 ~ IRQ15 优 先 级 控 制 寄 存 器 0x0000_0000 NVIC_IPR4 SCS_BA R/W IRQ16 ~ IRQ19 优 先 级 控 制 寄 存 器 0x0000_0000 NVIC_IPR5 SCS_BA R/W IRQ20 ~ IRQ23 优 先 级 控 制 寄 存 器 0x0000_0000 NVIC_IPR6 SCS_BA R/W IRQ24 ~ IRQ27 优 先 级 控 制 寄 存 器 0x0000_0000 NVIC_IPR7 SCS_BA + 41C R/W IRQ28 ~ IRQ31 优 先 级 控 制 寄 存 器 0x0000_ 版 本 V2.0

69 IRQ0 ~ IRQ31 设 置 使 能 控 制 寄 存 器 (NVIC_ISER) 寄 存 器 偏 移 量 R/W 描 述 复 位 的 值 NVIC_ISER SCS _BA R/W IRQ0 ~ IRQ31 设 置 使 能 控 制 寄 存 器 0x0000_ SETENA[31:24] SETENA [23:16] SETENA [15:8] SETENA[7:0] Bits 描 述 [31:0] SETENA 使 能 1 个 或 多 个 中 断, 每 位 代 表 从 IRQ0 ~ IRQ31 的 中 断 号 ( 向 量 号 :16 ~ 47). 写 1 使 能 相 关 中 断 写 0 无 效 寄 存 器 读 取 返 回 当 前 使 能 状 态. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

70 IRQ0 ~ IRQ31 清 使 能 控 制 寄 存 器 (NVIC_ICER) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 NVIC_ICER SCS _BA R/W IRQ0 ~ IRQ31 清 使 能 控 制 寄 存 器 0x0000_ CLRENA[31:24] CLRENA [23:16] CLRENA [15:8] CLRENA[7:0] Bits 描 述 [31:0] CLRENA 禁 用 1 个 或 多 个 中 断, 每 位 代 表 从 IRQ0 ~ IRQ31 的 中 断 号 ( 向 量 号 : 16 ~ 47). 写 1 禁 用 相 应 中 断 写 0 无 效 寄 存 器 读 取 返 回 当 前 使 能 状 态 版 本 V2.0

71 IRQ0 ~ IRQ31 设 置 挂 起 控 制 寄 存 器 (NVIC_ISPR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 NVIC_ISPR SCS _BA R/W IRQ0 ~ IRQ31 设 置 挂 起 控 制 寄 存 器 0x0000_ SETPEND[31:24] SETPEND [23:16] SETPEND [15:8] SETPEND [7:0] Bits 描 述 [31:0] SETPEND 软 件 写 1, 挂 起 相 应 中 断 每 位 代 表 从 IRQ0 ~ IRQ31 的 中 断 号 ( 向 量 号 : 16 ~ 47). 写 0 无 效 寄 存 器 读 取 返 回 当 前 挂 起 状 态 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

72 IRQ0 ~ IRQ31 清 挂 起 控 制 寄 存 器 (NVIC_ICPR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 NVIC_ICPR SCS _BA R/W IRQ0 ~ IRQ31 清 挂 起 控 制 寄 存 器 0x0000_ CLRPEND [31:24] CLRPEND [23:16] CLRPEND [15:8] CLRPEND [7:0] Bits 描 述 [31:0] CLRPEND 写 1 清 除 相 应 中 断 挂 起, 每 位 代 表 从 IRQ0 ~ IRQ31 的 中 断 号 ( 向 量 号 : 16 ~ 47). 写 0 无 效. 寄 存 器 读 取 返 回 当 前 挂 起 状 态 版 本 V2.0

73 IRQ0 ~ IRQ3 中 断 优 先 级 寄 存 器 (NVIC_IPR0) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 NVIC_IPR0 SCS _BA R/W IRQ0 ~ IRQ3 中 断 优 先 级 寄 存 器 0x0000_ PRI_ PRI_ PRI_ PRI_0 Bits 描 述 [31:30] PRI_3 [23:22] PRI_2 [15:14] PRI_1 [7:6] PRI_0 IRQ3 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 IRQ2 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 IRQ1 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 IRQ0 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

74 IRQ4 ~ IRQ7 中 断 优 先 级 寄 存 器 (NVIC_IPR1) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 NVIC_IPR1 SCS _BA R/W IRQ4 ~ IRQ7 中 断 优 先 级 寄 存 器 0x0000_ PRI_ PRI_ PRI_ PRI_4 Bits 描 述 [31:30] PRI_7 [23:22] PRI_6 [15:14] PRI_5 [7:6] PRI_4 IRQ7 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 IRQ6 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 IRQ5 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 IRQ4 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 版 本 V2.0

75 IRQ8 ~ IRQ11 中 断 优 先 级 寄 存 器 (NVIC_IPR2) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 NVIC_IPR2 SCS _BA R/W IRQ8 ~ IRQ11 中 断 优 先 级 寄 存 器 0x0000_ PRI_ PRI_ PRI_ PRI_8 Bits 描 述 [31:30] PRI_11 [23:22] PRI_10 [15:14] PRI_9 [7:6] PRI_8 IRQ11 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 IRQ10 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 IRQ9 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 IRQ8 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

76 IRQ12 ~ IRQ15 中 断 优 先 级 寄 存 器 (NVIC_IPR3) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 NVIC_IPR3 SCS _BA + 40C R/W IRQ12 ~ IRQ15 中 断 优 先 级 寄 存 器 0x0000_ PRI_ PRI_ PRI_ PRI_12 Bits 描 述 [31:30] PRI_15 [23:22] PRI_14 [15:14] PRI_13 [7:6] PRI_12 IRQ15 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 IRQ14 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 IRQ13 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 IRQ12 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 版 本 V2.0

77 IRQ16 ~ IRQ19 中 断 优 先 级 寄 存 器 (NVIC_IPR4) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 NVIC_IPR4 SCS _BA R/W IRQ16 ~ IRQ19 中 断 优 先 级 寄 存 器 0x0000_ PRI_ PRI_ PRI_ PRI_16 Bits 描 述 [31:30] PRI_19 [23:22] PRI_18 [15:14] PRI_17 [7:6] PRI_16 IRQ19 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 IRQ18 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 IRQ17 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 IRQ16 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

78 IRQ20 ~ IRQ23 中 断 优 先 级 寄 存 器 (NVIC_IPR5) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 NVIC_IPR5 SCS _BA R/W IRQ20 ~ IRQ23 中 断 优 先 级 寄 存 器 0x0000_ PRI_ PRI_ PRI_ PRI_20 Bits 描 述 [31:30] PRI_23 [23:22] PRI_22 [15:14] PRI_21 [7:6] PRI_20 IRQ23 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 IRQ22 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 IRQ21 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 IRQ20 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 版 本 V2.0

79 IRQ24 ~ IRQ27 中 断 优 先 级 寄 存 器 (NVIC_IPR6) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 NVIC_IPR6 SCS _BA R/W IRQ24 ~ IRQ27 中 断 优 先 级 寄 存 器 0x0000_ PRI_ PRI_ PRI_ PRI_24 Bits 描 述 [31:30] PRI_27 [23:22] PRI_26 [15:14] PRI_25 [7:6] PRI_24 IRQ27 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 IRQ26 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 IRQ25 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 IRQ24 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

80 IRQ28 ~ IRQ31 中 断 优 先 级 寄 存 器 (NVIC_IPR7) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 NVIC_IPR7 SCS _BA + 41C R/W IRQ28 ~ IRQ31 中 断 优 先 级 寄 存 器 0x0000_ PRI_ PRI_ PRI_ PRI_28 Bits 描 述 [31:30] PRI_31 [23:22] PRI_30 [15:14] PRI_29 [7:6] PRI_28 IRQ31 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 IRQ30 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 IRQ29 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 IRQ28 优 先 级 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 版 本 V2.0

81 中 断 源 控 制 寄 存 器 除 了 与 NVIC 相 关 的 中 断 控 制 寄 存 器 外,NuMicro M051 系 列 还 有 一 些 特 殊 控 制 寄 存 器 执 行 中 断 功 能, 包 括 中 断 源 识 别, NMI 源 选 择 与 中 断 测 试 模 式 描 述 如 下 : R: 只 读, W: 只 写, R/W: 可 读 写, W&C: 写 1 清 零 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 INT_BA = 0x5000_0300 IRQ0_SRC INT_BA+0x00 R IRQ0 (BOD) 中 断 源 识 别 0xXXXX_XXXX IRQ1_SRC INT_BA+0x04 R IRQ1 (WDT) 中 断 源 识 别 0xXXXX_XXXX IRQ2_SRC INT_BA+0x08 R IRQ2 ((EINT0) 中 断 源 识 别 0xXXXX_XXXX IRQ3_SRC INT_BA+0x0C R IRQ3 (EINT1) 中 断 源 识 别 0xXXXX_XXXX IRQ4_SRC INT_BA+0x10 R IRQ4 (P0/1) 中 断 源 识 别 0xXXXX_XXXX IRQ5_SRC INT_BA+0x14 R IRQ5 (P2/3/4) 中 断 源 识 别 0xXXXX_XXXX IRQ6_SRC INT_BA+0x18 R IRQ6 (PWMA) 中 断 源 识 别 0xXXXX_XXXX IRQ7_SRC INT_BA+0x1C R IRQ7 (PWMB) 中 断 源 识 别 0xXXXX_XXXX IRQ8_SRC INT_BA+0x20 R IRQ8 (TMR0) 中 断 源 识 别 0xXXXX_XXXX IRQ9_SRC INT_BA+0x24 R IRQ9 (TMR1) 中 断 源 识 别 0xXXXX_XXXX IRQ10_SRC INT_BA+0x28 R IRQ10 (TMR2) 中 断 源 识 别 0xXXXX_XXXX IRQ11_SRC INT_BA+0x2C R IRQ11 (TMR3) 中 断 源 识 别 0xXXXX_XXXX IRQ12_SRC INT_BA+0x30 R IRQ12 (URT0) 中 断 源 识 别 0xXXXX_XXXX IRQ13_SRC INT_BA+0x34 R IRQ13 (URT1) 中 断 源 识 别 0xXXXX_XXXX IRQ14_SRC INT_BA+0x38 R IRQ14 (SPI0) 中 断 源 识 别 0xXXXX_XXXX IRQ15_SRC INT_BA+0x3C R IRQ15 (SPI1) 中 断 源 识 别 0xXXXX_XXXX IRQ16_SRC INT_BA+0x40 0xXXXX_XXXX IRQ17_SRC INT_BA+0x44 0xXXXX_XXXX IRQ18_SRC INT_BA+0x48 R IRQ18 (I2C) 中 断 源 识 别 0xXXXX_XXXX IRQ19_SRC INT_BA+0x4C 0xXXXX_XXXX IRQ20_SRC INT_BA+0x50 0xXXXX_XXXX 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

82 IRQ21_SRC INT_BA+0x54 0xXXXX_XXXX IRQ22_SRC INT_BA+0x58 0xXXXX_XXXX IRQ23_SRC INT_BA+0x5C 0xXXXX_XXXX IRQ24_SRC INT_BA+0x60 0xXXXX_XXXX IRQ25_SRC INT_BA+0x64 0xXXXX_XXXX IRQ26_SRC INT_BA+0x68 0xXXXX_XXXX IRQ27_SRC INT_BA+0x6C 0xXXXX_XXXX IRQ28_SRC INT_BA+0x70 R IRQ28 (PWRWU) 中 断 源 识 别 0xXXXX_XXXX IRQ29_SRC INT_BA+0x74 R IRQ29 (ADC) 中 断 源 识 别 0xXXXX_XXXX IRQ30_SRC INT_BA+0x78 0xXXXX_XXXX IRQ31_SRC INT_BA+0x7C 0xXXXX_XXXX NMI_SEL INT_BA+0x80 R/W NMI 中 断 源 选 择 控 制 寄 存 器 0x0000_0000 MCU_IRQ INT_BA+0x84 R/W MCU IRQ 号 识 别 寄 存 器 0x0000_ 版 本 V2.0

83 中 断 源 识 别 寄 存 器 (IRQn_SRC) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 INT_BA+0x00 MCU IRQ0 (BOD) 中 断 源 识 别 IRQn_SRC.. R : 0xXXXX_XXXX INT_BA+0x7C MCU IRQ31 ( ) 中 断 源 识 别 INT_SRC[3] INT_SRC[2:0] 地 址 INT-Num Bits 描 述 Bit2: 1 b0 INT_BA+0x00 0 [2:0] Bit1: 1 b0 Bit0: BOD_INT Bit2: 1 b0 INT_BA+0x04 1 [2:0] Bit1: 1 b0 Bit0: WDT_INT Bit2: 1 b0 INT_BA+0x08 2 [2:0] Bit1: 1 b0 Bit0: EINT0 P3.2 上 的 外 部 中 断 0 Bit2: 1 b0 INT_BA+0x0C 3 [2:0] Bit1: 1 b0 Bit0: EINT1 - P3.3 上 的 外 部 中 断 1 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

84 Bit2: 1 b0 INT_BA+0x10 4 [2:0] Bit1: P1_INT Bit0: P0_INT Bit2: P4_INT INT_BA+0x14 5 [2:0] Bit1: P3_INT Bit0: P2_INT Bit3: PWM3_INT INT_BA+0x18 6 [3:0] Bit2: PWM2_INT Bit1: PWM1_INT Bit0: PWM0_INT Bit3: PWM7_INT INT_BA+0x1C 7 [3:0] Bit2: PWM6_INT Bit1: PWM5_INT Bit0: PWM4_INT Bit2: 1 b0 INT_BA+0x20 8 [2:0] Bit1: 1 b0 Bit0: TMR0_INT Bit2: 1 b0 INT_BA+0x24 9 [2:0] Bit1: 1 b0 Bit0: TMR1_INT Bit2: 1 b0 INT_BA+0x28 10 [2:0] Bit1: 1 b0 Bit0: TMR2_INT Bit2: 1 b0 INT_BA+0x2C 11 [2:0] Bit1: 1 b0 Bit0: TMR3_INT Bit2: 1 b0 INT_BA+0x30 12 [2:0] Bit1: 1 b0 Bit0: URT0_INT Bit2: 1 b0 INT_BA+0x34 13 [2:0] Bit1: 1 b0 Bit0: URT1_INT 版 本 V2.0

85 Bit2: 1 b0 INT_BA+0x38 14 [2:0] Bit1: 1 b0 Bit0: SPI0_INT Bit2: 1 b0 INT_BA+0x3C 15 [2:0] Bit1: 1 b0 Bit0: SPI1_INT INT_BA+0x40 16 [2:0] INT_BA+0x44 17 [2:0] Bit2: 1 b0 INT_BA+0x48 18 [2:0] Bit1: 1 b0 Bit0: I2C_INT INT_BA+0x4C 19 [2:0] INT_BA+0x50 20 [2:0] INT_BA+0x54 21 [2:0] INT_BA+0x58 22 [2:0] INT_BA+0x5C 23 [2:0] INT_BA+0x60 24 [2:0] INT_BA+0x64 25 [2:0] INT_BA+0x68 26 [2:0] INT_BA+0x6C 27 [2:0] Bit2: 1 b0 INT_BA+0x70 28 [2:0] Bit1: 1 b0 Bit0: PWRWU_INT Bit2: 1 b0 INT_BA+0x74 29 [2:0] Bit1: 1 b0 Bit0: ADC_INT INT_BA+0x78 30 [2:0] INT_BA+0x7C 31 [2:0] 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

86 NMI 中 断 源 选 择 控 制 寄 存 器 (NMI_SEL) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 NMI_SEL INT_BA+0x80 R/W NMI 中 断 源 选 择 控 制 寄 存 器 0x0000_ NMI_SEL[4:0] Bits 描 述 [31:5] [4:0] NMI_SEL Cortex-M0 的 NMI 中 断 源 可 以 从 interrupt[31:0] 中 选 择 一 个 NMI_SEL bit[4:0] 用 于 选 择 NMI 中 断 源 版 本 V2.0

87 MCU 中 断 请 求 源 寄 存 器 (MCU_IRQ) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 MCU_IRQ INT_BA+0x84 R/W MCU 中 断 请 求 源 寄 存 器 0x0000_ MCU_IRQ[31:24] MCU_IRQ[23:16] MCU_IRQ[15:8] MCU_IRQ[7:0] Bits 描 述 MCU IRQ 源 寄 存 器 MCU_IRQ 从 外 围 设 备 收 集 所 有 中 断, 同 步 对 Cortex-M0 产 生 中 断 以 下 两 种 模 式 均 可 中 断 Cortex-M0, 正 常 模 式 与 测 试 模 式. [31:0] MCU_IRQ MCU_IRQ 从 每 一 个 外 设 收 集 中 断, 同 步 他 们, 然 后 触 发 Cortex-M0 中 断 MCU_IRQ[n] 是 0 : 置 MCU_IRQ[n] 为 1, 向 Cortex_M0 NVIC[n] 发 生 一 个 中 断. MCU_IRQ[n] 是 1 : ( 意 味 着 有 中 断 请 求 ) 置 位 MCU_bit[n] 将 清 中 断 MCU_IRQ[n] 是 0 : 无 效. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

88 6.2.9 系 统 控 制 器 寄 存 器 映 射 Cortex-M0 的 状 态 和 操 作 模 式 控 制 由 系 统 控 制 寄 存 器 管 理, 包 括 CPUID,Cortex-M0 中 断 优 先 级 和 Cortex-M0 电 源 管 理 都 可 以 通 过 这 些 系 统 控 制 寄 存 器 控 制 更 多 详 情 请 参 考 ARM Cortex -M0 Technical Reference Manual 与 ARM v6-m Architecture Reference Manual. R: 只 读, W: 只 写, R/W: 可 读 写, W&C: 写 1 清 零 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 SCS_BA = 0xE000_E000 CPUID SCS_BA + D00 R CPUID Base 寄 存 器 0x0000_0000 ICSR SCS_BA + D04 R/W 中 断 控 制 状 态 寄 存 器 0x0000_0000 AIRCR SCS_BA+ 0xD0C R/W 中 断 应 用 和 复 位 控 制 寄 存 器 0xFA05_0000 SCR SCS_BA + D10 R/W 系 统 控 制 寄 存 器 0x0000_0000 SHPR2 SCS_BA + D1C R/W 系 统 处 理 器 优 先 级 寄 存 器 2 0x0000_0000 SHPR3 SCS_BA + D20 R/W 系 统 处 理 器 优 先 级 寄 存 器 3 0x0000_ 版 本 V2.0

89 CPUID Base 寄 存 器 (CPUID) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 CPUID SCS_BA + D00 R CPUID Base 寄 存 器 0x 410CC IMPLEMENTER[7:0] PART[3:0] PARTNO[11:4] PARTNO[3:0] REVISION[3:0] Bits 描 述 [31:24] IMPLEMENTER 由 ARM 分 配 执 行 码. ( ARM = 0x41) [23:20] [19:16] PART ARMv6-M 读 取 值 为 0xC [15:4] PARTNO 读 取 值 为 0xC20. [3:0] REVISION 读 取 值 为 0x0 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

90 中 断 控 制 状 态 寄 存 器 (ICSR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 ICSR SCS_BA + D04 R/W 中 断 控 制 状 态 寄 存 器 0x NMIPENDSET PENDSVSET PENDSVCLR PENDSTSET PENDSTCLR ISRPREEMPT ISRPENDING VECTPENDING[8:4] VECTPENDING[3:0] VECTACTIVE[ 8] VECTACTIVE[7:0] Bits R/W 描 述 [31] R/W NMIPENDSET [28] R/W PENDSVSET [27] W PENDSVCLR 写 1 清 PendSV 中 断. 设 置 该 位 将 激 活 NMI, 由 于 NMI 是 最 高 优 先 级, 只 要 一 声 明, 就 被 激 活. 由 当 前 状 态 读 回 (1 为 挂 起,0 为 未 挂 起 ) 设 置 PendSV 中 断 通 常 用 于 请 求 内 容 切 换. 由 当 前 状 态 读 回 (1 为 挂 起,0 为 未 挂 起 ) [26] R/W PENDSTSET 设 置 挂 起 SysTick. 由 当 前 状 态 读 回 (1 为 挂 起,0 为 未 挂 起 ) [25] W PENDSTCLR 写 1 清 除 挂 起 SysTick. [23] R ISRPREEMPT 如 果 置 位, 挂 起 异 常 生 效, 由 调 试 停 止 状 态 退 出. [22] R ISRPENDING 表 示 外 部 配 置 中 断 是 否 挂 起. [20:12] R VECTPENDING [8:0] R VECTACTIVE 表 示 最 高 优 先 级 挂 起 异 常 号, 挂 起 状 态 包 括 内 存 使 能 和 掩 膜 寄 存 器, 不 包 括 PRIMASK 值 为 0 时 代 表 没 有 异 常 挂 起 0: 线 程 模 式 value > 1: 当 前 执 行 异 常 处 理 的 异 常 号 版 本 V2.0

91 中 断 应 用 和 复 位 控 制 寄 存 器 (AIRCR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 AIRCR SCS_BA+0xD0C R/W 中 断 应 用 和 复 位 控 制 寄 存 器 0xFA05_ VECTORKEY[15:8] VECTORKEY[7:0] SYSRESET REQ VECTCLKA CTIVE Bits 描 述 [31:16] VECTORKEY 写 该 寄 存 器 时, 该 值 为 0x05FA, 否 则 写 动 作 结 果 不 可 预 测 [15:3] [2] SYSRESETREQ 该 位 写 1, 产 生 复 位 信 号 给 芯 片 表 示 有 复 位 请 求. 该 位 只 写, 在 复 位 时 自 动 清 零. 该 位 置 1, 清 除 所 有 有 效 状 态 以 配 置 异 常. [1] VECTCLRACTIVE 该 位 只 写, 只 有 在 内 核 挂 起 时 可 写. [0] 注 : 重 新 初 始 化 堆 栈 是 调 试 器 (debugger) 的 任 务 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

92 系 统 控 制 寄 存 器 (SCR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 SCR SCS_BA + D10 R/W 系 统 控 制 寄 存 器 0x SEVONPEND SLEEPDEEP SLEEPONEXI T Bits 描 述 [4] SEVONPEND 当 使 能 时, 不 活 动 到 挂 起 的 中 断, 包 括 在 唤 醒 事 件 列 表 中 (WFE 指 令 ). [2] SLEEPDEEP 提 示 从 休 眠 中 唤 醒 需 要 较 长 时 间. [1] SLEEPONEXIT 设 置 为 1, 在 异 常 返 回 到 线 程 模 式 时, 内 核 进 入 休 眠 状 态 这 是 复 位 后 进 入 的 异 常 环 境 和 工 作 模 式, 是 代 码 执 行 的 基 础 版 本 V2.0

93 系 统 处 理 器 优 先 级 寄 存 器 2 (SHPR2) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 SHPR2 SCS_BA + D1C R/W 系 统 处 理 器 优 先 级 寄 存 器 2 0x PRI_ Bits 描 述 [31:30] PRI_11 系 统 处 理 器 的 优 先 级 11 SVCall 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

94 系 统 处 理 器 优 先 级 寄 存 器 3 (SHPR3) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 SHPR3 SCS_BA + D20 R/W 系 统 处 理 器 优 先 级 寄 存 器 3 0x PRI_ PRI_ Bits 描 述 [31:30] PRI_15 系 统 处 理 器 优 先 级 15 SysTick 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 [23:22] PRI_14 系 统 处 理 器 优 先 级 14 PendSV 0 表 示 最 高 优 先 级 & 3 表 示 最 低 优 先 级 版 本 V2.0

95 6.3 时 钟 控 制 器 概 述 时 钟 控 制 器 为 整 个 芯 片 提 供 时 钟, 包 括 系 统 时 钟 和 所 有 外 设 时 钟 时 钟 控 制 器 还 利 用 独 立 的 时 钟 ON/OFF 控 制 时 钟 源 选 择 和 4 位 时 钟 分 频 器, 实 现 电 源 控 制 功 能 在 CPU 置 位 掉 电 模 式 使 能 位 (PWR_DOWN_EN) 且 Cortex-M0 核 执 行 WFI 指 令 之 前, 芯 片 不 会 进 入 掉 电 模 式, 在 那 之 后, 芯 片 进 入 掉 电 模 式 并 等 待 唤 醒 中 断 源 被 触 发 以 离 开 掉 电 模 式 在 掉 电 模 式 下, 控 制 器 关 闭 外 部 高 速 晶 振 和 内 部 MHz 高 速 振 荡 器, 以 降 低 整 体 系 统 功 耗 时 钟 发 生 器 框 图 时 钟 发 生 器 由 如 下 4 个 时 钟 源 组 成 : 一 个 外 部 4~24 MHz 高 速 晶 振 一 个 内 部 MHz RC 高 速 振 荡 器 一 个 可 编 程 的 PLL FOUT(PLL 由 外 部 4~24MHz 高 速 晶 振 和 内 部 MHz 高 速 振 荡 器 组 成 ) 一 个 内 部 10KHz 低 速 振 荡 器 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

96 图 时 钟 发 生 器 全 局 框 图 XTL12M_EN(PWRCON[ 0]) XT_IN 4~24M External Crystal 4~24M PLL_SRC(PLLCON[19]) XT_OUT OSC22M_EN(PWRCON[ 2]) 1 0 PLL PLL FOUT Internal OSC22M M OSC10K_EN(PWRCON[ 3]) M OSC10K 10K 10K 图 时 钟 发 生 器 框 图 版 本 V2.0

97 6.3.3 系 统 时 钟 & SysTick 时 钟 系 统 时 钟 有 4 个 时 钟 源, 由 时 钟 发 生 器 模 块 产 生 时 钟 源 切 换 取 决 于 寄 存 器 HCLK_S(CLKSEL0[2:0]), 系 统 时 钟 框 图 在 图 示 出 图 系 统 时 钟 框 图 在 Cortex-M0 核 中 的 SysTick 的 时 钟 源 可 以 使 用 CPU 时 钟 或 者 外 部 时 钟 (SYST_CSR[2]) 如 果 使 用 外 部 时 钟,SysTick 时 钟 (STCLK) 有 4 个 时 钟 源 时 钟 源 切 换 取 决 于 寄 存 器 STCLK_S(CLKSEL0[5:3] 的 设 置 SysTick 时 钟 框 图 在 图 示 出 图 SysTick 时 钟 控 制 框 图 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

98 6.3.4 AHB 时 钟 源 选 择 HCLK EBI_EN (AHBCLK[3]) EBI (External Bus Interface) HCLK ISP_EN (AHBCLK[2]) ISP (In System Programmer) 图 AHB 时 钟 源 HCLK 版 本 V2.0

99 6.3.5 外 围 设 备 时 钟 源 选 择 不 同 的 外 设, 其 时 钟 有 不 同 的 时 钟 源 切 换 设 置 请 参 考 章 节 CLKSEL1 & APBCLK 寄 存 器 的 描 述 PCLK W D T _E N (A P B C L K 1[0]) W atch Dog Tim er TMR0_EN (APBCLK1[2]) Tim er0 TMR1_EN (APBCLK1[3]) Tim er1 TMR2_EN (APBCLK1[4]) Tim er2 TMR3_EN (APBCLK1[5]) Tim er3 FDIV_EN (APBCLK1[6]) Frequency Divider I2 C 0 _ E N (A P B C L K 1 [8 ]) I2 C SPI0_EN (APBCLK1[12]) SPI0 SPI1_EN (APBCLK1[13]) SPI1 UART0_EN (APBCLK1[16]) UART0 UART1_EN (APBCLK1[17]) UART1 PW M01_EN (APBCLK1[20]) PW M01 PW M23_EN (APBCLK1[21]) PW M23 PW M45_EN (APBCLK1[22]) PW M45 PW M67_EN (APBCLK1[23]) PW M67 图 外 设 时 钟 源 选 择 PCLK 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

100 6.3.6 掉 电 模 式 时 钟 当 芯 片 进 入 掉 电 模 式 后, 大 部 分 时 钟 源 外 设 时 钟 和 系 统 时 钟 将 会 被 禁 用, 也 有 一 些 时 钟 源 与 外 设 时 钟 仍 处 于 激 活 状 态 如 下 这 些 时 钟 仍 然 保 持 激 活 : 时 钟 发 生 器 内 部 10K 低 速 振 荡 器 时 钟 外 设 时 钟 ( 当 这 些 IP 采 用 内 部 10KHz 低 速 振 荡 器 作 时 钟 源 时 ) 看 门 狗 时 钟 Timer 0/1/2/3 时 钟 PWM 时 钟 版 本 V2.0

101 6.3.7 分 频 器 输 出 该 设 备 包 含 一 个 由 16 级 2 分 频 移 位 寄 存 器 组 成 的 分 频 器 其 中 哪 一 级 的 值 被 输 出 由 一 个 16 选 1 的 多 路 转 换 器 选 择, 并 被 映 射 到 P3.6 所 以 有 16 种 以 2 为 幂 的 时 钟 分 频 选 择, 频 率 从 Fin/21 到 Fin/217, 其 中 Fin 为 输 入 到 时 钟 分 频 器 的 时 钟 频 率 输 出 公 式 : F out = F in /2 (N+1), 其 中 F in 为 输 入 时 钟 频 率, F out 为 时 钟 分 频 输 出 频 率, N 为 FSEL(FRQDIV[3:0]) 中 的 4 位 值 当 写 1 到 DIVIDER_EN(FRQDIV[4]), 链 计 数 器 开 始 计 数, 当 写 0 到 DIVIDER_EN(FRQDIV[4]), 链 计 数 器 持 续 计 数 直 到 分 频 时 钟 达 到 低 状 态 并 停 留 在 低 状 态 CLKSEL2.FRQDIV_S[3:2] APBCLK.FRQDIV_EN[6] M HCLK Ext. Crystal FRQDIV_CLK 图 分 频 器 的 时 钟 源 FREQDIV.FDIV_EN[4] 0 to 1 Reset Clock Divider FRQDIV_CLK 16 chained divide-by-2 counter 1/2 1/2 2 1/ /21 5 1/ : : to 1 MUX P3_DOUT[6] P3.6/CLKO FREQDIV.FSEL[3:0] P3_ALT[6] P3_MFP[6] 图 分 频 器 框 图 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

102 6.3.8 时 钟 控 制 寄 存 器 映 射 R: 只 读, W: 只 写, R/W: 可 读 写 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 PWRCON CLK_BA + 00 R/W 系 统 掉 电 控 制 寄 存 器 0x0000_000X AHBCLK CLK_BA + 04 R/W AHB 设 备 时 钟 使 能 控 制 寄 存 器 0x0000_0001 APBCLK CLK_BA + 08 R/W APB 设 备 时 钟 使 能 控 制 寄 存 器 0x0000_000x CLKSTATUS CLK_BA + 0C R/W 时 钟 状 态 监 控 寄 存 器 0x0000_00XX CLKSEL0 CLK_BA + 10 R/W 时 钟 源 选 择 控 制 寄 存 器 0 0xFFFF_FFFX CLKSEL1 CLK_BA + 14 R/W 时 钟 源 选 择 控 制 寄 存 器 1 0xFFFF_FFFX CLKSEL2 CLK_BA + 1C R/W 时 钟 源 选 择 控 制 寄 存 器 2 0xFFFF_FFFX CLKDIV CLK_BA_+ 18 R/W 时 钟 分 频 数 目 寄 存 器 0x0000_0000 PLLCON CLK_BA + 20 R/W PLL 控 制 寄 存 器 0x0005_C22E FRQDIV CLK_BA + 24 R/W 分 频 器 控 制 寄 存 器 0x0000_ 版 本 V2.0

103 6.3.9 时 钟 控 制 寄 存 器 描 述 掉 电 控 制 寄 存 器 (PWRCON) 除 BIT[6] 外, PWRCON 的 其 他 位 都 受 保 护 要 编 程 这 些 被 保 护 的 位 需 要 向 写 地 址 0x5000_0100 写 入 "59h", "16h", "88h" 去 禁 用 寄 存 器 保 护 参 考 寄 存 器 REGWRPROT, 其 地 址 是 GCR_BA + 0x100 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 PWRCON CLK_BA + 00 R/W 系 统 掉 电 控 制 寄 存 器 0x0000_000X PD_WAIT_CPU PWR_DOWN_EN PD_WU_STS PD_WU_INT_EN PD_WU_DLY OSC10K_EN OSC22M_EN XTL12M_EN Bits 描 述 [31:9] 控 制 进 入 掉 电 模 式 的 条 件 [8] PD_WAIT_CPU 1 = 在 PWR_DOWN_EN 置 1 与 CPU 执 行 WFE/WFI 指 令 时, 芯 片 进 入 掉 电 模 式 0 = PWR_DOWN_EN 置 1 时, 芯 片 进 入 掉 电 模 式 使 能 系 统 掉 电 模 式 [7] PWR_DOWN_EN 该 位 置 1, 使 能 芯 片 的 掉 电 模 式, 激 活 芯 片 的 掉 电 行 为 取 决 于 PD_WAIT_CPU 位 (a) PD_WAIT_CPU 为 0, 置 位 PWR_DOWN_EN 后, 芯 片 进 入 掉 电 模 式 (b) PD_WAIT_CPU 为 1, 在 CPU 的 休 眠 模 式 有 效 时, 芯 片 仍 在 运 行, 然 后 才 进 入 掉 电 模 式 芯 片 由 掉 电 模 式 唤 醒, 该 位 自 动 清 零, 在 下 次 掉 电 时, 用 户 需 要 重 新 置 位 该 位 掉 电 模 式 下, 外 部 高 速 晶 振 (4~24MHz) 与 MHz 高 速 振 荡 器 被 禁 用, 10 KHz 低 速 振 荡 器 的 使 能 不 受 该 位 控 制 掉 电 时, PLL 与 系 统 时 钟 也 被 禁 用, 时 钟 源 选 择 被 忽 略. 如 果 外 设 以 10KHz 低 速 振 荡 器 作 为 时 钟, 则 其 时 钟 不 受 该 位 控 制 1 = 芯 片 立 即 进 入 掉 电 模 式 或 等 待 CPU 休 眠 命 令 WFI 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

104 [6] [5] [4] [3] [2] PD_WU_STS PD_WU_INT_EN PD_WU_DLY OSC10K_EN OSC22M_EN 0 = 芯 片 工 作 于 正 常 模 式 或 CPU 进 入 空 闲 模 式 ( 休 眠 模 式 ) 芯 片 掉 电 唤 醒 状 态 标 志 若 掉 电 唤 醒 置 位, 表 明 芯 片 从 掉 电 模 式 恢 复 如 果 GPIO(P0~P4), 和 UART 唤 醒, 该 标 志 置 位 写 1 清 零. 掉 电 模 式 唤 醒 的 中 断 使 能 0 = 禁 用 1 = 使 能 从 掉 电 唤 醒 时, 产 生 中 断. 唤 醒 延 迟 计 数 器 使 能. 当 芯 片 从 掉 电 模 式 唤 醒 时, 该 时 钟 控 制 将 延 迟 一 定 时 钟 周 期 以 等 待 系 统 时 钟 稳 定. 当 芯 片 工 作 于 外 部 高 速 晶 振 (4~24MHz), 延 迟 时 间 为 4096 个 时 钟 周 期, 工 作 于 MHZ 时, 延 迟 256 个 时 钟 周 期 1 = 使 能 时 钟 周 期 延 迟 0 = 禁 用 时 钟 周 期 延 迟 内 部 10KHz 低 速 振 荡 器 控 制 1 = 使 能 10KHz 低 速 振 荡 器 0 = 禁 用 10KHz 低 速 振 荡 器 内 部 MHz 高 速 振 荡 器 控 制 1 = 使 能 MHz 高 速 振 荡 器 0 = 禁 用 MHz 高 速 振 荡 器 [1] 外 部 12MHz 晶 振 控 制 [0] XTL12M_EN 该 位 的 默 认 值 由 flash 控 制 器 用 户 配 置 寄 存 器 config0 [26:24] 设 置 当 默 认 时 钟 源 为 外 部 高 速 晶 振 (4~24MHz). 该 位 自 动 置 1 1 = 使 能 晶 振 0 = 禁 用 晶 振 版 本 V2.0

105 指 令 模 式 寄 存 器 PWR_DOWN_EN PD_WAIT_CPU CPU 运 行 WFE/WFI 指 令 时 钟 门 控 正 常 运 行 模 式 1 b0 1 b0 NO 通 过 控 制 寄 存 器 关 闭 所 有 时 钟 IDLE 模 式 1 b0 1 b0 YES 仅 CPU 内 部 时 钟 关 闭 (CPU 进 入 休 眠 模 式 ) Power_down 模 式 1 b1 1 b0 NO 大 部 分 时 钟 关 闭, 仅 外 部 10K 与 WDT/Timer/PWM/ADC 可 能 仍 然 处 于 激 活 状 态. Power_down Mode (CPU 进 入 深 度 休 眠 模 式 ) 1 b1 1 b1 YES 大 部 分 时 钟 关 闭, 仅 外 部 10K 与 WDT/Timer/PWM/ADC 可 能 仍 然 处 于 激 活 状 态 表 掉 电 模 式 控 制 表 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

106 AHB 设 备 时 钟 使 能 控 制 寄 存 器 (AHBCLK) 该 寄 存 器 各 位 用 于 使 能 / 禁 用 系 统 与 AHB 设 备 时 钟 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 AHBCLK CLK_BA + 04 R/W AHB 设 备 时 钟 使 能 控 制 寄 存 器 0x0000_ EBI_EN ISP_EN Bits 描 述 [31:4] EBI 控 制 器 时 钟 使 能 控 制. [3] EBI_EN 1 = 使 能 EBI 控 制 器 时 钟. 0 = 禁 用 EBI 控 制 器 时 钟. Flash ISP 控 制 器 时 钟 使 能 控 制. [2] ISP_EN 1 = 使 能 the Flash ISP 控 制 器 时 钟. 0 = 禁 用 the Flash ISP 控 制 器 时 钟. [1:0] 版 本 V2.0

107 APB 设 备 时 钟 使 能 控 制 寄 存 器 (APBCLK) 该 寄 存 器 的 各 位 用 于 使 能 / 禁 用 APB 设 备 和 外 设 时 钟. 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 APBCLK CLK_BA + 08 R/W APB 设 备 时 钟 使 能 控 制 寄 存 器 0x0000_000X ADC_EN PWM67_EN PWM45_EN PWM23_EN PWM01_EN UART1_EN UART0_EN SPI1_EN SPI0_EN I2C_EN FDIV_EN TMR3_EN TMR2_EN TMR1_EN TMR0_EN WDT_EN Bits 描 述 [31:29] 使 能 ADC 时 钟 控 制 [28] ADC_EN 1 = 使 能 ADC 时 钟 0 = 禁 用 ADC 时 钟 [27:24] PWM_67 时 钟 使 能 [23] PWM67_EN 1 = 使 能 PWM67 时 钟 0 = 禁 用 PWM67 时 钟 PWM_45 时 钟 使 能 [22] PWM45_EN 1 = 使 能 PWM45 时 钟 0 = 禁 用 PWM45 时 钟 PWM_23 时 钟 使 能 [21] PWM23_EN 1 = 使 能 PWM23 时 钟 0 = 禁 用 PWM23 时 钟 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

108 PWM_01 时 钟 使 能 [20] PWM01_EN 1 = 使 能 PWM01 时 钟 0 = 禁 用 PWM01 时 钟 [19:18] UART1 时 钟 使 能 [17] UART1_EN 1 = 使 能 UART1 时 钟 0 = 禁 用 UART1 时 钟 UART0 时 钟 使 能 [16] UART0_EN 1 = 使 能 UART0 时 钟 0 = 禁 用 UART0 时 钟 [15:14] SPI1 时 钟 使 能 [13] SPI1_EN 1 = 使 能 SPI1 时 钟 0 = 禁 用 SPI1 时 钟 SPI0 时 钟 使 能 [12] SPI0_EN 1 = 使 能 SPI0 时 钟 0 = 禁 用 SPI0 时 钟 [11:9] I2C 时 钟 使 能 [8] I2C_EN 1 = 使 能 I2C 时 钟 0 = 禁 用 I2C 时 钟 [7] 分 频 器 输 出 时 钟 使 能 控 制 [6] FDIV_EN 0 = 禁 用 1 = 使 能 Timer3 时 钟 使 能 控 制 [5] TMR3_EN 0 = 禁 用 1 = 使 能 版 本 V2.0

109 Timer2 时 钟 使 能 控 制 [4] TMR2_EN 0 = 禁 用 1 = 使 能 Timer1 时 钟 使 能 控 制 [3] TMR1_EN 0 = 禁 用 1 = 使 能 Timer0 时 钟 使 能 控 制 [2] TMR0_EN 0 = 禁 用 1 = 使 能 [1] Watch Dog 时 钟 使 能. [0] WDT_EN 该 位 是 受 保 护 的 位, 对 该 位 编 程 时, 需 要 向 0x5000_0100 依 次 写 入 59h, 16h, 88h 来 解 除 寄 存 器 写 保 护, 参 考 寄 存 器 REGWRPROT 默 认 值 由 flash 控 制 器 用 户 可 配 置 寄 存 器 congig0 bit[31] 设 置 0 = 禁 用 1 = 使 能 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

110 时 钟 状 态 寄 存 器 (CLKSTATUS) 该 寄 存 器 各 位 用 于 监 控 芯 片 时 钟 是 否 稳 定, 时 钟 切 换 是 否 失 败. 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 CLKSTATUS CLK_BA + 0C R/W 时 钟 状 态 监 控 寄 存 器 0x0000_00XX CLK_SW_FAI L OSC22M_STB OSC10K_STB PLL_STB XTL12M_STB Bits 描 述 [31:8] - 时 钟 切 换 失 败 标 志 1 = 时 钟 切 换 失 败 [7] CLK_SW_FAIL 0 = 时 钟 切 换 成 功 [6:5] - 当 目 标 切 换 时 钟 源 不 稳 定 时, 该 位 置 位 写 1 清 零. OSC22M ( 内 部 MHz) 时 钟 源 稳 定 标 志 ( 只 读 ) [4] OSC22M_STB 1 = OSC22M 时 钟 稳 定 0 = OSC22M 时 钟 不 稳 定 或 没 有 使 能 OSC10K 时 钟 源 稳 定 标 志 ( 只 读 ) [3] OSC10K_STB 1 = OSC10K 时 钟 稳 定 0 = OSC10K 时 钟 不 稳 定 或 没 有 使 能 版 本 V2.0

111 PLL 时 钟 源 稳 定 标 志 ( 只 读 ) [2] PLL_STB 1 = PLL 时 钟 稳 定 [1] - 0 = PLL 时 钟 不 稳 定 或 没 有 使 能 XTL12M 时 钟 源 稳 定 标 志 ( 只 读 ) [0] XTL12M_STB 1 = XTL12M 时 钟 稳 定 0 = XTL12M 时 钟 不 稳 定 或 没 有 使 能 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

112 时 钟 源 选 择 控 制 寄 存 器 0 (CLKSEL0) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 CLKSEL0 [1] CLK_BA + 10 R/W 时 钟 源 选 择 控 制 寄 存 器 0 0xFFFF_FFFX [2] STCLK_S HCLK_S Bits 描 述 [31:6] MCU Cortex_M0 SysTick 时 钟 源 选 择. [5:3] STCLK_S 受 保 护 位, 对 该 位 编 程 时, 需 要 向 0x5000_0100 依 次 写 入 59h, 16h, 88h 来 解 除 寄 存 器 写 保 护, 参 考 寄 存 器 REGWRPROT, 地 址 为 GCR_BA + 0x = 外 部 高 速 晶 振 (4~24MHz) 001 = 010 = 外 部 高 速 晶 振 (4~24MHz)1/2 分 频 011 = HCLK/2 1xx = 内 部 MHz 高 速 振 荡 器 1/2 分 频 版 本 V2.0

113 HCLK 时 钟 源 选 择. 注 : 1. 在 时 钟 切 换 到 相 关 时 钟 源 ( 当 前 和 新 选 ) 时 必 须 打 开 2. 任 何 复 位 后, 加 载 用 户 配 置 寄 存 器 CFOSC(Config0[26:24]) 的 值, 默 认 值 可 为 000b 或 111b. [2:0] HCLK_S 3. 受 保 护 位, 对 该 位 编 程 时, 需 要 向 0x5000_0100 依 次 写 入 59h, 16h, 88h 来 解 除 寄 存 器 写 保 护, 参 考 寄 存 器 REGWRPROT, 地 址 为 GCR_BA + 0x = 外 部 高 速 晶 振 (4~24MHz) 001 = 010 = PLL 时 钟 011 = 内 部 10KHz 低 速 振 荡 器 时 钟 111 = 内 部 MHz 高 速 振 荡 器 时 钟 Others =. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

114 时 钟 源 选 择 控 制 寄 存 器 1(CLKSEL1) 在 时 钟 切 换 前, 相 关 的 时 钟 源 ( 当 前 和 新 选 ), 必 须 打 开 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 CLKSEL1 CLK_BA + 14 R/W 时 钟 源 选 择 控 制 寄 存 器 1 0xFFFF_FFFX PWM23_S PWM01_S UART_S TMR3_S TMR2_S TMR1_S TMR0_S ADC_S WDT_S Bits 描 述 PWM3 与 PWM2 的 时 钟 源 选 择. PWM3 与 PWM2 使 用 相 同 的 时 钟 源 和 相 同 的 分 频 [31:30] PWM23_S 00 = 外 部 高 速 晶 振 (4~24MHz) 01 = 10 = HCLK 11 = 内 部 MHz 高 速 振 荡 器 PWM1 与 PWM0 的 时 钟 源 选 择. PWM1 与 PWM0 使 用 相 同 的 时 钟 源 和 相 同 的 分 频 [29:28] PWM01_S 00 = 外 部 高 速 晶 振 (4~24MHz) 01 = 10 = HCLK 11 = 内 部 MHz 高 速 振 荡 器 [27:26] 版 本 V2.0

115 UART 时 钟 源 选 择. [25:24] UART_S 00 = 外 部 高 速 晶 振 (4~24MHz) 01 = PLL 1x = 内 部 MHz 振 荡 器 [23] TIMER3 时 钟 源 选 择. [22:20] TMR3_S 000 = 外 部 高 速 晶 振 (4~24MHz) 001 = 010 = HCLK 011 = 外 部 触 发 时 钟 1xx = 内 部 MHz 高 速 振 荡 器 [19] TIMER2 时 钟 源 选 择. [18:16] TMR2_S 000 = 外 部 高 速 晶 振 (4~24MHz) 001 = 010 = HCLK 011 = 外 部 触 发 时 钟 1xx = 内 部 MHz 振 荡 器 [15] TIMER1 时 钟 源 选 择. [14:12] TMR1_S 000 = 外 部 高 速 晶 振 (4~24MHz) 001 = 010 = HCLK 011 = 外 部 触 发 时 钟 1xx = 内 部 MHz 高 速 振 荡 器 [11] TIMER0 时 钟 源 选 择. [10:8] TMR0_S 000 = 外 部 高 速 晶 振 (4~24MHz) 001 = 010 = HCLK 011 = 外 部 触 发 时 钟 1xx = 内 部 MHz 高 速 振 荡 器 [7:4] 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

116 ADC 时 钟 源 选 择. [3:2] ADC_S 00 = 外 部 高 速 晶 振 (4~24MHz) 01 = PLL 1x = 内 部 l MHz 振 荡 器 WDG CLK 时 钟 源 选 择. [1:0] WDT_S 受 保 护 位, 对 该 位 编 程 时, 需 要 向 0x5000_0100 依 次 写 入 59h, 16h, 88h 来 解 除 寄 存 器 写 保 护, 参 考 寄 存 器 REGWRPROT, 地 址 为 GCR_BA + 0x = 外 部 高 速 晶 振 (4~24MHz) 01 = 10 = HCLK/2048 时 钟 11 = 内 部 10KHz 低 速 振 荡 器 时 钟 版 本 V2.0

117 时 钟 源 选 择 控 制 寄 存 器 (CLKSEL2) 在 时 钟 切 换 前, 相 关 的 时 钟 源 ( 当 前 和 新 选 的 ), 必 须 打 开. 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 CLKSEL2 CLK_BA + 1C R/W 时 钟 源 选 择 控 制 寄 存 器 2 0xFFFF_FFFX PWM67_S PWM45_S FRQDIV_S Bits 描 述 [31:8] PWM6 与 PWM7 的 时 钟 源 选 择. PWM6 与 PWM7 使 用 相 同 的 时 钟 源 和 相 同 的 分 频 器 [7:6] PWM67_S 00 = 外 部 高 速 晶 振 (4~24MHz) 01 = 10 = HCLK 11 = 内 部 MHz 高 速 振 荡 器 PWM4 与 PWM5 的 时 钟 源 选 择. PWM4 与 PWM5 使 用 相 同 的 时 钟 源 和 相 同 的 分 频 器 [5:4] PWM45_S 00 = 外 部 高 速 晶 振 (4~24MHz) 01 = 10 = HCLK 11 = 内 部 MHz 高 速 振 荡 器 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

118 时 钟 分 频 器 时 钟 源 选 择 [3:2] FRQDIV_S 00 = 外 部 高 速 晶 振 (4~24MHz) 01 = 10 = HCLK 11 = 内 部 MHz 高 速 振 荡 器 [1:0] 版 本 V2.0

119 时 钟 分 频 寄 存 器 (CLKDIV) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 CLKDIV CLK_BA_+ 18 R/W 时 钟 分 频 寄 存 器 0x0000_ ADC_N UART_N HCLK_N Bits 描 述 [31:24] [23:16] ADC_N ADC 时 钟 频 率 =ADC 时 钟 源 频 率 /(ADC_N + 1) [15:12] [11:8] UART_N UART 时 钟 频 率 = (UART 时 钟 源 频 率 ) / (UART_N + 1) [7:4] [3:0] HCLK_N HCLK 时 钟 频 率 = (HCLK 时 钟 源 频 率 ) / (HCLK_N + 1) 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

120 PLL 控 制 寄 存 器 (PLLCON) PLL 的 参 考 时 钟 输 入 来 自 外 部 高 速 晶 振 时 钟 (4~24MHz) 输 入 或 内 部 MHz 高 速 振 荡 器, 该 寄 存 器 用 于 控 制 PLL 的 输 出 频 率 和 PLL 的 操 作 模 式 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 PLLCON CLK_BA + 20 R/W PLL 控 制 寄 存 器 0x0005_C22E PLL_SRC OE BP PD OUT_DV IN_DV FB_DV FB_DV Bits 描 述 PLL 时 钟 源 选 择 [19] PLL_SRC 0 = PLL 时 钟 源 为 MHz 振 荡 器 1 = PLL 时 钟 源 为 外 部 高 速 晶 振 (4~24MHz) PLL OE (FOUT enable) 引 脚 控 制 [18] OE 0 = 使 能 PLL FOUT 1 = PLL FOUT 为 低 PLL 旁 路 控 制 [17] BP 0 = PLL 正 常 模 式 ( 默 认 ) 1 = PLL 时 钟 输 出 与 时 钟 输 入 相 同 (XTALin) 掉 电 模 式. [16] PD 设 置 PWRCON 的 IDLE 位 为 1,PLL 进 入 掉 电 模 式 0 = PLL 正 常 模 式 ( 默 认 ) 1 = PLL 掉 电 模 式 版 本 V2.0

121 [15:14] OUT_DV PLL 输 出 分 频 控 制 引 脚 (PLL_OD[1:0]) [13:9] IN_DV PLL 输 入 分 频 控 制 引 脚 (PLL_R[4:0]) [8:0] FB_DV PLL 反 馈 分 频 控 制 引 脚 (PLL_F[8:0]) 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

122 PLL 输 出 时 钟 频 率 设 置 约 束 条 件 : FOUT = FIN NF NR 1 NO MHz < FIN < 150MHz FIN KHz < < 8MHz 2 * NR FIN KHz < < 8MHz, 120MHz < FCO is preferred. 2 * NR 符 号 FOUT FIN 说 明 输 出 时 钟 频 率 输 入 ( 参 考 ) 时 钟 频 率 NR 输 入 分 频 (IN_DV + 2) NF 反 馈 分 频 (FB_DV + 2) NO OUT_DV = 00 : NO = 1 OUT_DV = 01 : NO = 2 OUT_DV = 10 : NO = 2 OUT_DV = 11 : NO = 4 默 认 PLL 频 率 设 置 PLLCON 默 认 值 : 0xC22E FIN = 12 MHz NR = (1+2) = 3 NF = (46+2) = 48 NO = 4 FOUT = 12/4 x 48 x 1/3 = 48 MHz 版 本 V2.0

123 频 率 分 频 器 控 制 寄 存 器 (FRQDIV) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 FRQDIV CLK_BA+ 24 R/W 频 率 分 频 器 控 制 寄 存 器 0x0000_ FDIV_EN FSEL Bits 描 述 [31:5] 频 率 分 频 器 使 能 位 [4] FDIV_EN 0 = 禁 用 频 率 分 频 1 = 使 能 频 率 分 频 分 频 器 输 出 频 率 选 择 位 [3:0] FSEL 输 出 频 率 的 公 式 是 F out = F in /2 (N+1), F in 为 输 入 时 钟 频 率,F out 为 分 频 器 输 出 时 钟 频 率,N 为 FSEL[3:0] 的 值 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

124 6.4 通 用 I/O 概 述 这 款 MCU 有 40 个 通 用 I/O 引 脚, 并 复 用 为 特 殊 功 能 引 脚 40 个 引 脚 分 配 在 P0, P1, P2, P3 和 P4 五 个 端 口 上, 每 个 端 口 最 多 8 个 引 脚 每 个 引 脚 都 是 独 立 的, 都 有 相 应 的 寄 存 器 来 控 制 引 脚 工 作 模 式 与 数 据 每 个 I/O 引 脚 上 的 I/O 类 型 可 由 软 件 独 立 地 配 置 为 输 入, 输 出, 开 漏 或 准 双 向 模 式 所 有 的 I/O 引 脚 处 于 准 双 向 模 式, 端 口 数 据 寄 存 器 Px_DOUT[7:0] 的 值 复 位 为 0x000_00FF 每 个 I/O 引 脚 配 有 一 个 阻 值 大 约 为 110KΩ~300KΩ 的 非 常 弱 的 独 立 的 上 拉 电 阻 接 到 VDD 上,VDD 大 小 为 5.0V 到 2.5V 输 入 模 式 的 说 明 设 置 Px_PMD(PMDn[1:0]) 为 00b,Px[n] 为 输 入 模 式,I/O 引 脚 为 三 态 ( 高 阻 态 ), 没 有 输 出 驱 动 能 力 Px_PIN 的 值 反 映 相 应 端 口 引 脚 的 状 态 输 出 模 式 的 说 明 设 置 Px_PMD(PMDn[1:0]) 为 2 b01,px[n] 为 输 出 模 式,I/O 引 脚 支 持 数 字 输 出 功 能, 有 拉 电 流 / 灌 电 流 能 力 Px_DOUT 相 应 位 的 值 被 送 到 相 应 引 脚 上 VDD P Port Pin Port Latch Data N Input Data 图 推 挽 输 出 版 本 V2.0

125 开 漏 模 式 的 说 明 设 置 Px_PMD(PMDn[1:0]) 为 2 b10,px[n] 为 开 漏 模 式,I/O 支 持 数 字 输 出 功 能, 但 仅 有 灌 电 流 能 力, 为 了 把 I/O 引 脚 拉 到 高 电 平 状 态, 需 要 外 接 一 颗 上 拉 电 阻. 如 果 Px_DOUT 相 应 位 bit [n] 的 值 为 0, 引 脚 上 输 出 低 电 平. 如 果 Px_DOUT 相 应 位 bit [n] 的 值 为 1, 该 引 脚 输 出 为 高 电 平, 由 内 部 上 拉 电 阻 或 外 部 上 拉 电 阻 控 制 Port Pin Port Latch Data N Input Data 图 开 漏 输 出 准 双 向 模 式 的 说 明 设 置 Px_PMD(PMDn[1:0]) 为 2 b11,px[n] 引 脚 为 准 双 向 模 式,I/O 同 时 支 持 数 字 输 出 和 输 入 功 能, 但 拉 电 流 仅 达 数 百 ua. 要 实 现 数 字 输 入, 需 要 先 将 Px_DOUT 相 应 位 置 1 准 双 向 输 出 是 80C51 及 其 派 生 产 品 所 共 有 的 模 式 若 Px_DOUT 相 应 位 bit[n] 为 0, 引 脚 上 输 出 为 低 电 平. 若 Px_DOUT 相 应 位 bit[n] 为 1, 该 引 脚 将 核 对 引 脚 值. 若 引 脚 值 为 高, 没 有 任 何 动 作, 若 引 脚 值 为 低, 该 引 脚 置 为 强 高 2 个 时 钟 周 期, 然 后 禁 用 强 输 出 驱 动, 引 脚 状 态 由 内 部 上 拉 电 阻 控 制 注 : 准 双 向 模 式 的 拉 电 流 能 力 仅 有 200uA 到 30uA( 相 应 VDD 的 电 压 从 5.0V 到 2.5V) VDD 2 CPU Clock Delay P P Very P Strong Weak Weak Port Pin Port Latch Data N Input Data 图 准 双 端 I/O 模 式 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

126 6.4.2 Port 0-4 控 制 器 寄 存 器 映 射 映 射 R: 只 读, W: 只 写, R/W: 可 读 写 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 GP_BA = 0x5000_4000 P0_PMD GP_BA+0x000 R/W P0 Bit 模 式 控 制 0x0000_FFFF P0_OFFD GP_BA+0x004 R/W P0 Bit OFF 数 字 使 能 0x0000_0000 P0_DOUT GP_BA+0x008 R/W P0 数 据 输 出 值 0x0000_00FF P0_DMASK GP_BA+0x00C R/W P0 数 据 输 出 写 屏 蔽 0x0000_0000 P0_PIN GP_BA+0x010 R P0 管 脚 数 值 0x0000_00XX P0_DBEN GP_BA+0x014 R/W P0 防 反 弹 使 能 0x0000_0000 P0_IMD GP_BA+0x018 R/W P0 中 断 模 式 控 制 0x0000_0000 P0_IEN GP_BA+0x01C R/W P0 中 断 使 能 0x0000_0000 P0_ISRC GP_BA+0x020 R/WC P0 中 断 源 标 志 0xXXXX_XXXX P1_PMD GP_BA+0x040 R/W P1 Bit 模 式 使 能 0x0000_FFFF P1_OFFD GP_BA+0x044 R/W P1 Bit OFF 数 字 使 能 0x0000_0000 P1_DOUT GP_BA+0x048 R/W P1 数 据 输 出 值 0x0000_00FF P1_DMASK GP_BA+0x04C R/W P1 数 据 输 出 写 屏 蔽 0x0000_0000 P1_PIN GP_BA+0x050 R P1 管 脚 数 值 0x0000_00XX P1_DBEN GP_BA+0x054 R/W P1 防 反 弹 使 能 0x0000_0000 P1_IMD GP_BA+0x058 R/W P1 中 断 模 式 控 制 0x0000_0000 P1_IEN GP_BA+0x05C R/W P1 中 断 使 能 0x0000_0000 P1_ISRC GP_BA+0x060 R/WC P1 中 断 源 标 志 0xXXXX_XXXX P2_PMD GP_BA+0x080 R/W P2 Bit 模 式 使 能 0x0000_FFFF P2_OFFD GP_BA+0x084 R/W P2 Bit OFF 数 字 使 能 0x0000_0000 P2_DOUT GP_BA+0x088 R/W P2 数 据 输 出 值 0x0000_00FF P2_DMASK GP_BA+0x08C R/W P2 数 据 输 出 写 屏 蔽 0x0000_0000 P2_PIN GP_BA+0x090 R P2 管 脚 数 值 0x0000_00XX 版 本 V2.0

127 P2_DBEN GP_BA+0x094 R/W P2 防 反 弹 使 能 0x0000_0000 P2_IMD GP_BA+0x098 R/W P2 中 断 模 式 控 制 0x0000_0000 P2_IEN GP_BA+0x09C R/W P2 中 断 使 能 0x0000_0000 P2_ISRC GP_BA+0x0A0 R/WC P2 中 断 源 标 志 0xXXXX_XXXX P3_PMD GP_BA+0x0C0 R/W P3 Bit 模 式 使 能 0x0000_FFFF P3_OFFD GP_BA+0x0C4 R/W P3 Bit OFF 数 字 使 能 0x0000_0000 P3_DOUT GP_BA+0x0C8 R/W P3 数 据 输 出 值 0x0000_00FF P3_DMASK GP_BA+0x0CC R/W P3 数 据 输 出 写 屏 蔽 0x0000_0000 P3_PIN GP_BA+0x0D0 R P3 管 脚 数 值 0x0000_00XX P3_DBEN GP_BA+0x0D4 R/W P3 防 反 弹 使 能 0x0000_0000 P3_IMD GP_BA+0x0D8 R/W P3 中 断 模 式 控 制 0x0000_0000 P3_IEN GP_BA+0x0DC R/W P3 中 断 使 能 0x0000_0000 P3_ISRC GP_BA+0x0E0 R/WC P3 中 断 源 标 志 0xXXXX_XXXX P4_PMD GP_BA+0x100 R/W P4 Bit 模 式 使 能 0x0000_FFFF P4_OFFD GP_BA+0x104 R/W P4 Bit OFF 数 字 使 能 0x0000_0000 P4_DOUT GP_BA+0x108 R/W P4 数 据 输 出 值 0x0000_00FF P4_DMASK GP_BA+0x10C R/W P4 数 据 输 出 写 屏 蔽 0x0000_0000 P4_PIN GP_BA+0x110 R P4 E 管 脚 数 值 0x0000_00XX P4_DBEN GP_BA+0x114 R/W P4 防 反 弹 使 能 0x0000_0000 P4_IMD GP_BA+0x118 R/W P4 中 断 模 式 控 制 0x0000_0000 P4_IEN GP_BA+0x11C R/W P4 中 断 使 能 0x0000_0000 P4_ISRC GP_BA+0x120 R/WC P4 中 断 源 标 志 0xXXXX_XXXX DBNCECON GP_BA+0x180 R/W 防 反 弹 周 期 控 制 0x0000_0020 P00_DOUT GP_BA+0x200 R/W P0.0 数 据 输 出 值 0x0000_0001 P01_DOUT GP_BA+0x204 R/W P0.1 数 据 输 出 值 0x0000_0001 P02_DOUT GP_BA+0x208 R/W P0.2 数 据 输 出 值 0x0000_0001 P03_DOUT GP_BA+0x20C R/W P0.3 数 据 输 出 值 0x0000_0001 P04_DOUT GP_BA+0x210 R/W P0.4 数 据 输 出 值 0x0000_0001 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

128 P05_DOUT GP_BA+0x214 R/W P0.5 数 据 输 出 值 0x0000_0001 P06_DOUT GP_BA+0x218 R/W P0.6 数 据 输 出 值 0x0000_0001 P07_DOUT GP_BA+0x21C R/W P0.7 数 据 输 出 值 0x0000_0001 P10_DOUT GP_BA+0x220 R/W P1.0 数 据 输 出 值 0x0000_0001 P11_DOUT GP_BA+0x224 R/W P1.1 数 据 输 出 值 0x0000_0001 P12_DOUT GP_BA+0x228 R/W P1.2 数 据 输 出 值 0x0000_0001 P13_DOUT GP_BA+0x22C R/W P1.3 数 据 输 出 值 0x0000_0001 P14_DOUT GP_BA+0x230 R/W P1.4 数 据 输 出 值 0x0000_0001 P15_DOUT GP_BA+0x234 R/W P1.5 数 据 输 出 值 0x0000_0001 P16_DOUT GP_BA+0x238 R/W P1.6 数 据 输 出 值 0x0000_0001 P17_DOUT GP_BA+0x23C R/W P1.7 数 据 输 出 值 0x0000_0001 P20_DOUT GP_BA+0x240 R/W P2.0 数 据 输 出 值 0x0000_0001 P21_DOUT GP_BA+0x244 R/W P2.1 数 据 输 出 值 0x0000_0001 P22_DOUT GP_BA+0x248 R/W P2.2 数 据 输 出 值 0x0000_0001 P23_DOUT GP_BA+0x24C R/W P2.3 数 据 输 出 值 0x0000_0001 P24_DOUT GP_BA+0x250 R/W P2.4 数 据 输 出 值 0x0000_0001 P25_DOUT GP_BA+0x254 R/W P2.5 数 据 输 出 值 0x0000_0001 P26_DOUT GP_BA+0x258 R/W P2.6 数 据 输 出 值 0x0000_0001 P27_DOUT GP_BA+0x25C R/W P2.7 数 据 输 出 值 0x0000_0001 P30_DOUT GP_BA+0x260 R/W P3.0 数 据 输 出 值 0x0000_0001 P31_DOUT GP_BA+0x264 R/W P3.1 数 据 输 出 值 0x0000_0001 P32_DOUT GP_BA+0x268 R/W P3.2 数 据 输 出 值 0x0000_0001 P33_DOUT GP_BA+0x26C R/W P3.3 数 据 输 出 值 0x0000_0001 P34_DOUT GP_BA+0x270 R/W P3.4 数 据 输 出 值 0x0000_0001 P35_DOUT GP_BA+0x274 R/W P3.5 数 据 输 出 值 0x0000_0001 P36_DOUT GP_BA+0x278 R/W P3.6 数 据 输 出 值 0x0000_0001 P37_DOUT GP_BA+0x27C R/W P3.7 数 据 输 出 值 0x0000_0001 P40_DOUT GP_BA+0x280 R/W P4.0 数 据 输 出 值 0x0000_ 版 本 V2.0

129 P41_DOUT GP_BA+0x284 R/W P4.1 数 据 输 出 值 0x0000_0001 P42_DOUT GP_BA+0x288 R/W P4.2 数 据 输 出 值 0x0000_0001 P43_DOUT GP_BA+0x28C R/W P4.3 数 据 输 出 值 0x0000_0001 P44_DOUT GP_BA+0x290 R/W P4.4 数 据 输 出 值 0x0000_0001 P45_DOUT GP_BA+0x294 R/W P4.5 数 据 输 出 值 0x0000_0001 P46_DOUT GP_BA+0x298 R/W P4.6 数 据 输 出 值 0x0000_0001 P47_DOUT GP_BA+0x29C R/W P4.7 数 据 输 出 值 0x0000_0001 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

130 6.4.3 Port 0-4 控 制 器 寄 存 器 描 述 Port 0-4 I/O 模 式 控 制 (Px_PMD) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 P0_PMD GP_BA+0x000 R/W P0 Pin I/O 模 式 控 制 0x0000_FFFF P1_PMD GP_BA+0x040 R/W P1 Pin I/O 模 式 控 制 0x0000_FFFF P2_PMD GP_BA+0x080 R/W P2 Pin I/O 模 式 控 制 0x0000_FFFF P3_PMD GP_BA+0x0C0 R/W P3 Pin I/O 模 式 控 制 0x0000_FFFF P4_PMD GP_BA+0x100 R/W P4 Pin I/O 模 式 控 制 0x0000_FFFF PMD7 PMD6 PMD5 PMD PMD3 PMD2 PMD1 PMD0 Bits 描 述 [31:16] Px I/O Pin[n] 模 式 控 制 Px 的 I/O 类 型 00 = Px [n] 输 入 模 式. [2n+1 :2n] PMDn 01 = Px [n] 输 出 模 式. 10 = Px [n] 开 漏 模 式. 11 = Px [n] 准 双 端 模 式 x=0~4, n = 0~7 Port 0-4 Bit OFF 数 字 寄 存 器 使 能 (Px_OFFD) 版 本 V2.0

131 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 P0_OFFD GP_BA+0x004 R/W P0 Pin OFF 数 字 使 能 0x0000_0000 P1_OFFD GP_BA+0x044 R/W P1 Pin OFF 数 字 使 能 0x0000_0000 P2_OFFD GP_BA+0x084 R/W P2 Pin OFF 数 字 使 能 0x0000_0000 P3_OFFD GP_BA+0x0C4 R/W P3 Pin OFF 数 字 使 能 0x0000_0000 P4_OFFD GP_BA+0x104 R/W P4 Pin OFF 数 字 使 能 0x0000_ OFFD Bits 描 述 [31:24] OFFD: Px Pin[n] OFF 数 字 输 入 通 道 使 能 [23:16] OFFD 1 = 禁 用 IO 数 字 输 入 通 道 ( 数 字 输 入 连 接 到 低 电 平 ) 0 = 使 能 IO 数 字 输 入 通 道 x=0~4, n = 0~7 [15:0] 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

132 Port 0-4 数 据 输 出 值 (Px_DOUT) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 P0_DOUT GP_BA+0x008 R/W P0 数 据 输 出 值 0x0000_00FF P1_DOUT GP_BA+0x048 R/W P1 数 据 输 出 值 0x0000_00FF P2_DOUT GP_BA+0x088 R/W P2 数 据 输 出 值 0x0000_00FF P3_DOUT GP_BA+0x0C8 R/W P3 数 据 输 出 值 0x0000_00FF P4_DOUT GP_BA+0x108 R/W P4 数 据 输 出 值 0x0000_00FF DOUT[7:0] Bits 描 述 [31:8] Px Pin[n] 输 出 值 Px 配 置 成 输 出, 输 入, 和 准 双 端 模 式 时, 这 些 位 控 制 Px 引 脚 状 态. [n] DOUT[n] 1 = 相 应 的 输 出 模 式 使 能 位 设 置 时,Px Pin[n] 为 高. 0 = 相 应 的 输 出 模 式 使 能 位 设 置 时,Px Pin[n] 为 低. x=0~4, n = 0~ 版 本 V2.0

133 Port0-4 数 据 输 出 写 屏 蔽 (Px _DMASK) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 P0_DMASK GP_BA+0x00C R/W P0 数 据 输 出 写 屏 蔽 0xXXXX_XX00 P1_DMASK GP_BA+0x04C R/W P1 数 据 输 出 写 屏 蔽 0xXXXX_XX00 P2_DMASK GP_BA+0x08C R/W P2 数 据 输 出 写 屏 蔽 0xXXXX_XX00 P3_DMASK GP_BA+0x0CC R/W P3 数 据 输 出 写 屏 蔽 0xXXXX_XX00 P4_DMASK GP_BA+0x10C R/W P4 数 据 输 出 写 屏 蔽 0xXXXX_XX DMASK[7:0] Bits 描 述 [31:8] [n] DMASK[n] Px 数 据 输 出 写 屏 蔽 用 于 保 护 相 应 寄 存 器 Px_DOUT bit[n]. 当 设 置 DMASK bit[n] 为 1, 相 应 DOUTn bit 被 保 护, 写 信 号 被 屏 蔽 时, 不 能 向 保 护 位 写 数 据 0 = 相 应 的 Px_DOUT [n] 位 未 被 屏 蔽 1 = 相 应 的 Px_DOUT [n] 位 被 屏 蔽 x=0~4, n = 0~7 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

134 Port 0-4 管 脚 数 据 (Px _PIN) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 P0_PIN GP_BA+0x010 R P0 管 脚 数 据 0x0000_00XX P1_PIN GP_BA+0x050 R P1 管 脚 数 据 0x0000_00XX P2_PIN GP_BA+0x090 R P2 管 脚 数 据 0x0000_00XX P3_PIN GP_BA+0x0D0 R P3 管 脚 数 据 0x0000_00XX P4_PIN GP_BA+0x110 R P4 管 脚 数 据 0x0000_00XX PIN[7:0] Bits 描 述 [31:8] Px 管 脚 数 据 [n] PIN[n] 这 些 位 的 值 为 各 个 Px 真 实 状 态 的 反 映 x=0~4, n = 0~ 版 本 V2.0

135 Port 0-4 防 反 弹 使 能 (Px _DBEN) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 P0_DBEN GP_BA+0x014 R/W P0 防 反 弹 使 能 0xXXXX_XX00 P1_DBEN GP_BA+0x054 R/W P1 防 反 弹 使 能 0xXXXX_XX00 P2_DBEN GP_BA+0x094 R/W P2 防 反 弹 使 能 0xXXXX_XX00 P3_DBEN GP_BA+0x0D4 R/W P3 防 反 弹 使 能 0xXXXX_XX00 P4_DBEN GP_BA+0x114 R/W P4 防 反 弹 使 能 0xXXXX_XX DBEN[7:0] Bits 描 述 [31:8] Px 输 入 信 号 防 反 弹 使 能 DBEN[n] 用 于 使 能 相 应 位 的 防 反 弹 功 能 如 果 输 入 信 号 脉 冲 宽 度 不 能 被 两 个 连 续 的 防 反 弹 采 样 周 期 所 采 样, 则 输 入 信 号 被 被 视 为 信 号 反 弹, 从 而 不 触 发 中 断. DBEN[n] 仅 用 于 边 沿 触 发 中 断, 不 用 于 电 平 触 发 中 断 [n] DBEN[n] 0 = 禁 用 bit[n] 防 反 弹 功 能 1 = 使 能 bit[n] 防 反 弹 功 能 防 反 弹 功 能 对 于 边 沿 触 发 中 断 有 效, 对 于 电 平 触 发 中 断 模 式, 防 反 弹 功 能 使 能 位 不 起 作 用. x=0~4, n = 0~7 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

136 Port 0-4 中 断 模 式 控 制 (Px _IMD) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 P0_IMD GP_BA+0x018 R/W P0 中 断 模 式 控 制 0xXXXX_XX00 P1_IMD GP_BA+0x058 R/W P1 中 断 模 式 控 制 0xXXXX_XX00 P2_IMD GP_BA+0x098 R/W P2 中 断 模 式 控 制 0xXXXX_XX00 P3_IMD GP_BA+0x0D8 R/W P3 中 断 模 式 控 制 0xXXXX_XX00 P4_IMD GP_BA+0x118 R/W P4 中 断 模 式 控 制 0xXXXX_XX IMD[7:0] Bits 描 述 [31:8] Port 0-4 中 断 模 式 控 制 IMD[n] 用 于 控 制 电 平 触 发 或 边 沿 触 发 的 中 断 若 中 断 由 边 沿 触 发, 触 发 源 是 控 制 防 反 弹, 如 果 是 中 断 由 电 平 触 发, 触 发 源 由 一 个 时 钟 采 样 并 产 生 中 断 0 = 边 沿 触 发 中 断 [n] IMD[n] 1 = 电 平 触 发 中 断 设 置 引 脚 为 电 平 触 发 中 断, 仅 需 要 在 寄 存 器 Px_IEN 设 置 一 个 电 平, 若 设 置 为 既 有 电 平 触 发, 又 有 边 沿 触 发, 设 置 将 被 忽 略, 不 会 产 生 中 断 防 反 弹 功 能 对 于 边 沿 触 发 中 断 有 效, 对 于 电 平 触 发 中 断 无 效. x=0~4, n = 0~ 版 本 V2.0

137 Port 0-4 中 断 使 能 控 制 (Px _IEN) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 P0_IEN GP_BA+0x01C R/W P0 中 断 使 能 0x0000_0000 P1_IEN GP_BA+0x05C R/W P1 中 断 使 能 0x0000_0000 P2_IEN GP_BA+0x09C R/W P2 中 断 使 能 0x0000_0000 P3_IEN GP_BA+0x0DC R/W P3 中 断 使 能 0x0000_0000 P4_IEN GP_BA+0x11C R/W P4 中 断 使 能 0x0000_ IR_EN[7:0] IF_EN[7:0] Bits 描 述 [31:24] Port 0-4 输 入 上 升 沿 或 输 入 高 电 平 的 中 断 使 能 IR_EN[n] 用 于 使 能 相 应 Px[n] 输 入 的 中 断 置 1 也 可 以 使 能 引 脚 唤 醒 功 能 设 置 IR_EN[n] 位 为 1 : [n+16] IR_EN[n] 如 果 中 断 是 电 平 触 发 模 式, 输 入 Px[n] 的 状 态 为 高 电 平 时, 产 生 中 断 如 果 中 断 是 边 沿 触 发 模 式, 输 入 Px[n] 的 状 态 由 低 电 平 到 高 电 平 变 化 时, 产 生 中 断 1 = 使 能 Px[n] l 高 电 平 或 由 低 电 平 到 高 电 平 变 化 的 中 断 0 = 禁 用 Px[n] l 高 电 平 或 由 低 电 平 到 高 电 平 变 化 的 中 断. x=0~4, n = 0~7 [15:8] 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

138 [n] IF_EN[n] Port 0-4 输 入 下 降 沿 或 输 入 低 电 平 的 中 断 使 能 IF_EN[n] 用 于 使 能 相 应 Px[n] 输 入 的 中 断 置 1 也 可 以 使 能 引 脚 唤 醒 功 能 设 置 IF_EB[n] 位 为 1 : 如 果 中 断 是 电 平 触 发 模 式, 输 入 Px[n] 的 状 态 为 低 电 平 时, 产 生 中 断 如 果 中 断 是 边 沿 触 发 模 式, 输 入 Px[n] 的 状 态 由 高 电 平 到 低 电 平 变 化 时, 产 生 中 断 1 = 使 能 Px[n] 低 电 平 或 由 高 电 平 到 低 电 平 变 化 的 中 断 0 = 禁 用 Px[n] 低 电 平 或 由 高 电 平 到 低 电 平 变 化 的 中 断 x=0~4, n = 0~ 版 本 V2.0

139 Port 0-4 中 断 触 发 源 (Px _ISRC) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 P0_ISRC GP_BA+0x020 R/WC P0 中 断 触 发 源 0x0000_0000 P1_ISRC GP_BA+0x060 R/WC P1 中 断 触 发 源 0x0000_0000 P2_ISRC GP_BA+0x0A0 R/WC P2 中 断 触 发 源 0x0000_0000 P3_ISRC GP_BA+0x0E0 R/WC P3 中 断 触 发 源 0x0000_0000 P4_ISRC GP_BA+0x120 R/WC P4 中 断 触 发 源 0x0000_ IF_ ISRC[7:0] Bits 描 述 [31:8] Port 0-4 中 断 触 发 源 读 : 1 = Px[n] 产 生 中 断 [n] ISRC[n] 0 = Px[n] 没 有 中 断 写 : 1= 清 相 应 的 中 断 标 志 0= 无 动 作 x=0~4, n = 0~7 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

140 中 断 防 反 弹 周 期 控 制 (DBNCECON) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 DBNCECON GP_BA+0x180 R/W 外 部 中 断 防 反 弹 控 制 0x0000_ ICLK_ON DBCLKSRC DBCLKSEL Bits 描 述 中 断 时 钟 On 模 式 如 果 禁 用 pin[n] 中 断, 设 置 该 位 为 0 将 禁 用 中 断 产 生 时 钟 电 路 [5] ICLK_ON 0 = 如 果 中 断 P0/1/2/3/4[n] 被 禁 用, 禁 用 时 钟 1 = 总 是 使 能 中 断 产 生 时 钟 电 路 n=0~7 防 反 弹 计 数 器 时 钟 源 选 择 [4] DBCLKSRC 1 = 防 反 弹 计 数 器 时 钟 源 为 内 部 10KHz 时 钟 0 = 防 反 弹 计 数 器 时 钟 源 为 HCLK 版 本 V2.0

141 防 反 弹 采 样 周 期 选 择 DBCLKSEL 描 述 0 采 样 中 断 输 入 每 1 个 时 钟 周 期 一 次 1 采 样 中 断 输 入 每 2 个 时 钟 周 期 一 次 2 采 样 中 断 输 入 每 4 个 时 钟 周 期 一 次 3 采 样 中 断 输 入 每 8 个 时 钟 周 期 一 次 4 采 样 中 断 输 入 每 16 个 时 钟 周 期 一 次 5 采 样 中 断 输 入 每 32 个 时 钟 周 期 一 次 [3:0] DBCLKSEL 6 采 样 中 断 输 入 每 64 个 时 钟 周 期 一 次 7 采 样 中 断 输 入 每 128 个 时 钟 周 期 一 次 8 采 样 中 断 输 入 每 256 个 时 钟 周 期 一 次 9 采 样 中 断 输 入 每 2*256 个 时 钟 周 期 一 次 10 采 样 中 断 输 入 每 4*256 个 时 钟 周 期 一 次 11 采 样 中 断 输 入 每 8*256 个 时 钟 周 期 一 次 12 采 样 中 断 输 入 每 16*256 个 时 钟 周 期 一 次 13 采 样 中 断 输 入 每 32*256 个 时 钟 周 期 一 次 14 采 样 中 断 输 入 每 64*256 个 时 钟 周 期 一 次 15 采 样 中 断 输 入 每 128*256 个 时 钟 周 期 一 次 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

142 GPIO 端 口 [P0/P1/P2/P3/P4] I/O 位 输 出 控 制 (Pxx_DOUT) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 GP_BA+0x200 P0x_DOUT P1x_DOUT P2x_DOUT P3x_DOUT P4x_DOUT - GP_BA+0x21C GP_BA+0x220 - GP_BA+0x23C GP_BA+0x240 - GP_BA+0x25C GP_BA+0x260 - GP_BA+0x27C GP_BA+0x280 - GP_BA+0x29C R/W P0 Pin I/O 位 输 出 控 制 0x0000_0001 R/W P1 Pin I/O 位 输 出 控 制 0x0000_0001 R/W P2 Pin I/O 位 输 出 控 制 0x0000_0001 R/W P3 Pin I/O 位 输 出 控 制 0x0000_0001 R/W P4 Pin I/O 位 输 出 控 制 0x0000_ Pxx_DOUT Bits 描 述 Pxx I/O 位 输 出 控 制 [0] Pxx_DOUT 设 置 该 位 可 以 控 制 一 个 GPIO 管 脚 的 输 出 值 1 = 设 置 相 应 的 GPIO 位 为 高 版 本 V2.0

143 0 = 设 置 相 应 的 GPIO 位 为 低 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

144 6.5 I2C 总 线 控 制 器 ( 主 机 / 从 机 ) 概 述 I2C 为 双 线, 双 向 串 行 总 线, 为 设 备 之 间 的 数 据 通 讯 提 供 了 简 单 有 效 的 方 法 标 准 I2C 是 多 主 机 总 线, 包 括 冲 突 检 测 和 仲 裁 机 制 以 防 止 在 两 个 或 多 个 主 机 试 图 同 时 控 制 总 线 时 发 生 的 数 据 冲 突 数 据 在 主 机 与 从 机 间 同 步 于 SCL 时 钟 线 在 SDA 数 据 线 上 一 字 节 一 字 节 的 传 输, 每 个 字 节 为 8 位 长 度, 一 个 SCL 时 钟 脉 冲 传 输 一 个 数 据 位, 数 据 由 最 高 位 MSB 首 先 传 输, 每 个 传 输 字 节 后 跟 随 一 个 应 答 位, 每 个 位 在 SCL 为 高 时 采 样 ; 因 此,SDA 线 只 有 在 SCL 为 低 时 才 可 以 改 变, 在 SCL 为 高 时 SDA 必 须 保 持 稳 定 当 SCL 为 高 时,SDA 线 上 的 跳 变 视 为 一 个 命 令 (START 或 STOP), 更 多 详 细 的 I2C 总 线 时 序 请 参 考 图 STOP START Repeated START STOP SDA tbuf tlow SCL tr tf thigh thd;sta thd;dat tsu;dat tsu;sta tsu;sto 图 I2C 总 线 时 序 该 设 备 的 片 上 I2C 提 供 符 合 I2C 总 线 标 准 模 式 规 范 的 串 行 接 口,I2C 端 口 自 动 处 理 字 节 传 输, 将 I2CON 的 ENS1 位 设 置 为 1, 可 以 使 能 该 端 口 I2C H/W 接 口 通 过 两 个 引 脚 连 接 到 I2C 总 线 :SDA (Px.y, 串 行 数 据 线 ) 与 SCL (Px.y, 串 行 时 钟 线 ) 引 脚 Px.y 与 Px.y 用 于 I2C 操 作 需 要 上 拉 电 阻, 因 为 这 两 个 引 脚 为 开 漏 脚 在 作 为 I2C 端 口 使 用 时, 用 户 必 须 先 将 这 两 个 引 脚 设 置 为 I2C 功 能 特 征 I2C 总 线 通 过 SDA 及 SCL 在 连 接 在 总 线 上 的 设 备 间 传 输 数 据, 总 线 的 主 要 特 征 : 支 持 主 机 和 从 机 模 式 主 从 机 之 间 双 向 数 据 传 输 多 主 机 总 线 支 持 ( 无 中 心 主 机 ) 多 主 机 间 同 时 发 送 数 据 仲 裁, 总 线 上 串 行 数 据 不 会 被 损 坏 串 行 时 钟 同 步 使 得 不 同 比 特 率 的 器 件 可 以 通 过 一 条 串 行 总 线 传 输 数 据 串 行 时 钟 同 步 可 用 作 握 手 方 式 来 暂 停 和 恢 复 串 行 传 输 内 建 一 个 14 位 超 时 计 数 器, 当 I2C 总 线 挂 起 并 且 计 数 器 溢 出 时, 该 计 数 器 将 请 求 I2C 中 断 需 要 外 部 上 拉 用 于 高 电 平 输 出 可 编 程 的 时 钟 适 用 于 不 同 速 率 控 制 版 本 V2.0

145 支 持 7 位 寻 址 模 式 I2C 总 线 控 制 器 支 持 多 地 址 识 别 (4 组 从 机 地 址 带 屏 蔽 选 项 ) 功 能 描 述 I2C 协 议 通 常 标 准 I2C 传 输 协 议 包 含 四 个 部 分 : 1) 起 始 信 号 或 重 复 起 始 信 号 的 产 生 2) 从 机 地 址 和 R/W 位 传 输 3) 数 据 传 输 4) 停 止 信 号 的 产 生 图 I2C 协 议 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

146 I2C 总 线 上 的 数 据 传 输 主 机 发 送 器 用 7 位 地 址 寻 址 从 机 接 收 器 传 输 方 向 未 改 变 S SLAVE ADDRESS R/W A DATA A DATA A/A P from master to slave from slave to master 0 : write 1 : read data transfer (n bytes + acknowlegde) A = acknowledge (SDA low) A = not acknowledge (SDA high) S = START condition P = STOP condition 图 主 机 向 从 机 传 输 数 据 第 一 个 字 节 ( 地 址 ) 传 输 后 立 即 读 取 从 机 数 据 传 输 方 向 改 变 S SLAVE ADDRESS R/W A DATA A DATA A/A P 1 : read data transfer (n bytes + acknowlegde) 图 主 机 读 取 从 机 的 数 据 起 始 或 重 复 起 始 信 号 当 总 线 处 于 空 闲 状 态 下, 即 没 有 任 何 主 机 设 备 占 有 总 线 (SCL 和 SDA 线 同 时 为 高 ), 主 机 可 以 通 过 发 送 起 始 信 号 发 起 一 次 数 据 传 输 起 始 信 号, 通 常 表 示 为 S-bit, 定 义 为 当 SCL 线 为 高 电 平 时,SDA 线 上 产 生 一 个 高 电 平 到 低 电 平 的 跳 变 起 始 信 号 表 示 新 的 数 据 传 输 的 开 始 重 复 起 始 信 号 (Sr) 是 指 在 两 个 START 信 号 间 不 存 在 STOP 信 号 主 机 用 这 种 方 式 来 和 另 外 一 个 或 同 一 个 从 机 在 不 同 的 传 输 方 向 并 且 不 释 放 总 线 的 情 形 下 通 讯 ( 如 从 写 向 一 个 设 备 到 从 该 设 备 读 取 ) 停 止 信 号 主 机 可 以 通 过 产 生 一 个 停 止 信 号 来 结 束 通 讯 停 止 信 号, 通 常 用 P-bit 表 示, 定 义 为 当 SCL 线 为 高 电 平 时,SDA 线 上 产 生 一 个 低 电 平 到 高 电 平 的 跳 变 版 本 V2.0

147 图 START 和 STOP 条 件 从 机 地 址 传 输 起 始 信 号 后 传 输 的 第 一 个 字 节 是 从 机 地 址, 从 机 地 址 的 头 7 位 是 呼 叫 地 址, 紧 跟 7 位 地 址 后 的 是 RW 位 RW 位 通 知 从 机 数 据 传 输 方 向 系 统 当 中 不 会 有 两 台 从 机 有 相 同 的 地 址 只 有 地 址 匹 配 的 从 机 才 会 在 SCL 的 第 9 个 时 钟 周 期 拉 低 SDA 作 为 应 答 信 号 来 响 应 主 机 数 据 传 输 当 从 机 寻 址 成 功 完 成, 就 可 以 根 据 主 机 发 送 的 RW 位 所 决 定 的 方 向, 开 始 一 字 节 一 字 节 的 数 据 传 输, 每 一 个 传 输 的 字 节 会 在 第 九 个 SCL 时 钟 周 期 跟 随 一 个 应 答 位, 如 果 从 机 上 产 生 无 应 答 信 号 (NACK), 主 机 可 以 产 生 一 个 停 止 信 号 来 中 止 本 次 数 据 传 输, 或 者 产 生 重 复 起 始 信 号 开 始 新 一 轮 的 数 据 传 输 如 果 主 机 作 为 接 收 设 备, 没 有 应 答 (NACK) 从 机, 则 从 机 释 放 SDA 线, 以 便 于 主 机 产 生 一 个 停 止 或 重 复 起 始 信 号 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

148 SCL SDA Data line stable; data valid Change of data allowed 图 I2C 总 线 上 的 位 传 输 图 I2C 总 线 上 的 应 答 信 号 版 本 V2.0

149 6.5.4 I2C 协 议 寄 存 器 CPU 通 过 如 下 13 个 特 殊 功 能 寄 存 器 连 接 SIO 端 口 :I2CON ( 控 制 寄 存 器 ), I2CSTATUS ( 状 态 寄 存 器 ), I2CDAT ( 数 据 寄 存 器 ), I2CADDRn ( 地 址 寄 存 器,n=0~3), I2CADMn( 地 址 屏 蔽 寄 存 器,n=0~3) I2CLK ( 时 钟 速 率 寄 存 器 ) 和 I2CTOC ( 超 时 计 数 器 寄 存 器 ) 所 有 这 些 I2C 特 殊 功 能 寄 存 器 的 第 31 位 至 第 8 位 都 是 的, 不 具 备 任 何 功 能, 读 回 值 为 0. 当 ENS1(I2CON[6]) 置 1,I2C 端 口 使 能 后, 内 部 状 态 由 I2CON 和 I2C 总 线 逻 辑 状 态 控 制 当 有 新 的 状 态 码 产 生, 并 被 存 储 到 I2CSTATUS 之 后,I2C 中 断 标 志 位 SI(I2CON[3]) 将 自 动 被 置 位 若 此 时 EI(I2CON[7]) 被 设 定 为 高, 将 会 产 生 I2C 中 断 位 域 I2CSTATUS[7:3] 存 储 内 部 状 态 码,I2CSTATUS 寄 存 器 的 低 三 位 始 终 为 0, 在 SI 被 软 件 清 零 之 前,I2CSTATUS 寄 存 器 的 值 应 当 保 持 稳 定 I2C 的 基 地 址 是 4002_ 地 址 寄 存 器 (I2CADDR) I2C 端 口 带 有 4 个 从 机 地 址 寄 存 器 I2CADDRn (n=0~3) 当 I2C 处 于 主 机 模 式 时, 这 四 个 寄 存 器 的 值 是 无 关 的 在 从 机 模 式 下, 位 域 I2CADDRn [7:1] 必 须 装 入 MCU 自 身 从 机 地 址, 当 I2CADDR 地 址 与 接 收 的 从 机 地 址 符 合 时,I2C 硬 件 起 作 用 I2C 端 口 支 持 广 播 呼 叫 功 能 当 GC 位 (I2CADDRn [0]) 被 置 位,I2C 端 口 硬 件 会 响 应 广 播 呼 叫 地 址 (00H). 清 GC 位 可 禁 止 广 播 呼 叫 功 能 当 GC 位 被 置 位, 且 I2C 处 于 从 机 模 式 时, 在 主 机 发 送 广 播 呼 叫 地 址 到 I2C 总 线 上 之 后,I2C 可 以 通 过 从 机 地 址 00H 接 收 广 播 呼 叫, 然 后 它 将 跟 随 GC 模 式 的 状 态 I2C 总 线 控 制 器 支 持 多 地 址 识 别, 带 有 4 组 地 址 屏 蔽 寄 存 器 I2CADMn (n=0~3) 当 地 址 屏 蔽 寄 存 器 某 一 位 置 1, 表 示 接 收 到 的 地 址 的 相 应 位 将 被 忽 略 如 果 该 位 置 0, 表 示 接 收 到 的 地 址 的 相 应 位 应 当 与 地 址 寄 存 器 中 相 应 位 的 值 完 全 一 致 数 据 寄 存 器 (I2CDAT) 该 寄 存 器 存 储 的 内 容 是 准 备 发 送 的 或 刚 接 收 的 串 行 数 据 一 个 字 节 的 数 据 只 要 不 在 移 位 处 理 的 过 程 中, CPU 可 以 直 接 读 写 这 8 位 I2CDAT [7:0] 当 I2C 处 于 已 经 定 义 过 的 状 态 下, 且 串 行 中 断 标 志 (SI) 被 置 位, 只 要 SI 位 一 直 处 于 置 位 状 态,I2CDAT[7:0] 中 的 数 据 保 持 稳 定 在 数 据 被 移 出 的 过 程 中, 总 线 上 的 数 据 同 时 被 移 入,I2CDAT[7:0] 总 是 包 含 出 现 在 总 线 上 的 最 后 一 个 字 节 数 据, 这 样, 万 一 仲 裁 丢 失, 从 主 机 发 送 器 到 从 机 接 收 器 的 数 据 传 输 仍 然 正 确 完 成,I2CDAT[7:0] 中 存 储 有 正 确 的 数 据 I2CDAT[7:0] 和 应 答 位 一 起 组 成 一 个 9 位 的 移 位 寄 存 器, 应 答 位 由 I2C 的 硬 件 控 制,CPU 不 能 访 问 串 行 数 据 在 SCL 线 上 串 行 时 钟 脉 冲 的 上 升 沿 被 移 入 I2CDAT[7:0] 当 一 个 字 节 被 移 入 到 I2CDAT [7:0] 后, I2CDAT [7:0] 中 的 串 行 数 据 是 可 以 使 用 的, 应 答 位 (ACK 或 NACK) 由 控 制 逻 辑 在 第 9 个 时 钟 返 回 串 行 数 据 在 SCL 时 钟 脉 冲 的 下 降 沿 从 I2CDAT[7:0] 被 移 出, 在 SCL 时 钟 脉 冲 的 上 升 沿 被 移 入 I2CDAT[7:0] 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

150 I2C Data Register: I2DAT.7 I2DAT.6 I2DAT.5 I2DAT.4 I2DAT.3 I2DAT.2 I2DAT.1 I2DAT.0 shifting direction 图 I2C 数 据 移 位 控 制 寄 存 器 (I2CON) CPU 可 以 直 接 读 写 这 个 8 位 位 域 I2CON[7:0],I2CON 有 2 位 会 受 到 硬 件 的 影 响 :SI 位 在 I2C 硬 件 请 求 一 个 串 行 中 断 时 被 置 位,STO 位 在 总 线 上 出 现 停 止 条 件 或 者 ENSI=0 时 被 清 除 EI ENSI STA STO SI AA 中 断 使 能 设 置 使 能 I2C 串 行 功 能 模 块 当 ENSI=1,I2C 串 行 功 能 使 能 复 用 管 脚 SDA 与 SCL 必 须 设 置 为 I2C 功 能 I2C 起 始 控 制 位 设 置 STA 为 逻 辑 1,I2C 进 入 主 机 模 式,I2C 硬 件 向 总 线 发 送 起 始 信 号 或 者 重 复 起 始 信 号 I2C 停 止 控 制 位, 在 主 机 模 式 下, 置 位 STO 发 送 一 个 停 止 条 件 到 总 线 上, 然 后 I2C 硬 件 将 会 检 测 总 线 条 件, 如 果 一 个 停 止 条 件 被 检 测 到, 该 标 志 将 会 被 硬 件 自 动 清 零 在 从 机 模 式, STO 标 志 被 置 位 将 复 位 I2C 硬 件 至 不 可 寻 址 从 机 模 式 这 意 味 着 该 设 备 不 再 处 于 从 机 接 收 模 式, 不 能 从 主 发 送 设 备 接 收 数 据 I2C 中 断 标 志 当 有 新 的 SIO 状 态 出 现 在 I2CSTATUS 寄 存 器 中 时,SI 标 志 由 硬 件 置 位, 如 果 EI(I2CON[7]) 置 位, 则 产 生 I2C 中 断 请 求 SI 必 须 由 软 件 清 零 向 该 位 写 1 清 零 SI 声 明 应 答 控 制 位 若 在 地 址 或 数 据 接 收 之 前,AA=1, 则 在 下 列 情 况 下 :1. 从 机 应 答 主 机 发 送 的 地 址 信 息 2. 接 收 设 备 应 答 发 送 设 备 发 送 的 数 据 时 将 在 SCL 线 的 应 答 时 钟 脉 冲 期 间 返 回 应 答 信 号 (SDA 为 低 ); 若 在 地 址 或 数 据 接 收 之 前,AA=0, 则 在 SCL 线 的 应 答 时 钟 脉 冲 期 间 返 回 不 应 答 信 号 (SDA 为 高 ) 状 态 寄 存 器 (I2CSTATUS) I2CSTATUS [7:0] 是 一 个 8- 位 只 读 寄 存 器. 低 3 位 一 直 为 0 位 域 I2CSTATUS[7:3] 包 含 状 态 码 有 26 个 可 能 的 状 态 码, 均 在 章 节 中 列 出 当 I2CSTATUS [7:0] 的 内 容 是 F8H 时, 没 有 串 行 中 断 请 求 所 有 其 它 的 I2CSTATUS [7:3] 的 值 对 应 于 定 义 的 SIO 状 态 当 进 入 这 些 状 态 中 的 任 一 个, 就 会 产 生 状 态 中 断 请 求 (SI = 1) 在 SI 被 硬 件 置 位 1 个 机 器 周 期 后, 有 效 状 态 码 出 现 在 I2CSTATUS [7:3] 中, 并 保 持 稳 定 至 SI 被 软 件 清 除 的 下 一 个 机 器 周 期 另 外,00H 状 态 表 示 总 线 错 误 总 线 错 误 发 生 在 起 始 或 停 止 信 号 出 现 在 帧 结 构 非 法 的 位 置 非 法 位 置 比 如 是 在 串 行 传 输 地 址 字 节, 数 据 字 节 或 应 答 位 期 间 为 了 将 I2C 从 总 线 错 误 中 恢 复, 需 要 置 位 STO, 清 除 SI 从 而 进 入 不 可 寻 址 从 机 模 式, 然 后 清 除 STO 释 放 总 线 并 等 待 新 的 通 信 I2C 总 线 在 总 线 错 误 时 不 能 识 别 停 止 信 号 版 本 V2.0

151 I2C 时 钟 波 特 率 位 (I2CLK) 当 SIO 在 主 机 模 式 下,I2C 数 据 的 波 特 率 由 I2CLK[7:0] 寄 存 器 设 定 波 特 率 在 从 机 模 式 下 时 是 不 重 要 的 ; 在 从 机 模 式 下,SIO 将 自 动 与 主 机 I2C 设 备 时 钟 频 率 同 步, 频 率 可 高 达 1MHz I2C 数 据 波 特 率 设 定 是 :I2C 的 数 据 波 特 率 = PCLK /(4x(I2CLK[7:0]+1)), 如 果 PCLK=16MHz, I2CLK[7:0]= 40(28H),I2C 的 数 据 波 特 率 I2C = 16MHz /(4X (40 +1)) = 97.5K 比 特 / 秒. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

152 The I2C 超 时 计 数 寄 存 器 (I2CTOC) 有 一 个 14 位 的 超 时 计 数 器 可 以 用 于 处 理 I2C 总 线 挂 起 当 计 数 功 能 使 能 后, 计 数 器 开 始 计 数 直 至 发 生 超 时, 此 时 TIF 置 1, 并 向 CPU 产 生 I2C 中 断 或 者 清 除 ENT1 为 0 关 闭 计 数 功 能 当 超 时 计 数 器 使 能 后, 设 定 SI 标 志 为 高 会 复 位 计 数 器, 清 零 SI 之 后 计 数 器 会 重 新 开 始 计 数 如 果 I2C 总 线 挂 起, 会 使 I2STATUS 及 SI 标 志 在 一 段 时 间 内 不 再 更 新 该 14 位 超 时 计 数 器 可 能 溢 出 并 向 CPU 发 出 I2C 中 断 请 求 关 于 14 位 超 时 计 数 器 参 考 图 6.5-9, 用 户 可 通 过 对 TIF 位 写 1 清 0 该 标 志 Pclk 0 1/4 1 Enable 14-bits Counter Clear Counter TIF To I2C Interrupt DIV4 SI ENS1 ENTI SI 图 6.5-9: I2C 超 时 计 数 器 框 图 版 本 V2.0

153 6.5.5 I2C 控 制 器 寄 存 器 映 射 R: 只 读, W: 只 写, R/W: 可 读 写 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 I2CON I2C_BA+0x00 R/W I2C 控 制 寄 存 器 0x0000_0000 I2CADRR0 I2C_BA+0x04 R/W I2C 从 机 地 址 寄 存 器 0 0x0000_0000 I2CDAT I2C_BA+0x08 R/W I2C 数 据 寄 存 器 0x0000_0000 I2CSTATUS I2C_BA+0x0C R I2C 状 态 寄 存 器 0x0000_00F8 I2CLK I2C_BA+0x10 R/W I2C 时 钟 时 钟 分 频 寄 存 器 0x0000_0000 I2CTOC I2C_BA+0x14 R/W I2C 超 时 控 制 寄 存 器 0x0000_0000 I2CADDR1 I2C_BA+0x18 R/W 从 机 地 址 寄 存 器 1 0x0000_0000 I2CADDR2 I2C_BA+0x1C R/W 从 机 地 址 寄 存 器 2 0x0000_0000 I2CADDR3 I2C_BA+0x20 R/W 从 机 地 址 寄 存 器 3 0x0000_0000 I2CADM0 I2C_BA+0x24 R/W 从 机 隐 藏 地 址 寄 存 器 0 0x0000_0000 I2CADM1 I2C_BA+0x28 R/W 从 机 隐 藏 地 址 寄 存 器 1 0x0000_0000 I2CADM2 I2C_BA+0x2C R/W 从 机 隐 藏 地 址 寄 存 器 2 0x0000_0000 I2CADM3 I2C_BA+0x30 R/W 从 机 隐 藏 地 址 寄 存 器 3 0x0000_0000 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

154 6.5.6 I2C 控 制 器 寄 存 器 描 述 I2C 控 制 寄 存 器 (I2CON) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 I2CON I2C_BA+0x00 R/W I2C 控 制 寄 存 器 0x0000_ EI ENSI STA STO SI AA Bits 描 述 [31:8] [7] EI 使 能 中 断 1 = 使 能 CPU 中 断 功 能 0 = 禁 用 CPU 中 断 功 能 I2C 控 制 使 能 位 [6] ENSI [5] STA [4] STO 1 = 使 能 0 = 禁 用 当 ENS=1 I2C 串 行 功 能 使 能,SDA 和 SCL 管 脚 必 须 设 置 为 I2C 功 能 I2C 起 始 控 制 位 STA 置 1, 进 入 主 机 模 式, 如 果 总 线 处 于 空 闲 状 态,I2C 硬 件 会 送 出 起 始 信 号 或 重 复 起 始 信 号. I2C 停 止 控 制 位 在 主 机 模 式 下, 置 位 STO 将 向 总 线 传 输 停 止 条 件, 进 而 I2C 硬 件 会 检 查 总 线 状 态 一 旦 检 测 到 停 止 条 件, 该 位 将 被 硬 件 自 动 清 零 在 从 机 模 式 下, 置 位 STO 会 将 I2C 硬 件 复 位 至 不 可 寻 址 从 机 模 式 这 意 味 着 该 设 备 不 再 处 于 从 机 接 收 模 式, 不 能 从 主 发 送 设 备 接 收 数 据 版 本 V2.0

155 [3] SI [2] AA I2C 中 断 标 志 位 I2CSTATUS 寄 存 器 有 新 的 SIO 状 态 时, 硬 件 置 位 SI 标 志 如 果 EI (I2CON [7]) 已 经 置 位, 就 产 生 I2C 中 断 请 求 SI 必 须 由 软 件 清 零 向 该 位 写 1 清 零 接 收 应 答 控 制 位 若 在 地 址 或 数 据 接 收 之 前,AA=1, 则 在 下 列 情 况 下 :1. 从 机 应 答 主 机 发 送 主 机 的 地 址 信 息 2. 接 收 设 备 应 答 发 送 设 备 发 送 的 数 据 时 将 在 SCL 时 钟 的 应 答 时 钟 脉 冲 间 返 回 应 答 信 号 (SDA 为 低 ); 若 在 地 址 或 数 据 接 收 之 前, AA=0, 则 在 SCL 的 应 答 时 钟 脉 冲 间 不 会 返 回 应 答 信 号 (SDA 为 高 ) [1:0] 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

156 I2C 数 据 寄 存 器 (I2CDAT) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 I2CDAT I2C_BA+0x08 R/W I2C 数 据 寄 存 器 0x0000_ I2CDAT[7:0] Bits 描 述 [31:8] [7:0] I2CDAT I2C 数 据 寄 存 器 Bit[7:0] 为 8 位 I2C 串 行 端 口 的 传 输 数 据 版 本 V2.0

157 I2C 状 态 寄 存 器 (I2CSTATUS ) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 I2CSTATUS I2C_BA+0x0C R/W I2C 状 态 寄 存 器 0x0000_ I2CSTATUS[7:0] Bits 描 述 [31:8] I2C 状 态 寄 存 器 [7:0] I2CSTATUS 低 三 位 始 终 是 0; 高 5 位 包 含 状 态 码 含 状 态 码 有 26 可 能 ; 当 I2CSTATUS 的 值 是 F8H, 表 示 没 有 串 行 中 断 请 求 ; 其 它 的 所 有 的 I2CSTATUS 值 可 以 反 映 I2C 的 状 态 当 进 入 这 些 状 态 时 会 产 生 一 个 状 态 中 断 请 求 (SI=1) 一 个 有 效 的 状 态 码 在 SI 被 硬 件 设 为 1 后 一 个 周 期 内 反 映 到 I2CSTATUS 中, 并 保 持 稳 定 至 SI 被 软 件 清 零 的 下 一 个 周 期 另 外, 状 态 码 是 00H 时 表 示 总 线 错 误 ; 当 起 始 或 结 束 时 出 现 帧 结 构 的 非 法 位 置 时 会 产 生 总 线 错 误 比 如 在 串 行 传 输 地 址 字 节 中 出 现 的 数 据 字 节 或 应 答 位 就 是 非 法 的 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

158 I2C 波 特 率 控 制 寄 存 器 (I2CLK) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 I2CLK I2C_BA+0x10 R/W I2C 时 钟 分 频 寄 存 器 0x0000_ I2CLK[7:0] Bits 描 述 [31:8] [7:0] I2CLK I2C 波 特 率 控 制 寄 存 器 I2C 波 特 率 = PCLK /(4x(I2CLK+1)) 版 本 V2.0

159 I2C 超 时 计 数 寄 存 器 (I2CTOC) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 I2CTOC I2C_BA+0x14 R/W I2C 超 时 计 数 寄 存 器 0x0000_ ENTI DIV4 TIF Bits 描 述 [31:3] [2] ENTI [1] DIV4 [0] TIF 超 时 计 数 使 能 / 禁 用 1 = 使 能 0 = 禁 用 当 计 数 器 被 使 能,SI 被 清 0 后,14 位 超 时 计 数 寄 存 器 开 始 计 数 对 SI 置 1 会 使 计 数 器 复 位, 在 SI 清 零 后 计 数 器 重 新 开 始 计 数 超 时 计 数 输 入 时 钟 除 4 1 = 使 能 0 = 禁 用 使 能 后, 溢 出 时 间 延 长 4 倍 超 时 标 志 1 = 超 时 由 硬 件 置 位, 可 引 发 CPU 的 中 断 0 = 软 件 清 零. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

160 I2C 从 机 地 址 寄 存 器 (I2CADDRx) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 I2CADDR0 I2C_BA+0x04 R/W I2C 从 机 地 址 寄 存 器 0 0x0000_0000 I2CADDR1 I2C_BA+0x18 R/W I2C 从 机 地 址 寄 存 器 1 0x0000_0000 I2CADDR2 I2C_BA+0x1C R/W I2C 从 机 地 址 寄 存 器 2 0x0000_0000 I2CADDR3 I2C_BA+0x20 R/W I2C 从 机 地 址 寄 存 器 3 0x0000_ I2CADDR[7:1] GC Bits 描 述 [31:8] [7:1] I2CADDR [0] GC I2C 地 址 寄 存 器 : 主 机 模 式 下, 该 寄 存 器 的 值 无 效, 从 机 模 式 下, 高 七 位 为 MCU 自 身 地 址,I2C 硬 件 会 匹 配 是 否 与 该 值 相 符. 广 播 呼 叫 功 能. 0: 禁 用 广 播 呼 叫 功 能. 1: 允 许 广 播 呼 叫 功 能 版 本 V2.0

161 I2C 从 机 隐 藏 地 址 寄 存 器 (I2CADMx) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 I2CADM0 I2C_BA+0x24 R/W I2C s 从 机 隐 藏 地 址 寄 存 器 0 0x0000_0000 I2CADM1 I2C_BA+0x28 R/W I2C 从 机 隐 藏 地 址 寄 存 器 1 0x0000_0000 I2CADM2 I2C_BA+0x2C R/W I2C 从 机 隐 藏 地 址 寄 存 器 2 0x0000_0000 I2CADM3 I2C_BA+0x30 R/W I2C 从 机 隐 藏 地 址 寄 存 器 3 0x0000_ I2CADMx[7:1] Bits 描 述 [31:8] [7:1] I2CADMx I2C 隐 藏 地 址 寄 存 器 : 1 = 允 许 隐 藏 ( 接 收 到 任 何 地 址 不 予 辨 识 ) 0 = 禁 用 隐 藏 ( 接 收 到 的 地 址 必 须 完 全 符 合 正 确 的 地 址 内 容 ) I2C 总 线 支 持 多 隐 藏 地 址 辨 识 当 设 置 允 许 隐 藏 时, 接 收 到 的 从 机 地 址 是 否 正 确 不 予 处 理, 当 选 择 为 禁 用 隐 藏 是, 从 机 地 址 必 须 完 全 符 合 其 真 实 的 地 址 才 给 与 响 应. [0] 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

162 6.5.7 操 作 模 式 片 上 I2C 端 口 支 持 5 种 操 作 模 式 : 主 机 发 送, 主 机 接 收, 从 机 发 送, 从 机 接 收 和 广 播 呼 叫 模 式 在 实 际 应 用 中,I2C 端 口 可 以 作 为 主 机 或 从 机 在 从 机 模 式,I2C 端 口 寻 找 自 身 从 机 地 址 和 广 播 呼 叫 地 址, 如 果 这 两 个 地 址 的 任 一 个 被 检 测 到, 并 且 从 机 打 算 从 主 机 接 收 或 向 主 机 发 送 数 据 ( 通 过 设 置 AA 位 ), 应 答 脉 冲 将 会 在 第 9 个 时 钟 被 发 出, 此 时, 如 果 中 断 被 使 能, 则 在 主 机 和 从 机 设 备 上 都 会 发 生 一 次 中 断 请 求 在 主 控 芯 片 要 成 为 总 线 主 机 时, 在 进 入 主 机 模 式 之 前, 硬 件 等 待 总 线 空 闲 以 使 可 能 的 从 机 动 作 不 会 被 打 断, 在 主 机 模 式, 如 果 总 线 仲 裁 丢 失,I2C 立 即 切 换 到 从 机 模 式, 并 可 以 在 同 一 次 串 行 传 输 过 程 中 检 测 自 身 从 机 地 址 主 机 发 送 模 式 当 SCL 线 上 输 出 串 行 时 钟 时, 数 据 通 过 SDA 线 输 出 第 一 个 发 送 的 字 节 包 含 从 设 备 的 地 址 (7 位 ) 和 数 据 传 输 方 向 位 (1 位 ) 在 该 模 式 下, 方 向 位 (R/W) 为 0, 在 图 中 以 W 表 示 这 样 发 送 的 第 一 个 字 节 为 SLA+W 串 行 数 据 一 次 发 送 8 位 在 每 个 字 节 发 送 完 成 后, 将 接 收 到 一 个 应 答 位 起 始 和 停 止 条 件 将 被 输 出 以 表 明 串 行 传 输 的 开 始 和 结 束 主 机 接 收 模 式 在 该 模 式 下, 方 向 位 (R/W) 为 1, 在 图 中 以 R 表 示 这 样 发 送 的 第 一 个 字 节 为 SLA+R 当 SCL 线 上 输 出 串 行 时 钟 时, 数 据 通 过 SDA 线 接 收 串 行 数 据 一 次 接 收 8 位 在 每 个 字 节 接 收 完 成 后, 一 个 应 答 位 将 被 发 送 起 始 和 停 止 条 件 将 被 输 出 以 表 明 串 行 传 输 的 开 始 和 结 束 从 机 接 收 模 式 在 该 模 式 下, 串 行 数 据 和 串 行 时 钟 通 过 SDA 和 SCL 接 收 在 接 收 到 一 个 字 节 后, 一 个 应 答 位 将 被 发 送 起 始 和 停 止 条 件 将 被 认 为 是 串 行 传 输 的 开 始 和 结 束 地 址 识 别 将 在 从 地 址 和 数 据 传 输 方 向 位 接 收 到 时 由 硬 件 执 行 从 机 发 送 模 式 对 第 一 个 字 节 的 接 收 和 处 理 跟 在 从 机 接 收 模 式 一 样 然 而, 在 该 模 式 下, 数 据 传 输 方 向 位 用 来 标 示 的 传 输 方 向 是 颠 倒 的 当 串 行 时 钟 通 过 SCL 输 入 时, 串 行 数 据 通 过 SDA 被 发 出 起 始 和 停 止 条 件 将 被 认 为 是 串 行 传 输 的 开 始 和 结 束 版 本 V2.0

163 种 操 作 模 式 下 的 数 据 传 输 流 程 5 种 操 作 模 式 是 : 主 机 发 送, 主 机 接 收, 从 机 发 送, 从 机 接 收 和 广 播 呼 叫 模 式 在 SI 位 清 除 后,I2CON 寄 存 器 中 的 STA,STO 和 AA 位 将 决 定 SI 标 志 被 清 除 后 SIO 硬 件 下 一 次 的 状 态 一 个 新 的 动 作 完 成 后, 新 的 状 态 码 将 被 更 新,SI 标 志 将 被 置 位 如 果 I2C 中 断 控 制 位 EI(I2CON[7]) 置 位, 适 当 的 动 作 或 新 状 态 码 的 软 件 分 支 可 以 在 中 断 服 务 程 序 中 执 行 每 种 模 式 下 的 数 据 传 输 在 图 中 示 出 Last state Last action is done Next setting in I2CON Expected next action 08H A START has been transmitted. (STA,STO,SI,AA)=(0,0,0,X) SLA+W will be transmitted; ACK bit will be received. Software's access to I2DAT with respect to "Expected next action": (1) Data byte will be transmitted: Software should load the data byte (to be transmitted) into I2DAT before new I2CON setting is done. (2) SLA+W (R) will be transmitted: Software should load the SLA+W/R (to be transmitted) into I2DAT before new I2CON setting is done. (3) Data byte will be received: Software can read the received data byte from I2DAT while a new state is entered. New state next action is done 18H SLA+W has been transmitted; ACK has been received. 图 对 如 下 五 图 的 说 明 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

164 From Slave Mode (C) Set STA to generate a START. 08H A START has been transmitted. (STA,STO,SI,AA)=(0,0,0,X) SLA+W will be transmitted; ACK bit will be received. From Master/Receiver (B) 18H SLA+W will be transmitted; ACK bit will be received. or 20H SLA+W will be transmitted; NOT ACK bit will be received. (STA,STO,SI,AA)=(0,0,0,X) Data byte will be transmitted; ACK will be received. (STA,STO,SI,AA)=(1,0,0,X) A repeated START will be transmitted; (STA,STO,SI,AA)=(0,1,0,X) A STOP will be transmitted; STO flag will be reset. (STA,STO,SI,AA)=(1,1,0,X) A STOP followed by a START will be transmitted; STO flag will be reset. 28H Data byte in S1DAT has been transmitted; ACK has been received. or 30H Data byte in S1DAT has been transmitted; NOT ACK has been received. 10H A repeated START has been transmitted. (STA,STO,SI,AA)=(0,0,0,X) SLA+R will be transmitted; ACK bit will be transmitted; SIO1 will be switched to MST/REC mode. Send a STOP 38H Arbitration lost in SLA+R/W or Data byte. Send a STOP followed by a START To Master/Receiver (A) (STA,STO,SI,AA)=(0,0,0,X) I2C bus will be release; Not address SLV mode will be entered. (STA,STO,SI,AA)=(1,0,0,X) A START will be transmitted when the bus becomes free. Enter NAslave Send a START when bus becomes free 图 主 机 发 送 模 式 版 本 V2.0

165 图 主 机 接 收 模 式 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

166 Set AA A8H Own SLA+R has been received; ACK has been return. or B0H Arbitration lost SLA+R/W as master; Own SLA+R has been received; ACK has been return. (STA,STO,SI,AA)=(0,0,0,0) Last data byte will be transmitted; ACK will be received. (STA,STO,SI,AA)=(0,0,0,1) Data byte will be transmitted; ACK will be received. C8H Last data byte in S1DAT has been transmitted; ACK has been received. C0H Data byte or Last data byte in S1DAT has been transmitted; NOT ACK has been received. B8H Data byte in S1DAT has been transmitted; ACK has been received. (STA,STO,SI,AA)=(0,0,0,0) Last data will be transmitted; ACK will be received. (STA,STO,SI,AA)=(0,0,0,1) Data byte will be transmitted; ACK will be received. A0H A STOP or repeated START has been received while still addressed as SLV/REC. (STA,STO,SI,AA)=(1,0,0,1) Switch to not address SLV mode; Own SLA will be recognized; A START will be transmitted when the bus becomes free. (STA,STO,SI,AA)=(1,0,0,0) Switch to not addressed SLV mode; No recognition of own SLA; A START will be transmitted when the becomes free. (STA,STO,SI,AA)=(0,0,0,1) Switch to not addressed SLV mode; Own SLA will be recognized. (STA,STO,SI,AA)=(0,0,0,0) Switch to not addressed SLV mode; No recognition of own SLA. Send a START when bus becomes free Enter NAslave To Master Mode (C) 图 从 机 发 送 模 式 版 本 V2.0

167 Set AA 60H Own SLA+W has been received; ACK has been return. or 68H Arbitration lost SLA+R/W as master; Own SLA+W has been received; ACK has been return. (STA,STO,SI,AA)=(0,0,0,0) Data byte will be received; NOT ACK will be returned. (STA,STO,SI,AA)=(0,0,0,1) Data byte will be received; ACK will be returned. 88H Previously addressed with own SLA address; NOT ACK has been returned. 80H Previously addressed with own SLA address; Data has been received; ACK has been returned. (STA,STO,SI,AA)=(0,0,0,0) Data will be received; NOT ACK will be returned. (STA,STO,SI,AA)=(0,0,0,1) Data will be received; ACK will be returned. A0H A STOP or repeated START has been received while still addressed as SLV/REC. (STA,STO,SI,AA)=(1,0,0,1) Switch to not addressed SLV mode; Own SLA will be recognized; A START will be transmitted when the bus becomes free. (STA,STO,SI,AA)=(1,0,0,0) Switch to not addressed SLV mode; No recognition of own SLA; A START will be transmitted when the becomes free. (STA,STO,SI,AA)=(0,0,0,1) Switch to not addressed SLV mode; Own SLA will be recognized. (STA,STO,SI,AA)=(0,0,0,0) Switch to not addressed SLV mode; No recognition of own SLA. Send a START when bus becomes free Enter NAslave To Master Mode (C) 图 从 机 接 收 模 式 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

168 Set AA 70H Reception of the general call address and one or more data bytes; ACK has been return. or 78H Arbitration lost SLA+R/W as master; and address as SLA by general call; ACK has been return. (STA,STO,SI,AA)=(X,0,0,0) Data byte will be received; NOT ACK will be returned. (STA,STO,SI,AA)=(X,0,0,1) Data byte will be received; ACK will be returned. 98H Previously addressed with General Call; Data byte has been received; NOT ACK has been returned. 90H Previously addressed with General Call; Data has been received; ACK has been returned. (STA,STO,SI,AA)=(X,0,0,0) Data will be received; NOT ACK will be returned. (STA,STO,SI,AA)=(X,0,0,1) Data will be received; ACK will be returned. A0H A STOP or repeated START has been received while still addressed as SLV/REC. (STA,STO,SI,AA)=(1,0,0,1) Switch to not addressed SLV mode; Own SLA will be recognized; A START will be transmitted when the bus becomes free. (STA,STO,SI,AA)=(1,0,0,0) Switch to not addressed SLV mode; No recognition of own SLA; A START will be transmitted when the becomes free. (STA,STO,SI,AA)=(0,0,0,1) Switch to not addressed SLV mode; Own SLA will be recognized. (STA,STO,SI,AA)=(0,0,0,0) Switch to not addressed SLV mode; No recognition of own SLA. Send a START when bus becomes free Enter NAslave To Master Mode (C) 图 广 播 呼 叫 模 式 版 本 V2.0

169 6.6 PWM 发 生 器 和 捕 捉 定 时 器 概 述 NuMicro M051 系 列 有 2 个 PWM 组, 支 持 4 组 PWM 发 生 器, 可 配 置 成 8 个 独 立 的 PWM 输 出, PWM0~PWM7, 或 者 4 个 互 补 的 PWM 对, (PWM0, PWM1), (PWM2, PWM3), (PWM4, PWM5) 和 (PWM6, PWM7), 带 4 个 可 编 程 的 死 区 发 生 器. 每 组 PWM 发 生 器 带 有 8 位 预 分 频 器, 一 个 时 钟 分 频 器 提 供 5 种 分 频 (1, 1/2, 1/4, 1/8, 1/16), 两 个 PWM 定 时 器 包 括 2 个 时 钟 选 择 器, 两 个 16 位 PWM 向 下 计 数 计 数 器 用 于 PWM 周 期 控 制, 两 个 16 位 比 较 器 用 于 PWM 占 空 比 控 制 以 及 一 个 死 区 发 生 器 4 组 PWM 发 生 器 提 供 8 个 独 立 的 PWM 中 断 标 志, 这 些 中 断 标 志 当 相 应 的 PWM 周 期 向 下 计 数 器 达 到 零 时 由 硬 件 置 位 每 个 PWM 中 断 源 和 它 相 应 的 中 断 使 能 位 可 以 引 起 CPU 请 求 PWM 中 断 PWM 发 生 器 可 以 配 置 为 单 触 发 模 式 产 生 仅 仅 一 个 PWM 周 期 或 自 动 重 载 模 式 连 续 输 出 PWM 波 形 当 PCR.DZEN01 置 位, PWM0 与 PWM1 执 行 互 补 的 PWM 对 功 能, 这 一 对 PWM 的 时 序, 周 期, 占 空 比 和 死 区 时 间 由 PWM0 定 时 器 和 死 区 发 生 器 0 决 定 同 样,PWM 互 补 对 (PWM2, PWM3),(PWM4, PWM5) 与 (PWM6, PWM7) 分 别 由 PWM2,PWM4 与 PWM6 定 时 器 和 死 区 发 生 器 2,4,6 控 制, 参 考 下 图 查 看 PWM 定 时 器 架 构 为 防 止 PWM 输 出 不 稳 定 波 形,16 位 向 下 计 数 计 数 器 和 16 位 比 较 器 采 用 双 缓 存 器 当 用 户 向 计 数 器 / 比 较 器 缓 冲 寄 存 器 内 写 入 值, 只 有 当 向 下 计 数 计 数 器 的 值 达 到 0 时, 被 更 新 的 值 才 会 被 装 载 到 16 位 计 数 器 / 比 较 器 该 双 缓 冲 特 性 避 免 PWM 输 出 波 形 上 产 生 毛 刺 当 16 位 向 下 计 数 计 数 器 达 到 0 时, 中 断 请 求 产 生 如 果 PWM 定 时 器 被 配 置 为 自 动 重 装 载 模 式, 当 向 下 计 数 器 达 到 0 时, 会 自 动 重 新 装 载 PWM 计 数 器 寄 存 器 (CNRx) 的 值, 并 开 始 递 减 计 数, 如 此 连 续 重 复 如 果 定 时 器 设 为 单 触 发 模 式, 当 向 下 计 数 器 达 到 0 时, 向 下 计 数 器 停 止 计 数, 并 产 生 一 个 中 断 请 求 PWM 计 数 器 比 较 器 的 值 用 于 高 电 平 脉 冲 宽 度 调 制, 当 向 下 计 数 器 的 值 与 比 较 寄 存 器 的 值 相 同 时, 计 数 器 控 制 逻 辑 改 变 输 出 为 高 电 平 PWM 定 时 器 可 复 用 为 数 字 输 入 捕 捉 功 能 如 果 捕 捉 功 能 使 能,PWM 的 输 出 引 脚 将 被 切 换 至 捕 捉 输 入 模 式 捕 捉 器 0 和 PWM0 使 用 同 一 个 定 时 器, 捕 捉 器 1 和 PWM1 使 用 另 一 组 定 时 器, 以 此 类 推 因 此 在 使 用 捕 捉 功 能 之 前, 用 户 必 须 预 先 配 置 PMW 定 时 器 捕 捉 功 能 使 能 后, 捕 捉 器 在 输 入 通 道 的 上 升 沿 将 PWM 计 数 器 值 锁 存 至 捕 捉 上 升 沿 锁 存 寄 存 器 (CRLR), 在 输 入 通 道 的 下 降 沿 将 PWM 计 数 器 值 锁 存 至 捕 捉 下 降 沿 锁 存 寄 存 器 (CFLR) 捕 捉 通 道 0 中 断 是 可 编 程 的, 通 过 设 定 CCR0.CRL_IE0[1] ( 上 升 沿 锁 存 中 断 使 能 ) 和 CCR0.CFL_IE0[2]] ( 下 降 沿 锁 存 中 断 使 能 ) 来 决 定 中 断 发 生 的 条 件 通 过 设 置 CCR0.CRL_IE1[17] 和 CCR0.CRL_IE1[18], 捕 捉 通 道 1 有 同 样 的 特 性 通 过 设 置 相 应 的 控 制 位, 每 组 的 通 道 0 到 通 道 3 有 同 样 的 特 性 对 于 每 一 组, 不 管 捕 捉 何 时 产 生 中 断 0/1/2/3,PWM 计 数 器 0/1/2/3 都 将 在 该 时 刻 重 载 最 大 的 捕 捉 频 率 受 捕 捉 中 断 延 迟 限 制 捕 捉 中 断 发 生 时, 软 件 至 少 要 执 行 三 个 步 骤 : 读 PIIRx 以 得 到 中 断 源, 读 PWM_CRLx/PWM_CFLx(x=0 到 3) 以 得 到 捕 捉 值, 写 1 清 PIIRx 如 果 中 断 延 迟 要 花 时 间 T0 完 成, 在 这 段 时 间 内 (T0), 捕 捉 信 号 一 定 不 能 翻 转 在 这 种 情 况 下, 最 大 的 捕 捉 频 率 将 是 1/T0 例 如 : HCLK = 50 MHz, PWM_CLK = 25 MHz, 中 断 延 迟 时 间 900 ns 因 此 最 大 的 捕 捉 频 率 将 是 1/900ns 1000 khz 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

170 6.6.2 特 征 PWM 功 能 特 性 : PWM 组 有 两 个 PWM 发 生 器 每 个 PWM 发 生 器 支 持 一 个 8 位 的 预 分 频 器, 一 个 时 钟 分 频 器, 两 个 PWM 定 时 器 ( 向 下 计 数 ), 一 个 死 区 发 生 器 和 两 路 PWM 输 出 最 高 16 位 分 辨 率 PWM 中 断 请 求 与 PWM 周 期 同 步 单 触 发 模 式 或 自 动 重 载 模 式 2 个 PWM 组 (PWMA/PWMB) 支 持 8 个 PWM 通 道 捕 捉 功 能 模 块 特 性 : 与 PWM 发 生 器 共 享 时 序 控 制 逻 辑 8 路 捕 捉 输 入 通 道 与 8 个 PWM 输 出 通 道 复 用 每 个 通 道 支 持 一 个 上 升 沿 锁 存 寄 存 器 (CRLR), 一 个 下 降 沿 锁 存 寄 存 器 (CFLR) 和 捕 捉 中 断 标 志 (CAPIFx) 版 本 V2.0

171 6.6.3 PWM 框 图 图 按 对 说 明 PWM 架 构 ( 定 时 器 0&1 为 一 对, 定 时 器 2&3 为 另 外 一 对, 诸 如 此 类 ) PWM01_S(CLKSEL1[29: 28]) PWM01_EN(APBCLK[20] ) M HCLK Reserved Ext. Crystal PWM01_CLK 图 PWM 发 生 器 0 时 钟 源 控 制 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

172 图 PWM 发 生 器 0 结 构 框 图 版 本 V2.0

173 M HCLK Reserved Ext. Crystal PWM23_S(CLKSEL1[31: 30]) PWM23_EN(APBCLK[21] ) PWM23_CLK 图 PWM 发 生 器 2 时 钟 源 控 制 图 PWM 发 生 器 2 结 构 框 图 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

174 M HCLK Reserved Ext. Crystal PWM45_S(CLKSEL2[5:4] ) PWM45_EN(APBCLK[22] ) PWM45_CLK 图 PWM 发 生 器 4 时 钟 源 控 制 图 PWM 发 生 器 4 结 构 框 图 版 本 V2.0

175 M HCLK Reserved Ext. Crystal PWM67_S(CLKSEL2[7:6] ) PWM67_EN(APBCLK[23] ) PWM67_CLK 图 PWM 发 生 器 6 时 钟 源 控 制 图 PWM 发 生 器 6 结 构 框 图 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

176 6.6.4 PWM 功 能 描 述 PWM- 定 时 器 操 作 PWM 周 期 和 占 空 比 控 制 由 PWM 向 下 计 数 器 寄 存 器 (CNR) 以 及 PWM 比 较 寄 存 器 (CMR) 配 置 PWM 定 时 器 工 作 时 序 如 图 所 示. 脉 宽 调 制 的 公 式 如 下,PWM 定 时 器 比 较 器 的 说 明 如 图 所 示 注 意 : 相 应 的 GPIO 管 脚 必 须 配 置 成 PWM 功 能 ( 使 能 POE 和 禁 用 CAPENR) PWM 频 率 = PWMxy_CLK/(prescale+1)/(clock divider)/(cnr+1); xy 代 表 01, 23, 45 或 67, 取 决 于 所 选 择 的 PWM 通 道. 占 空 比 = (CMR+1)/(CNR+1) CMR >= CNR:PWM 输 出 为 高 CMR < CNR:PWM 低 脉 宽 = (CNR-CMR) unit 1 ; PWM 高 脉 宽 = (CMR+1) unit CMR = 0:PWM 低 脉 宽 = (CNR) unit; PWM 高 脉 宽 = 1 unit 注 : 1. unit = 一 个 PWM 时 钟 周 期 Initialize PWM Start Update new CMRx CMRx+1 CNRx + - PWM-Timer Comparator Output CMRx CNRx PWM Ouput CNR+1 CMR+1 Note: x= 0~3. 图 PWM 定 时 器 内 部 比 较 器 输 出 版 本 V2.0

177 Comparator (CMR) PWM down-counter PWM-Timer output CMR = 1 CNR = 3 Auto reload = 1 (CHxMOD=1) (Write initial setting) Set ChxEN=1 (PWM-Timer starts running) CMR = 0 CNR = 4 (S/W write new value) Auto-load (H/W update value) (PWMIFx is set by H/W) Auto-load (PWMIFx is set by H/W) 图 PWM 定 时 器 操 作 时 序 PWM 双 缓 存, 自 动 重 载 以 及 单 触 发 模 式 NuMicro M051 系 列 PWM 定 时 器 具 有 双 缓 存 功 能 重 载 值 将 在 下 一 个 周 期 开 始 时 更 新, 不 会 影 响 当 前 定 时 器 工 作 PWM 计 数 器 值 可 写 入 CNRx, 当 前 PWM 计 数 器 的 值 可 以 从 PDRx 读 取 PWM 控 制 寄 存 器 (PCR) 的 CH0MOD 位 定 义 PWM0 是 自 动 重 载 模 式 还 是 单 触 发 模 式 如 果 CH0MOD 被 设 置 为 1, 当 PWM 计 数 器 达 到 0, 自 动 重 载 操 作 装 载 CNR0 的 值 到 PWM 计 数 器 如 果 CNR0 被 设 定 为 0, 当 PWM 计 数 器 计 数 到 0, 计 数 器 将 停 止 计 数 如 果 CH0MOD 被 设 定 为 0, 当 PWM 计 数 器 计 数 到 0, 计 数 器 立 即 停 止 计 数 PWM1~PWM7 运 行 状 态 与 PWM0 相 同. Write CNR=150 CMR=50 Write CNR=199 CMR=49 Write CNR=99 CMR=0 Write CNR=0 CMR=XX PWM Waveform Start Stop write a nonzero number to prescaler & setup clock dividor 图 PWM 双 缓 存 图 解 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

178 调 制 占 空 比 双 缓 存 功 能 允 许 CMRx 在 当 前 周 期 的 任 意 时 刻 被 写 入 写 入 值 将 在 下 个 周 期 内 生 效 Write CMR=100 Write CMR=50 Write CMR=0 1 PWM cycle = PWM cycle = PWM cycle = 151 Modulate PWM controller ouput duty ratio (CNR = 150) 图 PWM 控 制 器 输 出 占 空 比 死 区 发 生 器 NuMicro M051 系 列 提 供 PWM 死 区 发 生 器, 用 于 保 护 功 率 器 件 该 功 能 产 生 可 编 程 的 时 隙 来 延 迟 PWM 上 升 沿 输 出, 用 户 可 通 过 编 程 PPRx.DZI 确 定 死 区 间 隔 图 死 区 发 生 器 操 作 捕 捉 操 作 捕 捉 器 0 和 PWM0 共 用 同 一 个 定 时 器, 捕 捉 器 1 和 PWM1 共 用 另 一 个 定 时 器, 以 此 类 推 捕 获 器 总 是 在 输 版 本 V2.0

179 入 通 道 产 生 一 个 上 升 跳 变 时 将 PWM 计 数 器 的 值 锁 存 至 CRLRx, 在 输 入 通 道 产 生 一 个 下 降 跳 变 时 将 PWM 计 数 器 的 值 锁 存 至 CFLRx 捕 捉 通 道 0 中 断 是 可 编 程 的, 通 过 设 定 CCR0.CRL_IE0[1] ( 上 升 沿 锁 存 中 断 使 能 ) 和 CCR0.CFL_IE0[2]] ( 下 降 沿 锁 存 中 断 使 能 ) 来 决 定 中 断 发 生 的 条 件 通 过 设 置 CCR0.CRL_IE1[17] 和 CCR0.CRL_IE1[18], 捕 捉 通 道 1 有 同 样 的 特 性 无 论 捕 捉 模 块 何 时 触 发 一 个 捕 捉 中 断, 相 应 的 PWM 计 数 器 都 将 在 此 刻 重 载 CNRx 的 值 注 : 相 应 的 GPIO 管 脚 必 须 配 置 成 捕 捉 功 能 ( 禁 用 POE 和 使 能 CAPENR). PWM Counter Capture Input x Reload (If CNRx = 8) Reload No reload due to no CAPIFx CAPCHxEN CFLRx 1 7 CRLRx 5 CFL_IEx CRL_IEx CAPIFx CFLRIx Set by H/W Set by H/W Clear by S/W Clear by S/W CRLRIx Set by H/W Clear by S/W Note: X=0~7 在 上 述 范 例 中,CNR 为 8: 图 捕 捉 操 作 时 序 1. 捕 捉 中 断 标 志 (CAPIFx) 置 位 时,PWM 计 数 器 将 重 装 载 CNRx 的 值. 2. 通 道 低 脉 冲 宽 度 为 (CNR CRLR). 3. 通 道 高 脉 冲 宽 度 为 (CNR CFLR) PWM- 定 时 器 中 断 结 构 PWM 0 与 捕 捉 器 0 共 用 同 一 个 中 断 PWM1 与 捕 捉 器 1 共 用 同 一 个 中 断, 以 此 类 推 因 此, 同 一 通 道 的 PWM 功 能 和 捕 捉 功 能 不 能 同 时 使 用 下 图 说 明 了 PWM 定 时 器 中 断 结 构 提 供 8 个 PWM 中 断, PWM0_INT~PWM7_INT, 对 于 增 强 型 中 断 控 制 寄 存 器 (AIC) 可 分 为 PWMA_INT 与 PWMB_INT 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

180 PWMIF0 CAPIF0 PWMIF1 CAPIF1 PWMIF2 CAPIF2 PWMIF3 CAPIF3 PWM0_INT PWM1_INT PWM2_INT PWM3_INT PWMA_INT 图 PWM A 组 PWM- 定 时 器 中 断 结 构 图 PWMIF0 CAPIF0 PWMIF1 CAPIF1 PWMIF2 CAPIF2 PWMIF3 CAPIF3 PWM4_INT PWM5_INT PWM6_INT PWM7_INT PWMB_INT 图 PWM B 组 PWM- 定 时 器 中 断 结 构 图 版 本 V2.0

181 PWM- 定 时 器 开 启 步 骤 推 荐 使 用 如 下 步 骤 启 动 PWM 驱 动 器 1. 配 置 时 钟 选 择 器 (CSR) 2. 配 置 预 分 频 器 (PPR) 3. 配 置 反 向 打 开 / 关 闭, 死 区 发 生 器 打 开 / 关 闭, 自 动 重 载 / 单 触 发 模 式, 并 停 止 PWM 定 时 器 (PCR) 4. 配 置 比 较 器 寄 存 器 (CMR) 设 定 PWM 占 空 比 5. 配 置 PWM 计 数 器 寄 存 器 (CNR) 设 定 PWM 周 期. 6. 配 置 中 断 使 能 寄 存 器 (PIER) 7. 配 置 相 应 的 GPIO 管 脚 为 PWM 功 能 ( 使 能 POE 和 禁 用 CAPENR). 8. 使 能 PWM 定 时 器 开 始 运 行 置 PCR 中 的 CHxEN 为 PWM- 定 时 器 关 闭 步 骤 方 式 1: 设 定 16 位 向 下 计 数 计 数 器 (CNR) 为 0, 并 监 视 PDR(16 位 向 下 计 数 器 的 当 前 值 ) 当 PDR 达 到 0, 禁 用 PWM 定 时 器 (PCR 的 CHxEN 位 ) ( 推 荐 ) 方 式 2: 设 定 16 位 向 下 计 数 计 数 器 (CNR) 为 0, 当 中 断 请 求 发 生, 禁 用 PWM 定 时 器 (PCR 的 CHxEN 位 ) ( 推 荐 ) 方 式 3: 直 接 禁 用 PWM 定 时 器 (PCR 的 CHxEN 位 ) ( 不 推 荐 ) 不 推 荐 方 式 3 的 原 因 是 : 禁 用 CHxEN 将 立 即 停 止 PWM 输 出 信 号, 引 起 PWM 输 出 占 空 比 的 改 变, 这 可 能 导 致 电 机 控 制 电 路 损 坏 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

182 捕 捉 开 始 步 骤 配 置 时 钟 选 择 器 (CSR) 配 置 预 分 频 器 (PPR) 配 置 通 道 使 能, 上 升 / 下 降 沿 中 断 使 能 以 及 输 入 信 号 反 向 打 开 / 关 闭 (CCR0, CCR1) 配 置 PWM 计 数 器 寄 存 器 (CNR) 配 置 相 应 GPIO 管 脚 为 捕 捉 功 能 ( 禁 用 POE 和 使 能 CAPENR). 使 能 PWM 定 时 器 开 始 运 行 ( 置 PCR 中 的 CHxEN 为 1) 版 本 V2.0

183 6.6.5 PWM 控 制 器 寄 存 器 映 射 R: 只 读, W: 只 写, R/W: 可 读 写 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 PWMA_BA = 0x4004_0000 (PWMA 组 ) PWMB_BA = 0x4014_0000 (PWMB 组 ) PPR CSR PCR CNR0 CMR0 PDR0 CNR1 CMR1 PDR1 CNR2 CMR2 PWMA_BA+0x00 R/W PWMA 组 预 分 频 寄 存 器 0x0000_0000 PWMB_BA+0x00 R/W PWMB 组 预 分 频 寄 存 器 0x0000_0000 PWMA_BA+0x04 R/W PWMA 组 时 钟 选 择 寄 存 器 0x0000_0000 PWMB_BA+0x04 R/W PWMB 组 时 钟 选 择 寄 存 器 0x0000_0000 PWMA_BA+0x08 R/W PWMA 组 控 制 寄 存 器 0x0000_0000 PWMB_BA+0x08 R/W PWMB 组 控 制 寄 存 器 0x0000_0000 PWMA_BA+0x0C R/W PWMA 组 计 数 寄 存 器 0 0x0000_0000 PWMB_BA+0x0C R/W PWMB 组 计 数 寄 存 器 0 0x0000_0000 PWMA_BA+0x10 R/W PWMA 组 比 较 寄 存 器 0 0x0000_0000 PWMB_BA+0x10 R/W PWMB 组 比 较 寄 存 器 0 0x0000_0000 PWMA_BA+0x14 R PWMA 组 数 据 寄 存 器 0 0x0000_0000 PWMB_BA+0x14 R PWMB 组 数 据 寄 存 器 0 0x0000_0000 PWMA_BA+0x18 R/W PWMA 组 计 数 寄 存 器 1 0x0000_0000 PWMB_BA+0x18 R/W PWMB 组 计 数 寄 存 器 1 0x0000_0000 PWMA_BA+0x1C R/W PWMA 组 比 较 寄 存 器 1 0x0000_0000 PWMB_BA+0x1C R/W PWMB 组 比 较 寄 存 器 1 0x0000_0000 PWMA_BA+0x20 R PWMA 组 数 据 寄 存 器 1 0x0000_0000 PWMB_BA+0x20 R PWMB 组 数 据 寄 存 器 1 0x0000_0000 PWMA_BA+0x24 R/W PWMA 组 计 数 寄 存 器 2 0x0000_0000 PWMB_BA+0x24 R/W PWMB 组 计 数 寄 存 器 2 0x0000_0000 PWMA_BA+0x28 R/W PWMA 组 比 较 寄 存 器 2 0x0000_0000 PWMB_BA+0x28 R/W PWMB 组 比 较 寄 存 器 2 0x0000_0000 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

184 PDR2 CNR3 CMR3 PDR3 PIER PIIR CCR0 CCR2 CRLR0 CFLR0 CRLR1 CFLR1 CRLR2 CFLR2 PWMA_BA+0x2C R PWMA 组 数 据 寄 存 器 2 0x0000_0000 PWMB_BA+0x2C R PWMB 组 数 据 寄 存 器 2 0x0000_0000 PWMA_BA+0x30 R/W PWMA 组 计 数 寄 存 器 3 0x0000_0000 PWMB_BA+0x30 R/W PWMB 组 计 数 寄 存 器 3 0x0000_0000 PWMA_BA+0x34 R/W PWMA 组 比 较 寄 存 器 3 0x0000_0000 PWMB_BA+0x34 R/W PWMB 组 比 较 寄 存 器 3 0x0000_0000 PWMA_BA+0x38 R PWMA 组 数 据 寄 存 器 3 0x0000_0000 PWMB_BA+0x38 R PWMB 组 数 据 寄 存 器 3 0x0000_0000 PWMA_BA+0x40 R/W PWMA 组 中 断 使 能 寄 存 器 0x0000_0000 PWMB_BA+0x40 R/W PWMB 组 中 断 使 能 寄 存 器 0x0000_0000 PWMA_BA+0x44 R/C PWMA 组 中 断 标 志 寄 存 器 0x0000_0000 PWMB_BA+0x44 R/C PWMB 组 中 断 标 志 寄 存 器 0x0000_0000 PWMA_BA+0x50 R/W PWMA 组 捕 捉 控 制 寄 存 器 0 0x0000_0000 PWMB_BA+0x50 R/W PWMB 组 捕 捉 控 制 寄 存 器 0 0x0000_0000 PWMA_BA+0x54 R/W PWMA 组 捕 捉 控 制 寄 存 器 2 0x0000_0000 PWMB_BA+0x54 R/W PWMB 组 捕 捉 控 制 寄 存 器 2 0x0000_0000 PWMA_BA+0x58 R/W PWMA 组 捕 捉 上 升 沿 锁 存 寄 存 器 (Channel 0) 0x0000_0000 PWMB_BA+0x58 R/W PWMB 组 捕 捉 上 升 沿 锁 存 寄 存 器 (Channel 0) 0x0000_0000 PWMA_BA+0x5C R/W PWMA 组 捕 捉 下 降 沿 锁 存 寄 存 器 (Channel 0) 0x0000_0000 PWMB_BA+0x5C R/W PWMB 组 捕 捉 下 降 沿 锁 存 寄 存 器 (Channel 0) 0x0000_0000 PWMA_BA+0x60 R/W PWMA 组 捕 捉 上 升 沿 锁 存 寄 存 器 (Channel 1) 0x0000_0000 PWMB_BA+0x60 R/W PWMB 组 捕 捉 上 升 沿 锁 存 寄 存 器 (Channel 1) 0x0000_0000 PWMA_BA+0x64 R/W PWMA 组 捕 捉 下 降 沿 锁 存 寄 存 器 (Channel 1) 0x0000_0000 PWMB_BA+0x64 R/W PWMB 组 捕 捉 下 降 沿 锁 存 寄 存 器 (Channel 1) 0x0000_0000 PWMA_BA+0x68 R/W PWMA 组 捕 捉 上 升 沿 锁 存 寄 存 器 (Channel 2) 0x0000_0000 PWMB_BA+0x68 R/W PWMB 组 捕 捉 上 升 沿 锁 存 寄 存 器 (Channel 2) 0x0000_0000 PWMA_BA+0x6C R/W PWMA 组 捕 捉 下 降 沿 锁 存 寄 存 器 (Channel 2) 0x0000_0000 PWMB_BA+0x6C R/W PWMB 组 捕 捉 下 降 沿 锁 存 寄 存 器 (Channel 2) 0x0000_ 版 本 V2.0

185 CRLR3 CFLR3 CAPENR POE PWMA_BA+0x70 R/W PWMA 组 捕 捉 上 升 沿 锁 存 寄 存 器 (Channel 3) 0x0000_0000 PWMB_BA+0x70 R/W PWMB 组 捕 捉 上 升 沿 锁 存 寄 存 器 (Channel 3) 0x0000_0000 PWMA_BA+0x74 R/W PWMA 组 捕 捉 下 降 沿 锁 存 寄 存 器 (Channel 3) 0x0000_0000 PWMB_BA+0x74 R/W PWMB 组 捕 捉 下 降 沿 锁 存 寄 存 器 (Channel 3) 0x0000_0000 PWMA_BA+0x78 R/W PWMA 组 捕 捉 输 入 0~3 使 能 寄 存 器 0x0000_0000 PWMB_BA+0x78 R/W PWMB 组 捕 捉 输 入 0~3 使 能 寄 存 器 0x0000_0000 PWMA_BA+0x7C R/W PWMA 组 通 道 0~3 输 出 使 能 0x0000_0000 PWMB_BA+0x7C R/W PWMB 组 通 道 0~3 输 出 使 能 0x0000_0000 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

186 6.6.6 PWM 控 制 器 寄 存 器 描 述 PWM 预 分 频 寄 存 器 (PPR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 PPR PWMA_BA+0x00 R/W PWM A 组 预 分 频 寄 存 器 0x0000_0000 PWMB_BA+0x00 R/W PWM B 组 预 分 频 寄 存 器 0x0000_ DZI DZI CP CP01 Bits 描 述 [31:24] DZI23 PWM2 与 PWM3 的 死 区 间 隔 寄 存 器 (PWM2 与 PWM3 对 应 于 PWMA 组, PWM6 与 PWM7 对 应 于 PWMB 组 ) 该 8 位 寄 存 器 决 定 死 区 长 度. 每 单 位 死 区 时 间 长 度 由 相 应 的 CSR 位 决 定. [23:16] DZI01 PWM0 与 PWM1 的 死 区 间 隔 寄 存 器 (PWM0 与 PWM1 对 应 于 PWMA 组, PWM4 与 PWM5 对 应 于 PWMB 组 ) 该 8 位 寄 存 器 决 定 死 区 长 度. 每 单 位 死 区 时 间 长 度 由 相 应 的 CSR 位 决 定. [15:8] CP23 PWM 定 时 器 2 & 3 的 时 钟 预 分 频 2 (PWM counter 2 & 3 对 应 于 A 组 与 PWM counter 6 & 7 f 对 应 于 B 组 ) 时 钟 输 入 相 应 PWM 计 数 器 之 前, 根 据 (CP23 + 1) 分 频 如 果 CP23=0, 预 分 频 器 2 输 出 时 钟 停 止 PWM 计 数 器 2 和 3 也 停 止. [7:0] CP01 PWM 定 时 器 0 & 1 的 时 钟 预 分 频 0(PWM counter 0 & 1 对 应 于 A 组 与 PWM counter 4 & 5 对 应 于 B 组 ) 版 本 V2.0

187 时 钟 输 入 相 应 PWM 计 数 器 之 前, 根 据 (CP01 + 1) 分 频 如 果 CP01=0, 预 分 频 器 0 输 出 时 钟 停 止 PWM 计 数 器 0 和 1 也 停 止. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

188 PWM 时 钟 选 择 寄 存 器 (CSR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 CSR PWMA_BA+0x04 R/W PWM A 组 时 钟 选 择 寄 存 器 0x0000_0000 PWMB_BA+0x04 R/W PWM B 组 时 钟 选 择 寄 存 器 0x0000_ CSR3 CSR CSR1 CSR0 Bits 描 述 [31:15] 定 时 器 3 时 钟 源 选 择 (PWM 定 时 器 3 对 应 于 A 组 and PWM 定 时 器 7 对 应 于 B 组 ) 为 PWM 定 时 器 选 择 时 钟 输 入. CSR3 [14:12] 输 入 时 钟 分 频 [14:12] CSR [11] 定 时 器 2 时 钟 源 选 择 (PWM 定 时 器 2 对 应 于 A 组 and PWM 定 时 器 6 对 应 于 B 组 ) [10:8] CSR2 为 PWM 定 时 器 选 择 时 钟 输 入. ( 表 格 同 CSR3) 版 本 V2.0

189 [7] 定 时 器 1 时 钟 源 选 择 (PWM 定 时 器 1 对 应 于 A 组 and PWM 定 时 器 5 对 应 于 B 组 ) [6:4] CSR1 为 PWM 定 时 器 选 择 时 钟 输 入. ( 表 格 同 CSR3) [3] 定 时 器 0 时 钟 源 选 择 (PWM 定 时 器 0 对 应 于 A 组 and PWM 定 时 器 4 对 应 于 B 组 ) [2:0] CSR0 为 PWM 定 时 器 选 择 时 钟 输 入. ( 表 格 同 CSR3) 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

190 PWM 控 制 寄 存 器 (PCR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 PCR PWMA_BA+0x08 R/W PWM A 组 控 制 寄 存 器 (PCR) 0x0000_0000 PWMB_BA+0x08 R/W PWM B 组 控 制 寄 存 器 (PCR) 0x0000_ CH3MOD CH3INV CH3EN CH2MOD CH2INV CH2EN CH1MOD CH1INV CH1EN DZEN23 DZEN01 CH0MOD CH0INV CH0EN Bits 描 述 [31:28] PWM- 定 时 器 3 自 动 重 载 / 单 触 发 模 式 选 择 (PWM 定 时 器 3 对 应 于 A 组 and PWM 定 时 器 7 对 应 于 B 组 ) [27] CH3MOD 1 = 自 动 重 载 模 式 0 = 单 触 发 模 式 注 : 如 果 该 位 由 0 置 1, 会 使 CNR3 和 CMR3 清 位 [26] CH3INV PWM 定 时 器 3 反 向 打 开 / 关 闭 (PWM 定 时 器 3 对 应 于 A 组 and PWM 定 时 器 7 对 应 于 B 组 ) 1 = 反 向 打 开 [25] 0 = 反 向 关 闭 PWM 定 时 器 3 使 能 / 禁 用 (PWM 定 时 器 3 对 应 于 A 组 and PWM 定 时 器 7 对 应 于 B 组 ) [24] CH3EN 1 = 使 能 相 应 PWM 定 时 器 开 始 运 行 0 = 停 止 相 应 PWM 定 时 器 运 行 版 本 V2.0

191 [23:20] PWM- 定 时 器 2 自 动 重 载 / 单 触 发 模 式 选 择 (PWM 定 时 器 2 对 应 于 A 组 and PWM 定 时 器 6 对 应 于 B 组 ) [19] CH2MOD [18] CH2INV 1 = 自 动 重 载 模 式 0 = 单 触 发 模 式 注 : 如 果 该 位 由 0 置 1, 会 使 CNR2 和 CMR2 清 位. PWM- 定 时 器 2 反 向 打 开 / 关 闭 (PWM 定 时 器 2 对 应 于 A 组 and PWM 定 时 器 6 对 应 于 B 组 ) 1 = 反 向 打 开 [17] 0 = 反 向 关 闭 PWM 定 时 器 2 使 能 / 禁 用 (PWM 定 时 器 2 对 应 于 A 组 and PWM 定 时 器 6 对 应 于 B 组 ) [16] CH2EN 1 = 使 能 相 应 PWM 定 时 器 开 始 运 行 [15:12] 0 = 停 止 相 应 PWM 定 时 器 运 行 PWM 定 时 器 1 自 动 重 载 / 单 触 发 模 式 选 择 (PWM 定 时 器 1 对 应 于 A 组 and PWM 定 时 器 5 对 应 于 B 组 ) [11] CH1MOD [10] CH1INV 1 = 自 动 重 载 模 式 0 = 单 触 发 模 式 注 : 如 果 该 位 由 0 置 1, 会 使 CNR1 和 CMR1 清 位. PWM- 定 时 器 1 反 向 打 开 / 关 闭 (PWM 定 时 器 1 对 应 于 A 组 and PWM 定 时 器 5 对 应 于 B 组 ) 1 = 反 向 打 开 [9] 0 = 反 向 关 闭 PWM 定 时 器 1 使 能 / 禁 用 (PWM 定 时 器 1 对 应 于 A 组 and PWM 定 时 器 5 对 应 于 B 组 ) [8] CH1EN 1 = 使 能 相 应 PWM 定 时 器 开 始 运 行 [7:6] 0 = 停 止 相 应 PWM 定 时 器 运 行 [5] DZEN23 死 区 发 生 器 2 使 能 / 禁 用 (PWM2 and PWM3 pair 对 应 于 PWMA 组, PWM6 and PWM7 pair 对 应 于 PWMB 组 ) 1 = 使 能 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

192 0 = 禁 用 注 : 当 死 区 发 生 器 使 能,PWM A 组 的 PWM2 与 PWM3 将 成 为 互 补 对, PWM B 组 的 PWM6 与 PWM7 将 成 为 互 补 对. 死 区 发 生 器 0 使 能 / 禁 用 (PWM0 and PWM1 pair 对 应 于 PWMA 组, PWM4 and PWM5 pair 对 应 于 PWMB 组 ) [4] DZEN01 1 = 使 能 0 = 禁 用 注 : 当 死 区 发 生 器 使 能,PWM A 组 的 PWM0 与 PWM1 将 成 为 互 补 对, PWM B 组 的 PWM4 与 PWM5 将 成 为 互 补 对. PWM- 定 时 器 0 自 动 加 载 / 单 触 发 模 式 选 择 (PWM 定 时 器 0 对 应 于 A 组 and PWM 定 时 器 4 对 应 于 B 组 ) [3] CH0MOD [2] CH0INV 1 = 自 动 重 载 模 式 0 = 单 触 发 模 式 注 : 如 果 该 位 由 0 置 1, 会 使 CNR0 和 CMR0 清 位. PWM- 定 时 器 0 反 向 打 开 / 关 闭 (PWM 定 时 器 0 对 应 于 A 组 and PWM 定 时 器 4 对 应 于 B 组 ) 1 = 反 向 打 开 [1] 0 = 反 向 关 闭 [0] CH0EN PWM- 定 时 器 0 使 能 / 禁 用 (PWM 定 时 器 0 对 应 于 A 组 and PWM 定 时 器 4 对 应 于 B 组 ) 1 = 使 能 相 应 PWM 定 时 器 开 始 运 行 0 = 停 止 相 应 PWM 定 时 器 运 行 版 本 V2.0

193 PWM 计 数 器 寄 存 器 3-0 (CNR3-0) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 CNR0 CNR1 CNR2 CNR3 PWMA_BA+0x0C R/W PWM A 组 计 数 器 寄 存 器 0 0x0000_0000 PWMB_BA+0x0C R/W PWM B 组 计 数 器 寄 存 器 0 0x0000_0000 PWMA_BA+0x18 R/W PWM A 组 计 数 器 寄 存 器 1 0x0000_0000 PWMB_BA+0x18 R/W PWM B 组 计 数 器 寄 存 器 1 0x0000_0000 PWMA_BA+0x24 R/W PWM A 组 计 数 器 寄 存 器 2 0x0000_0000 PWMB_BA+0x24 R/W PWM B 组 计 数 器 寄 存 器 2 0x0000_0000 PWMA_BA+0x30 R/W PWM A 组 计 数 器 寄 存 器 3 0x0000_0000 PWMB_BA+0x30 R/W PWM B 组 计 数 器 寄 存 器 3 0x0000_ CNRx [15:8] CNRx [7:0] Bits 描 述 [31:16] PWM 计 数 器 / 定 时 器 载 入 值 CNR 决 定 PWM 的 周 期. [15:0] CNRx PWM 频 率 = PWMxy_CLK/(prescale+1)*(clock divider)/(cnr+1); xy 代 表 01, 23, 45 或 67, 取 决 于 所 选 择 的 PWM 通 道. 占 空 比 = (CMR+1)/(CNR+1). CMR >= CNR: PWM 输 出 高. CMR < CNR: PWM 低 脉 冲 宽 度 = (CNR-CMR) unit; PWM 高 脉 冲 宽 度 = 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

194 (CMR+1) unit. CMR = 0: PWM 脉 冲 宽 度 = (CNR) unit; PWM 脉 冲 宽 度 = 1 unit (Unit = one PWM clock cycle) 注 : CNR 写 入 数 据 后 将 在 下 一 个 PWM 周 期 生 效 版 本 V2.0

195 PWM 比 较 器 寄 存 器 3-0 (CMR3-0) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 CMR0 CMR1 CMR2 CMR3 PWMA_BA+0x10 R/W PWM A 组 比 较 器 寄 存 器 0 0x0000_0000 PWMB_BA+0x10 R/W PWM B 组 比 较 器 寄 存 器 0 0x0000_0000 PWMA_BA+0x1C R/W PWM A 组 比 较 器 寄 存 器 1 0x0000_0000 PWMB_BA+0x1C R/W PWM B 组 比 较 器 寄 存 器 1 0x0000_0000 PWMA_BA+0x28 R/W PWM A 组 比 较 器 寄 存 器 2 0x0000_0000 PWMB_BA+0x28 R/W PWM B 组 比 较 器 寄 存 器 2 0x0000_0000 PWMA_BA+0x34 R/W PWM A 组 比 较 器 寄 存 器 3 0x0000_0000 PWMB_BA+0x34 R/W PWM B 组 比 较 器 寄 存 器 3 0x0000_ CMRx [15:8] CMRx [7:0] Bits 描 述 [31:16] PWM 比 较 器 寄 存 器 CMR 决 定 PWM 的 占 空 比. [15:0] CMRx PWM 频 率 = PWMxy_CLK/(prescale+1)*(clock divider)/(cnr+1); xy 代 表 01, 23, 45 or 67, 取 决 于 所 选 择 的 PWM 通 道. 占 空 比 = (CMR+1)/(CNR+1). CMR >= CNR: PWM 输 出 高. CMR < CNR: PWM 低 脉 冲 宽 度 = (CNR-CMR) unit; PWM 高 脉 冲 宽 度 = 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

196 (CMR+1) unit. CMR = 0: PWM 低 脉 冲 宽 度 = (CNR) unit; PWM 高 脉 冲 宽 度 = 1 unit (Unit = 一 个 PWM 时 钟 周 期 ) Note: CNR 写 入 数 据 后 将 在 下 一 个 PWM 周 期 生 效 版 本 V2.0

197 PWM 数 据 寄 存 器 3-0 (PDR 3-0) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 PDR0 PDR1 PDR2 PDR3 PWMA_BA0+0x14 R PWM A 组 数 据 寄 存 器 0 0x0000_0000 PWMB_BA0+0x14 R PWMB 组 组 数 据 寄 存 器 0 0x0000_0000 PWMA_BA0+0x20 R PWMA 组 组 数 据 寄 存 器 1 0x0000_0000 PWMB_BA0+0x20 R PWMB 组 组 数 据 寄 存 器 1 0x0000_0000 PWMA_BA0+0x2C R PWMA 组 组 数 据 寄 存 器 2 0x0000_0000 PWMB_BA0+0x2C R PWMB 组 组 数 据 寄 存 器 2 0x0000_0000 PWMA_BA0+0x38 R PWMA 组 组 数 据 寄 存 器 3 0x0000_0000 PWMB_BA0+0x38 R PWMB 组 组 数 据 寄 存 器 3 0x0000_ PDR[15:8] PDR[7:0] Bits 描 述 [31:16] [15:0] PDRx PWM 数 据 寄 存 器 用 户 查 询 PDR 可 知 16 位 计 数 器 当 前 值. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

198 PWM 中 断 使 能 寄 存 器 (PIER) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 PIER PWMA_BA+0x40 R/W PWM A 组 中 断 使 能 寄 存 器 0x0000_0000 PWMB_BA+0x40 R/W PWM B 组 中 断 使 能 寄 存 器 0x0000_ PIER3 PIER2 PIER1 PIER0 Bits 描 述 [31:4] PWM 通 道 3 中 断 使 能 [3] PWMIE3 1 = 使 能 0 = 禁 用 PWM 通 道 2 中 断 使 能 [2] PWMIE2 1 = 使 能 0 = 禁 用 PWM 通 道 1 中 断 使 能 [1] PWMIE1 1 = 使 能 0 = 禁 用 PWM 通 道 0 中 断 使 能 [0] PWMIE0 1 = 使 能 0 = 禁 用 版 本 V2.0

199 PWM 中 断 标 志 寄 存 器 (PIIR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 PIIR PWMA_BA+0x44 R/W PWM A 组 中 断 标 志 寄 存 器 0x0000_0000 PWMB_BA+0x44 R/W PWM B 组 中 断 标 志 寄 存 器 0x0000_ PWMIF3 PWMIF2 PWMIF1 PWMIF0 Bits 描 述 [31:4] [3] PWMIF3 [2] PWMIF2 [1] PWMIF1 [0] PWMIF0 PWM 通 道 3 中 断 状 态 当 PWM3 向 下 计 数 至 0 时, 硬 件 将 该 位 置 1 软 件 写 1 清 该 位. PWM 通 道 2 中 断 状 态 当 PWM2 向 下 计 数 至 0 时, 硬 件 将 该 位 置 1 软 件 写 1 清 该 位. PWM 通 道 1 中 断 状 态 当 PWM1 向 下 计 数 至 0 时, 硬 件 将 该 位 置 1 软 件 写 1 清 该 位. PWM 通 道 0 中 断 状 态 当 PWM0 向 下 计 数 至 0 时, 硬 件 将 该 位 置 1 软 件 写 1 清 该 位 注 : 用 户 可 通 过 对 PIIR 相 应 的 位 写 1 来 对 中 断 标 志 清 零. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

200 捕 捉 控 制 寄 存 器 (CCR0) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 CCR0 PWMA_BA+0x50 R/W PWM A 组 捕 捉 控 制 寄 存 器 0x0000_0000 PWMB_BA+0x50 R/W PWM B 组 捕 捉 控 制 寄 存 器 0x0000_ CFLRI1 CRLRI1 CAPIF1 CAPCH1EN FL_IE1 RL_IE1 INV CFLRI0 CRLRI0 CAPIF0 CAPCH0EN FL_IE0 RL_IE0 INV0 Bits 描 述 [31:24] [23] CFLRI1 [22] CRLRI1 CFLR1 锁 定 方 向 标 志 位 在 PWM 输 入 通 道 1 的 下 降 沿,CFLR1 锁 存 PWM 向 下 计 数 器, 并 且 该 位 由 硬 件 置 位 写 1 清 该 位. CRLR1 锁 定 方 向 标 志 位 在 PWM 输 入 通 道 1 的 上 升 沿,CFLR1 锁 存 PWM 向 下 计 数 器, 并 且 该 位 由 硬 件 置 位 写 1 清 该 位. [5] 捕 捉 器 1 中 断 标 志 [20] CAPIF1 如 果 PWM 组 通 道 1 上 升 沿 锁 定 中 断 使 能 (CRL_IE1=1), PWM 组 通 道 1 的 向 上 传 输 将 使 CAPIF1 为 高 ; 同 样, 如 果 下 降 沿 锁 定 中 断 使 能 (CFL_IE1=1), 向 下 传 输 将 使 CAPIF1 为 高. 该 标 志 由 软 件 写 1 清 零. [19] CAPCH1EN 捕 捉 器 通 道 1 传 输 使 能 / 禁 用 1 = 使 能 PWM 组 通 道 1 的 捕 捉 功 能 版 本 V2.0

201 0 = 禁 用 PWM 组 通 道 1 的 捕 捉 功 能 使 能 时, 捕 捉 锁 定 PWM 计 数 器 并 保 存 CRLR( 上 升 沿 锁 定 ) 和 CFLR( 上 升 沿 锁 定 ). 禁 用 时, 捕 捉 器 不 更 新 CRLR 和 CFLR, 并 禁 用 PWM 组 通 道 1 中 断. PWM 组 通 道 1 下 降 沿 锁 定 中 断 使 能 [18] CFL_IE1 1 = 使 能 向 下 锁 定 中 断 0 = 禁 用 向 下 锁 定 中 断 使 能 时, 如 果 捕 捉 器 检 测 到 PWM 组 通 道 1 有 下 降 沿, 捕 捉 器 产 生 中 断. PWM 组 通 道 1 上 升 沿 锁 定 中 断 使 能 [17] CRL_IE1 1 = 使 能 向 上 锁 定 中 断 0 = 禁 用 向 上 锁 定 中 断 使 能 时, 如 果 捕 捉 器 检 测 到 PWM 组 通 道 1 有 上 升 沿, 捕 捉 器 产 生 中 断. [16] INV1 通 道 1 反 向 打 开 / 关 闭 1 = 反 向 打 开 输 入 到 寄 存 器 的 信 号 与 通 道 上 的 实 际 信 号 电 平 反 向 0 = 反 向 关 闭 [15:8] CFLR0 锁 定 方 向 标 志 位 [7] CFLRI0 在 PWM 输 入 通 道 0 的 下 降 沿,CFLR0 锁 存 PWM 向 下 计 数 器, 并 且 该 位 由 硬 件 置 位 写 1 清 该 位 CRLR0 锁 定 方 向 标 志 位 [6] CRLRI0 在 PWM 输 入 通 道 0 的 上 升 沿,CRLR0 锁 存 PWM 向 下 计 数 器, 并 且 该 位 由 硬 件 置 位 [5] 写 1 清 该 位. 捕 捉 器 0 中 断 标 志 [4] CAPIF0 如 果 PWM 组 通 道 1 上 升 沿 锁 定 中 断 使 能 (CRL_IE0=1), PWM 组 通 道 1 的 上 升 沿 将 使 CAPIF0 为 高 ; 同 样, 如 果 使 能 下 降 沿 锁 定 中 断 (CRL_IE0=1), 下 降 沿 将 使 CAPIF0 为 高. 该 标 志 由 软 件 写 1 清 零. 捕 捉 器 通 道 0 传 输 使 能 / 禁 用 [3] CAPCH0EN 1 = 使 能 PWM 组 通 道 0 的 捕 捉 功 能. 0 = 禁 用 PWM 组 通 道 0 的 捕 捉 功 能 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

202 使 能 时, 捕 捉 锁 定 PWM 计 数 器 并 保 存 CRLR( 向 上 锁 定 ) 和 CFLR( 向 下 锁 定 ). 禁 用 时, 捕 捉 器 不 更 新 CRLR 和 CFLR, 并 禁 用 PWM 组 通 道 0 中 断. 通 道 0 下 降 沿 锁 定 中 断 使 能 [2] CFL_IE0 1 = 使 能 下 降 沿 锁 定 中 断 0 = 禁 用 下 降 沿 锁 定 中 断 使 能 时, 捕 捉 器 检 测 到 PWM 组 通 道 0 有 向 下 传 输, 捕 捉 器 产 生 中 断. PWM 组 通 道 0 上 升 沿 锁 定 中 断 使 能 [1] CRL_IE0 1 = 使 能 上 升 沿 锁 定 中 断 0 = 禁 用 上 升 沿 锁 定 中 断 使 能 时, 如 果 捕 捉 器 检 测 到 PWM 组 通 道 0 有 向 上 传 输, 捕 捉 器 产 生 中 断. [0] INV0 通 道 0 反 向 打 开 / 关 闭 1 = 反 向 打 开 输 入 到 寄 存 器 的 信 号 与 通 道 上 的 实 际 信 号 点 平 反 向 0 = 反 向 关 闭 版 本 V2.0

203 捕 捉 控 制 寄 存 器 (CCR2) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 CCR2 PWMA_BA+0x54 R/W PWM A 组 捕 捉 控 制 寄 存 器 0x0000_0000 PWMB_BA+0x54 R/W PWM B 组 捕 捉 控 制 寄 存 器 0x0000_ CFLRI3 CRLRI3 CAPIF3 CAPCH3EN FL_IE3 RL_IE3 INV CFLRI2 CRLRI2 CAPIF2 CAPCH2EN FL_IE2 RL_IE2 INV2 Bits 描 述 [31:24] [23] CFLRI3 [22] CRLRI3 CFLR3 锁 定 方 向 标 志 位 在 PWM 输 入 通 道 3 的 下 降 沿,CFLR3 锁 定 PWM 向 下 计 数 器 的 值, 同 时 该 位 由 硬 件 置 位. 写 1 清 该 位. CRLR3 锁 定 方 向 标 志 位 在 PWM 输 入 通 道 3 的 下 降 沿,CFLR3 锁 定 PWM 向 下 计 数 器 的 值, 同 时 该 位 由 硬 件 置 位. 写 1 清 该 位. [21] 捕 捉 器 1 中 断 标 志 [20] CAPIF3 如 果 PWM 组 通 道 3 上 升 沿 锁 定 中 断 使 能 (CRL_IE3=1), PWM 组 通 道 3 的 上 升 沿 传 输 将 使 CAPIF3 为 高 ; 同 样, 如 果 下 降 沿 锁 定 使 能 (CFL_IE3=1), 向 下 下 降 沿 传 输 将 使 CAPIF3 为 高. 该 标 志 由 软 件 写 1 清 零. 捕 捉 器 通 道 3 传 输 使 能 / 禁 用 [19] CAPCH3EN 1 = 使 能 PWM 组 通 道 3 的 捕 捉 功 能. 0 = 禁 用 PWM 组 通 道 3 的 捕 捉 功 能 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

204 使 能 时, 捕 捉 锁 定 PWM 计 数 器 并 保 存 CRLR( 上 升 沿 锁 定 ) 和 CFLR( 下 降 沿 锁 定 ). 禁 用 时, 捕 捉 器 不 更 新 CRLR 和 CFLR, 并 禁 用 PWM 组 通 道 3 中 断. PWM 组 通 道 3 下 降 沿 锁 定 中 断 使 能 [18] CFL_IE3 1 = 使 能 下 降 沿 锁 定 中 断 0 = 禁 用 下 降 沿 锁 定 中 断 使 能 时, 捕 捉 器 检 测 到 PWM 组 通 道 3 有 向 下 传 输, 捕 捉 器 产 生 中 断. PWM 组 通 道 3 上 升 沿 锁 定 中 断 使 能 [17] CRL_IE3 1 = 使 能 上 升 沿 锁 定 中 断 0 = 禁 用 上 升 沿 锁 定 中 断 使 能 时, 如 果 捕 捉 器 检 测 到 PWM 组 通 道 3 有 上 升 沿, 捕 捉 器 产 生 中 断. [16] INV3 通 道 3 反 向 打 开 / 关 闭 1 = 反 向 打 开 输 入 到 寄 存 器 的 信 号 与 通 道 上 的 实 际 信 号 电 平 反 向 0 = 反 向 关 闭 [15:8] CFLR2 锁 定 方 向 标 志 位 [7] CFLRI2 在 PWM 输 入 通 道 2 的 的 下 降 沿,CFLR2 锁 定 PWM 向 下 计 数 器 的 值, 硬 件 置 位. 写 1 清 该 位. CRLR2 锁 定 方 向 标 志 位 [6] CRLRI2 在 PWM 输 入 通 道 2 的 的 下 降 沿,CRLR2 锁 定 PWM 向 下 计 数 器 的 值, 硬 件 置 位. [5] 写 1 清 该 位. 捕 捉 器 2 中 断 指 示 标 志 [4] CAPIF2 如 果 PWM 组 通 道 2 上 升 沿 锁 定 中 断 使 能 (CRL_IE2=1), PWM 组 通 道 2 的 上 升 沿 将 使 CAPIF2 为 高 ; 同 样, 如 果 使 能 (CFL_IE2=1), 下 降 沿 将 使 CAPIF2 为 高. 该 标 志 由 软 件 写 1 清 零. 捕 捉 器 通 道 2 传 输 使 能 / 禁 用 1 = 使 能 PWM 组 通 道 2 的 捕 捉 功 能. [3] CAPCH2EN 0 = 禁 用 PWM 组 通 道 2 的 捕 捉 功 能 使 能 时, 捕 捉 锁 定 PWM 计 数 器 并 保 存 CRLR( 上 升 沿 锁 定 ) 和 CFLR( 下 降 沿 ). 禁 用 时, 捕 捉 器 不 更 新 CRLR 和 CFLR, 并 禁 用 PWM 组 通 道 2 中 断. [2] CFL_IE2 PWM 组 通 道 2 下 降 沿 锁 定 中 断 使 能 版 本 V2.0

205 1 = 使 能 下 降 沿 锁 定 中 断 0 = 禁 用 下 降 沿 锁 定 中 断 使 能 时, 捕 捉 器 检 测 到 PWM 组 通 道 2 有 下 降 沿, 捕 捉 器 产 生 中 断. PWM 组 通 道 2 上 升 沿 锁 定 中 断 使 能 [1] CRL_IE2 1 = 使 能 上 升 沿 锁 定 中 断 0 = 禁 用 上 升 沿 锁 定 中 断 使 能 时, 如 果 捕 捉 器 检 测 到 PWM 组 通 道 2 有 上 升 沿, 捕 捉 器 产 生 中 断. [0] INV2 通 道 2 反 向 打 开 / 关 闭 1 = 反 向 打 开 输 入 到 寄 存 器 的 信 号 与 通 道 上 的 实 际 信 号 电 平 反 向 0 = 反 向 关 闭 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

206 捕 捉 上 升 沿 锁 存 寄 存 器 3-0 (CRLR3-0) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 CRLR0 CRLR1 CRLR2 CRLR3 PWMA_BA+0x58 R PWM A 组 捕 捉 上 升 沿 锁 存 寄 存 器 (channel 0) 0x0000_0000 PWMB_BA+0x58 R PWM B 组 捕 捉 上 升 沿 锁 存 寄 存 器 (channel 0) 0x0000_0000 PWMA_BA+0x60 R PWM A 组 捕 捉 上 升 沿 锁 存 寄 存 器 (channel 1) 0x0000_0000 PWMB_BA+0x60 R PWM B 组 捕 捉 上 升 沿 锁 存 寄 存 器 (channel 1) 0x0000_0000 PWMA_BA+0x68 R PWM A 组 捕 捉 上 升 沿 锁 存 寄 存 器 (channel 2) 0x0000_0000 PWMB_BA+0x68 R PWM B 组 捕 捉 上 升 沿 锁 存 寄 存 器 (channel 2) 0x0000_0000 PWMA_BA+0x70 R PWM A 组 捕 捉 上 升 沿 锁 存 寄 存 器 (channel 3) 0x0000_0000 PWMB_BA+0x70 R PWM B 组 捕 捉 上 升 沿 锁 存 寄 存 器 (channel 3) 0x0000_0000 注 : 当 CPU 时 钟 低 于 PWM/Capture 时 钟 时, 不 能 对 CRLRx 进 行 改 写 CRLRx [15:8] CRLRx [7:0] Bits 描 述 [31:16] [15:0] CRLRx 捕 捉 上 升 沿 锁 存 寄 存 器 通 道 0/1/2/3 上 升 沿 时, 锁 存 PWM 计 数 器 版 本 V2.0

207 捕 捉 下 降 沿 锁 存 寄 存 器 3-0 (CFLR3-0) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 CFLR0 CFLR1 CFLR2 CFLR3 PWMA_BA+0x5C R PWM A 组 捕 捉 下 降 锁 存 寄 存 器 (channel 0) 0x0000_0000 PWMB_BA+0x5C R PWM B 组 捕 捉 下 降 锁 存 寄 存 器 (channel 0) 0x0000_0000 PWMA_BA+0x64 R PWM A 组 捕 捉 下 降 锁 存 寄 存 器 (channel 1) 0x0000_0000 PWMB_BA+0x64 R PWM B 组 捕 捉 下 降 锁 存 寄 存 器 (channel 1) 0x0000_0000 PWMA_BA+0x6C R PWM A 组 捕 捉 下 降 锁 存 寄 存 器 (channel 2) 0x0000_0000 PWMB_BA+0x6C R PWM B 组 捕 捉 下 降 锁 存 寄 存 器 (channel 2) 0x0000_0000 PWMA_BA+0x74 R PWM A 组 捕 捉 下 降 锁 存 寄 存 器 (channel 3) 0x0000_0000 PWMB_BA+0x74 R PWM B 组 捕 捉 下 降 锁 存 寄 存 器 (channel 3) 0x0000_0000 注 : 当 CPU 时 钟 低 于 PWM/Capture 时 钟 时, 不 能 对 CFLRx 进 行 改 写 CFLRx [15:8] CFLRx [7:0] Bits 描 述 [31:16] [15:0] CFLRx 捕 捉 下 降 沿 锁 存 寄 存 器 通 道 01/2/3 下 降 沿 时, 锁 存 PWM 计 数 器. 捕 捉 输 入 使 能 寄 存 器 (CAPENR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

208 CAPENR PWMA_BA+0x78 R/W PWM A 组 捕 捉 输 入 0~3 使 能 寄 存 器 0x0000_0000 PWMB_BA+0x78 R/W PWM B 组 捕 捉 输 入 0~3 使 能 寄 存 器 0x0000_ CAPENR Bits 描 述 捕 捉 输 入 使 能 寄 存 器 4 组 捕 捉 输 入 Bit0~Bit3 用 于 控 制 每 个 输 入 的 打 开 / 关 闭. 0 = 关 闭 (PWMx 复 用 脚 输 入 对 捕 捉 器 不 产 生 影 响 ) 1 = 打 开 (PWMx 复 用 脚 将 影 响 捕 捉 器 功 能.) CAPENR Bit 3210 用 于 PWM A 组 Bit xxx1 捕 捉 通 道 0 从 P2 [0] 输 入 [3:0] CAPENR Bit xx1x 捕 捉 通 道 1 从 P2 [1] 输 入 Bit x1xx 捕 捉 通 道 2 从 P2 [2] 输 入 Bit 1xxx 捕 捉 通 道 3 从 P2 [3] 输 入 Bit 3210 用 于 PWM B 组 Bit xxx1 捕 捉 通 道 0 从 P2 [4] 输 入 Bit xx1x 捕 捉 通 道 1 从 P2 [5] 输 入 Bit x1xx 捕 捉 通 道 2 从 P2 [6] 输 入 Bit 1xxx 捕 捉 通 道 3 从 P2 [7] 输 入 版 本 V2.0

209 PWM 输 出 使 能 寄 存 器 (POE) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 POE PWMA_BA+0x7C R/W PWM A 组 输 出 使 能 寄 存 器 ( 通 道 0~3) 0x0000_0000 PWMB_BA+0x7C R/W PWM B 组 输 出 使 能 寄 存 器 ( 通 道 0~3) 0x0000_ PWM3 PWM2 PWM1 PWM0 Bits 描 述 PWM 通 道 3 输 出 使 能 寄 存 器 [3] PWM3 1 = 使 能 PWM 通 道 3 输 出 0 = 禁 用 PWM 通 道 3 输 出 注 : GPIO 相 应 管 脚 必 须 切 换 到 PWM 功 能 PWM 通 道 2 输 出 使 能 寄 存 器 [2] PWM2 1 = 使 能 PWM 通 道 2 输 出 0 = 禁 用 PWM 通 道 2 输 出 注 : GPIO 相 应 管 脚 必 须 切 换 到 PWM 功 能 PWM 通 道 1 输 出 使 能 寄 存 器 [1] PWM1 1 = 使 能 PWM 通 道 1 输 出 0 = 禁 用 PWM 通 道 1 输 出 注 : GPIO 相 应 管 脚 必 须 切 换 到 PWM 功 能 [0] PWM0 PWM 通 道 0 输 出 使 能 寄 存 器 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

210 1 = 使 能 PWM 通 道 0 输 出 0 = 禁 用 PWM 通 道 0 输 出 注 : GPIO 相 应 管 脚 必 须 切 换 到 PWM 功 能 版 本 V2.0

211 6.7 串 行 外 围 设 备 接 口 (SPI) 控 制 器 概 述 串 行 外 围 设 备 接 口 (SPI) 是 一 个 工 作 于 全 双 工 模 式 下 的 同 步 串 行 数 据 通 讯 协 议 设 备 通 过 4 线 双 端 接 口 工 作 于 主 机 / 从 机 模 式 进 行 通 讯 NuMicro M051 系 列 包 括 最 多 2 组 SPI 控 制 器, 将 从 外 设 接 收 到 的 数 据 进 行 串 并 转 换, 或 将 要 发 送 到 外 设 的 数 据 进 行 并 串 转 换 每 组 SPI 控 制 器 都 可 被 设 置 成 主 机 ; 也 可 设 置 为 被 片 外 主 机 设 备 控 制 的 从 机 特 性 最 多 两 组 SPI 控 制 器 支 持 主 / 从 机 模 式 可 配 置 比 特 长 度, 一 个 传 输 字 最 多 可 达 32 比 特 ; 可 配 置 的 传 输 字 数, 一 次 最 多 可 传 输 2 个 字, 所 以 一 次 数 据 传 输 的 最 大 比 特 长 度 是 64 比 特 支 持 burst 操 作 模 式, 在 一 次 传 输 过 程 中, 发 送 / 接 收 可 执 行 两 次 字 传 输 支 持 MSB 或 LSB 优 先 传 输 字 节 或 字 休 眠 模 式 主 机 模 式 下 可 输 出 多 种 串 行 时 钟 频 率 主 机 模 式 下 支 持 两 个 可 编 程 的 串 行 时 钟 频 率 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

212 6.7.3 SPI 框 图 Clock Generator SPICLKx Status/Control Register SPISSx MOSIx APB Interface Control Core Logic PIO MISOx TX Buffer RX Buffer 图 SPI 框 图 版 本 V2.0

213 6.7.4 SPI 功 能 描 述 主 机 / 从 机 模 式 SPI 控 制 器 可 通 过 设 置 SLAVE 位 (SPI_CNTRL[18]) 被 配 置 为 主 机 或 从 机 模 式, 来 与 片 外 SPI 从 机 或 主 机 设 备 通 讯 在 主 机 模 式 与 从 机 模 式 下 的 应 用 框 图 如 图 和 图 所 示 SPICLK MISO SPI Controller MOSI Master SPISSx SCLK MISO MOSI SS Slave 0 图 SPI 主 机 模 式 应 用 框 图 SPICLK MISO SPI Controller MOSI Slave SPISSx SCLK MISO MOSI SS Master 图 SPI 从 机 模 式 应 用 框 图 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

214 从 机 选 择 在 主 机 模 式 下,SPI 控 制 器 能 通 过 从 机 选 择 输 出 脚 SPISS 驱 动 一 个 片 外 从 机 设 备 从 机 模 式 下, 片 外 的 主 机 设 备 驱 动 从 机 选 择 信 号 通 过 SPISS 输 入 到 SPI 控 制 器 在 主 机 / 从 机 模 式 下, 从 机 选 择 信 号 的 有 效 电 平 可 以 在 SS_LVL 位 (SPI_SSR[2]) 被 编 程 为 低 有 效 或 高 有 效,SS_LTRIG 位 (SPI_SSR[4]) 配 置 从 机 选 择 信 号 SPISS 为 电 平 触 发 或 边 沿 触 发 触 发 条 件 的 选 择 取 决 于 所 连 接 的 外 围 从 机 / 主 机 的 设 备 类 型. 电 平 触 发 / 边 沿 触 发 在 从 机 模 式 下, 从 机 选 择 信 号 可 以 配 置 成 电 平 触 发 或 边 沿 触 发 边 沿 触 发, 数 据 传 输 从 有 效 边 沿 开 始, 到 出 现 一 个 无 效 边 沿 结 束 如 果 主 机 不 发 送 边 沿 信 号 给 从 机, 传 输 将 不 能 完 成, 从 机 的 中 断 标 志 将 不 会 被 置 位 电 平 触 发, 下 面 两 个 情 况 可 以 终 止 传 输 过 程, 并 使 从 机 的 中 断 标 志 被 置 位 一, 如 果 主 机 设 置 从 机 选 择 管 脚 为 非 有 效 电 平, 将 迫 使 从 机 终 止 当 前 传 输 而 不 管 已 经 传 输 多 少 位, 并 且 中 断 标 志 将 被 置 位 用 户 可 以 读 取 LTRIG_FLAG 位 的 状 态 来 判 断 数 据 是 否 传 输 完 毕 二, 如 果 传 输 位 数 与 TX_NUM 和 TX_BIT_LEN 的 设 置 匹 配 时, 从 机 的 中 断 标 志 将 被 置 位 自 动 从 机 选 择 在 主 机 模 式 下, 如 果 AUTOSS (SPI_SSR[3]) 置 位, 从 机 选 择 信 号 自 动 产 生, 并 根 据 SSR[0] (SPI_SSR[0]) 是 否 使 能, 输 出 到 SPISS 引 脚 上, 这 意 味 着, 从 机 选 择 信 号 ( 由 SSR[0] 寄 存 器 使 能 ) 由 SPI 控 制 器 在 发 送 / 接 收 开 始 ( 通 过 置 位 GO_BUSY 位 (SPI_CNTRL[0]) 实 现 ) 时 置 为 有 效, 在 传 输 结 束 时 置 为 无 效 当 AUTOSS 位 清 零 时, 可 以 手 动 置 位 与 清 零 寄 存 器 SPI_SSR[0] 的 相 关 位, 来 声 明 或 取 消 从 机 选 择 输 出 信 号 从 机 选 择 输 出 信 号 的 有 效 电 平 在 SS_LVL 位 (SPI_SSR[2]) 指 定 串 行 时 钟 在 主 机 模 式 下, 配 置 DIVIDER 器 寄 存 器 (SPI_DIVIDER [15:0]) 来 编 程 由 SPICLK 引 脚 输 出 的 串 行 时 钟 频 率 如 果 VARCLK_EN bit (SPI_CNTRL[23]) 使 能, 串 行 时 钟 也 支 持 可 变 频 率 功 能, 在 这 种 情 况 下, 串 行 时 钟 每 一 位 的 输 出 频 率 可 被 编 程 为 一 种 频 率 或 两 种 不 同 的 频 率, 这 取 决 于 DIVIDER 和 DIVIDER2(SPI_DIVIDER[31:16]) 的 设 置 每 一 位 的 可 变 频 率 是 由 VARCLK(SPI_VARCLK[3:0]) 寄 存 器 定 义 的 在 从 机 模 式 下, 片 外 主 机 设 备 通 过 此 SPI 控 制 器 的 SPICLK 输 入 口 驱 动 串 行 时 钟. 时 钟 极 性 在 主 机 模 式 下,CLKP 位 (SPI_CNTRL[11]) 定 义 串 行 时 钟 的 空 闲 状 态 如 果 CLKP = 1, 输 出 SPICLK 在 高 电 平 下 为 空 闲 状 态 CLKP = 0 时, 输 出 SPICLK 在 低 电 平 下 为 空 闲 状 态 对 于 可 变 串 行 时 钟, 仅 CLKP=0 时 有 效 版 本 V2.0

215 发 送 / 接 收 位 长 度 传 输 字 的 长 度 在 Tx_BIT_LEN 位 (SPI_CNTRL[7:3]) 中 配 置 对 于 发 送 和 接 收, 一 个 传 输 字 的 比 特 长 度 可 被 配 置 为 最 多 32 位 Burst 模 式 / 脉 冲 模 式 SPI 可 通 过 设 置 TX_NUM (SPI_CNTRL [9:8]) 为 0X01, 切 换 到 burst 模 式. burst 模 式 下, SPI 可 以 在 一 次 传 输 中 进 行 两 次 发 送 / 接 收 处 理 SPI burst 模 式 波 形 图 如 下 : 图 一 次 传 输 两 个 Transactions (Burst Mode) LSB First LSB 位 (SPI_CNTRL[10]) 定 义 是 从 LSB 还 是 从 MSB 开 始 发 送 / 接 收 数 据. 发 送 边 沿 Tx_NEG 位 (SPI_CNTRL[2]) 定 义 数 据 发 送 是 在 串 行 时 钟 SPICLK 的 下 降 沿 还 是 上 升 沿. 接 收 边 沿 Rx_NEG 位 (SPI_CNTRL[1]) 定 义 数 据 接 收 是 在 串 行 时 钟 SPICLK 的 下 降 沿 还 是 上 升 沿. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

216 字 休 眠 在 主 机 模 式 下,SP_CYCLE (SPI_CNTRL[15:12]) 的 4 位 提 供 在 两 个 连 续 传 输 字 之 间 的 可 配 置 为 2~17 个 串 行 时 钟 周 期 的 休 眠 间 隔 休 眠 间 隔 指 从 前 一 次 传 输 字 的 最 后 一 个 时 钟 下 降 沿 到 下 一 次 传 输 字 的 第 一 个 时 钟 上 升 沿 (CLKP = 0); 如 果 CLKP = 1, 间 隔 为 前 一 次 传 输 字 的 上 升 沿 到 下 一 次 传 输 字 的 下 降 沿 SP_CYCLE 的 默 认 值 为 0x0 (2 个 串 行 时 钟 周 期 ), 如 果 Tx_NUM = 0x00, 设 置 这 些 位 对 数 据 传 输 过 程 没 有 任 何 影 响 字 节 重 排 序 当 传 输 被 设 置 为 MSB 优 先 (LSB = 0), 并 且 REORDER 被 使 能 时,TX_BIT_LEN = 32 位 模 式 下, 存 储 在 TX 缓 存 与 RX 缓 存 中 的 数 据 将 按 [BYTE0, BYTE1, BYTE2, BYTE3] 的 次 序 重 新 排 列, 发 送 / 接 收 数 据 将 变 成 BYTE0, BYTE1, BYTE2, BYTE3 的 顺 序 如 果 Tx_BIT_LEN 被 设 置 为 24- 位 模 式,TX 缓 存 与 RX 缓 存 的 数 据 将 被 重 新 排 列 为 [unknown byte, BYTE0, BYTE1, BYTE2], BYTE0,BYTE1 和 BYTE2 将 按 MSB 优 先 的 方 式 一 步 一 步 的 被 发 送 / 接 收 16 位 模 式 下 规 则 与 上 述 相 同 图 字 节 重 排 列 版 本 V2.0

217 字 节 休 眠 主 机 模 式 下, 如 果 SPI_CNTRL[19] 被 设 置 为 1, 硬 件 将 在 一 个 传 输 字 的 两 个 连 续 传 输 字 节 之 间 插 入 2~ 17 个 串 行 时 钟 周 期 的 休 眠 间 隔 字 节 休 眠 的 设 定 与 字 休 眠 设 定 一 样, 二 者 使 用 共 同 的 位 域 SP_CYCLE, 注 意 当 使 能 字 节 休 眠 功 能 时,TX_BIT_LEN 必 须 被 设 置 为 0x00 ( 一 个 传 输 字 32 位 ) Suspend Interval Suspend Interval SPICLK CLKP=0 CLKP=1 MSB MISO TX0[30] TX0[24] TX1[23] TX1[22] TX1[16] TX0[31] MOSI MSB RX0[31] RX0[30] RX0[24] RX1[23] RX1[22] RX1[16] 1st Transaction Byte 2nd Transaction Byte Transfer Word 图 字 节 休 眠 时 序 波 形 表 11-1 字 节 顺 序 和 字 节 休 眠 条 件 REORDER 描 述 00 禁 用 字 节 重 排 序 功 能 和 字 节 休 眠. 01 使 能 字 节 重 排 序 功 能, 并 在 每 个 字 节 之 间 插 入 一 个 字 节 休 眠 间 隔 (2~17 串 行 时 钟 周 期 ). TX_BIT_LEN 的 设 置 必 须 配 置 成 0x00 ( 32 bits/ word) 10 使 能 字 节 重 排 序 功 能 但 禁 用 字 节 休 眠 功 能. 11 禁 用 字 节 重 排 序 功 能, 但 在 每 个 字 节 之 间 插 入 一 个 休 眠 间 隔 (2~17 串 行 时 钟 周 期 ). TX_BIT_LEN 的 设 置 必 须 配 置 成 0x00 ( 32 bits/ word) 中 断 数 据 传 输 完 毕 时, 每 一 个 SPI 控 制 器 会 产 生 一 个 独 立 的 中 断, 并 且 各 自 的 中 断 事 件 标 志 IF (SPI_CNTRL[16]) 将 会 被 置 位 如 果 中 断 使 能 位 IE (SPI_CNTRL[17]) 置 位, 则 中 断 事 件 标 志 将 向 CPU 产 生 一 个 中 断 中 断 事 件 标 志 只 能 通 过 向 其 写 1 清 零 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

218 可 变 串 行 时 钟 频 率 在 主 机 模 式 下, 如 果 可 变 时 钟 使 能 位 VARCLK_EN (SPI_CNTRL [23]) 使 能, 串 行 时 钟 的 输 出 可 被 编 程 为 可 变 频 率 模 式 频 率 格 式 在 寄 存 器 VARCLK (SPI_VARCLK [31:0]) 里 定 义 如 果 VARCLK 的 某 位 为 0, 输 出 频 率 取 决 于 DIVIDER (SPI_DIVIDER[15:0]), 如 果 VARCLK 某 位 为 1, 输 出 频 率 取 决 于 DIVIDER2 (SPI_DIVIDER[31:16]) 图 为 串 行 时 钟 (SPICLK), VARCLK, DIVIDER 和 DIVIDER2 之 间 的 时 序 关 系 VARCLK 中 两 位 联 合 确 定 一 个 时 钟 周 期 位 域 VARCLK [31:30] 确 定 SPICLK 的 第 一 个 时 钟 周 期, 位 域 VARCLK [29:28] 确 定 SPICLK 的 第 二 个 时 钟 周 期, 以 此 类 推 时 钟 源 的 选 择 在 VARCLK 中 定 义, 且 必 须 在 下 一 个 时 钟 选 择 前 1 个 周 期 被 置 位 例 如, 如 果 在 SPICLK 中 有 5 个 CLK1,VARCLK 将 在 MSB 设 置 9 个 0, 第 10 个 将 设 置 为 1, 以 切 换 到 下 一 个 时 钟 源 CLK2 注 意 当 使 能 VARCLK_EN 位, TX_BIT_LEN 必 须 设 置 成 0x10 ( 仅 16 bits 模 式 ). 图 可 调 串 行 时 钟 频 率 版 本 V2.0

219 6.7.5 SPI 时 序 波 形 图 在 主 机 / 从 机 模 式 下, 设 备 / 从 机 选 择 信 号 (SPISS) 的 有 效 电 平 可 以 在 SS_LVL 位 (SPI_SSR[2]) 被 编 程 为 低 电 平 有 效 或 高 电 平 有 效, 但 是 SPISSx0/1 是 电 平 触 发 还 是 边 沿 触 发 在 SS_LTRIG 位 (SPI_SSR[4]) 中 定 义 串 行 时 钟 (SPICLK) 的 空 闲 状 态 可 以 通 过 CLKP 位 (SPI_CNTRL[11]) 配 置 为 高 状 态 或 低 状 态 在 Tx_BIT_LEN (SPI_CNTRL[7:3]) 中 配 置 传 输 字 的 长 度, 在 Tx_NUM (SPI_CNTRL[8]) 中 配 置 传 输 的 数 目, 在 LSB bit (SPI_CNTRL[10]) 中 配 置 发 送 / 接 收 数 据 是 MSB 还 是 LSB 优 先 用 户 还 可 以 在 寄 存 器 Tx_NEG/Rx_NEG (SPI_CNTRL[2:1]) 中 选 择 在 时 钟 的 上 升 沿 还 是 下 降 沿 发 送 / 接 收 数 据 主 机 / 从 机 的 四 种 SPI 操 作 时 序 图 和 相 关 的 设 定 如 图 到 图 所 示 SPISS SS_LVL=1 SS_LVL=0 SPICLK CLKP=0 CLKP=1 MSB MOSI TX0[6] TX0[5] TX0[4] TX0[3] TX0[2] TX0[7] TX0[1] LSB TX0[0] MISO MSB RX0[7] RX0[6] RX0[5] RX0[4] RX0[3] RX0[2] RX0[1] LSB RX0[0] Master Mode: CNTRL[SLVAE]=0, CNTRL[LSB]=0, CNTRL[TX_NUM]=0x0, CNTRL[TX_BIT_LEN]=0x08 1. CNTRL[CLKP]=0, CNTRL[TX_NEG]=1, CNTRL[RX_NEG]=0 or 2. CNTRL[CLKP]=1, CNTRL[TX_NEG]=0, CNTRL[RX_NEG]=1 图 主 机 模 式 下 SPI 时 序 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

220 SPISS SS_LVL=1 SS_LVL=0 SPICLK CLKP=0 CLKP=1 MSB MOSI TX0[6] TX0[5] TX0[4] TX0[3] TX0[2] TX0[7] TX0[1] LSB TX0[0] MISO MSB RX0[7] RX0[6] RX0[5] RX0[4] RX0[3] RX0[2] RX0[1] LSB RX0[0] Master Mode: CNTRL[SLVAE]=0, CNTRL[LSB]=1, CNTRL[TX_NUM]=0x0, CNTRL[TX_BIT_LEN]=0x08 1. CNTRL[CLKP]=0, CNTRL[TX_NEG]=0, CNTRL[RX_NEG]=1 or 2. CNTRL[CLKP]=1, CNTRL[TX_NEG]=1, CNTRL[RX_NEG]=0 图 主 机 模 式 下 SPI 时 序 (Alternate Phase of SPICLK) SPISS SS_LVL=1 SS_LVL=0 SPICLK CLKP=0 CLKP=1 MSB MISO TX0[6] TX0[0] TX1[7] TX1[6] TX0[7] LSB TX1[0] MOSI MSB RX0[7] RX0[6] RX0[0] RX1[7] RX1[6] LSB RX1[0] Slave Mode: CNTRL[SLVAE]=1, CNTRL[LSB]=0, CNTRL[TX_NUM]=0x01, CNTRL[TX_BIT_LEN]=0x08 1. CNTRL[CLKP]=0, CNTRL[TX_NEG]=1, CNTRL[RX_NEG]=0 or 2. CNTRL[CLKP]=1, CNTRL[TX_NEG]=0, CNTRL[RX_NEG]=1 图 从 机 模 式 下 SPI 时 序 版 本 V2.0

221 SPISS SS_LVL=1 SS_LVL=0 SPICLK CLKP=0 CLKP=1 MSB MISO TX0[6] TX0[0] TX1[7] TX1[6] TX0[7] LSB TX1[0] MOSI MSB RX0[7] RX0[6] RX0[0] RX1[7] RX1[6] LSB RX1[0] Slave Mode: CNTRL[SLVAE]=1, CNTRL[LSB]=1, CNTRL[TX_NUM]=0x01, CNTRL[TX_BIT_LEN]=0x08 1. CNTRL[CLKP]=0, CNTRL[TX_NEG]=0, CNTRL[RX_NEG]=1 or 2. CNTRL[CLKP]=1, CNTRL[TX_NEG]=1, CNTRL[RX_NEG]=0 图 从 机 模 式 下 SPI 时 序 (Alternate Phase of SPICLK) 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

222 6.7.6 SPI 编 程 例 程 例 1, SPI 控 制 器 作 为 主 机, 按 如 下 说 明 访 问 一 个 片 外 从 机 设 备 : 数 据 在 时 钟 上 升 沿 锁 存 数 据 在 时 钟 下 将 沿 传 输 数 据 先 传 送 MSB SPICLK 低 电 平 时 空 闲 每 次 发 送 / 接 收 一 个 字 节 从 机 选 择 信 号 低 有 效 基 本 上, 在 执 行 如 下 这 些 步 骤 之 前, 需 要 详 细 查 阅 片 外 从 机 的 说 明 1) 设 置 DIVIDER (SPI_DIVIDER[15:0]) 寄 存 器, 配 置 串 行 时 钟 输 出 频 率. 2) 向 SPI_SSR 写 入 适 当 的 值, 用 于 主 机 模 式 的 相 应 设 置 1. 禁 用 自 动 从 机 选 择 位 AUTOSS (SPI_SSR[3] = 0) 2. 配 置 从 机 选 择 有 效 电 平 位 SS_LVL (SPI_SSR[2] = 0) 使 从 机 选 择 信 号 为 低 电 平 触 发 输 出 3. 通 过 设 置 从 机 选 择 寄 存 器 位 SSR[0] (SPI_SSR[0]), 来 使 从 选 择 信 号 在 I/O 引 脚 上 输 出 有 效, 以 激 活 片 外 从 机 设 备 3) 向 寄 存 器 SPI_CNTRL 写 入 相 应 设 置, 控 制 SPI 主 机 动 作 1. 通 过 SLAVE 位 (SPI_CNTRL[18] = 0) 设 置 PSI 控 制 器 为 主 机 设 备 2. 通 过 CLKP 位 (SPI_CNTRL[11] = 0) 设 置 串 行 时 钟 空 闲 状 态 为 低 3. 通 过 Tx_NEG 位 (SPI_CNTRL[2] = 1) 选 择 数 据 在 串 行 时 钟 的 下 降 沿 发 送 4. 通 过 Rx_NEG 位 (SPI_CNTRL[1] = 0) 选 择 数 据 在 串 行 时 钟 的 上 升 沿 锁 存 5. 通 过 Tx_BIT_LEN 位 域 (SPI_CNTRL[7:3] = 0x08) 设 置 传 输 字 的 长 度 为 8 位 6. 通 过 Tx_NUM (SPI_CNTRL[9:8] = 0x0) 设 置 为 一 次 字 传 输 7. 通 过 LSB 位 (SPI_CNTRL[10] = 0) 设 置 为 MSB 优 先 传 输, 不 必 关 心 SP_CYCLE (SPI_CNTRL[15:12]) 的 设 置, 因 为 在 本 例 中 没 有 burst 模 式 4) 如 果 SPI 主 机 要 发 送 一 个 字 节 的 数 据 到 片 外 从 机 设 备, 把 将 要 发 送 的 字 节 数 据 写 入 寄 存 器 Tx0[7:0] (SPI_Tx0[7:0]) 5) 如 果 SPI 主 机 从 外 设 接 收 一 个 字 节 的 数 据, 不 必 关 心 什 么 数 据 被 传 输, 只 需 要 向 寄 存 器 SPI_Tx0[7:0] 写 入 0XFF. 6) 使 能 GO_BUSY 位 (SPI_CNTRL[0] = 1), 以 开 始 数 据 传 输 7) 等 待 SPI 中 断 发 生 (IE 使 能 ), 或 检 测 GO_BUSY 位 直 到 其 被 硬 件 自 动 清 零 版 本 V2.0

223 8) 从 寄 存 器 Rx0[7:0] (SPI_Rx0[7:0]) 读 出 所 接 收 到 的 一 个 字 节 的 数 据. 9) 跳 转 到 步 聚 4) 继 续 其 他 数 据 的 传 输 或 设 置 SSR[0] 为 0 以 停 止 外 设. 例 2, SPI 控 制 器 作 为 从 机 设 备, 由 片 外 主 机 设 备 控 制, 片 外 主 机 设 备 依 如 下 说 明 通 过 SPI 接 口 访 问 片 上 SPI 从 机 : 数 据 在 时 钟 上 升 沿 锁 存 数 据 在 时 钟 下 降 沿 传 输 数 据 先 传 送 LSB SPICLK 高 电 平 时 空 闲 每 次 输 出 / 接 收 一 个 字 节 从 机 选 择 信 号 高 电 平 有 效 基 本 上, 在 执 行 如 下 这 些 步 骤 之 前, 需 要 详 细 查 阅 片 外 主 机 的 说 明 1) 向 SPI_SSR 写 入 适 当 的 值, 用 于 从 机 模 式 的 相 应 设 置, 配 置 从 机 选 择 有 效 电 平 位 SS_LVL (SPI_SSR[2] = 1) 与 从 机 选 择 电 平 触 发 位 SS_LTRIG (SPI_SSR[4] = 1) 为 从 机 选 择 信 号 输 入 选 择 高 电 平 和 电 平 触 发. 2) 向 寄 存 器 SPI_CNTRL 写 入 相 应 配 置 以 控 制 SPI 从 机 1. 通 过 SLAVE 位 (SPI_CNTRL[18] = 1) 设 置 SPI 控 制 器 为 从 机 设 备 2. 通 过 CLKP 位 (SPI_CNTRL[11] = 1) 选 择 串 行 时 钟 空 闲 状 态 为 高 3. 通 过 Tx_NEG 位 (SPI_CNTRL[2] = 1) 选 择 数 据 在 串 行 时 钟 下 降 沿 发 送 4. 通 过 Rx_NEG 位 (SPI_CNTRL[1] = 0) 选 择 数 据 在 串 行 时 钟 的 上 升 沿 锁 存 5. 通 过 Tx_BIT_LEN 位 field (SPI_CNTRL[7:3] = 0x08) 设 置 字 传 输 长 度 为 8 位 6. 通 过 Tx_NUM (SPI_CNTRL[9:8] = 0x0) 设 置 为 仅 一 次 字 传 输 7. 通 过 LSB 位 (SPI_CNTRL[10] = 1) 设 置 为 LSB 优 先 传 输, 不 必 关 心 SP_CYCLE (SPI_CNTRL[15:12]) 的 设 置, 因 为 在 本 例 中 没 有 burst 模 式 3) 如 果 SPI 从 机 要 发 送 ( 被 读 取 ) 一 个 字 节 数 据 到 片 外 主 机 设 备, 把 将 要 发 送 的 数 据 写 入 寄 存 器 Tx0[7:0] (SPI_Tx0[7:0]) 4) 如 果 SPI 从 机 仅 从 外 设 主 机 接 收 一 字 节 数 据, 用 户 不 必 关 心 什 么 数 据 将 被 传 输, 只 需 要 向 寄 存 器 SPI_Tx0[7:0] 写 入 0XFF. 5) 使 能 GO_BUSY bit (SPI_CNTRL[0] = 1), 等 待 外 设 的 从 机 选 择 触 发 输 入 和 串 行 时 钟 输 入, 开 始 数 据 传 输 到 SPI 接 口 -- 等 待 SPI 中 断 发 生 (IE 使 能 ), 或 检 测 GO_BUSY 位 直 到 其 被 硬 件 自 动 清 零 -- 6) 从 Rx[7:0] (SPI_Rx0[7:0]) 寄 存 器 中 读 出 所 接 收 到 的 一 个 字 节 的 数 据 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

224 7) 跳 转 到 步 聚 3) 继 续 其 他 数 据 传 输 或 禁 用 GO_BUSY 位 停 止 数 据 传 输 版 本 V2.0

225 6.7.7 SPI 串 行 总 线 控 制 寄 存 器 映 射 R: 只 读, W: 只 写, R/W: 可 读 写 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 SPI0_BA = 0x4003_0000 SPI1_BA = 0x4003_4000 SPI_CNTRL SPIx_BA + 0x00 R/W 控 制 及 状 态 寄 存 器 0x0000_0004 SPI_DIVIDER SPIx_BA + 0x04 R/W 时 钟 分 频 寄 存 器 0x0000_0000 SPI_SSR SPIx_BA + 0x08 R/W 从 机 选 择 寄 存 器 0x0000_0000 SPI_RX0 SPIx_BA + 0x10 R 数 据 接 收 寄 存 器 0 0x0000_0000 SPI_RX1 SPIx_BA + 0x14 R 数 据 接 收 寄 存 器 1 0x0000_0000 SPI_TX0 SPIx_BA + 0x20 W 数 据 发 送 寄 存 器 0 0x0000_0000 SPI_TX1 SPIx_BA + 0x24 W 数 据 发 送 寄 存 器 1 0x0000_0000 SPI_VARCLK SPIx_BA + 0x34 R/W 可 调 时 钟 类 型 控 制 寄 存 器 0x007F_FF87 注 1: 由 软 件 编 写 程 CNTRL 寄 存 器, GO_BUSY 位 必 须 最 后 写 入. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

226 6.7.8 SPI 控 制 寄 存 器 描 述 SPI 控 制 与 状 态 寄 存 器 (SPI_CNTRL) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 SPI_CNTRL SPIx_BA + 0x00 R/W 控 制 与 状 态 寄 存 器 0x0000_ VARCLK_EN REORDER SLAVE IE IF SP_CYCLE CLKP LSB TX_NUM TX_BIT_LEN TX_NEG RX_NEG GO_BUSY Bits 描 述 [31:24] 可 调 多 时 钟 使 能 ( 仅 主 机 ) [23] VARCLK_EN 0 = 串 行 时 钟 输 出 仅 由 DIVIDER 的 值 决 定. 1 = 串 行 时 钟 输 出 可 变. 输 出 频 率 由 VARCLK, DIVIDER, 和 DIVIDER2 的 值 决 定. 注 : 当 使 能 VARCLK_EN, TX_BIT_LEN 必 须 设 置 成 0x10 (16 bits 模 式 ) [22:21] 重 排 序 模 式 选 择 00 = 禁 用 字 节 重 排 序 和 字 节 休 眠 功 能. [20:19] REORDER 01 = 使 能 字 节 重 排 序, 并 在 每 个 字 节 之 间 插 入 一 个 字 节 休 眠 间 隔 (2~17 串 行 时 钟 周 期 ). TX_BIT_LEN 必 须 设 置 成 0x00. (32 bits/word) 10 = 使 能 字 节 重 排 序 功 能, 但 禁 用 字 节 休 眠 功 能. 11 = 禁 用 字 节 重 排 序 功 能, 但 在 每 个 字 节 之 间 插 入 一 个 休 眠 间 隔 (2~17 串 行 时 钟 周 期 ). TX_BIT_LEN 必 须 设 置 成 0x00. (32 bits/word) 版 本 V2.0

227 从 机 模 式 选 择 [18] SLAVE 0 = 主 机 模 式 1 = 从 机 模 式 [17] IE 中 断 使 能 0 = 禁 用 MICROWIRE/SPI 中 断. 1 = 使 能 MICROWIRE/SPI 中 断. 中 断 标 志 [16] IF 0 = 表 示 传 输 未 结 束 1 = 表 示 传 输 完 成 当 SPI 使 能, 该 位 置 1 注 : 该 位 写 1 清 零. 休 眠 间 隙 ( 仅 主 机 模 式 ) [15:12] SP_CYCLE 该 四 位 用 于 编 辑 增 加 在 两 次 连 续 传 输 内 的 间 隔 时 间 如 果 CLKP=0, 间 隔 时 间 从 当 前 传 输 的 最 后 一 个 时 钟 下 降 沿 到 下 次 传 输 的 第 一 个 时 钟 上 升 沿 如 果 CLKP=1, 间 隔 时 间 从 时 钟 上 升 沿 到 时 钟 下 降 沿 默 认 值 为 0x0 当 Tx_NUM = 00, 该 位 无 效 下 列 公 式 可 获 得 所 需 的 间 隔 时 间 (SP_CYCLE[3:0] + 2) * SPI 时 钟 周 期 SP_CYCLE = 0x0 2 个 SPI 时 钟 周 期 SP_CYCLE = 0x1 3 个 SPI 时 钟 周 期 SP_CYCLE = 0xe 16 个 SPI 时 钟 周 期 SP_CYCLE = 0xf 17 个 SPI 时 钟 周 期 [11] CLKP 时 钟 极 性 0 = SCLK 低 电 平 空 闲. 1 = SCLK 高 电 平 空 闲. 优 先 传 送 LSB [10] LSB 0 = 优 先 发 送 / 接 收 MSB ( 具 体 是 SPI_TX0/1 和 SPI_RX0/1 寄 存 器 的 哪 一 位 取 决 于 TX_BIT_LEN 的 值 ). 1 = 优 先 发 送 LSB (SPI_TX0/1 的 bit 0), 接 收 到 的 首 位 数 居 被 送 入 Rx 寄 存 器 的 LSB 位 置 (SPI_RX0/1 的 bit 0).. 发 送 / 接 收 数 量 [9:8] TX_NUM 该 寄 存 器 用 于 标 示 一 次 成 功 传 输 中, 传 输 的 数 量 00 = 每 次 传 输 仅 完 成 一 次 发 送 / 接 收 01 = 每 次 传 输 完 成 两 次 发 送 / 接 收 10 =. 11 =. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

228 传 输 位 长 度 [7:3] TX_BIT_LEN [2] TX_NEG [1] RX_NEG 该 寄 存 器 用 于 标 示 一 次 传 输 中, 完 成 的 传 输 长 度, 最 高 纪 录 32 位 Tx_BIT_LEN = 0x01 1 位 Tx_BIT_LEN = 0x02 2 位 Tx_BIT_LEN = 0x1f 31 位 Tx_BIT_LEN = 0x00 32 位 发 送 数 据 边 沿 反 向 位 0 = SDO 信 号 在 SPICLK 的 上 升 沿 改 变 1 = SDO 信 号 在 SPICLK 的 下 降 沿 改 变. 接 收 数 据 边 沿 反 向 位 0 = SDI 信 号 在 SPICLK 上 升 沿 锁 存 1 = SDI 信 号 在 SPICLK 下 降 沿 锁 存. 通 讯 或 忙 状 态 标 志 [0] GO_BUSY 0 = 在 SPI 正 在 通 讯 时 对 该 位 写 0 会 使 数 据 传 输 停 止 1 = 主 机 模 式 下, 对 该 位 写 1 开 启 SPI 数 据 传 输 ; 从 机 模 式 下, 对 该 位 写 1 表 明 从 机 已 准 备 好 与 主 机 的 通 讯 注 : 在 对 CNTRL 寄 存 器 的 GO_GOBY 置 1 之 前, 必 须 先 配 置 相 应 的 寄 存 器 在 传 输 过 程 中 再 对 其 他 寄 存 器 进 行 配 置, 无 法 影 响 传 输 过 程 版 本 V2.0

229 SPI 分 频 寄 存 器 (SPI_DIVIDER) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 SPI_DIVIDER SPIx_BA + 0x04 R/W 时 钟 分 频 寄 存 器 ( 仅 主 机 模 式 ) 0x0000_ DIVIDER2[15:8] DIVIDER2[7:0] DIVIDER[15:8] DIVIDER[7:0] Bits 描 述 时 钟 2 分 频 寄 存 器 ( 仅 主 机 模 式 ) [31:16] DIVIDER2 系 统 时 钟,PCLK 的 第 2 个 频 率 分 频 器, 产 生 串 行 时 钟 输 出 SPICLK. 可 以 根 据 下 列 方 程 获 得 期 望 的 频 率 : f sclk f psclk = ( DIVIDER 2 + 1)*2 时 钟 分 频 寄 存 器 ( 仅 主 机 模 式 ) [15:0] DIVIDER 系 统 时 钟,PCLK 的 分 频 器 产 生 串 行 时 钟 输 出 SPICLK 根 据 下 列 方 程 获 得 期 望 的 频 率 f sclk f psclk = ( DIVIDER +1)*2 从 机 模 式, 由 主 机 提 供 的 SPI 时 钟 周 期, 可 以 大 于 或 等 于 PCLK 周 期 的 5 倍. 换 言 之,SPI 时 钟 的 最 大 频 率 为 从 机 PCLK 的 1/5. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

230 SPI 从 机 选 择 寄 存 器 (SPI_SSR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 SPI_SSR SPI0_BA + 0x08 R/W 从 机 选 择 寄 存 器 0x0000_ LTRIG_FLAG SS_LTRIG AUTOSS SS_LVL SSR Bits 描 述 [31:6] 电 平 触 发 标 志 [5] LTRIG_FLAG [4] SS_LTRIG 在 从 机 模 式 下 SS_LTRIG 置 位, 该 标 志 能 够 表 示 接 收 到 的 位 数 量 是 否 达 到 要 求 1: 接 收 数 量 和 接 收 位 长 度 达 到 TX_NUM 及 TX_BIT_LEN 内 的 值. 0: 接 收 数 量 或 接 收 位 长 度 没 有 达 到 TX_NUM 及 TX_BIT_LEN 内 的 值. 注 : 该 位 只 读 从 机 电 平 触 发 选 择 ( 从 机 模 式 ) 0: 从 机 输 入 边 沿 触 发 该 为 默 认 值 1: 从 机 选 择 由 电 平 触 发 根 据 SS_LVL 选 择 是 高 电 平 / 低 电 平 触 发. 自 动 从 机 选 择 ( 主 机 模 式 ) [3] AUTOSS [2] SS_LVL 0 = 该 位 清 位, 从 机 选 择 信 号 是 否 生 效, 由 设 置 或 清 除 SSR[0] 寄 存 器 决 定. 1 = 该 位 置 位,SPISS0/1 信 号 自 动 产 生 这 说 明 在 SSR[0] 寄 存 器 内 的 从 机 选 择 信 号, 在 置 位 GO_BUSY 开 始 发 送 / 接 收 时 有 SPI 控 制 器 声 明,, 并 且 在 传 输 结 束 后 解 除 声 明 从 机 选 择 激 活 电 平 该 位 决 定 SPISS0/1 寄 存 器 内 从 机 选 择 信 号 根 据 哪 个 电 平 激 活 0 = SPISS0/1 从 机 选 择 低 电 平 / 下 降 沿 时 激 活 版 本 V2.0

231 [1] 1 = The SPISS0/1 从 机 选 择 高 电 平 / 上 升 沿 时 激 活 从 机 选 择 寄 存 器 ( 主 机 模 式 ) 当 AUTOSS 位 被 清 除, 对 SSR 位 写 1, 将 会 激 活 SPISSx 线, 写 0 线 上 返 回 至 非 活 动 状 态 [0] SSR 当 AUTOSS 位 被 设 置, 对 SSR 位 写 1, 将 会 使 SPISSx 线 上 在 传 输 / 接 受 数 据 时 自 动 驱 动 至 激 活 状 态 在 其 他 时 间 驱 动 至 非 活 动 状 态 ( 由 SS_LVL 决 定 激 活 电 平 ). 注 :SPISSx 通 常 在 从 机 模 式 下 被 定 义 为 设 备 / 从 机 选 择 输 入. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

232 SPII 数 据 接 收 寄 存 器 (SPI_RX) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 SPI_RX0 SPIx_BA + 0x10 R 数 据 接 收 寄 存 器 0 0x0000_0000 SPI_RX1 SPIx_BA + 0x14 R 数 据 接 收 寄 存 器 1 0x0000_ RX[31:24] RX[23:16] RX[15:8] RX[7:0] Bits 描 述 数 据 接 收 寄 存 器 [31:0] RX 数 据 接 收 寄 存 器 内 保 存 最 后 一 次 传 输 所 接 收 的 数 据 数 据 的 长 度 根 据 SPI_CNTRL 寄 存 器 内 配 置 的 长 度 决 定 例 如,Tx_BIT_LEN 设 定 为 0x08 且 Tx_NUM 设 定 为 0x0, Rx0[7:0] 内 保 存 传 输 数 据. 注 : 数 据 接 收 寄 存 器 为 只 读 寄 存 器 版 本 V2.0

233 SPI 数 据 发 送 寄 存 器 (SPI_TX) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 SPI_TX0 SPIx_BA + 0x20 W 数 据 发 送 寄 存 器 0 0x0000_0000 SPI_TX1 SPIx_BA + 0x24 W 数 据 发 送 寄 存 器 1 0x0000_ TX[31:24] TX[23:16] TX[15:8] TX[7:0] Bits 描 述 数 据 发 送 寄 存 器 [31:0] TX 数 据 发 送 寄 存 器 内 存 储 下 一 次 被 发 送 的 数 据 数 据 的 长 度 根 据 CNTRL 寄 存 器 内 配 置 的 长 度 决 定 例 如,Tx_BIT_LEN 设 定 为 0x08 且 Tx_NUM 设 定 为 0x0, Tx0[7:0] 内 的 数 据 将 被 发 送 如 果 [Tx_BIT_LEN 设 定 为 0x00 且 Tx_NUM 设 定 为 0x1, 模 块 将 用 同 种 设 置 确 保 2 个 32 位 数 据 发 送 / 接 收,( 顺 序 是 TX0[31:0],TX1[31:0]) 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

234 SPI 可 调 时 钟 类 型 寄 存 器 (SPI_VARCLK) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 SPI_VARCLK SPIx_BA + 0x34 R/W 多 时 钟 类 型 寄 存 器 0x007F_FF VARCLK[31:24] VARCLK[23:16] VARCLK[15:8] VARCLK[7:0] Bits 描 述 可 调 时 钟 类 型 [31:0] VARCLK 该 值 为 SPI 时 钟 频 率 类 型. VARCLK 为 0, SPICLK 的 输 出 频 率 取 决 于 DIVIDER 的 值. VARCLK 为 1, SPICLK 的 输 出 频 率 取 决 于 DIVIDER2. 参 考 寄 存 器 SPI_DIVIDER. 参 考 图.6-47 对 应 于 可 调 时 钟 时 序 框 图 注 : 仅 适 用 于 CLKP = 版 本 V2.0

235 6.8 定 时 器 控 制 器 概 述 定 时 器 控 制 器 包 括 4 组 32 位 的 定 时 器,TIMER0~TIMER3, 方 便 用 户 的 定 时 器 控 制 应 用 定 时 器 模 块 可 支 持 例 如 频 率 测 量, 计 数, 间 隔 时 间 测 量, 时 钟 产 生, 延 迟 时 间 等 功 能 定 时 器 可 在 计 时 溢 出 时 产 生 中 断 信 号, 也 可 在 操 作 过 程 中 提 供 计 数 的 当 前 值 特 征 4 组 32- 位 定 时 器, 带 24 位 向 上 定 时 器 和 一 个 8 位 的 预 分 频 计 数 器 每 个 定 时 器 都 有 独 立 的 时 钟 源 24 位 向 上 计 数 器, 通 过 TDR( 定 时 器 数 据 寄 存 器 ) 可 读 取 4 种 工 作 模 式 : 单 脉 冲 模 式 (one-shot), 周 期 模 式 (periodic), 开 关 模 式 (toggle) 和 连 续 计 数 (continuous counting) 模 式 操 作 模 式 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

236 6.8.3 定 时 器 控 制 器 框 图 每 个 通 道 带 一 个 8 位 预 分 频 计 数 器, 一 个 24 位 向 上 计 数 器, 一 个 24 位 比 较 寄 存 器 和 一 个 中 断 请 求 信 号 参 阅 图 的 定 时 器 控 制 框 图 每 个 通 道 有 3 个 时 钟 源 选 项, 图 说 明 了 时 钟 源 控 制 功 能 可 软 件 编 程 配 置 8 位 预 分 频 系 数 来 确 定 24 位 向 上 计 数 器 的 时 钟 周 期 24-bit TDR[23:0] TCSR.CRST[26] Clear bit TCSR.CEN[30] TMRx_CLK Reset counter 8-bit Prescale load 24-bit up-counter 24-bit TCMPR[23:0] TCSR.TDR_EN[16] Reset counter in MODE=00/ = D SET CLR Timer Interrupt Q TISR.TIF[0] Q 图 定 时 器 控 制 器 框 图 TMRx_S.CLKSEL 22M 1xx TMRx_EN (in APBCLK) Reserved HCLK TMRx_CLK Reserved M 000 图 定 时 器 控 制 的 时 钟 源 版 本 V2.0

237 6.8.4 定 时 器 操 作 模 式 定 时 器 控 制 器 提 供 4 种 工 作 模 式, 单 脉 冲 (one-shot) 模 式 周 期 (periodic) 模 式 开 关 (toggle) 和 连 续 计 数 (continuous counting) 模 式. 每 种 操 作 功 能 模 式 如 下 所 示 : 单 脉 冲 模 式 如 果 定 时 器 工 作 在 单 脉 冲 模 式 且 CEN ( 定 时 器 使 能 位 ) 置 1, 定 时 器 的 计 数 器 开 始 计 数. 一 旦 定 时 器 计 数 器 的 值 达 到 定 时 器 比 较 器 寄 存 器 (TCMPR) 的 值, 且 IE ( 中 断 使 能 位 ) 置 1, 则 定 时 器 中 断 标 志 置 位, 产 生 中 断 信 号 并 送 到 NVIC 通 知 CPU. 表 明 定 时 器 计 数 发 生 溢 出. 如 果 IE (interrupt enable bit) 置 0, 无 中 断 信 号 产 生. 在 此 工 作 模 式 下, 一 旦 定 时 器 计 数 器 的 值 达 到 定 时 器 比 较 寄 存 器 (TCMPR) 的 值, 定 时 器 计 数 器 的 值 返 回 初 始 值 且 CEN ( 定 时 器 使 能 位 ) 由 定 时 器 控 制 器 清 零. 一 旦 定 时 器 计 数 器 的 值 达 到 定 时 器 比 较 寄 存 器 (TCMPR) 的 值, 定 时 器 计 数 操 作 停 止, 也 就 是 说, 在 编 程 比 较 寄 存 器 (TCMPR) 的 值 与 CEN( 定 时 器 使 能 位 ) 置 1 后, 定 时 器 操 作 定 时 器 计 数 和 与 TCMPR 值 的 比 较 仅 执 行 一 次. 因 此, 该 操 作 称 为 单 脉 冲 模 式 周 期 模 式 如 果 定 时 器 工 作 在 周 期 模 式 且 CEN ( 定 时 器 使 能 位 ) 置 1, 定 时 器 计 数 器 开 始 计 数. 一 旦 定 时 器 计 数 器 的 值 达 到 定 时 器 比 较 寄 存 器 (TCMPR) 的 值, 且 IE ( 中 断 使 能 位 ) 设 置 为 1, 则 定 时 器 中 断 标 志 置 位 且 产 生 中 断 信 号, 并 发 送 到 NVIC 通 知 CPU. 表 示 定 时 器 计 数 溢 出 发 生. 如 果 IE ( 中 断 使 能 位 ) 设 置 为 0, 无 中 断 信 号 发 生. 在 该 工 作 模 式 下, 一 旦 定 时 器 计 数 器 的 值 达 到 定 时 器 比 较 器 寄 存 器 (TCMPR) 的 值, 定 时 器 计 数 器 的 值 返 回 计 数 初 始 值 且 CEN 保 持 为 1 ( 持 续 使 能 计 数 ). 定 时 器 计 数 器 重 新 开 始 计 数. 如 果 软 件 清 除 中 断 标 志, 一 旦 定 时 器 计 数 器 的 值 与 定 时 器 比 较 寄 存 器 (TCMPR) 的 值 匹 配 且 IE ( 中 断 使 能 位 ) 设 置 为 1 中 断 标 志 置 位, 产 生 中 断 信 号 并 送 到 NVIC 再 次 通 知 CPU. 也 就 是 说, 定 时 器 操 作 定 时 器 计 数 和 与 TCMPR 比 较 功 能 是 周 期 性 进 行 的. 直 到 CEN 设 置 为 0, 定 时 器 计 数 操 作 才 会 停 止. 中 断 信 号 的 产 生 也 是 周 期 性 的. 因 此, 这 种 操 作 模 式 称 为 周 期 模 式 开 关 模 式 如 果 定 时 器 工 作 在 开 关 模 式 且 CEN ( 定 时 器 使 能 位 ) 置 1, 定 时 器 计 数 器 开 始 计 数. 一 旦 定 时 器 计 数 器 的 值 与 定 时 器 比 较 寄 存 器 TCMPR 的 值 匹 配 时, 且 IE ( 中 断 使 能 位 ) 设 置 为 1, 则 定 时 器 中 断 标 志 置 位, 产 生 中 断 信 号 并 送 到 NVIC 通 知 CPU. 表 示 定 时 器 发 生 计 数 溢 出. 相 应 开 关 输 出 (tout) 信 号 置 1. 在 这 种 操 作 模 式, 一 旦 定 时 器 计 数 器 的 值 与 定 时 器 比 较 寄 存 器 TCMPR 的 值 匹 配, 定 时 器 计 数 器 的 值 返 回 到 计 数 初 始 值 且 CEN 保 持 为 1 ( 持 续 使 能 计 数 ). 定 时 器 计 数 器 重 新 开 始 计 数. 如 果 中 断 标 志 由 软 件 清 除, 一 旦 定 时 器 计 数 器 的 值 与 定 时 器 比 较 寄 存 器 中 TCMPR 的 值 匹 配 且 IE ( 中 断 使 能 位 ) 置 1, 则 定 时 器 中 断 标 志 置 位, 发 生 中 断 信 号, 并 送 到 NVIC 再 次 通 知 CPU. 相 应 开 关 输 出 (tout) 信 号 置 0. 定 时 器 计 数 操 作 在 CEN 设 置 为 0 之 后 才 停 止. 因 此, 开 关 输 出 (tout) 信 号 以 50% 的 占 空 比 反 复 改 变. 所 以 这 种 操 作 模 式 称 为 开 关 模 式 连 续 计 数 模 式 如 果 定 时 器 工 作 在 连 续 计 数 模 式 且 CEN ( 定 时 器 使 能 位 ) 置 1, 如 果 IE( 中 断 使 能 位 ) 设 置 为 1, 当 TDR = TCMPR 时, 相 关 的 中 断 信 号 产 生 用 户 可 以 立 即 改 变 TCMPR 的 值, 而 不 需 要 禁 用 或 重 启 定 时 器 计 数 例 如,TCMPR 的 值 先 被 设 置 为 80(TCMPR 的 值 应 当 小 于 并 且 大 于 1), 当 TDR 的 值 等 于 80 时, 如 果 IE ( 中 断 使 能 位 ) 设 置 为 1, 定 时 器 产 生 中 断,TIF( 定 时 器 中 断 标 志 ) 将 被 置 位, 产 生 中 断 信 号 并 送 到 NVIC 通 知 CPU, 且 CEN 保 持 为 1 ( 持 续 使 能 计 数 ), 但 是 TDR 的 值 不 会 返 回 到 零, 而 是 继 续 计 数 81, 82, 83, to , 0, 1, 2, 3, to 接 下 来, 如 果 用 户 设 置 TCMPR 为 200, 且 TIF 被 清 零, 当 TDR 的 值 达 到 200, 定 时 器 中 断 发 生,TIF 被 置 位, 产 生 中 断 信 号 并 送 到 NVIC 再 次 通 知 CPU 最 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

238 后, 用 户 设 置 TCMPR 为 500, 并 再 一 次 清 零 TIF, 当 TDR 的 值 达 到 500, 定 时 器 中 断 发 生,TIF 被 置 位, 产 生 中 断 信 号 并 送 到 NVIC 通 知 CPU 从 应 用 的 角 度 看, 中 断 的 产 生 取 决 于 TCMPR 在 该 模 式 下, 定 时 器 计 数 是 连 续 的, 所 以 这 种 操 作 模 式 被 称 为 连 续 计 数 模 式. 图 连 续 计 数 模 式 版 本 V2.0

239 6.8.5 定 时 器 控 制 器 寄 存 器 映 射 R: 只 读, W: 只 写, R/W: 可 读 写 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 TMR_BA01 = 0x4001_0000 TMR_BA23 = 0x4011_0000 TCSR0 TMR_BA01+00 R/W Timer0 控 制 和 状 态 寄 存 器 0x0000_0005 TCMPR0 TMR_BA01+04 R/W Timer0 比 较 寄 存 器 0x0000_0000 TISR0 TMR_BA01+08 R/W Timer0 中 断 状 态 寄 存 器 0x0000_0000 TDR0 TMR_BA01+0C R Timer0 数 据 寄 存 器 0x0000_0000 TCSR1 TMR_BA01+20 R/W Timer1 控 制 和 状 态 寄 存 器 0x0000_0005 TCMPR1 TMR_BA01+24 R/W Timer1 比 较 寄 存 器 0x0000_0000 TISR1 TMR_BA01+28 R/W Timer1 中 断 状 态 寄 存 器 0x0000_0000 TDR1 TMR_BA01+2C R Timer1 数 据 寄 存 器 0x0000_0000 TCSR2 TMR_BA23+00 R/W Timer2 控 制 和 状 态 寄 存 器 0x0000_0005 TCMPR2 TMR_BA23+04 R/W Timer2 比 较 寄 存 器 0x0000_0000 TISR2 TMR_BA23+08 R/W Timer2 中 断 状 态 寄 存 器 0x0000_0000 TDR2 TMR_BA23+0C R Timer2 数 据 寄 存 器 0x0000_0000 TCSR3 TMR_BA23+20 R/W Timer3 控 制 和 状 态 寄 存 器 0x0000_0005 TCMPR3 TMR_BA23+24 R/W Timer3 比 较 寄 存 器 0x0000_0000 TISR3 TMR_BA23+28 R/W Timer3 中 断 状 态 寄 存 器 0x0000_0000 TDR3 TMR_BA23+2C R Timer3 数 据 寄 存 器 0x0000_0000 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

240 定 时 器 控 制 寄 存 器 (TCSR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 TCSR0 TMR_BA R/W Timer0 控 制 与 状 态 寄 存 器 0x0000_0005 TCSR1 TMR_BA R/W Timer1 控 制 与 状 态 寄 存 器 0x0000_0005 TCSR2 TMR_BA R/W Timer2 控 制 与 状 态 寄 存 器 0x0000_0005 TCSR3 TMR_BA R/W Timer3 控 制 与 状 态 寄 存 器 0x0000_ CEN IE MODE[1:0] CRST CACT TDR_EN PRESCALE[7:0] Bits 描 述 [31] 计 数 器 使 能 位 0 = 停 止 / 暂 停 计 数 [30] CEN 1 = 开 始 计 数 注 1: 在 停 止 状 态, 设 置 CEN 为 1, 使 能 24 位 计 数 器 从 上 次 停 止 的 计 数 值 继 续 计 数. 注 2: 在 单 脉 冲 模 式 下 (MODE[28:27]=00b), 当 相 应 的 定 时 中 断 产 生 时 (IE[29]=1b), 该 位 由 硬 件 自 动 清 零. 中 断 使 能 [29] IE 0 = 禁 用 定 时 器 中 断 1 = 使 能 定 时 器 中 断 如 果 定 时 器 中 断 使 能, 当 计 数 值 与 TCMPR 寄 存 器 内 数 值 相 同 时, 触 发 中 断. [28:27] MODE 定 时 器 工 作 模 式 模 式 定 时 器 工 作 模 式 版 本 V2.0

241 00 当 定 时 器 配 置 为 单 脉 冲 模 式 (one-shot) 时, 定 时 器 溢 出 仅 触 发 中 断 一 次 (IE 使 能 ), 进 入 中 断 后 CEN 自 动 清 除 为 T 当 定 时 器 配 置 为 周 期 模 式 (period) 时, 定 时 器 每 次 溢 出 都 触 发 中 断 (IE 使 能 ). 10 定 时 器 工 作 于 开 关 mode. IE 使 能, 产 生 周 期 性 的 中 断 信 号. 开 关 信 号 (tout) 前 后 改 变 50% 的 占 空 比. 11 计 数 器 重 置 [26] CRST 设 置 该 位 将 重 置 定 时 器 计 数 器, 预 分 频 并 使 CEN 为 0. 0 = 无 动 作. 1 = 重 置 定 时 器 的 预 分 频 计 数 器, 内 部 24 位 向 上 计 数 器 和 CEN 位 定 时 器 工 作 状 态 ( 只 读 ) [25] CACT 该 位 表 示 当 前 定 时 器 计 数 器 的 状 态 0 = 定 时 器 未 工 作 1 = 定 时 器 工 作 中 [24:17] 数 据 锁 存 使 能 [16] TDR_EN 当 置 位 TDR_EN,TDR (Timer 数 据 寄 存 器 ) 将 不 断 更 新 为 24 位 向 上 计 数 器 的 值 1 = 使 能 Timer 数 据 寄 存 器 更 新 [15:8] 0 = 禁 用 Timer 数 据 寄 存 器 更 新 [7:0] PRESCALE 预 分 频 计 数 器 时 钟 输 入 根 据 Prescale 数 值 +1 进 行 预 分 频 如 果 PRESCALE =0, 不 进 行 预 分 频. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

242 定 时 器 比 较 寄 存 器 (TCMPR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 TCMPR0 TMR_BA R/W Timer0 比 较 寄 存 器 0x0000_0000 TCMPR1 TMR_BA R/W Timer1 比 较 寄 存 器 0x0000_0000 TCMPR2 TMR_BA R/W Timer2 比 较 寄 存 器 0x0000_0000 TCMPR3 TMR_BA R/W Timer3 比 较 寄 存 器 0x0000_ TCMP [23:16] TCMP [15:8] TCMP [7:0] Bits 描 述 [31:24] 定 时 器 比 较 值 TCMP 是 24 位 比 较 寄 存 器. 当 内 部 24 位 向 上 计 数 器 的 值 与 TCMP 的 值 匹 配 时, 如 果 TCSR.IE[29]=1, 就 产 生 定 时 器 中 断 请 求. TCMP 的 值 为 定 时 器 计 数 周 期. [23:0] TCMP 定 时 溢 出 周 期 = (Period of timer clock input) * (8-bit Prescale + 1) * (24-bit TCMP) 注 1: 不 能 在 TCMP 里 写 0x0 或 0x1, 否 则 内 核 将 运 行 到 未 知 状 态. 注 2: 无 论 CEN 为 0 或 1, 软 件 向 该 寄 存 器 写 入 新 的 值,TIMER 将 退 出 当 前 计 数 并 使 用 新 的 值, 开 始 重 新 计 数 版 本 V2.0

243 定 时 器 中 断 状 态 寄 存 器 (TISR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 TISR0 TMR_BA01+08 R/W Timer0 中 断 状 态 寄 存 器 0x0000_0000 TISR1 TMR_BA01+28 R/W Timer1 中 断 状 态 寄 存 器 0x0000_0000 TISR2 TMR_BA23+08 R/W Timer2 中 断 状 态 寄 存 器 0x0000_0000 TISR3 TMR_BA23+28 R/W Timer3 中 断 状 态 寄 存 器 0x0000_ TIF Bits 描 述 [31:1] 定 时 器 中 断 标 志 [0] TIF 定 时 器 中 断 状 态 位. 当 内 部 24 位 计 数 器 与 TCMP 的 值 匹 配 时,TIF 由 硬 件 置 位, 写 1 清 该 位. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

244 Timer 数 据 寄 存 器 (TDR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 TDR0 TMR_BA01+0C R/W Timer0 数 据 寄 存 器 0x0000_0000 TDR1 TMR_BA01+2C R/W Timer1 数 据 寄 存 器 0x0000_0000 TDR2 TMR_BA23+0C R/W Timer2 数 据 寄 存 器 0x0000_0000 TDR3 TMR_BA23+2C R/W Timer3 数 据 寄 存 器 0x0000_ TDR[23:16] TDR[15:8] TDR[7:0] Bits 描 述 [31:24] [23:0] TDR 定 时 器 数 据 寄 存 器 TCSR.TDR_EN 置 1 时, 内 部 24 位 定 时 器 的 值 加 载 到 TDR 中, 用 户 可 以 读 取 该 寄 存 器 的 值 获 取 24 位 计 时 器 的 值 版 本 V2.0

245 6.9 看 门 狗 定 时 器 (WDT) 概 述 看 门 狗 定 时 器 用 于 在 软 件 运 行 至 未 知 状 态 时 执 行 系 统 复 位 功 能, 可 以 防 止 系 统 无 限 制 地 挂 机, 除 此 之 外, 看 门 狗 定 时 器 还 可 将 CPU 由 掉 电 模 式 唤 醒 看 门 狗 定 时 器 包 含 一 个 18 位 的 自 由 运 行 的 计 数 器, 可 编 程 其 定 时 溢 出 间 隔. 设 置 WTE(WDTCR[7]) 使 能 看 门 狗 定 时 器,WDT 计 数 器 开 始 向 上 计 数. 当 计 数 器 达 到 选 择 的 定 时 溢 出 间 隔, 如 果 看 门 狗 定 时 器 中 断 使 能 位 WTIE 置 位, 看 门 狗 定 时 器 中 断 标 志 WTIF 被 立 即 置 位, 并 请 求 WDT 中 断, 同 时, 跟 随 在 时 间 溢 出 事 件 之 后 有 一 个 指 定 延 时 (1024 * T WDT ), 用 户 必 须 在 该 延 时 时 间 结 束 前 设 置 WTR(WDTCR[0]) ( 看 门 狗 定 时 器 复 位 ) 为 高, 重 置 18 位 WDT 计 数 器, 防 止 CPU 复 位 WTR 在 WDT 计 数 重 置 后 自 动 由 硬 件 清 零 通 过 设 置 WTIS(WDTCR[10:8]) 可 选 择 8 个 带 有 指 定 延 时 的 定 时 溢 出 间 隔. 如 果 在 特 定 延 迟 时 间 终 止 后,WDT 计 数 没 有 被 清 零, 看 门 狗 定 时 将 置 位 看 门 狗 定 时 器 复 位 标 志 (WTRF) 并 使 CPU 复 位. 这 个 复 位 将 持 续 63 个 WDT 时 钟, 然 后 CPU 重 启, 并 从 复 位 向 量 (0x ) 开 始 执 行 程 序. 看 门 狗 复 位 后 WTRF 位 不 会 被 清 除 用 户 可 用 软 件 查 询 WTFR 来 识 别 复 位 源 WDT 还 提 供 唤 醒 功 能 当 芯 片 掉 电, 且 看 门 狗 唤 醒 使 能 位 (WDTR[4]) 置 位 时, 如 果 WDT 计 数 器 达 到 由 WTIS (WDTCR [10:8]) 定 义 的 时 间 间 隔 时, 芯 片 就 会 由 掉 电 状 态 唤 醒 第 一 个 例 子, 如 果 WTIS 被 设 置 为 000,CPU 从 掉 电 状 态 被 唤 醒 的 时 间 间 隔 是 2 4 * T WDT 当 掉 电 命 令 被 软 件 设 置,CPU 进 入 掉 电 状 态, 在 2 4 * T WDT 时 间 过 后,CPU 由 掉 电 状 态 唤 醒 第 二 个 例 子, 如 果 WTIS 被 设 置 为 111,CPU 从 掉 电 状 态 被 唤 醒 的 时 间 间 隔 是 2 18 * T WDT 当 掉 电 命 令 被 软 件 设 置,CPU 进 入 掉 电 状 态, 在 2 18 * T WDT 时 间 过 后,CPU 由 掉 电 状 态 唤 醒 注 意, 如 果 WTRE (WDTCR [1]) 被 置 位, 再 CPU 被 唤 醒 之 后, 软 件 应 当 尽 可 能 的 通 过 置 位 WTR(WDTCR [0]) 来 清 零 看 门 狗 定 时 器 计 数 器, 否 则, 如 果 在 从 CPU 唤 醒 到 软 件 清 零 看 门 狗 定 时 器 计 数 器 的 时 间 超 过 1024 * T WDT 之 前 看 门 狗 定 时 器 计 数 器 没 有 通 过 置 位 WTR(WDTCR [0]) 被 清 零,CPU 将 通 过 看 门 狗 定 时 器 复 位 WTIS 时 间 溢 出 间 隔 选 择 T TIS 中 断 周 期 T INT WTR 时 间 溢 出 间 隔 (WDT_CLK=12 MHz) Min. T WTR ~ Max. T WTR * T WDT 1024 * T WDT 1.33 us ~ us * T WDT 1024 * T WDT 5.33 us ~ us * T WDT 1024 * T WDT us ~ us * T WDT 1024 * T WDT us ~ us * T WDT 1024 * T WDT us ~ us * T WDT 1024 * T WDT 1.36 ms ~ 1.45 ms * T WDT 1024 * T WDT 5.46 ms ~ 5.55 ms * T WDT 1024 * T WDT ms ~ ms 表 看 门 狗 定 时 溢 出 间 隔 选 择 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

246 T WDT INT T TIS T INT 1024 * T WDT RST Minimum T WTR Maximum T WTR T RST 63 * T WDT T WDT T TIS T INT : Watchdog Engine Clock Time Period : Watchdog Timeout Interval Selection Period : Watchdog Interrupt Period T RST : Watchdog Reset Period T WTR : Watchdog Timeout Interval Period 图 中 断 时 序 与 复 位 信 号 时 序 版 本 V2.0

247 6.9.2 特 征 18- 位 自 由 运 行 的 计 数 器 以 防 止 CPU 在 延 迟 时 间 结 束 之 前 发 生 看 门 狗 定 时 器 复 位 溢 出 时 间 间 隔 可 选 (2^4 ~ 2^18), 溢 出 时 间 范 围 在 104 ms ~ s ( 如 果 WDT_CLK = 10 KHz). 复 位 周 期 = (1 / 10 khz) * 63, 如 果 WDT_CLK = 10 KHz WDT 框 图 看 门 狗 定 时 器 时 钟 控 制 和 框 图 如 图 所 示 WDG_S (CLKSEL1[1:0]) WD_CLK_EN(APBCLK[0]) 10KHz HCLK/2048 Reserved Ext. Crystal WDT_CLK 图 看 门 狗 定 时 器 时 钟 控 制 WTR(WDTCR[0]) Reset WDT Counter 18-bit WDT Counter WDT_CLK WTE (WTCR[7]) : : Timeout select WDTCR. WTIS[10:8] Delay 1024 WDT clocks Note: 1. Watchdog timer resets CPU and lasts 63 WDT_CLK. 2. If user intends to use WDT to wakeup power-down mode, it is recommended that CPU clock source is set as the same as WDT clock source before CPU enters in power-down mode. WTIF (WTCR[3]) WTIE (WTCR[6]) WTRE (WTCR[1]) WTWKE (WTCR[4]) Watchdog Interrupt Watchdog Reset [1] WTRF (WTCR[2]) Wakeup CPU from Power-down mode WTWKF (WTCR[5]) 图 看 门 狗 定 时 器 框 图 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

248 6.9.4 看 门 狗 定 时 器 控 制 寄 存 器 映 射 R: 只 读, W: 只 写, R/W: 可 读 写 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 WDT_BA = 0x4000_4000 WTCR WDT_BA+00 R/W 看 门 狗 定 时 器 控 制 寄 存 器 0x0000_0700 看 门 狗 定 时 器 控 制 寄 存 器 r (WTCR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 WTCR WDT_BA+000 R/W 看 门 狗 定 时 器 控 制 寄 存 器 0x0000_0700 注 : 该 寄 存 器 所 有 位 都 写 保 护. 要 编 程 时, 需 要 开 锁 时 序, 依 次 向 寄 存 器 REGWRPROT 写 入 59h, 16h, 与 88h, RegLockAddr 的 地 址 为 GCR_BA + 0x WTIS WTE WTIE WTWKF WTWKE WTIF WTRF WTRE WTR Bits 描 述 [31:11] 看 门 狗 定 时 器 间 隔 选 择 [10:8] WTIS 选 择 看 门 狗 定 时 器 的 定 时 溢 出 间 隔. WTIS 溢 出 间 隔 选 择 中 断 周 期 WTR 溢 出 间 隔 l (WDT_CLK=12 MHz) 版 本 V2.0

249 * T WDT ( ) * T WDT 1.33 us ~ us * T WDT ( ) * T WDT 5.33 us ~ us * T WDT ( ) * T WDT us ~ us * T WDT ( ) * T WDT us ~ us * T WDT ( ) * T WDT us ~ us * T WDT ( ) * T WDT 1.36 ms ~ 1.45 ms * T WDT ( ) * T WDT 5.46 ms ~ 5.55 ms * T WDT ( ) * T WDT ms ~ ms 看 门 狗 定 时 器 使 能 [7] WTE 0 = 禁 用 看 门 狗 定 时 器 功 能 ( 该 动 作 重 置 内 部 计 数 器 ) 1 = 使 能 看 门 狗 定 时 器 看 门 狗 定 时 器 中 断 使 能 [6] WTIE 0 = 禁 用 看 门 狗 定 时 器 中 断 1 = 使 能 看 门 狗 定 时 器 中 断 看 门 狗 定 时 器 唤 醒 标 志 如 果 看 门 狗 定 时 器 引 起 CPU 从 掉 电 模 式 下 唤 醒, 该 位 将 被 置 高 [5] WTWKF 0 = 看 门 狗 定 时 器 不 能 引 起 CPU 唤 醒. 1 = CPU 由 休 眠 或 掉 电 模 式 被 看 门 狗 定 时 溢 出 唤 醒 注 : 写 1 清 零. 看 门 狗 定 时 器 唤 醒 功 能 使 能 位 [4] WTWKE 0 = 禁 用 看 门 狗 唤 醒 CPU 功 能 1 = 使 能 看 门 狗 唤 醒 CPU 功 能. 看 门 狗 定 时 器 中 断 标 志 [3] WTIF 如 果 看 门 狗 定 时 器 中 断 使 能, 该 位 由 硬 件 置 位 表 示 看 门 狗 定 时 器 中 断 已 发 生 0= 不 发 生 看 门 狗 定 时 器 中 断 1= 发 生 看 门 狗 定 时 器 中 断 注 : 写 1 清 零. 看 门 狗 定 时 器 复 位 标 志 [2] WTRF 当 看 门 狗 定 时 器 引 发 复 位, 该 位 被 置 位, 通 过 读 取 该 位 可 以 确 认 复 位 是 否 由 看 门 狗 引 起 该 位 软 件 写 1 清 零 如 果 WTRE 禁 用, 看 门 狗 定 时 器 溢 出 对 该 位 无 影 响 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

250 0 = 复 位 不 是 由 看 门 狗 定 时 器 产 生 1 = 看 门 狗 定 时 器 引 发 复 位 注 : 写 1 清 零. 看 门 狗 定 时 器 复 位 使 能 [1] WTRE 设 定 该 位 使 能 看 门 狗 定 时 器 复 位 功 能 0 = 禁 用 看 门 狗 定 时 器 复 位 功 能 1 = 使 能 看 门 狗 定 时 器 复 位 功 能 清 看 门 狗 定 时 器 设 置 该 位 清 看 门 狗 定 时 器. [0] WTR 0: 写 0 无 效 1: 重 置 看 门 狗 定 时 器 的 内 容 NOTE: 写 1 清 零 版 本 V2.0

251 6.10 UART 接 口 控 制 器 NuMicro M051 提 供 2 个 通 用 异 步 收 / 发 器 (UART) 通 道,UART0~1 支 持 普 通 速 度, 支 持 流 控 制 概 述 通 用 异 步 收 / 发 器 (UART) 对 从 外 设 收 到 的 数 据 执 行 串 到 并 的 转 换, 对 从 CPU 发 送 的 数 据 执 行 并 到 串 的 转 换 该 串 口 同 时 支 持 IrDA SIR 功 能 和 RS-485 模 式. 每 个 UART 通 道 有 5 种 类 型 的 中 断, 它 们 是, 发 送 FIFO 空 中 断 (Int_THRE), 接 收 阀 值 到 达 中 断 (Int_RDA), 线 状 态 中 断 ( 奇 偶 校 验 错 误 或 者 帧 错 误 或 者 打 断 中 断 ) (Int_RLS), 接 收 缓 冲 器 溢 出 中 断 中 断 (Int_Tout), 调 制 解 调 器 / 唤 醒 状 态 中 断 (Int_Modem). 中 断 号 12( 中 断 向 量 为 28) 支 持 UART0 的 中 断, 中 断 号 13( 中 断 向 量 29) 支 持 UART1 的 中 断, 参 考 嵌 套 向 量 中 断 控 制 器. UART0~1 内 嵌 一 个 15 字 节 发 送 FIFO (TX_FIFO) 和 一 个 15 字 节 接 收 FIFO (RX_FIFO) CPU 可 以 随 时 读 UART 的 状 态 返 回 的 状 态 信 息 包 括 正 在 被 UART 执 行 的 传 输 操 作 的 类 型 和 条 件, 在 接 收 数 据 时 还 可 能 发 生 3 个 错 误 ( 奇 偶 校 验 错 误 帧 错 误 打 断 中 断 ) 状 况 UART 包 括 一 个 可 编 程 的 波 特 率 发 生 器, 它 可 以 将 输 入 时 钟 分 频 来 得 到 收 发 器 需 要 的 时 钟. 波 特 率 公 式 是 Baud Rate = UART_CLK / M * [BRD + 2]. 其 中 M 和 BRD 在 波 特 率 分 频 寄 存 器 UA_BAUD 中 配 置. 图 表 和 分 别 列 出 了 不 同 条 件 下 波 特 率 方 程 和 UART 波 特 率 设 置 表 Mode DIV_X_EN DIV_X_ONE Divider X BRD 波 特 率 公 式 B A UART_CLK / [16 * (A+2)] B A UART_CLK / [(B+1) * (A+2)], B must >= Don t care A UART_CLK / (A+2), A must >=3 表 UART 波 特 率 方 程 系 统 时 钟 = MHz 波 特 率 模 式 0 模 式 1 模 式 x A=0,B=11 A= A= A= A= A=22 A=1,B=15 A=2,B=11 A=4,B=15 A=6,B=11 A=10,B=15 A=14,B=11 A=22,B=15 A=30,B=11 A=46 A=94 A=190 A=382 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

252 38400 A= A= A= A=286 A=62,B=8 A=46,B=11 A=34,B=15 A=126,B=8 A=94,B=11 A=70,B=15 A=254,B=8 A=190,B=11 A=142,B=15 A=510,B=8 A=382,B=11 A=286,B=15 A=574 A=1150 A=2302 A=4606 表 UART 波 特 率 设 置 表 UART0 与 UART1 控 制 器 支 持 自 动 流 控 制 功 能, 它 使 用 2 种 低 电 平 信 号, /CTS (clear-to-send, 允 许 发 送 ) 和 /RTS (request-to-send, 请 求 发 送 ), 来 控 制 UART 和 外 部 驱 动 器 (ex: Modem) 之 间 的 数 据 流 传 递. 当 自 动 流 控 功 能 使 能 时,UART 被 禁 止 接 收 数 据 直 到 UART 向 外 发 出 /RTS 信 号. 当 Rx FIFO 中 字 节 数 量 和 RTS_TRI_LEV (UA_FCR [19:16]) 的 值 相 等 时, /RTS 信 号 不 再 发 出. 当 UART 控 制 器 从 外 部 驱 动 器 侦 测 到 /CTS,UART 向 外 发 送 数 据 如 果 /CTS 未 被 侦 测, UART 将 不 向 外 发 送 数 据. UART 控 制 器 提 供 串 行 IrDA (SIR, 串 行 红 外 ) 功 能 ( 用 户 需 置 位 rda_en (UA_FUN_SEL[1:0]) 使 能 IrDA 功 能 ). SIR 规 范 定 义 短 程 红 外 异 步 串 行 传 输 模 式 为 1 开 始 位, 8 数 据 位, 和 1 停 止 位. 最 大 数 据 速 率 为 Kbps ( 半 双 工 ). IrDA SIR 模 块 包 括 一 个 IrDA SIR 协 议 编 码 / 解 码 器. IrDA SIR 只 是 半 双 工 协 议. 因 此 不 能 同 时 发 送 和 接 收 数 据. IrDA SIR 物 理 层 规 定 在 发 送 和 接 收 之 间 至 少 要 有 10ms 传 输 延 时. 该 特 性 必 须 由 软 件 执 行. UART 控 制 的 另 一 功 能 是 支 持 RS 位 模 式, 由 RTS 控 制 方 向 或 通 过 软 件 编 程 GPIO (P0.3 对 应 于 RTS0 and P0.1 对 应 于 RTS 1) 执 行 该 功 能. RS-485 模 式 通 过 设 置 UA_FUN_SEL 寄 存 器 选 定 使 用 来 自 异 步 串 行 口 的 RTS 控 制 信 号 来 使 能 RS-485 驱 动 器, 执 行 RS-485 驱 动 器 控 制 在 RS-485 模 式 下,RX 与 TX 的 许 多 特 性 与 UART 相 同 版 本 V2.0

253 特 性 全 双 工, 异 步 通 信 独 立 的 接 收 / 发 送 15 字 节 (UART0/UART1) FIFO 数 据 装 载 区 支 持 硬 件 自 动 流 控 制 / 流 控 制 功 能 (CTS, RTS) 和 可 编 程 的 RTS 流 控 制 触 发 电 平 (UART0 与 UART1 支 持 ) 可 编 程 的 接 收 缓 冲 触 发 电 平 每 个 通 道 都 支 持 独 立 的 可 编 程 的 波 特 率 发 生 器 支 持 CTS 唤 醒 功 能 (UART0 与 UART1 支 持 ) 支 持 7 位 接 收 缓 冲 计 时 溢 出 检 测 功 能 通 过 设 置 UA_TOR [DLY] 可 以 编 程 在 上 一 个 停 止 与 下 一 个 开 始 位 之 间 数 据 发 送 的 延 迟 时 间 支 持 打 断 错 误, 帧 错 误, 奇 偶 校 验 错 误 检 测 功 能 完 全 可 编 程 的 串 行 接 口 特 性 可 编 程 的 数 据 位, 5, 6, 7, 8 位 可 编 程 的 奇 偶 校 验 位, 偶 校 验 奇 校 验 无 校 验 位 或 stick 校 验 位 发 生 和 检 测 可 编 程 停 止 位, 1, 1.5, 或 2 停 止 位 产 生 支 持 IrDA SIR 功 能 普 通 模 式 下 支 持 3/16 位 持 续 时 间 支 持 RS-485 模 式. 支 持 RS 位 模 式 支 持 由 RTS 提 供 的 硬 件 或 软 件 直 接 使 能 控 制 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

254 UART 框 图 UART 时 钟 控 制 和 框 图 如 图 和 图 UART_S(CLKSEL1[25:24 ]) UART0_EN(APBCL K[16] M PLL_Fout Ext. Crystal /(UART_N+1) UART_N(CLKDIV[11: 8]) UART1_EN(APBCL K[17] UART0_CL K UART1_CL K 图 UART 时 钟 控 制 框 图 版 本 V2.0

255 图 UART 框 图 TX_FIFO 发 送 用 一 个 15 字 节 的 FIFO 做 缓 存 来 降 低 向 CPU 申 请 的 中 断 数 量. RX_FIFO 接 收 用 一 个 15 字 节 ( 每 个 字 节 加 3 个 比 特 的 错 误 比 特 ) 的 FIFO 做 缓 存 来 降 低 向 CPU 申 请 的 中 断 数 量. TX 移 位 寄 存 器 此 模 块 控 制 移 动 正 在 发 送 的 数 据 串 行 输 出. RX 移 位 寄 存 器 此 模 块 控 制 移 动 正 在 接 收 的 数 据 串 行 输 入. Modem 控 制 寄 存 器 该 寄 存 器 控 制 与 MODEM 或 者 数 据 传 输 转 换 器 ( 或 者 一 个 MODEM 模 拟 器 ) 的 接 口. 波 特 率 发 生 器 将 外 部 时 钟 除 以 一 个 除 数 来 获 得 需 要 的 波 特 率 时 钟, 参 考 波 特 率 方 程. IrDA 编 码 IrDA 编 码 控 制 模 块. IrDA 解 码 IrDA 解 码 控 制 模 块. 控 制 和 状 态 寄 存 器 该 域 是 用 于 发 送 器 和 接 收 器 的 寄 存 器 组, 包 括 FIFO 控 制 寄 存 器 (UA_FCR), FIFO 状 态 寄 存 器 (UA_FSR), 和 线 控 制 寄 存 器 (UA_LCR) 时 间 溢 出 控 制 寄 存 器 (UA_TOR) 应 用 于 标 识 时 间 溢 出 中 断 产 生 的 条 件. 该 寄 存 器 组 还 包 括 中 断 控 制 使 能 寄 存 器 (UA_IER) 和 中 断 状 态 寄 存 器 (UA_ISR) 来 使 能 或 者 禁 用 中 断 响 应 并 且 识 别 发 生 的 中 断. 有 7 种 中 断 : FIFO 为 空 中 断 (INT_THRE), 接 收 阀 值 到 达 中 断 (INT_RDA), 线 状 态 中 断 ( 校 验 错 误, 帧 错 误 和 打 断 中 断 )(INT_RLS), 定 时 溢 出 中 断 (INT_Tout),MODEM/ 唤 醒 状 态 中 断 (INT_Modem) 和 缓 冲 错 误 中 断 (INT_Buf_Err). 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

256 图 为 自 动 流 控 制 框 图. APB BUS Tx FIFO Parallel to Serial Flow Control TX /CTS Rx FIFO Serial to Parallel Flow Control RX /RTS Note: Only supported in UART0 and UART1 图 自 动 流 控 制 框 图 版 本 V2.0

257 IrDA 模 式 UART 支 持 IrDA SIR ( 串 行 红 外 ) 发 送 编 码 和 接 收 解 码, IrDA 模 式 通 过 设 定 UA_FUN_SEL 寄 存 器 的 IrDA_EN 位 被 选 择. IrDA 模 式 下, UA_BAUD[DIV_X_EN] 位 需 禁 用. 波 特 率 = Clock / (16 * BRD), BRD 为 UA_BAUD 寄 存 器 中 的 波 特 率 分 频 器. 图 为 IrDA 控 制 框 图. TX SOUT IR_SOUT TX pin Emit Infra red ray UART RX SIN IrDA SIR IR_SIN RX pin IR Transceiver Detect Infra red ray BAUDOUT IRCR IrDA_enable TX_select INT_TX INV_RX 图 IrDA 框 图 IrDA SIR 发 送 编 码 器 IrDA SIR 发 送 编 码 器 以 非 归 零 (NRZ) 调 制 方 式 从 UART 输 出 比 特 流. IrDA SIR 物 理 层 指 定 使 用 归 零, 反 向 (RZI) 调 制 方 式, 使 用 逻 辑 0 代 表 红 外 线 脉 冲 被 调 制 的 输 出 脉 冲 流 被 发 送 到 外 部 输 出 驱 动 器 和 红 外 发 射 二 极 管 在 正 常 模 式 下, 传 输 脉 冲 的 宽 度 为 3/16 波 特 率 周 期 IrDA SIR 接 收 解 码 器 IrDA SIR 接 收 解 码 器 以 归 零 return-to-zero 方 式 解 调 由 输 入 探 测 器 输 入 的 比 特 流, 并 输 出 NRZ 比 特 流 到 UART 作 为 数 据 输 入. 解 码 器 在 空 闲 模 式 输 入 通 常 为 高 ( 因 此, IRCR bit 6 默 认 设 定 为 高 ) 当 解 码 器 输 入 为 低 时, 起 始 位 将 被 检 测 到 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

258 IrDA SIR 操 作 IrDA SIR 编 码 / 解 码 器 提 供 UART 数 据 流 和 半 双 工 串 行 SIR 接 口 间 互 相 转 换 的 功 能. 图 是 IrDA 编 码 / 解 码 器 波 形 图 START BIT STOP BIT Tx Timing SOUT (from uart TX) IR_SOUT (encoder output) /16 bit width IR_SIN (decorder input) Rx Timing 3/16 bit width SIN (To uart RX) START BIT STOP BIT Bit pulse width 图 IrDA TX/RX 时 序 框 图 版 本 V2.0

259 RS-485 模 式 UART 支 持 RS 位 模 式. RS-485 模 式 通 过 设 置 UA_FUN_SEL 寄 存 器 选 择 RS-485 功 能 设 定 使 用 来 自 异 步 串 行 口 的 RTS 控 制 信 号 来 使 能 RS-485 驱 动 器, 执 行 RS-485 驱 动 器 控 制 在 RS-485 模 式 下,RX 与 TX 的 许 多 特 性 与 UART 相 同 RS-485 模 式 下, 控 制 器 可 以 配 置 成 可 寻 址 的 RS-485 从 机,RS-485 主 机 发 送 器 将 通 过 设 置 校 验 位 ( 第 9 位 ) 为 1 来 识 别 一 个 地 址 字 符 对 于 数 据 字 符, 校 验 位 设 置 为 0. 软 件 可 通 过 设 置 寄 存 器 UA_LCR 控 制 第 9 位 (PBE, EPE 和 SPE 置 位, 第 9 位 发 送 0, PBE 和 SPE 置 位,EPE 清 零, 第 9 位 发 送 1). 该 控 制 器 支 持 三 种 操 作 模 式 :RS-485 普 通 多 点 模 式 (NMM), RS-485 自 动 地 址 识 别 模 式 (AAD) 和 RS-485 自 动 方 向 控 制 模 式 (AUD), 可 通 过 编 程 UA_RS-485_CSR 寄 存 器 选 择 其 中 一 种 工 作 模 式, 通 过 设 置 UA_TOR [DLY] 可 以 设 置 上 一 个 停 止 位 与 下 一 个 开 始 位 之 间 的 延 迟 时 间. RS-485 普 通 多 点 模 式 (NMM) RS-485 普 通 多 点 模 式, 首 先 必 须 软 件 配 置 在 地 址 位 之 前 检 测 到 的 数 据 是 否 存 储 于 RX-FIFO 中 如 果 想 软 件 忽 略 地 址 位 之 前 检 测 到 的 所 有 数 据, 则 接 下 来 是 设 置 UART_FCR[RS485_RX_DIS] 和 使 能 UA_RS- 485[RS485_NMM], 这 样, 接 收 器 忽 略 所 有 数 据 直 至 检 测 到 地 址 字 节 (bit9=1) 并 将 地 址 字 节 数 据 存 储 于 RX-FIFO 中 如 果 想 软 件 接 收 检 测 到 地 址 位 之 前 的 所 有 数 据, 接 下 来 就 是 禁 止 UART_FCR [RS485_RX_DIS] 和 使 能 UA_RS-485[RS485_NMM], 这 样, 接 收 器 就 会 接 收 所 有 数 据 如 果 检 测 到 地 址 位,RS-485 控 制 器 会 向 CPU 产 生 一 个 中 断, 软 件 可 通 过 设 定 UA_RS-485_FCR [RX_DIS] 来 决 定 是 否 使 能 接 收 器 来 接 收 接 下 来 的 数 据 字 节 如 果 使 能 接 收 器 接 收, 所 有 接 收 的 数 据 都 将 被 接 收 并 存 储 于 RX- FIFO 中, 如 果 禁 用 接 收 器, 则 接 收 到 的 所 有 数 据 都 将 被 忽 略 直 至 下 一 个 地 址 位 被 检 测 到 若 软 件 设 置 UA_RS-485 禁 用 接 收 器, 当 检 测 到 下 一 个 地 址 字 节, 控 制 器 清 UA_RS-485_FCR [RX_DIS] 位, 地 址 字 节 数 据 存 储 到 RX-FIFO. RS-485 自 动 地 址 识 别 模 式 (AAD) RS-485 自 动 地 址 识 别 模 式 下, 接 收 器 在 检 测 到 地 址 字 节 (bit9=1) 并 且 地 址 字 节 数 据 与 UA_ALT_CSR [ADDR_MATCH] 的 值 相 匹 配 之 前, 忽 略 所 有 数 据. 地 址 字 节 数 据 将 被 存 储 在 RX-FIFO. 所 有 接 收 字 节 数 据 将 被 接 受, 并 存 储 于 RX-FIFO 直 到 地 址 字 节 不 匹 配 UA_ALT_CSR [ADDR_MATCH] 的 值 为 止. RS-485 自 动 方 向 模 式 (AUD) RS-485 控 制 器 的 另 一 个 功 能 是 自 动 方 向 控 制. 使 用 来 自 异 步 串 行 口 的 RTS 控 制 信 号 来 使 能 RS-485 驱 动 器, 执 行 RS-485 驱 动 器 控 制. RTS 线 被 连 接 到 RS-485 驱 动 器 使 能, 以 便 设 置 RTS 线 为 高 ( 逻 辑 1) 使 能 RS-485 驱 动 器. 设 置 RTS 为 低 ( 逻 辑 0), 使 驱 动 器 进 入 tri-state 状 态. 用 户 通 过 设 置 寄 存 器 UA_MCR 中 的 LEV_RTS 位 改 变 RTS 驱 动 电 平. 编 程 流 程 示 例 : 1. 设 置 寄 存 器 UA_FUN_SEL 中 的 FUN_SEL 位 选 择 RS-485 功 能. 2. 设 置 寄 存 器 UA_FCR 中 的 RX_DIS 位 使 能 或 禁 用 RS-485 接 收 器 3. 设 置 RS-485_NMM 或 RS-485_AAD 模 式. 4. 如 果 选 择 RS-485_AAD 模 式, ADDR_MATCH 设 置 成 自 动 地 址 匹 配 值. 5. 设 置 RS-485_AUD 选 择 自 动 方 向 控 制. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

260 图 RS-485 帧 结 构 版 本 V2.0

261 UART 接 口 控 制 寄 存 器 映 射 R: 只 读, W: 只 写, R/W: 可 读 写 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 UART 基 地 址 : Channel0 : UART0_BA = 0x4005_0000 Channel1 : UART1_BA = 0x4015_0000 UA_RBR UA_THR UA_IER UA_FCR UA_LCR UA_MCR UA_MSR UA_FSR UA_ISR UA_TOR UART0_BA+0x00 R UART0 接 收 数 据 缓 存 寄 存 器. Undefined UART1_BA+0x00 R UART1 接 收 数 据 缓 存 寄 存 器. Undefined UART0_BA+0x00 W UART0 发 送 保 持 寄 存 器. Undefined UART1_BA+0x00 W UART1 发 送 保 持 寄 存 器. Undefined UART0_BA+0x04 R/W UART0 中 断 使 能 寄 存 器. 0x0000_0000 UART1_BA+0x04 R/W UART1 中 断 使 能 寄 存 器. 0x0000_0000 UART0_BA+0x08 R/W UART0 FIFO 控 制 寄 存 器. 0x0000_0000 UART1_BA+0x08 R/W UART1 FIFO 控 制 寄 存 器. 0x0000_0000 UART0_BA+0x0C R/W UART0 Line 控 制 寄 存 器. 0x0000_0000 UART1_BA+0x0C R/W UART1 Line 控 制 寄 存 器. 0x0000_0000 UART0_BA+0x10 R/W UART0 Modem 控 制 寄 存 器. 0x0000_0000 UART1_BA+0x10 R/W UART1 Modem 控 制 寄 存 器. 0x0000_0000 UART0_BA+0x14 R/W UART0 Modem 状 态 寄 存 器. 0x0000_0000 UART1_BA+0x14 R/W UART1 Modem 状 态 寄 存 器. 0x0000_0000 UART0_BA+0x18 R/W UART0 FIFO 状 态 寄 存 器. 0x1040_4000 UART1_BA+0x18 R/W UART1 FIFO 状 态 寄 存 器. 0x1040_4000 UART0_BA+0x1C R/W UART0 Interrupt 状 态 寄 存 器. 0x0000_0002 UART1_BA+0x1C R/W UART1 Interrupt 状 态 寄 存 器. 0x0000_0002 UART0_BA+0x20 R/W UART0 定 时 溢 出 寄 存 器 0x0000_0000 UART1_BA+0x20 R/W UART1 定 时 溢 出 寄 存 器 0x0000_0000 UA_BAUD UART0_BA+0x24 R/W UART0 波 特 率 分 频 寄 存 器 0x0F00_0000 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

262 UART1_BA+0x24 R/W UART1 波 特 率 分 频 寄 存 器 0x0F00_0000 UA_IRCR UA_ALT_CSR UART0_BA+0x28 R/W UART0 IrDA 控 制 寄 存 器. 0x0000_0040 UART1_BA+0x28 R/W UART1 IrDA 控 制 寄 存 器. 0x0000_0040 UART0_BA+0x2C R/W UART0 控 制 / 状 态 寄 存 器 0x0000_0000 UART1_BA+0x2C R/W UART1 控 制 / 状 态 寄 存 器 0x0000_0000 UART0_BA+0x30 R/W UART0 功 能 选 择 寄 存 器 0x0000_0000 UA_FUN_SEL UART1_BA+0x30 R/W UART1 功 能 选 择 寄 存 器 0x0000_ 版 本 V2.0

263 UART 接 口 控 制 寄 存 器 描 述 接 收 缓 冲 寄 存 器 (UA_RBR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 UA_RBR UART0_BA+0x00 R UART0 接 收 缓 冲 寄 存 器 Undefined UART1_BA+0x00 R UART1 接 收 缓 冲 寄 存 器 Undefined RBR Bits 描 述 [31:8] [7:0] RBR 接 收 缓 冲 寄 存 器 ( 只 读 ) 通 过 读 此 寄 存 器, UART 将 返 回 一 组 从 Rx 引 脚 接 收 到 的 8- 位 数 据 (LSB 优 先 ). 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

264 发 送 保 持 寄 存 器 (UA_THR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 UA_THR UART0_BA+0x00 W UART0 发 送 保 持 寄 存 器 Undefined UART1_BA+0x00 W UART1 发 送 保 持 寄 存 器 Undefined THR Bits 描 述 [31:8] [7:0] THR 发 送 保 持 寄 存 器 通 过 写 该 寄 存 器, UART 将 通 过 Tx 引 脚 (LSB 优 先 ) 发 送 8- 位 数 据 版 本 V2.0

265 中 断 使 能 寄 存 器 (UA_IER) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 UA_IER UART0_BA+0x04 R/W UART0 中 断 使 能 寄 存 器 0x0000_0000 UART1_BA+0x04 R/W UART1 中 断 使 能 寄 存 器 0x0000_ AUTO_CTS_EN AUTO_RTS_EN TIME_OUT_EN WAKE_EN BUF_ERR_IEN RTO_IEN MODEM_IEN RLS_IEN THRE_IEN RDA_IEN Bits 描 述 [31:14] CTS 自 动 流 控 制 使 能 [13] AUTO_CTS_EN 1 = 使 能 CTS 自 动 流 控 制. 0 = 禁 用 CTS 自 动 流 控 制. 当 CTS 自 动 流 控 制 使 能, 当 CTS 输 入 有 效 时 UART 将 向 外 部 驱 动 器 发 送 数 据 (UART 将 不 发 送 数 据 只 到 CTS 被 证 实. RTS 自 动 流 控 制 使 能 [12] AUTO_RTS_EN 1 = 使 能 RTS 自 动 流 控 制. 0 = 禁 用 RTS 自 动 流 控 制. 当 RTS 自 动 流 使 能, Rx FIFO 中 接 收 的 字 节 数 和 UA_FCR[RTS_Tri_Lev] 相 等, UART 将 将 使 RTS 信 号 失 效 计 时 溢 出 计 数 器 使 能 [11] TIME_OUT_EN 1 = 使 能 计 时 溢 出 计 数 器. 0 = 禁 用 计 时 溢 出 计 数 器. [10:7] 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

266 唤 醒 CPU 功 能 使 能 [6] WAKE_EN 0 = 禁 用 UART 唤 醒 CPU 功 能 1 = 使 能 唤 醒 功 能, 当 系 统 在 深 度 睡 眠 模 式 下, 外 部 /CTS 的 改 变 将 CPU 从 深 度 睡 眠 模 式 下 唤 醒. [5] Rx 计 时 溢 出 中 断 使 能 [4] RTO_IEN 0 = 禁 用 INT_tout 中 断 1 = 使 能 INT_tout 中 断 调 制 解 调 器 中 断 状 态 使 能 [3] MODEM_IEN 0 = 禁 用 off INT_MOS 中 断 1 = 使 能 INT_MOS 中 断 接 收 线 上 中 断 状 态 使 能 [2] RLS_IEN 0 = 禁 用 off INT_RLS 中 断 1 = 使 能 INT_RLS 中 断 发 送 保 持 寄 存 器 空 中 断 使 能 [1] THRE_IEN 0 = 禁 用 INT_THRE 中 断 1 = 使 能 INT_THRE 中 断 可 接 收 数 据 中 断 使 能. [0] RDA_IEN 0 = 禁 用 INT_RDA 中 断 1 = 使 能 INT_RDA 中 断 版 本 V2.0

267 FIFO 控 制 寄 存 器 (UA_FCR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 UA_FCR UART0_BA+0x08 R/W UART0 FIFO 控 制 寄 存 器 0x0000_0000 UART1_BA+0x08 R/W UART1 FIFO 控 制 寄 存 器. 0x0000_ RTS_TRI_LEV RX_DIS RFITL TFR RFR Bits 描 述 [31:20] RTS 触 发 自 动 流 程 控 制 使 用 RTS_TRI_LEV Trigger Level (Bytes) [19:16] RTS_TRI_LEV 注 : 该 寄 存 器 用 于 自 动 RTS 流 控 制.. [15:9] 接 收 器 禁 用 寄 存 器. [8] RX_DIS 接 收 器 禁 用 或 使 能 ( 置 1 禁 用 接 收 器 ) 1: 禁 用 接 收 器 0: 使 能 接 收 器 注 : 该 位 用 于 RS-485 普 通 模 式. 必 须 在 设 置 UA_ALT_CSR [RS-485_NMM] 之 前 被 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

268 设 置 好. RX FIFO 中 断 (INT_RDA) 触 发 级 别 FIFO 接 收 字 节 数 与 RFITL 匹 配 时,RDA_IF 将 被 置 位 ( 如 果 UA_IER [RDA_IEN] 使 能, 将 产 生 中 断 ). [7:4] RFITL RFITL INTR_RDA Trigger Level (Bytes) 其 它 14 [3] TX 软 件 复 位 当 Tx_RST 置 位, 发 送 FIFO 中 的 所 有 字 节 和 Tx 内 部 状 态 将 被 清 零 [2] TFR 0 = 该 位 写 0 将 无 效. 1 = 该 位 置 位 将 复 位 Tx 内 部 机 器 和 指 令 状 态. 注 : 该 位 自 动 清 零 需 要 至 少 3 个 UART 时 钟 周 期 Rx 软 件 复 位 当 Rx_RST 置 位, 接 收 FIFO 中 所 有 字 节 和 Rx 内 部 状 态 机 都 将 被 清 零 [1] RFR 0 = 该 位 写 0 将 无 效. [0] 1 = 该 位 置 位 将 复 位 Rx 内 部 状 态 机 和 指 令 状 态. 注 : 该 位 自 动 清 零 需 要 至 少 3 个 UART 时 钟 周 期 版 本 V2.0

269 Line Control Register (UA_LCR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 UA_LCR UART0_BA+0x0C R/W UART0 线 控 制 寄 存 器 0x0000_0000 UART1_BA+0x0C R/W UART1 线 控 制 寄 存 器 0x0000_ BCB SPE EPE PBE NSB WLS Bits 描 述 [31:7] [6] BCB 钳 制 控 制 位 该 位 置 位, 串 行 数 据 输 出 (Tx) 将 被 迫 间 隔 发 送 数 据 ( 逻 辑 0). 该 位 仅 作 用 于 Tx 对 传 输 逻 辑 不 起 作 用. Stick 校 验 使 能 [5] SPE 0 = 禁 用 stick 奇 偶 使 能 1 = 当 PBE, EPE 和 SPE 置 位, 校 验 位 传 输, 检 测 被 清 除. 当 PBE 和 SPE 置 位 并 且 EPE 清 除, 校 验 位 传 输, 检 测 有 效 偶 校 验 使 能 0: 数 据 位 和 校 验 位 中 共 有 奇 数 个 逻 辑 1 被 传 输 和 检 测 [4] EPE. 1: 数 据 位 和 校 验 位 中 共 有 偶 数 个 逻 辑 1 被 传 输 和 检 测 该 位 仅 当 第 三 位 ( 校 验 位 使 能 ) 位 置 位 有 效.. [3] PBE 校 验 使 能 位 0 = 当 传 输 时 校 验 位 没 有 产 生 ( 只 发 送 了 数 据 ) 产 生 或 检 测 ( 只 接 收 了 数 据 ). 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

270 1 = 串 行 数 据 的 最 后 一 位 和 停 止 位 之 间 的, 就 是 生 成 的 校 验 位, 校 验 时 检 测 此 位 STOP bit 数 目 [2] NSB 0= 传 递 数 据 时 1 个 停 止 位 产 生 1= 传 递 数 据 时 1.5 个 停 止 位 产 生 (5 位 数 据 传 输 长 度 被 选 择 ); 2 个 停 止 位 产 生 6, 7- 和 8 位 数 据 传 输 长 度 被 选 择. 字 长 度 选 择 WLS[1:0] 字 长 度 [1:0] WLS 00 5 bits 01 6 bits 10 7 bits 11 8 bits 版 本 V2.0

271 MODEM 控 制 寄 存 器 (UA_MCR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 UA_MCR UART0_BA+0x10 R/W UART0 调 制 解 调 器 控 制 寄 存 器 0x0000_0000 UART1_BA+0x10 R/W UART1 调 制 解 调 器 控 制 寄 存 器 0x0000_ RTS_ST LEV_RTS RTS Bits 描 述 [31:14] [13] RTS_ST RTS Pin 状 态 ( 只 读 ) 该 位 表 示 RTS 引 脚 状 态. [12:10] RTS 触 发 电 平 该 位 改 变 RTS 触 发 电 平. 0= 低 电 平 触 发 1= 高 电 平 触 发 [9] LEV_RTS UART 模 式 : Input1 Input0 Output LEV_RTS (MCR.BIT9) RTS (MCR.BIT1) RTS_ST (MCR.BIT13, RTS Pin) 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

272 1 1 1 RS-485 Mode: Input1 Input0 Output LEV_RTS (MCR.BIT9) Tx RTS_ST (MCR.BIT13, RTS Pin) 0 x 0 1 x 1 [8:2] RTS (Request-To-Send) 信 号 0: 使 RTS 管 脚 为 1 ( 如 果 Lev_RTS 设 定 低 电 平 触 发 ). [1] RTS 1: 使 RTS 管 脚 为 0 ( 如 果 Lev_RTS 设 定 低 电 平 触 发 ). [0] 0: 使 RTS 管 脚 为 0 ( 如 果 Lev_RTS 设 定 高 电 平 触 发 ). 1: 使 RTS 管 脚 为 1 ( 如 果 Lev_RTS 设 定 高 电 平 触 发 ) 版 本 V2.0

273 Modem 状 态 寄 存 器 (UA_MSR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 UA_MSR UART0_BA+0x14 R/W UART0 调 制 解 调 器 状 态 寄 存 器 0x0000_0000 UART1_BA+0x14 R/W UART1 调 制 解 调 器 状 态 寄 存 器 0x0000_ LEV_CTS CTS_ST DCTSF Bits 描 述 [31:9] CTS 触 发 电 平 [8] LEV_CTS 该 位 可 改 变 CTS 触 发 电 平 控 制 TX_FIFO 发 送 数 据. 0= 低 电 平 触 发 [7:5] 1= 高 电 平 触 发 [4] CTS_ST CTS 引 脚 状 况 ( 只 读 ) 该 位 表 示 CTS 引 脚 状 态. [3:1] 检 测 侦 测 CTS 状 态 改 变 标 志 位 ( 只 读 ) [0] DCTSF 只 要 CTS 输 入 状 态 改 变 该 位 置 位, 并 且 在 UA_IER[MODEM_IEN] 置 位 时 还 会 向 CPU 产 生 调 制 解 调 器 中 断 注 : 该 位 只 读, 可 写 1 清 除. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

274 FIFO 状 态 寄 存 器 (UA_FSR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 UA_FSR UART0_BA+0x18 R/W UART0 FIFO 状 态 寄 存 器. 0x1040_4000 UART1_BA+0x18 R/W UART1 FIFO 状 态 寄 存 器 0x1040_ TE_FLAG TX_OVER TX_EMPTY TX_POINTER RX_OVERL RX_EMPTY RX_POINTER BIF FEF PEF RS- 485_ADD_DE TF Bits 描 述 [31:29] 发 送 器 空 闲 标 志 位 ( 只 读 ) [28] TE_FLAG 当 Tx FIFO(UA_THR) 为 空 或 最 后 一 个 字 节 的 停 止 位 被 传 送 到 之 后,, 该 位 由 硬 件 自 动 置 位. 当 Tx FIFO(UA_THR) 不 为 空 或 最 后 一 个 字 节 未 传 输 完 时, 该 位 由 硬 件 保 持 为 0 注 : 该 位 只 读.. [27:24] 发 送 FIFO 溢 出 ( 只 读 ) [23] TX_OVER 该 位 表 示 TX FIFO 是 否 溢 出. 如 果 发 送 数 据 的 字 节 数 大 于 TX_FIFO (UA_RBR) 的 大 小, UART0/UART1 为 15 个 字 节, 该 位 将 置 位, 否 则 由 硬 件 清 零. 发 送 FIFO 为 空 ( 只 读 ) [22] TX_EMPTY 该 位 表 示 Tx FIFO 是 否 为 空. 当 Tx FIFO 的 最 后 一 个 字 节 传 输 到 发 送 移 位 寄 存 器 时, 硬 件 置 位 该 位. 当 写 数 据 到 THR (Tx FIFO 非 空 ) 清 除 版 本 V2.0

275 [21:16] TX_POINTER TX FIFO 指 针 ( 只 读 ) 该 位 表 示 Tx FIFO 缓 冲 指 示 器. 当 CPU 写 1 字 节 到 UA_THR, Tx_Pointer 增 1. 当 Tx FIFO 传 输 1 字 节 到 发 送 移 位 寄 存 器, Tx_Pointer 减 1. 接 收 器 FIFO 溢 出 ( 只 读 ) [15] RX_OVER 该 位 表 示 RX FIFO 是 否 溢 出. 如 果 接 收 数 据 的 字 节 数 大 于 RX_FIFO (UA_RBR) 的 大 小, UART0/UART1 为 15 个 字 节, 该 位 置 位, 否 则 由 硬 件 清 零. 接 收 FIFO 为 空 ( 只 读 ) [14] RX_EMPTY [13:8] RX_POINTER 该 位 表 示 Rx FIFO 是 否 为 空. 当 Rx FIFO 最 后 字 节 从 CPU 中 读 取, 硬 件 置 位 该 位. 当 UART 接 收 到 新 数 据 该 位 清 除. Rx FIFO 指 针 ( 只 读 ) 该 位 表 示 Rx FIFO 缓 冲 指 示 器. 当 UART 从 外 部 设 备 接 收 到 1 字 节 数 据, Rx_Pointer 增 1. 当 Rx FIFO 通 过 CPU 读 1 字 节 数 据, Rx_Pointer 减 1. [7] 钳 制 中 断 标 志 位 ( 只 读 ) [6] BIF 当 接 收 数 据 的 输 入 时, 保 持 在 空 状 态 ( 逻 辑 0) 状 态 的 时 间 大 于 输 入 全 字 传 输 ( 即 即 起 始 位 + 数 据 位 + 校 验 位 + 停 止 位 的 所 有 时 间 ) 的 时 间, 该 位 置 1 无 论 CPU 何 时 向 该 位 写 1 都 会 使 该 位 重 置 注 : 该 位 只 读, 但 可 以 写 1 清 零. 帧 错 误 标 志 位 ( 只 读 ) [5] FEF 当 接 收 的 字 符 串 没 有 正 确 的 停 止 位 ( 即 检 测 到 跟 在 最 后 一 个 数 据 位 或 校 验 位 后 面 的 停 止 位 为 逻 辑 0) 时, 该 位 置 位 该 位 在 CPU 向 其 写 1 时 清 零 注 : 该 位 只 读, 但 可 以 写 1 清 零. 奇 偶 校 验 错 误 标 志 位 ( 只 读 ) [4] PEF 当 接 收 到 的 字 符 串 的 校 验 位 无 效 时, 该 位 将 置 位, CPU 写 1 到 该 位 复 位 注 : 该 位 只 读, 但 可 以 写 1 清 零. RS-485 地 址 字 节 检 测 标 志 ( 只 读 ) [3] RS- 485_ADD_DETF RS-485 模 式, 只 要 接 收 器 检 测 到 地 址 字 节 接 收 到 了 地 址 字 节 字 符 ( 第 9 位 为 1), 该 位 与 UA_ALT_CSR 均 将 置 位 只 要 CPU 写 1 到 该 位 就 复 位. 注 : 该 位 用 于 RS-485 模 式. 注 : 该 位 只 读, 但 可 写 1 清 零. [2:0] 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

276 中 断 状 态 控 制 寄 存 器 (UA_ISR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 UA_ISR UART0_BA+0x1C R/W UART0 中 断 状 态 控 制 寄 存 器 0x0000_0002 UART1_BA+0x1C R/W UART1 中 断 状 态 控 制 寄 存 器 0x0000_ TOUT_INT MODEM_INT RLS_INT THRE_INT RDA_INT TOUT_IF MODEM_IF RLS_IF THRE_IF RDA_IF Bits 描 述 [31:13] [12] TOUT_INT [11] MODEM_INT [10] RLS_INT [9] THRE_INT [8] RDA_INT 计 时 溢 出 状 态 指 示 中 断 控 制 器 ( 只 读 ) 将 RTO_IEN 和 Tout_IF 进 行 与 (AND), 然 后 在 该 位 输 出 调 制 解 调 器 状 态 指 示 中 断 控 制 器 ( 只 读 ). 将 Modem_IEN 和 Modem_IF 进 行 与 (AND), 然 后 在 该 位 输 出 接 收 Line 中 断 状 态 指 示 中 断 控 制 器 ( 只 读 ). 将 RLS_IEN 和 RLS_IF 进 行 与 (AND), 然 后 在 该 位 输 出 发 送 保 持 寄 存 器 为 空 中 断 指 示 中 断 控 制 器 ( 只 读 ). THRE_IEN 和 THRE_IF 进 行 与 (AND), 然 后 在 该 位 输 出 接 收 数 据 中 断 指 示 中 断 控 制 器 ( 只 读 ). RDA_IEN 和 RDA_IF 输 入 进 行 与 (AND), 然 后 在 该 位 输 出 [7:5] [4] TOUT_IF 计 时 溢 出 中 断 标 志 ( 只 读 ) 当 Rx FIFO 非 空 且 无 动 作, 同 时 时 间 溢 出 计 数 器 和 TOIC 相 等 该 位 置 位. 若 UA_IER [TOUT_IEN] 使 能, 计 时 溢 出 中 断 产 生 版 本 V2.0

277 注 : 该 位 只 读, 用 户 可 读 UA_RBR (Rx is in active) 清 空. 调 制 解 调 器 中 断 标 志 ( 只 读 ) [3] MODEM_IF 当 CTS 引 脚 状 态 (DCTSF=1) 改 变 该 位 置 位. 若 UA_IER [MODEM_IEN] 使 能, 调 制 解 调 器 中 断 产 生. 注 : 写 1 清 该 位 到 0. 接 收 线 状 态 标 志 位 ( 只 读 ). [2] RLS_IF 当 Rx 接 收 数 据 有 奇 偶 校 验 错 误 桢 错 误 打 断 错 误 时, 该 位 置 位, framing error 或 break error ( 至 少 3 位, BIF, FEF 和 PEF, 置 位 ). 若 UA_IER [RLS_IEN] 使 能, RLS 中 断 产 生. 注 : 在 RS-485 模 式, 该 位 包 括 接 收 器 检 测 任 何 地 址 字 节 接 收 到 的 地 址 字 节 符 号 ( 第 9 位 为 1) 注 : 写 1 清 该 位 0. 发 送 保 持 寄 存 器 空 中 断 标 志 ( 只 读 ). [1] THRE_IF 当 TX FIFO 的 最 后 一 个 数 据 发 送 到 发 送 器 移 位 寄 存 器, 该 位 置 位. 如 果 UA_IER [THRE_IEN] 使 能, THRE 中 断 产 生. 注 : 该 位 只 读, 写 数 据 到 THR 清 零 该 位 (TX FIFO not empty). 接 收 数 据 中 断 标 志 ( 只 读 ). [0] RDA_IF 当 RX FIFO 中 的 字 节 数 等 于 RFITL, RDA_IF 置 位. 如 果 使 能 UA_IER [RDA_IEN], RDA 中 断 产 生. 注 : 该 位 只 读, 当 RX FIFO 的 的 未 读 取 字 节 数 少 于 阀 值 (RFITL) 时 该 位 清 零 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

278 UART 中 断 源 中 断 使 能 位 中 断 指 示 中 断 控 制 中 断 标 志 位 标 志 位 清 除 RX 计 时 溢 出 t 中 断 INT_TOUT RTO_IEN TOUT_INT TOUT_IF 读 UA_RBR 调 制 解 调 器 状 态 中 断 INT_MODEM MODEM_IEN MODEM_INT MODEM_IF = (DCTSF) 写 1 到 DCTSF 接 收 线 状 态 中 断 INT_RLS RLS_IEN RLS_INT RLS_IF = 写 1 到 BIF/FEF/PEF (BIF or FEF or PEF) 发 送 保 持 寄 存 器 为 空 中 断 INT_THRE 接 收 数 据 中 断 INT_RDA THRE_IEN THRE_INT THRE_IF 写 UA_THR RDA_IEN RDA_INT RDA_IF 读 UA_RBR 表 软 件 模 式 下 UART 中 断 源 和 标 志 表 ( Software Mode) 版 本 V2.0

279 Time out 寄 存 器 (UA_TOR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 UA_TOR UART0_BA + 0x20 R/W UART0 定 时 溢 出 寄 存 器 0x0000_0000 UART1_BA + 0x20 R/W UART1 定 时 溢 出 寄 存 器 0x0000_ DLY TOIC Bits 描 述 [31:16] TX 延 迟 时 间 值 该 位 用 于 编 程 上 一 停 止 位 与 下 一 开 始 位 之 间 的 延 迟 时 间. [15:8] DLY 定 时 溢 出 中 断 比 较 器 [6:0] TOIC 当 RX FIFO 接 收 到 新 数 据 后 定 时 计 数 器 复 位 和 开 始 计 数 ( 定 时 器 时 钟 频 率 = 波 特 率 ). 一 旦 定 时 溢 出 计 数 器 (TOUT_CNT) 和 定 时 溢 出 中 断 比 较 器 (TOIC) 相 等, 且 UA_IER [RTO_IEN] 使 能, 接 收 器 定 时 溢 出 中 断 产 生 (INTR_TOUT). 一 个 新 的 输 入 数 据 字 或 RX FIFO 为 空 将 清 INT_TOUT. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

280 波 特 率 分 频 寄 存 器 (UA_BAUD) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 UA_BAUD UART0_BA+0x24 R/W UART0 波 特 率 分 频 寄 存 器 0x0F00_0000 UART1_BA+0x24 R/W UART1 波 特 率 分 频 寄 存 器 0x0F00_ DIV_X_EN DIV_X_ONE DIVIDER_X BRD BRD Bits 描 述 [31:30] 分 频 X 使 能 器 BRD = 波 特 率 分 频 值, 波 特 率 方 程 如 下 : 波 特 率 = Clock / [ M * (BRD + 2) ] ; 默 认 M 为 16. [29] DIV_X_EN 0 = 禁 用 分 频 器 X (the equation of M = 16) 1 = 使 能 分 频 器 X (the equation of M = X+1, but DIVIDER_X [27:24] must >= 8). 详 见 表 注 : 在 IrDA 模 式 下 该 位 禁 用. 分 频 系 数 X 等 于 1 [28] DIV_X_ONE 0 = 分 频 系 数 M = X (M = X+1, 但 DIVIDER_X[27:24] 必 须 大 于 或 等 于 8) 1 = 分 频 系 数 M = 1 (M = 1, 但 BRD [15:0] 必 须 大 于 或 等 于 3). 参 考 下 表. [27:24] DIVIDER_X 分 频 X 波 特 率 分 频 : M = X+1. [23:16] 版 本 V2.0

281 [15:0] BRD 波 特 率 分 频 器 这 些 位 表 示 波 特 率 分 频 器 模 式 DIV_X_EN DIV_X_ONE DIVIDER X BRD 波 特 率 公 式 0 Disable 0 B A UART_CLK / [16 * (A+2)] 1 Enable 0 B A UART_CLK / [(B+1) * (A+2)], B must >= 8 2 Enable 1 Don t care A UART_CLK / (A+2), A must >=3 表 波 特 率 方 程 表 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

282 IrDA 控 制 器 寄 存 器 (IRCR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 UA_IRCR UART0_BA+0x28 R/W UART0 IrDA 控 制 寄 存 器. 0x0000_0040 UART1_BA+0x28 R/W UART1 IrDA 控 制 寄 存 器 0x0000_ INV_RX INV_TX TX_SELECT Bits 描 述 [31:7] INV_RX [6] INV_RX 1= Rx 输 入 信 号 反 转 0= 无 反 转 INV_TX [5] INV_TX 1= Tx 输 出 信 号 反 转 [4:2] 0= 无 反 转 TX_SELECT [1] TX_SELECT 1: 使 能 IrDA 发 送 器 [0] 0: 使 能 IrDA 接 收 器 注 : 在 IrDA 模 式, 寄 存 器 UA_BAUD[DIV_X_EN] 必 须 禁 用 ( 波 特 方 程 为 Clock / 16 * (BRD) 版 本 V2.0

283 UART 控 制 / 状 态 寄 存 器 (UA_ALT_CSR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 UA_ALT_CSR UART0_BA+0x2C R/W UART0 控 制 / 状 态 寄 存 器 0x0000_0000 UART1_BA+0x2C R/W UART1 控 制 / 状 态 寄 存 器 0x0000_ ADDR_MATCH RS- 485_ADD_EN RS-485_AUD RS-485_AAD RS-485_NMM Bits 描 述 地 址 匹 配 值 寄 存 器 [31:24] ADDR_MATCH 该 位 包 含 RS-485 地 址 匹 配 值. 注 : 该 位 用 于 RS-485 自 动 地 址 识 别 模 式. [23:16] RS-485 地 址 识 别 使 能 该 位 用 于 使 能 RS-485 地 址 识 别 模 式. [15] RS-485_ADD_EN 1: 使 能 地 址 识 别 模 式 0: 禁 用 地 址 识 别 模 式 注 : 该 位 用 于 RS-485 的 所 有 模 式. [14:11] RS-485 自 动 方 向 模 式 (AUD) [10] RS-485_AUD 1: 使 能 RS-485 自 动 方 向 操 作 模 式 (AUO) 0: 禁 用 RS-485 自 动 方 向 操 作 模 式 (AUO) 注 : RS-485_AAD 或 RS-485_NMM 操 作 模 式 下 有 效. [9] RS-485_AAD RS-485 自 动 地 址 识 别 操 作 模 式 (AAD) 1: 使 能 RS-485 自 动 地 址 识 别 操 作 (AAD) 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

284 0: 禁 用 RS-485 自 动 地 址 识 别 操 作 模 式 (AAD) 注 : RS-485_NMM 操 作 模 式 下 无 效. RS-485 普 通 操 作 模 式 (NMM) [8] RS-485_NMM 1: 使 能 RS-485 普 通 操 作 模 式 (NMM) 0: 禁 用 RS-485 普 通 操 作 模 式 (NMM) [7:0] 注 : RS-485_AAD 操 作 模 式 下 无 效 版 本 V2.0

285 UART 功 能 选 择 寄 存 器 (UA_FUN_SEL) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 UA_FUN_SEL UART0_BA+0x30 R/W UART0 功 能 选 择 寄 存 器 0x0000_0000 UART1_BA+0x30 R/W UART1 功 能 选 择 寄 存 器 0x0000_ FUN_SEL Bits 描 述 [31:2] 功 能 选 择 使 能 [1:0] FUN_SEL 00 = UART 01 = 10 = IrDA 11 = RS-485 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

286 6.11 模 拟 数 字 转 换 (ADC) 概 述 NuMicro M051 系 列 包 含 一 个 8 通 道 12 位 的 逐 次 逼 近 式 模 拟 数 字 转 换 器 (SAR A/D 转 换 器 ). A/D 转 换 器 支 持 四 种 工 作 模 式 : 单 次 转 换 模 式 突 发 转 换 模 式 单 周 期 扫 描 模 式 和 连 续 扫 描 模 式. 开 始 A/D 转 换 可 软 件 设 定 和 外 部 STADC/P3.2 引 脚 启 动 特 征 模 拟 输 入 电 压 范 围 : 0~0~AVDD( 最 大 5.0V). 12 位 分 辨 率 和 10 位 精 确 度 保 证. 多 达 8 路 单 端 模 拟 输 入 通 道 或 4 路 差 分 模 拟 输 入 通 道. 最 大 ADC 时 钟 频 率 16MHz. 高 达 600k SPS 转 换 速 率. 四 种 操 作 模 式 - 单 次 转 换 模 式 :A/D 转 换 在 指 定 通 道 完 成 一 次 转 换. - 单 周 期 扫 描 模 式 :A/D 转 换 在 所 有 指 定 通 道 完 成 一 个 周 期 ( 从 低 序 号 通 道 到 高 序 号 通 道 ) 转 换. - 连 续 扫 描 模 式 :A/D 转 换 器 连 续 执 行 单 周 期 扫 描 模 式 直 到 软 件 停 止 A/D 转 换. - 突 发 模 式 :A/D 转 换 采 样 和 转 换 在 指 定 单 个 通 道 进 行, 并 将 结 果 顺 序 地 存 入 FIFO. A/D 转 换 开 始 条 件 - 软 件 向 ADST 位 写 1 - 外 部 引 脚 STADC 触 发 每 通 道 转 换 结 果 存 储 在 相 应 数 据 寄 存 器 内, 并 带 有 有 效 或 超 出 限 度 的 标 志. 转 换 结 果 可 和 指 定 的 值 相 比 较, 当 转 换 值 和 设 定 值 相 匹 配 时, 用 户 可 设 定 是 否 产 生 中 断 请 求. 通 道 7 支 持 2 输 入 源 : 外 部 模 拟 电 压, 内 部 带 隙 电 压. 支 持 自 身 校 正 功 能 以 减 少 转 换 的 误 差 版 本 V2.0

287 ADC 框 图 图 ADC 控 制 器 框 图 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

288 ADC 操 作 步 骤 A/D 转 换 器 通 过 逐 次 逼 近 的 方 式 运 行, 分 辨 率 为 12 位. A/D 具 有 自 身 校 正 功 能 减 少 转 换 的 误 差, 用 户 可 写 1 到 CALEN 位 ( ADCALR 寄 存 器 ) 使 能 自 身 校 正 功 能, 当 内 部 校 正 完 成 时 CAL_DONE 置 位 ADC 具 有 4 种 操 作 模 式 : 单 次 转 换 模 式 突 发 转 换 模 式 单 周 期 扫 描 模 式 和 连 续 扫 描 模 式. 当 改 变 工 作 模 式 或 使 能 的 模 拟 输 入 通 道 时, 为 了 防 止 错 误 的 操 作, 软 件 需 清 ADST 位 为 0 (ADCR 寄 存 器 ) 自 校 准 当 系 统 上 电 或 要 在 单 通 道 模 式 与 差 分 输 入 模 式 间 切 换 时, 就 需 要 ADC 自 校 正 以 减 小 转 换 误 差 用 户 置 位 CALEN 位 (ADCALR 寄 存 器 ) 使 能 自 身 校 正 功 能. 这 个 过 程 在 内 部 执 行, 需 要 127 ADC 时 钟 完 成 校 正. CALEN 置 位 后, 软 件 需 等 待 CAL_DONE 位 通 过 内 部 硬 件 置 位. 详 细 的 时 序 图 如 下 : ADC_CLK CAL_EN CAL_DONE 图 ADC 转 换 器 自 校 准 时 序 框 图 ADC 时 钟 发 生 器 最 大 采 样 率 达 600K. ADC 有 三 个 时 钟 源, 可 由 ADC_S (CLKSEL[3:2]) 选 择, ADC 时 钟 频 率 由 一 个 8 位 分 频 器 按 如 下 公 式 进 行 8 位 预 分 频 : The ADC 时 钟 频 率 = (ADC 时 钟 源 频 率 ) / (ADC_N+1); 8 位 ADC_N 在 寄 存 器 CLKDIV[23:16] 中. 通 常 来 说, 软 件 可 以 设 置 ADC_S 与 ADC_N 获 得 16MHZ 或 稍 低 于 16MHZ 的 频 率 版 本 V2.0

289 ADC_S(CLKSEL1[3:2]) ADC_EN(APBCLK[28]) M PLL_Fout Ext. Crystal (ADC_N+1) ADC_N(CLKDIV[23:16 ]) ADC_CLK 图 ADC 时 钟 控 制 单 次 转 换 模 式 在 单 次 转 换 模 式 下, A/D 转 换 只 在 指 定 的 通 道 上 执 行 一 次, 操 作 流 程 如 下 : 1. 当 通 过 软 件 或 外 部 触 发 输 入 使 ADCR 的 ADST 置 位 开 始 A/D 转 换. 2. 当 A/D 转 换 完 成, A/D 转 换 的 数 据 值 将 存 储 于 相 应 通 道 的 A/D 数 据 寄 存 器 中 3. A/D 转 换 完 成, ADSR 的 ADF 位 置 1. 若 此 时 ADIE 位 置 1, 将 产 生 ADC 中 断. 4. A/D 转 换 期 间,ADST 位 保 持 为 1. A/D 转 换 结 束, ADST 位 自 动 清 0,A/D 转 换 器 进 入 空 闲 模 式 注 : 在 单 次 转 换 模 式 时, 如 果 软 件 使 能 多 于 一 个 通 道, 序 号 最 小 的 通 道 被 转 换, 其 他 通 道 被 忽 略. ADC_CLK ADST sample ADDRx[11:0] ADDRx[11:0] ADF 图 单 次 转 换 模 式 时 序 图 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

290 突 发 模 式 在 突 发 模 式 下, A/D 转 换 会 采 样 和 转 换 指 定 的 单 个 通 道, 并 有 序 存 储 在 FIFO( 最 多 8 次 采 样 ). 操 作 步 骤 如 下 : 1. 软 件 或 外 部 触 发 置 ADCR 的 ADST 位 为 1, 在 序 号 最 小 的 通 道 上 开 始 A/D 转 换. 2. 当 使 能 的 通 道 A/D 转 换 完 成, 结 果 有 序 送 入 FIFO, 可 以 从 A/D 数 据 寄 存 器 0 得 到. 3. 当 FIFO 中 多 于 4 个 采 样 值,ADSR 的 ADF 位 置 1. 如 果 此 时 ADIE 位 置 1, 在 A/D 转 换 完 成 时 就 会 产 生 ADC 中 断 请 求. 4. 只 要 ADST 位 保 持 为 1, 步 骤 2 到 步 骤 3 会 一 直 重 复. 当 ADST 位 清 零 时,A/D 转 换 停 止,A/D 转 换 器 进 入 空 闲 状 态. 注 : 在 突 发 模 式 下, 如 果 软 件 使 能 多 个 通 道, 则 序 号 最 小 通 道 进 行 转 换, 其 他 通 道 不 转 换 单 周 期 扫 描 模 式 在 单 周 期 扫 描 模 式 下, 将 进 行 一 次 从 被 使 能 的 最 小 序 号 通 道 向 最 大 序 号 通 道 的 A/D 转 换, 具 体 流 程 如 下 : 1. 软 件 或 外 部 触 发 使 ADCR 寄 存 器 的 ADST 位 置 位, 开 始 从 最 小 序 号 通 道 到 最 大 序 号 通 道 的 A/D 转 换. 2. 每 路 A/D 转 换 完 成 后, A/D 转 换 数 值 将 有 序 装 载 到 相 应 数 据 寄 存 器 中. 3. 当 所 选 择 的 通 道 转 换 完 成 后,ADSR 的 ADF 位 置 1, 如 果 ADC 中 断 使 能, 则 ADC 中 断 发 生 4. A/D 转 换 结 束, ADST 位 自 动 清 0,A/D 转 换 器 进 入 空 闲 模 式. 如 果 在 所 有 被 使 能 通 道 完 成 转 换 前 ADST 清 0,A/D 转 换 将 完 成 当 前 转 换, 并 且 序 号 最 小 的 通 道 的 结 果 将 不 可 预 知 使 能 通 道 (0, 2, 3 and 7) 单 周 期 扫 描 模 式 时 序 图 如 下 : 版 本 V2.0

291 ADST chsel[2:0] 3'b000 3'b010 3'b011 3'b111 sample SAR[11:0] R0 R2 R3 R7 ADDR0 R0 ADDR2 R2 ADDR3 R3 ADDR7 R7 Single-cycle scan on channel 0, 2, 3 and 7 (ADCHER[7:0] = 8'b ) 图 单 周 期 扫 描 下 使 能 通 道 转 换 时 序 图 连 续 扫 描 模 式 在 连 续 扫 描 模 式 下,A/D 转 换 在 通 过 ADCHER 寄 存 器 中 的 那 些 CHEN 位 被 使 能 的 通 道 上 顺 序 进 行 ( 最 多 8 个 ADC 通 道 ). 操 作 步 骤 如 下 : 1. 通 过 软 件 或 外 部 触 发 使 ADCR 寄 存 器 的 ADST 位 置 位, 开 始 最 小 序 号 通 道 到 最 大 序 号 通 道 的 A/D 转 换. 2. 每 路 A/D 转 换 完 成 后, A/D 转 换 数 值 将 装 载 到 相 应 数 据 寄 存 器 中. 3. 当 被 选 择 的 通 道 数 都 完 成 了 一 次 转 换 后, ADF 位 (ADSR 寄 存 器 ) 置 1. 如 果 ADC 中 断 使 能, 则 ADC 中 断 发 生 如 果 软 件 没 有 清 零 ADST 位, 则 在 使 能 的 具 有 最 小 通 道 号 的 通 道 上 的 转 换 又 一 次 开 始. 4. 只 要 ADST 位 保 持 为 1, 步 骤 2 到 步 骤 3 会 一 直 重 复. 当 ADST 清 0, ADC 控 制 器 将 完 成 当 前 转 换, 被 使 能 的 最 小 序 号 ADC 通 道 的 结 果 将 不 可 预 料 使 能 通 道 (0, 2, 3 和 7) 连 续 扫 描 模 式 时 序 图 如 下 : 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

292 ADST chsel[2:0] Software clear ADST 3'b000 3'b010 3'b011 3'b111 3'b000 3'b010 3'b011 3'b111 3'b010 sample ADDR0 ADDR2 ADDR3 ADDR7 Continuous scan on channel 0, 2, 3, and 7 (ADCHER[7:0] = 8'b ) 图 使 能 通 道 的 连 续 扫 描 时 序 图 外 部 触 发 输 入 采 样 和 A/D 转 换 时 间 A/D 转 换 可 通 过 外 部 引 脚 脚 请 求 触 发. 当 ADCR.TRGEN 置 位, 使 能 ADC 外 部 触 发 功 能, 配 置 TRGS[1:0] 位 为 00b 选 择 从 STADC 引 脚 输 入 外 部 触 发. 软 件 设 定 TRGCOND[1:0] 选 择 触 发 方 式 为 上 升 沿 / 下 降 沿 或 低 电 平 / 高 电 平 触 发. 若 选 择 电 平 触 发 条 件, STADC 需 保 持 定 义 的 电 平 状 态 至 少 8 个 PCLK 周 期. 在 第 9 个 PCLK 时 钟 来 临 时 ADST 位 置 位, 开 始 转 换, 电 平 触 发 模 式 状 态 下, 如 果 外 部 触 发 输 入 保 持 为 有 效 状 态, 转 换 连 续 进 行. 仅 当 外 部 触 发 条 件 消 失 才 停 止 若 选 择 边 沿 触 发 模 式, 高 或 低 电 平 状 态 至 少 需 保 持 4 PLCKs 周 期. 脉 冲 低 于 该 值 时, 将 被 忽 略 比 较 模 式 下 AD 转 换 结 果 监 控 NuMicro M051 系 列 提 供 2 个 比 较 寄 存 器 ADCMPR0 和 1, 来 监 控 来 自 A/D 转 换 模 块 的 最 多 两 个 指 定 通 道 的 转 换 结 果, 可 参 考 图 可 通 过 软 件 设 定 CMPCH(ADCMPRx[5:0]) 选 择 监 控 通 道,CMPCOND 位 用 于 检 查 转 换 置 结 果 小 于 或 大 于 等 于 在 CMPD[11:0] 中 指 定 的 值. 当 被 CMPCH 指 定 的 通 道 完 成 转 换 时, 比 较 就 被 自 动 触 发 且 执 行 一 次 当 比 较 结 果 和 设 定 值 相 匹 配, 比 较 匹 配 计 数 器 将 加 1, 否 则 比 较 匹 配 计 数 器 就 清 0 当 计 数 器 的 值 和 设 定 值 (CMPMATCNT+1) 匹 配,CMPF 位 将 置 1, 如 果 CMPIE 置 位 将 产 生 ADC_INT 中 断 请 求. 在 扫 描 模 式 下, 软 件 可 使 用 该 功 能 来 监 控 外 部 模 拟 输 入 引 脚 电 压 变 化 而 不 会 增 加 程 序 负 载. 具 体 逻 辑 框 图 如 图 所 示 : 版 本 V2.0

293 图 A/D 转 换 结 果 监 控 框 图 中 断 源 ADC 中 断 有 三 个 中 断 源,A/D 转 换 结 束 时,A/D 转 换 结 束 标 志 ADF 将 会 被 置 位 CMPF0 和 CMPF1 是 比 较 功 能 的 比 较 中 断 标 志, 当 转 换 结 果 满 足 ADCMPR0/1 的 设 定 值, 相 应 的 标 志 将 被 置 位 当 ADF, CMPF0 和 CMPF1 这 三 个 标 志 位 有 其 中 一 个 置 位 ; 且 相 应 的 中 断 使 能 位,ADCR 寄 存 器 的 ADIE 位, 或 者 ADCMPR0/1 中 的 CMPIE 位 被 置 位,ADC 中 断 将 会 产 生 软 件 可 清 零 中 断 请 求 来 撤 销 中 断 ADF ADIE CMPF0 CMPIE0 ADINT CMPF1 CMPIE1 图 A/D 控 制 器 中 断 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

294 ADC 寄 存 器 映 射 R: 只 读, W: 只 写, R/W: 可 读 写,C: 仅 在 值 为 0 时 可 写 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 ADC_BA = 0x400E_0000 ADDR0 ADC_BA+0x00 R A/D 数 据 寄 存 器 0 0x0000_0000 ADDR1 ADC_BA+0x04 R A/D 数 据 寄 存 器 1 0x0000_0000 ADDR2 ADC_BA+0x08 R A/D 数 据 寄 存 器 2 0x0000_0000 ADDR3 ADC_BA+0x0C R A/D 数 据 寄 存 器 3 0x0000_0000 ADDR4 ADC_BA+0x10 R A/D 数 据 寄 存 器 4 0x0000_0000 ADDR5 ADC_BA+0x14 R A/D 数 据 寄 存 器 5 0x0000_0000 ADDR6 ADC_BA+0x18 R A/D 数 据 寄 存 器 6 0x0000_0000 ADDR7 ADC_BA+0x1C R A/D 数 据 寄 存 器 7 0x0000_0000 ADCR ADC_BA+0x20 R/W A/D 控 制 寄 存 器 0x0000_0000 ADCHER ADC_BA+0x24 R/W A/D 通 道 使 能 寄 存 器 0x0000_0000 ADCMPR0 ADC_BA+0x28 R/W A/D 比 较 寄 存 器 0 0x0000_0000 ADCMPR1 ADC_BA+0x2C R/W A/D 比 较 寄 存 器 1 0x0000_0000 ADSR ADC_BA+0x30 R/W A/D 状 态 寄 存 器 0x0000_0000 ADCALR ADC_BA+0x34 R/W A/D 校 准 寄 存 器 0x0000_ 版 本 V2.0

295 ADC 寄 存 器 描 述 A/D 数 据 寄 存 器 (ADDR0 ~ ADDR7) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 ADDR0 ADC_BA+0x00 R A/D 数 据 寄 存 器 0 0x0000_0000 ADDR1 ADC_BA+0x04 R A/D 数 据 寄 存 器 1 0x0000_0000 ADDR2 ADC_BA+0x08 R A/D 数 据 寄 存 器 2 0x0000_0000 ADDR3 ADC_BA+0x0c R A/D 数 据 寄 存 器 3 0x0000_0000 ADDR4 ADC_BA+0x10 R A/D 数 据 寄 存 器 4 0x0000_0000 ADDR5 ADC_BA+0x14 R A/D 数 据 寄 存 器 5 0x0000_0000 ADDR6 ADC_BA+0x18 R A/D 数 据 寄 存 器 6 0x0000_0000 ADDR7 ADC_BA+0x1C R A/D 数 据 寄 存 器 7 0x0000_ VALID OVERRUN RSLT [11:8] RSLT [7:0] Bits 描 述 [31:18] - [17] VALID 有 效 标 志 位 ( 只 读 ) 1 = RSLT[11:0] 位 数 据 有 效. 0 = RSLT[11:0] 位 数 据 无 效. 相 应 模 拟 通 道 转 换 完 成 后, 将 该 位 置 位, 读 ADDR 寄 存 器 后, 该 位 由 硬 件 清 除. [16] OVERRUN 结 束 运 行 标 志 位 ( 只 读 ) 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

296 [15:12] - 1 = RSLT[11:0] 数 据 被 覆 盖. 0 = RSLT[11:0] 数 据 新 近 转 换 结 果. 新 的 转 换 结 果 装 载 至 寄 存 器 之 前, 若 RSLT[11:0] 的 数 据 没 有 被 读 取, OVERRUN 将 置 1. 读 ADDR 寄 存 器 后, 该 位 由 硬 件 清 除.. [11:0] RSLT A/D 转 换 结 果 包 括 12 位 AD 转 换 结 果. 图 ADC 单 端 输 入 转 换 电 压 和 转 换 结 果 图 版 本 V2.0

297 图 ADC 差 分 输 入 转 换 电 压 和 转 换 结 果 图 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

298 A/D 控 制 寄 存 器 (ADCR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 ADCR ADC_BA+0x20 R/W ADC 控 制 寄 存 器 0x0000_ ADST DIFFEN TRGEN TRGCOND TRGS ADMD ADIE ADEN Bits 描 述 [31:12] - A/D 转 换 开 始 1 = 转 换 开 始. [11] ADST 0 = 转 换 结 束 或 A/D 转 进 入 空 闲 状 态. ADST 位 置 位 有 下 列 2 种 方 式 : 软 件 设 定 和 外 部 STADC 引 脚. 单 次 转 换 模 式 和 单 周 期 扫 描 模 式 下, 转 换 完 成 后,ADST 将 被 硬 件 自 动 清 除 在 连 续 扫 描 模 式 下, A/D 转 换 将 一 直 进 行 只 到 软 件 写 0 到 该 位 或 系 统 复 位. A/D 差 分 输 入 模 式 使 能 1 = A/D 为 差 分 输 入 模 式 0 = A/D 为 单 端 输 入 模 式 [10] DIFFEN 差 分 配 对 输 入 通 道 V plus 模 拟 输 入 V minus 0 AIN0 AIN1 1 AIN2 AIN3 2 AIN4 AIN5 3 AIN6 AIN 版 本 V2.0

299 [9] - 差 分 输 入 电 压 (V diff ) = V plus - V minus 注 : 在 差 分 输 入 模 式 下, 只 需 要 在 ADCHER 使 能 两 个 相 应 通 道 之 一. 转 换 结 果 将 放 置 于 相 应 的 使 能 通 道 的 寄 存 器 里, 如 果 差 分 输 入 对 两 个 通 道 都 使 能, ADC 在 扫 描 模 式 下 转 换 两 次, 然 后 将 转 换 结 果 存 入 两 个 相 应 的 数 据 寄 存 器. 外 部 触 发 使 能 [8] TRGE 使 能 或 禁 用 A/D 转 换 ( 通 过 外 部 STADC 引 脚 ) 1= 使 能 0= 禁 用 外 部 触 发 条 件 [7:6] TRGCOND 该 2 位 决 定 外 部 STADC 引 脚 触 发 为 ( 电 平 触 发 还 是 边 沿 触 发. 该 信 号 必 须 保 持 至 少 8 PCLKS 的 稳 定 状 态 ; 边 沿 触 发 下, 至 少 保 持 4 PCLKs 的 高 电 平 或 低 电 平 状 态. 00 = 低 电 平 01 = 高 电 平 10 = 下 降 沿 11 = 上 升 沿 硬 件 触 发 源 [5:4] TRGS 00 = 设 定 外 部 STADC 引 脚 启 动 A/D 转 换 其 它 = 改 变 TRGS 前, 软 件 需 要 禁 用 TRGE 和 ADST. 在 硬 件 触 发 模 式 下, STADC 外 部 引 脚 触 发 置 位 ADST 位. A/D 转 换 模 式 [3:2] ADMD 00 = 单 次 转 换 01 = 突 发 转 换 10 = 单 周 期 扫 描 11 = 连 续 扫 描 当 改 变 操 转 换 模 式 时, 软 件 要 首 先 禁 用 ADST 位 注 : 在 突 发 模 式 下,A/D 转 换 结 果 总 是 存 储 在 数 据 寄 存 器 0 中 A/D 中 断 使 能 [1] ADIE 1 = 使 能 A/D 中 断 功 能 0 = 禁 用 A/D 中 断 功 能 如 果 ADIE 置 位,A/D 转 换 结 束 产 生 中 断 请 求. A/D 转 换 使 能 [0] ADEN 1 = 使 能 0 = 禁 用 开 始 A/D 转 换 功 能 时, 该 位 需 置 位. 该 位 为 0 将 禁 用 A/D 转 换 模 拟 电 路 的 电 源 供 给. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

300 A/D 通 道 使 能 寄 存 器 (ADCHER) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 ADCHER ADC_BA+0x24 R/W A/D 通 道 使 能 0x0000_ PRESEL[1:0] CHEN7 CHEN6 CHEN5 CHEN4 CHEN3 CHEN2 CHEN1 CHEN0 Bits 描 述 [31:10] - 模 拟 输 入 通 道 7 选 择 00= 外 部 模 拟 输 入 [9:8] PRESEL[1:0] 01= 内 部 参 考 源 电 压 10= 11= [7] CHEN7 模 拟 输 入 通 道 7 使 能 1 = 使 能 0 = 禁 用 [6] CHEN6 [5] CHEN5 模 拟 输 入 通 道 6 使 能 1 = 使 能 0 = 禁 用 模 拟 输 入 通 道 5 使 能 1 = 使 能 0 = 禁 用 [4] CHEN4 模 拟 输 入 通 道 4 使 能 版 本 V2.0

301 [3] CHEN3 [2] CHEN2 [1] CHEN1 [0] CHEN0 1 = 使 能 0 = 禁 用 模 拟 输 入 通 道 3 使 能 1 = 使 能 0 = 禁 用 模 拟 输 入 通 道 2 使 能 1 = 使 能 0 = 禁 用 模 拟 输 入 通 道 1 使 能 1 = 使 能 0 = 禁 用 模 拟 输 入 通 道 0 使 能 1 = 使 能 0 = 禁 用 当 CHEN1~7 设 定 为 0 时, 该 位 使 能. 在 单 一 模 式 下, 软 件 使 能 多 通 道, 仅 最 小 序 号 通 道 进 行 转 换, 其 他 通 道 将 被 忽 视. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

302 A/D 比 较 寄 存 器 0/1 (ADCMPR0/1) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 ADCMPR0 ADC_BA+0x28 R/W A/D 比 较 寄 存 器 0 0x0000_0000 ADCMPR1 ADC_BA+0x2C R/W A/D 比 较 寄 存 器 1 0x0000_ CMPD[11:8] CMPD[7:0] CMPMATCNT CMPCH CMPCOND CMPIE CPMEN Bits 描 述 [31:28] - [27:16] CMPD 比 较 数 值 此 12 位 数 值 将 和 指 定 通 道 的 转 换 结 果 相 比 较, 在 扫 描 模 式 下 ( 不 增 加 程 序 负 载 ) 可 用 软 件 监 控 外 部 模 拟 输 入 引 脚 电 压 转 换. [15:12] - 比 较 匹 配 值 [11:8] CMPMATCNT 当 指 定 A/D 通 道 的 转 换 值 和 比 较 条 件 CMPCOND[2] 相 匹 配, 内 部 计 数 器 将 相 应 的 加 1. 当 内 部 计 数 器 的 值 达 到 设 定 值 时, (CMPMATCNT +1) 硬 件 将 置 位 CMPF 位. Compare 通 道 选 择 [5:3] CMPCH 000 = 选 择 比 较 通 道 0 转 换 结 果. 001 = 选 择 比 较 通 道 1 转 换 结 果. 010 = 选 择 比 较 通 道 2 转 换 结 果. 011 = 选 择 比 较 通 道 3 转 换 结 果. 100 = 选 择 比 较 通 道 4 转 换 结 果. 101 = 选 择 比 较 通 道 5 转 换 结 果. 110 = 选 择 比 较 通 道 6 转 换 结 果 版 本 V2.0

303 111 = 选 择 比 较 通 道 7 转 换 结 果. 比 较 条 件 [2] CMPCOND 1= 设 置 比 较 条 件 即 当 12 位 A/D 转 换 结 果 大 于 或 等 于 12 位 CMPD(ADCMPRx[27:16]), 内 部 匹 配 计 数 器 加 1. 0= 设 置 比 较 条 件 即 当 12 位 A/D 转 换 结 果 小 于 12 位 CMPD(ADCMPRx[27:16]), 内 部 匹 配 计 数 器 减 1. 注 : 当 内 部 计 数 器 的 值 达 到 (CMPMATCNT +1), CMPF 置 位. 比 较 中 断 使 能 [1] CMPIE 1 = 使 能 比 较 功 能 中 断 0 = 禁 用 比 较 功 能 中 断 如 果 使 能 比 较 功 能, 且 比 较 条 件 与 CMPCOND 和 CMPMATCNT 的 设 置 匹 配, CMPF 位 有 效, 同 时, 如 果 CMPIE 置 1, 产 生 比 较 中 断 请 求. 比 较 使 能 [0] CMPEN 1 = 使 能 比 较. 0 = 禁 用 比 较. 当 转 换 数 据 装 载 到 ADDR 寄 存 器 时, 该 位 置 位 使 能 ADC 控 制 器 比 较 CMPD[11:0] 与 特 定 通 道 的 转 换 值 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

304 A/D 状 态 寄 存 器 (ADSR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 ADSR ADC_BA+0x30 R/W ADC 状 态 寄 存 器 undefined OVERRUN VALID CHANNEL BUSY CMPF1 CMPF0 ADF Bits 描 述 [31:24] - 结 束 运 行 标 志 ( 只 读 ) [23:16] OVERRUN ADDRx 的 OVERRUN 位 的 镜 像 ADC 工 作 于 突 发 模 式, 若 FIFO 超 出 限 度, OVERRUN[7:0] 全 部 置 1. 数 据 有 效 标 志 位 ( 只 读 ) [15:8] VALID ADDRx 的 VALID 位 的 镜 像 ADC 工 作 于 突 发 模 式, 若 FIFO 失 效 VALID [7:0] 全 部 置 1. [7] - 当 前 转 换 通 道 [6:4] CHANNEL 这 3 位 在 BUSY=1 时 表 示 进 行 转 换 中 的 通 道. 当 BUSY=0, 表 示 可 进 行 下 次 转 换 的 通 道. 只 读 位. 忙 / 空 闲 [3] BUSY 1 = A/D 转 换 器 忙 碌 0 = A/D 转 换 器 空 闲 该 位 是 ADST 位 (ADCR). 的 镜 像 版 本 V2.0

305 只 读 位. 比 较 标 志 位 [2] CMPF1 选 择 A/D 转 换 通 道 结 果 和 ADCMPR1 相 匹 配 该 位 置 1. 写 1 清 该 位. 1 = ADDR 转 换 结 果 和 ADCMPR1 相 匹 配 0 = ADDR 转 换 结 果 和 ADCMPR1 不 匹 配 比 较 标 志 位 [1] CMPF0 选 择 A/D 转 换 通 道 结 果 和 ADCMPR 0 相 匹 配 该 位 置 1. 写 1 清 该 位. 1 = ADDR 转 换 结 果 和 ADCMPR0 相 匹 配 0 = ADDR 转 换 结 果 和 ADCMPR0 不 匹 配 A/D 转 换 结 束 标 志 位 状 态 标 志 位 指 示 A/D 转 换 结 束. ADF 在 下 列 三 个 条 件 时 置 位 : [0] ADF 1. 单 次 转 换 模 式 下 A/D 转 换 结 束 时 2. 扫 描 模 式 下 在 所 有 指 定 通 道 A/D 转 换 结 束 时. 3. 突 发 模 式 下,FIFO 存 储 多 于 4 个 转 换 结 果 该 标 志 写 1 清 零. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

306 A/D 校 准 寄 存 器 (ADCALR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 ADCALR ADC_BA+0x34 R/W A/D 校 准 寄 存 器 0x0000_ CALDONE CALEN Bits 描 述 [31:2] - 校 准 完 成 标 志 ( 只 读 ) [1] CALDONE 1 = A/D 转 换 自 校 准 完 成. 0 = A/D 转 换 无 自 校 准 或 自 校 准 进 行 中 ( 若 CALEN 位 置 位 ). CALEN 位 写 0, CALDONE 位 将 由 硬 件 立 即 清 零, 该 位 只 读. 自 身 校 准 功 能 [0] CALEN 1 = 使 能 自 校 准 0 = 禁 用 自 校 准 软 件 置 位 该 位 使 能 A/D 转 换 执 行 自 校 准 功 能. 需 要 127 ADC 时 钟 完 成 校 准 功 能. CALDONE 置 位 后 该 位 需 保 持 为 高, 清 该 位 将 禁 用 自 校 准 功 能 版 本 V2.0

307 6.12 外 部 总 线 接 口 (EBI) 概 述 NuMicro M051 系 列 配 备 一 个 外 部 总 线 接 口 (EBI), 以 供 外 部 设 备 使 用. 为 节 省 外 部 设 备 与 芯 片 的 连 接 引 脚 数,EBI 支 持 地 址 总 线 与 数 据 总 线 复 用 模 式. 且 地 址 锁 存 使 能 (ALE) 信 号 能 区 分 地 址 与 数 据 周 期 特 性 外 部 总 线 接 口 有 下 列 功 能 : 1. 支 持 外 部 设 备 最 大 64K 字 节 (8 位 数 据 宽 度 )/128K 字 节 (16 位 数 据 宽 度 ) 2. 支 持 可 变 外 部 总 线 基 本 时 钟 (MCLK) 3. 支 持 8 位 或 16 位 数 据 宽 度 4. 支 持 可 变 的 数 据 访 问 时 间 (tacc), 地 址 锁 存 使 能 时 间 (tale) 和 地 址 保 持 时 间 (tahd) 5. 支 持 地 址 总 线 和 数 据 总 线 复 用 以 节 省 地 址 管 脚 支 持 可 配 置 的 空 闲 周 期 用 于 不 同 访 问 条 件 : 写 命 令 结 束 (W2X), 连 续 读 (R2R) 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

308 EBI 框 图 HCLK MCLKDIV MCLK Divider MCLK ExttIR2RS ExttIR2WS ExttIW2X Idle Cycle Timing Controller AHB Bus AHB Interface Signals EBI Register Controller ExttACC ExttAHD ExttALE ExtBW16 EBI Signal Timing Controller EBI State Machine ebi_req EBI Hit and Request Controller Output Controller AD[15:0] ncs nrd nwr ALE ExtEN ExtSIZE ExtBASEADDR EBI Hit Controller ebi_hit 图 EBI 框 图 版 本 V2.0

309 操 作 步 骤 EBI Area and Address Hit NuMicro M051 系 列 EBI 地 址 映 射 在 0x6000_0000 ~ 0x6001_FFFF, 总 共 存 储 器 空 间 为 128K 字 节 当 系 统 请 求 的 地 址 命 中 EBI 的 存 储 空 间, 相 应 的 EBI 片 选 信 号 有 效,EBI 状 态 机 工 作. 对 于 8 位 设 备 (64Kbyte), EBI 把 该 64K 字 节 的 设 备 同 时 映 射 到 地 址 0x6000_0000 ~ 0x6000_FFFF 和 0x6001_0000 ~ 0x6001_FFFF EBI 数 据 宽 度 连 接 NuMicro M051 系 列 EBI 支 持 地 址 总 线 和 数 据 总 线 复 用 的 设 备 对 于 地 址 总 线 与 数 据 总 线 分 开 的 外 部 设 备, 与 设 备 的 连 接 需 要 额 外 的 逻 辑 单 元 来 锁 存 地 址. 这 种 情 况 下, ALE 需 要 连 接 到 锁 存 器 ( 如 74HC373) 上. AD 为 锁 存 器 的 输 入 引 脚, 锁 存 器 的 输 出 连 接 到 外 部 设 备 的 地 址 总 线 上. 对 于 16 位 设 备, AD[15:0] 由 地 址 线 与 16 位 数 据 线 共 用. 对 于 8 位 设 备, 仅 AD[7:0] 由 地 址 线 与 8 位 数 据 线 共 用, AD [15:8] 作 地 址 线, 可 直 接 与 8 位 设 备 连 接. 对 于 8 位 数 据 宽 度, NuMicro M051 系 统 地 址 [15:0] 作 为 设 备 地 址 [15:0]. 对 于 16 位 数 据 宽 度, NuMicro M051 系 统 地 址 [16:1] 作 为 设 备 地 址 [15:0], 在 NuMicro M051 系 统 中 地 址 位 bit [0] 不 用. EBI bit width System address (AHBADR) EBI address (AD) 8 bit AHBADR[15:0] AD[15:0] 16 bit AHBADR[16:1] AD[15:0] 图 位 EBI 数 据 宽 度 与 16 位 器 件 连 接 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

310 图 位 EBI 数 据 宽 度 与 8 位 设 备 连 接 当 系 统 访 问 数 据 宽 度 大 于 EBI 的 数 据 宽 度, EBI 控 制 器 通 过 多 次 执 行 EBI 访 问 来 完 成 操 作. 例 如, 如 果 系 统 通 过 EBI 设 备 请 求 32 位 数 据, 如 果 EBI 为 8 位 数 据 宽 度,EBI 控 制 器 将 访 问 4 次 来 完 成 操 作 EBI 操 作 控 制 MCLK 控 制 NuMicro M051 系 列 中, EBI 工 作 时, 通 过 MCLK 同 步 所 有 EBI 信 号. 当 NuMicro M051 系 列 连 接 到 工 作 频 率 较 低 的 外 部 设 备 时, MCLK 可 以 通 过 设 置 寄 存 器 EBICON 中 的 MCLKDIV 分 频, 最 小 可 达 HCLK/32. 因 此, NuMicro M051 可 以 适 用 于 宽 频 率 范 围 的 EBI 设 备. 如 果 MCLK 被 设 置 为 HCLK/1, EBI 信 号 由 MCLK 的 上 升 沿 同 步, 其 他 情 况 下,EBI 信 号 由 MCLK 的 下 降 沿 同 步. 操 作 与 访 问 时 序 控 制 开 始 访 问 时, 片 选 (ncs) 置 低 并 等 待 一 个 MCLK 地 址 建 立 时 间 (tasu) 以 使 地 址 稳 定. 地 址 稳 定 后 ALE 置 高 并 保 持 一 段 时 间 (tale) 以 用 于 地 址 锁 存. 地 址 锁 存 后, ALE 置 低 并 等 待 一 个 MCLK 的 周 期 锁 存 保 持 时 间 (tlhd) 和 另 一 个 MCLK 的 周 期 (ta2d) 用 于 总 线 转 换 ( 地 址 到 数 据 ) 然 后 当 读 时 nrd 置 低 或 写 时 nwr 置 低. 在 保 持 访 问 时 间 tacc( 用 于 读 取 输 出 稳 定 或 者 完 成 写 入 ) 后 置 高 之 后,EBI 信 号 保 持 数 据 访 问 时 间 (tahd), 然 后 置 高 片 选 信 号, 地 址 由 当 前 访 问 控 制 释 放. NuMicro M051 系 列 提 供 灵 活 的 EBI 时 序 控 制 以 用 于 不 同 外 部 设 备. 在 NuMicro M051 EBI 的 时 序 控 制 中, tasu, tlhd 和 ta2d 固 定 为 1 个 MCLK 周 期, tahd 可 以 通 过 设 置 寄 存 器 EXTIME 的 ExttAHD 在 1~8 MCLK 周 期 调 节, tacc 可 以 通 过 设 置 寄 存 器 EXTIME 的 ExttACC 在 1~32 MCLK 周 期 调 节, tale 可 以 通 过 寄 存 器 EBICON 的 tale 在 1~8 MCLK 周 期 调 节 版 本 V2.0

311 参 数 值 单 位 描 述 tasu 1 MCLK 地 址 锁 存 建 立 时 间. tale 1 ~ 8 MCLK ALE 高 电 平 时 间. 由 EBICON 的 ExttALE 控 制. tlhd 1 MCLK 地 址 锁 存 保 持 时 间. ta2d 1 MCLK 地 址 到 数 据 的 延 迟 ( 总 线 转 换 时 间 ). tacc 1 ~ 32 MCLK 数 据 访 问 时 间. 由 EXTIME 的 ExttACC 控 制. tahd 1 ~ 8 MCLK 数 据 访 问 保 持 时 间. 由 EXTIME 的 ExttAHB 控 制. IDLE 1 ~ 15 MCLK 空 闲 周 期. 由 EXTIME 的 ExtIR2R 和 ExtIW2X 控 制. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

312 tasu tale tlhd ta2d tacc tahd MCLK ncs ALE nrd AD[15:0] Address output[15:0] RData input nwr AD[15:0] Address output[15:0] WData output[15:0] 图 位 数 据 宽 度 的 时 序 控 制 波 形 上 述 时 序 波 形 是 以 16 位 数 据 宽 度 为 例. 此 例 中, AD 总 线 用 作 地 址 [15:0] 和 数 据 [15:0]. 当 ALE 置 高, AD 为 地 址 输 出. 在 地 址 锁 存 后, ALE 置 低 并 且 AD 总 线 转 换 成 高 阻 以 等 待 设 备 输 出 数 据 ( 在 读 取 访 问 操 作 时 ), 或 用 于 写 数 据 输 出 版 本 V2.0

313 tasu tale tlhd ta2d tacc tahd MCLK ncs ALE nrd AD[7:0] Address[7:0] output RData input AD[15:8] Address[15:8] output nwr AD[7:0] Address[7:0] output WData output AD[15:8] Address[15:8] output 图 位 数 据 宽 度 时 序 控 制 波 形 上 述 时 序 波 形 是 以 8 位 数 据 宽 度 为 例. 与 16 位 数 据 宽 度 不 同 的 是 AD[15:8] 的 使 用. 在 8 位 数 据 宽 度 的 设 置, AD[15:8] 固 定 为 地 址 位 [15:8] 的 输 出, 所 以 外 部 锁 存 仅 需 要 8 位 宽 度. 插 入 空 闲 周 期 当 EBI 连 续 访 问 时, 如 果 设 备 访 问 速 度 远 低 于 系 统 工 作 速 度, 可 能 会 发 生 总 线 冲 突. NuMicro M051 支 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

314 持 额 外 空 闲 周 期 以 解 决 该 问 题. 在 空 闲 周 期, EBI 的 所 有 控 制 信 号 无 效. 图 为 空 闲 周 期 波 形 图 : tasu tale tlhd ta2d tacc tahd Idle cycle tasu tale MCLK ncs ALE nrd AD[15:0] Address output[15:0] RData input Address output[15:0] nwr AD[15:0] Address output[15:0] WData output[15:0] XX Address output[15:0] 图 插 入 空 闲 周 期 的 时 序 控 制 波 形 在 下 面 两 种 情 况 下,EBI 可 插 入 空 闲 周 期 : 写 访 问 之 后 读 访 问 之 后 与 下 一 个 读 访 问 之 前 通 过 设 置 寄 存 器 EXTIME 的 ExtIW2X, ExtIR2R, 与 ExtIR2W, 空 闲 周 期 可 设 定 在 0~15 MCLK 版 本 V2.0

315 EBI 控 制 器 寄 存 器 映 射 R: 只 读, W: 只 写, R/W: 可 读 写 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 EBI_CTL_BA = 0x5001_0000 EBICON EBI_CTL_BA+0x00 R/W 外 部 总 线 接 口 控 制 寄 存 器 0x0000_0000 EXTIME EBI_CTL_BA+0x04 R/W 外 部 总 线 接 口 时 序 控 制 寄 存 器 0x0000_ EBI 控 制 器 寄 存 器 描 述 外 部 总 线 接 口 控 制 寄 存 器 (EBICON) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 EBICON EBI_CTL_BA+0x00 R/W 总 部 总 线 接 口 控 制 寄 存 器 0x0000_ ExttALE MCLKDIV ExtBW16 ExtEN Bits 描 述 [31:19] ALE 的 扩 展 时 间 [18:16] ExttALE 通 过 ExttALE 控 制 地 址 锁 存 ALE 时 间 宽 度 (tale) tale = (ExttALE+1)*MCLK [15:11] 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

316 外 部 输 出 时 钟 分 频 器 由 MCLKDIV 控 制 EBI 输 出 时 钟 的 频 率, 见 下 表 : MCLKDIV Output clock (MCLK) 000 HCLK/1 001 HCLK/2 [10:8] MCLKDIV 010 HCLK/4 011 HCLK/8 100 HCLK/ HCLK/32 11X 默 认 [7:2] 注 : 默 认 输 出 时 钟 为 HCLK/1 EBI 数 据 宽 度 为 16 位 [1] ExtBW16 该 位 配 置 数 据 总 是 8 位 还 是 16 位. 0 = EBI 数 据 宽 度 为 8 位 1 = EBI 数 据 宽 度 为 16 位 EBI 使 能 [0] ExtEN 该 位 使 能 EBI. 0 = 禁 用 EBI 1 = 使 能 EBI 外 部 总 线 接 口 时 序 控 制 寄 存 器 (EXTIME) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 EXTIME EBI_CTL_BA+0x04 R/W 外 部 总 线 接 口 时 序 控 制 寄 存 器 0x0000_ ExtIR2R 版 本 V2.0

317 ExtIW2X ExttAHD ExttACC Bits 描 述 [31:28] 读 与 读 之 间 的 空 闲 状 态 周 期 [27:24] ExtIR2R 当 读 完 成 且 下 一 个 动 作 也 是 读, 插 入 空 闲 状 态 周 期 且 ncs 在 ExtIW2X 非 零 时 返 回 高. 空 闲 状 态 周 期 = (ExtIR2R*MCLK) [23:16] 写 之 后 的 空 闲 状 态 [15:12] ExtIW2X 当 写 完 成, 插 入 空 闲 状 态 且 ncs 在 ExtIW2X 非 零 时 返 回 高. Idle state cycle = (ExtIW2X*MCLK) [11] EBI 数 据 访 问 保 持 时 间 [10:8] ExttAHD ExttAHD 配 置 数 据 访 问 保 持 时 间 (tahd). tahd = (ExttAHD +1) * MCLK EBI 数 据 访 问 时 间 [7:3] ExttACC ExttACC 配 置 数 据 访 问 时 间 (tacc). tacc = (ExttACC +1) * MCLK [2:0] 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

318 6.13 Flash 内 存 控 制 器 (FMC) 概 述 NuMicro M051 系 列 具 有 64K/32K/16K/8K 字 节 的 片 上 FLASH EEPROM, 用 于 存 储 应 用 程 序 (APROM), 用 户 可 以 通 过 ISP/IAP 更 新 FLASH 中 的 程 序. 在 系 统 编 程 (ISP) 允 许 用 户 更 新 焊 接 在 PCB 板 上 的 芯 片 中 的 程 序. 上 电 后, 通 过 设 置 Config0 的 启 动 选 择 (CBS) 确 定 Cortex-M0 CPU 从 APROM 或 LDROM 读 取 代 码. 此 外,NuMicro M051 系 列 为 用 户 提 供 额 外 的 4k 字 节 的 数 据 FLASH, 以 供 用 户 在 芯 片 于 64/32/16/8K 字 节 APROM 模 式 下 系 统 掉 电 之 前 存 储 一 些 基 于 应 用 的 数 据 特 性 高 达 50MHz 的 零 等 待 连 续 地 址 访 问 64/32/16/8KB 应 用 程 序 存 储 器 (APROM) 4kB 在 系 统 编 程 (ISP) 加 载 程 序 存 储 器 (LDROM) 固 定 的 4kB 数 据 FLASH, 带 有 512 字 节 页 擦 除 单 元 在 系 统 编 程 (ISP)/ 在 应 用 编 程 (IAP) 更 新 片 上 Flash EPROM 在 电 路 编 程 (ICP) 采 用 串 行 调 试 接 口 (SWD) 版 本 V2.0

319 FMC 框 图 FLASH 存 储 器 控 制 器 由 AHB 从 接 口,ISP 控 制 逻 辑, 烧 写 接 口 和 FLASH 宏 接 口 时 序 控 制 逻 辑 组 成. FLASH 存 储 器 控 制 器 框 图 如 图 所 示 : Serial wire debug interface Debug Access Port AHB Bus Cortex-M0 ABU Lite interface 0x0001_FFFF 0x0001_F000 Data Flash Reserved 15 pin parallel writer interface Parallel Writer AHB Slave Interface ISP Controller 0x0000_FFFF 0x0000_7FFF 0x0000_3FFF 64kB Flash Operation Control Power On Initialization 0x0000_1FFF 16kB 32kB Data Out Control Config 0x0000_0000 Application Program Memory BS=0 8kB 0x0000_0FFF 0x0000_0000 ISP Program Memory BS=1 FLASH 64KB/32KB/16KB/8KB 图 Flash 存 储 器 控 制 器 框 图 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

320 FMC 组 织 结 构 NuMicro M051 的 flash 存 储 器 由 程 序 存 储 器 (64/32/16/8KB), 数 据 FLASH,ISP 加 载 程 序 存 储 器, 用 户 配 置 块 组 成. 用 户 配 置 块 提 供 几 个 字 节 来 控 制 系 统 逻 辑, 如 flash 安 全 加 密, 启 动 选 择, 欠 压 电 平 等 用 户 配 置 块 的 作 用 类 似 上 电 时 的 保 险 丝 在 上 电 期 间, 从 FLASH 存 储 器 被 加 载 到 相 应 的 控 制 寄 存 器 中, 用 户 可 根 据 应 用 要 求 在 芯 片 贴 到 PCB 板 上 之 前 通 过 烧 写 器 设 置 这 些 位, 数 据 FLASH 的 开 始 地 址 和 大 小 可 由 用 户 根 据 应 用 配 置, 但 是 对 于 64/32/16/8KB 的 FLASH 存 储 器 设 备, 其 大 小 为 4KB, 开 始 地 址 为 0x0001_F000. 区 块 名 称 大 小 开 始 地 址 结 束 地 址 AP-ROM 8/16/32/64KB 0x0000_0000 0x0000_1FFF (8KB) 0x0000_3FFF (16KB) 0x0000_7FFF (32KB) 0x0000_FFFF (64KB) Data Flash 4KB 0x0001_F000 0x0001_FFFF LD-ROM 4KB 0x0010_0000 0x0010_0FFF User Configuration 1 Words 0x0030_0000 0x0030_0000 表 Flash 存 储 器 地 址 映 射 版 本 V2.0

321 Flash 存 储 器 组 织 结 构 如 下 所 示 : 0x0030_03FF 0x0030_0000 0x0010_0FFF 0x0010_0000 User Configuration ISP Loader Program Memory (LDROM) Reserved for Further Used 1MB 0x0001_FFFF 0x0001_F000 Data Flash (4KB) Reserved 0x0000_FFFF Application Program Memory (4K/8K/16K/32K/64KB) (APROM) 0x0030_0000 CONFIG 0x0000_0000 Memory map of paraller writer and ICP writer 图 Flash 存 储 器 组 织 结 构 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

322 启 动 选 择 NuMicro M051 提 供 在 系 统 编 程 (ISP) 特 征, 允 许 用 户 直 接 更 新 PCB 板 上 芯 片 中 的 程 序. 提 供 4kB 程 序 存 储 器 专 门 用 于 存 储 ISP 固 件. 用 户 设 置 Config0 的 (CBS) 以 选 择 从 APROM 或 LDROM 启 动. CONFIG0 C B S ISPCON B S BS power on initialization 图 上 电 时 启 动 选 择 (BS) 版 本 V2.0

323 Data Flash NuMicro M051 为 用 户 提 供 数 据 FLASH. 通 过 ISP 程 序 读 / 写. 擦 除 单 位 为 512 字 节. 若 要 改 变 一 个 字, 需 要 先 把 所 有 128 字 拷 贝 到 另 外 页 或 SRAM 中. 对 于 8/16/32/64KB 的 flash 设 备, 数 据 FLASH 的 大 小 为 4KB, 开 始 地 址 固 定 在 0x0001_F000. 0x10_0FFF 0x10_0000 4kB LDROM 4kB LDROM 4kB LDROM 4kB LDROM 0x01_FFFF 0x01_F000 Data Flash 4kB Data Flash 4kB Data Flash 4kB Data Flash 4kB Reserved (no memory cell) 0x00_FFFF Reserved (no memory cell) Reserved (no memory cell) Reserved (no memory cell) 64kB APROM 32kB APROM 0x00_ kB APROM 8kB APROM 8/16/32/64kB Flash Memory Structure 图 Flash 存 储 器 结 构 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

324 在 系 统 编 程 (ISP) 注 : 使 用 ISP 功 能 之 前, 先 设 置 ISP_EN(AHBCLK[2]) 打 开 ISP 时 钟. 图 ISP 时 钟 源 控 制 示 出 ISP 时 钟 源 框 图 ISP_EN(AHBCLK[2] HCLK ISP_CLK 图 ISP 时 钟 源 控 制 程 序 存 储 器 和 数 据 FLASH 支 持 硬 件 编 程 和 在 系 统 编 程 (ISP). 硬 件 编 程 模 式 在 该 产 品 进 入 批 量 生 产 状 态 时 采 用 批 量 写, 以 减 小 编 程 开 销 和 上 市 时 间 若 产 品 还 在 开 发 阶 段 或 终 端 用 户 需 要 升 级 固 件 时, 硬 件 编 程 模 式 不 是 很 方 便,ISP 模 式 能 更 好 地 适 用 于 这 种 情 况 NuMicro M051 支 持 ISP 模 式, 即 通 过 软 件 控 制 来 对 设 备 重 新 编 程. 而 且, 这 种 更 新 应 用 程 序 固 件 的 能 力 使 得 广 泛 应 用 成 为 可 能 ISP 可 以 在 没 有 将 微 控 器 从 系 统 中 取 下 来 的 情 况 下 执 行 编 程. 各 种 接 口 使 得 LDROM 更 容 易 更 新 程 序 代 码. 最 常 用 的 方 法 是 通 过 UART 连 接 到 LDROM 中 的 固 件 来 执 行 ISP,PC 一 般 都 是 通 过 串 口 传 输 新 的 APROM 代 码. LDROM 接 收 后, 通 过 ISP 命 令, 重 新 对 APROM 编 程 Nuvoton 提 供 用 于 NuMicro M051 的 ISP 固 件 和 PC 应 用 程 序. 用 户 采 用 Nuvoton ISP 工 具 可 以 非 常 方 便 地 执 行 ISP. ISP 程 序 NuMicro M051 支 持 从 APROM 还 是 LDROM 启 动 由 用 户 配 置 位 (CBS) 定 义 用 户 想 更 新 APROM 中 的 应 用 程 序 时, 可 以 写 BS=1, 并 开 始 软 件 复 位 使 芯 片 由 LDROM 启 动. 向 ISPEN 写 入 1 开 始 ISP 功 能. 在 向 ISPCON 寄 存 器 写 数 据 之 前,S/W 需 要 向 全 局 控 制 寄 存 器 (GCR, 0x5000_0100) 的 REGWRPROT 寄 存 器 写 入 0x59, 0x16 和 0x88, 这 个 过 程 用 于 保 护 FLASH 存 储 器 免 受 意 外 更 改. 向 ISPGO 向 入 数 据 后, 要 检 查 几 个 错 误 条 件. 如 果 错 误 条 件 产 生 时,ISP 操 作 失 败, 其 失 败 标 志 置 位, ISPFF 标 志 由 软 件 清 零, 而 不 会 在 下 次 ISP 操 作 时 被 覆 盖, 即 使 ISPFF 保 持 为 1, 下 一 次 ISP 也 可 以 开 始. 建 议 在 每 次 ISP 操 作 后, 通 过 软 件 检 查 ISPFF 位, 如 果 ISPFF 被 设 置 为 1 了, 就 将 其 清 零. 当 ISPGO 置 位,CPU 将 等 待 ISP 操 作 结 束, 在 此 期 间, 外 设 仍 然 正 常 工 作, 如 果 有 中 断 请 求 时,CPU 仍 然 会 先 执 行 完 ISP 后 再 响 应 中 断 版 本 V2.0

325 CPU writes ISPGO bit HCLK HREADY ss ss ISP operation CPU is halted but other peripherials keep working 图 ISPGo 时 序 注 :NuMicro M051 允 许 用 户 通 过 ISP 更 新 CONFIG 的 值, 基 于 对 应 用 程 序 安 全 考 虑, 软 件 在 擦 除 CONFIG 时, 要 先 页 擦 除 APROM, 否 则 CONFIG 不 能 被 擦 除. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

326 图 ISP 软 件 编 程 流 程 版 本 V2.0

327 ISP 模 式 ISPCMD ISPADR ISPDAT FOEN FCEN FCTRL[3:0] A21 A20 A[19:0] D[31:0] FLASH 页 擦 除 A20 #1 Address in A[19:0] FLASH 编 程 A20 #1 A[19:0] Address in FLASH 读 A20 #1 A[19:0] Address in x Data in D[31:0] Data out D[31:0] CONFIG 页 擦 除 CONFIG 编 程 CONFIG 读 表 ISP 模 式 注 1: A20=0 对 应 于 APROM 和 DATA, A20=1, 对 应 于 LDROM Address in A[19:0] Address in A[19:0] Address in A[19:0] x Data in D[31:0] Data out D[31:0] 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

328 FMC 控 制 寄 存 器 映 射 R: 只 读, W: 只 写, R/W: 可 读 写 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 基 地 址 (FMC_BA) : 0x5000_C000 ISPCON FMC_BA+0x000 R/W ISP 控 制 寄 存 器 0x0000_0000 ISPADR FMC_BA+0x004 R/W ISP 地 址 寄 存 器 0x0000_0000 ISPDAT FMC_BA+0x008 R/W ISP 数 据 寄 存 器 0x0000_0000 ISPCMD FMC_BA+0x00C R/W ISP 命 令 寄 存 器 0x0000_0000 ISPTRG FMC_BA+0x010 R/W ISP 触 发 寄 存 器 0x0000_0000 DFBADR FMC_BA+0x014 R 数 据 Flash 启 始 地 址 0x0000_0000 0x0001_F000 FATCON FMC_BA+0x018 R/W FLASH 访 问 窗 口 控 制 寄 存 器 0x0000_ 版 本 V2.0

329 FMC 控 制 器 寄 存 器 描 述 ISP 控 制 寄 存 器 (ISPCON) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 ISPCON FMC_BA+0x00 R/W ISP 控 制 寄 存 器 0x0000_ ET2 ET1 ET0 PT2 PT1 PT SWRST ISPFF LDUEN CFGUEN BS ISPEN Bits 描 述 [31:15] Flash 擦 除 时 间 ET[2] ET[1] ET[0] 擦 除 时 间 (ms) ( 默 认 ) [14:12] ET[2:0] [11] [8:10] PT[2:0] Flash 编 程 时 间 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

330 PT[2] PT[1] PT[0] 编 程 时 间 (us) 软 件 复 位 [7] SWRST 写 1 执 行 软 件 复 位. 复 位 完 成 后 由 硬 件 清 零 ISP 失 败 标 志 [6] ISPFF 当 ISP 满 足 下 列 条 件 时, 该 位 由 硬 件 置 位 : (1) APROM 对 自 身 写 入. (2) LDROM 对 自 身 写 入. (3) 目 标 地 址 无 效, 如 超 过 正 常 范 围. 注 : 写 1 清 零. LDROM 更 新 使 能 [5] LDUEN LDROM 更 新 使 能 位. 1 = MCU 在 APROM 中 运 行 时,LDROM 可 以 被 更 新. 0 = 禁 用 LDROM 更 新 配 置 更 新 使 能 [4] CFGUEN 写 1 使 能 S/W 通 过 ISP 更 新 配 置 位, 不 管 此 时 程 序 是 运 行 在 APROM 还 是 LDROM. 1 = 使 能 配 置 更 新 0 = 禁 用 配 置 更 新 [2] 启 动 选 择 [1] BS 该 位 为 保 护 位, 置 位 / 清 零 该 位 选 择 下 次 是 由 LDROM 启 动 还 是 由 APROM 启 动, 该 位 可 作 为 MCU 启 动 状 态 标 志, 用 于 检 查 MCU 是 由 LDROM 还 是 APROM 启 动 的. 上 电 复 位 后, 该 位 初 始 值 为 config0 的 CBS 的 取 反 值 ; 其 他 复 位 时 保 版 本 V2.0

331 持 不 变 1 = 由 LDROM 启 动 0 = 由 APROM 启 动 ISP 使 能 [0] ISPEN 该 位 是 保 护 位,ISP 使 能 位, 设 置 该 位 可 以 使 能 ISP 功 能. 1 = 使 能 ISP 功 能 0 = 禁 用 ISP 功 能 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

332 ISP 地 址 (ISPADR) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 ISPADR FMC_BA+ 0x04 R/W ISP 地 址 寄 存 器 0x0000_ ISPADR[31:24] ISPADR[23:16] ISPADR[15:8] ISPADR[7:0] Bits 描 述 ISP 地 址 [31:0] ISPADR NuMicro M051 系 列 内 置 32kx32 的 flash, 仅 支 持 字 编 程. 执 行 ISP 功 能 时, ISPARD[1:0] 必 须 为 00b 版 本 V2.0

333 ISP 数 据 寄 存 器 (ISPDAT) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 ISPDAT FMC_BA+ 0x08 R/W ISP 数 据 寄 存 器 0x0000_ ISPDAT[31:24] ISPDAT [23:16] ISPDAT [15:8] ISPDAT [7:0] Bits 描 述 ISP 数 据 [31:0] ISPDAT ISP 操 作 之 前, 写 数 据 到 该 寄 存 器 ISP 读 操 作 后, 可 从 该 寄 存 器 读 数 据 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

334 ISP 命 令 (ISPCMD) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 ISPCMD FMC_BA+ 0x0C R/W ISP 命 令 寄 存 器 0x0000_ FOEN FCEN FCTRL3 FCTRL2 FCTRL1 FCTRL0 Bits 描 述 [31:6] ISP 命 令 ISP 命 令 表 如 下 : [5:0] FOEN, FCEN, FCTRL 操 作 模 式 FOEN FCEN FCTRL[3:0] 待 机 读 编 程 Page Erase 页 擦 除 版 本 V2.0

335 ISP 触 发 控 制 寄 存 器 (ISPTRG) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 ISPTRG FMC_BA+ 0x10 R/W ISP 触 发 控 制 寄 存 器 0x0000_ ISPGO Bits 描 述 [31:1] ISP 开 始 触 发 [0] ISPGO 写 1 开 始 ISP 操 作, 当 ISP 操 作 结 束 后, 该 位 由 硬 件 自 动 清 零. 1 = ISP 即 将 执 行 0 = ISP 操 作 结 束 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

336 数 据 FLASH 基 地 址 寄 存 器 (DFBADR) 寄 存 器 地 址 R/W/C 描 述 复 位 后 的 值 DFBADR FMC_BA+ 0x14 R 数 据 FLASH 基 地 址 0x0001_F DFBA[31:23] DFBADR [23:16] DFBADR [15:8] DFBADR [7:0] Bits 描 述 数 据 FLASH 基 地 址 [31:0] DFBADR 该 寄 存 器 为 数 据 FLASH 开 始 地 址 寄 存 器, 只 读. 对 于 8/16/32/64KB flash 器 件, 数 据 flash 的 大 小 为 4KB, 由 硬 件 决 定 启 始 地 址 为 0x0001_F 版 本 V2.0

337 Flash 访 问 时 间 控 制 寄 存 器 (FATCON) 寄 存 器 偏 移 量 R/W 描 述 复 位 后 的 值 FATCON FMC_BA + 0x18 R/W Flash 访 问 时 间 控 制 寄 存 器 0x0000_ LFOM FATS[2:0] FPSEN Bits 描 述 [31:5] 低 频 优 化 模 式 ( 写 保 护 位 ) [4] LFOM 当 芯 片 操 作 频 率 低 于 25MHz 时, 通 过 设 置 该 位, 系 统 可 以 更 高 效 的 工 作 1 = 使 能 flash 低 频 优 化 模 式 0 = 禁 用 flash 低 频 优 化 模 式 Flash 访 问 时 间 窗 口 选 择 这 些 位 用 于 决 定 flash h 感 测 放 大 器 有 效 期. FATS 访 问 时 间 窗 口 (ns) ( 默 认 ) [3:1] FATS 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

338 111 Flash 省 电 使 能 [0] FPSEN 片 上 flash 内 存 访 问 时 间 约 为 40ns, 如 果 CPU 时 钟 低 于 50 MHz, s/w 使 能 flash 省 电 功 能. 1 = 使 能 flash 省 电 功 能 0 = 禁 用 flash 省 电 功 能 版 本 V2.0

339 7 USER 配 置 CONFIG ( 地 址 = 0x0030_0000) CKF CFOSC CBODEN CBOV1 CBOV0 CBORST CBS LOCK Bits 描 述 [31:29] XT1 时 钟 滤 波 器 使 能 [28] CKF 0 = 禁 用 时 钟 滤 波 器 [27] 1 = 使 能 XT1 时 钟 滤 波 器 复 位 后 CPU 时 钟 源 选 择 FOSC[2:0] 时 钟 源 [26:24] CFOSC 000 外 部 晶 振 时 钟 (4 ~ 24MHz) 111 内 部 RC MHz 振 荡 器 时 钟 其 他 复 位 发 生 后, 加 载 CFOSC 的 值 到 CLKSEL0.HCLK_S[2:0]. 欠 压 检 测 使 能 [23] CBODEN 0= 上 电 后 使 能 欠 压 检 测 [22:21] CBOV1-0 1= 上 电 后 禁 用 欠 压 检 测 欠 压 电 压 选 择 CBOV1 CBOV0 欠 压 电 压 V 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

340 V V V 欠 压 复 位 使 能 [20] CBORST 0 = 上 电 后 使 能 欠 压 复 位 [19:8] 1 = 上 电 后 禁 用 欠 压 复 位 配 置 启 动 选 择 [7] CBS 0 = 芯 片 从 LDROM 启 动 [6:2] 1 = 芯 片 从 APROM 启 动 安 全 锁 [1] LOCK 0 = Flash 数 据 锁 定 1 = Flash 数 据 不 锁 定. [0] 当 锁 定 了 flash 数 据, 仅 有 器 件 ID, Config0 和 Config1 可 以 通 过 烧 录 器 和 ICP 通 过 串 行 调 试 接 口 读 出 读 出. 其 他 数 据 锁 定 在 0xFFFFFFFF. ISP 可 以 不 管 LOCK 是 否 锁 定 都 能 读 出 数 据 版 本 V2.0

341 8 典 型 应 用 电 路 DVDD DVDD L1 FB AVDD DVDD DVDD L2 FB R1 10K CB1 0.1 uf AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 ALE CB6 0.1 uf D0 D1 D2 D3 D4 D5 D6 D LE OE VCC GND AA4 AA3 AA2 AA1 AA0 ncs AD0 AD1 AD2 AD3 DVDD DVSS AD4 AD5 AD6 AD7 nwr DVSS DVSS AA15 AA14 AA13 U1 74F373 2 Q0 5 Q1 6 Q2 9 Q3 12 Q4 15 Q5 16 Q6 19 Q AA0 AA1 AA2 AA3 AA4 AA5 AA6 AA7 U3 44 AA5 A4 A5 43 AA6 A3 A6 42 AA7 A2 A7 41 nrd A1 OE 40 A0 UB CS LB AD15 I/O0 I/O15 37 AD14 I/O1 I/O14 36 AD13 I/O2 I/O13 I/O3 I/O12 35 AD12 34 DVSS VCC VSS DVDD VSS VCC AD11 I/O4 I/O11 31 AD10 I/O5 I/O10 30 AD9 I/O6 I/O9 29 AD8 I/O7 I/O8 WE NC AA8 A17 A8 26 AA9 A16 A9 25 AA10 A15 A10 24 AA11 A14 A11 23 AA12 A13 A12 BS616LV4017EG70(TSOP-44) EBI CB2 0.1 uf AD8 AD9 AD10 AD11 AD12 AD13 AD14 AD15 ALE D0 D1 D2 D3 D4 D5 D6 D LE OE VCC GND U2 74F373 2 Q0 5 Q1 6 Q2 9 Q3 12 Q4 15 Q5 16 Q6 19 Q7 CB5 0.1 uf AA8 AA9 AA10 AA11 AA12 AA13 AA14 AA15 CON1 1X2 HEADER ADC Input ADC C3 820pF MOSI_0 MISO_0 SCLK0 nticerst RXD0 AVSS TXD0 P32 P33 SDA SCL P43 U4 M052_LQFP_ P11 RXD1 TXD1 nss0 P42 MOSI_0/AIN5/P1.5 MISO_0/AIN6/P1.6 SCLK0/AIN7/P1.7 RST RXD/P3.0 AVSS TXD/P3.1 INT0/P3.2 MCLK/INT1/P3.3 SDA/T0/P3.4 SCL/T1/P3.5 P4.3 CB3 0.1 uf AVSS AVDD DVDD DVSS CB4 0.1 uf P4.2 AIN3/SS0/P1.4 AIN3/TXD1/P1.3 AIN2/RXD1/P1.2 AIN1/T2/P1.1 AIN0/T2/P1.0 AVDD VDD P0.0/AD0/CTS1 P0.1/AD1/RTS1 P0.2/AD2/CTS0 P0.3/AD3/RTS0 36 P P0.4/AD4/SS1 34 P0.5/AD5/MOSI_1 33 P0.6/AD6/MISO_1 32 M052_54 LQFP 48 P0.7/AD7/SCLK1 P4.7/ICE_DAT 31 P4.6/ICE_CLK 30 P4.5/ALE 29 P4.4/CS P2.7/AD15/PWM7 26 P2.6/AD14/PWM6 25 P2.5/AD13/PWM P3.6/W R/CKO 15 P3.7/RD 16 XTAL2 17 XTAL1 18 VSS 19 LDO_CAP 20 P2.0/AD8/PW M 0 21 P2.1/AD9/PW M 1 22 P2.2/AD10/PW M 2 23 P2.3/AD11/PW M 3 24 P2.4/AD12/PW M 4 P4.0 AD0 AD1 AD2 AD3 P41 AD4 AD5 AD6 AD7 TICEDAT TICECLK ALE ncs AD15 AD14 AD13 ICE Interface SPI nticerst C1 10uF/10V TANT-A Reset Circuit C2 20p C4 20p X1 12MHz XTAL3-1 Crystal ICEJP HEADER 5X2 HEADER5X2 TICEDAT TICECLK nticerst D12MO D12MI UART_RXD UART_TXD S1 SW DIP-4 SWDIP RXD0 TXD0 RXD1 TXD1 nwr nrd D12MO D12MI C5 10uF TANT-B P40 AD12 AD11 AD10 AD9 AD8 nss1 MISO_1 DVDD RSPI1 4.7K MET22 CB7 0.1 uf USPI1 W25X16VSSIG 1 2 CS# VCC 8 3 DO HOLD# 7 4 WP# CLK 6 5 GND DI RSPI2 4.7K MET23 DVDD DVDD SCLK1 MOSI_1 SOIC-8P P1 DB9-M ( 公 ) DB9L-HP 11 VSS C6 1uF TANT-A VDD C8 1uF TANT-A NET10 NET11 R3 33 R5 33 C7 1uF TANT-A NET3 NET4 NET40 NET5 NET6 NET7 NET8 NET9 C9 1uF TANT-A UART U5 MAX232A C1+ V+ C1- C2+ C2- V- T2OUT R2IN SOP16/ VCC GND 15 T1OUT 14 R1IN 13 R1OUT T1IN T2IN 10 9 R2OUT DVDD NET12 NET13 CB8 0.1 uf R4 33 R6 33 UART_TXD UART_RXD EEPROM ADDRESS:0H UI2C1 I2C-EEPROM 1 2 A0 VCC 8 3 A1 WP 7 4 A2 SCL 6 GND SDA 5 24LC64 SOIC8\1.27\5.6MM I2C DVDD RI2C1 4.7K RI2C2 CB9 4.7K 0.1 uf SCL SDA Title Size M052_54 Application Circuit Document Number Rev Application.dsn 1.0 Date: Thursday, August 19, 2010 Sheet 1 of 1 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

342 ARM Cortex -M0 32 位 微 控 制 器 9 电 气 特 性 9.1 绝 对 最 大 额 定 值 参 数 符 号 最 小 值 最 大 值 单 位 直 流 电 源 电 压 VDD VSS V 输 入 电 压 VIN VSS-0.3 VDD+0.3 V 晶 振 频 率 1/t CLCL 0 40 MHz 工 作 温 度 TA C 贮 存 温 度 TST C VDD 最 大 流 入 电 流 ma VSS 最 大 流 出 电 流 120 ma 单 一 管 脚 最 大 灌 电 流 35 ma 单 一 管 脚 最 大 源 电 流 35 ma 所 有 管 脚 最 大 灌 电 流 总 和 100 ma 所 有 管 脚 最 大 源 电 流 总 和 100 ma 注 : 上 表 所 列 的 条 件 中, 其 极 限 值 可 能 对 设 备 的 稳 定 有 反 作 用 版 本 V2.0

343 9.2 DC 电 气 特 性 (VDD-VSS=2.5V~5.5V, TA = 25 C, F OSC = 50Mhz 在 无 特 别 说 明 的 情 况 下.) 参 数 符 号. 最 小 值 明 细 表 典 型 值 最 大 值 单 位 测 试 条 件 工 作 电 压 V DD V VDD =2.5V ~ 5.5V, 最 高 可 达 50 MHz 电 源 地 LDO 输 出 电 压 模 拟 输 入 带 宽 V SS AV SS V LD O % V BG 5% % +5 % V V VDD > 2.7V V VDD =2.5V ~ 5.5V 模 拟 工 作 电 压 AV DD 0 V D D V 普 通 模 式 下 的 工 作 电 流 (50Mhz) I DD1 32 ma I DD2 24 ma I DD3 31 ma I DD4 23 ma VDD= 5.5V@50 MHz, 使 能 所 有 的 IP 和 PLL XTAL=12 MHz VDD=5.5V@50 MHz, 禁 用 所 有 的 IP, 使 能 PLL XTAL=12 MHz VDD = 3V@50 MHz, 使 能 所 有 的 IP 和 PLL XTAL=12 MHz VDD = 3V@50 MHz, 禁 用 所 有 的 IP, 使 能 PLL XTAL=12 MHz 普 通 模 式 下 的 工 作 电 流 I DD5 17 ma VDD = 5.5V@ 12MHz, 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

344 参 数 符 号. 最 小 值 明 细 表 典 型 值 最 大 值 单 位 测 试 条 件 使 能 所 有 的 IP, 禁 用 PLL, XTAL=12 MHz I DD6 14 VDD = 5.5V@12 MHz, ma 禁 用 所 有 的 IP 和 PLL, XTAL=12 MHz (12Mhz) VDD = 3V@12 MHz, I DD7 16 ma 使 能 所 有 的 IP, 禁 用 PLL, XTAL=12 MHz I DD8 13 VDD = 3V@12 MHz, ma 禁 用 所 有 的 IP 和 PLL, XTAL=12 MHz I DD9 12 VDD = 5.5V@4 MHz, ma 使 能 所 有 的 IP, 禁 用 PLL, XTAL=4MHz VDD = 5.5V@4 MHz, I DD1 10 ma 禁 用 所 有 的 IP 和 0 PLL, 普 通 模 式 下 XTAL=4MHz 的 工 作 电 流 VDD = 3V@4 (4Mhz) MHz, I DD1 10 ma 使 能 所 有 的 IP, 1 禁 用 PLL, XTAL=4MHz VDD = 3V@4 I DD1 2 MHz, 9 ma 禁 用 所 有 的 IP 和 PLL, XTAL=4 MHz 空 闲 模 式 下 的 工 作 电 流 (50Mhz) I IDL E1 19 ma VDD= 5.5V@50 MHz, 使 能 所 有 的 IP 和 PLL 版 本 V2.0

345 明 细 表 参 数 符 号. 最 小 值 典 型 值 最 大 值 单 位 测 试 条 件 空 闲 模 式 下 的 工 作 电 流 (12Mhz) 空 闲 模 式 下 的 工 作 电 流 (4Mhz) I IDL E2 I IDL E3 I IDL E4 I IDL E5 I IDL E6 I IDL E7 I IDL E8 I IDL E9 XTAL=12 MHz VDD=5.5V@50 MHz, 11 ma 禁 用 所 有 的 IP, 使 能 PLL XTAL=12MHz VDD = 3V@50 MHz, 18 ma 使 能 所 有 的 IP 和 PLL XTAL=12 MHz VDD = 3V@50 MHz, 10 ma 禁 用 所 有 的 IP, 使 能 PLL XTAL=12 MHz VDD = 5.5V@12 MHz, 10 ma 使 能 所 有 的 IP, 禁 用 PLL, XTAL=12 MHz VDD = 5.5V@12 MHz, 7 ma 禁 用 所 有 的 IP 和 PLL, XTAL=12 MHz VDD = 3V@12 MHz, 9 ma 使 能 所 有 的 IP, 禁 用 PLL, XTAL=12 MHz VDD = 3V@12 MHz, 6 ma 禁 用 所 有 的 IP 和 PLL, XTAL=12 MHz VDD = 5.5V@4 MHz, 5 ma 使 能 所 有 的 IP, 禁 用 PLL, XTAL=4 MHz I IDL 4 ma VDD = 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

346 参 数 符 号. 最 小 值 明 细 表 典 型 值 最 大 值 单 位 测 试 条 件 掉 电 模 式 下 待 机 电 流 P0/1/2/3/4 输 入 电 流 ( 准 双 向 模 式 ) P0/1/2/3/4 输 入 漏 电 流 P0/1/2/3/4 逻 辑 1 至 0 转 换 时 电 流 ( 准 双 向 模 式 ) P0/1/2/3/4 输 入 低 电 压 (TTL 输 入 ) E10 I IDL E11 I IDL E12 I PW D1 I PW D2 I IN 1 5.5V@4MHz, 禁 用 所 有 的 IP 和 PLL, XTAL=4 MHz VDD = 3V@4 MHz, 4 ma 使 能 所 有 的 IP, 禁 用 PLL, XTAL=4 MHz VDD = 3V@4 MHz, 3 ma 禁 用 所 有 的 IP 和 PLL, XTAL=4 MHz VDD = 5.5V, 无 负 载 15 禁 用 BOV 功 能 VDD = 3.0V, 无 负 载 11 禁 用 BOV 功 能 μ A I LK μa I TL [3] μa VDD = 5.5V, VIN = 0.4V VDD = 5.5V, 0<VIN<VDD VDD = 5.5V, VIN<2.0V VDD = 4.5V 0.3 V IL1 V VDD = 2.5V P0/1/2/3/4 输 入 高 电 压 V IH (TTL 输 入 ) V D D V VDD = 5.5V 版 本 V2.0

347 参 数 符 号. 最 小 值 明 细 表 典 型 值 最 大 值 单 位 测 试 条 件 输 入 低 电 压 XT1[*2] V D D +0. VDD =3.0V 2 V IL V VDD = 4.5V VDD = 3.0V 输 入 高 电 压 XT1[*2] V IH V D D V D D RESET 脚 负 向 门 槛 电 压 V ILS V D (Schmitt 输 D 入 ) RESET 脚 正 向 门 槛 电 压 (Schmitt 输 入 ) V IH S 0.7 V D D /RST 内 部 R RS 40 上 拉 电 阻 T P0/1/2/3/4 负 向 门 槛 电 压 - V ILS (Schmitt 输 入 ) P0/1/2/3/4 正 向 门 槛 电 压 (Schmitt 输 入 ) P0/1/2/3/4 源 电 流 ( 准 双 向 模 式 ) V IH S I SR1 1 I SR1 2 - V D D V D V D D V VDD = 5.5V V V 15 0 KΩ D V D D V V μa μa VDD = 3.0V VDD = 4.5V, VS = 2.4V VDD = 2.7V, VS = 2.2V I SR μa VDD = 2.5V, 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

348 参 数 符 号. 最 小 值 明 细 表 典 型 值 最 大 值 单 位 测 试 条 件 P0/1/2/3/4 源 电 流 ( 推 挽 模 式 ) P0/1/2/3/4 灌 电 流 ( 准 双 向 模 式 和 推 挽 模 式 ) 欠 压 电 压 BOV_VL [1:0] =00b 欠 压 电 压 BOV_VL [1:0] =01b 欠 压 电 压 BOV_VL [1:0] =10b 欠 压 电 压 BOV_VL [1:0] =11b BOD 电 压 迟 滞 范 围 2 VS = 2.0V I SR2 VDD = 4.5V, ma 1 VS = 2.4V I SR VDD = 2.7V, -8 ma VS = 2.2V I SR VDD = 2.5V, -7 ma VS = 2.0V I SK1 VDD = 4.5V, ma VS = 0.45V I SK1 7 VDD = 2.7V, ma VS = 0.45V I SK1 6 9 VDD = 2.5V, 12 ma VS = 0.45V V BO 2.2 V BO 2.7 V BO 3.8 V BO V V V V V BH mv V DD = 2.5V~5.5V 注 意 : 1. /RST 脚 为 史 密 特 触 发 输 入. 2. XTAL1 为 CMOS 输 入. 3. P0, P1, P2, P3 和 P4 管 脚 被 外 部 由 1 驱 动 到 0 时, 可 作 来 输 出 电 流 的 源 端, 在 V DD =5.5V 时, 当 Vin 接 近 2V 时, 输 出 电 流 达 到 最 大 值, 版 本 V2.0

349 9.3 AC 电 气 特 性 外 部 高 速 晶 振 注 : 占 空 比 为 50%. 参 数 符 号 最 小 值 典 型 值 最 大 值 单 位 条 件 时 钟 高 电 平 时 间 t CHCX ns 时 钟 低 电 平 时 间 t CLCX ns 时 钟 上 升 沿 时 间 t CLCH ns 时 钟 下 降 沿 时 间 t CHCL ns 外 部 振 荡 器 参 数 条 件 最 小 值 典 型 值 最 大 值 单 位 输 入 时 钟 频 率 外 部 高 速 晶 振 MHz 温 度 VDD V 工 作 电 流 12 MHz@ V DD = 5V ma 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

350 9.3.3 外 部 高 速 晶 振 的 典 型 应 用 电 路 晶 振 C1 C2 4 MHz ~ 24 MHz 可 选 ( 取 决 于 晶 振 规 格 ) 图 典 型 晶 振 应 用 电 路 版 本 V2.0

351 9.3.4 内 部 MHz RC 振 荡 器 参 数 条 件 最 小 值 典 型 值 最 大 值 单 位 [1] 电 压 V 中 心 频 率 MHz 经 过 校 准 标 准 内 部 频 率 偏 差 率 +25 C; V DD =5V % -40 C~+85 C; V DD =2.5V~5.5V % 未 经 校 准 标 准 内 部 频 率 偏 差 率 -40 C~+85 C; V DD =2.5V~5.5V % 工 作 电 流 V DD =5V ua 内 部 10kHz RC 振 荡 器 参 数 条 件 最 小 值 典 型 值 最 大 值 单 位 [1] 电 压 V 中 心 频 率 khz 经 过 校 准 标 准 内 部 频 率 偏 差 率 +25 C; V DD =5V % -40 C~+85 C; V DD =2.5V~5.5V % 注 : 工 作 电 流 V DD =5V ua 1. 内 部 的 工 作 电 压 来 自 LDO. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

352 9.4 模 拟 量 特 性 kHz sps 12-bit SARADC 规 格 参 数 符 号 最 小 值 典 型 值 最 大 值 单 位 分 辨 率 Bit 非 线 性 差 分 误 差 DNL - ±1.2 - LSB 非 线 性 整 型 误 差 INL - ±1.5 - LSB 补 偿 误 差 EO LSB 增 益 误 差 ( 传 输 增 益 ) EG 一 致 性 - 保 证 - ADC 时 钟 频 率 FADC MHz 校 准 时 间 TCAL Clock 取 样 时 间 TS Clock 转 换 时 间 TADC Clock 采 样 率 FS k sps 工 作 电 压 工 作 电 流 ( 平 均 ) V LDO V VADD V IDD ma IDDA ma 输 入 电 压 范 围 VIN 0 - AVDD V 电 容 CIN pf 版 本 V2.0

353 9.4.2 LDO 规 格 & Power 管 理 参 数 最 小 值 典 型 值 最 大 值 单 位 备 注 输 入 电 压 V V DD 输 入 电 压 输 出 电 压 -10% % V VDD > 2.7V 温 度 静 态 电 流 (PD=0) 静 态 电 流 (PD=1) ua ua Iload (PD=0) ma Iload (PD=1) ua Cbp uf Resr=1ohm 注 : 1 建 议 接 一 颗 10uF 或 更 大 的 电 容 和 一 颗 100nF 旁 路 电 容 在 VDD 引 脚 与 最 近 的 VSS 引 脚 之 间. 2 为 保 证 电 源 稳 定, 要 在 LDO 与 最 近 的 VSS 之 间 接 一 颗 4.7uF 或 更 大 的 电 容. 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

354 9.4.3 低 压 复 位 规 格 参 数 条 件 最 小 值 典 型 值 最 大 值 单 位 操 作 电 压 V 静 态 电 流 VDD5V=5.5V ua 温 度 =25 C V 极 限 电 压 温 度 =-40 C V 温 度 =85 C V 迟 滞 V 欠 压 检 测 规 格 参 数 条 件 最 小 值 典 型 值 最 大 值 单 位 操 作 电 压 V 静 态 电 流 AVDD=5.5V μa 温 度 BOV_VL[1:0]= V 欠 压 电 压 BOV_VL [1:0]= V BOV_VL [1:0]= V BOV_VL [1:0]= V 迟 滞 - 30m - 150m V 上 电 复 位 规 格 (5V) 参 数 条 件 最 小 值 典 型 值 最 大 值 单 位 复 位 电 压 V V 静 态 电 流 Vin> 复 位 电 压 na 版 本 V2.0

355 9.5 SPI 动 态 特 性 符 号 参 数 最 小 值 典 型 值 最 大 值 单 位 SPI 主 机 模 式 (VDD = 4.5V ~ 5.5V, 30pF 负 载 电 容 ) t DS 数 据 建 立 时 间 ns t DH 数 据 保 持 时 间 ns t V 数 据 输 出 有 效 时 间 ns SPI 主 机 模 式 (VDD = 3.0V ~ 3.6V, 30pF 负 载 电 容 ) t DS 数 据 建 立 时 间 ns t DH 数 据 保 持 时 间 ns t V 数 据 输 出 有 效 时 间 ns SPI 从 机 模 式 (VDD = 4.5V ~ 5.5V, 30pF 负 载 电 容 ) t DS 数 据 建 立 时 间 ns t DH 数 据 保 持 时 间 2*PCLK ns t V 数 据 输 出 有 效 时 间 - - 2*PCLK+27 ns SPI 从 机 模 式 (VDD = 3.0V ~ 3.6V, 30pF 负 载 电 容 ) t DS 数 据 建 立 时 间 ns t DH 数 据 保 持 时 间 2*PCLK ns t V 数 据 输 出 有 效 时 间 - - 2*PCLK+40 ns 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

356 图 SPI 主 机 时 序 图 SPI 从 机 时 序 版 本 V2.0

357 10 封 装 尺 寸 10.1 LQFP-48 (7x7x1.4mm 2 Footprint 2.0mm) H D D A A2 A H E E e b SEATING PLANE c Y L1 L θ Controlling dimension : Millimeters Symbol A A1 A2 b c D E e HD HE L L 1 Y 0 Dimension in inch Dimension in mm Min Nom Max Min Nom Max 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

358 10.2 QFN-33 (5X5 mm 2, Thickness 0.8mm, Pitch 0.5 mm) 版 本 V2.0

359 11 版 本 历 史 版 本 日 期 页 描 述 V 年 8 月 23 日, - 初 次 发 行 版 本 V 年 9 月 8 日 修 改 UART 的 FIFO 大 小 ( 从 16bytes 到 15bytes). 2. 校 正 UART 中 断 的 总 线 错 误. V 年 9 月 14 日 校 正 CTS 触 发 电 平 的 定 义 (UA_MSR.8). V 年 5 月 4 日 全 部 和 英 文 版 V2.0 同 步 校 正 更 新 文 件 更 新 日 期 :: 5 月 4 日, 版 本 V2.0

360 Important Notice Nuvoton Products are neither intended nor warranted for usage in systems or equipment, any malfunction or failure of which may cause loss of human life, bodily injury or severe property damage. Such applications are deemed, Insecure Usage. Insecure usage includes, but is not limited to: equipment for surgical implementation, atomic energy control instruments, airplane or spaceship instruments, the control or operation of dynamic, brake or safety systems designed for vehicular use, traffic signal instruments, all types of safety devices, and other applications intended to support or sustain life. All Insecure Usage shall be made at customer s risk, and in the event that third parties lay claims to Nuvoton as a result of customer s Insecure Usage, customer shall indemnify the damages and liabilities thus incurred by Nuvoton 版 本 V2.0