STM32F103CDE Performance Line Datasheet (Chinese)

Size: px

Start display at page:

Download "STM32F103CDE Performance Line Datasheet (Chinese)"

拟湛
5 years ago
Views:

1 数据手册 STM32F103xC STM32F103xD STM32F103xE 增强型,32 位基于 ARM 核心的带 512K 字节闪存的微控制器 USB CAN 11 个定时器 3 个 ADC 13 个通信接口功能内核 :ARM 32 位的 Cortex -M3 CPU 最高 72MHz 工作频率, 1.25DMips/MHz(Dhrystone 2.1), 在存储器的 0 等待周期访问时单周期乘法和硬件除法存储器从 256K 至 512K 字节的闪存程序存储器高达 64K 字节的 SRAM 带 4 个片选的灵活的静态存储器控制器支持 CF 卡 SRAM PSRAM NOR 和 NAND 存储器并行 LCD 接口, 兼容 8080/6800 模式时钟复位和电源管理 2.0~3.6 伏供电和 I/O 管脚上电 / 断电复位 (POR/PDR) 可编程电压监测器 (PVD) 内嵌 4~16MHz 晶体振荡器内嵌经出厂调校的 8MHz 的 RC 振荡器内嵌带校准的 40kHz 的 RC 振荡器带校准功能的 32kHz RTC 振荡器低功耗睡眠停机和待机模式 VBAT 为 RTC 和后备寄存器供电 3 个 12 位模数转换器,1μs 转换时间 ( 多达 21 个输入通道 ) 转换范围 :0 至 3.6V 三倍采样和保持功能温度传感器 2 通道 12 位 D/A 转换器 DMA 12 通道 DMA 控制器支持的外设 : 定时器 ADC DAC SDIO I 2 S SPI I 2 C 和 USART 多达 112 个快速 I/O 口 51/80/112 个多功能双向的 I/O 口所有 I/O 口可以映像到 16 个外部中断除了模拟输入口以外的 IO 口可容忍 5V 信号输入初步信息调试模式串行单线调试 (SWD) 和 JTAG 接口 Cortex-M3 内嵌跟踪模块 (ETM) 多达 11 个定时器多达 4 个 16 位定时器, 每个定时器有多达 4 个用于输入捕获 / 输出比较 /PWM 或脉冲计数的通道 2 个 16 位 6 通道高级控制定时器, 多达 6 路 PWM 输出, 带死区控制 2 个看门狗定时器 ( 独立的和窗口型的 ) 系统时间定时器 :24 位自减型计数 2 个 16 位基本定时器用于驱动 DAC 多达 13 个通信接口多达 2 个 I 2 C 接口 ( 支持 SMBus/PMBus) 多达 5 个 USART 接口 ( 支持 ISO7816,LIN, IrDA 接口和调制解调控制 ) 多达 3 个 SPI 接口 (18M 位 / 秒 ),2 个可复用为 I 2 S 接口 CAN 接口 (2.0B 默认 ) USB 2.0 全速接口 SDIO 接口 CRC 计算单元 ECOPACK 封装表 1 器件列表参考基本型号 STM32F103xC STM32F103RC STM32F103VC STM32F103ZC STM32F103xD STM32F103RD STM32F103VD STM32F103ZD STM32F103xE STM32F103RE STM32F103ZE STM32F103VE 参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 1/30

1 介绍本文给出了 STM32F103xC STM32F103xD 和 STM32F103xE 增强型的订购信息和器件的机械特性有关闪存存储器的编程擦除和保护等信息, 请参考 STM32F10xxx 闪存编程参考手册有关 Cortex-M3 的信息, 请参考 Cortex-M3 技术参考手册 2 规格说明 STM32F103xC STM32F103xD 和 STM32F103xE

2 1 介绍本文给出了 STM32F103xC STM32F103xD 和 STM32F103xE 增强型的订购信息和器件的机械特性有关闪存存储器的编程擦除和保护等信息, 请参考 STM32F10xxx 闪存编程参考手册有关 Cortex-M3 的信息, 请参考 Cortex-M3 技术参考手册 2 规格说明 STM32F103xC STM32F103xD 和 STM32F103xE 增强型系列使用高性能的 ARM Cortex -M3 32 位的 RISC 内核, 工作频率为 72MHz, 内置高速存储器 ( 高达 512K 字节的闪存和 64K 字节的 SRAM), 丰富的增强 I/O 端口和联接到两条 APB 总线的外设所有型号的器件都包含 3 个 12 位的 ADC 4 个通用 16 位定时器和 2 个 PWM 定时器, 还包含标准和先进的通信接口 : 多达 2 个 I 2 C 3 个 SPI 2 个 I 2 S 1 个 SDIO 5 个 USART 一个 USB 和一个 CAN STM32F103xC STM32F103xD 和 STM32F103xE 增强型系列工作于 -40 C 至 +105 C 的温度范围, 供电电压 2.0V 至 3.6V, 一系列的省电模式保证低功耗应用的要求完整的 STM32F103xC STM32F103xD 和 STM32F103xE 增强型系列产品包括从 64 脚至 144 脚的五种不同封装形式 ; 根据不同的封装形式, 器件中的外设配置不尽相同下面给出了该系列产品中所有外设的基本介绍这些丰富的外设配置, 使得 STM32F103xC STM32F103xD 和 STM32F103xE 增强型微控制器适合于多种应用场合 : 电机驱动和应用控制医疗和手持设备 PC 外设和 GPS 平台工业应用 : 可编程控制器变频器打印机和扫描仪警报系统, 视频对讲, 和暖气通风空调系统等图一给出了该产品系列的框图参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 2/30

3 2.1 器件一览表 2 STM32F103xC STM32F103xD 和 STM32F103xE 器件功能和配置外设 STM32F103Rx STM32F103Vx STM32F103Zx 闪存 (K 字节 ) RAM(K 字节 ) FSMC 无有有定时器通信通用高级基本 SPI(I 2 S) (1) I 2 C USART USB CAN SDIO (2) 通用 I/O 端口位同步 ADC 12 位 DAC CPU 频率 3 16 通道 3 16 通道 1 2 通道 72MHz 3 21 通道工作电压 2.0~3.6V 工作温度 +85 C / -40 至 +105 结温 :-40 至 +125 封装 LQFP64 LQFP100,BGA100 LQFP144,BGA144 1.SPI2 和 SPI3 接口能够灵活地在 SPI 模式和 I 2 S 音频模式间切换 2.2 系列之间的全兼容性 STM32F103xx 是一个完整的系列, 其成员之间是脚对脚兼容, 软件和功能上也兼容 STM32F103xC STM32F103xD 和 STM32F103xE 是 STM32F103xx 数据手册中描述的 STM32F103x6/8/B/C 产品的延伸, 他们具有更大的闪存存储器和 RAM 容量, 更多的片上外设, 如 SDIO FSMC I 2 S 和 DAC 等, 同时保持与其它同系列的产品兼容 STM32F103xC STM32F103xD 和 STM32F103xE 可直接替换 STM32F103x6/8/B/C 产品, 为用户在产品开发中尝试使用不同的存储容量提供了更大的自由度参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 3/30

4 表 3 STM32F103xx 系列管脚数 STM32F103xC, STM32F103xD, STM32F103xE 数据手册存储器容量 32K 闪存 64K 闪存 128K 闪存 256K 闪存 384K 闪存 512K 闪存 10K RAM 20K RAM 20K RAM 48K RAM 64K RAM 64K RAM 2 个 USART 2 个 16 位定时器 1 个 SPI 1 个 I 2 C USB CAN 1 个 PWM 定时器 1 个 ADC 3 个 USART 3 个 16 位定时器 2 个 SPI 2 个 I 2 C USB CAN 1 个 PWM 定时器 1 个 ADC 5 个 USART 4 个 16 位定时器 2 个基本定时器 3 个 SPI 2 个 I 2 S 2 个 I 2 C USB CAN 2 个 PWM 定时器 3 个 ADC 1 个 DAC 1 个 SDIO FSMC(100 和 144 脚 ) 2.3 概述 ARM 的 Cortex -M3 核心并内嵌闪存和 SRAM ARM 的 Cortex -M3 处理器是最新一代的嵌入式 ARM 处理器, 它为实现 MCU 的需要提供了低成本的平台缩减的管脚数目降低的系统功耗, 同时提供卓越的计算性能和先进的中断系统响应 ARM 的 Cortex -M3 是 32 位的 RISC 处理器, 提供额外的代码效率, 在通常 8 和 16 位系统的存储空间上发挥了 ARM 内核的高性能 STM32F103xC STM32F103xD 和 STM32F103xE 增强型系列拥有内置的 ARM 核心, 因此它与所有的 ARM 工具和软件兼容图一是该系列产品的功能框图内置闪存存储器高达 512K 字节的内置闪存存储器, 用于存放程序和数据 CRC( 循环冗余校验 ) 计算单元 CRC( 循环冗余校验 ) 计算单元使用一个固定的多项式发生器, 从一个 32 位的数据字产生一个 CRC 码在众多的应用中, 基于 CRC 的技术被用于验证数据传输或存储的一致性在 EN/IEC 标准的范围内, 它提供了一种检测闪存存储器错误的手段,CRC 计算单元可以用于实时地计算软件的签名, 并与在链接和生成该软件时产生的签名对比内置 SRAM 多达 64K 字节的内置 SRAM,CPU 能以 0 等待周期访问 ( 读 / 写 ) FSMC( 可配置的静态存储器控制器 ) STM32F103xC STM32F103xD 和 STM32F103xE 增强型系列集成了 FSMC 模块它具有 4 个片选输出, 支持 CF RAM PSRAM NOR 和 NAND 功能介绍 : 三个 FSMC 中断源, 经过逻辑或连到 NVIC 单元 ; 写入 FIFO; 参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 4/30

5 代码可以在除 PC 卡外的片外存储器运行 ; STM32F103xC, STM32F103xD, STM32F103xE 数据手册目标频率为 SYSCLK/2, 即当系统时钟为 72MHz 时, 外部访问的速度可达 36MHz; 系统时钟为 48MHz 时, 外部访问的速度可达 24MHz LCD 并行接口 FSMC 可以配置成与多数图形 LCD 控制器的无缝连接, 它支持 Intel 8080 和 Motorola 6800 的模式, 并能够灵活地与特定的 LCD 接口使用这个 LCD 并行接口可以很方便地构建简易的图形应用环境, 或使用专用加速控制器的高性能方案嵌套的向量式中断控制器 (NVIC) STM32F103xC STM32F103xD 和 STM32F103xE 增强型内置嵌套的向量式中断控制器, 能够处理多达 60 个可屏蔽中断通道 ( 不包括 16 个 Cortex -M3 的中断线 ) 和 16 个优先级紧耦合的 NVIC 能够达到低延迟的中断响应处理中断向量入口地址直接进入内核紧耦合的 NVIC 接口允许中断的早期处理处理晚到的较高优先级中断支持中断尾部链接功能自动保存处理器状态中断返回时自动恢复, 无需额外指令开销该模块以最小的中断延迟提供灵活的中断管理功能外部中断 / 事件控制器 (EXTI) 外部中断 / 事件控制器包含 19 个边沿检测器, 用于产生中断 / 事件请求每个中断线都可以独立地配置它的触发事件 ( 上升沿或下降沿或双边沿 ), 并能够单独地被屏蔽 ; 有一个挂起寄存器维持所有中断请求的状态 EXTI 可以检测到脉冲宽度小于内部 APB2 的时钟周期多达 112 个通用 I/O 口连接到 16 个外部中断线时钟和启动系统时钟的选择是在启动时进行, 复位时内部 8MHz 的 RC 振荡器被选为默认的 CPU 时钟, 随后可以选择外部的具失效监控的 4~16MHz 时钟 ; 当外部时钟失效时, 它将被隔离, 同时产生相应的中断同样, 在需要时可以采取对 PLL 时钟完全的中断管理 ( 如当一个外接的振荡器失效时 ) 具有多个预分频器用于配置 AHB 的频率高速 APB(APB2) 和低速 APB(APB1) 区域 AHB 和高速 APB 的最高频率是 72MHz, 低速 APB 的最高频率为 36MHz 参考图二的时钟驱动框图自举模式在启动时, 自举管脚被用于选择三种自举模式中的一种 : 从用户闪存自举从系统存储器自举从内部 SRAM 自举自举加载程序存放于系统存储器中, 可以通过 USART1 对闪存重新编程供电方案 V DD = 2.0~3.6V:V DD 管脚为 I/O 管脚和内部调压器的供电参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 5/30

6 V SSA,V DDA = 2.0~3.6V: 为 ADC 复位模块 RC 振荡器和 PLL 的模拟部分提供供电使用 ADC 时,V DD 不得小于 2.4V V DDA 和 V SSA 必须分别连接到 V DD 和 V SS V BAT = 1.8~3.6V: 当关闭 V DD 时,( 通过内部电源切换器 ) 为 RTC 外部 32kHz 振荡器和后备寄存器供电关于如何连接电源管脚的详细信息, 参见图十. 供电方案供电监控器本产品内部集成了上电复位 (POR)/ 掉电复位 (PDR) 电路, 该电路始终处于工作状态, 保证系统在供电超过 2V 时工作 ; 当 V DD 低于设定的阀值 (V POR/PDR ) 时, 置器件于复位状态, 而不必使用外部复位电路器件中还有一个可编程电压监测器 (PVD), 它监视 V DD 供电并与阀值 V PVD 比较, 当 V DD 低于或高于阀值 V PVD 时将产生中断, 中断处理程序可以发出警告信息或将微控制器转入安全模式 PVD 功能需要通过程序开启关于 V POR/PDR 和 V PVD 的值参考第 5 章的图表 : 内嵌复位和电源控制模块图表电压调压器调压器有三个操作模式 : 主模式 (MR) 低功耗模式 (LPR) 和关断模式主模式 (MR) 用于正常的运行操作低功耗模式 (LPR) 用于 CPU 的停机模式关断模式用于 CPU 的待机模式 : 调压器的输出为高阻状态, 内核电路的供电切断, 调压器处于零消耗状态 ( 但寄存器和 SRAM 的内容将丢失 ) 该调压器在复位后始终处于工作状态, 在待机模式下关闭处于高阻输出低功耗模式 STM32F103xC STM32F103xD 和 STM32F103xE 增强型支持三种低功耗模式, 可以在要求低功耗短启动时间和多种唤醒事件之间达到最佳的平衡注 : 睡眠模式在睡眠模式, 只有 CPU 停止, 所有外设处于工作状态并可在发生中断 / 事件时唤醒 CPU 停机模式在保持 SRAM 和寄存器内容不丢失的情况下, 停机模式可以达到最低的电能消耗在停机模式下, 停止所有内部 1.8V 部分的供电,PLL HSI 和 HSE 的 RC 振荡器被关闭, 调压器可以被置于普通模式或低功耗模式可以通过任一配置成 EXTI 的信号把微控制器从停机模式中唤醒,EXTI 信号可以是 16 个外部 I/O 口之一 PVD 的输出 RTC 闹钟或 USB 的唤醒信号待机模式在待机模式下可以达到最低的电能消耗内部的电压调压器被关闭, 因此所有内部 1.8V 部分的供电被切断 ;PLL HSI 和 HSE 的 RC 振荡器也被关闭 ; 进入待机模式后,SRAM 和寄存器的内容将消失, 但后备寄存器的内容仍然保留, 待机电路仍工作从待机模式退出的条件是 :NRST 上的外部复位信号 IWDG 复位 WKUP 管脚上的一个上升边沿或 RTC 的闹钟到时在进入停机或待机模式时,RTC IWDG 和对应的时钟不会被停止 DMA 灵活的 12 路通用 DMA(DMA1 上有 7 个通道,DMA2 上有 5 个通道 ) 可以管理存储器到存储器设备到存储器和存储器到设备的数据传输 ;2 个 DMA 控制器支持环形缓冲区的管理, 避免了控制器传输到达缓冲区结尾时所产生的中断每个通道都有专门的硬件 DMA 请求逻辑, 同时可以由软件触发每个通道 ; 传输的长度传输的源地址和目标地址都可以通过软件单独设置参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 6/30

7 DMA 可以用于主要的外设 :SPI I 2 C USART, 通用基本和高级控制定时器 TIMx,DAC I 2 S SDIO 和 ADC RTC( 实时时钟 ) 和后备寄存器 RTC 和后备寄存器通过一个开关供电, 在 V DD 有效时该开关选择 V DD 供电, 否则由 V BAT 管脚供电后备寄存器 (42 个 16 位的寄存器 ) 可以用于保存 84 个字节的用户应用数据该寄存器不会被系统或电源复位源复位 ; 当从待机模式唤醒时, 也不会被复位实时时钟具有一组连续运行的计数器, 可以通过适当的软件提供日历时钟功能, 还具有闹钟中断和阶段性中断功能 RTC 的驱动时钟可以是一个使用外部晶体的 kHz 的振荡器内部低功耗 RC 振荡器或高速的外部时钟经 128 分频内部低功耗 RC 振荡器的典型频率为 40kHz 为补偿天然晶体的偏差, 可以通过输出一个 512Hz 的信号对 RTC 的时钟进行校准 RTC 具有一个 32 位的可编程计数器, 使用比较寄存器可以进行长时间的测量有一个 20 位的预分频器用于时基时钟, 默认情况下时钟为 kHz 时它将产生一个 1 秒长的时间基准独立的看门狗独立的看门狗是基于一个 12 位的递减计数器和一个 8 位的预分频器, 它由一个内部独立的 40kHz 的 RC 振荡器提供时钟, 因为这个 RC 振荡器独立于主时钟, 所以它可运行于停机和待机模式它可以被当成看门狗用于在发生问题时复位整个系统, 或作为一个自由定时器为应用程序提供超时管理通过选择字节可以配置成是软件或硬件启动看门狗在调试模式, 计数器可以被冻结窗口看门狗窗口看门狗内有一个 7 位的递减计数器, 并可以设置成自由运行它可以被当成看门狗用于在发生问题时复位整个系统它由主时钟驱动, 具有早期预警中断功能 ; 在调试模式, 计数器可以被冻结系统时基定时器这个定时器是专用于操作系统, 也可当成一个标准的递减计数器它具有下述特性 : 24 位的递减计数器重加载功能当计数器为 0 时能产生一个可屏蔽中断可编程时钟源通用定时器 (TIMx) STM32F103xC STM32F103xD 和 STM32F103xE 增强型系列产品中内置了多达 4 个可同步运行的标准定时器 (TIM2 TIM3 TIM4 和 TIM5) 每个定时器都有一个 16 位的自动加载递加 / 递减计数器一个 16 位的预分频器和 4 个独立的通道, 每个通道都可用于输入捕获输出比较 PWM 和单脉冲模式输出, 在最大的封装配置中可提供最多 16 个输入捕获输出比较或 PWM 通道它们还能通过定时器链接功能与高级控制定时器共同工作, 提供同步或事件链接功能在调试模式下, 计数器可以被冻结任一标准定时器都能用于产生 PWM 输出每个定时器都有独立的 DMA 请求机制基本定时器 -TIM6 和 TIM7 这 2 个定时器主要是用于产生 DAC 触发信号, 也可当成通用的 16 位时基计数器高级控制定时器 (TIM1 和 TIM8) 高级控制定时器 (TIM1 和 TIM8) 可以被看成是分配到 6 个通道的三相 PWM 发生器, 还可以被当成完整的通用定时器四个独立的通道可以用于 : 输入捕获参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 7/30

8 输出比较产生 PWM( 边缘或中心对齐模式 ) 单脉冲输出互补 PWM 输出, 具程序可控的死区插入功能 STM32F103xC, STM32F103xD, STM32F103xE 数据手册配置为 16 位标准定时器时, 它与 TIMx 定时器具有相同的功能配置为 16 位 PWM 发生器时, 它具有全调制能力 (0~100%) 在调试模式下, 计数器可以被冻结很多功能都与标准的 TIM 定时器相同, 内部结构也相同, 因此高级控制定时器可以通过定时器链接功能与 TIM 定时器协同操作, 提供同步或事件链接功能 I 2 C 总线多达 2 个 I 2 C 总线接口, 能够工作于多主和从模式, 支持标准和快速模式 I 2 C 接口支持 7 位或 10 位寻址,7 位从模式时支持双从地址寻址内置了硬件 CRC 发生器 / 校验器它们可以使用 DMA 操作并支持 SMBus 总线 2.0 版 /PMBus 总线通用同步 / 异步收发器 (USART) STM32F103xC STM32F103xD 和 STM32F103xE 增强型系列产品中内置了 3 个通用同步 / 异步收发器 (USART1 USART2 和 USART3), 和 2 个通用异步收发器 (USART4 和 USART5) 这 5 个接口提供异步通信支持红外线传输编解码多处理器通信模式单线半双工通信模式和 LIN 主 / 从功能 USART1 接口通信速率可达 4.5 兆位 / 秒, 其他 USART 接口通信速率可达 2.25 兆位 / 秒 USART1 USART2 和 USART3 接口具有硬件的 CTS 和 RTS 信号管理与兼容 ISO7816 的智能卡模式和类 SPI 通信模式, 除了 USART5 所有其他接口都可以使用 DMA 操作串行外设接口 (SPI) 多达 3 个 SPI 接口, 在从或主模式下, 全双工和半双工的通信速率可达 18 兆位 / 秒 3 位的预分频器可产生 8 种主模式频率, 可配置成每帧 8 位或 16 位硬件的 CRC 产生 / 校验支持基本的 SD 卡和 MMC 模式所有的 SPI 接口都可以使用 DMA 操作 I 2 S( 芯片互联音频 ) 接口 2 个标准的 I 2 S 接口 ( 与 SPI2 和 SPI3 复用 ) 可以工作于主或从模式, 这 2 个接口可以配置为 16 位或 32 位传输, 亦可配置为输入或输出通道, 支持音频采样频率从 8kHz 到 48kHz 当任一个或两个 I 2 S 接口配置为主模式, 它的主时钟可以以 256 倍采样频率输出给外部的 DAC 或 CODEC( 解码器 ) SDIO SD/SDIO/MMC 主机接口可以支持 MMC 卡系统规范 4.2 版中的 3 个不同的数据总线模式 :1 位 ( 默认 ) 4 位和 8 位在 8 位模式下, 该接口可以使数据传输速率达到 48MHz, 该接口与兼容 SD 存储卡规范 2.0 版 SDIO 存储卡规范 2.0 版支持两种数据总线模式 :1 位 ( 默认 ) 和 4 位目前的芯片版本只能一次支持一个 SD/SDIO/MMC 4.2 版的卡, 但可以同时支持多个 MMC 4.1 版或之前的卡除了 SD/SDIO/MMC, 这个接口完全与 CE-ATA 数字协议版本 1.1 兼容参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 8/30

9 控制器区域网络 (CAN) CAN 接口兼容规范 2.0A 和 2.0B ( 主动 ), 位速率高达 1 兆位 / 秒它可以接收和发送 11 位标识符的标准帧, 也可以接收和发送 29 位标识符的扩展帧具有 3 个发送邮箱和 2 个接收 FIFO,3 级 14 个可调节的滤波器通用串行总线 (USB) STM32F103xC STM32F103xD 和 STM32F103xE 增强型系列产品内嵌一个兼容全速 USB 的设备控制器, 遵循全速 USB 设备 (12 兆位 / 秒 ) 标准, 端点可由软件配置, 具有待机 / 恢复功能 USB 专用的 48MHz 时钟由内部主 PLL 直接产生通用输入输出接口 (GPIO) 每个 GPIO 管脚都可以由软件配置成输出 ( 推拉或开路 ) 输入 ( 带或不带上拉或下拉 ) 或其它的外设功能端口多数 GPIO 管脚都与数字或模拟的外设共用所有的 GPIO 管脚都有大电流通过能力在需要的情况下,I/O 管脚的外设功能可以通过一个特定的操作锁定, 以避免意外的写入 I/O 寄存器在 APB2 上的 I/O 脚可达 18MHz 的翻转速度 ADC( 模拟 / 数字转换器 ) STM32F103xC STM32F103xD 和 STM32F103xE 增强型产品内嵌 3 个 12 位的模拟 / 数字转换器 (ADC), 每个 ADC 共用多达 21 个外部通道, 可以实现单次或扫描转换在扫描模式下, 在选定的一组模拟输入上的转换自动进行 ADC 接口上额外的逻辑功能包括 : 同时采样和保持交叉采样和保持单次采样 ADC 可以使用 DMA 操作模拟看门狗功能允许非常精准地监视一路多路或所有选中的通道, 当被监视的信号超出预置的阀值时, 将产生中断由标准定时器 (TIMx) 和高级控制定时器 (TIM1 和 TIM8) 产生的事件, 可以分别内部级联到 ADC 的开始触发和注入触发, 应用程序能使 AD 转换与时钟同步 DAC( 数字至模拟信号转换器 ) 两个 12 位带缓冲的 DAC 通道可以用于转换 2 路数字信号成为 2 路模拟电压信号并输出这项功能内部是通过集成的电阻串和反向的放大器实现这个双数字接口支持下述功能 : 两个 DAC 转换器 : 各有一个输出通道 8 位或 12 位单调输出 12 位模式下的左右数据对齐同步更新功能产生噪声波产生三角波双 DAC 通道独立或同步转换每个通道都可使用 DMA 功能外部触发进行转换输入参考电压 V REF+ 参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 9/30

10 STM32F103xC STM32F103xD 和 STM32F103xE 增强型产品中有 8 个触发 DAC 转换的输入 DAC 通道可以由定时器的更新输出触发, 更新输出也可连接到不同的 DMA 通道温度传感器温度传感器产生一个随温度线性变化的电压, 转换范围在 2V < V DDA < 3.6V 之间温度传感器在内部被连接到 ADC1_IN16 的输入通道上, 用于将传感器的输出转换到数字数值串行单线 JTAG 调试口 (SWJ-DP) 内嵌 ARM 的 SWJ-DP 接口, 这是一个结合了 JTAG 和串行单线调试的接口, 可以实现串行单线调试接口或 JTAG 接口的连接 JTAG 的 TMS 和 TCK 信号分别与 SWDIO 和 SWCLK 共用管脚,TMS 脚上的一个特殊的信号序列用于在 JTAG-DP 和 SW-DP 间切换内嵌跟踪模块 (ETM) 使用 ARM 的嵌入式跟踪微单元 (ETM),STM32F10xxx 通过很少的 ETM 管脚连接到外部跟踪端口分析 (TPA) 设备, 从 CPU 核心中以高速输出压缩的数据流, 为开发人员提供了清晰的指令运行与数据流动的信息 TPA 设备可以通过 USB 以太网或其它高速通道连接到调试主机, 实时的指令和数据流向能够被调试主机上的调试软件记录下来, 并按需要的格式显示出来 TPA 硬件可以从开发工具供应商处购得, 并能与第三方的调试软件兼容参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 10/30

11 图一 STM32F103xC STM32F103xD 和 STM32F103xE 增强型模块框图 1. 工作温度 :-40 C 至 105 C ( 结温达 125 C) 2. AF: 可作为外设功能脚的 I/O 口参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 11/30

12 图二时钟树 1. 当 HIS 作为 PLL 时钟的输入时, 最高的系统时钟频率只能达到 64MHz 2. 当使用 USB 功能时, 必须同时使用 HSE 和 PLL,CPU 的频率必须是 48MHz 或 72MHz 3. 当需要 ADC 采样时间为 1μs 时,APB2 必须设置在 14MHz 28MHz 或 56MHz 参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 12/30

13 3 管脚定义图三 STM32F103xC STM32F103xD 和 STM32F103xE 增强型 LQFP144 管脚分布参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 13/30

14 图四 STM32F103xC STM32F103xD 和 STM32F103xE 增强型 LQFP100 管脚分布参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 14/30

15 图五 STM32F103xC STM32F103xD 和 STM32F103xE 增强型 LQFP64 管脚分布参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 15/30

16 图六 STM32F103xC STM32F103xD 和 STM32F103xE 增强型 BGA100 管脚分布参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 16/30

17 图七 STM32F103xC STM32F103xD 和 STM32F103xE 增强型 BGA144 管脚分布参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 17/30

18 表 4 管脚定义 BGA144 脚位 BGA100 LQFP64 LQFP100 LQFP144 管脚名称类型 (1) I/O 电平 (2) 主功能 ( 复位后 ) (3) 默认功能可选功能重定义功能 A3 A3-1 1 PE2 I/O FT PE2 A2 B3-2 2 PE3 I/O FT PE3 B2 C3-3 3 PE4 I/O FT PE4 B3 D3-4 4 PE5 I/O FT PE5 B4 E3-5 5 PE6 I/O FT PE6 TRACECK/ FSMC_A23 TRACED0/ FSMC_A19 TRACED1/ FSMC_A20 TRACED2/ FSMC_A21 TRACED3/ FSMC_A22 C2 B V BAT S V BAT A1 A PC13-TAMPER- RTC (4) I/O PC13 (5) TAMPER-RTC B1 A PC14-OSC32_IN (4) I/O PC14 (5) OSC32_IN C1 B PC15- OSC32_OUT (4) I/O PC15 (5) OSC32_OUT C PF0 I/O FT PF0 FSMC_A0 C PF1 I/O FT PF1 FSMC_A1 D PF2 I/O FT PF2 FSMC_A2 E PF3 I/O FT PF3 FSMC_A3 E PF4 I/O FT PF4 FSMC_A4 E PF5 I/O FT PF5 FSMC_A5 D2 C V SS_5 S V SS_5 D3 D V DD_5 S V DD_5 F PF6 I/O PF6 ADC3_IN4/ FSMC_NIORD F PF7 I/O PF7 ADC3_IN5/ FSMC_NREG G PF8 I/O PF8 ADC3_IN6/ FSMC_NIOWR G PF9 I/O PF9 ADC3_IN7/ FSMC_CD G PF10 I/O PF10 ADC3_IN8/ FSMC_INTR D1 C OSC_IN I OSC_IN E1 D OSC_OUT O OSC_OUT F1 E NRST I/O NRST H1 F PC0 I/O PC0 ADC123_IN10 H2 F PC1 I/O PC1 ADC123_IN11 H3 E PC2 I/O PC2 ADC123_IN12 H4 F PC3 I/O PC3 ADC123_IN13 参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 18/30

19 表 5 管脚定义 ( 续 1) BGA144 BGA100 脚位 LQFP64 LQFP100 LQFP144 管脚名称类型 (1) I/O 电平 (2) 主功能 ( 复位后 ) (3) 默认功能可选功能重定义功能 J1 G V SSA S V SSA K1 H V REF- S V REF- L1 J V REF+ S V REF+ M1 K V DDA S V DDA J2 G PA0-WKUP I/O PA0 K2 H PA1 I/O PA1 L2 J PA2 I/O PA2 M2 K PA3 I/O PA3 WKUP/USART2_CTS (6) ADC123_IN0/TIM5_CH1 TIM2_CH1_ETR TIM8 ETR USART2_RTS (6) ADC123_IN1 TIM5 CH2/TIM2 CH2 (6) USART2_TX (6)/ TIM5_CH3 ADC123_IN2/TIM2_CH3 (6) USART2_RX (6)/ TIM5_CH4 ADC123_IN3/TIM2_CH4 (6) G4 E V SS_4 S V SS_4 F4 F V DD_4 S V DD_4 J3 G PA4 I/O PA4 SPI1_NSS (6)/ DAC_OUT1 USART2_CK (6)/ ADC12_IN4 K3 H PA5 I/O PA5 SPI1_SCK (6)/ DAC_OUT2 ADC12_IN5 L3 J PA6 I/O PA6 SPI1_MISO (6)/ TIM8_BKIN ADC12_IN6/TIM3_CH1 (6) M3 K PA7 I/O PA7 SPI1_MOSI (6)/ TIM8_CH1N ADC12_IN7/TIM3_CH2 (6) J4 G PC4 I/O PC4 ADC12_IN14 K4 H PC5 I/O PC5 ADC12_IN15 L4 J PB0 I/O PB0 ADC12_IN8 TIM3_CH3/TIM8_CH2N M4 K PB1 I/O PB1 ADC12_IN9 TIM3_CH4 (6)/ TIM8_CH3N J5 G PB2/BOOT1 I/O FT PB2/BOOT1 M PF11 I/O FSMC_NIOS16 L PF12 I/O FSMC_A6 H V SS_6 S G V DD_6 S K PF13 I/O FSMC_A7 M PF14 I/O FSMC_A8 L PF15 I/O FSMC_A9 K PG0 I/O FSMC_A10 J PG1 I/O FSMC_A11 TIM1_BKIN TIM1_CHIN TIM1_CH2N TIM1_CH3N 参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 19/30

20 表 6 管脚定义 ( 续 2) BGA144 BGA100 脚位 LQFP64 LQFP100 LQFP144 管脚名称类型 (1) (2) I/O 电平主功能 ( 复位后 ) (3) 可选功能默认功能重定义功能 M7 H PE7 I/O FT PE7 FSMC_D4 TIM1_ETR L7 J PE8 I/O FT PE8 FSMC_D5 TIM1_CH1N K7 K PE9 I/O FT PE9 FSMC_D6 TIM1_CH1 H V SS_7 S G V DD_7 S J7 G PE10 I/O FT PE10 FSMC_D7 TIM1_CH2N H8 H PE11 I/O FT PE11 FSMC_D8 TIM1_CH2 J8 J PE12 I/O FT PE12 FSMC_D9 TIM1_CH3N K8 K PE13 I/O FT PE13 FSMC_D10 TIM1_CH3 L8 G PE14 I/O FT PE14 FSMC_D11 TIM1_CH4 M8 H PE15 I/O FT PE15 FSMC_D12 TIM1_BKIN M9 J PB10 I/O FT PB10 I2C2_SCL/USART3_TX (6) TIM2_CH3 M10 K PB11 I/O FT PB11 I2C2_SDA/USART3_RX (6) TIM2_CH4 H7 E V SS_1 S V SS_1 G7 F V DD_1 S V DD_1 M11 K PB12 I/O FT PB12 SPI2_NSS/I2C2_SMBAI I2S2_WS/USART3_CK (6) TIM1 BKIN (6) M12 J PB13 I/O FT PB13 SPI2_SCK/I2S2_CK USART3_CTS (6) /TIM1_CH1N L11 H PB14 I/O FT PB14 SPI2_MISO/USART3_RTS (6) TIM1_CH2N L12 G PB15 I/O FT PB15 SPI2_MOSI/I2S2_SD TIM1_CH3N (6) L9 K PD8 I/O FT PD8 FSMC_D13 USART3_TX K9 J PD9 I/O FT PD9 FSMC_D14 USART3_RX J9 H PD10 I/O FT PD10 FSMC_D15 USART3_CK H9 G PD11 I/O FT PD11 FSMC_A16 USART3_CTS L10 K PD12 I/O FT PD12 FSMC_A17 TIM4_CH1/ USART3_RTS K10 J PD13 I/O FT PD13 FSMC_A18 TIM4_CH2 G V SS_8 S F V DD_8 S K11 H PD14 I/O FT PD14 FSMC_D0 TIM4_CH3 K12 G PD15 I/O FT PD15 FSMC_D1 TIM4_CH4 J PG2 I/O FT PG2 FSMC_A12 J PG3 I/O FT PG3 FSMC_A13 J PG4 I/O FT FSMC_A14 H PG5 I/O FT FSMC_A15 参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 20/30

21 表 7 管脚定义 ( 续 3) BGA144 BGA100 脚位 LQFP64 LQFP100 LQFP144 管脚名称类型 (1) (2) I/O 电平主功能 ( 复位后 ) (3) 可选功能默认功能重定义功能 H PG6 I/O FT FSMC_INT2 H PG7 I/O FT FSMC_INT3 G PG8 I/O FT G V SS_9 S F V DD_9 S G12 F PC6 I/O FT PC6 I2S2_MCK/TIM8_CH1 SDIO_D6 TIM3_CH1 F12 E PC7 I/O FT PC7 I2S3_MCK/TIM8_CH2 SDIO_D7 TIM3_CH2 F11 F PC8 I/O FT PC8 TIM8_CH3/SDIO_D0 TIM3_CH3 E11 E PC9 I/O FT PC9 TIM8_CH4/SDIO/D1 TIM3_CH4 E12 D PA8 I/O FT PA8 USART1_CK TIM1_CH1 (6) /MCO D12 C PA9 I/O FT PA9 USART1_TX (6) TIM1 CH2 (6) D11 D PA10 I/O FT PA10 USART1_RX (6) / TIM1 CH3 (6) C12 C PA11 I/O FT PA11 USART1_CTS/CANRX TIM1_CH4 (6) /USBDM B12 B PA12 I/O FT PA12 USART1_RTS/CANTX/ TIM1_ETR (6) /USBDP A12 A PA13 JTMS/SWDIO I/O FT JTMS/ SWDIO PA13 C11 F 未连接 G9 E V SS_2 S V SS_2 F9 F V DD_2 S V DD_2 A11 A PA14 JTCK/SWCLK I/O FT JTCK/ SWCLK PA14 A10 A PA15/JTDI I/O FT JTDI PA15/SPI3_NSS TIM2_CH1_ETR/ I2S3_WS SPI1_NSS B11 B PC10 I/O FT PC10 USART4_TX/SDIO_D2 USART3_TX B10 B PC11 I/O FT PC11 USART4_RX/SDIO_D3 USART3_RX C10 C PC12 I/O FT PC12 USART5_TX/SDIO_CK USART3_CK E10 D PD0 I/O FT OSC_IN (7) FSMC_D2 CANRX D10 E PD1 I/O FT OSC_OUT (7) FSMC_D3 CANTX E9 B PD2 I/O FT PD2 TIM3_ETR USART5_RX/SDIO_CMD D9 C PD3 I/O FT PD3 FSMC_CLK USART2_CTS C9 D PD4 I/O FT PD4 FSMC_NOE USART2_RTS B9 B PD5 I/O FT PD5 FSMC_NWE USART2_TX E V SS_10 S F V DD_10 S 参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 21/30

22 表 8 管脚定义 ( 续 4) BGA144 BGA100 脚位 LQFP64 LQFP100 LQFP144 管脚名称类型 (1) (2) I/O 电平主功能 ( 复位后 ) (3) 可选功能默认功能重定义功能 A8 C PD6 I/O FT PD6 FSMC_NWAIT USART2_RX A9 D PD7 I/O FT PD7 FSMC_NE1/FSMC_NCE2 USART2_CK E PG9 I/O FT FSMC_NE2/FSMC_NCE3 D PG10 I/O FT FSMC_NCE4_1/FSMC_NE3 C PG11 I/O FT FSMC_NCE4_2 B PG12 I/O FT FSMC_NE4 D PG13 I/O FT FSMC_A24 C PG14 I/O FT FSMC_A25 E V SS_11 S F V DD_11 S B PG15 I/O A7 A PB3/JTDO I/O FT JTDO PB3/TRACESWO/JTDO TIM2_CH2/ SPI3_SCK/I2S3_CK SPI1_SCK A6 A PB4/JNTRST I/O FT JNTRST PB4/SPI3_MISO TIM3_CH1/ SPI1_MISO B6 C PB5 I/O PB5 C6 B PB6 I/O FT PB6 D6 A PB7 I/O FT PB7 D5 D BOOT0 I BOOT0 I2C1_SMBAI SPI3_MOSI/I2S3_SD I2C1_SCL (6) / TIM4 CH1 (6) I2C1_SDA (6) /FSMC_NADV TIM4 CH2 (6) C5 B PB8 I/O FT PB8 TIM4_CH3 (6) /SDIO_D4 B5 A PB9 I/O FT PB9 TIM4_CHR (6) /SDIO_D5 A5 D PE0 I/O FT PE0 TIM4_ETR/FSMC_NBL0 A4 C PE1 I/O FT PE1 FSMC_NBL1 E5 E V SS_3 S V SS_3 F5 F V DD_3 S V DD_3 TIM3_CH2/ SPI1_MOSI USART1_TX USART1_RX I2C1_SCL/ CANRX I2C1_SDA/ CANTX 1. I = 输入,O = 输出,S = 电源, HiZ = 高阻 2. FT: 容忍 5V 3. 有些功能仅在部分型号芯片中支持 4. PC13,PC14 和 PC15 引脚通过电源开关进行供电, 因此这三个引脚作为输出引脚时有以下限制 : 作为输出脚时只能工作在 2MHz 模式下, 最大驱动负载为 30pF, 在同一时间三个引脚中只有一个引脚能作为输出 5. 这些引脚在备份区域第一次上电时处于主功能状态下, 之后即使复位, 这些引脚的状态由备份区域寄存器控制 ( 这些寄存器不会被主复位系统所复位 ) 关于如何控制这些 IO 口的具体信息, 请参考 STM32F10xxx 参考手册的电池备份区域和 BKP 寄存器的相关章节 6. 此类复用功能能够由软件配置到其他引脚上 ( 如果相应的型号有此管脚 ), 详细信息请参考 STM32F10xxx 参考手册的复用功能 I/O 章节和调试设置章节 7. LQFP64 封装的 5 号,6 号引脚在芯片复位后默认配置为 OSC_IN 和 OSC_OUT 功能脚软件可以重新设置这两个引脚为 PD0 和 PD1 功能脚但对于 LQFP100/BGA100 封装和 LQFP144/BGA144 封装, 由于 PD0 和 PD1 为固有的功能脚, 因此没有必要再由软件进行重映像设置更多详细信息请参考 STM32F10xxx 参考手册的复用功能 I/O 章节和调试设置章节参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 22/30

23 表 9 FSMC 管脚定义管脚 FSMC CF CF/IDE NOR/PSRAM NOR Mux NAND 16bit PE2 A23 A23 PE3 A19 A19 PE4 A20 A20 PE5 A21 A21 PE6 A22 A22 PF0 A0 A0 A0 PF1 A1 A1 A1 PF2 A2 A2 A2 PF3 A3 A3 PF4 A4 A4 PF5 A5 A5 PF6 NIORD NIORD PF7 NREG NREG PF8 NIOWR NIOWR PF9 CD CD PF10 INTR INTR PF11 NIOS16 NIOS16 PF12 A6 A6 PF13 A7 A7 PF14 A8 A8 PF15 A9 A9 PG0 A10 A10 PG1 A11 PE7 D4 D4 D4 DA4 D4 PE8 D5 D5 D5 DA5 D5 PE9 D6 D6 D6 DA6 D6 PE10 D7 D7 D7 DA7 D7 PE11 D8 D8 D8 DA8 D8 PE12 D9 D9 D9 DA9 D9 PE13 D10 D10 D10 DA10 D10 PE14 D11 D11 D11 DA11 D11 PE15 D12 D12 D12 DA12 D12 PD8 D13 D13 D13 DA13 D13 PD9 D14 D14 D14 DA14 D14 PD10 D15 D15 D15 DA15 D15 PD11 A16 A16 CLE PD12 A17 A17 ALE PD13 A18 A18 PD14 D0 D0 D0 DA0 D0 PD15 D1 D1 D1 DA1 D1 参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 23/30

24 表 10 FSMC 管脚定义 ( 续 ) 管脚 FSMC CF CF/IDE NOR/PSRAM NOR Mux NAND 16bit PG2 A12 PG3 A13 PG4 A14 PG5 A15 PG6 INT2 PG7 INT3 PD0 D2 D2 D2 DA2 D2 PD1 D3 D3 D3 DA3 D3 PD3 CLK CLK PD4 NOE NOE NOE NOE NOE PD5 NEW NEW NEW NEW NEW PD6 NWAIT NWAIT NWAIT NWAIT NWAIT PD7 NE1 NE1 NCE2 PG9 NE2 NE2 NCE3 PG10 NCE4_1 NCE4_1 NE3 NE3 PG11 NCE4_2 NCE4_2 PG12 NE4 NE4 PG13 A24 A24 PG14 A25 A25 PB7 NADV NADV PE0 NBL0 NBL0 PE1 NBL1 NBL1 参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 24/30

25 4 存储器映像图七存储器图参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 25/30

26 5 电气特性 STM32F103xC, STM32F103xD, STM32F103xE 数据手册 5.1 测试条件除非特别说明, 所有电压的都以 V SS 为基准最小和最大数值除非特别说明, 在生产线上通过对 100% 的产品在环境温度 T A =25 C 和 T A =T A max 下执行的测试 (T A max 与选定的温度范围匹配 ), 所有最小和最大值将在最坏的环境温度供电电压和时钟频率条件下得到保证在每个表格下方的注解中说明为通过推算设计模拟和 / 或工艺特性得到的数据, 不会在生产线上进行测试 ; 在推算的基础上, 最小和最大数值是通过样本测试后, 取其平均值再加减三倍的标准分布 ( 平均 ±3 ) 得到典型数值除非特别说明, 典型数据是基于 T A =25 C 和 V DD =3.3V(2V V DD 3.3V 电压范围 ) 这些数据仅用于设计指导而未经测试典型的 ADC 精度数值是通过对一个标准的批次采样, 在所有温度范围下测试得到,95% 产品的误差小于等于给出的数值 ( 平均 ±2 ) 典型曲线除非特别说明, 典型曲线仅用于设计指导而未经测试负载电容测量管脚参数时的负载条件示于图八中图八管脚的负载条件参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 26/30

27 5.1.5 管脚输入电压管脚上输入电压的测量方式示于图九中图九管脚输入电压 STM32F103xC, STM32F103xD, STM32F103xE 数据手册供电方案图十供电方案参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 27/30

28 5.1.7 电流消耗测量图十一电流消耗测量方案以下请参考英文版数据手册 6 封装参数请参考英文版数据手册参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 28/30

29 7 订货代码 STM32F103xC, STM32F103xD, STM32F103xE 数据手册订货代码信息图示例如 : STM32 F 103 C 6 T 7 xxx 芯片系列 STM32 = ARM Cortex-M3 内核的 32 位微控制器产品类型 F = 通用系列芯片子系列 103 = 增强型系列引脚数 T = 36 脚 C = 48 脚 R = 64 脚 V = 100 脚 Z = 144 脚内嵌 Flash 容量 6 = 32K 字节 Flash 8 = 64K 字节 Flash B = 128K 字节 Flash C = 256K 字节 Flash D = 384K 字节 Flash E = 512K 字节 Flash 封装 H = BGA 封装 T = LQFP 封装 U = VFQFPN 封装工作温度范围 6 = = 选项 xxx = 编程代号 TR = 磁带式包装关于更多的选项列表和其他相关信息, 请与 ST 的销售处联络参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 29/30

30 8 版本历史 STM32F103xC, STM32F103xD, STM32F103xE 数据手册请参考英文版数据手册参照 2008 年 4 月 STM32F103xCDE 数据手册英文第 1.0 版 ( 本译文仅供参考, 如有翻译错误, 请以英文原稿为准 ) 30/30

PM0042

PM0042 数据手册 STM32F101x6 STM32F101x8 STM32F101xB 基本型, 32 位基于 ARM 核心的带闪存微控制器 6 个 16 位定时器 ADC 7 个通信接口功能核心 ARM 32 位的 Cortex-M3 CPU 36MHz,1.25DMIPS/MHz(Dhrystone2.1) 0 等待的存储器访问单周期乘法和硬件除法存储器从 32K 字节至 128K 字节闪存程序存储器