S3C

Size: px

Start display at page:

Download "S3C"

诉毛
7 years ago
Views:

1 S3C2440A 32- 位 CMOS 微型控制器用户手册修订版本 1 第一章产品概述马志晶译 1

2 目录第一章产品概述特性内部结构图管脚分配信号说明 s3c2440a 特殊寄存器

3 1 产品概述引言三星公司推出的 16/32 位 RISC 微处理器 S3C2440A, 为手持设备和一般类型应用提供了低价格低功耗高性能小型微控制器的解决方案为了降低整体系统成本,S3C2440A 提供了一下丰富的内部设备 S3C2440A 采用了 ARM920t 的内核,0.13um 的 CMOS 标准宏单元和存储器单元其低功耗, 简单, 优雅, 且全静态设计特别适合于对成本和功率敏感型的应用它采用了新的总线架构 Advanced Micro controller Bus Architecture (AMBA). S3C2440A 的杰出的特点是其核心处理器 (CPU), 是一个由 Advanced RISC Machines 有限公司设计的 16/32 位 ARM920T 的 RISC 处理器 ARM920T 实现了 MMU, AMBA BUS 和 Harvard 高速缓冲体系结构构这一结构具有独立的 16KB 指令 Cache 和 16KB 数据 Cache 每个都是由具有 8 字长的行组成通过提供一套完整的通用系统外设, S3C2440A 减少整体系统成本和无需配置额外的组件综合对芯片的功能描述, 本手册将介绍 S3C2440A 集成的以下片上功能 : 1.2V 内核供电, 1.8V/2.5V/3.3V 存储器供电,3.3V 外部 I/O 供电具备 16KB 的 I-Cache 和 16KB DCache/MMU 微处理器外部存储控制器 (SDRAM 控制和片选逻辑 ) LCD 控制器 ( 最大支持 4K 色 STN 和 256K 色 TFT) 提供 1 通道 LCD 专用 DMA 4 通道 DMA 并有外部请求引脚 3 通道 UART(IrDA1.0, 64 字节 Tx FIFO, 和 64 字节 Rx FIFO) 2 通道 SPI 1 通道 IIC-BUS 接口 ( 多主支持 ) 1 通道 IIS-BUS 音频编解码器接口 AC 97 解码器接口兼容 SD 主接口协议 1.0 版和 MMC 卡协议 2.11 兼容版 2 端口 USB 主机 /1 端口 USB 设备 (1.1 版 ) 4 通道 PWM 定时器和 1 通道内部定时器 / 看门狗定时器 8 通道 10 比特 ADC 和触摸屏接口具有日历功能的 RTC 相机接口 ( 最大像素的投入支持像素的投入, 支持缩放 ) 130 个通用 I/O 口和 24 通道外部中断源具有普通, 慢速, 空闲和掉电模式具有 PLL 片上时钟发生器特性体系结构为手持设备和通用嵌入式应用提供片上集成系统解决方案. 16/32 位 RISC 体系结构和 ARM920T 内核强大的指令集 3

4 加强的 ARM 体系结构 MMU 用于支持 WinCE,EPOC 32 和 Linux. 指令高速存储缓冲器 (I-Cache), 数据高速存储缓冲器 (D-Cache), 写缓冲器和物理地址 TAG RAM 减少主存带宽和响应性带来的影响. 采用 ARM920T CPU 内核支持 ARM 调试体系结构. 内部高级微控制总线 (AMBA) 体系结构 (AMBA2.0,AHB/APB). 系统管理器支持大 / 小端方式. 支持高速总线模式和异步总线模式. 寻址空间 : 每 bank 128M 字节 ( 总共 1G 字节 ). 支持可编程的每 bank 8/16/32 位数据总线带宽. 从 bank 0 到 bank 6 都采用固定的 bank 起始寻址. bank7 具有可编程的 bank 的起始地址和大小 8 个存储器 bank: - 其中 6 个适用于 ROM,SRAM, 和其他 - 另外 2 个适用于 ROM/SRAM 和同步 DRAM. 所有的存储器 bank 都具有可编程的操作周期. 支持外部等待信号延长总线周期. 支持掉电时的 SDRAM 自刷新模式. 支持各种型号的 ROM 引导 (NOR/NAND Flash,EEPROM, 或其他 ). NAND Flash 启动引导支持从 NAND flash 存储器的启动. 采用 4KB 内部缓冲器进行启动引导. 支持启动之后 NAND 存储器仍然作为外部存储器使用. 支持先进的 NAND flash Cache 存储器 64 项全相连模式, 采用 I-Cache(16KB) 和 D-Cache(16KB. 每行 8 字长度, 其中每行带有一个有效为和两个 dirty 位. 伪随机数或轮转循环替换算法位. 采用写穿式 (write-through) 或写回式 (write-back)cache 操作来更新主存储器. 写缓冲器可以保存 16 个字的数据和 4 个地址. 时钟和电源管理片上 MPLL 和 UPLL: 采用 UPLL 产生操作 USB 主机 / 设备的时钟 MPLL 产生最大 400MHZ@ 1.3V 操作 MCU 所需要的时钟通过软件可以有选择性的为每个功能模块提供时钟. 电源模式 : 正常, 慢速, 空闲和掉电模式正常模式 : 正常运行模式慢速模式 : 不加 PLL 的低时钟频率模式. 空闲模式 : 只停止 CPU 的时钟 ; 掉电模式 : 所有外设和内核的电源都切断了 ; 可以通过 EINT[15:0] 或 RTC 报警中断来从掉电模式中唤醒处理器特点 ( 续 ) 中断控制器 60 个中断源 (1 个看门狗定时器,5 个定时器,9 个 UARTs,24 个外部中断,4 个 DMA,2 4

5 个 RTC,2 个 ADC,1 个 IIC,2 个 SPI,1 个 SDI,2 个 USB,1 个 LCD, 和 1 个电池故障,1 个 NAND 和 2 个 Camera), 1 AC97 音频电平 / 边沿触发模式的外部中断源可编程的边沿 / 电平触发极性支持为紧急中断请求提供快速中断服务具有脉冲带宽调制功能的定时器 (PWM) 4 通道 16 位具有 PWM 功能的定时器,1 通道 16 位内部定时器, 可基于 DMA 或中断工作可编程的占空比周期, 频率和极性能产生死区支持外部时钟源 RTC( 实时时钟 ) 全面的时钟特性 : 秒分时日期, 星期, 月和年 ; KHz 工作具有报警中断具有节拍中断通用 I/O 端口 24 个外部中断端口 130 个多功能输入 / 输出端口 DMA 控制器 4 通道的 DMA 控制器 ; 支持存储器到存储器,IO 到存储器, 存储器到 IO 和 IO 到 IO 的传输 s 采用触发传输模式来加快传输速率 LCD 控制器 STN LCD 显示特性支持 3 种类型的 STN LCD 显示屏 :4 位双扫描,4 位单扫描,8 位单扫描显示类型支持单色模式 4 级 16 级灰度 STN LCD 256 色和 4096 色 STN LCD 支持多种不同尺寸的液晶屏 LCD 实际尺寸的典型值是 : , , 及其他. 最大虚拟屏幕大小是 4M 字节. 256 色模式下支持的最大虚拟屏是 : , , 等 TFT 彩色显示屏支持彩色 TFT 的 1,2,4 或 8bbp( 像素每位 ) 调色显示支持 16,24bbp 无调色真彩显示 TFT 在 24bbp 模式下支持最大 16M 色 TFT lpc3600 定时控制器, 为嵌入式 lts350q1-pd1/2 (SAMSUNG 3.5" Portrait/256kcolor/ 一 Reflective a-si TFT LCD) lpc3600 定时控制器, 为嵌入式 lts350q1-pe1/2 (SAMSUNG 3.5 Portrait / 256Kcolor/ Transflective a-si TFT LCD) 支持多种不同尺寸的液晶屏典型实屏尺寸 : , , 及其他最大虚拟屏大小 4M 字节. 64K 色彩模式下最大的虚拟屏尺寸为及其他 UART 3 通道 UART, 可以基于 DMA 模式或中断模式工作 5

6 支持 5 位,6 位,7 位或者 8 位串行数据发送 / 接收支持外部时钟作为 UART 的运行时钟 (UEXTCLK) 可编程的波特率支持 IrDA1.0 具有测试用的还回模式每个通道都具有内部 64 字节的发送 FIFO 和 64 字节的接收 FIFO. 特点 ( 续 ) A/D 转换和触摸屏接口 8 通道多路复用 ADC 最大 500KSPS/10 位精度内部 TFT 直接触摸屏接口看门狗定时器 16 位看门狗定时器在定时器溢出时发生中断请求或系统复位 IIC 总线接口 1 通道多主 IIC 总线可进行串行,8 位, 双向数据传输, 标准模式下数据传输速度可达 100kbit/s, 快速模式下可达到 400kbit/s. IIS 总线接口 1 通道音频 IIS 总线接口, 可基于 DMA 方式工作串行, 每通道 8/16 位数据传输发送和接收具备 128 字节 (64 字节加 64 字节 )FIFO 支持 IIS 格式和 MSB-justified 数据格式 AC97 音频解码器接口支援 16 位采样 1-ch 立体声 PCM 输入 / 1-ch 立体声 PCM 输出 1-ch MIC 输入 USB 主设备 2 个 USB 主设备接口遵从 OHCI Rev.1.0 标准遵从 OHCI Rev.1.0 标准 USB 从设备 1 个 USB 从设备接口具备 5 个 Endpoint 兼容 USB ver1.1 标准 SD 主机接口正常, 中断和 dma 数据传输模式 ( 字节, 半字节, 文字传递 ) DMA burst4 接入支持 ( 只字转让 ) 兼容 SD 存储卡协议 1.0 版兼容 SDIO 卡协议 1.0 版发送和接收具有 64 字节 FIFO 兼容 MMC 卡协议 2.11 版 SPI 接口兼容 2 通道 SPI 协议 2.11 版 6

7 发送和接收具有 2 8 位的移位寄存器可以基于 DMA 或中断模式工作相机接口支持 ITU-R BT 601/656 8-bit 模式具有 DZI ( 数字变焦 ) 能力具有极性可编程视频同步信号最大值支持 x 4096 像素输入 ( 支持像素输入缩放 ) 镜头旋转 (x 轴, y 轴, 和 180 旋转 ) 相机输出格式 ( 16/24-bit 的 RGB 与 YCBCR 4:2:0/4:2:2 格式 ) 工作电压内核 : 300MHz 时 1.20V 400MHz 时 1.3V 内存 : 支持 1.8v / 2.5v/3.0v/3.3v 输入 / 输出 :3.3v 操作频率 Fclk 最高达 400MHz Hclk 最高达 136MHz Pclk 最高达 68MHz 封装 289-FBGA 7

8 内部结构图图 1-1. S3C2440A 方框图 8

9 管脚分配图 1-2. S3C2440A 引脚定义图 (289-FBGA) 9

10 表针脚 fbga 的管脚分配 - 密码命令 ( 表 1 3 ) 10

11 表针脚 fbga 的管脚分配 - 密码令 ( 第 2 页共 3 页 ) ( 续 ) 11

12 表针脚 fbga 的管脚分配 - 密码顺序 ( 表 3 ) ( 续 ) 12

13 表 1-2 s3c2440a 289 引脚 fbga 的管脚分配 ( 表 1/9) 13

14 表 1-2 s3c2440a 289 引脚 fbga 的管脚分配 ( 表 2/9) ( 续 ) ) 14

15 表 1-2 s3c2440a 289 引脚 fbga 的管脚分配 ( 表 3/9) ( 续 ) ) 15

16 表 1-2 s3c2440a 289 引脚 fbga 的管脚分配 ( 表 4/9) ( 续 ) ) 16

17 表 1-2 s3c2440a 289 引脚 fbga 的管脚分配 ( 表 5/9) ( 续 ) ) 17

18 表 1-2 s3c2440a 289 引脚 fbga 的管脚分配 ( 表 6/9) ( 续 ) ) 18

19 表 1-2 s3c2440a 289 引脚 fbga 的管脚分配 ( 表 7/9) ( 续 ) ) 19

20 表 1-2 s3c2440a 289 引脚 fbga 的管脚分配 ( 表 8/9) ( 续 ) ) 20

21 表 1-2 s3c2440a 289 引脚 fbga 的管脚分配 ( 表 9/9) ( 续 ) ) 注释 : REQ 表示处于外部总线控制状态, 即总线被其他总线所有者占用 2 - 标记表示在 BUS REQ 模式中引脚没有变化 3 Hi-z 或 Pre 表示高阻状态或保持之前的状态, 究竟是哪一个由 MISCCR 寄存器的设置决定 4 AI/AO 表示模拟输入 / 模拟输出 5 P, I, 和 O 分别表示电源, 输入和输出 6 I/O 表示 I/O 脚在复位脚 nreset 处于低电平下的状态, 如下图所示 21

22 下表说明我 I/O 类型和描述 22

23 信号说明表 1-3 s3c2440a 信号说明 ( 表 1/6 ) 23

24 表 1-3 s3c2440a 信号说明 ( 表 2/6 ) 24

25 表 1-3 s3c2440a 信号说明 ( 表 3/6 ) 25

26 表 1-3 s3c2440a 信号说明 ( 表 4/6 ) 26

27 表 1-3 s3c2440a 信号说明 ( 表 5/6 ) 27

28 表 1-3 s3c2440a 信号说明 ( 表 6/6 ) 注释 : 1 I/O: 输入 / 输出 2 AI/AO: 表示模拟输入 / 模拟输出 3 ST : 施密特触发 4 P: 表示电源 28

29 s3c2440a 特殊寄存器表 1-4 s3c2440a 特殊寄存器 ( 表 1/14 ) 29

30 表 1-4 s3c2440a 特殊寄存器 ( 表 2/14 ) 30

31 表 1-4 s3c2440a 特殊寄存器 ( 表 3/14 ) 31

32 表 1-4 s3c2440a 特殊寄存器 ( 表 4/14 ) 32

33 表 1-4 s3c2440a 特殊寄存器 ( 表 5/14 ) 33

34 表 1-4 s3c2440a 特殊寄存器 ( 表 6/14 ) 34

35 表 1-4 s3c2440a 特殊寄存器 ( 表 7/14 ) 35

36 表 1-4 s3c2440a 特殊寄存器 ( 表 8/14 ) 36

37 表 1-4 s3c2440a 特殊寄存器 ( 表 9/14 ) 37

38 表 1-4 s3c2440a 特殊寄存器 ( 表 10/14 ) 38

39 表 1-4 s3c2440a 特殊寄存器 ( 表 11/14 ) 39

40 表 1-4 s3c2440a 特殊寄存器 ( 表 12/14 ) 40

41 表 1-4 s3c2440a 特殊寄存器 ( 表 13/14 ) 41

42 表 1-4 s3c2440a 特殊寄存器 ( 表 14/14 ) S3C2440A 专用寄存器注释 : 1. 在小端模式下, 必须使用小端地址 ; 大端模式下, 必须使用大端地址 ; 2. 每个特殊寄存器必须按照推荐的方式进行操作 3. 除了 ADC 寄存器,RTC 寄存器和 UART 寄存器外, 其他寄存器都必须以字为单元 (32 位 ) 进行读写 4. 对 ADC,RTC,UART 寄存器进行读 / 写时, 必须仔细考虑使用的大 / 小端模式 5.W :32 位寄存器, 必须用 LDR/STR 指令或 i 整型数型指针 (int *) 进行访问 ; HW:16 位寄存器, 必须用 LDRH/STRH 或短整型数指针 (short int *) 访问 ; B :8 位寄存器, 必须用 LDRB/STRB 或字符型指针 (char int *) 访问 42

<4D6963726F736F667420576F7264202D20C7B6C8EBCABDCFB5CDB3C9E8BCC6CAA6BFBCCAD4B4F3B8D92E646F63>

<4D6963726F736F667420576F7264202D20C7B6C8EBCABDCFB5CDB3C9E8BCC6CAA6BFBCCAD4B4F3B8D92E646F63> 嵌入式系统设计师考试大纲一考试说明 1 考试要求 : (1) 掌握科学基础知识 ; (2) 掌握嵌入式系统的硬件软件知识 ; (3) 掌握嵌入式系统分析的方法 ; (4) 掌握嵌入式系统设计与开发的方法及步骤 ; (5) 掌握嵌入式系统实施的方法