ARM Cortex-M4 32b MCU+FPU225DMIPS2MB Flash/256+4KB RAMUSB OTG HS/FS 17 TIM 3 ADC 20 & LCD-TFT

Transcription

1 STM32F427xx STM32F429xx ARM Cortex-M4 32b MCU+FPU,225DMIPS, 高达 2MB Flash/256+4KB RAM,USB OTG HS/FS, 以太网, 17 个 TIM, 3 个 ADC, 20 个通信接口 摄像头 & LCD-TFT 数据手册 - 生产数据 特性 内核 : 带有 FPU 的 ARM 32 位 Cortex -M4 CPU 在 Flash 存储器中实现零等待状态运行性能的自适应实时加速器 (ART 加速器 ) 主频高达 180MHz, MPU, 能够实现高达 225DMIPS/1.25DMIPS/MHz (Dhrystone 2.1) 的性能, 具有 DSP 指令集 存储器 高达 2 MB Flash, 组织为两个区, 可读写同步 高达 KB 的 SRAM, 包括 64-KB 的 CCM ( 内核耦合存储器 ) 数据 RAM 具有高达 32 位数据总线的灵活外部存储控制器 :SRAM PSRAM SDRAM/LPSDR SDRAM Compact Flash/NOR/NAND 存储器 LCD 并行接口, 兼容 8080/6800 模式 LCD-TFT 控制器有高达 XGA 的分辨率, 具有专用的 Chrom-ART Accelerator, 用于增强的图形内容创建 (DMA2D) 时钟 复位和电源管理 1.7 V 到 3.6 V 供电和 I/O POR PDR PVD 和 BOR 4 至 26 MHz 晶振 内置经工厂调校的 16 MHz RC 振荡器 (1% 精度 ) 带校准功能的 32 khz RTC 振荡器 内置带校准功能的 32 khz RC 振荡器 低功耗 睡眠 停机和待机模式 V BAT 可为 RTC 位备份寄存器 + 可选的 4 KB 备份 SRAM 供电 3 个 12 位 2.4 MSPS ADC: 多达 24 通道, 三重交叉模式下的性能高达 7.2 MSPS 2 个 12 位 D/A 转换器 通用 DMA: 具有 FIFO 和突发支持的 16 路 DMA 控制器 多达 17 个定时器 :12 个 16 位定时器, 和 2 个频率高达 180 MHz 的 32 位定时器, 每个定时器都带有 4 个输入捕获 / 输出比较 /PWM, 或脉冲计数器与正交 ( 增量 ) 编码器输入 调试模式 SWD & JTAG 接口 Cortex-M4 跟踪宏单元 多达 168 个具有中断功能的 I/O 端口 高达 164 个快速 I/O, 最高 90 MHz 高达 166 个可耐 5 V 的 I/O 多达 21 个通信接口 多达 3 个 I 2 C 接口 (SMBus/PMBus) 高达 4 个 USART/4 个 UART(11.25 Mbit/s ISO7816 接口 LIN IrDA 调制解调器控制 ) 高达 6 个 SPI (45 Mbits/s), 2 个具有复用的全双工 I 2 S, 通过内部音频 PLL 或外部时钟达到音频级精度 1 个 SAI ( 串行音频接口 ) 2 个 CAN (2.0B 主动 ) 以及 SDIO 接口 高级连接功能 具有片上 PHY 的 USB 2.0 全速器件 / 主机 /OTG 控制器 具有专用 DMA 片上全速 PHY 和 ULPI 的 USB 2.0 高速 / 全速器件 / 主机 /OTG 控制器 具有专用 DMA 的 10/100 以太网 MAC: 支持 IEEE 1588v2 硬件, MII/RMII 8~14 位并行照相机接口 : 速度高达 54MB/s 真随机数发生器 CRC 计算单元 RTC: 亚秒级精度 硬件日历 96 位唯一 ID 表 1. 器件总览 缩写 STM32F427xx STM32F429xx LQFP100 (14 14 mm) LQFP144 (20 20 mm) UFBGA169 (7 7 mm) LQFP176 (24 24 mm) UFBGA176 (10 10 mm) LQFP208 (28 28 mm) TFBGA216 (13 13 mm) 型号 WLCSP143 STM32F427VG, STM32F427ZG, STM32F427IG, STM32F427AG, STM32F427VI, STM32F427ZI, STM32F427II, STM32F427AI STM32F429VG, STM32F429ZG, STM32F429IG, STM32F429BG, STM32F429NG, STM32F429AG, STM32F429VI, STM32F429ZI, STM32F429II,, STM32F429BI, STM32F429NI,STM32F429AI, STM32F429VE, STM32F429ZE, STM32F429IE, STM32F429BE, STM32F429NE 2015 年 1 月 DocID Rev 4 1/226 这是关于全面投产产品的信息 1

2 目录 STM32F427xx STM32F429xx 目录 1 前言 说明 系列之间的全兼容性 功能概述 ARM Cortex -M4, 配有 FPU 嵌入式 Flash SRAM 自适应实时存储器加速器 (ART Accelerator ) 存储器保护单元 嵌入式 Flash CRC ( 循环冗余校验 ) 计算单元 片内 RAM Multi-AHB 总线矩阵 DMA 控制器 (DMA) 可变存储控制器 (FMC) LCD-TFT 控制器 ( 仅 STM32F429xx 可用 ) Chrom-ART Accelerator (DMA2D) 嵌套向量中断控制器 (NVIC) 外部中断 / 事件控制器 (EXTI) 时钟和启动 自举模式 电源方案 电源监控器 内部复位 ON 内部复位 OFF 调压器 调压器 ON 调压器 OFF 调压器 ON/OFF 及内部复位 ON/OFF 的可用性 实时时钟 (RTC) 备份 SRAM 备份寄存器 低功耗模式 V BAT 运算 /226 DocID Rev 4

3 STM32F427xx STM32F429xx 目录 3.22 定时器和看门狗 高级控制定时器 (TIM1, TIM8) 通用定时器 (TIMx) 基本定时器 TIM6 和 TIM 独立看门狗 窗口看门狗 SysTick 定时器 内部集成电路接口 (I 2 C) 通用同步 / 异步收发器 (USART) 串行外设接口 (SPI) 内部集成音频 (I 2 S) 串行音频接口 (SAI1) 音频 PLL (PLLI2S) 音频和 LCD PLL (PLLSAI) 安全数字输入 / 输出接口 (SDIO) 支持专用 DMA 和 IEEE 1588 的以太网 MAC 接口 控制器区域网络 (bxcan) 通用串行总线 on-the-go 全速 (OTG_FS) 通用串行总线 on-the-go 高速 (OTG_HS) 数字摄像头接口 (DCMI) 随机数发生器 (RNG) 通用输入 / 输出 (GPIO) 模数转换器 (ADC) 温度传感器 数模转换器 (DAC) 串行线 JTAG 调试端口 (SWJ-DP) 嵌入式跟踪宏单元 引脚排列和引脚说明 存储器映射 电气特性 参数条件 最小值和最大值 DocID Rev 4 3/226

4 目录 STM32F427xx STM32F429xx 典型值 典型曲线 负载电容 引脚输入电压 电源方案 电流消耗测量 绝对最大额定值 工作条件 通用工作条件 VCAP1/VCAP2 外部电容 上电 / 掉电时的工作条件 ( 稳压器开 ) 上电 / 掉电时的工作条件 ( 稳压器关 ) 复位和电源控制模块特性 超载切换特性 供电电流特性 低功耗模式唤醒时序 外部时钟源特性 内部时钟源特性 PLL 特性 PLL 扩频时钟生成 (SSCG) 特性 存储器特性 EMC 特性 绝对最大额定值 ( 电气敏感性 ) I/O 电流注入特性 I/O 端口特性 NRST 引脚特性 TIM 定时器特性 通信接口 位 ADC 特性 温度传感器特性 V BAT 监控特性 参考电压 DAC 电气特性 FMC 特性 摄像头接口 (DCMI) 时序规范 LCD-TFT 控制器 (LTDC) 特性 SD/SDIO MMC 卡主机接口 (SDIO) 特性 /226 DocID Rev 4

5 STM32F427xx STM32F429xx 目录 RTC 特性 封装特性 封装机械数据 热特性 部件编号 附件 A 当使用内部复位 OFF 时的建议 A.1 工作条件 附件 B 应用框图 B.1 USB OTG 全速 (FS) 接口解决方案 B.2 USB OTG 高速 (HS) 接口解决方案 B.3 以太网接口解决方案 修订历史 DocID Rev 4 5/226

6 表格索引 STM32F427xx STM32F429xx 表格索引 表 1. 器件总览 表 2. STM32F427xx 和 STM32F429xx 的特性和外设数量 表 3. 调压器配置模式与器件工作模式 表 4. 调压器 ON/OFF 及内部复位 ON/OFF 的可用性 表 5. 停止模式下的调压器模式 表 6. 定时器的特性比较 表 7. I2C 模拟和数字滤波器的比较 表 8. USART 的特性比较 表 9. 引脚排列表中使用的图例 / 缩略语 表 10. STM32F427xx 和 STM32F429xx 引脚和焊球定义 表 11. FMC 引脚定义 表 12. STM32F427xx 和 STM32F429xx 复用功能映射 表 13. STM32F427xx 和 STM32F429xx 寄存器边界地址 表 14. 电压特性 表 15. 电流特性 表 16. 热特性 表 17. 通用工作条件 表 18. 不同工作供电电压范围的限制 表 19. VCAP1/VCAP2 工作条件 表 20. 上电 / 掉电时的工作条件 ( 稳压器开 ) 表 21. 上电 / 掉电时的工作条件 ( 稳压器关 ) 表 22. 复位和电源控制模块特性 表 23. 超载切换特性 表 24. 运行模式的典型和最大电流消耗, 数据处理代码 从 Flash ( 启用除预取之外的 ART 加速器 ) 或 RAM 运行 表 25. 运行模式的典型和最大电流消耗, 数据处理代码 从 Flash ( 禁止 ART 加速器 ) 运行 表 26. 睡眠模式的典型和最大电流消耗 表 27. 停止模式的典型和最大电流消耗 表 28. 待机模式的典型和最大电流消耗 表 29. V BAT 模式的典型和最大电流消耗 表 30. 运行模式的典型电流消耗, 数据处理代码 从 Flash 或 RAM 运行, 调压器 ON ( 启用除预取之外的 ART 加速器 ), VDD=1.7 V106 表 31. 运行模式下的典型电流消耗, 数据处理代码 从 Flash 运行, 调压器 OFF ( 启用除预取之外的 ART 加速器 ) 表 32. 睡眠模式, 调压器 ON, VDD=1.7 V 的典型电流消耗 表 33. 睡眠模式, 调压器 OFF 的典型电流消耗 表 34. 切换输出 I/O 电流消耗 表 35. 外设电流消耗 表 36. 低功耗模式唤醒时间 表 37. 高速外部用户时钟特性 表 38. 低速外部用户时钟特性 表 39. HSE 4-26 MHz 振荡器特性 表 40. LSE 振荡器特性 (f LSE = khz) /226 DocID Rev 4

7 STM32F427xx STM32F429xx 表格索引 表 41. HSI 振荡器特性 表 42. LSI 振荡器特性 表 43. 主 PLL 特性 表 44. PLLI2S ( 音频 PLL) 特性 表 45. PLLISAI ( 音频和 LCD-TFT PLL) 特性 表 46. SSCG 参数约束 表 47. Flash 特性 表 48. Flash 编程 表 49. 带有 V PP 的 Flash 编程 表 50. Flash 可擦写次数和数据保存期限 表 51. EMS 特性 表 52. EMI 特性 表 53. ESD 绝对最大额定值 表 54. 电气敏感性 表 55. I/O 电流注入敏感性 表 56. I/O 静态特性 表 57. 输出电压特性 表 58. I/O 交流特性 表 59. NRST 引脚特性 表 60. TIMx 特性 表 61. I 2 C 特性 表 62. SCL 频率 (f PCLK1 = 42 MHz.,V DD = V DD_I2C = 3.3 V) 表 63. SPI 动态特性 表 64. I 2 S 动态特性 表 65. SAI 特性 表 66. USB OTG 全速启动时间 表 67. USB OTG 全速直流电气特性 表 68. USB OTG 全速电气特性 表 69. USB HS 直流电气特性 表 70. USB HS 时钟时序参数 表 71. 动态特性 :USB ULPI 表 72. 以太网直流电气特性 表 73. 动态特性 :SMI 的以太网 MAC 信号 表 74. 动态特性 :RMII 的以太网 MAC 信号 表 75. 动态特性 :MII 的以太网 MAC 信号 表 76. ADC 特性 表 77. f ADC = 18 MHz 时的 ADC 静态精度 表 78. f ADC = 30 MHz 时的 ADC 静态精度 表 79. f ADC = 36 MHz 时的 ADC 静态精度 表 80. f ADC = 18 MHz 时的 ADC 动态精度 - 有限测试条件 表 81. f ADC = 36 MHz 时的 ADC 动态精度 - 有限测试条件 表 82. 温度传感器特性 表 83. 温度传感器校准值 表 84. V BAT 监控特性 表 85. 内部参考电压 表 86. 内部参考电压校准值 表 87. DAC 特性 表 88. 异步非复用 SRAM/PSRAM/NOR - 读时序 DocID Rev 4 7/226

8 表格索引 STM32F427xx STM32F429xx 表 89. 异步非复用 SRAM/PSRAM/NOR 读操作 - NWAIT 时序 表 90. 异步非复用 SRAM/PSRAM/NOR 写操作时序 表 91. 异步非复用 SRAM/PSRAM/NOR 写操作 - NWAIT 时序 表 92. 异步复用 PSRAM/NOR 读操作时序 表 93. 异步复用 PSRAM/NOR 读 -NWAIT 时序 表 94. 异步复用 PSRAM/NOR 写操作时序 表 95. 异步复用 PSRAM/NOR 写 -NWAIT 时序 表 96. 同步复用 NOR/PSRAM 读操作时序 表 97. 同步复用 PSRAM 写操作时序 表 98. 同步非复用 NOR/PSRAM 读操作时序 表 99. 同步非复用 PSRAM 写操作时序 表 100. PC 卡 /CF 读写周期的开关特性 - 在属性 / 通用空间中 表 101. PC 卡 /CF 读写周期的开关特性 - 在 I/O 空间中 表 102. NAND Flash 读周期的开关特性 表 103. NAND Flash 写周期的开关特性 表 104. SDRAM 读时序 表 105. LPSDR SDRAM 读时序 表 106. SDRAM 写时序 表 107. LPSDR SDRAM 写时序 表 108. DCMI 特性 表 109. LTDC 特性 表 110. 动态特性 :SD / MMC 特性 表 111. RTC 特性 表 112. LQPF100, mm, 100 引脚薄型正方扁平封装机械数据 表 113. WLCSP143, 0.4 mm 脚间距晶元级芯片尺寸封装机械数据 表 114. LQFP144, mm, 144 引脚薄型正方扁平封装 机械数据 表 115. LQFP176, mm, 176 引脚薄型正方扁平封装 机械数据 表 116. LQFP208, mm, 208 引脚薄型正方扁平封装 机械数据 表 117. UFBGA169 - 超薄紧密排列焊球阵列 mm 机械数据 表 118. UFBGA 超薄紧密排列焊球阵列 mm 机械数据 表 119. TFBGA216 - 薄型紧密排列焊球阵列 mm 封装机械数据 表 120. 封装热特性 表 121. 订货代码 表 122. 不同工作供电电压范围的限制 表 123. 文档修订历史 /226 DocID Rev 4

9 STM32F427xx STM32F429xx 图片索引 图片索引 图 1. STM32F10xx/STM32F2xx/STM32F4xx 兼容的电路板设计, 用于 LQFP100 封装 图 2. STM32F10xx/STM32F2xx/STM32F4xx 兼容的电路板设计, 用于 LQFP144 封装 图 3. STM32F2xx 和 STM32F4xx 兼容的电路板设计, 用于 LQFP176 和 UFBGA176 封装 图 4. STM32F427xx 和 STM32F429xx 框图 图 5. STM32F427xx 和 STM32F429xx Multi-AHB 矩阵 图 6. 电源监控器与内部复位 OFF 的互连 图 7. PDR_ON 控制内部复位 OFF 图 8. 调压器 OFF 图 9. 在调压器 OFF 时启动 :V DD 斜率慢 - 当 V CAP_1 /V CAP_2 稳定后, 发生掉电复位 图 10. 在调压器 OFF 模式时启动 :V DD 斜率快 - 在 V CAP_1 /V CAP_2 稳定前, 发生掉电复位 图 11. STM32F42x LQFP100 引脚排列 图 12. STM32F42x WLCSP143 焊球布局 图 13. STM32F42x LQFP144 引脚排列 图 14. STM32F42x LQFP176 引脚排列 图 15. STM32F42x LQFP208 引脚排列 图 16. STM32F42x UFBGA169 焊球布局 图 17. STM32F42x UFBGA176 焊球布局 图 18. STM32F42x TFBGA216 焊球布局 图 19. 存储器映射 图 20. 引脚负载条件 图 21. 引脚输入电压 图 22. 电源方案 图 23. 电流消耗测量方案 图 24. 外部电容 C EXT 图 25. 典型的 V BAT 电流消耗 (LSE 和 RTC ON/ 备份 RAM OFF) 图 26. 典型的 V BAT 电流消耗 (LSE 和 RTC ON/ 备份 RAM ON) 图 27. 高速外部时钟源的交流时序图 图 28. 低速外部时钟源的交流时序图 图 29. 采用 8 MHz 晶振的典型应用 图 30. 采用 khz 晶振的典型应用 图 31. LACC HSI 与温度 图 32. ACC LSI 与温度 图 33. 中央扩频模式的 PLL 输出时钟波形 图 34. 下扩频模式的 PLL 输出时钟波形 图 35. FT I/O 输入特性 图 36. I/O 交流特性定义 图 37. 推荐的 NRST 引脚保护 图 38. I 2 C 总线交流波形和测量电路 图 39. SPI 时序图 从模式且 CPHA = 图 40. SPI 时序图 从模式且 CPHA = 1 (1) DocID Rev 4 9/226

10 图片索引 STM32F427xx STM32F429xx 图 41. SPI 时序图 主模式 (1) 图 42. I 2 S 从模式时序图 (Philips 协议 ) (1) 图 43. I 2 S 从模式时序图 (Philips 协议 ) (1) 图 44. SAI 主时序波形 图 45. SAI 从时序波形 图 46. USB OTG 全速时序 : 数据信号上升时间和下降时间的定义 图 47. ULPI 时序图 图 48. 以太网 SMI 时序图 图 49. 以太网 RMII 时序图 图 50. 以太网 MII 时序图 图 51. ADC 精度特性 图 52. 使用 ADC 的典型连接图 图 53. 电源和参考电源去耦 (V REF+ 未连接到 V DDA ) 图 54. 电源和参考电源去耦 (V REF+ 连接到 V DDA ) 图 位缓冲 / 非缓冲 DAC 图 56. 异步非复用 SRAM/PSRAM/NOR 读操作波形 图 57. 异步非复用 SRAM/PSRAM/NOR 写操作波形 图 58. 异步复用 PSRAM/NOR 读操作波形 图 59. 异步复用 PSRAM/NOR 写操作波形 图 60. 同步复用 NOR/PSRAM 读操作时序 图 61. 同步复用 PSRAM 写操作时序 图 62. 同步非复用 NOR/PSRAM 读操作时序 图 63. 同步非复用 PSRAM 写操作时序 图 64. PC 卡 /CF 卡控制器的通用存储器读访问波形 图 65. PC 卡 /CF 卡控制器的通用存储器写访问波形 图 66. PC 卡 /CF 卡控制器的波形 - 属性存储器 读访问 图 67. PC 卡 /CF 卡控制器的波形 - 属性存储器 写访问 图 68. PC 卡 /CF 卡控制器的 I/O 空间读访问波形 图 69. PC 卡 /CF 卡控制器的 I/O 空间写访问波形 图 70. NAND 控制器的读访问波形 图 71. NAND 控制器的写访问波形 图 72. NAND 控制器的通用存储器读访问波形 图 73. NAND 控制器的通用存储器写访问波形 图 74. SDRAM 读访问波形 (CL = 1) 图 75. SDRAM 写访问波形 图 76. DCMI 时序图 图 77. LCD-TFT 水平时序图 图 78. LCD-TFT 垂直时序图 图 79. SDIO 高速模式 图 80. SD 默认模式 图 81. LQFP100, mm 100 引脚薄型正方扁平封装图 图 82. LQPF100 建议封装图 图 83. LQFP100 标记 ( 封装顶视图 ) 图 84. WLCSP143, 0.4 mm 脚间距晶元级芯片尺寸封装图 图 85. WLCSP143 标记 ( 封装顶视图 ) 图 86. LQFP144, mm, 144 引脚薄型正方扁平封装图 /226 DocID Rev 4

11 STM32F427xx STM32F429xx 图片索引 图 87. LQFP144 建议封装图 图 88. LQFP144 标记 ( 封装顶视图 ) 图 89. LQFP176, mm, 176 引脚薄型正方扁平封装图 图 90. LQFP176 建议封装图 图 91. LQFP176 标记 ( 封装顶视图 ) 图 92. LQFP208, mm, 208 引脚薄型正方扁平封装图 图 93. LQFP208 建议封装图 图 94. LQFP208 标记 ( 封装顶视图 ) 图 95. UFBGA169 - 超薄紧密排列焊球阵列 7 7 mm, 0.6 mm, 封装图 图 96. UFBGA169 标记 ( 封装顶视图 ) 图 97. UFBGA 超薄紧密排列焊球阵列 mm, 封装图 图 98. UFBGA 标记 ( 封装顶视图 ) 图 99. TFBGA216 - 薄型紧密排列焊球阵列 mm, 封装图 图 100. TFBGA176 标记 ( 封装顶视图 ) 图 101. USB 控制器配置为仅外设, 用于全速模式 图 102. USB 控制器配置为仅主机, 用于全速模式 图 103. USB 控制器配置为双模, 用于全速模式 图 104. USB 控制器配置为外设 主机 双模, 用于高速模式 图 105. MII 模式, 使用 25 MHz 晶振 图 106. 带有 50 MHz 振荡器的 RMII 图 107. 带有 25 MHz 晶振的 RMII 和带有 PLL 的 PHY DocID Rev 4 11/226

12 前言 STM32F427xx STM32F429xx 1 前言 本数据手册提供了 STM32F427xx 和 STM32F429xx 微控制器产品线的说明 有关意法半导体整个 STM32 系列的更多详细信息, 请参见第 2.1 章节 : 系列之间的全兼容性 应将 STM32F427xx 和 STM32F429xx 数据手册与 STM32F4xx 参考手册相结合来阅读 若需 Cortex -M4 内核的信息, 请参考 Cortex -M4 编程手册 (PM0214), 可从 获取 12/226 DocID Rev 4

13 STM32F427xx STM32F429xx 说明 2 说明 STM32F427xx 和 STM32F429xx 器件基于高性能的 ARM Cortex -M4 32 位 RISC 内核, 工作频率高达 180 MHz Cortex-M4 内核带有单精度浮点运算单元 (FPU), 支持所有 ARM 单精度数据处理指令和数据类型 它还具有一组 DSP 指令和提高应用安全性的一个存储器保护单元 (MPU) STM32F427xx 和 STM32F429xx 器件集成了高速嵌入式存储器 (Flash 存储器和 SRAM 的容量分别高达 2M 字节和 256K 字节 ) 和高达 4K 字节的后备 SRAM, 以及大量连至 2 条 APB 总线 2 条 AHB 总线和 1 个 32 位多 AHB 总线矩阵的增强型 I/O 与外设 所有型号均带有 3 个 12 位 ADC 2 个 DAC 1 个低功耗 RTC 12 个通用 16 位定时器 ( 包括 2 个用于电机控制的 PWM 定时器 ) 2 个通用 32 位定时器 它们还带有标准与高级通信接口 高达三个 I 2 C 六个 SPI, 两个 I 2 S 全双工 为达到音频级的精度,I 2 S 外设可通过专用内部音频 PLL 提供时钟, 或使用外部时钟以实现同步 四个 USART 及四个 UART 一个 USB OTG 全速和一个具有全速能力的 USB OTG 高速 ( 配有 ULPI), 两个 CAN 一个 SAI 串行音频接口 一个 SDIO/MMC 接口 以太网和摄像头接口 LCD-TFT 显示控制器 Chrom-ART 加速器 高级外设包括一个 SDIO 一个灵活存储器控制 (FMC) 接口 一个用于 CMOS 传感器的摄 像头接口 有关各产品编号可用外设的完整列表, 请参考表 2: STM32F427xx 和 STM32F429xx 的特性和外设数量 STM32F427xx 和 STM32F429xx 器件的工作温度范围是 -40~+105 C, 供电电压范围是 1.7~3.6 V 若使用外部供电监控器, 则供电电压可低至 1.7 V( 请参考第 章节 : 内部复位 OFF) 该系列提供了一套全面的节能模式, 可实现低功耗应用设计 STM32F427xx 和 STM32F429xx 器件有 8 种封装, 范围从 100 引脚至 216 引脚 所包括的外设因所选的器件而异 DocID Rev 4 13/226

14 14/226 DocID Rev 4 外设 这些特性使得 STM32F427xx 和 STM32F429xx 微控制器适合于广泛的应用 : 电机驱动和应用控制 医疗设备 工业应用 :PLC 逆变器 断路器 打印机 扫描仪 警报系统 视频电话 HVAC 家庭音响设备 图 4 给出了该器件系列的总体框图 STM32F427 Vx STM32F429Vx 表 2. STM32F427xx 和 STM32F429xx 的特性和外设数量 STM32F427 Zx STM32F429Zx STM32F427 Ax STM32F429 Ax STM32F427 Ix STM32F429Ix STM32F429Bx STM32F429Nx Flash (KB) 系统 256( ) SRAM (KB) 备份 (Backup) 4 FMC 存储控制器 有 (1) 以太网 定时器 随机数发生器 通用 10 高级控制 2 基本 2 有 有 说明 STM32F427xx STM32F429xx

15 DocID Rev 4 15/226 通信接口 相机接口 SPI / I 2 S 6/2 ( 全双工 ) (2) I 2 C 3 USART/ UART 4/4 USB OTG FS 有 USB OTG HS 有 CAN 2 SAI 1 SDIO LCD-TFT ( 仅限 STM32F429xx) 无 有 无 有 无 有 无 有 Chrom-ART Accelerator 有 GPIO 位 ADC 通道数 12 位 DAC 通道数 最大 CPU 频率 180 MHz 工作电压 1.8 到 3.6 V (3) 工作温度 封装 外设 STM32F427 Vx LQFP100 STM32F429Vx 表 2. STM32F427xx 和 STM32F429xx 的特性和外设数量 ( 续 ) STM32F427 Zx STM32F429Zx WLCSP143 LQFP144 STM32F427 Ax 有 有 3 有 2 环境温度 : 40 至 +85 C / 40 至 +105 C 结温 : 40 至 C UFBGA169 (4) STM32F429 Ax STM32F427 Ix STM32F429Ix STM32F429Bx STM32F429Nx UFBGA176 LQFP176 LQFP208 TFBGA 对于 LQFP100 封装, 只有 FMC Bank1 或 Bank2 可用 Bank1 只能通过片选信号 NE1 以复用模式支持 NOR/PSRAM 存储器 Bank2 只能通过片选信号 NE2 支持 16 位或 8 位 NAND Flash 由于此 封装中未提供端口 G, 因此无法使用中断线 2. SPI2 和 SPI3 接口可以在 SPI 模式和 I2S 音频模式这两种工作方式之间灵活切换 3. 当器件工作于低温度范围, 并使用了外部供电监控器 ( 请参考第 章节 : 内部复位 OFF) 时, 可达到 1.7 V 的 V DD /V DDA 最小值 4. 在 UFBGA169 上, 仅支持 SDRAM NAND 和复用静态存储器 STM32F427xx STM32F429xx 说明

16 说明 STM32F427xx STM32F429xx 2.1 系列之间的全兼容性 STM32F427xx 和 STM32F429xx 器件是 STM32F4 产品系列的一部分 它们的引脚 软件 特性均与 STM32F2xx 器件完全兼容, 使得用户可在开发期间尝试不同的存储器密度 外设 性能 (FPU 更高的频率 ), 获取更大的自由度 STM32F427xx 和 STM32F429xx 器件与整个 STM32F10xx 产品系列保持兼容 所有功能引脚都引脚兼容 然而,STM32F427xx 和 STM32F429xx 并不能直接替代 STM32F10xx 器件 : 这两个产品系列的电源方案不同, 因此它们的电源引脚不同 虽然如此, 但是从 STM32F10xx 到 STM32F42x 产品系列的转换非常简单, 仅有少数引脚受到影响 图 1 图 2 图 3 给出了 STM32F4xx STM32F2xx STM32F10xx 产品系列兼容的电路板设计 图 1. STM32F10xx/STM32F2xx/STM32F4xx 兼容的电路板设计, 用于 LQFP100 封装 16/226 DocID Rev 4

17 STM32F427xx STM32F429xx 说明 图 2. STM32F10xx/STM32F2xx/STM32F4xx 兼容的电路板设计, 用于 LQFP144 封装 图 3. STM32F2xx 和 STM32F4xx 兼容的电路板设计, 用于 LQFP176 和 UFBGA176 封装 DocID Rev 4 17/226

18 说明 STM32F427xx STM32F429xx 图 4. STM32F427xx 和 STM32F429xx 框图 1. 连至 APB2 的定时器从 TIMxCLK 提供时钟 ( 最高 180 MHz), 连至 APB1 的定时器从 TIMxCLK 提供时钟 ( 取决于 RCC_DCKCFGR 寄存器中 TIMPRE 位的配置, 最高 90 MHz 或 180 MHz) 2. LCD-TFT 仅适用于 STM32F429xx 设备 18/226 DocID Rev 4

19 STM32F427xx STM32F429xx 功能概述 3 功能概述 3.1 ARM Cortex -M4, 配有 FPU 嵌入式 Flash SRAM 带有 FPU 处理器的 ARM Cortex -M4 是最新一代的嵌入式系统 ARM 处理器 该处理器引脚数少 功耗低, 能够提供满足 MCU 实现要求的低成本平台, 同时具备卓越的计算性能和先进的中断响应 带有 FPU 内核的 ARM Cortex -M4 处理器是一款 32 位 RISC 处理器, 具有优异的代码效率, 采用通常 8 位和 16 位器件的存储器空间即可发挥 ARM 内核的高性能 该处理器支持一组 DSP 指令, 能够实现有效的信号处理和复杂的算法执行 它的单精度 FPU ( 浮点单元 ) 通过使用元语言开发工具, 可加速开发, 防止饱和 STM32F42x 产品系列与所有 ARM 工具和软件兼容 图 4 给出了 STM32F42x 系列的总体框图 注 : 配有 FPU 的 Cortex-M4 内核与 Cortex-M3 内核二进制兼容 3.2 自适应实时存储器加速器 (ART Accelerator ) ART 加速器 是一种存储器加速器, 它为 STM32 工业标准的配有 FPU 处理器的 ARM Cortex -M4 做了优化 该加速器平衡了配有 FPU 的 ARM Cortex -M4 在 Flash 技术方面的固有性能优势, 克服了通常条件下, 高速处理器在运行中需要经常等待 FLASH 的情况 为了发挥处理器在此频率时的 225 DMIPS 全部性能, 该加速器将实施指令预取队列和分支缓存, 从而提高了 128 位 Flash 的程序执行速度 根据 CoreMark 基准测试, 凭借 ART 加速器所获得的性能相当于 Flash 在 CPU 频率高达 180 MHz 时以 0 个等待周期执行程序 3.3 存储器保护单元 存储器保护单元 (MPU) 用于管理 CPU 对存储器的访问, 防止一个任务意外损坏另一个激活任务所使用的存储器或资源 此存储区被组织为最多 8 个保护区, 还可依次再被分为最多 8 个子区 保护区大小可为 32 字节至可寻址存储器的整个 4G 字节 若应用中有一些关键的或认证的代码必须受到保护, 以免被其它任务的错误行为影响, 则 MPU 尤其有用 它通常由 RTOS ( 实时操作系统 ) 管理 若程序访问的存储器位置被 MPU 禁止, 则 RTOS 可检测到它并采取行动 在 RTOS 环境中, 内核可基于执行的进程, 动态更新 MPU 区的设置 MPU 是可选的, 若应用不需要则可绕过 DocID Rev 4 19/226

20 功能概述 STM32F427xx STM32F429xx 3.4 嵌入式 Flash 该器件内置了高达 2 M 字节的 Flash, 可存储程序和数据 3.5 CRC ( 循环冗余校验 ) 计算单元 CRC ( 循环冗余校验 ) 计算单元使用一个固定的多项式发生器从一个 32 位的数据字中产生 CRC 码 在众多的应用中, 基于 CRC 的技术还常用来验证数据传输或存储的完整性 根据 EN/IEC 标准的规定, 这些技术提供了验证 Flash 完整性的方法 CRC 计算单元有助于在运行期间计算软件的签名, 并将该签名与链接时生成并存储在指定存储单元的参考签名加以比较 3.6 片内 RAM 所有器件都内置有 : 高达 256K 字节的系统 SRAM, 包括 64 K 字节的 CCM ( 内核耦合存储器 ) 数据 RAM 以 CPU 时钟速度访问 ( 读 / 写 ) RAM, 0 等待状态 4 K 字节的备份 SRAM 仅能从 CPU 访问此区域 它的内容受到保护, 免受意外的写访问, 并保持在待机或 VBAT 模式 3.7 Multi-AHB 总线矩阵 32 位的 multi-ahb 总线矩阵将所有主设备 (CPU DMA 以太网 USB HS LCD-TFT DMA2D) 和从设备 (Flash RAM FMC AHB APB 外设 ) 互连, 确保了即使多个高速外设同时工作时, 工作也能无缝 高效 20/226 DocID Rev 4

21 STM32F427xx STM32F429xx 功能概述 图 5. STM32F427xx 和 STM32F429xx Multi-AHB 矩阵 3.8 DMA 控制器 (DMA) 该器件具有两个通用双端口 DMA (DMA1 和 DMA2), 每个都有 8 个流 它们能够管理存储器到存储器 外设到存储器 存储器到外设的传输 它们具有用于 APB/AHB 外设的专用 FIFO, 支持突发传输, 其设计可提供最大外设带宽 (AHB/APB) 这两个 DMA 控制器支持循环缓冲区管理, 当控制器到达缓冲区末尾时, 无需专门代码 这两个 DMA 控制器还有双缓冲特性, 可自动使用和切换两个存储器缓冲, 而不需要特殊代码 每个数据流都与专用的硬件 DMA 请求相连, 同时支持软件触发 通过软件进行相关配置, 并且数据源和数据目标之间传输的数据量不受限制 DocID Rev 4 21/226

22 功能概述 STM32F427xx STM32F429xx DMA 可与下列主要外设共同使用 : SPI 和 I 2 S I 2 C USART 通用 基本和高级控制定时器 TIMx DAC SDIO 摄像头接口 (DCMI) ADC SAI 可变存储控制器 (FMC) 所有器件都内置有 FMC 它有四个片选输出, 支持下列模式 :PCCard/Compact Flash SDRAM/LPSDR SDRAM SRAM PSRAM NOR Flash NAND Flash 功能概述 : 8 位 16 位和 32 位数据总线宽度 读 FIFO, 用于 SDRAM 控制器 写 FIFO 同步访问的最大 FMC_CLK/FMC_SDCLK 频率为 90 MHz LCD 并行接口 FMC 可以和大多数图形 LCD 控制器无缝连接 它支持 Intel 8080 和 Motorola 6800 模式, 并且可以灵活适应特定的 LCD 接口 凭借这种 LCD 并行接口功能, 可使用带嵌入式控制器的 LCD 模块轻松构建经济高效的图形应用, 也可使用带专用加速功能的外部控制器轻松构建高性能解决方案 3.10 LCD-TFT 控制器 ( 仅 STM32F429xx 可用 ) LCD-TFT 显示控制器提供了 24 位的并行数字 RGB ( 红 绿 蓝 ), 传送的所有信号可直接与最高 XGA (1024x768) 分辨率的广泛的 LCD 和 TFT 面板接口, 它具有下列特性 : 2 个带有专用 FIFO 的显示层 (FIFO 深度 64x32 位 ) 查色表 (CLUT), 每层高达 256 种颜色 (256x24 位 ) 每层有多达 8 个输入颜色格式可供选择 使用 alpha 值 ( 每像素或常数 ) 在两层之间灵活混合 每层都有灵活的可编程参数 色键 ( 透明颜色 ) 高达 4 个可编程中断事件 22/226 DocID Rev 4

23 STM32F427xx STM32F429xx 功能概述 3.11 Chrom-ART Accelerator (DMA2D) Chrom-Art Accelerator (DMA2D) 是一个图形加速器, 提供了高级的位渲染 行数据拷贝和像素格式转换 它支持下列功能 : 可使用固定颜色进行矩形填充 矩形拷贝 具有像素格式转换的矩形拷贝 具有混合及像素格式转换的矩形合成 支持多种图片格式编码, 从非直接的 4bpp 颜色模式至 32bpp 的直接颜色 它内置了专用的存储器以储存颜色查找表 当操作完成或在编程的水印处可生成中断 所有操作都为全自动, 不依赖于 CPU 或 DMA 独立运行 3.12 嵌套向量中断控制器 (NVIC) 该器件内置有嵌套的向量中断控制器, 可管理 16 个优先级, 处理带 FPU 的 Cortex -M4 内核的最多 91 个可屏蔽中断通道及 16 个中断线 紧耦合的 NVIC 使得中断响应更快 直接向内核传递中断入口向量表地址 允许对中断进行早期处理 处理后到但优先级较高的中断 支持中断咬尾功能 自动保存处理器状态 退出中断时自动恢复现场, 无需指令开销 此硬件模块以最短的中断延迟提供了灵活的中断管理功能 3.13 外部中断 / 事件控制器 (EXTI) 外部中断 / 事件控制器包含 23 根用于产生中断 / 事件请求的边沿检测中断线 每根中断线都可以独立配置以选择触发事件 ( 上升沿触发 下降沿触发或边沿触发 ), 并且可以单独屏蔽 挂起寄存器用于保持中断请求的状态 EXTI 可检测到脉冲宽度小于内部 APB2 时钟周期的外部中断线 外部中断线最多有 16 根, 可从最多 168 个 GPIO 中选择连接 3.14 时钟和启动 复位时, 16 MHz 内部 RC 振荡器被选作默认的 CPU 时钟 该 16 MHz 内部 RC 振荡器在工厂调校, 可在全温度范围提供 1% 的精度 应用可选择 RC 振荡器或外部 4-26 MHz 时钟源作为系统时钟 此时钟的故障可被监测 若检测到故障, 则系统自动切换回内部 RC 振荡器并生成软件中断 ( 若启用 ) 此时钟源输入至 PLL, 因此频率可增至 180 MHz 类似地, 必要时 ( 例如, 当间接使用的外部振荡器发生故障时 ) 可以对 PLL 时钟输入进行完全的中断管理 DocID Rev 4 23/226

24 功能概述 STM32F427xx STM32F429xx 可通过多个预分频器配置两个 AHB 总线 高速 APB (APB2) 低速 APB (APB1) 域 两个 AHB 总线的最大频率为 180 MHz, 高速 APB 域的最大频率为 90 MHz 低速 APB 域的最大允许频率为 45 MHz 该器件内置有一个专用 PLL(PLLI2S) 和 PLLSAI, 可达到音频级性能 在此情况下,I 2 S 主时钟可生成 8 khz 至 192 khz 的所有标准采样频率 3.15 自举模式 启动时, 通过自举引脚来选择以下三种自举模式之一 : 从用户 Flash 自举 从系统存储器自举 从嵌入式 SRAM 自举 自举程序位于系统存储器中 它用于通过串行接口对 Flash 重新编程 请参考应用笔记 AN2606 以获取详细信息 3.16 电源方案 V DD = 1.7 至 3.6 V:I/O 和内部调压器 ( 若启用 ) 的外部电源, 通过 V DD 引脚外部提供 注 : V SSA V DDA = 1.7 至 3.6 V:ADC DAC 复位模块 RC PLL 的外部模拟电源 V DDA 和 V SSA 必须分别连至 V DD 和 V SS V BAT = 1.65 到 3.6 V: 当 V DD 不存在时, 作为 RTC 32 khz 外部时钟振荡器和备份寄存器的电源 ( 通过电源开关供电 ) 当使用了外部供电监控器 ( 请参考第 章节 : 内部复位 OFF) 时, 可达到 1.7 V 的 V DD /V DDA 最小值 请参考表 3: 调压器配置模式与器件工作模式以了解支持此选项的封装 3.17 电源监控器 内部复位 ON 在内置了 PDR_ON 引脚的封装上, 通过保持 PDR_ON 为高电平来启用电源监控器 在其它封装上, 电源监控器一直启用 该器件具有一个集成的上电复位 (POR) / 掉电复位 (PDR) 电路, 与欠压复位 (BOR) 电路耦合 当上电时,POR/PDR 一直激活, 确保从 1.8 V 开始正常工作 当达到 1.8 V POR 的门限电平后, 选项字节加载过程开始, 确认或修改默认的 BOR 门限, 或永久禁止 BOR 通过设置选项字节, 可有三个 BOR 门限 当 V DD 低于指定阈值 V POR/PDR 或 V BOR 时, 器件无需外部复位电路便会保持复位模式 24/226 DocID Rev 4

25 STM32F427xx STM32F429xx 功能概述 该器件还有一个嵌入式可编程电压检测器 (PVD), 用于监视 V DD /V DDA 电源并将其与 V PVD 阈值进行比较 当 V DD /V DDA 低于 V PVD 阈值和 / 或 V DD /V DDA 高于 V PVD 阈值时, 将产生中断 随后, 中断服务程序会生成一条警告消息并且 / 或者使 MCU 进入安全状态 PVD 由软件使能 内部复位 OFF 此特性仅在具有 PDR_ON 引脚的封装上可用 通过 PDR_ON 引脚可禁用内部上电复位 (POR) / 掉电复位 (PDR) 电路 在 V DD 低于指定门限时, 外部电源监控器应监控 V DD 并将器件保持在复位模式 PDR_ON 应连至此外部电源监控器 请参见图 6: 电源监控器与内部复位 OFF 的互连 图 6. 电源监控器与内部复位 OFF 的互连 器件在门限以下时必须保持为复位状态的 V DD 指定门限为 1.7 V ( 请参见图 7) 适合低功耗应用设计的一组完整的节电模式 当内部复位为 OFF 时, 将不再支持下列集成特性 : 集成的上电复位 (POR) / 掉电复位 (PDR) 电路禁用 欠压复位 (BOR) 电路必须禁用 嵌入式的可编程电压检测器 (PVD) 禁用 V BAT 功能不再可用, V BAT 引脚应连至 V DD 除了 LQFP100, 所有封装都可通过 PDR_ON 信号禁用内部复位 DocID Rev 4 25/226

26 功能概述 STM32F427xx STM32F429xx 图 7. PDR_ON 控制内部复位 OFF 3.18 调压器 调压器具有四种工作模式 : 调压器 ON 主调压器模式 (MR) 低功耗调压器 (LPR) 掉电 调压器 OFF 调压器 ON 在内置了 BYPASS_REG 引脚的封装上, 通过保持 BYPASS_REG 为低电平来启用调压器 在所有其它封装上, 调压器一直启用 26/226 DocID Rev 4

27 STM32F427xx STM32F429xx 功能概述 当调压器为 ON 时, 可由软件配置三种功耗模式 : MR 模式用于运行 / 睡眠模式或停止模式 在运行 / 睡眠模式中 MR 模式用于正常模式 ( 默认模式 ) 或超载模式 ( 由软件启用 ) 提供有不同的电压分级, 以达到最大频率和动态功耗之间的最佳折中 对于给定的电压分级, 超载模式可工作于比正常模式更高的频率 在停止模式中在停止模式期间, MR 有两种配置 : MR 工作于正常模式 (MR 在停止模式中的默认模式 ) MR 工作于低载模式 ( 降低漏电流模式 ) LPR 用于停止模式 : 当进入停止模式时, 由软件配置 LP 调压器模式 与 MR 模式类似, 在停止模式期间, LPR 有两种配置 : LPR 工作于正常模式 ( 当 LPR 为 ON 时的默认模式 ) LPR 工作于低载模式 ( 降低漏电流模式 ) 待机模式中可使用掉电 仅当进入待机模式时, 才能激活掉电模式 调压器输出高阻, 内核电路掉电, 达到零功耗 寄存器和 SRAM 的内容丢失 请参考表 3 以获取调压器模式与器件工作模式的总结 应在 V CAP_1 和 V CAP_2 引脚上连接两个外部陶瓷电容 请参见图 22: 电源方案和表 19: VCAP1/VCAP2 工作条件 所有封装都有调压器 ON 特性 (1) 表 3. 调压器配置模式与器件工作模式 调压器配置运行模式睡眠模式停止模式待机模式 正常模式 MR MR MR 或 LPR - (2) 超载模式 MR MR - - 低载模式 - - MR 或 LPR - 掉电模式 有 1. - 意为相应的配置不可用 2. 当 V DD = 1.7 至 2.1 V 时, 超载模式不可用 调压器 OFF 此特性仅在具有 BYPASS_REG 引脚的封装上可用 保持 BYPASS_REG 为高电平可禁用调压器 调压器 OFF 模式允许 V CAP_1 和 V CAP_2 引脚的外部 V 12 电压源 因为内部电压分级并不在内部管理, 所以外部电压值必须与目标的最大频率匹配 请参考表 17: 通用工作条件 两个 2.2 µf 陶瓷电容应替换为两个 100 nf 去耦电容 请参见图 22: 电源方案 当调压器 OFF 时,V 12 上不再有内部监控 应使用外部电源监控器来监控逻辑电源域的 V 12 PA0 引脚应用于此目的, 作为 V 12 电源域上的上电复位 DocID Rev 4 27/226

28 功能概述 STM32F427xx STM32F429xx 在调压器 OFF 模式, 不再支持下列特性 : PA0 不能用作 GPIO 引脚, 因为它可复位一部分 V 12 逻辑电源域, 而该域不能由 NRST 引脚复位 当 PA0 为低电平时, 不能在上电复位下使用调试模式 因此, 若需要复位或预复位下的调试连接, 则必须单独管理 PA0 和 NRST 引脚 超载和低载模式不可用 待机模式不可用 图 8. 调压器 OFF 必须考虑以下条件 : V DD 应一直高于 V CAP_1 和 V CAP_2, 以防止电源域之间的电流注入 若 V CAP_1 和 V CAP_2 达到 V 12 最小值的时间比 V DD 达到 1.7 V 的时间更快, 则 PA0 应保持为低电平直到满足两个条件 : 直到 V CAP_1 和 V CAP_2 达到 V 12 最小值以及直到 V DD 达到 1.7 V ( 请参见图 9) 否则, 若 V CAP_1 和 V CAP_2 达到 V 12 最小值的时间比 V DD 达到 1.7 V 的时间慢, 则 PA0 应外部处于低电平 ( 请参见图 10) 若 V CAP_1 和 V CAP_2 低于 V 12 最小值, 且 V DD 高于 1.7 V, 则 PA0 引脚上必须复位 注 : V 12 的最小值取决于应用中的目标最大频率 ( 请参见表 17: 通用工作条件 ) 28/226 DocID Rev 4

29 STM32F427xx STM32F429xx 功能概述 图 9. 在调压器 OFF 时启动 :V DD 斜率慢 - 当 V CAP_1 /V CAP_2 稳定后, 发生掉电复位 1. 不管内部复位模式如何 (ON 或 OFF), 此图都成立 图 10. 在调压器 OFF 模式时启动 :V DD 斜率快 - 在 V CAP_1 /V CAP_2 稳定前, 发生掉电复位 1. 不管内部复位模式如何 (ON 或 OFF), 此图都成立 DocID Rev 4 29/226

30 功能概述 STM32F427xx STM32F429xx 调压器 ON/OFF 及内部复位 ON/OFF 的可用性 表 4. 调压器 ON/OFF 及内部复位 ON/OFF 的可用性 封装调压器 ON 调压器 OFF 内部复位 ON 内部复位 OFF LQFP100 有 无 有 无 LQFP144 WLCSP143, LQFP176, UFBGA169, UFBGA176, LQFP208, TFBGA216 有 BYPASS_REG 设为 V SS 有 BYPASS_REG 设为 V DD 有 PDR_ON 设为 V DD 有 PDR_ON 连至外部电源监控器 3.19 实时时钟 (RTC) 备份 SRAM 备份寄存器 备份域包括 : 实时时钟 (RTC) 4 K 字节的备份 SRAM 20 个备份寄存器 实时时钟 (RTC) 是一个独立的 BCD 定时器 / 计数器 专用寄存器含有秒 分钟 小时 (12/24 小时格式 ) 星期 日 月 年, 格式为 BCD ( 二进码十进数 ) 系统可以自动将月份的天数调整为 28 29( 闰年 ) 30 和 31 天 RTC 提供了可编程的闹钟和可编程的周期性中断, 可从停止和待机模式唤醒 此外, 还可提供二进制格式的亚秒值 实时时钟由 khz 的外部晶振 谐振器或振荡器 内部低功耗 RC 振荡器或者经 128 分频的高速外部时钟驱动 内部低速 RC 的典型频率为 32 khz 为补偿天然石英的偏差, 可通过 512 Hz 的外部输出对 RTC 进行校准 两个闹钟寄存器用于在特定的时间生成闹铃, 可单独屏蔽日历字段以比较闹钟 为生成周期性中断, 使用了分辨率可编程的 16 位可编程二进制自动重载递减计数器, 可从每隔 120 µs 至每隔 36 小时自动唤醒和周期性闹铃 20 位的预分频器用于时间基准时钟 默认情况下, 它被配置为从 khz 时钟生成 1 秒的时间基准 4K 字节的备份 SRAM 为类似 EEPROM 的存储区 它可用于储存 VBAT 和待机模式需要保留的数据 此存储区默认禁用以降低功耗 ( 请参见第 3.20 章节 : 低功耗模式 ) 它可由软件启用 备份寄存器为 32 位寄存器, 用于在 V DD 电源不存在时存储 80 字节的用户应用数据 备份寄存器不会在系统复位或电源复位时复位, 也不会在器件从待机模式唤醒时复位 ( 请参见第 3.20 章节 : 低功耗模式 ) 其它 32 位寄存器还包含可编程的闹钟亚秒 秒 分钟 小时 星期几和日期 与备份 SRAM 类似, RTC 和备份寄存器通过开关供电, 当 V DD 电源存在时, 该开关选择 VDD 供电, 否则选择由 V BAT 引脚供电 30/226 DocID Rev 4

31 STM32F427xx STM32F429xx 功能概述 3.20 低功耗模式 器件支持三种低功耗模式, 可在低功耗 短启动时间和可用唤醒源之间取得最佳平衡 : 睡眠模式在睡眠模式下, 只有 CPU 停止工作 所有外设继续运行并可在发生中断 / 事件时唤醒 CPU 停止模式停机模式下可以实现最低功耗, 同时保持 SRAM 和寄存器的内容 此时, 1.2 V 域中的所有时钟都会停止, PLL HSI RC 和 HSE 晶振也被禁止 可以将调压器置于主调压器模式 (MR) 或低功耗模式 (LPR) 两个模式都可如下配置 ( 请参见表 5: 停止模式下的调压器模式 ): 正常模式 ( 当启用 MR 或 LPR 时的默认模式 ) 低载模式 可由任何 EXTI 线将器件从停止模式唤醒 (EXTI 线的源可为 16 根外部线之一 PVD 输出 RTC 闹钟 / 唤醒 / 入侵检测 / 时间戳事件 USB OTG FS/HS 唤醒或以太网唤醒 ) 表 5. 停止模式下的调压器模式 调压器配置主调压器 (MR) 低功耗调压器 (LPR) 正常模式 MR ON LPR ON 低载模式低载模式下的 MR 低载模式下的 LPR 待机模式待机模式下可达到最低功耗 此时, 内部调压器关闭, 因此整个 1.2 V 域将断电 PLL HSI RC 和 HSE 晶振也会关闭 进入待机模式后, 除选择的备份域和备份 SRAM 中的寄存器外, SRAM 和寄存器的内容都将消失 发生外部复位 (NRST 引脚 ) IWDG 复位 WKUP 引脚上出现上升沿或者触发 RTC 闹钟 / 唤醒 / 入侵检测 / 时间戳事件时, 器件退出待机模式 当旁路嵌入式调压器且由外部电源控制 1.2 V 域时, 不支持待机模式 DocID Rev 4 31/226

32 功能概述 STM32F427xx STM32F429xx 3.21 V BAT 运算 V BAT 引脚允许从外部电池 外部超级电容器为器件的 V BAT 域供电, 或当没有外部电池及外部超级电容器时从 V DD 供电 当没有 V DD 存在时, 激活 V BAT 的工作 V BAT 引脚为 RTC 备份寄存器 备份 SRAM 供电 注 : 当从 V BAT 为微控制器供电时, 外部中断和 RTC 闹钟 / 事件并不会将它从 V BAT 的工作退出 当 PDR_ON 引脚不连至 V DD 时 ( 内部复位 OFF), V BAT 功能不再可用, V BAT 引脚应连至 VDD 3.22 定时器和看门狗 器件包括两个高级控制定时器 八个通用定时器 两个基本定时器 两个看门狗定时器 在调试模式下, 可以冻结所有定时器计数器 表 6 比较了高级控制定时器 通用定时器和基本定时器的特性 32/226 DocID Rev 4

33 STM32F427xx STM32F429xx 功能概述 表 6. 定时器的特性比较 定时器类型 Timer 计数器分辨率计数器类型预分频系数 DMA 请求生成 捕获 / 比较通道 互补输出 最大接口时钟 (MHz) 最大定时器时钟 (MHz) (1) 高级控制 TIM1 和 TIM8 16 位 递增 递减 递增 / 递减 1 和 之间的任意整数 有 4 有 TIM2, TIM5 32 位 递增 递减 递增 / 递减 1 和 之间的任意整数 有 4 无 45 90/180 TIM3, TIM4 16 位 递增 递减 递增 / 递减 1 和 之间的任意整数 有 4 无 45 90/180 通用 TIM9 16 位递增 TIM10, TIM11 16 位递增 1 和 之间的任意整数 1 和 之间的任意整数 无 2 无 无 1 无 TIM12 16 位递增 1 和 之间的任意整数 无 2 无 45 90/180 TIM13, TIM14 16 位递增 1 和 之间的任意整数 无 1 无 45 90/180 基本 TIM6 和 TIM7 16 位递增 1 和 之间的任意整数 有 0 无 45 90/ 取决于 RCC_DCKCFGR 寄存器中 TIMPRE 位的配置, 最大定时器时钟可为 90 或 180 MHz DocID Rev 4 33/226

34 功能概述 STM32F427xx STM32F429xx 高级控制定时器 (TIM1, TIM8) 高级控制定时器 (TIM1 TIM8) 可被看作是在 6 个通道上复用的三相 PWM 发生器 它们具有带可编程插入死区的互补 PWM 输出 它们也可看作一个完整的通用定时器 4 个独立通道可以用于 : 输入捕获 输出比较 PWM 生成 ( 边沿或中心对齐模式 ) 单脉冲模式输出 如果配置为标准 16 位定时器, 则功能与通用 TIMx 定时器相同 如果配置为 16 位 PWM 发生器, 则具有完整的调制能力 (0-100%) 高级控制定时器可通过定时器链接功能与 TIMx 定时器协同工作, 提供同步或事件链接功能 TIM1 和 TIM8 支持生成独立的 DMA 请求 通用定时器 (TIMx) STM32F42x 器件中内置有十个同步通用定时器 ( 请参见表 6 以了解其差别 ) TIM2 TIM3 TIM4 和 TIM5 STM32F42x 包括 4 个全功能的通用定时器 :TIM2 TIM5 TIM3 TIM4 TIM2 和 TIM5 定时器基于一个 32 位自动重载递增 / 递减计数器和一个 16 位预分频器 TIM3 和 TIM4 定时器基于一个 16 位自动重载递增 / 递减计数器和一个 16 位预分频器 它们都具有 4 个独立通道, 用于输入捕获 / 输出比较 PWM 单脉冲模式输出 在最大的封装中, 可提供多达 16 个输入捕获 / 输出比较 /PWM TIM2 TIM3 TIM4 TIM5 通用定时器可共同工作, 或通过定时器链特性与其它通用定时器和高级控制定时器 TIM1 和 TIM8 共同工作以实现同步或事件链接 任何通用定时器都可用于产生 PWM 输出 TIM2 TIM3 TIM4 TIM5 都可生成独立的 DMA 请求 它们能够处理正交 ( 增量 ) 编码器信号, 也能处理 1 到 4 个霍尔效应传感器的数字输出 TIM9 TIM10 TIM11 TIM12 TIM13 TIM14 这些定时器基于一个 16 位自动重载递增计数器和一个 16 位预分频器 TIM10 TIM11 TIM13 TIM14 具有一个独立的通道, 而 TIM9 和 TIM12 具有两个独立的通道, 用于输入捕获 / 输出比较 PWM 单脉冲模式输出 它们可与 TIM2 TIM3 TIM4 TIM5 全功能通用定时器同步 它们也可用作简单时基 基本定时器 TIM6 和 TIM7 这些定时器主要用于生成 DAC 触发信号和波形 也可用作通用 16 位时基 TIM6 和 TIM7 支持生成独立的 DMA 请求 34/226 DocID Rev 4

35 STM32F427xx STM32F429xx 功能概述 独立看门狗 独立看门狗基于 12 位递减计数器和 8 位预分频器 它由独立的 32 khz 内部 RC 提供时钟 ; 由于内部 RC 独立于主时钟, 因此它可在停机和待机模式下工作 它既可用作看门狗, 以在发生问题时复位器件, 也可用作自由运行的定时器, 以便为应用程序提供超时管理 通过选项字节, 可对其进行硬件或软件配置 窗口看门狗 窗口看门狗基于可设置为自由运行的 7 位递减计数器 它可以作为看门狗以在发生问题时复位器件 它由主时钟驱动 具有早期警告中断功能, 并且计数器可在调试模式下被冻结 SysTick 定时器 此定时器专用于实时操作系统, 但也可用作标准递减计数器 它具有以下特性 : 24 位递减计数器 自动重载功能 当计数器计为 0 时, 产生可屏蔽系统中断 可编程时钟源 3.23 内部集成电路接口 (I 2 C) 多达 3 个 I²C 总线接口可以在多主模式或从模式下工作 它们可支持标准 ( 最高 100 KHz) 和快速 ( 最高 400 KHz) 模式 该接口支持 7/10 位寻址模式和 7 位双寻址模式 ( 从模式下 ) 其中内置了硬件 CRC 生成 / 校验功能 该接口可以使用 DMA 并且支持 SMBus 2.0/PMBus 该器件还包括可编程的模拟和数字噪声滤波器 ( 请参见表 7) 表 7. I2C 模拟和数字滤波器的比较 模拟滤波器 数字滤波器 抑制的脉冲宽度 50 ns 从 1 到 15 个 I2C 外设时钟的可编程长度 3.24 通用同步 / 异步收发器 (USART) 该器件内置有四个通用同步 / 异步收发器 (USART1 USART2 USART3 USART6) 和四个通用异步收发器 (UART4 UART5 UART7 UART8) 这 6 个接口可提供异步通信 IrDA SIR ENDEC 支持 多处理器通信模式和单线半双工通信模式, 并具有 LIN 主 / 从功能 USART1 和 USART6 接口的通信速率最高为 Mb/s 其它可用接口的通信速率最高为 5.62 b/s DocID Rev 4 35/226

36 功能概述 STM32F427xx STM32F429xx USART1 USART2 USART3 和 USART6 还提供了 CTS 和 RTS 信号的硬件管理 智能卡模式 ( 符合 ISO 7816) 和与 SPI 类似的通信功能 所有接口均可使用 DMA 控制器 (1) 表 8. USART 的特性比较 USART 名称 标准特性 调制解调器 (RTS/CTS) LIN SPI 主设备 irda 智能卡 (ISO 7816) 最大值波特率, 单位 Mbit/s (16 倍过采样 ) 最大值波特率, 单位 Mbit/s (8 倍过采样 ) APB 映射 USART1 X X X X X X USART2 X X X X X X USART3 X X X X X X UART4 X - X - X UART5 X - X - X USART6 X X X X X X UART7 X - X - X UART8 X - X - X APB2 ( 最大 90 MHz) APB1 ( 最大 45 MHz) APB1 ( 最大 45 MHz) APB1 ( 最大 45 MHz) APB1 ( 最大 45 MHz) APB2 ( 最大 90 MHz) APB1 ( 最大 45 MHz) APB1 ( 最大 45 MHz) 1. X = 支持该特性 3.25 串行外设接口 (SPI) 该器件有高达六个 SPI, 为主从模式 全双工和单工通信模式 SPI1 SPI4 SPI5 SPI6 通信速率可高达 45 Mbits/s,SPI2 和 SPI3 通信速率可高达 22.5 Mbit/s 3 位预分频器可产生 8 种主模式频率, 帧可配置为 8 位或 16 位 硬件 CRC 生成 / 校验支持基本的 SD 卡 /MMC 模式 所有 SPI 均可使用 DMA 控制器 SPI 接口可配置为 TI 模式工作, 用于主模式和从模式的通信 36/226 DocID Rev 4

37 STM32F427xx STM32F429xx 功能概述 3.26 内部集成音频 (I 2 S) 可使用两个标准 I 2 S 接口 ( 与 SPI2 和 SPI3 复用 ) 它们可工作于主或从模式, 全双工和单工通信模式, 可配置为 16/32 位分辨率的输入或输出通道工作 支持的音频采样频率为 8 khz 到 192 khz 当其中一个或两个 I 2 S 接口配置为主模式时, 主时钟将以 256 倍采样频率输出到外部 DAC/CODEC 所有 I2Sx 均可使用 DMA 控制器 注 : 对于 I2S2 全双工模式, I2S2_CK 和 I2S2_WS 信号仅可用于 GPIO 端口 B 和 GPIO 端口 D 上 3.27 串行音频接口 (SAI1) 串行音频接口 (SAI1) 基于两个独立的音频子模块, 可作为带有 FIFO 的发射器或接收器工作 每个块都支持多种音频协议 :I2S 标准 LSB 或 MSB 对齐 PCM/DSP TDM AC 97 和 SPDIF 输出, 支持从 8 khz 至 192 khz 的音频采样频率 两个子模块都可配置为主或从模式 在主模式, 主时钟能以 256 倍采样频率输出至外部 DAC/CODEC 当需要全双工模式时, 两个子模块可配置为同步模式 SAI1 可以使用 DMA 控制器 3.28 音频 PLL (PLLI2S) 器件具有额外的专用 PLL, 用于音频 I 2 S 和 SAI 应用 它可达到无误差的 I 2 S 采样时钟精度, 在使用 USB 外设的同时不降低 CPU 性能 可修改 PLLI2S 配置来管理 I 2 S/SAI 采样率变化, 而不禁用 CPU USB 以太网接口所使用的主 PLL (PLL) 可将音频 PLL 编程为极低误差, 得到 8 KHz 至 192 KHz 范围的采样率 除了音频 PLL, 可使用主时钟输入引脚将 I 2 S/SAI 流与外部 PLL ( 或编解码器输出 ) 同步 3.29 音频和 LCD PLL (PLLSAI) 当 PLLI2S 被编程为实现另一音频采样频率 ( MHz 或 MHz), 且音频应用同时需要两个采样频率时, 有另外一个专用于音频和 LCD-TFT 的 PLL 可用于 SAI1 外设 PLLSAI 还用于生成 LCD-TFT 时钟 DocID Rev 4 37/226

38 功能概述 STM32F427xx STM32F429xx 3.30 安全数字输入 / 输出接口 (SDIO) 提供了 SD/SDIO/MMC 主机接口, 它支持多媒体卡系统规范版本 4.2 中三种不同的数据总线模式 :1 位 ( 默认 ) 4 位和 8 位 该接口的数据传输速率可达 48 MHz, 符合 SD 存储卡规范版本 2.0 该接口还支持 SDIO 卡规范版本 2.0 中两种不同的数据总线模式 :1 位 ( 默认 ) 和 4 位 当前版本每次只支持一个 SD/SDIO/MMC4.2 卡, 但支持多个 MMC4.1 或之前版本的卡 除 SD/SDIO/MMC 外, 该接口还完全符合 CE-ATA 数字协议版本 支持专用 DMA 和 IEEE 1588 的以太网 MAC 接口 该器件提供了与 IEEE 兼容的介质访问控制器 (MAC), 通过工业标准的介质独立接口 (MII) 或精简介质独立接口 (RMII) 进行以太网 LAN 通信 微控制器需要外部物理接口器件 (PHY) 以连接到物理 LAN 总线 ( 双绞线 光纤等等 ) PHY 连至器件的 MII 端口, 对于 MII 使用 17 个信号, 对于 RMII 使用 9 个信号, 并可使用微控制器的 25 MHz(MII) 时钟 该器件包括下列特性 : 支持 10 和 100 Mbit/s 速率 具有专用的 DMA 控制器, 可在专用 SRAM 和描述符之间高速传输 ( 请参见 STM32F4xx 参考手册以获取详细信息 ) 支持标记 MAC 帧 ( 支持 VLAN) 半双工 (CSMA/CD) 和全双工工作 支持 MAC 控制子层 ( 控制帧 ) 32 位 CRC 的生成和去除 物理和多播地址的多种地址过滤模式 ( 多播和群组地址 ) 每个发送和接收帧的 32 位状态码 内部 FIFO 可缓存发送和接收帧 发送 FIFO 和接收 FIFO 都为 2 K 字节 支持符合 IEEE (PTP V2) 的硬件 PTP ( 精密时间协议 ), 时间戳比较器连至 TIM2 输入 系统时间大于目标时间时触发中断 3.32 控制器区域网络 (bxcan) 两个 CAN 与 2.0A 和 B ( 主动 ) 规范兼容, 比特率最高达 1 Mbit/s 它们可接收和发送包含 11 位标识符的标准帧和包含 29 位标识符的扩展帧 每个 CAN 有三个发送邮箱, 两个接收 FIFO, 带有 3 级和 28 个共享的可调整筛选器组 ( 即使只使用一个 CAN, 也可使用所有这些 ) 每个 CAN 都分配有 256 字节的 SRAM 38/226 DocID Rev 4

39 STM32F427xx STM32F429xx 功能概述 3.33 通用串行总线 on-the-go 全速 (OTG_FS) 该器件内置有一个集成了收发器的 USB OTG 全速器件 / 主机 /OTG 外设 USB OTG FS 外设与 USB 2.0 规范和 OTG 1.0 规范兼容 它具有可由软件配置的端点设置, 并支持挂起 / 恢复功能 USB OTG 全速控制器需要专用的 48 MHz 时钟, 由连至 HSE 振荡器的 PLL 产生 主要特性为 : 具有动态 FIFO 大小的 比特组合 Rx 和 Tx FIFO 大小 支持会话请求协议 (SRP) 和主机协商协议 (HNP) 4 个双向端点 8 个主机通道, 支持周期性 OUT 内有 HNP/SNP/IP ( 不需要任何外部电阻器 ) 对于 OTG/ 主机模式, 当连接总线供电器件时需要电源开关 3.34 通用串行总线 on-the-go 高速 (OTG_HS) 该器件内置有一个 USB OTG 高速 ( 高达 480 Mb/s) 的器件 / 主机 /OTG 外设 USB OTG HS 支持全速和高速工作 它集成的收发器用于全速工作 (12 MB/s), 具有的 UTMI 引脚数目少的接口 (ULPI) 用于高速工作 (480 MB/s) 当使用 HS 模式的 USB OTG HS 时, 需要有外部 PHY 器件连至 ULPI USB OTG HS 外设与 USB 2.0 规范和 OTG 1.0 规范兼容 它具有可由软件配置的端点设置, 并支持挂起 / 恢复功能 USB OTG 全速控制器需要专用的 48 MHz 时钟, 由连至 HSE 振荡器的 PLL 产生 主要特性为 : 具有动态 FIFO 大小的 1Kbit 35 组合 Rx 和 Tx FIFO 大小 支持会话请求协议 (SRP) 和主机协商协议 (HNP) 6 个双向端点 12 个主机通道, 支持周期性 OUT 支持内部 FS OTG PHY 外部 HS 或 HS OTG 工作支持 SDR 模式的 ULPI OTG PHY 通过 12 个信号连至微控制器 ULPI 端口 它可使用 60 MHz 输出的时钟 内部 USB DMA 内有 HNP/SNP/IP ( 不需要任何外部电阻器 ) 对于 OTG/ 主机模式, 当连接总线供电器件时需要电源开关 DocID Rev 4 39/226

40 功能概述 STM32F427xx STM32F429xx 3.35 数字摄像头接口 (DCMI) 该器件内置有摄像头接口, 可通过 8 位至 14 位并行接口与摄像头模块和 CMOS 传感器连接以接收视频数据 该摄像头接口可支持的数据传输速率可在 54 MHz 时高达 54 Mbyte/s 它具有以下特性 : 输入像素时钟和同步信号的可编程极性 并行数据通信可为 位 支持 8 位逐行视频单色或原始拜尔格式 YCbCr 4:2:2 逐行视频 RGB 565 逐行视频或压缩数据 ( 如 JPEG) 支持连续模式或快照 ( 单帧 ) 模式 自动裁剪图像的能力 3.36 随机数发生器 (RNG) 所有器件都内置有 RNG, 可由集成的模拟电路生成 32 位随机数 3.37 通用输入 / 输出 (GPIO) 每个 GPIO 引脚都可以由软件配置为输出 ( 推挽或开漏 带或不带上拉 / 下拉 ) 输入 ( 浮空 带或不带上拉 / 下拉 ) 或外设复用功能 大多数 GPIO 引脚都具有数字或模拟复用功能 所有 GPIO 都有大电流的功能, 具有速度选择以更好地管理内部噪声 功耗 电磁辐射 如果需要, 可在特定序列后锁定 I/O 配置, 以避免对 I/O 寄存器执行意外写操作 快速 I/O 处理, 最大 I/O 切换可高达 90 MHz 3.38 模数转换器 (ADC) 内置有 3 个 12 位模数转换器 (ADC), 每个 ADC 可共享多达 16 个外部通道, 在单发或扫描模式下执行转换 在扫描模式下, 将对一组选定的模拟输入执行自动转换 ADC 接口内置的其它逻辑功能允许 : 同步采样和保持 交叉采样和保持 ADC 可以使用 DMA 控制器 利用模拟看门狗功能, 可以非常精确地监视一路 多路或所有选定通道的转换电压 当转换电压超出编程的阈值时, 将产生中断 为同步 A/D 转换和定时器, 可由 TIM1 TIM2 TIM3 TIM4 TIM5 TIM8 定时器的任何一个触发 ADC 40/226 DocID Rev 4

41 STM32F427xx STM32F429xx 功能概述 3.39 温度传感器 温度传感器必须产生随温度线性变化的电压 转换范围为 1.7 V 至 3.6 V 温度传感器内部连接到 V BAT ADC1_IN18 的同一输入通道, 该通道用于将传感器输出电压转换为数字值 当同时启用温度传感器和 V BAT 转换时, 仅执行 V BAT 转换 由于工艺不同, 温度传感器的偏移因芯片而异, 因此内部温度传感器主要适合检测温度变化的应用, 而不是检测绝对温度的应用 如果需要读取精确温度, 则应使用外部温度传感器部分 3.40 数模转换器 (DAC) 两个 12 位缓冲 DAC 通道可用于将两路数字信号转换为两路模拟电压信号输出 该双数字接口支持以下功能 : 两个 DAC 转换器 : 各对应一个输出通道 8 位或 10 位单调输出 12 位模式下数据采用左对齐或右对齐 同步更新功能 生成噪声波 生成三角波 DAC 双通道单独或同时转换 每个通道都具有 DMA 功能 通过外部触发信号进行转换 输入参考电压 V REF+ 该器件中使用 8 个 DAC 触发输入 DAC 通道通过定时器更新输出来触发, 这些输出也连接到不同的 DMA 数据流 3.41 串行线 JTAG 调试端口 (SWJ-DP) 内置的 ARM SWJ-DP 接口由 JTAG 和串行线调试端口结合而成, 可以实现要连接到目标的串行线调试探头或 JTAG 探头 仅使用 2 个引脚执行调试, 而不是 JTAG 要求的 5 个 ( 可重用 JTAG 引脚, 作为具有复用功能的 GPIO):JTAG TMS 和 TCK 引脚分别与 SWDIO 和 SWCLK 共享,TMS 引脚上的指定序列用于在 JTAG-DP 和 SW-DP 间切换 DocID Rev 4 41/226

42 功能概述 STM32F427xx STM32F429xx 3.42 嵌入式跟踪宏单元 ARM 嵌入式跟踪宏单元能够通过少量 ETM 引脚 以极高的速率将压缩数据流从 STM32F42x 传输到外部硬件跟踪端口分析器 (TPA) 设备中, 从而提高了 CPU 内核中的指令和数据流的可见性 TPA 通过 USB 以太网或任何其它高速通道与主机计算机相连 可在运行调试软件的主机计算机上记录实时指令和数据流活动, 并将其格式化以供显示 TPA 硬件可从通用开发工具供应商处购得 嵌入式跟踪宏单元与第三方调试软件工具配合使用 42/226 DocID Rev 4

43 DocID Rev 4 43/226 STM32F427xx STM32F429xx 引脚排列和引脚说明 4 引脚排列和引脚说明图 11. STM32F42x LQFP100 引脚排列 1. 上图显示了封装的顶视图

44 引脚排列和引脚说明 STM32F427xx STM32F429xx 图 12. STM32F42x WLCSP143 焊球布局 1. 上图显示了封装的凸块视图 44/226 DocID Rev 4

45 STM32F427xx STM32F429xx 引脚排列和引脚说明 图 13. STM32F42x LQFP144 引脚排列 1. 上图显示了封装的顶视图 DocID Rev 4 45/226

46 引脚排列和引脚说明 STM32F427xx STM32F429xx 46/226 DocID Rev 4 图 14. STM32F42x LQFP176 引脚排列 1. 上图显示了封装的顶视图

47 STM32F427xx STM32F429xx 引脚排列和引脚说明 图 15. STM32F42x LQFP208 引脚排列 1. 上图显示了封装的顶视图 DocID Rev 4 47/226

48 引脚排列和引脚说明 STM32F427xx STM32F429xx 图 16. STM32F42x UFBGA169 焊球布局 1. 上图显示了封装的顶视图 2. 4 个角的焊球 A1 A13 N1 N13 在内部并未粘合, 不应连至 PCB 上 48/226 DocID Rev 4

49 STM32F427xx STM32F429xx 引脚排列和引脚说明 图 17. STM32F42x UFBGA176 焊球布局 1. 上图显示了封装的顶视图 DocID Rev 4 49/226

50 引脚排列和引脚说明 STM32F427xx STM32F429xx 图 18. STM32F42x TFBGA216 焊球布局 1. 上图显示了封装的顶视图 50/226 DocID Rev 4

51 STM32F427xx STM32F429xx 引脚排列和引脚说明 表 9. 引脚排列表中使用的图例 / 缩略语 名称缩写定义 引脚名称引脚类型 I/O 结构注释复用功能 除非在引脚名下面的括号中特别说明, 复位期间和复位后的引脚功能与实际引脚名相同 S 电源引脚 I 仅输入引脚 I/O 输入 / 输出引脚 FT 5 V 容限 I/O TTa 3.3 V 容限 I/O 直接连至 ADC B 专用 BOOT0 引脚 RST 配有弱上拉电阻的双向复位引脚除非特别注释说明, 否则在复位期间和复位后所有 I/O 都设为浮空输入通过 GPIOx_AFR 寄存器选择的功能 其他函数 通过外设寄存器直接选择 / 启用的功能 引脚号 表 10. STM32F427xx 和 STM32F429xx 引脚和焊球定义 LQFP100 LQFP144 UFBGA169 UFBGA176 LQFP176 WLCSP143 LQFP208 TFBGA216 引脚名 ( 复位后的功能 ) (1) 引脚类型 I/O 结构 注释 复用功能 其他函数 1 1 B2 A2 1 D8 1 A3 PE2 I/O FT 2 2 C1 A1 2 C10 2 A2 PE3 I/O FT 3 3 C2 B1 3 B11 3 A1 PE4 I/O FT TRACECLK, SPI4_SCK, SAI1_MCLK_A, ETH_MII_TXD3, FMC_A23, TRACED0, SAI1_SD_B, FMC_A19, TRACED1, SPI4_NSS, SAI1_FS_A, FMC_A20, DCMI_D4, LCD_B0, DocID Rev 4 51/226

52 引脚排列和引脚说明 STM32F427xx STM32F429xx 表 10. STM32F427xx 和 STM32F429xx 引脚和焊球定义 ( 续 ) 引脚号 LQFP100 LQFP144 UFBGA169 UFBGA176 LQFP176 WLCSP143 LQFP208 TFBGA216 引脚名 ( 复位后的功能 ) (1) 引脚类型 I/O 结构 注释 复用功能 其他函数 4 4 D1 B2 4 D9 4 B1 PE5 I/O FT 5 5 D2 B3 5 E8 5 B2 PE6 I/O FT TRACED2, TIM9_CH1, SPI4_MISO, SAI1_SCK_A, FMC_A21, DCMI_D6, LCD_G0, TRACED3, TIM9_CH2, SPI4_MOSI, SAI1_SD_A, FMC_A22, DCMI_D7, LCD_G1, G6 V SS S F5 V DD S 6 6 E5 C1 6 C11 6 C1 V BAT S - - NC (2) D2 7-7 C2 PI8 I/O FT 7 7 E4 D1 8 D10 8 D1 PC13 I/O FT (3) (4) TAMP_2 (3) (4) TAMP_1 8 8 E1 E1 9 D11 9 E1 PC14- OSC32_IN (PC14) I/O FT (3) (4) OSC32_IN (5) 9 9 F1 F1 10 E11 10 F1 PC15- OSC32_OUT (PC15) I/O FT (3) (4) OSC32_ 输出 (5) G5 V DD S - - E2 D E4 PI9 I/O FT - - E3 E D5 PI10 I/O FT CAN1_RX, FMC_D30, LCD_VSYNC, ETH_MII_RX_ER, FMC_D31, LCD_HSYNC, - - NC (2) E F3 PI11 I/O FT OTG_HS_ULPI_DIR, 52/226 DocID Rev 4

53 STM32F427xx STM32F429xx 引脚排列和引脚说明 表 10. STM32F427xx 和 STM32F429xx 引脚和焊球定义 ( 续 ) 引脚号 LQFP100 LQFP144 UFBGA169 UFBGA176 LQFP176 WLCSP143 LQFP208 TFBGA216 引脚名 ( 复位后的功能 ) (1) 引脚类型 I/O 结构 注释 复用功能 其他函数 - - F6 F2 14 E7 14 F2 V SS S - - F4 F3 15 E10 15 F4 V DD S - 10 F2 E2 16 F11 16 D2 PF0 I/O FT - 11 F3 H3 17 E9 17 E2 PF1 I/O FT - 12 G5 H2 18 F10 18 G2 PF2 I/O FT E3 PI12 I/O FT G3 PI13 I/O FT I2C2_SDA, FMC_A0, I2C2_SCL, FMC_A1, I2C2_SMBA, FMC_A2, LCD_HSYNC, LCD_VSYNC, H3 PI14 I/O FT LCD_CLK, - 13 G4 J2 19 G11 22 H2 PF3 I/O FT (5) FMC_A3, ADC3_IN9-14 G3 J3 20 F9 23 J2 PF4 I/O FT (5) FMC_A4, - 15 H3 K3 21 F8 24 K3 PF5 I/O FT (5) FMC_A5, G7 G2 22 H7 25 H6 V SS S G8 G H5 V DD S NC (2) K2 24 G10 27 K2 PF6 I/O FT (5) NC (2) K1 25 F7 28 K1 PF7 I/O FT (5) TIM10_CH1, SPI5_NSS, SAI1_SD_B, UART7_Rx, FMC_NIORD, TIM11_CH1, SPI5_SCK, SAI1_MCLK_B, UART7_Tx, FMC_NREG, ADC3_ IN14 ADC3_ IN15 ADC3_IN4 ADC3_IN5 DocID Rev 4 53/226

54 引脚排列和引脚说明 STM32F427xx STM32F429xx 表 10. STM32F427xx 和 STM32F429xx 引脚和焊球定义 ( 续 ) 引脚号 LQFP100 LQFP144 UFBGA169 UFBGA176 LQFP176 WLCSP143 LQFP208 TFBGA216 引脚名 ( 复位后的功能 ) (1) 引脚类型 I/O 结构 注释 复用功能 其他函数 - 20 NC (2) L3 26 H11 29 L3 PF8 I/O FT (5) SPI5_MISO, SAI1_SCK_B, TIM13_CH1, FMC_NIOWR, ADC3_IN6-21 NC (2) L2 27 G8 30 L2 PF9 I/O FT (5) SPI5_MOSI, SAI1_FS_B, TIM14_CH1, FMC_CD, - 22 H1 L1 28 G9 31 L1 PF10 I/O FT (5) DCMI_D11, LCD_DE, FMC_INTR, G2 G1 29 J11 32 G G1 H1 30 H10 33 H1 PH0-OSC_IN (PH0) PH1- OSC_OUT (PH1) H2 J1 31 H9 34 J1 NRST I/O RS T ADC3_IN7 ADC3_IN8 I/O FT OSC_IN (5) I/O FT G6 M2 32 H8 35 M2 PC0 I/O FT (5) FMC_SDNWE, OTG_HS_ULPI_STP, H5 M3 33 K11 36 M3 PC1 I/O FT (5) ETH_MDC, H6 M4 34 J10 37 M4 PC2 I/O FT (5) H7 M5 35 J9 38 L4 PC3 I/O FT (5) SPI2_MISO, I2S2ext_SD, OTG_HS_ULPI_DIR, ETH_MII_TXD2, FMC_SDNE0, SPI2_MOSI/I2S2_SD, OTG_HS_ULPI_NXT, ETH_MII_TX_CLK, FMC_SDCKE0, OSC_OUT (5) ADC123_ IN10 ADC123_ IN11 ADC123_ IN12 ADC123_ IN13 54/226 DocID Rev 4

55 STM32F427xx STM32F429xx 引脚排列和引脚说明 表 10. STM32F427xx 和 STM32F429xx 引脚和焊球定义 ( 续 ) 引脚号 LQFP100 LQFP144 UFBGA169 UFBGA176 LQFP176 WLCSP143 LQFP208 TFBGA216 引脚名 ( 复位后的功能 ) (1) 引脚类型 I/O 结构 注释 复用功能 其他函数 G7 39 J5 V DD S J6 V SS S J1 M1 37 K10 40 M1 V SSA S - - J2 N N1 V REF S J3 P1 38 L11 41 P1 V REF+ S J4 R1 39 L10 42 R1 V DDA S J5 N3 40 K9 43 N3 PA0-WKUP (PA0) I/O FT (6) TIM2_CH1/TIM2_ETR, TIM5_CH1, TIM8_ETR, USART2_CTS, UART4_TX, ETH_MII_CRS, ADC123_ IN0/WKUP (5) K1 N2 41 K8 44 N2 PA1 I/O FT (5) K2 P2 42 L9 45 P2 PA2 I/O FT (5) - - L2 F K4 PH2 I/O FT - - L1 G J4 PH3 I/O FT - - M2 H H4 PH4 I/O FT - - L3 J J3 PH5 I/O FT TIM2_CH2, TIM5_CH2, USART2_RTS, UART4_RX, ETH_MII_RX_CLK/ETH _RMII_REF_CLK, TIM2_CH3, TIM5_CH3, TIM9_CH1, USART2_TX, ETH_MDIO, ETH_MII_CRS, FMC_SDCKE0, LCD_R0, ETH_MII_COL, FMC_SDNE0, LCD_R1, I2C2_SCL, OTG_HS_ULPI_NXT, I2C2_SDA, SPI5_NSS, FMC_SDNWE, ADC123_ IN1 ADC123_ IN2 DocID Rev 4 55/226

56 引脚排列和引脚说明 STM32F427xx STM32F429xx 表 10. STM32F427xx 和 STM32F429xx 引脚和焊球定义 ( 续 ) 引脚号 LQFP100 LQFP144 UFBGA169 UFBGA176 LQFP176 WLCSP143 LQFP208 TFBGA216 引脚名 ( 复位后的功能 ) (1) 引脚类型 I/O 结构 注释 复用功能 其他函数 K3 R2 47 M11 50 R2 PA3 I/O FT (5) K6 V SS S TIM2_CH4, TIM5_CH4, TIM9_CH2, USART2_RX, OTG_HS_ULPI_D0, ETH_MII_COL, LCD_B5, ADC123_ IN3 - - M1 L4 48 N11 - L5 BYPASS_ REG I J11 K4 49 J8 52 K5 V DD S N2 N4 50 M10 53 N4 PA4 I/O TT a M3 P4 51 M9 54 P4 PA5 I/O TT a N3 P3 52 N10 55 P3 PA6 I/O FT (5) K4 R3 53 L8 56 R3 PA7 I/O FT (5) FT (5) (5) SPI1_NSS, SPI3_NSS/I2S3_WS, USART2_CK, OTG_HS_SOF, DCMI_HSYNC, LCD_VSYNC, TIM2_CH1/TIM2_ETR, TIM8_CH1N, SPI1_SCK, OTG_HS_ULPI_CK, TIM1_BKIN, TIM3_CH1, TIM8_BKIN, SPI1_MISO, TIM13_CH1, DCMI_PIXCLK, LCD_G2, TIM1_CH1N, TIM3_CH2, TIM8_CH1N, SPI1_MOSI, TIM14_CH1, ETH_MII_RX_DV/ETH_ RMII_CRS_DV, ADC12_ IN4 /DAC_ OUT1 ADC12_ IN5/DAC_ OUT2 ADC12_ IN6 ADC12_ IN7 56/226 DocID Rev 4

57 STM32F427xx STM32F429xx 引脚排列和引脚说明 表 10. STM32F427xx 和 STM32F429xx 引脚和焊球定义 ( 续 ) 引脚号 LQFP100 LQFP144 UFBGA169 UFBGA176 LQFP176 WLCSP143 LQFP208 TFBGA216 引脚名 ( 复位后的功能 ) (1) 引脚类型 I/O 结构 注释 复用功能 其他函数 L4 N5 54 M8 57 N5 PC4 I/O FT (5) RMII_RXD0, ETH_MII_RXD0/ETH_ M4 P5 55 N9 58 P5 PC5 I/O FT (5) RMII_RXD1, ETH_MII_RXD1/ETH_ ADC12_ IN14 ADC12_ IN J7 59 L7 V DD S L6 VSS S N4 R5 56 N8 61 R5 PB0 I/O FT (5) K5 R4 57 K7 62 R4 PB1 I/O FT (5) TIM1_CH2N, TIM3_CH3, TIM8_CH2N, LCD_R3, OTG_HS_ULPI_D1, ETH_MII_RXD2, TIM1_CH3N, TIM3_CH4, TIM8_CH3N, LCD_R6, OTG_HS_ULPI_D2, ETH_MII_RXD3, ADC12_ IN8 ADC12_ IN L5 M6 58 L7 63 M5 PB2-BOOT1 (PB2) I/O FT G4 PI15 I/O FT LCD_R0, R6 PJ0 I/O FT LCD_R1, R7 PJ1 I/O FT LCD_R2, P7 PJ2 I/O FT LCD_R3, N8 PJ3 I/O FT LCD_R4, M9 PJ4 I/O FT LCD_R5, - 49 M5 R6 59 M7 70 P8 PF11 I/O FT SPI5_MOSI, FMC_SDNRAS, DCMI_D12, - 50 N5 P6 60 N7 71 M6 PF12 I/O FT FMC_A6, - 51 G9 M K7 V SS S DocID Rev 4 57/226

58 引脚排列和引脚说明 STM32F427xx STM32F429xx 表 10. STM32F427xx 和 STM32F429xx 引脚和焊球定义 ( 续 ) 引脚号 LQFP100 LQFP144 UFBGA169 UFBGA176 LQFP176 WLCSP143 LQFP208 TFBGA216 引脚名 ( 复位后的功能 ) (1) 引脚类型 I/O 结构 注释 复用功能 其他函数 - 52 D10 N L8 V DD S - 53 M6 N6 63 K6 74 N6 PF13 I/O FT FMC_A7, - 54 K7 R7 64 L6 75 P6 PF14 I/O FT FMC_A8, - 55 L7 P7 65 M6 76 M8 PF15 I/O FT FMC_A9, - 56 N6 N7 66 N6 77 N7 PG0 I/O FT FMC_A10, - 57 M7 M7 67 K5 78 M7 PG1 I/O FT FMC_A11, N7 R8 68 L5 79 R8 PE7 I/O FT J8 P8 69 M5 80 N9 PE8 I/O FT K8 P9 70 N5 81 P9 PE9 I/O FT - 61 J6 M9 71 H3 82 K8 V SS S - 62 G10 N9 72 J5 83 L9 V DD S L8 R9 73 J4 84 R9 PE10 I/O FT M8 P10 74 K4 85 P10 PE11 I/O FT N8 R10 75 L4 86 R10 PE12 I/O FT H9 N11 76 N4 87 R12 PE13 I/O FT J9 P11 77 M4 88 P11 PE14 I/O FT K9 R11 78 L3 89 R11 PE15 I/O FT TIM1_ETR, UART7_Rx, FMC_D4, TIM1_CH1N, UART7_Tx, FMC_D5, TIM1_CH1, FMC_D6, TIM1_CH2N, FMC_D7, TIM1_CH2, SPI4_NSS, FMC_D8, LCD_G3, TIM1_CH3N, SPI4_SCK, FMC_D9, LCD_B4, TIM1_CH3, SPI4_MISO, FMC_D10, LCD_DE, TIM1_CH4, SPI4_MOSI, FMC_D11, LCD_CLK, TIM1_BKIN, FMC_D12, LCD_R7, 58/226 DocID Rev 4

59 STM32F427xx STM32F429xx 引脚排列和引脚说明 表 10. STM32F427xx 和 STM32F429xx 引脚和焊球定义 ( 续 ) 引脚号 LQFP100 LQFP144 UFBGA169 UFBGA176 LQFP176 WLCSP143 LQFP208 TFBGA216 引脚名 ( 复位后的功能 ) (1) 引脚类型 I/O 结构 注释 复用功能 其他函数 L9 R12 79 M3 90 P12 PB10 I/O FT M9 R13 80 N3 91 R13 PB11 I/O FT TIM2_CH3, I2C2_SCL, SPI2_SCK/I2S2_CK, USART3_TX, OTG_HS_ULPI_D3, ETH_MII_RX_ER, LCD_G4, TIM2_CH4, I2C2_SDA, USART3_RX, OTG_HS_ULPI_D4, ETH_MII_TX_EN/ETH_ RMII_TX_EN, LCD_G5, N9 M10 81 N2 92 L11 V CAP_1 S H2 93 K9 V SS S F8 N10 82 J6 94 L10 V DD S M14 PJ5 I/O LCD_R6, - - N10 M P13 PH6 I/O FT - - M10 N N13 PH7 I/O FT - - L10 M P14 PH8 I/O FT - - K10 M N14 PH9 I/O FT - - N11 L P15 PH10 I/O FT I2C2_SMBA, SPI5_SCK, TIM12_CH1, ETH_MII_RXD2, FMC_SDNE1, DCMI_D8, I2C3_SCL, SPI5_MISO, ETH_MII_RXD3, FMC_SDCKE1, DCMI_D9, I2C3_SDA, FMC_D16, DCMI_HSYNC, LCD_R2, I2C3_SMBA, TIM12_CH2, FMC_D17, DCMI_D0, LCD_R3, TIM5_CH1, FMC_D18, DCMI_D1, LCD_R4, DocID Rev 4 59/226

60 引脚排列和引脚说明 STM32F427xx STM32F429xx 表 10. STM32F427xx 和 STM32F429xx 引脚和焊球定义 ( 续 ) 引脚号 LQFP100 LQFP144 UFBGA169 UFBGA176 LQFP176 WLCSP143 LQFP208 TFBGA216 引脚名 ( 复位后的功能 ) (1) 引脚类型 I/O 结构 注释 复用功能 其他函数 - - M11 L N15 PH11 I/O FT - - L11 K M15 PH12 I/O FT TIM5_CH2, FMC_D19, DCMI_D2, LCD_R5, TIM5_CH3, FMC_D20, DCMI_D3, LCD_R6, - - E7 H K10 V SS S - - H8 J K11 V DD S N12 P12 92 M2 104 L13 PB12 I/O FT M12 P13 93 N1 105 K14 PB13 I/O FT M13 R14 94 K3 106 R14 PB14 I/O FT TIM1_BKIN, I2C2_SMBA, SPI2_NSS/I2S2_WS, USART3_CK, CAN2_RX, OTG_HS_ULPI_D5, ETH_MII_TXD0/ETH_R MII_TXD0, OTG_HS_ID, TIM1_CH1N, SPI2_SCK/I2S2_CK, USART3_CTS, CAN2_TX, OTG_HS_ULPI_D6, ETH_MII_TXD1/ETH_R MII_TXD1, TIM1_CH2N, TIM8_CH2N, SPI2_MISO, I2S2ext_SD, USART3_RTS, TIM12_CH1, OTG_HS_DM, OTG_HS_ VBUS 60/226 DocID Rev 4

61 STM32F427xx STM32F429xx 引脚排列和引脚说明 表 10. STM32F427xx 和 STM32F429xx 引脚和焊球定义 ( 续 ) 引脚号 LQFP100 LQFP144 UFBGA169 UFBGA176 LQFP176 WLCSP143 LQFP208 TFBGA216 引脚名 ( 复位后的功能 ) (1) 引脚类型 I/O 结构 注释 复用功能 其他函数 L13 R15 95 J3 107 R15 PB15 I/O FT RTC_REFIN, TIM1_CH3N, TIM8_CH3N, SPI2_MOSI/I2S2_SD, TIM12_CH2, OTG_HS_DP, L12 P15 96 L2 108 L15 PD8 I/O FT K13 P14 97 M1 109 L14 PD9 I/O FT K11 N15 98 H4 110 K15 PD10 I/O FT H10 N14 99 K2 111 N10 PD11 I/O FT J13 N H6 112 M10 PD12 I/O FT K12 M H5 113 M11 PD13 I/O FT J10 V SS S - 84 F7 J L1 115 J11 V DD S H11 M J2 116 L12 PD14 I/O FT J12 L K1 117 K13 PD15 I/O FT USART3_TX, FMC_D13, USART3_RX, FMC_D14, USART3_CK, FMC_D15, LCD_B3, USART3_CTS, FMC_A16, TIM4_CH1, USART3_RTS, FMC_A17, TIM4_CH2, FMC_A18, TIM4_CH3, FMC_D0, TIM4_CH4, FMC_D1, K12 PJ6 I/O FT LCD_R7, J12 PJ7 I/O FT LCD_G0, H12 PJ8 I/O FT LCD_G1, J13 PJ9 I/O FT LCD_G2, H13 PJ10 I/O FT LCD_G3, DocID Rev 4 61/226

62 引脚排列和引脚说明 STM32F427xx STM32F429xx 表 10. STM32F427xx 和 STM32F429xx 引脚和焊球定义 ( 续 ) 引脚号 LQFP100 LQFP144 UFBGA169 UFBGA176 LQFP176 WLCSP143 LQFP208 TFBGA216 引脚名 ( 复位后的功能 ) (1) 引脚类型 I/O 结构 注释 复用功能 其他函数 G12 PJ11 I/O FT LCD_G4, H11 VDD I/O FT H10 VSS I/O FT G13 PK0 I/O FT LCD_G5, F12 PK1 I/O FT LCD_G6, F13 PK2 I/O FT LCD_G7, - 87 H13 L J1 129 M13 PG2 I/O FT FMC_A12, - 88 NC (2) K G3 130 M12 PG3 I/O FT FMC_A13, - 89 H12 K G5 131 N12 PG4 I/O FT - 90 G13 K G6 132 N11 PG5 I/O FT - 91 G11 J G4 133 J15 PG6 I/O FT - 92 G12 J H1 134 J14 PG7 I/O FT - 93 F13 H G2 135 H14 PG8 I/O FT - 94 J7 G D2 136 G10 V SS S - 95 E6 H G1 137 G11 V DD S F9 H F2 138 H15 PC6 I/O FT FMC_A14/FMC_BA0, FMC_A15/FMC_BA1, FMC_INT2, DCMI_D12, LCD_R7, USART6_CK, FMC_INT3, DCMI_D13, LCD_CLK, SPI6_NSS, USART6_RTS, ETH_PPS_OUT, FMC_SDCLK, TIM3_CH1, TIM8_CH1, I2S2_MCK, USART6_TX, SDIO_D6, DCMI_D0, LCD_HSYNC, 62/226 DocID Rev 4

63 STM32F427xx STM32F429xx 引脚排列和引脚说明 表 10. STM32F427xx 和 STM32F429xx 引脚和焊球定义 ( 续 ) 引脚号 LQFP100 LQFP144 UFBGA169 UFBGA176 LQFP176 WLCSP143 LQFP208 TFBGA216 引脚名 ( 复位后的功能 ) (1) 引脚类型 I/O 结构 注释 复用功能 其他函数 F10 G F3 139 G15 PC7 I/O FT F11 G E4 140 G14 PC8 I/O FT F12 F E3 141 F14 PC9 I/O FT E13 F F1 142 F15 PA8 I/O FT E8 E E2 143 E15 PA9 I/O FT E9 D D5 144 D15 PA10 I/O FT E10 C D4 145 C15 PA11 I/O FT E11 b E1 146 b15 PA12 I/O FT TIM3_CH2, TIM8_CH2, I2S3_MCK, USART6_RX, SDIO_D7, DCMI_D1, LCD_G6, TIM3_CH3, TIM8_CH3, USART6_CK, SDIO_D0, DCMI_D2, MCO2, TIM3_CH4, TIM8_CH4, I2C3_SDA, I2S_CKIN, SDIO_D1, DCMI_D3, MCO1, TIM1_CH1, I2C3_SCL, USART1_CK, OTG_FS_SOF, LCD_R6, TIM1_CH2, I2C3_SMBA, USART1_TX, DCMI_D0, TIM1_CH3, USART1_RX, OTG_FS_ID, DCMI_D1, TIM1_CH4, USART1_CTS, CAN1_RX, LCD_R4, OTG_FS_DM, TIM1_ETR, USART1_RTS, CAN1_TX, LCD_R5, OTG_FS_DP, OTG_FS_ VBUS E12 A D3 147 A15 PA13 JTMS-SWDIO I/O FT JTMS-SWDIO, DocID Rev 4 63/226

64 引脚排列和引脚说明 STM32F427xx STM32F429xx 表 10. STM32F427xx 和 STM32F429xx 引脚和焊球定义 ( 续 ) 引脚号 LQFP100 LQFP144 UFBGA169 UFBGA176 LQFP176 WLCSP143 LQFP208 TFBGA216 引脚名 ( 复位后的功能 ) (1) 引脚类型 I/O 结构 注释 复用功能 其他函数 D12 F D1 148 E11 V CAP_2 S J10 F D2 149 F10 V SS S H4 G C1 150 F11 V DD S - - D13 E E12 PH13 I/O FT - - C13 E E13 PH14 I/O FT - - C12 D D13 PH15 I/O FT - - B13 E E14 PI0 I/O FT - - C11 D D14 PI1 I/O FT - - B12 C C14 PI2 I/O FT - - A12 C C13 PI3 I/O FT TIM8_CH1N, CAN1_TX, FMC_D21, LCD_G2, TIM8_CH2N, FMC_D22, DCMI_D4, LCD_G3, TIM8_CH3N, FMC_D23, DCMI_D11, LCD_G4, TIM5_CH4, SPI2_NSS/I2S2_WS (7), FMC_D24, DCMI_D13, LCD_G5, SPI2_SCK/I2S2_CK (7), FMC_D25, DCMI_D8, LCD_G6, TIM8_CH4, SPI2_MISO, I2S2ext_SD, FMC_D26, DCMI_D9, LCD_G7, TIM8_ETR, SPI2_MOSI/I2S2_SD, FMC_D27, DCMI_D10, - - D11 D9 135 F5 - F9 V SS S - - D3 C9 136 A1 158 E10 V DD S A11 A B1 159 A14 PA14 (JTCK- SWCLK) I/O FT JTCK-SWCLK/ 64/226 DocID Rev 4

65 STM32F427xx STM32F429xx 引脚排列和引脚说明 表 10. STM32F427xx 和 STM32F429xx 引脚和焊球定义 ( 续 ) 引脚号 LQFP100 LQFP144 UFBGA169 UFBGA176 LQFP176 WLCSP143 LQFP208 TFBGA216 引脚名 ( 复位后的功能 ) (1) 引脚类型 I/O 结构 注释 复用功能 其他函数 B11 A C2 160 A13 PA15 (JTDI) I/O FT JTDI, TIM2_CH1/TIM2_ETR, SPI1_NSS, SPI3_NSS/I2S3_WS, C10 B A2 161 B14 PC10 I/O FT B10 B B2 162 B13 PC11 I/O FT A10 A C3 163 A12 PC12 I/O FT D9 B B3 164 B12 PD0 I/O FT C9 C C4 165 C12 PD1 I/O FT B9 D A3 166 D12 PD2 I/O FT A9 D B4 167 C11 PD3 I/O FT D8 D B5 168 D11 PD4 I/O FT C8 C A4 169 C10 PD5 I/O FT SPI3_SCK/I2S3_CK, USART3_TX, UART4_TX, SDIO_D2, DCMI_D8, LCD_R2, I2S3ext_SD, SPI3_MISO, USART3_RX, UART4_RX, SDIO_D3, DCMI_D4, SPI3_MOSI/I2S3_SD, USART3_CK, UART5_TX, SDIO_CK, DCMI_D9, CAN1_RX, FMC_D2, CAN1_TX, FMC_D3, TIM3_ETR, UART5_RX, SDIO_CMD, DCMI_D11, SPI2_SCK/I2S2_CK, USART2_CTS, FMC_CLK, DCMI_D5, LCD_G7, USART2_RTS, FMC_NOE, USART2_TX, FMC_NWE, DocID Rev 4 65/226

66 引脚排列和引脚说明 STM32F427xx STM32F429xx 表 10. STM32F427xx 和 STM32F429xx 引脚和焊球定义 ( 续 ) 引脚号 LQFP100 LQFP144 UFBGA169 UFBGA176 LQFP176 WLCSP143 LQFP208 TFBGA216 引脚名 ( 复位后的功能 ) (1) 引脚类型 I/O 结构 注释 复用功能 其他函数 D F8 V SS S D6 C8 149 C5 171 E9 V DD S B8 B F4 172 B11 PD6 I/O FT A8 A A5 173 A11 PD7 I/O FT SPI3_MOSI/I2S3_SD, SAI1_SD_A, USART2_RX, FMC_NWAIT, DCMI_D10, LCD_B2, USART2_CK, FMC_NE1/FMC_NCE2, B10 PJ12 I/O FT LCD_B0, B9 PJ13 I/O FT LCD_B1, C9 PJ14 I/O FT LCD_B2, D10 PJ15 I/O FT LCD_B3, NC (2) C E5 178 D9 PG9 I/O FT C7 B C6 179 C8 PG10 I/O FT B7 B9 154 B6 180 B8 PG11 I/O FT A7 B8 155 A6 181 C7 PG12 I/O FT NC (2) A8 156 D6 182 B3 PG13 I/O FT USART6_RX, FMC_NE2/FMC_NCE3, DCMI_VSYNC (8), LCD_G3, FMC_NCE4_1/FMC_N E3, DCMI_D2, LCD_B2, ETH_MII_TX_EN/ETH_ RMII_TX_EN, FMC_NCE4_2, DCMI_D3, LCD_B3, SPI6_MISO, USART6_RTS, LCD_B4, FMC_NE4, LCD_B1, SPI6_SCK, USART6_CTS, ETH_MII_TXD0/ETH_R MII_TXD0, FMC_A24, 66/226 DocID Rev 4

67 STM32F427xx STM32F429xx 引脚排列和引脚说明 表 10. STM32F427xx 和 STM32F429xx 引脚和焊球定义 ( 续 ) 引脚号 LQFP100 LQFP144 UFBGA169 UFBGA176 LQFP176 WLCSP143 LQFP208 TFBGA216 引脚名 ( 复位后的功能 ) (1) 引脚类型 I/O 结构 注释 复用功能 其他函数 NC (2) A7 157 F6 183 A4 PG14 I/O FT SPI6_MOSI, USART6_TX, ETH_MII_TXD1/ETH_R MII_TXD1, FMC_A25, D7 D F7 V SS S L6 C7 159 E6 185 E8 V DD S D8 PK3 I/O FT LCD_B4, D7 PK4 I/O FT LCD_B5, C6 PK5 I/O FT LCD_B6, C5 PK6 I/O FT LCD_B7, C4 PK7 I/O FT LCD_DE, C6 B7 160 A7 191 B7 PG15 I/O FT B6 A B7 192 A A6 A9 162 C7 193 A9 PB3 (JTDO/TRACE SWO) PB4 (NJTRST) D5 A6 163 C8 194 A8 PB5 I/O FT I/O I/O FT FT USART6_CTS, FMC_SDNCAS, DCMI_D13, JTDO/TRACESWO, TIM2_CH2, SPI1_SCK, SPI3_SCK/I2S3_CK, NJTRST, TIM3_CH1, SPI1_MISO, SPI3_MISO, I2S3ext_SD, TIM3_CH2, I2C1_SMBA, SPI1_MOSI, SPI3_MOSI/I2S3_SD, CAN2_RX, OTG_HS_ULPI_D7, ETH_PPS_OUT, FMC_SDCKE1, DCMI_D10, DocID Rev 4 67/226

68 引脚排列和引脚说明 STM32F427xx STM32F429xx 表 10. STM32F427xx 和 STM32F429xx 引脚和焊球定义 ( 续 ) 引脚号 LQFP100 LQFP144 UFBGA169 UFBGA176 LQFP176 WLCSP143 LQFP208 TFBGA216 引脚名 ( 复位后的功能 ) (1) 引脚类型 I/O 结构 注释 复用功能 其他函数 C5 B6 164 A8 195 B6 PB6 I/O FT B5 B5 165 B8 196 B5 PB7 I/O FT TIM4_CH1, I2C1_SCL, USART1_TX, CAN2_TX, FMC_SDNE1, DCMI_D5, TIM4_CH2, I2C1_SDA, USART1_RX, FMC_NL, DCMI_VSYNC, A5 D6 166 C9 197 E6 BOOT0 I B V PP D4 A5 167 A9 198 A7 PB8 I/O FT C4 B4 168 B9 199 B4 PB9 I/O FT B4 A4 169 B A6 PE0 I/O FT A4 A3 170 A A5 PE1 I/O FT TIM4_CH3, TIM10_CH1, I2C1_SCL, CAN1_RX, ETH_MII_TXD3, SDIO_D4, DCMI_D6, LCD_B6, TIM4_CH4, TIM11_CH1, I2C1_SDA, SPI2_NSS/I2S2_WS, CAN1_TX, SDIO_D5, DCMI_D7, LCD_B7, TIM4_ETR, UART8_RX, FMC_NBL0, DCMI_D2, UART8_Tx, FMC_NBL1, DCMI_D3, 99 - F5 D F6 V SS S C3 C6 171 A E5 PDR_ON S K6 C5 172 D7 204 E7 V DD S - - B3 D C3 PI4 I/O FT TIM8_BKIN, FMC_NBL2, DCMI_D5, LCD_B4, 68/226 DocID Rev 4

69 STM32F427xx STM32F429xx 引脚排列和引脚说明 表 10. STM32F427xx 和 STM32F429xx 引脚和焊球定义 ( 续 ) 引脚号 LQFP100 LQFP144 UFBGA169 UFBGA176 LQFP176 WLCSP143 LQFP208 TFBGA216 引脚名 ( 复位后的功能 ) (1) 引脚类型 I/O 结构 注释 复用功能 其他函数 - - A3 C D3 PI5 I/O FT - - A2 C D6 PI6 I/O FT - - B1 C D4 PI7 I/O FT TIM8_CH1, FMC_NBL3, DCMI_VSYNC, LCD_B5, TIM8_CH2, FMC_D28, DCMI_D6, LCD_B6, TIM8_CH3, FMC_D29, DCMI_D7, LCD_B7, 1. 可用功能取决于所选器件 2. NC ( 未连接 ) 的引脚并不粘合 它们必须由软件配置为输出推挽并在输出数据寄存器中强制为 0, 以防止低功耗模式中的额外电流消耗 3. PC13 PC14 PC15 和 PC18 通过电源开关供电 由于该开关的灌电流能力有限 (3 ma), 因此在输出模式下使用 GPIO PC13 到 PC15 和 PI8 时存在以下限制 : - 速率不得超过 2 MHz, 最大负载为 30 pf - 这些 I/O 不能用作电流源 ( 如用于驱动 LED) 4. 备份域第一次上电后的主要功能 之后, 即使复位, 这些引脚的状态也取决于 RTC 寄存器的内容 ( 因为主复位不会复位这些寄存器 ) 有关如何管理这些 I/O 的详细信息, 请参见 STM32F4xx 参考手册中介绍 RTC 寄存器的部分, 可从 ST 网站下载该手册 : 5. 除了模拟模式或振荡器模式 (PC14 PC15 PH0 PH1), FT = 5 V 容限 6. 若器件采用 WLCSP143 UFBGA169 UFBGA176 LQFP176 TFBGA216 封装, 且 BYPASS_REG 引脚设为 V DD ( 调压器 OFF/ 内部复位 ON 模式 ), 则 PA0 被用作内部复位 ( 低电平有效 ) 7. PI0 和 PI1 不能用于 I2S2 全双工模式 8. 仅在硅版本 3, PG9 上的 DCMI_VSYNC 复用功能才可用 DocID Rev 4 69/226

70 引脚排列和引脚说明 STM32F427xx STM32F429xx 表 11. FMC 引脚定义 引脚名称 CF NOR/PSRAM/ SRAM NOR/PSRAM 复用 NAND16 SDRAM PF0 A0 A0 A0 PF1 A1 A1 A1 PF2 A2 A2 A2 PF3 A3 A3 A3 PF4 A4 A4 A4 PF5 A5 A5 A5 PF12 A6 A6 A6 PF13 A7 A7 A7 PF14 A8 A8 A8 PF15 A9 A9 A9 PG0 A10 A10 A10 PG1 A11 A11 PG2 A12 A12 PG3 A13 PG4 A14 BA0 PG5 A15 BA1 PD11 A16 A16 CLE PD12 A17 A17 ALE PD13 A18 A18 PE3 A19 A19 PE4 A20 A20 PE5 A21 A21 PE6 A22 A22 PE2 A23 A23 PG13 A24 A24 PG14 A25 A25 PD14 D0 D0 DA0 D0 D0 PD15 D1 D1 DA1 D1 D1 PD0 D2 D2 DA2 D2 D2 PD1 D3 D3 DA3 D3 D3 PE7 D4 D4 DA4 D4 D4 PE8 D5 D5 DA5 D5 D5 PE9 D6 D6 DA6 D6 D6 PE10 D7 D7 DA7 D7 D7 70/226 DocID Rev 4

71 STM32F427xx STM32F429xx 引脚排列和引脚说明 表 11. FMC 引脚定义 ( 续 ) 引脚名称 CF NOR/PSRAM/ SRAM NOR/PSRAM 复用 NAND16 SDRAM PE11 D8 D8 DA8 D8 D8 PE12 D9 D9 DA9 D9 D9 PE13 D10 D10 DA10 D10 D10 PE14 D11 D11 DA11 D11 D11 PE15 D12 D12 DA12 D12 D12 PD8 D13 D13 DA13 D13 D13 PD9 D14 D14 DA14 D14 D14 PD10 D15 D15 DA15 D15 D15 PH8 D16 D16 PH9 D17 D17 PH10 D18 D18 PH11 D19 D19 PH12 D20 D20 PH13 D21 D21 PH14 D22 D22 PH15 D23 D23 PI0 D24 D24 PI1 D25 D25 PI2 D26 D26 PI3 D27 D27 PI6 D28 D28 PI7 D29 D29 PI9 D30 D30 PI10 D31 D31 PD7 NE1 NE1 NCE2 PG9 NE2 NE2 NCE3 PG10 NCE4_1 NE3 NE3 PG11 NCE4_2 PG12 NE4 NE4 PD3 CLK CLK PD4 NOE NOE NOE NOE PD5 NWE NWE NWE NWE PD6 NWAIT NWAIT NWAIT NWAIT PB7 NADV NADV DocID Rev 4 71/226

72 引脚排列和引脚说明 STM32F427xx STM32F429xx 表 11. FMC 引脚定义 ( 续 ) 引脚名称 CF NOR/PSRAM/ SRAM NOR/PSRAM 复用 NAND16 SDRAM PF6 NIORD PF7 NREG PF8 NIOWR PF9 CD PF10 INTR PG6 INT2 PG7 INT3 PE0 NBL0 NBL0 NBL0 PE1 NBL1 NBL1 NBL1 PI4 NBL2 NBL2 PI5 NBL3 NBL3 PG8 SDCLK PC0 SDNWE PF11 SDNRAS PG15 SDNCAS PH2 SDCKE0 PH3 SDNE0 PH6 SDNE1 PH7 SDCKE1 PH5 SDNWE PC2 SDNE0 PC3 SDCKE0 PB5 SDCKE1 PB6 SDNE1 72/226 DocID Rev 4

73 DocID Rev 4 73/226 端口 A 端口 PA0 - PA1 - PA2 - PA3 - 表 12. STM32F427xx 和 STM32F429xx 复用功能映射 AF0 AF1 AF2 AF3 AF4 AF5 AF6 AF7 AF8 AF9 AF10 AF11 AF12 AF13 AF14 AF15 SYS TIM1/2 TIM3/4/5 TIM2_ CH1/TIM2 _ETR TIM2_ CH2 TIM2_ CH3 TIM2_ CH4 TIM5_ CH1 TIM5_ CH2 TIM5_ CH3 TIM5_ CH4 TIM8/9/ 10/11 TIM8_ ETR I2C1/ 2/3 SPI1/2/ 3/4/5/6 SPI2/3/S AI TIM9_ CH1 TIM9_ CH2 PA PA5 - PA6 - PA7 - PA8 MCO1 PA9 - PA10 - PA11 - PA12 - TIM2_ CH1/TIM2 _ETR TIM1_ BKIN TIM1_ CH1N TIM1_ CH1 TIM1_ CH2 TIM1_ CH3 TIM1_ CH4 TIM1_ ETR - TIM3_ CH1 TIM3_ CH2 TIM8_ CH1N TIM8_ BKIN TIM8_ CH1N I2C3_ SCL I2C3_ SMBA SPI1_ NSS SPI1_ SCK SPI1_ MISO SPI1_ MOSI SPI3_ NSS/ I2S3_WS SPI3/US ART1/2/3 USART2_ CTS USART2_ RTS USART2_ TX USART2_ RX USART2_ CK USART6/U ART4/5/7/8 CAN1/2/TIM 12/13/14/ LCD OTG2_HS /OTG1_ FS UART4_TX - - UART4_RX OTG_HS_ ULPI_D0 ETH ETH_MII_ CRS ETH_MII_ RX_CLK/E TH_RMII_ REF_CLK ETH_ MDIO ETH_MII_ COL OTG_HS_ ULPI_CK FMC/SDIO /OTG2_FS DCMI LCD SYS LCD_B5 OTG_HS_ SOF TIM13_CH TIM14_CH1 - USART1_ CK USART1_ TX USART1_ RX USART1_ CTS USART1_ RTS - - OTG_FS_ SOF DCMI_ HSYNC LCD_ VSYNC ETH_MII_ RX_DV/ ETH_RMII _CRS_DV CAN1_RX - CAN1_TX OTG_FS_ ID OTG_FS_ DM OTG_FS_ DP DCMI_ PIXCLK LCD_G LCD_R6 - - DCMI_ D0 DCMI_ D LCD_R LCD_R5 - - STM32F427xx STM32F429xx 引脚排列和引脚说明

74 74/226 DocID Rev 4 端口 A 端口 B 端口 PA13 PA14 PA15 JTMS- SWDI O JTCK- SWCL K JTDI PB0 - PB TIM2_ CH1/TIM2 _ETR TIM1_ CH2N TIM1_ CH3N TIM3_ CH3 TIM3_ CH4 TIM8_ CH2N TIM8_ CH3N SPI1_ NSS SPI3_ NSS/ I2S3_WS LCD_R LCD_R OTG_HS_ ULPI_D1 OTG_HS_ ULPI_D2 ETH_MII_ RXD2 ETH_MII_ RXD PB PB3 PB4 JTDO/ TRAC ESWO NJTR ST TIM2_ CH2 PB5 - - PB6 - - PB7 - - PB8 - - PB9 - - PB TIM2_ CH TIM3_ CH1 TIM3_ CH2 TIM4_ CH1 TIM4_ CH2 TIM4_ CH3 TIM4_ CH TIM10_ CH1 TIM11_ CH1 - - 表 12. STM32F427xx 和 STM32F429xx 复用功能映射 ( 续 ) AF0 AF1 AF2 AF3 AF4 AF5 AF6 AF7 AF8 AF9 AF10 AF11 AF12 AF13 AF14 AF15 SYS TIM1/2 TIM3/4/5 TIM8/9/ 10/11 I2C1/ 2/3 I2C1_ SMBA I2C1_ SCL I2C1_ SDA I2C1_ SCL I2C1_ SDA I2C2_ SCL SPI1/2/ 3/4/5/6 SPI1_ SCK SPI1_ MISO SPI1_ MOSI SPI3_ SCK/ I2S3_CK SPI3_ MISO SPI3_ MOSI/ I2S3_SD I2S3ext_ SD CAN2_RX USART1_ TX USART1_ RX OTG_HS_ ULPI_D7 ETH_PPS _OUT - CAN2_TX CAN1_RX - SPI2_ NSS/I2 S2_WS SPI2_ SCK/I2 S2_CK SPI2/3/S AI1 FMC_ SDCKE1 FMC_ SDNE FMC_NL ETH_MII_ TXD3 SDIO_D CAN1_TX - - SDIO_D5 - SPI3/US ART1/2/3 USART3_ TX USART6/U ART4/5/7/8 CAN1/2/TIM 12/13/14/ LCD - - OTG2_HS /OTG1_ FS OTG_HS_ ULPI_D3 ETH ETH_MII_ RX_ER FMC/SDIO /OTG2_FS DCMI LCD SYS DCMI_ D10 DCMI_ D5 DCMI_ VSYNC DCMI_ D6 DCMI_ D LCD_B6 LCD_B7 - - LCD_G4 引脚排列和引脚说明 STM32F427xx STM32F429xx

75 DocID Rev 4 75/226 端口 B 端口 C 端口 PB11 - PB12 - PB13 - PB14 - PB15 RTC_ REFIN TIM2_ CH4 TIM1_ BKIN TIM1_ CH1N TIM1_ CH2N TIM1_ CH3N I2C2_ SDA I2C2_ SMBA TIM8_ CH2N TIM8_ CH3N SPI2_ NSS/I2 S2_WS SPI2_ SCK/I2 S2_CK SPI2_ MISO SPI2_ MOSI/I2 S2_SD - - I2S2ext_ SD USART3_ RX USART3_ CK USART3_ CTS USART3_ RTS CAN2_RX - CAN2_TX OTG_HS_ ULPI_D4 OTG_HS_ ULPI_D5 OTG_HS_ ULPI_D6 ETH_MII_ TX_EN/ ETH_RMII _TX_EN ETH_MII_ TXD0/ETH _RMII_ TXD0 ETH_MII_ TXD1/ETH _RMII_TX D1 - TIM12_CH TIM12_CH2 - - PC OTG_HS_ ULPI_STP LCD_G5 OTG_HS_ ID OTG_HS_ DM OTG_HS_ DP FMC_SDN WE PC ETH_MDC PC PC SPI2_ MISO SPI2_ MOSI/I2 S2_SD I2S2ext_ SD PC PC PC6 - - PC7 - - TIM3_ CH1 TIM3_ CH2 TIM8_ CH1 TIM8_ CH2 表 12. STM32F427xx 和 STM32F429xx 复用功能映射 ( 续 ) AF0 AF1 AF2 AF3 AF4 AF5 AF6 AF7 AF8 AF9 AF10 AF11 AF12 AF13 AF14 AF15 SYS TIM1/2 TIM3/4/5 TIM8/9/ 10/11 I2C1/ 2/3 - SPI1/2/ 3/4/5/6 I2S2_ MCK - - SPI2/3/S AI1 - - I2S3_ MCK SPI3/US ART1/2/3 - USART6/U ART4/5/7/8 USART6_ TX USART6_ RX CAN1/2/TIM 12/13/14/ LCD OTG2_HS /OTG1_ FS OTG_HS_ ULPI_DIR OTG_HS_ ULPI_NXT ETH ETH_MII_ TXD2 ETH_MII_ TX_CLK ETH_MII_ RXD0/ETH _RMII_ RXD0 ETH_MII_ RXD1/ETH _RMII_ RXD1 FMC/SDIO /OTG2_FS FMC_ SDNE0 FMC_ SDCKE SDIO_D SDIO_D7 DCMI LCD SYS DCMI_ D0 DCMI_ D1 LCD_ HSYNC LCD_G6 STM32F427xx STM32F429xx 引脚排列和引脚说明

76 76/226 DocID Rev 4 端口 C 端口 D 端口 PC8 - - PC9 MCO2 - TIM3_ CH3 TIM3_ CH4 TIM8_ CH3 TIM8_ CH I2C3_ SDA I2S_ CKIN PC PC I2S3ext _SD PC USART6_ CK SDIO_D SDIO_D1 SPI3_ SCK/I2S 3_CK SPI3_ MISO SPI3_ MOSI/I2 S3_SD USART3_ TX USART3_ RX USART3_ CK UART4_TX SDIO_D2 UART4_RX SDIO_D3 UART5_TX SDIO_CK PC PC PC PD CAN1_RX - - FMC_D2 - - PD CAN1_TX - - FMC_D3 - - PD2 - - TIM3_ ETR PD UART5_RX SPI2_S CK/I 2S2_CK PD PD PD 表 12. STM32F427xx 和 STM32F429xx 复用功能映射 ( 续 ) AF0 AF1 AF2 AF3 AF4 AF5 AF6 AF7 AF8 AF9 AF10 AF11 AF12 AF13 AF14 AF15 SYS TIM1/2 TIM3/4/5 TIM8/9/ 10/11 I2C1/ 2/3 SPI1/2/ 3/4/5/6 SPI3_ MOSI/I2 S3_SD SPI2/3/S AI1 - SAI1_ SD_A SPI3/US ART1/2/3 USART2_ CTS USART2_ RTS USART2_ TX USART2_ RX USART6/U ART4/5/7/8 CAN1/2/TIM 12/13/14/ LCD OTG2_HS /OTG1_ FS ETH SDIO_ CMD FMC_CLK DCMI_ D2 DCMI_ D3 DCMI_ D8 DCMI_ D4 DCMI_ D9 DCMI_ D11 DCMI_ D5 - - LCD_R LCD_G FMC_NOE FMC_NWE FMC/SDIO /OTG2_FS FMC_ NWAIT DCMI LCD SYS DCMI_ D10 LCD_B2 引脚排列和引脚说明 STM32F427xx STM32F429xx

77 DocID Rev 4 77/226 端口 D 端口 E 端口 PD PD PD PD PD PD PD PD PD PE0 - - TIM4_ CH1 TIM4_ CH2 TIM4_ CH3 TIM4_ CH4 TIM4_ ETR USART2_ CK USART3_ TX USART3_ RX USART3_ CK USART3_ CTS USART3_ RTS FMC_NE1/ FMC_ NCE FMC_D FMC_D FMC_D15 - LCD_B FMC_A FMC_A FMC_A FMC_D FMC_D UART8_Rx PE UART8_Tx PE2 PE3 PE4 PE5 PE6 TRAC ECLK TRAC ED0 TRAC ED1 TRAC ED2 TRAC ED SPI4_ SCK TIM9_ CH1 TIM9_ CH2 表 12. STM32F427xx 和 STM32F429xx 复用功能映射 ( 续 ) AF0 AF1 AF2 AF3 AF4 AF5 AF6 AF7 AF8 AF9 AF10 AF11 AF12 AF13 AF14 AF15 SYS TIM1/2 TIM3/4/5 TIM8/9/ 10/11 I2C1/ 2/3 - - SPI1/2/ 3/4/5/6 SPI4_ NSS SPI4_M ISO SPI4_ MOSI SPI2/3/S AI1 SAI1_ MCLK_A SAI1_ SD_B SAI1_ FS_A SAI1_ SCK_A SAI1_ SD_A SPI3/US ART1/2/3 USART6/U ART4/5/7/8 CAN1/2/TIM 12/13/14/ LCD OTG2_HS /OTG1_ FS ETH_MII_ TXD3 FMC_ NBL0 FMC_ NBL1 DCMI_ D2 DCMI_ D3 FMC_A FMC_A ETH FMC/SDIO /OTG2_FS FMC_A FMC_A FMC_A22 DCMI LCD SYS DCMI_ D4 DCMI_ D6 DCMI_ D7 - - LCD_B0 LCD_G0 LCD_G1 STM32F427xx STM32F429xx 引脚排列和引脚说明

78 78/226 DocID Rev 4 端口 E 端口 F 端口 PE7 - PE8 - PE9 - PE10 - PE11 - PE12 - PE13 - PE14 - PE15 - TIM1_ ETR TIM1_ CH1N TIM1_ CH1 TIM1_ CH2N TIM1_ CH2 TIM1_ CH3N TIM1_ CH3 TIM1_ CH4 TIM1_ BKIN UART7_Rx FMC_D UART7_Tx FMC_D FMC_D FMC_D PF PF1 - PF SPI4_ NSS SPI4_ SCK SPI4_ MISO SPI4_ MOSI FMC_D8 - LCD_G FMC_D9 - LCD_B FMC_D10 - LCD_DE FMC_D FMC_D12 - LCD_R7 I2C2_ SDA I2C2_ SCL I2C2_ SMBA FMC_A FMC_A FMC_A2 - - PF FMC_A3 - - PF FMC_A4 - - PF FMC_A5 - - PF PF TIM10_ CH1 TIM11_ CH1 表 12. STM32F427xx 和 STM32F429xx 复用功能映射 ( 续 ) AF0 AF1 AF2 AF3 AF4 AF5 AF6 AF7 AF8 AF9 AF10 AF11 AF12 AF13 AF14 AF15 SYS TIM1/2 TIM3/4/5 TIM8/9/ 10/11 I2C1/ 2/3 - - SPI1/2/ 3/4/5/6 SPI5_ NSS SPI5_ SCK SPI2/3/S AI1 SAI1_ SD_B SAI1_ MCLK_B SPI3/US ART1/2/3 USART6/U ART4/5/7/8 CAN1/2/TIM 12/13/14/ LCD OTG2_HS /OTG1_ FS - UART7_Rx UART7_Tx ETH FMC/SDIO /OTG2_FS FMC_ NIORD FMC_ NREG DCMI LCD SYS LCD_ CLK 引脚排列和引脚说明 STM32F427xx STM32F429xx

79 DocID Rev 4 79/226 端口 F 端口 G 端口 PF PF SPI5_ MISO SPI5_ MOSI SAI1_ SCK_B SAI1_ FS_B - - TIM13_CH1 - - FMC_ NIOWR TIM14_CH1 - - FMC_CD - - PF FMC_INTR DCMI_ D11 PF SPI5_ MOSI FMC_ SDNRAS PF FMC_A6 - - PF FMC_A7 - - PF FMC_A8 - - PF FMC_A9 - - PG FMC_A PG FMC_A PG FMC_A PG FMC_A PG PG FMC_A14/ FMC_BA0 FMC_A15/ FMC_BA1 PG FMC_INT2 PG PG 表 12. STM32F427xx 和 STM32F429xx 复用功能映射 ( 续 ) AF0 AF1 AF2 AF3 AF4 AF5 AF6 AF7 AF8 AF9 AF10 AF11 AF12 AF13 AF14 AF15 SYS TIM1/2 TIM3/4/5 TIM8/9/ 10/11 I2C1/ 2/3 SPI1/2/ 3/4/5/6 SPI6_ NSS SPI2/3/S AI1 SPI3/US ART1/2/3 - - USART6/U ART4/5/7/8 USART6_ CK USART6_ RTS CAN1/2/TIM 12/13/14/ LCD OTG2_HS /OTG1_ FS FMC_INT3 - - ETH ETH_PPS _OUT FMC/SDIO /OTG2_FS FMC_SDC LK DCMI LCD SYS DCMI_ D12 LCD_DE DCMI_ D12 DCMI_ D13 LCD_R7 LCD_ CLK - - STM32F427xx STM32F429xx 引脚排列和引脚说明

80 80/226 DocID Rev 4 端口 G 端口 H 端口 PG USART6_ RX PG LCD_G3 - - PG PG PG PG SPI6_ MISO SPI6_ SCK SPI6_ MOSI PG USART6_ RTS USART6_ CTS USART6_ TX USART6_ CTS ETH_MII_ TX_EN/ ETH_RMII _TX_EN FMC_NE2/ FMC_ NCE3 FMC_ NCE4_1/ FMC_NE3 FMC_ NCE4_2 DCMI_ VSYNC (1) DCMI_ D2 DCMI_ D3 - LCD_B2 LCD_B3 LCD_B4 - - FMC_NE4 - LCD_B ETH_MII_ TXD0/ ETH_RMII _TXD0 ETH_MII_ TXD1/ ETH_RMII _TXD FMC_A FMC_A FMC_ SDNCAS PH PH PH PH PH PH PH 表 12. STM32F427xx 和 STM32F429xx 复用功能映射 ( 续 ) AF0 AF1 AF2 AF3 AF4 AF5 AF6 AF7 AF8 AF9 AF10 AF11 AF12 AF13 AF14 AF15 SYS TIM1/2 TIM3/4/5 TIM8/9/ 10/11 I2C1/ 2/3 I2C2_ SCL I2C2_ SDA I2C2_ SMBA SPI1/2/ 3/4/5/ SPI5_N SS SPI5_ SCK SPI2/3/S AI1 SPI3/US ART1/2/3 USART6/U ART4/5/7/8 CAN1/2/TIM 12/13/14/ LCD OTG2_HS /OTG1_ FS OTG_HS_ ULPI_NXT ETH_MII_ CRS ETH_MII_ COL TIM12_CH1 - - ETH FMC/SDIO /OTG2_FS FMC_ SDCKE0 FMC_SDN E0 DCMI_ D13 - LCD_R0 - LCD_R FMC_SDN WE FMC_ SDNE1 DCMI LCD SYS DCMI_ D8 - - 引脚排列和引脚说明 STM32F427xx STM32F429xx

81 DocID Rev 4 81/226 端口 H 端口 I 端口 PH PH PH PH PH PH TIM5_ CH1 TIM5_ CH2 TIM5_ CH3 PH PH PH PI0 - - TIM5_ CH4 I2C3_ SCL I2C3_ SDA I2C3_ SMBA SPI5_ MISO ETH_MII_ RXD3 FMC_ SDCKE FMC_D TIM12_CH2 - - FMC_D FMC_D FMC_D FMC_D20 TIM8_ CH1N TIM8_ CH2N TIM8_ CH3N - - PI PI PI PI PI PI TIM8_ CH4 TIM8_ ETR TIM8_ BKIN TIM8_ CH1 TIM8_ CH2 表 12. STM32F427xx 和 STM32F429xx 复用功能映射 ( 续 ) AF0 AF1 AF2 AF3 AF4 AF5 AF6 AF7 AF8 AF9 AF10 AF11 AF12 AF13 AF14 AF15 SYS TIM1/2 TIM3/4/5 TIM8/9/ 10/11 I2C1/ 2/3 DCMI_ D9 - - DCMI_ HSYNC LCD_R2 DCMI_ D0 DCMI_ D1 DCMI_ D2 DCMI_ D3 LCD_R3 LCD_R4 LCD_R5 LCD_R CAN1_TX - - FMC_D21 - LCD_G FMC_D FMC_D SPI1/2/ 3/4/5/6 SPI2_ NSS/I2 S2_WS SPI2_ SCK/I2 S2_CK SPI2_ MISO SPI2_M OSI/I2S 2_SD SPI2/3/S AI FMC_D FMC_D25 I2S2ext_ SD SPI3/US ART1/2/3 USART6/U ART4/5/7/8 CAN1/2/TIM 12/13/14/ LCD OTG2_HS /OTG1_ FS FMC_D FMC_D27 FMC_ NBL2 FMC_ NBL FMC_D28 ETH FMC/SDIO /OTG2_FS DCMI LCD SYS DCMI_ D4 DCMI_ D11 DCMI_ D13 DCMI_ D8 DCMI_ D9 DCMI_D 10 DCMI_D 5 LCD_G3 LCD_G4 LCD_G5 LCD_G6 LCD_G7 LCD_B4 DCMI_ VSYNC LCD_B5 DCMI_ D6 LCD_B6 STM32F427xx STM32F429xx 引脚排列和引脚说明

82 82/226 DocID Rev 4 端口 I 端口 J 端口 PI TIM8_ CH3 表 12. STM32F427xx 和 STM32F429xx 复用功能映射 ( 续 ) AF0 AF1 AF2 AF3 AF4 AF5 AF6 AF7 AF8 AF9 AF10 AF11 AF12 AF13 AF14 AF15 SYS TIM1/2 TIM3/4/5 TIM8/9/ 10/11 I2C1/ 2/3 SPI1/2/ 3/4/5/6 SPI2/3/S AI1 SPI3/US ART1/2/3 USART6/U ART4/5/7/8 CAN1/2/TIM 12/13/14/ LCD FMC_D29 PI PI CAN1_RX - - FMC_D30 - PI PI OTG2_HS /OTG1_ FS OTG_HS_ ULPI_DIR ETH_MII_ RX_ER DCMI_ D7 FMC_D31 - LCD_B7 LCD_ VSYNC LCD_ HSYNC PI PI PI PI LCD_R0 PJ LCD_R1 PJ LCD_R2 PJ LCD_R3 PJ LCD_R4 PJ LCD_R5 PJ LCD_R6 PJ LCD_R7 PJ LCD_G0 ETH FMC/SDIO /OTG2_FS DCMI LCD SYS LCD_ HSYNC LCD_ VSYNC LCD_ CLK 引脚排列和引脚说明 STM32F427xx STM32F429xx

83 DocID Rev 4 83/226 端口 J 端口 K 端口 PJ LCD_G1 PJ LCD_G2 PJ LCD_G3 PJ LCD_G4 PJ LCD_B0 PJ LCD_B1 PJ LCD_B2 PJ LCD_B3 PK LCD_G5 PK LCD_G6 PK LCD_G7 PK LCD_B4 PK LCD_B5 PK LCD_B6 PK LCD_B7 PK LCD_DE 1. 仅在硅版本 3, PG9 上的 DCMI_VSYNC 复用功能才可用 表 12. STM32F427xx 和 STM32F429xx 复用功能映射 ( 续 ) AF0 AF1 AF2 AF3 AF4 AF5 AF6 AF7 AF8 AF9 AF10 AF11 AF12 AF13 AF14 AF15 SYS TIM1/2 TIM3/4/5 TIM8/9/ 10/11 I2C1/ 2/3 SPI1/2/ 3/4/5/6 SPI2/3/S AI1 SPI3/US ART1/2/3 USART6/U ART4/5/7/8 CAN1/2/TIM 12/13/14/ LCD OTG2_HS /OTG1_ FS ETH FMC/SDIO /OTG2_FS DCMI LCD SYS STM32F427xx STM32F429xx 引脚排列和引脚说明

84 存储器映射 STM32F427xx STM32F429xx 84/226 DocID Rev 4 5 存储器映射存储器映射如图 19 所示 图 19. 存储器映射

85 STM32F427xx STM32F429xx 存储器映射 表 13. STM32F427xx 和 STM32F429xx 寄存器边界地址 总线 边界地址 外设 0xE00F FFFF - 0xFFFF FFFF 保留 Cortex-M4 0xE xE00F FFFF Cortex-M4 内部外设 0xD xDFFF FFFF FMC 存储区域 6 0xC xCFFF FFFF FMC 存储区域 5 AHB3 0xA xBFFF FFFF 保留 0xA xA000 0FFF FMC 控制寄存器 0x x9FFF FFFF FMC 存储区域 4 0x x8FFF FFFF FMC 存储区域 3 0x x7FFF FFFF FMC 存储区域 2 0x x6FFF FFFF FMC 存储区域 1 AHB2 0x5006 0C00-0x5FFF FFFF 0x X5006 0BFF 0x X FF 0x X FF 0x x5004 FFFF 0x X5003 FFFF 保留 RNG 保留 DCMI 保留 USB OTG FS DocID Rev 4 85/226

86 存储器映射 STM32F427xx STM32F429xx 表 13. STM32F427xx 和 STM32F429xx 寄存器边界地址 ( 续 ) 总线边界地址外设 AHB1 0x x4FFF FFFF 0x x4007 FFFF 0x4002 BC00-0x4003 FFFF 0x4002 B000-0x4002 BBFF 0x x4002 AFFF 0x x FF 0x4002 8C00-0x4002 8FFF 0x x4002 8BFF 0x x FF 0x x FF 0x x4002 7FFF 0x x FF 0x x FF 0X X4002 5FFF 0x x4002 4FFF 0x4002 3C00-0x4002 3FFF 0x x4002 3BFF 0X X FF 0x x FF 0x4002 2C00-0x4002 2FFF 0x x4002 2BFF 0x x FF 0x x FF 0x4002 1C00-0x4002 1FFF 0x x4002 1BFF 0x x FF 0x x FF 0X4002 0C00-0x4002 0FFF 0x x4002 0BFF 0x x FF 0x x FF 保留 USB OTG HS 保留 DMA2D 保留以太网 MAC 保留 DMA2 DMA1 保留 BKPSRAM Flash 接口寄存器 RCC 保留 CRC 保留 GPIOK GPIOJ GPIOI GPIOH GPIOG GPIOF GPIOE GPIOD GPIOC GPIOB GPIOA 86/226 DocID Rev 4

87 STM32F427xx STM32F429xx 存储器映射 表 13. STM32F427xx 和 STM32F429xx 寄存器边界地址 ( 续 ) 总线边界地址外设 APB2 0x4001 6C00-0x4001 FFFF 0x x4001 6BFF 0x4001 5C00-0x FF 0x x4001 5BFF 0x x FF 0x x FF 0x x FF 0x x FF 0x4001 4C00-0x4001 4FFF 0x x4001 4BFF 0x x FF 0x x FF 0x4001 3C00-0x4001 3FFF 0x x4001 3BFF 0x x FF 0x x FF 0x4001 2C00-0x4001 2FFF 0x x4001 2BFF 0x x FF 0x x4001 1FFF 0x x FF 0x x FF 0x x4001 0FFF 0x x FF 0x x FF 保留 LCD-TFT 保留 SAI1 SPI6 SPI5 SPI6 SPI5 保留 TIM11 TIM10 TIM9 EXTI SYSCFG SPI4 SPI1 SDIO 保留 ADC1 - ADC2 - ADC3 保留 USART6 USART1 保留 TIM8 TIM1 DocID Rev 4 87/226

88 存储器映射 STM32F427xx STM32F429xx 表 13. STM32F427xx 和 STM32F429xx 寄存器边界地址 ( 续 ) 总线边界地址外设 APB1 0x x4000 FFFF 0x4000 7C00-0x4000 7FFF 0x x4000 7BFF 0x x FF 0x x FF 0x4000 6C00-0x4000 6FFF 0x x4000 6BFF 0x x FF 0x x FF 0x4000 5C00-0x4000 5FFF 0x x4000 5BFF 0x x FF 0x x FF 0x4000 4C00-0x4000 4FFF 0x x4000 4BFF 0x x FF 0x x FF 0x4000 3C00-0x4000 3FFF 0x x4000 3BFF 0x x FF 0x x FF 0x4000 2C00-0x4000 2FFF 0x x4000 2BFF 0x x FF 0x x FF 0x4000 1C00-0x4000 1FFF 0x x4000 1BFF 0x x FF 0x x FF 0x4000 0C00-0x4000 0FFF 0x x4000 0BFF 0x x FF 0x x FF 保留 UART8 UART7 DAC PWR 保留 CAN2 CAN1 保留 I2C3 I2C2 I2C1 UART5 UART4 USART3 USART2 I2S3ext SPI3 / I2S3 SPI2 / I2S2 I2S2ext IWDG WWDG RTC & BKP 寄存器保留 TIM14 TIM13 TIM12 TIM7 TIM6 TIM5 TIM4 TIM3 TIM2 88/226 DocID Rev 4

89 STM32F427xx STM32F429xx 电气特性 6 电气特性 6.1 参数条件 若无另行说明, 所有电压都以 V SS 为基准 最小值和最大值 典型值 典型曲线 负载电容 除非特别说明, 所有器件的最小值和最大值已在生产期间进行过测试, 测试环境温度为 T A = 25 C 和 T A = T A max ( 取决于所选器件的温度范围 ), 这些值能在最坏的环境温度 供电电压和时钟频率条件下得到保证 根据特性分析结果 设计仿真和 / 或技术特性得到的数据在表格的脚注中说明, 并未在生产中进行测试 在特性分析基础上, 最小值和最大值是通过样本测试后, 取其平均值再加上或减去三倍的标准差 ( 平均值 ±3σ) 得到 除非特别说明, 典型数据都是在 T A = 25 C V DD = 3.3 V 条件下测得的 ( 针对 1.7 V V DD 3.6 V 电压范围 这些数据未经测试, 仅供设计参考 典型的 ADC 精度值是通过对一个标准扩散批次采样, 在整个温度范围内执行特性分析确定的, 其中 95% 的器件的误差小于或等于指定的值 ( 平均值 ±2σ) 除非特别说明, 否则所有典型曲线未经测试, 仅供设计参考 图 20 中显示了用于测量引脚参数的负载条件 引脚输入电压 图 21 中显示了器件引脚上输入电压的测量方法 图 20. 引脚负载条件 图 21. 引脚输入电压 DocID Rev 4 89/226

90 电气特性 STM32F427xx STM32F429xx 电源方案 图 22. 电源方案 1. 若需连接 BYPASS_REG 和 PDR_ON 引脚, 请参考第 3.17 章节 : 电源监控器和第 3.18 章节 : 调压器 2. 当调压器 OFF 时, 应将两个 2.2 µf 陶瓷电容替换为两个 100 nf 去耦电容 µf 陶瓷电容必须连至 V DD 引脚之一 4. V DDA =V DD 和 V SSA =V SS 注意 : 每个电源对 (V DD /V SS, V DDA /V SSA...) 必须使用上述的滤波陶瓷电容去耦 这些电容必须尽量靠近或低于 PCB 下面的适当引脚, 以确保器件正常工作 不建议去掉滤波电容来降低 PCB 尺寸或成本 这可能导致器件工作不正常 90/226 DocID Rev 4

91 STM32F427xx STM32F429xx 电气特性 电流消耗测量 图 23. 电流消耗测量方案 I DD _V BAT V BAT I DD V DD V DDA ai 绝对最大额定值 如果加在器件上的载荷超过表 14: 电压特性 表 15: 电流特性和表 16: 热特性中列出的绝对最大额定值, 则可能导致器件永久损坏 这些数值只是额定应力, 并不意味着器件在这些条件下功能正常 长期工作在最大额定值条件下可能会影响器件的可靠性 表 14. 电压特性 符号额定值最小值最大值单位 V DD V SS 外部主电源电压 ( 包括 V DDA V DD 和 VBAT)(1) (2) FT 引脚上的输入电压 V SS 0.3 V DD +4.0 V IN TTa 引脚上的输入电压 V SS 任何其它引脚上的输入电压 V SS BOOT0 引脚上的输入电压 V SS 9.0 V ΔV DDx 不同 V DD 电源引脚之间的电压变化 - 50 V SSX V SS 不同接地引脚之间的电压变化 - 50 mv V ESD(HBM) 静电放电电压 ( 人体模型 ) 请参见第 章节 : 绝对最大额定值 ( 电气敏感性 ) 1. 在允许的范围内, 所有主电源 (V DD V DDA ) 和接地 (V SS V SSA ) 引脚必须始终连接到外部电源 2. 必须始终遵循 V IN 的最大值 有关允许的最大注入电流值的信息, 请参见表 15 DocID Rev 4 91/226

92 电气特性 STM32F427xx STM32F429xx 表 15. 电流特性 符号 额定值 最大值 单位 ΣI VDD 流入所有 V DD_x 电源线的总电流 ( 拉电流 ) (1) 270 Σ I VSS 流出所有 V SS_x 接地线的总电流 ( 灌电流 ) (1) -270 I VDD 流入每个 V DD_x 电源线的最大电流 ( 拉电流 ) (1) 100 I VSS 流出每个 V SS_x 接地线的最大电流 ( 灌电流 ) (1) -100 I IO ΣI IO 任意 I/O 和控制引脚的输出灌电流 25 任意 I/O 和控制引脚的输出拉电流 -25 所有 I/O 和控制引脚上的总输出灌电流 (2) 120 所有 I/O 和控制引脚上的总输出拉电流 (2) -120 ma I INJ(PIN) (3) ΣI INJ(PIN) (5) FT 引脚上的注入电流 (4) 5/+0 (4) NRST 和 BOOT0 引脚上的注入电流 TTa 引脚上的注入电流 (5) ±5 所有 I/O 和控制引脚上的总注入电流 (6) ±25 1. 在允许的范围内, 所有主电源 (V DD V DDA ) 和接地 (V SS V SSA ) 引脚必须始终连接到外部电源 2. 此电流消耗必须正确分布至所有 I/O 和控制引脚 总输出电流一定不能在参考高引脚数 LQFP 封装的两个连续电源引脚间灌 / 拉 3. 反向注入电流会干扰器件的模拟性能 请参见第 章节 :12 位 ADC 特性中的注释 4. 这些 I/O 上无法正向注入, 输入电压低于指定的最大值时也不会发生正向注入 5. 当 V IN >V DDA 时, 会产生正向注入电流 ; 当 V IN <V SS 时, 会产生反向注入电流 不得超出 I INJ(PIN) 有关允许的最大输入电 压值的信息, 请参见表 当多个输入同时存在注入电流时,ΣI INJ(PIN) 的最大值等于正向注入电流和反向注入电流 ( 瞬时值 ) 的绝对值之和 表 16. 热特性 符号 额定值 数值 单位 T STG 储存温度范围 65 到 +150 C T J 最大结温 125 C 92/226 DocID Rev 4

93 STM32F427xx STM32F429xx 电气特性 6.3 工作条件 通用工作条件 表 17. 通用工作条件 符号参数条件 (1) 最小值 典型值 最大值 单位 电源级别 3 (PWR_CR 寄存器中的 VOS[1:0] 位 = 0x01), 调压器 ON, 超载 OFF f HCLK 内部 AHB 时钟频率 电源级别 2 (PWR_CR 寄存器中的 VOS[1:0] 位 = 0x10), 调压器 ON 超载 OFF 超载 ON 电源级别 1 (PWR_CR 寄存器中的 VOS[1:0] 位 = 0x11), 调压器 ON 超载 OFF 超载 ON MHz f PCLK1 内部 APB1 时钟频率 超载 OFF 0-42 超载 ON 0-45 f PCLK2 内部 APB2 时钟频率 超载 OFF 0-84 超载 ON 0-90 DocID Rev 4 93/226

94 电气特性 STM32F427xx STM32F429xx 表 17. 通用工作条件 ( 续 ) 符号参数条件 (1) 最小值 典型值 最大值 单位 V DD 标准工作电压 1.7 (2) V DDA (3) (4) 模拟工作电压 (ADC 限制在 1.2 M 采样 ) 模拟工作电压 (ADC 限制在 2.4 M 采样 ) 必须与 V DD 等电位 (5) 1.7 (2) V BAT 备份工作电压 V 12 V IN 调压器 ON:V CAP_1 /V CAP_2 引脚上的 1.2 V 内部电压 调压器 OFF: 必须从外部调压器在 V CAP_1 /V CAP_2 引脚上提供 (6) 1.2 V 外部电压 (7) RST 和 FT 引脚上的输入电压 电源级别 3 (PWR_CR 寄存器中的 VOS[1:0] 位 = 0x01), 120 MHz HCLK 最大频率 电源级别 2 (PWR_CR 寄存器中的 VOS[1:0] 位 = 0x10), HCLK 最大频率在超载 OFF 时为 144 MHz, 超载 ON 时为 168 MHz 电源级别 1 (PWR_CR 寄存器中的 VOS[1:0] 位 = 0x11), HCLK 最大频率在超载 OFF 时为 168 MHz, 超载 ON 时为 180 MHz 最大频率 120 MHz 最大频率 144 MHz 最大频率 168 MHz V V DD 3.6 V V DD 2 V TTa 引脚上的输入电压 V DDA BOOT0 引脚上的输入电压 0-9 T A = 85 C ( 后缀为 6) 或 T A = P D 105 C ( 后缀为 7) 时的功率耗 (8) 散 TA 环境温度 ( 后缀为 6 的版本 ) 环境温度 ( 后缀为 7 的版本 ) LQFP WLCSP LQFP UFBGA LQFP UFBGA LQFP TFBGA 最大功率耗散 低功率耗散 (9) 最大功率耗散 (9) 低功率耗散 V V mω C C 94/226 DocID Rev 4

95 STM32F427xx STM32F429xx 电气特性 表 17. 通用工作条件 ( 续 ) 符号参数条件 (1) 最小值 典型值 最大值 单位 TJ 结温范围 后缀为 6 的版本 后缀为 7 的版本 C 1. 在 1.7 至 2.1 V 的电压范围内不支持超载模式 2. 使用外部电源监控器时, 可达到 1.7 V 的 V DD /V DDA 最小值 ( 请参考第 章节 : 内部复位 OFF) 3. 当使用 ADC 时, 请参见表 76: ADC 特性 4. 若存在 V REF+ 引脚, 则必须考虑下述条件 :V DDA -V REF+ < 1.2 V 5. 建议使用相同的电源为 V DD 和 V DDA 供电 在上电和掉电期间, V DD 和 V DDA 之间容许的最大差值为 300 mv 6. 当内部调压器 OFF 时, 不支持超载模式 7. 要使电压保持在高于 VDD+0.3, 必须禁止内部上拉 / 下拉电阻 8. 如果 T A 较低, 只要 T J 不超过 T Jmax ( 参见 ), 便允许更高的 P D 值 9. 在低功率耗散状态下, 只要 T J 不超过 T Jmax ( 参见 ), T A 便可扩展到此范围 表 18. 不同工作供电电压范围的限制 工作供电电压范围 ADC 运算 最大 Flash 访问频率, 无等待状态 (f Flashmax ) 最大 HCLK 频率 vs Flash 等待状态 (1)(2) I/O 运算 可能的 Flash 操作 V DD =1.7 至 2.1 V (3) 转换时间高达 1.2 Msps 20 MHz (4) 168 MHz, 有 8 个等待状态, 超载 OFF 没有 I/O 补偿 仅 8 位擦除和编程操作 V DD = 2.1 至 2.4 V 转换时间高达 1.2 Msps 22 MHz 180 MHz, 有 8 个等待状态, 超载 ON 没有 I/O 补偿 16 位擦除和编程操作 V DD = 2.4 至 2.7 V 转换时间高达 2.4 Msps 24 MHz 180 MHz, 有 7 个等待状态, 超载 ON 有 I/O 补偿 16 位擦除和编程操作 V DD = 2.7 至 3.6 V (5) 转换时间高达 2.4 Msps 30 MHz 180 MHz, 有 5 个等待状态, 超载 ON 有 I/O 补偿 32 位擦除和编程操作 1. 仅当从 Flash 执行代码时可用 当从 RAM 执行代码时, 无需等待状态 2. 得益于 ART 加速器和 128 位 Flash, 这里给出的等待状态数目不影响从 Flash 的执行速度, 原因是 ART 加速器可达到等效 于 0 等待状态程序执行的性能 3. 使用外部电源监控器时, 可达到 1.7 V 的 V DD /V DDA 最小值 ( 请参考第 章节 : 内部复位 OFF) 4. 预取不可用 5. USB 全速 PHY 的电压范围可低至 2.7 V 然而 D- 和 D+ 引脚的电气特性在 2.7 至 3 V 间会变差 DocID Rev 4 95/226

96 电气特性 STM32F427xx STM32F429xx VCAP1/VCAP2 外部电容 主调压器的稳定性是通过将外部电容 C EXT 连接到 VCAP1/VCAP2 引脚实现的 C EXT 在表 19 中说明 图 24. 外部电容 C EXT 1. 图例 :ESR 为等效串联电阻 (1) 表 19. VCAP1/VCAP2 工作条件 符号参数条件 CEXT 外部电容的电容值 2.2 µf ESR 外部电容的 ESR < 2 Ω 1. 当旁路调压器时, 不需要两个 2.2 µf 的 V CAP 电容, 应将其替换为两个 100 nf 的去耦电容 上电 / 掉电时的工作条件 ( 稳压器开 ) T A 服从一般工作条件 表 20. 上电 / 掉电时的工作条件 ( 稳压器开 ) 符号参数最小值最大值单位 V DD 上升时间速率 20 t VDD V DD 下降时间速率 20 µs/v 上电 / 掉电时的工作条件 ( 稳压器关 ) T A 服从一般工作条件 表 21. 上电 / 掉电时的工作条件 ( 稳压器关 ) (1) 符号参数条件 最小值 最大值 单位 V DD 上升时间速率上电 20 t VDD V DD 下降时间速率掉电 20 t VCAP V CAP_1 和 V CAP_2 上升时间速率上电 20 V CAP_1 和 V CAP_2 下降时间速率掉电 20 µs/v 1. 为在掉电时复位内部逻辑, 必须当 V DD 低于 1.08 V 时在 PA0 引脚上应用复位 96/226 DocID Rev 4

97 STM32F427xx STM32F429xx 电气特性 复位和电源控制模块特性 表 22 中给出的参数是在表 17 中汇总的环境温度和 V DD 电源电压条件下测试得出的 表 22. 复位和电源控制模块特性 符号参数条件 最小值 典型值 最大值 单位 V PVD 可编程电压检测器的电平选择 PLS[2:0]=000 ( 上升沿 ) V PLS[2:0]=000 ( 下降沿 ) V PLS[2:0]=001 ( 上升沿 ) V PLS[2:0]=001 ( 下降沿 ) V PLS[2:0]=010 ( 上升沿 ) V PLS[2:0]=010 ( 下降沿 ) V PLS[2:0]=011 ( 上升沿 ) V PLS[2:0]=011 ( 下降沿 ) V PLS[2:0]=100 ( 上升沿 ) V PLS[2:0]=100 ( 下降沿 ) V PLS[2:0]=101 ( 上升沿 ) V PLS[2:0]=101 ( 下降沿 ) V PLS[2:0]=110 ( 上升沿 ) V PLS[2:0]=110 ( 下降沿 ) V PLS[2:0]=111 ( 上升沿 ) V V (1) PVDhyst V POR/PDR (1) V PDRhyst V BOR1 V BOR2 V BOR3 (1) V BORhyst PLS[2:0]=111 ( 下降沿 ) V PVD 迟滞 mv 下降沿 V 上电 / 掉电复位阈值上升沿 V PDR 迟滞 mv 1 级欠压门限 下降沿 V 上升沿 V 下降沿 V 2 级欠压门限 上升沿 V 下降沿 V 3 级欠压门限 上升沿 V BOR 迟滞 mv T RSTTEMPO (1)(2) POR 复位持续时间 ms DocID Rev 4 97/226

98 电气特性 STM32F427xx STM32F429xx 表 22. 复位和电源控制模块特性 ( 续 ) 符号参数条件 最小值 典型值 最大值 单位 I RUSH (1) 调压器上电时的浪涌电流 (POR 或从待机唤醒 ) ma E RUSH (1) 调压器上电时的浪涌功率 (POR 或从待机唤醒 ) V DD = 1.7 V, T A = 105 C, I RUSH = 171 ma, 持续 31 µs µc 1. 由设计保证, 未经生产测试 2. 复位持续时间的测量方法为从上电 (POR 复位或从 V BAT 唤醒 ) 到用户应用代码读取第一条指令的时刻 超载切换特性 当超载模式从启用切换到禁用, 或从禁用切换到启用时, 在内部电压建立期间系统时钟停止 表 23 中给出了超载开关特性 它们服从 T A 的通用工作条件 表 23. 超载切换特性 (1) 符号 参数 条件 最小值 典型值 最大值 单位 HSI Tod_swen Over_drive 切换启用时间 HSE 最大 4 MHz, 最小 26 MHz 外部 HSE 50 MHz HSI µs Tod_swdis Over_drive 切换禁用时间 HSE 最大 4 MHz, 最小 26 MHz 外部 HSE 50 MHz 由设计保证, 未经生产测试 供电电流特性 电流消耗受多个参数和因素影响, 其中包括工作电压 环境温度 I/O 引脚负载 器件软件配置 工作频率 I/O 引脚开关速率 程序在存储器中的位置以及执行的二进制代码等 图 23: 电流消耗测量方案中介绍了电流消耗的测量方法 本节所述各种运行模式下的电流消耗测量值都通过一套精简代码得出, 利用这套代码与 CoreMark 代码得出的消耗相同 98/226 DocID Rev 4

99 STM32F427xx STM32F429xx 电气特性 典型和最大电流消耗 MCU 处于下述条件下 : 所有 I/O 引脚都处于输入模式, V DD 或 V SS 上为静态值 ( 无负载 ) 所有的外设都处于禁止状态, 有明确说明时除外 Flash 访问时间调整至 f HCLK 频率和 V DD 范围 ( 请参见表 18: 不同工作供电电压范围的限制 ) 调压器 ON 电压缩放和超载模式如下调节至 f HCLK 频率 : 级别 3 用于 f HCLK 120 MHz 级别 2 用于 120 MHz < f HCLK 144 MHz 级别 1 用于 144 MHz < f HCLK 180 MHz 超载仅在 180 MHz 为 ON 系统时钟为 HCLK, f PCLK1 = f HCLK /4, f PCLK2 = f HCLK /2 外部时钟频率为 4 MHz, 当 f HCLK > 25 MHz 时, PLL 开启 除非特别说明,V DD = 3.6 V, 最大环境温度 (T A ) 时达到最大值, 典型值为 T A = 25 C, V DD = 3.3 V DocID Rev 4 99/226

100 电气特性 STM32F427xx STM32F429xx 表 24. 运行模式的典型和最大电流消耗, 数据处理代码从 Flash ( 启用除预取之外的 ART 加速器 ) 或 RAM 运行 (1) 符号参数条件 f HCLK (MHz) 典型值 I DD 运行模式下的供电电流 使能所有外设 (3)(4) 禁止所有外 (3) 设 T A = 25 最大值 (2) T A = 85 T A = (5) 123 (5) 141 (5) (5) 116 (5) 133 (5) (5) 69 (5) 87 (5) (5) 66 (5) 83 (5) 单位 ma 1. 使用 boot 引脚从 SRAM1 运行代码和数据处理 2. 由特性分析结果保证, 未经生产测试 3. 当 ADC DAC HSE LSE HSI LSI 等模拟外设块为 ON 时, 应考虑额外功耗 4. 当 ADC 为 ON 时 (ADC_CR2 寄存器中的 ADON 位置位 ), 对于模拟部分, 每 ADC 会增加 1.6 ma 的功耗 5. 由生产测试保证 100/226 DocID Rev 4

101 STM32F427xx STM32F429xx 电气特性 表 25. 运行模式的典型和最大电流消耗, 数据处理代码从 Flash ( 禁止 ART 加速器 ) 运行 符号参数条件 f HCLK (MHz) 典型值 TA= 25 C (1) 最大值 TA=85 C TA=105 C 单位 使能所有外设 (2)(3) I DD 运行模式下的供电电流 ma 禁止所有外设 (3) 除非特别说明, 由特性分析结果保证, 未经生产测试 2. 当 ADC DAC HSE LSE HSI LSI 等模拟外设块为 ON 时, 应考虑额外功耗 3. 当 ADC 为 ON 时 (ADC_CR2 寄存器中的 ADON 位置位 ), 对于模拟部分, 每 ADC 会增加 1.6 ma 的功耗 DocID Rev 4 101/226

102 电气特性 STM32F427xx STM32F429xx 表 26. 睡眠模式的典型和最大电流消耗 符号参数条件 f HCLK (MHz) 典型值 I DD 睡眠模式下的供电电流 使能所有外 (2) 设 禁止所有外设 T A = 25 最大值 (1) T A = 85 T A = (3) 110 (3) 130 (3) (3) 93 (3) 110 (3) (3) 54 (3) 76 (3) (3) 41 (3) 58 (3) 单位 ma 1. 除非特别说明, 由特性分析结果保证, 未经生产测试 2. 当 ADC DAC HSE LSE HSI LSI 等模拟外设块为 ON 时, 应考虑额外功耗 3. 通过特性分析确定, 经生产测试 102/226 DocID Rev 4

103 STM32F427xx STM32F429xx 电气特性 表 27. 停止模式的典型和最大电流消耗 符号参数条件 典型值 T A = 25 T A = 25 最大值 (1) V DD = 3.6 V T A = 85 T A = 105 单位 I DD_STOP_NM ( 正常模式 ) I DD_STOP_UDM ( 低载模式 ) 供电电流处于停止模式, 调压器处于主调压器模式 供电电流处于停止模式, 调压器处于低功耗调压器模式 供电电流处于停止模式, 调压器处于主调压器和低载模式 供电电流处于停止模式, 调压器处于低功耗调压器和低载模式 1. 数据通过特性分析确定, 经生产测试 Flash 处于停止模式, 所有振荡器 OFF, 无独立看门狗 Flash 处于深掉电模式, 所有振荡器 OFF, 无独立看门狗 Flash 处于停止模式, 所有振荡器 OFF, 无独立看门狗 Flash 处于深掉电模式, 所有振荡器 OFF, 无独立看门狗 Flash 处于深掉电模式, 主调压器处于低载模式, 所有振荡器 OFF, 无独立看门狗 Flash 处于深掉电模式, 低功耗调压器处于低载模式, 所有振荡器 OFF, 无独立看门狗 ma 表 28. 待机模式的典型和最大电流消耗 (1) 典型值 (2) 最大值 符号参数条件 T A = 25 T A = 25 T A = 85 T A = 105 单位 V DD = 1.7 V V DD = 2.4 V V DD = 3.3 V V DD = 3.6 V 备份 SRAM ON, 低速振荡器 (LSE) 和 RTC ON I DD_STBY 待机模式下的供电电流 备份 SRAM OFF, 低速振荡器 (LSE) 和 RTC ON 备份 SRAM ON,RTC 和 LSE OFF (3) (3) (3) µa 备份 SRAM OFF, RTC 和 LSE OFF (3) (3) (3) 1. 当 PDR OFF 时 ( 内部复位 OFF), 典型电流消耗降低 1.2 µa 2. 除非特别说明, 基于特性分析结果, 未经生产测试 3. 通过特性分析确定, 经生产测试 DocID Rev 4 103/226

104 电气特性 STM32F427xx STM32F429xx 表 29. V BAT 模式的典型和最大电流消耗 典型值 最大值 (2) 符号参数条件 (1) I DD_VBAT 备份域的供电电流 备份 SRAM ON, 低速振荡器 (LSE) 和 RTC ON 备份 SRAM OFF, 低速振荡器 (LSE) 和 RTC ON 备份 SRAM ON, RTC 和 LSE OFF 备份 SRAM OFF, RTC 和 LSE OFF V BAT = 1.7 V T A = 25 T A = 85 T A = 105 V BAT = 2.4 V V BAT = 3.3 V V BAT = 3.6 V 单位 µa 1. 使用的晶振 :Abracon ABS khz-t, 配有典型值为 6 pf 的 C L 2. 通过特性分析确定, 未经生产测试 图 25. 典型的 V BAT 电流消耗 (LSE 和 RTC ON/ 备份 RAM OFF) 104/226 DocID Rev 4

105 STM32F427xx STM32F429xx 电气特性 图 26. 典型的 V BAT 电流消耗 (LSE 和 RTC ON/ 备份 RAM ON) 额外电流消耗 MCU 处于下述条件下 : 所有 I/O 引脚都配置为模拟模式 Flash 访问时间调整为 fhclk 频率 电压缩放如下调整为 fhclk 频率 : 级别 3 用于 f HCLK 120 MHz, 级别 2 用于 120 MHz < f HCLK 144 MHz 级别 1 用于 144 MHz < f HCLK 180 MHz 超载仅在 180 MHz 为 ON 系统时钟为 HCLK, f PCLK1 = f HCLK /4, f PCLK2 = f HCLK /2 HSE 晶振时钟频率为 25 MHz 当调压器 OFF 时, 由外部提供 V12, 如表 17: 通用工作条件中所述 T A = 25 C. DocID Rev 4 105/226

106 电气特性 STM32F427xx STM32F429xx 表 30. 运行模式的典型电流消耗, 数据处理代码从 Flash 或 RAM 运行, 调压器 ON ( 启用除预取之外的 ART 加速器 ), V DD =1.7 V (1) 符号参数条件 f HCLK (MHz) 典型值单位 使能所有外设 I DD RUN 模式的 V DD 供电电流 ma 禁止所有外设 当启用外设时, 不包括对应于外设模拟部分的功耗 ( 如 ADC 或 DAC) 106/226 DocID Rev 4

107 STM32F427xx STM32F429xx 电气特性 表 31. 运行模式下的典型电流消耗, 数据处理代码从 Flash 运行, 调压器 OFF ( 启用除预取之外的 ART 加速器 ) (1) 符号参数条件 f HCLK (MHz) VDD=3.3 V VDD=1.7 V I DD12 I DD I DD12 I DD 单位 使能所有外设 I DD12 / I DD RUN 模式的 V 12 和 V DD 供电电流 ma 禁止所有外设 当启用外设时, 不包括对应于外设模拟部分的功耗 ( 如 ADC 或 DAC) DocID Rev 4 107/226

108 电气特性 STM32F427xx STM32F429xx 表 32. 睡眠模式, 调压器 ON, V DD =1.7 V 的典型电流消耗 (1) 符号 参数 条件 f HCLK (MHz) 典型值 单位 使能所有外设 I DD 睡眠模式的 V DD 供电电流 ma 禁止所有外设 当启用外设时, 不包括对应于外设模拟部分的功耗 ( 如 ADC 或 DAC) 108/226 DocID Rev 4

109 STM32F427xx STM32F429xx 电气特性 表 33. 睡眠模式, 调压器 OFF 的典型电流消耗 (1) 符号参数条件 f HCLK (MHz) VDD=3.3 V VDD=1.7 V 单位 I DD12 I DD I DD12 I DD 使能所有外设 I DD12 /I DD 睡眠模式的 V 12 和 V DD 供电电流 ma 禁止所有外设 当启用外设时, 不包括对应于外设模拟部分的功耗 ( 如 ADC 或 DAC) I/O 系统电流消耗 I/O 系统的电流消耗有两部分 : 静态和动态 I/O 静态电流消耗 所有用作带上拉电阻输入的 I/O 都会在引脚外部保持为低时产生电流消耗 此电流消耗的值可通过使用表 56: I/O 静态特性中给出的上拉 / 下拉电阻值简单算出 对于输出引脚, 还必须考虑任何外部下拉电阻或外部负载以估计电流消耗 若外部施加了中间电平, 则额外的 I/O 电流消耗是因为配置为输入的 I/O 此电流消耗是由用于区分输入值的输入施密特触发器电路导致 除非应用需要此特定配置, 否则可通过将这些 I/O 配置为模拟模式以避免此供电电流消耗 ADC 输入引脚应配置为模拟输入就是这种情况 DocID Rev 4 109/226

110 电气特性 STM32F427xx STM32F429xx 注意 : 任何浮空的输入引脚都可能由于外部电磁噪声, 成为中间电平或意外切换 为防止浮空引脚相关的电流消耗, 它们必须配置为模拟模式, 或内部强制为确定的数字值 这可通过使用上拉 / 下拉电阻或将引脚配置为输出模式做到 I/O 动态电流消耗 除了内部外设的电流消耗 ( 请参见表 35: 外设电流消耗 ), 应用所使用的 I/O 也对电流消耗有贡献 当 I/O 引脚切换时, 它使用 MCU 供电电压的电流为 I/O 引脚电路供电, 并对连至该引脚的 ( 内部或外部 ) 容性负载充电 / 放电 : I SW = V DD f SW C 其中 I SW 为切换 I/O 对容性负载充电 / 放电的灌电流 V DD 为 MCU 供电电压 f SW 为 I/O 切换频率 C 为 I/O 引脚看到的总电容 :C = C INT + C EXT 测试引脚配置为推挽输出模式, 由软件以固定频率切换 (1) 表 34. 切换输出 I/O 电流消耗 符号参数条件 I/O 切换 频率 (fsw) 典型值 单位 2 MHz MHz 0.2 V DD = 3.3 V C= C INT (2) 25 MHz MHz MHz MHz 1.8 I DDIO I/O 切换电流 90 MHz MHz 0.1 ma 8 MHz 0.4 V DD = 3.3 V C EXT = 0 pf C = C INT + C EXT + C S 25 MHz MHz MHz MHz MHz /226 DocID Rev 4

111 STM32F427xx STM32F429xx 电气特性 表 34. 切换输出 I/O 电流消耗 (1) ( 续 ) 符号参数条件 I/O 切换 频率 (fsw) 典型值 单位 2 MHz MHz 0.67 V DD = 3.3 V C EXT = 10 pf C = C INT + C EXT + C S 25 MHz MHz MHz MHz MHz 9.8 I DDIO I/O 切换电流 V DD = 3.3 V C EXT = 22 pf C = C INT + C EXT + C S 2 MHz MHz MHz MHz 6.39 ma 60 MHz V DD = 3.3 V C EXT = 33 pf C = C INT + Cext + C S 2 MHz MHz MHz MHz C S 为 PCB 板电容, 包括板引脚 C S = 7 pf ( 估计值 ) 2. 此测试通过切断 LQFP176 封装引脚执行 ( 移除板 ) 片上外设电流消耗 MCU 处于下述条件下 : 在启动时, 所有 I/O 引脚都为模拟输入配置 所有外设都处于禁止状态, 另有说明时除外 I/O 补偿单元上电 ( 使能 ) ART 加速器为 ON 选择级别 1 模式, 内部数字电压 V12 = 1.32 V HCLK 为系统时钟 f PCLK1 = f HCLK /4 和 f PCLK2 = f HCLK /2 给出的数值通过测量电流消耗差计算得出 关闭所有外设的时钟 只开启一个外设的时钟 f HCLK = 180 MHz ( 级别 1 + 超载 ON), f HCLK = 144 MHz ( 级别 2), f HCLK = 120 MHz ( 级别 3) " 环境工作温度为 25 C, V DD =3.3 V DocID Rev 4 111/226

112 电气特性 STM32F427xx STM32F429xx 外设 表 35. 外设电流消耗 I DD ( 典型值 ) (1) 级别 1 级别 2 级别 3 单位 GPIOA GPIOB GPIOC GPIOD GPIOE GPIOF GPIOG GPIOH AHB1 ( 高达 180 MHz) AHB2 ( 高达 180 MHz) AHB3 ( 高达 180 MHz) GPIOI GPIOJ GPIOK OTG_HS+ULPI CRC BKPSRAM DMA DMA DMA2D ETH_MAC ETH_MAC_TX ETH_MAC_RX ETH_MAC_PTP OTG_FS DCMI RNG µa/mhz µa/mhz FMC µa/mhz 总线矩阵 (2) µa/mhz 112/226 DocID Rev 4

113 STM32F427xx STM32F429xx 电气特性 外设 表 35. 外设电流消耗 ( 续 ) I DD ( 典型值 ) (1) 级别 1 级别 2 级别 3 单位 APB1 ( 高达 45 MHz) TIM TIM TIM TIM TIM TIM TIM TIM TIM PWR USART USART UART UART UART UART I2C I2C I2C SPI2 (3) SPI3 (3) I2S I2S CAN CAN DAC (4) WWDG µa/mhz DocID Rev 4 113/226

114 电气特性 STM32F427xx STM32F429xx 外设 表 35. 外设电流消耗 ( 续 ) I DD ( 典型值 ) (1) 级别 1 级别 2 级别 3 SDIO TIM TIM TIM TIM TIM 单位 APB2 ( 高达 90 MHz) ADC1 (5) ADC2 (5) ADC3 (5) SPI USART USART SPI SPI SPI SYSCFG LCD_TFT SAI µa/mhz 1. 当 I/O 补偿单元为 ON 时, I DD 典型值增加 0.22 ma 2. 当至少有一个主设备为 ON 时, 总线矩阵自动激活 3. 若需启用 I2S 外设, 首先设置 I2SMOD 位, 然后是 SPI_I2SCFGR 寄存器中的 I2SE 位 4. 当 DAC 为 ON 且 DAC_CR 寄存器中的 EN1/2 位置位时, 每个 DAC 通道的模拟部分会增加额外的 0.8 ma 功耗 5. 当 ADC 为 ON 时 ( ADC_CR2 寄存器中的 ADON 位置位 ), 对于模拟部分, 每 ADC 会增加 1.6 ma 的功耗 低功耗模式唤醒时序 表 36 中给出的唤醒时间测量方法为, 从唤醒事件触发至 CPU 执行的第一条指令 : 对于停止或睡眠模式 : 唤醒事件为 WFE WKUP (PA0) 引脚用于从待机 停止 睡眠模式唤醒 所有时序均在环境温度及 V DD =3.3 V 测试得出 114/226 DocID Rev 4

115 STM32F427xx STM32F429xx 电气特性 表 36. 低功耗模式唤醒时间 符号参数条件典型值 (1) 最大值 (1) 单位 t WUSLEEP (2) 从睡眠唤醒 主调压器为 ON CPU 时钟周期 t WUSTOP (2) 从停止模式唤醒, MR/LP 调压器处于正常模式 主调压器为 ON, Flash 处于深掉电模式 低功耗调压器为 ON 低功耗调压器为 ON, Flash 处于深掉电模式 µs t WUSTOP (2) 从停止模式唤醒, MR/LP 调压器处于低载模式 主调压器处于低载模式 (Flash 处于深掉电模式 ) 低功耗调压器处于低载模式 (Flash 处于深掉电模式 ) twustdby (2)(3) 从待机模式唤醒 通过特性分析确定, 未经生产测试 2. 唤醒时间的测量从触发唤醒事件开始, 到应用程序代码读取第一条指令为止 3. t WUSTDBY 最大值在 40 C 给出 外部时钟源特性 外部源产生的高速外部用户时钟 在旁路模式,HSE 振荡器关闭, 输入引脚为标准 I/O 外部时钟信号必须考虑表 56: I/O 静态特性 然而, 建议的时钟输入波形示于图 27 中 表 37 中给出的特性是使用高速外部时钟源在表 17 中汇总的环境温度和电源电压条件下测得的 DocID Rev 4 115/226

116 电气特性 STM32F427xx STM32F429xx 表 37. 高速外部用户时钟特性 符号参数条件最小值 典型值 最大值 单位 f HSE_ext 用户外部时钟源频率 (1) 1-50 MHz V HSEH OSC_IN 输入引脚高电平电压 0.7V DD - V DD V V HSEL OSC_IN 输入引脚低电平电压 V SS - 0.3V DD t w(hse) t w(hse) t r(hse) t f(hse) C in(hse) OSC_IN 高电平或低电平时间 (1) OSC_IN 上升或下降时间 (1) OSC_IN 输入电容 (1) pf DuCy (HSE) 占空比 % ns I L OSC_IN 输入泄漏电流 V SS V IN V DD - - ±1 µa 1. 由设计保证, 未经生产测试 外部源产生的低速外部用户时钟 在旁路模式, LSE 振荡器关闭, 输入引脚为标准 I/O 外部时钟信号必须考虑表 56: I/O 静态特性 然而, 建议的时钟输入波形示于图 28 中 表 38 中给出的特性是使用低速外部时钟源在表 17 中汇总的环境温度和电源电压条件下测得的 表 38. 低速外部用户时钟特性 符号参数条件最小值典型值最大值单位 f LSE_ext 用户外部时钟源频率 (1) khz V LSEH OSC32_IN 输入引脚高电平电压 0.7V DD - V DD V V LSEL OSC32_IN 输入引脚低电平电压 V SS - 0.3V DD t w(lse) t f(lse) (1) OSC32_IN 高电平或低电平时间 t r(lse) t f(lse) OSC32_IN 上升或下降时间 (1) C in(lse) OSC32_IN 输入电容 (1) pf DuCy (LSE) 占空比 % I L OSC32_IN 输入泄漏电流 V SS V IN V DD - - ±1 µa 1. 由设计保证, 未经生产测试 ns 116/226 DocID Rev 4

117 STM32F427xx STM32F429xx 电气特性 图 27. 高速外部时钟源的交流时序图 图 28. 低速外部时钟源的交流时序图 晶振 / 陶瓷谐振器产生的高速外部时钟 高速外部 (HSE) 时钟可以使用一个 4 到 26 MHz 的晶振 / 陶瓷谐振振荡器产生 本节介绍的信息通过特性分析结果确定, 这些结果是使用表 39 中列出的典型外部元器件获得的 在应用中, 谐振器和负载电容必须尽可能地靠近振荡器的引脚, 以尽量减小输出失真和起振稳定时间 有关谐振器特性 ( 频率 封装 精度等 ) 的详细信息, 请咨询晶振谐振器制造商 DocID Rev 4 117/226

118 电气特性 STM32F427xx STM32F429xx 表 39. HSE 4-26 MHz 振荡器特性 (1) 符号参数条件 最小值 典型值 最大值 单位 f OSC_IN 振荡器频率 4-26 MHz R F 反馈电阻 kω I DD HSE 电流消耗 1. 由设计保证, 未经生产测试 V DD =3.3 V, ESR= 30 Ω, C L =5 pf@25 MHz V DD =3.3 V, ESR= 30 Ω, C L =10 pf@25 MHz ACC (2) HSE HSE 精度 ppm G m _crit_max 最大关键晶振 g m 起振 ma/v (3) t SU(HSE 启动时间 V DD 稳定 ms 2. 此参数取决于应用中使用的晶振 最小和最大值必须符合 USB 标准规范 3. t SU(HSE) 是起振时间, 即从软件使能 HSE 开始测量, 直至得到稳定的 8 MHz 振荡频率这段时间 此值基于特性分析, 未经生产测试 该值基于标准晶振谐振器测得, 可能随晶振制造商的不同而显著不同 µa 对于 C L1 和 C L2, 建议使用专为高频应用设计 可满足晶振或谐振器的要求且大小介于 5 pf 到 25 pf ( 典型值 ) 之间的高质量外部陶瓷电容 ( 请参见图 29) C L1 和 C L2 的大小通常相同 晶振制造商指定的负载电容通常是 C L1 和 C L2 的串联组合 确定 C L1 和 C L2 的规格时, 必须将 PCB 和 MCU 引脚的电容考虑在内 ( 引脚与电路板的电容可粗略地估算为 10 pf) 注 : 若需选择晶振的相关信息, 请参见应用笔记 AN2867 ST 微控制器的振荡器设计指南, 可从 ST 网站 下载该文档 图 29. 采用 8 MHz 晶振的典型应用 1. R EXT 的值取决于晶振特性 晶振 / 陶瓷谐振器产生的低速外部时钟 低速外部 (LSE) 时钟可以使用一个由 khz 的晶振 / 陶瓷谐振器构成的振荡器产生 本节介绍的信息通过特性分析结果确定, 这些结果是使用表 40 中列出的典型外部元器件获得的 在应用中, 谐振器和负载电容必须尽可能地靠近振荡器的引脚, 以尽量减小输出失真和起振稳定时间 有关谐振器特性 ( 频率 封装 精度等 ) 的详细信息, 请咨询晶振谐振器制造商 118/226 DocID Rev 4

119 STM32F427xx STM32F429xx 电气特性 表 40. LSE 振荡器特性 (f LSE = khz) (1) 符号参数条件 最小值 典型值 最大值 单位 R F 反馈电阻 MΩ I DD LSE 电流消耗 µa (2) ACC LSE LSE 精度 ppm G m _crit_max 最大关键晶振 g m 起振 µa/v (3) t SU(LSE) 启动时间 V DD 稳定 s 1. 由设计保证, 未经生产测试 2. 此参数取决于应用中使用的晶振 请参考应用笔记 AN t SU(LSE) 是起振时间, 即从软件使能 HSE 开始测量, 直至得到稳定的 khz 振荡频率这段时间 此值基于特性分析, 未经生产测试 该值基于标准晶振谐振器测得, 可能随晶振制造商的不同而显著不同 注 : 若需选择晶振的相关信息, 请参见应用笔记 AN2867 ST 微控制器的振荡器设计指南, 可从 ST 网站 下载该文档 图 30. 采用 khz 晶振的典型应用 内部时钟源特性 表 41 和表 42 中给出的参数是在表 17 中汇总的环境温度和 V DD 电源电压条件下测试得出的 DocID Rev 4 119/226

120 电气特性 STM32F427xx STM32F429xx 高速内部 (HSI) RC 振荡器 图 31. LACC HSI 与温度 表 41. HSI 振荡器特性 (1) 符号参数条件 最小值 典型值 最大值 单位 f HSI 频率 MHz ACC HSI t su(hsi) (2) I DD(HSI) (2) HSI 振荡器精度 HSI 振荡器起振时间 (2) 用户通过 RCC_CR 寄存器调整 工厂校准 % T A = -40 到 105 (3) % T A = -10 到 85 (3) -4-4 % T A = % µs HSI 振荡器功耗 µa 1. 除非特别说明, 否则 V DD = 3.3 V, T A = 40 到 105 C 2. 由设计保证, 未经生产测试 3. 通过特性分析确定, 未经生产测试 1. 通过特性分析结果确定, 未经生产测试 低速内部 (LSI) RC 振荡器表 42. LSI 振荡器特性 (1) 符号参数最小值典型值最大值单位 f (2) LSI t (3) su(lsi) I DD(LSI) (3) 频率 khz LSI 振荡器起振时间 µs LSI 振荡器功耗 µa 1. 除非特别说明, 否则 V DD = 3 V, T A = 40 到 105 C 2. 通过特性分析确定, 未经生产测试 3. 由设计保证, 未经生产测试 120/226 DocID Rev 4

121 STM32F427xx STM32F429xx 电气特性 图 32. ACC LSI 与温度 PLL 特性 表 43 和表 44 中给出的参数是在表 17 中汇总的温度和 V DD 电源电压条件下测试得出的 表 43. 主 PLL 特性 符号 参数 条件 最小值 典型值 最大值 单位 f PLL_IN (1) PLL 输入时钟 0.95 (2) MHz f PLL_OUT PLL 倍频输出时钟 MHz f PLL48_OUT 48 MHz PLL 倍频输出时钟 MHz f VCO_OUT PLL VCO 输出 MHz t LOCK PLL 锁相时间 VCO 频率 = 192 MHz VCO 频率 = 432 MHz µs DocID Rev 4 121/226

122 电气特性 STM32F427xx STM32F429xx 表 43. 主 PLL 特性 ( 续 ) 符号参数条件最小值典型值最大值单位 RMS 周期间抖动 系统时钟 120 MHz 峰到峰 - ±150 - RMS Jitter (3) 周期性抖动 RMII 以太网的主时钟输出 (MCO) 峰到峰 50 MHz, 1000 采样的周期到周期 - ± ps MII 以太网的主时钟输出 (MCO) 25 MHz, 1000 采样的周期到周期 位时间 CAN 抖动 1 MHz, 1000 采样的周期到周期 I DD(PLL) (4) VDD 上的 PLL 功耗 VCO 频率 = 192 MHz VCO 频率 = 432 MHz ma I DDA(PLL) (4) VDDA 上的 PLL 功耗 VCO 频率 = 192 MHz VCO 频率 = 432 MHz ma 1. 请注意使用适当的分频因子 M 以得到特定的 PLL 输入时钟值 PLL 和 PLLI2S 共享 M 因子 2. 由设计保证, 未经生产测试 3. 并行使用 2 个 PLL 可最多使抖动恶化 +30% 4. 通过特性分析确定, 未经生产测试 表 44. PLLI2S ( 音频 PLL) 特性 符号 参数 条件 最小值 典型值 最大值 单位 f PLLI2S_IN (1) PLLI2S 输入时钟 0.95 (2) MHz f PLLI2S_OUT PLLI2S 倍频输出时钟 MHz f VCO_OUT PLLI2S VCO 输出 MHz t LOCK Jitter (3) PLLI2S 锁相时间 主 I2S 时钟抖动 WS I2S 时钟抖动 VCO 频率 = 192 MHz VCO 频率 = 432 MHz MHz, 48KHz 周期, N=432, R=5 的周期到周期 MHz 的平均频率 N = 432, R = 采样 48 KHz 的周期到周期 1000 采样 RMS 峰到峰 µs - ±280 - ps ps ps 122/226 DocID Rev 4

123 STM32F427xx STM32F429xx 电气特性 表 44. PLLI2S ( 音频 PLL) 特性 ( 续 ) 符号参数条件最小值典型值最大值单位 I DD(PLLI2S) (4) V DD 上的 PLLI2S 功耗 VCO 频率 = 192 MHz VCO 频率 = 432 MHz ma I DDA(PLLI2S) (4) V DDA 上的 PLLI2S 功耗 VCO 频率 = 192 MHz VCO 频率 = 432 MHz ma 1. 请注意使用适当的分频因子 M 以得到特定的 PLL 输入时钟值 2. 由设计保证, 未经生产测试 3. 主 PLL 运行给出的值 4. 通过特性分析确定, 未经生产测试 表 45. PLLISAI ( 音频和 LCD-TFT PLL) 特性 符号 参数 条件 最小值 典型值 最大值 单位 f PLLSAI_IN PLLSAI 输入时钟 (1) 0.95 (2) MHz f PLLSAI_OUT PLLSAI 倍频输出时钟 MHz f VCO_OUT PLLSAI VCO 输出 MHz t LOCK Jitter (3) (4) I DD(PLLSAI) (4) I DDA(PLLSAI) PLLSAI 锁相时间主 SAI 时钟抖动 FS 时钟抖动 V DD 上的 PLLSAI 功耗 V DDA 上的 PLLSAI 功耗 VCO 频率 = 192 MHz VCO 频率 = 432 MHz MHz, 48KHz 周期, N=432, R=5 的周期到周期 MHz 的平均频率 N = 432, R = 采样 48 KHz 的周期到周期 1000 采样 VCO 频率 = 192 MHz VCO 频率 = 432 MHz VCO 频率 = 192 MHz VCO 频率 = 432 MHz RMS 峰到峰 µs - ±280 - ps ps ps ma ma 1. 请注意使用适当的分频因子 M 以得到特定的 PLL 输入时钟值 2. 由设计保证, 未经生产测试 3. 主 PLL 运行给出的值 4. 通过特性分析确定, 未经生产测试 DocID Rev 4 123/226

124 电气特性 STM32F427xx STM32F429xx PLL 扩频时钟生成 (SSCG) 特性 扩频时钟生成 (SSCG) 特性可降低电磁干扰 ( 请参见表 52: EMI 特性 ) 它仅在主 PLL 上可用 表 46. SSCG 参数约束 符号参数最小值典型值最大值 (1) 单位 f Mod 调制频率 KHz md 调峰深度 % MODEPER * INCSTEP 由设计保证, 未经生产测试 公式 1 调频周期 (MODEPER) 由下式给出 : MODEPER = round[ f PLL_IN ( 4 f Mod )] f PLL_IN 和 f Mod 必须以 Hz 表示 例如 : 若 f PLL_IN = 1 MHz, f MOD = 1 khz, 则调制深度 (MODEPER) 由公式 1 给出 : MODEPER = round[ 10 6 ( )] = 250 公式 2 公式 2 可计算增量步长 (INCSTEP): INCSTEP = round[ (( ) md PLLN) ( MODEPER) ] f VCO_OUT 必须以 MHz 表示 调制深度 (md) = ±2 % (4 % 峰到峰 ), PLLN = 240 ( 单位 MHz): INCSTEP = round[ (( ) 2 240) ( ) ] = 126md(quantitazed)% 因为线性调制曲线由 MODPER 和 INCSTEP 的量化值 ( 取整至最接近的整数 ) 得到, 所以可能产生幅度量化误差 因此, 得到的调制深度是量化的 调制深度的量化百分比由下式给出 : 因此 : md quantized % = ( MODEPER INCSTEP 100 5) (( ) PLLN) md quantized % = ( ) (( ) 240) = 2.002%(peak) 124/226 DocID Rev 4

125 STM32F427xx STM32F429xx 电气特性 图 33 和图 34 显示了中央扩频和下扩频模式的主 PLL 输出时钟波形, 其中 : F0 为 f PLL_OUT 标称 T mode 为调制周期 md 为调制深度 图 33. 中央扩频模式的 PLL 输出时钟波形 图 34. 下扩频模式的 PLL 输出时钟波形 DocID Rev 4 125/226

126 电气特性 STM32F427xx STM32F429xx 存储器特性 Flash 除非特别说明, 否则所有特性均在 TA = 40 到 105 C 时测得 器件交付给客户时, Flash 已被擦除 表 47. Flash 特性符号参数条件最小值典型值最大值单位 写入 / 擦除 8 位模式, V DD = 1.7 V I DD 供电电流 写入 / 擦除 16 位模式, V DD = 2.1 V ma 写入 / 擦除 32 位模式, V DD = 3.3 V 表 48. Flash 编程 符号参数条件 最小值 (1) 典型值 最大值 (1) 单位 t prog 字编程时间 编程 / 擦除并行位数 (PSIZE) = 32/8/ (2) µs 编程 / 擦除并行位数 (PSIZE) = t ERASE16KB 扇区 (16 KB) 擦除时间 编程 / 擦除并行位数 (PSIZE) = ms 编程 / 擦除并行位数 (PSIZE) = 编程 / 擦除并行位数 (PSIZE) = t ERASE64KB 扇区 (64 KB) 擦除时间 编程 / 擦除并行位数 (PSIZE) = ms 编程 / 擦除并行位数 (PSIZE) = 编程 / 擦除并行位数 (PSIZE) = t ERASE128KB 扇区 (128 KB) 擦除时间 编程 / 擦除并行位数 (PSIZE) = s 编程 / 擦除并行位数 (PSIZE) = 编程 / 擦除并行位数 (PSIZE) = t ME 整体擦除时间 编程 / 擦除并行位数 (PSIZE) = s 编程 / 擦除并行位数 (PSIZE) = /226 DocID Rev 4

127 STM32F427xx STM32F429xx 电气特性 表 48. Flash 编程 ( 续 ) 符号参数条件 最小值 (1) 典型值 最大值 (1) 单位 编程 / 擦除并行位数 (PSIZE) = t BE V prog 区擦除时间 编程电压 编程 / 擦除并行位数 (PSIZE) = 16 编程 / 擦除并行位数 (PSIZE) = 位程序操作 V 16 位程序操作 V 8 位程序操作 V s 1. 通过特性分析确定, 未经生产测试 2. 最大编程时间为 100K 次擦除操作之后测得 表 49. 带有 V PP 的 Flash 编程 符号参数条件 最小值 (1) 典型值 最大值 (1) 单位 t prog 双字编程 (2) µs t ERASE16KB 扇区 (16 KB) 擦除时间 T A = 0 到 +40 C t ERASE64KB 扇区 (64 KB) 擦除时间 V DD = 3.3 V ms t ERASE128KB 扇区 (128 KB) 擦除时间 V PP = 8.5 V t ME 整体擦除时间 s t BE 区擦除时间 s V prog 编程电压 V V PP V PP 电压范围 7-9 V I PP V PP 引脚上的最小灌电流 ma (3) t VPP 施加 V PP 的累计时间 小时 1. 由设计保证, 未经生产测试 2. 最大编程时间为 100K 次擦除操作之后测得 3. 应仅在编程 / 擦除期间连接 V PP DocID Rev 4 127/226

128 电气特性 STM32F427xx STM32F429xx 符号参数条件 表 50. Flash 可擦写次数和数据保存期限 数值 (1) 最小值 单位 N END t RET 可擦写次数 数据保存期限 T A = 40 到 +85 ( 后缀为 6) T A = 40 到 +105 C ( 后缀为 7) T A = 85 时 1000 次擦写 (2) T A = 105 时 1000 次擦写 (2) 10 T A = 55 C 时 10,000 次擦写 (2) 千次 30 年 1. 通过特性分析确定, 未经生产测试 2. 循环测试在整个温度范围内进行 EMC 特性 敏感性测试在器件特性分析期间通过抽样来完成 功能性 EMS ( 电磁敏感性 ) 在器件上运行一个简单的应用程序 ( 通过 I/O 端口切换两个 LED) 时, 器件承受两种电磁干扰, 直至出现故障 故障状况由 LED 指示 : 静电放电 (ESD) ( 正电和负电 ) 施加到器件所有引脚, 直至器件发生功能性故障 该测试符合 IEC 标准 FTB: 通过一个 100 pf 电容对 V DD 和 V SS 引脚施加一个突发的快速瞬变电压 ( 正电压和负电压 ), 直至器件发生功能性故障 该测试符合 IEC 标准 通过器件复位可恢复正常工作 测试结果参见表 51 这些测试结果以应用笔记 AN1709 中所定义的 EMS 级别和分类为基础 表 51. EMS 特性 符号参数条件 级别 / 分类 V FESD 施加在任意 I/O 引脚并导致功能性故障的极限电压 V DD = 3.3 V, LQFP176, T A = +25 C, f HCLK = 168 MHz, 符合 IEC 标准 2B V EFTB 通过 100 pf 电容施加在 V DD 和 V SS 引脚上并导致功能性故障的突发快速瞬变电压 V DD = 3.3 V, LQFP176, TA = +25 C, fhclk = 168 MHz 符合 IEC 标准 4A 当应用处于噪声环境时, 建议防止引脚暴露于干扰中 中等稳健的引脚为 :PA0, PA1, PA2, PH2, PH3, PH4, PH5, PA3, PA4, PA5, PA6, PA7, PC4, PC5 因此, 建议增加一个串联电阻 (1 kω), 其位置与 MCU 到暴露于噪声的引脚尽可能接近 ( 连至 PCB 上 50 mm 以上的连线 ) 128/226 DocID Rev 4

129 STM32F427xx STM32F429xx 电气特性 设计更稳健的软件以避免噪声问题 EMC 特性评定与优化通常在组件级采用典型的应用环境和简化的 MCU 软件执行 应当注意, 良好的 EMC 性能与具体的用户应用和软件密切相关 因此, 建议用户根据其应用所需的 EMC 级别来执行 EMC 软件优化和预审测试 软件建议 软件流程图中必须包括对如下失控情况的管理 : 程序计数器损坏 意外复位 关键数据损坏 ( 控制寄存器...) 预审试验 大多数常见故障 ( 意外复位和程序计数器损坏 ) 都可以通过在 NRST 引脚或振荡器引脚手动施加 1 秒的低电平来再现 要完成这些测试, 可直接对器件施加超出规范值范围的 ESD 应力 当检测到意外行为时, 可相应改进软件以防止发生不可恢复的错误 ( 请参见应用笔记 AN1015) 电磁干扰 (EMI) 当执行 EEMBC? 代码的简单应用运行时, 会监控器件发射的电磁场 这项发射测试符合 SAE IEC 标准, 该标准规定了测试电路板和引脚负载 表 52. EMI 特性 符号参数条件监测的频段 最大值与 [f HSE /f CPU ] 最大值与 [f HSE /f CPU ] 25/168 MHz 25/180 MHz 单位 0.1 到 30 MHz S EMI 峰值 V DD = 3.3 V, T A = 25 C, LQFP176 封装, 符合 SAE J1752/3 EEMBC, ART ON, 所有外设时钟启用, 时钟抖动禁用 V DD = 3.3 V, T A = 25 C, LQFP176 封装, 符合 SAE J1752/3 EEMBC, ART ON, 所有外设时钟启用, 时钟抖动启用 30 到 130 MHz dbµv 130 MHz 到 1GHz SAM EMI 级别 到 30 MHz 到 130 MHz 8 10 dbµv 130 MHz 到 1GHz SAE EMI 级别 DocID Rev 4 129/226

130 电气特性 STM32F427xx STM32F429xx 绝对最大额定值 ( 电气敏感性 ) 使用特定的测量方法对器件进行三种不同的测试 (ESD LU), 以确定其在电气敏感性方面的性能 静电放电 (ESD) 根据每种引脚组合, 对每个样本的引脚施加静电放电 ( 一个正脉冲后接着一个负脉冲, 两个脉冲间隔一秒钟 ) 样本大小取决于器件中供电引脚的数目 (3 个器件 x (n+1) 个供电引脚 ) 此项测试符合 JESD22-A114/C101 标准 表 53. ESD 绝对最大额定值 符号额定值条件分类最大值 (1) 单位 V ESD(HBM) 静电放电电压 ( 人体模型 ) T A = +25 C, 符合 JESD22-A114 标准 V ESD(CDM) 静电放电电压 ( 充电设备模型 ) T A = +25 C, 符合 JESD22-C101 标准, LQFP100/144/176, UFBGA169/176, TFBGA176 和 WLCSP143 封装 T A = +25 C, 符合 JESD22-C101 标准, LQFP208 封装 II 500 II 250 V 1. 由特性分析结果保证, 未经生产测试 静态闭锁为评估闭锁性能, 需要对六个器件执行两项互补的静态闭锁测试 : 对每个电源引脚施加过压 对每个输入 输出和可配置 I/O 引脚施加电流注入这些测试符合 EIA/JESD 78A IC 闭锁标准 表 54. 电气敏感性符号参数条件分类 LU 静态闭锁分类 T A = +105 C, 符合 JESD78A 标准 II 级 A 类 I/O 电流注入特性 通常情况下, 在产品正常工作期间, 应避免因外部电压低于 V SS 或高于 V DD ( 以 3V I/O 引脚为标准 ) 而引起电流注入 I/O 引脚 但为了说明微控制器在意外发生异常注入时的稳健性, 在器件特性评定期间对样本执行了敏感性测试 130/226 DocID Rev 4

131 STM32F427xx STM32F429xx 电气特性 I/O 电流的功能敏感性 在器件上执行简单的应用程序, 同时在设定为悬空输入模式的 I/O 引脚注入电流, 以向器件施加电流应力 在逐个向 I/O 引脚注入电流的同时, 检查器件是否发生功能性故障 一旦出现以下参数超出范围的情况, 即表明出现故障 :ADC 误差超过特定限值 (>5 LSB TUE), 相邻引脚的感应漏电流超出常规限制 ( 超出 5 µa/+0 µa 的范围 ), 或出现其它功能性故障 ( 例如复位 振荡器频率偏移 ) 负感应漏电流由负注入导致, 正感应漏电流由正注入导致 测试结果参见表 55 (1) 表 55. I/O 电流注入敏感性 符号 说明 注入负电流 功能敏感性 注入正电流 单位 I INJ 1. NA = 不适用 BOOT0 引脚上的注入电流 -0 NA NRST 引脚上的注入电流 -0 NA PA0, PA1, PA2, PA3, PA6, PA7, PB0, PC0, PC1, PC2, PC3, PC4, PC5, PH1, PH2, PH3, PH4, PH5 上的注入电流 -0 NA TTa 引脚上的注入电流 :PA4 和 PA 任何其他 FT 引脚上的注入电流 -5 NA ma 注 : 建议在可能注入反向电流的模拟引脚上增加一个肖特基二极管 ( 引脚与地之间 ) I/O 端口特性 常规输入 / 输出特性 除非特别说明, 否则表 56: I/O 静态特性中的参数均在表 17 所列条件下测试得出 所有 I/O 均兼容 CMOS 和 TTL 表 56. I/O 静态特性 符号参数条件最小值 FT TTa 和 NRST I/O 输入低电平 1.7 V V DD 3.6 V - - 典型值 最大值 0.35V DD 0.04 (1) 0.3V DD (2) 单位 V IL BOOT0 I/O 输入低电平电压 1.75 V V DD 3.6 V, 40 C T A 105 C 1.7 V V DD 3.6 V, 0 C T A 105 C V DD +0.1 (1) V DocID Rev 4 131/226

132 电气特性 STM32F427xx STM32F429xx 表 56. I/O 静态特性 ( 续 ) 符号参数条件最小值 典型值 最大值 单位 FT TTa 和 NRST I/O 输入高电平 (5) 1.7 V V DD 3.6 V 0.45V DD +0.3 (1) 0.7V DD (2) - - V IH BOOT0 I/O 输入高电平电压 1.75 V V DD 3.6 V, 40 C T A 105 C 0.17V DD V V DD (1) V, 0 C T A 105 C FT TTa 和 NRST I/O 输入迟滞 1.7 V V DD 3.6 V 0.45V DD +0.3 (1) - - V V HYS BOOT0 I/O 输入迟滞 1.75 V V DD 3.6 V, 40 C T A 105 C 1.7 V V DD 3.6 V, 0 C T A 105 C 132/226 DocID Rev 4 10%V DDIO (1) (3) (1) - - I/O 输入泄漏电流 (4) V SS V IN V DD - - ±1 I lkg I/O FT 输入泄漏电流 (5) V IN = 5 V R PU R PD C IO (8) 弱上拉等效电阻 (6) 弱下拉等效电阻 (7) 除了 PA10/PB12 (OTG_FS_ID, OTG_HS_ID) 的所有引脚 PA10/PB12 (OTG_FS_ID, OTG_HS_ID) 除了 PA10/PB12 (OTG_FS_ID, OTG_HS_ID) 的所有引脚 PA10/PB12 (OTG_FS_ID, OTG_HS_ID) V IN = V SS V IN = V DD I/O 引脚电容 pf 1. 由设计保证, 未经生产测试 2. 经生产测试 3. 至少 200 mv 4. 若负电流注入相邻引脚, 则漏电流可能高于最大值, 请参考表 55: I/O 电流注入敏感性 5. 要使电压保持在高于 VDD+0.3 V, 必须禁止内部上拉 / 下拉电阻 若负电流注入相邻引脚, 则漏电流可能高于最大值, 请参考表 55: I/O 电流注入敏感性 6. 上拉电阻设计为一个串联了可开关 PMOS 的实际电阻 该 PMOS 对串联电阻的影响极小 (10% 左右 ) V µa kω

133 STM32F427xx STM32F429xx 电气特性 7. 下拉电阻设计为一个串联了可开关 NMOS 的实际电阻 该 NMOS 对串联电阻的影响极小 (10% 左右 ) 8. 施密特触发器开关电平之间的迟滞电压 通过特性分析确定, 未经生产测试 所有 I/O 均兼容 CMOS 和 TTL( 无需软件配置 ) 它们的特性并不仅限于满足严格的 CMOS 技术或 TTL 参数要求 FT I/O 的这些要求覆盖范围示于图 35 中 图 35. FT I/O 输入特性 输出驱动电流 GPIO ( 通用输入 / 输出 ) 可提供最大 ±8 ma 的拉电流或灌电流,( 在放宽 V OL /V OH 的条件下 ), 拉电流或灌电流可达到 ±20 ma, 而 PC13 PC14 PC15 PI8 只提供最大 ±3mA 的拉电流或灌电流 当在输出模式使用 PC13 至 PC15 和 PI8 GPIO 时, 在负载最大为 30 pf 时速度不应超过 2 MHz 在用户应用中, 可驱动电流的 I/O 引脚的数量必须进行限制, 以遵守第 6.2 章节中规定的绝对最大额定值 尤其是 : 所有 I/O 从 V DD 获得的拉电流总和, 加上 MCU 从 V DD 获得的最大运行消耗拉电流, 不能超过绝对最大额定 ΣI VDD ( 请参见表 15) 所有 I/O 从 V SS 获得的拉电流总和, 加上 MCU 从 V SS 获得的最大运行消耗拉电流, 不能超过绝对最大额定 ΣI VSS ( 请参见表 15) 输出电压 除非特别说明, 否则表 57 中给出的参数是在表 17 中汇总的环境温度和 V DD 电源电压条件下测试得出的 所有 I/O 均兼容 CMOS 和 TTL DocID Rev 4 133/226

134 电气特性 STM32F427xx STM32F429xx 表 57. 输出电压特性 符号参数条件最小值最大值单位 V (1) OL V (3) OH (1) V OL (3) V OH (1) V OL (3) V OH V (1) OL (3) V OH V (1) OL (3) V OH I/O 引脚的输出低电平 I/O 引脚的输出高电平 CMOS 端口 (2) I IO = +8 ma 2.7 V V DD 3.6 V - V DD I/O 引脚的输出低电平 I/O 引脚的输出高电平 TTL 端口 (2) I IO = +8 ma 2.7 V V DD 3.6 V I/O 引脚的输出低电平 I IO = +20 ma (4) I/O 引脚的输出高电平 2.7 V V DD 3.6 V V DD 1.3 (4) - I/O 引脚的输出低电平 I IO = +6 ma (4) I/O 引脚的输出高电平 1.8 V V DD 3.6 V V V DD -0.4 (4) - I/O 引脚的输出低电平 I IO = +4 ma (5) I/O 引脚的输出高电平 1.7 V V DD 3.6V V DD -0.4 (5) - V V V V 1. 器件的 I IO 灌电流必须一直考虑表 15 中规定的绝对最大额定 I IO (I/O 端口和控制引脚 ) 之和一定不能超过 I VSS 2. TTL 和 CMOS 输出均符合 JEDEC 标准 JESD36 和 JESD52 3. 器件的 I IO 拉电流必须始终遵循表 15 所列的绝对最大额定值, I IO (I/O 端口和控制引脚 ) 的总和不得超过 I VDD 4. 基于特性分析数据 5. 由设计保证, 未经生产测试 输入 / 输出交流特性 输入 / 输出交流特性的定义和值分别在图 36 和表 58 中给出 除非特别说明, 否则表 58 中给出的参数是在表 17 中汇总的环境温度和 V DD 电源电压条件下测试得出的 表 58. I/O 交流特性 (1)(2) OSPEEDRy [1:0] 位值 (1) 符号参数条件 最小值 典型值 最大值 单位 00 f max(io)out 最大频率 (3) t f(io)out t r(io)out 输出高至低电平下降时间及输出低至高电平上升时间 C L = 50 pf, V DD 2.7 V C L = 50 pf, V DD 1.7 V C L = 10 pf, V DD 2.7 V C L = 10 pf, V DD 1.8 V C L = 10 pf, V DD 1.7 V C L = 50 pf, V DD = 1.7 V 到 3.6 V MHz ns 134/226 DocID Rev 4

135 STM32F427xx STM32F429xx 电气特性 表 58. I/O 交流特性 (1)(2) ( 续 ) OSPEEDRy [1:0] 位值 (1) 符号参数条件 最小值 典型值 最大值 单位 f max(io)out 最大频率 (3) t f(io)out t r(io)out 输出高至低电平下降时间及输出低至高电平上升时间 f max(io)out 最大频率 (3) t f(io)out t r(io)out 输出高至低电平下降时间及输出低至高电平上升时间 f max(io)out 最大频率 (3) t f(io)out t r(io)out 输出高至低电平下降时间及输出低至高电平上升时间 - textipw EXTI 控制器检测到的外部信号的脉冲宽度 C L = 50 pf, V DD 2.7 V C L = 50 pf, V DD 1.8 V C L = 50 pf, V DD 1.7 V C L = 10 pf, V DD 2.7 V MHz C L = 10 pf, V DD 1.8 V C L = 10 pf, V DD 1.7 V C L = 50 pf, V DD 2.7 V C L = 10 pf, V DD 2.7 V C L = 50 pf, V DD 1.7 V ns C L = 10 pf, V DD 1.7 V C L = 40 pf, V DD 2.7 V (4) C L = 10 pf, V DD 2.7 V (4) C L = 40 pf, V DD 1.7 V MHz C L = 10 pf, V DD 1.8 V C L = 10 pf, V DD 1.7 V C L = 40 pf, V DD 2.7 V C L = 10 pf, V DD 2.7 V C L = 40 pf, V DD 1.7 V ns C L = 10 pf, V DD 1.7 V C L = 30 pf, V DD 2.7 V (4) C L = 30 pf, V DD 1.8 V C L = 30 pf, V DD 1.7 V C L = 10 pf, V DD 2.7 V (4) MHz C L = 10 pf, V DD 1.8 V C L = 10 pf, V DD 1.7 V C L = 30 pf, V DD 2.7 V C L = 30 pf, V DD 1.8 V C L = 30 pf, V DD 1.7 V C L = 10 pf, V DD 2.7 V ns C L = 10 pf, V DD 1.8 V C L = 10 pf, V DD 1.7 V ns DocID Rev 4 135/226

136 电气特性 STM32F427xx STM32F429xx 1. 由设计保证, 未经生产测试 2. I/O 速度通过 OSPEEDRy[1:0] 位配置 有关 GPIOx_SPEEDR GPIO 端口输出速度寄存器的说明, 请参见 STM32F4xx 参考 手册 3. 最大频率在图 36 中定义 4. 对于最大频率超过 50 MHz 且 V DD > 2.4 V, 应使用补偿单元 图 36. I/O 交流特性定义 NRST 引脚特性 NRST 引脚输入驱动器采用 CMOS 技术 它连接至一个永久上拉电阻 R PU ( 请参见表 56: I/O 静态特性 ) 除非特别说明, 否则表 59 中给出的参数是在表 17 中汇总的环境温度和 V DD 电源电压条件下测试得出的 表 59. NRST 引脚特性 符号参数条件最小值 典型值 最大值 单位 R PU 弱上拉等效电阻 (1) V IN = V SS kω (2) V F(NRST) NRST 输入滤波脉冲 ns (2) V NF(NRST) NRST 输入非滤波脉冲 V DD > 2.7 V ns T NRST_OUT 生成的复位脉冲时长 内部复位源 µs 1. 上拉电阻和下拉电阻设计为一个串联了可开关 PMOS/NMOS 的实际电阻 该 MOS/NMOS 对串联电阻的影响极小 (10% 左右 ) 2. 由设计保证, 未经生产测试 136/226 DocID Rev 4

137 STM32F427xx STM32F429xx 电气特性 图 37. 推荐的 NRST 引脚保护 1. 该复位网络可保护器件不发生寄生复位 2. 用户必须确保 NRST 引脚上的电平可降至表 59 中指定的 V IL(NRST) 最大电平以下 否则器件不会执行复位 TIM 定时器特性 表 60 中列出的参数由设计保证 有关输入 / 输出复用功能特性 ( 输出比较 输入捕捉 外部时钟 PWM 输出 ) 的详细信息, 请参见第 章节 :I/O 端口特性 表 60. TIMx 特性 (1)(2) 符号参数条件 (3) 最小值最大值单位 t res(tim) 定时器分辨率时间 AHB/APBx 预分频 =1 或 2 或 4, f TIMxCLK = 180 MHz AHB/APBx 预分频 >4, f TIMxCLK = 90 MHz 1 - t TIMxCLK 1 - t TIMxCLK f EXT CH1 到 CH4 上的定时器外部时钟频率 f TIMxCLK = 180 MHz 0 f TIMxCLK /2 MHz Res TIM 定时器分辨率 - 16/32 位 t MAX_COUNT 32 位计数器的最大可能计数 t TIMxCLK 1. TIMx 是 TIM1 至 TIM12 定时器的统称 2. 由设计保证, 未经生产测试 3. APB1 或 APB2 上的最大定时器频率为最高 180 MHz, 方法是置位 RCC_DCKCFGR 寄存器中的 TIMPRE 位, 若 APBx 预分频为 1 或 2 或 4, 则 TIMxCLK = HCKL, 否则 TIMxCLK = 4x PCLKx 通信接口 I 2 C 接口特性 I 2 C 接口符合标准 I 2 C 通信协议的要求, 但有以下限制 :SDA 和 SCL 映射到的 I/O 引脚并非 真正的 开漏引脚 配置为开漏引脚时,I/O 引脚与 V DD 之间连接的 PMOS 将被禁止, 但仍存在 DocID Rev 4 137/226

138 电气特性 STM32F427xx STM32F429xx 表 61 中列出了 I 2 C 特性 有关输入 / 输出复用功能特性 (SDA 和 SCL) 的详细信息, 另请参见第 章节 :I/O 端口特性 表 61. I 2 C 特性 符号 参数 标准模式 I 2 C (1) (2) 快速模式 I 2 C (1)(2) 最小值最大值最小值最大值 单位 t w(scll) SCL 时钟低电平时间 t w(sclh) SCL 时钟高电平时间 t su(sda) SDA 建立时间 t h(sda) SDA 数据保持时间 (3) (4) t r(sda) t r(scl) SDA 和 SCL 上升时间 µs ns t f(sda) t f(scl) SDA 和 SCL 下降时间 t h(sta) 启动条件保持时间 t su(sta) 重复启动条件建立时间 t su(sto) 停止条件建立时间 μs t w(sto:sta) 停止条件到启动条件的时间 ( 总线空闲 ) 1. 由设计保证, 未经生产测试 2. f PCLK1 必须至少为 2 MHz, 才能达到标准模式 I 2 C 频率 它必须为至少 4 MHz 以达到快速模式 I 2 C 频率, 必须为 10 MHz 的整数倍以达到 400 khz 最大 I 2 C 快速模式时钟 3. 器件内部必须为 SDA 信号提供至少 300 ns 的保持时间, 才能桥接 SCL 下降沿的未定义区域 4. 仅当接口未延长 SCL 信号的低电平周期时, 才能达到最长数据保持时间 μs t 标准和快速模式中模拟滤波 SP 0 50 (5) 0 50 (5) μs 器抑制的尖峰脉宽 C b 每条总线的容性负载 pf 5. 模拟滤波器过滤的最小尖峰脉宽大于 t SP ( 最大 ) µs 138/226 DocID Rev 4

139 STM32F427xx STM32F429xx 电气特性 图 38. I 2 C 总线交流波形和测量电路 1. R S = 串联保护电阻 2. R P = 外部上拉电阻 3. V DD_I2C 为 I2C 总线电源 表 62. SCL 频率 (f PCLK1 = 42 MHz.,V DD = V DD_I2C = 3.3 V) (1)(2) f SCL (khz) I2C_CCR 值 R P = 4.7 kω 400 0x x x x x012C 20 0x02EE 1. R P = 外部上拉电阻, f SCL = I 2 C 速度, 2. 速度为 200 khz 左右时, 所实现速度的容差为 ±5% 对于其它速度范围, 所实现速度的容差为 ±2% 这些 变化取决于在设计应用时所使用的外部元件的精度 DocID Rev 4 139/226

140 电气特性 STM32F427xx STM32F429xx SPI 接口特性 除非特别说明, 否则表 63 中给出的 SPI 接口参数均在表 17 中汇总的环境温度 f PCLKx 频率和 V DD 电源电压条件下测试得出, 其配置如下 : 输出速度设为 OSPEEDRy[1:0] = 10 容性负载 C = 30 pf 在 CMOS 电平为 0.5V DD 时完成测量 有关输入 / 输出复用功能特性 ( 对于 SPI 为 NSS SCK MOSI MISO) 的详细信息, 请参见第 章节 :I/O 端口特性 表 63. SPI 动态特性 (1) 符号参数条件最小值典型值最大值单位 f SCK 1/t c(sck) SPI 时钟频率 主模式, SPI1/4/5/6, 2.7 V V DD 3.6 V 从模式, SPI1/4/5/6, 2.7 V V DD 3.6 V 45 接收器 发射器 / 全双工 38 (2) 主模式, SPI1/2/3/4/5/6, 1.7 V 22.5 V SS 3.6 V - - 从模式, SPI1/2/3/4/5/6, 1.7 V V SS 3.6 V 22.5 Duty(SCK) SPI 时钟频率的占空比 从模式 % MHz t w(sckh) t w(sckl) SCK 高电平和低电平时间 主模式, SPI 预分频 = 2, 2.7 V V DD 3.6 V 主模式, SPI 预分频 = 2, 1.7 V V SS 3.6 V T PCLK 0.5 T PCLK T PCLK +0.5 T PCLK 2 T PCLK T PCLK +2 t su(nss) NSS 建立时间从模式, SPI 预分频 = 2 4T PCLK - - t h(nss) NSS 保持时间从模式, SPI 预分频 = 2 2T PCLK t su(mi) 主模式 数据输入建立时间 t su(si) 从模式 t h(mi) 主模式 数据输入保持时间 t h(si) 从模式 ns t a(so ) 数据输出访问时间从模式, SPI 预分频 = 2 0-4T PCLK t dis(so) 数据输出禁止时间 从模式, SPI1/4/5/6, 2.7 V V DD 3.6 V 从模式, SPI1/2/3/4/5/6 和 1.7 V V SS 3.6 V /226 DocID Rev 4

141 STM32F427xx STM32F429xx 电气特性 表 63. SPI 动态特性 (1) ( 续 ) 符号参数条件最小值典型值最大值单位 从模式 ( 使能边沿之后 ), SPI1/4/5/6, 2.7V VDD 3.6V t v(so) t h(so) t v(mo) 数据输出有效 / 保持时间 数据输出有效时间 从模式 ( 使能边沿之后 ), SPI2/3, 2.7 V V DD 3.6 V 从模式 ( 使能边沿之后 ), SPI1/4/5/6, 1.7 V V SS 3.6 V 从模式 ( 使能边沿之后 ), SPI2/3, 1.7 V V SS 3.6 V 主模式 ( 使能边沿之后 ), SPI1/4/5/6, 2.7 V V DD 3.6 V 主模式 ( 使能边沿之后 ), SPI1/2/3/4/5/6, 1.7 V V SS 3.6 V t h(mo) 数据输出保持时间主模式 ( 使能边沿之后 ) ns 1. 由特性分析结果保证, 未经生产测试 2. 在从发射器模式中, 最大频率由 t v(so) 和 t su(mi) 之和决定, 必须适合 SCK 采样边沿之前的 SCK 低或高相位 当与 SPI 通信 的主设备具有 t su(mi) = 0, Duty(SCK) = 50% 时, 可达到此值 图 39. SPI 时序图 从模式且 CPHA = 0 tc(sck) tsu(nss) th(nss) CPHA=0 CPOL=0 CPHA=0 CPOL=1 tw(sckh)tw(sckl) ta(so) tsu(si) tv(so) th(so) tr(sck) (SCK) MSB O UT BIT6 OUT LSB OUT tdis(so) MSB IN BI T1 IN LSB IN th(si) ai14134c DocID Rev 4 141/226

142 电气特性 STM32F427xx STM32F429xx 图 40. SPI 时序图 从模式且 CPHA = 1 (1) t SU(NSS) tc(sck) t h(nss) CPHA=1 CPOL=0 CPHA=1 CPOL=1 t w(sclh) t w(scll) t a(so) t v(so) t h(so) t r(scl) t f(scl) t dis(so) MS B O U T BIT6 OUT LSB OUT t su(si) th(si) MSB IN BIT1 IN LSB IN ai14135 图 41. SPI 时序图 主模式 (1) t c(sck) CPHA= 0 CPOL=0 CPHA= 0 CPOL=1 CPHA=1 CPOL=0 CPHA=1 CPOL=1 t su(mi) t w(sckh) t w(sckl) t r(sck) t f(sck) MS BIN BIT6 IN LSB IN t h(mi) M SB OUT BIT1 OUT LSB OUT t v(mo) t h(mo) ai14136v2 142/226 DocID Rev 4

143 STM32F427xx STM32F429xx 电气特性 I 2 S 接口特性 除非特别说明, 否则表 64 中给出的 I 2 S 接口参数均在表 17 中汇总的环境温度 f PCLKx 频率和 V DD 电源电压条件下测试得出, 其配置如下 : 输出速度设为 OSPEEDRy[1:0] = 10 容性负载 C = 30 pf 在 CMOS 电平为 0.5V DD 时完成测量 有关输入 / 输出复用功能特性 (CK SD WS) 的详细信息, 请参见第 章节 :I/O 端口特性 表 64. I 2 S 动态特性 (1) 符号参数条件最小值最大值单位 f MCK I2S 主时钟输出 - 256x8K 256xFs (2) MHz 主数据 :32 位 - 64xFs f CK I2S 时钟频率 MHz 从数据 :32 位 - 64xFs D CK I2S 时钟频率占空比从接收器 % t v(ws) WS 有效时间主模式 0 6 t h(ws) WS 保持时间主模式 0 - t su(ws) WS 建立时间从模式 1 - t h(ws) WS 保持时间从模式 0 - t su(sd_mr) 主接收器 数据输入建立时间 t su(sd_sr) 从接收器 2 - t h(sd_mr) 主接收器 0 - 数据输入保持时间 t h(sd_sr) 从接收器 0 - t v(sd_st) t h(sd_st) 数据输出有效时间 从发送器 ( 使能边沿之后 ) - 27 t v(sd_mt) 主发送器 ( 使能边沿之后 ) - 20 ns t h(sd_mt) 数据输出保持时间主发送器 ( 使能边沿之后 ) 由特性分析结果保证, 未经生产测试 xFs 的最大值为 45 MHz (APB1 最大频率 ) 注 : 请参考 RM0090 参考手册的 I2S 部分以获取采样频率 (F S ) 的更详细信息 f MCK f CK D CK 的值仅反映数字外设的行为 源时钟精度可能轻微影响这些参数的值 D CK 主要取决于 ODD 位的值 数字贡献的最小值为 (I2SDIV/(2*I2SDIV+ODD), 最大值为 (I2SDIV+ODD)/(2*I2SDIV+ODD) 每个模式 / 条件都支持 F S 最大值 DocID Rev 4 143/226

144 电气特性 STM32F427xx STM32F429xx 图 42. I 2 S 从模式时序图 (Philips 协议 ) (1) t c(ck) CPOL = 0 CPOL = 1 t w(ckh) t w(ckl) t h(ws) t su(ws) t v(sd_st) t h(sd_st) SD transmit SD receive (2) t su(sd_sr) (2) t h(sd_sr) ai14881b 1.. 前一发送字节的 LSB 发送 / 接收 在首字节前不发送任何 LSB 发送 / 接收 图 43. I 2 S 从模式时序图 (Philips 协议 ) (1) t f(ck) t r(ck) t c(ck) CPOL = 0 CPOL = 1 t w(ckh) t v(ws) t w(ckl) t h(ws) t v(sd_mt) t h(sd_mt) SD transmit SD receive t su(sd_mr) t h(sd_mr) ai14884b 1. 前一发送字节的 LSB 发送 / 接收 在首字节前不发送任何 LSB 发送 / 接收 144/226 DocID Rev 4

145 STM32F427xx STM32F429xx 电气特性 SAI 特性 除非特别说明, 否则表 65 中给出的 SAI 参数均在表 17 中汇总的环境温度 f PCLKx 频率 VDD 电源电压条件下测试得出, 其配置如下 : 输出速度设为 OSPEEDRy[1:0] = 10 容性负载 :C = 30 pf 在 CMOS 电平为 0.5V DD 时完成测量 有关输入 / 输出复用功能特性 (SCK SD WS) 的详细信息, 请参见第 章节 :I/O 端口特性 表 65. SAI 特性 (1) 符号参数条件最小值最大值单位 f MCKL SAI 主时钟输出 K 256xFs (2) MHz 主数据 :32 位 - 64xFs F SCK SAI 时钟频率 MHz 从数据 :32 位 - 64xFs D SCK SAI 时钟频率占空比从接收器 % t v(fs) FS 有效时间主模式 8 22 t su(fs) FS 建立时间从模式 2 - 主模式 8 - t h(fs) FS 保持时间从模式 0 - t su(sd_mr) 主接收器 5 - 数据输入建立时间 t su(sd_sr) 从接收器 3 - t h(sd_mr) 主接收器 0 - 数据输入保持时间 t h(sd_sr) 从接收器 0 - t v(sd_st) t h(sd_st) 数据输出有效时间 从发送器 ( 使能边沿之后 ) - 22 t v(sd_mt) 主发送器 ( 使能边沿之后 ) - 20 t h(sd_mt) 数据输出保持时间主发送器 ( 使能边沿之后 ) 8-1. 由特性分析结果保证, 未经生产测试 xFs 最大值对应于 45 MHz (APB2 最大频率 ) ns DocID Rev 4 145/226

146 电气特性 STM32F427xx STM32F429xx 图 44. SAI 主时序波形 图 45. SAI 从时序波形 146/226 DocID Rev 4

147 STM32F427xx STM32F429xx 电气特性 USB OTG 全速 (FS) 特性此接口在 USB OTG HS 和 USB OTG FS 控制器中都存在 表 66. USB OTG 全速启动时间符号参数最大值单位 t STARTUP (1) USB OTG 全速收发器启动时间 1 µs 1. 由设计保证, 未经生产测试 表 67. USB OTG 全速直流电气特性 符号参数条件 最小值 (1) 典型值 最大值 (1) 单位 输入电平 输出电平 R PD R PU V DD V DI (3) V CM (3) V SE (3) V OL V OH USB OTG 全速收发器工作电压 差分输入灵敏度 I(USB_FS_DP/DM, USB_HS_DP/DM) 3.0 (2) V 差分共模范围包括 V DI 范围 单端接收器阈值 静态输出低电平 静态输出高电平 PA11, PA12, PB14, PB15 (USB_FS_DP/DM, USB_HS_DP/DM) PA9, PB13 (OTG_FS_VBUS, OTG_HS_VBUS) PA12, PB15 (USB_FS_DP, USB_HS_DP) PA9, PB13 (OTG_FS_VBUS, OTG_HS_VBUS) 1.5 kω 的 R L 接至 3.6 V (4) kω 的 R L 接至 V SS (4) V IN = V DD V IN = V SS V IN = V SS V V kω 1. 所有电压均基于局部接地电位测得 2. 工作电压降至 2.7 V 时, 仍可保证 USB OTG 全速收发器的功能, 但不能保证完整的 USB 全速电气特性, 后者在 2.7 到 3.0 V 的 V DD 电压范围内会降级 3. 由设计保证, 未经生产测试 4. R L 是连接至 USB OTG 全速驱动器的负载 注 : 当启用 VBUS 传感特性时, PA9 和 PB13 应保留为其默认状态 ( 浮空输入 ), 而不是作为复用功能 当启用该特性时, 可在 PA9 和 PB13 上观察到传感模块的典型 200 µa 电流消耗 ( 电流至电压转换以确定不同的段 ) DocID Rev 4 147/226

148 电气特性 STM32F427xx STM32F429xx 图 46. USB OTG 全速时序 : 数据信号上升时间和下降时间的定义 VCR S V SS t f t r ai14137 表 68. USB OTG 全速电气特性 (1) 驱动器特性 符号参数条件最小值最大值单位 t r 上升时间 (2) C L = 50 pf 4 20 ns t f 下降时间 (2) C L = 50 pf 4 20 ns t rfm 上升 / 下降时间匹配 t r /t f % V CRS 输出信号交叉电压 V Z DRV 输出驱动阻抗 (3) 驱动高或低 Ω 1. 由设计保证, 未经生产测试 2. 在 10% 到 90% 的数据信号区间内测得 更多详细信息, 请参见 USB 技术规范第 7 章 ( 版本 2.0) 3. DP (D+) 和 DM (D-) 引脚上不需要外部终接串联电阻, 因为嵌入式驱动中包含了匹配阻抗 USB 高速 (HS) 特性 除非特别说明, 否则表 71 中给出的 ULPI 参数均在表 70 中汇总的环境温度 f HCLK 频率和表 69 中汇总的 V DD 电源电压条件下测试得出, 其配置如下 : 除非特别说明, 输出速度设为 OSPEEDRy[1:0] = 10 除非特别说明, 容性负载 C = 30 pf 在 CMOS 电平为 0.5V DD 时完成测量 请参考第 章节 :I/O 端口特性以获取输入 / 输出特性的更详细信息 表 69. USB HS 直流电气特性 符号参数最小值 (1) 最大值 (1) 单位 输入电平 V DD USB OTG HS 工作电压 V 1. 所有电压均基于局部接地电位测得 148/226 DocID Rev 4

149 STM32F427xx STM32F429xx 电气特性 1. 由设计保证, 未经生产测试 表 70. USB HS 时钟时序参数 (1) 符号参数最小值典型值最大值单位 f HCLK 值保证 USB HS 接口的正常工作 MHz F START_8BIT 频率 ( 第一次转换 ) 8-bit ±10% MHz F STEADY 频率 ( 稳定状态 ) ±500 ppm MHz D START_8BIT 占空比 ( 第一次转换 ) 8-bit ±10% % D STEADY 占空比 ( 稳定状态 ) ±500 ppm % t 第一次转换后, 达到稳定状态频率和占空比 STEADY ms 的时间 t START_DEV SuspendM 禁止后的时钟启动外设 ms t START_HOST 时间主机 t PREP 输入时钟第一次转换后的 PHY 准备时间 µs 图 47. ULPI 时序图 DocID Rev 4 149/226

150 电气特性 STM32F427xx STM32F429xx 表 71. 动态特性 :USB ULPI (1) 符号 参数 条件 最小值典型值最大值单位 t SC (ULPI_DIR, ULPI_NXT) 建立时间内的控制 t HC (ULPI_DIR, ULPI_NXT) 保持时间内的控制 t SD 建立时间内的数据 t HD 数据输入保持时间 V < V DD < 3.6 V, C L = 15 pf 和 OSPEEDRy[1:0] = ns t DC /t DD 数据 / 控制输出延迟 2.7 V < V DD < 3.6 V, C L = 20 pf 和 OSPEEDRy[1:0] = V < V DD < 3.6 V, C L = 15 pf 和 OSPEEDRy[1:0] = 由特性分析结果保证, 未经生产测试 150/226 DocID Rev 4

151 STM32F427xx STM32F429xx 电气特性 以太网特性 除非特别说明, 否则表 73 表 74 表 75 中给出的 SMI RMII MII 参数均在表 17 中汇总的环境温度 f HCLK 频率和表 72 中汇总的 V DD 电源电压条件下测试得出, 其配置如下 : 输出速度设为 OSPEEDRy[1:0] = 10 容性负载 C = 30 pf 在 CMOS 电平为 0.5V DD 时完成测量 请参考第 章节 :I/O 端口特性以获取输入 / 输出特性的更详细信息 表 72. 以太网直流电气特性 符号参数最小值 (1) 最大值 (1) 单位 输入电平 V DD 以太网工作电压 V 1. 所有电压均基于局部接地电位测得 表 73 给出了 SMI ( 站管理接口 ) 的以太网 MAC 信号列表, 图 48 显示了相应的时序图 图 48. 以太网 SMI 时序图 表 73. 动态特性 :SMI 的以太网 MAC 信号 (1) 符号参数最小值典型值最大值单位 t MDC MDC 周期时间 (2.38 MHz) T d(mdio) 写数据有效时间 t su(mdio) 读数据建立时间 t h(mdio) 读数据保持时间 ns 1. 由特性分析结果保证, 未经生产测试 表 74 给出了 RMII 的以太网 MAC 信号列表, 图 49 显示了相应的时序图 DocID Rev 4 151/226

152 电气特性 STM32F427xx STM32F429xx 图 49. 以太网 RMII 时序图 RMII_REF_CLK t d(txen) t d(txd) RMII_TX_EN RMII_TXD[1:0] t su(rxd) t su(crs) t ih(rxd) t ih(crs) RMII_RXD[1:0] RMII_CRS_DV ai15667 表 74. 动态特性 :RMII 的以太网 MAC 信号 (1) 符号 参数 最小值 典型值 最大值 单位 t su(rxd) 接收数据建立时间 t ih(rxd) 接收数据保持时间 t su(crs) 载波监听建立时间 t ih(crs) 载波监听保持时间 t d(txen) 发送使能有效延迟时间 t d(txd) 发送数据有效延迟时间 ns 1. 由特性分析结果保证, 未经生产测试 表 75 给出了 MII 的以太网 MAC 信号列表, 图 49 显示了相应的时序图 图 50. 以太网 MII 时序图 MII_RX_CLK MII_RXD[3:0] MII_RX_DV MII_RX_ER t su(rxd) t su(er) t su(dv) t ih(rxd) t ih(er) t ih(dv) MII_TX_CLK t d(txen) t d(txd) MII_TX_EN MII_TXD[3:0] ai /226 DocID Rev 4

153 STM32F427xx STM32F429xx 电气特性 表 75. 动态特性 :MII 的以太网 MAC 信号 (1) 符号 参数 最小值 典型值 最大值 单位 t su(rxd) 接收数据建立时间 9 - t ih(rxd) 接收数据保持时间 10 - t su(dv) 数据有效建立时间 9 - t ih(dv) 数据有效保持时间 8 - t su(er) 误差建立时间 6 - t ih(er) 误差保持时间 8 - t d(txen) 发送使能有效延迟时间 t d(txd) 发送数据有效延迟时间 ns 1. 由特性分析结果保证, 未经生产测试 CAN ( 控制器局域网络 ) 接口 有关输入 / 输出复用功能特性 (CANx_TX 和 CANx_RX) 的详细信息, 请参见第 章节 :I/O 端口特性 位 ADC 特性 除非特别说明, 否则表 76 中给出的参数均在表 17 中汇总的环境温度 f PCLK2 频率和 V DDA 电源电压条件下测试得出的 表 76. ADC 特性 符号 参数 条件 最小值 典型值 最大值 单位 V DDA 电源 1.7 (1) V V DDA V REF+ < 1.2 V V REF+ 正参考电压 1.7 (1) - V DDA V f ADC ADC 时钟频率 V DDA = 1.7 (1) 到 2.4 V MHz V DDA = 2.4 到 3.6 V MHz (2) f TRIG f ADC = 30 MHz 外部触发器频率 12 位分辨率 khz /f ADC V AIN 转换电压范围 (3) 0 (V SSA 或 V REF- 接地 ) - V REF+ V R AIN (2) R ADC (2)(4) C ADC (2) t lat (2) t latr (2) 外部输入阻抗 详细信息, 请参见公式 kω 采样开关电阻 kω 内部采样和保持电容 pf 注入触发器转换延迟 常规触发器转换延迟 f ADC = 30 MHz µs (5) 1/f ADC f ADC = 30 MHz µs (5) 1/f ADC DocID Rev 4 153/226

154 电气特性 STM32F427xx STM32F429xx 表 76. ADC 特性 ( 续 ) 符号 参数 条件 最小值 典型值 最大值 单位 (2) t S 采样时间 f ADC = 30 MHz µs /f ADC t (2) STAB 上电时间 µs f ADC = 30 MHz 12 位分辨率 µs f ADC = 30 MHz 10 位分辨率 µs (2) t CONV 总转换时间 ( 包括采样时间 ) f ADC = 30 MHz 8 位分辨率 µs f ADC = 30 MHz 6 位分辨率 µs f S (2) I VREF+ (2) I VDDA (2) 采样率 (f ADC = 30 MHz, 和 t S = 3 个 ADC 周期 ) 转换模式中的 ADC V REF DC 电流消耗 转换模式中的 ADC V DDA DC 电流消耗 9 到 492 ( 采样时间 t S + 逐次趋近 n 位分辨率 ) 1/f ADC 12 位分辨率单 ADC 12 位分辨率交织双重 ADC 模式 12 位分辨率交织三重 ADC 模式 Msps Msps Msps µa ma 1. 使用外部电源监控器时, 可达到 1.7 V 的 V DDA 最小值 ( 请参考第 章节 : 内部复位 OFF) 2. 通过特性分析确定, 未经生产测试 3. V REF+ 可内部连接至 V DDA, V REF- 可内部连接至 V SSA 4. R ADC 最大值在 V DD =1.7 V 给出, 最小值在 V DD =3.3 V 给出 5. 对于外接触发器, 必须将表 76 中指定的延迟加上 1/f PCLK2 的延时 公式 1:R AIN 最大值公式 ( k 0.5) R AIN = f ADC C ADC ln( 2 N + 2 R ADC ) 上式 ( 公式 1) 用于确定使误差低于 1/4 LSB 的最大外部阻抗 其中 N = 12(12 位分辨率 ), k 为 ADC_SMPR1 寄存器中定义的采样周期数 表 77. f ADC = 18 MHz 时的 ADC 静态精度 (1) 符号参数测试条件典型值最大值 (2) 单位 154/226 DocID Rev 4

155 STM32F427xx STM32F429xx 电气特性 (1) 表 77. f ADC = 18 MHz 时的 ADC 静态精度 ET 总未调整误差 ±3 ±4 EO EG ED 偏移误差增益误差微分线性误差 f ADC =18 MHz V DDA = 1.7 到 3.6 V V REF = 1.7 到 3.6 V V DDA V REF < 1.2 V ±2 ±1 ±1 ±3 ±3 ±2 EL 积分线性误差 ±2 ±3 LSB 1. 在受限的 V DD 频率和温度范围内可达到更佳的性能 2. 通过特性分析确定, 未经生产测试 a 表 78. f ADC = 30 MHz 时的 ADC 静态精度 (1) 符号参数测试条件典型值最大值 (2) ET 总未调整误差 ±2 ±5 EO EG ED 偏移误差增益误差微分线性误差 f ADC = 30 MHz, R AIN < 10 kω, V DDA = 2.4 到 3.6 V, V REF = 1.7 到 3.6 V, V DDA - V REF < 1.2 V ±1.5 ±1.5 ±1 ±2.5 ±3 ±2 EL 积分线性误差 ±1.5 ±3 单位 LSB 1. 在受限的 V DD 频率和温度范围内可达到更佳的性能 2. 通过特性分析确定, 未经生产测试 表 79. f ADC = 36 MHz 时的 ADC 静态精度 (1) 符号参数测试条件典型值 最大值 (2) 单位 ET 总未调整误差 ±4 ±7 EO f ADC =36 MHz, 偏移误差 ±2 ±3 V DDA = 2.4 到 3.6 V, EG 增益误差 ±3 ±6 V REF = 1.7 到 3.6 V ED 微分线性误差 V DDA - V REF < 1.2 V ±2 ±3 EL 积分线性误差 ±3 ±6 LSB 1. 在受限的 V DD 频率和温度范围内可达到更佳的性能 2. 通过特性分析确定, 未经生产测试 DocID Rev 4 155/226

156 电气特性 STM32F427xx STM32F429xx 表 80. f ADC = 18 MHz 时的 ADC 动态精度 - 有限测试条件 (1) 符号参数测试条件最小值 典型值 最大值 单位 ENOB 有效位数 f ADC =18 MHz 比特 SINAD 信号与噪声和失真的比 V DDA = V REF+ = 1.7 V SNR 信噪比 输入频率 = 20 khz db THD 总谐波失真 环境温度 = 25 C 由特性分析结果保证, 未经生产测试 表 81. f ADC = 36 MHz 时的 ADC 动态精度 - 有限测试条件 (1) 符号参数测试条件 最小值 典型值 最大值 单位 ENOB 有效位数 f ADC =36 MHz 比特 SINAD 信号与噪声和失真的比 V DDA = V REF+ = 3.3 V SNR 信噪比 输入频率 = 20 khz db THD 总谐波失真 环境温度 = 25 C 由特性分析结果保证, 未经生产测试 注 : ADC 精度与反向注入电流 : 应避免在任何模拟输入引脚上注入反向电流, 这样做会显著降低另一个模拟输入上正在进行的转换作业的精度 建议在可能注入反向电流的模拟引脚上增加一个肖特基二极管 ( 引脚与地之间 ) 只要正向注入电流处于第 章节中为 I INJ(PIN) 和 ΣΙ INJ(PIN) 指定的限值范围内, 就不会影响 ADC 精度 156/226 DocID Rev 4

157 STM32F427xx STM32F429xx 电气特性 图 51. ADC 精度特性 1. 另请参见表 实际传输曲线举例 3. 理想传输曲线 4. 端点相关线 5. E T = 总未调整误差 : 实际和理想传输曲线间的最大偏离 E O = 偏移误差 : 第一次实际转换和第一次理想转换间的偏离 E G = 增益误差 : 最后一次理想转换和最后一次实际转换间的偏离 E D = 微分线性误差 : 实际步进和理想值间的最大偏离 E L = 积分线性误差 : 任何实际转换和端点相关线间的最大偏离 图 52. 使用 ADC 的典型连接图 V DD STM32F V AIN R AIN (1) AINx Cparasitic V T 0.6 V V T 0.6 V I L ±1 µa R ADC (1) C ADC (1) ai 有关 R AIN R ADC 和 C ADC 值的信息, 请参见表 C parasitic 表示 PCB 电容 ( 取决于焊接和 PCB 布线质量 ) 以及焊盘电容 ( 约 5 pf) C parasitic 值较高会导致 转换精度降低 要解决这一问题, 应减小 f ADC DocID Rev 4 157/226

158 电气特性 STM32F427xx STM32F429xx 通用 PCB 设计准则 应按照图 53 或图 54 所示对电源进行去耦, 具体取决于 V REF+ 是否与 V DDA 相连 10 nf 电容应为 ( 优质 ) 陶瓷电容 这些电容应尽可能靠近芯片 图 53. 电源和参考电源去耦 (V REF+ 未连接到 V DDA ) STM32F V REF+ 1 µf // 10 nf V DDA 1 µf // 10 nf V SSA /V REF- 1. V REF+ 和 V REF 输入在 UFBGA176 上都可用 V REF+ 还在 LQFP100 LQFP144 LQFP176 上可用 当 V REF+ 和 V REF 不可用时, 它们内部连至 V DDA 和 V SSA 图 54. 电源和参考电源去耦 (V REF+ 连接到 V DDA ) ai17535 STM32F V REF+ /V DDA 1 µf // 10 nf V REF /V SSA ai V REF+ 和 V REF 输入在 UFBGA176 上都可用 V REF+ 还在 LQFP100 LQFP144 LQFP176 上可用 当 V REF+ 和 V REF 不可用时, 它们内部连至 V DDA 和 V SSA 158/226 DocID Rev 4

159 STM32F427xx STM32F429xx 电气特性 温度传感器特性 表 82. 温度传感器特性 符号 T (1) L Avg_Slope (1) (1) V 25 t (2) START (2) T S_temp 参数 V SENSE 相对于温度的线性度 - ±1 ±2 C 平均斜率 mv/ C 25 C 时的电压 V 启动时间 µs 读取温度时的 ADC 采样时间 ( 精度为 1 C) µs 最小值 典型值 最大值 单位 1. 通过特性分析确定, 未经生产测试 2. 由设计保证, 未经生产测试 表 83. 温度传感器校准值 符号 参数 存储器地址 TS_CAL1 TS ADC 原始数据在温度 30 C, V DDA = 3.3 V 时获取 0x1FFF 7A2C - 0x1FFF 7A2D TS_CAL2 TS ADC 原始数据为温度 110 C, V DDA = 3.3 V 时获取 0x1FFF 7A2E - 0x1FFF 7A2F V BAT 监控特性 表 84. V BAT 监控特性 符号 参数 最小值 典型值 最大值 单位 R V BAT 的电阻桥 KΩ Q V BAT 测量的比值 Er (1) Q 的误差 % T S_vbat (2) (2) 读取 V BAT 时的 ADC 采样时间 1 mv 精度 µs 1. 由设计保证, 未经生产测试 2. 最短采样时间可由应用程序通过多次迭代确定 参考电压 表 85 中给出的参数是在表 17 中汇总的环境温度和 V DD 电源电压条件下测试得出的 表 85. 内部参考电压 符号参数条件 最小值 典型值 最大值 单位 V REFINT 内部参考电压 40 C < T A < +105 C V (1) T S_vrefint 读取内部参考电压时的 ADC 采样时间 µs V (2) RERINT_s 整个温度范围内的内部参考电压 V DD = 3V ± 10mV mv DocID Rev 4 159/226

160 电气特性 STM32F427xx STM32F429xx T Coeff (2) t START (2) 温度系数 ppm/ C 启动时间 µs 1. 最短采样时间可由应用程序通过多次迭代确定 2. 由设计保证, 未经生产测试 表 85. 内部参考电压 ( 续 ) 符号参数条件 最小值 典型值 最大值 单位 表 86. 内部参考电压校准值 符号参数存储器地址 V REFIN_CAL 原始数据在温度 30 C, VDDA = 3.3 V 时获取 0x1FFF 7A2A - 0x1FFF 7A2B DAC 电气特性 表 87. DAC 特性 符号 参数 最小值 典型值 最大值单位注释 V DDA 模拟电源电压 1.7 (1) V V REF+ 参考电源电压 1.7 (1) V V REF+ V DDA V SSA 接地 0-0 V R (2) LOAD 缓冲器开启时的阻性负载 kω R O (2) C LOAD (2) 缓冲器关闭时的阻抗输出 kω 缓冲器关闭时, 要使精度为 1%, DAC_OUT 与 V SS 之间的最小阻性负载为 1.5 MΩ 容性负载 pf DAC_OUT 引脚上的最大容性负载 ( 缓冲器开启时 ) DAC_OUT min (2) DAC_OUT max (2) DAC_OUT min (2) DAC_OUT max (2) I VREF+ (4) 缓冲器开启时的 DAC_OUT 电压下限 缓冲器开启时的 DAC_OUT 电压上限 缓冲器关闭时的 DAC_OUT 电压下限 缓冲器关闭时的 DAC_OUT 电压上限 静止模式 ( 待机模式 ) 下的 DAC DC V REF 直流电流消耗 V - - V DDA 0.2 V mv - - V REF+ 1LSB V µa 它给出了 DAC 的最大输出幅度 对应于 12 位输入代码 (0x0E0) 到 (0xF1C) (V REF+ = 3.6 V 时 ) 以及 (0x1C7) 到 (0xE38) (V REF+ = 1.7 V 时 ) 它给出了 DAC 的最大输出幅度 无负载, 在输入上的直流消耗方面, 对应于 V REF+ = 3.6 V 时的最差代码 (0x800) 无负载, 在输入上的直流消耗方面, 对应于 V REF+ = 3.6 V 时的最差代码 (0xF1C) 160/226 DocID Rev 4

161 STM32F427xx STM32F429xx 电气特性 表 87. DAC 特性 ( 续 ) 符号 参数 最小值 典型值 最大值单位注释 I DDA (4) 静止模式下的 DAC DC VDDA 电流消耗 (3) µa 无负载, 输入端采用中间代码 (0x800) µa 无负载, 在输入上的直流消耗方面, 对应于 V REF+ = 3.6 V 时的最差代码 (0xF1C) DNL (4) INL (4) 微分非线性误差 ( 两个连续代码之间的偏差 -1LSB) 积分非线性误差 ( 代码 i 处测得的值与代码 0 及最后一个代码 1023 之间连线上代码 i 处的值之间的差 ) - - ±0.5 LSB 针对 10 位配置中的 DAC 提供 - - ±2 LSB 针对 12 位配置中的 DAC 提供 - - ±1 LSB 针对 10 位配置中的 DAC 提供 - - ±4 LSB 针对 12 位配置中的 DAC 提供 - - ±10 mv 针对 12 位配置中的 DAC 提供 (4) 偏移 偏移误差 ( 代码 (0x800) 处测得值与理想值 V REF+ /2 之间的差 ) - - ±3 LSB - - ±12 LSB 针对 10 位配置中的 DAC 提供,V REF+ = 3.6 V 针对 12 位配置中的 DAC 提供,V REF+ = 3.6 V (4) 增益误差增益误差 - - ±0.5 % 针对 12 位配置中的 DAC 提供 t SETTLING (4) THD (4) (2) 更新率 t WAKEUP (4) 建立时间 ( 满刻度 : 适用于当 DAC_OUT 达到最终值 ±4LSB 时, 最低输入代码与最高输入代码之间的 10 位输入代码转换 ) 总谐波失真缓冲器 ON 当输入代码略有变化 ( 从代码 i 到 i+1lsb) 时, 确保 DAC_OUT 变化正确的最大频率 从关闭状态唤醒的时间 ( 在 DAC 控制寄存器中将 ENx 位置 1) PSRR+ (2) 电源抑制比 ( 相对于 V DDA ) ( 静态直流测量 ) µs C LOAD 50 pf, R LOAD 5 kω db C LOAD 50 pf, R LOAD 5 kω MS/s C LOAD 50 pf, R LOAD 5 kω µs C LOAD 50 pf, R LOAD 5 kω 介于可能的最低值和最高值之间的输入代码 db 无 R LOAD, C LOAD = 50 pf 1. 使用外部电源监控器时, 可达到 1.7 V 的 V DDA 最小值 ( 请参考第 章节 : 内部复位 OFF) 2. 由设计保证, 未经生产测试 3. 静止模式对应的状态为, DAC 保持在稳定的输出电平以确保无动态消耗发生 4. 由特性分析结果保证, 未经生产测试 DocID Rev 4 161/226

162 电气特性 STM32F427xx STM32F429xx 图 位缓冲 / 非缓冲 DAC 1. DAC 集成了输出缓冲器, 可用来降低输出阻抗并在不使用外部运算放大器的情况下直接驱动外部负载 如果将 DAC_CR 寄存器的 BOFFx 位置 1, 可将该缓冲器旁路 FMC 特性 除非特别说明, 否则表 88 至表 103 中给出的 FMC 接口参数均在表 17 中汇总的环境温度 f HCLK 频率和 V DD 电源电压条件下测试得出, 其配置如下 : 除了 V DD 范围为 1.7 至 2.1V 时 OSPEEDRy[1:0] = 11, 否则输出速度设为 OSPEEDRy[1:0] = 10 在 CMOS 电平为 0.5V DD 时完成测量 请参考第 章节 :I/O 端口特性以获取输入 / 输出特性的更详细信息 异步波形和时序 图 56 到图 59 所示为异步波形, 表 88 到表 95 则给出了相应的时序 这些表格中的结果在如下 FMC 配置条件下获得 : AddressSetupTime = 0x1 AddressHoldTime = 0x1 DataSetupTime = 0x1 ( 除了异步 NWAIT 模式, DataSetupTime = 0x5) BusTurnAroundDuration = 0x0 对于 SDRAM 存储器, V DD 范围为 2.7 至 3.6 V, 最大频率 FMC_SDCLK = 90 MHz 对于移动 LPSDR SDRAM 存储器,V DD 范围为 1.7 至 1.95 V, 最大频率 FMC_SDCLK = 84 MHz 162/226 DocID Rev 4

163 STM32F427xx STM32F429xx 电气特性 图 56. 异步非复用 SRAM/PSRAM/NOR 读操作波形 1. 仅限模式 2/B C 和 D 在模式 1 中不使用 FMC_NADV (1)(2) 表 88. 异步非复用 SRAM/PSRAM/NOR - 读时序 符号参数最小值最大值单位 t w(ne) FMC_NE 为低电平的时间 2T HCLK T HCLK +0.5 ns t FMC_NEx 变为低电平到 FMC_NOE 变为低 v(noe_ne) 0 1 ns 电平的间隔时间 t w(noe) FMC_NOE 为低电平的时间 2T HCLK 2T HCLK ns t h(ne_noe) FMC_NOE 变为高电平到 FMC_NE 变为高电平的保持时间 0 - ns t FMC_NEx 变为低电平到 FMC_A 有效的间 v(a_ne) - 2 ns 隔时间 t h(a_noe) FMC_NOE 变为高电平后的地址保持时间 0 - ns t v(bl_ne) FMC_NEx 变为低电平到 FMC_BL 有效的间隔时间 - 2 ns DocID Rev 4 163/226

164 电气特性 STM32F427xx STM32F429xx t FMC_NOE 变为高电平后 FMC_BL 的保持 h(bl_noe) 0 - ns 时间 t su(data_ne) FMC_NEx 变为高电平前的数据建立时间 T HCLK ns t su(data_noe) FMC_NOEx 变为高电平前的数据建立时间 T HCLK +2 - ns t h(data_noe) FMC_NOE 变为高电平后的数据保持时间 0 - ns t h(data_ne) FMC_NEx 变为高电平后的数据保持时间 0 - ns t FMC_NEx 变为低电平到 FMC_NADV 变为 v(nadv_ne) - 0 ns 低电平的间隔时间 t w(nadv) FMC_NADV 为低电平的时间 - T HCLK +1 ns 1. C L = 30 pf. 表 88. 异步非复用 SRAM/PSRAM/NOR - 读时序 (1)(2) ( 续 ) 符号参数最小值最大值单位 2. 通过特性分析确定, 未经生产测试 (1)(2) 表 89. 异步非复用 SRAM/PSRAM/NOR 读操作 - NWAIT 时序 符号参数最小值最大值单位 t w(ne) FMC_NE 为低电平的时间 7T HCLK T HCLK +1 t w(noe) FMC_NWE 为低电平的时间 5T HCLK 1.5 5T HCLK +2 t su(nwait_ne) t h(ne_nwait) 1. C L = 30 pf. 2. 通过特性分析确定, 未经生产测试 FMC_NEx 变为高电平前 FMC_NWAIT 有效的间隔时间 FMC_NWAIT 无效后 FMC_NEx 的保持时间 5T HCLK T HCLK +1 - ns 164/226 DocID Rev 4

165 STM32F427xx STM32F429xx 电气特性 图 57. 异步非复用 SRAM/PSRAM/NOR 写操作波形 1. 仅限模式 2/B C 和 D 在模式 1 中不使用 FMC_NADV (1)(2) 表 90. 异步非复用 SRAM/PSRAM/NOR 写操作时序 符号参数最小值最大值单位 t w(ne) FMC_NE 为低电平的时间 3T HCLK 3T HCLK +1 ns t v(nwe_ne) FMC_NEx 变为低电平到 FMC_NWE 变为低电平的间隔时间 T HCLK 0.5 T HCLK ns t w(nwe) FMC_NWE 为低电平的时间 T HCLK T HCLK ns t h(ne_nwe) FMC_NWE 变为高电平到 FMC_NE 变为高电平的保持时间 T HCLK ns t v(a_ne) FMC_NEx 变为低电平到 FMC_A 有效的间隔时间 - 0 ns t h(a_nwe) FMC_NWE 变为高电平后的地址保持时间 T HCLK ns t v(bl_ne) FMC_NEx 变为低电平到 FMC_BL 有效的间隔时间 ns t h(bl_nwe) FMC_NWE 变为高电平后 FMC_BL 的保持时间 T HCLK ns t v(data_ne) 数据到 FMC_NEx 变为低电平到数据有效 - T HCLK + 2 ns t h(data_nwe) FMC_NWE 变为高电平后的数据保持时间 T HCLK ns t v(nadv_ne) FMC_NEx 变为低电平到 FMC_NADV 变为低电平的间隔时间 ns t w(nadv) FMC_NADV 为低电平的时间 - T HCLK ns 1. C L = 30 pf. 2. 通过特性分析确定, 未经生产测试 DocID Rev 4 165/226

166 电气特性 STM32F427xx STM32F429xx 1. C L = 30 pf. 表 91. 异步非复用 SRAM/PSRAM/NOR 写操作 - NWAIT 时序 (1)(2) 符号参数最小值最大值单位 t w(ne) FMC_NE 为低电平的时间 8T HCLK +1 8T HCLK +2 ns t w(nwe) FMC_NWE 为低电平的时间 6T HCLK 1 6T HCLK +2 ns t FMC_NEx 变为高电平前 FMC_NWAIT 有效 su(nwait_ne) 6T HCLK ns 的间隔时间 t h(ne_nwait) FMC_NWAIT 无效后 FMC_NEx 的保持时间 4T HCLK +1 ns 2. 通过特性分析确定, 未经生产测试 图 58. 异步复用 PSRAM/NOR 读操作波形 166/226 DocID Rev 4

167 STM32F427xx STM32F429xx 电气特性 1. C L = 30 pf. 2. 通过特性分析确定, 未经生产测试 表 92. 异步复用 PSRAM/NOR 读操作时序 (1)(2) 符号参数最小值最大值单位 t w(ne) FMC_NE 为低电平的时间 3T HCLK -1 3T HCLK +0.5 ns t FMC_NEx 变为低电平到 FMC_NOE 变为低 v(noe_ne) 2T 电平的间隔时间 HCLK 0.5 2T HCLK ns t tw(noe) FMC_NOE 为低电平的时间 T HCLK -1 T HCLK +1 ns t h(ne_noe) t v(a_ne) FMC_NOE 变为高电平到 FMC_NE 变为高电平的保持时间 FMC_NEx 变为低电平到 FMC_A 有效的间隔时间 1 - ns - 2 ns t FMC_NEx 变为低电平到 FMC_NADV 变为 v(nadv_ne) 0 2 ns 低电平的间隔时间 t w(nadv) FMC_NADV 为低电平的时间 T HCLK -0.5 T HCLK +0.5 ns t FMC_NADV 变为高电平后 FMC_AD ( 地 h(ad_nadv) 0 - ns 址 ) 有效的保持时间 t h(a_noe) FMC_NOE 变为高电平后的地址保持时间 T HCLK ns t h(bl_noe) FMC_NOE 变为高电平后 FMC_BL 的时间 0 - ns t FMC_NEx 变为低电平到 FMC_BL 有效的间 v(bl_ne) - 2 ns 隔时间 t su(data_ne) FMC_NEx 变为高电平前的数据建立时间 T HCLK ns t su(data_noe) FMC_NOE 变为高电平前的数据建立时间 T HCLK +1 - ns t h(data_ne) FMC_NEx 变为高电平后的数据保持时间 0 - ns t h(data_noe) FMC_NOE 变为高电平后的数据保持时间 0 - ns (1)(2) 表 93. 异步复用 PSRAM/NOR 读 -NWAIT 时序 符号参数最小值最大值单位 t w(ne) FMC_NE 为低电平的时间 8T HCLK T HCLK +2 ns t w(noe) FMC_NWE 为低电平的时间 5T HCLK -1 5T HCLK +1.5 ns t su(nwait_ne) t h(ne_nwait) 1. C L = 30 pf. 2. 通过特性分析确定, 未经生产测试 FMC_NEx 变为高电平前 FMC_NWAIT 有效的间隔时间 FMC_NWAIT 无效后 FMC_NEx 的保持时间 5T HCLK ns 4T HCLK +1 ns DocID Rev 4 167/226

168 电气特性 STM32F427xx STM32F429xx 图 59. 异步复用 PSRAM/NOR 写操作波形 表 94. 异步复用 PSRAM/NOR 写操作时序 (1)(2) 符号参数最小值最大值单位 t w(ne) FMC_NE 为低电平的时间 4T HCLK 4T HCLK +0.5 ns t FMC_NEx 变为低电平到 FMC_NWE 变为低电 v(nwe_ne) T 平的间隔时间 HCLK -1 T HCLK +0.5 ns t w(nwe) FMC_NWE 为低电平的时间 2T HCLK 2T HCLK +0.5 ns t h(ne_nwe) t v(a_ne) FMC_NWE 变为高电平到 FMC_NE 变为高电平的保持时间 FMC_NEx 变为低电平到 FMC_A 有效的间隔时间 T HCLK - ns - 0 ns t FMC_NEx 变为低电平到 FMC_NADV 变为低电 v(nadv_ne) ns 平的间隔时间 t w(nadv) FMC_NADV 为低电平的时间 T HCLK -0.5 T HCLK ns t FMC_NADV 变为高电平后 FMC_AD ( 地址 ) 有 h(ad_nadv) T 效的保持时间 HCLK -2 - ns t h(a_nwe) FMC_NWE 变为高电平后的地址保持时间 T HCLK - ns t h(bl_nwe) FMC_NWE 变为高电平后 FMC_BL 的保持时间 T HCLK -2 - ns 168/226 DocID Rev 4

169 STM32F427xx STM32F429xx 电气特性 表 94. 异步复用 PSRAM/NOR 写操作时序 (1)(2) ( 续 ) 符号参数最小值最大值单位 t FMC_NEx 变为低电平到 FMC_BL 有效的间隔时 v(bl_ne) - 2 ns 间 t v(data_nadv) FMC_NADV 变为高电平到数据有效的间隔时间 - T HCLK +1.5 ns t h(data_nwe) FMC_NWE 变为高电平后的数据保持时间 T HCLK ns 1. C L = 30 pf. 2. 通过特性分析确定, 未经生产测试 表 95. 异步复用 PSRAM/NOR 写 -NWAIT 时序 (1)(2) 符号参数最小值最大值单位 t w(ne) FMC_NE 为低电平的时间 9T HCLK 9T HCLK +0.5 ns t w(nwe) FMC_NWE 为低电平的时间 7T HCLK 7T HCLK +2 ns t FMC_NEx 变为高电平前 FMC_NWAIT 有效 su(nwait_ne) 6T 的间隔时间 HCLK ns t h(ne_nwait) FMC_NWAIT 无效后 FMC_NEx 的保持时间 4T HCLK -1 - ns 1. C L = 30 pf. 2. 通过特性分析确定, 未经生产测试 同步波形和时序 图 60 到图 63 所示为同步波形, 表 96 到表 99 则给出了相应的时序 这些表格中的结果在如下 FMC 配置条件下获得 : BurstAccessMode = FMC_BurstAccessMode_Enable; MemoryType = FMC_MemoryType_CRAM; WriteBurst = FMC_WriteBurst_Enable; CLKDivision = 1 ; ( 不支持 0, 请参见 STM32F4xx 参考手册 :RM0090) 使用 NOR Flash 时, DataLatency = 1 ; 使用 PSRAM 时, DataLatency = 0 在所有时序表中, T HCLK 为 HCLK 时钟周期 ( 最大 FMC_CLK = 90 MHz) DocID Rev 4 169/226

170 电气特性 STM32F427xx STM32F429xx 图 60. 同步复用 NOR/PSRAM 读操作时序 (1)(2) 表 96. 同步复用 NOR/PSRAM 读操作时序 符号参数最小值最大值单位 t w(clk) FMC_CLK 周期 2T HCLK -1 - ns t d(clkl-nexl) t d(clkh_nexh) t d(clkl-nadvl) t d(clkl-nadvh) FMC_CLK 变为低电平到 FMC_NEx 变为低电平的间隔时间 (x = 0...2) FMC_CLK 变为高电平到 FMC_NEx 变为高电平的间隔时间 (x = 0...2) FMC_CLK 变为低电平到 FMC_NADV 变为低电平的间隔时间 FMC_CLK 变为低电平到 FMC_NADV 变为高电平的间隔时间 - 0 ns T HCLK - ns - 0 ns 0 - ns FMC_CLK 变为低电平到 FMC_Ax 有效的间隔时间 (x = t d(clkl-av) ) FMC_CLK 变为高电平到 FMC_Ax 无效的间隔时间 (x = t d(clkh-aiv) ) - 0 ns 0 - ns t d(clkl-noel) FMC_CLK 变为低电平到 FMC_NOE 变为低电平的间隔时间 - T HCLK +0.5 ns 170/226 DocID Rev 4

171 STM32F427xx STM32F429xx 电气特性 表 96. 同步复用 NOR/PSRAM 读操作时序 (1)(2) ( 续 ) 符号参数最小值最大值单位 FMC_CLK 变为高电平到 FMC_NOE 变为高电平的间隔 t d(clkh-noeh) T 时间 HCLK ns t d(clkl-adv) FMC_CLK 变为低电平到 FMC_AD[15:0] 有效的间隔时间 ns t d(clkl-adiv) FMC_CLK 变为低电平到 FMC_AD[15:0] 无效的间隔时间 0 - ns t su(adv-clkh) FMC_CLK 变为高电平前 FMC_A/D[15:0] 数据有效的间隔时间 5 - ns FMC_CLK 变为高电平后 FMC_A/D[15:0] 数据有效的间 t h(clkh-adv) 0 - ns 隔时间 t su(nwait-clkh) FMC_CLK 变为高电平前 FMC_NWAIT 有效的间隔时间 4 - ns t h(clkh-nwait) FMC_CLK 变为高电平后 FMC_NWAIT 有效的间隔时间 0 - ns 1. C L = 30 pf. 2. 通过特性分析确定, 未经生产测试 图 61. 同步复用 PSRAM 写操作时序 DocID Rev 4 171/226

172 电气特性 STM32F427xx STM32F429xx 表 97. 同步复用 PSRAM 写操作时序 (1)(2) 符号参数最小值最大值单位 t w(clk) FMC_CLK 周期, VDD 范围 = 2.7 到 3.6 V 2T HCLK -1 - ns t d(clkl-nexl) t d(clkh-nexh) t d(clkl-nadvl) t d(clkl-nadvh) t d(clkl-av) t d(clkh-aiv) FMC_CLK 变为低电平到 FMC_NEx 变为低电平的间隔时间 (x = 0...2) FMC_CLK 变为高电平到 FMC_NEx 变为高电平的间隔时间 (x = 0...2) FMC_CLK 变为低电平到 FMC_NADV 变为低电平的间隔时间 FMC_CLK 变为低电平到 FMC_NADV 变为高电平的间隔时间 FMC_CLK 变为低电平到 FMC_Ax 有效的间隔时间 (x = ) FMC_CLK 变为高电平到 FMC_Ax 无效的间隔时间 (x = ) ns T HCLK - ns - 0 ns 0 - ns - 0 ns T HCLK - ns t d(clkl-nwel) t (CLKH-NWEH) t d(clkl-adv) t d(clkl-adiv) t d(clkl-data) t d(clkl-nbll) t d(clkh-nblh) t su(nwait-clkh) t h(clkh-nwait) 1. C L = 30 pf. FMC_CLK 变为低电平到 FMC_NWE 变为低电平的间隔时间 FMC_CLK 变为高电平到 FMC_NWE 变为高电平的间隔时间 FMC_CLK 变为低电平到 FMC_AD[15:0] 有效的间隔时间 FMC_CLK 变为低电平到 FMC_AD[15:0] 无效的间隔时间 FMC_CLK 变为低电平后 FMC_A/D[15:0] 数据有效的间隔时间 FMC_CLK 变为低电平到 FMC_NBL 变为低电平的间隔时间 FMC_CLK 变为高电平到 FMC_NBL 变为高电平的间隔时间 FMC_CLK 变为高电平前 FMC_NWAIT 有效的间隔时间 FMC_CLK 变为高电平后 FMC_NWAIT 有效的间隔时间 2. 通过特性分析确定, 未经生产测试 - 0 ns T HCLK ns - 3 ns 0 - ns - 3 ns 0 - ns T HCLK ns 4 - ns 0 - ns 172/226 DocID Rev 4

173 STM32F427xx STM32F429xx 电气特性 图 62. 同步非复用 NOR/PSRAM 读操作时序 (1)(2) 表 98. 同步非复用 NOR/PSRAM 读操作时序 符号参数最小值最大值单位 t w(clk) FMC_CLK 周期 2T HCLK -1 - ns t (CLKL-NExL) t d(clkh- NExH) t d(clkl- NADVL) t d(clkl- NADVH) t d(clkl-av) t d(clkh-aiv) t d(clkl-noel) FMC_CLK 变为低电平到 FMC_NEx 变为低电平的间隔时间 (x = 0...2) FMC_CLK 变为高电平到 FMC_NEx 变为高电平的间隔时间 (x = 0...2) FMC_CLK 变为低电平到 FMC_NADV 变为低电平的间隔时间 FMC_CLK 变为低电平到 FMC_NADV 变为高电平的间隔时间 FMC_CLK 变为低电平到 FMC_Ax 有效的间隔时间 (x = ) FMC_CLK 变为高电平到 FMC_Ax 无效的间隔时间 (x = ) FMC_CLK 变为低电平到 FMC_NOE 变为低电平的间隔时间 ns T HCLK - ns - 0 ns 0 - ns - 0 ns T HCLK ns - T HCLK +2 ns DocID Rev 4 173/226

174 电气特性 STM32F427xx STM32F429xx 表 98. 同步非复用 NOR/PSRAM 读操作时序 (1)(2) ( 续 ) 符号参数最小值最大值单位 t d(clkh- NOEH) t su(dv-clkh) t h(clkh-dv) t (NWAIT-CLKH) t h(clkh- NWAIT) FMC_CLK 变为高电平到 FMC_NOE 变为高电平的间隔时间 FMC_CLK 变为高电平前 FMC_D[15:0] 数据有效的间隔时间 FMC_CLK 变为高电平后 FMC_D[15:0] 数据有效的间隔时间 FMC_CLK 变为高电平前 FMC_NWAIT 有效的间隔时间 FMC_CLK 变为高电平后 FMC_NWAIT 有效的间隔时间 T HCLK ns 5 - ns 0 - ns C L = 30 pf 2. 通过特性分析确定, 未经生产测试 图 63. 同步非复用 PSRAM 写操作时序 174/226 DocID Rev 4

175 STM32F427xx STM32F429xx 电气特性 表 99. 同步非复用 PSRAM 写操作时序 (1)(2) 符号参数最小值最大值单位 t (CLK) FMC_CLK 周期 2T HCLK 1 - ns t d(clkl-nexl) t (CLKH-NExH) FMC_CLK 变为低电平到 FMC_NEx 变为低电平的间隔时间 (x = 0...2) FMC_CLK 变为高电平到 FMC_NEx 变为高电平的间隔时间 (x = 0...2) ns T HCLK - ns t d(clkl-nadvl) FMC_CLK 变为低电平到 FMC_NADV 变为低电平的间隔时间 - 0 ns t d(clkl-nadvh) FMC_CLK 变为低电平到 FMC_NADV 变为高电平的间隔时间 0 - ns t d(clkl-av) t d(clkh-aiv) FMC_CLK 变为低电平到 FMC_Ax 有效的间隔时间 (x = ) FMC_CLK 变为高电平到 FMC_Ax 无效的间隔时间 (x = ) - 0 ns 0 - ns t d(clkl-nwel) FMC_CLK 变为低电平到 FMC_NWE 变为低电平的间隔时间 - 0 ns t d(clkh-nweh) FMC_CLK 变为高电平到 FMC_NWE 变为高电平的间隔时间 T HCLK ns t d(clkl-data) FMC_CLK 变为低电平后 FMC_D[15:0] 数据有效的间隔时间 ns t d(clkl-nbll) FMC_CLK 变为低电平到 FMC_NBL 变为低电平的间隔时间 0 - ns t d(clkh-nblh) FMC_CLK 变为高电平到 FMC_NBL 变为高电平的间隔时间 T HCLK ns t su(nwait-clkh) FMC_CLK 变为高电平前 FMC_NWAIT 有效的间隔时间 4 t h(clkh-nwait) FMC_CLK 变为高电平后 FMC_NWAIT 有效的间隔时间 0 1. C L = 30 pf. 2. 通过特性分析确定, 未经生产测试 PC 卡 /CF 卡控制器的波形和时序 图 64 到图 69 所示为同步波形, 表 100 和表 101 则给出了相应的时序 该表格中的结果在如下 FMC 配置条件下获得 : COM.FMC_SetupTime = 0x04; COM.FMC_WaitSetupTime = 0x07; COM.FMC_HoldSetupTime = 0x04; COM.FMC_HiZSetupTime = 0x00; ATT.FMC_SetupTime = 0x04; ATT.FMC_WaitSetupTime = 0x07; ATT.FMC_HoldSetupTime = 0x04; ATT.FMC_HiZSetupTime = 0x00; IO.FMC_SetupTime = 0x04; IO.FMC_WaitSetupTime = 0x07; IO.FMC_HoldSetupTime = 0x04; IO.FMC_HiZSetupTime = 0x00; TCLRSetupTime = 0 ; TARSetupTime = 0. 在所有时序表中, T HCLK 为 HCLK 时钟周期 DocID Rev 4 175/226

176 电气特性 STM32F427xx STM32F429xx 图 64. PC 卡 /CF 卡控制器的通用存储器读访问波形 1. FMC_NCE4_2 保持高电平 (8 位访问期间无效 ) 图 65. PC 卡 /CF 卡控制器的通用存储器写访问波形 176/226 DocID Rev 4

177 STM32F427xx STM32F429xx 电气特性 图 66. PC 卡 /CF 卡控制器的波形 - 属性存储器读访问 1. 仅读取数据位 ( 忽略位 ) DocID Rev 4 177/226

178 电气特性 STM32F427xx STM32F429xx 图 67. PC 卡 /CF 卡控制器的波形 - 属性存储器写访问 1. 仅驱动数据位 ( 位 保持高阻状态 ) 图 68. PC 卡 /CF 卡控制器的 I/O 空间读访问波形 178/226 DocID Rev 4

179 STM32F427xx STM32F429xx 电气特性 图 69. PC 卡 /CF 卡控制器的 I/O 空间写访问波形 表 100. PC 卡 /CF 读写周期的开关特性 (1)(2) - 在属性 / 通用空间中 符号参数最小值最大值单位 t v(ncex-a) FMC_Ncex 变为低电平到 FMC_Ay 有效的间隔时间 - 0 ns t h(ncex_ai) FMC_NCEx 变为高电平到 FMC_Ax 无效的间隔时间 0 - ns t d(nreg-ncex) FMC_NCEx 变为低电平到 FMC_NREG 有效的间隔时间 - 1 ns t h(ncex-nreg) FMC_NCEx 变为高电平到 FMC_NREG 无效的间隔时间 T HCLK -2 - ns t d(ncex-nwe) FMC_NCEx 变为低电平到 FMC_NWE 变为低电平的间隔时间 - 5T HCLK ns t w(nwe) FMC_NWE 为低电平的时间 8T HCLK T HCLK +0.5 ns t d(nwe_ncex) FMC_NWE 变为高电平到 FMC_NCEx 变为高电平的间隔时间 5T HCLK +1 - ns t V(NWE-D) FMC_NWE 变为低电平到 FMC_D[15:0] 有效的间隔时间 - 0 ns t h(nwe-d) FMC_NWE 变为高电平到 FMC_D[15:0] 无效的间隔时间 9T HCLK ns t d(d-nwe) FMC_NWE 变为高电平前 FMC_D[15:0] 有效的间隔时间 13T HCLK 3 ns t d(ncex-noe) FMC_NCEx 变为低电平到 FMC_NOE 变为低电平的间隔时间 - 5T HCLK ns t w(noe) FMC_NOE 为低电平的时间 8 T HCLK T HCLK +0.5 ns t d(noe_ncex) FMC_NOE 变为高电平到 FMC_NCEx 变为高电平的间隔时间 5T HCLK -1 - ns t su (D-NOE) FMC_NOE 变为高电平前 FMC_D[15:0] 数据有效的间隔时间 T HCLK - ns t h(noe-d) FMC_NOE 变为高电平到 FMC_D[15:0] 无效的间隔时间 0 - ns 1. C L = 30 pf. 2. 通过特性分析确定, 未经生产测试 DocID Rev 4 179/226

180 电气特性 STM32F427xx STM32F429xx 表 101. PC 卡 /CF 读写周期的开关特性 - 在 I/O 空间中 (1)(2) 符号参数最小值最大值单位 tw(niowr) FMC_NIOWR 为低电平的时间 8T HCLK ns tv(niowr-d) th(niowr-d) td(nce4_1-niowr) th(ncex-niowr) td(niord-ncex) FMC_NIOWR 变为低电平到 FMC_D[15:0] 有效的间隔时间 FMC_NIOWR 变为高电平到 FMC_D[15:0] 无效的间隔时间 FMC_NCE4_1 变为低电平到 FMC_NIOWR 有效的间隔时间 FMC_NCEx 变为高电平到 FMC_NIOWR 无效的间隔时间 FMC_NCEx 变为低电平到 FMC_NIORD 有效的间隔时间 - 0 ns 9T HCLK -2 - ns - 5T HCLK ns 5T HCLK - ns - 5T HCLK ns th(ncex-niord) FMC_NCEx 变为高电平到 FMC_NIORD 有效的间 6T 隔时间 HCLK +2 - ns tw(niord) FMC_NIORD 为低电平的时间 8T HCLK T HCLK +0.5 ns tsu(d-niord) td(niord-d) 1. C L = 30 pf. FMC_NIORD 变为高电平前 FMC_D[15:0] 有效的间隔时间 FMC_NIORD 变为高电平后 FMC_D[15:0] 有效的间隔时间 T HCLK - ns 0 - ns 2. 通过特性分析确定, 未经生产测试 NAND 控制器波形和时序 图 70 到图 73 所示为同步波形, 表 102 和表 103 则给出了相应的时序 该表格中的结果在如下 FMC 配置条件下获得 : COM.FMC_SetupTime = 0x01; COM.FMC_WaitSetupTime = 0x03; COM.FMC_HoldSetupTime = 0x02; COM.FMC_HiZSetupTime = 0x01; ATT.FMC_SetupTime = 0x01; ATT.FMC_WaitSetupTime = 0x03; ATT.FMC_HoldSetupTime = 0x02; ATT.FMC_HiZSetupTime = 0x01; Bank = FMC_Bank_NAND; MemoryDataWidth = FMC_MemoryDataWidth_16b; ECC = FMC_ECC_Enable; ECCPageSize = FMC_ECCPageSize_512Bytes; TCLRSetupTime = 0 ; TARSetupTime = 0. 在所有时序表中, T HCLK 为 HCLK 时钟周期 180/226 DocID Rev 4

181 STM32F427xx STM32F429xx 电气特性 图 70. NAND 控制器的读访问波形 图 71. NAND 控制器的写访问波形 DocID Rev 4 181/226

182 电气特性 STM32F427xx STM32F429xx 图 72. NAND 控制器的通用存储器读访问波形 图 73. NAND 控制器的通用存储器写访问波形 (1) 表 102. NAND Flash 读周期的开关特性 符号参数最小值最大值单位 t w(n0e) FMC_NOE 为低电平的时间 4T HCLK T HCLK +0.5 ns t su(d-noe) FMC_NOE 变为高电平前 FMC_D[15-0] 数据有效的间隔时间 9 - ns FMC_NOE 变为高电平后 FMC_D[15-0] 数据有效的间 t h(noe-d) 0 - ns 隔时间 t d(ale-noe) FMC_NOE 变为低电平前 FMC_ALE 有效的间隔时间 - 3T HCLK -0.5 ns t h(noe-ale) FMC_NWE 变为高电平到 FMC_ALE 无效的间隔时间 3T HCLK -2 - ns 1. C L = 30 pf. 182/226 DocID Rev 4

183 STM32F427xx STM32F429xx 电气特性 表 103. NAND Flash 写周期的开关特性 (1) 符号参数最小值最大值单位 t w(nwe) FMC_NWE 为低电平的时间 4T HCLK 4T HCLK +1 ns t v(nwe-d) t h(nwe-d) t d(d-nwe) t d(ale-nwe) t h(nwe-ale) 1. C L = 30 pf. FMC_NWE 变为低电平到 FMC_D[15-0] 有效的间隔时间 FMC_NWE 变为高电平到 FMC_D[15-0] 无效的间隔时间 FMC_NWE 变为高电平前 FMC_D[15-0] 有效的间隔时间 FMC_NWE 变为低电平前 FMC_ALE 有效的间隔时间 FMC_NWE 变为高电平到 FMC_ALE 无效的间隔时间 0 - ns 3T HCLK 1 - ns 5T HCLK -3 - ns - 3T HCLK -0.5 ns 3T HCLK 1 - ns SDRAM 波形和时序 图 74. SDRAM 读访问波形 (CL = 1) DocID Rev 4 183/226

184 电气特性 STM32F427xx STM32F429xx 表 104. SDRAM 读时序 (1)(2) 符号 参数 最小值 最大值 单位 t w(sdclk) FMC_SDCLK 周期 2T HCLK T HCLK +0.5 t su(sdclkh _Data) 数据输入建立时间 2 - t h(sdclkh_data) 数据输入保持时间 0 - t d(sdclkl_add) 地址有效时间 t d(sdclkl- SDNE) 片选有效时间 t h(sdclkl_sdne) 片选保持时间 0 - ns t d(sdclkl_sdnras) SDNRAS 有效时间 t h(sdclkl_sdnras) SDNRAS 保持时间 0 - t d(sdclkl_sdncas) SDNCAS 有效时间 t h(sdclkl_sdncas) SDNCAS 保持时间 0-1. 数据和地址线上 CL = 30 pf FMC_SDCLK 上 CL=15pF 2. 由特性分析结果保证, 未经生产测试 (1)(2) 表 105. LPSDR SDRAM 读时序 符号参数最小值最大值单位 t W(SDCLK) FMC_SDCLK 周期 2T HCLK 0.5 2T HCLK +0.5 t su(sdclkh_data) 数据输入建立时间 t h(sdclkh_data) 数据输入保持时间 0 - t d(sdclkl_add) 地址有效时间 - 1 t d(sdclkl_sdne) 片选有效时间 - 1 t h(sdclkl_sdne) 片选保持时间 1 - ns t d(sdclkl_sdnras SDNRAS 有效时间 - 1 t h(sdclkl_sdnras) SDNRAS 保持时间 1 - t d(sdclkl_sdncas) SDNCAS 有效时间 - 1 t h(sdclkl_sdncas) SDNCAS 保持时间 1-1. CL = 10 pf. 2. 由特性分析结果保证, 未经生产测试 184/226 DocID Rev 4

185 STM32F427xx STM32F429xx 电气特性 图 75. SDRAM 写访问波形 DocID Rev 4 185/226

186 电气特性 STM32F427xx STM32F429xx 表 106. SDRAM 写时序 (1)(2) 符号 参数 最小值 最大值 单位 t w(sdclk) FMC_SDCLK 周期 2T HCLK T HCLK +0.5 t d(sdclkl _Data ) 数据输出有效时间 t h(sdclkl _Data) 数据输出保持时间 t d(sdclkl_add) 地址有效时间 t d(sdclkl_sdnwe) SDNWE 有效时间 - 1 t h(sdclkl_sdnwe) SDNWE 保持时间 0 - t d(sdclkl_ SDNE) 片选有效时间 t h(sdclkl-_sdne) 片选保持时间 0 - ns t d(sdclkl_sdnras) SDNRAS 有效时间 - 2 t h(sdclkl_sdnras) SDNRAS 保持时间 0 - t d(sdclkl_sdncas) SDNCAS 有效时间 t d(sdclkl_sdncas) SDNCAS 保持时间 0 - t d(sdclkl_nbl) NBL 有效时间 t h(sdclkl_nbl) NBL 输出时间 0-1. 数据和地址线上 CL = 30 pf FMC_SDCLK 上 CL=15pF 2. 由特性分析结果保证, 未经生产测试 (1)(2) 表 107. LPSDR SDRAM 写时序 符号参数最小值最大值单位 t w(sdclk) FMC_SDCLK 周期 2T HCLK 0.5 2T HCLK +0.5 t d(sdclkl _Data ) 数据输出有效时间 - 5 t h(sdclkl _Data) 数据输出保持时间 2 - t d(sdclkl_add) 地址有效时间 t d(sdclkl-sdnwe) SDNWE 有效时间 - 2 t h(sdclkl-sdnwe) SDNWE 保持时间 1 - t d(sdclkl- SDNE) 片选有效时间 t h(sdclkl- SDNE) 片选保持时间 1 - ns t d(sdclkl-sdnras) SDNRAS 有效时间 t h(sdclkl-sdnras) SDNRAS 保持时间 t d(sdclkl-sdncas) SDNCAS 有效时间 t d(sdclkl-sdncas) SDNCAS 保持时间 t d(sdclkl_nbl) NBL 有效时间 t h(sdclkl-nbl) NBL 输出时间 CL = 10 pf. 186/226 DocID Rev 4

187 STM32F427xx STM32F429xx 电气特性 2. 由特性分析结果保证, 未经生产测试 摄像头接口 (DCMI) 时序规范 除非特别说明, 否则表 108 中给出的 DCMI 参数均在表 17 中汇总的环境温度 fhclk 频率和 V DD 电源电压条件下测试得出, 其配置如下 : DCMI_PIXCLK 极性 : 下降 DCMI_VSYNC 和 DCMI_HSYNC 极性 : 高 数据格式 :14 位 表 108. DCMI 特性 符号参数最小值最大值单位 频率比 DCMI_PIXCLK/f HCLK DCMI_PIXCLK 像素时钟输入 - 54 MHz D Pixel 像素时钟输入占空比 % t su(data) 数据输入建立时间 2 - t h(data) 数据输入保持时间 t su(hsync) t su(vsync) DCMI_HSYNC/DCMI_VSYNC 输入建立时间 ns t h(hsync) t h(vsync) DCMI_HSYNC/DCMI_VSYNC 输入保持时间 1 - 图 76. DCMI 时序图 DocID Rev 4 187/226

188 电气特性 STM32F427xx STM32F429xx LCD-TFT 控制器 (LTDC) 特性 除非特别说明, 否则表 109 中给出的 LCD-TFT 参数均在表 17 汇总的环境温度 fhclk 频率 VDD 电源电压条件下测试得出, 其配置如下 : LCD_CLK 极性 : 高 LCD_DE 极性 : 低 LCD_VSYNC 和 LCD_HSYNC 极性 : 高 像素格式 :24 位 表 109. LTDC 特性 符号参数最小值最大值单位 f CLK LTDC 时钟输出频率 - 42 MHz D CLK LTDC 时钟输出占空比 % t w(clkh) t w(clkl) 时钟高电平和低电平时间 tw(clk)/2-0.5 tw(clk)/2+0.5 t v(data) 数据输出有效时间 t h(data) 数据输出保持时间 t v(hsync) t v(vsync) HSYNC/VSYNC/DE 输出有效时间 ns t v(de) t h(hsync) t h(vsync) HSYNC/VSYNC/DE 输出保持时间 2 - th(de) 188/226 DocID Rev 4

189 STM32F427xx STM32F429xx 电气特性 图 77. LCD-TFT 水平时序图 图 78. LCD-TFT 垂直时序图 DocID Rev 4 189/226

190 电气特性 STM32F427xx STM32F429xx SD/SDIO MMC 卡主机接口 (SDIO) 特性 除非特别说明, 否则表 110 中给出的 SDIO/MMC 接口参数均在表 17 中汇总的环境温度 f PCLK2 频率和 V DD 电源电压条件下测试得出, 其配置如下 : 输出速度设为 OSPEEDRy[1:0] = 10 容性负载 C = 30 pf 在 CMOS 电平为 0.5V DD 时完成测量 请参考第 章节 :I/O 端口特性以获取输入 / 输出特性的更详细信息 图 79. SDIO 高速模式 图 80. SD 默认模式 190/226 DocID Rev 4

191 STM32F427xx STM32F429xx 电气特性 表 110. 动态特性 :SD / MMC 特性 (1)(2) 符号 参数 条件 最小值 典型值 最大值 单位 f PP 数据传输模式下的时钟频率 0 48 MHz - SDIO_CK/fPCLK2 频率比 - - 8/3 - t W(CKL) 时钟低时间 fpp =48MHz t W(CKH) 时钟高时间 fpp =48MHz ns MMC 和 SD HS 模式下的 CMD D 输入 ( 以 CK 为基准 ) t ISU 输入建立时间 HS fpp =48MHz t IH 输入保持时间 HS fpp =48MHz ns MMC 和 SD HS 模式下的 CMD D 输出 ( 以 CK 为基准 ) t OV 输出有效时间 HS fpp =48MHz t OH 输出保持时间 HS fpp =48MHz ns SD 默认模式下的 CMD D 输入 ( 以 CK 为基准 ) tisud 输入建立时间 SD fpp =24MHz tihd 输入保持时间 SD fpp =24MHz ns SD 默认模式下的 CMD D 输出 ( 以 CK 为基准 ) tovd 输出有效默认时间 SD fpp =24MHz tohd 输出保持默认时间 SD fpp =24MHz ns 1. 由特性分析结果保证, 未经生产测试 2. V DD = 2.7 到 3.6 V RTC 特性 表 111. RTC 特性 符号参数条件最小值最大值 - f PCLK1 /RTCCLK 频率比 至 RTC 寄存器的任何读 / 写操作 4 - DocID Rev 4 191/226

192 封装特性 STM32F427xx STM32F429xx 7 封装特性 7.1 封装机械数据 为满足环境要求, 意法半导体为这些器件提供了不同等级的 ECOPACK 封装, 具体取决于它们的环保合规等级 ECOPACK 的规格 等级定义和产品状态可在 上查询 ECOPACK 是意法半导体的商标 图 81. LQFP100, mm 100 引脚薄型正方扁平封装图 1. 图纸未按比例绘制 192/226 DocID Rev 4

193 STM32F427xx STM32F429xx 封装特性 符号 表 112. LQPF100, mm, 100 引脚薄型正方扁平封装机械数据 毫米英寸 (1) 最小值典型值最大值最小值典型值最大值 A A A b c D D D E E E e L L k ccc 英寸值由毫米值换算而来, 四舍五入至 4 位小数 DocID Rev 4 193/226

194 封装特性 STM32F427xx STM32F429xx 图 82. LQPF100 建议封装图 1. 尺寸单位为毫米 194/226 DocID Rev 4

195 STM32F427xx STM32F429xx 封装特性 器件标记 图 83. LQFP100 标记 ( 封装顶视图 ) DocID Rev 4 195/226

196 封装特性 STM32F427xx STM32F429xx 图 84. WLCSP143, 0.4 mm 脚间距晶元级芯片尺寸封装图 1. 图纸未按比例绘制 196/226 DocID Rev 4

197 STM32F427xx STM32F429xx 封装特性 符号 表 113. WLCSP143, 0.4 mm 脚间距晶元级芯片尺寸封装机械数据 毫米英寸 (1) 最小值典型值最大值最小值典型值最大值 A A A A b D E e e e F g eee 英寸值由毫米值换算而来, 四舍五入至 4 位小数 DocID Rev 4 197/226

198 封装特性 STM32F427xx STM32F429xx 器件标记 图 85. WLCSP143 标记 ( 封装顶视图 ) 1. 标为 "ES" 的样本为 " 工程样片 ": 即, 它们的目的为发给客户做电气兼容性评估, 可能用于由 ST 专门书面授权的客户品质检测 在任何情况下, ST 都不负责客户的生产使用 仅当 ST 已书面授权客户的品质检测时, 工程样片才可用于可靠性品质检测试验 198/226 DocID Rev 4

199 STM32F427xx STM32F429xx 封装特性 图 86. LQFP144, mm, 144 引脚薄型正方扁平封装图 1. 图纸未按比例绘制 表 114. LQFP144, mm, 144 引脚薄型正方扁平封装机械数据 符号 毫米英寸 (1) 最小值典型值最大值最小值典型值最大值 A A A b c D D D DocID Rev 4 199/226

200 封装特性 STM32F427xx STM32F429xx 符号 表 114. LQFP144, mm, 144 引脚薄型正方扁平封装机械数据 ( 续 ) 毫米英寸 (1) 最小值典型值最大值最小值典型值最大值 E E E e L L k ccc 英寸值由毫米值换算而来, 四舍五入至 4 位小数 图 87. LQFP144 建议封装图 1. 尺寸单位为毫米 200/226 DocID Rev 4

201 STM32F427xx STM32F429xx 封装特性 器件标记 图 88. LQFP144 标记 ( 封装顶视图 ) 1. 标为 "ES" 的样本为 " 工程样片 ": 即, 它们的目的为发给客户做电气兼容性评估, 可能用于由 ST 专门书面授权的客户品质检测 在任何情况下, ST 都不负责客户的生产使用 仅当 ST 已书面授权客户的品质检测时, 工程样片才可用于可靠性品质检测试验 DocID Rev 4 201/226

202 封装特性 STM32F427xx STM32F429xx 图 89. LQFP176, mm, 176 引脚薄型正方扁平封装图 1. 图纸未按比例绘制 符号 表 115. LQFP176, mm, 176 引脚薄型正方扁平封装机械数据 毫米英寸 (1) 最小值典型值最大值最小值典型值最大值 A A A b C D E e HD /226 DocID Rev 4

203 STM32F427xx STM32F429xx 封装特性 符号 表 115. LQFP176, mm, 176 引脚薄型正方扁平封装机械数据 ( 续 ) 毫米英寸 (1) 最小值典型值最大值最小值典型值最大值 HE L L ZD ZE ccc k 英寸值由毫米值换算而来, 四舍五入至 4 位小数 DocID Rev 4 203/226

204 封装特性 STM32F427xx STM32F429xx 图 90. LQFP176 建议封装图 1. 尺寸单位为毫米 204/226 DocID Rev 4

205 STM32F427xx STM32F429xx 封装特性 器件标记 图 91. LQFP176 标记 ( 封装顶视图 ) 1. 标为 "ES" 的样本为 " 工程样片 ": 即, 它们的目的为发给客户做电气兼容性评估, 可能用于由 ST 专门书面授权的客户品质检测 在任何情况下, ST 都不负责客户的生产使用 仅当 ST 已书面授权客户的品质检测时, 工程样片才可用于可靠性品质检测试验 DocID Rev 4 205/226

206 封装特性 STM32F427xx STM32F429xx 图 92. LQFP208, mm, 208 引脚薄型正方扁平封装图 1. 图纸未按比例绘制 表 116. LQFP208, mm, 208 引脚薄型正方扁平封装机械数据 符号 毫米英寸 (1) 最小值典型值最大值最小值典型值最大值 A A A b c D D /226 DocID Rev 4

207 STM32F427xx STM32F429xx 封装特性 符号 表 116. LQFP208, mm, 208 引脚薄型正方扁平封装机械数据 ( 续 ) 毫米英寸 (1) 最小值典型值最大值最小值典型值最大值 D E E E e L L k ccc 英寸值由毫米值换算而来, 四舍五入至 4 位小数 图 93. LQFP208 建议封装图 1. 尺寸单位为毫米 DocID Rev 4 207/226

208 封装特性 STM32F427xx STM32F429xx 器件标记 图 94. LQFP208 标记 ( 封装顶视图 ) 1. 标为 "ES" 的样本为 " 工程样片 ": 即, 它们的目的为发给客户做电气兼容性评估, 可能用于由 ST 专门书面授权的客户品质检测 在任何情况下, ST 都不负责客户的生产使用 仅当 ST 已书面授权客户的品质检测时, 工程样片才可用于可靠性品质检测试验 208/226 DocID Rev 4

209 STM32F427xx STM32F429xx 封装特性 图 95. UFBGA169 - 超薄紧密排列焊球阵列 7 7 mm, 0.6 mm, 封装图 1. 图纸未按比例绘制 表 117. UFBGA169 - 超薄紧密排列焊球阵列 mm 机械数据 符号 毫米 英寸 最小值典型值最大值最小值典型值最大值 A A A A A b D D E E e F ddd eee fff DocID Rev 4 209/226

210 封装特性 STM32F427xx STM32F429xx 器件标记 图 96. UFBGA169 标记 ( 封装顶视图 ) 1. 标为 "ES" 的样本为 " 工程样片 ": 即, 它们的目的为发给客户做电气兼容性评估, 可能用于由 ST 专门书面授权的客户品质检测 在任何情况下, ST 都不负责客户的生产使用 仅当 ST 已书面授权客户的品质检测时, 工程样片才可用于可靠性品质检测试验 210/226 DocID Rev 4

211 STM32F427xx STM32F429xx 封装特性 图 97. UFBGA 超薄紧密排列焊球阵列 mm, 封装图 1. 图纸未按比例绘制 表 118. UFBGA 超薄紧密排列焊球阵列 mm 机械数据 符号 毫米英寸 (1) 最小值典型值最大值最小值典型值最大值 A A A b D E e F ddd eee fff 英寸值由毫米值换算而来, 四舍五入至 4 位小数 DocID Rev 4 211/226

212 封装特性 STM32F427xx STM32F429xx 器件标记 图 98. UFBGA 标记 ( 封装顶视图 ) 1. 标为 "ES" 的样本为 " 工程样片 ": 即, 它们的目的为发给客户做电气兼容性评估, 可能用于由 ST 专门书面授权的客户品质检测 在任何情况下, ST 都不负责客户的生产使用 仅当 ST 已书面授权客户的品质检测时, 工程样片才可用于可靠性品质检测试验 212/226 DocID Rev 4

213 STM32F427xx STM32F429xx 封装特性 图 99. TFBGA216 - 薄型紧密排列焊球阵列 mm, 封装图 1. 图纸未按比例绘制 符号 表 119. TFBGA216 - 薄型紧密排列焊球阵列 mm 封装机械数据 毫米英寸 (1) 最小值典型值最大值最小值典型值最大值 A A A A b D D E E e F ddd 英寸值由毫米值换算而来, 四舍五入至 4 位小数 DocID Rev 4 213/226

214 封装特性 STM32F427xx STM32F429xx 器件标记 图 100. TFBGA176 标记 ( 封装顶视图 ) 1. 标为 "ES" 的样本为 " 工程样片 ": 即, 它们的目的为发给客户做电气兼容性评估, 可能用于由 ST 专门书面授权的客户品质检测 在任何情况下, ST 都不负责客户的生产使用 仅当 ST 已书面授权客户的品质检测时, 工程样片才可用于可靠性品质检测试验 214/226 DocID Rev 4

215 STM32F427xx STM32F429xx 封装特性 7.2 热特性 芯片最高结温 (T J max) 以摄氏度表示, 可使用如下公式计算 : T J max = T A max + (P D max x Θ JA ) 其中 : T A max 表示最高环境温度, 以 C 表示, Θ JA 为封装结点至环境的热阻, 以 C/W 表示, P D max 是 P INT max 与 P I/O max 之和 (P D max = P INT max + P I/O max), P INT max 为 I DD 与 V DD 的乘积, 以瓦特表示 它是芯片的最大内部功率 P I/O max 表示输入引脚的最大功率耗散, 其中 : P I/O max = Σ (V OL I OL ) + Σ((V DD V OH ) I OH ), 考虑了应用中 I/O 在低电平和高电平状态下的实际 V OL /I OL 和 V OH /I OH 表 120. 封装热特性符号参数数值单位 结到环境热阻 LQFP mm / 0.5 mm 间距 43 结到环境热阻 WLCSP 结到环境热阻 LQFP mm / 0.5 mm 间距 40 Θ JA 结到环境热阻 LQFP mm / 0.5 mm 间距结到环境热阻 LQFP mm / 0.5 mm 间距 C/W 结到环境热阻 UFBGA mm / 0.5 mm 间距 52 结到环境热阻 UFBGA mm / 0.5 mm 间距 39 结到环境热阻 TFBGA mm / 0.8 mm 间距 29 参考文档 JESD51-2 集成电路热试验方法环境条件 - 自然对流 ( 静止空气 ) 可从 下载 DocID Rev 4 215/226

216 部件编号 STM32F427xx STM32F429xx 8 部件编号 表 121. 订货代码 示例 :STM32 F 429 V I T 6 xxx 器件系列 STM32 = 基于 ARM 的 32 位微控制器 产品类型 F = 通用型 器件子系列 427= STM32F427xx, USB OTG FS/HS, 摄像头接口, 以太网 429= STM32F429xx, USB OTG FS/HS, 摄像头接口, 以太网, LCD-TFT 引脚数 V = 100 个引脚 Z = 144 个引脚 A = 169 个引脚 I = 176 个引脚 B = 208 个引脚 N = 216 个引脚 Flash 大小 E = 512 KB Flash G = 1024 KB Flash I = 2048 KB Flash 封装 T = LQFP H = BGA Y = WLCSP 温度范围 6 = 工业级温度范围, -40 到 85 7 = 工业级温度范围, -40 到 105 C 选件 xxx = 已编程部件 TR = 卷带式包装 有关可用选件 ( 速度 封装等 ) 列表或本器件任何方面的更多信息, 请联系最近的 ST 销售办事处 216/226 DocID Rev 4

217 STM32F427xx STM32F429xx 当使用内部复位 OFF 时的建议 附件 A 当使用内部复位 OFF 时的建议 当内部复位为 OFF 时, 将不再支持下列集成特性 : 集成的上电复位 (POR) / 掉电复位 (PDR) 电路禁用 欠压复位 (BOR) 电路必须禁用 嵌入式的可编程电压检测器 (PVD) 禁用 V BAT 功能不再可用, VBAT 引脚应连至 V DD 不支持超载模式 A.1 工作条件 表 122. 不同工作供电电压范围的限制 工作供电电压范围 ADC 运算 最大 Flash 访问频率, 无等待状态 (f Flashmax ) 最大 Flash 访问频率, 有等待状态 (1)(2) I/O 运算 可能的 Flash 操作 V DD =1.7 至 2.1 V (3) 转换时间高达 1.2 Msps 20 MHz (4) 168 MHz, 有 8 个等待状态, 超载 OFF 没有 I/O 补偿 仅 8 位擦除和编程操作 1. 仅当从 Flash 执行代码时可用 当从 RAM 执行代码时, 无需等待状态 2. 得益于 ART 加速器和 128 位 Flash, 这里给出的等待状态数目不影响从 Flash 的执行速度, 原因是 ART 加 速器可达到等效于 0 等待状态程序执行的性能 3. 使用外部电源监控器时, 可达到 1.7 V 的 V DD /V DDA 最小值 ( 请参考第 章节 : 内部复位 ON) 4. 预取不可用 请参考 AN3430 应用笔记以获取如何调整性能和功耗的详细信息 DocID Rev 4 217/226

218 应用框图 STM32F427xx STM32F429xx 附件 B 应用框图 B.1 USB OTG 全速 (FS) 接口解决方案 图 101. USB 控制器配置为仅外设, 用于全速模式 1. 只有在构建由 V BUS 供电的器件时才需要外部调压器 2. 得益于大 Rx/Tx FIFO 及专用 DMA 控制器, 可在 FS 模式中使用 OTG HS 开发同一应用, 达到更高的性能 图 102. USB 控制器配置为仅主机, 用于全速模式 1. 只有在应用必须支持由 V BUS 供电的器件时才需要限流器 如果应用电路板提供 5 V 电源, 则可以使用基本电源开关 2. 得益于大 Rx/Tx FIFO 及专用 DMA 控制器, 可在 FS 模式中使用 OTG HS 开发同一应用, 达到更高的性能 218/226 DocID Rev 4

219 STM32F427xx STM32F429xx 应用框图 图 103. USB 控制器配置为双模, 用于全速模式 1. 只有在构建由 V BUS 供电的器件时才需要外部调压器 2. 只有在应用必须支持由 V BUS 供电的器件时才需要限流器 如果应用电路板提供 5 V 电源, 则可以使用基本 电源开关 3. 仅当双模时才需要 ID 引脚 4. 得益于大 Rx/Tx FIFO 及专用 DMA 控制器, 可在 FS 模式中使用 OTG HS 开发同一应用, 达到更高的性能 DocID Rev 4 219/226

220 应用框图 STM32F427xx STM32F429xx B.2 USB OTG 高速 (HS) 接口解决方案 图 104. USB 控制器配置为外设 主机 双模, 用于高速模式 1. 可使用 MCO1 或 MCO2 以节省一个晶振 然而, 当使用 USB HS 时, 并不一定要为 STM32F42x 提供 24 或 26 MHz 晶振时钟 上图仅举例显示了一种可能的连接 2. 仅当双模时才需要 ID 引脚 220/226 DocID Rev 4

221 STM32F427xx STM32F429xx 应用框图 B.3 以太网接口解决方案 图 105. MII 模式, 使用 25 MHz 晶振 1. f HCLK 必须大于 25 MHz 2. 当使用 IEEE1588 PTP 可选信号时的每秒脉冲 图 106. 带有 50 MHz 振荡器的 RMII 1. f HCLK 必须大于 25 MHz DocID Rev 4 221/226

222 应用框图 STM32F427xx STM32F429xx 图 107. 带有 25 MHz 晶振的 RMII 和带有 PLL 的 PHY 1. f HCLK 必须大于 25 MHz 25 MHz (PHY_CLK) 必须在 PLL 模块之前, 直接从 HSE 振荡器获得 222/226 DocID Rev 4

223 STM32F427xx STM32F429xx 修订历史 9 修订历史 表 123. 文档修订历史 日期修订变更 2013 年 3 月 19 日 1 初始版本 2013 年 9 月 10 日 2 增加了 STM32F429xx 部件编号和相关信息 STM32F427xx 部件编号 : 将 FSMC 替换为 FMC, 增加了 Chrom-ART 加速器和 SAI 接口 提高了内核 定时器 GPIO SPI 最大频率更新了图 8, 图 9 删除了章节 : 待机模式中的注释 更新了图 18 更新了表 10: STM32F427xx 和 STM32F429xx 引脚和焊球定义和表 12: STM32F427xx 和 STM32F429xx 复用功能映射 修改了图 19: 存储器映射 更新了表 17: 通用工作条件, 表 18: 不同工作供电电压范围的限制 更新了表 22: 复位和电源控制模块特性中的注释 1 增加了表 23: 超载切换特性 更新了章节 : 典型和最大电流消耗 表 34: 切换输出 I/O 电流消耗 表 35: 外设电流消耗和章节 : 片上外设电流消耗 更新了表 36: 低功耗模式唤醒时间 修改了章节 : 外部源产生的高速外部用户时钟 章节 : 外部源产生的低速外部用户时钟和章节 : 内部时钟源特性 更新了表 43: 主 PLL 特性和表 45: PLLISAI ( 音频和 LCD-TFT PLL) 特性 更新了表 52: EMI 特性 更新了表 57: 输出电压特性和表 58: I/O 交流特性 更新了表 60: TIMx 特性 表 61: I2C 特性 表 63: SPI 动态特性和章节 :SAI 特性 更新了表 104: SDRAM 读时序和表 106: SDRAM 写时序 DocID Rev 4 223/226

224 修订历史 STM32F427xx STM32F429xx 表 123. 文档修订历史 日期修订变更 2014 年 1 月 24 日 3 增加了具有 512 M 字节 Flash 和 UFBGA169 封装的 STM32F429xE 部件编号 增加了 LPSDR SDRAM 在图 4: STM32F427xx 和 STM32F429xx 框图中, 将 INTN 改为 INTR 增加 : 表 2: STM32F427xx 和 STM32F429xx 的特性和外设数量中的注释 4 更新了章节 :3.15 自举模式 更新了表 10: STM32F427xx 和 STM32F429xx 引脚和焊球定义中的 PA4 和 PA5 增加了表 14: 电压特性中 BOOT0 引脚的 V IN 更新了注释 6, 增加了注释 1., 更新了表 17: 通用工作条件中 B 引脚的最大 V IN 更新了表 18: 不同工作供电电压范围的限制中当 V DD =1.8 至 2.1 V 时具有等待状态的最大 Flash 访问频率 更新了表 24: 运行模式的典型和最大电流消耗, 数据处理代码从 Flash ( 启用除预取之外的 ART 加速器 ) 或 RAM 运行和表 25: 运行模式的典型和最大电流消耗, 数据处理代码从 Flash ( 禁止 ART 加速器 ) 运行 更新了表 30: 运行模式的典型电流消耗, 数据处理代码从 Flash 或 RAM 运行, 调压器 ON ( 启用除预取之外的 ART 加速器 ), VDD=1.7 V 表 31: 运行模式下的典型电流消耗, 数据处理代码从 Flash 运行, 调压器 OFF ( 启用除预取之外的 ART 加速器 ) 和表 32: 睡眠模式, 调压器 ON, VDD=1.7 V 的典型电流消耗 更新了表 57: 输出电压特性 更新了表 58: I/O 交流特性 增加了图 35 更新了 t h(sda) t r(sda) t r(scl), 增加了表 61: I2C 特性中的 t SP 更新了表 63: SPI 动态特性中的 f SCK 更新了表 71: 动态特性 :USB ULPI 更新了章节 :6.3.26FMC 特性条件 更新了表 74: 动态特性 :RMII 的以太网 MAC 信号和表 75: 动态特性 :MII 的以太网 MAC 信号 增加了表 105: LPSDR SDRAM 读时序和表 107: LPSDR SDRAM 写时序 更新了表 104: SDRAM 读时序和表 106: SDRAM 写时序, 增加了注释 2 表 110: 动态特性 :SD / MMC 特性 224/226 DocID Rev 4

225 STM32F427xx STM32F429xx 修订历史 表 123. 文档修订历史 日期修订变更 2014 年 4 月 24 日 4 在整个文档中, 当使用外部电源监控器时, 最小供电电压改为 1.7 V 增加了 PG9 上的 DCMI_VSYNC 复用功能, 更新了表 10: STM32F427xx 和 STM32F429xx 引脚和焊球定义和表 12: STM32F427xx 和 STM32F429xx 复用功能映射中的注释 6 增加了表 16: 热特性下的注释 2 在封面页和章节 :3.10LCD-TFT 控制器 ( 仅 STM32F429xx 可用 ) 中将 SVGA (800x600) 改为 XGA (1024x768) 更新了章节 : 调压器 OFF 更新了图 12: STM32F42x WLCSP143 焊球布局中对应于 L5 引脚的信号 增加了表 39: HSE 4-26 MHz 振荡器特性中的 ACC HSE 和表 40: LSE 振荡器特性 (flse = khz) 中的 ACC LSE 更新了表 53: ESD 绝对最大额定值 更新了表 56: I/O 静态特性中的 V IH 增加了表 58: I/O 交流特性中的 V DD >1.7 V 条件 更新了表 63: SPI 动态特性中的条件 在表 68: USB OTG 全速电气特性中增加了 Z DRV 更新了表 82: 温度传感器特性中的注释 3 增加了表 83: 温度传感器校准值 表 85: 内部参考电压 表 88: 异步非复用 SRAM/PSRAM/NOR - 读时序 图 91: LQFP176 标记 ( 封装顶视图 ) 图 94: LQFP208 标记 ( 封装顶视图 ) 图 96: UFBGA169 标记 ( 封装顶视图 ) 和图 98: UFBGA 标记 ( 封装顶视图 ) 增加了附件 A: 当使用内部复位 OFF 时的建议 删除了内部复位 OFF 硬件连接附录 DocID Rev 4 225/226

226 STM32F427xx STM32F429xx 重要通知 - 请仔细阅读 意法半导体公司及其子公司 ( ST ) 保留随时对 ST 产品和 / 或本文档进行变更 更正 增强 修改和改进的权利, 恕不另行通知 买方在订货之前应获取关于 ST 产品的最新信息 ST 产品的销售依照订单确认时的相关 ST 销售条款 买方自行负责对 ST 产品的选择和使用, ST 概不承担与应用协助或买方产品设计相关的任何责任 ST 不对任何知识产权进行任何明示或默示的授权或许可 转售的 ST 产品如有不同于此处提供的信息的规定, 将导致 ST 针对该产品授予的任何保证失效 ST 和 ST 徽标是 ST 的商标 所有其他产品或服务名称均为其各自所有者的财产 本文档中的信息取代本文档所有早期版本中提供的信息 2015 STMicroelectronics - 保留所有权利 226/226 DocID Rev 4