ADuCM360/ADuCM36 目录特性... 应用... 修订历史...2 概述...3 功能框图...4 技术规格... 6 微控制器电气规格... 6 ADC0 和 ADC 的均方根噪声分辨率... I 2 C 时序规格... 5 SPI 时序规格... 6 绝对最大额定值... 8 热阻.

Transcription

1 集成双通道 Σ-Δ 型 ADC 和 ARM Cortex-M3 的低功耗精密模拟微控制器 ADuCM360/ADuCM36 产品特性模拟输入 / 输出双通道 24 位 ADC (ADuCM360) 单通道 24 位 ADC (ADuCM36) 可编程 ADC 输出速率 (3.5 Hz 至 khz) 50 Hz/60 Hz 同步噪声抑制 50 SPS 连续转换模式 6.67 SPS 单次转换模式所有 ADC 均采用灵活的输入多路复用, 输入通道可选两个 24 位多通道 ADC(ADC0 和 ADC) 6 路差分或 路单端输入通道 4 路内部通道, 用于监控 DAC 温度传感器 IOVDD/4 和 AVDD/4( 仅 ADC) 可编程增益 ( 至 28) 均方根 (RMS) 噪声 :52 nv(3.53 Hz 时 ),200 nv(50 Hz 时 ) 可编程传感器激励电流源片内精密基准电压源单 2 位电压输出 DAC 用于 4 ma 至 20 ma 环路应用的 NPN 模式微控制器 ARM Cortex-M3 32 位处理器串行线下载和调试用于唤醒定时器的内部时钟晶体具有 8 路可编程分频器的 6 MHz 振荡器存储器 28 kb Flash/EE 存储器,8 kb SRAM 通过串行线和 UART 在线调试 / 下载 电源电压范围 :.8 V 至 3.6 V( 最大值 ) MCU 主动模式时的功耗内核功耗 :290 μa/mhz 内核工作在 500 khz 时的系统总电流消耗为.0 ma( 两个 ADC 均打开 输入缓冲器关闭 PGA 增益为 4 一个 SPI 端口打开 所有定时器均打开 ) 省电模式时的功耗 :4 μa( 唤醒定时器有效 ) 片内外设 UART I 2 C 和 2 SPI 串行 I/O 6 位 PWM 控制器 9 引脚多功能 GPIO 端口 2 个通用定时器唤醒定时器 / 看门狗定时器多通道 DMA 和中断控制器封装和温度范围 48 引脚 7 mm 7 mm LFCSP 封装额定工作温度范围 : 40 C 至 +25 C 开发工具低成本 QuickStart 开发系统支持第三方编译器和仿真器工具多功能安全特性提高诊断能力 应用工业自动化和过程控制智能精密检测系统 4 ma 至 20 ma 环路供电智能传感器系统医疗设备 病人监护 Rev. C Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 906, Norwood, MA , U.S.A. Tel: Analog Devices, Inc. All rights reserved. Technical Support ADI 中文版数据手册是英文版数据手册的译文, 敬请谅解翻译中可能存在的语言组织或翻译错误,ADI 不对翻译中存在的差异或由此产生的错误负责 如需确认任何词语的准确性, 请参考 ADI 提供的最新英文版数据手册

2 ADuCM360/ADuCM36 目录特性... 应用... 修订历史...2 概述...3 功能框图...4 技术规格... 6 微控制器电气规格... 6 ADC0 和 ADC 的均方根噪声分辨率... I 2 C 时序规格... 5 SPI 时序规格... 6 绝对最大额定值... 8 热阻... 8 ESD 警告... 8 引脚配置和功能描述... 9 典型性能参数 典型系统配置 外形尺寸 订购指南 修订历史 204 年 0 月 修订版 B 至修订版 C 更改表...6 更改表 3... 更改表 更改表 更改表 更改表 更改表 6 中引脚 35 和引脚 36 的描述 更改图 年 月 修订版 0 至修订版 A 更改表 6 中的引脚 35 和引脚 年 9 月 修订版 0: 初始版 203 年 7 月 修订版 A 至修订版 B 更改 产品特性 和 概述 部分...3 更改图...4 增加图 2; 重新排序...5 更改表...6 更改表 2 和表 更改表 4 和表 5... 更改表 6 和表 更改表 8 和表 更改表 更改图 Rev. C Page 2 of 24

3 ADuCM360/ADuCM36 概述 ADuCM360 是完全集成的 3.9 ksps 24 位数据采集系统, 在 单芯片上集成双核高性能多通道 Σ-Δ 型模数转换器 (ADC) 32 位 ARM Cortex -M3 处理器和 Flash/EE 存储器 在有线和电池供电应用中,ADuCM360 设计为与外部精密传感器直接连接 ADuCM36 集成了 ADuCM360 的全部功能, 不过它仅有一个 24 位 Σ-Δ ADC (ADC) ADuCM360/ADuCM36 自带一个片内 32 khz 振荡器和一个内部 6 MHz 高频振荡器 高频振荡器通过一个可编程时钟分频器进行中继, 在其中产生处理器内核时钟工作频率 最大内核时钟速度为 6 MHz; 该速度不局限于工作电压或温度 微控制器内核为低功耗 ARM Cortex-M3 处理器, 它是一个 32 位 RISC 机器, 峰值性能最高可达 20 MIPS Cortex-M3 处理器集成了灵活的 通道 DMA 控制器, 支持全部有线通信外设 (SPI UART 和 I 2 C) 片内还集成 28 kb 非易失性 Flash/EE 存储器和 8 kb SRAM 模拟子系统由双通道 ADC 组成, 每个 ADC 均连接到一个灵活的输入多路复用器 两个 ADC 都可在全差分和单端模式下工作 其他的片内 ADC 功能包括 : 双通道可编程激励电流源 诊断电流源和偏置电压产生器 AVDD_REG/2(900 mv), 可设置输入通道的共模电压 低端内部接地开关可在两次转换之间关断外部电路 ( 例如桥电路 ) ADC 包含两个并联的滤波器 : 一个 sinc3 或 sinc4 滤波器与 sinc2 滤波器并联 Sinc3 或 Sinc4 滤波器用于精密测量 sinc2 滤波器用于快速测量和输入信号的步进变化检测 ADuCM360/ADuCM36 集成了一系列片内外设, 可以根据应用需要通过微控制器软件控制进行配置 这些外设包括 :UART I 2 C 和双通道 SPI 串行 I/O 通信控制器 9 引脚 GPIO 端口 ; 两个通用定时器 ; 唤醒定时器及系统看门狗定时器 同时提供了一个带 6 个输出通道的 6 位 PWM 控制器 ADuCM360/ADuCM36 专为要求低功耗工作的电池供电应用而设计 微控制器内核可配置为普通工作模式, 功耗 290 μa/mhz( 包括 flash/ SRAM I DD ) 在两个 ADC 均打开 ( 输入缓冲器关闭 ) PGA 增益为 4 一个 SPI 端口打开和所有定时器均打开时, 系统总电流消耗可以达到 ma ADuCM360/ADuCM36 通过直接编程控制可配置为许多低功耗工作模式, 包括休眠模式 ( 内部唤醒定时器有效 ), 此时能耗仅为 4 µa 在休眠模式下, 诸如外部中断或内部唤醒定时器等外设可以唤醒该器件 该模式可让器件在功耗极低的情况下运行, 同时仍然响应外部异步或周期事件 片内出厂固件支持通过串行线接口 (2 引脚 JTAG 系统 ) 和 UART 进行串行在线下载, 还支持通过串行线接口进行非介入式仿真 这些特性都集成在一个支持精密模拟微控制器系列的低成本 QuickStart 开发系统中 这些器件采用外部.8 V 至 3.6 V 电源供电, 额定温度范围为 40 C 至 +25 C 工业温度范围 有关 ADuCM360/ADuCM36 的更多信息, 参见 UG-367 用户指南 该器件集成一个低噪声 低漂移内部带隙基准电压源, 但在采用比例式测量配置时可配置成接受一或两个外部基准电压源 片内集成了可缓存外部基准电压输入的选项 片内集成一个单通道缓冲电压输出 DAC Rev. C Page 3 of 24

4 ADuCM360/ADuCM36 功能框图 图. ADuCM360 功能框图 Rev. C Page 4 of 24

5 ADuCM360/ADuCM36 图 2. ADuCM36 功能框图 Rev. C Page 5 of 24

6 ADuCM360/ADuCM36 技术规格微控制器电气规格除非另有说明,AVDD/IOVDD =.8 V 至 3.6 V,AVDD 和 IOVDD 之差必须小于或等于 0.3 V,.2 V 内部基准电压,f CORE = 6 MHz, 所有规格在 T A = 40 C 至 +25 C 下测得 表. 参数 测试条件 / 注释 最小值 典型值 最大值 单位 ADC 技术规格 ADC0 和 ADC 转换速率 斩波关闭 Hz 斩波开启 Hz 无失码 斩波关闭,f ADC 500 Hz 24 位 斩波开启,f ADC 250 Hz 24 位 均方根噪声与输出数据速率 参见表 2 至表 9 积分非线性 (INL) 增益 =, 输入缓冲关 ±0 ppm of FSR 增益 = 或 6 ±5 ppm of FSR 增益 = 或 28 ±20 ppm of FSR 2, 3, 4, 6,7 失调误差 斩波关闭, 校准之后, 失调误差与选 ±00/ 增益 定的编程增益和更新速率所对应的噪声相当 斩波开启 ±.0, 4, 5 失调误差漂移与温度的关系 斩波关闭, 增益 4 / 增益 / C 斩波关闭, 增益 nv/ C 斩波开启 0 nv/ C 5 失调误差的时间稳定性 增益 = 28, 4, 6,7,8 满量程误差 ±0.5/ 增 mv 5 满量程误差的时间稳定性 增益 = 28 70, 4, 6 增益误差漂移与温度的关系 外部基准电压源 增益 = 或 6 ±3 ppm/ C 增益 = 或 28 ±6 ppm/ C PGA 增益不匹配误差 ±0.5 % 电源抑制 外部基准电压源 斩波开启,ADC 输入 = 0.25 V, 增益 = 4 95 db 斩波关闭,ADC 输入 = 7.8 mv, 增益 = db 斩波关闭,ADC 输入 = V, 增益 = 90 db 绝对输入电压范围无缓冲模式 AGND AVDD V 缓冲模式 不提供增益 = ; 有关硅片异常信 息, 请参见 ADuCM360/ADuCM36 差分输入电压范围 共模电压 V CM 产品页面增益 2 AGND + 0. AVDD 0. V 对于增益 = 和 28 时允许的输 入范围和噪声值, 请参见表 3 和表 7 增益 = ±VREF V 增益 = 2 ±500 mv 增益 = 4 ±250 mv 增益 = 8 ±25 mv 增益 = 6 ±62.5 mv 理想情况下,V CM = ((AIN+) + (AIN ))/2; AGND AVDD V 增益 = 2 至 28; 输入电流会随着 V CM 而 变化 ( 见图 9 和图 0) Rev. C Page 6 of 24

7 ADuCM360/ADuCM36 参数 测试条件 / 注释 最小值 典型值 最大值 单位 9 输入电流缓冲模式 增益 > (AIN4 AIN5 AIN6 和 AIN7 na 引脚除外 ) 增益 > (AIN4 AIN5 AIN6 和 AIN7 引脚 ) 2 na 无缓冲模式 输入电流随输入电压而变化 500 na/v 平均输入电流漂移缓冲模式 AIN0 AIN AIN2 AIN3 ±5 pa/ C AIN4 AIN5 AIN6 AIN7 ±6 pa/ C AIN8 AIN9 AIN0 AIN ±9 pa/ C 无缓冲模式 ±250 pa/v/ C 共模抑制 DC ADC 输入 ADC 增益 =,AVDD < 2 V db ADC 增益 =,AVDD > 2 V db ADC 增益 = 2 至 db 共模抑制 50 Hz/60 Hz 50 Hz/60 Hz ± Hz;f ADC = 6.7 Hz, 斩波开启 :f ADC = 50 Hz, 斩波关闭 ADC 增益 = 97 db ADC 增益 = 2 至 db 正常模式抑制 50 Hz/60 Hz ADC 输入 50 Hz/60 Hz ± Hz;f ADC = 6.7 Hz, 斩波开启 :f ADC = 50 Hz, 斩波关闭 db 温度传感器 用户校准后 25 C 时电压输出 测量前处理器关断或处于待机模式 82. mv 电压温度系数 (TC) 250 µv/ C 精度 6 C 接地开关 RON Ω 容许电流 20 kω 电阻关闭, 直接短路至接地 20 ma 基准电压源 ADC 内部基准电压 内部 V REF.2 V 初始精度 在 T A = 25 C 时测定 % 基准电压源温度系数 (TC), 0 5 ±5 +5 ppm/ C 电源抑制 db 外部基准输入输入范围 缓冲模式 AGND + 0. AVDD 0. V 无缓冲模式 VREF+ 和 VREF 引脚的最低差分电压 0 AVDD V 为 400 mv 输入电流 缓冲模式 na 无缓冲模式 500 na/v 串模干扰抑制 80 db 共模抑制 db 基准电压检测水平 400 mv 激励电流源 输出电流 各电流源可用 ; 可编程数值范围为 0 µa 至 ma 初始容差 (25 C) I OUT 50 µa ±5 % 漂移 使用内部参考电阻 ppm/ C 使用位于 IREF 引脚和 AGND 之间的外部 50 kω 参考电阻 ; 该电阻的漂移规格必须为 5 ppm/ C ppm/ C 25 C 时初始电流匹配 在两个电流源之间匹配 ±0.5 % Rev. C Page 7 of 24

8 ADuCM360/ADuCM36 参数 测试条件 / 注释 最小值 典型值 最大值 单位 漂移匹配 50 ppm/ C 负载调整率 AVDD AVDD = 3.3 V 0.2 %/V 输出电源电压 I OUT = 0 µa 至 20 µa AGND 0.03 AVDD AVDD 0.85 V 0.45 IOUT > 20 µa AGND 0.03 AVDD AVDD. V 0.55 DAC 通道规格 RL = 5 kω, CL = 00 pf 电压范围 内部基准电压源 0 VREF V 外部基准电压源 0.8 V 直流特性 分辨率 2 位 相对精度 ±3 LSB 微分非线性 保证单调性 ±0.5 ± LSB 失调误差.2 V 内部基准电压 ±2 ±0 mv 增益误差 V REF 范围 ( 基准电压 =.2 V) ±0.5 % NPN 模式 分辨率 2 位 相对精度 ±3 LSB 微分非线性 ±0.5 LSB 失调误差 ±0.35 ma 增益误差 ±0.75 ma 输出电流范围 ma 插值模式 仅 4 位单调性 分辨率 4 位 相对精度 4 位分辨率 ±4 LSB 差分非线性 单调性 (4 位 ) ±0.5 LSB 失调误差.2 V 内部基准电压 ±2 mv 增益误差 V REF 范围 ( 基准电压 =.2 V) ± % AVDD 范围 ± % DAC 交流特性 输出电压建立时间 0 µs 数模转换脉冲干扰 主进位 LSB 变化 (DAC0DAT 寄存器中同时变化的最大位数 ) ±20 nv-sec 上电复位 (POR) POR 触发电平 DVDD 引脚电压 上电电平.6 V 关断电平.6 V POR 复位超时 50 ms 看门狗定时器 (WDT) 超时时间 秒 超时步幅 T3CON[3:2] = ms FLASH/EE 存储器 2 耐久性 0,000 周期 3 数据保留期 TJ = 85 C 0 年 数字输入 所有数字输入 输入漏电流 除 RESET SWCLK 和 SWDIO 引脚外的数字输入 逻辑 V INH = IOVDD 或 V INH =.8 V 40 内部上拉禁用 na 逻辑 0 V INL = 0 V 60 内部上拉禁用 0 na Rev. C Page 8 of 24

9 ADuCM360/ADuCM36 参数 测试条件 / 注释 最小值 典型值 最大值 单位 输入漏电流 除 RESET SWCLK 和 SWDIO 引脚外的数字输入 逻辑 40 逻辑 0 60 输入电容 0 pf 逻辑输入 输入低电压 V INL 0.2 IOVDD V 输入高电压 V INH 0.7 IOVDD V 逻辑输出输出高电压 V OH I SOURCE = ma IOVDD 0.4 V 输出低电压 V OL I SINK = ma 0.4 V 晶体振荡器 khz 晶振输入 逻辑输入, 仅限 XTALI 4 输入低电压 V INL 0.8 V 输入高电压 V INH.7 V XTALI 电容 6 pf XTALO 电容 6 pf 片内低功耗振荡器振荡器频率 khz 精度 30 ±0 +30 % 片内高频振荡器振荡器频率 6 MHz 精度 40 C 至 +25 C % 5 长期稳定性 0.8 %/000 Hr 处理器时钟速率 在此规定范围内九个可编程内核时 MHz 钟选择 使用外部时钟 MHz 处理器启动时间上电时 包括内核上电执行时间 4 ms 复位事件后 包括内核上电执行时间.44 ms 从处理器进入省电模式开始 f CLK 是 Cortex-M3 的内核时钟 3 to 5 fclk ( 模式 模式 2 和模式 3) 从整机进入挂起或休眠模式开始 30.8 ( 模式 4 或模式 5) 电源要求电源电压 V DD AVDD, IOVDD V 功耗 4, 5 I DD (MCU 激活模式 ) 处理器时钟速率 = 6 MHz; 所有外 5.5 ma 设开启 (CLKSYSDIV = 0) 处理器时钟速率 = 8 MHz; 所有外 3 ma 设开启 (CLKSYSDIV = ) 处理器时钟速率 = 500 khz; 两个 ma I DD (MCU 关断 ) ADC 均开启 ( 输入缓冲器关闭 ), PGA 增益 = 4, SPI 端口开启, 所有定时器开启整个温度范围, 4 完全挂起模式 ( 模式 4) 缩小的温度范围, 40 C 至 +85 C 4 总 I DD (ADC0) 5,6 PGA 使能, 增益 PGA 增益 = 4 8 或 6, 仅 PGA 30 增益 = 或 28, 仅 PGA 80 输入缓冲器 2 输入缓冲器 = 70 μa 70 数字接口和调制器 70 Rev. C Page 9 of 24

10 ADuCM360/ADuCM36 参数测试条件 / 注释最小值典型值最大值单位 I DD (ADC) 输入缓冲器关闭, 增益仅 = 4 8 或 外部基准输入缓冲器每个均为 60 μa 20 这些参数未经过产品测试, 但在产品发布时由设计和 / 或特性数据保证 2 初始失调校准后在增益 = 4 时测试 3 利用内部短路测定 系统零电平校准消除此误差 4 在任意温度下重新校准将消除这些误差 5 长期稳定性规格为非累积性 在后续 000 小时周期内的漂移大幅低于第一个 000 小时周期 6 这些参数不包括内部基准电压温度漂移 7 增益 = 时工厂校准 8 在具体增益下的系统校准可以消除此增益下的误差 9 输入电流的测量条件为每通道使用一个 ADC 进行测量 若两个 ADC 均测量同一输入通道, 则输入电流会增加 ( 大约翻倍 ) 0 利用盒子方法测定 参考 DAC 的线性度是使用一个缩减的数据范围 0x0AB 到 0xF30 计算出来的 2 耐久性是依据 JEDEC 标准 22 方法 A7 认定为 0,000 个周期, 并分别在 40 C +25 C 和 +25 C 测得 在 25 C 时的典型耐久性为 70,000 个周期 3 根据 JEDEC 22 标准方法 A7, 保持期限相当于 85 C 结温时的寿命 保持期限会随着结温递减 4 电压输入水平仅当电压源驱动 XTAL 输入时才相关 若晶振直连, 则共模电压由内部晶振接口决定 5 在 Flash/EE 存储器编程和擦除周期期间的典型额外电源电流消耗为 7 ma 6 ADC 的总 IDD 包括 PGA 32 输入缓冲器 数字接口和 Σ-Δ 调制器的相关数字 Rev. C Page 0 of 24

11 ADuCM360/ADuCM36 ADC0 和 ADC 的均方根噪声分辨率.2 V 内部基准电压源表 2 到表 5 提供采用内部基准电压源 (.2 V) 时 ADC0 和 ADC 的均方根噪声规格 表 2 和表 3 列出了针对两个 ADC 的不同增益和输出更新速率时的均方根噪声值 表 4 和表 5 列出了两个 ADC 在正常模式下, 不同增益和输出更新速率情况下的典型输出均方根噪声有效位数 (ENOB) ( 括号中的数字表示 p-p ENOB) 表 2. 均方根噪声与增益和输出更新速率的关系, 采用内部基准电压 (.2 V), 增益 = 和 6 均方根噪声 (µv) 更新速率 ADCFLT 增益 = ±V REF 增益 = 2 ±500 mv 增益 = 4 ±250 mv 增益 = 8 ±25 mv 增益 = 6 ±62.5 mv (Hz) 斩波 /Sinc 寄存器值 0x0 ADCxMDE= 0x 0x2 0x3 0x 开启 /Sinc3 0x8D7C 关闭 /Sinc3 0x007E 关闭 /Sinc3 0x007D 关闭 /Sinc3 0x004D 关闭 /Sinc4 0x00F 关闭 /Sinc4 0x 关闭 /Sinc4 0x 关闭 /Sinc4 0x 表 3. 均方根噪声与增益和输出更新速率的关系, 采用内部基准电压 (.2 V), 增益 = 和 28 均方根噪声 (µv) 更新速率 (Hz) 斩波 /Sinc ADCFLT 寄存器值 增益 = 32, ±37.5 mv, 0x49 增益 = 32, 2, ±22.8 mv, 0x5 增益 = 64 3, ±8.75 mv, 0x59 增益 = 64 3, 4, ±0.325 mv, 0x6 增益 = 28 5, ±9.375 mv, 0x 开启 /Sinc3 0x8D7C 关闭 /Sinc3 0x007E 关闭 /Sinc3 0x007D 关闭 /Sinc3 0x004D 关闭 /Sinc4 0x00F 关闭 /Sinc4 0x 关闭 /Sinc4 0x 关闭 /Sinc4 0x 增益 = 28 5, 6, ±3.98 mv, 0x7 0x49 设置 PGA 的增益为 6 调制器增益为 2 调制器增益为 2 则通过调节调制器内的采样电容实现 0x5 设置 PGA 的增益为 32, 调制器 增益关闭 0x49 具有稍高的噪声, 但支持更宽的输入范围 2 若 AVDD < 2.0 V 且 0x5, 则输入范围为 ±7.5 mv 3 0x59 设置 PGA 的增益为 32 调制器增益为 2 调制器增益为 2 则通过调节调制器内的采样电容实现 0x6 设置 PGA 的增益为 64, 调制器 增益关闭 0x59 具有稍高的噪声, 但支持更宽的输入范围 4 若 AVDD < 2.0 V 且 0x6, 则输入范围为 ±8.75 mv 5 0x69 设置 PGA 的增益为 64 调制器增益为 2 调制器增益为 2 则通过调节调制器内的采样电容实现 0x7 设置 PGA 的增益为 28, 调制器 增益关闭 0x69 具有稍高的噪声, 但支持更宽的输入范围 6 若 AVDD < 2.0 V 且 0x7, 则输入范围为 ±3.828 mv Rev. C Page of 24

12 ADuCM360/ADuCM36 表 4. 正常模式下的典型输出均方根噪声有效位数, 采用内部基准电压 (.2 V), 增益 = 和 6 不同输入电压范围和增益的有效位数 (ENOB) 更新速率 (Hz) 斩波 /Sinc 增益 = ±V REF 0x 开启 /Sinc3 2. (8.4 p-p) 30 关闭 /Sinc3 20. (7.4 p-p) 50 关闭 /Sinc3 9.3 (6.6 p-p) 00 关闭 /Sinc3 8.7 (6.0 p-p) 488 关闭 /Sinc4 7.9 (5.2 p-p) 976 关闭 /Sinc4 7.4 (4.7 p-p) 953 关闭 /Sinc4 6.9 (4.2 p-p) 3906 关闭 /Sinc4 5. (2.4 p-p) 增益 = 2 ±500 mv 0x 2. (8.4 p-p) 9.5 (6.8 p-p) 9.25 (6.5 p-p) 8.66 (5.9 p-p) 7.7 (5.0 p-p) 7.2 (4.5 p-p) 6.6 (3.9 p-p) 4.8 (2.0 p-p) 增益 = 4 ±250 mv 0x2 2. (8.3 p-p) 9.6 (6.9 p-p) 9.2 (6.5 p-p) 8.75 (6.0 p-p) 7.8 (5. p-p) 7.2 (4.5 p-p) 6.7 (4.0 p-p) 4.9 (2.2 p-p) 增益 = 8 ±25 mv 0x (8. p-p) 9.4 (6.6 p-p) 9.0 (6.3 p-p) 8.6 (5.9 p-p) 7.55 (4.8 p-p) 7.2 (4.4 p-p) 6.55 (3.8 p-p) 4.8 (2. p-p) 均方根噪声位可通过下式算得 :log 2 ((2 输入范围 )/ 均方根噪声 );p-p 位可通过下式算得 :log 2 ((2 输入范围 )/(6.6 均方根噪声 )) 增益 = 6 ±62.5 mv 0x (8.0 p-p) 9. (6.4 p-p) 8.7 (6.0 p-p) 8.3 (5.6 p-p) 7.3 (4.5 p-p) 6.8 (4. p-p) 6.3 (3.6 p-p) 4.6 (.9 p-p) 表 5. 正常模式下的典型输出均方根噪声有效位数, 采用内部基准电压 (.2 V), 增益 = 和 28 不同输入电压范围和增益的有效位数 (ENOB) 增益 = 32 ±37.5mV 更新速率 (Hz) 斩波 /Sinc ADCxMDE= 0x 开启 /Sinc3 9.8 (7. p-p) 30 关闭 /Sinc3 8.2 (5.5 p-p) 50 关闭 /Sinc3 8.0 (5.2 p-p) 00 关闭 /Sinc3 7.4 (4.7 p-p) 488 关闭 /Sinc4 6.4 (3.7 p-p) 976 关闭 /Sinc4 5.9 (3.2 p-p) 953 关闭 /Sinc4 5. (2.4 p-p) 3906 关闭 /Sinc4 3.2 (0.5 p-p) 增益 = 32 ±22.8 mv 0x5 9.4 (6.7 p-p) 7.75 (5.0 p-p) 7.5 (4.8 p-p) 7. (4.35 p-p) 6.0 (3.3 p-p) 5.6 (2.85 p-p) 5.05 (2.3 p-p) 4.0 (.3 p-p) 增益 = 64 ±8.75 mv 0x (6.0 p-p) 7.3 (4.6 p-p) 6.93 (4.2 p-p) 6.4 (3.7 p-p) 5.4 (2.7 p-p) 4.9 (2.2 p-p) 4.4 (.6 p-p) 3. (0.4 p-p) 增益 = 64 ±0.325 mv 0x6 8.5 (5.8 p-p) 7.0 (4.25 p-p) 6.6 (3.86 p-p) 6.2 (3.5 p-p) 5. (2.4 p-p) 4.8 (2.0 p-p) 4. (.4 p-p) 3.8 (. p-p) 增益 = 28 ±9.375 mv 0x (5.3 p-p) 6.45 (3.7 p-p) 6.2 (3.5 p-p) 5.6 (2.9 p-p) 4.6 (.9 p-p) 4.2 (.5 p-p) 3.6 (0.9 p-p) 2.8 (0. p-p) 增益 = 28 ±3.98 mv 0x7 7.2 (4.5 p-p) 5.6 (2.9 p-p) 5.3 (2.55 p-p) 5.0 (2.2 p-p) 3.8 (.0 p-p) 3.4 (0.75 p-p) 3.0 (0.2 p-p) 2.5 (9.75 p-p) 均方根噪声位可通过下式算得 :log 2 ((2 输入范围 )/ 均方根噪声 );p-p 位可通过下式算得 :log 2 ((2 输入范围 )/(6.6 均方根噪声 )) Rev. C Page 2 of 24

13 ADuCM360/ADuCM36 外部基准电压 (2.5 V) 表 6 到表 9 提供采用外部基准电压源 (2.5 V) 时 ADC0 和 ADC 的均方根噪声规格 表 6 和表 7 列出了针对两个 ADC 的不同增益和输出更新速率时的均方根噪声值 表 8 和表 9 列出了两个 ADC 在正常模式下, 不同增益和输出更新速率情况下的典型输出均方根噪声有效位数 (ENOB) ( 括号中的数字表示 p-p ENOB) 表 6. 均方根噪声与增益和输出更新速率的关系, 采用外部基准电压 (2.5 V), 增益 = 和 6 均方根噪声 (µv) 更新速率 ADCFLT 增益 = ±V REF 增益 = 2 ±500 mv 增益 = 4 ±250 mv 增益 = 8 ±25 mv 增益 = 6 ±62.5 mv (Hz) 斩波 /Sinc 寄存器值 0x0 0x 0x2 0x3 0x 开启 /Sinc3 0x8D7C 关闭 /Sinc3 0x007E 关闭 /Sinc3 0x007D 关闭 /Sinc3 0x004D 关闭 /Sinc4 0x00F 关闭 /Sinc4 0x 关闭 /Sinc4 0x 关闭 /Sinc4 0x 表 7. 均方根噪声与增益和输出更新速率的关系, 采用外部基准电压 (2.5 V), 增益 = 和 28 均方根噪声 (µv) 增益 = 32, ±62.5 mv, 0x49 增益 = 32, 2, ±22.8 mv, 0x5 增益 = 64 3, ±22.8 mv, 0x59 增益 = 64 3, 4, ±0.325 mv, 0x6 增益 = 28 5, ±0.325 mv, 0x69 更新速率 (Hz) 斩波 /Sinc ADCFLT 寄存器值 3.53 开启 /Sinc3 0x8D7C 关闭 /Sinc3 0x007E 关闭 /Sinc3 0x007D 关闭 /Sinc3 0x004D 关闭 /Sinc4 0x00F 关闭 /Sinc4 0x 关闭 /Sinc4 0x 关闭 /Sinc4 0x 增益 = 28 5, 6, ±3.98 mv, 0x7 0x49 设置 PGA 的增益为 6 调制器增益为 2 调制器增益为 2 则通过调节调制器内的采样电容实现 0x5 设置 PGA 的增益为 32, 调制器增益关闭 0x49 具有稍高的噪声, 但支持更宽的输入范围 2 若 AVDD < 2.0 V 且 0x5, 则输入范围为 ±7.5 mv 3 0x59 设置 PGA 的增益为 32 调制器增益为 2 调制器增益为 2 则通过调节调制器内的采样电容实现 0x6 设置 PGA 的增益为 64, 调制器增益关闭 0x59 具有稍高的噪声, 但支持更宽的输入范围 4 若 AVDD < 2.0 V 且 0x6, 则输入范围为 ±8.75 mv 5 0x69 设置 PGA 的增益为 64 调制器增益为 2 调制器增益为 2 则通过调节调制器内的采样电容实现 0x7 设置 PGA 的增益为 28, 调制器增益关闭 0x69 具有稍高的噪声, 但支持更宽的输入范围 6 若 AVDD < 2.0 V 且 0x7, 则输入范围为 ±3.828 mv Rev. C Page 3 of 24

14 ADuCM360/ADuCM36 表 8. 正常模式下的典型输出均方根噪声有效位数, 采用外部基准电压 (2.5 V), 增益 = 和 6 不同输入电压范围和增益的有效位数 (ENOB) 更新速率 (Hz) 斩波 /Sinc 增益 = ±V REF 0x 开启 /Sinc3 22. (9.4 p-p) 30 关闭 /Sinc (8.0 p-p) 50 关闭 /Sinc (7.6 p-p) 00 关闭 /Sinc3 9.9 (7.2 p-p) 488 关闭 /Sinc4 9.0 (6.3 p-p) 976 关闭 /Sinc4 8.6 (5.9 p-p) 953 关闭 /Sinc4 7.9 (5.2 p-p) 3906 关闭 /Sinc4 5. (2.4 p-p) 增益 = 2 ±500 mv 0x 20.9 (8.2 p-p) 9.4 (6.7 p-p) 8.8 (6. p-p) 8.4 (5.7 p-p) 7.6 (4.9 p-p) 7. (4.4 p-p) 6.6 (3.9 p-p) 3.8 (. p-p) 增益 = 4 ±250 mv 0x (8. p-p) 9.2 (6.4 p-p) 9.05 (6.3 p-p) 8.6 (5.9 p-p) 7.6 (4.9 p-p) 7. (4.4 p-p) 6.4 (3.7 p-p) 3.8 (. p-p) 增益 = 8 ±25 mv 0x (7.7 p-p) 9. (6.4 p-p) 9.05 (6.3 p-p) 8.6 (5.9 p-p) 7.7 (4.9 p-p) 7. (4.4 p-p) 6.55 (3.8 p-p) 3.8 (. p-p) 增益 = 6 ±62.5 mv 0x (7.7 p-p) 8.82 (6. p-p) 8.66 (5.9 p-p) 8.32 (5.6 p-p) 7.34 (4.6 p-p) 6.66 (3.9 p-p) 6.5 (3.4 p-p) 3.77 (.05 p-p) 均方根位可根据下式算得 :log 2 ((2 输入范围 )/ 均方根噪声 );p-p 位可通过下式算得 :log 2 ((2 输入范围 )/(6.6 均方根噪声 )) 表 9. 正常模式下的典型输出均方根噪声有效位数, 采用外部基准电压 (2.5 V), 增益 = 和 28 不同输入电压范围和增益的有效位数 (ENOB) 增益 = 32 ±62.5 mv 更新速率 (Hz) 斩波 /Sinc ADCxMDE = 0x 开启 /Sinc3 9.6 (6.9 p-p) 30 关闭 /Sinc3 8.2 (5.5 p-p) 50 关闭 /Sinc3 7.8 (5. p-p) 00 关闭 /Sinc3 7.4 (4.6 p-p) 488 关闭 /Sinc4 6.4 (3.7 p-p) 976 关闭 /Sinc4 5.8 (3. p-p) 953 关闭 /Sinc4 4.9 (2. p-p) 3906 关闭 /Sinc4 2.7 (0.0 p-p) 增益 = 32 ±22.8 mv ADCxMDE = 0x5 9.3 (6.55 p-p) 7.6 (4.9 p-p) 7.7 (5.0 p-p) 7. (4.35 p-p) 6.0 (3.2 p-p) 5.7 (3.0 p-p) 5. (2.3 p-p) 3.2 (0.4 p-p) 增益 = 64 ±22.8 mv ADCxMDE = 0x (5.7 p-p) 7.2 (4.5 p-p) 6.8 (4. p-p) 6.4 (3.7 p-p) 5.4 (2.7 p-p) 4.9 (2.2 p-p) 4.25 (.5 p-p) 2.6 (9.9 p-p) 增益 = 64 ±0.325 mv ADCxMDE = 0x6 8.4 (5.7 p-p) 6.7 (4.0 p-p) 6.65 (3.9 p-p) 6.2 (3.4 p-p) 5. (2.4 p-p) 4.7 (2.0 p-p) 4.0 (.3 p-p) 2.9 (0.2 p-p) 增益 = 28 ±0.325mV ADCxMDE = 0x (5. p-p) 6.4 (3.7 p-p) 6. (3.4 p-p) 5.6 (2.85 p-p) 4.6 (.85 p-p) 4. (.4 p-p) 3.55 (0.8 p-p) 2.25 (9.5 p-p) 增益 = 28 ±3.98 mv ADCxMDE = 0x7 7. (4.3 p-p) 5.5 (2.8 p-p) 5.35 (2.6 p-p) 4.9 (2.2 p-p) 4.0 (.2 p-p) 3.4 (0.6 p-p) 2.8 (0. p-p) 2.0 (9.3 p-p) 均方根噪声位可通过下式算得 :log 2 ((2 输入范围 )/ 均方根噪声 );p-p 位可通过下式算得 :log 2 ((2 输入范围 )/(6.6 均方根噪声 )) Rev. C Page 4 of 24

15 ADuCM360/ADuCM36 I 2 C 时序规格根据 I 2 C 总线规范, 每条 I 2 C 总线线路上的容性负载 (CB) 最大为 400 pf 通过设计保证 I 2 C 时序, 但未经生产测试 表 0. 快速模式下 I 2 C 时序 (400 khz) 参数 描述 最小值 最大值 单位 tl 串行时钟 (SCL) 低电平脉宽 300 ns th SCL 高电平脉宽 600 ns tshd 起始条件保持时间 600 ns tdsu 数据建立时间 00 ns tdhd 数据保持时间 0 ns trsu 重复起始建立时间 600 ns tpsu 停止条件的建立时间 600 ns tbuf 一个结束条件和起始条件之间的总线空闲时间 ns tr SCL 和串行数据 (SDA) 的上升时间 CB 300 ns tf SCL 和 SDA 的下降时间 CB 300 ns tsup 抑制尖峰的脉冲宽度 0 50 ns 表. 标准模式下 I 2 C 时序 (00 khz) 参数 描述 最小值 最大值 单位 tl SCL 低电平脉宽 4.7 μs th SCL 高电平脉宽 4.0 ns tshd 起始条件保持时间 4.7 μs tdsu 数据建立时间 250 ns tdhd 数据保持时间 0 μs trsu 重复起始建立时间 4.0 μs tpsu 停止条件的建立时间 4.0 μs tbuf 一个结束条件和起始条件之间的总线空闲时间 4.7 μs tr SCL 和 SDA 的上升时间 μs tf SCL 和 SDA 的下降时间 300 ns 图 3. I 2 C 兼容接口时序 Rev. C Page 5 of 24

16 ADuCM360/ADuCM36 SPI 时序规格 表 2. SPI 主机模式时序 参数 tsl 描述 SCLK 低电平脉宽 最小值 典型值 (SPIDIV + ) tuclk 最大值 单位 ns tsh SCLK 高电平脉宽 (SPIDIV + ) tuclk ns tdav SCLK 边沿之后数据输出有效时间 ns tdosu SCLK 边沿之前数据输出建立时间 ns tdsu SCLK 边沿之前数据输入建立时间 58.7 ns tdhd SCLK 边沿之后数据输入保持时间 6 ns tdf 数据输出下降时间 ns tdr 数据输出上升时间 ns tsr SCLK 上升时间 ns tsf SCLK 下降时间 ns t UCLK = 62.5 ns 它对应位于时钟分频器之前的内部 6 MHz 时钟 图 4. SPI 主机定时 ( 相位模式 = ) 图 5. SPI 主机定时 ( 相位模式 = 0) Rev. C Page 6 of 24

17 表 3. SPI 从机模式时序 参数 描述 最小值 典型值 最大值 单位 t CS CS 至 SCLK 边沿 62.5 ns tsl SCLK 低电平脉宽 (SPIDIV + ) tuclk ns tsh SCLK 高电平脉宽 62.5 (SPIDIV + ) tuclk ns tdav SCLK 边沿之后数据输出有效时间 49. ns tdsu SCLK 边沿之前数据输入建立时间 20.2 ns tdhd SCLK 边沿之后数据输入保持时间 0. ns tdf 数据输出下降时间 ns tdr 数据输出上升时间 ns tsr SCLK 上升时间 ns tsf SCLK 下降时间 ns tdocs CS 边沿之后数据输出有效 25 ns tsfs CS 在 SCLK 沿后变高 0 ns t UCLK = 62.5 ns 它对应位于时钟分频器之前的内部 6 MHz 时钟 ADuCM360/ADuCM36 图 6. SPI 从机定时 ( 相位模式 = ) 图 7. SPI 从机定时 ( 相位模式 = 0) Rev. C Page 7 of 24

18 ADuCM360/ADuCM36 绝对最大额定值 表 4 参数 额定值 AVDD 至 AGND 0.3 V 至 V IOVDD 至 DGND 0.3 V 至 V AGND 至 DGND 0.3 V 至 +0.3 V AVDD 至 DVDD 0.3 V 至 +0.3 V 数字输入电压至 DGND 0.3 V 至 V 数字输出电压至 DGND 0.3 V 至 V 模拟输入至 AGND 0.3 V 至 V 工作温度范围 40 C 至 +25 C 存储温度范围 65 C 至 +50 C 结温 50 C ESD 额定值, 所有引脚 人体模型 (HBM) ±2.5 kv 场感应充电器件模型 (FICDM) ± kv 回流焊峰值温度 锡铅体系 (0 秒至 30 秒 ) 240 C 无铅组装 (20 秒至 40 秒 ) 260 C 注意, 超出上述绝对最大额定值可能会导致器件永久性损坏 这只是额定最值, 并不能以这些条件或者在任何其它超出本技术规范操作章节中所示规格的条件下, 推断器件能否正常工作 长期在绝对最大额定值条件下工作会影响器件的可靠性 热阻 θ JA 针对最差条件 ; 即器件焊接在电路板上以实现表贴封装 表 5. 热阻 封装类型 θja 单位 48 引脚 LFCSP_WQ 27 C/W ESD 警告 ESD( 静电放电 ) 敏感器件 带电器件和电路板可能会在没有察觉的情况下放电 尽管本产品具有专利或专有保护电路, 但在遇到高能量 ESD 时, 器件可能会损坏 因此, 应当采取适当的 ESD 防范措施, 以避免器件性能下降或功能丧失 Rev. C Page 8 of 24

19 4 3 P.5/IRQ5/PWM3/SCLK P.4/PWM2/MISO 0 4 R 4 0 P.2/PWM0/R I 3 9 R 3 8 P.0/IRQ3/PWMSYNC/EXTCL K 3 7 D VREF+ GND_SW 3 VREF AGND A VD D A VDD_RE G DAC INT_REF IREF AIN5/IEXC AIN6/IEXC AIN7/VBIAS0/IEXC/EXTREF2IN SWDI O 4 7 SWCL K 4 6 P2.0/SCL/UARTCL K 4 5 P.7/IRQ7/PWM5/CS P.6/IRQ6/PWM4/MOSI 0 P.3/PWM/DS P./IRQ4/PWMTRIP/DT IOVD ADuCM360/ADuCM36 引脚配置和功能描述 RESET P2./SDA/UARTDCD P2.2/BM XTALO XTALI IOVDD DVDD_REG AIN0 AIN AIN2 AIN3 AIN4/IEXC P0.7/POR/SOUT P0.6/IRQ2/SIN 3 34 P0.5/CTS/IRQ 4 ADuCM360/ 33 P0.4/RTS/ECLKO 5 ADuCM36 32 P0.3/IRQ0/CS 6 3 P0.2/MOSI/SDA/SOUT 7 TOP 30 P0./SCLK/SCL/SIN 8 VIEW 29 P0.0/MISO 9 (Not to Scale) 28 AIN/VBIAS 0 27 AIN0 26 AIN9/DACBUFF AIN8/EXTREF2IN NOTES. THE LFCSP HAS AN EXPOSED PAD THAT MUST BE SOLDERED TO A METAL PLATE ON THE PCB FOR MECHANICAL REASONS AND TO DGND. 图 8. 引脚配置 表 6. 引脚功能描述 引脚编号 名称 描述 RESET 复位引脚, 低电平输入有效 提供一个内部上拉电阻 2 P2./SDA/UARTDCD 通用输入 / 输出 P2./I 2 C 串行数据引脚 /UART 数据载波检测引脚 3 P2.2/BM 通用输入 / 输出 P2.2/ 引导模式输入检测引脚 当该引脚在任意复位序列中及其后的较短时间内保持低电平时, 该器件进入 UART 下载模式 4 XTALO 外部晶体振荡器输出引脚 针对实时时钟的可选 khz 源 5 XTALI 外部晶体振荡器输入引脚 针对实时时钟的可选 khz 源 6 IOVDD 数字系统电源引脚 此引脚必须通过一个 0. µf 电容连接至 DGND 7 DVDD_REG 此引脚必须通过一个 470 nf 电容连接至 DGND 和引脚 8 AVDD_REG 8 AIN0 ADC 模拟输入 0 该引脚能够以差分或单端模式配置为任意 ADC 的正或负输入 9 AIN ADC 模拟输入 该引脚能够以差分或单端模式配置为任意 ADC 的正或负输入 0 AIN2 ADC 模拟输入 2 该引脚能够以差分或单端模式配置为任意 ADC 的正或负输入 AIN3 ADC 模拟输入 3 该引脚能够以差分或单端模式配置为任意 ADC 的正或负输入 2 AIN4/IEXC ADC 模拟输入 4/ 激励电流源该引脚能够以差分或单端模式配置为任意 ADC 的正或负输入 (AIN4) 该引脚还可配置为激励电流源 0 或激励电流源 (IEXC) 的输出引脚 3 GND_SW 传感器电源切换至模拟地基准电压 Rev. C Page 9 of 24

20 ADuCM360/ADuCM36 引脚编号名称 描述 4 VREF+ 外部基准电压正输入 外部基准电压可施加在 VREF+ 和 VREF 引脚之间 5 VREF 外部基准电压负输入 外部基准电压可施加在 VREF+ 和 VREF 引脚之间 6 AGND 模拟系统地基准引脚 7 AVDD 模拟系统电源引脚 此引脚必须通过一个 0. µf 电容连接至 AGND 8 AVDD_REG 内部模拟稳压器电源输出 此引脚必须通过一个 470 nf 电容连接至 AGND 和引脚 7 DVDD_REG 9 DAC DAC 电压输出 20 INT_REF 内部基准电压源 此引脚必须通过一个 470 nf 去耦电容连接至地 2 IREF 针对激励电流源的可选基准电流电阻连接 用于激励电流源的基准电流通过一个连接至该引脚的低漂移 (5 ppm/ C) 外部电阻设置 22 AIN5/IEXC ADC 模拟输入 5/ 激励电流源该引脚能够以差分或单端模式配置为任意 ADC 的正或负输入 (AIN5) 该引脚还可配置为激励电流源 0 或激励电流源 (IEXC) 的输出引脚 23 AIN6/IEXC ADC 模拟输入 6/ 激励电流源该引脚能够以差分或单端模式配置为任意 ADC 的正或负输入 (AIN6) 该引脚还可配置为激励电流源 0 或激励电流源 (IEXC) 的输出引脚 24 AIN7/VBIAS0/IEXC/EXTREF2IN+ ADC 模拟输入 7/ 偏置电压输出 / 激励电流源 / 外部基准电压 2 正输入 该引脚能够以差分或单端模式配置为任意 ADC 的正或负输入 (AIN7) 该引脚还可配置为: 模拟输出引脚, 以产生偏置电压 (AVDD_REG/2 的 VBIAS0,VBIAS0); 激励电流源 0 或激励电流源 (IEXC) 的输出引脚 ; 或外部基准电压 2 的正输入 (EXTREF2IN+) 25 AIN8/EXTREF2IN ADC 模拟输入 8/ 外部基准电压 2 负输入 该引脚能够以差分或单端模式配置为任意 ADC 的正或负输入 (AIN8) 该引脚还可配置为外部基准电压 2 的负输入 (EXTREF2IN ) 26 AIN9/DACBUFF+ ADC 模拟输入 9/DAC 输出缓冲器的同相输入 该引脚能够以差分或单端模式配置为任意 ADC 的正或负输入 (AIN9) 当 DAC 配置为 NPN 模式时, 该引脚还可配置为 DAC 输出缓冲器的同相输入 (DACBUFF+) 27 AIN0 ADC 模拟输入 0 该引脚能够以差分或单端模式配置为任意 ADC 的正或负输入 28 AIN/VBIAS ADC 模拟输入 / 偏置电压输出 该引脚能够以差分或单端模式配置为任意 ADC 的正或负输入 (AIN) 该引脚还可配置为模拟输出引脚, 以生成偏置电压 (AVDD_REG/2 的 VBIAS,VBIAS) 29 P0.0/MISO 通用输入 / 输出 P0.0/SPI 主机输入 从机输出引脚 30 P0./SCLK/SCL/SIN 通用输入 / 输出 P0./SPI 串行时钟引脚 /I 2 C 串行时钟引脚 /UART 串行输入 (UART 下载器的数据输入 ) 3 P0.2/MOSI/SDA/SOUT 通用输入 / 输出 P0.2/SPI 主机输出 从机输入引脚 /I 2 C 串行数据引脚 /UART 串行输出 (UART 下载器的数据输出 ) 32 P0.3/IRQ0/CS 通用输入 / 输出 P0.3/ 外部中断请求 0/SPI 芯片选择引脚 ( 低电平有效 ) 33 P0.4/RTS/ECLKO 通用输入 / 输出 P0.4/UART 请求发送信号 / 用于测试的外部时钟输出引脚 34 P0.5/CTS/IRQ 通用输入 / 输出 P0.5/UART 清零发送信号 / 外部中断请求 35 P0.6/IRQ2/SIN 通用输入 / 输出 P0.6/ 外部中断请求 2/UART 串行输入 UART 下载器不使用 36 P0.7/POR/SOUT 通用输入 / 输出 P0.7/ 上电复位引脚 ( 高电平有效 )/UART 串行输出 UART 下载器不使用 37 IOVDD 数字系统电源引脚 此引脚必须通过一个 0. µf 电容连接至 DGND 38 P.0/IRQ3/PWMSYNC/EXTCLK 通用输入 / 输出 P.0/ 外部中断请求 3/PWM 外部同步输入 / 外部时钟输入引脚 39 P./IRQ4/PWMTRIP/DTR 通用输入 / 输出 P./ 外部中断请求 4/PWM 外部触发输入 /UART 数据终端就绪引脚 40 P.2/PWM0/RI 通用输入 / 输出 P.2/PWM0 输出 /UART 响铃指示引脚 4 P.3/PWM/DSR 通用输入 / 输出 P.3/PWM 输出 /UART 数据设置就绪引脚 42 P.4/PWM2/MISO0 通用输入 / 输出 P.4/PWM2 输出 /SPI0 主机输入 从机输出引脚 Rev. C Page 20 of 24

21 ADuCM360/ADuCM36 引脚编号名称 描述 43 P.5/IRQ5/PWM3/SCLK0 通用输入 / 输出 P.5/ 外部中断请求 5/PWM3 输出 /SPI0 串行时钟引脚 44 P.6/IRQ6/PWM4/MOSI0 通用输入 / 输出 P.6/ 外部中断请求 6/PWM4 输出 /SPI0 主机输出 从机输入引脚 45 P.7/IRQ7/PWM5/CS0 通用输入 / 输出 P.7/ 外部中断请求 7/PWM5 输出 /SPI0 芯片选择引脚 ( 低电平有效 ) 46 P2.0/SCL/UARTCLK 通用输入 / 输出 P2.0/I 2 C 串行时钟引脚 / 仅用于 UART 模块的输入时钟引脚 47 SWCLK 串行线路调试时钟输入引脚 48 SWDIO 串行线路调试数据输入 / 输出引脚 EP 裸露焊盘 LFCSP 具有裸露焊盘, 出于机械方面的考虑, 必须将其焊接在 PCB 的金属片及 DGND 上 Rev. C Page 2 of 24

22 ADuCM360/ADuCM36 典型性能参数 图 9. 输入电流与共模电压 (V CM ) 的关系, 增益 = 4 ADC 输入 = 250 mv AVDD = 3.6 V T A = 25 C V CM = ((AIN+) + (AIN ))/2 图 2. VBIAS 输出设置时间与负载电容的关系, T A = 25 C IOVDD 和 AVDD = 3.3 V 图 0. 输入电流与共模电压 (V CM ) 的关系, 增益 = 28 ADC 输入 = mv AVDD = 3.6 V T A = 25 C V CM = ((AIN+) + (AIN ))/2 图 3. 数字输入引脚上拉电阻值与施加在数字引脚上电压的关系,T A = 25 C,IOVDD = 3.4 V 图. ADC 代码 ( 十进制数值 ) 与芯片温度的关系, 测量仅针对温度传感器 图 4 数字输入引脚上拉电阻值与施加在数字引脚上电压的关系,T A = 25 C,IOVDD =.8 V Rev. C Page 22 of 24

23 ADuCM360/ADuCM36 典型系统配置图 5 显示 ADuCM360/ADuCM36 的典型配置 该图展示了某些硬件考虑因素 LFCSP 封装的底部具有裸露焊盘, 出于机械方 面的考虑, 必须将其焊接在 PCB 的金属片及 DGND 上 PCB 上的金属片可以连接到地 AVDD_REG 和 DVDD_REG 引脚上的 0.47 µf 电容应尽可能靠近引脚放置 在高噪声环境下, 可添加一个额外的 nf 电容至 IOVDD 和 AVDD 图 5. 典型系统配置 Rev. C Page 23 of 24

24 ADuCM360/ADuCM36 外形尺寸 图 引脚引脚架构芯片级封装 [LFCSP_WQ] 7 mm x 7 mm, 超薄体 (CP-48-4) 尺寸单位 :mm 订购指南 型号 ADC 闪存 /SRAM 温度范围 封装描述 封装选项 订购数量 ADuCM360BCPZ28 双路 C 至 +25 C 48 引脚 LFCSP_WQ CP-48-4 双路 C 至 +25 C 48 引脚 LFCSP_WQ CP 双路 24 双路 C 至 +25 C 40 C 至 +25 C 48 引脚 LFCSP_WQ 48 引脚 LFCSP_WQ CP-48-4 CP ADuCM360BCPZ28-R7 ADuCM36BCPZ28 ADuCM36BCPZ28-R7 EVAL-ADuCM360QSPZ Z = 符合 RoHS 标准的器件 AduCM360 QuickStart Plus 开发系统 I 2 C 指最初由 Philips Semiconductors( 现为 NXP Semiconductors) 开发的一种通信协议 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D09743sc-0-0/4(C) Rev. C Page 24 of 24