计算机组成原理 COD 第 5 章虚拟存储器

Size: px

Start display at page:

Download "计算机组成原理 COD 第 5 章虚拟存储器"

堤余杜
4 years ago
Views:

1 计算机组成原理 COD 第 5 章虚拟存储器 llxx@ustc.edu.cn

2 本章内容 5.4 虚拟存储器实方式 vs 虚方式虚存管理机制 TLB MMU 层次化 :Cache-Memory-Disk

3 三级存储体系结构三级存储系统 : 缓存主存辅存缓存 - 主存层次映射查找读写, 替换主存 - 辅存层次映射查找读写替换辅助硬件辅助硬件和软件 CPU 高速缓存 Cache 主存辅存

4 实模式访存 : 单任务, 物理存储器

5 虚拟存储系统 (Virtual memory) 1961 年曼彻斯特大学提出程序要求的存储器空间越来越大虚存 = 主存 + 辅存例 :CPU 地址总线 64 位, 主存 4G, 磁盘 100G 多任务间的代码和数据访问保护现代虚拟存储系统 : 将主存作为外存的缓存虚存由硬件 (MMU) 和 OS 存储管理器共同管理使对辅存的访问速度接近主存的速度不同应用具有不同的地址空间和访问权限程序的地址空间是以 0 地址起始的逻辑地址集合这个空间中的地址都是相对地址, 也称为逻辑地址

6 多任务系统虚存空间划分示例 -wince

7 程序逻辑地址空间与内存物理地址空间

8 虚拟存储器技术的关键问题访存过程 : 映射查找读写替换程序的虚空间存在于辅存中, 主存只是其镜像, 称页框映射 : 虚拟存储器地址空间管理方式页式管理 : 虚存和主存都划分成固定大小的页段式管理 : 段为程序的逻辑单位段表结构 : 段名地址装入位段长访问方式段表基址寄存器 : 指明段表的启始地址段页式管理虚存管理实现机制 : 由 MMU+OS 实现, 对应用透明查找 TTW: 基于表进行地址变换和查找保证不同进程的虚拟地址不会映射到相同的物理地址上地址变换速度 :TLB(Translation Look-Aside Buffers) Page Fault: 页面失效, 缺页决定把作业的虚拟地址空间的哪一部分装入主存, 以及放在主存的什么位置 ; 替换 : 主存空间不够时把哪一部分置换出主存

9 例 : 页式虚存, 内存, 外存虚存页 = 内存页 = 外存扇区存储单元地址 = 页基址 + 偏移外存地址空间虚拟地址空间交换区 swap 共享页独占页独占页内存地址空间文件区交换区 (swaping): 以文件形式驻留在 disk 上大小 = 所有进程的虚空间之和? ( 每个进程的虚空间都驻留在 disk 上 ) 按页与内存进行交换

10 Address Translation:TTW

11 CPU 的访存操作 :Mapper pageframe Mapper:MMU+OS 实线 :MMU present = valid 虚线 :MMU 发出中断 OS pagefault

12 访存流程图 :( 无 TLB 和 Cache) 1.CPU 给出虚地址 2.Mapper( 查慢表 ) 如果 Entry 存在如果 Valid, 则访问如果 Invalid, 转 OS 缺页异常原进程进入中断态? page fault 处理 : 调 Disk 页» 写回替换?» 读入请求页 : 启动 DMA?» 切换执行新进程?» DMA 中断 : 请求页已读入» OS 切换回原进程重试原进程产生缺页的指令如果 Entry 不存在原因? 转错误异常

13 页表 : 虚实映射实现虚地址与内存地址或磁盘地址的映射 OS 创建 : 每个进程一个, 存放于内存中保证每个进程的不同虚拟地址不会映射到相同的物理地址! 同时运行的多个进程的物理内存尽量不要相互重叠! 控制位 Valid: 装入未装入页 :disk 地址 Dirty Count/Ref Access Rights read/write/modify 作用 : 页保护 VPN is the index of the tab virtual page number (VPN) page frame number (PFN) 页表含多少项? 多大?

14 每页 size=4k 虚空间 16 页 (64k) 系统物理内存 4 页 (16K) 页表 16 个 entry, 每项对应逻辑地址空间的一个页 Frame 域表明了该逻辑页存储在哪一个物理页框中本例, 虚存的第 0 页 : 逻辑地址 0000H~0FFFH 存储在内存的 1 号页框中, 物理地址为 1000H~1FFFH 例 : 虚拟地址 =0xxxH (a) 为页表 (b) 为对应的物理内存物理页框装入的虚存页号虚页号页内偏移如果访问虚存 page A? 执行一条访存指令需访问几次存储器?

15 PTBR: 页表在哪儿? PTBR holds the address of the page table. Page table base register Page table address + Virtual page number Virtual address from processor Offset Virtual address is interpreted as page number and offset. PTBR + virtual page number provide the entry of the page in the page table. PAGE TABLE This entry has the starting location of the page. Page table holds information about each page. This includes the starting address of the page in the main memory. Control bits Page frame in memory Page frame Offset Physical address in main memory

16 Single-Level Page Table: 一级太大! Virtual Address 31 value = x value = y 0 32 bits x 2 20 entries page table y data page frame page frame page frame 2 12 entries Size of page table = 2 20 * 32 bits = 4 Mbytes Size of page = 2 12 * 8 bits = 4 Kbytes 8 bits llxx@ustc.edu.cn 16/111

17 Twolevel Page Table Virtual Address value = x value = y value = z 0 x 2 10 entries Size of page directory = 2 10 * 32 bits = 4 Kbytes page directory 32 bits llxx@ustc.edu.cn y page table page table page table 32 bits 2 10 entries Size of page table = 2 10 * 32 bits = 4 Kbytes Size of page = 2 12 * 8 bits = 4 Kbytes z data page frame page frame page frame 8 bits 2 12 entries 17/111

18 页式虚存管理实现中的问题虚存与物理内存映象规则全相联 ( 冲突小 ) 写策略写回法 (copy-back):dirty 位替换算法 : FIFO,LRU(Count 位 ),NUR( 最近未使用,Ref 位 ) 异常 : 缺页 ( 页面失效 ), 非法访问 ( 权限 ) 在一条指令的执行过程中发生切换到其它已就绪的任务 ( 进程 ) 采用后援寄存器技术预判技术主存页号主存地址空间虚存页号程序地址空间提高查表速度 : 慢表 (page table)/ 快表 (TLB)

19 快表 TLB(Translation Look-aside Buffers) 映射方式 :fully associative, set associative, direct mapped Tag? 替换策略 : 随机,FIFO Operation of Paging and TLB

20 TLB 实现

21 MMU(Memory Management Unit) 主要功能地址转换 : 虚地址映射成物理地址 MMU 关掉时, 虚地址直接输出到物理地址总线访问控制 : 检查指令对当前页的访问权限 MMU fault 异常请求缺页, 转换错, 非法访问, 数据对齐错 MPIS CPU:CP0 Bad_Address Register 记录发生异常的地址组成 :TLB,PTBR,AccessPermisionControl

22 MMU 工作过程 :MMU 使能地址空间重定位 : 在或激活一个进程时 OS 将该进程的页表基址填入 CPU 页表基址寄存器 (PTBR) 调用 TLB flush 指令, 将 TLB 数据置为无效频繁切换?MMU 可以锁定某些 TLB 项, 以提高特定地址变换速度虚实地址映射 : 查 TLB TTW:TLB miss 软件法 :MMU 发出异常请求后, 由 OS 查询页表并填充 TLB 如 MIPS 4Ke 硬件法 :MMU 中设立专门的硬件完成页表查询和 TLB 填充 CISC CPU 大多使用这种方案, 如 x86 CPU; 如 ARM11 MPCore Processor 发出 MMU 异常缺页, 转换错, 非法访问, 数据对齐错 22/111

23 TLB miss 时 MMU 的 TTW( 硬件 ) 流水线停顿?( 阻塞非阻塞 )

24 MMU 控制器设计例 :TTW 过程应包括 :TTW, 异常等过程

25 CP0 含 32 个寄存器, 控制 CPU 的工作模式 Register 0, Index 作为 MMU 的索引用 Register 4, Context 用以加速 TLB Miss 异常的处理 Register 8, BadVAddr 发生 TLB Miss 或 Address Error 时的地址 Register 9, Count 计数频率是系统主频的 1/2 Register 11, Compare Compare 和 Count 相等则触发硬中断 IP7 Register 12, Status 特权级, 中断屏蔽, 中断允许等 Register 13, Cause 异常的原因 (interrupt pending) Register 14, EPC 异常发生时系统正在执行的指令的地址 Register 18/19, WatchLo/WatchHi 用于设置硬件数据断点 Register 28/29, TagLo 和 TagHi 用于高速缓存 (Cache) 管理

26 MMU,Cache,OS 物理地址 Cache DMA 虚地址 Cache:

27 访存流程图 :MMU,Cache,OS 三处 miss: TLB miss:cpu stall? 硬件 TTW, 软件 TTW Page fault: 进程切换? Cache miss:cpu stall?

28 访存异常 ( 见 COD5 中文版第 301 页 ) 一次访存可能有三种 miss TLB miss, page fault, cache miss. 事件组合 : 物理 Cache 第一种可能但不会被发现三种可能 : 后续处理?

29 x86 例

30 虚存管理的性能 : 有效访存时间 EAT:effective memory access time 访存时间 *(1-P)+ 缺页处理时间 * P 缺页处理时间 = 读盘时间 + 写回时间 *q 访存时间 10ns 磁盘访问时间 5ms 缺页率 P Dirty 率 q

32 可用内存大小用 used 减去 buffer 和 cache, 才是运行中的程序所占用的空间

33 小结实方式下, 程序空间与物理空间对应虚方式下, 每个进程有自己的虚空间虚存的主要作用? 每个进程一个 ( 套 ) 页表, 由 OS 创建进程时创建在辅存中保存进程的虚空间, 主存为虚空间的部分镜像作业 :5.10.1, 选一虚存管理哪些由硬件实现, 哪些由 OS 实现? MMU 中包含哪些模块? TLB miss 和缺页异常如何处理? 执行一条 load/store 指令需要访存几次? 思考程序的虚地址空间与磁盘空间如何映射? 即 :swap 区是如何组织的? MMU 控制器如何实现? Cache 与 MMU 实现机制比较? 程序执行前,OS 要做什么? 系统启动时是实地址方式, 何时转为虚方式? 切换时发生了什么?

34 34/94

计算机组成原理 COD 第 5 章虚拟存储器

计算机组成原理 COD 第 5 章虚拟存储器 llxx@ustc.edu.cn 本章内容 COD4 第 5.4 节实方式 vs 虚方式页式虚存管理机制 TLB MMU 层次化 :TLB-Cache-Memory-Disk 三级存储体系结构三级存储系统 : 缓存主存辅存缓存 - 主存层次映射查找读写, 替换主存 - 辅存层次映射查找读写替换辅助硬件 CPU 高速缓存 Cache