目录特性... 应用... 功能框图... 概述... 修订历史... 2 技术规格... 3 性能规格... 3 电源要求... 4 数字输入 / 输出... 4 数字时序... 4 绝对最大额定值... 6 热阻... 6 ESD 警告... 6 引脚配置和功能描述... 7 典型工作特性...

Transcription

1 数字输入 2 W D 类音频功率放大器 SSM259 特性无滤波 数字输入 D 类放大器独立工作或 I 2 C 控制串行数字音频接口支持各种常见音频格式 :I 2 S 左对齐 右对齐 TDM-6 和 PCM 采用 5 V 电源时能够以 2.3 W 功率驱动 4 Ω 负载 以.35 W 功率驱动 8 Ω 负载, 且 THD + N 等于 % 采用 2 引脚.4 mm.7 mm 0.4 mm 间距 WLCSP 封装满量程条件下驱动 8 Ω 负载的效率为 90%.8 V/3.6 V 时带负载的空闲功耗为 9 mw SNR = 98 db,a 加权 PSRR = 80 db(27 Hz, 扰动输入 ) 支持宽范围采样速率 :8.0 khz 至 48.0 khz 自动采样速率和 MCLK 速率检测工作无需 BCLK 扬声器工作电源电压 PV DD :2.5 V 至 5.5 V 工作电压 V DD :.5 V 至 3.6 V 爆音与咔嚓声抑制带自动恢复功能的短路和热保护未检测到输入信号时智能关断上电复位低电磁辐射 (EMI) 概述 SSM259 是一款内置数模转换器 (DAC) 和 Σ-Δ D 类调制器的数字输入 D 类功率放大器 它采用独特架构, 处理数字音频源时实际功耗极低, 同时又具备出色的音频性能 SSM259 特别适合对功耗敏感的应用, 例如移动电话和便携式媒体播放器, 这些情况下系统噪声会破坏小模拟信号, 比如发送至模拟输入音频放大器的信号 利用 SSM259, 音频数据可以通过标准数字音频串行接口传送至放大器, 从而大大降低 GSM 干扰或传输音频上其他数字信号等噪声源的影响 闭环数字输入设计保留了全数字式放大器的优势, 同时又具有极佳的 PSRR 和音频性能 三级 Σ-Δ D 类调制器能在不影响音频质量的情况下, 实现最小的 EMI 干扰 最低的静态功耗和最高的音频效率 应用移动电话便携式媒体播放器笔记本电脑无线扬声器便携式游戏机导航系统 LRCLK BCLK SDATA SD POWER-ON RESET I 2 S CLOCKING POWER CONTROL MCLK DIGITAL FILTERING 功能框图 VDD GND PVDD VOLUME/GAIN DAC GAIN/SDA 图 I 2 C Σ - CLASS-D MODULATOR FULL BRIDGE POWER STAGE LR_FORMAT/SCL SSM259 OUT+ OUT 输入通过可编程串行音频接口提供, 能够接受包括 I 2 S 左对齐 (LJ) 右对齐(RJ) TDM 和 PCM 在内的所有常见音频格式 SSM259 可以在具有或不具有 I 2 C 等控制接口的情况下工作, 而同类器件通常需要这种控制接口 不使用 I 2 C 控制时, 可通过数个控制引脚来选择工作方式 SSM259 可以接受各种 MCLK 输入频率, 在某些配置中还可将 BCLK 用作时钟源 该器件会自动检测输入采样速率和 MCLK 速率 SSM259 的架构提供的解决方案比现有的 DAC 和 D 类解决方案功耗更低且性能更高 其数字接口还可为具有唯一数字音频源的其他产品提供更好的系统解决方案, 例如无线扬声器 笔记本电脑 便携式数字电视和导航系统等 SSM259 的额定温度范围为 40 至 +85 工业温度范围 它内置热关断和输出短路保护功能, 采用 2 引脚.4 mm x.7 mm 晶圆级芯片规模封装 (WLCSP) Rev. 0 Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 906, Norwood, MA , U.S.A. Tel: Fax: Analog Devices, Inc. All rights reserved. ADI 中文版数据手册是英文版数据手册的译文, 敬请谅解翻译中可能存在的语言组织或翻译错误,ADI 不对翻译中存在的差异或由此产生的错误负责 如需确认任何词语的准确性, 请参考 ADI 提供的最新英文版数据手册

2 目录特性... 应用... 功能框图... 概述... 修订历史... 2 技术规格... 3 性能规格... 3 电源要求... 4 数字输入 / 输出... 4 数字时序... 4 绝对最大额定值... 6 热阻... 6 ESD 警告... 6 引脚配置和功能描述... 7 典型工作特性... 8 工作原理... 2 概述... 2 独立工作和 I 2 C 工作模式... 2 主时钟和位时钟... 2 数字输入串行音频接口... 3 通道映射... 3 电源... 3 功率控制... 4 上电复位 / 电压监控器... 4 低功耗模式... 4 音量控制... 4 模拟增益... 4 故障检测和恢复... 4 数字音频格式... 5 立体声模式... 5 TDM 50% 占空比模式... 5 TDM 脉冲模式... 5 PCM 多声道模式... 6 PCM 单声道模式... 6 I 2 C 配置接口... 7 概述... 7 寄存器汇总... 9 寄存器详解 软件复位和主机软件关断控制寄存器 边沿速度 功率和定时控制寄存器... 2 串行音频接口和采样速率控制寄存器 串行音频接口控制寄存器 通道映射控制寄存器 音量控制寄存器 增益和静音控制寄存器 故障控制寄存器 外形尺寸 订购指南 修订历史 202 年 7 月 修订版 0: 初始版 Rev. 0 Page 2 of 28

3 技术规格除非另有说明,PV DD = 5.0 V;V ODD =.8 V;f S = 48 khz;mclk = 28 f S ;T A = 25C;R L = 8 Ω + 5 μh; 默认 I 2 C 设置 ; 音量控制 0 db 设置 性能规格 表. 参数 符号 测试条件 / 注释 最小值 典型值最大值 单位 器件特性 输出功率 POUT RL = 4 Ω, THD + N = %, f = khz, BW = 20 khz, PVDD = 5.0 V 2.3 W RL = 4 Ω, THD + N = 0%, f = khz, BW = 20 khz, PVDD = 5.0 V 2.75 W RL = 8 Ω, THD + N = %, f = khz, BW = 20 khz, PVDD = 5.0 V.35 W RL = 8 Ω, THD + N = 0%, f = khz, BW = 20 khz, PVDD = 5.0 V.68 W RL = 4 Ω, THD + N = %, f = khz, BW = 20 khz, PVDD = 3.6 V.3 W RL = 4 Ω, THD + N = 0%, f = khz, BW = 20 khz, PVDD = 3.6 V.4 W RL = 8 Ω, THD + N = %, f = khz, BW = 20 khz, PVDD = 3.6 V 0.69 W RL = 8 Ω, THD + N = 0%, f = khz, BW = 20 khz, PVDD = 3.6 V 0.85 W RL = 4 Ω, THD + N = %, f = khz, BW = 20 khz, PVDD = 2.5 V 0.48 W RL = 4 Ω, THD + N = 0%, f = khz, BW = 20 khz, PVDD = 2.5 V 0.6 W RL = 8 Ω, THD + N = %, f = khz, BW = 20 khz, PVDD = 2.5 V 0.3 W RL = 8 Ω, THD + N = 0%, f = khz, BW = 20 khz, PVDD = 2.5 V 0.39 W 效率 η P OUT = 2 W, 4 Ω, PVDD = 5.0 V 84 % POUT =.4 W, 8 Ω, PVDD = 5.0 V, 正常工作 90.2 % 总谐波失真加噪声 THD + N P OUT = W 驱动 8 Ω 负载,f = khz,pv DD = 5.0 V 0.03 % P OUT = 0.5 W 驱动 8 Ω 负载,f = khz,pv DD = 3.6 V 0.03 % 平均开关频率 fsw 305 khz 差分输出失调 VOOS mv 电源抑制比 PSRRDC PVDD = 2.5 V 至 5.0 V db PSRRGSM VRIPPLE = 00 mv rms at 27 Hz, 扰动输入 80 db 电源电流 (PVDD) IPVDD 扰动输入,8 Ω + 5 μh 负载,PV DD = 5.0 V 2.64 ma 扰动输入,8 Ω + 5 μh 负载,PV DD = 3.6 V 2.24 ma 扰动输入,8 Ω + 5 μh 负载,PV DD = 2.5 V 2.02 ma 扰动输入,8 Ω + 5 μh 负载,PV DD = 3.6 V 2.5 ma (DAC_LPM = 0 且 AMP_LPM = 0) 硬件关断 200 na 电源电流 (VDD) IVDD 扰动输入,V DD = 3.3 V.4 ma 扰动输入,V DD =.8 V 0.6 ma 软件关断, 时钟存在,V DD =.8 V 86 µa 软件关断, 时钟移除,V DD =.8 V 5 µa 硬件关断 200 na 输出噪声电压 en PV DD = 5.0 V,f = 20 Hz 至 20 khz, 扰动输入,A 加权 37 µv PV DD = 3.6 V,f = 20 Hz 至 20 khz, 扰动输入,A 加权, 增益 = 3.6 V 4 µv 信噪比 SNR A 加权参考 0 dbfs,pv DD = 5.0 V 98 db 闭环增益 Gain 0 dbfs 输入,BTL 输出,f = khz 增益 = 5.0 V 4.94 V pk 增益 = 4.2 V 4.2 V pk 增益 = 3.6 V 3.69 V pk 增益 = 2 V.98 V pk Rev. 0 Page 3 of 28

4 电源要求 表 2. 参数 最小值 典型值 最大值 单位 PVDD V VDD V 数字输入 / 输出 表 3. 参数 最小值 典型值 最大值 单位 测试条件 / 注释 输入电压 高 (V IH ) 0.7 VDD 3.6 V MCLK, BCLK, LRCLK, SDATA V SD, SDA, SCL 低 (V IL ) VDD V MCLK, BCLK, LRCLK, SDATA V SD, SDA, SCL 输入漏电流高 (V IH ) µa 不包括 MCLK 低 (V IL ) µa 不包括 MCLK 和双向引脚 MCLK 输入漏电流 高 (V IH ) 3 µa 低 (V IL ) 3 µa 输入电容 5 pf 数字时序 所有时序规格均针对串行输入端口的默认设置 (I 2 S 模式 ) 表 4. 限值 参数 最小值 最大值 单位 描述 主时钟 tmp ns MCLK 周期,256 X f S 模式 (MCS = b000) tmp ns MCLK 周期,28 X f S 模式 (MCS = b000) 串行端口 tbil 40 ns BCLK 低电平脉冲宽度 tbih 40 ns BCLK 高电平脉冲宽度 tlis 0 ns LRCLK 或 SDATA 边沿到 BCLK 上升沿的建立时间 tlih 0 ns BCLK 上升沿到 LRCLK 或 SDATA 边沿的保持时间 tsis 0 ns SDATA 到 BCLK 上升沿的建立时间 tsih 0 ns BCLK 上升沿到 SDATA 的保持时间 I 2 C 端口 fscl 400 khz SCL 频率 tsclh 0.6 µs SCL 高电平 tscll.3 µs SCL 低电平 tscs 0.6 µs 建立时间 ; 与重复起始条件相关 tsch 0.6 µs 保持时间 ; 此周期结束后, 产生首次时钟 tds 00 ns 数据建立时间 tscr 300 ns SCL 上升时间 tscf 300 ns SCL 下降时间 tsdr 300 ns SDA 上升时间 tsdf 300 ns SDA 下降时间 tbft 0.6 µs 总线空闲时间 ( 停止与起始之间的时间 ) Rev. 0 Page 4 of 28

5 数字时序图 BCLK t BIH t BP t BIL t LIS t LIH LRCLK SDATA LEFT-JUSTIFIED MODE SDATA I 2 C-JUSTIFIED MODE t SIS MSB t SIH MSB tsis MSB t SIH SDATA RIGHT-JUSTIFIED MODE t SIS MSB t SIH t SIS LSB t SIH 图 2. 串行输入端口时序 t SCH t DS t SCH SDA t SCR t SCLH t SCS SCL START CONDITION t SCLL t SCF 图 3. I 2 C 端口时序 t BFT STOP CONDITION Rev. 0 Page 5 of 28

6 绝对最大额定值除非另有说明, 绝对最大额定值相对于 25 C 而言 表 5. 参数 额定值 PVDD 电源电压 0.3 V 至 6 V VDD 电源电压 0.3 V 至 3.6 V 输入电压 (MCLK BCLK SD LRCLK 0.3 V 至 3.6 V LR_FORMAT GAIN SDATA) 静电放电敏感度 4 kv 存储温度范围 65 C 至 +50 C 工作温度范围 40 C 至 +85 C 结温范围 65 C 至 +65 C 引脚温度 ( 焊接,60 秒 ) 300 C 注意, 超出上述绝对最大额定值可能会导致器件永久性损坏 这只是额定最值, 并不能以这些条件或者在任何其它超出本技术规范操作章节中所示规格的条件下, 推断器件能否正常工作 长期在绝对最大额定值条件下工作会影响器件的可靠性 热阻 θ JA 针对最差条件, 即器件焊接在电路板上以实现表贴封装 表 6. 热阻 封装类型 θja 单位 2 引脚.4 mm x.7 mm WLCSP 56. C/W ESD 警告 ESD( 静电放电 ) 敏感器件 带电器件和电路板可能会在没有察觉的情况下放电 尽管本产品具有专利或专有保护电路, 但在遇到高能量 ESD 时, 器件可能会损坏 因此, 应当采取适当的 ESD 防范措施, 以避免器件性能下降或功能丧失 Rev. 0 Page 6 of 28

7 引脚配置和功能描述 BALL A INDICATOR 2 3 OUT+ OUT MCLK A PVDD VDD BCLK B GND SD LRCLK C LR_FORMAT/ SCL GAIN/ SDA SDATA D SSM259 TOP VIEW (BALL SIDE DOWN) Not to Scale 图 4. 引脚配置 ( 顶视图 ) 表 7. 引脚功能描述引脚编号 引脚名称 功能 描述 A OUT+ O 放大器输出 (+) A2 OUT O 放大器输出 ( ) A3 MCLK I 串行音频接口主时钟 B PVDD P 2.5 V 至 5.5 V 放大器电源 B2 VDD P.5 V 至 3.6 V 数字和模拟电源 B3 BCLK I I 2 S 位时钟 / 产生的 BCLK 速率选择 C GND P 地 C2 SD I 关断控制, 低电平有效 C3 LRCLK I I 2 S 左 / 右帧时钟 D LR_FORMAT/SCL I 左 / 右声道选择和串行格式选择 /I 2 C 时钟 D2 GAIN/SDA I/O 数字和模拟增益选择 /PC 串行数据 D3 SDATA I I 2 S 串行数据 I = 输入,O = 输入,P = 电源 Rev. 0 Page 7 of 28

8 典型工作特性 V 3.6V 5V V 3.6V 5V 0 0 THD + N (%) THD + N (%) P OUT (W) 图 5. 总谐波失真加噪声与输出功率的关系, 驱动 8 Ω 负载,5.0 V 增益设置 P OUT (W) 图 8. 总谐波失真加噪声与输出功率的关系, 驱动 8 Ω 负载,3.6 V 增益设置 V 3.6V 5V V 3.6V 5V 0 0 THD + N (%) 0. THD + N (%) P OUT (W) 图 6. 总谐波失真加噪声与输出功率的关系, 驱动 4 Ω 负载,5.0 V 增益设置 P OUT (W) 图 9. 总谐波失真加噪声与输出功率的关系, 驱动 4 Ω 负载,3.6 V 增益设置 mW 500W W mW W 0 THD + N (%) THD + N (%) k 0k 00k FREQUENCY (Hz) 图 7. 总谐波失真加噪声与频率的关系, 驱动 8 Ω 负载,PV DD = 5.0 V k 0k 00k FREQUENCY (Hz) 图 0. 总谐波失真加噪声与频率的关系, 驱动 4 Ω 负载,PV DD = 5.0 V Rev. 0 Page 8 of 28

9 500mW 250mW 25mW mW 25mW 0 THD + N (%) THD + N (%) k 0k 00k FREQUENCY (Hz) 图. 总谐波失真加噪声与频率的关系, 驱动 8 Ω 负载,PV DD = 3.6 V k 0k 00k FREQUENCY (Hz) 图 4. 总谐波失真加噪声与频率的关系, 驱动 4 Ω 负载,PV DD = 2.5 V THD + N (%) mW 250mW QUIESCENT CURRENT (ma) NO LOAD 8Ω 4Ω k 0k 00k FREQUENCY (Hz) 图 2. 总谐波失真加噪声与频率的关系, 驱动 4 Ω 负载,PV DD = 3.6 V PV DD (V) 图 5. 静态电流与电源电压 PV DD 的关系 mW 25mW 250mW.8.5 8kHz 24kHz 48kHz THD + N (%) QUIESCENT CURRENT (ma) k 0k 00k FREQUENCY (Hz) 图 3. 总谐波失真加噪声与频率的关系, 驱动 8 Ω 负载,PV DD = 2.5 V V DD (V) 图 6. 静态电流与电源电压 V DD 的关系 Rev. 0 Page 9 of 28

10 V 3.6V 5V QUIESCENT CURRENT (ma) POWER SUPPLY CURRENT (A) V DD (V) P OUT (W) 图 7. 静态电流与电源电压 V DD 的关系 图 20. 电源电流与 P OUT 的关系, 驱动 4 Ω 负载 V 3.6V 5V.5 80 OUTPUT POWER (W).0 THD + N = 0% THD + N = % EFFICIENCY (%) PV DD (V) P OUT (W) 图 8. 最大输出功率与 PV DD 的关系 (f IN = khz,r L = 8 Ω) 图 2. D 类效率与 P OUT 的关系, 驱动 4 Ω 负载 V 3.6V 5V OUTPUT POWER (W) THD + N = 0% THD + N = % POWER SUPPLY CURRENT (A) PV DD (V) P OUT (W) 图 9. 最大输出功率与 PV DD 的关系 (f IN = khz,r L = 4 Ω) 图 22. 电源电流与 P OUT 的关系, 驱动 8 Ω 负载 Rev. 0 Page 0 of 28

11 00 2.5V 3.6V 5V 0 0 PVDD = 5V PVDD = 3.6V PVDD = 2.5V EFFICIENCY (%) PSRR (db) P OUT (W) k 0k 00k FREQUENCY (Hz) 图 23. D 类效率与 P OUT 的关系, 驱动 8 Ω 负载 图 25. PSRR 与频率的关系 0 20 OUTPUT SPECTRUM (dbv) V 3.6V 5V k 0k 00k FREQUENCY (Hz) 图 24. 输出频谱,00 mw, 驱动 8 Ω 负载 Rev. 0 Page of 28

12 工作原理概述 SSM259 是一款完全集成的数字开关音频放大器 SSM259 接收数字音频输入, 并利用内部功率级产生 PDM 差分开关输出 该器件内置过温和过流保护功能 SSM259 还内置软开启和软关闭功能, 从而抑制爆音和咔嚓声 独立工作和 I 2 C 工作模式 SSM259 支持独立工作和 I 2 C 控制两种模式 SD 引脚的设置决定使用何种模式 表 8. SD 引脚设置 SD 引脚 通过 20 kω 电阻连接到 VDD 连接到 VDD, 无 20 kω 电阻连接到 GND( 短接或使用 20 kω 电阻 ) 操作 I 2 C 独立模式关断模式 主时钟和位时钟 SSM259 要求将一个外部时钟施加于 MCLK 输入引脚以便工作 此时钟必须与串行接口上的输入数字音频完全同步 IC 内部需要 MHz 至 MHz 的时钟频率 此内部时钟是从外部 MCLK 获得, 也就是对外部 MCLK 信号进行分频或倍频, 或者直接采用该频率 不同的采样速率支持不同的 MCLK 速率 所有可用选项参见表 9 将寄存器 0x0 的 AMCS 和 ASR 位设为, 可以自动检测 MCLK 速率和采样速率 ; 如果 AMCS 或 ASR 清 0, 则可以手动设置 MCLK 速率或采样速率 ( 寄存器 0x00 的 MCS 位和寄存器 0x02 的 FS 位 ) 在独立模式或 I 2 C 模式下, 并且自动时钟速率检测使能 ( 寄存器 0x0 的位 AMCS = ) 时, 内部时钟产生电路自动配置 自动采样速率检测禁用 (AMCS = 0) 时, 寄存器 0x00 的 MCS 位必须设置为正确的值以产生内部时钟 SSM259 进入关断状态后, 可以关闭此时钟以节省系统功耗 然而, 为使音频放大器工作, 主时钟必须存在 如果串行接口位时钟 (BCLK) 在可接受的内部主时钟频率范围 (2.048 MHz 至 6.44 MHz) 内, 则它可以同时用作主时钟和位时钟 设置 NO_BCLK( 寄存器 0x00 的位 5) 也能将 MCLK 引脚上的信号路由为内部位时钟 这种情况下, BCLK 引脚应接地 表 9. 不同采样频率支持的 MCLK 速率 采样速率 支持的 MCLK 速率 支持的 MCLK 频率 8 khz 至 2 khz 256 fs/52 fs/024 fs/536 fs/2048 fs MHz 至 MHz 6 khz 至 24 khz 28 fs/256 fs/52 fs/768 fs/024 fs MHz 至 MHz 32 khz 至 48 khz 64 fs/28 fs/256 fs/384 fs/52 fs MHz 至 MHz 8 khz 至 2 khz 400 fs/800 fs/600 fs 3.2 MHz 至 9.2 MHz 6 khz 至 24 khz 200 fs/400 fs/800 fs 3.2 MHz 至 9.2 MHz 32 khz 至 48 khz 00 fs/200 fs/400 fs 3.2 MHz 至 9.2 MHz Rev. 0 Page 2 of 28

13 表 0. 主时钟选择 (MCS) 位设置 :MCLK 比率和频率 输入 采样速率 比率 / MCLK 设置 0, b0000 设置, b000 设置 2, b000 设置 3, b00 设置 4, b000 设置 5, b00 设置 6, b00 设置 7, b0 设置 8, b000 8 khz 比率 256 fs 52 fs 024 fs 536 fs 2048 fs 3072 fs 400 fs 800 fs 600 fs MCLK MHz MHz 8.92 MHz MHz MHz MHz 3.20 MHz 6.40 MHz 2.80 MHz.025 khz 比率 256 fs 52 fs 024 fs 536 fs 2048 fs 3072 fs 400 fs 800 fs 600 fs MCLK MHz MHz.2896 MHz MHz MHz MHz 4.4 MHz 8.82 MHz 7.64 MHz 2 khz 比率 256 fs 52 fs 024 fs 536 fs 2048 fs 3072 fs 400 fs 800 fs 600 fs MCLK MHz 6.44 MHz MHz MHz MHz MHz 4.80 MHz 9.60 MHz 9.20 MHz 6 khz 比率 28 fs 256 fs 384 fs 768 fs 024 fs 536 fs 200 fs 400 fs 800 fs MCLK MHz MHz 8.92 MHz MHz MHz MHz 3.20 MHz 6.40 MHz 2.80 MHz khz 比率 28 fs 256 fs 52 fs 768 fs 024 fs 536 fs 200 fs 400 fs 800 fs MCLK MHz MHz.2896 MHz MHz MHz MHz 4.4 MHz 8.82 MHz 7.64 MHz 24 khz 比率 28 fs 256 fs 52 fs 768 fs 024 fs 536 fs 200 fs 400 fs 800 fs MCLK MHz 6.44 MHz MHz MHz MHz MHz 4.80 MHz 9.60 MHz 9.20 MHz 32 khz 比率 64 fs 28 fs 256 fs 384 fs 52 fs 768 fs 00 fs 200 fs 400 fs MCLK MHz MHz 8.92 MHz MHz MHz MHz 3.20 MHz 6.40 MHz 2.80 MHz 44. khz 比率 64 fs 28 fs 256 fs 384 fs 52 fs 768 fs 00 fs 200 fs 400 fs MCLK MHz MHz.2896 MHz MHz MHz MHz 4.4 MHz 8.82 MHz 7.64 MHz 48 khz 比率 64 fs 28 fs 256 fs 384 fs 52 fs 768 fs 00 fs 200 fs 400 fs MCLK MHz 6.44 MHz MHz MHz MHz MHz 4.80 MHz 9.60 MHz 9.20 MHz 采用 MCS = 0/64 f S 模式时, 芯片自动以低功耗模式工作 数字输入串行音频接口它能接收立体声 I 2 S 左对齐或右对齐数据 可用接口格式有单声道 立体声和多声道 PCM/TDM 数据和接口格式通过寄存器 0x02 的 SDATA_FMT 和 SAI 位选择 注意, 以右对齐模式工作时, 必须选择适当的数据宽度 不必向 SSM259 提供 BCLK 信号, 它可以在内部产生适当的 BCLK 信号 要在无 BCLK 的情况下工作,BCLK 引脚应连接到 VDD 或 GND, 以便为 SDATA 输入选择适当的 BCLK 速率 表. BCLK 引脚连接选项 BCLK 引脚 产生 BCLK 速率 连接到外部时钟源 外部 任意 接至 VDD 内部 6 位时钟 / 声道 接至 GND 内部 32 位时钟 / 声道 SSM259 设置为独立模式时, 可以使用串行接口格式的一 个子集 这些串行格式和输入声道的选择由 LR_FORMAT 引脚决定 表 2. LR_FORMAT 引脚配置控制 LR_FORMAT 引脚配置 串行格式 / 声道选择 接至 VDD 通过 50 kω 电阻连接到 VDD I 2 S/ 左声道特殊增益情况 (I 2 S/ 左声道 ) 通过 47 kω 电阻连接到 VDD PCM/ 左声道 通过 5 kω 电阻连接到 VDD LJ/ 左声道 接至 GND I 2 S/ 右声道 通道映射可以使用立体声音频格式和 或 6 通道的 TDM 格式 这些模式下, 可以利用寄存器 0x04 的 CH_SEL 位从任何可用的 TDM 时隙中选择放大器音频 对于多数数字接口格式, 这当中的许多选项不存在 例如, 在立体声模式下, 仅通道 0 和通道 有效 ; 在四时隙 TDM 模式下, 仅通道 0 通道 通道 2 和通道 3 有效 电源 SSM259 有两个内部电源必须提供 PVDD 电源为 MOSFET 的全桥功率级及其相关的驱动 控制 保护电路供电 PVDD 工作电压为 2.5 V 至 5.5 V, 必须存在才能获得音频输出 降低 PVDD 电源可降低输出功率和功耗, 这不影响音频性能 VDD 为数字逻辑 模拟元件和 I/O 电路供电 VDD 工作电压为.5 V 至 3.6 V, 必须存在才能获得音频输出 降低该电源电压可降低功耗, 但不会导致音频性能降低 参见表 4 Rev. 0 Page 3 of 28

14 功率控制 IC 以软件关断模式启动, 除 I 2 C 接口外的所有模块均禁用 要使放大器完全上电, 应将 SPWDN( 寄存器 0x00 的位 0) 清 0 除软件关断外, 软件主静音控制 (M_MUTE) 也在放大器的初始状态时使能, 因此, 在寄存器 0x06 的位 0 清 0 以前, 不会有音频输出 SSM259 具有智能关断特性, 如果使能, 它将分析输入数字音频, 如果连续 52 个样本的音频为零, 则无论采样速率如何,IC 都将被置于关断状态 这种状态下, 除 I 2 S 端口外的所有电路都被置于低功耗状态 进入此状态后, 可以停止 I 2 S 输入和主时钟 (MCLK), 使器件进入最低功耗状态 接收到一个非零输入时,SSM259 退出此状态, 恢复正常工作 通过拉低 SD 引脚也可以使 SSM259 进入最低功耗状态 上电复位 / 电压监控器 SSM259 内置上电复位和电压监控电路 在初始上电期间, 此电路为所有电路提供内部复位信号 它还监控 IC 的电源, 使输出静音, 并在电压降至最低工作电压以下时发出复位信号 这是为了确保器件不因低压工作而受损, 而且几乎在任何断电情况下都不会出现爆音 将寄存器 0x00 的位 7 (S_RST) 置, 可以通过 I 2 C 使芯片软复位 低功耗模式有两种低功耗模式可用 如果 DAC_LPM( 寄存器 0x0 的位 5) 置, 数模转换器 (DAC) 将以一半的速度工作, 从而降低静态电流 当 MCS( 寄存器 0x00 的位 [4:]) 设为最低值 (MCS = 0000) 时, 半速模式同样激活, 因为最低可接受的 MCLK 速率只能支持半速 DAC 工作 如果 AMP_LPM( 寄存器 0x0 的位 6) 置,Σ-Δ 调制器将在特殊模式下工作, 当输出功率较小时, 静态功耗较低, 但音频性能略有下降 音量控制 SSM259 具有数字音量控制功能 共有 255 级可用, 从 +24 db 到 7.25 db, 增量为 db 这是一个软音量控制, 也就是说增益可以从一个值连续调整到另一个值 不同于瞬时增益调整, 这种连续调整的增益可防止爆音出现 模拟增益 SSM259 具有可选的数字和模拟增益 这些增益通过 GAIN 引脚选择 模拟增益设置针对 2.5 V 3.6 V 4.2 V 或 5 V PVDD 进行了优化 表 3. 增益引脚配置控制 增益引脚配置接至 VDD 接至 VDD 通过 50 kω 电阻接至 VDD 通过 47 kω 电阻接至 VDD 通过 5 kω 电阻接至 GND 模拟增益 / 数字增益 5 V 优化模拟 /0 db 数字增益 5 V 优化模拟 /6 db 数字增益 4.2 V 优化模拟 /0 db 数字增益 3.6 V 优化模拟 /-3 db 数字增益 3.6 V 优化模拟 /0 db 数字增益 表 4. 特殊增益情况 (LR_FORMAT 通过 50 kω 电阻接至 VDD)GAIN 引脚配置控制增益引脚配置模拟增益 / 数字增益接至 VDD 2.5 V 优化模拟 /-6.75 db 数字增益接至 GND 3.6 V 优化模拟 /0 db 数字增益 故障检测和恢复 SSM259 故障检测系统能够检测两种故障状况 : 过流和过温 检测到任一故障状况时, 放大器关断, 一个只读 I 2 C 位设为 以说明关断的原因 OC 和 OT 故障指示分别是寄存器 0x07 的位 6 和位 5 根据 ARCV( 寄存器 0x07 的位 [:0]) 的状态, 可以使能温度故障和 / 或电流故障的自动恢复特性 Rev. 0 Page 4 of 28

15 数字音频格式 立体声模式 0x02[4:2],SAI = 0( 立体声 :I 2 S LJ RJ) 0x02[6:5],SDATA_FMT = 0 (I 2 S) (LJ) 2 (RJ 24 位 ) 3 (RJ 6 位 ) BCLK ANY NUMBER BCLKs LRCLK SDATA I 2 S SDATA LJ SDATA RJ LEFT CHANNEL RIGHT CHANNEL 8 TO 32 BCLKs 8 TO 32 BCLKs RIGHT CHANNEL LEFT CHANNEL 8 TO 32 BCLKs 8 TO 32 BCLKs RIGHT CHANNEL LEFT CHANNEL 8 TO 32 BCLKs 8 TO 32 BCLKs 图 26. 立体声模式 :I 2 S 左对齐和右对齐 TDM 50% 占空比模式 0x02[4:2],SAI = (2 通道 ) 2(4 通道 ) 3(8 通道 ) 4(6 通道 ) 0x02[6:5],SDATA_FMT = 0 (I 2 S) (LJ) 2 (RJ 24 位 ) 3 (RJ 6 位 ) 0x03[],BCLK_EDGE = 0( 使用 BCLK 上升沿 ) 0x03[6],LRCLK_MODE = 0(50% 占空比 LRCLK) 0x03[3:2],SLOT_WIDTH = 0(32 个 BCLK 周期 ) (24 个 BCLK 周期 ) 2(6 个 BCLK 周期 ) BCLK 32/24/6 BCLKs 32/24/6 BCLKs 32/24/6 BCLKs LRCLK SDATA I 2 S SDATA LJ SDATA RJ CHANNEL CHANNEL 2 CHANNEL N 8 TO 32 BCLKs 8 TO 32 BCLKs 8 TO 32 BCLKs CHANNEL CHANNEL 2 CHANNEL N 8 TO 32 BCLKs 8 TO 32 BCLKs 8 TO 32 BCLKs CHANNEL CHANNEL 2 CHANNEL N 24 TO 6 BCLKs 24 OR 6 BCLKs 24 OR 6 BCLKs 图 % 占空比 LRCLK 的 TDM 模式 TDM 脉冲模式 0x02[4:2],SAI = (2 通道 ) 2(4 通道 ) 3(8 通道 ) 4(6 通道 ) 0x02[6:5],SDATA_FMT = 0 (I 2 S) (LJ) 2 (RJ 24 位 ) 3 (RJ 6 位 ) 0x03[],BCLK_EDGE = 0( 使用 BCLK 上升沿 ) x03[6],lrclk_mode = 0( 脉冲模式 LRCLK) 0x03[3:2],SLOT_WIDTH = 0(32 个 BCLK 周期 ) (24 个 BCLK 周期 ) 2(6 个 BCLK 周期 ) BCLK 32/24/6 BCLKs 32/24/6 BCLKs 32/24/6 BCLKs LRCLK SDATA I 2 S CHANNEL CHANNEL 2 CHANNEL N 8 TO 32 BCLKs 8 TO 32 BCLKs 8 TO 32 BCLKs SDATA LJ CHANNEL CHANNEL 2 CHANNEL N SDATA RJ 8 TO 32 BCLKs 8 TO 32 BCLKs 8 TO 32 BCLKs CHANNEL CHANNEL 2 24 OR 6 BCLKs 24 OR 6 BCLKs CHANNEL N 24 OR 6 BCLKs 图 28. 脉冲模式 LRCLK 的 TDM 模式 Rev. 0 Page 5 of 28

16 PCM 多声道模式 0x02[4:2],SAI = (2 通道 ) 2(4 通道 ) 3(8 通道 ) 4(6 通道 ) 0x02[6:5],SDATA_FMT = 0 (I 2 S) (LJ) 2 (RJ 24 位 ) 3 (RJ 6 位 ) x03[],bclk_edge = 0( 使用 BCLK 下降沿 ) x03[6],lrclk_mode = 0( 脉冲模式 LRCLK) 0x03[3:2],SLOT_WIDTH = 0(32 周期 ) (24 周期 ) 2(6 周期 ) BCLK LRCLK 32/24/6 BCLKs 32/24/6 BCLKs 32/24/6 BCLKs SDATA I 2 S CHANNEL CHANNEL 2 CHANNEL N 8 TO 32 BCLKs 8 TO 32 BCLKs 8 TO 32 BCLKs SDATA LJ SDATA RJ CHANNEL CHANNEL 2 CHANNEL N 8 TO 32 BCLKs 8 TO 32 BCLKs 8 TO 32 BCLKs CHANNEL CHANNEL 2 CHANNEL N 24 OR 6 BCLKs 24 OR 6 BCLKs 24 OR 6 BCLKs 图 29. 多声道 PCM 模式 PCM 单声道模式 0x02[4:2],SAI = 5 0x02[6:5],SDATA_FMT = 0 (I 2 S) (LJ) 2 (RJ 24 位 ) 3 (RJ 6 位 ) x03[],bclk_edge = 0( 使用 BCLK 下降沿 ) x03[6],lrclk_mode = 0( 脉冲模式 LRCLK) BCLK LRCLK ANY NUMBER BCLKs SDATA I 2 S SDATA LJ SDATA RJ MONO CHANNEL 8 TO 32 BCLKs MONO CHANNEL 8 TO 32 BCLKs MONO CHANNEL 8 TO 32 BCLKs 图 30. 单声道 PCM 模式 Rev. 0 Page 6 of 28

17 I 2 C 配置接口 概述 SSM259 支持 2 线串行 (I 2 C 兼容 ) 微处理器总线驱动多个外设 两个引脚 串行数据 (SDA) 和串行时钟 (SCL) 承载 SSM259 与系统 I 2 C 主控制器之间的信息 SSM259 始终是总线上的从机, 意味着它不能启动数据传输 每个从机都通过一个唯一的器件地址识别 图 3 显示了器件地址字节的格式 地址存在于 I 2 C 写操作的前 7 位 此字节的 LSB ( 位 7) 设置读或写操作 逻辑电平 对应于读操作, 逻辑电平 0 对应于写操作 完整字节地址如图 3 所示, 子地址会在字边界处自动递增, 可以用于将大量数据写入相邻的存储器位置 这种递增在单字写入后自动发生, 除非遇到停止条件 数据传输总是由 停止条件终止 SDA 和 SCL 的各自线路上应连接一个 2.2 kω 上拉电阻 器件地址为 0x70 BIT 0 BIT BIT 2 BIT 3 BIT 4 BIT 5 BIT 6 BIT R/W 图 3. I 2 C 器件地址字节格式寻址 开始时,I 2 C 总线上的各器件均处于空闲状态, 并监控 SDA 和 SCL 线有无起始条件和适当的地址 I 2 C 主机通过建立起始条件而启动数据传输 ; 起始条件要求 SDA 发生高低转换, 同时 SCL 保持高电平 这表示随后将出现地址 / 数据流 总线上的所有器件都对起始条件做出响应, 并对接下来的 8 个位 (7 位地址加 R/W 位 ) 以 MSB 优先方式移位 在第 9 个时钟脉冲期间, 能够识别所发送地址的器件通过将数据线拉低来做出响应 此第 9 位称为应答位 此时, 所有其它器件从总线退出, 返回空闲状态 R/W 位决定数据的方向 如果第一个字节的 LSB 为逻辑 0, 则意味着主机将信息写入外设, 而逻辑 则意味着主机将在写入子地址并重复起始地址之后从外设读取信息 数据传输将持续到发生停止条件 停止条件是指在 SCL 处于高电平时,SDA 上发生低电平至高电平跃迁 图 3 给出了 I 2 C 端口的时序 数据传输过程中的任何阶段都可以检测停止和起始条件 如果这些条件的置位打破了正常的读写操作顺序, SSM259 将立即跳出到空闲状态 在给定的 SCL 高电平期间, 用户只应发送一个起始条件或一个停止条件, 或者先发送单一停止条件, 再发送单一起始条件 如果用户发送的子地址无效,SSM259 不会发送应答, 而是直接返回到空闲状态 在自动递增模式下, 如果用户地址超过了最高子地址, 则器件会采取以下其中一种措施 在读取模式下,SSM259 输出最高子地址寄存器的内容, 直到主机发送不应答, 表示读取结束 不应答条件是指在 SCL 的第 9 个时钟脉冲期间,SDA 线未被拉低 在写入模式下, SSM259 不会将无效字节的数据载入任何子地址寄存器, 而是发送不应答, 然后返回空闲状态 I 2 C 读和写操作图 33 给出了单字写操作的时序 在每第 9 个时钟脉冲, SSM259 都会通过拉低 SDA 来发送应答 图 34 给出了突发模式写序列的时序 该图显示了一个目标寄存器为两字节的例子 每写完一个字节后,SSM259 知道应递增其子地址寄存器, 因为请求的子地址对应于一字节字长的寄存器或存储器区域 单字读操作的时序如图 35 所示 注意, 第一个 R/W 为 0, 表示写操作 这是因为仍然需要写入子地址, 以便设置内部地址 在 SSM259 确认接收到子地址后, 主机必须发送一个重复起始命令, 然后再发送 R/W 位设置为 ( 表示读操作 ) 的芯片地址字节 这将导致 SSM259 SDA 反向, 并开始向主机回传数据 然后, 主机在每第 9 个脉冲做出响应, 向 SSM259 发送应答脉冲 图 36 给出了突发模式读序列的时序 该图显示了一个目标寄存器为两字节的例子 每写完一个字节后,SSM259 知道应递增其子地址寄存器, 因为请求的子地址对应于一字节字长的寄存器或存储器区域 Rev. 0 Page 7 of 28

18 SCL SDA R/W ACK ACK START BY MASTER FRAME CHIP ADDRESS BYTE FRAME 2 SUBADDRESS BYTE SCL (CONTINUED) SDA (CONTINUED) FRAME 3 DATA BYTE ACK 图 32. I 2 C 读 / 写时序 FRAME 4 DATA BYTE 2 ACK STOP BY MASTER START BIT CHIP ADDRESS (7 BITS) R/W = 0 ACK BY SLAVE SUBADDRESS (8 BITS) ACK BY SLAVE DATA BYTE (8 BITS) STOP BIT 图 33. 单字 I 2 C 写格式 START BIT CHIP ADDRESS R/W = 0 ACK BY SLAVE SUBADDRESS ACK BY SLAVE DATA- WORD ACK BY SLAVE DATA- WORD 2 ACK BY SLAVE STOP BIT 图 34. 突发模式 I 2 C 写格式 START BIT CHIP ADDRESS R/W = 0 ACK BY SLAVE SUBADDRESS ACK BY SLAVE START CHIP ADDRESS BIT R/W = ACK BY SLAVE DATA BYTE ACK BY MASTER STOP BIT 图 35. 单字 I 2 C 读格式 START BIT CHIP ADDRESS R/W = 0 ACK BY SLAVE SUBADDRESS ACK BY SLAVE START CHIP ADDRESS BIT R/W = ACK BY SLAVE DATA- WORD ACK BY MASTER STOP BIT 图 36. 突发模式 I 2 C 读格式 Rev. 0 Page 8 of 28

19 寄存器汇总 表 5. 寄存器小结 寄存器名称 位 位 7 位 6 位 5 位 4 位 3 位 2 位 位 0 复位 RW 0x00 PWR_CTRL [7:0] S_RST 保留 NO_BCLK MCS SPWDN 0x05 RW 0x0 SYS_CTRL [7:0] HPF_EN AMP_LPM DAC_LPM APWDN_EN EDGE AMCS ASR 0x30 RW 0x02 SAI_FMT [7:0] 保留 SDATA_FMT SAI FS 0x02 RW 0x03 SAI_FMT2 [7:0] BCLK_GEN LRCLK_MODE LRCLK_POL SAI_MSB SLOT_WIDTH BCLK_EDGE RESERVED 0x00 RW 0x04 CH_SEL [7:0] 保留 CH_SEL 0x00 RW 0x05 VOL_CTRL [7:0] VOL 0x40 RW 0x06 GAIN_CTRL [7:0] AMUTE 保留 ANA_GAIN 保留 M_MUTE 0x RW 0x07 FAULT_CTRL [7:0] 保留 OC OT MRCV MAX_AR ARCV 0x0C RW Rev. 0 Page 9 of 28

20 寄存器详解 软件复位和主机软件关断控制寄存器地址 :0x00; 复位 :0x05; 名称 :PWR_CTRL 表 6. PWR_CTRL 的位功能描述 位 位的名称 设置 描述 复位 访问类型 7 S_RST 软件复位 软件复位位将所有内部模块复位到默认状态, 包括 I 2 C 寄存器 0x0 RW 0 正常工作 软件复位 6 保留 保留 0x0 5 NO_BCLK 无 BCLK 工作模式 MCLK 同时用作 BCLK BCLK 用作 BCLK 0x0 0 MCLK 用作 BCLK BCLK 引脚上无需信号 [4:] MCS 主时钟选择 MCS 必须根据相对于输入采样频率的输入 MCLK 比率来设置 见表 0 0x fs MCLK fs MCLK fs MCLK fs MCLK fs MCLK fs MCLK fs MCLK fs MCLK fs MCLK 00 保留 0 SPWDN 主软件关断 软件关断将 I 2 C 接口以外的所有模块置于低功耗状态 0x 0 正常工作 主软件关断 RW RW RW RW Rev. 0 Page 20 of 28

21 边沿速度 功率和定时控制寄存器 地址 :0x0; 复位 :0x30; 名称 :SYS_CTRL 表 7. SYS_CTRL 的位功能描述 位 位的名称 设置 描述 复位 访问类型 7 HPF_EN 隔直高通滤波器使能 SSM259 内置一个可选高通滤波器 采样速率为 48 khz 时,-3 db 频率为 6 Hz 采样速率降低时, 此频率线性提高 0x0 RW 0 高通滤波器关闭 高通滤波器开启 6 AMP_LPM 放大器低功耗模式 0x0 RW 0 正常工作 低功耗 ( 恢复 0)D 类模式 5 DAC_LPM DAC 低功耗模式 0x RW 0 正常工作 低功耗工作模式 DAC 以半速工作 4 APWDN_EN 自动关断使能 收到 2048 个连续零输入样本后, 自动关断功能自动将 IC 置于低功耗状态 0x RW 0 自动关断禁用 自动关断使能 [3:2] EDGE 边沿速率控制 控制功率级的边沿速度 低 EMI 工作模式会降低边沿速度 EMI 和电源效率 0x0 RW 00 正常工作 0 低 EMI 模式工作 0 低 EMI 模式工作 最低 EMI 模式工作 AMCS 自动 MCLK 选择 0x0 RW 0 主时钟速率由寄存器 0x00 的 MCS 位确定 自动检测主时钟速率 0 ASR 自动采样速率 0x0 RW 0 采样速率设置由寄存器 0x02 的 FS 位确定 自动采样速率和 MCLK 速率检测使能 Rev. 0 Page 2 of 28

22 串行音频接口和采样速率控制寄存器 地址 :0x02; 复位 :0x02; 名称 :SAI_FMT 表 8. SAI_FMT 的位功能描述 位 位的名称 设置 描述 复位 访问类型 7 保留 保留 0x0 RW [6:5] SDATA_FMT 串行数据格式 0x0 RW 00 I 2 S BCLK 延迟 0 左对齐 0 右对齐 24 位数据 右对齐 6 位数据 [4:2] SAI 串行音频接口格式 0x0 RW 000 立体声 :I 2 S LJ RJ 00 TDM2 00 TDM4 0 TDM8 00 TDM6 0 单声道 PCM 0 保留 保留 [:0] FS 采样速率选择 0x2 RW 00 8 khz 至 2 khz 0 6 khz 至 24 khz 0 32 khz 至 48 khz 保留 Rev. 0 Page 22 of 28

23 串行音频接口控制寄存器 地址 :0x03; 复位 :0x00; 名称 :SAI_FMT2 表 9. SAI_FMT2 的位功能描述 位 位的名称 设置 描述 复位 访问类型 7 BCLK_GEN BCLK 内部产生 BCLK_GEN 使能时, 使用内部产生的 BCLK 因此, 不需要将 BCLK 信号路由至该引脚 0x0 RW 0 使用外部 BCLK 使用内部产生的 BCLK 6 LRCLK_MODE 用于 TDM 操作的 LRCLK 模式选择 0x0 RW 0 50% 占空比 LRCLK 脉冲模式 LRCLK 5 LRCLK_POL LRCLK 极性控制 0x0 RW 0 正常 LRCLK 工作 反转 LRCLK 工作 4 SAI_MSB SDATA 位流顺序 0x0 RW 0 MSB 优先 SDATA LSB 优先 SDATA [3:2] SLOT_WIDTH TDM 模式选择中的每帧 BCLK 周期数 0x0 RW BCLK 周期 / 时隙 0 24 BCLK 周期 / 时隙 0 6 BCLK 周期 / 时隙 保留 BCLK_EDGE BCLK 有效沿选择 0x0 RW 0 使用 BCLK 上升沿 使用 BCLK 下降沿 0 保留 保留 0x0 RW Rev. 0 Page 23 of 28

24 通道映射控制寄存器地址 :0x04; 复位 :0x00; 名称 :CH_SEL 注意, 并不是 CH_SEL 的所有设置都可以在所有串行接口模式下可用 例如, 在立体声和 TDM2 模式下, 仅设置 0000( 通道 0) 和设置 000( 通道 ) 有效, 因为这些模式只能 包含两个通道 TDM4 支持设置 0000 至设置 00 TDM8 支持设置 0000 至设置 0 TDM6 支持设置 0000 至设置 表 20. CH_SEL 的位功能描述 位 位的名称 设置 描述 复位 访问类型 [7:4] 保留 保留 0x0 RW [3:0] CH_SEL 通道映射选择 选择输入 SDATA 通道以映射到左声道输出 0x0 RW 0000 从 SAI 到输出的通道 从 SAI 到输出的通道 000 从 SAI 到输出的通道 2 00 从 SAI 到输出的通道 从 SAI 到输出的通道 4 00 从 SAI 到输出的通道 5 00 从 SAI 到输出的通道 6 0 从 SAI 到输出的通道 从 SAI 到输出的通道 8 00 从 SAI 到输出的通道 9 00 从 SAI 到输出的通道 0 0 从 SAI 到输出的通道 00 从 SAI 到输出的通道 2 0 从 SAI 到输出的通道 3 0 从 SAI 到输出的通道 4 从 SAI 到输出的通道 5 Rev. 0 Page 24 of 28

25 音量控制寄存器 地址 :0x05; 复位 :0x40; 名称 :VOL_CTRL 表 2. VOL_CTRL 的位功能描述 位 位的名称 设置 描述 复位 访问类型 [7:0] VOL 音量控制 0x40 RW db db db db db 以 db 步进递减 db db 以 db 步进递减 db db 静音 Rev. 0 Page 25 of 28

26 增益和静音控制寄存器 地址 :0x06; 复位 :0x; 名称 :GAIN_CTRL 表 22. GAIN_CTL 的位功能描述 位 位的名称 设置 描述 复位 访问类型 7 AMUTE 自动静音使能 自动静音功能使能时, 接收到 2048 个连续零输入样本后, 输出自动静音 0x0 RW 0 自动静音使能 自动静音禁用 6 保留 保留 0x0 [5:4] ANA_GAIN 模拟增益控制 控制 D 类调制器的模拟增益 有两个设置针对 3.6 V 锂离子电池供电和 5 V 电源进行了优化 0x 00 2 V 增益 V 增益 V 增益 5 V 增益 [3:] 保留 保留 0x0 0 M_MUTE 主静音控制 主静音控制位设为 将使两个声道软静音 0x RW RW RW RW 0 正常工作 主静音 Rev. 0 Page 26 of 28

27 故障控制寄存器 地址 :0x07; 复位 :0x0C; 名称 :FAULT_CTRL 表 23. FAULT_CTRL 的位功能描述 位 位的名称 设置 描述 复位访问类型 7 保留 保留 0x0 RW 6 OC 过流故障 0x0 R 0 正常工作 过流故障 5 OT 过温故障状态 0x0 R 0 正常工作 过温故障 4 MRCV 手动故障恢复 0x0 W 0 正常工作 当 ARCV = 时, 写入逻辑 会尝试手动故障恢复 [3:2] MAX_AR 故障恢复最多尝试次数 自动故障恢复最多次数位决定自动恢复的执行次数 0x3 RW 00 次自动恢复尝试 0 3 次自动恢复尝试 0 7 次自动恢复尝试 无限次自动恢复尝试 [:0] ARCV 自动故障恢复控制 0x0 RW 00 针对过温和过流故障进行自动故障恢复 0 仅针对过温故障进行自动故障恢复 0 仅针对过流故障进行自动故障恢复 无自动故障恢复 Rev. 0 Page 27 of 28

28 外形尺寸 BOTTOM VIEW (BALL SIDE UP) 3 2 BALL A IDENTIFIER REF A B C TOP VIEW (BALL SIDE DOWN) END VIEW COPLANARITY BSC 0.80 REF D SEATING PLANE 图 引脚晶圆级芯片规模封装 [WLCSP] (CB-2-6) 尺寸单位 :mm A 订购指南 型号 温度范围 封装描述 封装选项 标识 SSM259ACBZ-R7 40 C 至 +85 C 2 引脚晶圆级芯片规模封装 [WLCSP] CB-2-6 Y4B SSM259ACBZ-RL 40 C 至 +85 C 2 引脚晶圆级芯片规模封装 [WLCSP] CB-2-6 Y4B EVAL-SSM259Z 评估板 Z = 符合 RoHS 标准的器件 202 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D0750sc-0-7/2(0) Rev. 0 Page 28 of 28