430 設計電晶體電路之直流偏壓以符合特定直流電流及電壓 並穩定 Q 點使其抵抗電晶體參數之變動 應用直流分析與設計技巧於多級電晶體電路中 復習問題 1. 欲使電晶體偏壓於順向主動模式下 加在 npn 雙極電晶體上所需 之偏壓電壓為何 2. 定義 pnp 雙極電晶體操作在截止 順向主動模式 飽和模式下之 條件 3. 定義共基極電流增益及共射極電流增益 4. 討論交流及直流共射極電流增益之差別 5. 敘述雙極電晶體偏壓在順向主動區時 集極 射極和基極電流之 間的關係 6. 定義厄利電壓及集極輸出電阻 7. 描述 npn 雙極電晶體之簡單共射極電路 並討論其集極 射極電 壓與基極輸入電流之間的關係 8. 描述定義負載線之參數 並定義 Q 點 9. 分析雙極電晶體電路之直流響應的步驟為何 10. 描述 npn 電晶體如何用來切換發光二極體使其導通或關閉 11. 描述雙極電晶體 NOR 邏輯電路 12. 描述電晶體如何放大時變電壓 13. 討論用電阻分壓器作偏壓比起用單一基極電阻之好處 14. 如何穩定 Q 點使其抵抗電晶體參數之變動 15. 分離式電晶體電路及積體電路之偏壓技巧主要差異為何 問題 [注意 在以下的問題中 除非另外說明 否則都假設 npn 電晶體之 VBE (on) = 0.7 V 且 VCE (sat) = 0.2 V 而 pnp 電晶體之 VEB (on) = 0.7 V 且 VEC (sat) = 0.2 V ]
第 5.1 節 5 章 雙極接面電晶體 基本雙極接面電晶體 5.1 (a) 偏壓在順向主動模式下之雙極電晶體的基極電流為 ib = 6.0 µa 而集極電流為 ic = 510 µa 求出 β α 及 ie (b) 若 ib = 50 µa 且 重做 (a) 部分 5.2 (a) 某特定種類電晶體之 β 範圍在 110 β 180 之間 求出所 對應之 α 範圍 (b) 若基極電流為 50 µa 求出集極電流之範 圍 5.3 (a) 偏壓在順向主動模式下之雙極電晶體參數為 ic = 1.12 ma 和 β = 120 求出 ib ie 及 α (b) 若 ic = 50 ma 且 β = 20 重做 (a) 部分 5.4 (a) 對下列共基極電流增益 α 值而言 求出對應之共射極電流 增益 β α 0.90 0.950 0.980 0.990 0.995 0.9990 β (b) 對下列共射極電流增益 β 值而言 求出對應之共基極電流 增益 α β 20 50 100 150 220 400 α 5.5 如圖 P5.5 之共基極架構所示 npn 電晶體之 β = 80 (a) 若射 極由定電流源 IE = 1.2 ma 所驅動 求出 IB α 和 (b) 若 IE = 0.80 ma 重複 (a) 部分 (c) 在 (a) 與 (b) 中 電晶體是 否偏壓在順向主動模式下 為什麼或為什麼不是 圖 P5.5 431
432 5.6 如圖 P5.5 之 npn 電晶體所示 共基極電流增益為 α = 0.982 求出當 VC = 0 時 射極電流為何 5.7 如圖 P5.7 之共基極架構所示 pnp 電晶體之 β = 60 (a) 若射 極由定電流源 IE = 0.75 ma 所驅動 求出 IB IC α 和 VC (b) 若 IE = 1.5 ma 重複 (a) 部分 (c) 在 (a) 與 (b) 中 電晶體是 否偏壓在順向主動模式下 為什麼或為什麼不是 圖 P5.7 5.8 如圖 P5.7 之 pnp 電晶體所示 共基極電流增益為 α = 0.992 求出當 VC = 1.2 V 時 射極電流為何 5.9 npn 雙極電晶體之反向飽和電流為 IS = 10 13 A 且 β = 90 電晶 體偏壓在 vbe = 0.685 V 求出 IE IC 及 IB 5.10 兩個 pnp 電晶體之製程相同 但接面面積不同 兩電晶體均以 射極 基極電壓為 veb = 0.650 V 作偏壓 且分別有 0.50 及 12.2 ma 之射極電流 求出每個元件之 IEO 又兩接面面積比為何 5.11 BJT 之厄利電壓為 250 V 求出輸出電阻 當 (a) IC = 1 ma (b) IC = 0.10 ma 時 5.12 射極開路時之基極 集極接面崩潰電壓為 BVC BO = 60 V 若 β = 100 且經驗常數為 n = 3 求出基極開路時之集極 射極之崩潰 電壓 5.13 在某特定電路應用中 所需之崩潰電壓最小為 BVC B O = 220 V 及 BVC EO = 56 V 若 n = 3 求出 β 之最大允許值 5.14 某特定電晶體電路設計要求基極開路崩潰電壓至少為 BVC E O = 50 V 若 β = 50 且 n = 3 求出所需之最小 BVC BO 值 5.2 節 電晶體電路的直流分析 5.15 如圖 P5.15 所示 所有電晶體之 β = 75 部分量測結果標示於 圖中 求出其他標示之電流及電壓值和/或電阻值
第 5 章 雙極接面電晶體 圖 P5.15 5.16 如圖 P5.15(a) 及 (c) 之電路所示 射極電阻與給定值有 ±5% 內 之差異 求出參數範圍 5.17 如圖 5.20(a) 之電路所示 VBB = 2.5 V VCC = 5 V 且 β = 70 重 新設計電路使得 IBQ = 15 µa 且 VECQ = 2.5 V 5.18 如圖 P5.18 之電路所示 部分量測參數標示於圖中 求出 β α 及其他標示之電流值及電壓值 畫出直流負載線及 Q 點 圖 P5.18 5.19 如圖 P5.19 之電路所示 若 VB = VC 求出 VB 及 IE 使得 β = 50 5.20 如圖 P5.20 之電路所示 射極電壓為 VE = 2 V 求出 IE IC β α 及 VE C 畫出直流負載線及 Q 點 圖 P5.19 433
434 圖 P5.20 圖 P5.21 5.21 如圖 P5.21 所示 電晶體之 β = 120 求出 IC 和 VE C 畫出負載 線及 Q 點 5.22 如圖 P5.22 之電路所示 電晶體射極用定電流作偏壓 若 IQ = 1 ma 求出 VC 及 VE 假設 β = 50 5.23 如圖 P5.22 之電路所示 定電流為 I = 0.5 ma 若 β = 50 求 出電晶體之損耗功率 定電流源是否損耗功率 若有 其值為 何 5.24 如圖 P5.24 之電路所示 每個電晶體之 β = 200 求出 (a) IE1 (b) IE2 (c) VC 1 (d) VC 2 圖 P5.22 圖 P5.24 圖 P5.25 5.25 如圖 P5.25 所示 設計電路使得當 (a) RE = 0 (b) RE = 1 kω 時 可得 I CQ = 0.8 ma 和 V CEQ = 2 V 假設 β = 80 (c) 若 圖 P5.25 換成 β = 120 之電晶體 利用 (a) 和 (b) 之結果 求出 Q 點之 ICQ 和 VCEQ 哪種設計對 Q 點之影響較小
第 5 章 雙極接面電晶體 D 5.26 (a) 如圖 P5.26 之電路所示 當 β = 60 時 Q 點為 ICQ = 2 ma 及 VCEQ = 12 V 求出 RC 及 R B 值 (b) 若換成 β = 100 之電晶 體 求出新的 ICQ 及 VCEQ 值 (c) 畫出 (a) 和 (b) 部分之負載線 及 Q 點 圖 P5.26 圖 P5.27 圖 P5.28 5.27 如圖 P5.27 之電路所示 電晶體之 β = 200 當 (a) VB = 0 (b) VB = 1 V (c) VB = 2 V 時 求出 IE 和 5.28 (a) 如圖 P5.28 之電路所示 電晶體電流增益為 β = 75 當 (i) VBB = 0 (ii) VBB = 1 V (iii) VBB = 2 V 時 求出 VO (b) 利用電 腦模擬來驗證 (a) 部分之結果 5.29 (a) 如圖 P5.29 之電路所示 電晶體之 β = 100 當 (i) IQ = 0.1 ma (ii) IQ = 0.5 ma (iii) IQ = 2 ma 時 求出 VO (b) 當電流 增益為 β = 150 時 求出 (a) 部分中 VO 變化之百分比 5.30 如圖 P5.29 之電路所示 求出 IQ 值使得 VCB = 0.5 V 假設 β = 100 5.31 (a) 如圖 P5.22 之電路所示 計算並畫出電晶體之損耗功率 當 IQ = 0, 0.5, 1.0, 1.5, 2.0, 2.5 和 3.0 ma 時 假設 β = 50 (b) 利用電腦模擬來驗證 (a) 部分 5.32 如圖 P5.32 之共基極電路所示 假設電晶體之 α = 0.9920 求 出 IE IC 及 VBC 5.33 如圖 P5.33 所示 電晶體之 β = 30 求出 V1 使得 VCEQ = 6 V 5.34 如圖 P5.34 之電路所示 電晶體之 β = 25 求出 V1 之範圍使得 1.0 VCE 4.5 V 畫出負載線和 Q 點值範圍 圖 P5.29 435
436 圖 P5.32 圖 P5.33 圖 P5.34 5.35 (a) 如圖 P5.35 所示 設計電路使得 ICQ = 0.5 ma 和 VCEQ = 2.5 V 假設 β = 120 畫出負載線及 Q 點 (b) 選出最接近設計之標準 電阻值 假設標準電阻值有 ±10% 之變異 考慮最大和最小之 R B 與 RC 值 畫出負載線與 Q 點 (四個 Q 點值) 圖 P5.35 圖 P5.36 圖 P5.37 圖 P5.38 5.36 圖 P5.36 之電路偶爾會用作溫度計 假設電路之電晶體 Q1 和 Q2 相同 以 IE = IEOexp(VBE /VT) 的形式表示出射極電流 並推 導輸出電壓 VO 對溫度 T 之函數表示式 5.37 如圖 P5.37 所示 電晶體之 β = 120 當 (a) RE = 0 (b) RE = 1 kω 時 畫出在 0 VI 5 V 範圍內之電壓轉換特性曲線 (VO 對 VI 作圖) 5.38 如圖 P5.38 之共射極電路所示 電晶體電流增益為 β = 80 畫 出在 0 VI 5 V 範圍內之電壓轉換特性曲線 5.39 (a) 如圖 P5.39 之電路所示 畫出在 0 VI 5 V 範圍內之電壓 轉換特性曲線 假設 β = 100 (b) 使用標準電晶體並用 PSpice 作模擬 重複 (a) 部分
第 圖 P5.39 5.4 節 5 章 雙極接面電晶體 圖 P5.40 圖 P5.42 雙極電晶體之偏壓 5.40 如圖 P5.40 之電路所示 電晶體之 β = 50 求出 ICQ 及 VCEQ 畫出負載線與 Q 點 5.41 如圖 P5.40 之電路所示 令 VCC = 18 V RE = 1 kω 和 β = 80 重新設計電路使得 ICQ = 1.2 ma 和 VCEQ = 9 V 令 RTH = 50 kω 利用電腦模擬來驗證此設計 5.42 如圖 P5.42 之電路所示 電晶體電流增益為 β = 100 求出 VB 及 IEQ 5.43 如圖 P5.43 之電路所示 令 β = 125 (a) 求出 ICQ 及 VCEQ 畫 出負載線及 Q 點 (b) 若電阻 R1 和 R2 變動 ±5% 求出 ICQ 及 VCEQ 之範圍 畫出負載線上的各個 Q 點 圖 P5.43 圖 P5.44 5.44 如圖 P5.44 之電路所示 當 (a) β = 75 (b) β = 150 時 求出 IBQ ICQ 及 VCEQ 437
438 5.45 (a) 使用 VCC = 9 V 重新設計圖 P5.40 之電路 使得跨過 RC 之 壓降變成 且跨過 RE 之壓降變成 假設 β = 100 靜態集極電流為 I CQ = 0.4 ma 且流經 R 1 及 R 2 之電流約為 0.2ICQ (b) 將 (a) 部分之電阻以標準值取代 (參考附錄 D) ICQ 之值為何 跨過 RC 及 RE 上之壓降為何 (c) 利用電腦模擬來 驗證此設計 5.46 如圖 P5.46 之電路所示 令 β = 100 (a) 求出基極電路之 RTH 及 VTH (b) 求出 ICQ 及 VCEQ (c) 畫出電路之負載線及 Q 點 (d) 若電阻 RC 與 RE 變動 ±5% 求出 ICQ 及 VCEQ 之範圍 畫出 最大和最小電阻值之負載線及 Q 點 圖 P5.46 圖 P5.47 圖 P5.48 5.47 如圖 P5.47 之電路所示 求出 RC 使得 Q 點落在負載線之中 央 令 β = 75 ICQ 及 VECQ 值為何 5.48 (a) 求出圖 P5.48 電路之 Q 點值 假設 β = 50 (b) 若將所有電 阻值都除以 3 重做 (a) 部分 (c) 畫出 (a) 及 (b) 部分之負載線 並標出 Q 點 5.49 (a) 求出圖 P5.49 電路之 Q 點值 假設 β = 50 (b) 若將所有電 阻值都除以 3 重做 (a) 部分 (c) 畫出 (a) 及 (b) 部分之負載線 並標出 Q 點 圖 P5.49 5.50 (a) 如圖 P5.50 之電路所示 設計穩定偏壓電路使得 ICQ = 0.8 ma 且 VCEQ = 5 V 令 β = 100 (b) 使用 (a) 部分之結果 求出 在 75 β 150 範圍內 ICQ 變動之百分比 (c) 若 RE = 1 kω 重 做 (a) 及 (b) 部分 5.51 設計如圖 P5.50 之穩定偏壓電路 其中 β = 120 電路之 ICQ = 0.8 ma VCEQ = 5 V 且 RE 之跨壓約為 0.7 V
第 圖 P5.50 5 章 雙極接面電晶體 圖 P5.52 5.52 使用圖 P5.52 之電路來設計穩定偏壓放大器使得 Q 點落在負載 線中央 令 β = 125 求出 ICQ VCEQ R1 及 R2 5.53 如圖 P5.52 之電路所示 靜態集極電流為 ICQ = 1 ma (a) 當 β = 80 時 設計偏壓穩定電路並求出 VCEQ R1 及 R2 畫出負 載線並標出 Q 點 (b) 若電阻 R1 和 R2 變動 ±5% 求出 ICQ 及 VCEQ 的範圍 畫出負載線上的各個 Q 點 5.54 (a) 偏壓電路架構如圖 P5.52 所示 使用 75 β 150 之電晶 體 設計電路使得 ICQ = (3 ± 0.1) ma 及 VCEQ 5 V (b) 畫出 (a) 部分之負載線及 Q 點範圍 (c) 利用電腦模擬來驗證此設計 5.55 (a) 如圖 P5.55 之電路所示 假設 β = 75 求出 I BQ I CQ 及 VECQ (b) 若 β = 100 求出 IBQ ICQ 及 VECQ 值 (c) 畫出 (a) 和 (b) 部分之負載線及 Q 點值 圖 P5.55 439
440 5.56 如 圖 P 5. 5 6 ( a ) 之 電 路 所 示 直 流 負 載 線 及 Q 點 標 示 於 圖 P5.56(b) 中 電晶體之 β = 120 求出 RE R1 及 R2 使得電 路偏壓能夠穩定 圖 P5.56 5.57 如圖 P5.57 之電路所示 電晶體之 β 範圍為 50 β 90 設計偏壓穩定電路使得標準 Q 點為 I C Q = 2 ma 且 V C EQ = 10 V 且 IC 值必須在 1.75 IC 2.25 ma 的範圍內 圖 P5.57 圖 P5.58 5.58 如圖 P5.58 之電路所示 當 β = 60 時 標準 Q 點為 ICQ = 1 ma 及 VCEQ = 5 V 電晶體之電流增益在 45 β 75 的範圍內 設 計偏壓穩定電路使得 ICQ 不會偏離標準值超過 5% 5.59 (a) 如圖 P5.58 之電路所示 VCC 值改為 3 V 令 RC = 5RE 且 β = 120 重新設計偏壓穩定電路使得 ICQ = 100 μa 且 VCEQ = 1.4 V (b) 使用 (a) 部分之結果 求出電路之直流功率損耗 (c) 利用電腦模擬來驗證此設計
第 5 章 雙極接面電晶體 5.60 如圖 P5.60 之電路所示 令 β = 100 且 RE = 3 kω 設計偏壓穩 定電路使得 VE = 0 圖 P5.60 圖 P5.61 5.61 如圖 P5.61 之電路所示 令 RC = 2.2 kω RE = 2 kω R1 = 10 kω R2 = 20 kω 且 β = 60 (a) 求出基極電路之 RTH 及 VTH (b) 求出 IBQ ICQ VE 及 VC 5.62 如圖 P5.61 之電路所示 設計偏壓穩定電路使得標準 Q 點值為 ICQ = 0.5 ma 和 VECQ = 8 V 令 β = 60 且流經 R1 及 R2 之最大 電流限制為 40 μa 5.63 如圖 P5.63 之電路所示 其中 β = 75 (a) 求出基極電路之 VTH 及 RTH (b) 求出 ICQ 及 VCEQ (c) 若每個電阻可變動 ±5% 求 出 ICQ 及 VC EQ 之範圍 圖 P5.63 圖 P5.64 5.64 如圖 P5.64 之電路所示 令 β = 100 (a) 求出基極電路之 VTH 及 RTH (b) 求出 ICQ 及 VCEQ 441
442 5.65 若 β = 100 求出圖 P5.65 之電路的 ICQ 及 VCEQ 圖 P5.65 D 5.66 (a) 如圖 P5.52 之電路架構所示 設計四電阻偏壓網路使得 Q 點值為 ICQ = 50 μa 和 VCEQ = 5 V 偏壓電壓為 V + = +5 V 和 V = 5 V 假設電晶體之 β = 80 而射極電阻之跨壓約為 1 V (b) 若 (a) 部分電晶體之 β = 120 求出最後之 Q 值 5.67 (a) 如圖 P5.52 之電路架構所示 設計四電阻偏壓網路使得 Q 點值為 ICQ = 0.80 ma 和 VCEQ = 7 V 偏壓電壓為 V + = +12 V 和 V = 0 假設電晶體之 β = 120 而射極電阻之跨壓約為 2 V (b) 將 (a) 部分之電阻換成最接近之標準值電阻 求出最後之 Q 值 5.68 (a) 如圖 P5.68 之電路架構所示 設計四電阻偏壓網路使得 Q 點值為 ICQ = 100 μa 和 VECQ = 6 V 偏壓電壓為 V + = +9 V 和 V = 9 V 假設電晶體之 β = 85 而射極電阻之跨壓約為 2 V (b) 若 (a) 部分電晶體之 β = 125 求出最後之 Q 值 圖 P5.68 5.69 (a) 如圖 P5.68 之電路架構所示 設計四電阻偏壓網路使得 Q 點值為 ICQ = 20 ma 和 VECQ = 9 V 偏壓電壓為 V + = +18 V 和 V = 0 假設電晶體之 β = 50 而射極電阻之跨壓約為 3 V (b) 將 (a) 部分之電阻換成最接近之標準值電阻 求出最後之 Q 值 5.5 節 多級電路 5.70 如圖 P5.70 之電路所示 每個電晶體之參數均為 β = 120 且基 極 射極導通電壓為 0.7 V 求出 Q1 和 Q2 之靜態基極 集極 和射極電流 並求出 VCEQ 1 和 VCEQ 2
第 圖 P5.70 5 章 雙極接面電晶體 圖 P5.71 5.71 如圖 P5.71 之電路所示 每個電晶體之參數均為 β = 80 且 VBE (on) = 0.7 V 求出 Q1 和 Q2 之靜態基極 集極與射極電流 5.72 如例 5.21 之電路所示 求出 +5 V 電源及 5 V 電源所提供之 功率 5.73 (a) 如圖 P5.73 之電路所示 電晶體參數為 β = 100 及 VBE (on) = VE B (on) = 0.7 V 求出 RC1 RE1 RC2 RE2 使得 IC1 = IC2 = 0.8 ma VECQ1 = 3.5 V 且 VCEQ2 = 40 V (b) 利用電腦模擬來驗證 (a) 部分之結果 圖 P5.73 電腦模擬問題 5.74 使用飽和電流為 IS = 10 14 A 且在 T = 300 K 下操作之 npn 矽雙 極電晶體 當 (a) β = 100 VA = (預設值) (b) β = 50 VA = (c) β = 100 VA = 50 V 時 畫出其 ic 對 vce 作圖之特性曲 線 請將特性曲線限制在 vce (max) = 10 V 及 ic (max) = 10 ma 下 5.75 利用電腦模擬來驗證例 5.4 之結果 5.76 圖 P5.29 之電路由定電流源所驅動 利用電腦模擬來討論當電 晶體被驅入飽和態時之基極 射極和集極 射極電壓 5.77 在 0 C T 125 C 的範圍內 利用電腦模擬畫出例 5.16 中 Q 點值對溫度之作圖 443
444 5.78 在 50 β 200 的範圍內 利用電腦模擬畫出例 5.16 中 Q 點 對 β 之作圖 設計問題 [注意 每個設計都需由電腦模擬來驗證 ] 5.79 如圖 5.58(a) 之共射極電路架構所示 電路參數為 V CC = 10 V RE = 0.5 kω 和 RC = 4 kω 電晶體基極 射極之導通電 壓為 0.7 V 且電流增益在 80 β 120 的範圍內 設計電路使 得標準 Q 點落在負載線中央且 Q 點參數不可偏離標準值超過 ±10% 此外 在 R1 和 R2 上之直流電流至少要大於靜態基極 電流 10 倍 圖 P5.81 5.80 (a) 如圖 5.65 之電路所示 電晶體參數為 VBE (on) = 0.7 V 及 β = 80 若 R B = 10 kω 和 RC = 2 kω 設計此電路使得 QO 之靜態 集極 射極電壓為 VCEQ (QO) = 3 V (b) 若三個電晶體之電流增 益 β 相同 其範圍皆為 60 β 100 求出 R1 之最大容忍度 使得 QO 之集極 射極電壓保持在 2.7 VCEQ 3.3 V 的範圍內 5.81 如圖 P5.81 之電路架構所示 設計分離式電路使得 V + = 15 V V = 15 V VCEQ 8 V 且 ICQ 5 ma 電晶體參數為 VBE (on) = 0.7 V 和 100 β 400 請選用容忍度為 5% 之標準電阻值 5.82 如圖 P5.82 之電路架構所示 設計分離式射極隨耦器使得 V + = 10 V V = 10 V VCEQ (V + V ) 和 ICQ 100 ma 電晶 體參數為 VBE (on) = 0.7 V 和 80 β 160 請選用容忍度為 5% 之標準電阻值 圖 P5.82 5.83 重新設計圖 5.67 之多級電路 使得 VCE1 > 3 V 且 VEC2 5 V 假設電晶體之導通電壓為 0.7 V 且標準電晶體增益為 β = 100