CH10 積體電路一 選擇題 ( 每題 0.93 分, 共 29.76 分 : 1. D 在數位邏輯中, 反或閘的符號為 (A (B (C (D 2. A 右圖符號表示何種閘 (A 集極開路輸出 (B 射極開路輸出 (C 集極閉路輸出 (D 射極閉路輸出 3. B 右圖 DIP IC 頂視圖, 第一支接腳位置在 (AA 腳 (BB 腳 (CC 腳 (DD 腳 4. B 右圖 符號為 (AAND GATE (BNOT GATE (COR GATE (DNAND GATE 5. B 右圖 符號為 (A 編碼器 IC (B 解碼器 IC (C 解多工器 IC (D 多 工器 IC 解析 :DEC 為解碼器 IC 的代號, 這是 3 線對 8 線的解碼器 6. C 數位電器中, 當在每個 IC 的電源附近並接一個電容器當作濾波干擾之用, 其數值約 (A1 pf (B10 pf (C0.1 μf (D1000 μf 7. C 右圖以布林 (BOOLEAN 代數式表示為 (AF = A B (BF = A+ B (CF = A B (DF = A B 8. D 如圖電流源為 0.1 A, 電壓源為 3,R 為 100 Ω, 則 輸出電壓 o 為 (A+13 (B+7 (C0 (D7 解析 : 原式 100 = 100 0.1 =10( o = 10 3 7 ( 1/5
9. D 如圖若 i = 20 之 1 khz 正弦波信號, 則輸出 o 為 (AP = 14 之 1 khz 正弦波 (BP = +14 之 1 khz 正弦波 (CP = +14 之 1 khz 餘弦波 (Dp p = 20 之方波 解析 : 電路為反相極密特電路, 輸出為 20 之方波 10. B 有關理想放大器的特性, 下列何者不正確 (A 輸入阻抗無窮大 (B 輸出阻抗無窮大 (C 頻帶寬度無窮大 (D 電壓增益無窮大 11. B 下列何者為比較器 (A (B 解析 :(A 為隨耦器 (B 為比較器 (C 為反相放大器 (D 為反相樞密特電路 12. A 下列那一個元件是運算放大器?(AμA741 (B2N3569 (CSN7400 (DCD4001 解析 :(AOPA (B 電晶體 (CTTL 數位 IC NAND GATE (DCMOS 數位 IC NOR GATE 13. B 運算放大器之 CMRR 值愈大時, 則表示 (A 共模增益愈大 (B 易消除雜訊 (C 差動放大器愈差 (D 容易產生雜訊 Ad 解析 :CMRR= Ac 即差模增益除以共模增益 CMRR 愈大, 代表差動放大器消除雜訊的能力愈強 14. C 如圖所示若輸入端 Fin 加入一個 20 khz 之方波 F 信號, 則其輸出信號 out 頻率為 (A20 khz (B10 khz (C5 khz (D2 khz 解析 : 本圖為 4 電路 15. D 下列那種 IC 的消耗功率最低 (A7400 (B54H00 (C74S00 (D74LS00 2/5
解析 : 如表 16. B 下列四個邏輯閘表示圖, 何者為正確?(A (B 17. C 下述那個邏輯閘具有如圖的真值表 (A (B 8000 18. C 8 個位元所能表示的最大值為 (A (10 11111111 (B (10 255 (C (10 512 (D (10 解析 : 原式 2 8 256 0 255 即 (10 19. C 下列四個邏輯閘表示圖, 何者為正確?(A (B 20. C TTL 數位電路的輸入端高電位 (H 與低電位 (L 是由下列何種電位範圍來區分 : (A0.8 以下為 L,2.4 以上為 H (B0.4 以下為 L,2.0 以上為 H (C0.8 以下為 L,2.0 以上為 H (D0.4 以下為 L,2.4 以上為 H 21. D 布氏代數 f AC AB ABC BC 可簡化為 (AABC (BA + B + C (CAB + AC (DC + AB 解析 : f AC AB ABC BC ABC ABC ABC ABC ABC ABC ABC ( ABC ABC ( ABC ABC ABC ABC AB(C C (AB AB AB AB C AB 22. C 三個正反器連接起來的計數器, 最多可當成除以 (A2 (B4 (C8 (D16 的除頻器 解析 : 原式 2 3 8 23. A TTL 74 系列中, 下列何者的處理速度最快?(A74S (B74L (C74LS (D74H C 3/5
24. C 右圖 Y 為 (A0 (B1 (CA (DA 解析 :Y=A 25. A 右圖 的反及閘 (NAND 與下列何者功能相同 (A (B 解析 : 原式 A B A B 26. A 右圖的邏輯電路其布氏代數表示為 (AY = AB + A B (BY = A B + A B (CY = AB + AB (DY = A B 27. D 下列各邏輯族中何者之交換速度最快 (ATTL (BNMOS (CCMOS (DECL 解析 : 交換速度最快為 ECL 依序為 TTL,NMOS,CMOS 28. B 在 J K 正反器中,J = 0 K = 1 時, 當 CLOCK( 時脈 信號激發後, 其輸出 Q 與 Q 為 (AQ = 1, Q 1 (BQ = 0, Q 1 (CQ = 0, Q 0 (DQ = 1, Q 0 解析 : 29. D 依據狄莫根 (DEMORGAN S 定理, 下列何者正確?(AA.B = A + B (BAB = A B (C AB = A + B (D AB = A B 30. A 右圖是一個 (AD 型 (BT 型 (CRS 型 (DJK 型正反器 解析 : 如表 31. B 在二進制表示法中,10110.11 相當於十進制的 (A20.5 (B22.75 (C4.25 (D27.05 4/5
4 3 0 10110.11( 2 22. 75(10 解析 : 原式整數部份為 1 2 0 2 1 22 1 21 0 2 22 小數部份 1 2 為 1 2 1 2 1 0.5 1 0.25 0. 75 32. C 右圖邏輯閘以布林代數表示為 (A Y A B (BY = A + B (C Y AB (D Y A B 二 問答題 ( 每題 10 分, 共 40 分 : 1. 積體電路共分哪兩大類? 解析 : 線性 I C, 類比 I C 2. 積體電路依內部使用零件之數量, 可分成哪四大類, 各含多少零件? 解析 :(1 小型 I C (SSI:100 個零件以下 (2 中型 I C 1000~10000 個零件 (4 超大型 I C (LSI:10000 個零件以上 (MSI:100~1000 個零件 (3 大型 I C (LSI: 3. 積體電路依內部使用邏輯閘之數量, 可分成哪四大類, 各含多少邏輯閘? 解析 :(1 小型 I C (SSI:12 個邏輯閘以下 (2 中型 I C 100~1000 個邏輯閘 (4 超大型 I C (LSI:1000 個邏輯閘以上 (MSI:12~100 個邏輯閘 (3 大型 I C (LSI: 4. 數位 IC 部分 (1 常用的數位 IC 有哪兩大類?(2 寫出表 10-3 中, 各系列 IC 的速度排序 ( 由快到慢?(3 寫出表 10-3 中, 各系列 IC 的消耗功率排序 ( 由小到大?(4 寫出 TTL IC 與 CMOS IC 推動介面間, 應注意事項?(5 寫出基本邏輯閘名稱 ( 六種?(6 寫出常用正反器名稱 ( 四種?(7 請說明數位 IC 中, 正緣觸發與負緣觸發的差異? 在電路符號中如何判別?(8 使用積體電路時, 應在靠近 IC 的電源端與地端, 並聯 0.1u 的電容器, 目的為何?(9 開集極輸出的特點為何?(10 如何利用電阻器確保 IC 輸入端的電位為 Low 或 High? 解析 :(1TTL,CMOS 西大數 (274AS>74S>74ALS>74H>74HC>74(74LS>74L> CD4000 系列 (3CD400 系列 <74L(74ALS<74LS<74HC<74AS<74<74S<74H (4TTL 推動 CMOS 介面需加 10kΩ 提升電阻到正電源 CMOS 推動 TTL 介面需加 1kΩ 下拉電阻到地端 (5 反閘 (NOT GATE; 及閘 (AND GATE; 或閘 (OR GATE; 反及閘 (NAND GATE; 反或閘 (NOR GATE; 互斥或閘 (XOR GATE;(6RS 正反器,JK 正反器,D 型正反器,T 型正反器 (7 正緣觸發 : 當時脈信號由高電位轉低電位時觸發動作負緣觸發 : 當時脈信號由低電 I 位轉高電位時觸發動作 (8 為了消除 C 動作時所產生的頻雜訊 (9 開集極輸出符號為 O.C. 使用時需在該輸出端點加上提升電阻到電源, 此種結構可應用在改變輸出率位場合, 或者需要大電力輸出時 (10 為確保輸入端電位為 Low 可加入下拉電阻到地諯 CMOS 電阻為 100k Ω,TTL 電阻為 1kΩ 為確保輸入端電位為 Hi 可加入 10kΩ 的提升電阻到電源端, 或直接接到電源即可 5/5