DesignWare IP 产品系列

DesignWare IP 产品系列

广泛的 IP 组合 Synopsys 是一家为各种 SoC 设计提供高质量和硅 解决方案的领先提供商 其丰富的 DesignWare IP 产品系列包括逻辑库 嵌入式存储器 嵌入式测试 模拟 IP 接口 IP 安全 IP 嵌入式处理器和子系统 为了加快原型设计 软件开发和 IP 集成,Synopsys 的 IP 加速计划还提供了 IP 原型设计工具包 IP 软件开发工具包和 IP 子系统, 用于快速将 IP 集成到 SoC 中 Synopsys 在 IP 质量方面的大量投入 全面的技术支持和健全的 IP 开发方法论使设计人员能够降低集成风险, 并加快将产品推向市场 接口 IP USB 22 14/16 12 10 7 / 特性 USB 3.2 设备 USB 3.1 DRD 设备 主机 USB-C 3.1 DRD 设备 主机 USB-C 3.1/ DisplayPort 1.4 USB-C 3.1/ DisplayPort 1.3 USB 3.0 主机, 传输,DisplayPort Tx DRD 设备 主机 传输,DisplayPort Tx DRD, 设备, 主机,SSIC,HSIC USB-C 3.0 设备 主机 USB 2.0 DRD 设备 主机 H S I C USB-C 2.0 DRD 设备 主机 HSIC 设备 主机 PCI Express 14/16 12 10 7 配置 验证 IP PCIe 5.0 PCIe 4.0 PCIe 3.1 PCIe 2.1 PCIe 1.1 synopsys.com/designware 2 Q2 19

接口 IP CCIX 14/16 12 10 7 CCIX 1.0 端点 根端口 双 模式 交换机 HDMI 14/16 12 10 7 HDMI 2.1 HDMI 2.0 HDMI 1.4 DDR 14/16 12 10 7 支持 Platform Architect LPDDR5 LPDDR4 器 内存 LPDDR4X 器 内存 LPDDR3 器 内存 LPDDR2 器 内存 DDR5 DDR4 器 内存 DDR3 器 内存 DDR2 器 内存 HBM 14/16 12 10 7 HBM2 synopsys.com/designware 3 Q2 19

接口 IP MIPI 22 14/16 12 10 7 D-PHY CSI-2, DSI M-PHY UFS, UniPro CSI-2 设备 主机 DSI 设备 主机 DSI + DSC DSI + DSC Encoder UniPro v1.6, v1.8 I3C 主机 设备 精简版设备 以太网 14/16 7 PCS 56G 以太网 RXAUI/Double XAUI (6.25 G) 1000BASE-KX, 节能以太网 10GBASE-KR, 10GBASE-KX4 40GBASE-KR4, 40GBASE-CR4, XLAUI 100GBASE-CR10, CAUI SGMII QSGMII XFI, SFI (SFF-8431) GMII/MII, RGMII, RTBI, TBI, SMII, RMII, RevMII, XGMII, XLGMII IEEE TSN/AVB Standards: IEEE 802.1AS, 802.1AS-Rev, 802.1Qav, 802.1Qat, 802.1Qbv, 802.1Qbu & 802.3br 25G/50G 以太网联盟与 IEEE 规范 2.5G/5.0G USXGMII 更多企业协议 OIF, CEI-6G/11G CPRI, OBSI, JESD4 A/B SRIO SATA 14/16 7 SATA 6G 主机 设备 SATA 3G 主机 设备 蓝牙,Thread,Zigbee ( 链路层 /Mac) 180 40 22 蓝牙 5.1 IEEE 802.15.4 (Thread, Zigbee) 组合蓝牙 IEEE 802.15.4 synopsys.com/designware 4 Q2 19

接口 IP 移动存储 22 14/16 12 10 7 UFS UniPro M-PHY emmc SD SDIO AMBA 可合成 IP AXI3 与 AXI 4 总线结构 桥接和基础架构 IP AHB 与 AXIDMA AMBA 外围设备 (SSI for SPI/xSPI 总线 I 2 C I 2 S U A R T ) 定时器 中断 GPIOs 互连矩阵 数据路径 IP 可合成 IP 模拟模式 (C++, Verilog) 模式 浮点函数 不动点函数 三角函数 模拟 IP 数据转换器 180 130 90 40 22 12/16 位数 兆每秒样本 通道配置 >1000 MSPS ADCs 12 3000 300-1000 MSPS 12 3 150-300 MSPS ADCs 10-150 MSPS ADCs 10, 12 160 到 250 10, 12 80 到 125 <10 MSPS ADCs >1000 MSPS DACs 300-1000 MSPS DACs 100-300 MSPS DACs <100 MSPS DACs 10, 12, 14 10, 12 12 3000 1 到 5 单通道 3 到 640 10, 12 160, 300 1 到 6 (VDAC) 11, 12 单通道 synopsys.com/designware 5 Q2 19

存储器与逻辑库 嵌入式存储器 22 14/16 12 7 三元内容可寻址存储器 (TCAM) 高密度单端口 SRAM 高密度双端口 SRAM 高密度 1P RF 高密度 2P RF 高密度 ROM 高速单端口 SRAM 高速双端口 SRAM 高速 1P RF( 缓存 ) 高速异步 2 端口寄存器堆 UHD 1P RF UHD 2P RF UHD 2P SRAM STAR 存储系统 STAR 层次化系统 逻辑库 22 14/16 12 7 高速库 高速多通道 高速 POK 高密度库 高密度多通道 高密度 POK UHD 库 UHD POK UHD 多通道 超低泄漏 ( 厚氧化层 ) 高性能内核设计工具包 增强可靠性套件 非易失性存储器 150/ 180 110/ 130 80/90 / 40 22 14/16 12 位计数 耐用性 ( 写入次数 ) 一次性可编程 (OTP) 多次可编程 ( M T P) 中等密度 多次可编程 (MTP) EEPROM 多次可编程 (MTP) ULP 180 180 少次可编程 Trim 16 bit 到 1 Mbit 16 bit 到 512 Kbit 1 bit 到 8 Kbit 64 bit 到 4 Kbit 64 bit 到 4 Kbit 单次每单元 1,000 次 1,000,000 次 100,000 次 1,000 次 synopsys.com/designware 6 Q2 19

安全 IP 安全 可合成 IP Software 加密 IP 安全协议加速器 带有硬件信任根的平台模块 内容保护 IP 加速高性能 SoC 的开发 Synopsys 的 DesignWareARC 处理器是 32 位 CPU 家族,SoC 设计人员可对其进行优化, 用于大量领域, 包括多个市场细分中的深层嵌入式和高性能主机应用 设计人员可以采用专利型配置技术, 根据独特的性能 功耗和面积要求而定制每个 ARC 处理器实例, 从而实现产品的差异化 DesignWare ARC 处理器还具有扩展能力, 允许设计人员添加自己的定制指令, 从而显著提高性能 Synopsys 的 ARC 处理器已被全球 230 多家客户采用, 每年共交付超过 19 亿个基于 ARC 的芯片 所有 DesignWare ARC 处理器都采用 16/32 位 ISA, 为嵌入式和主机 SoC 应用提供了卓越的性能和代码密度 RISC 微处理器可以合成, 可以在任何晶元或工艺中实施, 而且由一整套开发工具提供支持 DesignWare ARC 处理器由商用和开源工具 操作系统和中间件组成的广泛生态系统提供支持 这包括 ARC Access Program 成员中行业领先厂商的产品, 以及通过 embarc.org 开放软件平台而推出的一套综合的免费开源软件 ARC 32 位处理器 最大 CCM 大小 缓存大小 处理器 IP DSP MPU 安全增强包增强安全包 MMU 浮点追踪 EM4 2MB EM6 2MB 32K EM5D 2MB EM7D 2MB 32K EM9D 2MB EM11D 2MB 32K EM4SI 2MB EM5DSI 2MB SEM110 2MB SEM1D 2MB 605 LE 512KB 710D 512KB 725D 512KB 64K 770D 512KB 64K 610D 512KB 625D 512KB 32K AS211SFX 512KB 32K AS221BD ( 双核 ) 512KB ea 内核 32K ea 内核 synopsys.com/designware 7 Q2 19

ARC HS 32 位处理器 最大 CCM 大小 处理器 IP 缓存大小 DSP L1 一致性 L2 缓存 MMU 浮点追踪 HS34, HS34x2, HS34x4 16MB HS36, HS36x2, HS36x4 16MB 64K HS38, HS38x2, HS38x4 16MB 64K 8MB HS44, HS44x2, HS44x4 16MB HS46, HS46x2, HS46x4 16MB 64K HS48, HS48x2, HS48x4 16MB 64K 8MB HS45D, HS45Dx2, HS45Dx4 HS47D, HS47Dx2, HS47Dx4 16MB 16MB 64K Embedded Vision 处理器 CNN 引擎 (MACs) Vision CPU MACs DMA 32 位标量 512 位向量 DSP L1 缓存 浮点单位 (FPU) 矢量浮点单元 安全增强包 EV61 EV62 EV64 880, 1,760 或 3,5 880, 1,760 或 3,5 880, 1,760 或 3,5 64 1 1 1 2 2 256 4 4 IP 加速计划 为了加快原型设计 软件开发以及接口 IP 向 SoC 的集成,Synopsys 的 IP 加速计划通过 IP 原型设计包 IP 软件开发包和 IP 子系统增强了 Synopsys 全面的硅验证 DesignWare IP 系列 IP 子系统 ARC 处理器 IP 子系统支持的 ARC 处理器硬件加速器集成外围设备包含的软件 数据融合 IP 子系统 EM5D, EM7D, EM9D, EM11D 传感器与控制 IP 子系统 EM4, EM6 SoundWave 音频子系统 AS211SFX, AS221BD SPI, I 2 C, I 2 S, I3C, UART, PDM, ADC I/F, APB I/F, GPIO SPI, I 2 C, PWM, UART, ADC I/F, DAC I/F, APB I/F, GPIO I 2 S, S/PDIF, analog codec I/F, 重设 时钟管理 DSP 库 音频处理库 外围 I/O 驱动程序 ( 裸机 ) 参考设计 DSP 库 电机控制库 外围 I/O 驱动程序 ( 裸机 ) 参考设计 多核媒体框架,MM MQX 音频后期处理软件 接口 IP 子系统支持的接口多协议支持集成逻辑包含的脚本 IP 协议特定子系统 USB, PCIe, DDR, 以太网, HDMI, MIPI, AMBA, Security, MACsec, IPsec, PCIe switch, Ethernet switch AMBA 或本地总线 时钟管理 重设 D M A 中断 存储器 功耗管理 配置脚本, 测试环境, 测试脚本,linting 检查,CDC 检查,RDC 检查, 合成脚本, 实施脚本 synopsys.com/designware 8 Q2 19

信号 / 电源完整性分析和 IP 强化 支持的 IP 多协议支持专业咨询能力 DDR, LPDDR, PCIe, USB, MIPI, 以太网, HDMI 片上去耦电容, 电源和接地引脚,PHY 和 SDRAM 端接策略,SoC 封装设计,PCB 堆叠和走线宽度 / 间距, 所需数据速率下的性能, 读 / 写 / 地址, 命令 / 控制时序预算 IP 原型设计工具包和软件开发工具包 协议 / 标准 USB 3.1 主机 USB 3.1 设备 USB 3.0 主机 USB 3.0 设备 USB 3.0 双角色设备 USB 2.0 双角色设备 DisplayPort 1.3 TX PCIe 4.0 端点 PCIe 4.0 根联合体 PCIe 3.1 端点 PCIe 3.1 根联合体 PCIe 2.1 端点 PCIe 2.1 根联合体 CCIX 1.0 DDR 4/3 LPDDR 4 HDMI 2.0 TX HDMI 2.0 RX 以太网 QoS 以太网 XGMAC JEDEC UFS 2.0 Host SD/eMMC MIPI CSI-2 主机 MPI CSI-2 设备 MIPI DSI 主机 MIPI DSI Device I3C 多模式 ( 主机 / 设备 ) SATA 6G 主机 SATA 6G 设备 包含 ARC SDP 的 IP 原型设计工具包软交付 HAPS-80 包含 PCIe 与 PC 连接的 IP 原型设计工具包软交付 HAPS-80 有关 DesignWare IP 的更多信息, 请访问 synopsys.com/designware. 19 Synopsys, Inc. 保留所有权利 Synopsys 是 Synopsys 公司在美国和其他国家的商标 Synopsys 商标列表可见 synopsys.com/copyright.html. 本文提及的其他所有名称是各自所有者的商标或注册商标 04/18/19.CS3376779-IP Brochure Q2 CN Updates.