版本控制页版本号发布日期更改章节更改说明备注增加 1.3 免责声明 ; 修改 6.7 产品防护章节 ; 增加附录 1 对应替代国外产品情况

Size: px

Start display at page:

Download "版本控制页版本号发布日期更改章节更改说明备注增加 1.3 免责声明 ; 修改 6.7 产品防护章节 ; 增加附录 1 对应替代国外产品情况"

十但浦
5 years ago
Views:

1 Ver 位总线收发器产品使用手册产品型号 :B54LVT162245

2 版本控制页版本号发布日期更改章节更改说明备注增加 1.3 免责声明 ; 修改 6.7 产品防护章节 ; 增加附录 1 对应替代国外产品情况

3 目录一产品概述产品特点产品用途及应用范围免责声明... 1 二产品工作条件绝对最大额定值推荐工作条件热特性参数... 2 三封装及引出端说明引出端排列外形尺寸说明... 4 四产品功能... 5 五产品电特性... 6 六应用注意事项输入信号要求未使用输入端的处理对电源的要求冷备份应用要求输出振铃抑制去耦电容的选择产品防护七用户关注产品信息产品鉴定信息产品标识研制生产单位联系方式附录 1 对应替代国外产品情况... 14

4 一产品概述 1.1 产品特点电源电压范围 :+2.7 V~3.6 V 最大输入低电平电压 (VIL):0.8V 最小输入高电平电压 (VIH):2.0V 最大高电平输出电流 (IOH):A 端口 :-12mA;B 端口 :-24mA 最大低电平输出电流 (IOL):A 端口 :12mA;B 端口 :24mA 工作温度范围 :-55 ~125 ESD 等级 :2000V 封装形式 :FP 产品用途及应用范围 B54LVT 是三态输出 16 位总线收发器, 可以作为两个独立 8-bit 或一个 16-bit 总线收发器使用该器件方向控制端 (DIR) 控制数据传输方向, 输出控制端 (OE ) 控制总线的输出状态器件输入为 TTL 电平, 器件支持 Ioff 和上电三态该产品为通用逻辑电路, 应用广泛 1.3 免责声明本手册版权归北京微电子技术研究所所有, 并保留一切权利未经书面许可, 任何单位组织和个人不得将此文档中的任何部分公开转载或以其他方式散发给第三方, 否则将追究其法律责任本手册版本将不定期更新, 请在使用本产品之前联系本单位销售部门获取本手册的最新版本用户因未严格按本手册要求保存使用本产品, 致使产品工作异常或损坏, 造成任何直接或间接损失, 本单位不承担任何责任除本手册说明之外, 请勿接受第三方指导或参考第三方资料对本产品进行操作, 用户对本手册有疑问之处请与本单位销售部门联系 1

5 二产品工作条件 2.1 绝对最大额定值 a) 电源电压范围 (VDD): -0.5V ~ +4.6V b) 直流输入电压范围 (VIN): -0.5 V ~ V c) 输出电压范围 (VO)( 施加至高电平状态或断电状态下的输出管脚 ):-0.5 V ~+ 7.0 V d) 直流输出电流 (IOL) ( 每输出管脚 ):B 端口 :48mA;A 端口 :30mA e) 直流输出电流 (IOH) ( 每输出管脚 ):B 端口 :48mA;A 端口 :30mA f) 直流输入钳位电流 (IIK) (VIN<0V):-50mA g) 直流输出钳位电流 (IOK) (VOUT<0V):-50mA h) 最大耗散功耗 (TA=55 ):1.0W i) 贮存温度 (Tstg):-65 ~ j) 引线耐焊接温度 (Th ):260 k) 结温 (TJ) : 推荐工作条件 a) 电源电压范围 (VDD): 2.7 V ~3.6 V b) 最小输入高电平电压 (VIH):2.0V c) 最大输入低电平电压 (VIL):0.8V d) 最大输入电压 (VIN):5.5V e) 最大高电平输出电流 (IOH):A 端口 :-12mA;B 端口 :-24mA f) 最大低电平输出电流 (IOL):A 端口 :12mA;B 端口 :24mA g) 电源上升速度 ( t/ VDD): 200μs/V h) 输入上升下降速度 ( t/ V) ( 输出使能开启 ): 10 ns/v i) 工作温度范围 (TA): -55 ~ 热特性参数 a) 热阻 (θjc ):22 /W 2

6 三封装及引出端说明 3.1 引出端排列 B54LVT 引脚排列顺序如图 3-1 所示图 3-1 B54LVT 引脚排列图 B54LVT 引脚功能描述见表 3-1 表 3-1 B54LVT 引脚功能描述引出信号名功能描述类型引出端信号名称功能描述类型端称 1 1DIR 逻辑控制端 I 25 2 OE 逻辑控制端 I 2 1B1 数据输入 / 输出端 I/O 26 2A8 数据输入 / 输出端 I/O 3 1B2 数据输入 / 输出端 I/O 27 2A7 数据输入 / 输出端 I/O 4 GND 地 G 28 GND 地 G 5 1B3 数据输入 / 输出端 I/O 29 2A6 数据输入 / 输出端 I/O 6 1B4 数据输入 / 输出端 I/O 30 2A5 数据输入 / 输出端 I/O 7 VDD 电源 P 31 VDD 电源 P 8 1B5 数据输入 / 输出端 I/O 32 2A4 数据输入 / 输出端 I/O 9 1B6 数据输入 / 输出端 I/O 33 2A3 数据输入 / 输出端 I/O 10 GND 地 G 34 GND 地 G 11 1B7 数据输入 / 输出端 I/O 35 2A2 数据输入 / 输出端 I/O 12 1B8 数据输入 / 输出端 I/O 36 2A1 数据输入 / 输出端 I/O 13 2B1 数据输入 / 输出端 I/O 37 1A8 数据输入 / 输出端 I/O 14 2B2 数据输入 / 输出端 I/O 38 1A7 数据输入 / 输出端 I/O 15 GND 地 G 39 GND 地 G 3

7 16 2B3 数据输入 / 输出端 I/O 40 1A6 数据输入 / 输出端 I/O 17 2B4 数据输入 / 输出端 I/O 41 1A5 数据输入 / 输出端 I/O 18 VDD 电源 P 42 VDD 电源 P 19 2B5 数据输入 / 输出端 I/O 43 1A4 数据输入 / 输出端 I/O 20 2B6 数据输入 / 输出端 I/O 44 1A3 数据输入 / 输出端 I/O 21 GND 地 G 45 GND 地 G 22 2B7 数据输入 / 输出端 I/O 46 1A2 数据输入 / 输出端 I/O 23 2B8 数据输入 / 输出端 I/O 47 1A1 数据输入 / 输出端 I/O 24 2DIR 逻辑控制端 I 48 1 OE 逻辑控制端 I 3.2 外形尺寸说明 B54LVT 型三态输出 16 位总线收发器电路采用 FP48 封装形式, 外形尺寸按 GB/T 的规定, 外壳外形代号分别为 F48X2, 外形尺寸如图 3-2 单位 : 毫米尺寸符号数值最小公称最大 4

8 A b c e D E HE Q Z 1.27 注 : 表中未标注公差的按 GB/T 1804 表 1 中 C 的要求执行图 3-2 外形尺寸 FP48 四产品功能 B54LVT 为 16 位总线收发器, 可以作为两个独立 8-bit 或一个 16-bit 总线收发器使用方向控制端 (DIR) 控制数据传输方向, 若 DIR 为高电平, 数据由 A 向 B 发送 ; 若 DIR 为低电平, 数据由 B 向 A 发送输出控制端 (OE ) 控制总线的输出,OE 为低电平, 数据正常传输 ; 若 OE 为高电平,A 和 B 为高阻态器件特点如下 : 器件的电源电压为 3.3V, 支持 2.7V 电源电压下工作 ; 器件支持热插拔 (Ioff 和上电三态 ) 当电源电压置为零时, 关断接口到电源的通路, 以免接口信号的电流倒灌到电源引脚, 损坏器件 ; 在器件上电或下电过程中, 将输出端口置成高阻态, 防止产生总线冲突真值表见表 4-1 结构图见图 4-1 表 4-1 真值表 5

9 图 4-1 B54LVT 结构图五产品电特性参数负输入钳位电压输出高电平电压符号 VIK VOH 表 5-1 电特性条件, 除另有规定外 -55 TA V VDD +3.6V VDD=2.7V, IIN=-18mA A port B port VDD=2.7V 和 3.6V IOH=-100uA VIN =VIH 或 VIL 极限值单最小最大位 -1.2 V 分组 A1 A2 A3 VDD-0.2 V A1 A2 A3 VDD=3.0V IOH=-12mA VIN =VIH 或 VIL 2.0 V A1 A2 A3 VDD=2.7V 和 3.6V IOH=-100uA VIN =VIH 或 VDD-0.2 V A1 A2 A3 VIL VDD=2.7V IOH=-8mA VIN =VIH 或 VIL 2.4 V A1 A2 A3 VDD=3.0V IOH=-24mA VIN =VIH 或 VIL 2.0 V A1 A2 A3 输出低电平电 VOL A VDD=2.7V 和 3.6V IOL=100uA VIN =VIH 或 VIL 0.2 V A1 A2 A3 6

10 参数符号条件, 除另有规定外 -55 TA V VDD +3.6V 极限值最小最大单位分组压 port VDD=3.0V IOL=12mA VIN =VIH 或 VIL 0.8 V A1 A2 A3 VDD=2.7V IOL=100uA VIN =VIH 或 VIL 0.2 V A1 A2 A3 B port VDD=2.7V IOL=24mA VIN =VIH 或 VIL 0.5 V A1 A2 A3 VDD=3.0V IOL=16mA VIN =VIH 或 VIL 0.4 V A1 A2 A3 VDD=3.0V IOL=24mA VIN =VIH 或 VIL 0.55 V A1 A2 A3 输入电流 IIN 控制 VDD=3.6V VIN = VDD 或 GND ±1.0 μa A1 A2 A3 端口 VDD=0V 和 3.6V VIN = 5.5V 10.0 μa A1 A2 A3 VDD=3.6V VIN = 5.5V 20.0 μa A1 A2 A3 A 或 B VDD=3.6V VIN = VDD 5.0 μa A1 A2 A3 端口 VDD=3.6V VIN = 0V μa A1 A2 A3 断电漏电流 IOFF VDD=0V VIN 或 VOUT =0~4.5V 测试所有输出端 ±100 μa A1 A2 A3 三态输出电流 IOZPU VDD=0~1.5V VOUT=0.5~3.0V ±100 μa A1 A2 A3 a ( 上电过程 ) OE =Don t care 三态输出电流 a ( 下电过程 ) IOZPD VDD=1.5~0V VOUT=0.5~3.0V OE =Don t care ±100 μa A1 A2 A3 静态电源电流 ICC 输出为高 VDD=3.6V VIN = VDD 或 GND 0.25 ma A1 A2 A3 输出为低 IOUT=0A 5.0 ma A1 A2 A3 输出为高阻 0.25 ma A1 A2 A3 静态电源电流增量 (TTL 输入 ) Low level ground bounce noise a High level VCC bounce noise a b 输入电容 I/O 电容功能测试 b c ICC VDD=3.0V 和 3.6V 0.3 ma A1 A2 A3 一个输入为 VDD-0.6V, 其余输入为 VDD 或 GND VOLP VDD=3.0V 650 mv A4 VOLV VIH=2.7V VIL=0V TA= mv A4 VOHP 750 mv A4 VOHV mv A4 CIN VDD=3.0V VIN = 2.0V TA= pf A4 CI/O VDD=3.0V VIN = 2.0V TA= pf A4 VDD=2.7V,VIN =0.4V 或 2.4V; 验证输出 VOUT L H A7, A8A A8B VDD=3.6V,VIN =0.4V 或 2.4V; 验证输出 VOUT L H A7, A8A A8B 7

11 参数传输延迟 (An 到 Bn) 符号条件, 除另有规定外 -55 TA V VDD +3.6V 极限值最小最大 tplh1 VDD=2.7V ns A9 A10 A11 VDD=3.0V ns A9 A10 A11 tphl1 VDD=2.7V ns A9 A10 A11 单位分组 VDD=3.0V ns A9 A10 A11 tplh2 VDD=2.7V ns A9 A10 A11 传输延迟 (Bn 到 An) VDD=3.0V ns A9 A10 A11 tphl2 VDD=2.7V ns A9 A10 A11 VDD=3.0V ns A9 A10 A11 tpzh1 VDD=2.7V ns A9 A10 A11 高阻态到高 / 低电平的传输时 VDD=3.0V ns A9 A10 A11 间 tpzl1 ( OE 到 Bn) VDD=2.7V ns A9 A10 A11 VDD=3.0V ns A9 A10 A11 tpzh2 VDD=2.7V ns A9 A10 A11 高阻态到高 / 低电平的传输时 VDD=3.0V ns A9 A10 A11 间 tpzl2 ( OE 到 An) VDD=2.7V ns A9 A10 A11 VDD=3.0V ns A9 A10 A11 tphz1 VDD=2.7V ns A9 A10 A11 高 / 低电平到高阻态的传输时 VDD=3.0V ns A9 A10 A11 间 tplz1 ( OE 到 Bn) VDD=2.7V ns A9 A10 A11 VDD=3.0V ns A9 A10 A11 tphz2 VDD=2.7V ns A9 A10 A11 高 / 低电平到高阻态的传输时 VDD=3.0V ns A9 A10 A11 间 tplz2 ( OE 到 An) VDD=2.7V ns A9 A10 A11 VDD=3.0V ns A9 A10 A11 注 :VIL=0.8V, VIH=2.0V a 设计保证 b 初始鉴定或影响该参数的设计工艺更改时进行 c 对 VOUT 测试,L 0.8V,H 2.0V 8

12 图 5-1 交流参数波形图六应用注意事项 6.1 输入信号要求 B54LVT 器件应用时, 要求输入信号的上升沿 / 下降沿为 0~10ns/V 若输入信号超出了正常应用范围 ( 即上升沿 / 下降沿大于 10ns/V), 建议增加带施密特触发器输入的电路进行信号整形 ( 如 B54LVC14) 6.2 未使用输入端的处理 B54LVT 电路的输入端不允许悬空, 因为悬空会使电位不定, 破坏正常的逻辑关系另外, 悬空时输入阻抗高, 易受外界噪声干扰, 使电路产生误动作, 而且也极易造成栅极感应静电而击穿, 因此器件的未使用输入端接 1kΩ~10kΩ 的电阻并连接到低电平 6.3 对电源的要求必须注意 B54LVT 器件的上电次序, 通常原则是 : 首先加电源, 再加信号电源上电速度不能过快,, 否则可能造成上电三态功能异常, 要求 t/ VDD 200μs/V 电路工作电压范围 2.7 V~3.6V, 电源电压绝对最大额定值为 -0.5 V~+4.6V, 电路要工作在使用条件范围内, 以免过电应力造成电路损坏 9

13 6.4 冷备份应用要求为了避免在电源上电或断电操作过程中电路产生寄生漏电流, 在电源上电或断电操作过程中, 电路的输入信号应处于低电位或关断状态, 否则会使器件电源电压钳位, 无法断电 6.5 输出振铃抑制由于国内 54LV 器件与国外对应器件采用不同的工艺, 导致国内 54LV 器件的输出上升沿 / 下降沿比国外器件陡, 在同样的布线情况下, 器件的输出振铃会比国外器件大用户在使用国内 54LV 器件替代进口器件时, 需要对原有系统板重新审核建议板级设计时遵循以下准则 : (1) 若传输线延时小于 54LV 器件输出波形上升 / 下降时间的 20%, 传输线不需要采取措施 ; (2) 若传输线延时为 54LV 器件输出波形上升 / 下降时间的 20%~40%, 传输线需要源端接电阻建议电阻阻值为 20~50Ω (3) 若传输线延时大于 54LV 器件输出波形上升 / 下降时间的 40%, 需要进行信号完整性分析, 进行阻抗匹配设计, 调试时观测波形注 : 国内外 54LV 器件的输出波形上升 / 下降时间参考下表表 LV 系列器件输出波形上升 / 下降时间负载情况输出波形上升 / 下降时间国内器件国外器件输出端连接 54LV 电路 1.0ns 1.6ns 6.6 去耦电容的选择去耦电容连接在芯片电源和地之间, 用于滤去电源和地上的噪声国内 54LV 器件与 TI 公司器件相比, 输出波形上升 / 下降时间较快带宽频率较高, 易超出谐振频率当超过了谐振频率, 电容的容性特性减弱, 表现为感性特性, 其去耦的作用也便失效根据公式 (1) 确定去耦电容应满足的频率范围 10

14 f 1 = 2π LC (1) 其中 :f 为信号的带宽频率, 由输出波形的上升 / 下降时间 (tr) 决定, 可通过经验公式 f=1/(π*tr) 得出 ; 电感 L 为电容与电源地间的引线电感不同的 PCB 布局环境下去耦电容的作用有所差异, 用户在选用去耦电容时应观测电源电压波形建议电压跌落控制在 300mV 以内, 使用国内 54LV 器件时推荐去耦电容的选择范围为 1~10nF 在布设去耦电容时, 为减小寄生电感, 应使电容尽可能靠近芯片电源和地且电容两脚与电源和地形成的环路面积尽可能小 6.7 产品防护电装及防护措施器件应采取防静电措施进行操作推荐下列操作措施 : a) 器件应在防静电的工作台上操作 ; b) 试验设备和器具应接地 ; c) 不能直接用手触摸器件引线, 应佩戴防静电指套和腕带 ; d) 器件应存放在防静电材料制成的容器中 ; e) 生产测试使用及流转过程工作区域内应避免使用能引起静电的塑料橡胶或丝织物 ; f) 相对湿度应尽可能保持在 20%~70% 包装器件包装应至少满足以下要求 : a) 由无腐蚀的材料制成 ; b) 具有足够的强度, 能够经得起搬运过程中的震动和冲击 ; c) 用抗静电材料涂敷过或浸渍过, 具备足够的抗静电能力 ; d) 能够牢固的把所装器件支撑在一定的位置 ; e) 能保持器件引线不发生变形 ; f) 没有锋利的棱角 ; 11

15 g) 能安全容易的移动检查和替换器件 ; h) 一般不使用聚氯乙稀氯丁橡胶乙烯树脂和聚硫化物等材料, 也不允许使用有硫盐酸碱等腐蚀成分的材料, 使用具有低放气指数低尘粒脱落的材料制造为宜运输和贮存器件在运输和贮存过程中, 至少应满足以下要求 : a) 运输 : 在避免雨雪直接影响的条件下, 装有产品的包装箱可以用任何运输工具运输但不能和带有酸性碱性和其它腐蚀性物体堆放在一起 b) 贮存 : 包装好的产品应贮存在环境温度为 15 ~25, 相对湿度不大于 25%~65%, 周围没有酸碱或其它腐蚀性气体且通风良好的库房里七用户关注产品信息 7.1 产品鉴定信息鉴定产品批次 1429 总规范名称及编号半导体集成电路总规范 (GJB 597A-1996) 鉴定执行标准详细规范名称及编号半导体集成电路 B54LVT 型 16 位总线收发器详细规范 (Q/Zt 20316A-2014) 附加技术条件质量等级 B 级鉴定试验日期鉴定情况鉴定试验机构中国航天科技集团公司第九研究院第七七二研究所鉴定报告编号 ZY308-BG03A/ 产品标识 B54LVT 产品标识如图 7-1 所示标志图中 B54LVT 为电路型号, 其中 B 为公司标志,54LVT 为电路代号, XXXX 为器件批次 ; 为静电等级标识 ; 001 为电路序号 12

16 图 7-1 B54LVT 产品标识图 7.3 研制生产单位联系方式通信地址 : 北京市丰台区东高地四营门北路 2 号邮政编码 : 联系部门 : 市场二部电话 / 传真 : / 抗加中心刘玉清电话 :

17 附录 1 对应替代国外产品情况替代国外型号 : 54LVTH 国外生产商 :TI 对比项国内产品国外产品差异性兼容性分析电源电压 (VDD) 2.7V-3.6V 2.7V-3.6V 一致输入高电平电压 2.0V 2.0V 一致输入低电平电压 0.8V 0.8V 一致输出高电平电压 (B 端口 :VDD=3.0V 2.0V 2.0V 一致 IOH=-24mA) 输出低电平电压 (B 端口 :VDD=3.0V 0.55V 0.55V 一致 IOH=24mA) 最大输出驱动能力 24mA 24mA 一致静态电源电流 5mA 5mA 一致输入总线保持不具备具备不一致抗静电能力 ( 人体模型 ) 2000V 2000V 一致 14

电子技术基础 ( 第版 ) 3. 图解单相桥式整流电路 ( 图 4-1-3) 电路名称电路原理图波形图整流电路的工作原理 1. 单相半波整流电路 u 1 u u sin t a t 1 u 0 A B VD I A VD R B

电子技术基础 ( 第版 ) 3. 图解单相桥式整流电路 ( 图 4-1-3) 电路名称电路原理图波形图整流电路的工作原理 1. 单相半波整流电路 u 1 u u sin t a t 1 u 0 A B VD I A VD R B 直流稳压电源第 4 章 4.1 整流电路及其应用学习目标 1. 熟悉单相整流电路的组成, 了解整流电路的工作原理. 掌握单相整流电路的输出电压和电流的计算方法, 并能通过示波器观察整流电路输出电压的波形 3. 能从实际电路中识读整流电路, 通过估算, 能合理选用整流元器件 4.1.1 认识整流电路 1. 图解单相半波整流电路 ( 图 4-1-1) 电路名称电路原理图波形图 4-1-1. 图解单相全波整流电路

版本控制页 版本号发布日期更改章节更改说明备注 增加 1.3 免责声明 ; 修改 6.7 产品防护 章节 ; 增加附录 1 对应替代国外产品 情况

版本控制页版本号发布日期更改章节更改说明备注增加 1.3 免责声明 ; 修改 6.7 产品防护章节 ; 增加附录 1 对应替代国外产品情况