上海海尔集成电路有限公司

Transcription

1 32 位 MCU HR8P287 数据手册 ARM Cortex TM -M0 内核 产品简介 数据手册 产品规格 上海东软载波微电子有限公司 2016 年 1 月 15 日 V1.0 1/218

2 使用注意事项 关于芯片的上 / 下电本公司系列芯片具有独立电源管脚 当芯片应用在多电源供电系统时, 应保证芯片与所连系统其它部件同步上电, 或先对芯片上电, 再对所连系统其它部件上电 ; 反之, 下电时, 应避免 MCU 先于所连系统其它部件下电的情况 否则可能导致芯片内部元件过压或过流, 从而导致芯片故障或元件退化, 甚至出现系统异常 具体可参照芯片的数据手册说明 关于芯片的复位本公司系列芯片具有内部上电复位 对于不同的快速上 / 下电或慢速上 / 下电系统, 内部上电复位电路可能失效, 建议用户使用外部复位 下电复位 看门狗复位等, 确保复位电路正常工作 在系统设计时, 若使用外部复位电路, 建议采用三极管复位电路 RC 复位电路 若不使用外部复位电路, 建议将复位管脚通过电阻接到固定电平, 或采取必要的电源抖动处理电路或其它保护电路 具体可参照芯片的数据手册说明 关于芯片的时钟本公司系列芯片具有内部和外部时钟源 内部时钟源会随着温度 电压变化而偏移, 可能会影响时钟源精度 ; 外部时钟源采用陶瓷 晶体振荡器电路时, 建议使能起振延时 ; 使用 RC 振荡电路时, 需考虑电容 电阻匹配 ; 采用外部有源晶振或时钟输入时, 需考虑输入高 / 低电平电压 具体可参照芯片的数据手册说明 关于芯片的初始化本公司系列芯片具有各种内部和外部复位 对于不同的应用系统, 有必要对芯片寄存器 内存 功能模块等进行初始化, 尤其是 I/O 管脚复用功能进行初始化, 避免由于芯片上电以后,I/O 管脚状态的不确定情况发生 关于芯片的管脚本公司系列芯片具有宽范围的输入管脚电平, 建议用户输入高电平应在 V IH 的最小阈值之上, 低电平应在 V IL 的最大阈值之下 避免输入电压介于上述两个电平阈值之间, 以免波动噪声进入芯片 对于未使用的管脚, 建议用户设为输入状态, 并通过电阻接至电源或地 对未使用的管脚处理因应用系统而异, 具体遵循应用系统的相关规定和说明 关于芯片的 ESD 防护措施本公司系列芯片具有满足工业级 ESD 标准保护电路 建议用户根据芯片存储 / 应用的环境采取适当静电防护措施 应注意应用环境的湿度 ; 建议避免使用容易产生静电的绝缘体 ; 存放和运输应在抗静电容器 抗静电屏蔽袋或导电材料容器中 ; 包括工作台在内的所有测试和测量工具必须保证接地 ; 操作者应该佩戴静电消除手腕环手套, 不能用手直接接触芯片等 关于芯片的 EFT 防护措施本公司系列芯片具有满足工业级 EFT 标准的保护电路 当芯片应用在 PCB 系统时, 需要遵守 PCB 相关设计要求, 包括电源 地走线 ( 包括数字 / 模拟电源分离, 单 / 多点接地等等 ) 复位管脚保护电路 电源和地之间的去耦电容 高低频电路单独分别处理以及单 / 多层板选择等 关于芯片的开发环境本公司系列芯片具有完整的软 / 硬件开发环境, 并受知识产权保护 选择上海东软载波微电子有限公司或其指定的第三方公司的汇编器 编译器 编程器 硬件仿真器开发环境, 必须遵循与芯片相关的规定和说明 注 : 在产品开发时, 如遇到不清楚的地方, 请通过销售或其它方式与上海东软载波微电子有限公司联系 V1.0 2/218

3 产品订购信息 型号 FLASH RAM I/O Timer RTC UART SPI I2C ADC LCD LVD 封装类型 HR8P287FJLT 64KB 8KB bit X 4 32-bit X bit 11 8COM X 42SEG LQFP64 地址 : 中国上海市龙漕路 299 号天华信息科技园 2A 楼 5 层邮编 : support@essemi.com 电话 : 传真 : 网址 :/ 版权所有 上海东软载波微电子有限公司 本资料内容为上海东软载波微电子有限公司在现有数据资料基础上慎重且力求准确无误编制而成, 本资料中所记载的实例以正确的使用方法和标准操作为前提, 使用方在应用该等实例时请充分考虑外部诸条件, 上海东软载波微电子有限公司不担保或确认该等实例在使用方的适用性 适当性或完整性, 上海东软载波微电子有限公司亦不对使用方因使用本资料所有内容而可能或已经带来的风险或后果承担任何法律责任 基于使本资料的内容更加完善等原因, 上海东软载波微电子有限公司保留未经预告的修改权 使用方如需获得最新的产品信息, 请随时用上述联系方式与上海东软载波微电子有限公司联系 V1.0 3/218

4 修订历史 版本日期修订摘要 V 初版发布 V1.0 4/218

5 目录 内容目录 使用注意事项... 2 第 1 章芯片简介 概述 应用领域 结构框图 管脚图 管脚说明 管脚复用 PA 管脚复用 PB 管脚复用 第 2 章系统控制及操作特性 系统控制保护 概述 特殊功能寄存器 系统电源 结构框图 芯片供电电源 芯片内部 3.0V 稳压输出 VR 芯片内部 3.6V 稳压输出 VR 特殊功能寄存器 系统复位 概述 结构框图 复位时序图 外部复位 MRSTN 参考 特殊功能寄存器 低电压监测 (LVD) 概述 特殊功能寄存器 系统低功耗操作模式 概述 睡眠模式 深度睡眠模式 唤醒方式 唤醒时间 FLASH 存储器等待功能 特殊功能寄存器 系统时钟 时钟源概述 结构框图 时钟源 系统时钟源切换 系统时钟分频 外设模块时钟配置 特殊功能寄存器 V1.0 5/218

6 2. 7 中断和异常处理 中断和异常 中断和异常向量的分配 中断向量表的重映射 特殊功能寄存器 系统控制块 (SCB) 概述 特殊功能寄存器 系统定时器 (SYSTICK) 概述 特殊功能寄存器 第 3 章存储资源 内部存储器地址映射 FLASH 存储器 芯片配置字 概述 特殊功能寄存器 程序区 FLASH 自编程操作 (IAP) 概述 IAP 操作流程图 特殊功能寄存器 SRAM 存储器 SRAM 地址映射 SRAM 位带扩展 外设寄存器 外设寄存器地址映射 系统控制单元 (SCU) 寄存器列表 GPIO 寄存器列表 FLASH 存储器 IAP 寄存器列表 ADC 寄存器列表 RTC 寄存器列表 LCDC 寄存器列表 WDT 寄存器列表 T16N0/T16N1/T16N2/T16N3 寄存器列表 T32N0/T32N1/T32N2 寄存器列表 UART0/UART1/UART2/UART3 寄存器列表 EUART0 寄存器列表 SPI 寄存器列表 I2C 寄存器列表 外设寄存器位带扩展 内核寄存器 系统定时器 (SYSTICK) 寄存器列表 中断控制器 (NVIC) 寄存器列表 系统控制块 (SCB) 寄存器列表 第 4 章输入输出端口 概述 结构框图 外部端口中断 V1.0 6/218

7 4. 4 特殊功能寄存器 第 5 章外设 定时器 / 计数器 位定时器 / 计数器 T16N(T16N0/1/2/3) 概述 结构框图 T16N 定时 / 计数功能 T16N 输入捕捉功能 T16N 输出调制功能 特殊功能寄存器 T16N 应用说明 位定时器 / 计数器 T32N(T32N0/1/2) 概述 结构框图 T32N 定时 / 计数功能 T32N 输入捕捉功能 T32N 输出调制功能 特殊功能寄存器 T32N 应用说明 通用异步接收 / 发送器 (UART0/1/2/3) 概述 UART 数据格式 UART 异步发送器 UART 异步接收器 UART 红外发送调制功能 UART 红外唤醒功能 UART 端口极性 特殊功能寄存器 UART 应用说明 增强型通用异步接收 / 发送器 (EUART0) 概述 结构框图 EUART 端口复用 普通 UART 通讯模式 通讯模式的异步接收器和发送器 通讯模式的数据格式 通讯模式的自动重发功能 通讯模式的自动重收功能 特殊功能寄存器 EUART 应用说明 SPI 同步串口通讯控制器 (SPI) 概述 结构框图 SPI 通讯模式 SPI 数据格式 SPI 同步发送器 SPI 同步接收器 SPI 通讯控制 SPI 延迟接收功能 SPI 数据帧发送间隔功能 V1.0 7/218

8 特殊功能寄存器 SPI 应用说明 I2C 总线串口通讯控制器 (I2C) 概述 结构框图 I2C 总线基本原理 I2C 通讯协议 I2C 数据传输格式 I2C 通讯端口配置 I2C 时基定时器与 16 倍速采样器 I2C 通讯发送器 I2C 通讯接收器 I2C 通讯控制 I2C 起始位 I2C 停止位 I2C 应答延迟功能 I2C 数据帧传输间隔功能 I2C 时钟线自动下拉等待请求功能 I2C 自动发送未应答功能 特殊功能寄存器 I2C 应用说明 模数转换器 (ADC) 概述 结构框图 ADC 数据转换 特殊功能寄存器 实时时钟 (RTC) 概述 RTC 写保护 时间日期设置 RTC 中断源 特殊功能寄存器 液晶显示控制器 (LCDC) 概述 结构框图 LCD 基本设置 LCD 偏置选择 LCD 像素对照表 LCD 工作时钟源 LCD 显示帧频率 LCD 像素寄存器的刷新操作 LCD 闪烁功能 LCD 中断 特殊功能寄存器 看门狗定时器 (WDT) 概述 特殊功能寄存器 第 6 章芯片封装图 PIN 封装图 V1.0 8/218

9 附录 1 Cortex-M0 内核描述 附录 1. 1 Cortex-M0 指令集 附录 1. 2 Cortex-M0 内核寄存器 附录 通用寄存器 R0~R 附录 堆栈指针寄存器 SP(R13) 附录 链接寄存器 LR(R14) 附录 程序计数器 PC(R15) 附录 程序状态寄存器 xpsr 附录 异常 / 中断屏蔽寄存器 PRIMASK 附录 控制寄存器 CONTROL 附录 2 电气特性 附录 2. 1 参数特性表 附录 芯片工作条件 附录 芯片特性参数测量方法 附录 芯片功耗特性 附录 芯片 IO 端口特性 附录 芯片系统时钟特性 附录 芯片功能模块特性 附录 2. 2 参数特性图 附录 芯片功耗特性 附录 芯片 IO 端口输入特性 附录 芯片 IO 端口输出特性 ( 普通驱动 ) 附录 芯片 IO 端口输出特性 ( 大电流驱动 ) 附录 3 编程调试接口 附录 3. 1 概述 附录 3. 2 ISP 编程接口 附录 通信协议 附录 操作流程 附录 3. 3 SWD 调试接口 附录 概述 附录 SWD 特性 附录 4 LCD 驱动波形 附录 4. 1 概述 附录 4. 2 驱动波形图 V1.0 9/218

10 图目录 图 1-1 芯片结构框图 图 1-2 芯片 LQFP-64 封装顶视图 图 2-1 系统复位电路结构框图 图 2-2 上电复位时序示意图 图 2-3 掉电复位时序示意图 图 2-4 MRSTN 复位参考电路图 图 2-5 MRSTN 复位参考电路图 图 2-6 系统时钟电路结构框图 图 2-7 LOSC 振荡器电路示意图 图 2-8 HOSC 振荡器电路示意图 图 3-1 内部存储器地址映射 图 3-2 FLASH 映射图 图 3-3 IAP 操作请求流程图 图 3-4 IAP 全擦除操作流程图 图 3-5 IAP 页擦除操作流程图 图 3-7 IAP 编程操作流程图 图 3-8 中断向量表重映射操作示意图 图 3-9 SRAM 映射图 图 3-10 外设寄存器映射图 图 4-1 I/O 端口电路结构框图 图 4-2 外部端口中断电路结构示意图 图 5-1 T16N 电路结构框图 图 5-2 T16N 计数匹配功能示意图 图 5-3 T16N 捕捉功能示意图 图 5-4 T16N 输出调制功能示意图 图 5-5 T32N 电路结构框图 图 5-6 T32N 计数匹配功能示意图 图 5-7 T32N 捕捉功能示意图 图 5-8 T32N 输出调制功能示意图 图 5-9 UART 7 位数据格式 图 5-10 UART 8 位数据格式 图 5-11 UART 9 位数据格式 图 5-12 UART 发送数据流示意图 图 5-13 UART 发送数据操作流程图示例 图 5-14 UART 接收数据流示意图 图 5-15 UART 接收数据操作流程图示例 图 5-16 TXx 高电平调制输出波形图 图 5-17 TXx 低电平调制输出波形图 图 5-18 EUART 电路结构框图 图 通讯模式发送数据流示意图 图 通讯模式接收数据流示意图 图 5-21 SPI 电路结构框图 图 5-22 SPI 时钟上升沿发送, 下降沿接收波形示意图 图 5-23 SPI 时钟下降沿发送, 上升沿接收波形示意图 图 5-24 SPI 时钟上升沿接收, 下降沿发送波形示意图 图 5-25 SPI 时钟下降沿接收, 上升沿发送波形示意图 图 5-26 SPI 发送数据流示意图 V1.0 10/218

11 图 5-27 SPI 接收数据流示意图 图 5-28 SPI 延迟接收功能波形示意图 图 5-29 I2C 电路结构框图 图 5-30 I2C 总线通讯协议示意图 图 5-31 I2C 主控器写入从动器数据示意图 图 5-32 I2C 主控器读取从动器数据示意图 图 5-33 开漏输出端口示意图 图 5-34 I2C 总线端口信号的波形示意图 图 5-35 I2C 发送数据流示意图 图 5-36 I2C 接收数据流示意图 图 5-37 I2C 起始位波形图 图 5-38 I2C 自动寻呼波形图 图 5-39 I2C 停止位波形图 图 5-40 I2C 应答延迟功能波形示意图 图 5-41 I2C 数据帧传输间隔功能波形示意图 图 5-42 I2C 时钟线下拉等待波形示意图 图 5-43 ADC 内部结构图 图 5-44 ADC 数据转换时序示意图 (ADC_CON1 寄存器的 SMPS=0) 图 5-45 ADC 数据转换时序示意图 (ADC_CON1 寄存器的 SMPS=1) 图 5-46 LCD 驱动模块框图 图 6-1 芯片功耗测量连接示意图 图 6-2 芯片 IO 端口输出特性参数测量连接示意图 V1.0 11/218

12 表目录 表 1-1 芯片管脚说明表 表 1-2 PA 复用表 表 1-3 PB 复用表 表 2-1 低功耗模式时钟状态列表 表 2-2 异常 / 中断优先级操作类型说明列表 表 2-3 异常 / 中断优先级列表 表 2-4 IRQ 分配列表 表 4-1 PINT 选择对应列表 表 5-1 I2C 总线端口信号的时序参数列表 表 /24 小时模式对照表 表 5-3 LCD 像素对照列表 表 5-4 LCD 复用类型列表 V1.0 12/218

13 第 1 章芯片简介 1. 1 概述 该产品是一款高集成度的通用 MCU 芯片, 内部集成 32 位 ARM Cortex-M0 CPU 内核 内部集成多个 16 位和 32 位定时器 / 计数器, 带红外发送调制功能的 UART 模块, 兼容 7816 协议的通信接口,SPI 和 I2C 通信模块, 带实时时钟模块 RTC, 支持停显及闪烁功能的 LCD 驱动模块, 以及用于系统电源和电池电源监测的 12 位 ADC 和 LVD 模块等外设等 工作条件 封装 电源 时钟 工作电压范围 :2.5V ~ 5.5V 工作温度范围 :-40 ~ 85 ( 工业级 ) LQFP64 封装 ( 支持 56 个 I/O 端口 ) 系统电源输入 VDD, 支持工作电压为 5V 或 3.3V 的应用系统 低功耗 LVD 用于监测系统电源掉电和上电, 可选择产生掉电或上电中断 内部 3.0V LDO 电压输出 VR30, 用于内部 ADC, 需外接电容 内部 3.6V LDO 电压输出 VR36, 用于内部 LCD 驱动模块电源, 需外接电容 KHz 晶体振荡器 ( 支持外部 KHz 时钟输入 ) 作为 RTC 时钟源 ( 内置振荡器匹配电容 ), 可配置为系统时钟源 2M~16MHz 晶体振荡器 ( 支持外部时钟输入 ) 可配置为系统时钟源, 支持内部分频器 内部 16MHz RC 振荡器可配置为系统时钟源, 出厂校准精度 ±1%(32.768KHz 晶体振荡器工作时, 支持实时调校, 确保全工作范围时钟精度 ) 内部 32KHz RC 振荡器作为 WDT 时钟源, 可配置为系统时钟源 支持 PLL 倍频, 最大可倍频至 33MHz( 用于系统时钟 ) 内核 (ARM Cortex-M0 32 位嵌入式处理器内核 ) 支持 SWD 串行调试接口, 支持 2 个监视点 (watchpoint) 和 4 个断点 (breakpoint) 内嵌向量中断控制器 NVIC 支持唤醒中断控制器 WIC NVIC 包含一个不可屏蔽中断 NMI 内置 1 个 SysTick 系统定时器 硬件看门狗 存储器 时钟源可选择 支持低功耗模式下唤醒 超时计数溢出可选择触发中断或复位 64K 字节 FLASH 存储器 V1.0 13/218

14 支持 ISP 在线串行编程 支持 IAP 在应用中编程 支持 FLASH 编程代码加密保护 8K 字节 SRAM 存储器 I/O 端口 SRAM 存储空间及外设寄存器地址空间支持位带 (BIT BAND) 扩展 最大支持 56 个 I/O 端口 - PA 端口 (PA0~PA31) - PB 端口 (PB0~PB23) 支持 2 个大电流驱动口 PA12 PA24, 最大灌电流能力 20mA 支持 8 路外部中断输入, 触发方式可配置 定时器 / 计数器 支持 4 路 16 位定时器 / 计数器 T16N0,T16N1,T16N2,T16N3 支持 3 路 32 位定时器 / 计数器 T32N0,T32N1,T32N2 定时器 / 计数器带预分频器, 扩展输入捕捉 / 输出调制 PWM 功能 UART 通信接口 支持 4 路通信接口 UART0,UART1,UART2,UART3 支持全 / 半双工异步通信模式 支持传输波特率可配置 支持 4 字节接收和 4 字节发送缓冲器 支持 7 位 /8 位 /9 位数据格式 支持硬件产生奇偶校验位作为第 9 位数据传输, 支持用户的第 9 位数据传输 支持接收帧错误标志 溢出标志 奇偶校验错误标志 支持数据接收和发送中断 支持红外发送调制输出 接收端口支持红外唤醒功能 支持接收和发送端口极性可配置 EUART 通信接口 支持 1 路通信接口 EUART0 兼容 UART 通信接口, 可配置为普通 UART 模式 扩展支持异步半双工接收 / 发送 (7816 模式 ) 扩展支持 8 位数据位和 1 位奇偶校验位 (7816 模式 ) 扩展支持自动重发重收模式 (7816 模式 ) 扩展支持可配置内部时钟输出 (7816 模式 ) 扩展支持双通道通讯可配置 (7816 模式 ) I2C 通信接口 V1.0 14/218

15 支持 1 路通信接口 I2C 支持单主控模式 / 从动模式 支持标准的 I2C 总线协议, 最大传输速率 400Kbit/s 支持 7 位从机地址 支持 4 字节接收 / 发送缓冲器 支持数据接收和发送中断 SCL/SDA 端口支持推挽 / 开漏模式, 开漏时必须使能内部弱上拉或使用外部上拉电阻 SCL 端口支持时钟线自动下拉等待请求功能 SPI 通信接口 支持 1 路通信接口 SPI 支持主控模式 / 从动模式 支持 4 种通信数据格式 支持 4 字节接收 / 发送缓冲器 支持数据接收和发送中断 ADC 模数转换器 支持 1 个模数转换器 ADC 支持 12 位采样精度 支持 11 通道模拟输入 支持外部和内部参考电压选择 内置可调校参考电压, 可从 AVREFP 复用端口输出 支持中断产生 通过内部或外部温度传感器可进行温度检测 LCDC 液晶显示控制器 支持最大 8 COM x 42SEG 支持灰度调节功能 支持显示闪烁功能, 闪烁频率可调 RTC 实时时钟 仅 POR 上电复位有效, 支持软件写保护, 有效避免系统不稳定对时钟造成的影响 采用外部 KHz 晶体振荡器作为时钟源 时钟调校可实现最大时间精度为 ±0.0254ppm 时间计数 ( 实现小时 分钟和秒 ) 和日历计数 ( 实现年 月 日和星期 ),BCD 格式 提供 4 个可编程定时中断和 2 个可编程日历闹钟 提供一路可配置时钟输出 自动闰年识别, 有效期到 2099 年 12 小时和 24 小时模式可配置 V1.0 15/218

16 低功耗设计 : 工作电压为 3.6V 时,RTC 模块工作电流典型值为 1.5μA ( 最大值为 3μA) 1. 2 应用领域本芯片可用于家电, 汽车电子, 智能家居, 航模玩具以及工业控制仪表等领域 1. 3 结构框图 Clock Reset Interrupt SCU GPIO X 56 WDT X 1 64K Bytes FLASH CORTEX-M0 8K Bytes SRAM APB RTC X 1 LCDC 8 X 42 AHB 12Bit ADC X 11ch AHB-APB Bridge APB SPI X 1 16Bit Timer X 4 32Bit Timer X 3 UART X 4 EUART(7816) X 1 I2C X 1 图 1-1 芯片结构框图 V1.0 16/218

17 1. 4 管脚图 LOSC0 LOSC1 NC VDD VSS VR30 SEG27/IRFP/PA11 SEG28/AIN9/RX2/T32N1IN0/T32N1CK0/PA12 SEG29/TX2/T32N1IN1/T32N1CK1/PA13 MRSTN *ISDA/PA14 *ISCK/PA15 SEG32/AIN10/T32N1OUT0/PA16 SEG33/RTCO/SYSCLKO/T32N1OUT1/PA17 SEG34/PA18 COM0/PB0 COM1/PB HR8P LQFP PA28/T32N0OUT0/E0RX/E0IO0/SEG44 PA27/T32N0CK1/T32N0IN1/E0TX/E0CK0/SEG43 PA26/T32N0CK0/T32N0IN0/TX3/SEG42 PA25/SDA/RX3/SEG41 PA24/SCL/SEG40 PA23/T16N1OUT1/SEG39 PA22/T16N1OUT0/SEG38 PA21/T16N1CK1/T16N1IN1/SEG37 PA20/T16N1CK0/T16N1IN0/SEG36 PA19/T32N0OUT1/SEG35 PB23/SDO/TX3/SEG15 PB22/SDI/RX3/SEG14 PB21/NSS/SEG13 PB20/SCK/SEG12 PB19/SEG11 PB18/SEG10 COM2/PB2 COM3/PB3 COM4/PB4 COM5/PB5 COM6/RX0/PB6 COM7/TX0/PB7 SEG0/T32N2IN0/T32N2CK0/PB8 SEG1/T32N2IN1/T32N2CK1/PB9 SEG2/T32N2OUT0/PB10 SEG3/T32N2OUT1/PB11 RX1/T16N0IN0/T16N0CK0/PB12 TX1/T16N0IN1/T16N0CK1/PB13 SEG6/SCL/T16N0OUT0/PB14 SEG7/SDA/T16N0OUT1/PB15 SEG8/RX2/HOSC0/PB16 SEG9/TX2/HOSC1/PB17 NC PA10/VREFP/SEG26 PA9/T16N2OUT1/TX1/SEG25 PA8/T16N2OUT0/RX1/AIN8/SEG24 PA7/T16N2CK1/T16N2IN1/AIN7/SEG23 PA6/T16N2CK0/T16N2IN0/AIN6/SEG22 PA5/ISCK/T16N3OUT1/AIN5* PA4/ISDA/T16N3OUT0/AIN4/LVDIN* PA3/T16N3CK1/T16N3IN1/AIN3/SEG19 PA2/T16N3CK0/T16N3IN0/AIN2/SEG18 PA1/TX0/AIN1/SEG17 PA0/RX0/AIN0/SEG16 PA31/T1CK0/SDA/SEG47 PA30/E0TX/E0CK1/SCL/SEG46 PA29/E0RX/E0IO1/SEG45 图 1-2 芯片 LQFP-64 封装顶视图 注 1: 所有 PA/PB 端口都可以软件配置为外部端口中断功能, 具体参考 4.3 节 外部端口中断 注 2: 支持两组编程调试端口, 可配置芯片配置字选择其中一组作为调试端口 V1.0 17/218

18 1. 5 管脚说明 管脚名称 输入类型 输出类型 A/D 管脚说明 PA0~PA23 TTL CMOS D 通用 I/O 端口 PB0~PB31 TTL CMOS D 通用 I/O 端口 ISCK TTL D 编程 / 调试串行时钟端口 ISDA TTL CMOS D 编程 / 调试串行数据端口 AIN0~AN10 A ADC 模拟通道 0~10 TX0~TX3 CMOS D UART0~UART3 发送输出 RX0~RX3 TTL D UART0~UART3 接收输入 E0TX CMOS D EUART0 发送输出 E0RX TTL D EUART0 接收输入 E0CK0/E0CK1 CMOS D EUART0 模块内部时钟输出端口 E0IO0/E0IO1 TTL CMOS D EUART0 模块数据端口 SCK TTL D SPI 时钟输入 NSS TTL CMOS D SPI 片选信号 SDI TTL D SPI 数据输入 SDO CMOS D SPI 数据输出 SCL TTL D I2C 时钟 SDA TTL CMOS D I2C 数据 SEG0~SEG3,SEG6~SEG19, SEG22~SEG29,SEG32~SEG47 D LCD Segment 端口 COM0~COM7 D LCD Common 端口 T16NxCK0/T16NxCK1 TTL D T16Nx 外部时钟输入 T16NxIN0/T16NxIN1 TTL D T16Nx 输入捕捉端口 T16NxOUT0/T16NxOUT1 CMOS D T16Nx 调制输出端口 T32NxCK0/T32NxCK1 TTL D T32Nx 外部时钟输入 T32NxIN0/T32NxIN1 TTL D T32Nx 输入捕捉端口 T32NxOUT0/T32NxOUT1 CMOS D T32Nx 调制输出端口 PINT0~PINT7 TTL D 外部中断输入端口 LVDIN A LVD 检测通道 VREFP A 外部参考电压 MRSTN TTL D 芯片主复位, 低电平有效 VR30 A 芯片内部 LDO 输出 3.0V, 外接 10nf 电容 VR36 A 芯片内部 LDO 输出 3.6V, 外接 10nf 电容? HOSC0 A HOSC1 A 2~20MHz 晶体振荡器端口 LOSC0 A LOSC1 A KHz 晶体振荡器端口 VDD P 系统主电源 VSS P 系统地 表 1-1 芯片管脚说明表 注 : 1:A = 模拟端口,D = 数字端口,P = 电源 / 地 ; 2:MRSTN 表示低电平复位有效 ; V1.0 18/218

19 3:ISCK 和 ISDA 为 FLASH 存储器串行烧录和 SWD 调试协议复用端口, 具体参考附录 管脚复用 PA 管脚复用 PA 端口 FUN0(D) FUN1(D) FUN2(D) FUN3(A) PA0 PA0 RX0 SEG16/AIN0 PA1 PA1 TX0 SEG17/AIN1 PA2 PA2 T16N3CK0/T16N3IN0 SEG18/AIN2 PA3 PA3 T16N3CK1/T16N3IN1 SEG19/AIN3 PA4 PA4/ISDA T16N3OUT0 AIN4/LVDIN PA5 PA5/ISCK T16N3OUT1 AIN5 PA6 PA6 T16N2CK0/T16N2IN0 SEG22/AIN6 PA7 PA7 T16N2CK1/T16N2IN1 SEG23/AIN7 PA8 PA8 T16N2OUT0 RX1 SEG24/AIN8 PA9 PA9 T16N2OUT1 TX1 SEG25 PA10 PA10 SEG26/VREFP PA11 PA11 SEG27/IRFP PA12 PA12 T32N1CK0/T32N1IN0 RX2 SEG28/AIN9 PA13 PA13 T32N1CK1/T32N1IN1 TX2 SEG29 PA14 PA14/ISDA PA15 PA15/ISCK PA16 PA16 T32N1OUT0 SEG32/AIN10 PA17 PA17 T32N1OUT1 RTCO/SYSCLKO SEG33 PA18 PA18 SEG34 PA19 PA19 T32N0OUT1 SEG35 PA20 PA20 T16N1CK0/T16N1IN0 SEG36 PA21 PA21 T16N1CK1/T16N1IN1 SEG37 PA22 PA22 T16N1OUT0 SEG38 PA23 PA23 T16N1OUT1 SEG39 PA24 PA24 SCL SEG40 PA25 PA25 SDA RX3 SEG41 PA26 PA26 T32N0CK0/T32N0IN0 TX3 SEG42 PA27 PA27 T32N0CK1/T32N0IN1 E0TX/E0CK0 SEG43 PA28 PA28 T32N0OUT0 E0RX/E0IO0 SEG44 PA29 PA29 E0RX/E0IO1 SEG45 PA30 PA30 E0TX/E0CK1 SCL SEG46 PA31 PA31 SDA SEG47 表 1-2 PA 复用表 注 1: 端口类型代表不同的驱动电流能力, 具体参考附录 2 电气特性章节 注 2: 复用功能 FUNx 的类型 :(D) 表示复用为数字端口,(A) 表示复用为模拟端口 注 3:PA12 PA24 是大电流端口 注 4: 所有 PA 端口都可软件配置为外部中断端口, 具体参考 4.3 节 外部端口中断 注 5: 支持两组编程调试端口, 可配置芯片配置字选择其中一组作为调试端口 V1.0 19/218

20 PB 管脚复用 PB 端口 FUN0(D) FUN1(D) FUN2(D) FUN3(A) PB0 PB0 COM0 PB1 PB1 COM1 PB2 PB2 COM2 PB3 PB3 COM3 PB4 PB4 COM4 PB5 PB5 COM5 PB6 PB6 RX0 COM6 PB7 PB7 TX0 COM7 PB8 PB8 T32N2CK0/T32N2IN0 SEG0 PB9 PB9 T32N2CK1/T32N2IN1 SEG1 PB10 PB10 T32N2OUT0 SEG2 PB11 PB11 T32N2OUT1 SEG3 PB12 PB12 T16N0CK0 RX1 PB13 PB13 T16N0CK1 TX1 PB14 PB14 T16N0OUT0 SCL SEG6 PB15 PB15 T16N0OUT1 SDA SEG7 PB16 PB16/HOSC0 RX2 SEG8 PB17 PB17/HOSC1 TX2 SEG9 PB18 PB18 SEG10 PB19 PB19 SEG11 PB20 PB20 SCK SEG12 PB21 PB21 NSS SEG13 PB22 PB22 SDI RX3 SEG14 PB23 PB23 SDO TX3 SEG15 表 1-3 PB 复用表 注 1: 端口类型代表不同的驱动电流能力, 具体参考附录 2 电气特性章节 注 2: 复用功能 FUNx 的类型 :(D) 表示复用为数字端口,(A) 表示复用为模拟端口 注 3:PB16~PB23 支持 SMIT 窗口选择 注 4: 所有 PB 端口都可软件配置为外部中断端口, 具体参考 4.3 节 外部端口中断 V1.0 20/218

21 第 2 章系统控制及操作特性 2. 1 系统控制保护 概述 由于系统控制寄存器的访问操作会影响整个芯片的运行状态, 为避免误操作导致芯片运行不正常, 芯片提供系统设置保护寄存器 修改系统控制单元前, 必须先关闭写保护, 操作完成后应当重新使能写保护, 使芯片安全运行 特殊功能寄存器 系统设置保护寄存器 (SCU_PROT) 偏移地址 :00 H 复位值 : _ _ _ B 保留 保留 PORT bit31-0 W PROT bit0 R 写 0x55AA6996 时, 位 PROT 为 0; 写其它值时位 PROT 为 1 SCU 写保护位 0: 写保护关闭 1: 写保护使能 注 1: 只有以字方式对 SCU_PROT 寄存器写入 0x55AA6996 才能关闭写保护, 其他任何对 SCU_PROT 寄存器的写操作都将使能写保护功能 注 2:SCU_PROT 保护的寄存器为 SCU_NMIC,SCU_PWRC,SCU_LVDC,SCU_PCLKENx,SCU_SCLKENx, SCU_TBLRMEN,SCU_TBLOFFS 2. 2 系统电源 结构框图 V1.0 21/218

22 芯片供电电源 芯片由 VDD 输入供电 VDD 输入电气特性请参考附录 芯片内部 3.0V 稳压输出 VR30 芯片内部 ADC 采用内部 3.0V LDO VR30 供电, 为保证内部 LDO 输出的稳定, 在系统应用时应通过 VR30 端口外接 LDO 稳压电容 芯片内部 3.6V 稳压输出 VR36 芯片内部 LCD 采用内部 3.6V LDO VR36 供电, 为保证内部 LDO 输出的稳定, 在系统应用时应通过 VR36 端口外接 LDO 稳压电容 特殊功能寄存器 VR 控制寄存器 (SCU_VRCON) 偏移地址 :50 H 复位值 : _ _ _ B 保留 VR15_ VR36_ VR30_ 保留保留保留 HEN EN EN - bit VR15_HEN bit8 R/W VR15 高功耗模式电流增加 100uA 控制位 - bit VR36_EN bit4 R/W VR36 输出使能位 (VR36 输出配置禁止后,3.6V LDO 关闭, 不产生电流消耗,3.6V LDO 输出短接至 VDD 5V 电源 ) - bit VR30_EN bit0 R/W VR30 输出使能位 (VR30 输出配置禁止后,3.0V LDO 关闭, 不产生电流消耗,3.0V LDO 输出短接至 VDD 5V 电源 ) 2. 3 系统复位 概述 支持 POR 上电复位 支持 BOR 低电压监测复位 支持 MRSTN 外部端口复位 支持 WDT 看门狗溢出复位 支持 Cortex-M0 调试接口软件复位 V1.0 22/218

23 结构框图 MCU_CLK PWRTEB BOREN 低电压检测 上电检测 BOR POR(5V) POR(1.5V) POR/BOR 稳定等待定时器 1024 个芯片振荡器时钟周期定时器 系RESET 72ms 上电统定时器复位MRSTn WDT_RST Cortex-M0 软件复位 图 2-1 系统复位电路结构框图 复位时序图 工作电压 VDD 0V RESET T filter 72ms 1024 个 MCU_CLK 图 2-2 上电复位时序示意图 VDD 工作电压低电压检测阈值 0V T filter RESET 72ms 1024 个 MCU_CLK 图 2-3 掉电复位时序示意图 通过配置字控制位 PWRTEB, 可选择是否屏蔽 72ms 上电等待时间 通过配置字控制位 BORV<1:0>, 可选择掉电复位电压 外部复位 MRSTN 参考 V1.0 23/218

24 图 2-4 MRSTN 复位参考电路图 1 注 : 采用 RC 复位, 其中 47KΩ R1 100KΩ, 电容 C1=(0.1μF),R2 为限流电阻,0.1KΩ R2 1KΩ 图 2-5 MRSTN 复位参考电路图 2 注 : 采用 PNP 三极管复位, 通过 R1(2KΩ) 和 R2(10KΩ) 分压作为基极输入, 发射极接 VDD, 集电极一路通过 R3(20KΩ) 接地, 另一路通过 R4(1KΩ) 和 C1(0.1μF) 接地,C1 另一端作为 MRSTN 输入 特殊功能寄存器 复位状态寄存器 (SCU_PWRC) 偏移地址 :08 H 复位值 : _ _ _0000X111 B 保留 POR_ SOFT_ WDTRS 保留 MRSTF BORF PORF PORRCF PORVF LOST RSTF TF bit31-8 POR_LOST bit7 R/W POR 丢失标志位 0: 无 POR 丢失 1: 有 POR 丢失 SOFT_RSTF bit6 R/W 软件复位标志位 0: 无软件复位 1: 有软件复位 MRSTF bit5 R/W MRSTN 复位标志位 0: 无 MRSTN 复位 1: 有 MRSTN 复位 WDTRSTF bit4 R/W WDT 复位标志位 V1.0 24/218

25 BORF bit3 R/W PORF bit2 R/W PORRCF bit1 R/W PORVF bit0 R/W 0: 无 WDT 复位 1: 有 WDT 复位 BOR 复位标志位 0: 无 BOR 复位 1: 有 BOR 复位 POR 总复位标志位 0: 无 POR 复位 (5V 或 1.5V) 1: 有 POR 复位 (5V 或 1.5V) 1.5V POR 复位标志位 0: 无 1.5V POR 复位 1: 有 1.5V POR 复位 5V POR 复位标志位 0: 无 5V POR 复位 1: 有 5V POR 复位 注 1: 对 SCU_PWRC 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护 为避免误操作关键控制位信息, 建议采用 字节 写方式操作 SCU_PWRC 寄存器, 且 bit7~bit0 只支持写 0 清除 V1.0 25/218

26 2. 4 低电压监测 (LVD) 概述 芯片内置 LVD 低电压监测模块 LVD 模块监测 VDD 或 LVDIN 模拟通道, 监测 VDD 电压时阈值可选, 监测 LVDIN 电压时阈值固定为 1.25V 触发条件可选择掉电触发或上电触发, 触发后产生 LVD 中断标志, 当 LVD 中断使能开启时产生 LVD 中断请求 在睡眠模式下此中断可唤醒芯片 特殊功能寄存器 低电压监测控制寄存器 (SCU_LVDC) 偏移地址 :10 H 复位值 : _ _ _ B 保留 LVD_ LVDO 保留 LVDIFS<2:0> LVDIE LVDIF LVDVS<3:0> 保留 LVDEN FLTEN bit31-16 LVDO bit15 R LVD 输出状态位 0: 被监测电压高于电压阈值 1: 被监测电压低于电压阈值 bit14-13 LVDIFS<2:0> bit12-10 R/W LVD 中断标志产生模式选择位 000:LVD 输出状态位 (LVDO) 上升沿产生中断 001:LVD 输出状态位 (LVDO) 下降沿产生中断 010:LVD 输出状态位 (LVDO) 高电平产生中断 011:LVD 输出状态位 (LVDO) 低电平产生中断 1xx:LVD 输出状态位 (LVDO) 变化 ( 上升或下降沿 ) 产生中断 LVDIE bit9 R/W LVD 中断使能位 LVDIF bit8 R/W LVD 中断标志位 0: 未发生 LVD 触发事件 1: 发生 LVD 触发事件边沿模式产生中断标志时, 可以写 1 清除标志 ; 电平模式产生中断标志时, 该标志只读, 触发电平消失后, 中断标志自动清零 LVDVS<3:0> bit7-4 R/W LVD 触发电压 ( 电压为设计值 ) 0000:2.4V 0001:2.6V 0010:2.8V 0011:3.0V 0100:3.2V 0101:3.4V 0110:3.6V 0111:3.8V 1000:4.0V 1001:4.2V V1.0 26/218

27 1010:4.4V 1011:4.6V 1100:4.8V 1101:5.0V 111x: 监测 LVDIN, 阈值电压 1.25V bit3-2 LVD_FLTEN bit1 R/W LVD 滤波使能位 LVDEN bit0 R/W LVD 使能位 注 1: 对 SCU_LVDC 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护 V1.0 27/218

28 2. 5 系统低功耗操作模式 概述 配置外设时钟控制寄存器 SCU_PCLKEN0 和 SCU_PCLKEN1, 可分别关闭芯片各个外设功能模块电路的时钟, 使该部分电路功耗降到最低 通过 WFI 指令, 可使芯片进入休眠状态, 配置 SCR 寄存器的 SLEEPDEEP 位, 可选择休眠状态为睡眠模式或深度睡眠模式 芯片进入休眠状态后, 所有 I/O 端口将保持进入休眠前的状态 为了降低功耗, 所有 I/O 端口都应保持为高电平或低电平, 同时避免输入端口悬空而产生漏电流, 可通过弱上拉或下拉将悬空的输入端口固定为高电平或低电平 芯片进入休眠状态后, 时钟工作状态参考下表 : 时钟 睡眠模式 深度睡眠模式 LOSC 工作 ( 当配置字 CFG_WORD0 工作 ( 当配置字 CFG_WORD0 的 LOSCEN 位使能时 ) 的 LOSCEN 位使能时 ) HOSC 工作 ( 若使能 ) 关闭 HRC 工作 ( 若使能 ) 关闭 LRC 工作 ( 若使能 ) 工作 表 2-1 低功耗模式时钟状态列表 注 1:LOSC 运行状态由配置字 CFG_WORD0 的 LOSCEN(LOSC 使能 / 禁止位 ) 来决定, 当该位使能时 LOSC 工作, 当该位禁止时 LOSC 不工作 睡眠模式 在睡眠模式下, 芯片内核时钟停止, 指令停止运行 可通过复位或中断唤醒睡眠模式 芯片进入睡眠模式的步骤如下 : 1. 配置休眠状态选择位 SLEEPDEEP=0; 2. 运行等待中断 (WFI) 指令, 进入睡眠模式 在睡眠模式下外设功能模块继续运行, 并可能产生中断使内核处理器恢复运行 睡眠模式下不访问存储器系统, 相关控制器和内部总线 在睡眠模式下, 内核处理器的状态和寄存器, 外设寄存器和内部 SRAM 的值都会保持, 端口的逻辑电平也会保持睡眠前的状态 深度睡眠模式 在深度睡眠模式下, 芯片内核时钟停止, 指令停止运行, 系统主时钟振荡器停止工作 (LOSC 和 LRC 除外 ) 可通过复位或中断唤醒深度睡眠模式 芯片进入深度睡眠模式的步骤如下 : 1. 配置休眠状态选择位 SLEEPDEEP=1; 2. 运行等待中断 (WFI) 指令, 进入深度睡眠模式 在深度睡眠模式下, 外设功能模块 ( 除支持深度睡眠唤醒模块外 ) 都停止工作 深度睡眠模式下不访问存储器系统, 相关控制器和内部总线 在深度睡眠模式下, 内核处理器的状态和寄存器, 外设寄存器和内部 SRAM 的值都会保持, 端口的逻辑电平也会保持深度睡眠前的状态 V1.0 28/218

29 唤醒方式 芯片可通过以下事件从休眠状态唤醒, 并执行下一条指令或进入中断处理程序 如果是中断唤醒且该中断已使能, 则唤醒后立即进入中断处理程序, 否则执行休眠时的下一条指令 睡眠模式唤醒 : 所有中断均可以唤醒睡眠模式 芯片复位唤醒睡眠模式 深度睡眠模式唤醒 : 外部端口中断 PINTx 可以唤醒深度睡眠模式 RTC 中断唤醒深度睡眠模式 WDT 中断唤醒深度睡眠模式 ADC 中断唤醒深度睡眠模式 ( 工作于 LRC 时钟源 ) LVD 中断唤醒深度睡眠模式 芯片复位唤醒深度睡眠模式 唤醒时间 芯片从睡眠模式唤醒, 无等待时间, 直接进入正常运行模式 芯片从深度睡眠模式唤醒, 在系统时钟振荡器起振后, 还需要等待一段时间, 时钟振荡器稳定工作后, 才会进入正常运行模式, 该等待时间与芯片主系统时钟源相关 : 1) 主系统时钟源为 HRC 时, 等待时间为 2048 个 HRC 时钟周期 ; 2) 主系统时钟源为 PLLCLK 时, 在 PLL 锁频稳定后, 等待时间为 256 个 PLL 时钟周期 ; 3) 主系统时钟源为 HOSC 时, 等待时间由 HOSC 振荡器稳定时间选择位 HOSC_TS 进行设置 ; 4) 主系统时钟源为 LRC 或 LOSC 时, 无等待时间 FLASH 存储器等待功能 FLASH 存储器的访问频率对芯片功耗影响较大, 降低其访问频率, 可降低芯片功耗 可以通过降低系统时钟频率来降低 FLASH 存储器的访问频率, 但这同时也会降低芯片外设模块的工作速率 芯片支持增加 FLASH 存储器等待时间的设置, 在不降低系统时钟频率的前提下, 降低 FLASH 存储器取指令或数据的频率, 从而降低整体芯片功耗 配置 SCU_FLASHW<3:0>, 可设定 FLASH 访问的等待时间 V1.0 29/218

30 特殊功能寄存器 FLASH 访问等待时间寄存器 (SCU_FLASHW) 偏移地址 :20 H 复位值 : _ _ _ B 保留 保留 ACCT<3:0> bit31-4 FLASH 读取访问等待时间设置位 0:2TCLK 完成 FLASH 读取 ACCT<3:0> bit3-0 R/W 1:3TCLK 2:4TCLK... F:17TCLK 注 1: 对 SCU_FLASHW 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护 注 2:TCLK 时钟周期与芯片系统时钟周期相同 V1.0 30/218

31 2. 6 系统时钟 时钟源概述 LOSC KHz 晶体振荡器 ( 支持外部 KHz 时钟输入 ) 作为 RTC 时钟源 ( 匹配电容内置 ), 可配置为系统时钟源 HOSC 1~4MHz 晶体振荡器 (XT 模式 ) 或 8~20MHz 晶体振荡器 (HS 模式 ), 支持外部时钟输入, 可配置为系统时钟源 HRC 内部 16MHz RC 时钟振荡器可配置为系统时钟源, 出厂校准精度 ±1% (32.768KHz 晶体振荡器工作时, 支持实时调校, 确保全工作范围时钟精度 ) LRC PLL 内部 32KHz RC 时钟振荡器用于 WDT 时钟源, 可配置为系统时钟源 内部集成锁相环电路 PLL, 倍频时钟源可选择外部 4MHz LOSC 内部 4MHz(HRC/4) 或 LRC 时钟源 固定倍频至 32MHz 时钟输出 结构框图 SYSCLK_SSE SYSCLK_DIV LOSC HOSC 2 分频 div/32 CLKO PLL_SSE HRC LRC 分频器 4 分频 8 分频 16 分频 32 分频 64 分频 滤波器 MCU_CLK 128 分频 LOSC(32K) HOSC(4M) HRC/4(4M) LRC(32K) PLL PLL 图 2-6 系统时钟电路结构框图 时钟源 LOSC 通过 LOSC0 和 LOSC1 端口外接 KHz 晶振, 作为 LOSC 振荡器 芯片内置晶振匹配电容, 用户无需外接匹配电容, 但需要外接反馈电阻 LOSC 可用于实时时钟 RTC 模块 ADC 模块 LCD 模块和 WDT 模块的时钟源, 也可配置作为芯片的主系统时钟源 LOSC 振荡器电路示意图如下 : V1.0 31/218

32 LOSC0 C1 LOSC_IN Rf LOSC1 C2 LOSC_EN 图 2-7 LOSC 振荡器电路示意图 注 1: 电阻 Rf 参考取值为 10MΩ HOSC 芯片配置字控制位 HOSCM=00 时, 选择外部时钟振荡器 HS 模式, 此时 PB16 和 PB17 端口被强制用作 HOSC0 和 HOSC1 晶振端口 通过 HOSC0 和 HOSC1 端口外接 8M~20MHz 晶振, 作为 HOSC 振荡器, 需外接匹配电容 芯片配置字控制位 HOSCM=01 时, 选择外部时钟振荡器 XT 模式, 此时 PB16 和 PB17 端口被强制用作 HOSC0 和 HOSC1 晶振端口 通过 HOSC0 和 HOSC1 端口外接 1M~4MHz 晶振, 作为 HOSC 振荡器, 需外接匹配电容 芯片配置字控制位 HOSCM=10 时, 可从 HOSC0 端口输入外部时钟,HOSC1 端口用作普通 I/O 端口 芯片配置字控制位 HOSCM=11 时,HOSC0 和 HOSC1 都用作普通 I/O 端口 HOSC 可配置作为芯片的主系统时钟源 HOSC 振荡器电路示意图如下 : C1 HOSC0 HOSC_IN C2 RS HOSC1 Rf HOSC_EN 图 2-8 HOSC 振荡器电路示意图 注 : 电阻 RS 为可选配置 Osc Type 晶振频率 C1* C2* 1MHz XT 2MHz 4MHz 15 ~ 33pF 15 ~ 33pF 8MHz HS 16MHz 20MHz 15pF 15pF 表 2-1 晶体振荡器电容参数参考表 HRC 芯片内置 16MHz RC 时钟振荡器, 出厂校准精度 ±1%(VDD=5V, 温度 25 ) 当外部 RTC 时钟振荡器 LOSC 工作时, 可通过配置字控制位 HRCCEB, 使能 HRC 实时调校功能, 调校精度 ±1%( 精度与 LOSC 振荡器自身的精度有关 ) V1.0 32/218

33 LRC 芯片内置 32KHz RC 时钟振荡器, 用作 WDT 计数时钟源, 也可配置作为主系统时钟源 系统时钟源切换 芯片上电复位后,HRC 默认作为系统时钟源 配置 SYSCLK_SSE<2:0>, 可切换系统时钟源, 芯片内置时钟无缝切换电路, 保证时钟切换稳定 但无缝切换电路会对时钟切换产生一定周期的切换延迟,SYSCLK_CHG 标志位为 1 表示系统时钟正在切换中, 建议用户此时不要更改系统时钟切换选择位 SYSCLK_SSE<2:0>;SYSCLK_CHG 标志位为 0 表示上一次系统时钟切换完成 芯片初始化时, 必须进行系统时钟源切换 为保证系统工作稳定, 芯片对系统时钟的切换有保护机制 即当选择切换的目标时钟源处于工作异常或不稳定状态时, 即使时钟切换完成, 当前采用的时钟源有可能仍与切换目标不一致, 即本次时钟切换不成功 在切换完成后, 可通过状态位 SYSCLK_SST 查询当前工作状态下所采用的系统时钟源, 以判断时钟切换是否成功 用户每次写 SYSCLK_SSE<2:0> 位 ( 包括不改变原有值 ) 都会触发一次时钟切换动作 系统时钟分频 系统时钟支持一个最大分频比为 1:128 的后分频器 后分频器本身不可读写, 配置系统时钟切换选择位 SYSCLK_SSE<2:0> 后, 后分频器计数自动清零, 但不影响分频比设置 外设模块时钟配置 芯片各外设功能模块的工作时钟源, 可以通过外设时钟控制寄存器 SCU_PCLKEN0 和 SCU_PCLKEN1 的各控制位使能或关闭, 从而最大限度降低芯片功耗 特殊功能寄存器 系统时钟控制寄存器 (SCU_SCLKEN0) 偏移地址 :40 H 复位值 : _ _ _ B HRC_WAIT_S 保留 LRC_ON LRC_EN 保留 HRC_ON HRC_EN EL SYSCLK SYS 保 SYSCLK_ 保 SYSCLK_ 保保留 SYSCLK_SSE<2:0> _CHG CLKOE 留 DIV<2:0> 留 SST<2:0> 留 bit31-26 LRC_ON bit25 R LRC 振荡器工作标志位 0: 关闭状态 1: 工作状态 LRC_EN bit24 R/W LRC 振荡器使能位 ( 配置字 WDTEN 为 0 时有效 ) V1.0 33/218

34 bit23-20 HRC_WAIT_SEL<1:0> bit19-18 R/W HRC 调校间隔时间设置位 00: 8 个 RTC 时钟周期 01: 32 个 RTC 时钟周期 10: 128 个 RTC 时钟周期 11: 512 个 RTC 时钟周期 HRC_ON bit17 R HRC 振荡器工作标志位 0: 关闭状态 1: 开启状态 HRC_EN bit16 R/W HRC 振荡器使能位 bit15-14 SYSCLK_CHG bit13 R 系统时钟切换标志位 0: 切换完成 1: 切换进行中 SYSCLKOE bit12 R/W 系统时钟 128 分频输出使能位 ( 通过 SYSCLKO 端口输出 ) bit11 R/W SYSCLK_DIV<2:0> bit10-8 R/W 系统时钟后分频选择位 000:1:1 001:1:2 010:1:4 011:1:8 100:1:16 101:1:32 110:1:64 111:1:128 bit7 SYSCLK_SST<2:0> bit6-4 R 系统时钟源标志位 000:HRC 001:LRC 010:HOSC 011:PLLCLK 100:LOSC 101~111: 保留 bit3 SYSCLK_SSE<2:0> bit2-0 R/W 系统时钟切换选择位 000:HRC( 内部 16MHz RC 时钟 ) 001:LRC( 内部 32KHz RC 时钟 ) 010:HOSC( 外部 2M~20MHz 主时钟 ) 011:PLLCLK 100:LOSC( 外部 KHz RTC 时钟 ) 101~111: 保留 注 1: 对 SCU_SCLKEN0 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护 V1.0 34/218

35 系统时钟设置寄存器 (SCU_SCLKEN1) 偏移地址 :44 H 复位值 : _ _ _ B 保留 WDT32K _ SEL LCD32K _ SEL ADC32K _ SEL PLL_ LOC K PLL_ SSE<2:0> PLL_UL OCK_ SET<1:0 > PLL_ RDY PLL_ EN LOSC LOSC LPEN RDY 保留 HOSC_ TS<1:0> HOSC _ RDY HOSC _ EN bit31-27 WDT32K_SEL bit26 R/W WDT 32K 时钟选择位 0: LRC 1: LOSC LCD32K_SEL bit25 R/W LCD 32K 时钟选择位 0: LRC 1: LOSC ADC32K_SEL bit24 R/W ADC 32K 时钟选择位 0: LRC 1: LOSC PLL_LOCK bit23 R PLL 锁频标志 0:PLL 失锁 1: 锁频信号稳定 PLL_SSE<2:0> bit22-20 R/W PLL 时钟源选择 (PLL_EN 为 0 时可写 ) 000:LRC( 内部 32KHz) 001:LOSC( 外部 32KHz) 010: 保留 011: 保留 100:HRC/4 ( 内部 4MHz) 101:HOSC/4 ( 外接 16MHz 晶振 ) 110:HOSC ( 外接 4MHz 晶振 ) 111: 保留 PLL_ULOCK_SET<1:0> bit19-18 R/W PLL 作为系统时钟时失锁处理 0, 无任何处理 01:PLL 时钟门控禁止, 无系统时钟, 等重新锁频后, 提供时钟 10: 系统时钟切换成 HRC 11: 系统时钟切换成 HRC,PLL 锁频后自动切回 PLL_RDY bit17 R PLL 稳定标志 0: 不稳定 1: 稳定 PLL_EN bit16 R/W PLL 使能 LOSC_LPEN bit15 R/W LOSC 低功耗模式 V1.0 35/218

36 LOSC_RDY bit14 R LOSC 振荡器稳定标志位 0: 不稳定 1: 稳定 bit13-4 HOSC_TS<1:0> bit3-2 R/W HOSC 振荡器稳定时间选择位 (HOSC_EN=0 时可写 ) 00:512 个外部时钟周期 01:1024 个外部时钟周期 10:2048 个外部时钟周期 11: 保留 HOSC_RDY bit1 R HOSC 振荡器稳定标志位 0: 不稳定 1: 稳定 HOSC_EN bit0 R/W HOSC 振荡器使能位 1 : 使能 ( 配置字控制位 HOSCM 00 时有效 ) 注 1: 对 SCU_SCLKEN1 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护 外设时钟控制寄存器 0(SCU_PCLKEN0) 偏移地址 :48 H 复位值 : _ _ _ B 保留 保留 WDT LCDC RTC ADC 保留 IAP GPIO SCU bit31-8 WDT bit7 R/W WDT 时钟使能位 LCDC bit6 R/W LCDC 时钟使能位 RTC bit5 R/W RTC 时钟使能位 ADC bit4 R/W ADC 时钟使能位 bit3 IAP bit2 R/W FLASH_IAP 时钟使能位 GPIO bit1 R/W GPIO 时钟使能位 SCU bit0 R SCU 时钟使能位读取该位始终为 1 V1.0 36/218

37 注 1: 对 SCU_PCLKEN0 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护 外设时钟控制寄存器 1(SCU_PCLKEN1) 偏移地址 :4C H 复位值 : _ _ _ B 保留 I2C 保留 SPI 保留 EUART0 UART3 UART2 UART1 UART0 保留 T32N2 T32N1 T32N0 保留 T16N3 T16N2 T16N1 T16N0 bit31-29 I2C bit28 R/W I2C 时钟使能位 bit27-25 SPI bit24 R/W SPI 时钟使能位 bit23-21 EUART0 bit20 R/W EUART0 时钟使能位 UART3 bit19 R/W UART3 时钟使能位 UART2 bit18 R/W UART2 时钟使能位 UART1 bit17 R/W UART1 时钟使能位 UART0 bit16 R/W UART0 时钟使能位 bit15-11 T32N2 bit10 R/W T32N2 时钟使能位 T32N1 bit9 R/W T32N1 时钟使能位 T32N0 bit8 R/W T32N0 时钟使能位 bit7-4 T16N3 bit3 R/W T16N3 时钟使能位 T16N2 bit2 R/W T16N2 时钟使能位 V1.0 37/218

38 T16N1 bit1 R/W T16N0 bit0 R/W T16N1 时钟使能位 T16N0 时钟使能位 注 1: 对 SCU_PCLKEN1 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护 V1.0 38/218

39 2. 7 中断和异常处理 中断和异常 Cortex-M0 内核支持嵌套向量中断控制器 NVIC(Nested Vectored Interrupt Controller), 具体功能如下 : 支持中断嵌套支持中断向量支持中断优先级动态调整支持中断可屏蔽 对 Cortex-M0 内核来说, 打断程序正常执行流程的事件均称之为异常, 中断也是其中一种异常 为便于理解, 本文档将内核的中断等事件称为异常, 将外设模块的中断称为中断 异常 / 中断优先级操作说明 : 操作类型抢占末尾连锁返回迟来 描述 产生条件 :ISR 或线程正在执行时, 出现新的优先级更高的异常 / 中断 操作结果 : 如果当前处于线程状态, 则产生异常 / 中断挂起中断 ; 如果当前处于 ISR 状态, 则产生中断嵌套, 处理器自动保存工作状态并压栈 产生条件 : 当前 ISR 执行结束, 正在返回时, 出现新的优先级更高的异常 / 中断 操作结果 : 跳过出栈操作, 处理新的异常 / 中断 产生条件 : 当前 ISR 执行结束, 正在返回时, 没有出现新的优先级更高的异常 / 中断 操作结果 : 执行出栈操作, 并将处理器状态恢复为进入 ISR 之前的状态 产生条件 : 当前 ISR 执行开始, 正在保存时, 出现新的优先级更高的异常 / 中断 操作结果 : 处理器转去处理优先级更高的异常 / 中断 表 2-2 异常 / 中断优先级操作类型说明列表 注 1:ISR Interrupt Service Routine, 中断服务程序 异常 / 中断优先级 : 编号 类型 优先级 简介 0 N/A N/A 没有异常在运行 1 复位 -3( 最高 ) 复位 2 NMI -2 不可屏蔽中断 ( 来自外设 NMI 中断输入 ) 3 Hard Fault -1 所有被禁用的 Fault, 都将升级为 Hard Fault 4~10 保留 NA - 11 SVC 可编程控制 系统服务调用 12~13 保留 NA - 14 PendSV 可编程控制 为系统设备而设的 可悬挂请求 15 SysTick 可编程控制 系统定时计数器 16 IRQ0 可编程控制 外设中断 0 17 IRQ1 可编程控制 外设中断 1 47 IRQ31 可编程控制 外设中断 31 表 2-3 异常 / 中断优先级列表 Cortex-M0 支持如下异常 / 中断 : V1.0 39/218

40 NMI 中断 Hard Fault 异常 SVC 异常 PendSV 异常 SysTick 异常 和 32 个外设中断请求 IRQ0~IRQ31 其中 Hard Fault 异常 SVC 异常 PendSV 异常 SysTick 异常为 Cortex-M0 内核异常源, 只受 Cortex-M0 内核控制, 而 NMI 中断与 32 个 IRQ 可由芯片配置控制 虽然 Cortex-M0 对 NMI 不支持中断使能位, 但为了防止芯片上电初始化完成前, 误产生 NMI 中断源, 而误进中断, 芯片提供了 NMI 使能位 NMIEN, 可在 NMI 中断源配置完成后再设置 NMIEN=1 对于 32 个 IRQ,Cortex-M0 内核提供 32 个 IRQ 使能位, 可对每个中断请求独立控制 配置 NVIC_ISER 和 NVIC_ICER 中断控制寄存器可使能或禁止 IRQ 配置 NVIC_PR0~NVIC_PR7 优先级控制寄存器, 可设置 IRQ0~IRQ31 的中断优先级 如果同时产生多个 IRQ 请求, 则最先响应优先级最高的 IRQ; 如果同时产生多个相同最高优先级的 IRQ 请求, 则按照中断向量分配表, 最先响应向量表编号最低的 IRQ, 即如果同时产生中断优先级相同的 IRQ0 与 IRQ1, 则先响应 IRQ0 V1.0 40/218

41 中断和异常向量的分配 编号 类型 功能 说明 0~15 异常 Cortex-M0 内核异常, 包括 NMI 不可屏蔽中断 16 IRQ0 PINT0 外部端口中断 0 17 IRQ1 PINT1 外部端口中断 1 18 IRQ2 PINT2 外部端口中断 2 19 IRQ3 PINT3 外部端口中断 3 20 IRQ4 PINT4 外部端口中断 4 21 IRQ5 PINT5 外部端口中断 5 22 IRQ6 PINT6 外部端口中断 6 23 IRQ7 PINT7 外部端口中断 7 24 IRQ8 T16N0 中断 16 位定时器 / 计数器 0 中断 25 IRQ9 T16N1 中断 16 位定时器 / 计数器 1 中断 26 IRQ10 T16N2 中断 16 位定时器 / 计数器 2 中断 27 IRQ11 T16N3 中断 16 位定时器 / 计数器 3 中断 28 IRQ12 T32N0 中断 32 位定时器 / 计数器 0 中断 29 IRQ13 T32N1 中断 32 位定时器 / 计数器 1 中断 30 IRQ14 T32N2 中断 32 位定时器 / 计数器 2 中断 31 IRQ15 Reserved 预留 32 IRQ16 WDTINT 看门狗中断 33 IRQ17 RTCINT 实时时钟中断 34 IRQ18 Reserved 预留 35 IRQ19 ADCINT 模数转换中断 36 IRQ20 LCDINT 液晶显示中断 37 IRQ21 LVDINT 低电压监测 0 中断 38 IRQ22 Reserved 预留 39 IRQ23 UART0 中断 UART0 中断 40 IRQ24 UART1 中断 UART1 中断 41 IRQ25 UART2 中断 UART2 中断 42 IRQ26 UART3 中断 UART3 中断 43 IRQ27 EUART0 中断 EUART0 中断 44 IRQ28 Reserved 预留 45 IRQ29 SPIINT SPI 中断 46 IRQ30 I2CINT I2C 中断 47 IRQ31 Reserved 预留 表 2-4 IRQ 分配列表 中断向量表的重映射 Cortex-M0 核心本身并不支持中断向量表的重映射, 在 HR8P287 芯片中有两个特殊功能寄存器 中断向量表重映射使能寄存器 和 中断向量表偏移寄存器, 可以支持中断向量表的重映射 具体的使用方式可参考 FLASH 自编程 (IAP) 相关章节的描述 V1.0 41/218

42 特殊功能寄存器 NMI 控制寄存器 (SCU_NMIC) 偏移地址 :04 H 复位值 : _ _ _ B 保留 保留 NMICS<4:0> NMIEN bit31-6 NMICS<4:0> bit5-1 R/W NMI 不可屏蔽中断选择位 00000:IRQ :IRQ :IRQ31 NMIEN bit0 R/W NMI 不可屏蔽中断使能位 注 1: 对 SCU_NMIC 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护 中断向量表重映射使能寄存器 (SCU_TBLRMEN) 偏移地址 :60 H 复位值 : _ _ _ B 保留 TBLRE 保留 MAPEN bit31-1 TBLREMAPEN bit0 R/W 中断向量表重映射使能 0: 中断向量表位于 FLASH Memory 的 0 地址开始的一段空间 ( 默认状态 ); 目前共支持 48 个向量, 因此, 这段空间的大小为 192 字节 ; 1: 中断向量表位于 中断向量表偏移寄存器 指定的地址开始的 192 字节空间 中断向量表偏移寄存器 (SCU_TBLOFFS) 偏移地址 :64 H 复位值 : _ _ _ B TBLOFF<31:8> TBLOFF<15:8> TBLOFF<7:0> TBLOFF<31:8> bit31-8 R/W 中断向量表偏移地址的高 24 位该寄存器存放重映射后的中断向量表所在的起始地址, 中断向量表重映射使能寄存器 为 1 时有效 TBLOFF<7:0> bit7-0 R 中断向量表偏移地址的低 8 位, 不可写, 读返回全零 ; V1.0 42/218

43 注 : 该地址为起始地址, 需满足如下要求 : 必须先求出系统中共有多少个向量, 再把这个数字向上增大到是 2 的整次幂, 而起始地址必须对齐到后者的边界上 如果一共有 32 个中断, 则共有 32+16( 系统异常 )=48 个向量, 向上增大到 2 的整次幂后值为 64, 因此地址必须能被 64 4=256 整除, 从而合法的起始地址可以是 :0x000,0x100, 0x200 等 IRQ0~31 置中断请求使能寄存器 (NVIC_ISER) 偏移地址 :00 H 复位值 : _ _ _ B SETENA<31:16> SETENA<15:0> SETENA<31:0> bit31-0 R/W IRQx 使能位 0: 中断禁止 1: 中断使能软件写 1 使能中断请求, 写 0 无效 注 : 对 NVIC_ISER 寄存器中的各 IRQx 使能位, 写 0 无效, 写 1 才使能中断请求 ; 读操作时, 实际是读取 IRQx 中断使能的状态, 读取的值为 1 表示中断使能, 为 0 表示中断禁止 IRQ0~31 清中断请求使能寄存器 (NVIC_ICER) 偏移地址 :80 H 复位值 : _ _ _ B CLRENA<31:16> CLRENA<15:0> CLRENA<31:0> bit31-0 R/W IRQx 禁止位 0: 中断禁止 1: 中断使能软件写 1 禁止中断请求, 写 0 无效 注 : 对 NVIC_ICER 寄存器中的各 IRQx 禁止位, 写 0 无效, 写 1 才禁止中断请求 ; 读操作时, 实际是读取 IRQx 中断使能的状态, 读取的值为 1 表示中断使能, 为 0 表示中断禁止 IRQ0~31 置中断挂起寄存器 (NVIC_ISPR) 偏移地址 :00 H 复位值 : _ _ _ B SETPEND<31:16> SETPEND<15:0> SETPEND<31:0> bit31-0 R/W 置 IRQx 挂起位 0: 中断未挂起 1: 中断挂起软件写 1 挂起中断, 写 0 无效 注 : 对 NVIC_ISPR 寄存器中的各 IRQx 挂起位, 写 0 无效, 写 1 才挂起中断 ; 读操作时, 实际是读取 IRQx 中断挂起的状态, 读取的值为 1 表示中断挂起, 为 0 表示中断未挂起 V1.0 43/218

44 IRQ0~31 清中断挂起寄存器 (NVIC_ICPR) 偏移地址 :80 H 复位值 : _ _ _ B CLRPEND<31:16> CLRPEND<15:0> CLRPEND<31:0> bit31-0 R/W 清 IRQx 挂起位 0: 中断未挂起 1: 中断挂起软件写 1 清除中断挂起, 写 0 无效 注 : 对 NVIC_ICPR 寄存器中的各 IRQx 清挂起位, 写 0 无效, 写 1 才清除中断挂起 ; 读操作时, 实际是读取 IRQx 中断挂起的状态, 读取的值为 1 表示中断挂起, 为 0 表示中断未挂起 IRQ0~3 优先级控制寄存器 (NVIC_PR0) 偏移地址 :00 H 复位值 : _ _ _ B PRI_3<1:0> 保留 PRI_2<1:0> 保留 PRI_1<1:0> 保留 PRI_0<1:0> 保留 PRI_3<1:0> bit31-30 R/W IRQ3 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit29-24 PRI_2<1:0> bit23-22 R/W IRQ2 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit21-16 PRI_1<1:0> bit15-14 R/W IRQ1 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit13-8 PRI_0<1:0> bit7-6 R/W IRQ0 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit5-0 V1.0 44/218

45 IRQ0~3 优先级控制寄存器 (NVIC_PR1) 偏移地址 :04 H 复位值 : _ _ _ B PRI_7<1:0> 保留 PRI_6<1:0> 保留 PRI_5<1:0> 保留 PRI_4<1:0> 保留 PRI_7<1:0> bit31-30 R/W IRQ7 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit29-24 PRI_6<1:0> bit23-22 R/W IRQ6 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit21-16 PRI_5<1:0> bit15-14 R/W IRQ5 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit13-8 PRI_4<1:0> bit7-6 R/W IRQ4 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit5-0 IRQ0~3 优先级控制寄存器 (NVIC_PR2) 偏移地址 :08 H 复位值 : _ _ _ B PRI_11<1:0> 保留 PRI_10<1:0> 保留 PRI_9<1:0> 保留 PRI_8<1:0> 保留 PRI_11<1:0> bit31-30 R/W IRQ11 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit29-24 PRI_10<1:0> bit23-22 R/W IRQ10 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 V1.0 45/218

46 11: 最低优先级 bit21-16 PRI_9<1:0> bit15-14 R/W IRQ9 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit13-8 PRI_8<1:0> bit7-6 R/W IRQ8 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit5-0 IRQ0~3 优先级控制寄存器 (NVIC_PR3) 偏移地址 :0C H 复位值 : _ _ _ B PRI_15<1:0> 保留 PRI_14<1:0> 保留 PRI_13<1:0> 保留 PRI_12<1:0> 保留 PRI_15<1:0> bit31-30 R/W IRQ15 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit29-24 PRI_14<1:0> bit23-22 R/W IRQ14 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit21-16 PRI_13<1:0> bit15-14 R/W IRQ13 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit13-8 PRI_12<1:0> bit7-6 R/W IRQ12 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit5-0 V1.0 46/218

47 IRQ16~19 优先级控制寄存器 (NVIC_PR4) 偏移地址 :10 H 复位值 : _ _ _ B PRI_19<1:0> 保留 PRI_18<1:0> 保留 PRI_17<1:0> 保留 PRI_16<1:0> 保留 PRI_19<1:0> bit31-30 R/W IRQ19 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit29-24 PRI_18<1:0> bit23-22 R/W IRQ18 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit21-16 PRI_17<1:0> bit15-14 R/W IRQ17 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit13-8 PRI_16<1:0> bit7-6 R/W IRQ16 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit5-0 IRQ20~23 优先级控制寄存器 (NVIC_PR5) 偏移地址 :14 H 复位值 : _ _ _ B PRI_23<1:0> 保留 PRI_22<1:0> 保留 PRI_21<1:0> 保留 PRI_20<1:0> 保留 PRI_23<1:0> bit31-30 R/W IRQ23 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit29-24 PRI_22<1:0> bit23-22 R/W IRQ22 优先级设置位 00: 最高优先级 01: 次高优先级 V1.0 47/218

48 10: 次低优先级 11: 最低优先级 bit21-16 PRI_21<1:0> bit15-14 R/W IRQ21 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit13-8 PRI_20<1:0> bit7-6 R/W IRQ20 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit5-0 IRQ24~27 优先级控制寄存器 (NVIC_PR6) 偏移地址 :18 H 复位值 : _ _ _ B PRI_27<1:0> 保留 PRI_26<1:0> 保留 PRI_25<1:0> 保留 PRI_24<1:0> 保留 PRI_27<1:0> bit31-30 R/W IRQ27 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit29-24 PRI_26<1:0> bit23-22 R/W IRQ26 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit21-16 PRI_25<1:0> bit15-14 R/W IRQ25 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit13-8 PRI_24<1:0> bit7-6 R/W IRQ24 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit5-0 V1.0 48/218

49 IRQ28~31 优先级控制寄存器 (NVIC_PR7) 偏移地址 :1C H 复位值 : _ _ _ B PRI_31<1:0> 保留 PRI_30<1:0> 保留 PRI_29<1:0> 保留 PRI_28<1:0> 保留 PRI_31<1:0> bit31-30 R/W IRQ31 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit29-24 PRI_30<1:0> bit23-22 R/W IRQ30 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit21-16 PRI_29<1:0> bit15-14 R/W IRQ29 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit13-8 PRI_28<1:0> bit7-6 R/W IRQ28 优先级设置位 00: 最高优先级 01: 次高优先级 10: 次低优先级 11: 最低优先级 bit5-0 V1.0 49/218

50 2. 8 系统控制块 (SCB) 概述 系统控制块提供芯片内核系统实现的状态信息, 并对内核系统工作进行控制 特殊功能寄存器 CPUID 寄存器 (CPUID) 偏移地址 :00 H 复位值 : _ _ _ B IMPLEMENTER<7:0> VARIANT<3:0> CONSTANT<3:0> PARTNO<11:0> REVISION<3:0> IMPLEMENTER<7:0> bit31-24 R VARIANT<3:0> bit23-20 R CONSTANT<3:0> bit19-16 R PARTNO<11:0> bit15-4 R REVISION<3:0> bit3-0 R 处理器实现者编号 0x41,ARM 主版本号 R=0x0, 作为 rnpn 版本编号格式中的主要编号处理器构架 0xC,ARMv6-M 处理器分类号 0xC20,Cortex-M0 次版本号 P=0x0, 作为 rnpn 版本编号格式中的次要编号 中断控制和状态寄存器 (ICSR) 偏移地址 :04 H 复位值 : _ _ _ B NMIPEN PENDS PENDS PENDS PENDS ISRPEN VECTPENDIN 保留保留保留 DSET VSET VCLR TSET TCLR DDING G<5:4> VECTPENDING<3:0> 保留 VECTACTIVE<5:0> NMIPENDSET bit31 R/W NMI 中断挂起控制位 0: 不置 NMI 中断挂起 1: 置 NMI 中断挂起 bit30-29 R PENDSVSET bit28 R/W 置 PendSV 异常挂起位 0: 无效 1: 置 PendSV 异常挂起 PENDSVCLR bit27 R/W 清 PendSV 异常挂起位 0: 无效 1: 清除 PendSV 异常挂起 PENDSTSET bit26 R/W 置 SysTick 异常挂起位 0: 无效 1: 置 SysTick 异常挂起 PENDSTCLR bit25 R/W 清 SysTick 异常挂起位 V1.0 50/218

51 0: 无效 1: 清除 SysTick 异常挂起 bit24-23 R ISRPENDDING bit22 R 中断挂起标志位 0: 无中断挂起 1: 有中断挂起 bit21-18 R VECTPENDING<5:0> bit17-12 R 当前的挂起中, 优先级最高的异常 / 中断号 0x0: 无挂起异常 / 中断非 0: 当前被挂起的异常 / 中断中, 优先级最高的异常 / 中断号 bit11-6 R VECTACTIVE<5:0> bit5-0 R 当前被处理的异常 / 中断号 0x0: 线程 (Thread) 模式非 0: 当前被处理的异常 / 中断号 应用中断和复位控制寄存器 (AIRCR) 偏移地址 :0C H 复位值 : _ _ _ B VECTKEY<15:0> SYSRESET VECTCLR 保 ENDIANNESS 保留 REQ ACTIVE 留 VECTKEY<15:0> bit31-16 W 向量关键码位只能写 0x05FA, 其它无效 ENDIANNESS bit15 R 存储器数据格式选择位 0: 小端格式 1: 大端格式 bit14-3 SYSRESETREQ bit2 W 系统复位请求位 0: 无效 1: 请求系统复位, 复位后自动清零 VECTCLRACTIVE bit1 W 异常 / 中断状态清除位该位只能写 0; 写 1 会产生 HardFault 异常 bit0 注 1: 寄存器 AIRCR 只能进行字写入, 且高半字只能写入 0x05FA, 否则对该寄存器的写入操作无效 系统控制寄存器 (SCR) 偏移地址 :10 H 复位值 : _ _ _ B 保留 SEVONP SLEEP SLEEP 保留保留保留 END DEEP ONEXIT bit31-5 V1.0 51/218

52 SEVONPEND bit4 R/W 中断被挂起时, 是否作为唤醒事件的选择位 0: 中断被挂起时, 不作为唤醒事件 1: 中断被挂起时, 作为唤醒事件 bit3 SLEEPDEEP bit2 R/W 休眠模式选择位 0: 睡眠模式 1: 深度睡眠模式 SLEEPONEXIT bit1 R/W 从 ISR 中断处理程序返回到线程模式时, 是否进入休眠状态的选择位 0: 不进入休眠状态 1: 进入休眠状态 bit0 配置和控制寄存器 (CCR) 偏移地址 :14 H 复位值 : _ _ _ B 保留 保留 STKALIGN 保留 UNALIGN_TRP 保留 bit31-10 STKALIGN bit9 R 非堆栈对齐标志位读取为 1, 指示异常入口 8 字节堆栈对齐 bit8-4 UNALIGN_TRP bit3 R 字或半字访问操作的非对齐故障标志位读取为 1, 指示非对齐访问产生硬故障 bit2-0 系统处理程序优先级寄存器 2(SHPR2) 偏移地址 :1C H 复位值 : _ _ _ B PRI_11<1:0> 保留 保留 PRI_11<1:0> bit31-30 R/W SVCall( 异常编号 11) 的优先级设置位 bit29-0 系统处理程序优先级寄存器 3(SHPR3) 偏移地址 :20 H 复位值 : _ _ _ B PRI_15<1:0> 保留 PRI_14<1:0> 保留 保留 PRI_15<1:0> bit31-30 R/W SysTick( 异常编号 15) 的优先级设置位 bit29-24 PRI_14<1:0> bit23-22 R/W PendSV( 异常编号 14) 的优先级设置位 bit21-0 V1.0 52/218

53 2. 9 系统定时器 (SYSTICK) 概述 SysTick 是一个系统递减计数器, 配置 SYST_RVR 寄存器, 可设定计数初值 当 SysTick 计数为 0 时,COUNTFLAG 状态位置 1, 并重载 SYS_RVR 中的计数初值 在处理器调试停机时,SysTick 停止计数 在计数过程中, 如果将 SYST_RVR 寄存器设置为 0, 则计数器递减计数到 0 后, 停止计数 SysTick 的当前计数值可以通过读 SYST_CVR 寄存器获得 如果写 SYST_CVR 寄存器, 则将该寄存器清零, 并且将 COUNTFLAG 位清 0, 写操作不会触发 SysTick 异常事件 访问 SysTick 寄存器时, 需使用字操作方式 配置 SysTick 计数器的步骤如下 : 1. 设置计数器重装值寄存器 SYST_RVR; 2. 清除计数器当前值寄存器 SYST_CVR; 3. 设置控制和状态寄存器 SYST_CSR 特殊功能寄存器 SYSTICK 控制和状态寄存器 (SYST_CSR) 偏移地址 :10 H 复位值 : _ _ _ B 保留 COUNTFLAG 保留 CLKSOURCE TICKINT ENABLE bit31-17 COUNTFLAG bit16 R SYSTICK 递减计数到零的标志位 0; 未计数到 0 1: 计数到 0 该位读操作后清 0, 或写 SYST_CVR 寄存器清 0 bit15-3 CLKSOURCE bit2 R/W SYSTICK 时钟源选择位 0: 基准时钟 1: 处理器时钟 TICKINT bit1 R/W SYSTICK 异常挂起使能位 0: 计数到 0 时, 不产生异常挂起 1: 计数到 0 时, 产生异常挂起 ENABLE bit0 R/W SYSTICK 计数器使能位 注 1: 处理器时钟为芯片内核工作时钟 HCLK, 时钟频率与系统时钟频率相同 注 2:SYSTICK 基准时钟, 实际是处理器时钟 3 分频后的时钟, 频率为 FHCLK/3 SYSTICK 重装值寄存器 (SYST_RVR) 偏移地址 :14 H 复位值 : _ _ _ B 保留 RELOAD<23:16> RELOAD<15:0> V1.0 53/218

54 bit31-24 RELOAD<23:0> bit23-0 R/W SYSTICK 计数器重载值计数范围 0x00_0001~0xFF_FFFF 如果为 0, SysTick 不计数 SYSTICK 当前值寄存器 (SYST_CVR) 偏移地址 :18 H 复位值 : _ _ _ B 保留 CURRENT <23:16> CURRENT<15:0> bit31-24 CURRENT<23:0> bit23-0 R/W SYSTICK 计数器当前值读取时返回 SysTick 计数器的当前值 写入任何值都会将该寄存器清零, 同时还会清零 COUNTFLAG 标志位 SYSTICK 校准值寄存器 (SYST_CALIB) 偏移地址 :1C H 复位值 : _ _ _ B NOREF SKEW 保留 TENMS<23:16> TENMS<15:0> NOREF bit31 R 基准时钟标志位 0: 不提供基准时钟 1: 提供基准时钟 SKEW bit30 R TENMS 校准值是否准确的标志位 0:TENMS 校准值准确 1:TENMS 校准值不准确 bit29-24 TENMS<23:0> bit23-0 R/W SYSTICK 校准值读取为 0 时, 表示校准值未知 V1.0 54/218

55 第 3 章存储资源 3. 1 内部存储器地址映射 芯片内部存储器包括程序存储器, 数据存储器, 外设寄存器和系统内核寄存器, 各存储器区域的地址映射关系如下图所示, 图中对系统内核寄存器区域的地址映射进行了详细描述 0xFFFF_FFFF 0xFFFF_FFFF 0xE00F_FFFF System Reserved Rom Ttable Reserved 0xE000_0000 0xDFFF_FFFF 0xFFF0_0000 0xFFEF_FFFF 0xE00F_F000 0xE00F_EFFF 0xE000_EEFF Reserved Reserved 0xFFE0_0000 0xFFDF_FFFF Reserved Debug Control 0xE000_EDFF 0xA000_0000 0x9FFF_FFFF Reserved 0xFFD0_0000 0xFFCF_FFFF 0xE000_F000 0xE000_EFFF SCS NVIC 0xE000_E100 0xE000_E000 0xE000_DFFF Reserved Reserved 0x6000_0000 0x5FFF_FFFF 0xE040_0000 0xE03F_FFFF 0xE000_3000 0xE000_2FFF 0xE000_E030 Peripheral Reserved BP Reserved 0x4000_0000 0x3FFF_FFFF 0xE020_0000 0xE01F_FFFF 0xE000_2000 0xE000_1FFF 0xE000_E020 SRAM Reserved DWT SysTick Timer 0x2000_0000 0x1FFF_FFFF FLASH 0x0000_0000 0xE010_0000 0xE00F_FFFF Internal Private Peripheral Bus 0xE000_0000 Bank:512MB 0xE000_1000 0xE000_0FFF Reserved 0xE000_0000 Bank:1MB 0xE000_E010 Reserved 0xE000_E000 Bank:4KB 图 3-1 内部存储器地址映射 V1.0 55/218

56 3. 2 FLASH 存储器 芯片配置字 概述 芯片配置字位于 FLASH 存储器的信息区, 用户可在 ISP 编程时进行设置 芯片的各种功能配置由芯片配置字和各功能相关寄存器共同设置完成 芯片配置字包括 HOSC 振荡器工作模式的选择 WDT 使能控制 低电压复位使能控制 BOR 电压选择 IAP 操作使能控制等 CFG_WORD0 Bit Define Bit Define Bit Define WDTRL<2:0> WDTWIN<1:0> WDTINTEN LOSCEN DBGEB Bit Define PWRTEB BOREN BORV<1:0> WDTEN CLKFLTEN HOSCM<1:0> Bit 保留 Bit WDTRL<2:0>: 上电复位 WDT 重载值 000:0x0000_0200( 选择 LRC 时钟源, 对应时间约 16ms) 001:0x0000_0400( 选择 LRC 时钟源, 对应时间约 32ms) 010:0x0000_1000( 选择 LRC 时钟源, 对应时间约 128ms) 011:0x0000_4000( 选择 LRC 时钟源, 对应时间约 512ms) 100:0x0000_8000( 选择 LRC 时钟源, 对应时间约 1s) 101:0x0001_0000( 选择 LRC 时钟源, 对应时间约 2s) 110:0x0002_0000( 选择 LRC 时钟源, 对应时间约 4s) 111:0x0004_0000( 选择 LRC 时钟源, 对应时间约 8s) Bit WDTWIN<1:0>:WDT 喂狗窗口选择位 00:0-25% WDT 复位周期 01:0-50% WDT 复位周期 10:0-75% WDT 复位周期 11:100% WDT 复位周期 Bit 10 WDTINTEN:WDT 看门狗间隔中断使能位 Bit 9 LOSCEN:LOSC 振荡器使能位 Bit 8 DBG0EB:DEBUG0 端口使能位 (PA15 用于 ISCK,PA14 用于 ISDA) 0: 使能 1: 禁止 Bit 7 PWRTEB: 上电延时使能位 0: 使能 1: 禁止 Bit 6 BOREN:BOR 掉电复位使能位 Bit 5-4 BORV<1:0>:BOR 监测电压选择位 00:1.8V 01:2.2V V1.0 56/218

57 10:3.0V 11:3.6V Bit 3 WDTEN:WDT 看门狗使能位 Bit 2 保留 ( 固定为 1) Bit 1-0 HOSCM<1:0>:HOSC 振荡器工作模式选择位 00:HS 模式 01:XT 模式 10:HOSC0 输入系统时钟,HOSC1 用作普通 I/O 11: 禁止振荡器,HOSC0 和 HOSC1 用作普通 I/O CFG_WORD1 Bit Define Bit Define Bit Define Bit Define FWPEB FWPS<4:0> HRCCEB DBG1EB Bit 31-8 保留 Bit 7 FWPEB:FLASH 自编程操作 (IAP) 写保护区使能位 0: 使能 1: 禁止 Bit 6-2 FWPS<4:0>:FLASH 自编程操作 (IAP) 写保护区选择 00000:FLASH 地址 (0000_0000H~0000_0FFFH) 为写保护区 00001:FLASH 地址 (0000_0000H~0000_1FFFH) 为写保护区 00010:FLASH 地址 (0000_0000H~0000_2FFFH) 为写保护区 00011:FLASH 地址 (0000_0000H~0000_3FFFH) 为写保护区 : : : : 01101:FLASH 地址 (0000_0000H~0000_DFFFH) 为写保护区 01110:FLASH 地址 (0000_0000H~0000_EFFFH) 为写保护区 01111:FLASH 地址 (0000_0000H~0000_FFFFH) 为写保护区 Bit 1 HRCCEB:HRC 自动调校使能位 ( 基于 LOSC 进行频偏修正 ) 0: 使能 1: 禁止 Bit 0 DBG1EB:DEBUG 端口 1 使能位 (PA5 用于 ISCK,PA4 用于 ISDA) 0: 使能 1: 禁止 特殊功能寄存器 配置字 CFG_WORD0 映射寄存器 (SCU_CFGWORD0) 偏移地址 :1C H 复位值 : _ _ _ B 保留 WDTRL<2:0> WDTWIN<1:0> WDTINTEN LOSCEN DBGEB PWRTEB BOREN BORV<1:0> WDTEN CLKFLTEN HOSCM<1:0> V1.0 57/218

58 bit31-16 CFGWORD<15:0> bit15-0 R CFG_WORD0 配置字映射位读操作时, 可得到配置字 CFG_WORD0<15:0> 的内容 程序区 FLASH 芯片内部的 Code FLASH 存储器总容量为 64K 字节, 共分为 64 页, 每页 1K 字节 Code FLASH 存储器支持至少 10 万次擦写次数,10 年以上的数据保持时间 Code FLASH 存储器支持如下操作模式 : (1) 全擦除模式, 擦除整个程序存储区, 擦除时间约为 10ms; (2) 页擦除模式, 擦除指定页面, 擦除时间约为 2ms; (3) 字编程模式, 对字地址单元进行编程, 时间约为 20us 0xFFFF_FFFF System 0xE000_0000 0xDFFF_FFFF 0x1FFF_FFFF Reserved Reserved 0xA000_0000 0x9FFF_FFFF Reserved 0x6000_0000 0x5FFF_FFFF Peripheral 0x4000_0000 0x3FFF_FFFF SRAM 0x2000_0000 0x1FFF_FFFF FLASH 0x0020_0200 0x0020_01FF Reserved 0x0020_0000 0x0001_FFFF Reserved 0x0001_0000 0x0000_FFFF 64KB Code Flash 0x0000_0000 0x0000_0000 图 3-2 FLASH 映射图 自编程操作 (IAP) 芯片内部 FLASH 存储器, 支持应用中自编程操作 IAP(In-Application Programming) V1.0 58/218

59 概述 进行 IAP 操作前需先进行解锁, 去除相关寄存器的写保护 支持页擦除模式 支持字编程模式, 每个字包括 4 个字节 IAP 自编程操作程序需放在芯片的 SRAM 中执行, 并在程序中对 FLASH 擦除或编程结果进行校验 IAP 操作过程中可以响应中断 IAP 操作流程图 首先通过 IAP 控制寄存器, 置位访问 FLASH 请求信号, 查询得到允许应答 ; 再进行对应的 IAP 操作 ; 操作完成后清除 FLASH 请求信号, 查询应答信号也被清零后, 结束本次 FLASH 的访问操作 具体流程图如下所示 : 开始 FLASH_REQ=1 FLASH_ACK=1? N Y IAP 操作 FLASH_REQ=0 FLASH_ACK=0? N Y 结束 图 3-3 IAP 操作请求流程图 IAP 操作包括 FLASH 全擦除, 页擦除和编程三种操作, 其中 FLASH 全擦除操作, 只在芯片调试模式使能时有效 具体各操作流程图如下所示 : V1.0 59/218

60 开始 设置 IAP_UL, 对 IAP 解锁 设置 IAP_TRIG 为 0x000051AE, 选择全擦除模式 BSY = 1? Y N 是否超时? N ERASE_END =1? N Y 出错处理 Y 结束 图 3-4 IAP 全擦除操作流程图 开始 设置 IAP_UL, 对 IAP 解锁 设置 IAPPA, 选择页地址 设置 IAP_TRIG 为 0x00005EA1, 选择页擦除模式 BSY = 1? Y N 是否超时? 设置 IAP_UL, 对 IAP 解锁 设置 IAP_UL, 对 IAP 解锁 N Y ERASE_END =1? N 出错处理 Y Y N 连续擦除下一页? N 完成? Y 结束 图 3-5 IAP 页擦除操作流程图 V1.0 60/218

61 开始 设置 IAP_UL, 对 IAP 解锁 设置 IAPCA, 写入单元地址 设置 IAP_DATA, 写入编程数据 设置 IAP_TRIG 为 0x00005DA2, 选择编程模式 N 设置 IAP_UL, 对 IAP 解锁 设置 IAP_UL, 对 IAP 解锁 BSY = 1? Y 超时? N Y PROG_END =1? N 出错处理 Y Y N 连续编程下一单元? N 完成? Y 结束 图 3-6 IAP 编程操作流程图 由于在 IAP 自编程过程中,FLASH 的操作权限交给了 IAP 自编程操作程序, 因此 CPU 无法从 FLASH 中读取指令, 因而也无法响应中断 然而, 只要保证在 IAP 过程中,CPU 运行的所有指令都从 SRAM 中取得, 即可完成对中断的响应 这需要软件准备两个中断向量表, 一个是在 FLASH 中使用, 一个在 SRAM 中使用, 当需要 IAP 时, 用户需要将在 FLASH 中使用的中断向量表写入到 SRAM 中即可 Cortex-M0 核心本身并不支持中断向量表的重映射, 在 HR8P287 芯片中有两个特殊功能寄存器 中断向量表重映射使能寄存器 和 中断向量表偏移寄存器, 支持用户对中断向量表的重映射 当需要进行 IAP 时, 软件将 IAP 过程中需要的中断向量表 需要响应的中断服务程序, 以及 IAP 自编程操作程序写入到 SRAM 中 完成写入后, 填写 中断向量表偏移寄存器, 并使能 中断向量表重映射使能寄存器 后, 跳转到 SRAM 中去执行 IAP 自编程操作程序 ; 完成 IAP 操作后, 可关闭 中断向量表重映射使能寄存器, 跳回 FLASH 中继续正常工作 V1.0 61/218

62 Vector Table(default) Interrupt service routine 1 Interrupt service routine 2 Vector Table(remapped) Interrupt service routine n Interrupt service routine 1 Interrupt service routine 2 Vector Table(remapped) Interrupt service routine n IAP subroutine remap subroutine 1 l m IAP subroutine remap subroutine 1 SRAM remap subroutine 0 remove subroutine k n j PC Data source location Main Data destination location Flash memory 图 3-7 中断向量表重映射操作示意图 在中断向量表重映射之前, 除了默认的中断向量表和中断服务程序外, 还需要在 FLASH 中准备好重映射后的新的中断向量表 IAP 操作子程序和重映射子程序 1( 将向量表重映射为默认状态, 即向量表在 FLASH 中 ) 这些向量表和子程序均需烧写在 FLASH 中 需要注意, 新中断向量表里的中断服务程序的入口地址变更为中断服务程序在 SRAM 中的地址 软件需要经过以下步骤来完成 IAP 并且保证对中断的响应 : (1) 程序跳转到搬运子程序中, 完成对新中断向量表 中断服务程序 IAP 操作子程序 重映射子程序 1 从 FLASH( 源方 ) 到 SRAM( 目标方 ) 的搬运 ; 为了保证所有的搬运数据均已 落实 到 SRAM 中, 在搬运完成后需要追加一条 数据同步隔离 (DSB) 指令 ; (2) 程序跳到重映射子程序 0 中, 完成对中断向量表从 FLASH 到 SRAM 的映射 ; (3) 程序跳到 SRAM 中 IAP 子程序处, 完成对 FLASH 的 IAP 操作 ; (4) 程序跳到 SRAM 中重映射子程序 1 中, 完成对中断向量表从 SRAM 到 FLASH 的映射 ; (5) 程序跳回 FLASH 中, 继续执行其它正常功能 如果 IAP 过程中不需要响应中断, 则需经过以下步骤 : V1.0 62/218

63 (1) 程序跳到搬运子程序中, 完成对 IAP 操作子程序的搬运 ; 为了保证所有的搬运数据均已 落实 到 SRAM 中, 在搬运完成后需要追加一条 数据同步隔离 (DSB) 指令 ; (2) 程序跳到 SRAM 中 IAP 子程序处, 完成对 FLASH 的 IAP 操作 ;IAP 时需要关闭全局中断 ; (3) 程序跳回 FLASH 中, 继续执行其它正常功能 特殊功能寄存器 IAP 解锁寄存器 (IAP_UL) 偏移地址 :10 H 复位值 : _ _ _ B IAPUL<31:16> IAPUL<15:0> IAPUL<31:0> bit31-0 R/W IAP 解锁写入 0x0000_00A5, 对 IAP 解锁 ; 写入其它值,IAP 上锁 ; 写入 IAP 触发寄存器 IAP_TRIG,IAP 自动上锁 ; 写保留地址,IAP 上锁 ; IAP 软件复位后,IAP 上锁 注 1:IAP 上锁后, 处于写保护状态的寄存器为 IAP_CON,IAP_ADDR,IAP_DATA,IAP_TRIG 注 2: 写保留地址,IAP 上锁, 是指对 H ~40000BFF H 空间中未定义的地址单元, 进行写操作时,IAP 上锁 IAP 控制寄存器 (IAP_CON) 偏移地址 :00 H 复位值 : _ _ _ B 保留 FLASH 保 FLASH FLASH 保留保留 RST EN _FAIL 留 _ACK _REQ bit31-8 FLASH_FAIL bit7 R IAP 访问 FLASH 地址失败标识位 0:IAP 未访问 FLASH 地址保护区 1:IAP 访问 FLASH 地址保护区 bit6 FLASH_ACK bit5 R FLASH 应答信号 0: 不允许访问 1: 允许 IAP 访问 FLASH 存储器 FLASH_REQ bit4 R/W IAP 访问 FLASH 请求信号 0: 无请求 1:IAP 请求访问 FLASH 存储器 bit3-2 RST bit1 W IAP 软件复位 0: 读取时始终为 0 1: 复位 V1.0 63/218

64 EN bit0 R/W IAP 使能位 注 1: 对 IAP_CON 寄存器进行写操作前, 需要先设置 IAP_UL 寄存器, 对 IAP 解锁, 去除写保护 IAP 地址寄存器 (IAP_ADDR) 偏移地址 :04 H 复位值 : _ _ _ B 保留 IAPPA<5:0> IAPCA<7:0> 保留 bit31-16 IAPPA<5:0> bit15-10 R/W IAP 页地址 0x00~0x3F: 共 64 页, 对应的地址范围 0x0000_0000~0x0000_FFFF IAPCA<7:0> bit9-2 R/W IAP 单元地址擦除模式时, 单元地址无效编程模式时, 作为当前页中被编程单元的相对地址, 每页 256 个单元, 每单元 4 字节 编程前需保证该单元已经被擦除 bit1-0 注 1: 对 IAP_ADDR 寄存器进行写操作前, 需要先设置 IAP_UL 寄存器, 对 IAP 解锁, 去除写保护 注 2: 完成页擦除后,IAPPA 自动 +1; 注 3: 完成单元编程后,IAPCA 自动 +1; 由于 IAPCA 只在当前页中进行单元寻址, 所以跨页编程时, 必须重新填写 IAPPA, 指定下一页地址 注 4: 对 FLASH 工作模式 0, 由 IAP_AREA_SEL 和 IAPPA 共同选择 IAP 操作的 FLASH 页 IAP 数据寄存器 (IAP_DATA) 偏移地址 :08 H 复位值 : _ _ _ B IAPD<31:16> IAPD<15:0> IAPD<31:0> bit31-0 R/W IAP 单元数据 注 1: 对 IAP_DATA 寄存器进行写操作前, 需要先设置 IAP_UL 寄存器, 对 IAP 解锁, 去除写保护 IAP 触发寄存器 (IAP_TRIG) 偏移地址 :0C H 复位值 : _ _ _ B IAPT<31:16> IAPT<15:0> IAPT bit31-0 R/W IAP 操作命令 ( 写入该寄存器后,IAP 重新上锁 ) V1.0 64/218