东软载波 MCU 芯片使用注意事项 关于芯片的上 / 下电东软载波 MCU 芯片具有独立电源管脚 当 MCU 芯片应用在多电源供电系统时, 应先对 MCU 芯片上电, 再对系统其他部件上电 ; 反之, 下电时, 先对系统其他部件下电, 再对 MCU 芯片下电 若操作顺序相反则可能导致芯片内部元件过压

Transcription

1 32 位 MCU HR8P506 数据手册 产品简介 数据手册 产品规格 上海东软载波微电子有限公司 2016 年 10 月 8 日 V1.1 1/305

2 东软载波 MCU 芯片使用注意事项 关于芯片的上 / 下电东软载波 MCU 芯片具有独立电源管脚 当 MCU 芯片应用在多电源供电系统时, 应先对 MCU 芯片上电, 再对系统其他部件上电 ; 反之, 下电时, 先对系统其他部件下电, 再对 MCU 芯片下电 若操作顺序相反则可能导致芯片内部元件过压或过流, 从而导致芯片故障或元件退化 具体可参照芯片的数据手册说明 关于芯片的复位东软载波 MCU 芯片具有内部上电复位 对于不同的快速上 / 下电或慢速上 / 下电系统, 内部上电复位电路可能失效, 建议用户使用外部复位 下电复位 看门狗复位等, 确保复位电路正常工作 在系统设计时, 若使用外部复位电路, 建议采用三极管复位电路 RC 复位电路 若不使用外部复位电路, 建议采用复位管脚接电阻到电源, 或采取必要的电源抖动处理电路或其他保护电路 具体可参照芯片的数据手册说明 关于芯片的时钟东软载波 MCU 芯片具有内部和外部时钟源 内部时钟源会随着温度 电压变化而偏移, 可能会影响时钟源精度 ; 外部时钟源采用陶瓷 晶体振荡器电路时, 建议使能起振延时 ; 使用 RC 振荡电路时, 需考虑电容 电阻匹配 ; 采用外部有源晶振或时钟输入时, 需考虑输入高 / 低电平电压 具体可参照芯片的数据手册说明 关于芯片的初始化东软载波 MCU 芯片具有各种内部和外部复位 对于不同的应用系统, 有必要对芯片寄存器 内存 功能模块等进行初始化, 尤其是 I/O 管脚复用功能进行初始化, 避免由于芯片上电以后,I/O 管脚状态的不确定情况发生 关于芯片的管脚东软载波 MCU 芯片具有宽范围的输入管脚电平, 建议用户输入高电平应在 VIHMIN 之上, 低电平应在 VILMAX 之下 避免输入电压介于 VIHMIN 和 VILMAX 之间, 以免波动噪声进入芯片 对于未使用的输入 / 输出管脚, 建议用户设为输入状态, 并通过电阻上拉至电源或下拉至地, 或设置为输出管脚, 输出固定电平并浮空 对未使用的管脚处理因应用系统而异, 具体遵循应用系统的相关规定和说明 关于芯片的 ESD 防护措施东软载波 MCU 芯片具有满足工业级 ESD 标准保护电路 建议用户根据芯片存储 / 应用的环境采取适当静电防护措施 应注意应用环境的湿度 ; 建议避免使用容易产生静电的绝缘体 ; 存放和运输应在抗静电容器 抗静电屏蔽袋或导电材料容器中 ; 包括工作台在内的所有测试和测量工具必须保证接地 ; 操作者应该佩戴静电消除手腕环手套, 不能用手直接接触芯片等 关于芯片的 EFT 防护措施东软载波 MCU 芯片具有满足工业级 EFT 标准的保护电路 当 MCU 芯片应用在 PCB 系统时, 需要遵守 PCB 相关设计要求, 包括电源 地走线 ( 包括数字 / 模拟电源分离, 单 / 多点接地等 ) 复位管脚保护电路 电源和地之间的去耦电容 高低频电路单独分别处理以及单 / 多层板选择等 关于芯片的开发环境东软载波 MCU 芯片具有完整的软 / 硬件开发环境, 并受知识产权保护 选择上海东软载波微电子有限公司或其指定的第三方公司的汇编器 编译器 编程器 硬件仿真器开发环境, 必须遵循与芯片相关的规定和说明 注 : 在产品开发时, 如遇到不清楚的地方, 请通过销售或其它方式与上海东软载波微电子有限公司联系 V1.1 2/305

3 产品订购信息 型号 FLASH RAM I/O Timer RTC UART SPI I2C ADC LCDC/LEDC LVD 封装类型 HR8P506FHLQ 46 12bit 16 8COM X 28SEG LQFP48 HR8P506FHLP 42 12bit 12 8COM X 24SEG LQFP44 16-bit X 4, HR8P506FHLK 36KB 8KB bit 10 8COM X 13SEG LQFP32 32-bit X 1 HR8P506FHNK 30 12bit 10 8COM X 13SEG QFN32 HR8P506FHSH 26 12bit 11 8COM X 10SEG SOP28 Example: HR8P 506 F H LQ Package LQ LQFP48 LP LQFP44 LK LQFP32 NK QFN32 SH SOP28 Code Size H 36K Bytes Code MEM Type F FLASH Part No. Device Family HR8P 32-Bit MCU based on ARM Cortex-M0 CPU Core 地址 : 中国上海市龙漕路 299 号天华信息科技园 2A 楼 5 层邮编 : support@essemi.com 电话 : 传真 : 网址 : 版权所有 上海东软载波微电子有限公司 本资料内容为上海东软载波微电子有限公司在现有数据资料基础上慎重且力求准确无误编制而成, 本资料中所记载的实例以正确的使用方法和标准操作为前提, 使用方在应用该等实例时请充分考虑外部诸条件, 上海东软载波微电子有限公司不担保或确认该等实例在使用方的适用性 适当性或完整性, 上海东软载波微电子有限公司亦不对使用方因使用本资料所有内容而可能或已经带来的风险或后果承担任何法律责任 基于使本资料的内容更加完善等原因, 上海东软载波微电子有限公司未经预告的修改权 使用方如需获得最新的产品信息, 请随时用上述联系方式与上海东软载波微电子有限公司联系 V1.1 3/305

4 修订历史 版本 修改日期 更改概要 V 初版发布 V 增强内容描述 V1.1 4/305

5 目录 内容目录 第 1 章 芯片简介 概述 应用领域 结构框图 管脚分配图 LQFP48 封装图 LQFP44 封装图 LQFP32 封装图 QFN32 封装图 SOP28 封装图 管脚说明 管脚说明 管脚对照表 第 2 章 系统控制及操作特性 系统控制保护 概述 特殊功能寄存器 系统电源 结构框图 芯片供电电源 系统复位 概述 结构框图 复位时序图 外部复位 MRSTN 参考 特殊功能寄存器 低电压监测 (LVD) 概述 特殊功能寄存器 系统低功耗操作模式 概述 浅睡眠模式 深度睡眠模式 睡眠模式的唤醒 FLASH 存储器等待功能 特殊功能寄存器 系统时钟 概述 结构框图 功能说明 外部时钟 XTAL V1.1 5/305

6 内部高速时钟 HRC 内部低速时钟 LRC 锁相环 PLL 外部时钟停振检测 CCM 时钟滤波 CLKFLT 睡眠模式系统状态 浅睡眠模式 深度睡眠模式 特殊功能寄存器 系统时钟应用说明 外部时钟 XTAL 内部高速时钟 HRC 内部低速时钟 LRC 锁相环 PLL 时钟滤波 CLKFLT 中断和异常处理 中断和异常 中断和异常向量的分配 中断向量表的重映射 特殊功能寄存器 系统控制块 (SCB) 概述 特殊功能寄存器 系统定时器 (SYSTICK) 概述 特殊功能寄存器 配置字软件控制 定时器 (T16N/T32N) 同步启动关停控制 概述 特殊功能寄存器 第 3 章 存储器资源 内部存储器地址映射 FLASH 存储器 芯片配置字 程序区 FLASH 自编程操作 (IAP) IAP 概述 IAP 操作流程 IAP 自编程硬件固化模块 特殊功能寄存器 数据存储器 (SRAM) SRAM 地址映射 SRAM 位带扩展 外设寄存器 V1.1 6/305

7 外设寄存器映射 外设寄存器位带扩展 系统控制单元 (SCU) 寄存器列表 GPIO 寄存器列表 IAP 寄存器列表 ADC 寄存器列表 RTC 寄存器列表 LCDC 寄存器列表 LEDC 寄存器列表 WDT 寄存器列表 T16N0/T16N1/T16N2/T16N3 寄存器列表 T32N0 寄存器列表 UART0/UART1 寄存器列表 EUART0 寄存器列表 SPI0/ SPI1 寄存器列表 I2C0 寄存器列表 内核寄存器 系统定时器 (SYSTICK) 寄存器列表 中断控制器 (NVIC) 寄存器列表 系统控制块 (SCB) 寄存器列表 第 4 章 输入输出端口 (GPIO) 概述 结构框图 外部端口中断 外部按键中断 Buzz 输出 特殊功能寄存器 第 5 章 外设 定时器 / 计数器 位定时器 / 计数器 T16N 概述 结构框图 T16N 定时 / 计数功能 T16N 输入捕捉功能 T16N 输出调制功能 特殊功能寄存器 T16N 应用说明 位定时器 / 计数器 T32N(T32N0) 概述 结构框图 T32N 定时 / 计数功能 T32N 输入捕捉功能 T32N 输出调制功能 特殊功能寄存器 V1.1 7/305

8 T32N 应用说明 通用异步接收 / 发送器 (UART0/ UART1) 概述 结构框图 UART 数据格式 UART 异步发送器 UART 异步接收器 UART 发送调制功能 UART 红外唤醒功能 UART 端口极性 UART 自动波特率检测 UART 空闲帧检测 UART 发送暂停和接收暂停 特殊功能寄存器 UART 应用说明 增强型通用异步接收 / 发送器 (EUART0) 概述 结构框图 EUART 端口复用 普通 UART 通讯模式 通讯模式的异步接收器和发送器 通讯模式的数据格式 通讯模式的自动重发功能 通讯模式的自动重收功能 特殊功能寄存器 EUART 应用说明 SPI 同步串口通讯控制器 (SPI0 /SPI1) 概述 结构框图 SPI 通讯模式 SPI 数据格式 SPI 帧位宽 SPI 同步发送器 SPI 同步接收器 SPI 通讯控制 SPI 延迟接收功能 SPI 数据帧发送间隔功能 特殊功能寄存器 SPI 应用说明 I2C 总线串口通讯控制器 (I2C0) 概述 结构框图 I2C 总线基本原理 I2C 通讯协议 V1.1 8/305

9 I2C 数据传输格式 I2C 通讯端口配置 I2C 时基定时器与 16 倍速采样器 I2C 通讯发送器 I2C 通讯接收器 I2C 通讯控制 I2C 起始位 I2C 停止位 I2C 应答延迟功能 I2C 数据帧传输间隔功能 I2C 时钟线自动下拉等待请求功能 I2C 自动发送未应答功能 特殊功能寄存器 I2C 应用说明 模数转换器 (ADC) 概述 结构框图 ADC 基本配置 ADC 高精度参考电压 ADC 数据转换 自动转换比较功能 特殊功能寄存器 实时时钟 (RTC) 概述 RTC 写保护 时间日期设置 RTC 中断源 RTC 计时功能 特殊功能寄存器 液晶显示控制器 (LCDC) 概述 结构框图 LCDC 基本设置 LCDC 偏置电压选择 LCDC 像素对照表 LCDC 工作时钟源 LCD 显示帧频率 LCD 闪烁功能 LCD 低功耗模式 特殊功能寄存器 数码管显示控制器 (LEDC) 概述 结构框图 LEDC 基本设置 V1.1 9/305

10 LEDC 像素对照表 LEDC 工作时钟源 LED 工作示意图 特殊功能寄存器 看门狗定时器 (WDT) 概述 特殊功能寄存器 第 6 章 芯片封装外观尺寸图 LQFP 48-pin 封装外观尺寸图 LQFP 44-pin 封装外观尺寸图 LQFP 32-pin 封装外观尺寸图 QFN 32-pin 封装外观尺寸图 SOP 28-pin 封装外观尺寸图 附录 1 Cortex-M0 内核描述 附录 1. 1 Cortex-M0 指令集 附录 1. 2 Cortex-M0 内核寄存器 附录 通用寄存器 R0~R 附录 堆栈指针寄存器 SP(R13) 附录 链接寄存器 LR(R14) 附录 程序计数器 PC(R15) 附录 程序状态寄存器 xpsr 附录 异常 / 中断屏蔽寄存器 PRIMASK 附录 控制寄存器 CONTROL 附录 2 电气特性 附录 2. 1 参数特性表 附录 芯片工作条件 附录 芯片特性参数测量方法 附录 芯片功耗特性 附录 芯片 IO 端口特性 附录 芯片系统时钟特性 附录 芯片功能模块特性 附录 2. 2 参数特性图 附录 芯片功耗特性 附录 芯片 IO 端口输入特性 附录 芯片 IO 端口输出特性 ( 普通驱动,PA6~PA13 端口除外 ) 附录 芯片 IO 端口输出特性 ( 大电流驱动,PA6~PA13 端口除外 ) 附录 芯片 IO 端口输出特性 ( 普通驱动,PA6~PA13 端口 ) 附录 芯片 IO 端口输出特性 ( 大电流驱动,PA6~PA13 端口 ) 附录 3 编程调试接口 附录 3. 1 概述 附录 3. 2 ISP 编程接口 附录 通信协议 附录 操作流程 附录 3. 3 SWD 调试接口 V1.1 10/305

11 附录 概述 附录 SWD 特性 附录 4 LCD 驱动波形 附录 4. 1 概述 附录 4. 2 驱动波形图 V1.1 11/305

12 图目录 图 1-1 HR8P506 结构框图 图 1-2 LQFP48 封装顶视图 图 1-3 LQFP44 封装顶视图 图 1-4 LQFP32 封装顶视图 图 1-5 QFN32 封装顶视图 图 1-6 SOP28 封装顶视图 图 2-1 系统电源结构框图 图 2-2 系统复位电路结构框图 图 2-3 上电复位时序示意图 图 2-4 掉电复位时序示意图 图 2-5 MRSTN 复位参考电路图 图 2-6 MRSTN 复位参考电路图 图 2-7 系统时钟电路结构框图 图 2-8 XTAL 振荡器电路结构示意图 图 3-1 内部存储系统分配示意图 图 3-2 IAP 操作请求流程图 图 3-3 IAP 全擦除操作流程图 图 3-4 IAP 页擦除操作流程图 图 3-5 IAP 编程操作流程图 图 3-6 SRAM 映射图 图 3-7 外设存储器分配示意图 图 4-1 IO 端口电路结构图 图 4-2 外部 PINT0 端口中断电路结构示意图 图 4-3 外部按键 KINT0 中断电路结构示意图 图 4-4 Buzz 高电平调制输出波形图 图 4-5 Buzz 低电平调制输出波形图 图 5-1 T16N0 电路结构框图 图 5-2 T16N0 计数匹配功能示意图 图 5-3 T16N0 捕捉功能示意图 图 5-4 T16N0 PWM 独立模式输出调制功能示意图 图 5-5 T16N0 互补输出功能示意图 图 5-6 T32N0 电路结构框图 图 5-7 T32N0 计数匹配功能示意图 图 5-8 T32N0 捕捉功能示意图 图 5-9 T32N0 输出调制功能示意图 图 5-10 UART 电路结构图 图 5-11 UART 7 位数据格式 图 5-12 UART 8 位数据格式 图 5-13 UART 9 位数据格式 图 5-14 UART0 发送数据流示意图 图 5-15 UART0 发送数据操作流程图示例 图 5-16 UART0 接收数据流示意图 图 5-17 UART0 接收数据操作流程图示例 V1.1 12/305

13 图 5-18 TX0 高电平调制输出波形图 图 5-19 TX0 低电平调制输出波形图 图 5-20 自动波特率检测时序示意图 图 5-21 自动波特率检测错误时序示意图 图 5-22 空闲帧检测时序示意图 图 5-23 EUART0 电路结构框图 图 通讯模式发送数据流示意图 图 通讯模式接收数据流示意图 图 5-26 SPI0 电路结构框图 图 5-27 SPI0 时钟上升沿发送, 下降沿接收波形示意图 图 5-28 SPI0 时钟下降沿发送, 上升沿接收波形示意图 图 5-29 SPI0 时钟上升沿接收, 下降沿发送波形示意图 图 5-30 SPI0 时钟下降沿接收, 上升沿发送波形示意图 图 5-31 SPI 发送数据流示意图 图 5-32 SPI0 接收数据流示意图 图 5-33 SPI 延迟接收功能波形示意图 图 5-34 I2C 电路结构框图 图 5-35 I2C 总线通讯协议示意图 图 5-36 I2C 主控器写入从动器数据示意图 图 5-37 I2C 主控器读取从动器数据示意图 图 5-38 开漏输出端口示意图 图 5-39 I2C 总线端口信号的波形示意图 图 5-40 I2C 发送数据流示意图 图 5-41 I2C 接收数据流示意图 图 5-42 I2C 起始位波形图 图 5-43 I2C 自动寻呼波形图 图 5-44 I2C 停止位波形图 图 5-45 I2C 应答延迟功能波形示意图 图 5-46 I2C 数据帧传输间隔功能波形示意图 图 5-47 I2C 时钟线下拉等待波形示意图 图 5-48 ADC 内部结构图 图 5-49 ADC 数据转换时序示意图 (ADC_CON1 寄存器的 SMPS=0, 软件控制采样 ) 图 5-50 ADC 数据转换时序示意图 (ADC_CON1 寄存器的 SMPS=1, 硬件控制采样 ) 图 5-51 LCDC 驱动模块框图 图 /4 VDD 外部偏置电压参考电路 图 5-53 快速充放电示意图 图 5-54 LEDC 驱动模块框图 图 5-55 LEDC 工作示意图 V1.1 13/305

14 表目录表 1-1 管脚说明 表 1-2 管脚对照表 表 2-1 低功耗模式时钟状态表 表 2-2 异常 / 中断优先级操作类型说明说明表 表 2-3 异常 / 中断优先级列表 表 2-4 IRQ 分配列表 表 4-1 PINT 选择对应列表 表 4-2 KINT 选择对应列表 表 5-1 I2C 总线端口信号的时序参数列表 表 5-2 建议设置 表 /24 小时模式对照表 表 5-4 LCDC 外部偏置电压输入配置表 表 5-5 LCDC 像素对照列表 表 5-6 LCDC 复用类型列表 表 5-7 LED 像素对照列表 V1.1 14/305

15 第 1 章 芯片简介 1. 1 概述 该产品是一款高集成度的通用 MCU 芯片, 内部集成 32 位 ARM Cortex-M0 CPU 内核 集成多个 16 位和 32 位定时器 / 计数器, 带红外发送调制功能的 UART 模块, 兼容 7816 协议的通信接口,SPI 和 I2C 通信模块, 带实时时钟模块 RTC, 支持停显及闪烁功能的 LCD 驱动模块, 12 位 ADC, 以及用于系统电源监测的 LVD 模块等外设 工作条件 工作电压范围 :2.2V ~ 5.5V 工作温度范围 :-40 ~ 85 ( 工业级 ) 工作主时钟频率 :32KHz~48MHz 工作电流 :Ivdd = 3.5mA(@ 内部 HRC 16MHz, 典型值 ) 待机电流 :Ivdd = 5uA( 常温, 典型值 ) 封装 LQFP48 封装 ( 支持 46 个 I/O 端口 ) LQFP44 封装 ( 支持 42 个 I/O 端口 ) LQFP32/QFN32 封装 ( 支持 30 个 I/O 端口 ) SOP28 封装 ( 支持 26 个 I/O 端口 ) 电源 系统电源输入 VDD, 支持工作电压为 5V 或 3.3V 的应用系统 低功耗 LVD 用于监测系统电源掉电和上电, 可选择产生掉电或上电中断 复位 内嵌上电复位电路 POR 内嵌掉电复位电路 BOR 支持外部复位 时钟 外部晶体振荡器可配置, 支持低速振荡器 32KHz 和高速振荡器 1~20MHz, 可配置 为系统时钟源 内部 16MHz RC 振荡器 (HRC) 可配置为系统时钟源, 出厂前已校准 ( 全温度, 全电压范围内 16MHz 频率精度为 ±3%) 内部 32KHz RC 振荡器 (LRC) 作为 WDT 时钟源, 可配置为系统时钟源 支持 PLL 倍频, 时钟源可选择, 最大可倍频至 48MHz, 可配置为系统时钟源 内核 ARM Cortex-M0 32 位嵌入式处理器内核 支持 SWD 串行调试接口, 支持 2 个监视点 (watchpoint) 和 4 个断点 (breakpoint) 支持两组 SWD 调试接口可选择, 通过配置字 DEBUG_S 进行选择 V1.1 15/305

16 内嵌向量中断控制器 NVIC 支持唤醒中断控制器 WIC NVIC 包含一个不可屏蔽中断 NMI 内置 1 个 SysTick 系统定时器 硬件看门狗 时钟源可选择 支持低功耗模式下唤醒 超时计数溢出可选择触发中断或复位 存储器 36K 字节 FLASH 存储器 - 支持 ISP 在线串行编程 - 支持两组 ISP 编程接口可选择, 硬件自动识别有效的 ISP 编程接口 - 支持 IAP 在应用中编程, 可选取部分区域作为数据存储使用 - 支持 FLASH 编程代码加密保护 8K 字节 SRAM 存储器 I/O 端口 - SRAM 存储空间及外设寄存器地址空间支持位带 (Bit band) 扩展 支持最多 46 个双向 I/O 端口 - PA 端口 (PA0~PA31) - PB 端口 (PB0~PB13) 支持 8 路外部中断输入, 触发方式可配置, 每个 I/O 端口均可作为外部中断输入源 支持 1 路按键中断输入, 触发方式可配置, 每个 I/O 端口均可作为按键中断输入源 定时器 / 计数器 T16N0:16 位定时器 / 计数器, 带预分频器, 扩展输入捕捉 / 输出调制功能 T16N1:16 位定时器 / 计数器, 带预分频器, 扩展输入捕捉 / 输出调制功能 T16N2:16 位定时器 / 计数器, 带预分频器, 扩展输入捕捉 / 输出调制功能 T16N3:16 位定时器 / 计数器, 带预分频器, 扩展输入捕捉 / 输出调制功能 T32N0:32 位定时器 / 计数器, 带预分频器, 扩展输入捕捉 / 输出调制功能 RTC : 一路 RTC 实时时钟 UART 通信接口 支持二路 UART 通信接口 UART0,UART1 支持全 / 半双工异步通信模式支持传输波特率可配置支持 8 级发送 / 接收缓冲器支持 7/8/9 位数据格式可配支持奇偶校验功能可配, 支持硬件自动奇偶校验位判断支持空闲帧检测 V1.1 16/305

17 支持接收帧错误标志 溢出标志 奇偶校验错误标志支持数据接收和发送中断支持 PWM 调制输出, 且 PWM 占空比线性可调支持接收端口红外唤醒功能支持 UART 输入输出通讯端口极性可配置 EUART 通信接口 支持一路 EUART 通信接口 EUART0 兼容 UART 通信接口, 可配置为普通 UART 模式 扩展支持异步半双工接收 / 发送 (7816 模式 ) 扩展支持 8 位数据位和 1 位奇偶校验位 (7816 模式 ) 扩展支持自动重发重收模式 (7816 模式 ) 扩展支持可配置内部时钟输出 (7816 模式 ) 扩展支持双通道通讯可配置 (7816 模式 ) I2C 通信接口 支持一路通信接口 I2C0 支持主控和从动模式支持标准 I2C 总线协议, 最高传输速率 400K bit/s 支持 7 位寻址方式约定数据从最高位开始接收 / 发送支持数据接收和发送中断 SCL/SDA 端口支持推挽 / 开漏模式, 开漏时必须使能内部弱上拉或使用外部上拉电阻 SCL 端口支持时钟线自动下拉等待请求功能 SPI 通信接口 支持二路通信接口 SPI0,SPI1 支持主控模式和从动模式支持 4 种通信数据格式支持 4 级接收 / 发送缓冲器支持数据接收和发送中断 ADC 模拟数字转换器 支持 12 位转换结果, 有效精度为 11 位支持 16 通道模拟输入端支持参考电压源可选择支持中断产生支持转换结果自动比较 V1.1 17/305

18 支持定时触发 ADC 转换 LCDC 液晶显示控制器 支持最大 8 COM x 28SEG 支持时钟源可配置 :LRC 的 4 分频,LOSC 的 4 分频或 PCLK 的 4096 分频支持灰度调节功能支持显示闪烁功能, 闪烁频率可调支持两种不同的 LCD 驱动波形支持内部偏置电压可调 LEDC 数码管显示控制器 支持 1~8 个 8 段式共阴极数码管 支持时钟源可配置 :LRC 的 4 分频,LOSC 的 4 分频或 PCLK 的 4096 分频 RTC 实时时钟 仅 POR 上电复位有效, 支持程序写保护, 有效避免系统干扰对时钟造成的影响采用外部 KHz 晶体振荡器作为精确计时时钟源可进行高精度数字校正, 提供高精度计时时钟调校提供两种时间精度, 调校范围为 ±384ppm( 或 ±128ppm), 可实现最大时间精度为 ±1.5 ppm( 或 ±0.5ppm) 时间计数 ( 实现小时 分钟和秒 ) 和日历计数 ( 实现年 月 日和星期 ),BCD 格式提供 5 个可编程定时中断提供 2 个可编程日历闹钟提供一路可配置时钟输出自动闰年识别, 有效期到 2099 年 12 小时和 24 小时模式设置可选低功耗设计 : 工作电压为 VDD=5.0V 时模块工作电流典型值为 0.5μA 1. 2 应用领域 本芯片可用于家电, 小家电以及工业控制仪表等领域 V1.1 18/305

19 1. 3 结构框图 Clock Reset Interrupt SCU GPIO X 46 WDT X 1 36K Bytes FLASH CORTEX-M0 8K Bytes SRAM APB RTC X 1 LCDC/LEDC 8x28 AHB AHB-APB Bridge 12Bit ADC X 16ch APB SPI X 2 16Bit Timer X 4 32Bit Timer X 1 UART X 2 EUART X 1 I2C X 1 图 1-1 HR8P506 结构框图 V1.1 19/305

20 1. 4 管脚分配图 LQFP48 封装图 PA22/RXD0/SEG8 PA23/TXD0/SEG9 PA24/MOSI1/RXD0/T16N1_0/SEG10 PA25/MISO1/TXD0/T16N1_1/SEG11 PA26/SCK1/RXD0/T16N_BK2/SEG12 PA27/NSS1/TXD0/T16N_BK3/SEG13 PA28/NSS1/T16N2_0/SEG14 PA29/SCK1/T16N2_1/SEG15 PA30/MISO1/RXD1/SEG16 PA31/MOSI1/TXD1/SEG17 PB0/T32N0_0/RXD1/T16N3_0/SEG18 PB1/T32N0_1/TXD1/T16N3_1/SEG PA9/TXD1/T16N1_1/AN15/CLKO0/COM4 PA8/RXD1/T16N1_0/AN14/COM5 PA7/T16N0_1/AN13/COM6 PA6/T16N0_0/AN12/COM7 PA5/SDA0/MOSI1/AN11 PA4/SCL0/MISO1/AN10 PA3/T32N0_1/SCK1/AN9/T16N_BK1 PA2/T32N0_0/NSS1/AN8/T16N_BK0 PA1/BUZ/AVREFP/AN7/ISDA0 PA0/T16N1_1/AVREFN/BUZ/AN6/ISCK0 VDD PB13/T16N1_0/BUZ/AN5 PB2/T16N0_0/NSS0/SCL0/SEG20 PB3/T16N0_1/SCK0/SDA0/SEG21 PB4/E0RX0/E0IO0/MISO0/SEG22 PB5/E0TX0/E0CK0/MOSI0/AN0/SEG23 PB6/E0RX1/E0IO1/AN1/SEG24 PB7/E0TX1/E0CK1/AN2/SEG25 PB8/T32N0_0/OSC2I/AN3/SEG26 PB9/T32N0_1/OSC2O/AN4/SEG27 OSC1O/PB VSS OSC1I/PB10 MRSTN/PB12 PA21/RTCO/T16N0_1/SEG7 PA20/CLKO1/T16N0_0/SEG6 PA19/T16N3_1/SDA0/SEG5 PA18/T16N3_0/SCL0/SEG4 PA17/MOSI0/SEG3 PA16/MISO0/SEG2 PA15/SCK0/T16N2_1/SEG1/ISDA1 PA14/NSS0/T16N2_0/SEG0/ISCK1 PA13/E0TX0/E0CK0/MOSI0/COM0 PA12/E0RX0/E0IO0/MISO0/COM1 PA11/T16N2_1/T16N3_1/SCK0/COM2 PA10/T16N2_0/T16N3_0/NSS0/COM3 图 1-2 LQFP48 封装顶视图 V1.1 20/305

21 LQFP44 封装图 OSC1O/PB PA1/BUZ/AVREFP/AN7/ISDA0 PA0/T16N1_1/AVREFN/BUZ/AN6/ISCK0 VDD PB9/T32N0_1/OSC2O/AN4/SEG PA21/RTCO/T16N0_1/SEG7 PA22/RXD0/SEG8 PA23/TXD0/SEG9 PA24/MOSI1/RXD0/T16N1_0/SEG10 PA25/MISO1/TXD0/T16N1_1/SEG11 PA26/SCK1/RXD0/T16N_BK2/SEG12 PA27/NSS1/TXD0/T16N_BK3/SEG13 PA28/NSS1/T16N2_0/SEG PA29/SCK1/T16N2_1/SEG15 PA30/MISO1/RXD1/SEG16 PA31/MOSI1/TXD1/SEG PB0/T32N0_0/RXD1/T16N3_0/SEG18 PB1/T32N0_1/TXD1/T16N3_1/SEG19 PB2/T16N0_0/NSS0/SCL0/SEG PB3/T16N0_1/SCK0/SDA0/SEG21 VSS OSC1I/PB10 MRSTN/PB12 PB13/T16N1_0/BUZ/AN5 PA20/CLKO1/T16N0_0/SEG6 PA19/T16N3_1/SDA0/SEG5 PA18/T16N3_0/SCL0/SEG4 PA17/MOSI0/SEG3 PA16/MISO0/SEG2 PA15/SCK0/T16N2_1/SEG1/ISDA1 PA14/NSS0/T16N2_0/SEG0/ISCK1 PA13/E0TX0/E0CK0/MOSI0/COM0 PA12/E0RX0/E0IO0/MISO0/COM1 PA11/T16N2_1/T16N3_1/SCK0/COM2 PA10/T16N2_0/T16N3_0/NSS0/COM3 PA9/TXD1/T16N1_1/AN15/CLKO0/COM4 PA8/RXD1/T16N1_0/AN14/COM5 PA7/T16N0_1/AN13/COM6 PA6/T16N0_0/AN12/COM7 PA5/SDA0/MOSI1/AN11 PA4/SCL0/MISO1/AN10 PA3/T32N0_1/SCK1/AN9/T16N_BK1 PA2/T32N0_0/NSS1/AN8/T16N_BK0 PB8/T32N0_0/OSC2I/AN3/SEG26 图 1-3 LQFP44 封装顶视图 V1.1 21/305

22 LQFP32 封装图 PA22/RXD0/SEG8 PA23/TXD0/SEG9 PA24/MOSI1/RXD0/T16N1_0/SEG10 PA25/MISO1/TXD0/T16N1_1/SEG11 PA27/NSS1/TXD0/T16N_BK3/SEG13 PA28/NSS1/T16N2_0/SEG14 PB0/T32N0_0/RXD1/T16N3_0/SEG18 PB1/T32N0_1/TXD1/T16N3_1/SEG19 PB9/T32N0_1/OSC2O/AN4/SEG27 VSS OSC1I/PB10 OSC1O/PB11 MRSTN/PB12 PB13/T16N1_0/BUZ/AN5 VDD PA16/MISO0/SEG2 PA15/SCK0/T16N2_1/SEG1/ISDA PA14/NSS0/T16N2_0/SEG0/ISCK1 PA13/E0TX0/E0CK0/MOSI0/COM0 PA12/E0RX0/E0IO0/MISO0/COM1 PA11/T16N2_1/T16N3_1/SCK0/COM2 PA10/T16N2_0/T16N3_0/NSS0/COM3 PA9/TXD1/T16N1_1/AN15/CLKO0/COM4 PA8/RXD1/T16N1_0/AN14/COM5 PA7/T16N0_1/AN13/COM6 PA6/T16N0_0/AN12/COM7 PA5/SDA0/MOSI1/AN11 PA4/SCL0/MISO1/AN10 PA3/T32N0_1/SCK1/AN9/T16N_BK1 PA2/T32N0_0/NSS1/AN8/T16N_BK0 PA1/BUZ/AVREFP/AN7/ISDA0 PB8/T32N0_0/OSC2I/AN3/SEG 图 1-4 LQFP32 封装顶视图 V1.1 22/305

23 QFN32 封装图 PB9/T32N0_1/OSC2O/AN4/SEG27 OSC1O/PB11 VDD PA22/RXD0/SEG8 PA23/TXD0/SEG9 PA24/MOSI1/RXD0/T16N1_0/SEG10 PA25/MISO1/TXD0/T16N1_1/SEG11 PA27/NSS1/TXD0/T16N_BK3/SEG13 PA28/NSS1/T16N2_0/SEG14 PB0/T32N0_0/RXD1/T16N3_0/SEG18 PB1/T32N0_1/TXD1/T16N3_1/SEG19 VSS OSC1I/PB10 MRSTN/PB12 PB13/T16N1_0/BUZ/AN5 PA16/MISO0/SEG2 PA15/SCK0/T16N2_1/SEG1/ISDA PA14/NSS0/T16N2_0/SEG0/ISCK1 PA13/E0TX0/E0CK0/MOSI0/COM0 PA12/E0RX0/E0IO0/MISO0/COM1 PA11/T16N2_1/T16N3_1/SCK0/COM2 PA10/T16N2_0/T16N3_0/NSS0/COM3 PA8/RXD1/T16N1_0/AN14/COM5 PA7/T16N0_1/AN13/COM6 PA6/T16N0_0/AN12/COM7 PA5/SDA0/MOSI1/AN11 PA4/SCL0/MISO1/AN10 PA3/T32N0_1/SCK1/AN9/T16N_BK1 PA2/T32N0_0/NSS1/AN8/T16N_BK0 PA1/BUZ/AVREFP/AN7/ISDA0 PB8/T32N0_0/OSC2I/AN3/SEG26 PA9/TXD1/T16N1_1/AN15/CLKO0/COM4 图 1-5 QFN32 封装顶视图 注 1:QFN32 封装底部接地 如图虚线框内为接地 VSS V1.1 23/305

24 SOP28 封装图 PA23/TXD0/SEG PA19/T16N3_1/SDA0/SEG5 PB1/T32N0_1/TXD1/T16N3_1/SEG PA18/T16N3_0/SCL0/SEG4 PB8/T32N0_0/OSC2I/AN3/SEG PA17/MOSI0/SEG3 PB9/T32N0_1/OSC2O/AN4/SEG PA16/MISO0/SEG2 VSS 5 24 PA15/SCK0/T16N2_1/SEG1/ISDA1 OSC1I/PB PA14/NSS0/T16N2_0/SEG0/ISCK1 OSC1O/PB PA13/E0TX0/E0CK0/MOSI0/COM0 MRSTN/PB PA12/E0RX0/E0IO0/MISO0/COM1 VDD 9 20 PA11/T16N2_1/T16N3_1/SCK0/COM2 PA1/BUZ/AVREFP/AN7/ISDA PA10/T16N2_0/T16N3_0/NSS0/COM3 PA2/T32N0_0/NSS1/AN8/T16N_BK PA9/TXD1/T16N1_1/AN15/CLKO0/COM4 PA3/T32N0_1/SCK1/AN9/T16N_BK PA8/RXD1/T16N1_0/AN14/COM5 PA4/SCL0/MISO1/AN PA7/T16N0_1/AN13/COM6 PA5/SDA0/MOSI1/AN PA6/T16N0_0/AN12/COM7 图 1-6 SOP28 封装顶视图 1. 5 管脚说明 管脚说明 管脚名称 输入类型 输出类型 A/D 管脚说明 PA0~PA31 CMOS CMOS D 通用 I/O 端口 PB0~PB13 CMOS CMOS D 通用 I/O 端口 ISCK0/1 CMOS D 编程 / 调试串行时钟端口 ISDA0/1 CMOS CMOS D 编程 / 调试串行数据端口 AIN0~AIN15 A ADC 模拟通道 0~15 TX0~TX1 CMOS D UART0~UART1 发送输出端口 RX0~RX1 CMOS D UART0~UART1 接收输入端口 E0TX0/1 CMOS D EUART0 发送输出端口 E0RX0/1 CMOS D EUART0 接收输入端口 E0CK0/1 CMOS D EUART0 内部时钟输出端口 E0IO0/1 CMOS CMOS D EUART0 数据输入 / 输出端口 SCK0~SCK1 CMOS CMOS D SPI0~SPI1 时钟输入 / 输出端口 NSS0~NSS1 CMOS D SPI0~SPI1 片选端口 V1.1 24/305

25 管脚名称 输入类型 输出类型 A/D 管脚说明 MISO0~MISO1 CMOS CMOS D SPI0~SPI1 主控输入 / 从机输出端口 MOSI0~MOSI1 CMOS CMOS D SPI0~SPI1 主控输出 / 从机输入端口 SCL0 CMOS CMOS D I2C 时钟输入 / 输出端口 SDA0 CMOS CMOS D I2C 数据输入 / 输出端口 SEG0~SEG27 A LCD Segment 端口 COM0~COM7 A LCD Common 端口 LCD_V1~LCDV4 A LCD 外部偏置电压输入端口 T16N0_0, T16N0_1 T16N1_0, T16N1_1 T16N0/T16N1/T16N2/T16N3 外部时钟输 CMOS CMOS D T16N2_0, T16N2_1 入 / 捕捉输入 / 调制输出端口 T16N3_0, T16N3_1 T32N0 外部时钟输入 / 捕捉输入 / 调制输出 T32N0_0, T32N0_1 CMOS CMOS D 端口 T16N_BK0 T16N_BK1 T16N0/T16N1/T16N2/T16N3 刹车输入端 CMOS D T16N_BK2 口 ( 只能设置一个有效 ) T16N_BK3 LVD_IN - - A LVD 监测电压模拟输入通道 AVREFP - - A ADC 外部正向参考电压 AVREFN - - A ADC 外部负向参考电压 MRSTN CMOS - D 芯片主复位, 低电平有效 OSC1I - - A OSC1O - - A 外部晶体振荡器端口 1 OSC2I - - A OSC2O - - A 外部晶体振荡器端口 2 VDD - - P 系统主电源 VSS - - P 系统地 表 1-1 管脚说明 注 1:A = 模拟端口,D = 数字端口,P = 电源 / 地 ; 注 2: 表中 T16N0_0 表示 T16N0 定时器 / 计数器的 T16N0CK0/T16N0IN0/T16N0OUT0 三个复用输入或输出 下文若未特别说明,T16N0_1/T16N1_0/T16N1_1/T16N2_0/T16N2_1/T16N3_0/T16N3_1 和 T32N0_0/T32N0_1 都指其对应的三个复用输入或输出信号 V1.1 25/305

26 管脚对照表 PIN NAME (FUN0(D)) FUN1(D) FUN2(D) FUN3(D) FUN4(A) FUN5(A) PB0 T32N0_0 RXD1 T16N3_0 - SEG18 PB1 T32N0_1 TXD1 T16N3_1 - SEG19 PB2 T16N0_0 NSS0 SCL0 - SEG20 PB3 T16N0_1 SCK0 SDA0 - SEG21 PB4 E0RX0/E0IO0 MISO0 - - SEG22 PB5 E0TX0/E0CK0 MOSI0 - AIN0 SEG23 PB6 E0RX1/E0IO1 - - AIN1 SEG24 PB7 E0TX1/E0CK1 - - AIN2 SEG25 PB8/OSC2I - - T32N0_0 AIN3 SEG26 PB9/OSC2O - - T32N0_1 AIN4 SEG27 PB10/OSC1I PB11/ OSC1O PB12/MRSTN PB13 T16N1_0 BUZ - AIN5 - PA0 T16N1_1 - BUZ AVREFN/ AIN6 - PA1 BUZ - - AVREFP/ AIN7 - PA2 T16N_BK0 T32N0_0 NSS1 AIN8 LCD_V1 PA3 T16N_BK1 T32N0_1 SCK1 AIN9 LCD_V2 PA4 SCL0 - MISO1 AIN10 LCD_V3 PA5 SDA0 - MOSI1 AIN11 LCD_V4 PA6 - T16N0_0 - AIN12/ LVD_IN COM7 PA7 - T16N0_1 - AIN13 COM6 PA8 RXD1 T16N1_0 - AIN14 COM5 PA9 TXD1 T16N1_1 CLKO0 AIN15 COM4 PA10 T16N2_0 T16N3_0 NSS0 - COM3 PA11 T16N2_1 T16N3_1 SCK0 - COM2 PA12 - E0RX0/E0IO0 MISO0 - COM1 PA13 - E0TX0/E0CK0 MOSI0 - COM0 PA14 NSS0 T16N2_0 - - SEG0 PA15 SCK0 T16N2_1 - - SEG1 PA16 MISO SEG2 PA17 MOSI SEG3 PA18 T16N3_0 SCL0 - - SEG4 PA19 T16N3_1 SDA0 - - SEG5 V1.1 26/305

27 PIN NAME (FUN0(D)) FUN1(D) FUN2(D) FUN3(D) FUN4(A) FUN5(A) PA20 - CLKO1 T16N0_0 - SEG6 PA21 - RTCO T16N0_1 - SEG7 PA22 RXD SEG8 PA23 TXD SEG9 PA24 MOSI1 RXD0 T16N1_0 - SEG10 PA25 MISO1 TXD0 T16N1_1 - SEG11 PA26 SCK1 T16N_BK2_B RXD0 - SEG12 PA27 NSS1 T16N_BK3_B TXD0 - SEG13 PA28 - NSS1 T16N2_0 - SEG14 PA29 - SCK1 T16N2_1 - SEG15 PA30 - MISO1 RXD1 - SEG16 PA31 - MOSI1 TXD1 - SEG17 表 1-2 管脚对照表 注 1:FUN0(D)/FUN1(D)/ FUN2(D)/FUN3(D) 表示数字端口 ;FUN4(A)/ FUN5(A) 表示模拟端口 注 2: 表中的 FUN4(A)/ FUN5(A) 为模拟端口功能, 不通过 GPIO_PAFUNC/GPIO_PBFUNC 控制寄存器选取 注 3: 支持两组编程 / 调试接口, 分别为 ISCK0(PA0), ISDA0(PA1) 和 ISCK1(PA14), ISDA1(PA15) V1.1 27/305

28 第 2 章 系统控制及操作特性 2. 1 系统控制保护 概述由于系统控制寄存器的访问操作会影响整个芯片的运行状态, 为避免误操作导致芯片运行不正常, 芯片提供系统设置保护寄存器 修改系统控制单元前, 必须先关闭写保护, 操作完成后应当重新使能写保护, 使芯片安全运行 寄存器列表和基址参见 : 系统控制单元 (SCU) 寄存器列表 特殊功能寄存器 系统设置保护寄存器 (SCU_PROT) 偏移地址 :00 H 复位值 : _ _ _ B PROT - bit31-1 W PROT bit0 R/W 对 SCU_PROT<31:0> 写 0x55AA6996 时, 位 PROT 为 0; 写其它值时位 PROT 为 1 SCU 写保护位 0: 写保护关闭 1: 写保护使能 注 1: 只有以字方式对 SCU_PROT 寄存器写入 0x55AA6996 才能关闭写保护, 其他任何对 SCU_PROT 寄存器的写操作都将使能写保护功能 注 2:SCU_PROT 保护的寄存器为 SCU_NMICON,SCU_PWRC,SCU_FAULTFLAG,SCU_FLASHWAIT, SCU_SOFTCFG,SCU_LVDCON,SCU_CCM,SCU_PLLLKCON,SCU_TIMEREN,SCU_TIMERDIS, SCU_SCLKEN0,SCU_SCLKEN1,SCU_PCLKEN,SCU_WAKEUPTIME,SCU_TBLREMAPEN 2. 2 系统电源 结构框图 ADC VDD 2.2V~5.5V LCD Driver VSS LDO Logic & Memory 图 2-1 系统电源结构框图 V1.1 28/305

29 芯片供电电源芯片供电电源为 VDD, 与其对应的是芯片的参考地 VSS VDD 给 GPIO 端口 ADC 以及 LCDC 供电, 内部 LDO 输出电压给数字逻辑 Flash SRAM 等供电 2. 3 系统复位 概述 支持 POR 上电复位 支持 BOR 低电压监测复位 支持 MRSTN 外部端口复位 支持 WDT 看门狗计数溢出复位 支持 Cortex-M0 调试接口软件复位 结构框图 MCU_CLK CFG_PWRTEB CFG_BOREN 低电压检测 上电检测 BOR POR 系RESET 统1024 个系统 140ms 上电定时器 MRSTN WDT_RST 主时钟周期定时器 POR/BOR 复稳定等待定 位时器 Cortex-M0 软件复位 图 2-2 系统复位电路结构框图 注 1: 对 140ms 上电延时定时器, 在 MRSTN 管脚复用为 GPIO 功能时, 或当芯片发生 BOR 掉电复位后, 该延时固定为使能, 与配置位 CFG_PWRTEB 无关 注 2: 芯片上电稳定后, 在工作过程中, 如果发生外部复位,WDT 计数溢出复位, 或软件复位, 则在复位条件撤除后, 芯片会立即退出复位状态, 恢复正常运行状态, 与上图中的各定时器无关 复位时序图 工作电压 VDD 0V RESET T filter 140ms 1024 个 MCU_CLK 图 2-3 上电复位时序示意图 V1.1 29/305

30 VDD 工作电压低电压检测阈值 0V T filter RESET 140ms 1024 个 MCU_CLK 图 2-4 掉电复位时序示意图 外部复位 MRSTN 参考 VDD D1 DIODE R1 R2 MRSTN 管脚 C1 图 2-5 MRSTN 复位参考电路图 1 注 1: 采用 RC 复位, 其中 47KΩ R1 100KΩ, 电容 C1=(0.1μF),R2 为限流电阻,0.1KΩ R2 1KΩ 注 2: 当 MRSTN 用作外部复位管脚时, 芯片内部固定集成了约 45K 欧姆的上拉电阻, 可以省去上图中的电阻 R1 VDD VDD R1 Q1 PNP R4 MRSTN 管脚 R2 R3 C1 图 2-6 MRSTN 复位参考电路图 2 注 1: 采用 PNP 三极管复位, 通过 R1(2KΩ) 和 R2(10KΩ) 分压作为基极输入, 发射极接 VDD, 集电极一路通 过 R3(20KΩ) 接地, 另一路通过 R4(1KΩ) 和 C1(0.1μF) 接地,C1 另一端作为 MRSTN 输入 注 2: 当 MRSTN 用作外部复位管脚时, 芯片内部固定集成了约 45 KΩ 的上拉电阻, 可以省去上图中的电阻 R1 V1.1 30/305

31 特殊功能寄存器 复位寄存器 (SCU_PWRC) 偏移地址 :08H 复位值 : _ _ _xxxxxxxx B CFG_ RST POR_L OST SOFT_ RSTF MR STF WDTR STF BOR F PORRST F POR RCF POR F - bit CFG_RST bit8 R/W 配置字读取标志位 ( 内部测试用, 用户无需关心此位 ) 0: 无读取配置字发生 1: 读取配置字发生 POR_LOST bit7 R/W POR 丢失标志位 ( 内部测试用, 使用注意事项参见注 2) 0: 无 POR 丢失 1: 有 POR 丢失 SOFT_RSTF bit6 R/W 软件复位标志位 0: 无软件复位 1: 有软件复位 MRSTF bit5 R/W MRSTN 复位标志位 0: 无 MRSTN 复位 1: 有 MRSTN 复位 WDTRSTF bit4 R/W WDT 复位标志位 0: 无 WDT 复位 1: 有 WDT 复位 BORF bit3 R/W BOR 掉电复位标志位 0: 无 BOR 复位 1: 有 BOR 复位 PORRSTF bit2 R/W PORRST 上电复位标志位 ( 内部测试用, 使用注意事项参见注 2) 0: 无 PORRST 复位 1: 有 PORRST 复位 PORRCF bit1 R/W PORRC 复位标志位 0: 无 PORRC 复位 1: 有 PORRC 复位 PORF bit0 R/W POR 复位标志位 ( 内部测试用, 用户无需关心此位 ) 0: 无 POR 复位 1: 有 POR 复位 V1.1 31/305

32 注 1: 电源供电异常时,PORRCF 标志可能会失效 注 2: 上电后用户必须先对 PORRSTF 作清零操作, 否则即使发生 bit3~bit6 对应的复位事件, 也无法置起 bit3~bit6 标志位 注 3: 对 SCU_PWRC 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护 2. 4 低电压监测 (LVD) 概述芯片内置 LVD 低电压监测模块, 可监测 VDD 电压或 LVD_IN 模拟通道电压 LVD 模块监测 LVD_IN 模拟通道时, 阈值电压为 1.2V 触发条件可选择掉电触发或上电触发, 触发后产生 LVD 中断标志, 当 LVD 中断使能开启时产生 LVD 中断请求 在浅睡眠和深睡眠模式下此中断可唤醒芯片 特殊功能寄存器 低电压监测控制寄存器 (SCU_LVDCON) 偏移地址 :28 H 复位值 : _ _ _ B LVDO IFS<2:0> IE IF VS<3:0> FLTEN EN bit31-16 LVDO bit15 R LVD 输出状态位 0: 被监测电压高于电压阈值 1: 被监测电压低于电压阈值 bit14-13 IFS<2:0> bit12-10 R/W LVD 中断标志产生模式选择位 000:LVDO 上升沿产生中断 001:LVDO 下降沿产生中断 010:LVDO 高电平产生中断 011:LVDO 低电平产生中断 1xx:LVDO 变化 ( 上升或下降沿 ) 产生中断 IE bit9 R/W LVD 中断使能位 IF bit8 R/W LVD 中断标志位 0: 未发生 LVD 触发事件 1: 发生 LVD 触发事件边沿模式产生中断标志时, 可以写 1 清除标志 ; 电平模式产生中断标志时, 该标志只读, 触发电平消失后, 中断标志自动清零 VS<3:0> bit7-4 R/W LVD 触发电压 V1.1 32/305

33 0000:2.0V 0001:2.1V 0010:2.2V 0011:2.4V 0100:2.6V 0101:2.8V 0110:3.0V 0111:3.6V 1000:4.0V 1001:4.6V 1010:2.3V 1011,,1100,1101,1110: 1111: 监测 LVD_IN, 阈值电压 1.2V bit3-2 FLTEN bit1 R/W LVD 滤波使能位 EN bit0 R/W LVD 使能位 注 1: 对 SCU_LVDCON 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护 注 2: 对 LVD 滤波使能位 FLTEN, 需根据实际芯片的工作电源和环境, 及应用系统的具体要求进行设置, 当 LVD 滤波使能时, 会滤除短暂的电源电压抖动, 但也会降低 LVD 电路对电源波动的反应敏感度 2. 5 系统低功耗操作模式 概述 配置外设时钟控制寄存器 SCU_PCLKEN, 可分别关闭芯片各个外设功能模块电路的时钟, 使该部分电路功耗降到最低 通过 WFI 指令, 可使芯片进入休眠状态, 配置 SCB_SCR 寄存器的 SLEEPDEEP 位, 可 选择休眠状态为浅睡眠模式或深度睡眠模式 芯片进入休眠状态后, 所有 I/O 端口将保持进入休眠前的状态 为了降低功耗, 所有 I/O 端口都应保持为高电平或低电平, 同时避免输入端口悬空而产生漏电流, 可通过弱上拉或 弱下拉将悬空的输入端口固定为高电平或低电平 芯片进入休眠状态后, 时钟工作状态参考下表 : 时钟源 浅睡眠模式 深度睡眠模式 XTAL 工作 ( 若 XTAL_EN=1) 工作 ( 若 XTAL_EN=1 且 MOSC_EN=1) HRC 工作 ( 若 HRC_EN=1) 工作 ( 若 HRC_EN=1 且 MOSC_EN=1) LRC 工作 工作 表 2-1 低功耗模式时钟状态表 V1.1 33/305

34 浅睡眠模式在浅睡眠模式下, 芯片内核时钟停止, 指令停止运行 可通过复位或中断唤醒浅睡眠模式 芯片进入浅睡眠模式的步骤如下 : 配置休眠状态选择位 SLEEPDEEP=0; 运行等待中断 (WFI) 指令, 进入浅睡眠模式 在浅睡眠模式下外设功能模块继续运行, 并可能产生中断使内核处理器恢复运行 浅睡眠模式下不访问存储器系统, 相关控制器和内部总线 在浅睡眠模式下, 内核处理器的状态和寄存器, 外设寄存器和内部 SRAM 的值都会保持, 端口的逻辑电平也会保持睡眠前的状态 深度睡眠模式在深度睡眠模式下, 芯片内核时钟停止, 指令停止运行 可通过复位或中断唤醒深度睡眠模式 芯片进入深度睡眠模式的步骤如下 : 1) 配置休眠状态选择位 SLEEPDEEP=1; 2) 运行等待中断 (WFI) 指令, 进入深度睡眠模式 在深度睡眠模式下, 外设时钟 PCLK 停止, 使用 PCLK 或其分频时钟作为时钟源的外设功能模块都停止工作, 其它使用内部低速时钟 LRC 或外部时钟 XTAL 作为时钟源的外设功能模块可正常工作 深度睡眠模式下不访问存储器系统, 相关控制器和内部总线 在深度睡眠模式下, 内核处理器的状态和寄存器, 外设寄存器和内部 SRAM 的值都会保持, 端口的逻辑电平也会保持深度睡眠前的状态 在进入深度睡眠模式前, 通过系统唤醒时间控制寄存器 (SCU_WAKEUPTIME) 的深度睡眠模式时钟控制位 (MOSC_EN) 来选择主晶振 XTAL PLL HRC 和时钟滤波器 CLKFLT 等时钟模块是否关闭 选择时钟模块关闭时 ( 即 MOSC_EN=0), 可降低深度睡眠模式下系统的功耗, 但同时也增大了唤醒时所需要的时间 睡眠模式的唤醒 芯片可通过以下事件从睡眠状态唤醒, 并执行下一条指令或进入中断处理程序 如果是中断唤醒且该中断已使能, 则唤醒后立即进入中断处理程序 浅睡眠模式唤醒 : - 所有中断均可以唤醒浅睡眠模式 - 芯片复位唤醒浅睡眠模式 深度睡眠模式唤醒 : - 外部端口中断 PINTx 可以唤醒深度睡眠模式 - 外部端口中断 KINT 可以唤醒深度睡眠模式 - RTC 中断可以唤醒深度睡眠模式 - LVD 中断可以唤醒深度睡眠模式 - WDT 中断可以唤醒深度睡眠模式 ( 工作于 LRC 时钟源 ) V1.1 34/305

35 - ADC 中断可以唤醒深度睡眠模式 ( 工作于 LRC 时钟源 ) - 芯片复位唤醒深度睡眠模式 FLASH 存储器等待功能 FLASH 存储器的访问频率对芯片功耗影响较大, 降低其访问频率, 可降低芯片功耗 可以通过降低系统时钟频率来降低 FLASH 存储器的访问频率, 但这同时也会降低芯片外设模块的工作速率 芯片支持增加 FLASH 存储器等待时间的设置, 在不降低系统时钟频率的前提下, 降低 FLASH 存储器取指令或数据的频率, 从而降低芯片整体功耗 同时 FLASH 存储器支持最高 24MHz 的访问频率, 如果系统时钟的频率超过 24MHz, 则也需要设置 FLASH 存储器等待时间, 否则会导致 FLASH 访问错误 配置 SCU_FLASHWAIT 寄存器的 ACCT<3:0>, 可设定 FLASH 访问的等待时间 FLASH 访问的等待时间, 与芯片支持的系统时钟最高频率的对应关系描述如下 : ACCT<3:0>=0 时, 芯片系统时钟频率最高可为 24MHz; ACCT<3:0>=1 时, 芯片系统时钟频率最高可为 40MHz; ACCT<3:0>=2~F 时, 芯片系统时钟频率最高可为 48MHz 如上所述, 当芯片系统时钟选为 PLL 倍频时钟 32MHz 时,ACCT<3:0> 不能为 0, 即至少需要 2 个系统时钟周期才能成功访问 FLASH 存储器 ; 当芯片系统时钟选为 PLL 倍频时钟 48MHz 时,ACCT<3:0> 不能为 0 或 1, 即至少需要 3 个系统时钟周期才能成功访问 FLASH 存储器 所以当系统时钟为 32MHz 或 48MHz 时, 需要先设置 ACCT<3:0>, 选择合适的 FALSH 读取时间, 再将系统时钟切换到 32MHz 或 48MHz, 否则会导致芯片指令运行错误 特殊功能寄存器 FLASH 访问等待时间寄存器 (SCU_FLASHWAIT) 偏移地址 :20 H 复位值 : _ _ _ B ACCT<3:0> - bit FLASH 读取访问等待时间设置位 0:1TCLK 完成 FLASH 读取 ACCT<3:0> bit3-0 R/W 1:2TCLK 2:3TCLK... F:16TCLK 注 1: 对 SCU_FLASHWAIT 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护 注 2:TCLK 时钟周期与芯片系统时钟周期相同 V1.1 35/305

36 2. 6 系统时钟 概述 芯片系统有四个可选时钟源 外部时钟源支持两种模式, 即高速模式 HS 和 XT( 又称为 HOSC,1~20MHz) 和低速模式 LP( 又称为 LOSC,32KHz) 支持 2 组外部晶振管脚可选择 内部高频 RC 时钟源 HRC, 支持 16MHz 时钟频率 内部低频 RC 时钟源 LRC, 支持约 32KHz 时钟频率 内部集成锁相环电路 PLL, 其时钟源输入频率支持 32KHz 或 4MHz( 输入时钟源为 HRC 时, 芯片自动 4 分频获取 4MHz),PLL 输出时钟频率支持 32MHz 或 48MHz 系统时钟支持 1~128 分频 支持 2 组 IO 端口可输出系统时钟频率 外部时钟停振检测, 支持停振后自动切换至 LRC 时钟并产生中断 PLL 失锁检测, 支持 PLL 失锁后自动切换至使用 PLL 前的时钟源并产生中断 支持系统时钟滤波, 提高系统工作稳定性 芯片系统时钟源的选择方式, 见如下描述 : 1) 系统时钟为外部时钟源 XTAL: 在编程界面中设置配置字, 选择晶振管脚, 选择高速 HS/XT 模式或低速 LP 模式 ; 在程序软件中设置 SCU_SCLKEN0 寄存器的 CLK_SEL=2, 设置 SCU_SCLKEN1 寄存器的 XTAL_EN=1, 选择并使能外部振荡器时钟 ; 设置 SCU_SCLKEN1 寄存器的 PLL_EN=0 2) 系统时钟为内部时钟源 HRC 16MHz: 在编程界面中设置配置字, 选择内部时钟 16MHz; 在程序软件中设置 SCU_SCLKEN0 寄存器的 CLK_SEL=0; 设置 SCU_SCLKEN1 寄存器的 PLL_EN=0 3) 系统时钟为内部时钟源 LRC 32KHz: 设置 SCU_SCLKEN0 寄存器的 CLK_SEL=1; 设置 SCU_SCLKEN1 寄存器的 PLL_EN=0 4) 系统时钟为内部时钟源 PLL 倍频时钟 : 设置 SCU_SCLKEN0 寄存器的 CLK_SEL=0; 设置 SCU_SCLKEN1 寄存器的 PLL_REF_SEL, 选择 PLL 输入时钟源, 设置 PLL_48M_SEL, 选择 PLL 输出时钟频率, 设置 PLL_EN=1 V1.1 36/305

37 结构框图 CFG_OSCMD[7:0] CFG_OSC_PIN OSC1I OSC2I OSC1O OSC2O CFG_OSC_PIN 32KHz, 1~20MHz 外部振荡电路 XTAL 16MHz 内部振荡器 HRC CCM PLL 32/48 MHz PLL_MUX 分频器 SYSCLK_DIV<2:0> 2 分频 4 分频 8 分频 SYS_CLK 16 分频 32 分频 64 分频 128 分频 32KHz 时钟振荡器 LRC WDT_32K WDT 看门狗模块 CLK_SEL[1:0] PLL_REF_SEL/PLL_48M_SEL FCLK SCLK HCLK PCLK DCLK 生成器 DCLK FCLK for Cortex M0 系统定时器 SysTick HCLK AHB 总线,MEMORY PCLK 16 位定时器 T16N0~T16N3 32 位定时器 T32N0 RTC 定时器 RTC 串口通讯 UART0/UART1 增强型串口 EUART0 模数转换器 ADC LCD 显示驱动模块 异步时钟 异步时钟 OSC_CLK LRC_32K OSC_CLK OSC_CLK LRC_32K LRC_32K OSC_CLK OSC_CLK CLKFLT_BY clkflt PLL_EN 图 2-7 系统时钟电路结构框图 功能说明 外部时钟 XTAL 外部振荡器可通过 PB8 PB9 或 PB10 PB11 其中一组端口串接晶振工作, 可在编程界面中设置芯片配置字进行选择 只要外部振荡器模块使能后 (XTAL_EN=1), 对应的 IO 端口即被用作模拟端口, 禁止其数字输入输出功能 外部时钟源支持两种模式, 即高速模式 HS/XT( 又称为 HOSC, 频率范围为 1~20MHz) 和低速模式 LP( 又称为 LOSC, 频率约为 32KHz) 可在编程界面中设置芯片配置字进行选择, 工作在低速模式时, 建议使用 KHz 晶振, 工作在高速模式 HS 时, 建议使用 5~20MHz 晶振, 工作在高速模式 XT 时, 建议使用 1~4MHz 晶振 当使用外部振荡器时, 需外接匹配电容 XTAL 振荡器电路示意图如下 : V1.1 37/305

38 C1 OSC1I/ OSC2I XCLK_IN C2 RS OSC1O/ OSC2O Rf XTAL_EN 图 2-8 XTAL 振荡器电路结构示意图 注 1: 电阻 RS 为可选配置 注 2:C1 和 C2 为晶振匹配电容, 根据所使用的晶振, 电容参考取值范围为 10~20pF, 建议 1~20MHz 晶振匹配 15pf 电容,32.768KHz 晶振匹配 12pf 电容, 具体电容值需根据外接晶振的参数需求确定 芯片上电后系统时钟默认为内部高速时钟 HRC, 需软件配置方可使用外部时钟 XTAL 详情可参考外部时钟操作例程 当 MOSC_EN=0, 芯片进入深度睡眠模式时,XTAL 时钟振荡器会自动关闭, 被唤醒后,XTAL 时钟振荡器会自动打开 ; 当 MOSC_EN=1, 芯片进入深度睡眠模式时,XTAL 时钟振荡器不会关闭 当系统时钟选择为外部时钟 XTAL, 在芯片正常工作时, 不建议关闭 XTAL 时钟振荡器 (XTAL_EN=0), 否则系统时钟会自动切换至内部低速 LRC 时钟 可通过寄存器位 XTAL_LP, 选择外部时钟振荡器的功耗模式, 该选择位仅在外部时钟处于低速 LP 模式时有效, 在软件检测到外部振荡器稳定后 (XTAL_RDY=1), 可以将振荡器设置为低功耗模式, 降低芯片振荡器电路功耗 当外部时钟为高速 HS 模式时, 振荡器电路会一直保持高功耗模式, 无法设置为低功耗模式 内部高速时钟 HRC 内部高速时钟 HRC 16MHz 频率 全温度范围内 HRC 频率精度为 ±3% 芯片上电后系统时钟默认为内部高速时钟 HRC, 可通过寄存器位 HRC_EN 关闭 当系统时钟选择为内部高速时钟 HRC 时, 不建议关闭 HRC 时钟 (HRC_EN=0), 否则系统时钟会自动切换至内部低速 LRC 时钟 在 HRC_EN=1 的情况下, 当 MOSC_EN=0, 芯片进入深度睡眠模式时,HRC 时钟会自动关断, 被唤醒后,HRC 时钟会自动使能 ; 当 MOSC_EN=1, 芯片进入深度睡眠模式时,HRC 时钟不会关闭 内部低速时钟 LRC 芯片支持内部低速时钟 LRC( 频率约为 32KHz), 且无法关闭, 始终保持工作 全温度范围内,LRC 时钟频率精度为 ±40% 内部低速时钟可供芯片主系统 WDT LCDC LEDC RTC 等模块使用 对于时钟频率精度要求高的模块不建议使用 LRC 作为时钟源 锁相环 PLL PLL 时钟输入可选择 XTAL(32.768KHz 4MHz 8MHz 16MHz), HRC(16MHz), LRC (32KHz) V1.1 38/305

39 PLL 模块工作时, 通过寄存器位 PLL_REF_SEL<2:0> 选择其输入时钟源, 同时需对所选用的 HRC,LRC 或 XTAL 时钟振荡器进行对应的正确设置 ; 通过寄存器位 PLL_48M_SEL 选择 PLL 模块的倍频系数, 得到对应的时钟输出频率, 具体见下面的详细描述 : 当 PLL_REF_SEL=0/1 时 : 禁止设置 当 PLL_REF_SEL=2 时 :HRC 必须配置为 16MHz( 通过芯片配置字进行配置 ),PLL 输入时钟源为 HRC 16MHz 的 4 分频 当 PLL_48M_SEL=0 时,PLL 倍频系数为 8 倍, PLL 输出时钟为 32MHz 当 PLL_48M_SEL=1 时,PLL 倍频系数为 12 倍,PLL 输出时钟为 48MHz 当 PLL_REF_SEL=3 时 :PLL 输入时钟源为 LRC 32KHz 当 PLL_48M_SEL=0 时,PLL 倍频系数为 1024 倍,PLL 输出时钟为 MHz 当 PLL_48M_SEL=1 时,PLL 倍频系数为 1536 倍,PLL 输出时钟为 MHz 当 PLL_REF_SEL=4 时 :XTAL 必须配置为 XT 模式, 外接 4MHz 振荡器, PLL 输入时钟源为 XTAL 4MHz 时钟 当 PLL_48M_SEL=0 时,PLL 倍频系数为 8 倍,PLL 输出时钟为 32MHz 当 PLL_48M_SEL=1 时,PLL 倍频系数为 12 倍,PLL 输出时钟为 48MHz 当 PLL_REF_SEL=5 时 :XTAL 必须配置为 HS 模式, 外接 8MHz 振荡器, PLL 输入时钟源为 XTAL 8MHz 时钟的 2 分频 当 PLL_48M_SEL=0 时,PLL 倍频系数为 8 倍,PLL 输出时钟为 32MHz 当 PLL_48M_SEL=1 时,PLL 倍频系数为 12 倍,PLL 输出时钟为 48MHz 当 PLL_REF_SEL=6 时 :XTAL 必须配置为 HS 模式, 外接 16MHz 振荡器, PLL 输入时钟源为 XTAL 16MHz 时钟的 4 分频 当 PLL_48M_SEL=0 时,PLL 倍频系数为 8 倍, PLL 输出时钟为 32MHz 当 PLL_48M_SEL=1 时,PLL 倍频系数为 12 倍,PLL 输出时钟为 48MHz 当 PLL_REF_SEL=7 时 :XTAL 必须配置为 LP 模式, 外接 KHz 振荡器,PLL 输入时钟源为 XTAL 32KHz 时钟 当 PLL_48M_SEL=0 时,PLL 倍频系数为 1024 倍,PLL 输出时钟为 MHz 当 PLL_48M_SEL=1 时,PLL 倍频系数为 1536 倍,PLL 输出时钟为 MHz 对 PLL 模块, 必须等其所选择的输入时钟源稳定后, 才可以使能 PLL 工作 ( PLL_EN=1), 详情可参考 PLL 操作例程 在 PLL_EN=1 的情况下, 当 MOSC_EN=0, 芯片进入深度睡眠模式时,PLL 会自动关闭, 被唤醒后,PLL 会自动打开 ; 当 MOSC_EN=1, 芯片进入深度睡眠模式时,PLL 不会关闭 PLL 模块支持锁频或失锁中断, 可通过寄存器位 LK_IFS<2:0> 进行选择, 当 LK_IFS=0 或 2 时,PLL 锁频成功时产生中断, 当 LK_IFS=1 或 3 时,PLL 锁频失败时产生中断, 当 LK_IFS=4,5,6 或 7 时,PLL 锁频成功或失败时都可以产生中断 PLL 模块工作时, 建议不旁路 PLL 锁频信号 (PLL_BYLOCK=0), 当 PLL 时钟失锁后, 系统会自动切换至非 PLL 的原始时钟源 ( 由 CLK_SEL 决定 ) 如果旁路 PLL 锁频信号 (PLL_BYLOCK=1), 当 PLL 时钟失锁后, 系统仍使用 PLL 时钟, 可能会导致芯片工作异常 V1.1 39/305

40 芯片支持 2 路 IO 端口输出时钟信号 其中 CLKO0 端口支持高频时钟直接输出,CLKO1 端口支持高频时钟 512 分频后输出 使用时需配置相应的端口复用选择寄存器 GPIO_PAFUNC/GPIO_PBFUNC, 使能管脚的时钟输出功能 当使用高频时钟直接输出时, 需使能管脚大电流驱动模式, 以免输出时钟波形严重失真 外部时钟停振检测 CCM 外部时钟停振检测模块使能必须同时满足以下条件 : 1. SCU_CCM 寄存器的外部时钟停振检测软件使能位 EN=1 缺省为使能 2. 时钟源必须选择为外部时钟, 即 SCU_SCLKEN0 寄存器的 CLK_SEL=2 例如 : 当 PLL 时钟源输入使用的是外部时钟, 但是以上 2 个条件有任何一个不满足时, 外部时钟停振检测模块不工作 外部时钟停振检测开始工作后, 当检测到外部时钟停振时, 系统时钟会自动切换至 LRC 时钟, 同时会置起中断标志位 但需注意, 当 MOSC_EN=0 时, 因芯片进入深度睡眠模式关闭外部时钟源导致外部时钟停振的情况不会产生时钟停振中断标志位 当芯片进入停振中断后, 需立即操作 CLK_SEL 把系统时钟切换至 LRC 或 HRC, 同时关闭外部时钟振荡器 (XTAL_EN=0); 如果使用 PLL, 则还需要关闭 PLL 模块 (PLL_MUX=0, PLL_EN=0) 当外部时钟停振问题解决后, 必须再次通过软件配置使能外部时钟 详情参见以下外部时钟停振检测中断服务例程 外部时钟停振检测中断服务例程 INT_CCM PROC PUSH {LR} LDR R0,=SCU_SCLKEN0 LDR R1,[R0] LDR R2, = 0XFFFFFFFD ; 系统时钟切换至 LRC ADDS R1,R1,R2 LDR LDR LDR ADDS R0,=SCU_SCLKEN1 R1,[R0] R2, = 0XFFFFFFFE ; 关闭外部时钟振荡器 R1,R1,R 时钟滤波 CLKFLT 芯片支持系统时钟分频前滤波 系统时钟滤波使能操作时, 必须先设置 SCU_WAKEUPTIME 寄存器的 CLKFLT_EN 位为 1 以使能系统时钟滤波器, 然后设置 SCU_SCLKEN0 寄存器的 CLKFLT_BY 8'h55 以选用经滤波的系统时钟 当需要关闭时钟滤波时, 必须先旁路 CLKFLT, 即设置 CLKFLT_BY=8'h55, 然后再设置 CLKFLT_EN=0 来关闭时钟滤波器 详情可见时钟滤波例程 在 CLKFLT_EN=1 的情况下, 当 MOSC_EN=0, 芯片进入深度睡眠模式时,CLKFLT 会自动关断, 而当深度睡眠唤醒后,CLKFLT 会自动打开 ; 当 MOSC_EN=1, 芯片进入深 V1.1 40/305

41 度睡眠模式时,CLKFLT 不会关断 为保证系统工作可靠性, 除深度睡眠模式外, 不建议关闭 CLKFLT 睡眠模式系统状态在睡眠模式下, 芯片内核处理器的状态和寄存器, 外设寄存器和内部 SRAM 的值都会保持, 端口的逻辑电平也会保持睡眠前的状态 浅睡眠模式在浅睡眠模式下, 芯片内核时钟停止工作, 外设时钟 PCLK 正常运行, 芯片时钟源正常工作 深度睡眠模式在深度睡眠模式下, 芯片内核时钟停止工作, 外设时钟 PCLK 停止运行 1) MOSC_EN=0 时 : 除 LRC 时钟源正常运行外,XTAL HRC PLL 和 CLKFLT 模块全部关断 外设模块只有选择使用 LRC 作为时钟源的能正常工作, 其它全部停止工作 ( 异步唤醒功能正常工作 ) 当芯片唤醒后,XTAL HRC PLL CLKFLT 自动恢复到睡眠前的状态 2) MOSC_EN=1 时 : 时钟源正常运行,PLL 模块 CLKFLT 正常工作 外设模块只有选择使用 LRC XTAL 作为时钟源的能正常工作, 其它使用 PCLK 或其分频时钟作为时钟源的全部停止工作 ( 异步唤醒功能正常工作 ) 特殊功能寄存器 系统时钟控制寄存器 0(SCU_SCLKEN0) 偏移地址 :40 H 复位值 : _ _ _ B CLKOUT1_SEL<1:0> CLKOUT0_SEL<1:0> CLKFLT_BY<7:0> SYSCLK_DIV PLL_MUX XTAL_LP CLK_SEL<1:0> - bit CLKO1 管脚输出选择位 0时钟输出 CLKOUT1_SEL<1:0> bit27-26 R/W 01: 系统时钟输出 (512 分频 ) 10:LRC 时钟输出 11:HRC 时钟输出 (512 分频 ) CLKO0 管脚输出选择位 0时钟输出 CLKOUT0_SEL<1:0> bit R/W 01: 系统时钟输出 10:LRC 时钟输出 11:HRC 时钟输出 CLKFLT_BY<7:0> bit R/W CLKFLT 旁路控制位 V1.1 41/305

42 8 h55:clkflt 旁路其它 : 不旁路 CLKFLT CLKFLT 为系统时钟滤波器, 为保证系统稳定性, 不建议旁路 CLKFLT - bit SYSCLK_DIV<2:0> bit R/W 系统时钟后分频选择位 000:1:1 001:1:2 010:1:4 011:1:8 100:1:16 101:1:32 110:1:64 111:1:128 - bit PLL_MUX bit8 R/W 系统时钟选择位 0: 使用原始时钟 ( 由 CLK_SEL 选择的时钟 ) 1: 使用倍频时钟 - bit XTAL_LP bit2 - 外部 LP 时钟振荡器功耗模式选择位 0: 低功耗 ( 需软件固定设置为 0) 1: 高功耗 ( 仅供测试使用 ) CLK_SEL<1:0> bit1-0 R/W 原始时钟源选择位 00:HRC 时钟 16MHz 01:LRC 时钟 32KHz 10:XTAL 时钟 ( 由配置位 CFG_OSCMD 设置为 HS,XT 或 LP 模式 ) 11:HRC 时钟 16MHz 注 1: 对 SCU_SCLKEN0 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护 注 2: 当系统时钟选择为 PLL 倍频时钟 32MHz 或 48MHz 时, 需要先设置 SCU_FLASHWAIT 寄存器的 ACCT<3:0>, 选择合适的 FALSH 读取时间, 再将系统时钟切换到 32MHz 或 48MHz, 否则会导致芯片指令运行错误 具体参见 FLASH 存储器等待功能 章节的描述 注 3: 在使能外部 LP 时钟振荡器之前, 需先设置 XTAL_LP=0, 振荡器为低功耗模式, 才能确保外部低速 LP 时钟工作稳定正常 V1.1 42/305

43 系统时钟控制寄存器 1(SCU_SCLKEN1) 偏移地址 :44 H 复位值 : _ _ _ B PLL_RDY HRC_RDY XTAL_RDY PLL_BYLOCK PLL_EN PLL_48M_SEL PLL_REF_SEL<2:0> HRC_EN XTAL_EN - bit PLL 时钟振荡模式稳定标志位 PLL_RDY bit18 R 0: 不稳定 1: 稳定 内部高速时钟振荡模式稳定标志位 HRC_RDY bit17 R 0: 不稳定 1: 稳定 外部时钟振荡模式稳定标志位 0: 不稳定 XTAL_RDY bit16 R 1: 稳定 该标志位仅在寄存器位 XTAL_EN=1 时有效, 作为 XTAL 振荡器工作稳定的标志位 - bit PLL 锁频信号旁路控制位 PLL_BYLOCK bit13 R/W 0: 不旁路 1: 旁路 PLL 倍频电路工作使能位 PLL_EN bit12 R/W ( 使能前需先确认 PLL_REF_SEL 所选择的 时钟源是否稳定 ) PLL 输出时钟选择位 PLL_48M_SEL bit11 R/W 0: 输出约 32MHz 时钟 1: 输出约 48MHz 时钟 PLL 输入时钟源选择位 00设置 001: 禁止设置 010: 内部 HRC 时钟 ( 约 16MHz) PLL_REF_SEL<2:0> bit10-8 R/W 011: 内部 LRC 时钟 ( 约 32KHz) 100: 外部 4MHz 时钟 101: 外部 8MHz 时钟 110: 外部 16MHz 时钟 111: 外部 32KHz 时钟 - bit HRC_EN bit1 R/W 内部高速时钟振荡电路使能位 V1.1 43/305

44 XTAL_EN bit0 R/W 外部时钟振荡电路使能位 注 1: 对 SCU_SCLKEN1 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护 注 2: 如果配置字 CFG_OSCMD 将外部 XTAL 时钟配置为 LP 模式, 则在软件设置 XTAL_EN=1, 使能外部时钟振 荡器之前, 需先软件设置寄存器 SCU_SCLKEN0 的位 XTAL_LP=0, 将 LP 时钟振荡器设置为低功耗模式 外设时钟控制寄存器 (SCU_PCLKEN) 偏移地址 :48 H 复位值 : _ _ _ B I2C0_ EN SPI1_EN SPI0_EN EUART0 _EN UART1_ EN UART0_ EN T32N 0_EN T16N3_ EN T16N2 _EN T16N1_E N T16N0_E N WDT_E N LCD_E N RTC_E N ADC_E N IAP_E N GPIO_EN SCU_EN - bit I2C0_EN bit28 R/W I2C0 时钟使能位 - bit SPI1_EN bit 25 R/W SPI1 时钟使能位 SPI0_EN bit 24 R/W SPI0 时钟使能位 - bit EUART0_EN bit 20 R/W EUART0 时钟使能位 - bit UART1_EN bit 17 R/W UART1 时钟使能位 UART0_EN bit 16 R/W UART0 时钟使能位 V1.1 44/305

45 - bit T32N0_EN bit 12 R/W T32N0 时钟使能位 T16N3_EN bit 11 R/W T16N3 时钟使能位 T16N2_EN bit 10 R/W T16N2 时钟使能位 T16N1_EN bit 9 R/W T16N1 时钟使能位 T16N0_EN bit 8 R/W T16N0 时钟使能位 WDT_EN bit 7 R/W WDT 时钟使能位 LCD_EN bit 6 R/W LCDC 时钟使能位 RTC_EN bit 5 R/W RTC 时钟使能位 ADC_EN bit 4 R/W ADC 时钟使能位 - bit IAP_EN bit 2 R/W FLASH_IAP 时钟使能位 GPIO_EN bit 1 R/W GPIO 时钟使能位 SCU_EN bit 0 R/W SCU 时钟使能位 注 1: 对 SCU_PCLKEN 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护 注 2: 使能某外设时钟之前需要先使能 SCU 时钟, 即 SCU_PCLKEN 寄存器 SCU_EN 位设置为 1 以 WDT 时钟配置为例 : LDR R0, =SCU_PCLKEN V1.1 45/305

46 LDR R1, =0X STR R1, [R0] ; 首先使能 SCU 时钟 LDR R1, =0X STR R1, [R0] ; 使能 SCU 和 WDT 时钟注 3:WDT 时钟使能位 WDT_EN=0 时, 对 WDT 模块的寄存器读写操作被禁止, 但 WDT 计数器仍保持工作状态, 看门狗定时器功能仍有效 系统唤醒时间控制寄存器 (SCU_WAKEUPTIME) 偏移地址 :4C H 复位值 : _ _ _ B LDOLP_VOSEL<2:0> - FLASHPW_PD CLKFLT_EN MOSC_EN WAKEUPTIME<11:0> - bit LDOLP_VOSEL<2:0> bit18-16 W/R 在深度睡眠模式下,LDO 电压输出选择位 000:1.5V 100:1.4V( 推荐使用该档位 ) 其它 : 仅供测试使用, 请勿设置 - bit FLASHPW_PD bit14 W/R 睡眠模式下 FLASH 电源控制位 0: 开启 1: 关断 ( 仅供测试使用, 实际应用时禁止关断 FLASH 电源 ) CLKFLT_EN bit13 R/W CLKFLT 系统时钟滤波器使能位 CLKFLT 为系统时钟滤波器, 为保证系统稳定性, 在芯片正常工作时, 需保持使能, 在深度睡眠模式下, 可禁止 CLKFLT, 降低芯片功耗 MOSC_EN bit12 R/W 深度睡眠模式时钟控制位 0: 深度睡眠模式下, 自动关闭 HRC PLL XTAL 和时钟滤波器 CLKFLT 1: 深度睡眠模式下, 使能 HRC PLL XTAL 和时钟滤波器 CLKFLT WAKEUPTIME<11:0> bit11-0 R/W 唤醒时间控制位 T PCLK * WAKEUPTIME 注 1: 对 SCU_WAKEUPTIME 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护 注 2: 对 LDOLP_VOSEL<2:0> 寄存器位, 需软件在芯片初始化时固定设置为 100, 以降低深度睡眠模式下的芯片功耗 V1.1 46/305

47 注 3: 对 FLASHPW_PD 寄存器位, 需软件固定设置为 0, 禁止写 1, 否则可能会导致芯片工作异常 注 4: 深度睡眠模式下, 当 MOSC_EN 为 1 时,HRC PLL XTAL 和时钟滤波器还必须各自的控制位 HRC_EN PLL_EN XTAL_EN 和 CLKFLT_EN 为 1 时, 才实际被使能 注 5: 唤醒时间控制位 WAKEUPTIME<11:0>, 用于设定在深度睡眠模式下, 被关闭的 HRC PLL 和 XTAL 时钟模块, 在芯片被唤醒后, 能够恢复稳定工作的等待时间, 通常保持为默认时间值, 具体根据芯片在应用系统中的实际工作状况进行调整 ; 如果在深度睡眠模式下, 上述各时钟模块仍保持使能, 则唤醒时间可以设置为 0 外部时钟检测控制寄存器 (SCU_CCM) 偏移地址 :54 H 复位值 : _ _ _ B FLAG IF IFS<2:0> IE EN - bit FLAG bit16 R CCM 外部时钟停振检测标志位 0: 晶振未停振 1: 晶振停振 - bit IF bit8 R/W CCM 中断标志位 0: 未发生 CCM 触发事件 1: 发生 CCM 触发事件边沿模式产生中断标志时, 可以写 1 清除标志 ; 电平模式产生中断标志时, 该标志只读, 触发电平消失后, 中断标志自动清零 IFS<2:0> bit7-5 R/W CCM 中断标志产生模式选择位 000:CCM_FLAG 上升沿产生中断, 晶振停振 001:CCM_FLAG 下降沿产生中断, 晶振恢复振荡 010:CCM_FLAG 高电平产生中断, 晶振停振 011:CCM_FLAG 低电平产生中断, 晶振恢复振荡 1xx:CCM_FLAG 变化 ( 上升或下降沿 ) 产生中断 IE bit 4 R/W 外部时钟停振中断使能位 - bit EN bit0 R/W 外部时钟停振检测使能位 注 : 对 SCU_CCM 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护 V1.1 47/305

48 PLL 锁定中断控制寄存器 (SCU_PLLLKCON) 偏移地址 :30 H 复位值 : _ _ _ B LK_FLAG IF LK_IFS<2:0> IE - bit PLL 锁定检测标志位 R LK_FLAG bit16 0:PLL 未锁定 1:PLL 锁定, 锁频成功 - bit IF bit8 R/W PLL 中断标志位 0: 未发生 PLL 锁定标志触发事件 1: 发生 PLL 锁定标志触发事件边沿模式产生中断标志时, 可以写 1 清除标志 ; 电平模式产生中断标志时, 该标志只读, 触发电平消失后, 中断标志自动清零 - bit7 - - LK_IFS<2:0> bit6-4 R/W PLL 锁定标志产生模式选择位 000:PLL 锁定标志上升沿产生中断, 锁频成功 001:PLL 锁定标志下降沿产生中断, 锁频失败 010:PLL 锁定标志高电平产生中断, 锁频成功 011:PLL 锁定标志低电平产生中断, 锁频失败 1xx:PLL 锁定标志变化 ( 上升或下降沿 ) 产生中断 - bit IE bit0 R/W PLL 锁定中断使能位 注 : 对 SCU_PLLLKCON 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护 系统时钟应用说明以下操作都已关闭系统保护寄存器 SCU_PROT, 且使能了 SCU_PCLKEN 寄存器的 SCU 时钟使能位 SCU_EN 外部时钟 XTAL 使用外部时钟 XTAL: SWITCH_XTAL PROC PUSH {LR} LDR R0, =SCU_SCLKEN1 V1.1 48/305

49 LDR R1, [R0] LDR R2, =0X01 ORRS R1, R1, R2 STR R1, [R0] ; 使能 XTAL_EN WAIT_XTAL_FLAG LDR R0, =SCU_SCLKEN1 LDR R1, [R0] LDR R2, =0X TST R1, R2 BEQ WAIT_XTAL_FLAG ; 等待 XTAL_RDY ; 如果系统时钟为外部 LP 低速时钟, 并工作在低功耗模式, 则设置如下 : LDR R0, =SCU_SCLKEN0 LDR R1, =0X02 STRB R1, [R0] ; 设置 LP 低速时钟为低功耗模式 POP ALIGN LTORG ENDP {PC} 内部高速时钟 HRC 使用内部高速时钟 HRC: SWITCH_HRC PROC PUSH {LR} LDR R0, =SCU_SCLKEN1 LDR R1, [R0] LDR R2, =0X02 ORRS R1, R1, R2 STR R1, [R0] ; 使能 HRC_EN WAIT_HRC_FLAG LDR R0, =SCU_SCLKEN1 LDR R1, [R0] LDR R2, =0X TST R1, R2 BEQ WAIT_HRC_FLAG ; 等待 HRC_RDY LDR R0,=SCU_SCLKEN0 LDRB R1,[R0] LDR R2, =0XFC ANDS R1, R1, R2 STRB R1, [R0] ; 系统时钟选用 HRC POP {PC} ALIGN V1.1 49/305

50 LTORG ENDP 内部低速时钟 LRC 使用内部低速时钟 LRC: SWITCH_LRC PROC PUSH {LR} LDR R0,=SCU_SCLKEN0 LDRB R1,[R0] LDR R2, =0XFC ANDS R1, R1, R2 LDR R2,=0X01 ORRS R1,R1,R2 STRB R1, [R0] ; 系统时钟选用 LRC POP {PC} ALIGN LTORG ENDP 锁相环 PLL 使用 PLL 前必须先使能 PLL 输入源时钟使能位, 且等待输入时钟源稳定 以 PLL 输入时钟选择为外部 16MHz 时钟, 输出时钟为 48MHz 为例 : SWITCH_XTAL16M_PLL48M PROC PUSH {LR} LDR R0, =SCU_SCLKEN1 LDR R1, [R0] LDR R2, =0X01 ORRS R1, R1, R2 STR R1, [R0] ; 使能 XTAL_EN, 注意外接振荡器必须是 16MHz WAIT_XTAL_FLAG LDR R0, =SCU_SCLKEN1 LDR R1, [R0] LDR R2, =0X TST R1, R2 BEQ WAIT_XTAL_FLAG ; 等待 XTAL_RDY LDR R0,=SCU_SCLKEN1 LDR R1,=0X1E ; 配置 PLL 输入时钟选择 STRB R1,[R0,#0X01] ;PLL 锁频信号不旁路, 使能 PLL 模块 WAIT_PLL_FLAG LDR R0, =SCU_SCLKEN1 LDR R1, [R0] LDR R2, =0X TST R1, R2 V1.1 50/305

51 BEQ WAIT_PLL_FLAG ; 等待 PLL_RDY LDR R0, =SCU_SCLKEN0 LDR R1, [R0] LDR R2, =0X0100 ORRS R1, R1, R2 STR R1, [R0] ; 系统时钟选用 PLL 倍频时钟 POP {PC} ALIGN LTORG ENDP 关闭 PLL: POWER_OFF_PLL PROC PUSH {LR} LDR R0, =SCU_SCLKEN0 LDRB R1, [R0, #0X01] LDR R2, =0XFE ANDS R1, R1, R2 STRB R1, [R0, #0X01] ; 系统时钟选用原始时钟 LDR R0, =SCU_SCLKEN1 LDRB R1, [R0, #0X01] LDR R2, =0X0F ANDS R1, R1, R2 STRB R1, [R0, #0X01] ; 关断 PLL 模块 POP {PC} ALIGN LTORG ENDP 时钟滤波 CLKFLT 使用 CLKFLT: POWER_ON_CFT PROC PUSH {LR} LDR R0, =SCU_WAKEUPTIME LDRB R1, [R0, #0X01] LDR R2, =0X02 ORRS R1, R1, R2 STRB R1, [R0, #0X01] ; 使能 CLKFLT_EN LDR R0, =SCU_SCLKEN0 LDRB R1, =0X55 STRB R1, [R0, #0X02] ; 系统时钟选用滤波后时钟 POP {PC} ALIGN LTORG V1.1 51/305

52 ENDP 关闭 CLKFLT: POWER_OFF_CFT PROC PUSH {LR} LDR R0, =SCU_SCLKEN0 LDRB R1, =0X00 STRB R1, [R0, #0X02] ; 系统时钟选用滤波前时钟 LDR R0, =SCU_WAKEUPTIME LDRB R1, [R0, #0X01] LDR R2, =0XFD ANDS R1, R1, R2 STRB R1, [R0, #0X01] ; 关闭 CLKFLT_EN POP {PC} ALIGN LTORG ENDP 2. 7 中断和异常处理 中断和异常 Cortex-M0 内核支持嵌套向量中断控制器 NVIC(Nested Vectored Interrupt Controller), 具体功能如下 : 支持中断嵌套支持中断向量支持中断优先级动态调整支持中断可屏蔽 对 Cortex-M0 内核来说, 打断程序正常执行流程的事件均称之为异常, 中断也是其中一种异常 为便于理解, 本文档将内核的中断等事件称为异常, 将外设模块的中断称为中断 异常 / 中断优先级操作说明 : 操作类型抢占末尾连锁返回迟来 描述产生条件 :ISR 或线程正在执行时, 出现新的优先级更高的异常 / 中断 操作结果 : 如果当前处于线程状态, 则产生异常 / 中断挂起中断 ; 如果当前处于 ISR 状态, 则产生中断嵌套, 处理器自动保存工作状态并压栈 产生条件 : 当前 ISR 执行结束, 正在返回时, 出现新的优先级更高的异常 / 中断 操作结果 : 跳过出栈操作, 处理新的异常 / 中断 产生条件 : 当前 ISR 执行结束, 正在返回时, 没有出现新的优先级更高的异常 / 中断 操作结果 : 执行出栈操作, 并将处理器状态恢复为进入 ISR 之前的状态 产生条件 : 当前 ISR 执行开始, 正在保存时, 出现新的优先级更高的异常 / 中断 V1.1 52/305

53 操作结果 : 处理器转去处理优先级更高的异常 / 中断 表 2-2 异常 / 中断优先级操作类型说明说明表 注 1:ISR Interrupt Service Routine, 中断服务程序 异常 / 中断优先级 : 编号 类型 优先级 简介 0 N/A N/A 没有异常在运行 1 复位 -3( 最高 ) 复位 2 NMI -2 不可屏蔽中断 ( 来自外设 NMI 中断输入 ) 3 Hard Fault -1 所有被禁用的 Fault, 都将升级为 Hard Fault 4~10 NA - 11 SVC 可编程控制 系统服务调用 12~13 NA - 14 PendSV 可编程控制 为系统设备而设的 可悬挂请求 15 SysTick 可编程控制 系统定时计数器 16 IRQ0 可编程控制 外设中断 0 17 IRQ1 可编程控制 外设中断 1 47 IRQ31 可编程控制 外设中断 31 表 2-3 异常 / 中断优先级列表 Cortex-M0 支持如下异常 / 中断 : NMI 中断 Hard Fault 异常 SVC 异常 PendSV 异常 SysTick 异常和 32 个外设中断 请求 IRQ0~IRQ31 其中 Hard Fault 异常 SVC 异常 PendSV 异常 SysTick 异常为 Cortex-M0 内核异常源, 只受 Cortex-M0 内核控制, 而 NMI 中断与 32 个 IRQ 可由芯片配置控制 虽然 Cortex-M0 对 NMI 不支持中断使能位, 但为了防止芯片上电初始化完成前, 误产生 NMI 中断源, 而误进中断, 芯片提供了 NMI 使能位 NMIEN, 可在 NMI 中断源配置完成后 再设置 NMIEN=1 对于 32 个 IRQ,Cortex-M0 内核提供 32 个 IRQ 使能位, 可对每个中断请求独立控制 配置 NVIC_ISER 和 NVIC_ICER 中断控制寄存器可使能或禁止 IRQ 配置 NVIC_PR0~NVIC_PR7 优先级控制寄存器, 可设置 IRQ0~IRQ31 的中断优先级 如 果同时产生多个 IRQ 请求, 则最先响应优先级最高的 IRQ; 如果同时产生多个相同最高优 先级的 IRQ 请求, 则按照中断向量分配表, 最先响应向量表编号最低的 IRQ, 即如果同时 产生中断优先级相同的 IRQ0 与 IRQ1, 则先响应 IRQ0 V1.1 53/305

54 中断和异常向量的分配 编号 类型 功能 说明 0~15 异常 Cortex-M0 内核异常, 包括 NMI 不可屏蔽中断 16 IRQ0 PINT0 中断 外部端口中断 0 17 IRQ1 PINT1 中断 外部端口中断 1 18 IRQ2 PINT2 中断 外部端口中断 2 19 IRQ3 PINT3 中断 外部端口中断 3 20 IRQ4 PINT4 中断 外部端口中断 4 21 IRQ5 PINT5 中断 外部端口中断 5 22 IRQ6 PINT6 中断 外部端口中断 6 23 IRQ7 PINT7 中断 外部端口中断 7 24 IRQ8 T16N0 中断 16 位定时器 / 计数器 0 中断 25 IRQ9 T16N1 中断 16 位定时器 / 计数器 1 中断 26 IRQ10 T16N2 中断 16 位定时器 / 计数器 2 中断 27 IRQ11 T16N3 中断 16 位定时器 / 计数器 3 中断 28 IRQ12 T32N0 中断 32 位定时器 / 计数器 0 中断 29 IRQ13 Reserved 预留 30 IRQ14 Reserved 预留 31 IRQ15 Reserved 预留 32 IRQ16 WDT 中断 看门狗中断 33 IRQ17 RTC 中断 实时时钟中断 34 IRQ18 KINT 中断 外部按键输入中断 35 IRQ19 ADC 中断 模数转换中断 36 IRQ20 Reserved 预留 37 IRQ21 LVD 中断 低电压检测中断 38 IRQ22 PLLLK 中断 PLL 失锁中断 39 IRQ23 UART0 中断 UART0 中断 40 IRQ24 UART1 中断 UART1 中断 41 IRQ25 EUART0 中断 EUART0 中断 42 IRQ26 Reserved 预留 43 IRQ27 SPI0 中断 SPI0 中断 44 IRQ28 SPI1 中断 SPI1 中断 45 IRQ29 I2C0 中断 I2C0 中断 46 IRQ30 Reserved 预留 47 IRQ31 CCM 中断 外部振荡器停振检测中断 表 2-4 IRQ 分配列表 中断向量表的重映射 Cortex-M0 内核本身并不支持中断向量表的重映射, 在 HR8P506 芯片中有两个特殊功能寄存器 中断向量表重映射使能寄存器 和 中断向量表偏移寄存器, 可以支持中断向量表的重映射 具体的使用方式可参考 Flash 自编程 (IAP) 相关章节的描述 V1.1 54/305

55 特殊功能寄存器 不可屏蔽中断控制寄存器 (SCU_NMICON) 偏移地址 :04 H 复位值 : _ _ _ B NMICS<4:0> NMIEN - bit NMICS<4:0> bit5-1 R/W NMI 不可屏蔽中断选择位 00000:IRQ :IRQ :IRQ31 NMIEN bit0 R/W NMI 不可屏蔽中断使能位 注 1: 对 SCU_NMICON 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护 中断向量表重映射使能寄存器 (SCU_TBLREMAPEN) 偏移地址 :60 H 复位值 : _ _ _ B EN bit31-1 EN bit0 R/W 中断向量表重映射使能 0: 中断向量表位于 Flash Memory 的 0 地址开始的一段空间 ( 默认状态 ); 目前共支持 48 个向量, 因此, 这段空间的大小为 192 字节 ; 1: 中断向量表位于 中断向量表偏移寄存器 指定的地址开始的 192 字节空间 注 : 对 SCU_TBLREMAPEN 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护 V1.1 55/305

56 中断向量表偏移寄存器 (SCU_TBLOFF) 偏移地址 :64 H 复位值 : _ _ _ B TBLOFF<31:16> TBLOFF<15:8> TBLOFF<7:0> TBLOFF<31:0> bit31-0 R/W 中断向量表偏移地址该寄存器存放重映射后的中断向量表所在的起始地址, 中断向量表重映射使能寄存器 为 1 时有效 高 24 位 TBLOFF<31:8> 可读可写, 但低 8 位 TBLOFF<7:0> 只读, 不可写, 且读取时返回全零 注 : 该地址为起始地址是有要求的 : 必须先求出系统中共有多少个向量, 再把这个数字向上增大到是 2 的整次幂, 而起始地址必须对齐到后者的边界上 如果一共有 32 个中断, 则共有 32+16( 系统异常 )=48 个向量, 向上增大到 2 的整次幂后值为 64, 因此地址值必须能被 64 4=256 整除, 从而合法的起始地址可以是 :0x000, 0x100,0x200 等 硬件错误标志寄存器 (SCU_FAULTFLAG) 偏移地址 :0C H 复位值 : _ _ _ B FLAG2 FLAG1 FLAG0 - bit FLAG2 bit2 R/W 硬件错误 2 标志位 0: 未发生在异常区域进行写入操作 1: 发生在异常区域进行写入操作 ( 硬件自动置 1, 软件写 1 清除 ) FLAG1 bit1 R/W 硬件错误 1 标志位 0: 未发生在异常区域进行取指操作 1: 发生在异常区域进行取指操作 ( 硬件自动置 1, 软件写 1 清除 ) FLAG0 bit0 R/W 硬件错误 0 标志位 0: 未发生读指令代码为空 1: 发生读指令代码为空 ( 硬件自动置 1, 软件写 1 清除 ) V1.1 56/305

57 注 1: 读指令代码为空表示 Cortex-M0 内核读 Flash 程序存储器的指令时, 读到的值为 FFFFFFFF H 注 2: 清除硬件错误标志位时, 需要设置 SCU_PROT 寄存器, 关闭写保护 以下 NVIC 寄存器列表及基址参见 : 中断控制器 (NVIC) 寄存器列表 IRQ0~31 置中断请求使能寄存器 (NVIC_ISER) 偏移地址 :00 H 复位值 : _ _ _ B SETENA<31:16> SETENA<15:0> SETENA<31:0> bit31-0 R/W IRQx 使能位 0: 中断禁止 1: 中断使能软件写 1 使能中断请求, 写 0 无效 注 : 对 NVIC_ISER 寄存器中的各 IRQx 使能位, 写 0 无效, 写 1 才使能中断请求 ; 读操作时, 实际是读取 IRQx 中断使能的状态, 读取的值为 1 表示中断使能, 为 0 表示中断禁止 IRQ0~31 清中断请求使能寄存器 (NVIC_ICER) 偏移地址 :80 H 复位值 : _ _ _ B CLRENA <31:16> CLRENA <15:0> CLRENA<31:0> bit31-0 R/W IRQx 禁止位 0: 中断禁止 1: 中断使能软件写 1 禁止中断请求, 写 0 无效 注 : 对 NVIC_ICER 寄存器中的各 IRQx 禁止位, 写 0 无效, 写 1 才禁止中断请求 ; 读操作时, 实际是读取 IRQx 中断使能的状态, 读取的值为 1 表示中断使能, 为 0 表示中断禁止 V1.1 57/305

58 IRQ0~31 置中断挂起寄存器 (NVIC_ISPR) 偏移地址 :100 H 复位值 : _ _ _ B SETPEND <31:16> SETPEND <15:0> SETPEND<31:0> bit31-0 R/W 置 IRQx 挂起位 0: 中断未挂起 1: 中断挂起软件写 1 挂起中断, 写 0 无效 注 : 对 NVIC_ISPR 寄存器中的各 IRQx 挂起位, 写 0 无效, 写 1 才挂起中断 ; 读操作时, 实际是读取 IRQx 中断挂 起的状态, 读取的值为 1 表示中断挂起, 为 0 表示中断未挂起 IRQ0~31 清中断挂起寄存器 (NVIC_ICPR) 偏移地址 :180 H 复位值 : _ _ _ B CLRPEND <31:16> CLRPEND <15:0> CLRPEND<31:0> bit31-0 R/W 清 IRQx 挂起位 0: 中断未挂起 1: 中断挂起软件写 1 清除中断挂起, 写 0 无效 注 : 对 NVIC_ICPR 寄存器中的各 IRQx 清挂起位, 写 0 无效, 写 1 才清除中断挂起 ; 读操作时, 实际是读取 IRQx 中断挂起的状态, 读取的值为 1 表示中断挂起, 为 0 表示中断未挂起 IRQ0~3 优先级控制寄存器 (NVIC_PR0) 偏移地址 :300 H 复位值 : _ _ _ B PRI_3<1:0> PRI_2<1:0> PRI_1<1:0> PRI_0<1:0> V1.1 58/305