Cadence 2016 校 园 招 聘 火 热 进 行 中 公 司 介 绍 Cadence 是 一 家 电 子 设 计 自 动 化 (EDA) 与 半 导 体 知 识 产 权 (IP) 的 领 先 供 应 商 我 们 的 定 制 / 模 拟 工 具 帮 助 工 程 师 设 计 构 成 芯 片 级 系 统 (SoCs) 芯 片 的 晶 体 管 标 准 单 元 和 IP 模 块 我 们 的 数 字 工 具 可 对 千 兆 级 千 兆 赫 兹 及 最 新 半 导 体 工 艺 节 点 的 SoC 进 行 自 动 化 设 计 和 验 证 我 们 的 IC 封 装 和 PCB 工 具 可 实 现 完 整 的 电 路 板 和 子 系 统 的 设 计 Cadence 还 提 供 用 于 存 储 器 接 口 协 议 模 拟 / 混 合 信 号 组 件 和 专 业 处 理 器 设 计 IP 和 验 证 IP 不 断 增 长 的 产 品 在 系 统 层 面,Cadence 提 供 一 个 集 成 的 硬 件 / 软 件 套 件 协 同 开 发 平 台 总 之,Cadence 的 创 新 技 术 在 创 造 改 变 生 活 的 重 大 电 子 产 品 中 起 着 至 关 重 要 的 作 用 欲 了 解 职 位 详 情 请 查 询 就 业 机 会 of www.cadence.com.cn 或 关 注 Cadence 公 众 微 信 平 台 :Cadence 微 招 聘 需 求 专 业 微 电 子, 电 子 信 息 工 程, 计 算 机, 软 件 工 程 及 相 关 专 业 的 2016 届 毕 业 的 硕 士 博 士 生 投 递 网 申 时 间
9 月 1 日 -10 月 31 日, 欢 迎 通 过 http://www.dajie.com/corp/1003726/custom/campus/innerlink/26918501 进 行 网 申 空 缺 职 位 若 干 软 件 研 发 工 程 师 产 品 验 证 工 程 师 产 品 工 程 师 前 端 设 计 工 程 师 等 职 位 空 缺 在 上 海 和 北 京 上 海 1. 产 品 验 证 工 程 师 - 数 字 后 端 (DSG) (1) 验 证 数 字 后 端 EDA 工 具 Encounter/Innovus, 确 保 产 品 在 整 个 后 端 设 计 流 程 中 可 以 正 确 工 作, 实 现 各 个 步 骤 的 设 计 目 标 并 满 足 性 能 要 求, 签 字 认 可 产 品 发 布 职 位 需 求 : (1) 熟 练 掌 握 微 电 子 专 业 的 基 础 知, 深 入 理 解 时 序 功 耗 分 析 优 化, 超 大 规 模 集 成 电 路 制 造 工 艺 原 理, 先 进 制 程 设 计 规 则 者 优 先 (2) 熟 悉 IC 设 计 流 程, 有 使 用 EDA 工 具 (Cadence/Synopsys/Magma/Mentor) 经 验 者 优 先 (3) 熟 悉 Linux/Unix 工 作 环 境, 熟 悉 perl/tcl/csh 等, 有 脚 本 设 计 经 验 及 自 动 化 测 试 经 验 者 优 先 (4) 具 备 良 好 的 自 学 能 力 和 团 队 协 作 精 神 (5) 本 科 及 以 上 学 历, 英 文 读 写 流 利, 听 说 熟 练 Senior Product Validation Engineer (DSG)
Validate the digital backend EDA tool Encounter/Innovus, sign off on the functional correctness of Encounter/Innovus throughout the backend design flow, sign off on the performance and QoR (Quality of Results) for each flow steps and engines, and sign off on product release to customer (1)Solid academic background on Micro-Electronics. In-depth understanding into Timing/Power Analysis & Optimization, VLSI manufacture process theory, or advanced manufacture design rule is highly preferred (2)Being familiar with IC design flow, experience with EDA tool usage (Cadence/Synopsys/Mentor/Magma) is highly preferred (3)Being familiar with Linux/Unix platform and scripting languages (i.e. Perl/Tcl/Csh), experience with scripting design or automatic test/regression is highly preferred (4)Good self-learner and team-player (5)Bachelor degree or above, being fluent in both oral and literal English 2. 产 品 工 程 师 - 数 字 后 端 (DSG) 设 计 开 发 数 字 后 端 工 具 Encounter/Innovus, 并 对 Cadence 亚 太 及 全 球 数 字 后 端 业 务 提 供 技 术 支 持 职 位 需 求 : (1) 熟 练 掌 握 微 电 子 专 业 的 基 础 知, 深 入 理 解 时 序 功 耗 分 析 优 化, 超 大 规 模 集 成 电 路 制 造 工 艺 原 理, 先 进 制 程 设 计 规 则 者 优 先 (2) 熟 悉 IC 设 计 流 程, 有 使 用 EDA 工 具 (Cadence/Synopsys/Magma/Mentor) 经 验 者 优 先 (3) 熟 悉 Linux/Unix 工 作 环 境, 熟 悉 perl/tcl/csh 等, 有 脚 本 设 计 经 验 及 自 动 化 测 试 经 验 者 优 先 (4) 具 备 良 好 的 自 学 能 力 和 团 队 协 作 精 神 (5) 本 科 及 以 上 学 历, 英 文 读 写 流 利, 听 说 熟 练 Senior Product Engineer (DSG)
Design and develop digital backend tool Encounter/Innovus. Provide technical support for Cadence AP and worldwide business. (1)Solid academic background on Micro-Electronics. In-depth understanding into Timing/Power Analysis & Optimization, VLSI manufacture process theory, or advanced manufacture design rule is highly preferred (2)Being familiar with IC design flow, experience with EDA tool usage (Cadence/Synopsys/Mentor/Magma) is highly preferred (3)Being familiar with Linux/Unix platform and scripting languages (i.e. Perl/Tcl/Csh), experience with scripting design or automatic test/regression is highly preferred (4)Good self-learner and team-player (5)Bachelor degree or above, being fluent in both oral and literal English 3. 前 端 工 程 师 (IPG) (1) 负 责 IP 和 SoC 设 计, 验 证 和 实 现. (2) 日 常 工 作 : 数 字 芯 片 设 计 微 架 构, RTL 编 程, 逻 辑 综 合, 功 能 验 证, 测 试, 和 静 态 时 序 分 析. (3) 硬 件 描 述 语 言, 掌 握 verilog 或 vhdl. (4) 熟 悉 C/C++/perl/tcl/csh/python, UNIX, Linux. (5) 优 秀 的 分 析 和 解 决 问 题 的 能 力. 对 复 杂 的 技 术 的 问 题 有 快 速 分 析 的 能 力, 对 新 的 知 识 有 较 强 的 学 习 能 力. (6) 优 秀 的 沟 通 能 力 和 团 对 合 作 精 神. (7) 积 极 主 动, 有 责 任 心. 职 位 需 求 : (1) 微 电 子, 电 子 工 程 或 计 算 机 相 关 硕 士 以 上 学 历 (2) 既 能 独 立 工 作 也 能 团 对 合 作
(3) 较 强 的 语 言 沟 通 能 力, 包 含 英 语 和 中 文. (4) 有 以 下 经 验 者 优 先 : ASIC 设 计, FPGA 设 计, 计 算 机 体 系 架 构, SOC 设 计, DDR Senior Design Engineer (IPG) Deliver/implement IP and SoC chip. The engineer should be able to act as a good team member and contributor Specific duties include: -Proficiency in logic design, simulation, synthesis, STA and testing -Proficiency in Verilog and its simulation environment -Good knowledge of problem analysis/solving (1)MS degree with 0~2 years of applicable experience in electrical engineering, microelectronics, comparable engineering science or solid state physics. (2)Essential that the individual demonstrates strong communication, verbal and written. (3)Requires good communication skills in English. 4. 软 件 研 发 工 程 师 - 数 字 后 端 (DSG) (1) 负 责 开 发 和 维 护 数 字 电 路 后 端 ( 物 理 ) 设 计 软 件, 包 括 数 据 库 的 维 护 布 局 布 线 及 时 序 分 析 等 (2) 应 用 前 沿 的 思 想 和 算 法 改 进 当 前 软 件, 提 高 软 件 性 能 和 质 量 (3) 根 据 最 新 工 艺 发 展, 实 现 新 功 能, 满 足 工 艺 发 展 需 求 职 位 需 求 : (1) 计 算 机, 电 子 或 者 数 学 专 业 硕 士 及 以 上 学 历 (2) 精 通 Linux/Unix 环 境 下 的 C/C++ 编 程, 具 备 扎 实 的 数 据 算 法 功 底, 熟 悉 软 件 开 发 流 程
(3) 有 很 好 的 团 队 合 作 精 神, 英 文 读 写 流 利, 听 说 熟 练 (4) 工 作 积 极 热 情, 具 有 探 索 和 创 新 精 神 (5) 熟 悉 数 字 后 端 设 计 算 法 者 优 先 Senior Software Engineer (DSG) Position Descriptions: (1)Maintain and develop backend EDA tools, including database, floor plan, place, route and optimization etc. (2)Apply most advanced technologies and algorithms to improve the performance and quality of the tools. (3)Add new features to fit quick developed manufactory needs. (1)MS above in CS/EE or similar level of expertise with 3+ years of working experience. (2)Excellent programming skills in C/C++ on Linux/Unix platform, script (csh, Tcl etc.) programming is a plus. (3)Demonstrated problem-solving, architecture, algorithmic. (4)Good team player with strong written and verbal communication skills. (5)Strong desires to learn and explore new technologies. (6)EDA software development experience or IC design knowledge is a plus. 5. 软 件 研 发 工 程 师 Palladium (SVG) (1) 参 与 Palladium 验 证 计 算 平 台 的 调 试 工 具 开 发 Palladium 是 目 前 唯 一 一 款 基 于 处 理 器 的 全 集 成 高 性 能 验 证 计 算 平 台, 它 在 一 个 统 一 的 验 证 环 境 中 综 合 了 模 拟 (Simulation) 加 速 (Acceleration) 与 仿 真 (Emulation) (2) 负 责 Palladium 调 试 工 具 的 图 形 界 面 的 开 发 及 维 护 (3) 参 与 开 发 下 一 代 验 证 计 算 平 台 的 核 心 模 块
职 位 需 求 : (1) 精 通 C/C++ 程 序 设 计 语 言, 精 通 数 据 结 构 和 算 法, 熟 悉 Java, Tcl/Tk 和 Shell 脚 本 程 序 设 计, 熟 悉 Linux/Unix 开 发 环 境 (2) 熟 悉 多 线 程 程 序 设 计, 有 RPC 和 Socket 编 程 经 验 者 优 先 (3) 了 解 硬 件 设 计 语 言 Verilog 或 VHDL, 具 有 数 字 电 路 逻 辑 设 计 知 识 者 优 先 (4) 本 科 及 以 上 学 历, 专 业 :EE/CS/CE, 英 文 读 写 流 利, 听 说 熟 练, 有 团 队 合 作 精 神, 能 够 适 应 和 世 界 各 地 开 发 人 员 一 起 工 作 的 环 境 (5) 具 有 EDA/CAD 行 业 工 作 经 历 或 逻 辑 设 计 验 证 经 验 者 优 先 Senior Software Engineer (SVG) (1)Software engineer working in a team oriented environment to develop and maintain advanced emulation and co-simulation runtime software tools. (2)Responsibilities include working on support and development of co-simulation runtime software for next generation emulation systems. (1)Bachelor/Master Degree in EE/CS/CE (2)C/C++, Data structure and Algorithm, Tcl/Tk and Unix shell programming skills. (3)Prefer with experience of using Verilog/VHDL simulator. (4)Good communication skills (prefer English language proficiency), attention to details, and ability to work in multi-site/multi-person project. (5)EDA/CAD tool development experience or logic design verification experience. 6. 软 件 研 发 工 程 师 (DSG-SVG) (1) 作 为 软 件 工 程 师, 负 责 Cadence Voltus 芯 片 电 源 完 整 性 分 析 软 件 开 发 和 维 护
职 位 需 求 : (1) 熟 练 使 用 C 或 C++, 熟 悉 Linux/Unix 开 发 环 境 (2) 精 通 数 据 结 构 和 算 法, 了 解 数 值 算 法 或 多 线 程 编 程 优 先 (3) 有 半 导 体 知 识 EDA 软 件 使 用 或 开 发 经 验 者 优 先 (4) 微 电 子 及 相 关 专 业 硕 士 及 以 上 学 历, 英 文 读 写 流 利, 听 说 熟 练 Senior Software Engineer (DSG-SVG) (1)Responsible for designing, developing, troubleshooting and debugging power analysis software. (2)Works on extremely complex problems where analysis of situations or data requires an evaluation of intangible variance factors. (3)Exercises independent judgment in developing methods, techniques, and evaluation criterion for obtaining results. (4)Work leadership may be provided by assigning work and resolving problems (1)The candidate should have MS/PhD in EE/CS, strong programming skills in C++, and deep familiarity with object-oriented programming methods. (2)Prior knowledge and experience with multi-threaded programming, numerical analysis techniques, and in-depth understanding of VLSI chip power analysis preferred. 北 京 1. 软 件 研 发 工 程 师 (CPG) 开 发 和 维 护 Cadence 模 拟 电 路 仿 真 器 / 特 征 化 参 数 提 取 工 具 / 模 拟 电 路 设 计 集 成 环 境
职 位 需 求 : (1) 精 通 C++ 编 程, 熟 悉 Linux/Unix 开 发 环 境 (2) 熟 悉 模 拟 电 路 设 计 优 先 (3) 熟 悉 如 下 相 关 语 言 优 先 :Spice, Verilog, Verilog-A, Verilog-AMS, VHDL-AMS (4) 熟 悉 GUI 开 发, 特 别 有 QT toolkit 使 用 经 验 优 先 (5) 熟 悉 逻 辑 综 合 或 静 态 时 序 分 析 相 关 知 识 优 先 Senior Software Engineer (CPG) Develop, enhance and maintain Cadence spice circuit simulator/cell characterization tool/analog design environment (1)Skilled in C++ programming, familiar with development under Linux/Unix environment; (2)Familiar with analog design is a plus; (3)Familiar with Spice, Verilog, Verilog-A, Verilog-AMS, VHDL-AMS language is a plus; (4)Familiar with GUI development, especially using the Qt toolkit is a plus; (5)Familiar with logic synthesis algorithms or STA is a plus 2. 产 品 工 程 师 (CPG) 对 Cadence MMSIM/AMS 仿 真 器 ( 包 括 APS, XPS, XPS-MS and AMS) 提 供 深 度 技 术 支 持 作 为 研 发 部 分 的 一 员, 参 与 新 技 术 的 开 发 测 试 调 试 和 推 广 职 位 要 求 : (1) 模 拟 电 路 芯 片 设 计 及 其 相 关 专 业 硕 士 或 者 以 上 学 历
(2) 模 拟 电 路 设 计 方 面 仿 真 和 验 证 方 面 深 厚 的 技 术 背 景 (3) 实 际 的 模 拟 或 者 混 合 信 号 电 路 的 设 计 和 流 片 经 验, 包 括 PLL, data converter, Flash, SRAM, DRAM, custom digital, power management (4) 熟 悉 SPICE 和 快 速 SPICE 仿 真 器 技 术 的 优 先 (5) 良 好 的 英 文 交 流 能 力 Senior Product Engineer (CPG) To provide in-depth technical support for Cadence MMSIM/AMS simulators including APS, XPS, XPS-MS and AMS; To be part of R&D for new technology development by circuit debugging, testing and rollout. (1) Education Requirement MS or above in analog IC design or related fields; (2) Strong background in circuit design, simulation and verification; (3) Hands-on experience in analog or mixed signal design, including PLL, data converter, Flash, SRAM, DRAM, custom digital, power management, etc, is a MUST; (4) Familiar with SPICE and fast SPICE simulation technology is a big plus; (5) Good communication in written and oral English required.