8 MHz 线性 db VGA, 内置 AGC 检波器 产品特性模拟可变增益范围 : db 至 + db 线性 db 调整比例 :37. db/v 3 db 带宽 :8 MHz (V GAIN =. V) 集成均方根检波器 PdB:6 dbm (4 MHz) 输出 IP3:33 dbm (4 MHz) 最大增益时的噪声系数 :9. db (4 MHz) 输入和输出阻抗 : Ω 单电源供电 :4. V 至. V 符合 RoHS 标准,4 引脚 LFCSP 封装应用完整中频 AGC 放大器增益调整和校平蜂窝基站点对点无线电链路 RF 仪器仪表 6 OCOM 6 GAIN OCOM 7 INPT 9 7 8 MODE GAIN INTERPOLATOR g m STAGES 功能框图 Ω ATTENUATOR LADDER 9 db db 4dB 36dB 图. DETO FIXED-GAIN AMPLIFIER 3 REF X + DETI 3 OUTPUT BUFFER 4 ENBL 8 OUTP 3 HPFL 4 4 97- 概述 是一款内置模拟线性 db 增益控制功能的可变增益放大器 (VGA), 可以在低频至 8 MHz 频率范围内工作 由于采用 ADI 公司的 X-AMP 架构, 这种创新技术可实现高性能可变增益控制, 因此该器件具有出色的增益范围 一致性和平坦度 db 至 + db 增益范围可以按照 37. db/v 精确调整, 一致性误差极小 的 3 db 带宽标称值为 8 MHz, 其与增益设置无关 在 4 MHz 最大增益时,OIP3 为 33 dbm 输出本底噪声为 43 dbm/hz, 最大增益时的相应噪声系数为 9. db 单端输入和输出阻抗标称值为 Ω 通过将引脚 MODE 拉至正电源电压或地电压, 的增益可分别设定为增益控制电压的增函数或减函数 当引脚 MODE 被拉至高电平时, 将作为增益增加的典型 VGA 工作 通过将引脚 MODE 接地并使用片上均方根检波器, 可以配置为具有 RSSI 的完整自动增益控制 (AGC) 系统 输出功率与内部默认设置电平 63 mv 均方根值 ( dbm 以 Ω), 由于在 DETI 上可以获得非专用检波器输入, 因此在最大 34 db 输入功率范围内,AGC 环路可以决定 输出或信号链任何点的电平 此外, 将输出信号作用于检波器之前, 通过减小输出信号可以提高设置电平 采用 4. V 至. V 电源供电, 功耗为 6 ma 将引脚 ENBL 接地即可进入完全省电状态, 此时功耗小于 3 ma 采用 ADI 公司的专有 SiGe SOI 互补双极性 IC 工艺制造, 这款器件采用 4 引脚 LFCSP 封装, 工作温度范围为 4 C 至 +8 C 若需要应用电路板也可提供 Rev. B Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Speci cations subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 96, Norwood, MA 6-96, U.S.A. Tel: 78.39.47 www.analog.com Fax: 78.46.33 6 8 Analog Devices, Inc. All rights reserved. ADI 中文版数据手册是英文版数据手册的译文, 敬请谅解翻译中可能存在的语言组织或翻译错误,ADI 不对翻译中存在的差异或由此产生的错误负责 如需确认任何词语的准确性, 请参考 ADI 提供的最新英文版数据手册
目录产品特性... 应用... 功能框图... 概述... 修订历史... 规格... 3 绝对最大额定值... ESD 警告... 引脚配置和功能描述... 6 典型性能参数... 7 电路描述... 输入衰减器和插值器... 固定增益级和输出缓冲器... 输出失调校正... 输入和输出阻抗... 增益控制接口... 3 应用信息... 4 VGA 工作原理... 4 AGC 工作原理... 4 稳定性和布局考虑因素... 6 评估板... 7 外形尺寸... 9 订购指南... 9 修订历史 8 年 9 月 修订版 A 至修订版 B 增加 稳定性和布局考虑因素 部分... 6 更改 评估板 部分 图 4 和表 6... 7 增加图 4 图 4 图 43 和图 44; 重新排序... 8 外形尺寸 部分中增加裸露焊盘注释... 9 6 年 4 月 修订版 : 初始版 7 年 月 修订版 至修订版 A 更改表... 3 更改图 4 至图 6... 7 更改图 6... 9 更改图 3... 更新 外形尺寸 部分... 8 更改 订购指南 部分... 8 Rev. B Page of
规格除非另有说明,V S = V,T A = C, 系统阻抗 Z = Ω,V MODE = V,R F 输入 = 4 MHz 表. 参数 最小值典型值最大值 单位 条件 整体功能 频率范围 LF 8 MHz 3 db 带宽 最大输入 3 V P 避免输入过载 最大输出 V P 避免箝位 交流输入阻抗 Ω 从 INPT 到 交流输出阻抗 Ω 从 OUTP 到 OCOM 增益控制接口 (GAIN) 增益范围 34 db 增益调整 37. db/v V MODE = V, mv V GAIN 9 mv 38 db/v V MODE = V, mv V GAIN 9 mv 增益精度 ±.4 db mv V GAIN 9 mv 最大增益 db V GAIN = V 最小增益 db V GAIN = V V GAIN 范围 V 增益步进响应 ns 6 db 增益步长 增益输入偏置电流 µa f = 7 MHz 噪声系数 9. db 最大增益 输出 IP3 34 dbm f = 7 MHz,f = 7 MHz,V GAIN = V, dbm/ 输出信号音 输出 PdB 6 dbm V GAIN = V,V MODE = V f = 4 MHz 噪声系数 9. db 最大增益 输出 IP3 33 dbm f = 4 MHz,f = 4 MHz,V GAIN = V, dbm/ 输出信号音 输出 PdB 6 dbm V GAIN = V,V MODE = V f = 4 MHz 噪声系数 9.7 db 最大增益 输出 IP3 33 dbm f = 4 MHz,f = 4 MHz,V GAIN = V, dbm/ 输出信号音 输出 PdB dbm V GAIN = V,V MODE = V f = 38 MHz 噪声系数 db 最大增益 输出 IP3 9 dbm f = 38 MHz,f = 38 MHz,V GAIN = V, dbm/ 输出信号音 输出 PdB 3 dbm V = V,V GAIN MODE = V 由于存在不利的失真成分, 建议不要在压缩时工作 Rev. B Page 3 of
除非另有说明,V S = V,T A = C, 系统阻抗 Z = Ω,V MODE = V,RF 输入 = 4 MHz 表. 参数 最小值典型值最大值 单位 条件 平方律检波器 (DETI DETO) 输出设定点 dbm OUTP 连接至 DETI DETI 直流偏置电平到 V S / V DETI 阻抗 7 Ω.6 pf DETO 输出范围. V S / V AGC 阶跃响应 3 µs 6 db 输入功率阶跃 (C DETO = nf) 模式控制接口 (MODE) MODE 阈值 3. V MODE 输入偏置电流 µa 电源接口 ( ) 电源电压 4.. V 总电源电流 6 ma ENBL 高电平 禁用电流 ma ENBL 低电平 使能接口 (ENBL) 使能阈值. V 使能响应时间. µs 从关断 - 导通转换到输出达到最终值的 9% 之后的时间延迟 3 µs 从导通 - 关断转换到电源电流低于 ma 之后的时间延迟 ENBL 输入偏置电流 µa V ENBL = V 参见具体内容 Rev. B Page 4 of
绝对最大额定值 表 3. 参数 额定值 电源接口 ( ). V ENBL 和 MODE 选择电压. V RF 输入电平 dbm 内部功耗 44 mw θ JA C/W 最高结温 C 工作温度范围 4 C 至 +8 C 存储温度范围 6 C 至 + C 引脚温度 ( 焊接,6 秒 ) 3 C 注意, 超出上述绝对最大额定值可能会导致器件永久性损坏 这只是额定最值, 并不能以这些条件或者在任何其他超出本技术规范操作章节中所示规格的条件下, 推断器件能否正常工作 长期在绝对最大额定值条件下工作会影响器件的可靠性 ESD 警告 ESD( 静电放电 ) 敏感器件 带电器件和电路板可能会在没有察觉的情况下放电 尽管本产品具有专利或专有保护电路, 但在遇到高能量 ESD 时, 器件可能会损坏 因此, 应当采取适当的 ESD 防范措施, 以避免器件性能下降或功能丧失 Rev. B Page of
引脚配置和功能描述 ENBL MODE INPT 4 3 9 GAIN DETO HPFL 3 4 DETI OCOM 6 TOP VIEW (Not to Scale) 8 7 6 4 3 7 8 9 OCOM OUTP NOTES. EXPOSED PAD. CONNECT EPAD TO LOW IMPEDANCE GROUND. 图. 引脚配置 97- 表 4. 引脚功能描述 引脚编号 引脚名称 说明 GAIN 增益控制 DETO 检波器输出 为 AGC 功能提供输出误差电流 3 HPFL 高通滤波器连接 接地电容设置内部输出失调控制环路的转折频率, 控制最小可用输入频率 4, 4, 去耦引脚 标称值约为 V S / 可能需调节去耦电容以使 AGC 工作 ( 参见 应用信息 部分 ) DETI 检波器输入 直流电平以 引脚为基准 6, 7 OCOM 连接 OCOM 至低阻抗接地 8 OUTP 信号输出 必须交流耦合 9, 正电源电压,4. V 至. V 和 必须通过外部相连, 并正确旁路,, 3,, 3 正电源电压,4. V 至. V 和 必须通过外部相连, 并正确旁路 6, 7, 8, 连接 至低阻抗接地 9 INPT 信号输入 必须交流耦合 MODE 增益方向控制 高电平用于正斜率 低电平用于负斜率 4 ENBL 对器件施加正电压 (. V V ENBL ) 以将其激活 EPAD 裸露焊盘 连接裸露焊盘至低阻抗接地 Rev. B Page 6 of
典型性能参数除非另有说明,V S = V,T = C, 系统阻抗 Z = Ω,MODE = V V 4MHz 4 3 S (db).7v.v.v GAIN (db) +8 C + C 4 C CONFORMANCE ERROR (db) V FREQUENCY (MHz) 97-3 3 4..4.6.8. V GAIN (V) 97-6 图 3. 不同 V GAIN 条件下 S 与频率的关系 图 6. 增益和一致性误差与 V GAIN 的关系 (f = 4 MHz) 7MHz 4 3 38MHz 4 3 GAIN (db) +8 C + C 4 C CONFORMANCE ERROR (db) GAIN (db) +8 C + C 4 C CONFORMANCE ERROR (db) 3 4..4.6.8. V GAIN (V) 97-4 3 4..4.6.8. V GAIN (V) 97-7 图 4. 增益和一致性误差与 V GAIN 的关系 (f = 7 MHz) 图 7. 增益和一致性误差与 V GAIN 的关系 (f = 38 MHz) GAIN (db) 4 4MHz 3 +8 C + C 4 C 3 4..4.6.8. V GAIN (V) 图. 增益和一致性误差与 V GAIN 的关系 (f = 4 MHz) 97- CONFORMANCE ERROR (db) AMPLITUDE (V).7.6. V.4 GAIN.3. V OUTP....3.4..4.3.....3.4. TIME (µs) 图 8. 增益步长时域响应 (6 db 增益步长 ) 97-8 Rev. B Page 7 of
OUTPUT THIRD-ORDER INTERCEPT (dbm) 4 3 3 7 9 3 7 3 3 38 RF INPUT (MHz) +8 C + C 4 C 图 9. 最大增益下输出三阶交调截点与 RF 输入频率的关系 (V MODE = V) 97-9 OUTPUT db COMPRESSION (dbm) 8 6 4 8 6 4 +8 C 4 C + C 7 9 3 7 3 3 38 RF INPUT (MHz) 图. 最大增益下输出 db 压缩点与 RF 输入频率的关系 (V MODE = V) 97- OUTPUT THIRD-ORDER INTERCEPT (dbm) 4 3 3 4MHz 7MHz..4.6.8. V GAIN (V) 38MHz 4MHz 97- OUTPUT db COMPRESSION (dbm) 8 6 4 8 6 4 7MHz 4MHz 38MHz 4MHz..4.6.8. V GAIN (V) 97-3 图. 输出三阶交调截点与 V GAIN 的关系 (V MODE = V) 图 3. 输出 db 压缩点与 V GAIN 的关系 (V MODE = V) THIRD-ORDER IMD (dbc) 3 4 6 7 4MHz 38MHz 4MHz 7MHz 8..4.6.8. V GAIN (V) 97- OUTPUT db COMPRESSION (dbm) 8 6 4 8 6 4.V.V 4.V 7 9 3 7 3 3 38 RF INPUT (MHz) 97-4 图. 三阶 IMD 与 V GAIN 的关系 ( 输出功率 = dbm/ 信号音,V MODE = V) 图 4. 最大增益下不同电源电压时的输出 db 压缩点与 RF 输入频率的关系 (V MODE = V) Rev. B Page 8 of
4 4 NOISE FIGURE (db) 3 3 FREQUENCY (MHz) 图. 最大增益下噪声系数与频率的关系 (V MODE = V) 97- V GAIN =.7V V GAIN = V V GAIN = V V GAIN =.V V GAIN =.V 图 8. 输入反射系数与频率的关系 97-8 4 NOISE FIGURE (db) 4 3 3 7MHz 4MHz 4MHz 38MHz..4.6.8 V GAIN (V) 97-6. OUTPUT RETURN LOSS (db) 3 3 V GAIN = V V GAIN = V 4 FREQUENCY (MHz) 97-9 图 6. 噪声系数与 V GAIN 的关系 (V MODE = V) 图 9. 输出回波损耗与频率的关系 INPUT RETURN LOSS (db) 3 V GAIN =.V V GAIN =.7V V GAIN = V V GAIN = V V GAIN = V V GAIN = V 3 V GAIN =.V 4 FREQUENCY (MHz) 图 7. 输入回波损耗与频率的关系 97-7 图. 输出反射系数与频率的关系 97- Rev. B Page 9 of
.....9.8.9.8 RSSI (V).8.7.6..4.3. + C +8 C + C 4 C.6.4...4.6 CONFORMANCE ERROR (db) RSSI (V).8.7.6..4.3. 4 C +8 C + C 4 C.6.4...4.6 CONFORMANCE ERROR (db). 4 C +8 C.8. 4 3 3 RF INPUT (dbm) 图. RSSI (V DETO ) 和一致性误差与输入功率的关系 (f = 7 MHz) 97-. + C +8 C.8. 4 3 3 RF INPUT (dbm) 图 4. RSSI (V DETO ) 和一致性误差与输入功率的关系 (f = 38 MHz) 97-4..9..8 V RSSI RSSI (V).8.7.6..4.3. 4 C +8 C 4 C + C.6.4...4.6 CONFORMANCE ERROR (db) AMPLITUDE (V) V OUTP. + C +8 C.8. 4 3 3 RF INPUT (dbm) 97- CH mv Ω CH3 mv Ω Mµs MS/s.ns/PT A CH 4mV 97- 图. RSSI (V DETO ) 和一致性误差与输入功率的关系 (f = 4 MHz) 图. AGC 时域响应 (3 db 功率步长,C DETO = nf).. 8 8.9.8 7 7 RSSI (V).8.7.6..4.3. 4 C +8 C + C 4 C.6.4...4.6 CONFORMANCE ERROR (db) SUPPLY CURRENT (ma) 6 4 3 4.V.V.V.V.V 6 4 3 DISABLE CURRENT (ma). + C +8 C.8. 4 3 3 RF INPUT (dbm) 97-3 4.V 4 4 6 8 TEMPERATURE ( C) 97-6 图 3. RSSI (V DETO ) 和一致性误差与输入功率的关系 (f = 4 MHz) 图 6. 电源电流和禁用电流与温度的关系 Rev. B Page of
V ENBL 4 AMPLITUDE (V) V OUTP PERCENTAGE (%) 3 CH mv Ω CH3 V Ω M.µs MS/s 4.ns/PT 图 7. ENBL 响应时间 A CH3.V 97-7. 4.7 4.4 4. 3.8 3. INTERCEPT (db) 图 9. 增益截点分布 (4 MHz) 97-9 4 PERCENTAGE (%) 3 36.8 37. 37. 37.4 37.6 37.8 38. 38. SLOPE (db/v) 图 8. 增益调节分布 (4 MHz) 97-8 Rev. B Page of
噪声特性 是单端 VGA, 带宽为 8 MHz,34 db 增益控制范围为 db 至 + db 它集成了一个无使用约束的平方律检波器, 可用来在 VGA 周围形成一个紧凑的 AGC 环路 采用 ADI 专利的 X-AMP 架构, 则 可实现精确的线性 db 增益控制, 具有出色的线性度 (OIP3) 和噪声系数 (NF) 该器件还集成 Ω 输入和输出阻抗, 以方便使用 主信号路径如图 3 所示, 由可变输入衰减器后接一个固定增益放大器和输出缓冲器组成 此架构可实现恒定的 OIP3 和输出噪底与增益设置的函数关系 因此, 每降低 db 增益,NF 和 IIP3 便增加 db, 从而器件在增益设置范围内具有恒定的动态范围 MODE 输出失调校正输入端 INPT 的直流电平由内部基准电压源驱动至 V S / 引脚提供基准电压源, 可用来实现 C 的外部耦合 输出端 OUTP 的直流电平通过与增益设置 温度和工艺无关的失调校正环路调整至相同的中间电源电压基准 此环路的低通响应可在信号路径传递函数上创建一个高通转折频率, 通过选择 C 和 C HPFL 可进行设置 FROM INTERPOLATOR g m STAGES FIXED-GAIN AMPLIFIER g m HPFL OUTPUT BUFFER V MID VOUT GAIN GAIN INTERPOLATOR FIXED-GAIN AMPLIFIER OUTPUT BUFFER C HPFL C 97-34 g m STAGES VOUT 图 3. 输出对中控制环路 INPT db db 4dB 36dB Ω ATTENUATOR LADDER 图 3. 简化功能框图 输入衰减器和插值器输入衰减器采用 8 级电阻梯构建, 可在每个连续抽头点上提供 db 衰减 电阻梯充当线性输入衰减器, 并且还可提供精确的 Ω 输入阻抗 可变跨导 (g m ) 级用来沿电阻梯从适当的抽头点选择衰减信号, 并将此信号输入固定增益放大器 若要利用离散抽头点实现连续增益控制功能, 通过仔细控制可变 g m 级, 增益插值器可创建相邻抽头点信号的加权和 固定增益级和输出缓冲器不同抽头点的加权求和馈入固定增益级, 驱动输出缓冲器 作为无源端接, 由于阻性输入衰减器是线性的, 且产生的噪声极少, 因而与增益成函数关系的动态范围主要由固定增益放大器的噪声和失真决定 此架构在不同增益设置下表现出了恒定的 OIP3 和输出噪底, 而在 IIP3 和 NF 中, 随着增益下降,dB 逐级上升 输出缓冲器增益为 6 db, 提供宽带 Ω 单端输出阻抗 97-33 选择的输入和输出耦合电容应能在相对于 Ω 的目标频率下提供低阻抗, 以便不影响高通转折频率 此种情况下, 高通转折频率可通过 C HPFL 或 C 设置, 并在失调校正环路的反馈路径上形成独立极点 高通转折频率由这些极点中的最大值决定, 计算如下 : f HP, HPFL f HP, ( k Hz) ( k Hz) = =.8 (. + CHPFL) 7 (. + C) 其中,CHPFL 和 C 的单位为 nf 使用这种方法来设置高通频率时, 应调节其他电容值, 以使其极点频率至少低 3 倍 另外, 还需注意,C 表示 引脚上的总耦合电容 输入和输出阻抗 提供单端宽带 Ω 输入和输出阻抗 每一款器件 整个频率范围内以及每一种增益设置下, 都能够保持出色的 Ω 匹配 输入和输出引脚必须外部交流耦合, 防止破坏内部直流电平 应使用足够大的耦合电容, 使得其阻抗相对于 Ω( 输入端的电阻梯以及输出端的输出缓冲器引起 ) 而言可以忽略 Rev. B Page of
增益控制接口 集成线性 db 增益控制接口, 可在增益上升模式或增益下降模式下工作 在拉高 MODE 引脚的增益上升模式下, 增益随着增益电压的上升而增加 在拉低 MODE 引脚的增益下降模式下, 增益随着增益电压的上升而下降 在两种工作模式下, 随着 V GAIN 从 mv 变化到 9 mv, 增益控制斜率可在温度 电源和工艺变化范围内保持在 +37. db/v 或 38 db/v( 具体取决于所选模式 ) 若要在 VGA 周围采用板载检波器组成 AGC 环路, 必须拉低 MODE 引脚 拉高 / 拉低 MODE 后的增益函数分别如下所示 : 其中,V GAIN 以 V 表示 GAIN (db) 4 GAIN_H 3 ERROR_L ERROR_H 3 GAIN_L 4..4.6.8. V GAIN (V) 图 3. 增益和一致性误差与 V GAIN 的关系如图 3 所示, 增益函数可以是 V GAIN 的增函数或减函数, 具体取决于 MODE 引脚 CONFORMANCE ERROR (db) 97-3 Rev. B Page 3 of
应用信息 VGA 工作原理 是一款通用 VGA, 适合各种必须在宽范围频率内提供精确 连续 线性 db 增益控制的应用 相比其他可变增益技术 ( 最早可追溯到 X-AMP 架构 ), 它在温度和电源范围内是稳定的 带宽为 8 MHz 时, 可通过正确选择 C HPFL 和 C 扩展其低频范围 在 VGA 模式下使用, 其典型连接如图 33 所示 的输入 (INPT) 和输出 (OUTP) 应外部交流耦合, 防止破坏芯片上的直流电平 因此, 应当使用数值足够大的耦合电容, 以便使目标频率下的电容串联阻抗可以达到忽略不计的程度 V IN V POS 引脚为 提供内部中间电源直流基准电压 它应当通过低 ESR 的大电容适当去耦至地 连接 HPFL 引脚和 引脚的电容用来控制输出失调校正环路的低通转折频率 最终得到的高通转折频率与它们的数值成反比 AGC 工作原理 可通过板载 rms 检波器配置为独立 AGC 放大器, 如图 34 所示 检波器输出端 DETO 输出误差电流, 表示检测信号的均方根 (rms) 与 63 mv 内部基准电压均方根的平方差 该误差电流为 C DETO 所固有 ; 此电容连接 GAIN 引脚, 形成 AGC 环路 63 mv rms 基准电压相当于 78 mv p-p 正弦波, 但会保持检波器精度以适应更复杂的信号, 比如高斯噪声 复杂包络以及具有高峰均比的多载波信号 V GAIN V TO V GAIN DETO HPFL DETI OCOM ENBL + OCOM X OUTP REF MODE INPT V OUT 图 33. VGA 模式下, 使增益随着 V GAIN 的增加而增加的典型连接图 (MODE 高电平 ) V POS 在 GAIN 引脚上施加范围为 V 至 V 的增益控制电压 MODE 引脚控制器件增益是增益电压的增函数还是减函数 拉高 MODE 引脚后, 增益随增益电压的上升而增加 拉低 MODE 引脚后, 增益随增益电压的上升而下降 ENBL 引脚用来使能或禁用该器件 ENBL 为高电平有效 ; 拉低 ENBL 后, 器件禁用, 功耗仅为正常工作时的极小一部分 97-36 V IN V POS ENBL MODE INPT RSSI GAIN DETO C DETO HPFL REF X R + DETI R OCOM OCOM OUTP V POS V OUT 图 34. AGC 工作模式 AGC 工作模式要求特定的增益方向 增益必须随着 V DETO 的增加而下降, 才能恢复针对设定点的必要平衡 因此, 必须拉低 MODE 引脚 通过将 OUTP 的信号直接与检波器输入 (DETI) 相连, 可将输出电平驱动至 63 mv rms 基准电压设定点 97-37 Rev. B Page 4 of
输出设定点可以通过 OUTP 和 DETI 之间的外部电阻分压器网络增加, 并以 为基准, 如图 34 所示 在该配置中, rms 输出电压通过 AGC 环路强制设为 ( + R/R) 63 mv rms 对于 dbm( 相对于 Ω 为 4 mv rms) 输出设定点, 此比例为 3. 校正 DETI 输入阻抗后, 选择 R = 6 Ω 和 R = Ω 便可产生数值约为 dbm 的设定点 这一极为精确的电平函数如图 3 所示 ; 图中, 在超出 3 db 的输入电平范围内,rms 输出保持在 dbm 设定点的. db 以内 POWER OUT (dbm) 3 4 3 POWER IN (dbm) 图 3. 4 MHz 时,AGC 模式下输出功率与输入功率的关系 注意, 为了实现精确的 AGC 输出功率电平, 电容必须调节为相应的 RF 频率 取决于电路板的寄生效应, 电容值会有所不同 表 所示为根据评估板寄生效应得到的各 电容值 表. 电容值 IF 频率 (MHz) C4 (pf) C (pf) 7 4 7 6 4 68 38 33 68 48 39 在 AGC 模式下, 使用平方律检波器的一个有用的特性, 是 RSSI 电压真正反映了信号功率, 并可针对任意给定的源阻抗转换为绝对功率测量值 RSSI 基于 DETO 引脚上的可用电压, 参考 Ω, 单位为 dbm, 计算如下 : 97-38 图 36 显示扫描输入功率时,DETO 端的 RSSI 电压曲线 RSSI (V) 3...... 4 3 POWER IN (dbm) 图 36. 监控 GAIN/DETO RSSI 电压与输入功率的关系 某些情况下, 可以发现, 若驱动至 AGC 过载, 则 需要非常长的时间才能恢复 ; 也就是说,DETO 电压将维持在异常高的水平, 且增益处于最低值 为了避免发生这种情况, 建议在 DETO 引脚放置一个箝位电路, 如图 37 所示 C AGC.µF RB.V RA +V S V AGC Q N97 INPT MODE ENBL GAIN DETO HPFL DETI 图 37. 外部箝位防止 AGC 过载 OCOM OUTP OCOM 电阻分压器网络 (RA 和 RB) 应设计为 Q 基极驱动至. V 97-4 97-39 RSSI = + log ( + R/R) + 38 V DETO 4.8 Rev. B Page of
经平均时间常数 响应时间和载波泄露折衷之后, 选出 C DETO 如果选择的 C DETO 数值太小而无法加快响应时间, 则 AGC 环路会开始跟踪任何幅度包络并执行电平转换, 破坏星座图 图 38 显示的是 6 QAM ksymbols/s 星座图, 其误差矢量幅度 (EVM) 性能下降了 % 将 C DETO 增加到. μf, 则 EVM 便改善至.% REF 4.9dBm U SR khz CF MHz 6 QAM MEAS SIGNAL CONST DIAG 稳定性和布局考虑因素某些应用中, 印刷电路板 (PCB) 寄生与驱动级的源阻抗相结合, 会在高频产生有问题的阻抗, 在某些极端条件下 ( 比如高温 高增益 ) 还可能导致放大器不稳定 为了避免这种现象, 建议在 输入端直接连接一个简单的并联 RL 缓冲器网络 图 4 显示了这种网络的一个例子 R3 和 L 形成的 RL 网络用来最大程度降低高 RF 频率下, 反射源条件所导致的不利影响, 确保放大器工作的无条件稳定性, 保持典型器件性能 芯片级封装底部有一个裸露压缩焊盘 该焊盘与芯片接地内部相连 将该焊盘焊接至 PCB 的低阻抗接地层可确保达到额定的电气性能, 并可提供散热功能 另外, 建议利用过孔将焊盘下方所有层上的接地层拼接在一起, 以降低热阻抗 U.389U 6.78mU/.389U 图 38. 6 QAM ksymbols/s 情况下, 误差矢量幅度性能下降 (C DETO 太小 ) 图 39 显示 6 QAM 调制 Msymbols/s 使用 C DETO = nf 时测得的 EVM 性能 9 8 7 97-4 EVM (%) 6 4 3 4 3 POWER IN (dbm) 图 39. 6 QAM Msymbols/s 情况下的误差矢量幅度性能 97-4 Rev. B Page 6 of
评估板标准评估板原理图和布局图如图 4 至 44 所示 评估板采用多层 FR-4 板制造, 提供 Ω 受控阻抗传输线路, 用于 RF 输入和输出走线 该电路板采用 4. V 至. V 单电源供电 在每一个电源引脚上, 采用. μf 和 nf 电容对电源去耦 还可在电源引脚上加入串联电阻或电感, 从而实现进一步去耦 表 6 详细列出了评估板的各种配置选项 VPOS C nf C.6pF VPOS VPOS VPOS3 INPUT C IN nf R kω C3.µF ENABLE R3 Ω L nh SW LOW HI VPOS R kω ON OFF GAIN R Ω SW C nf GAIN DET_OUT_TP INPT MODE ENBL R3 OPEN GAIN JP4 C6 nf DETO HPFL C3 nf C4 nf DETI R3 OPEN OCOM OUTP OCOM R3 OPEN C OPEN C OUT nf R3 OPEN OUTPUT DET_IN C nf C nf R Ω R Ω C4.µF C.µF VPOS VPOS3 97-43 图 4. 评估板 表 6. 评估板配置选项元件功能默认条件 R, R, R3, L MODE 和 ENBL 的下拉电阻 RL 网络 防止 PCB 寄生效应和 / 或某些极端条件导致的潜在不稳定性影响 ( 参见 稳定性和布局考虑因素 部分 ) R, R, R, 电源去耦 跳线 电源去耦电阻和滤波器电容 C, C, C, C3, C4, C Rev. B Page 7 of R = R = kω R3 = Ω L = nh R = R = R = Ω C = C = C = nf C3 = C4 = C =. µf CIN RF 输入 C IN 为 RF 输入的隔直电容 CIN = nf COUT RF 输出 C OUT 为 RF 输出的隔直电容 COUT = nf R3, R3 AGC 工作反馈路径 对于 63 mv rms 的默认设定点, 设置 R3 = Ω, 移除 R3 对于其他 AGC 设定点,rms 电压 = ( + n) 63 mv rms, 其中 n = R3/R3 R3 = R3 = 开路 (VGA 模式 ) R3 安装 Ω, 将检波器输出 RSSI 电压馈入 DET_OUT_TP R3 = 开路 C3 设置输出失调控制环路高通滤波器的转折频率 C3 = nf C, R3 用于外部驱动检波器 设置 R3 为 Ω, 以实现匹配 将 C 设为大交流耦合电容 C = 开路 R3 = 开路 C6 DETO 电容 若数据速率较低则应选择较大值 ( 参见 AGC 工作园路 部分 ) C6 = nf C, C, C4 模式切换 低电平模式可将器件置于增益下降模式 高电平模式可将器件置于增益上升模式 AGC 需要在增益下降模式下工作 C = C4 = nf C =.6 pf
元件 功能 默认条件 JP4 AGC 工作模式跳线 提供检波器输出到增益引脚的反馈 JP4 = 未安装 (VGA 模式 ) SW 模式切换 低电平模式可将器件置于增益下降模式 SW = JP 高电平模式可将器件置于增益上升模式 AGC 需要在增益下降模式下工作 SW 关断 使能引脚接地时, 器件禁用 SW = JP3 图 4. 器件侧丝网图 97-44 图 43. 器件侧布局图 97-4 97-47 97-46 图 4. 电路侧丝网图 图 44. 电路侧布局图 Rev. B Page 8 of
外形尺寸 PIN INDICATOR..8.8 MAX SEATING PLANE 4. BSC SQ TOP VIEW.8 MAX.6 TYP.3.3.8 3.7 BSC SQ. REF. MAX. NOM.6 MAX. BSC..4.3. REF COPLANARITY.8 9 8 3 符合 JEDEC 标准 MO--VGGD-8.6 MAX EXPOSED PAD (BOTTOMVIEW) 4 6 7 图 4. 4 引脚引脚架构芯片级封装 [LFCSP_VQ] 4 mm 4 mm 超薄四方体 (CP-4-3) 图示尺寸单位 :mm PIN INDICATOR.6. SQ.3.3 MIN FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 898-A 订购指南 型号 温度范围 封装描述 封装选项 订购数量 ACPZ-REEL7 4 C 至 +8 C 4 引脚引脚架构芯片级封装 (LFCSP_VQ) CP-4-3, ACPZ-WP, 4 C 至 +8 C 4 引脚引脚架构芯片级封装 (LFCSP_VQ) CP-4-3 64 -EVALZ 评估板 Z = 符合 RoHS 标准的器件 WP = 窝伏尔组件 Rev. B Page 9 of
注释 6 8 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D97sc--9/8(B) Rev. B Page of