全球体积最小 功耗最低的 64 位 处理器 LS1012A FTF-NET-N1865 JIM BRIDGEWATER 2016 年 9 月
议程 介绍 LS1012A 架构 软硬件开发状态 产品的差异化特性和目标市场 LS1012A 技术细节 1 1
网络 工控领域 64 位 ARM 处理器的领导者 1st ARM64 小于 10x10mm 封装. 可电池供电 第一个带 10G WAN 的 ARM64 聚焦家庭网关 网关 工业控制 LS1012A Cortex-A53 PPFE 1 Gbps Crypto 1-2W LS1021A Cortex-A7 2Gbps IP fwd 3W 丰富接口 智能边缘网络设备 LS1043A Cortex-A53 LS1043/42 5Gbps Crypto 5-10W LS1046 Cortex-A72 DPAA1 10Gbps Crypto 10-12W LS1088A Cortex-A53 DPAA2 10Gbps Crypto 15-20W SDN, NFV, 云服务 LS2085A Cortex-A57 LS2085/45 DPAA2 20Gbps Crypto 20-35W LS2088 Cortex-A72 8 cores DPAA2 20Gbps Crypto 20-35W 业界最具扩展性的 ARM64 处理器家族 LX20xx Cortex-A72 8-16 cores DPAA2 50Gbps Crypto 2
GbE GbE PCIe 2.0 SATA 3.0 安全启动 Trust Zone 安全监控器电源管理 2 个 SD 3.0/SDIO/eMMC 2 个 I2C 2 个 I2S 5 个 SAI QSPI,1 个 SPI 2 个 UART GPIO JTAG 1 个 USB3.0 + PHY 1 个 USB2.0 ARM Cortex-A53 32KB L1-D 256KB 的 2 级缓存 SEC 32KB L1-I 量产 2016 年第 4 季度 64KB SRAM CCI-400 一致性互连 PPFE 64 16 位 DDR2/3 DDR3L 存储控制器 3 通道 6GHz SERDES LS1012A 框图 单个 ARMv8 64 位 Cortex-A53 处理器 1840 DMIPS/2240 Coremark @ 800MHz NEON 协处理器和 DP FPU 256 KB 的 2 级缓存 ( 带 ECC) 存储控制器 DDR3L 最高达到 1000 MHz 16 位数据总线,1 个片选信号 高速互连 1 个 PCI Express Gen2 1 个 SATA Gen3 1 个 USB 3.0( 带 PHY) 1 个 USB 2.0( 带 ULPI) 以太网数据包加速器 2 个 GbE(2.5G 或 1G) 数据路径 数据包加速引擎 (PPFE) 安全加速引擎 (SEC) 2 个 SD 3.0/SDIO/eMMC QSPI 1 个 SPI 2 个 UART 2 个 I2C 2 个 I2S 5 个 SAI 安全启动 Trust Architecture ARM TrustZone 高级电源管理 封装 :9.6x9.6mm, 可 4 层布板 3
LS1012A 高级功能 Processor Complex 64 位 ARM Cortex-A53, 最高频率 800 MHz 2W 功率下的 Coremark 数据大于 2200 NEON SIMD / DP FPU 32KB/32KB 的 1 级奇偶校验保护缓存,256KB 的 2 级缓存 ( 带 ECC) 数据接口 ( 最多 3 个 6GHz SerDes 通道 ) 2 个千兆以太网接口 (2.5G/1G) 1 个 USB3.0( 带 PHY) 1 个 USB2.0( 带 ULPI) 1 个 PCIe Gen2 (5 GHz) (x1) 1 个 SATA-3 (6 GHz) 存储器接口 QSPI(NOR 闪存 ) 1 个 SPI 2 个 SDIO 3.0 DDR3L-1066 MHz (16b) 控制 I/O 2 个 I2C 1 个 SPI 2 个 UART 2 个 I2S 5 个 SAI 看门狗 / 定时器 16 个专用 GPIO,6 个支持 PWM 数据包加速 数据包加速引擎 2Gbps 的 PPPoE/NAT 路由 (390B 数据包 ) RSO/LRO 卸载 硬件安全引擎 400 MB/s 块模式加密 AES256 CBC ECB XTS XOR 硬件 / 芯片安全 安全启动 JTAG 拦截 8Kb 的 OTP 存储器 ARM TrustZone + Trust Architecture 兼容 DRM 电池工作 动态频率调整 (DFS), 带集成电源管理 可 USB 充电 4
吞吐量 Mbps LS1012A 数据包转发引擎 - 性能估计 实现 NAT 路由目标的同时对 CPU 负担最轻, 实现 IPV4/6 加速 以太网到以太网 NAT 路由 1400 1200 WLAN 到以太网 帧大小 双向吞吐量 (IPV4) Mbps 双向吞吐量 (IPV6) - Mbps CPU 利用率目标 64 2000 2000 <5% 128 2000 2000 <5% 256 2000 2000 <5% 512 2000 2000 <5% 1024 2000 2000 <5% 1280 2000 2000 <5% 1000 800 600 400 200 0 TCP (ac) UPD (ac) TCP (n+ac) UDP (n+ac) TX Target 850 956 1050 1200 RX Target 850 957 1050 1200 1518 2000 2000 <5% 5
LS1012A 超小外形封装 创新的 Laminate BGA 技术 信号引脚在外部两行焊盘中, 间距为 0.5mm 内部焊球 0.8mm 的间距, 仅用于电源和接地 支持经济的四层 PCB 可应用于空间严重受限的场合 9.6mm 9.6mm 6
LS1012A 电源管理功能 数据包转发引擎可减少 CPU 负荷并降低功耗 活动状态时的典型功耗为 1W 动态频率调整 片上温度监控 主要功能模块的时钟开关 7
LS1012A 的安全和 Trust Architecture 功能 支持的安全功能 安全启动 TZASC DDRC 安全密钥管理 破坏检测 A53 TZPC TZMA OCRAM 防克隆安全制造 安全调试 PROG_SFP Internal BootROM Security Fuse Processor SEC 5.5 作业队列控制器 DECO DMA ARM TrustZone HP_TMP Security Monitor RTIC 加解密协处理器 Secure Debug PKHA RNG MDHA AESA DESA IPsec ucode PPFE 8
LS1012A 加密加速功能 (1) 公钥硬件加速器 (PKHA) RSA 和 Diffie-Hellman( 至 4096b) 椭圆曲线加密 (1024b) 支持运行时均衡 (1) 随机数发生器 (RNG) NIST 认证 RNGB 在 P1010 中采用,RNG4 在 PSC9131 中采用 作业环 I/F 作业队列控制器 描述符控制器 DMA RTIC (1) 消息摘要硬件加速器 (MDHA) SHA-1 SHA-2 256 384 512 位摘要 MD5 128 位摘要 HMAC (1) AES 加速器 (AESA) 密钥长度为 128 位 192 位和 256 位 ECB CBC CTR CCM GCM CMAC OFB CFB 和 XTS (1) DES 加速器 (DESA) DES 3DES(2K 3K) ECB CBC OFB 模式 (1) CRC 单元 CRC32 CRC32C 802.16e OFDMA CRC 以下安全协议的标头和标尾卸载 : IPSec SSL/TLS 3G RLC PDCP SRTP 802.11i 802.16e 802.1ae CHA PKHA RNG MDHA AESA DESA 功能 速率 (Gbps) AES 1.6 3DES 1.4 SHA-256 1.9 RSA ( 待定 ) IPSec 1.6 IPSec @ (IMIX) 1.1 9
LS1012A 开发状态 10
LS1012A-RDB 板 特性 128MB 的 NOR 闪存 256MB 的 DDR3L DRAM 2 个 GbE 1 个 mpcie 1 个 SATA USB3.0 USB2.0 KW41Z 2.4GHz Radio 支持 Thread 和蓝牙低功耗 用于扩展的 Arduino 接口 GbE KW41Z BLE/ Thread emmc 存储器 SDIO Wi-Fi 模块 Arduino 接口 GbE PHY SAI2 SDHC2 I 2 C1 RGMII LS1012A USB2.0 和 3.0 SGMII SATA3 PCIe QuadSPI DDR3L GbE PHY 128MB 的 NOR 闪存 256MB 16b DRAM USB 连接器 GbE SATA 半高 mpcie 连接器 USB 到 JTAG K22 VR5100 PMIC 11
LS1012A-RDB Arduino KW41Z Mini PCIe SATA Arduino USB 1 GbE 1 GbE SD 卡插槽 WiFi 正面 背面 12
LS1012A 软件产品 软件平台描述定价优势 SDK( 基于 Yocto) 通用 Linux SDK, 支持所有 QorIQ 处理器 Yocto 编译环境 免费 可扩展的网络 工业和消费应用 从 QorIQ 芯片平稳迁移 Application Solution 优化的 Linux 联网解决方案, 源代码 10,000 美元 高性能, 促进产品快速面世, 适用于 Kit (BHR) 带硬件数据包加速功能 二进制镜像免费 宽带网络应用, 例如网关和路由器 OpenWRT 编译环境 Application Solution 优化的 Linux 联网解决方案, 源代码 10,000 美元 高性能, 促进产品快速面世, 适用于 Kit (NAS) 带硬件数据包加速功能 二进制镜像免费 消费级网络附加存储应用, 以及其他 OpenWRT 编译环境 基于 HDD 或 SSD 的应用 13
ASK 定价 ASK 授权 器件编号 零售价格 描述 FAE/DFAE/TIC 提供技术支持 工厂软件团队提供支持和维护 LS1012A-SW-ASK $10,000 LS1012A OpenWRT Linux Application Solution Kit (ASK) 是不包括 ASK 商业支持计划 器件编号 零售价格 描述 能够请求自定义 功能 工厂软件团队提供支持和维护 LS1012A-SWSP-PRM 50,000 美元 LS1012A 软件支持计划 - 高级 250 小时 /12 个月 LS1012A-SWSP-PLS 25,000 美元 LS1012A 软件支持计划 - 附加级 100 小时 /12 个月 是 否 是 是 NRE 新功能申请 器件编号 描述 FAE/DFAE/TIC 提供技术支持 工厂软件团队提供支持和维护 ASK-SERVICE LS1012A 软件功能请求 NRE 是包括在高级支持中 *VoIP 固件和数据包转发引擎固件始终作为二进制库提供 14
软件商业支持计划 QorIQ LS1012A ASK 支持计划选项 支持级别高级附加级 器件编号 LS1012A-SWSP-PRM LS1012A-SWSP-PLS 新的 ASK 软件版本 * 为软件支持问题分配折扣券 ID 获取测试代码, 以便及早实现功能集成 能够请求自定义功能 包括的软件支持小时数 250 100 年度费用 50,000 美元 25,000 美元 15
LS1012A 时间表 第 1 季度第 2 季度第 3 季度第 4 季度 1 月 2 月 3 月 4 月 5 月 6 月 7 月 8 月 9 月 10 月 11 月 新闻通告 2 月 22 日,Embedded World 展会德国纽伦堡 恩智浦技术论坛 5 月 16-19 日, 奥斯丁 渠道发布 恩智浦技术论坛 9 月 28 日, 深圳 LS1012A 样品 LS1012A 量产 LS1012A RDB 样品 LS1012A RDB 量产 软件 EAR-1 软件 EAR-2 软件 Alpha 软件版本 0.3 16
差异化特性和目标市场 17
LS1012A 的差异化功能和目标应用 性能源于内核 第一款采用小于 10x10 mm 封装的 64 位 ARM Cortex-A53 内核, 在 1W( 典型值 ) 功率下提供 2,000 CoreMark 的性能, 功耗极低的同时实现出色的性能 CoreMark/mW 比率为 2.5, 在同类产品中出类拔萃 Cortex-A53 ARMv8 64b 内核 1 级缓存 (Parity) 2 级缓存 ( 带 ECC) 数据包引擎 PPFE 串行 IO DDR3L 控制器 安全引擎 SEC 在低于 10 美元的价格范围内, 提供最广泛的外设和 I/O 功能 USB3.0 带 PHY PCIe SATA 3 1 个 GbE 同类产品中唯一提供用于 IP 转发和 NAS 的数据包加速功能, 在有限电源 / 封装集 USB2.0 1 个 GbE 成下提供出色的数据包吞吐量 可信和安全加速, 毫不逊色于更高成本的微处理器 同类产品中率先提供 64 位支持, 针对电池供电的移动应用 唯一将 USB 3.0 接口与集成的 PHY PCIe 2.5 千兆以太网 SATA3 接口集成在单个 SoC 上的 1W 64 位处理器, 实现更低的系统级成本 可设计为低成本的 4 层电路板, 实现很高的系统集成度, 以支持超小外形系统 LS1012A 目标应用消费级 NAS 电池供电的移动 NAS 高端物联网网关入门级以太网网关受信任网关 18 工业自动化与控制楼宇控制系统以太网驱动器网络音频
物联网网关应用实例 超值物联网网关 19
带音频网络的超值物联网网关 20
消费级 NAS/DAS 应用实例 消费级 NAS/DAS 带可选的 Wi-Fi 21
以太网驱动 USB 至 SATA DAS 应用实例 以太网驱动器 USB 至 SATA 网桥 22
电池供电的便携式 NAS 应用实例 带电池电源选件的便携式 NAS/ 路由器 23
BroadBand 以太网网关应用实例 入门级 BB 以太网网关 24
产品资料 目前在外网上提供 : 数据手册 ( 初始 ) 参考手册 ( 初始 ) 2 月 22 日发布 : 新闻稿 产品摘要页面 说明书 渠道发布时提供 : 工具摘要页面 LS1012A-RDB 和文档 视频 白皮书 应用笔记 记录表 分销商通告 演示 博客 http://www.nxp.com/products/microcontrollers-and-processors/arm-processors/qoriq-arm-processors/qoriqls1012a-low-power-communication-processor:ls1012a? 25
第三方支持 我们目前正与以下第三方讨论有关支持 LS1012A 的事宜 : WindRiver:WRLinux 和 VxWorks Mentor Graphics MontaVista 多家 EBS 合作伙伴 中国台湾的 ODM Greenhills 其他合作伙伴 26
器件编号 LS1012 系列器件编号 器件器件编号温度安全 CPU/DDR LS1012A LS1012ASN7EKA S N 600/1000 LS1012ASN7HKA S N 800/1000 LS1012ASE7EKA S E 600/1000 LS1012ASE7HKA S E 800/1000 评估板 :LS1012ARDB: 零售 395 美元 评估板 :FRDM-LS1012A: 零售 49.95 美元 后续还将有工业档扩温器件编号 27
LS1012A 技术细节 介绍 LS1012A 架构细节 接口 时钟 SerDes POR 启动顺序 引脚复用等 开发工具和电路板 Bring up 总结 28 28
GbE GbE PCIe 2.0 SATA 3.0 安全启动 Trust Zone 安全监控器电源管理 2 个 SD 3.0/SDIO/eMMC 2 个 I2C 2 个 I2S 5 个 SAI QSPI,1 个 SPI 2 个 UART GPIO JTAG 1 个 USB3.0 + PHY 1 个 USB2.0 ARM Cortex-A53 32KB L1-D 256KB 的 2 级缓存 SEC 32KB L1-I 量产 2016 年第 4 季度 64KB SRAM CCI-400 一致性互连 PPFE 64 16 位 DDR2/3 DDR3L 存储控制器 3 通道 6GHz SERDES LS1012A 框图 单个 ARMv8 64 位 Cortex-A53 处理器 1840 DMIPS/2240 Coremark @ 800MHz NEON 协处理器和 DP FPU 256 KB 的 2 级缓存 ( 带 ECC) 存储控制器 DDR3L 最高达到 1000 MHz 16 位数据总线,1 个片选信号 高速互连 1 个 PCI Express Gen2 1 个 SATA Gen3 1 个 USB 3.0( 带 PHY) 1 个 USB 2.0( 带 ULPI) 以太网数据包加速器 2 个 GbE(2.5G 或 1G) 数据路径 数据包加速引擎 (PPFE) 安全加速引擎 (SEC) 2 个 SD 3.0/SDIO/eMMC QSPI 1 个 SPI 2 个 UART 2 个 I2C 2 个 I2S 5 个 SAI 安全启动 Trust Architecture ARM TrustZone 高级电源管理 封装 :9.6x9.6mm, 可 4 层布板 29
现有产品主要差异总结 特性 LS1012A LS1024A LS1021A CPU/ 内核数 ARMv8 - A53; 单核 ARMv7: 双核 Cortex A9 ARMv7: 双核 Cortex A7 互连 CCI-400 AMBA AXI/AHB @250MHz CCI-400 频率 ( 内核 / 平台 /DDR)(MHz) 800/250/500 1200/500/533 1000/300/1600 时钟 单个时间源晶体振荡器 单个时间源晶体振荡器 DDR DDR3L (MMDC) DDR3 DDR3L/DDR4 主要优势 ARMv8,64 位 低成本 低功耗 真正的单时钟源 网络 / 数据包处理 PFE PFE etsec 2.0 加解密 SEC 第三方 IP 模块 SEC PCIe 第 2 代 第 2 代 第 2 代 SATA 第 3 代 第 3 代 第 3 代 USB 3.0/USB 2.0 是 是 ( 包括 PHY) 是 esdhc 是 否 是 SPI/I2C/QSPI/FTM/SAI/GPIO SPIx1 QSPI I2Cx2 FTMx2 SAIx5 GPIO SPIx2 I2C GPIO SPI QSPI I2C FTM FlexCAN SAI GPIO 启动源 QSPI( 使用 PBL) NOR I2C SPI UART SATA QSPI/IFC/SD MMC( 使用 PBL) 安全启动 是 是 是 ARM Trust Zone ARMv8 Trust Arch 是 否 功耗 / 尺寸 / 引脚数 <2W/9.6mm * 9.6mm/ 211 4Wtyp/21x21mm/625 3.68/19mm x19mm/525 封装类型 FC-LGA FC-PBGA FC-PBGA 30
时钟选择 振荡器 LS1012A 单时钟源机制 100M 单端 CGA PLL1 RCW[CGA_P LL1_RAT ] RCW[CGA_P LL1_CFG ] RCW[CGA_P LL1_SPD ] /2 时钟选择 RCW[C1_P LL_SEL ] A53 内核集群 32KB I-Cache /4 /2 256KB 的 2 级缓存 32KB D-Cache IP 模块 125M RGMII ref CLK USB PHY PFE EXTAL XTAL 来自板载晶体的 25M 输入 125M (SYSCLK) 125M 差分 平台 PLL RCW[SYS_PLL_CFG] RCW[SYS_PLL_RAT] RCW[SYS_PLL_SPD] 500M 1000M 平台时钟 DDR 控制器 esdhc QSPI RCW[SerDes _INT_REFCLK 默认 SerDes PLL1 31 SD1_REF_CLK1_P/N 可选的 Serdes 参考时钟 125/100M SerDes PLL2
基于 MC34VR5100A1EP 的电源方案 VR5100 LS1012A 提供如下电源 : LS1012A DDR3L 1.8 V 通用 I/O, 包括 QSPI memories, SD Card, SD WiFi IO, emmc 32
POR 信号考虑因素 HRESET_B 信号不再支持 RESET_REQ_B 信号与 QSPI_A_DATA3 GPIO1_14 和 IIC2_SDA 复用 主要功能是 QSPI_A_DATA3 如果器件无法读取 RCW, 将不会使能 RESET_REQ_B 如果使用了其他功能, 则 RESET_REQ_B 可能不可用 ASLEEP 与 USB1_PWRFAULT 和 GPIO2_01 复用 使用 RCW 可以选择复用选项 晶体振荡器是主时钟源 VDD 的最小缓变率为 0.06V/ms VDD 应在 16ms 之内上升 33
上电复位启动顺序 PORESET 应在电源开始上升时有效 外部晶体提供 25 MHz 的正弦信号输入 cfg_eng_use 和 cfg_eng_use_2 是在 VDD 上升时采样的内部 POR 配置引脚 内部振荡器需要 2ms 9ms 生成稳定时钟 稳定时钟馈送至 PLL, 后者输出 125 MHz 时钟 125 MHz 输出在 LS1012 文档中称为 SYSCLK 稳定的 SYSCLK 可用之后, 等待至少 32 个 SYSCLK 后清除 PORESET 在数据手册中,PORESET 的最短有效时间指定为 100 ms 其他 POR 配置信号 (cfg_rcw_src) 在 PORESET 上升沿采样 RCW 从 QSPI 读取 QSPI 是存储 RCW 的唯一外部存储器 QSPI 属于 XIP (execute-in-place) 闪存 QSPI 模块在 SYSCLK 下运行 (125 MHz) 另外, 可利用 1 个硬编码 RCW 在裸板上完成复位周期 仅用于在空白闪存上对 RCW 进行恢复 / 编程 平台和内核 PLL 根据 RCW 字段开始锁定 PBI 在平台时钟可用之后读取 PBI 必须在 SCRATCHRW2 寄存器中写入启动向量位置 ASLEEP 拉低 A53 解除复位, 从地址 0x0000_0000 取第一条指令 该地址处的内部 BOOTROM 将指令跳转到 SCRATCHRW2 寄存器指定的地址 34
从 PCIe 启动 场景 1 板上一定要放 QSPI flash 因为 RCW 只能从 QSPI 获取 LS1012A 配置为 PCIe EP,RC 将启动软件写到 LS1012A 的地址空间 从 QSPI 加载 RCW/PBI PBI 执行的时候开始 PCIe 链路训练 link training PBI 将 SCRATCHRW2 指向 QSPI 中的一个固件, 该固件完成如下动作 : 配置好 DDR 配置好 PCIe 的 inbound 窗口, 开放 CCSRBAR 和 DDR 内存地址给 RC 设置 CFG_READY, 使得 LS1012A 配置空间能接受 RC 的访问请求 循环等待 RC 来置一个标志位 RC 完成如下动作 : 只要 LS1012A CONFIG_READY 置位, 就能访问 LS1012A PCIe 配置空间 枚举完成后将启动软件写到 EP 上的 DDR 内存中 将启动向量写到一个预定义的地址中, 称为 U_BOOT_START 设置一个预定义的标志位, 表示启动软件已经准备好 LS1012A 获取该标志位后, 跳转到 U_BOOT_START 指定的地址, 完成软件启动 35
从 PCIe 启动 场景 2 板上一定要放 QSPI flash 因为 RCW 只能从 QSPI 获取 LS1012A 直接从 PCIe 地址空间启动 从 QSPI 加载 RCW/PBI PBI 配置 PCIe outbound 窗口, 该地址空间包含启动软件 PBI 将 SCRATCHRW2 寄存器指向该窗口 PBI 执行的时候开始 PCIe 链路训练 link training A53 核从该 PCIe 空间开始执行 36
从 SD/eMMC 启动 板上一定要放 QSPI flash 因为 RCW 只能从 QSPI 获取 将启动软件放到 SD/MMC 卡上固定位置 从 QSPI 加载 RCW/PBI PBI 将 SCRATCHRW2 指向 QSPI 中的一个固件, 该固件完成如下动作 : 配置好 DDR 配置好 esdhc 控制器 将启动软件从 SD/MMC 卡拷贝到 DDR 中 指令跳转到 DDR 中的启动软件起始地址, 完成启动 37
管脚复用 38
LS1012A 管脚复用 D1_MDQ[15:0] D1_MDM[1:0] D1_MDQS[1:0] D1_MDQS_B[1:0 D1_MBA[2:0] D1_MA[15:0] D1_MWE_B D1_MRAS_B D1_MCAS_B D1_MCS_B D1_MCKE D1_MCK D1_MCK_B D1_MODT D1_MDIC UART1_SOUT UART1_SIN IIC1_SCL IIC1_SDA QSPI_A_DATA0 QSPI_A_DATA1 QSPI_A_DATA2 QSPI_A_DATA3 QSPI_A_SCK QSPI_A_CS0 SDHC1_CMD SDHC1_DAT[3:0] SDHC1_CLK SDHC1_CD_B SDHC1_WP SDHC1_VSEL SDHC2_CMD SDHC2_DAT[3] SDHC2_DAT[2] SDHC2_DAT[1] SDHC2_DAT[0] SDHC2_CLK PORESET_B TA_TMP_DETEC CLK_OUT DDR3L UART1 IIC1 QSPI 4 bit esdhc1 esdhc2 PORESET Tamper Detect CLK_OUT GPIO GPIO GPIO GPIO GPIO GPIO FTM1 FTM2 QSPI 2 bit IIC2 QSPI 2 bit FTM1, FTM2 QSPI 2 bit RESET_REQ_B QSPI 2 bit SAI1 SPI USB 2.0 ULPI ASLEEP SAI3 SAI4 Rx SAI3, SAI4 Rx Only GPIO GPIO SAI 2, SAI3, SAI4 3 Lane SerDes SerDes Refclk SerDes USB1 (3.0) EMI1 RGMII Ethernet (EC1) SD1_TX_P[2:0] SD1_TX_N[2:0] 39 SD1_RX_P[2:0] SD1_RX_N[2:0] SD1_REF_CLK1_P SD1_REF_CLK1_N SD1_IMP_CAL_TX SD1_IMP_CAL_RX USB1_D_P USB1_D_M USB1_VBUS USB1_ID USB1_TX_P USB1_TX_M USB1_RX_P USB1_RX_M USB1_RESREF USB1_DRVVBUS USB1_PWRFAULT EMI1_MDC EMI1_MDIO EC1_TXD[3] EC1_TXD[2] EC1_TXD[1] EC1_TXD[0] EC1_TX_EN EC1_GTX_CLK EC1_RXD[3] EC1_RXD[2] EC1_RXD[1] EC1_RXD[0] EC1_RX_CLK EC1_RX_DV D1_MVREF TD1_ANODE TD1_CATHODE
LS1012A 管脚复用 特别说明 上电后引脚多路复用选择 SCFG_PMUXCR0 仅可用于更改信号 QSPI 到 GPIO 其他都由 POR/RCW 决定 JTAG IOs JTAG 与其他功能复用, 通过 TJTAG_EN 选择. TJTAG_EN = 0 时,5 个用做其他功能的 JTAG 管脚不会被边界扫描测试到 RESET_REQ_B ITS=1 时自动配置为 RESET_REQ_B 功能,ITS=0 时由 RCW 决定其功能 软件不能通过 PMUXCR 选择其功能 USB_DRVVBUS and PWRFAULT USB2.0 控制器不包含 DRVVBUS, 由外部 PHY 提供 USB2.0 控制器 PWRFAULT 由 SCFG bit USB_PWRFAULT_SELCR[31] (offset x414) 决定 0 - PWRFAULT 固定为 0 (no PWRFAULT) 1 - PWRFAULT 共用 USB 3.0 的信号. EMI Interface Muxing MDIO 可以指向内部 SerDes 或外部 PHYs, 由 MDIOSELCR[0] (Offset- 0x484) 决定 0: MDIO to/from SerDes(default) 1: MDIO to/from external Ethernet PHY (through IO) 40
LS1012A SerDes 单个 SerDes 模块, 支持 3 个数据通道 两个 PLL 分别为各个通道提供时钟 PLL 参考时钟可有如下选择 ( 可通过 RCW 控制 ) 外部差分 100 MHz 或 125 MHz 时钟 能够内部驱动, 使用 125MHz 时钟, 来自 25MHz 片上晶体振荡器 LS1012A 通过 SerDes 支持以下通信协议 1. 一个 PCIe (x1) (2.5/5.0 Gbps) 支持 RC 或 EP 2. 一个 SATA (1.5/3.0/6.0 Gbps) 3. 最多两个 1000 Base-KX 4. 最多两个 SGMII 2.5G 5. 最多两个 SGMII 41
未使用 LS1012A SerDes 通道复用 SRDS_PRTCL_S1 RCW[128:143] 通道 A 通道 B 通道 C 通道 D RGMII 每通道 PLL 映射 这种 SerDes 协议的考虑因素 ( 利用 Mohit S 验证 ) 0x0000 未使用 MAC #2 2222 两个 PLL 应该通过 RCW 位 SRDS_PLL_PD_S1 (RCW[168:169]) 关闭 0x2208 sg.m1 (2.5G) sg.m2 (2.5G) SATA - 1122 2.5G SGMII 需要 PLL1 上的 125MHz SerDes 时钟输入 0x0008 未使用未使用 SATA MAC #2 1122 由于使用通用时钟,PLL1 无法掉电 0x3508 sg.m1 PCIe(x1) SATA MAC #2 1122 0x3305 sg.m1 sg.m2 PCIe(x1) - 2222 PLL1 未使用, 应该使用 RCW 位 SRDS_PLL_PD_S1 (RCW[168:169]) 掉电 0x2205 0x2305 sg.m1 (2.5G) sg.m1 (2.5G) sg.m2 (2.5G) PCIe(x1) - 1122 2.5G SGMII 需要 PLL1 上的 125MHz SerDes 时钟输入 sg.m2 PCIe(x1) - 1222 2.5G SGMII 需要 PLL1 上的 125MHz SerDes 时钟输入 0x9508 TX_CLK PCIe(x1) SATA MAC #2 1112 通道 A 上的 100MHz 时钟输出给 EP 0x3905 sg.m1 TX_CLK PCIe(x1) MAC #2 1112 通道 B 上的 100MHz 时钟输出给 EP 0x9305 TX_CLK sg.m2 PCIe(x1) - 1112 通道 A 上的 100MHz 时钟输出给 EP m1/m2 表示 MAC 标号 42
TX_CLK 是 LS1012A 的 3 个 Serdes 通道的某一个通道上的输出信号 它提供 100 MHz 差分参考时钟, 可供 PCIE EP 使用 这样就不需要用于 EP 的板载时钟源, 有利于降低成本 SRDS_PRTCL_S1 RCW[128:143] 通道 A 通道 B 通道 C 通道 D 此 SerDes 协议的考虑因素 0x9508 TX_CLK PCIe(x1) SATA 通道 A 上的 100MHz 时钟输出给 EP 0x3905 sg.m1 TX_CLK PCIe(x1) 通道 B 上的 100MHz 时钟输出给 EP 0x9305 TX_CLK sg.m2 PCIe(x1) 通道 A 上的 100MHz 时钟输出给 EP 43
RGMII 接口由 PPFE 的 MAC2 驱动 SerDes 通道 A 上的 SGMII 由 MAC1 驱动 SerDes 通道 B 上的 SGMII 由 MAC2 驱动 MAC1 2.5G/1G/100M/10M FD No Half Duplex PFE MAC2 MUX Lane A SerDes Lane B RGMII (EC1) 44
以太网管理口 MDIO MDIO 寄存器从早期的 SoC 更改而来 MDIO_CTL 和 MDIO_DATA 不再存在 对于 LS1012A, 需要更新 MDIO 驱动程序 LS1012A 中的 MDIO 控制器寄存器包括 : MII Speed Control Register(MSCR) 配置 MDC MII Management Frame Register(MMFR) MDIO 数据传输 Interrupt Event Register (EIR) MII 中断事件上报 这些寄存器必须基于硬件配置由 A53 内核软件设置好 ;PFE 固件不参与配置 对于内部 SerDes 寄存器编程, 应使用 PHY_ADDR = 0x0 45
LS1012A esdhc LS1012A 支持两个 esdhc 接口 esdhc1: 主要支持 SD 卡 在 EVDD/O2VDD 电源平面 CD/WP/VSEL 处于 1.8V 电压下 卡初始化在 3.3V 电压下进行, 但可动态切换至 1.8V 电压, 由 SDHC1_VSEL 输出引脚控制 没有调配在启动时选择 EVDD=1.8V 4bit 模式 esdhc2: 支持 1.8V 嵌入式 SDIO 1.8V emmc 在 1.8V O1VDD 电源平面 不支持 SD 卡, 因为它没有卡检测 CD 或写入保护 WP 引脚 4 bit 模式 46
LS1012A esdhc 接口 - 支持的 SD 卡模式 模式 esdhc1 esdhc2 评论 SD(SD 卡 /SDIO 卡 / 嵌入式 SDIO) 默认 SD 存储卡 (25MHz)/ 高速 (50MHz) 是 否 由于提供了可用的 CD 和 WP 引脚, esdhc1 接口支持这些卡 默认 SDIO 卡 (25MHz)/ 高速 (50MHz) 是 否 esdhc2 接口仅支持嵌入式器件 (SDIO emmc) 软件需要假定卡存在 SD 存储卡 SDR50 是否 SDIO 卡 SDR50 SD 存储卡 DDR50 是否 SDIO 卡 DDR50 是否 SD 存储卡 SDR104 是否 SDIO 卡 SDR104 是否 是 否 卡初始化在 DS/HS 模式下进行, 电压为 3.3V, 随后切换到 SDR50 模式, 电压为 1.8V 卡初始化在 DS/HS 模式下进行, 电压为 3.3V, 随后切换到 DDR50 模式, 电压为 1.8V 卡初始化在 DS/HS 模式下进行, 电压为 3.3V, 随后切换到 SDR104 模式, 电压为 1.8V esdio SDR50 否是 esdio DDR50 否是 仅支持 1.8V esdio 器件 ( 在 esdhc2 上 ) esdio SDR104 否是 47
LS1012A esdhc 接口 - 支持的 MMC/eMMC 卡模式 模式 esdhc1 esdhc2 评论 MMC/eMMC 默认 MMC 卡 (20MHz)/ 高速 (52MHz) 否否不支持 MMC emmc DDR 模式否是 emmc HS200 否是 仅支持 1.8V emmc 器件 默认 / 高速否是 48
MMDC-DDR 控制器 DDR 控制器有如下特性 : 16-bit 数据位宽 (2 x8 DRAM or 1 x16 DRAM) 不支持 ECC 一个片选信号. 最大支持容量 2GB (2x 8Gbit density DRAM) 支持一种速率 1000MT/s. 支持 DDR3L(1.35V) 时序参数可配 刷新模式可配 支持多种 ODT 方案 节能 支持自动进入自刷新模式. 支持多种软件或硬件校准流程 49
开发工具和 启动 50
CodeWarrior 闪存编程器 - 通过 JTAG 实现裸板 QSPI 闪存编程 - 同时提供命令行版本和 GUI 版本 QSPI 闪存器件的器件编号 LS1012A 连接的 CWTAP LS1012A QDS 连接的 CWTAP 51
QCVS 引脚多路复用工具 键入项目名称 允许用户使用非常便利的 GUI 来选择接口 显示选定的接口, 以及已删除的接口 生成引脚分配报告 选择 SoC 选择引脚多路复用组件 52
QCVS 引脚多路复用工具 分配 / 删除外设按钮 上一次分配的外设 [ 黄色 ] SoC 外设列表 外设不再可用 [ 灰色 ] 可分配的外设 [ 黑色 ] 被上一次分配的外设删除 [ 黄色 ] 53
QCVS DDRv 工具 控制器特性 寄存器列表 支持 QorIQ LS/T/P 系列芯片上的 DDR 控制器 所有分立和 DIMM 形式的 DDR 类型 两个主要模块 : 配置, 和验证 生成的 C 代码 相关检查和错误报告 54
QCVS DDRv 工具 : 验证扫描结果 55
启动提示和技巧 如何在新电路板上实现 LS1012A 的快速配置? ( 应该考虑的关键点 ) 在初始电路板上, 保留下述可配项, 以实现电路板快速配置, 解决电路板 / 软件问题 : 保留硬编码 RCW 的选项 (cfg_rcw_src) 保留使用 TJTAG_EN POR 信号启用 / 禁用 JTAG 的选项, 以实现可调试性 量产时, 上述选项可从电路板上删除 请注意引脚多路复用, 谨慎选择 RCW 位 还要注意约束条件 某些情况下,RESET_REQ_B 并非始终可用于信号内部错误 JTAG 复用, 因此与 JTAG 复用的接口无法使用 JTAG 进行调试 准备好启动工具, 例如 QCVS 和 CW 闪存编程器 56
Q&A 57
备份 59
不支持哪些功能 DDR: 不支持 ECC 不支持 IEEE 1588 不支持 HRESET RESET_REQ_B 仅在安全启动中可用 与 USB 复用的 ASLEEP 复用的 JTAG 在安全启动中仅 2 位 QSPI 可用 60
MDC(MSCR 寄存器位描述 ) MAC pclk = 250MHz ~2MHz MDC 时钟的比率 = 0x3E (d 62) MDC 时钟 = 250/2(62+1) = 1.984MHz write_reg (0x4200044, 0x27C) 61
MDIO 寄存器编程考虑因素 当 MSCR 等于 0 时, 在写入 MMFR 的情况下, 如果 MSCR 寄存器写入非零值, 则将生成一个 MII 帧, 其中包含以前写入到 MMFR 的数据 因此, 如果 MSCR 当前为零, 可按任何顺序对 MMFR 和 MSCR 进行编程 如果 MMFR 寄存器被写入, 同时帧生成正在进行中, 则帧内容会更改 因此, 当帧生成正在进行中时, 请轮询 EIR(MII) 中断指示, 以避免写入 MMFR 寄存器 MMFR 寄存器位描述 : 62
版权声明 恩智浦 恩智浦徽标 恩智浦 智慧生活, 安全连结 CoolFlux EMBRACE GREENCHIP HITAG I2C BUS ICODE JCOP LIFE VIBES MIFARE MIFARE Classic MIFARE DESFire MIFARE Plus MIFARE FleX MANTIS MIFARE ULTRALIGHT MIFARE4MOBILE MIGLO NTAG ROADLINK SMARTLX SMARTMX STARPLUG TOPFET TrenchMOS UCODE 飞思卡尔 飞思卡尔徽标 AltiVec C 5 CodeTEST CodeWarrior ColdFire ColdFire+ C Ware 高能效解决方案徽标 Kinetis Layerscape MagniV mobilegt PEG PowerQUICC Processor Expert QorIQ QorIQ Qonverge Ready Play SafeAssure SafeAssure 徽标 StarCore Symphony VortiQa Vybrid Airfast BeeKit BeeStack CoreNet Flexis MXC Platform in a Package QUICC Engine SMARTMOS Tower TurboLink 和 UMEMS 是 NXP B.V. 的商标 所有其他产品或服务名称均为其各自所有者的财产 ARM AMBA ARM Powered Artisan Cortex Jazelle Keil SecurCore Thumb TrustZone 和 μvision 是 ARM Limited( 或其子公司 ) 在欧盟和 / 或其他地区的注册商标 ARM7 ARM9 ARM11 big.little CoreLink CoreSight DesignStart Mali mbed NEON POP Sensinode Socrates ULINK 和 Versatile 是 ARM Limited( 或其子公司 ) 在欧盟和 / 或其他地区的商标 保留所有权利 Oracle 和 Java 是 Oracle 和 / 或其关联公司的注册商标 Power Architecture 和 Power.org 文字标记 Power 和 Power.org 徽标及相关标记是 Power.org 的授权商标和服务标记 2015 2016 NXP B.V. 64