请注意以下有关 Microchip 器件代码保护功能的要点 : Microchip 的产品均达到 Microchip 数据手册中所述的技术指标 Microchip 确信 : 在正常使用的情况下, Microchip 系列产品是当今市场上同类产品中最安全的产品之一 目前, 仍存在着恶意 甚至是非法破坏

Transcription

1 数据手册 高性能 16 位数字信号控制器 2010 Microchip Technology Inc. 初稿 DS70593B_CN

2 请注意以下有关 Microchip 器件代码保护功能的要点 : Microchip 的产品均达到 Microchip 数据手册中所述的技术指标 Microchip 确信 : 在正常使用的情况下, Microchip 系列产品是当今市场上同类产品中最安全的产品之一 目前, 仍存在着恶意 甚至是非法破坏代码保护功能的行为 就我们所知, 所有这些行为都不是以 Microchip 数据手册中规定的操作规范来使用 Microchip 产品的 这样做的人极可能侵犯了知识产权 Microchip 愿与那些注重代码完整性的客户合作 Microchip 或任何其他半导体厂商均无法保证其代码的安全性 代码保护并不意味着我们保证产品是 牢不可破 的 代码保护功能处于持续发展中 Microchip 承诺将不断改进产品的代码保护功能 任何试图破坏 Microchip 代码保护功能的行为均可视为违反了 数字器件千年版权法案 (Digital Millennium Copyright Act) 如果这种行为导致他人在未经授权的情况下, 能访问您的软件或其他受版权保护的成果, 您有权依据该法案提起诉讼, 从而制止这种行为 提供本文档的中文版本仅为了便于理解 请勿忽视文档中包含的英文部分, 因为其中提供了有关 Microchip 产品性能和使用情况的有用信息 Microchip Technology Inc. 及其分公司和相关公司 各级主管与员工及事务代理机构对译文中可能存在的任何差错不承担任何责任 建议参考 Microchip Technology Inc. 的英文原版文档 本出版物中所述的器件应用信息及其他类似内容仅为您提供便利, 它们可能由更新之信息所替代 确保应用符合技术规范, 是您自身应负的责任 Microchip 对这些信息不作任何明示或暗示 书面或口头 法定或其他形式的声明或担保, 包括但不限于针对其使用情况 质量 性能 适销性或特定用途的适用性的声明或担保 Microchip 对因这些信息及使用这些信息而引起的后果不承担任何责任 如果将 Microchip 器件用于生命维持和 / 或生命安全应用, 一切风险由买方自负 买方同意在由此引发任何一切伤害 索赔 诉讼或费用时, 会维护和保障 Microchip 免于承担法律责任, 并加以赔偿 在 Microchip 知识产权保护下, 不得暗中或以其他方式转让任何许可证 商标 Microchip 的名称和徽标组合 Microchip 徽标 dspic KEELOQ KEELOQ 徽标 MPLAB PIC PICmicro PICSTART PIC 32 徽标 rfpic 和 UNI/O 均为 Microchip Technology Inc. 在美国和其他国家或地区的注册商标 FilterLab Hampshire HI-TECH C Linear Active Thermistor MXDEV MXLAB SEEVAL 和 The Embedded Control Solutions Company 均为 Microchip Technology Inc. 在美国的注册商标 Analog-for-the-Digital Age Application Maestro CodeGuard dspicdem dspicdem.net dspicworks dsspeak ECAN ECONOMONITOR FanSense HI-TIDE In-Circuit Serial Programming ICSP Mindi MiWi MPASM MPLAB Certified 徽标 MPLIB MPLINK mtouch Octopus Omniscient Code Generation PICC PICC-18 PICDEM PICDEM.net PICkit PICtail REAL ICE rflab Select Mode Total Endurance TSHARC UniWinDriver WiperLock 和 ZENA 均为 Microchip Technology Inc. 在美国和其他国家或地区的商标 SQTP 是 Microchip Technology Inc. 在美国的服务标记 在此提及的所有其他商标均为各持有公司所有 2010, Microchip Technology Inc. 版权所有 ISBN: Microchip 位于美国亚利桑那州 Chandler 和 Tempe 与位于俄勒冈州 Gresham 的全球总部 设计和晶圆生产厂及位于美国加利福尼亚州和印度的设计中心均通过了 ISO/TS-16949:2002 认证 公司在 PIC MCU 与 dspic DSC KEELOQ 跳码器件 串行 EEPROM 单片机外设 非易失性存储器和模拟产品方面的质量体系流程均符合 ISO/TS :2002 此外, Microchip 在开发系统的设计和生产方面的质量体系也已通过了 ISO 9001:2000 认证 DS70593B_CN 第 2 页初稿 2010 Microchip Technology Inc.

3 高性能 16 位数字信号控制器 工作范围 : 最高 40 MIPS 的工作速度 ( V 时 ): - 工业级温度范围 (-40 C 至 +85 C) - 扩展级温度范围 (-40 C 至 +125 C) 最高 20 MIPS 的工作速度 ( V 时 ): - 高温范围 (-40 C 至 +140 C) 高性能 DSC CPU: 改进型哈佛架构 C 编译器优化的指令集 16 位宽数据总线 24 位宽指令 可寻址最大 4M 指令字的线性程序存储空间 可寻址最大 64 KB 的线性数据存储空间 83 条基本指令 : 多为单字 / 单周期指令 16 个 16 位通用寄存器 两个 40 位累加器 : - 带舍入和饱和选择 灵活和强大的寻址模式 : - 间接寻址 模寻址和位反转寻址 软件堆栈 16 x 16 位小数 / 整数乘法运算 32/16 位和 16/16 位除法运算 单周期乘 - 累加运算 : - DSP 运算的累加器回写操作 - 双数据取操作 可将最多 40 位数据左移或右移最多 16 位 直接存储器访问 (Direct Memory Access, DMA): 8 通道硬件 DMA 2 KB 双端口 DMA 缓冲区 (DMA RAM), 用于存储通过 DMA 传输的数据 : - 允许在 CPU 执行代码期间在 RAM 和外设间传输数据 ( 不额外占用周期 ) 大多数外设支持 DMA 中断控制器 : 中断响应延时为 5 个周期 最多 63 个中断源 最多 5 个外部中断 7 个可编程优先级 5 个处理器异常 数字 I/O: 最多 85 个可编程数字 I/O 引脚 最多 24 个引脚上具有唤醒 / 电平变化中断功能 输出引脚可驱动 3.0V 至 3.6V 的电压 所有数字输入引脚可承受 5V 的电压 所有 I/O 引脚的灌电流为 4 ma 片上闪存和 SRAM: 闪存程序存储器, 最大 256 KB 数据 SRAM, 最大 30 KB( 包括 2 KB 的 DMA RAM) 系统管理 : 灵活的时钟选择 : - 外部振荡器 晶振 谐振器和内部 RC 振荡器 - 全集成 PLL - 极低抖动 PLL 上电延时定时器 振荡器起振定时器 / 稳定器 自带 RC 振荡器的看门狗定时器 故障保护时钟监视器 多个复位源 功耗管理 : 片上 2.5V 稳压器 实时时钟源切换 可快速唤醒的空闲 休眠和打盹模式 定时器 / 捕捉 / 比较 /PWM: 定时器 / 计数器, 最多 9 个 16 位定时器 : - 最多可以配对作为 4 个 32 位定时器使用 - 1 个定时器可依靠外部 khz 振荡器作为实时时钟运行 - 可编程预分频器 输入捕捉 ( 最多 8 路通道 ): - 上升沿捕捉 下降沿捕捉或上升 / 下降沿捕捉 - 16 位捕捉输入功能 - 每路捕捉通道都带有 4 字深度的 FIFO 缓冲区 输出比较 ( 最多 8 路通道 ): - 1 个或 2 个 16 位比较模式 - 16 位无毛刺 PWM 模式 2010 Microchip Technology Inc. 初稿 DS70593B_CN 第 3 页

4 通信模块 : 3 线 SPI ( 最多 2 个模块 ): - 帧支持简单编解码器的 I/O 接口 - 支持 8 位和 16 位数据 - 支持所有串行时钟格式和采样模式 I 2 C ( 最多 2 个模块 ): - 完全支持多主机从模式 - 7 位和 10 位寻址 - 总线冲突检测和仲裁 - 集成信号调理 - 从地址掩码 UART( 最多 2 个模块 ): - 检测到地址位时产生中断 - 出现 UART 错误时产生中断 - 检测到启动位时将器件从休眠模式唤醒 - 4 字符深度的发送和接收 FIFO 缓冲区 - LIN 总线支持 - 硬件 IrDA 编解码 - 高速波特率模式 - 使用 CTS 和 RTS 的硬件流控制 数据转换器接口 (Data Converter Interface,DCI) 模块 : - 编解码器接口 - 支持 I 2 S 和 AC 97 协议 - 最多 16 位数据字, 每帧最多 16 字 - 4 字深度的发送和接收缓冲区 增强型 CAN(ECAN 模块 )2.0B active 版本 ( 最多 2 个模块 ): - 最多 8 个发送缓冲区和 32 个接收缓冲区 - 16 个接收过滤器和 3 个屏蔽寄存器 - 用于诊断和总线监视的环回模式 监听模式和监听所有报文模式 - 收到 CAN 报文时唤醒器件 - 自动处理远程发送请求 - 使用 DMA 的 FIFO 模式 - DeviceNet 寻址支持 模数转换器 (Analog-to-Digital Converter, ADC): 一个器件中最多 2 个 ADC 模块 10 位 1.1 Msps 或 12 位 500 ksps 转换 : 或 8 路同时采样 - 最多 32 路带自动扫描功能的输入通道 - 可手动启动转换或与 4 个触发源中的一个同步 - 休眠模式下仍可进行转换 - 积分非线性误差最大为 ±1 LSb - 微分非线性误差最大为 ±1 LSb CMOS 闪存技术 : 低功耗高速闪存技术 全静态设计 3.3V (±10%) 工作电压 工业级和扩展级温度 低功耗 封装 : 100 引脚 TQFP (14x14x1 mm 和 12x12x1 mm) 80 引脚 TQFP (12x12x1 mm) 64 引脚 TQFP (10x10x1 mm) 64 引脚 QFN (9x9x0.9 mm) 注 : 关于每个器件的具体外设特性, 请参见相应的器件数据表 DS70593B_CN 第 4 页初稿 2010 Microchip Technology Inc.

5 dspic33f 产品系列 dspic33f 通用系列器件是一系列广泛的 16 位 MCU 嵌入式应用的理想选择 其中带有编解码器接口的控制器非常适合于语音和音频处理应用 下表列出了每个系列的器件名称 引脚数 存储容量和可用的外设, 表后还附有它们的引脚图 dspic33f 通用系列控制器 器件 引脚数 闪存程序存储器 (KB) RAM (KB) (1) 16 位定时器 输入捕捉 输出比较标准 PWM 编解码器接口 ADC UART SPI I 2 C 增强型 CAN 最大 I/O 引脚数 (2) 封装 dspic33fj64gp206a 个 ADC, 18 路通道 dspic33fj64gp306a 个 ADC, 18 路通道 dspic33fj64gp310a 个 ADC, 32 路通道 dspic33fj64gp706a 个 ADC, 18 路通道 dspic33fj64gp708a 个 ADC, 24 路通道 dspic33fj64gp710a 个 ADC, 32 路通道 dspic33fj128gp206a 个 ADC, 18 路通道 dspic33fj128gp306a 个 ADC, 18 路通道 dspic33fj128gp310a 个 ADC, 32 路通道 dspic33fj128gp706a 个 ADC, 18 路通道 dspic33fj128gp708a 个 ADC, 24 路通道 dspic33fj128gp710a 个 ADC, 32 路通道 dspic33fj256gp506a 个 ADC, 18 路通道 dspic33fj256gp510a 个 ADC, 32 路通道 dspic33fj256gp710a 个 ADC, 32 路通道 注 1: RAM 中包括 2 KB 的 DMA RAM 2: 最大 I/O 引脚数包括与外设功能复用的引脚 PT, MR PT, MR PF, PT PT, MR PT PF, PT PT, MR PT, MR PF, PT PT, MR PT PF, PT PT, MR PF, PT PF, PT 2010 Microchip Technology Inc. 初稿 DS70593B_CN 第 5 页

6 引脚图 64 引脚 QFN (1) = 引脚最高可承受 5V 的电压 CSDO/RG13 CSDI/RG12 CSCK/RG14 RG0 RG1 RF1 RF0 VDD VCAP/VDDCORE OC8/CN16/RD7 OC7/CN15/RD6 OC6/IC6/CN14/RD5 OC5/IC5/CN13/RD4 OC4/RD3 OC3/RD2 OC2/RD1 COFS/RG15 AN16/T2CK/T7CK/RC1 AN17/T3CK/T6CK/RC2 SCK2/CN8/RG6 SDI2/CN9/RG7 SDO2/CN10/RG8 MCLR SS2/CN11/RG9 VSS VDD AN5/IC8/CN7/RB5 AN4/IC7/CN6/RB4 AN3/CN5/RB3 AN2/SS1/CN4/RB2 PGEC3/AN1/VREF-/CN3/RB1 PGED3/AN0/VREF+/CN2/RB dspic33fj64gp206a 9 dspic33fj128gp206a PGEC2/SOSCO/T1CK/CN0/RC14 PGED2/SOSCI/T4CK/CN1/RC13 OC1/RD0 IC4/INT4/RD11 IC3/INT3/RD10 IC2/U1CTS/INT2/RD9 IC1/INT1/RD8 VSS OSC2/CLKO/RC15 OSC1/CLKIN/RC12 VDD SCL1/RG2 SDA1/RG3 U1RTS/SCK1/INT0/RF6 U1RX/SDI1/RF2 U1TX/SDO1/RF PGEC1/AN6/OCFA/RB6 PGED1/AN7/RB7 AVDD AVSS U2CTS/AN8/RB8 AN9/RB9 TMS/AN10/RB10 TDO/AN11/RB11 VSS VDD TCK/AN12/RB12 TDI/AN13/RB13 U2RTS/AN14/RB14 AN15/OCFB/CN12/RB15 U2RX/CN17/RF4 U2TX/CN18/RF5 注 1: 器件底部的金属面未连接到任何引脚, 应在外部连接到 VSS DS70593B_CN 第 6 页初稿 2010 Microchip Technology Inc.

7 引脚图 ( 续 ) 64 引脚 QFN (1) = 引脚最高可承受 5V 的电压 CSDO/RG13 CSDI/RG12 CSCK/RG14 RG0 RG1 RF1 RF0 VDD VCAP/VDDCORE OC8/CN16/RD7 OC7/CN15/RD6 OC6/IC6/CN14/RD5 OC5/IC5/CN13/RD4 OC4/RD3 OC3/RD2 OC2/RD1 COFS/RG15 AN16/T2CK/T7CK/RC1 AN17/T3CK/T6CK/RC2 SCK2/CN8/RG6 SDI2/CN9/RG7 SDO2/CN10/RG8 MCLR SS2/CN11/RG9 VSS VDD AN5/IC8/CN7/RB5 AN4/IC7/CN6/RB4 AN3/CN5/RB3 AN2/SS1/CN4/RB2 PGEC3/AN1/VREF-/CN3/RB1 PGED3/AN0/VREF+/CN2/RB dspic33fj64gp306a 9 dspic33fj128gp306a PGEC2/SOSCO/T1CK/CN0/RC14 PGED2/SOSCI/T4CK/CN1/RC13 OC1/RD0 IC4/INT4/RD11 IC3/INT3/RD10 IC2/U1CTS/INT2/RD9 IC1/INT1/RD8 VSS OSC2/CLKO/RC15 OSC1/CLKIN/RC12 VDD SCL1/RG2 SDA1/RG3 U1RTS/SCK1/INT0/RF6 U1RX/SDI1/RF2 U1TX/SDO1/RF PGEC1/AN6/OCFA/RB6 PGED1/AN7/RB7 AVDD AVSS U2CTS/AN8/RB8 AN9/RB9 TMS/AN10/RB10 TDO/AN11/RB11 VSS VDD TCK/AN12/RB12 TDI/AN13/RB13 U2RTS/AN14/RB14 AN15/OCFB/CN12/RB15 U2RX/SDA2/CN17/RF4 U2TX/SCL2/CN18/RF5 注 1: 器件底部的金属面未连接到任何引脚, 应在外部连接到 VSS 2010 Microchip Technology Inc. 初稿 DS70593B_CN 第 7 页

8 引脚图 ( 续 ) 64 引脚 QFN (1) = 引脚最高可承受 5V 的电压 CSDO/RG13 CSDI/RG12 CSCK/RG14 RG0 RG1 C1TX/RF1 C1RX/RF0 VDD VCAP/VDDCORE OC8/CN16/RD7 OC7/CN15/RD6 OC6/IC6/CN14/RD5 OC5/IC5/CN13/RD4 OC4/RD3 OC3/RD2 OC2/RD1 COFS/RG15 AN16/T2CK/T7CK/RC1 AN17/T3CK/T6CK/RC2 SCK2/CN8/RG6 SDI2/CN9/RG7 SDO2/CN10/RG8 MCLR SS2/CN11/RG9 VSS VDD AN5/IC8/CN7/RB5 AN4/IC7/CN6/RB4 AN3/CN5/RB3 AN2/SS1/CN4/RB2 PGEC3/AN1/VREF-/CN3/RB1 PGED3/AN0/VREF+/CN2/RB dspic33fj64gp506a PGEC2/SOSCO/T1CK/CN0/RC14 PGED2/SOSCI/T4CK/CN1/RC13 OC1/RD0 IC4/INT4/RD11 IC3/INT3/RD10 IC2/U1CTS/INT2/RD9 IC1/INT1/RD8 VSS OSC2/CLKO/RC15 OSC1/CLKIN/RC12 VDD SCL1/RG2 SDA1/RG3 U1RTS/SCK1/INT0/RF6 U1RX/SDI1/RF2 U1TX/SDO1/RF PGEC1/AN6/OCFA/RB6 PGED1/AN7/RB7 AVDD AVSS U2CTS/AN8/RB8 AN9/RB9 TMS/AN10/RB10 TDO/AN11/RB11 VSS VDD TCK/AN12/RB12 TDI/AN13/RB13 U2RTS/AN14/RB14 AN15/OCFB/CN12/RB15 U2RX/SDA2/CN17/RF4 U2TX/SCL2/CN18/RF5 注 1: 器件底部的金属面未连接到任何引脚, 应在外部连接到 VSS DS70593B_CN 第 8 页初稿 2010 Microchip Technology Inc.

9 引脚图 ( 续 ) 64 引脚 QFN (1) = 引脚最高可承受 5V 的电压 CSDO/RG13 CSDI/RG12 CSCK/RG14 C2RX/RG0 C2TX/RG1 C1TX/RF1 C1RX/RF0 VDD VCAP/VDDCORE OC8/CN16/RD7 OC7/CN15/RD6 OC6/IC6/CN14/RD5 OC5/IC5/CN13/RD4 OC4/RD3 OC3/RD2 OC2/RD1 COFS/RG15 AN16/T2CK/T7CK/RC1 AN17/T3CK/T6CK/RC2 SCK2/CN8/RG6 SDI2/CN9/RG7 SDO2/CN10/RG8 MCLR SS2/CN11/RG9 VSS VDD AN5/IC8/CN7/RB5 AN4/IC7/CN6/RB4 AN3/CN5/RB3 AN2/SS1/CN4/RB2 PGEC3/AN1/VREF-/CN3/RB1 PGED3/AN0/VREF+/CN2/RB dspic33fj64gp706a 9 dspic33fj128gp706a PGEC2/SOSCO/T1CK/CN0/RC14 PGED2/SOSCI/T4CK/CN1/RC13 OC1/RD0 IC4/INT4/RD11 IC3/INT3/RD10 IC2/U1CTS/INT2/RD9 IC1/INT1/RD8 VSS OSC2/CLKO/RC15 OSC1/CLKIN/RC12 VDD SCL1/RG2 SDA1/RG3 U1RTS/SCK1/INT0/RF6 U1RX/SDI1/RF2 U1TX/SDO1/RF PGEC1/AN6/OCFA/RB6 PGED1/AN7/RB7 AVDD AVSS U2CTS/AN8/RB8 AN9/RB9 TMS/AN10/RB10 TDO/AN11/RB11 VSS VDD TCK/AN12/RB12 TDI/AN13/RB13 U2RTS/AN14/RB14 AN15/OCFB/CN12/RB15 U2RX/SDA2/CN17/RF4 U2TX/SCL2/CN18/RF5 注 1: 器件底部的金属面未连接到任何引脚, 应在外部连接到 VSS 2010 Microchip Technology Inc. 初稿 DS70593B_CN 第 9 页

10 引脚图 ( 续 ) 64 引脚 TQFP = 引脚最高可承受 5V 的电压 dspic33fj64gp206a dspic33fj128gp206a COFS/RG15 AN16/T2CK/T7CK/RC1 AN17/T3CK/T6CK/RC2 SCK2/CN8/RG6 SDI2/CN9/RG7 SDO2/CN10/RG8 MCLR SS2/CN11/RG9 VSS VDD AN5/IC8/CN7/RB5 AN4/IC7/CN6/RB4 AN3/CN5/RB3 AN2/SS1/CN4/RB2 PGEC3/AN1/VREF-/CN3/RB1 PGED3/AN0/VREF+/CN2/RB PGEC2/SOSCO/T1CK/CN0/RC14 PGED2/SOSCI/T4CK/CN1/RC13 OC1/RD0 IC4/INT4/RD11 IC3/INT3/RD10 IC2/U1CTS/INT2/RD9 IC1/INT1/RD8 VSS OSC2/CLKO/RC15 OSC1/CLKIN/RC12 VDD SCL1/RG2 SDA1/RG3 U1RTS/SCK1/INT0/RF6 U1RX/SDI1/RF2 U1TX/SDO1/RF3 PGEC1/AN6/OCFA/RB6 PGED1/AN7/RB7 AVDD AVSS U2CTS/AN8/RB8 AN9/RB9 TMS/AN10/RB10 TDO/AN11/RB11 VSS VDD TCK/AN12/RB12 TDI/AN13/RB13 U2RTS/AN14/RB14 AN15/OCFB/CN12/RB15 U2RX/CN17/RF4 U2TX/CN18/RF CSDO/RG13 CSDI/RG12 CSCK/RG14 RG0 RG1 RF1 RF0 VDD VCAP/VDDCORE OC8/CN16/RD7 OC7/CN15/RD6 OC6/IC6/CN14/RD5 OC5/IC5/CN13/RD4 OC4/RD3 OC3/RD2 OC2/RD1 DS70593B_CN 第 10 页初稿 2010 Microchip Technology Inc.

11 引脚图 ( 续 ) 64 引脚 TQFP = 引脚最高可承受 5V 的电压 dspic33fj64gp306a 41 9 dspic33fj128gp306a COFS/RG15 AN16/T2CK/T7CK/RC1 AN17/T3CK/T6CK/RC2 SCK2/CN8/RG6 SDI2/CN9/RG7 SDO2/CN10/RG8 MCLR SS2/CN11/RG9 VSS VDD AN5/IC8/CN7/RB5 AN4/IC7/CN6/RB4 AN3/CN5/RB3 AN2/SS1/CN4/RB2 PGEC3/AN1/VREF-/CN3/RB1 PGED3/AN0/VREF+/CN2/RB PGEC2/SOSCO/T1CK/CN0/RC14 PGED2/SOSCI/T4CK/CN1/RC13 OC1/RD0 IC4/INT4/RD11 IC3/INT3/RD10 IC2/U1CTS/INT2/RD9 IC1/INT1/RD8 VSS OSC2/CLKO/RC15 OSC1/CLKIN/RC12 VDD SCL1/RG2 SDA1/RG3 U1RTS/SCK1/INT0/RF6 U1RX/SDI1/RF2 U1TX/SDO1/RF3 PGEC1/AN6/OCFA/RB6 PGED1/AN7/RB7 AVDD AVSS U2CTS/AN8/RB8 AN9/RB9 TMS/AN10/RB10 TDO/AN11/RB11 VSS VDD TCK/AN12/RB12 TDI/AN13/RB13 U2RTS/AN14/RB14 AN15/OCFB/CN12/RB15 U2RX/SDA2/CN17/RF4 U2TX/SCL2/CN18/RF CSDO/RG13 CSDI/RG12 CSCK/RG14 RG0 RG1 RF1 RF0 VDD VCAP/VDDCORE OC8/CN16/RD7 OC7/CN15/RD6 OC6/IC6/CN14/RD5 OC5/IC5/CN13/RD4 OC4/RD3 OC3/RD2 OC2/RD Microchip Technology Inc. 初稿 DS70593B_CN 第 11 页

12 引脚图 ( 续 ) 64 引脚 TQFP = 引脚最高可承受 5V 的电压 dspic33fj256gp506a COFS/RG15 AN16/T2CK/T7CK/RC1 AN17/T3CK/T6CK/RC2 SCK2/CN8/RG6 SDI2/CN9/RG7 SDO2/CN10/RG8 MCLR SS2/CN11/RG9 VSS VDD AN5/IC8/CN7/RB5 AN4/IC7/CN6/RB4 AN3/CN5/RB3 AN2/SS1/CN4/RB2 PGEC3/AN1/VREF-/CN3/RB1 PGED3/AN0/VREF+/CN2/RB PGEC2/SOSCO/T1CK/CN0/RC14 PGED2/SOSCI/T4CK/CN1/RC13 OC1/RD0 IC4/INT4/RD11 IC3/INT3/RD10 IC2/U1CTS/INT2/RD9 IC1/INT1/RD8 VSS OSC2/CLKO/RC15 OSC1/CLKIN/RC12 VDD SCL1/RG2 SDA1/RG3 U1RTS/SCK1/INT0/RF6 U1RX/SDI1/RF2 U1TX/SDO1/RF3 PGEC1/AN6/OCFA/RB6 PGED1/AN7/RB7 AVDD AVSS U2CTS/AN8/RB8 AN9/RB9 TMS/AN10/RB10 TDO/AN11/RB11 VSS VDD TCK/AN12/RB12 TDI/AN13/RB13 U2RTS/AN14/RB14 AN15/OCFB/CN12/RB15 U2RX/SDA2/CN17/RF4 U2TX/SCL2/CN18/RF CSDO/RG13 CSDI/RG12 CSCK/RG14 RG0 RG1 C1TX/RF1 C1RX/RF0 VDD VCAP/VDDCORE OC8/CN16/RD7 OC7/CN15/RD6 OC6/IC6/CN14/RD5 OC5/IC5/CN13/RD4 OC4/RD3 OC3/RD2 OC2/RD1 DS70593B_CN 第 12 页初稿 2010 Microchip Technology Inc.

13 引脚图 ( 续 ) 64 引脚 TQFP = 引脚最高可承受 5V 的电压 dspic33fj64gp706a dspic33fj128gp706a COFS/RG15 AN16/T2CK/T7CK/RC1 AN17/T3CK/T6CK/RC2 SCK2/CN8/RG6 SDI2/CN9/RG7 SDO2/CN10/RG8 MCLR SS2/CN11/RG9 VSS VDD AN5/IC8/CN7/RB5 AN4/IC7/CN6/RB4 AN3/CN5/RB3 AN2/SS1/CN4/RB2 PGEC3/AN1/VREF-/CN3/RB1 PGED3/AN0/VREF+/CN2/RB PGEC2/SOSCO/T1CK/CN0/RC14 PGED2/SOSCI/T4CK/CN1/RC13 OC1/RD0 IC4/INT4/RD11 IC3/INT3/RD10 IC2/U1CTS/INT2/RD9 IC1/INT1/RD8 VSS OSC2/CLKO/RC15 OSC1/CLKIN/RC12 VDD SCL1/RG2 SDA1/RG3 U1RTS/SCK1/INT0/RF6 U1RX/SDI1/RF2 U1TX/SDO1/RF3 PGEC1/AN6/OCFA/RB6 PGED1/AN7/RB7 AVDD AVSS U2CTS/AN8/RB8 AN9/RB9 TMS/AN10/RB10 TDO/AN11/RB11 VSS VDD TCK/AN12/RB12 TDI/AN13/RB13 U2RTS/AN14/RB14 AN15/OCFB/CN12/RB15 U2RX/SDA2/CN17/RF4 U2TX/SCL2/CN18/RF CSDO/RG13 CSDI/RG12 CSCK/RG14 C2RX/RG0 C2TX/RG1 C1TX/RF1 C1RX/RF0 VDD VCAP/VDDCORE OC8/CN16/RD7 OC7/CN15/RD6 OC6/IC6/CN14/RD5 OC5/IC5/CN13/RD4 OC4/RD3 OC3/RD2 OC2/RD Microchip Technology Inc. 初稿 DS70593B_CN 第 13 页

14 引脚图 ( 续 ) 80 引脚 TQFP = 引脚最高可承受 5V 的电压 dspic33fj64gp708a dspic33fj128gp708a CSDO/RG13 CSDI/RG12 CSCK/RG14 AN23/CN23/RA7 AN22/CN22/RA6 C2RX/RG0 C2TX/RG1 C1TX/RF1 C1RX/RF0 OC8/CN16/RD7 OC7/CN15/RD6 OC6/CN14/RD5 OC5/CN13/RD4 IC6/CN19/RD13 IC5/RD12 OC4/RD3 OC3/RD2 OC2/RD1 COFS/RG15 AN16/T2CK/T7CK/RC1 AN17/T3CK/T6CK/RC2 AN18/T4CK/T9CK/RC3 AN19/T5CK/T8CK/RC4 SCK2/CN8/RG6 SDI2/CN9/RG7 SDO2/CN10/RG8 MCLR SS2/CN11/RG9 VSS VDD TMS/AN20/INT1/RA12 TDO/AN21/INT2/RA13 AN5/CN7/RB5 AN4/CN6/RB4 AN3/CN5/RB3 AN2/SS1/CN4/RB2 PGEC3/AN1/CN3/RB1 PGED3/AN0/CN2/RB PGEC2/SOSCO/T1CK/CN0/RC14 PGED2/SOSCI/CN1/RC13 OC1/RD0 IC4/RD11 IC3/RD10 IC2/RD9 IC1/RD8 SDA2/INT4/RA3 SCL2/INT3/RA2 VSS OSC2/CLKO/RC15 OSC1/CLKIN/RC12 VDD SCL1/RG2 SDA1/RG3 SCK1/INT0/RF6 SDI1/RF7 SDO1/RF8 U1RX/RF2 U1TX/RF3 PGEC1/AN6/OCFA/RB6 PGED1/AN7/RB7 VREF-/RA9 VREF+/RA10 AVDD AVSS U2CTS/AN8/RB8 AN9/RB9 AN10/RB10 AN11/RB11 VSS VDD TCK/AN12/RB12 TDI/AN13/RB13 U2RTS/AN14/RB14 AN15/OCFB/CN12/RB15 IC7/U1CTS/CN20/RD14 IC8/U1RTS/CN21/RD15 U2RX/CN17/RF4 U2TX/CN18/RF5 VDD VCAP/VDDCORE DS70593B_CN 第 14 页初稿 2010 Microchip Technology Inc.

15 2010 Microchip Technology Inc. 初稿 DS70593B_CN 第 15 页 dspic33fjxxxgpx06a/x08a/x10a 引脚图 ( 续 ) OC6/CN14/RD5 OC5/CN13/RD4 IC6/CN19/RD13 IC5/RD12 OC4/RD3 OC3/RD2 OC2/RD1 AN23/CN23/RA7 AN22/CN22/RA6 AN26/RE2 CSDO/RG13 CSDI/RG12 CSCK/RG14 AN25/RE1 AN24/RE0 RG0 AN28/RE4 AN27/RE3 RF0 VCAP/VDDCORE PGED2/SOSCI/CN1/RC13 OC1/RD0 IC3/RD10 IC2/RD9 IC1/RD8 IC4/RD11 SDA2/RA3 SCL2/RA2 OSC2/CLKO/RC15 OSC1/CLKIN/RC12 VDD SCL1/RG2 SCK1/INT0/RF6 SDI1/RF7 SDO1/RF8 SDA1/RG3 U1RX/RF2 U1TX/RF3 VSS PGEC2/SOSCO/T1CK/CN0/RC14 VREF+/RA10 VREF-/RA9 AVDD AVSS AN8/RB8 AN9/RB9 AN10/RB10 AN11/RB11 VDD U2CTS/RF12 U2RTS/RF13 IC7/U1CTS/CN20/RD14 IC8/U1RTS/CN21/RD15 VDD VSS PGEC1/AN6/OCFA/RB6 PGED1/AN7/RB7 U2TX/CN18/RF5 U2RX/CN17/RF4 AN29/RE5 AN30/RE6 AN31/RE7 AN16/T2CK/T7CK/RC1 AN17/T3CK/T6CK/RC2 AN18/T4CK/T9CK/RC3 AN19/T5CK/T8CK/RC4 SCK2/CN8/RG6 VDD TMS/RA0 AN20/INT1/RA12 AN21/INT2/RA13 AN5/CN7/RB5 AN4/CN6/RB4 AN3/CN5/RB3 AN2/SS1/CN4/RB2 SDI2/CN9/RG7 SDO2/CN10/RG8 PGEC3/AN1/CN3/RB1 PGED3/AN0/CN2/RB0 COFS/RG15 VDD SS2/CN11/RG9 MCLR AN12/RB12 AN13/RB13 AN14/RB14 AN15/OCFB/CN12/RB15 RG1 RF1 OC8/CN16/RD7 OC7/CN15/RD6 TDO/RA5 INT4/RA15 INT3/RA14 VSS VSS VSS VDD TDI/RA4 TCK/RA1 100 引脚 TQFP dspic33fj64gp310a dspic33fj128gp310a 100 = 引脚最高可承受 5V 的电压

16 DS70593B_CN 第 16 页初稿 2010 Microchip Technology Inc. 引脚图 ( 续 ) OC6/CN14/RD5 OC5/CN13/RD4 IC6/CN19/RD13 IC5/RD12 OC4/RD3 OC3/RD2 OC2/RD1 AN23/CN23/RA7 AN22/CN22/RA6 AN26/RE2 CSDO/RG13 CSDI/RG12 CSCK/RG14 AN25/RE1 AN24/RE0 RG0 AN28/RE4 AN27/RE3 C1RX/RF0 VCAP/VDDCORE PGED2/SOSCI/CN1/RC13 OC1/RD0 IC3/RD10 IC2/RD9 IC1/RD8 IC4/RD11 SDA2/RA3 SCL2/RA2 OSC2/CLKO/RC15 OSC1/CLKIN/RC12 VDD SCL1/RG2 SCK1/INT0/RF6 SDI1/RF7 SDO1/RF8 SDA1/RG3 U1RX/RF2 U1TX/RF3 VSS PGEC2/SOSCO/T1CK/CN0/RC14 VREF+/RA10 VREF-/RA9 AVDD AVSS AN8/RB8 AN9/RB9 AN10/RB10 AN11/RB11 VDD U2CTS/RF12 U2RTS/RF13 IC7/U1CTS/CN20/RD14 IC8/U1RTS/CN21/RD15 VDD VSS PGEC1/AN6/OCFA/RB6 PGED1/AN7/RB7 U2TX/CN18/RF5 U2RX/CN17/RF4 AN29/RE5 AN30/RE6 AN31/RE7 AN16/T2CK/T7CK/RC1 AN17/T3CK/T6CK/RC2 AN18/T4CK/T9CK/RC3 AN19/T5CK/T8CK/RC4 SCK2/CN8/RG6 VDD TMS/RA0 AN20/INT1/RA12 AN21/INT2/RA13 AN5/CN7/RB5 AN4/CN6/RB4 AN3/CN5/RB3 AN2/SS1/CN4/RB2 SDI2/CN9/RG7 SDO2/CN10/RG8 PGEC3/AN1/CN3/RB1 PGED3/AN0/CN2/RB0 COFS/RG15 VDD SS2/CN11/RG9 MCLR AN12/RB12 AN13/RB13 AN14/RB14 AN15/OCFB/CN12/RB15 RG1 C1TX/RF1 OC8/CN16/RD7 OC7/CN15/RD6 TDO/RA5 INT4/RA15 INT3/RA14 VSS VSS VSS VDD TDI/RA4 TCK/RA1 100 引脚 TQFP dspic33fj256gp510a 100 = 引脚最高可承受 5V 的电压

17 2010 Microchip Technology Inc. 初稿 DS70593B_CN 第 17 页 dspic33fjxxxgpx06a/x08a/x10a 引脚图 ( 续 ) OC6/CN14/RD5 OC5/CN13/RD4 IC6/CN19/RD13 IC5/RD12 OC4/RD3 OC3/RD2 OC2/RD1 AN23/CN23/RA7 AN22/CN22/RA6 AN26/RE2 CSDO/RG13 CSDI/RG12 CSCK/RG14 AN25/RE1 AN24/RE0 C2RX/RG0 AN28/RE4 AN27/RE3 C1RX/RF0 VCAP/VDDCORE PGED2/SOSCI/CN1/RC13 OC1/RD0 IC3/RD10 IC2/RD9 IC1/RD8 IC4/RD11 SDA2/RA3 SCL2/RA2 OSC2/CLKO/RC15 OSC1/CLKIN/RC12 VDD SCL1/RG2 SCK1/INT0/RF6 SDI1/RF7 SDO1/RF8 SDA1/RG3 U1RX/RF2 U1TX/RF3 VSS PGEC2/SOSCO/T1CK/CN0/RC14 VREF+/RA10 VREF-/RA9 AVDD AVSS AN8/RB8 AN9/RB9 AN10/RB10 AN11/RB11 VDD U2CTS/RF12 U2RTS/RF13 IC7/U1CTS/CN20/RD14 IC8/U1RTS/CN21/RD15 VDD VSS PGEC1/AN6/OCFA/RB6 PGED1/AN7/RB7 U2TX/CN18/RF5 U2RX/CN17/RF4 AN29/RE5 AN30/RE6 AN31/RE7 AN16/T2CK/T7CK/RC1 AN17/T3CK/T6CK/RC2 AN18/T4CK/T9CK/RC3 AN19/T5CK/T8CK/RC4 SCK2/CN8/RG6 VDD TMS/RA0 AN20/INT1/RA12 AN21/INT2/RA13 AN5/CN7/RB5 AN4/CN6/RB4 AN3/CN5/RB3 AN2/SS1/CN4/RB2 SDI2/CN9/RG7 SDO2/CN10/RG8 PGEC3/AN1/CN3/RB1 PGED3/AN0/CN2/RB0 COFS/RG15 VDD SS2/CN11/RG9 MCLR AN12/RB12 AN13/RB13 AN14/RB14 AN15/OCFB/CN12/RB15 C2TX/RG1 C1TX/RF1 OC8/CN16/RD7 OC7/CN15/RD6 TDO/RA5 INT4/RA15 INT3/RA14 VSS VSS VSS VDD TDI/RA4 TCK/RA1 100 引脚 TQFP dspic33fj128gp710a 100 dspic33fj256gp710a dspic33fj64gp710a = 引脚最高可承受 5V 的电压

18 目录 dspic33f 产品系列 器件概述 位数字信号控制器入门指南 CPU 存储器构成 闪存程序存储器 复位 中断控制器 直接存储器访问 (DMA) 振荡器配置 节能特性 I/O 端口 Timer Timer2/3 Timer4/5 Timer6/7 和 Timer8/ 输入捕捉 输出比较 串行外设接口 (SPI) I 2 C 通用异步收发器 (UART) 增强型 CAN (ECAN ) 模块 数据转换器接口 (DCI) 模块 位 /12 位模数转换器 (ADC) 特殊功能 指令集汇总 开发支持 电气特性 高温电气特性 封装信息 附录 A: 从 dspic33fjxxxgpx06/x08/x10 器件移植到 dspic33fjxxxgpx06a/x08a/x10a 器件 附录 B: 版本历史 索引 Microchip 网站 变更通知客户服务 客户支持 读者反馈表 产品标识体系 DS70593B_CN 第 18 页初稿 2010 Microchip Technology Inc.

19 致客户 我们旨在提供最佳文档供客户正确使用 Microchip 产品 为此, 我们将不断改进出版物的内容和质量, 使之更好地满足您的要求 出版物的质量将随新文档及更新版本的推出而得到提升 如果您对本出版物有任何问题和建议, 请通过电子邮件联系我公司 TRC 经理, 电子邮件地址为 或将本数据手册后附的 读者反馈表 传真到 我们期待您的反馈 最新数据手册 欲获得本数据手册的最新版本, 请查询我公司的网站 : 查看数据手册中任意一页下边角处的文献编号即可确定其版本 文献编号中数字串后的字母是版本号, 例如 :DS30000A 是 DS30000 的 A 版本 勘误表 现有器件可能带有一份勘误表, 描述了实际运行与数据手册中记载内容之间存在的细微差异以及建议的变通方法 一旦我们了解到器件 / 文档存在某些差异时, 就会发布勘误表 勘误表上将注明其所适用的硅片版本和文件版本 欲了解某一器件是否存在勘误表, 请通过以下方式之一查询 : Microchip 网站 当地 Microchip 销售办事处 ( 见最后一页 ) 在联络销售办事处时, 请说明您所使用的器件型号 硅片版本和数据手册版本 ( 包括文献编号 ) 客户通知系统欲及时获知 Microchip 产品的最新信息, 请到我公司网站 上注册 2010 Microchip Technology Inc. 初稿 DS70593B_CN 第 19 页

20 注 : DS70593B_CN 第 20 页初稿 2010 Microchip Technology Inc.

21 1.0 器件概述 注 : 本数据手册总结了 dspic33fjxxxgpx06a/ X08A/X10A 系列器件的特性 但是不应把本手册当作无所不包的参考手册来使用 如需了解本数据手册的补充信息, 请参见最新的 dspic33f/pic24h 系列参考手册 章节, 该文档可从 Microchip 网站 ( 下载 本文档包含以下器件的具体信息 : dspic33fj64gp206a dspic33fj64gp306a dspic33fj64gp310a dspic33fj64gp706a dspic33fj64gp708a dspic33fj64gp710a dspic33fj128gp206a dspic33fj128gp306a dspic33fj128gp310a dspic33fj128gp706a dspic33fj128gp708a dspic33fj128gp710a dspic33fj256gp506a dspic33fj256gp510a dspic33fj256gp710a dspic33fjxxxgpx06a/x08a/x10a 通用系列器件包括具有多种引脚数 (64 80 和 100) 配置 不同程序存储容量 (64 KB 128 KB 和 256 KB) 和不同 RAM 容量 (8 KB 16 KB 和 30 KB) 的器件 该特性使本系列器件适合于多种高性能数字信号控制应用 器件的引脚与 PIC24H 系列器件的引脚兼容, 并且还与 dspic30f 系列器件高度兼容 这样便于根据应用对特定功能 计算资源和系统成本等方面的需求, 在不同系列器件之间移植 dspic33fjxxxgpx06a/x08a/x10a 系列器件采用强大的 16 位架构, 此架构将数字信号处理器 (Digital Signal Processor,DSP) 的计算能力与单片机 (MCU) 的控制功能无缝地集成在一起 这种集成获得的功能对于需要高速 重复计算和控制的应用非常理想 DSP 引擎 两个 40 位累加器 支持除法运算的硬件 桶形移位寄存器 17 x 17 位乘法器 大的 16 位工作寄存器阵列和多种数据寻址模式, 共同为 dspic33fjxxxgpx06a/x08a/x10a 中央处理单元 (Central Processing Unit,CPU) 提供广泛的数学处理能力 灵活而确定的中断处理与功能强大的外设相结合, 使得 dspic33fjxxxgpx06a/x08a/x10a 器件非常适合控制应用 此外, 直接存储器访问 (DMA) 允许数据在多个外设和专用 DMA RAM 之间进行无 CPU 开销的传输 可靠的现场可编程闪存程序存储器确保能对使用 dspic33fjxxxgpx06a/x08a/x10a 器件的应用进行扩展 图 1-1 给出了 dspic33fjxxxgpx06a/x08a/x10a 系列器件中内核和外设模块的一般框图 表 1-1 给出了引脚图中显示的各引脚的功能 2010 Microchip Technology Inc. 初稿 DS70593B_CN 第 21 页

22 图 1-1: PSV 和表数据访问控制模块 dspic33fjxxxgpx06a/x08a/x10a 一般框图 Y 数据总线 中断控制器 X 数据总线 PORTA PCU PCH PCL 程序计数器 堆栈控制逻辑 16 循环控制逻辑 数据锁存器 X RAM 地址锁存器 数据锁存器 Y RAM 地址锁存器 16 DMA RAM DMA 控制器 16 PORTB 地址锁存器 地址发生器单元 PORTC 程序存储器 EA 多路开关 数据锁存器 24 ROM 锁存器 PORTD 指令译码和控制 指令寄存器 立即数数据 16 PORTE OSC2/CLKO OSC1/CLKI 时序发生 FRC/LPRC 振荡器 高精度带隙参考 稳压器 至各模块的控制信号 上电延时定时器 振荡器起振定时器 上电复位 看门狗定时器 欠压复位 DSP 引擎 除法支持 16 x 16 W 寄存器阵列 16 位 ALU PORTF PORTG VCAP/VDDCORE VDD 和 VSS MCLR 定时器 1-9 输出比较 / PWM1-8 DCI ADC1,2 ECAN1,2 IC1-8 CN1-23 SPI1,2 I2C1,2 UART1,2 注 : 并非在所有器件的引脚配置中都实现了全部的引脚或特性 请参见引脚图了解每个器件上的具体引脚和特性的信息 DS70593B_CN 第 22 页初稿 2010 Microchip Technology Inc.

23 表 1-1: 引脚说明 引脚名称 引脚类型 缓冲器类型 说明 AN0-AN31 I Analog 模拟输入通道 AVDD P P 模拟模块的正电源 此引脚必须始终连接 AVSS P P 模拟模块的参考地 CLKI CLKO I O ST/CMOS 外部时钟源输入 总是与 OSC1 引脚功能相关联 晶振输出 在晶振模式下, 该引脚与晶振或谐振器相连 也可选择在 RC 和 EC 模式下用作 CLKO 总是与 OSC2 引脚功能相关联 CN0-CN23 I ST 输入电平变化通知输入 可将所有输入用软件编程为内部弱上拉 COFS CSCK CSDI CSDO C1RX C1TX C2RX C2TX PGED1 PGEC1 PGED2 PGEC2 PGED3 PGEC3 I/O I/O I O I O I O I/O I I/O I I/O I ST ST ST ST ST ST ST ST ST ST ST IC1-IC8 I ST 捕捉输入 1 至 8 INT0 INT1 INT2 INT3 INT4 I I I I I ST ST ST ST ST 数据转换器接口帧同步引脚 数据转换器接口串行时钟输入 / 输出引脚 数据转换器接口串行数据输入引脚 数据转换器接口串行数据输出引脚 ECAN1 总线接收引脚 ECAN1 总线发送引脚 ECAN2 总线接收引脚 ECAN2 总线发送引脚 编程 / 调试通信通道 1 使用的数据 I/O 引脚 编程 / 调试通信通道 1 使用的时钟输入引脚 编程 / 调试通信通道 2 使用的数据 I/O 引脚 编程 / 调试通信通道 2 使用的时钟输入引脚 编程 / 调试通信通道 3 使用的数据 I/O 引脚 编程 / 调试通信通道 3 使用的时钟输入引脚 外部中断 0 外部中断 1 外部中断 2 外部中断 3 外部中断 4 MCLR I/P ST 主复位输入 此引脚为低电平有效的器件复位输入端 OCFA OCFB OC1-OC8 OSC1 OSC2 RA0-RA7 RA9-RA10 RA12-RA15 I I O I I/O I/O I/O I/O ST ST ST/CMOS ST ST ST 比较故障 A 输入 ( 对于比较通道 和 4) 比较故障 B 输入 ( 对于比较通道 和 8) 比较输出 1 至 8 晶振输入 配置为 RC 模式时为 ST 缓冲器输入 ; 否则为 CMOS 输入 晶振输出 在晶振模式下, 该引脚与晶振或谐振器相连 也可选择在 RC 和 EC 模式下用作 CLKO PORTA 是双向 I/O 端口 RB0-RB15 I/O ST PORTB 是双向 I/O 端口 RC1-RC4 RC12-RC15 I/O I/O ST ST PORTC 是双向 I/O 端口 RD0-RD15 I/O ST PORTD 是双向 I/O 端口 RE0-RE7 I/O ST PORTE 是双向 I/O 端口 RF0-RF8 RF12-RF13 I/O I/O ST ST PORTF 是双向 I/O 端口 图注 : CMOS = CMOS 兼容输入或输出 ; Analog = 模拟输入 ; P = 电源 ST = CMOS 电平的施密特触发器输入 ; O = 输出 ; I = 输入 2010 Microchip Technology Inc. 初稿 DS70593B_CN 第 23 页

24 表 1-1: 引脚说明 ( 续 ) 引脚名称 RG0-RG3 RG6-RG9 RG12-RG15 SCK1 SDI1 SDO1 SS1 SCK2 SDI2 SDO2 SS2 SCL1 SDA1 SCL2 SDA2 SOSCI SOSCO TMS TCK TDI TDO T1CK T2CK T3CK T4CK T5CK T6CK T7CK T8CK T9CK U1CTS U1RTS U1RX U1TX U2CTS U2RTS U2RX U2TX 引脚类型 I/O I/O I/O I/O I O I/O I/O I O I/O I/O I/O I/O I/O I O I I I O I I I I I I I I I I O I O I O I O 缓冲器类型 ST ST ST ST ST ST ST ST ST ST ST ST ST ST/CMOS ST ST ST ST ST ST ST ST ST ST ST ST ST ST ST ST PORTG 是双向 I/O 端口 SPI1 的同步串行时钟输入 / 输出 SPI1 数据输入 SPI1 数据输出 SPI1 从同步或帧脉冲 I/O SPI2 的同步串行时钟输入 / 输出 SPI2 数据输入 SPI2 数据输出 SPI2 从同步或帧脉冲 I/O I2C1 的同步串行时钟输入 / 输出 I2C1 的同步串行数据输入 / 输出 I2C2 的同步串行时钟输入 / 输出 I2C2 的同步串行数据输入 / 输出 khz 低功耗晶振输入 ; 否则为 CMOS 输入 khz 低功耗晶振输出 JTAG 测试模式选择引脚 JTAG 测试时钟输入引脚 JTAG 测试数据输入引脚 JTAG 测试数据输出引脚 Timer1 外部时钟输入 Timer2 外部时钟输入 Timer3 外部时钟输入 Timer4 外部时钟输入 Timer5 外部时钟输入 Timer6 外部时钟输入 Timer7 外部时钟输入 Timer8 外部时钟输入 Timer9 外部时钟输入 UART1 允许发送 UART1 请求发送 UART1 接收 UART1 发送 UART2 允许发送 UART2 请求发送 UART2 接收 UART2 发送 VDD P 外设逻辑和 I/O 引脚的正电源 VCAP/VDDCORE P CPU 逻辑滤波电容连接 VSS P 逻辑和 I/O 引脚的参考地 VREF+ I Analog 模拟参考电压 ( 高电压 ) 输入 VREF- I Analog 模拟参考电压 ( 低电压 ) 输入 图注 : CMOS = CMOS 兼容输入或输出 ; Analog = 模拟输入 ; P = 电源 ST = CMOS 电平的施密特触发器输入 ; O = 输出 ; I = 输入 说明 DS70593B_CN 第 24 页初稿 2010 Microchip Technology Inc.

25 位数字信号控制器入门指南 注 1: 本数据手册总结了 dspic33fjxxxgpx06a/ X08A/X10A 系列器件的特性 但是不应把本手册当作无所不包的参考手册来使用 如需了解本数据手册的补充信息, 请参见 dspic33f/pic24h 系列参考手册 请访问 Microchip 网站 ( 了解最新的 dspic33f/pic24h 系列参考手册 章节 2: 本章中描述的一些寄存器及其相关的位并非在所有器件上都可用 关于具体器件的寄存器和位信息, 请参见本数据手册中的第 4.0 节 存储器构成 2.1 基本连接要求 在开始使用 dspic33fjxxxgpx06a/x08a/x10a 系列 16 位数字信号控制器 (Digital Signal Controller,DSC) 进行开发之前, 需要注意最低限度的器件引脚连接要求 下面列出了必须始终连接的引脚名称 : 所有 VDD 和 VSS 引脚 ( 见第 2.2 节 去耦电容 ) 所有 AVDD 和 AVSS 引脚 ( 不论是否使用 ADC 模块 ) ( 见第 2.2 节 去耦电容 ) VCAP/VDDCORE ( 见第 2.3 节 内部稳压器上的电容 (VCAP/VDDCORE) ) MCLR 引脚 ( 见第 2.4 节 主复位 (MCLR) 引脚 ) PGECx/PGEDx 引脚, 用于进行在线串行编程 (In-Circuit Serial Programming,ICSP ) 和调试 ( 见第 2.5 节 ICSP 引脚 ) OSC1 和 OSC2 引脚 ( 使用外部振荡器源时 )( 见第 2.6 节 外部振荡器引脚 ) 此外, 可能还需要连接以下引脚 : VREF+/VREF- 引脚 ( 在实现 ADC 模块的外部参考电压时使用 ) 注 : 不论是否使用 ADC 参考电压源, 都必须始终连接 AVDD 和 AVSS 引脚 2.2 去耦电容 需要在每对电源引脚 ( 例如, VDD VSS AVDD 和 AVSS) 上使用去耦电容 使用去耦电容时, 需要考虑以下标准 : 电容的类型和电容值 : 建议使用参数为 0.1 µf (100 nf) 10-20V 的电容 该电容应为低 ESR 元件, 谐振频率为 20 MHz 或更高 建议使用陶瓷电容 在印制电路板上的放置 : 去耦电容应尽可能靠近引脚 建议将电容与器件放置在电路板的同一层 如果空间受到限制, 可以使用过孔将电容放置在 PCB 的另一层, 但请确保从引脚到电容的走线长度小于 0.25 英寸 (6 毫米 ) 高频噪声处理 : 如果电路板遇到高频噪声 ( 频率高于数十 MHz), 则另外添加一个陶瓷电容, 与上述去耦电容并联 第二个电容的电容值可以介于 µf 至 0.01 µf 范围之间 请将第二个电容放置在靠近主去耦电容的位置 在高速电路设计中, 需要考虑尽可能靠近电源和接地引脚放置一个十进电容对 例如,0.1 µf 电容与 µf 电容并联 最大程度提高性能 : 对于从电源电路开始的电路板布线, 需要将电源和回路走线先连接到去耦电容, 然后再与器件引脚连接 这可以确保去耦电容是电源链中的第一个元件 同等重要的是尽可能减小电容和电源引脚之间的走线长度, 从而降低 PCB 走线电感 2010 Microchip Technology Inc. 初稿 DS70593B_CN 第 25 页

26 图 2-1: VDD R C R1 0.1 µf 陶瓷电容 MCLR VSS VDD 10 Ω AVDD 建议的最低限度连接 VCAP/VDDCORE dspic33f AVSS 0.1 µf 陶瓷电容 VDD VDD VSS VSS 0.1 µf 陶瓷电容 VDD VSS 0.1 µf 陶瓷电容 0.1 µf 陶瓷电容 2.4 主复位 (MCLR) 引脚 MCLR 引脚提供两种特定的器件功能 : 器件复位 器件编程和调试在器件编程和调试过程中, 必须考虑到引脚上可能会增加的电阻和电容 器件编程器和调试器会驱动 MCLR 引脚 因此, 特定电平 (VIH 和 VIL) 和快速信号跳变一定不能受到影响 所以, 需要根据应用和 PCB 需求来调整 R 和 C 的具体值 例如, 如图 2-2 所示, 在编程和调试操作期间, 建议将电容 C 与 MCLR 引脚隔离 将图 2-2 中所示的元件放置在距离 MCLR 引脚 0.25 英寸 (6 毫米 ) 范围内 图 2-2: VDD MCLR 引脚连接示例 大容量电容 对于电源走线长度超出 6 英寸的电路板, 建议对集成电路 ( 包括 DSC) 使用大容量电容来提供本地电源 大容量电容的电容值应根据连接电源与器件的走线电阻和应用中的器件的最大电流确定 也就是说, 选择的大容量电容需要满足器件的可接受电压骤降要求 典型值的范围为 4.7 µf 至 47 µf 2.3 内部稳压器上的电容 (VCAP/VDDCORE) 在 VCAP/VDDCORE 引脚上需要使用低 ESR (< 5Ω) 电容, 以稳定稳压器的输出电压 VCAP/VDDCORE 引脚一定不能与 VDD 连接, 并且必须使用参数为 4.7 µf 至 10 µf 之间 16V 的电容接地 可以使用陶瓷电容或钽电容 更多信息, 请参见第 25.0 节 电气特性 该电容的位置应靠近 VCAP/VDDCORE 建议走线长度不要超出 0.25 英寸 (6 毫米 ) 详情请参见第 22.2 节 片上稳压器 R JP C R1 MCLR dspic33f 注 1: 建议 R 10 kω 建议的起始值为 10 kω 请确保满足 MCLR 引脚 VIH 和 VIL 规范 2: R1 470Ω 将限制任何电流从外部电容 C 流入 MCLR, 以避免由于静电放电 (Electrostatic Discharge, ESD) 或电过载 (Electrical Overstress,EOS) 导致 MCLR 引脚损坏 请确保满足 MCLR 引脚 VIH 和 VIL 规范 DS70593B_CN 第 26 页初稿 2010 Microchip Technology Inc.

27 2.5 ICSP 引脚 PGECx 和 PGEDx 引脚用于进行在线串行编程 (ICSP ) 和调试 建议尽可能减小 ICSP 连接器与器件 ICSP 引脚之间的走线长度 如果 ICSP 连接器会遇到 ESD 事件, 则建议添加一个串联电阻, 电阻值介于几十欧姆的范围, 不要超出 100Ω 建议不要在 PGECx 和 PGEDx 引脚上连接上拉电阻 串联二极管和电容, 因为它们会影响与器件的编程器 / 调试器通信 如果应用需要此类分立元件, 则在编程和调试期间应将它们从电路中去除 或者, 请参见相应器件闪存编程规范中的交流 / 直流特性与时序要求信息, 了解关于容性负载限制 引脚输入高电压 (VIH) 和输入低电压 (VIL) 要求的信息 请确保烧写到器件中的 通信通道选择 ( 即,PGECx/ PGEDx 引脚 ) 符合 ICSP 到 MPLAB ICD 2 MPLAB ICD 3 或 MPLAB REAL ICE 的物理连接 关于 ICD 2 ICD 3 和 REAL ICE 连接要求的更多信息, 请参见 Microchip 网站上提供的以下文档 MPLAB ICD 2 在线调试器用户指南 (DS51331C_CN) Using MPLAB ICD 2 ( 海报 )(DS51265) MPLAB ICD 2 Design Advisory (DS51566) Using MPLAB ICD 3 In-Circuit Debugger ( 海报 )(DS51765) MPLAB ICD 3 Design Advisory (DS51764) MPLAB REAL ICE 在线仿真器用户指南 (DS51616A_CN) Using MPLAB REAL ICE ( 海报 ) (DS51749) 2.6 外部振荡器引脚 许多 DSC 都有至少两个振荡器可供选择 : 高频主振荡器和低频辅助振荡器 ( 详情请参见第 9.0 节 振荡器配置 ) 振荡器电路与器件应放置在电路板的同一层 此外, 请将振荡器电路放置在靠近相应振荡器引脚的位置, 它们之间的距离不要超出 0.5 英寸 (12 毫米 ) 负载电容应靠近振荡器自身, 位于电路板的同一层 请在振荡器电路周围使用接地灌铜区, 以将其与周围电路隔离 接地灌铜区应与 MCU 地直接连接 不要在接地灌铜区内安排任何信号走线或电源走线 此外, 如果使用双面电路板, 请避免在电路板上晶振所在位置的背面有任何走线 图 2-3 给出了一个建议的布线图 图 2-3: 主振荡器 保护环 保护走线 辅助振荡器 振荡器电路的建议布线方式 Microchip Technology Inc. 初稿 DS70593B_CN 第 27 页

28 2.7 器件启动时的振荡器值条件 如果目标器件的 PLL 被使能且配置为器件启动时使用的振荡器, 则振荡器源的最高频率必须限制为 4 MHz < FIN < 8 MHz, 以符合器件的 PLL 启动条件 这意味着, 如果外部振荡器频率超出该范围, 应用必须首先在 FRC 模式下启动 POR 之后的默认 PLL 设置 ( 振荡器频率超出该范围 ) 将违反器件工作速度 器件上电之后, 应用固件可以将 PLL SFR CLKDIV 和 PLLDBF 初始化为适当的值, 然后执行时钟切换, 切换为振荡器 + PLL 时钟源 注意, 时钟切换必须在器件配置字中使能 2.8 ICSP 操作期间的模拟引脚和数字引脚配置 如果选择使用 MPLAB ICD 2 ICD 3 或 REAL ICE 作为调试器, 则它们会自动将 ADPCFG 和 ADPCFG2 寄存器中的所有位置 1, 从而将所有 A/D 输入引脚 (ANx) 初始化为 数字 引脚 禁止用户应用固件清零寄存器中对应于由 MPLAB ICD 2 ICD 3 或 REAL ICE 初始化的 A/D 引脚的位 ; 否则, 调试器和器件之间将会产生通信错误 如果在调试会话期间, 应用程序需要使用一些特定 A/D 引脚作为模拟输入引脚, 则用户应用程序必须在 ADC 模块初始化期间, 清零 ADPCFG 和 ADPCFG2 寄存器中的相应位 使用 MPLAB ICD 2 ICD 3 或 REAL ICE 作为编程器时, 用户应用固件必须正确地配置 ADPCFG 和 ADPCFG2 寄存器 这两个寄存器的自动初始化仅在调试器操作期间执行 未能正确配置寄存器将导致所有 A/D 引脚被识别为模拟输入引脚, 从而导致端口值读为逻辑 0, 这可能会影响用户应用程序功能 2.9 未用 I/O 未用 I/O 引脚应配置为输出, 并驱动为逻辑低电平状态 或者, 将未用引脚通过一个 1k 至 10k 的电阻连接到 VSS, 并将输出驱动为逻辑低电平 DS70593B_CN 第 28 页初稿 2010 Microchip Technology Inc.

29 3.0 CPU 注 1: 本数据手册总结了 dspic33fjxxxgpx06a/ X08A/X10A 系列器件的特性 但是不应把本手册当作无所不包的参考手册来使用 如需了解本数据手册的补充信息, 请参见 dspic33f/pic24h 系列参考手册 的第 2 章 CPU (DS70204), 该文档可从 Microchip 网站 ( 下载 2: 本章中描述的一些寄存器及其相关的位并非在所有器件上都可用 关于具体器件的寄存器和位信息, 请参见本数据手册中的第 4.0 节 存储器构成 dspic33fjxxxgpx06a/x08a/x10a CPU 模块采用 16 位 ( 数据 ) 的改进型哈佛架构, 具有增强指令集, 其中包括对 DSP 的强大支持 CPU 具有 24 位指令字, 指令字带有长度可变的操作码字段 程序计数器 (Program Counter,PC) 为 23 位宽, 可以寻址最大 4M x 24 位的用户程序存储空间 实际实现的程序存储容量因器件而异 单周期指令预取机制可帮助维持吞吐量并使指令的执行具有预测性 除了改变程序流的指令 双字传送 (MOV.D) 指令和表指令以外, 所有指令都在单个周期内执行 使用 DO 和 REPEAT 指令支持无开销的程序循环结构, 这两条指令在任何时间都可以被中断 dspic33fjxxxgpx06a/x08a/x10a 器件在编程模型中有 16 个 16 位工作寄存器 每个工作寄存器都可以充当数据 地址或地址偏移量寄存器 第 16 个工作寄存器 (W15) 作为软件堆栈指针 (Stack Pointer, SP), 用于中断和调用 dspic33fjxxxgpx06a/x08a/x10a 指令集具有两类指令 :MCU 类指令和 DSP 类指令 这两类指令无缝地集成到单个 CPU 中 指令集包含多种寻址模式, 指令的设计可使 C 编译器的效率达到最优 对于大多数指令,dsPIC33FJXXXGPX06A/X08A/X10A 能够在每个指令周期内执行一次数据 ( 或程序数据 ) 存储器读取 一次工作寄存器 ( 数据 ) 读取 一次数据存储器写入以及一次程序 ( 指令 ) 存储器读取操作 因此, 支持 3 操作数指令, 允许在单个周期内执行 A + B = C 这样的操作 图 3-1 给出了 CPU 的框图 图 3-2 给出了 dspic33fjxxxgpx06a/x08a/x10a 的编程模型 3.1 数据寻址概述数据空间可以作为 32K 字或 64 KB 寻址, 并被分成两块, 称为 X 和 Y 数据存储区 每个存储块有各自独立的地址发生单元 (Address Generation Unit, AGU) MCU 类指令只通过 X 存储空间 AGU 进行操作, 可将整个存储器映射作为一个线性数据空间访问 某些 DSP 指令通过 X 和 Y 的 AGU 进行操作以支持双操作数读操作, 这样会将数据地址空间分成两个部分 X 和 Y 数据空间的边界视具体器件而定 X 和 Y 地址空间都支持无开销循环缓冲区 ( 模寻址模式 ) 模寻址省去了 DSP 算法的软件边界检查开销 此外,X AGU 的循环寻址可以用于任何 MCU 类指令 X AGU 还支持位反转寻址, 大幅简化了基 2 FFT 算法对输入或输出数据的重新排序 可以选择将数据存储空间映射的高 32 KB 映射到由 8 位程序空间可视性页 (Program Space Visibility Page, PSVPAG) 寄存器定义的任何 16K 程序字边界内的程序空间内 程序空间到数据空间的映射功能让任何指令都能像访问数据空间一样访问程序空间 数据空间还包括 2 KB 的 DMA RAM, 它主要用于 DMA 数据传输, 但也可用作通用 RAM 3.2 DSP 引擎概述 DSP 引擎具有一个高速 17 位 x 17 位乘法器 一个 40 位 ALU 两个 40 位饱和累加器和一个 40 位双向桶形移位寄存器 该桶形移位寄存器能在单个周期内将一个 40 位的值右移或左移最多 16 位 DSP 指令可以无缝地与所有其他指令一起操作, 且设计为能获得最佳实时性能 MAC 指令和其他相关指令可以在同一个周期内, 同时完成从存储器中取两个数据操作数, 将两个 W 寄存器相乘并累加, 且可选择使结果饱和 这要求 RAM 数据存储空间对于这些指令拆分为两块, 但对于所有其他指令保持线性 数据空间分块是通过将某些工作寄存器专用于每个地址空间, 以透明和灵活的方式实现的 3.3 MCU 的特性 dspic33fjxxxgpx06a/x08a/x10a 具有一个由 MCU ALU 和 DSP 引擎共用的 17 位 x 17 位单周期乘法器 此乘法器可以进行有符号 无符号和混合符号的乘法运算 使用 17 位 x 17 位乘法器进行 16 位 x 16 位乘法运算不仅允许您执行混合符号的乘法运算, 而且对于 (-1.0) x (-1.0) 这样的特殊运算也可以得到准确结果 dspic33fjxxxgpx06a/x08a/x10a 支持小数和整数的 16/16 位和 32/16 位除法运算 所有的除法指令都是迭代操作 它们必须在一个 REPEAT 循环内执行, 总执行时间为 19 个指令周期 在这 19 个周期的任一周期内可以中断除法运算而不会丢失数据 一个 40 位的桶形移位寄存器用于在单个周期内将数据左移或右移 16 位 MCU 和 DSP 指令都可以使用该桶形移位寄存器 2010 Microchip Technology Inc. 初稿 DS70593B_CN 第 29 页

30 图 3-1: dspic33fjxxxgpx06a/x08a/x10a CPU 内核框图 PSV 和表数据访问控制模块 Y 数据总线 中断控制器 X 数据总线 PCU PCH PCL 程序计数器 堆栈控制逻辑 循环控制逻辑 数据锁存器 X RAM 地址锁存器 数据锁存器 Y RAM 地址锁存器 DMA RAM 地址锁存器 16 地址发生器单元 16 DMA 控制器 程序存储器 EA 多路开关 数据锁存器 24 ROM 锁存器 指令译码和控制 指令寄存器 立即数数据 16 至各模块的控制信号 DSP 引擎 除法支持 16 x 16 W 寄存器阵列 位 ALU 16 至外设模块 DS70593B_CN 第 30 页初稿 2010 Microchip Technology Inc.

31 图 3-2: dspic33fjxxxgpx06a/x08a/x10a 编程模型 D15 D0 W0/WREG W1 W2 PUSH.S 影子寄存器 DO 影子寄存器 W3 图注 W4 DSP 操作数寄存器 W5 W6 W7 W8 工作寄存器 DSP 地址寄存器 W9 W10 W11 W12/DSP 偏移量 W13/DSP 回写 W14/ 帧指针 W15/ 堆栈指针 SPLIM 堆栈指针限制寄存器 AD39 AD31 AD15 AD0 DSP 累加器 ACCA ACCB PC22 PC0 0 程序计数器 7 0 TBLPAG 数据表页地址 7 0 PSVPAG 程序空间可视性页地址 15 0 RCOUNT REPEAT 循环计数器 15 0 DCOUNT DO 循环计数器 22 0 DOSTART DO 循环起始地址 22 DOEND DO 循环结束地址 15 0 CORCON 内核配置寄存器 OA OB SA SB OAB SAB DA DC IPL2 IPL1 IPL0 RA N OV Z C 状态寄存器 SRH SRL 2010 Microchip Technology Inc. 初稿 DS70593B_CN 第 31 页

32 3.4 CPU 控制寄存器 CPU 控制寄存器包括 : SR:CPU 状态寄存器 CORCON: 内核控制寄存器 寄存器 3-1: SR:CPU 状态寄存器 R-0 R-0 R/C-0 R/C-0 R-0 R/C-0 R-0 R/W-0 OA OB SA (1) SB (1) OAB SAB DA DC bit 15 bit 8 R/W-0 (2) R/W-0 (3) R/W-0 (3) R-0 R/W-0 R/W-0 R/W-0 R/W-0 IPL<2:0> (2) RA N OV Z C bit 7 bit 0 图注 : C = 只可清零位 R = 可读位 U = 未实现位, 读为 0 S = 只可置 1 位 W = 可写位 -n = POR 时的值 1 = 置 1 0 = 清零 x = 未知 bit 15 OA: 累加器 A 溢出状态位 1 = 累加器 A 溢出 0 = 累加器 A 未溢出 bit 14 OB: 累加器 B 溢出状态位 1 = 累加器 B 溢出 0 = 累加器 B 未溢出 bit 13 SA: 累加器 A 饱和 粘住 状态位 (1) 1 = 累加器 A 饱和或在某时已经饱和 0 = 累加器 A 未饱和 bit 12 SB: 累加器 B 饱和 粘住 状态位 (1) 1 = 累加器 B 饱和或在某时已经饱和 0 = 累加器 B 未饱和 bit 11 OAB: OA 和 OB 组合的累加器溢出状态位 1 = 累加器 A 或 B 已溢出 0 = 累加器 A 和 B 都未溢出 bit 10 SAB: SA 和 SB 组合的累加器 粘住 状态位 1 = 累加器 A 或 B 饱和或在过去某时已经饱和 0 = 累加器 A 和 B 都未饱和注 : 此位可被读取或清零 ( 但不能置 1) 清零此位的同时将清零 SA 和 SB bit 9 DA:DO 循环活动位 1 = 正在进行 DO 循环 0 = 不在进行 DO 循环 注 1: 此位可被读取或清零 ( 但不能置 1) 2: IPL<2:0> 位与 IPL<3> 位 (CORCON<3>) 组合形成 CPU 中断优先级 如果 IPL<3> = 1, 那么括号中的值表示 IPL 当 IPL<3> = 1 时, 禁止用户中断 3: 当 NSTDIS (INTCON1<15>) = 1 时, IPL<2:0> 状态位是只读的 DS70593B_CN 第 32 页初稿 2010 Microchip Technology Inc.

33 寄存器 3-1: SR:CPU 状态寄存器 ( 续 ) bit 8 DC:MCU ALU 半进位 / 借位标志位 1 = 结果的第 4 个低位 ( 对于字节大小的数据 ) 或第 8 个低位 ( 对于字大小的数据 ) 发生了进位 0 = 结果的第 4 个低位 ( 对于字节大小的数据 ) 或第 8 个低位 ( 对于字大小的数据 ) 未发生进位 bit 7-5 (2) IPL<2:0>:CPU 中断优先级状态位 111 = CPU 中断优先级为 7 (15), 禁止用户中断 110 = CPU 中断优先级为 6 (14) 101 = CPU 中断优先级为 5 (13) 100 = CPU 中断优先级为 4 (12) 011 = CPU 中断优先级为 3 (11) 010 = CPU 中断优先级为 2 (10) 001 = CPU 中断优先级为 1 (9) 000 = CPU 中断优先级为 0 (8) bit 4 RA:REPEAT 循环活动位 1 = 正在进行 REPEAT 循环 0 = 不在进行 REPEAT 循环 bit 3 N:MCU ALU 负标志位 1 = 结果为负 0 = 结果为非负 ( 零或正值 ) bit 2 OV:MCU ALU 溢出标志位该位用于有符号的算术运算 ( 以二进制补码方式进行 ) 它表示量值上的溢出, 这种溢出将导致符号位改变状态 1 = 有符号算术运算中发生溢出 ( 本次算术运算 ) 0 = 未发生溢出 bit 1 Z:MCU ALU 全零标志位 1 = 影响 Z 位的任何运算在过去某时已将该位置 1 0 = 影响 Z 位的最近一次运算已将该位清零 ( 即运算结果非零 ) bit 0 C:MCU ALU 进位 / 借位标志位 1 = 结果的最高有效位发生了进位 0 = 结果的最高有效位未发生进位注 1: 此位可被读取或清零 ( 但不能置 1) 2: IPL<2:0> 位与 IPL<3> 位 (CORCON<3>) 组合形成 CPU 中断优先级 如果 IPL<3> = 1, 那么括号中的值表示 IPL 当 IPL<3> = 1 时, 禁止用户中断 3: 当 NSTDIS (INTCON1<15>) = 1 时, IPL<2:0> 状态位是只读的 2010 Microchip Technology Inc. 初稿 DS70593B_CN 第 33 页

34 寄存器 3-2: CORCON: 内核控制寄存器 U-0 U-0 U-0 R/W-0 R/W-0 R-0 R-0 R-0 US EDT (1) DL<2:0> bit 15 bit 8 R/W-0 R/W-0 R/W-1 R/W-0 R/C-0 R/W-0 R/W-0 R/W-0 SATA SATB SATDW ACCSAT IPL3 (2) PSV RND IF bit 7 bit 0 图注 : C = 只可清零位 R = 可读位 W = 可写位 -n = POR 时的值 1 = 置 1 0 = 清零 x = 未知 U = 未实现位, 读为 0 bit 未实现 : 读为 0 bit 12 US: DSP 乘法无符号 / 有符号控制位 1 = DSP 引擎执行无符号乘法运算 0 = DSP 引擎执行有符号乘法运算 bit 11 EDT:DO 循环提前终止控制位 (1) 1 = 在当前循环迭代结束时终止执行 DO 循环 0 = 无影响 bit 10-8 DL<2:0>:DO 循环嵌套层级状态位 111 = 正在进行 7 层 DO 循环嵌套 001 = 正在进行 1 层 DO 循环嵌套 000 = 正在进行 0 层 DO 循环嵌套 bit 7 SATA:AccA 饱和使能位 1 = 使能累加器 A 饱和 0 = 禁止累加器 A 饱和 bit 6 SATB:AccB 饱和使能位 1 = 使能累加器 B 饱和 0 = 禁止累加器 B 饱和 bit 5 SATDW: DSP 引擎的数据空间写饱和使能位 1 = 使能数据空间写饱和 0 = 禁止数据空间写饱和 bit 4 ACCSAT: 累加器饱和模式选择位 1 = 9.31 饱和 ( 超饱和 ) 0 = 1.31 饱和 ( 正常饱和 ) bit 3 IPL3:CPU 中断优先级状态位 3 (2) 1 = CPU 中断优先级大于 7 0 = CPU 中断优先级等于或小于 7 bit 2 PSV: 数据空间中程序空间可视性使能位 1 = 程序空间在数据空间中可视 0 = 程序空间在数据空间中不可视 bit 1 RND: 舍入模式选择位 1 = 使能有偏 ( 常规 ) 舍入 0 = 使能无偏 ( 收敛 ) 舍入 bit 0 IF: 整数或小数乘法器模式选择位 1 = 使能 DSP 乘法运算的整数模式 0 = 使能 DSP 乘法运算的小数模式 注 1: 此位将总是读为 0 2: IPL3 位与 IPL<2:0> 位 (SR<7:5>) 组合形成 CPU 中断优先级 DS70593B_CN 第 34 页初稿 2010 Microchip Technology Inc.

35 3.5 算术逻辑单元 (ALU) dspic33fjxxxgpx06a/x08a/x10a 的 ALU 为 16 位宽, 并能进行加法 减法 移位和逻辑运算 除非另外声明, 算术运算一般采用二进制补码方式进行 根据不同的运算,ALU 可能会影响 SR 寄存器中的进位标志位 (C) 全零标志位 (Z) 负标志位 (N) 溢出标志位 (OV) 和半进位标志位 (DC) 的值 在减法运算中, C 和 DC 状态位分别作为借位位和半借位位 根据所使用的指令模式,ALU 可执行 8 位或 16 位运算 根据指令的寻址模式, ALU 运算的数据可以来自 W 寄存器阵列或数据存储器 同样,ALU 的输出数据可被写入 W 寄存器阵列或数据存储单元 有关每条指令所影响的 SR 位的信息, 请参见 dspic30f/ 33F 程序员参考手册 (DS70157B_CN) dspic33fjxxxgpx06a/x08a/x10a 的 CPU 融入了对乘法和除法的硬件支持 它带有专门的硬件乘法器以及支持 16 位除数除法的硬件 乘法器 通过使用 DSP 引擎的高速 17 位 x 17 位乘法器, ALU 支持各种无符号 有符号或混合符号的 MCU 乘 法运算 : 位 x 16 位有符号 位 x 16 位无符号 位有符号 x 5 位 ( 立即数 ) 无符号 位无符号 x 16 位无符号 位无符号 x 5 位 ( 立即数 ) 无符号 位无符号 x 16 位有符号 7. 8 位无符号 x 8 位无符号 除法器除法模块支持具有以下数据长度的 32 位 /16 位和 16 位 / 16 位有符号和无符号整数除法运算 : 位有符号 /16 位有符号除法 位无符号 /16 位无符号除法 位有符号 /16 位有符号除法 位无符号 /16 位无符号除法所有除法指令的商都被放在 W0 中, 余数放在 W1 中 16 位有符号和无符号 DIV 指令可为 16 位除数指定任一 W 寄存器 (Wn), 为 32 位被除数指定任意两个连续的 W 寄存器 (W(m + 1):Wm) 除法运算中处理除数的每一位需要一个周期, 因此 32 位 /16 位和 16 位 /16 位指令的执行周期数相同 3.6 DSP 引擎 DSP 引擎由一个高速 17 位 x 17 位乘法器 一个桶形移位寄存器和一个 40 位加法器 / 减法器 ( 带两个目标累加器 舍入逻辑和饱和逻辑 ) 组成 dspic33fjxxxgpx06a/x08a/x10a 采用单周期指令流架构 ; 因此 DSP 引擎的工作不能与 MCU 指令流同时进行 但是, 某些 MCU ALU 和 DSP 引擎资源可由同一条指令 ( 如 ED 和 EDAC) 同时使用 DSP 引擎还能执行固有 不需要其他数据的累加器 - 累加器操作 这些指令是 ADD SUB 和 NEG 通过 CPU 内核控制寄存器 (CORCON) 中的各个位, 可以对 DSP 引擎的操作进行多种选择, 这些选择如下 : 1. 小数或整数 DSP 乘法 (IF) 2. 有符号或无符号 DSP 乘法 (US) 3. 常规或收敛舍入 (RND) 4. AccA 自动饱和使能 / 禁止 (SATA) 5. AccB 自动饱和使能 / 禁止 (SATB) 6. 对于写数据存储器的自动饱和使能 / 禁止 (SATDW) 7. 累加器饱和模式选择 (ACCSAT) 表 3-1 给出了 DSP 指令的汇总 DSP 引擎的框图如图 3-3 所示 表 3-1: DSP 指令汇总 指令 代数运算 ACC 回写 CLR A = 0 有 ED A = (x y) 2 无 EDAC A = A + (x y) 2 无 MAC A = A + (x * y) 有 MAC A = A + x 2 无 MOVSAC A 中内容将不发 有 生改变 MPY A = x * y 无 MPY A = x 2 无 MPY.N A = x * y 无 MSC A = A x * y 有 2010 Microchip Technology Inc. 初稿 DS70593B_CN 第 35 页

36 图 3-3: DSP 引擎框图 40 进位 / 借位输出 进位 / 借位输入 40 位累加器 A 位累加器 B 舍入饱 16 逻辑和 饱和 加法器 取补 桶形移位寄存器 符号扩展 X 数据总线 Y 数据总线 补零 位乘法器 / 定标器 至 / 来自 W 阵列 DS70593B_CN 第 36 页初稿 2010 Microchip Technology Inc.

37 3.6.1 乘法器 17 位 x 17 位乘法器可以进行有符号或无符号运算, 其输出经过定标器进行换算后可支持 1.31 小数 (Q31) 或 32 位整数结果 无符号操作数经过零扩展后, 送入乘法器输入值的第 17 位 有符号操作数经过符号扩展后, 送入乘法器输入值的第 17 位 17 位 x 17 位乘法器 / 定标器的输出是 33 位值, 它将被符号扩展为 40 位 整型数据的固有表示形式为有符号的二进制补码值, 其中最高有效位 (Most Significant bit, MSb) 定义为符号位 一般来说,N 位二进制补码整数的范围为 -2 N-1 到 2 N-1-1 对于 16 位整数, 数据范围为 (0x8000) 到 (0x7FFF), 包括 0 在内 对于 32 位整数, 数据范围为 -2,147,483,648(0x ) 到 2,147,483,647 (0x7FFF FFFF) 当乘法器配置为小数乘法时, 数据表示为二进制补码小数, 其中 MSb 定义为符号位, 小数点暗含在符号位之后 (QX 格式 ) 暗含小数点的 N 位二进制补码小数的范围为 -1.0 到 (1-2 1-N ) 对于 16 位小数,Q15 数据范围为 -1.0 (0x8000) 到 (0x7FFF), 包括 0 在内, 其精度为 x10-5 在小数模式下, 16 x 16 乘法运算将产生 1.31 乘积, 其精度为 x 同一个乘法器还用来支持 MCU 乘法指令, 包括整数的 16 位有符号 无符号和混合符号乘法 MUL 指令可以使用字节或字长度的操作数 字节操作数将产生 16 位结果, 而字操作数将产生 32 位结果, 结果存放在 W 寄存器阵列的指定寄存器中 数据累加器和加法器 / 减法器数据累加器包含一个 40 位加法器 / 减法器, 它带有自动符号扩展逻辑 它可以选择两个累加器 (A 或 B) 之一作为其累加前的源累加器和累加后的目标累加器 对于 ADD 和 LAC 指令, 可选择通过桶形移位器在累加之前将要累加或装入的数据进行换算 加法器 / 减法器 溢出和饱和加法器 / 减法器是一个 40 位加法器, 一个输入可以选择为零, 而另一个输入可以是原数据或求补后的数据 对于加法, 进位 / 借位输入为高电平有效, 另一个输入是原数据 ( 没有求补的 ); 对于减法, 进位 / 借位输入为低电平有效, 另一个输入是求补后的数据 加法器 / 减法器产生溢出状态位 SA/SB 和 OA/OB, 这些状态位被锁存在状态寄存器中并在其中得到反映 : 从 bit 39 溢出 : 这是灾难性溢出, 会破坏累加器的符号位 溢出到警戒位 (bit 32 到 bit 39): 这是可恢复的溢出 每当警戒位彼此不完全一致时, 就将把这个状态位置 1 加法器有一个额外的饱和模块, 如果选取的话, 饱和模块将控制累加器的数据饱和 饱和模块使用加法器的结果 上述的溢出状态位 SAT<A:B>(CORCON<7:6>) 和 ACCSAT (CORCON<4>) 模式控制位, 来确定何时饱和 达到何值为饱和 状态寄存器中有 6 个支持饱和和溢出的位, 它们是 : 1. OA: AccA 溢出到警戒位 2. OB: AccB 溢出到警戒位 3. SA: AccA 已饱和 (bit 31 溢出并饱和 ) 或 AccA 溢出到警戒位并饱和 (bit 39 溢出并饱和 ) 4. SB: AccB 已饱和 (bit 31 溢出并饱和 ) 或 AccB 溢出到警戒位并饱和 (bit 39 溢出并饱和 ) 5. OAB: OA 和 OB 的逻辑或 (OR) 6. SAB: SA 和 SB 的逻辑或 (OR) 每次数据通过加法器 / 减法器, 就会修改 OA 和 OB 位 置 1 时, 它们指示最近的操作已溢出到累加器警戒位 (bit 32 到 bit 39) 如果 OA 和 OB 位置 1 而且 INTCON1 寄存器中相应的溢出陷阱标志允许位 (OVATE 和 OVBTE) 置 1 的话, 还可以选择用 OA 和 OB 位产生算术警告陷阱 ( 见第 7.0 节 中断控制器 ) 这使得用户能够立即采取措施, 例如, 校正系统增益 2010 Microchip Technology Inc. 初稿 DS70593B_CN 第 37 页

38 每次数据通过加法器 / 减法器, 就会修改 SA 和 SB 位, 但用户只能对它们进行清零 置 1 时, 它们指示累加器已溢出其最大范围 ( 对于 32 位饱和是 bit 31, 而 40 位饱和是 bit 39), 将发生饱和 ( 如果饱和使能的话 ) 如果没有使能饱和,SA 和 SB 置 1 默认为 bit 39 溢出, 以此指示产生了灾难性溢出 如果 INTCON1 寄存器中的 COVTE 位置 1, 当饱和被禁止时, SA 和 SB 位将产生算术警告陷阱 在状态寄存器 (SR) 中, 对于溢出和饱和状态位, 可以将 OA 和 OB 的逻辑或形成 OAB 位, 将 SA 和 SB 的逻辑或形成 SAB 位 这样, 程序员只需检查状态寄存器中的一个位, 就能判断是否有累加器溢出 ; 检查状态寄存器中的另一个位, 就可以判断是否有累加器饱和 对于通常要使用两个累加器的复数运算而言, 这很有用 器件支持三种饱和和溢出模式 : 1. bit 39 溢出和饱和 : 当发生 bit 39 溢出和饱和时, 饱和逻辑将最大的正 9.31 值 (0x7FFFFFFFFF) 或最小的负 9.31 值 (0x ) 装入目标累加器 SA 或 SB 位置 1 并保持直到被用户清零 这称为 超饱和, 为错误数据或不可预期的算法问题 ( 例如, 增益计算 ) 提供了保护机制 2. bit 31 溢出和饱和 : 当发生 bit 31 溢出和饱和时, 饱和逻辑将最大的正 1.31 值 (0x007FFFFFFF) 或最小的负 1.31 值 (0x ) 装入目标累加器 SA 或 SB 位置 1 并保持直到被用户清零 当这种饱和模式生效时, 不使用警戒位 ( 因此 OA OB 或 OAB 位不会被置 1) 3. bit 39 灾难性溢出 : 加法器的 bit 39 溢出状态位用来将 SA 或 SB 位置 1 ; 这两位置 1 后, 将保持状态直到被用户清零 不进行饱和操作, 允许累加器溢出 ( 破坏其符号位 ) 如果 INTCON1 寄存器中的 COVTE 位置 1, 灾难性溢出会导致一个陷阱异常 累加器 回写 MAC 类指令 (MPY MPY.N ED 和 EDAC 除外 ) 可以选择将累加器高位字 (bit 16 到 bit 31) 的舍入形式写入数据存储空间, 前提是当前指令不对该累加器进行操作 通过 X 总线寻址组合的 X 和 Y 地址空间, 执行回写操作 支持以下寻址模式 : 1. W13, 寄存器直接寻址 : 非操作目标的累加器的舍入内容以 1.15 小数形式写入 W13 2. [W13]+ = 2, 执行后递增的寄存器间接寻址 : 非目标累加器的舍入内容以 1.15 小数形式写入 W13 指向的地址 然后 W13 递增 2 ( 对于字写入 ) 舍入逻辑舍入逻辑是一个组合模块, 在累加器写 ( 存储 ) 过程中执行常规的 ( 有偏 ) 或收敛的 ( 无偏 ) 舍入功能 舍入模式由 CORCON 寄存器中 RND 位的状态决定 它会产生一个 16 位的 1.15 数据值, 该值被送到数据空间写饱和逻辑 如果指令不指明舍入, 就会存储一个截取的 1.15 数据值, 简单地丢弃低位字 常规舍入取累加器的 bit 15, 对它进行零扩展并将扩展后的值加到 ACCxH 字 ( 累加器的 bit 16 到 bit 31) 如果 ACCxL 字 ( 累加器的 bit 0 到 bit 15) 在 0x8000 和 0xFFFF 之间 ( 包括 0x8000), 则 ACCxH 递增 1 如果 ACCxL 在 0x0000 和 0x7FFF 之间, 则 ACCxH 不变 此算法的结果经过一系列随机舍入操作, 值会稍稍偏大 ( 正偏 ) 除非 ACCxL 等于 0x8000, 否则收敛的 ( 或无偏 ) 舍入操作方式与常规舍入相同 在这种情况下, 要对 ACCxH 的最低有效位 ( 累加器的 bit 16) 进行检测 如果它为 1, ACCxH 递增 1 如果它为 0,ACCxH 不变 假设 bit 16 本身是随机的, 这样的机制将消除任何可能累加的舍入偏差 通过 X 总线, SAC 和 SAC.R 指令将目标累加器内容的截取 (SAC) 或舍入 (SAC.R) 形式存入数据存储空间 ( 这受数据饱和的影响, 请参见第 节 数据空间写饱和 ) 对于 MAC 类指令, 累加器回写操作将以同样的方式进行, 通过 X 总线寻址组合的 MCU (X 和 Y) 数据空间 对于此类指令, 数据始终要进行舍入 DS70593B_CN 第 38 页初稿 2010 Microchip Technology Inc.

39 数据空间写饱和 除了加法器 / 减法器饱和, 对数据空间进行写操作也会饱和, 但不会影响源累加器的内容 数据空间写饱和逻辑模块接受来自舍入逻辑块的一个 16 位的 1.15 小数值作为输入, 还接受来自源 ( 累加器 ) 和 16 位舍入加法器的溢出状态 这些输入经过组合用来选择适当的 1.15 小数值作为输出, 写入数据存储空间中 如果 CORCON 寄存器中的 SATDW 位置 1, 将检测 ( 经过舍入或截取后的 ) 数据是否溢出, 并进行相应的调整 如果输入数据大于 0x007FFF, 则写入数据存储器中的数据被强制为最大的正 1.15 值, 0x7FFF 如果输入数据小于 0xFF8000, 则写入存储器中的数据被强制为最小的负 1.15 值, 0x8000 源累加器的最高有效位 (bit 39) 用来决定被检测的操作数的符号 如果 CORCON 寄存器中的 SATDW 位没有置 1, 则输入数据都将通过, 在任何情况下都不会被修改 桶形移位寄存器桶形移位寄存器在单个周期内可将数据算术或逻辑右移或左移最多 16 位 源操作数可以是两个 DSP 累加器中的任何一个或 X 总线 ( 支持寄存器或存储器中数据的多位移位 ) 移位寄存器需要一个有符号二进制值, 用来确定移位操作的幅度 ( 位数 ) 和方向 正值将操作数右移 负值将操作数左移 值为 0 则不改变操作数 桶形移位寄存器为 40 位宽, 于是, 它为 DSP 移位操作提供了 40 位的结果, 而为 MCU 移位操作提供 16 位的结果 来自 X 总线的数据在桶形移位寄存器中的存放方式是 : 右移则数据存放在 bit 16 到 bit 31, 左移则存放在 bit 0 到 bit Microchip Technology Inc. 初稿 DS70593B_CN 第 39 页

40 注 : DS70593B_CN 第 40 页初稿 2010 Microchip Technology Inc.

41 4.0 存储器构成 注 : 本数据手册总结了 dspic33fjxxxgpx06a/ X08A/X10A 系列器件的特性 但是不应把本手册当作无所不包的参考手册来使用 如需了解本数据手册的补充信息, 请参见 dspic33f/pic24h 系列参考手册 的第 3 章 数据存储器 (DS70202) 和第 4 章 程序存储器 (DS70203), 该文档可从 Microchip 网站 ( 下载 dspic33fjxxxgpx06a/x08a/x10a 架构具有独立的程序和数据存储空间以及总线 这一架构同时还允许在代码执行过程中从数据空间直接访问程序存储器 4.1 程序地址空间 dspic33fjxxxgpx06a/x08a/x10a 器件的程序存储空间可存储 4M 个指令字 可通过由程序执行过程中 23 位程序计数器 (PC) 和第 4.6 节 程序存储空间与数据存储空间的接口 中所述的表操作或数据空间重映射得到的 24 位值寻址这一空间 用户只能访问程序存储空间的低半地址部分 ( 地址范围为 0x 至 0x7FFFFF) 使用 TBLRD/TBLWT 指令时, 情况有所不同, 这两条指令使用 TBLPAG<7> 以允许访问配置存储空间中的配置位和器件 ID 图 4-1 给出了 dspic33fjxxxgpx06a/x08a/x10a 器件的存储器使用情况 图 4-1: 配置存储空间用户存储空间 dspic33fjxxxgpx06a/x08a/x10a 器件的程序存储器 DSPIC33FJ64GPXXXA DSPIC33FJ128GPXXXA DSPIC33FJ256GPXXXA GOTO 指令 GOTO 指令 GOTO 指令 复位地址 复位地址 复位地址 中断向量表 中断向量表 中断向量表 保留 保留 保留 备用向量表 备用向量表 备用向量表 用户闪存程序存储器 (22K 指令字 ) 未实现 ( 读为 0) 保留 器件配置寄存器 用户闪存程序存储器 (44K 指令字 ) 未实现 ( 读为 0) 保留 器件配置寄存器 用户闪存程序存储器 (88K 指令字 ) 未实现 ( 读为 0) 保留 器件配置寄存器 0x x X x0000FE 0x X X0001FE 0X x00ABFE 0x00AC00 0X0157FE 0X X02ABFE 0X02AC00 0X7FFFFE 0x xF7FFFE 0xF xF xF80010 保留 保留 保留 注 : DEVID (2) 存储区未按比例显示 DEVID (2) DEVID (2) 0xFEFFFE 0xFF0000 0xFFFFFE 2010 Microchip Technology Inc. 初稿 DS70593B_CN 第 41 页

42 4.1.1 程序存储器构成 程序存储空间由可字寻址的块构成 虽然它被视为 24 位宽, 但将程序存储器的每个地址视作一个低位字和一个高位字的组合更加合理, 其中高位字的高字节部分未实现 低位字的地址始终为偶数, 而高位字的地址为奇数 ( 图 4-2) 程序存储器地址始终在低位字处按字对齐, 并且在代码执行过程中地址将递增或递减 2 这种寻址模式也与数据存储空间寻址兼容, 且为访问程序存储空间中的数据提供了可能 中断和陷阱向量所有 dspic33fjxxxgpx06a/x08a/x10a 器件中从 0x00000 到 0x 之间的地址空间都是保留的, 用来存储硬编码的程序执行向量 提供了一个硬件复位向量将代码执行从器件复位时 PC 的默认值重新定位到代码实际起始处 用户可在地址 0x 处编写一条 GOTO 指令以将代码的实际起始地址设置为 0x dspic33fjxxxgpx06a/x08a/x10a 器件也具有两个中断向量表, 地址分别为从 0x 到 0x0000FF 和 0x 到 0x0001FF 这两个向量表允许使用不同的中断服务程序 (Interrupt Service Routines,ISR) 处理每个器件中断源 关于中断向量表更详细的讨论, 请参见第 7.1 节 中断向量表 图 4-2: 程序存储器构成 msw 最高有效字 最低有效字 PC 地址 地址 (lsw 地址 ) x x x x x x x x 程序存储器 虚拟 字节 ( 读为 0) 指令宽度 DS70593B_CN 第 42 页初稿 2010 Microchip Technology Inc.

43 4.2 数据地址空间 dspic33fjxxxgpx06a/x08a/x10a CPU 具有独立的 16 位宽数据存储空间 使用独立的地址发生单元 (AGU) 对数据空间执行读写操作 图 4-3 到图 4-5 给出了带不同 RAM 大小的器件的数据存储器映射情况 数据存储空间中的所有有效地址 (Effective Address, EA) 均为 16 位宽, 并且指向数据空间内的字节 这种构成方式使得数据空间的地址范围为 64 KB 或 32K 字 数据存储空间的低半地址部分 ( 即当 EA<15> = 0 时 ) 用作实现的存储单元, 而高半地址部分 (EA<15> = 1) 则保留为程序空间可视性区域 ( 见第 节 使用程序空间可视性读程序存储器中的数据 ) dspic33fjxxxgpx06a/x08a/x10a 器件共实现了最大 30 KB 的数据存储空间 如果 EA 指向了该区域以外的存储单元, 则将返回一个全零的字或字节 数据空间宽度 数据存储空间组织为可字节寻址的 16 位宽的块 在数据存储器和寄存器中的数据是以 16 位字为单位对齐的, 但所有数据空间 EA 都将解析为字节 每个字的最低有效字节 (Least Significant Byte, LSB) 部分具有偶地址, 而最高有效字节 (Most Significant Byte, MSB) 部分则具有奇地址 数据存储器构成和对齐方式 为维持与 PIC MCU 器件的后向兼容性和提高数据存储空间的使用效率, dspic33fjxxxgpx06a/x08a/x10a 指令集同时支持字和字节操作 字节访问会在内部对按字对齐的存储空间的所有有效地址进行计算调整 例如, 对于执行后修改寄存器间接寻址模式 [Ws++] 的结果, 字节操作时, 内核将其识别为值 Ws + 1 ; 而字操作时, 内核将其识别为值 Ws + 2 使用任何 EA 的 LSb 来确定要选取的字节, 数据字节读取将读取包含字节的整个字 选定的字节被放在数据总线的 LSb 处 这就是说, 数据存储器和寄存器被组织为两个并行的字节宽的实体, 它们共享 ( 字 ) 地址译码, 但写入线相互独立 数据字节写操作只写入阵列或寄存器中与字节地址匹配的那一侧 所有字访问必须按偶地址对齐 不支持不对齐的字数据取操作, 所以在混合字节和字操作时, 或者从 8 位 MCU 代码移植时, 必须要小心 如果试图进行不对齐的读或写操作, 将产生地址错误陷阱 如果在读操作时产生错误, 正在执行的指令将完成 ; 而如果在写操作时产生错误, 指令仍将执行, 但不会进行写入 无论是哪种情况, 都会产生陷阱, 从而系统和 / 或用户能够检查地址错误发生之前的机器状态 所有装入 W 寄存器的字节都将被装入最低有效字节 最高有效字节不变 提供了一条符号扩展 (SE) 指令, 允许用户把 8 位有符号数据转换为 16 位有符号值 或者, 对于 16 位无符号数据, 用户可以通过在适当地址处执行一条零扩展 (ZE) 指令清零任何 W 寄存器的 MSb SFR 空间 Near 数据空间的前 2 KB 存储单元 ( 从 0x0000 到 0x07FF) 主要被特殊功能寄存器 (Special Function Register, SFR) 占用 dspic33fjxxxgpx06a/x08a/x10a 内核和外设模块使用这些寄存器来控制器件的工作 SFR 分布在受其控制的模块中, 通常一个模块会使用一组 SFR 大部分 SFR 空间包含未用的地址单元, 它们读为 0 表 4-1 到表 4-34 给出了所有实现的 SFR 及其地址的完整列表 注 : 不同器件的实际外设功能集和中断也各不相同 关于具体器件的信息, 请参见相应器件的数据表和引脚图 NEAR 数据空间在 0x0000 和 0x1FFF 之间的 8 KB 的区域被称为 Near 数据空间 可以使用所有存储器直接寻址指令中的 13 位绝对地址字段直接寻址这一空间中的存储单元 此外, 还可以使用 MOV 指令寻址整个数据空间, 支持使用 16 位地址字段的存储器直接寻址模式或使用工作寄存器作为地址指针的间接寻址模式 2010 Microchip Technology Inc. 初稿 DS70593B_CN 第 43 页

44 图 4-3: 带 8 KB RAM 的 dspic33fjxxxgpx06a/x08a/x10a 器件的数据存储器映射 MSB 地址 16 位 LSB 地址 2 KB SFR 空间 0x0001 0x07FF 0x0801 MSB SFR 空间 LSB 0x0000 0x07FE 0x0800 X 数据 RAM(X) 8 KB Near 数据空间 8 KB SRAM 空间 0x17FF 0x1801 0x1FFF 0x2001 0x27FF 0x2801 Y 数据 RAM(Y) DMA RAM 0x17FE 0x1800 0x1FFE 0x2000 0x27FE 0x2800 0x8001 0x8000 X 数据未实现 (X) 可选择映射到程序存储器 0xFFFF 0xFFFE DS70593B_CN 第 44 页初稿 2010 Microchip Technology Inc.

45 图 4-4: 带 16 KB RAM 的 dspic33fjxxxgpx06a/x08a/x10a 器件的数据存储器映射 MSB 地址 16 位 LSB 地址 2 KB SFR 空间 0x0001 0x07FF 0x0801 MSB SFR 空间 LSB 0x0000 0x07FE 0x KB Near 数据空间 0x1FFF X 数据 RAM(X) 0x1FFE 16 KB SRAM 空间 0x27FF 0x2801 0x27FE 0x2800 0x3FFF 0x4001 0x47FF 0x4801 Y 数据 RAM(Y) DMA RAM 0x3FFE 0x4000 0x47FE 0x4800 0x8001 0x8000 X 数据未实现 (X) 可选择映射到程序存储器 0xFFFF 0xFFFE 2010 Microchip Technology Inc. 初稿 DS70593B_CN 第 45 页

46 图 4-5: 带 30 KB RAM 的 dspic33fjxxxgpx06a/x08a/x10a 器件的数据存储器映射 MSB 地址 16 位 LSB 地址 2 KB SFR 空间 0x0001 0x07FF 0x0801 MSB SFR 空间 LSB 0x0000 0x07FE 0x KB Near 数据空间 X 数据 RAM(X) 30 KB SRAM 空间 0x47FF 0x4801 0x47FE 0x4800 0x77FF 0x7800 0x7FFF 0x8001 Y 数据 RAM(Y) DMA RAM 0x77FE 0x7800 0x7FFE 0x8000 可选择映射到程序存储器 X 数据未实现 (X) 0xFFFF 0xFFFE DS70593B_CN 第 46 页初稿 2010 Microchip Technology Inc.