440 西安理工大学学报 (2013) 第 29 卷第 4 期良好的性价比 1 直接数字频率合成 (DDS) 的组成及原理 1.1 DDS 多信号发生器结构组成图 1 是基于 DDS 的多信号发生器组成框图, 包含按键输入 FPGA 芯片 CycloneⅣ 系列器件 D/A 转换器低通滤波器等

Size: px

Start display at page:

Download "440 西安理工大学学报 (2013) 第 29 卷第 4 期良好的性价比 1 直接数字频率合成 (DDS) 的组成及原理 1.1 DDS 多信号发生器结构组成图 1 是基于 DDS 的多信号发生器组成框图, 包含按键输入 FPGA 芯片 CycloneⅣ 系列器件 D/A 转换器低通滤波器等"

讹卞
5 years ago
Views:

1 西安理工大学学报 JournalofXi anuniversityoftechnology(2013)vol.29no 文章编号 : (2013) 基于 FPGA 的 DDS 多信号发生器的设计与实现杨大伟, 杨秀芳, 陈剑虹 ( 西安理工大学机械与精密仪器工程学院, 陕西西安 ) 摘要 : 在实际工业和科技等领域中经常需要高精度且频率方便可调的多信号源研究设计了基于 FPGA 的直接数字频率合成 (DDS) 多信号发生器的基本组成和设计原理, 给出了硬件描述语言 VHDL 编程实现方法, 在 QuartusI 软件环境下对多信号发生器进行了仿真, 用 ALTERA 公司的 Cy cloneiv 硬件平台实现了程序的下载实现了正弦波锯齿波方波三角波等的频率可调相位可调幅值可调等功能, 且准确度高, 性价比良好关键词 : 直接数字频率合成 (DDS); 现场可编程门阵列 (FPGA); 多信号发生器 ;VHDL 中图分类号 :TP346 文献标志码 :A DesignandImplementationofDirectDigitalFrequencySynthesis MultipleSignalGeneratorBasedonFPGA YANGDawei,YANGXiufang,CHENJianhong (FacultyofMechanicalandPrecisionInstrumentEngineering,Xi anuniversityoftechnology,xi an710048,china) Abstract:Theconvenientandadjustablemulti singleresourceswithhighprecisionandfrequencyareof tenrequiredinthepracticalindustrialandsci techfields.thebasiccomponentsanddesignprincipleof directdigitalfrequencysynthesis(dds)multi singlegeneratorbasedonfpga arestudiedandde signed.also,thesoftwaredescriptionlanguagevhdl,andprogrammingrealizationmethodaregiven. LinderQuartus Isoftwareenviron,thesignalgeneratorissimulated.ALTERA companycycloneiv hardwareplatformisusedtoachievetheprogramdownloading.theexperimentalresultsindicatethatthis designhasrealizedthefrequencyadjustability,phaseadjustability,andamplitudeadjustabilityofthe sinewave,sawtoothwave,squarewaveandtrianglewavewithhighaccuracy,fastconversionofwave paterns,andfinequalityofoutputwavepaterns,andbeterperformancetopriceratio. Keywords:directdigitalfrequencysynthesis(DDS);FPGA;multiplesignalgenerator;VHDL 多信号发生器在测试和实验领域有着广泛的应用, 包括通信测量雷达控制教学等方面都有所涉及随着科技的进步, 尤其是新型直接数字频率合成 (DDS) 技术的产生, 使多信号发生器的设计和实现更加容易和灵活 [1] 基于 FPGA 实现的直接数字频率合成器其优点则更为突出, 不但能合成任意波形的信号而且输出频率速度精度都比较高 [2 3] 作为一种常用的信号源和测试仪器中重要的一类, 基于 FPGA 的多信号发生器的设计具有重要意义现场可编程门阵列 (FieldProgrammableGate Arays,FPGA) 是目前被广泛采用的一种可编程信号处理器件 [4] 基于 FPGA 的数字信号发生器具有转换速度快及相位噪声低等优点 [5], 在超高速实时测控方面有非常广阔的应用前景本文使用 Altera 公司的 FPGA 芯片 CycloneⅣ 系列器件实现多信号发生器的设计, 可以输出正弦波锯齿波方波三角波四种基本波形, 频率和初始相位可调, 输出信号频率在 150kHz~10MHz 之间, 通过按键选择不同波形的输出 Quartus I 软件仿真和 FPGA 硬件实验结果表明, 该设计简单合理, 使用灵活方便, 波形转换快速, 输出波形质量好, 频率准确度高, 具有收稿日期 : 基金项目 : 陕西省自然科学基础研究计划项目 (2012JM8006) 作者简介 : 杨大伟, 男, 硕士生, 研究方向为现代检测系统与仪器 E mail:david_36_2006@126.com 杨秀芳, 女, 副教授, 硕导, 研究方向为现代检测系统与仪器 E mail:yxf5078@163.com

2 440 西安理工大学学报 (2013) 第 29 卷第 4 期良好的性价比 1 直接数字频率合成 (DDS) 的组成及原理 1.1 DDS 多信号发生器结构组成图 1 是基于 DDS 的多信号发生器组成框图, 包含按键输入 FPGA 芯片 CycloneⅣ 系列器件 D/A 转换器低通滤波器等部分通过按键控制频率字相位字输入和波形数据地址选择, 以 CycloneIV 系列低功耗高效 EP4CE15 芯片的 FPGA 开发平台作为信号发生器的硬件实现, 通过 8 位高速 D/A 将 FPGA 输出的数字信号转换成模拟信号, 为防止噪声干扰, 经低通滤波器滤除掉干扰信号,( 若要提高负载能力可通过功率放大 ) 输出到示波器观察图 1 DDS 多信号发生器系统组成框图 Fig.1 SystemcompositionblockdiagramofDDSmultiple waveformsignalgenerator 1.2 基于 FPGA 实现 DDS 信号发生器思想 DDS 基于全数字技术, 它是由系统时钟相位累加器相位调制器波形 ROM 查找表 D/A 转换器和低通滤波器组成的频率合成器 [6] DDS 多信号发生器的 FPGA 实现途径如图 2 所示, 在系统 40MHz 晶振的 CLK 时序控制下, 相位累加器对频率控制字 K 进行累加, 由 32 位加法器和 32 位寄存器组成, 通过频率控制字的反馈累加, 改变 ROM 查找表的地址个数, 相应输出波形的时间就会改变, 最终实现可调频的信号输出 ; 相位调制器接收相位累加器的相位输出, 由 10 位加法器和 10 位寄存器组成, 加上一个相位偏移量, 用于信号的相位调制考虑到输出精度和实际采用的 D/A 转换位数,ROM 查找表设计为 10 位地址线和 8 位数据线, 存有四种基本波形的数字幅度信息, 每个地址对应波形的一个相位点的幅度值, 每种波形有 256 个字节,10 位加法器的高 2 位用于波形选择, 低 8 位为波形地址位其中, 正弦波地址范围为 00_ ~00_ [0~255]; 锯齿波地址范围为 01_ ~01_ [256~511(= )]; 方波地址范围为 10_ ~10_ [512~767(= )]; 三角波地址范围为 11_ ~11_ [768~1023(= )] 波形数据长度为 8 位, 取值范围应在 0~255 之间查找波形表即获得对应地址 ROM 中所存的波形数据量信息, 将其对应输出送入 D/A 完成数模转换, 经低通滤波输出波形 [7] 系统时钟 CLK 的频率 f 0 与 DDS 输出波形频率 f 的关系是 (K 为频率控制字 N 为累加器位数 ): f=k f 0 /2 N (1) 图 2 DDS 信号发生器电路模型结构原理图 Fig.2 DDSsignalgeneratorcircuitschematicdiagramofthemodelstructure 2 多信号发生器的 VHDL 编程实现及仿真在 QuartusI11.0 环境下, 实现了多信号发生器的顶层文件相位累加器相位调制器 10 位加法器和 10 位寄存器 ROM 的设计 2.1 顶层文件设计顶层设计部分源程序如下, 构成 ROM 中初始化波形数据文件, 可采用 Matlab 生成.mif 文件 [8] LIBRARYIEEE; USEIEEE.STD_LOGIC_1164.ALL; USEIEEE.STD_LOGIC_UNSIGNED.ALL;

４４１杨大伟等基于ＦＰＧＡ的ＤＤ多信号发生器的设计与实现ＥＮＴＩＴＹＤＤＶＨＤＬＩＰＯＲＴＣＬＫＩＮＣＦＷＯＲＤＩＮＣＶＥＣＴＯＲ２ＤＯＷＮＴＯＰＷＯＲＤＩＮＣＶＥＣＴＯＲ２ＤＯＷＮＴＯＫＷＯＲＤＩＮＣＶＥＣＴＯＲ１ＤＯＷＮＴＯＦＯＵＴＯＵＴＣＶＥＣＴＯＲ７ＤＯＷＮＴＯＰＯＵＴＯＵＴＣＶＥＣＴＯＲ７

3 ４４１杨大伟等基于ＦＰＧＡ的ＤＤ多信号发生器的设计与实现ＥＮＴＩＴＹＤＤＶＨＤＬＩＰＯＲＴＣＬＫＩＮＣＦＷＯＲＤＩＮＣＶＥＣＴＯＲ２ＤＯＷＮＴＯＰＷＯＲＤＩＮＣＶＥＣＴＯＲ２ＤＯＷＮＴＯＫＷＯＲＤＩＮＣＶＥＣＴＯＲ１ＤＯＷＮＴＯＦＯＵＴＯＵＴＣＶＥＣＴＯＲ７ＤＯＷＮＴＯＰＯＵＴＯＵＴＣＶＥＣＴＯＲ７ＤＯＷＮＴＯＤＡＣＬＫＯＵＴＣＥＮＤＡＲＣＨＩＴＥＣＴＵＲＥＯＦＤＤＶＨＤＬＩ调用器件加法器寄存器ＲＯＭ子程序ＣＯＭＰＯＮＥＮＴＥＮＤＣＯＭＰＯＮＥＮＴＩＧＮＡＬＦ３２ＢＣＶＥＣＴＯＲ３１ＤＯＷＮＴＯＩＧＮＡＬＲＭ１ＢＣＶＥＣＴＯＲ９ＤＯＷＮＴＯＢＥＧＩＮＤＡＣＬＫＣＬＫＦ３２Ｂ２４ＤＯＷＮＴＯ２２ＦＷＯＲＤＦ３２Ｂ３１ＤＯＷＮＴＯ２５Ｆ３２Ｂ２１ＤＯＷＮＴＯＰ１Ｂ５ＤＯＷＮＴＯ３ＰＷＯＲＤＰ１Ｂ２ＤＯＷＮＴＯＰ１Ｂ９ＤＯＷＮＴＯ６Ｋ１Ｂ９ＤＯＷＮＴＯ８ＫＷＯＲＤＫ１Ｂ７ＤＯＷＮＴＯ１ＡＤＤＥＲ３２ＢＰＯＲＴＭＡＰＡＦ３２ＢＢＤ３２ＢＤＩＮ３２Ｂ２ＲＥＧ３２ＢＰＯＲＴＭＡＰＤＯＵＴＤ３２ＢＤＩＮＤＩＮ３２ＢＬＯＡＤＣＬＫ７ＲＥＧ１ＢＰＯＲＴＭＡＰＤＯＵＴＩＮ１ＢＤＩＮＬＩＮ１ＢＬＯＡＤＣＬＫ８ｄｄｍｐｏｒｔｍａｐｄｄｓｓＩＮ１ＢｑＦＯＵＴｃｃｋＣＬＫＥＮＤ２２ＤＤ多信号发生器的仿真验证对程序编译成功后进行时序功能仿真以验证设计的正确性正弦波锯齿波方波三角波等４种波形的时序功能仿真图如图３所示输出端数据与控制字变频后存入ＲＯＭ中的数据完全一致图３是使用ＱｓｉＩ自带的嵌入式逻辑分析仪ＴＩ观察到的波形数据逻辑分析仪ＴＩ可以捕捉目标器件ＦＰＧＡ内部任何节点处的信息９图３捕捉的是多信号发生器的输入和输出节点的信息图４给出了控制相位字输出正弦波形的硬件仿真测试图因其他波形情况一样限于篇幅考虑不附其他波形移相图图３使用ＴＩ逻辑分析仪仿真波形数据Ｆ３ｍｗｖｆｍｄｆＴＩｃｙｚ

442 西安理工大学学报 (2013) 第 29 卷第 4 期实验中使用的高速 D/A 是 AD 公司的 8 位 125 MSPS 的 AD9708 芯片, 低通滤波器是带宽为 40 MHz 的 7 阶巴特沃斯滤波器, 滤波之后, 使用 2 片高性能 145MHz 带宽的运放 AD8056, 实现差分变单端以及幅度调节等功能, 幅度调节使用 5kΩ 电位器, 输出峰峰值 V pp 可达 10V

4 442 西安理工大学学报 (2013) 第 29 卷第 4 期实验中使用的高速 D/A 是 AD 公司的 8 位 125 MSPS 的 AD9708 芯片, 低通滤波器是带宽为 40 MHz 的 7 阶巴特沃斯滤波器, 滤波之后, 使用 2 片高性能 145MHz 带宽的运放 AD8056, 实现差分变单端以及幅度调节等功能, 幅度调节使用 5kΩ 电位器, 输出峰峰值 V pp 可达 10V 图 6 是 AD9708 芯片时序图图 4 正弦波相位控制仿真图 Fig.4 Simulationdiagramofsinewavephasevariation 3 DDS 多信号发生器的 FPGA 实现在对设计的多信号发生器时序仿真验证正确后, 使用 FPGA 的 JTAG 口将程序下载到 FPGA 中, 通过 FPGA 扩展 D/A 电路模块在示波器中观察三角波形的变频信号输出, 输出波形如图 5 所示 ( 其他波形情况一样, 限于篇幅考虑, 不附变频图 ) 图 6 AD9708 时序图 Fig.6 AD9708Timingdiagram 图 5 示波器输出变频三角波模拟信号图 Fig.5 Analogoutputfrequencytriangularwaveformontheosciloscope 4 结论基于 FPGA 的 DDS 多信号发生器实现了正弦波锯齿波方波三角波四种波形的频率可调相位可调幅值可调信号的输出结果表明, 该设计简单合理, 使用灵活方便, 波形转换快速, 输出波形质量好, 可输出不同频率, 不同相位的波形, 具有良好的性价比由于硬件资源有限, 本设计只能进行 3 位控制字的调试, 在本研究设计的基础上只要增加控制字长累加位数, 扩展波形数据即可实现频率高分辨率大范围可调 ; 加入乘法器控制, 则可实现调幅信号的输出等参考文献 : [1] 于洪辉. 基于 FPGA 的函数波形发生器设计 [J]. 机电技术,2012,35(2): YuHonghui.Designoffunctionwaveform generatorbased onfpga[j].mechanical&electricaltechnology,2012, 35(2): [2] 易宏, 杜志明, 吴国辉, 等. 基于 FPGA 的函数信号发生器设计 [J]. 电气与电子教学学报,2009,31(6):35

5 杨大伟, 等 : 基于 FPGA 的 DDS 多信号发生器的设计与实现 37. YiHong,DuZhiming,WuGuohui,etal.Afunctionsig nalgeneratordesignbaseonfpga[j].journalofelectri cal&electronicteaching,2009,31(6): [3] 郝小江, 罗彪. 基于 FPGA 的函数信号发生器 [J]. 电测与仪表,2008,45(5): HaoXiaojiang,LuoBiao.Functionsignalgeneratorbased onfpga[j].electricalmeasurement& Instrumentation, 2008,45(5): [4] 杨海钢, 孙嘉斌, 王慰.FPGA 器件设计技术发展综述 [J]. 电子与信息学报,2010,32(3): YangHaigang,SunJiabin,WangWei.AnoverviewtoFP GAdevicedesigntechnologies[J].JournalofElectronics &InformationTechnology,2010,32(3): [5] 董国伟, 李秋明, 赵强, 等. 基于 FPGA 的直接数字频率合成器的设计 [J]. 仪器仪表学报,2006,27(6): DongGuowei,LiQiuming,ZhaoQiang,etal.Designof directdigitalfrequencysynthesizerbasedonfpga[j]. ChineseJournalofScientificInstrument,2006,27(6): [6] 宋寅. 基于 FPGA 的 DDS 波形发生器的设计与实现 [J]. 合肥学院学报 : 自然科学版,2007,17(2): SongYin.DesignandimplementationofDDScurvegenera torbasedonfpga[j].journalofhefeiuniversity(natu ralsciences),2007,17(2): [7] 余勇, 郑小林. 基于 FPGA 的 DDS 正弦信号发生器的设计与实现 [J]. 电子器件,2005,28(3): YuYong,ZhengXiaolin.Designandimplementationofdi rectdigitalfrequencysynthesissinewavegeneratorbased onfpga[j].chinesejournalofelectrondevices,2005, 28(3): [8] 徐丹, 张晓红, 王勇. 任意波形发生器 ROM 查找表的设计 [J]. 现代电子技术,2008,31(11): XuDanyang,ZhangXiaohong,WangYong.Designofar bitrarywaveform generatorrom LUT[J].ModernElec tronictechnology,2008,31(11): [9] 潘松, 黄继业, 曾毓.SOPC 实用教程 [M]. 北京 : 清华大学出版社,2005: ( 责任编辑王卫勋 )

第卷第期年月半导体学报! " # $%&'%' $!&' #% #$1 /#1 $'! / ?/ ?/ / 3 0,?/ ) * +!!! '!,!! -. & ' $! '! 4% %&1)/1(7%&)03 (% )

第卷第期年月半导体学报! # $%&'%' $!&' #% #$1 /#1 $'! / ?/ ?/ / 3 0,?/ ) * +!!! '!,!! -. & ' $! '! 4% %&1)/1(7%&)03 (% ) 第卷第期年月!"# $%&'%' $!&'#%#$1/#1 $'! /18103 2?/03101?/18103 /3 0,?/0301.13 )*+!!! '!,!! -.&' $!'! 4%%&1)/1(7%&)03(%)%&,%*(1&0)%$-0*,%30)17*1*)0(+1(1+&1*+*),)1; &113(%44(10&.0701&0-&00*/)%;()1%-1+%&0)0*1*)%