摘要本文讨论了计算机的基本数字逻辑电路结构与相关的功能模块, 分析了使用人列实现计算的可行性, 揭示了计算实现方式的多样性, 为初等计算机教育提供教育素材, 为下阶段的研究提供了基础理论的支持关键词人列计算机 ; 逻辑电路引言当下社会生产力高度建立在以计算机技术为基石的科学技术体系上计算

Size: px

Start display at page:

Download "摘要本文讨论了计算机的基本数字逻辑电路结构与相关的功能模块, 分析了使用人列实现计算的可行性, 揭示了计算实现方式的多样性, 为初等计算机教育提供教育素材, 为下阶段的研究提供了基础理论的支持关键词人列计算机 ; 逻辑电路引言当下社会生产力高度建立在以计算机技术为基石的科学技术体系上计算"

衙翟
5 years ago
Views:

1 第二十四届冯如杯学生创意大赛关于三体中人列计算机的实现 2014 年 3 月 27 日

2 摘要本文讨论了计算机的基本数字逻辑电路结构与相关的功能模块, 分析了使用人列实现计算的可行性, 揭示了计算实现方式的多样性, 为初等计算机教育提供教育素材, 为下阶段的研究提供了基础理论的支持关键词人列计算机 ; 逻辑电路引言当下社会生产力高度建立在以计算机技术为基石的科学技术体系上计算机的组织结构精密有序, 本文通过探讨计算机基本单元的结构, 尝试实现三体中关于人列计算机的构想 1

3 第一部分绪论 1.1 起源人列计算机与三体人列计算机的起源来自刘慈欣的科幻小说三体, 它描绘了三千万个智慧生物个体在有序的组织下实现整体较高计算与处理能力的景象过往的尝试为了给 2007 年成都国际科幻奇幻大会献礼, 开幕式中举行了小规模的人列计算机演示活动另外在 2010 年, 大连海事学院的计算机与信息技术学院的学生社团也尝试小规模实现计算功能模块 1.2 可行性逻辑可行性人列计算机的逻辑可行性基于人的对信息处理和传递的可行性, 人具有最基本的逻辑判断能力, 拥有可编程执行的能力人可以快速处理简单的二值信息 (0 和 1), 并可以快速执行信息逻辑处理, 并可以在短时间内把处理过的信息结果传递到下游回路中去操作可行性人可以模拟计算机物理层面的活动, 通过有序的编制和指令, 人阵列可以实现任意复杂水平的计算机结构第二部分互补金属氧化物半导体晶体管的人列实现通用计算机中,CMOS 技术是大多数集成电路的实现基础因此, 我们选择 CMOS 晶体管作为最小电路人列实现

4 2.1 互补金属半导体晶体管的结构组成结构 CMOS 工艺的基础是 MOS( 金属氧化物半导体 ) 晶体管,MOS 晶体管由衬底, 导电多晶硅栅极, 二氧化硅绝缘层, 源极, 漏极与沟道组成工作原理 MOS 晶体管 ( 绝缘栅场效应管 ) 分为 n 沟道晶体管与 p 沟道晶体管 n 沟道晶体管正常工作时, 漏极的电压比源极的高当栅极电压比源极电压高出晶体管阈值电压, 且漏极电压比源极电压足够大时, 栅极绝缘层下面的一层薄衬底就会在源极与漏极之间形成一个导电层, 这就允许在源极和漏极之间有电流通过, 此时称晶体管处于导通状态 (ON) 如果栅极与源极的电压小于阈值, 沟道将消失, 阻塞电流通过, 这种情况称晶体管处于截至状态 (OFF) P 沟道晶体管正常工作时, 当栅极电压输入为 0 时, 源极和漏极之间存在通路, 当栅极电压输入为高时, 该通路不存在 P 沟道晶体管传导 1 的能力比传导 0 的能力要强,n 沟道晶体管传导 0 的能力比传导 1 的能力要强, 因此设计电路时分别使用两种晶体管来达到最好的电路性能 2.2 人列实现方式与相关分析 n 沟道晶体管人列实现经过类比 n 沟道晶体管中关键部件的功能, 人列实现至少需要 3 个个体来实现 p 沟道晶体管人列实现与 p 沟道晶体管相同, 它也需要 3 个个体来实现

5 第三部分门电路的人列实现 3.1 门电路的结构简单 CMOS 门电路的结构简单的 CMOS 门电路包括与非门和或非门 ( 非门, 或是称反相器也是简单门电路, 可以视为仅有唯一扇入与唯一扇出的与非门或是或非门 ), 理论上所有的逻辑结构都可以用与非逻辑和或非逻辑来实现所有的逻辑函数都可以通过译码 - 组合电路来实现, 但是该电路在扇入扇出的线路数多的时候布线非常庞大, 尽管理论上列举出所有该函数的映射必然可以如实表达出该逻辑函数, 现实电路设计中, 往往通过优化的办法来缩小实现该逻辑函数所需要的电路设计规模 CMOS 非门 (NOT) 电路 ( 反相器 ) 的结构 CMOS 非门 ( 反相器 ) 由 1 个 n 和 p 沟道晶体管构成 CMOS 与非门 (NAND) 电路的结构 CMOS 与非门由 2 个 n 和 p 沟道晶体管构成 CMOS 或非门 (NOR) 电路的结构 CMOS 或非门由 2 个 n 和 p 沟道晶体管构成

6 3.1.2 复合 CMOS 门电路的结构复合门由与非门或是或非门这样的简单门电路组合构成 CMOS 与门 (AND) 电路的结构 CMOS 与门由与非门和非门串联而成, 由 3 个 n 和 p 沟道晶体管构成 CMOS 或门 (OR) 电路的结构 CMOS 由或非门和非门串联而成, 由 3 个 n 和 p 沟道晶体管构成 CMOS 异或门 (XOR) 电路的结构异或门由 6 个 n 和 p 沟道晶体管组成

7 CMOS 异或非门 (XNOR) 电路的结构异或非门 ( 同或门 ) 由 6 个 n 和 p 沟道晶体管组成 3.2 人列实现方式与分析简单 CMOS 门电路的人列实现 CMOS 非门 (NOT) 电路 ( 反相器 ) 的人列实现非门电路如果在晶体管层面进行人列实现, 则需要 8 个个体组成阵列 : 显然, 该人列设计过于繁琐与冗杂, 但是人的能动性大于物理层面的活动, 因此, 可以利用 1 个个体的逻辑取反能力来达到该电路原本要求实现的逻辑功能, 并且实现简洁的要求, 尽管这会增加单个个体所要掌握逻辑处理的种类与复杂性 :

8 CMOS 与非门 (NAND) 电路的人列实现对与非门进行晶体管层面的模拟分析之后, 发现至少需要 14 个个体才能相对正确的模拟出其物理层面的活动, 人列结构如下 : 与非门精简后的相同, 精简后的与非门仅需 3 个个体作为逻辑判断 : CMOS 或非门 (NOR) 电路的人列实现或非门的人列结构与与非门刚好水平对称, 也需要 14 个个体组成实现 :

9 精简后结构相同为 : 复合 CMOS 门电路的人列实现 CMOS 与门 (AND) 电路的人列实现 CMOS 与门的电路人列, 需要 22 个个体阵列实现精简之后可以为 : CMOS 或门 (OR) 电路的人列实现和 CMOS 与门相类似,CMOS 或门所需的人列实现所需个体数为 22 个

10 精简之后可以成为 : CMOS 异或门 (XOR) 电路的人列实现异或门的结构复杂性大于之前所述的逻辑门, 其 CMOS 的布线比较复杂, 因此人列模拟分析之后, 其人列结构比较冗杂, 尤其是充当传输线路的人列, 整体阵列规模较大 130 个个体组成整个阵列, 其中核心阵列个体 ( 非传输线路功能个体 ) 为 40 个, 由此可以发现, 随着电路结构和布线方式的复杂化, 人员冗余会变大, 非核心逻辑判断个体所占中个体数会增大这会导致运行的过程中增加延时的时长, 也会增大运行出错的可能性, 这对整体性能有比较大的不利影响精简之后, 可以表达成和之前相同的结构 :

11 CMOS 异或非门 (XNOR) 电路的人列实现同或门 ( 异或非门 ) 的人列实现和异或门相同, 唯一的区别是人列组织编程的时候, 四个信息记录个体被储存相反的恒定数据精简之后, 也可以表达成和之前相同的结构 : 以上是构成小规模集成电路 (SSL) 的基础结构第四部分简单功能模块 (functional block) 的人列实现 4.1 译码器译码器是用来对输入数据作区分和提取的电路功能结构, 是实现逻辑函数的基础模块译码器

12 2-4 译码器作为最基本的译码器形式, 它需要的核心人列阵列如果采用精简模式排布, 需要 14 个个体来组成 ( 不包括传输线路所需的个体 ) 带使能的 2-4 译码器该电路设计中只使用了最大扇入为 2 的门电路,( 人列计算机并不适合使用多线路扇入, 因为阵列的排布需要人与人之间保持一定的距离, 而电子线路则在这方面的限制比较小, 仅有工艺水平的限制和最大门驱动数的限制 ) 这种情况下, 核心人阵所需要的个体数为编码器编码的过程与译码的过程刚好相反, 编码器通过对最小逻辑数值进行处理, 生成目的逻辑变量编码器会出现输入非法变量的情况, 所以无论是在电子计算机设计中, 还是在现在的人列计算机设计中都力图避免这种情况出现实际计算机设计的时候往往采用优先编码的办法, 规定指定变量为优先变量进行编码下面是四输入优先编码器的逻辑图 : 可以分析在精简模式下, 它的核心人列阵列所需个体数量为 19 个 4.3 多路复用器多路复用器也是一种基本的功能模块, 它用于从多条线路中利用译码出的使能信号来控制输出的选定线路 :

13 在精简模式下, 该人列实现的核心阵列个体需要 35 个 4.4 半加器半加器作为最基本的算术电路, 具有很重要的逻辑结构意义这是一位的半加器的逻辑电路图 : 精简模式下, 它所需要的人列阵列组成中核心逻辑个体有 6 个 4.5 全加器半加器并没有考虑到前一位的进位, 因此由两个半加器组成的全加器实现了考虑本位进位的能力, 成为完整的基本算术电路 : 这个一位全加器电路会成为其他算术运算电路的基础, 在精简模式下的人列实现阵列中, 它需要 15 个核心逻辑处理个体来实现 4.6 加减法器加减法器的减法能力可以通过对被减数取补来实现, 通过一位译码器可以实现加法和减法的选择通过全加器的叠加实现了具有判断溢出的 4 位加减法器 :

14 这个功能模块初步实现了小规模的电路集成 (Small Scale Integration), 精简模式下, 人列分析其核心逻辑个体的所需数目为 72 个 4.7 锁存器 4.7.1SR 锁存器 SR 锁存器是最简单的时序电路, 精简模式下它的人列阵列需要 6 位核心逻辑个体构成加入控制电路之后 : 加入控制电路的 SR 锁存器可以实现在规定时刻内接受读写的功能, 精简模式下, 它的人列实现需要 12 个核心逻辑个体

15 4.7.2D 锁存器 D 锁存器克服了 SR 锁存器同时读入时导致的不稳定状态, 使置位与复位的输入信号始终相反他的人列核心逻辑个体为 13 个 4.8 触发器触发器是正式的具有数据自我读写运算能力的功能模块, 与 SR 锁存器和 D 锁存器分别对应的有 : 4.8.1SR 主从式触发器它的人列实现核心逻辑个体在精简模式下需要 25 个 4.8.2D 触发器它的人列实现核心逻辑个体在精简模式下需要 25 个 4.9 寄存器寄存器是具有一定规模的触发器组合, 是电子计算机的基本数据存储单位

16 4.9.1 带清零的 4 位寄存器显然, 该寄存器阵列的复杂程度可以用人列实现的核心逻辑个体数来衡量 :78 个核心逻辑个体上述寄存器并未考虑和其他寄存器并列放置时, 用译码后的使能信号的传递, 因而如下的寄存器可以实现这个功能带并行加载的 4 位寄存器该寄存器的人列实现, 在精简模式下, 需要至少 144 个核心逻辑个体来组成这是迄今我们得到的最复杂的功能单元

第五部分简单算术逻辑运算单元 5.1 简单算术逻辑单元的运行对指令中的地址译码, 加载内存中的数据到寄存器中对指令进行译码可以得到指令所指示的应该启用的指定功能模块, 或是执行逻辑操作, 或是执行算术操作运算结果会在下一个时刻加载到寄存器中这是最基本的实现自动计算的流程结构 5.

17 第五部分简单算术逻辑运算单元 5.1 简单算术逻辑单元的运行对指令中的地址译码, 加载内存中的数据到寄存器中对指令进行译码可以得到指令所指示的应该启用的指定功能模块, 或是执行逻辑操作, 或是执行算术操作运算结果会在下一个时刻加载到寄存器中这是最基本的实现自动计算的流程结构 5.2 简单算术逻辑单元的实现在人列实现中, 我们通过找到各个处理单元的运行时间的最大数, 以它作为一个标准运算周期, 来协调运行各个模块的整体运转第六部分注意事项 6.1 电路延时对于实际的逻辑电路, 或多或少会存在延时 : 信号从输入到输出所需要的传输时间, 延时的长短主要取决于晶体管电路对输入变化的敏感程度与发生状态改变所需的反应时间不同布线的集成电路, 不同的扇入或是扇出都会导致延时长短的不同 6.2 操作延时因为时序电路的输入与输出会相互影响, 因此延时的存在会制约电路的工作效率, 严重时会产生错误的运算结果, 使原先的设计逻辑函数受到质的影响

18 6.2.1 传递延时作为人而言, 因为个体的传递信号能力有限, 因而在传递数据或是指令时无法拟合实际电子线路光速的传递速度判断延时人的大脑无论处理简单或是复杂的信息, 都需要一个反馈时间, 这个时间的最大可能值就是这个电路 ( 或是核心逻辑个体 ) 的判断延时 6.3 出错人的判断会出现错误, 尽管在执行简单逻辑处理中, 这个出错的概率很小但是在人列中, 这个错误一旦传递下去就无法纠正, 只能停止整体运算第七部分总结 7.1 应用价值可以为计算机与逻辑的初等教育提供一定的教育素材, 开拓计算机的形式和拓宽计算机的内涵意义 7.2 指导价值对脑与神经科学和个体意识相关的生物学研究提供启示和帮助 ; 对新型计算机 ( 光计算机, 蛋白质计算机, 量子计算机 ) 的基本模块结构的实现提供借鉴和参考 7.3 结论人列计算机的想法的确很新颖, 但是从上面的论述中来看, 想要实现它并不容易, 原因如下 : 1. 达到一定计算能力且具有实用性质的计算机的逻辑阵列的规模十分巨大, 以致实现该逻辑阵列的人阵相当困难 2. 随着逻辑结构的复杂性增大, 尤其是电路布线的复杂性变大, 人阵的布线相应会变得复杂, 这会大大降低逻辑运算效率, 也使得更高级别的功能模块的调试和运行变得更加难以操作 3. 人的算数逻辑可靠性并不比电子线路的物理层面的活动的可靠性要高, 出现延时或是出错而导致运算无效的概率过大, 在无法保证计算准确可靠性的前提下, 大规模进行人列阵列计算失去了原本所设计的意义

19 7.4 结语尽管上述论证中, 人列计算机并未证明是一个有实际可行的方案但是, 给人的想象带来深刻的启迪, 或许那才是人列计算机的意义所在吧想象力远比知识更重要, 不是吗? [ 参考文献 ] 1. 著作 [1] 刘慈欣, 三体 [I], 四川 : 科幻世界杂志社,2008 [2] 林孔元, 电气工程学概论 [M], 北京 : 高等教育出版社,2009 [3] 张道光, 计算机原理 [M], 西安 : 西安电子科技大学出版社,2009 [4] 徐安静, 电工学.III. 数字电子技术 [M], 北京 : 清华大学出版社,2008 [5] 陈新龙, 胡国庆, 电工电子技术基础教程 [M], 北京 : 清华大学出版社, 译著 [1]( 美 )M.Morris Mano, Charles R.Kime 著, 逻辑与计算机设计基础 :Logic and Computer Design Fundamentals[M]. 邝继顺, 袁晓坊, 何海珍, 凌纯清, 袁文澹译. 北京 : 机械工业出版社, [2]( 美 )Yale N. Patt, Sanjay J. Patel 著, 计算机系统概论 Introduction to Computing Systems: From Bits and Gates to C and Beyond [M]. 梁阿磊, 蒋兴昌, 林凌译. 北京 : 机械工业出版社,2007 社,2006 [3] ( 美 ) Keith D. Cooper, Linda Torczon 著, 编译器工程 : Engineering a compiler[m], 冯速译. 北京 : 机械工业出版 [4] ( 美 ) June Jamrich Parsons, Dan Oja 著, 计算机文化 : New perspectives on computer concepts[m], 吕云翔, 傅尔也译, 北京 : 机械工业出版社, 期刊期. [1] 刘星逻辑代数与常用逻辑门电路 [A], Silicon Valley,2010 [2] 王新国组合逻辑电路设计基础 [A], 电气开关, 报纸文章 [1] 陈进吴柯从一个工程实例对数字电路教学的反思 [A]. 电子电器教育学报 2012 年 4 月第 34 卷第 2

Microsoft PowerPoint - vlsi_chapter02

Microsoft PowerPoint - vlsi_chapter02 第 2 章 MOSFET 逻辑设计本章目录 2.1 理想开关 2.2 MOSFET 开关 2.3 基本的 CMOS 逻辑门 2.4 CMOS 复合逻辑门 2.5 传输门电路 2.6 时钟控制和数据流控制 2017-9-7 第 2 章 MOSFET 逻辑设计 1 2.1 理想开关 1 高电平有效的控制开关 2 低电平有效的控制开关 y = x? 2017-9-7 第 2 章 MOSFET 逻辑设计