嵌入式系統初學指引 ~ 自走車系統開發實例第一單元 MSC-51 基礎架構 1-1 第一單元 MSC-51 基礎架構本單元將介紹 MSC-51 家族下的基本認識及系統架構, 基本認識內容包含何謂單晶片封裝接腳配置 MSC-51 系列與基本電路系統架構則講解記憶體結構與重置及實驗模板解析

Size: px

Start display at page:

Download "嵌入式系統初學指引 ~ 自走車系統開發實例第一單元 MSC-51 基礎架構 1-1 第一單元 MSC-51 基礎架構本單元將介紹 MSC-51 家族下的基本認識及系統架構, 基本認識內容包含何謂單晶片封裝接腳配置 MSC-51 系列與基本電路系統架構則講解記憶體結構與重置及實驗模板解析"

仟萧
4 years ago
Views:

1 第一單元 MSC-51 基礎架構 1-1 第一單元 MSC-51 基礎架構本單元將介紹 MSC-51 家族下的基本認識及系統架構, 基本認識內容包含何謂單晶片封裝接腳配置 MSC-51 系列與基本電路系統架構則講解記憶體結構與重置及實驗模板解析 1.1 何謂單晶片微電腦 1.2 MSC-51 晶片家族特性 1.3 MSC-51 記憶體結構 1.4 省電模式 1.5 實驗模板

2 第一單元 MSC-51 基礎架構何謂單晶片微電腦基本上, 在了解何謂單晶片微電腦之前, 先來了解微電腦系統的基本架構微電腦系統的構成包括中央處理單元 (CPU) 記憶體(Memory) 及輸出入單元 (I/O), 等三大部分中央處理單元 (CPU) 主宰整個系統的運作, 記憶體是存放系統運作所需的程式及資料, 分為唯讀記憶體 (Read Only Memory ROM), 和隨機存取記憶體 (Random Access Memory RAM) 通常唯讀記憶體儲存所需執行的程式及永久性的資料, 稱為程式記憶體 ; 程式執行中所產生的數據及暫存性資料則存放於隨機存取記憶體中, 稱為資料記憶體輸出入單元 (I/O) 是微電腦系統與外部溝通的管道, 其中包括輸入埠與輸出埠上圖每一個方塊都是一個獨立單元, 實體上由許多 IC 組成, 而後在把這些 IC 零件組裝於電路板上形成微電腦系統單晶片微電腦則是將上述的區塊單元製造在同一塊晶片上, 其驅動和控制線簡單直接擴充容易簡單易學, 而且成本低, 成為目前微電腦控制系統的主流, 例如 : 冷氣機洗衣機電子秤和車用電腦等等, 故單晶片微電腦亦常被稱做為微控制器 (Microcontroller) 由於單晶片微電腦系統的主要功能是用來做控制, 因此, 在單晶片微電腦系統裡, 並不太在乎其記憶體大小位元數, 而強調其輸出入功能

3 第一單元 MSC-51 基礎架構 MSC-51 家族晶片特性 MSC-51 晶片規格 8x51 源自 Intel 公司 MCS-51 系列, 而目前所採用的 8x51, 並不限於 Intel 公司所生產, 反倒以其他廠商所發行的晶片為主 8x51 單晶片發展至今, 雖然有許多廠商各自開發不同的相容晶片, 但其基本規格並沒有多大的變動, 如下所示為標準的 8x51 規格 : 8 位元 CPU, 適合用於自動控制具有單一位元邏輯運算能力程式記憶體 ROM: 內建 4k bytes 外部最多可擴充至 64k bytes 資料記憶體 RAM: 內建 128 bytes 外部最多可擴充至 64k bytes 4 組共 32 條可位元定址的 8 位元輸出入埠, 即 P0 P1 P2 及 P3 2 組 16 位元計時 / 計數器 1 組全雙功串列傳輸覆埠 (UART) 可接受 5 種不同的中斷來源 :INT0 INT1 TIMER0 TIMER1 TXD/RXD MSC-51 晶片接腳配置及功能 MSC-51 有 3 種封裝型式 :TQFP PLCC DIP40 TQFP 封裝形式 PLCC 封裝形式 PDIP 封裝形式電源接腳 (Vcc GND) 幾乎所有的 IC 都需要使用電源接腳,MSC-51 大份封裝型式的 Vcc 接腳在第 40 腳, GND 則在第 20 腳, 工作的電壓範圍在 4.0V 到 5.5V 之間, 最高可達 6V 輸出入埠標準 MSC-51 擁有 4 組輸出入埠 :

4 第一單元 MSC-51 基礎架構 1-4 PORT0.0~0.7: 位於第 32~39 腳, 是一 8 位元的開汲極 (open drain) 的輸出入埠, 可單獨被定址, 當輸出資料時, 接腳須接上一提升 (Pull-up) 電阻, 若需要當輸入使用時, 須先將 1 寫入此腳, 具備多功功能當 CPU 須存取外部擴充之程式記憶體或資料記憶體時, 可當作低階 8 位元位址匯流排和資料匯流排來使用 PORT1.0~1.7: 位於第 1~8 腳, 為一 8 位元的可單獨定址輸出入埠, 內部具有提升電阻, 若需當輸入使用時, 須先將 1 寫入此腳 PORT2.0~2.7: 位於第 21~28 腳, 為一 8 位元的可單獨定址輸出入埠, 內部一樣具有提升電阻, 當輸入使用時, 須先將 1 寫入此腳若當外部記憶體位址為 16 位元寬時, 位址的高位元由 PORT2 輸出 PORT3.0~3.7: 位於第 10~17 腳, 每之接腳具備多工功能, 可當 8 位元的單獨定址輸出入埠, 具有提升電阻, 當輸入使用時, 將 1 寫入此腳可使用特殊功能暫存器 (SFR) 開啟各接腳額外功能 : RXD(P3.0) TXD(P3.1) INT0(P3.2) INT1(P3.3) T0(P3.4) T1(P3.5) WR(P3.6) RD(P3.7) : 串列埠輸入腳 : 串列埠輸出腳 : 外部中斷 0 輸入腳 : 外部中斷 1 輸入腳 : 計時器 0 輸入腳 : 計時器 1 輸入腳 : 外部擴充資料記憶體的寫入控制信號 : 外部擴充資料記憶體的讀出控制信號重置接腳 (Reset) 位於第 9 腳, 就微處理器而言, 重置 (Reset) 是一非常重要的動作, 以 89S51 為例, 當高準位電壓在此接腳出現達 2 個機械週期以上時, 會產生重置現象時脈接腳 (XTAL1 XTAL2) 所有的微處理器都需要時鐘脈波才能工作時鐘脈波接腳 XTAL1 XTAL2 分別位於第 18 和 19 腳記憶體接腳 (EA) 89S51 內建 4K Byte 的程式記憶體, 但如果不夠用時也可使用外部記憶體至於使用外部記憶體或內部記憶體, 則需視 EA 腳的電位而定, 即位於第 31 腳的外部存取致能接腳 (External Access Enable) 當 EA=1 時, 系統使用內部記憶體 ;EA=0 時, 系統使用外部記憶體外部記憶體控制接腳 (PSEN ALE)

5 第一單元 MSC-51 基礎架構 1-5 第 29 腳為外部程式讀取致能接腳 (Program Strobe Enable), 其功用是當 CPU 存取外部程式記憶體時, 此腳會自動產生負向脈波第 30 腳為位址栓鎖致能 (Address Latch Enable) 接腳, 其功用為當 CPU 欲存取外部擴充記憶體時, 可利用此腳脈波將 P0 所輸出之位址訊號所在外部栓鎖 IC( 如 74373) 的信號, 將 P0 釋放, 以傳輸資料簡單來說 ALE=0,P0 傳輸位址 ;ALE=1,P0 傳輸資料 MSC-51 晶片基本電路所謂基本電路是指要讓 MSC-51 單晶片工作, 所需的最基本電路接線及零件基本電路包含下面四部分 : 電源幾乎所有的 IC 都需要接上電源才能工作,MSC-51 的工作電壓範圍在 5V±10% 之間, 最高可以達到 6V 時鐘脈波電路 MSC-51 內部已具備震盪電路, 故只需要將石英震盪器接至 XTAL1 和 XTAL2, 即可使電路工作目前 MSC-51 的工作頻率已大大提升, 以 Atmel 所生產的 AT89S51 為例, 其工作頻率範圍在 0~33MHz 之間如需自己設計震盪時脈電路, 只需將電路的時脈輸出腳接至 XTAL1 即可重置電路 AT89S51 的重置接腳為第 9 腳, 當其處於高準位電壓超過 2 個機械週期以上時, 即產生重置動作以 AT89S51 接上 12MHz 的石英震盪器而言,1 個機械週期為 1/12M, 也就是 1μS,2 個機械週期為 2μS 故只需要在第 9 腳接上一能產生 2μS 以上的電路, 就能使 51 重置最簡單的電路為設計一電容充電電路在電源開啟的瞬間, 電容視為短路, 形同第 9 腳直接連接至 Vcc, 達到高準位電壓, 當電容中電荷量逐量增加時, 緩慢的讓第 9 腳電壓下降, 當電壓下降至如同低準位電壓時, 重置結束,51 開始工作也就是說, 重置電路的設計, 只需要讓電容的充電時間, 大於 2μS 即可, 因此採用 10KΩ 的電阻和 10μF 的電容使充電時間遠遠大於 2μS, 確保系統的重置, 此步驟稱為電源開啟重置 (Power On Reset) 此外, 在做實驗時, 難免會需重新啟動, 故在電容器兩端並接一開關, 使系統隨時能強制重置 (Reset) 記憶體設定電路

6 第一單元 MSC-51 基礎架構 1-6 基本電路的最後一部分為記憶體設定電路, 將第 31 腳 EA 接至高電壓準位,51 使用內部記憶體 EA 接至低電壓準位時,51 使用外部記憶體綜合以上 4 組電路, 可以歸納出如下圖的 AT89S52 基本動作電路 : AT89S52 基本動作電路 Atmel 所生產之 MSC-51 晶片 MSC-51 系列單晶片經過長時間的演變, 以發展出多種形式例如 Cypress 的 FX2

7 第一單元 MSC-51 基礎架構 1-7 系列, 即把現下當紅的 USB 介面整合至 MSC-51 單晶片中本書使用 Atmel 公司所生產的 AT89S52 系列作為教材, 因其具有以下特點 : 完全相容 MSC-51 規範 8K Byte 線上燒錄 (In-System Programmable ISP) 的 Flash Memory, 可重複燒錄 1000 次工作電壓範圍 4.0~5.5V 工作頻率範圍 0Hz~33MHz 256 Bit 的資料記憶體 32 條的 I/O 埠 3 個 16 位元的計時 / 計數器 8 個中斷來源, 並可設定優先順序 14 位元的看門狗計時器 (Watch Dog Timer WDT) Atmel 還另外有生產不同型號的 MSC-51 晶片, 讀者可因系統設計需求選擇型號 AT89S2051 AT89S4051 AT89S51 AT89S52 AT89S53 內含程式記憶體 (bytes) 2K 4K 4K 8K 12K 內含資料記憶體 (bytes) 總腳位數 (DIP 封裝 ) 輸出 / 輸入線計時器 / 計數器中斷源串列通訊埠 (UART) 特殊功能暫存器 WDT

8 第一單元 MSC-51 基礎架構 MSC-51 記憶體結構 MSC-51 族系記憶體結構除了無 ROM 型的 8031 和 8032 之外, 所有的 MSC-51 系列均包含程式記憶體 (ROM) 和資料記體 (RAM), 二者是完全分開獨立選址標準的 89X51 系列擁有 4K Bytes 的程式記體, 和 128 Bytes 的資料記憶體而標準的 89X52 系列, 其程式記憶體和資料記憶體容量均為 51 的 2 倍包含 8031 和 8032 在內的所有 MSC-51 系列的外部擴充的程式記憶體和資料記憶體容量, 至多到 64K Bytes FFFFH FFFFH FFFFH 60K Bytes 56K Bytes 外部擴充 64K Bytes 外部擴充程式記憶外部擴充程式記憶 1000H 0FFFH 4K Bytes 程式記憶 2000H 1FFFH 8K Bytes 程式記憶 0000H 程式記憶 0000H 0000H 體 EA=1(80X51) EA=0 EA=1(80X52) MCS-51 族系程式記憶體結構 (ROM) FFH 間接定址 SFR 特殊 80H 7FH 功能暫存直接或間 00H

9 第一單元 MSC-51 基礎架構 1-9 MCS-51 族系資料記憶體結構 (RAM) MSC-51 程式記憶體程式記憶體為存放程式碼的地方,CPU 會主動至這塊區域擷取所要執行的程式碼, 由於程式記憶體是採唯讀記體體結構 (ROM), 故只能讀取資料而不能寫入資料 MSC-51 的記憶體最大可擴充到 64K Byte 的記憶容量若 EA=1 時,CPU 會直接讀取內部記憶體的程式碼, 若位置超過 4K(8x51) 或 8K(8x52) 時,CPU 會自動至外部記憶體, 讀取超過的程式碼部分當 EA=0 時, 內部記憶體則無效, 所有程式碼均從外部記憶體讀取因 8x31/8x32 沒有內部程式記憶體, 故使用時須將 EA 腳接地, 並從外部擴充程式記憶體當 CPU 重置時, 程式將從程式記體 0000H 的位置開始執行, 如未遇到跳躍指令 (JMP AJMP CALL RET), 則延程式記憶體所存放的順序執行在程式記憶體中, 有些特殊的位置, 其作用和優先順序分別說明如下 : 1. 位址 0000H: 當 8051/52 被重置時,CPU 將從 0000H 讀取指令並沿程式存放順序執行, 因此主程式必須要從此位址開始存取 2. 位址 0003H: 外部中斷 0(INT0) 之中斷向量位址當 CPU 接受 INT0 之中斷要求時, 將跳至此位址開始執行中斷服務程式 3. 位址 000BH: 計時器 0(TIMER0) 隻中斷向量位址當 CPU 接受 TIMER1 因溢位所產生的中斷要求時, 將跳至此位址開始執行中斷服務程式 4. 位址 0013H: 外部中斷 1(INT1) 之中斷向量位址當 CPU 接受 INT1 之中斷要求時, 將跳至此位址開始執行中斷服務程式 5. 位址 001BH: 計時器 1(TIMER1) 隻中斷向量位址當 CPU 接受 TIMER1 因溢位所產生的中斷要求時, 將跳至此位址開始執行中斷服務程式 6. 位址 0023H: 串列埠 (SERIAL PORT) 之中斷向量位址當串列埠傳送或接收資料完畢時, 會產生中斷要求, 此時 CPU 接前往此位址執行中斷服務程式 7. 位址 002BH: 8052 之計時器 2(TIMER2) 隻中斷向量位址當 CPU 接受 TIMER2 因溢位所產生的中斷要求時, 將跳至此位址開始執行中斷服務程式

10 第一單元 MSC-51 基礎架構 1-10 中斷源中斷向量位址優先順序 IE0 0003H 最高 TF0 000BH IE1 0013H TF1 001BH RI&TI 0023H TF2&EXF2 002BH 最低中斷向量位址優先順序 MSC-51 資料記憶體資料記憶體是程式運作中暫時儲存資料的地方, 因其採用隨機存取記憶體 (RAM) 的電路結構, 所以其內部資料會隨電源關閉而消失 MCS-51 的程式記憶體與資料記憶體是分開的獨立區塊, 所以存取資料記憶體時, 所使用的位址並不會與程式記憶體衝突由下圖中可清楚清楚看到資料記憶體區分為外部與內部, 因此在存取資料時所使用的指令也不同, 存取內部資料記憶體時, 須使用 MOV 指令組, 而在存取外部資料記憶體時, 則必須使用 MOVX 指令內部資料記憶體 MSC-51 的內部資料記憶體結構如圖所示, 可區分為較低的 128 個位元組 (00H~ 7FH), 以及較高的 128 位元組 (80H~FFH), 和特殊功能暫存器 (SFR,80H~FFH) 等 3 個區塊, 其中較高的 128 位元組的資料記憶體僅在 52 系列存在,51 系列中是沒有的內部資料記憶體的定址方式如下 : 位址 00H~7FH 區域 : 可以以 " 直接定址法 " 或 " 間接定址法 " 存取, 而 " 直接定址法 " 與 " 間接定址法 " 在撰寫 C 語言程式時, 以資料型式來區別 2. 位址 80H~FFH 區域 : 為特殊暫存器區域, 只能以直接定址法存取取資料位址 00H~7FH 區域 : 可以以 " 直接定址法 " 或 " 間接定址法 " 存取 2. 位址 80H~FFH 區域之資料記憶體 : 僅能以間接定址法存取資料 3. 位址 80H~FFH 區域之特殊功能暫存器區域 : 只能以直接定址法存取取資料由以上可得知, 在 52 中, 較高 128 位元組之資料記憶空間與特殊暫存器的資料位址

11 第一單元 MSC-51 基礎架構 1-11 是相同的, 但在實體上是二塊不同的記憶空間, 當下達間接存取指令 (MOV 時, 指的是要存取高 128 位元資料記憶體內的資料如下達直接存取指令 (MOV A,P1 MOV P1,A), 則是對特殊功能暫存器區做存取動作以下就針對上述 3 個暫存器區塊就分別說明 : H~007FH: MSC-51 將這區塊的記憶體分為 3 個區域, 每一區域各有不同用途, 如圖 7 所分佈的情況 (1) 暫存器庫 (Register Bank): 從位址 00H~1FH 共有 32 組位元空間,00H~07H 為暫存器庫 0( 即 RB0),08H ~0FH 為暫存器庫 1( 即 RB1),10H~17H 為暫存器庫 2( 即 RB2),18H~1FH 為暫存器庫 3( 即 RB3) 這些暫存器庫里各有 8 組暫存器, 其編號為 R0~R7, 而任何一個時間, 只能使用其中一組暫存器庫暫存器庫的切換由可改變程式狀態字組 (Program Status Word PSW) 中的位元 3(RS0) 及位元 4(RS1) 之設定狀態而達成當 CPU 重置時, 系統的堆疊指標 (SP) 指向 07H 位址, 所以資料存入堆疊時, 將從 08H 開始, 也就是 RB1 裡的 R0 位址為避免衝突或不必要的錯誤, 通常會把堆疊指標移到 30H 以後的位址 7FH RAM 30H 1. 使用者一般存放資料區 2. 堆疊區用 2FH 7F 7E 7D 7C 7B 7A EH DH 6F 6E 6D 6C 6B 6A CH BH 5F 5E 5D 5C 5B 5A AH H 4F 4E 4D 4C 4B 4A H H 3F 3E 3D 3C 3B 3A H H 2F 2E 2D 2C 2B 2A H H 1F 1E 1D 1C 1B 1A H H 0F 0E 0D 0C 0B 0A H FH 暫存器庫 3 可定址位元區

12 第一單元 MSC-51 基礎架構 H 17H 10H 0FH 08H 07H 00H 暫存器庫 2 暫存器庫 1 暫存器庫 0 前 128 位元組資料記憶體之配置圖 (2) 位元定址 (Bit Addressing) 區 : 從圖 6 的架構圖中可以看出, 位址 20H~2FH 共有 16 個位元組, 意即有 128 個位元, 由於這些位元可以單獨定址, 因此稱這些區域為單獨定址區通常為原存取是以 Byte 為單位," 可位元定址則是指定存取一個位元在 MSC- 51 的組合語言指令集中, 能以布林代數運算指令, 進行單一位元的存取例如要把位址 20H 的第 0 位元設定成 1, 則可使用以下指令 : SETB 20H.0 另外, 從 0020H 到 002FH 的 16 個位元組, 總共 128 個位元 (16 8), 也可以直接指定為 0 到 127, 以剛才的 20H 記憶體位址的 bit 0 而言, 也可將 "20H.0" 指定為 0, 如下 : SETB 0 同理, 要將 28H 第 7 位元清除為 0, 使用的是以下指令 : CLR 28.7H (3) 資料堆疊區 : 從位址 30H~7FH 共有 80 個位元組的空間,MSC~51 並未定義其用途, 一般可規畫該區做為資料存放區及堆疊區來使用堆疊區的大小, 是依據所撰寫的程式而定, 如程式需使用到 32 個位元的堆疊區, 可規劃位址 30H~4FH 作為堆疊區, 只需要將堆疊指標 SP 指向 2FH 即可因堆疊指標 SP 的動作方式是將 SP+1, 而後將資料存放在 SP 所指的位址上, 故將 SP 指向 2FH, 實際程式動作時, 資料則是存放在 30H 至於堆疊區以外的地方, 則可供存放資料使用另外, 由於 CPU 重置後, 堆疊指標指向位置為 07H, 為了確保資料的安全與程式執行的正確, 如果在程式之中, 有使用 PUSH POP 命令, 最好能把堆疊指標改至本區, 例如要將堆疊指標移至 0030H 位址, 則在程式開始處即使用如下命令 :

13 第一單元 MSC-51 基礎架構 1-13 MOV SP,#2FH H~00FFH: 只有 52 系列才擁有這 128 位元組, 通常做為資料存放區使用, 只有使用間接定址法才能存取, 例如 : MOV R1,A0H // 將數值 A0H 放入 R1 暫存器 // 將累積器 A 的值放入位址 90H 3. 特殊功能暫存器區 (Special Function Register SFR): 特殊功能暫存區為一塊 128 位元組的記憶空間, 其位址在 0080H~00FFH 之間特殊功能暫存器扮演非常重要的角色, 凡是要使用中斷串列埠計時 / 計數器等等, 都必須要是設定 SFR 中的相關功能, 才能使其工作其位址如圖 8 所示有一些特殊功能暫存器以位元定址法予以定址, 如圖 9 所示若以組合語言撰寫程式時, 必須確切的掌控這些暫存器若以 C 語言撰寫程式, 就不是那麼重要, 其位址的宣告放置在 Keil C 所提供的 reg51.h 標頭檔中, 只需要把其包含到程式裡即可, 而不必記憶這些位置 F8 FF F0 B F7 E8 EF E0 ACC E7 D8 DF D0 PSW D7 C8 *TCON2 *RCAP2L *RCAP2H *TL2 *TH2 CF C0 C7 B8 IP BF B0 P3 B7 A8 IE AF A0 P2 AUXR1 WDTRST A7 98 SCON SBUF 9F 90 P TCON TMOD TL0 TL1 TH0 TH1 AUXR 8F 80 PO SP DP0L DP0H DP1L DP1H PCON 87 * 號為 52 才有 SFR 之位址配置圖

14 第一單元 MSC-51 基礎架構 1-14 b7 b6 b5 b4 b3 b2 b1 b0 F0H F7 F6 F5 F4 F3 F2 F1 F0 B a7 a6 a5 a4 a3 a2 a1 a0 E0H E7 E6 E5 E4 E3 E2 E1 E0 A CY AC FO RS1 RS0 OV P D0H D7 D6 D5 D4 D3 D2 D1 D0 PSW PS PT1 PX1 PT0 PX0 D8H BC BB BA B9 B8 IP B0H B7 B6 B5 B4 B3 B2 B1 B0 P3 EA ET2 ES ET1 EX1 ET0 EX0 A8H AF - AD AC AB AA A9 A8 IE A0H A7 A6 A5 A4 A3 A2 A1 A0 P2 SM0 SM1 SM2 REN TB8 RB8 TI RI 98H 9F 9E 9D 9C 9B 9A SCON 90H P1 88H 8F 8E 8D 8C 8B 8A TCON 80H P0 圖 9 SFR 中的可位元定址區之位址以下說明各特殊功能暫存器功能 : ACC( 累積器 A A 暫存器 A): 累積器是一非常重要的暫存器, 大部分的運算都需要透過累積器, 而且儲存運算結果資料傳輸跳躍判斷也都需要使用累積器, 可以說是最常使用的暫存器 B 暫存器 : 主要是使用於乘法和除法運算, 但不做乘除運算時, 也可當作一般用途暫存器使用進行程除運算時, 須搭配 A 暫存器, 進行乘法運算時, 乘數放在 B 暫存器, 而運算的結果, 高八位元放在 B 暫存器 ; 進行除法運算時, 除數放在 B

15 第一單元 MSC-51 基礎架構 1-15 暫存器, 而運算的結果, 餘數放在 B 暫存器中 P0 P1 P2 P3 暫存器 : P0~P3 為 MSC-51 與外界電路溝通管道, 可儲存外部電路送入之資料, 也可栓鎖住輸出的資料其中,P0 無提升電組,P1 P2 P3 則有待後續輸出入埠部分再另行說明 PSW( 程式狀態字組 ) 暫存器 : 程式狀態字組, 為一般 CPU 裡所謂的旗號 (FLAGS) 暫存器, 內含所有指令處理過後的系統狀態訊息 SP( 堆疊指標 ) 暫存器 : 堆疊指標本身是 8 位元, 因此堆疊深度最多只有 256 堆疊是一種特殊的資料儲存方式, 其資料的操作順序是先進後出 (First In Last Out, 簡稱為 FILO), 當資料以 PUSH 命令送入堆疊時,SP 自動加 1; 若以 POP 命令從堆疊取出資料時,SP 自動減 1 當然, 使用 C 語言撰寫程式時, 幾乎可不必管這個暫存器 DPTR( 資料指標 ) 暫存器 : 89S51 有二組 16 位元資料指標暫存器, 分別是 DP0L DP0H DP1L 及 DP1H, 其位址分別為 82H 83H 84H 85H 若以組合語言撰寫程式時,DPTR 是查表法的必要暫存器! 但是, 使用 C 語言撰寫程式時, 就不太需要直接管控這個暫存器如無須使用, 也可當作 4 組 8 位元的暫存器使用 SCON( 串列埠控制 ) 暫存器 : 串列埠控制暫存器, 其功能是設定串列埠工作模式與旗標, 待後續列埠部分再另行說明 SBUF( 資料緩衝 ) 暫存器 : 串列緩衝器實際上是由同一位址的 2 個不同暫存器組成一為 UART 資料傳送緩衝器, 另一為 UART 資料接收緩衝器至於分辨同一位址 2 組暫存器, 當把資料寫入 SBUF 時, 便是寫入資料傳送緩衝器 ; 把資料從 SBUF 讀出時, 則是讀出資料接收緩衝器中的資料待後續串列埠部分再另行說明計時 / 計數暫存器 : MSC-51 中, 有 2 組計時 / 計數用的暫存器對, 分別是 TH0 TL0 和 TH1 TL1 而 52 則多一組暫存器對, 為 TH2 TL2 這 3 對暫存器對構成 3 組 16 位元的計時 / 計數器 :TIMER0 TIMER1 TIMER2 待後續計時/ 計數器部分再另行說明

16 第一單元 MSC-51 基礎架構 1-16 捕捉暫存器 (RCAP2H RCAP2L 52 才有 ): 這是一對暫存器, 分別位於位址 C8H 和 C9H 當 52 的 TIMER2 工作於捕捉模式 (Capture Mode) 時, 若 T2EX(P1.1) 接腳的信號由高電壓準位變為低電壓準位時,TH2 即 TL2 的內容會被移入 RCAP2H 和 RCAP2L 中, 就像是將 TIMER2 暫存器的內容捕捉進 RCAP 暫存器一樣, 因此稱為捕捉暫存器輔助 (AUXR) 暫存器 : AUXR 暫存器是 89S51 新增的暫存器, 其位址在 8EH 這個暫存器的功能為控制 ALE RESET 腳位的狀態和 WDT 暫存器的特殊啟動模式輔助 (AUXR1) 暫存器 1: AUXR1 同樣是 89S51 新增的暫存器, 位址在 A2H 這個暫存器主要是控制 DPTR 暫存器之選擇 AUXR1 暫存器內的 DPS=0 時, 選用 DP0H 和 DP0L 暫存器 ; 當 AUXR1 暫存器內的 DPS=1 時, 選用 DP1H 和 DP1L 暫存器看門狗計時器 (WDTRST) 暫存器 : WDTRST 為 89S51 新增的暫存器看門狗計時器其實就是一種 "CPU 防呆裝置 ", 當程式陷入某一無窮迴圈, 而導致無法重新載入看門狗計時器, 導致看門計時器溢位, 此時 CPU 就會自動產生重置 89S51 內建一 14 位元的看門狗計時器, 其啟動方式為依序寫入 01EH 和 0E1H 至 WDTRST 中, 此後每一機械週期 WDT 計數值加 1, 當 WDT 計數溢位 ( 超過 16382,3FFFH) 時, 系統自動送出一高電壓準位脈波至 RESET 腳位, 此脈波寬度為 98xTOSC(TOSC= 1/12Fosc) 如以 12MHz 震盪器為例, 其寬度為 98 x 8.167μs 注意 : 一旦啟用看門狗計時器就不可停止, 重新設置看門狗計器的方法為再將 01EH 和 0E1H 依序寫入至 WDTRST 中控制暫存器 : IP 即 IE 暫存器控制 MSC-51 的中斷系統 ;TMOD 和 TCON 暫存器控制 TIMER0 和 TIMER1 的動作 ;TCON2 則控制 TIMER2 的動作 ;SCON 暫存器可控制 UART 的工作模式 ; 而 PCON 暫存器則可管理電源的使用情形以下就這些暫存器中的各位元定義及功能列表進行介紹並加以說明 :

17 第一單元 MSC-51 基礎架構 1-17 PSW: 程式狀態字組 (Program Status Word), 可位元定址位址 :D0H CY AC FO RS1 RS0 OV - P 符號位址說明進位旗標 CY PSW.7 在指令中以 C 表示用途如下 : 1. 做加法運算時, 如有進位, 則 C=1, 若無則 C=0 2. 做減法運算時, 如有借位, 則 C=1, 若無則 C=0 AC PSW.6 輔助進位旗標用途如下 : 1. 做加法用算時, 若二數的 Bit3 相加後產生進位, 則 AC=1, 否則 AC =0 2. 做減法用算時, 若減數的 Bit3 不夠須向 Bit4 借位, 則 AC=1, 否則 AC=0 3. 通常用於 BCD 運算中 FO PSW.5 一般用途狀態的狀態旗標 RS1 PSW.4 暫存器庫選擇位元 1 RS0 PSW.3 暫存器庫選擇位元 0 RS1 RS0 暫存器庫 RAM 位置 0 0 RB0 00H~07H 0 1 RB1 08H~1FH 1 0 RB2 10H~17H 1 1 RB3 18H~1FH OV PSW.2 溢位旗標若具有正負號的兩個數值進行加減法運算後, 其結果不在 +127~-128 之間, 則發生溢位, 此時 OV=1, 否則 OV=0 - PSW.1 保留未用 P PSW.0 同位旗標會由硬體加以設定或清除,8051 採偶同位, 若 ACC 裡有奇數個 1, 則 P=1; 若 ACC 裡有偶數個 1, 則 P=0

18 第一單元 MSC-51 基礎架構 1-18 TCON: 計時 / 計數控制 (Timer/Counter Control) 暫存器, 可位元定址位址 :88H TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0 符號位址說明 TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0 TCON.7 TIMER1 之溢位旗標當 TIMER1 計數至產生溢位時,TF1 會被硬體設定為 1, 當 CPU 執行中斷副函式時, 硬體會自動將其清除為 0 TCON.6 TIMER1 之控制啟動位元由軟體控制 TR1 的啟動與關閉 (TR1=1 啟動,TR1=0 關閉 ) TCON.5 TIMER0 之溢位旗標當 TIMER0 計數至產生溢位時,TF0 會被硬體設定為 1, 當 CPU 執行中斷副函式時, 硬體會自動將其清除為 0 TCON.4 TIMER0 之控制啟動位元由軟體控制 TR0 的啟動與關閉 (TR0=1 啟動,TR0=0 關閉 ) TCON.3 INT1 的中斷旗標當外部中斷 (INT1) 被檢知時,IE1 會被硬體自動設定為 1, 當 CPU 執行中斷副函式時, 則會被硬體清除為 0 TCON.2 INT1 觸發型態控制位元由軟體控制, 當 IT1=1 時, 中斷觸發型態為負緣觸發 ;IT1=0 時, 中斷觸發型態為低電壓準位觸發 TCON.1 INT0 的中斷旗標當外部中斷 (INT0) 被檢知時,IE0 會被硬體自動設定為 1, 當 CPU 執行中斷副函式時, 則會被硬體清除為 0 TCON.0 INT0 觸發型態控制位元由軟體控制, 當 IT0=1 時, 中斷觸發型態為負緣觸發 ;IT0=0 時, 中斷觸發型態為低電壓準位觸發

19 第一單元 MSC-51 基礎架構 1-19 IE: 中斷致能暫存器 (Interrupt Enable), 可位元定址位址 :A8H EA - ET2 ES ET1 EX1 ET0 EX 符號位址說明 EA IE.7 1. EA=0,CPU 不接受任何的中斷要求, 亦即所以中斷被除能 2. EA=1, 各中斷源分別由各中斷致能位元控制若致能位元 =1 時則該中斷被啟動, 反之則被除能 - IE.6 保留未用 ET2 IE.5 TIMER2 的中斷致能位元 (52 才有 ) ET2=1 時致能,ET2=0 時除能 ES IE.4 串列埠 (UART) 的中斷致能位元 ES=1 時致能,ES=0 時除能 ET1 IE.3 TIMER1 的中斷致能位元 ET1=1 時致能,ET1=0 時除能 EX1 IE.2 外部中斷 1(INT1) 的中斷致能位元 EX1=1 時致能,TX1=0 時除能 ET0 IE.1 TIMER0 的中斷致能位元 ET0=1 時致能,ET0=0 時除能 EX0 IE.0 外部中斷 0(INT0) 的中斷致能位元 EX0=1 時致能,TX0=0 時除能

20 第一單元 MSC-51 基礎架構 1-20 IP: 中斷優先暫存器 (Interrupt Priority), 可位元定址位址 :B8H - - PT2 PS PT1 PX1 PT0 PX0 符號位址說明 - - IP.7 IP.6 保留未用保留未用 PT2 IP.5 定義 TIMER2 的中斷優先層次 PT2=1 時為最高優先權,PT2=0 時則為低優先權 (52 獨有 ) PS IP.4 定義串列埠 (UART) 的中斷優先層次 PS=1 時為最高優先權,PS=0 時則為低優先權 PT1 IP.3 定義 TIMER1 的中斷優先層次 PT1=1 時為最高優先權,PT1=0 時則為低優先權 PX1 IP.2 定義外部中斷 1(TNT1) 的中斷優先層次 PX1=1 時為最高優先權,PX1=0 時則為低優先權 PT0 IP.1 定義 TIMER0 的中斷優先層次 PT0=1 時為最高優先權,PT0=0 時則為低優先權 PX0 IP.0 定義外部中斷 0(TNT0) 的中斷優先層次 PX0=1 時為最高優先權,PX0=0 時則為低優先權

21 第一單元 MSC-51 基礎架構 1-21 TMOD: 計時 / 計數控制 (Timer/Counter Mode) 暫存器, 不可位元定址位址 :89H TIMER1 TIMER0 GATE C/T M1 M0 GATE C/T M1 M0 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 符號說明 1. GATE=1: 當 TCON 暫存器中的 TRx 位元被設定為 1, 且 INTx 交腳為高電壓準位, 則 TIMERx 才會動作 (x=0 或 1) GATE 2. GATE=0: 當 TCON 暫存器中的 TRx 位元被設定為 1 時,TIMERx 就會動作 C/T C/T=1: 此時工作於計數器模式, 己屬脈波由 T0 或 T1 接腳輸入 C/T=0: 此時工作於計時器模式, 計時脈波頻率為震盪頻率 (Fosc) 的 1/12 工作模式選擇位元 : M1,M.0 M1 M0 MODE 說明 0 0 MODE0 13 位元計時 / 計數器 0 1 MODE1 16 位元計時 / 計數器 1 0 MODE2 8 位元自動重新載入計時 / 計數器 1 1 MODE3 1. TIMER0:TL0 為 8 位元計時 / 計數器, 由 TIMER0 的控制位元控制 ;TH0 為 8 位元計時器, 由 TIMER1 的控制位元來控制 2. TIMER1: 停止動作

22 第一單元 MSC-51 基礎架構 1-22 T2CON: 計時 / 計數器 2 控制 (Serial port Control) 暫存器, 可位元定址,52 才有位址 :0C8H TF2 EXF2 RCLK TCLK EXEN2 TR2 C/T2 CP/RL2 符號位址說明 TF2 T2CON.7 TIMER2 之溢位旗標當 TIMER2 計數至產生溢位時,TF2 會被硬體設定為 1, 當 CPU 執行中斷副函式時, 硬體不會自動將其清除為 0, 必須由軟體來清除 EXF2 T2CON.6 TIMER2 的外部旗標當 T2EX(P1.1) 接腳輸入負緣脈波而且 EXEN2=1, 則執行 " 捕捉 " 或 " 自動重載 " 動作此時 EXF2 會被設定為 1 當 TIMER2 的中斷致能且 EXF2=1, 會使 CPU 執行 TIMER2 的中斷副函式 EXF2 須由軟體清除為 0 RCLK T2CON.5 串列埠接收時脈選擇位元當 RCLK=1 時, 串列埠使用 TIMER2 的溢位脈波做為工作在模式 1 和 3 時的接收時脈訊號 ; 若 RCLK=0 則使用 TIMER1 的溢位脈波做為接收時脈訊號 TCLK T2CON.4 串列埠傳送時脈選擇位元當 TCLK=1 時, 串列埠使用 TIMER2 的溢位脈波做為工作在模式 1 和 3 時的傳送時脈訊號 ; 若 TCLK=0 則使用 TIMER1 的溢位脈波做為傳送時脈訊號 EXEN2 T2CON.3 TIMER2 的外部致能控制位元當 EXEN2=1 時, 假使 TIMER2 並未做為串列埠的通訊時脈產生器, 則在 T2EX(P1.1) 接腳輸入負緣脈波時, 會使 TIMER2 產生 " 捕捉 " 和 " 自動載入 " 的動作 ; 若 EXEN2=0, 則 TIMER2 會忽略 T2EX 接腳上的任何信號 TR2 T2CON.2 TIMER2 之控制啟動位元由軟體控制 TR2 的啟動與關閉 (TR2=1 啟動,TR2=0 關閉 ) C/T2 T2CON.1 計時器或計數器的選擇位元 C/T2=1: 外部事件計數器 ( 負緣觸發 ) C/T2=0; 計時器 CP/RL2 T2CON.0 捕捉 / 自動載入選擇位元 T2EX 接腳輸入負緣脈波時,TIMER2 會自動產生 " 捕捉 " 的動作若 CP/RL2=0, 則有 " 溢位發生 " 或者 "EXEN=1 且 T2EX 有負

23 第一單元 MSC-51 基礎架構 1-23 緣脈波 " 時,TIMER2 會有 " 自動重載 " 的動作當 RCLK=1 或 TCLK=1 時, 此位元便失去作用, 此時只要 TIMER2 發生溢位, TIMER2 就會執行 " 自動重載 " 的動作 SCON: 串列埠控制 (Serial port Control) 暫存器, 可位元定址位址 :98H SM0 SM1 SM2 REN TB8 RB8 TI RI 符號位址說明 SM0 SCON.7 串列埠通訊模式選擇 0 SM1 SCON.6 串列埠模式通訊選擇 1 SM0 SM1 模式功能鮑率 (Band Rate) 移位暫存器 Fosc/ 位元之 UART 可用軟體規劃位元之 UART Fosc/32 或 Fosc/ 位元之 UART 可用軟體規劃 Fosc: 震盪器之頻率 SM2 SCON.5 1. 在模式 0 時,SM2 必須清除為 0 2. 在模式 1 時, 若 SM2=1, 則在接收到不振確的停止位元時, 串列埠接收中斷旗標 RI=0, 亦即不產生串列接收中斷, 此種情況表示傳送端與接收端的鮑率差異太大 3. 在模式 2 和模式 3 時, 若 SM2=1, 將至能多重為控制器間的通信若此時接收到的第 9 個位元 (RB8) 為 1, 則會將 RI 設定為 1, 亦即會產生串列接收中斷 REN SCON.4 接收串列埠致能位元, 由軟體控制當 REN=1 時, 方可接收資料 TB8 SCON.3 在模式 2 或模式 3 時,TB8 被當作第 9 個位元資料傳送出去, 可有撋體加以設定和清除 RB8 SCON.2 在模式 0 時, 不會使用此位元如設定為模式 1, 若 SM2=1, 則接收到的停止位元會存入 RB8 在模式 2 和模式 3 時, 接收到的第 9 個位元會存入 RB8 TI SCON.1 傳送中斷旗標模式 0 時, 當傳送完第 8 位元資料, 硬體會將 TI 設定為 1, 須由軟體清除為 0 其他模式時, 當開始傳送停止位元時, 硬體會將 TI 設定為 1, 單須由軟體清除為 0 RI SCON.0 接收中斷旗標模式 0 時, 當接收完第 8 位元資料, 硬體會將 RI 設定為 1, 須由軟體清

24 第一單元 MSC-51 基礎架構 1-24 除為 0 其他模式時, 當開始接收停止位元時, 硬體會將 RI 設定為 1, 單須由軟體清除為 0 AUXR: 輔助 (Auxiliary) 暫存器, 不可位元定址位址 :8EH WDIDLE DISRTO - - DISALE 符號位址說明 - AUXR.7 保留未用 - AUXR.6 保留未用 - AUXR.5 保留未用 WDIDLE AUXR.4 WDT 閒置模式控制位元 WDIDLE=0:WDT 在閒置模式下持續計數 WDIDLE=1:WDT 在閒置模式下暫停計數 DISRTO AUXR.3 RESET 腳位輸出控制位元 DISRTO=0: 當 WDT 計數溢位時 RESET 腳位會輸出一高電壓準位 DISRTO=1:RESET 腳位只能輸入 - AUXR.2 保留未用 - AUXR.1 保留未用 DISALE AUXR.0 ALE 致能控制位元 DISALE=0:ALE 每 1/6Fosc 發出一高電壓準位 DISALE=1: 只有使用 MOVX 或 MOVC 指令時,ALE 腳位材為高電壓準位 AUXR1: 輔助 1(Auxiliary1) 暫存器, 不可位元定址位址 :A2H DPS 符號位址說明 AUXR1.7 AUXR1.6 AUXR1.5 AUXR1.4 AUXR1.3 AUXR1.2 AUXR1.1

25 第一單元 MSC-51 基礎架構 1-25 DPS AUXR1.0 DPTR 選擇位元 DPS=0: 選擇 DPTR0 暫存器 DP0L DP0H DPS=1: 選擇 DPTR1 暫存器 DP1L DP1H PCON: 電源控制 (Power Control) 暫存器, 不可位元定址位址 :87H SMOD GF1 GF0 PD DL 符號位址說明 SMOD PCON.7 雙倍鮑率控制位元當串列埠工作於模式 1 2 3, 且使用 TIMER1 做為鮑率產生器時, 若 SMOD=1, 則鮑率為 SMOD=0 時的雙倍 - PCON.6 保留未用 - PCON.5 保留未用 - PCON.4 保留未用 GF1 PCON.3 一般用途之旗標位元 GF0 PCON.2 一般用途之旗標位元 PD PCON.1 電功率下降位元若令 PD=1, 則會使 CMOS 版本的 MSC-51( 如 AT89S51) 進入功率下降模式 IDL PCON.0 閒置模式位元若令 IDL=1, 則會使 CMOS 版本的 MSC-51( 如 AT89S51) 進入閒置模式

26 第一單元 MSC-51 基礎架構重置對於微電腦而言, 重置 (RESET) 是一非常重要的工作而 MSC-51 的 RESET 是將高準位加到 RESET 接腳 ( 第 9 腳 ) 上, 時間超過二個機械週期以上, 也就是 2μS 當系統重置時,CPU 內部暫存器將回歸初始狀態程式由 0000H 開始執行 ACC T2CON B TH PSW TL SP TH DPTR DP0H: TL DP0L: TH DP1H: TL DP1L: RCAP2H P RCAP2L P SCON P SBUF xxxxxxxx P PCON 0xxx0000 IE 0xx00000 AXUR xxx00xx0 TMOD AXUR1 xxxxxxx0 TCON AT89S51 重置表

27 第一單元 MSC-51 基礎架構省電模式在應用設計上, 電源的功率消耗唯一非常重要的考慮因素如 ATMEL 公司所生產的 MSC-51 系列, 所採用的是 CHMOS 架構版本的 MSC-51, 因此功率的消耗可以減到最少在設定上, 可以藉由 PCON 暫存器中的相關位元, 是其工作於閒置 (Idle) 模式或功率下降 (Power Down) 模式 Idle 及 Power Down IC 內部硬體電路示意圖閒置模式 (Idle Mode) 當將 PCON 暫存器中的 IDL(PCON.0) 設定為 1 時,MSC-51 便進入閒置模式中工作在閒置模式下, 真盪器所產生的信號仍可以送達中斷控制電路串列埠及計時器, 因此這些功能仍然可以照常工作, 但送往 CPU 的時脈信號將被阻斷, 使得 CPU 內的狀態維持不變, 因而程式狀態字組 (PSW) 程式記數器(PC) 堆疊指標(SP) 老機器及其他暫存器的值均維持不變, 此外, 所有的 I/O 埠的值均保持在閒置之前的狀態結束 Idle 模式的方式有二種一是執行任何一個以在致能狀態下的中斷旗標, 此時會將 Idle 位源清除為 0, 因而結束 Idle 模式而後 CPU 會去執行中斷副函式, 當 RETI 指令, 執行完畢後, 接著執行的便是使 CPU 進入 Idle 指令的下一個指令另一結束 Idle 模式方式為硬體重置 (Reset) 讓 Reset 接腳為高準位, 持續 2 個機械週期 (2μS), 則 CPU 內各暫存器恢復為初始狀態,IDL 位元將清除為 0 但系統重置後, 各暫存器輸出入埠等的資

28 第一單元 MSC-51 基礎架構 1-28 料將消失, 可記憶體內的資料仍在, 亦即在重置前各埠在 SFR 內的數值為多少, 該值就會在重置之後輸出於各埠腳上為避免不被預期的值出現在埠腳上, 一定要事先規劃功率下降模式 (Power Down Mode) 當將 PCON 暫存器中的 PD(PCON.1) 設定為 1 時,MSC-51 便進入功率下降 (Power Down) 模式中工作, 此時, 完全不提供時鐘脈波, 功率損耗降至最低外加電源也可由原本的 +5V, 降至 +2V 晶片內的 RAM SFR 的資料均維持不變,I/O 埠的輸出值則視 SFR 中之埠暫存器的值而定 ALE 和 PSEN 接腳則輸出低準位訊號要結束功率下降模式, 必須先將電源恢復 5V, 然後讓系統重置, 即讓 Reset 接腳為高準位, 且需持續 10mS 以上當系統重置後,SFR 會被設定為初始值, 但內部資料記憶體的值不會改變注意, 在進入功率下降模式之前,VCC 須保持正常工作電壓 5V; 且在結束功率下降模式之前,VCC 也必須回復 5V

29 第一單元 MSC-51 基礎架構實驗模組為了加強讀者學習之效果, 並配合本書的範例程式與練習說明, 因此將使用一套配合本書設計的 MSC-51 單晶片微電腦車用電子實驗模組這套模組主要之功能為針對本書所有實驗範例程式與說明內容配合設計, 並採用一般市售之電子零件為規畫基礎希望藉由硬體規會及本書範例程式的軟體說明, 使讀者能充分了解單晶片微電腦在車用電子上之應用, 並獲得最大的學習效果 AT89S51 微控制器自走車實驗板的完成圖與零件配置圖如下圖所示 :

30 第一單元 MSC-51 基礎架構 1-30

31 第一單元 MSC-51 基礎架構 1-31 MSC-51 車用電子實驗模板使用 Atmel 89S52 44Pin TQFP 規格的微處理器, 由於在設計時考慮兼容性, 因此實驗板可以廣泛應用在許多不同型號的微處理器進行實驗測試本書的實驗規劃和設計是以此實驗板搭配 AT89S52 微處理器為核心, 並針對 MSC-51 系列微控制器相關周邊功能做適當的硬體安排, 藉由訊號的觸發與顯示, 加強學習與周邊功能的使用實驗版的周邊功能包括數位按鍵的訊號輸入,LCD 液晶顯示器的資訊顯示,LED 頭燈大燈和後車燈的控制顯示,RS-232 傳輸介面,CNY70 感測電路,L298N 馬達控制電路等等

DPJJX1.DOC

DPJJX1.DOC 8051 111 2K 1 2 3 ' ' 1 CPU RAM ROM / A/D D/A PC CPU 40 68 10 20 8 51 PIII 8051 2 MCS51 8051 8031 89C51 8051 8031 89C51? MCS51 INTEL INTEL 8031 8051 8751 8032 8052 8752 8051 8051 8051 MCS51 8031 8031