2-2 第二章系統分析 XTAL1/ (19/18): 時脈接腳 1. 使用內部振盪器 C1 XTAL1 C2 VSS 2. 使用外部時脈圖 2-2 使用內部振盪器接線圖時脈輸入空接.. 時脈輸入 XTAL1 XTAL1 時脈輸入 XTAL1 VSS VSS VSS (a) (b) (c) 圖

Size: px

Start display at page:

Download "2-2 第二章系統分析 XTAL1/ (19/18): 時脈接腳 1. 使用內部振盪器 C1 XTAL1 C2 VSS 2. 使用外部時脈圖 2-2 使用內部振盪器接線圖時脈輸入空接.. 時脈輸入 XTAL1 XTAL1 時脈輸入 XTAL1 VSS VSS VSS (a) (b) (c) 圖"

创依仆
5 years ago
Views:

1 8051 單晶片 C 語言設計實務接腳說明 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST (RXD) P3.0 (TXD) P3.1 (INT0) P3.2 (INT1) P3.3 (T0) P3.4 (T1) P3.5 (WR) P3.6 (RD) P3.7 XTA L2 XTA L1 VSS MCS VCC P0.0 (AD0) P0.1 (AD1) P0.2 (AD2) P0.3 (AD3) P0.4 (AD4) P0.5 (AD5) P0.6 (AD6) P0.7 (AD7) EA (Vpp) ALE (PROG) PSEN P2.7 (A15) P2.6 (A14) P2.5 (A13) P2.4 (A12) P2.3 (A11) P2.2 (A10) P2.1 (A9) P2.0 (A8) 圖 2-1 MCS-51 接腳圖 V CC (40): 正電源 (+5V) 接腳 V SS (20): 地電位 (GND) 接腳 RST (9): 重置信號輸入腳重置信號為高態 ( 1 ) 動作, 且必須維持至少 2 個機械週期, 即 24 個振盪週期, 如果使用 12MHZ 振盪時脈, 則重置時間至少需要 2 微秒 (us)

2 2-2 第二章系統分析 XTAL1/ (19/18): 時脈接腳 1. 使用內部振盪器 C1 XTAL1 C2 VSS 2. 使用外部時脈圖 2-2 使用內部振盪器接線圖時脈輸入空接.. 時脈輸入 XTAL1 XTAL1 時脈輸入 XTAL1 VSS VSS VSS (a) (b) (c) 圖 2-3 (a) 僅 HMOS 版 (b) 僅 CHMOS 版 (c) HMOS 版或 CHMOS 版提示 : 1. 使用石英晶體產生時脈時, 須外接 3.5MHZ~12MHZ 之石英晶體此時之 C1=C2=30pF ±10pF 2. 使用陶質共振器產生時脈時,C1 C2 之選擇依共振器的規格說明來使用

3 8051 單晶片 C 語言設計實務 2-3 EA (31): 外部存取致能 1.EA=1 (V CC ),CPU 先執行內部程式記憶體 (ROM) 的內容,8051 為 4KB, 而 8052 為 8KB, 如果超過此容量時,CPU 將強迫提取外部程式記憶體 2.EA=0 (GND),CPU 將完全提取外部程式記憶體的內容, 最大為 64KB 如果是使用無 ROM 版之 8031 或 8032 時, 即須將此 EA 接腳接地 ALE/PROG (30): 位址閂鎖致能 / 燒錄脈波輸入 1. 當 CPU 對外部記憶體存取資料時, 此腳輸出脈波的負緣, 可將埠 0 (P0) 所送出之低位元組位址閂鎖在閂鎖器中 ( 如 74LS373) 在沒有存取外部記憶體時, 此腳會固定輸出一時脈, 其頻率為振盪頻率的 1/6 倍 2. 當在進行燒錄 (Program) 動作時, 此腳負責接收外部送來的燒錄脈波信號 PSEN (29): 程式儲存致能 1. 當提取外部程式記憶體時, 每一機械週期,PSEN 會動作 2 次 2. 當存取外部資料記憶體時,PSEN 接腳保持在高電位, 即跳過 2 次未動作,CPU 於此時間內, 存取外部資料 P0 (32~39): 埠 0 8 位元開汲極 (Open Drain) 結構之雙向 I / O 埠, 可位元定址 ( 個別設定接腳為輸入或輸出 ), 每支腳可推動 8 個 LS 型的 TTL 負

4 2-4 第二章系統分析載, 當成一般 I / O 使用時, 須外接提升電阻 (2KΩ~10KΩ), 以避免接腳浮接, 準位不確定當存取外部記憶體時, 此埠為多工接腳, 先送出低位元組位址 (A0~A7), 同時 CPU 將其閂鎖在閂鎖器中, 再與埠 2 之高位元組位址 (A8~A15) 組合成一 16 位元位址, 定址最大 64K 的記憶體位址, 然後資料再經由此埠進出 P1 (1~8): 埠 1 8 位元含內部提升電阻 ( 約 20 KΩ~30KΩ) 之雙向 I / O 埠, 可位元定址, 每支腳可推動 4 個 LS 型 TTL 負載 P2 (21~28): 埠 2 8 位元含內部提升電阻 ( 約 20 KΩ~30KΩ) 之雙向 I / O 埠, 可位元定址, 每支腳可推動 4 個 LS 型 TTL 負載當存取外部記憶體時, 此埠負責送出高位元組位址 (A8~A15) P3 (10~17): 埠 3 8 位元含內部提升電阻 ( 約 20 KΩ~30KΩ) 之雙向 I / O 埠, 可位元定址, 每支腳可推動 4 個 LS 型 TTL 負載另外埠 3 的每一支接腳都兼具有第二種功能, 如表 2-1 說明埠腳功能埠腳功能 P3.0 RXD ( 串列埠輸入腳 ) P3.4 T0 ( 計時器 0 外部時脈輸入 ) P3.1 TXD ( 串列埠輸出腳 ) P3.5 T1 ( 計時器 1 外部時脈輸入 ) P3.2 INT0 ( 外部中斷 0 輸入 ) P3.6 WR ( 外部資料記憶體寫信號 ) P3.3 INT1 ( 外部中斷 1 輸入 ) P3.7 RD ( 外部資料記憶體讀信號 ) 表 2-1 埠 3 之特殊功能

5 8051 單晶片 C 語言設計實務內部結構方塊圖 XTAL1 T0 T1 T2 時序電路 4KB(8KB)ROM 程式記憶體 128(256)Bytes 資料記憶體計時計數器 0/1/(2) 8051 CPU 中斷控制控制信號輸入 / 輸出 I/O 埠串列埠 /INT0 /INT1 /EA ALE /PSEN P0P1P2P3 RXD TXD 圖 (8052) 內部結構方塊圖 2-3 系統時序 (CLOCK) 在 MCS-51 系列單晶片內, 皆有振盪電路的設計, 如果我們要使用此振盪器, 只須在 XTAL1 及接腳之間, 串接一石英晶體振盪器或陶質共振器, 然後每支接腳再各接一個電容接地, 如圖 2-2 內部振盪器將產生 CPU 執行程式時所需之狀態序列, 每一個狀態序列有 2 個振盪週期, 而一個機械週期是由 6 個狀態序列 (S1~S6), 即 12 個振盪週期所組成, 如圖 2-5 所示如果使用 12MHZ 的石英晶體振盪器, 則一個機械週期的時間就是 1 微秒 (us) 通常在每一個機械週期內, 會有兩次指令碼提取 (Fetch) 動作, 如

6 2-6 第二章系統分析果指令碼只有一個程式碼 (Byte), 不須更多的程式碼, 則 CPU 會忽略另一個多餘的指令碼, 而且程式計數器 (PC) 的內容值也不會因這多餘的指令碼而增加圖 2-5 說明各種指令碼的提取時序振盪 S1 S2 S3 S4 S5 S6 S1 S2 S3 S4 S5 S6 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 ALE 讀取指令碼 ( 捨棄 ) S1 S2 S3 S4 S5 S6 (a) 1 位元組,1 機械週期指令, 如 INC A 讀取指令碼讀取第㆓位元組 S1 S2 S3 S4 S5 S6 (b) 2 位元組,1 機械週期指令, 如 ADD A,#data 讀取讀取 ㆒指令碼 ( 捨棄 ) 指令碼 S1 S2 S3 S4 S5 S6 S1 S2 S3 S4 S5 S6 (c) 1 位元組,2 機械週期指令, 如 INC DPTR 讀取指令碼 ( 捨棄 ) 不提取 ( 無 ALE) S1 S2 S3 S4 S5 S6 S1 S2 S3 S4 S5 S6 位址資料存取外部記憶體 (d) MOVX 指令 ( 1 位元組,2 機械週期指令 ) 圖 2-5 MCS-51 指令執行時序

7 8051 單晶片 C 語言設計實務系統重置 (RESET) MCS-51 族系之 CPU 重置時,RST ( 第 9 腳 ) 接腳必須維持高態至少 2 個機械週期 ( 即 24 個振盪週期 ) 重置輸入腳內部是一個史密特觸發電路, 可以防止因外部重置時所造成的雜訊干擾現象, 重置電路如圖 2-6 所示當重置動作發生後, 所有的埠腳 ( 埠 0 ~ 埠 3) 皆為輸入狀態, 且 CPU 從位址 0000H 開始執行重置時, 特殊功能暫存器 (SFR) 初始值設定如表 V SW 10uF VCC (40) RST (9) 10K VSS (20) 圖 2-6 系統重置接線圖提示 : 1. 電源接上的瞬間, 電容為短路狀態, 產生一正緣信號加至 MCS-51 單晶片之 RST 接腳, 使 MCS-51 產生重置動作, 電容漸漸充電使 RST 接腳之電壓逐漸下降至低電位 0,MCS-51 回復正常動作, 開始執行程式 2. 任何時間, 皆可按下開關 SW 重置 MCS-51 單晶片 3. 重置動作發生後, 所有的埠腳 (P0~P3) 皆為輸入狀態, 且 CPU 從位址 0000H 開始執行

8 2-8 第二章系統分析 SFR 暫存器暫存器位址重置設定值 PC 未定 0000H ACC E0H 00H B F0H 00H PSW D0H 00H SP 未定 07H DPTR DPL=82H 00H DPH=83H 00H P0 80H FFH P1 90H FFH P2 A0H FFH P3 B0H FFH IP (8051) B8H XXX00000B IP (8052) B8H XX000000B IE (8051) A8H 0XX00000B IE (8052) A8H 0X000000B TMOD 89H 00H TCON 88H 00H TH0 8CH 00H TL0 8AH 00H TH1 8DH 00H TL1 8BH 00H TH2 (8052) CDH 00H TL2 (8052) CCH 00H RCAP2H (8052) CBH 00H RCAP2L (8052) CAH 00H T2CON (8052) C8H 00H SCON 98H 00H SBUF 99H 未定 PCON(HMOS) 87H 0XXXXXXXB PCON(CHMOS) 87H 0XXX0000B 表 2-2 系統重置之特殊功能暫存器 (SFR) 初值設定

9 8051 單晶片 C 語言設計實務程式計數器 (Program Counter ; PC) 程式計數器 PC, 為一 16 位元之暫存器, 主要功能是用來指引 CPU 依其內容值提取程式記憶體內的指令碼, 因為 2 16 = 65536, 所以可定址的最大記憶體空間是 64K 位元組 (64KB), 當系統重置時,PC 內含值是 0000H, 所以程式碼應該從此位址開始存起在 CPU 每提取一個指令碼後,PC 內容會自動加 1, 如此 CPU 即可依 PC 內容值, 逐一的提取並執行每一個指令碼如果執行到跳躍指令 ( 如 GOTO) 函數( 副程式 ) 或中斷函數時,PC 的內容值將會改變, 使 CPU 能執行相對的程式函數 ( 副程式 ) 或中斷函數 2-6 程式記憶體 ( ROM ) 程式記憶體主要用途是儲存程式碼, 在 MCS-51 單晶片中的程式記憶體內有 7 個特殊用途的位址, 如表 2-3 這 7 個位址是作為中斷發生時, 存放中斷函數的起始位址使用, 當這些位址不用時, 亦可存放一般程式碼 8051 單晶片內部有 4KB 程式記憶體,8052 單晶片內部有 8KB 程式記憶體, 當要使用這些內部程式記憶體時, 必須將 EA ( 第 31 腳 ) 接腳接高電位 (EA= 1 ), 當 CPU 提取超過這些容量時, 將使用到外部程式記憶體,8051 為 60KB, 而 8052 為 56KB 如果使用無 ROM 版本之 8031 或 8032 單晶片時, 必須將 EA 接地 (EA= 0 ), 此時程式將完全儲存在外部程式記憶體內, 最大容量為 64KB, 外接程式記憶體可

10 2-10 第二章系統分析使用 EPROM 型 ( 如 IC 編號 27 ) 或 EEPROM 型 ( 如 IC 編號 28 ) 程式記憶體配置如圖 2-7 所示中斷源位址重置 ( RESET ) 0000H 外部中斷 0 ( /INT0 ) 0003H 計時 / 計數器 0 中斷 000BH 外部中斷 1 ( /INT1 ) 0013H 計時 / 計數器 1 中斷 001BH 串列埠中斷 0023H 計時 / 計數器 2 中斷 ( 僅 8052 有 ) 002BH 表 2-3 MCS-51 程式記憶體的 7 個特殊用途位址 FFFFH FFFFH FFFFH 外部程式記憶體 60KB ROM 外部程式記憶體 56KB ROM 外部程式記憶體 2000H 64KB ROM 1FFFH 1000H 內部程式記憶體內部程式記憶體 0FFFH 8KB ROM 4KB ROM 0000H 0000H 0000H (a) /EA=1 (8051) (b) /EA=1 (8052) (c) /EA=0 (8051/8052) 圖 2-7 MCS-51 程式記憶體 2-7 資料記憶體 ( RAM ) 在 C51 單晶片內部有 128 個位元組 (Byte) 的資料記憶體, C52 單晶片內部則有 256 個位元組 (Byte) 的資料記憶體, 其分配情形如圖 2-8 所示如果外接擴充最大為 64KB

11 8051 單晶片 C 語言設計實務 FH 一般用途區 FFH 間接定址直接定址 FFH 30H 2FH 80H 7FH 00H RAM 區 SFR 80H 直接定址或間接定址 RAM 區可位元定址區 20H 1FH 18H 暫存器庫 BANK3 17H 10H 暫存器庫 BANK2 0FH 08H 暫存器庫 BANK1 07H 00H 暫存器庫 BANK0 圖 2-8 MCS-51 內部資料記憶體暫存器庫區位址 00H~1FH, 共 32 位元組之資料記憶體, 分成 4 組暫存器庫, 每組 8 個位元組, 以程式狀態字元 PSW 之位元 4 (RS1) 及位元 3 (RS0) 選擇每一個暫存器庫有 8 個暫存器, 名稱皆為 R0 ~ R7, 如表 2-4 所示在 KeilC 中是使用延伸字 using 來選擇暫存器庫 0~3 RS1 (PSW.4) RS0 (PSW.3) 暫存器庫暫存器 0 0 BANK0 R0 ~ R7 0 1 BANK1 R0 ~ R7 1 0 BANK2 R0 ~ R7 1 1 BANK3 R0 ~ R7 表 2-4 暫存器庫選擇

DPJJX1.DOC

DPJJX1.DOC 8051 111 2K 1 2 3 ' ' 1 CPU RAM ROM / A/D D/A PC CPU 40 68 10 20 8 51 PIII 8051 2 MCS51 8051 8031 89C51 8051 8031 89C51? MCS51 INTEL INTEL 8031 8051 8751 8032 8052 8752 8051 8051 8051 MCS51 8031 8031

2-2 第二章系統分析 XTAL1/ (19/18): 時脈接腳 1. 使用內部振盪器 C1 XTAL1 C2 VSS 2. 使用外部時脈 圖 2-2 使用內部振盪器接線圖 時脈輸入 空接.. 時脈輸入 XTAL1 XTAL1 時脈輸入 XTAL1 VSS VSS VSS (a) (b) (c) 圖

2-2 第二章系統分析 XTAL1/ (19/18): 時脈接腳 1. 使用內部振盪器 C1 XTAL1 C2 VSS 2. 使用外部時脈圖 2-2 使用內部振盪器接線圖時脈輸入空接.. 時脈輸入 XTAL1 XTAL1 時脈輸入 XTAL1 VSS VSS VSS (a) (b) (c) 圖