國 立 交 通 大 學

國 立 交 通 大 學 半 導 體 與 製 程 設 備 專 班 碩 士 論 文 底 膠 填 充 於 金 對 金 覆 晶 接 合 高 頻 元 件 封 裝 可 靠 度 影 響 之 研 究 Effects of Underfills on Gold-to-Gold Reliability for High Frequency Flip-Chip Packaging 研 究 生 : 劉 伯 俊 指 導 教 授 : 張 翼 博 士 中 華 民 國 九 十 六 年 九 月

底 膠 填 充 於 金 對 金 覆 晶 接 合 高 頻 元 件 封 裝 可 靠 度 影 響 之 研 究 研 究 生 : 劉 伯 俊 指 導 教 授 : 張 翼 博 士 國 立 交 通 大 學 半 導 體 材 料 與 製 程 設 備 專 班 摘 要 由 於 近 來 行 動 通 訊 品 質 的 提 高, 通 訊 頻 寬 的 需 求 量 大 增, 衍 生 而 出 許 多 的 通 訊 規 格, 例 如 :GPRS 3G Bluetooth 802.11n 等, 且 於 終 端 的 使 用 者 對 於 產 品 之 輕 薄 短 小 久 ( 產 品 可 靠 度 ) 的 要 求 越 來 越 重 視, 所 以 使 射 頻 積 體 電 路 封 裝 技 術 的 挑 戰 越 來 越 大 封 裝 對 元 件 的 功 能 主 要 在 於 傳 遞 電 源 能 量 及 電 路 訊 號 保 護 元 件 結 構 提 供 散 熱 管 道, 其 中 又 以 電 能 電 訊 的 傳 輸 為 射 頻 積 體 電 路 相 當 重 要 的 考 量 由 於 射 頻 電 路 工 作 頻 率 相 當 高, 其 原 有 的 低 頻 電 路 特 性 則 因 頻 率 的 增 加 而 有 所 改 變, 以 簡 單 的 單 一 導 線 為 例, 原 為 傳 輸 訊 號 導 通 與 不 導 通 的 判 定, 隨 著 工 作 頻 率 的 提 升 其 寄 生 電 感 (Parasitic Inductance) 肌 膚 效 應 (Skin Effect) 及 寄 生 電 阻 (Parasitic Resistance) 等 現 象 但 是 利 用 覆 晶 的 方 式 連 結 射 頻 積 體 電 路 與 基 板, 其 I

覆 晶 接 合 封 裝 的 單 晶 微 波 積 體 電 路 與 裸 晶 的 電 性 表 現 幾 乎 相 同, 固 有 許 多 研 究 單 位 投 入 覆 晶 封 裝 技 術 本 論 文 研 究 方 向 是 針 對 Gold-to-Gold 之 覆 晶 封 裝 高 頻 元 件, 做 高 頻 特 性 可 靠 度 及 機 械 強 度 之 試 驗, 並 且 分 析 各 種 不 同 條 件 下, 特 性 之 變 化 II

Effects of Underfills on Gold-to-Gold Reliability for High Frequency Flip-Chip Packaging Student:Po-Chun, Liu Advisors:Dr. Yi, Chang Master Degree Program of Semiconductor Material and Processing Equipment of National Chiao Tung University ABSTRACT As the proliferation of high-quality mobile communication increased recently, the demand of large bandwidth of communication increased recently, too. As a result, several communication specifications was developed, such as GPRS 3G Bluetooth 802.11n etc. Furthermore, miniature and durable portable products are more and more valued by ender users. The challenge of high frequency package is more and more tough. The main functions of package are Power Distribution Signal Distribution Protection and Heat Dissipation. The most important function of them is Signal III

Distribution. Due to the high work frequency of high frequency device, the alterations of frequency have modified the characteristic of normal device. The statuses including Parasitical Inductance Skin Effect Parasitical Resistance are different in different working frequency devices. With the application of utilizing the Flip-Chip package to connect the high frequency device and substrate, this joint development represents the almost same result of Power Distribution in SOT and Die. Therefore, the result attracts a lot of research units to develop and study the tech of Flip-Chip package. The thesis directions are to test the Gold-to-Gold Flip-Chip package of high frequency devices in the first section. The tests include high frequency property reliability and mechanical test. In the second section, are to analyze the variations of property in different conditions. IV

誌 謝 本 論 文 得 以 完 成, 首 先 要 感 謝 我 的 指 導 教 授 -- 張 翼 博 士 的 悉 心 指 導 在 經 歷 六 年 的 職 場 生 活 後 回 到 學 校 重 拾 書 本, 對 於 學 生 的 生 活 變 的 有 點 陌 生, 幸 賴 張 教 授 於 忙 碌 之 餘, 仍 然 抽 空 給 予 學 識 上 的 指 正 並 分 享 他 在 於 科 學 與 工 程 專 業 領 域 上 的 智 慧 與 經 驗 從 研 究 方 向 的 擬 定 研 究 方 法 的 啟 發 與 指 導, 不 斷 督 促 精 進, 對 我 實 在 是 受 益 匪 淺, 由 衷 感 謝 浩 瀚 恩 師 另 外 感 謝 諸 位 口 試 委 員 抽 空 遠 從 各 地 趕 來 參 與 口 試, 並 在 我 的 研 究 上 給 予 諸 多 寶 貴 的 建 議 與 指 正, 使 本 論 文 更 臻 完 整 此 外, 我 要 感 謝 化 合 物 半 導 體 元 件 實 驗 室 (CDS Lab) 的 成 員, 其 中 準 博 士 吳 偉 誠 許 立 翰 不 厭 其 煩 細 心 指 導 我 完 成 碩 士 論 文, 胡 吟 竹 等 CSD Lab 的 各 個 成 員 於 實 驗 上 的 協 助 及 共 同 討 論, 感 謝 之 意 無 法 用 三 言 兩 語 道 盡 另 外, 我 要 感 謝 葉 坤 泰 先 生 協 助 切 割 我 們 實 驗 的 樣 本 謝 翰 坤 先 生 協 助 測 試 元 件 可 靠 度 的 相 關 實 驗, 解 決 了 我 們 許 多 的 困 擾, 以 及 其 他 我 所 無 法 一 一 提 到 協 助 我 的 人 最 後, 我 還 要 衷 心 感 謝 我 的 家 人, 感 謝 他 們 關 懷 與 支 持, 提 供 我 生 活 所 需 的 一 切, 讓 我 能 得 以 無 後 顧 之 憂 地 沈 浸 於 學 術 領 域 中, 順 利 完 成 碩 士 學 位 謹 將 此 研 究 論 文 獻 給 支 持 我 的 家 人 V

目 錄 中 文 摘 要.Ⅰ 英 文 摘 要 Ⅲ 誌 謝.Ⅴ 目 錄.Ⅵ 表 目 錄.Ⅷ 圖 目 錄.Ⅸ 一 緒 論 1 1.1 前 言 1 1.2 研 究 動 機 與 目 的 2 二 Introduction.3 2.1 Chip-level interconnect techniques..3 2.1.1 打 線 接 合 (Wire bonding) 4 2.1.2 覆 晶 (Flip chip).6 2.2 Interconnections in flip-chip packaging system..9 2.2.1 錫 鉛 凸 塊 (Solder bumps).....9 2.2.2 異 方 性 導 電 膠 膜 (ACF)......11 2.2.3 金 凸 塊 (Gold-to-Gold bumps).. 13 2.3 可 靠 度 概 論....15 VI

2.3.1 瞬 間 故 障 曲 線.....15 2.3.2 可 靠 度 測 試 方 法. 16 三 實 驗 步 驟 與 分 析 分 法 19 3.1 實 驗 步 驟 及 試 片 準 備 19 3.1.1 Substrate gold circuits and gold bumps.20 3.1.2 Chip gold circuits....22 3.1.3 Flip-chip assembly 23 3.1.4 Underfilling.25 3.2 Mechanical and reliability tests..26 3.2.1 Shear force test. 26 3.2.2 Thermal cycling test.. 28 3.2.3 吸 濕 測 試.29 3.2.4 爆 米 花 測 試 (Popcorn test)....30 3.2.5 Electric resistance measurement 32 3.2.6 RF measurement...33 四 實 驗 結 果 討 論 35 五 結 論 46 六 參 考 文 獻 48 VII

Table Captions 二 Introduction Table 2.1 覆 晶 接 合 及 打 線 接 合 比 較 Table 2.2 各 種 方 式 覆 晶 接 合 優 缺 點 比 較 三 實 驗 步 驟 與 分 析 方 法 Table 3.1 常 用 材 料 熱 膨 脹 係 數 Table 3.2 Moisture Sensitivity Levels 四 結 果 與 討 論 Table 4.1 Electric resistance of flip chip without underfill Table 4.2 Electric resistance of flip chip with underfill Table 4.3 Without underfill 覆 晶 接 合 吸 濕 重 量 變 化 Table 4.4 With underfill 覆 晶 接 合 吸 濕 重 量 變 化 VIII

Figure Captions 二 Introduction Figure 2.1 電 子 構 裝 層 級 Figure 2.2 打 線 接 合 流 程 Figure 2.3 覆 晶 接 合 流 程 Figure 2.4 電 鍍 法 錫 鉛 凸 塊 製 作 流 程 Figure 2.5 錫 鉛 凸 塊 覆 晶 接 合 Figure 2.6 異 方 性 導 電 膠 膜 接 合 流 程 Figure 2.7 電 鍍 法 金 凸 塊 製 作 流 程 Figure 2.8 故 障 發 生 率 函 數 曲 線 三 實 驗 步 驟 與 分 析 方 法 Figure 3.1 實 驗 步 驟 Figure 3.2 基 板 金 屬 線 路 製 作 Figure 3.3 SEM image of the thick PR Figure 3.4 基 板 金 凸 塊 製 作 Figure 3.5 基 板 金 屬 線 路 及 金 凸 塊 完 成 Figure 3.6 SEM image of the gold circuits and gold bumps IX

Figure 3.7 晶 粒 表 面 金 屬 線 製 作 Figure 3.8 金 凸 塊 覆 晶 接 合 Figure 3.9 SEM image of the gold bumps flip-chip Figure 3.10 底 膠 填 充 流 程 Figure 3.11 SEM image of the flip-chip structure after underfill Figure 3.12 推 力 測 試 Figure 3.13 PHESCA bonding tester Figure 3.14 Thermal cycling test 升 降 溫 曲 線 Figure 3.15 KSON thermal cycling tester Figure 3.16 吸 濕 測 試 流 程 Figure 3.17 KSON 恆 溫 恆 濕 機 Figure 3.18 爆 米 花 試 驗 流 程 Figure 3.19 電 阻 值 量 測 Figure 3.20 DC 阻 抗 量 測 器 Figure 3.21 RF 測 試 機 四 結 果 與 討 論 Figure 4.1 TCT 前 後 有 / 無 底 膠 填 充 shear force 比 較 Figure 4.2 無 底 膠 填 充 覆 晶 接 合 於 TCT 測 試 電 阻 值 變 化 X

Figure 4.3 有 底 膠 填 充 覆 晶 接 合 於 TCT 測 試 電 阻 值 變 化 Figure 4.4 有 / 無 底 膠 填 充 覆 晶 接 合 高 頻 特 性 (S11) 差 異 Figure 4.5 有 / 無 底 膠 填 充 覆 晶 接 合 高 頻 特 性 (S21) 差 異 Figure 4.6 高 頻 元 件 線 路 設 計 變 更 Figure 4.7 高 頻 元 件 線 路 設 計 變 更 後 之 高 頻 特 性 Figure 4.8 TCT 前 後, 有 底 膠 填 充 覆 晶 接 合 高 頻 特 性 (S11) 差 異 Figure 4.9 TCT 前 後, 有 底 膠 填 充 覆 晶 接 合 高 頻 特 性 (S21) 差 異 Figure 4.10 無 底 膠 填 充 覆 晶 接 合 時 間 VS 重 量 Figure 4.11 有 底 膠 填 充 覆 晶 接 合 時 間 VS 重 量 Figure 4.12 Popcorn 測 試 前 後 之 電 阻 值 變 化 XI

一 緒 論 1.1 前 言 隨 著 電 子 資 訊 產 品 效 能 表 現 不 斷 的 提 升 體 積 日 益 輕 薄 短 小 的 發 展 趨 勢, 現 階 段 各 封 測 產 業 積 極 朝 向 高 腳 數 高 功 率 體 積 小 的 方 向 演 進 由 於 這 個 緣 故, 所 以 近 年 來 覆 晶 技 術 (Flip-Chip) 已 經 廣 泛 運 用 在 電 腦 資 訊 光 通 訊 及 消 費 性 電 子 等 模 組 零 件 封 裝 應 用 覆 晶 封 裝 技 術 除 了 可 以 有 效 增 加 I/O 接 腳 數 外, 還 可 以 縮 小 晶 圓 封 裝 後 尺 寸, 有 效 降 低 系 統 組 裝 面 積 而 達 到 輕 薄 短 小 的 目 標 在 行 動 通 訊 品 質 要 求 的 提 高, 通 訊 頻 寬 的 需 求 量 大 增, 因 應 而 生 的 各 項 新 的 通 訊 規 範 如 GPRS W-CDMA CDMA-2000 Bluetooth 802.11n 紛 紛 出 籠, 其 規 格 不 外 乎 : 更 高 的 資 料 傳 輸 速 率 更 有 效 的 調 變 方 式 更 嚴 謹 的 雜 訊 規 格 限 定 通 訊 功 能 的 增 強 及 擴 充, 另 外 再 加 上 消 費 者 除 了 對 終 端 產 品 輕 薄 短 小 功 能 多 樣 外 表 美 觀 " 的 訴 求 為 必 要 條 件, 另 外 對 於 產 品 的 使 用 壽 命 也 是 越 來 越 重 視 為 了 達 成 這 些 目 的, 各 家 廠 商 在 產 品 射 頻 (Radio Frequency) 中 頻 (Intermediate Frequency) 與 基 頻 (Base Band) 電 路 的 整 合 設 計 主 動 元 件 的 選 擇 應 用 被 動 元 件 數 目 的 減 少 多 層 電 路 板 內 線 路 善 加 運 用 等, 投 注 相 當 的 心 血 及 努 力, 以 求 達 到 消 費 者 的 需 求 尤 其 於 產 品 的 可 靠 度 上 的 提 升 也 是 不 餘 遺 力, 因 為 可 靠 度 較 佳 的 產 品 不 僅 可 提 升 產 品 的 競 1

爭 力 與 附 加 價 值, 同 時 也 可 以 提 升 製 造 產 商 的 形 象 1.2 研 究 動 機 與 目 的 封 裝 對 元 件 的 功 能 主 要 在 於 傳 遞 電 源 能 量 及 電 路 訊 號 保 護 元 件 結 構 提 供 散 熱 管 道, 其 中 又 以 電 能 電 訊 傳 輸 為 目 的 之 高 頻 元 件 為 相 當 重 要 的 考 量 影 響 高 頻 元 件 覆 晶 封 裝 後 高 頻 特 性 的 因 子 有 相 當 多, 例 如 覆 晶 封 裝 方 法 的 選 用 ( 迴 銲 接 合 Re-flow bonding 熱 壓 接 合 Thermo-Compression bonding ) 製 程 參 數 ( 溫 度 壓 力 選 用 材 料 ) 封 裝 材 料 等 本 次 研 究 目 的 在 於 選 用 Gold-to-Gold 覆 晶 的 封 裝 方 式 並 且 填 入 底 膠, 分 析 並 比 較 其 對 高 頻 元 件 覆 晶 封 裝 特 性 高 頻 應 用 極 限 機 械 強 度 及 可 靠 度 之 影 響 另 外, 針 對 高 頻 元 件 線 路 作 設 計 變 更, 期 待 能 夠 解 決 底 膠 填 充 對 於 高 頻 特 性 的 影 響, 並 且 測 試 其 高 頻 特 性 的 極 限 2

二 Introduction 2.1 Chip-level interconnect techniques 於 電 子 工 業 之 中, 除 了 半 導 體 製 造 產 業 外, 電 子 構 裝 工 業 也 是 不 可 或 缺 的 一 塊, 因 為 電 子 構 裝 的 主 要 目 的 就 是 利 用 一 個 封 裝 體 為 一 個 引 接 的 介 面, 使 內 部 電 氣 訊 號 可 以 透 過 封 裝 材 料 將 之 連 接 到 基 板 而 向 外 傳 遞, 並 且 提 供 矽 晶 片 免 於 受 到 外 力 與 水 / 濕 氣 之 破 壞 與 腐 蝕 並 且 提 供 電 子 元 件 所 產 生 熱 能 的 散 失 途 徑, 避 免 元 件 過 熱 電 子 構 裝 依 據 與 積 體 電 路 的 遠 近, 分 為 幾 個 不 同 的 層 級 [1], 層 級 之 間 的 定 義 如 下 (Figure 2.1): 1. First level package: 主 要 是 將 從 晶 圓 切 割 下 來 的 積 體 電 路 晶 粒 經 過 線 路 接 合 之 流 程, 將 晶 粒 的 電 子 訊 號 傳 遞 出 去 此 層 級 的 代 表 接 合 方 式 有 打 線 接 合 覆 晶 接 合 捲 帶 式 自 動 接 合 2. Second level package: 將 first level 接 合 封 裝 好 的 電 子 元 件, 將 其 接 合 到 PCB 上, 形 成 電 路 卡 或 是 電 路 板 此 層 級 接 合 重 要 的 考 量 為 印 刷 電 路 板 的 製 作 及 電 子 元 件 與 電 路 板 的 連 接 技 術 其 代 表 的 接 合 方 式 為 SMT PTH 接 合 3. Third level package: 此 層 級 為 將 second level 構 裝 出 來 的 PCB 板 或 是 驅 動 卡, 構 裝 到 主 板 上 3

Figure 2.1 電 子 構 裝 層 級 [2] 於 first level package 之 接 合 技 術 中 提 供 電 氣 傳 導 路 徑 有 金 線 ( 使 用 於 wire-bonding) bump( 使 用 於 Flip-chip) 等, 藉 由 此 不 同 連 接 的 方 式 讓 微 細 的 IC 電 路 彼 此 作 連 結 由 於 所 有 的 chip 均 需 藉 由 此 接 合 將 訊 號 傳 遞 至 外 界, 故 此 次 之 研 究 即 以 first level interconnect 為 主 要 的 研 究 重 點 2.1.1 打 線 接 合 (Wire bonding) 打 線 接 合 技 術 為 最 早 被 應 用 在 電 子 元 件 封 裝 的 技 術, 其 首 先 為 貝 爾 實 驗 室 於 1957 所 發 表, 如 今 已 經 成 為 最 主 要 的 電 路 連 接 方 式 打 線 的 主 要 目 的 為 將 晶 粒 上 的 接 點 以 極 細 的 金 線 ( 或 是 鋁 線 ) 連 結 到 導 線 架 上 的 內 引 腳, 藉 而 將 IC 晶 粒 之 電 路 訊 號 傳 輸 到 外 界 打 線 接 合 所 用 的 金 屬 線, 主 要 有 鋁 線 與 金 線, 金 線 線 徑 約 20μm 到 100μm, 使 用 於 大 部 分 的 塑 膠 構 裝 銲 線 接 合 ; 鋁 線 4

線 徑 約 在 100μm 到 500μm, 其 主 要 應 用 於 功 率 電 晶 體 產 品 上 打 線 接 合 分 為 二 種 方 式 : 楔 形 接 合 (Wedge bonding) and 球 點 接 合 (Ball bonding) 楔 形 接 合 為 使 用 頻 率 20~60kHz, 振 幅 為 20~200mm 的 超 音 波, 藉 音 波 振 動 與 迫 緊 壓 力 產 生 冷 銲 效 應 來 進 行 銲 接 ; 球 形 接 合 為 將 金 線 ( 或 鋁 線 ) 穿 過 毛 細 管 狀 接 合 工 具 (Capillary tip, 一 般 稱 為 瓷 嘴 或 是 鋼 嘴 ), 然 後 在 金 屬 線 末 端 以 電 子 點 火 燒 灼 成 球, 透 過 接 合 工 具 引 導 金 屬 球 到 第 一 銲 點 的 位 置 藉 熱 擴 散 接 合 效 應 完 成 球 形 接 合 (Ball bonding) [3] 基 本 打 線 接 合 流 程 簡 述 如 下 (Figure 2.2): 1. 金 線 穿 過 Capillary tip( 瓷 嘴 或 是 鋼 嘴 ), 然 後 燒 結 成 一 個 金 球 ; 2. 將 燒 結 的 金 球 置 放 於 晶 片 銲 墊 上, 加 壓 & 給 予 超 音 波, 使 金 球 與 銲 墊 連 接 ; 3. 將 Capillary tip 移 至 第 二 銲 點, 加 壓 & 給 予 超 音 波, 並 且 切 斷 金 線, 完 成 連 結 Gold wire Gold pad Chip Lead frame Formation of molten metal ball Press to make contact with heat and ultrasonic 5

Lead contact with pressure and heat Clamp closed with heat on to break the wire Figure 2.2 打 線 接 合 流 程 打 線 接 合 有 以 下 之 優 點 : 1. 打 線 接 合 的 參 數 可 以 被 精 準 的 控 制 2. 只 要 適 當 控 制 製 程 條 件, 其 可 靠 度 的 問 題 大 多 可 以 被 解 決 3. 每 條 線 連 接 打 線 的 速 度 可 以 達 到 100-125ms 4. 全 自 動 打 線 機 器 被 發 展 完 備, 打 線 容 易 5. 每 根 打 線 pitch 間 距 可 達 50μm 6. 可 以 依 據 不 同 的 工 程 製 造 需 求, 選 擇 不 同 的 打 線 工 具 及 材 料 7. 技 術 成 熟 價 格 低 廉 不 過, 隨 著 電 子 產 品 的 不 斷 創 新 及 進 步, 打 線 接 合 漸 漸 不 能 符 合 高 I/O 較 小 的 體 積 較 快 的 熱 量 散 失 等 特 性, 所 以 目 前 僅 能 適 用 於 一 般 傳 統 的 接 合 封 裝 2.1.2 覆 晶 (Flip chip) 由 於 近 年 來 電 子 產 品 強 調 輕 薄 短 小 高 速 高 腳 數 等 特 性, 以 導 線 架 為 基 礎 的 傳 統 金 屬 線 接 合 封 裝 型 態 將 漸 漸 不 適 用, 所 能 應 用 的 範 圍 也 漸 6

漸 僅 限 用 於 低 階 低 單 價 體 積 大 的 封 裝 產 品 使 用 覆 晶 封 裝 技 術 可 大 幅 縮 小 IC 封 裝 後 的 體 積, 減 少 訊 號 的 延 遲 及 雜 訊 的 產 生 等 優 點 因 此 漸 漸 地 取 代 了 傳 統 打 線 接 合 (Wire bonding) 技 術, 此 技 術 也 被 廣 泛 使 用 在 需 要 高 傳 輸 速 度 的 處 理 器 行 動 通 訊 元 件 ( 例 如 藍 芽 模 組 ) 等 較 高 階 的 封 裝 需 求 上 覆 晶 封 裝 (Flip chip package) 技 術 的 概 念 為 IBM 於 1960 年 代 首 先 提 出, 其 利 用 蒸 鍍 法 將 5Sn/95Pb 沈 積 於 Cr/Cr-Cu/Cu 之 UBM 上 形 成 高 溫 錫 鉛 凸 塊, 並 應 用 在 最 新 的 System/360 之 連 結 上,IBM 稱 此 技 術 為 控 制 破 裂 晶 片 接 合 (Controlled collapse chip connection), 通 常 以 C4 簡 稱 之 C4 製 程 以 蒸 鍍 法 製 作 高 鉛 含 量 的 凸 塊, 將 晶 片 與 耐 高 溫 的 陶 瓷 基 板 直 接 接 合 由 於 其 封 裝 的 型 式 為 晶 粒 正 面 翻 覆 朝 下, 藉 由 在 晶 粒 上 所 植 之 凸 塊 與 陶 瓷 基 板 直 接 連 接, 故 稱 為 覆 晶 (Figure 2.3) Substrate Substrate 於 substrate 上 長 bump(gold or solder) 將 Chip 上 的 pad 對 準 substrate 上 的 bump Substrate 對 準 接 合 Substrate Flip-chip complete Figure 2.3 覆 晶 接 合 流 程 綜 合 以 上 所 述, 覆 晶 封 裝 有 以 下 的 優 點 [4]: 1. 可 以 縮 小 封 裝 後 的 尺 寸 : 晶 片 封 裝 前 後 的 大 小 差 不 多, 可 應 用 於 需 7

要 輕 薄 短 小 的 產 品 2. 可 降 低 晶 片 與 基 板 間 的 電 子 訊 號 傳 輸 距 離, 改 良 電 性 功 能, 可 應 用 於 高 速 元 件 的 封 裝 3. 可 改 善 高 頻 訊 號 的 傳 輸 : 覆 晶 接 合 應 用 於 高 頻 元 件 上, 其 有 較 低 的 寄 生 效 應, 可 以 大 幅 的 改 善 高 頻 訊 號 的 傳 輸 特 性 4. 其 他 的 優 點 : a. 解 決 電 磁 相 容 (EMC) 與 電 磁 干 擾 (EMI) 等 問 題 b. 適 用 於 高 I/O 需 求 的 裝 置 c. 可 解 決 散 熱 的 問 題 綜 合 以 上 所 述, 比 較 覆 晶 接 合 及 打 線 接 合 的 優 缺 點 如 下 (Table 2.1): Table 2.1 覆 晶 接 合 及 打 線 接 合 比 較 覆 晶 接 合 打 線 接 合 封 裝 後 體 積 晶 片 尺 寸 (Chip scale) 傳 統 大 小 散 熱 性 散 熱 途 徑 較 短 : 利 用 凸 塊 及 底 膠 散 熱 散 熱 途 徑 較 長 : 透 過 環 氧 樹 脂 晶 片 金 線 來 散 熱 製 程 適 用 性 製 程 複 雜 技 術 發 展 較 成 熟 適 用 I/O 數 低 腳 數 ~1000pin 以 上 一 般 為 300pin 以 下 8

均 可 適 用 由 於 覆 晶 封 裝 有 以 上 的 特 點, 並 且 由 於 訊 號 傳 遞 的 路 徑 較 短, 故 擁 有 較 低 高 頻 訊 號 的 損 失 所 以 此 次 高 頻 元 件 的 封 裝 接 合, 即 選 擇 覆 晶 接 合 封 裝 為 此 次 的 chip-level 接 合 的 方 式 [5] 2.2 Interconnections in flip-chip packaging system 目 前 覆 晶 接 合 封 裝 主 流 接 合 方 式 有 三 種 : 錫 鉛 凸 塊 (Solder bumps) 異 方 性 導 電 膠 膜 (ACF) 接 合 金 凸 塊 (Gold-to-Gold bumps), 此 三 種 接 合 方 式 的 流 程 與 接 合 特 性, 將 於 下 詳 述 2.2.1 錫 鉛 凸 塊 (Solder bumps) 錫 鉛 凸 塊 為 最 早 應 用 於 覆 晶 技 術 中, 由 於 錫 鉛 接 合 技 術 已 經 發 展 許 久, 故 此 也 為 最 成 熟 最 廣 泛 應 用 的 接 合 技 術 於 錫 鉛 凸 塊 覆 晶 接 合 技 術 中, 錫 鉛 凸 塊 的 製 作 為 覆 晶 技 術 的 成 敗 關 鍵, 目 前 常 見 的 製 作 方 式 為 電 鍍 法 (Electroplate) 及 印 刷 法 (Printing), 其 製 作 方 式 如 下 (Figure 2.4): 電 鍍 法 : 1. 晶 片 清 洗 : 清 洗 晶 片 表 面, 使 其 乾 淨 不 受 污 染 2. UBM 沈 積 :UBM 主 要 的 功 能 為 a. 附 著 (Adhesion)/ 擴 散 阻 絕 (barrier) layer;b. 潤 濕 (Wetting) layer 及 保 護 (Protection) layer 3. 微 影 成 像 : 光 阻 塗 佈 曝 光 顯 影, 將 需 要 的 圖 像 轉 印 到 wafer 上 面 9

4. 錫 鉛 電 鍍 : 利 用 電 鍍 法 獲 得 高 密 度 ( 高 品 質 ) 與 細 間 距 的 錫 鉛 凸 塊 5. 回 銲 成 球 : 將 光 阻 去 除, 同 時 去 除 底 層 的 UBM, 把 錫 鉛 凸 塊 過 回 銲 並 清 洗, 得 到 錫 鉛 凸 塊 Passivation Pad Mask Wafer 清 洗 Sputter UBM Layer PR coating & exposure 有 電 鍍 法 & 印 刷 法 曝 光 & 顯 影 Electroplated Solder Bump PR Stripping 後 續 使 用 此 Solder bumps 去 做 Solder flip chip bonding UBM Remove After Reflow Figure 2.4 電 鍍 法 錫 鉛 凸 塊 製 作 流 程 印 刷 法 : 1. 晶 片 清 洗 : 清 洗 晶 片 表 面, 使 其 乾 淨 不 受 污 染 2.UBM 沈 積 :UBM 主 要 的 功 能 為 a. 附 著 (Adhesion)/ 阻 絕 (barrier) layer;b. 潤 濕 (Wetting) layer 及 保 護 (Protection) layer 3. 錫 膏 印 刷 轉 印 : 利 用 鋼 版 印 刷 (Stencil Printing) 的 方 式 將 錫 鉛 凸 塊 轉 印 到 pad 上 4. 回 銲 成 球 : 將 錫 鉛 凸 塊 迴 銲, 即 得 所 需 要 的 錫 鉛 凸 塊 完 成 錫 鉛 凸 塊 後, 即 可 將 其 應 用 在 覆 晶 接 合 上 如 下 (Figure 2.5): 10

UMB Passivation TSM Pad Solder bump Flip process Bonding process Figure 2.5 錫 鉛 凸 塊 覆 晶 接 合 錫 鉛 凸 塊 優 點 : 1. 自 動 對 位 : 使 用 錫 鉛 凸 塊, 當 晶 片 放 置 在 排 列 好 之 溶 解 銲 料 上, 晶 片 會 自 動 對 位, 擴 大 製 程 誤 差 的 容 許 範 圍 2. 製 造 性 良 好 2.2.2 異 方 性 導 電 膠 膜 (Anisotropic conductive film, ACF)[6] 異 方 性 導 電 膠 膜 (ACF), 兼 具 單 向 導 電 及 膠 合 固 定 的 功 能 其 組 成 主 要 包 含 導 電 粒 子 及 絕 緣 膠 材 兩 部 分, 上 下 各 有 一 層 保 護 膜 來 保 護 主 成 分 使 用 時 先 將 上 膜 (Cover Film) 撕 去, 將 ACF 膠 膜 貼 附 至 Substrate 的 電 極 上, 再 把 另 一 層 PET 底 膜 (Base Film) 也 撕 掉 在 精 準 對 位 後 將 上 方 物 件 與 下 方 板 材 壓 合, 經 加 熱 及 加 壓 一 段 時 間 後 使 絕 緣 膠 材 固 化, 最 後 形 成 垂 直 導 通 橫 11

向 絕 緣 的 穩 定 結 構 異 方 性 導 電 膠 膜 使 用 在 Flip chip 上 的 製 程 流 程 如 下 (Figure 2.6): 導 電 粒 子 保 護 膠 材 ACF 異 方 性 導 電 膠 膜 Substrate 溫 度 壓 力 時 間 導 通 Substrate Substrate 壓 合 Bump & Chip 導 通 Figure 2.6 異 方 性 導 電 膠 膜 接 合 流 程 [7] ACF 有 以 下 的 優 點 : 1. 製 程 溫 度 較 低 2. 減 低 環 境 對 flip chip 的 影 響 3. 改 善 製 程 的 特 性 : 製 程 中 不 使 用 flux, 故 無 清 潔 之 問 題 ACF 的 缺 點 : 1. 較 低 的 電 子 導 電 率 2. 較 不 穩 定 的 連 結 阻 抗 :ACF 中 之 導 電 粒 子 扮 演 垂 直 導 通 的 關 鍵 角 色, 膠 材 中 導 電 粒 子 數 目 越 多 或 導 電 粒 子 的 體 積 越 大, 垂 直 方 向 的 接 觸 電 阻 越 小, 導 通 效 果 也 就 越 好 但 是, 過 多 或 過 大 的 導 電 粒 子 可 能 會 在 壓 合 的 過 程 中, 在 橫 向 的 電 極 凸 塊 間 彼 此 接 觸 連 結, 而 造 成 橫 12

向 導 通 的 短 路, 使 得 電 氣 功 能 不 正 常 3. 重 工 困 難 4. IC 腳 距 小 的 使 用 困 難 : 隨 著 IC 的 腳 距 (Pitch) 持 續 微 縮, 橫 向 腳 位 電 極 之 凸 塊 間 距 (Space) 也 越 來 越 窄, 大 大 地 增 加 ACF 在 橫 向 絕 緣 的 難 度 2.2.3 金 凸 塊 (Gold-to-Gold bumps) 由 於 以 錫 鉛 凸 塊 來 進 行 覆 晶 接 合, 其 存 在 著 製 程 複 雜 需 使 用 助 焊 劑 導 致 迴 銲 製 程 後 的 殘 留 雜 物 需 以 清 洗 劑 清 洗 排 除 鉛 的 物 染 等 缺 點 ; 且 於 高 頻 的 應 用 上, 錫 鉛 凸 塊 的 性 質 較 不 穩 定, 容 易 影 響 高 頻 的 特 性, 故 後 續 有 金 凸 塊 的 技 術 發 展 應 用 於 高 頻 元 件 上 金 凸 塊 [8] 基 本 製 程 如 下 (Figure 2.7): Passivation Pad Mask Wafer 清 洗 Sputter UBM Layer PR coating & exposure Au Au 曝 光 & 顯 影 Electroplated Gold Bump PR Stripping Au UBM Remove 後 續 使 用 此 Gold bumps 去 做 Gold-to-gold flip chip bonding Figure 2.7 電 鍍 法 金 凸 塊 製 作 流 程 金 凸 塊 (Gold-to-Gold bumps) 有 以 下 的 優 點 [9]: 13

1. 電 子 傳 導 性 佳 2. 與 高 頻 元 件 表 面 銲 墊 材 料 相 同, 較 無 表 面 接 合 介 面 之 問 題 3. 較 少 的 擴 散 與 合 金 反 應 問 題 4. 性 質 較 穩 定, 表 面 不 易 生 成 氧 化 物, 有 利 高 頻 訊 號 的 傳 遞, 避 免 訊 號 損 失 ( 由 於 高 頻 訊 號 的 傳 遞 大 多 於 導 線 的 表 面, 故 表 面 若 有 氧 化 物 的 生 成, 將 對 訊 號 的 傳 遞 產 生 不 良 的 影 響 綜 合 以 上 所 述, 比 較 錫 鉛 凸 塊 異 方 性 導 電 膠 膜 以 及 金 凸 塊 三 種 覆 晶 接 合 的 優 缺 點 如 下 (Table 2.2): Table 2.2 各 種 方 式 覆 晶 接 合 優 缺 點 比 較 錫 鉛 凸 塊 ACF 金 凸 塊 需 使 用 助 銲 劑, 容 易 造 成 污 染 無 須 使 用 助 銲 劑 無 須 使 用 助 銲 劑 製 程 較 複 雜 製 程 較 簡 單 製 程 複 雜 接 點 容 易 有 硬 脆 的 問 題 接 點 導 電 性 較 低, 且 連 接 電 阻 不 穩 定 接 點 導 電 性 良 好 可 重 工 重 工 困 難 不 可 重 工 比 較 以 上 錫 鉛 凸 塊 異 方 性 導 電 膠 膜 以 及 金 凸 塊 三 種 覆 晶 接 合 的 方 式, 由 於 錫 鉛 凸 塊 有 清 潔 及 污 染 的 問 題 以 及 異 方 性 導 電 膠 膜 有 不 穩 定 的 連 結 阻 抗, 故 此 兩 種 接 合 技 術 不 適 用 於 高 頻 元 件 的 覆 晶 連 結 使 用 金 凸 塊 由 於 有 電 14

子 傳 導 性 佳 性 質 穩 定, 不 易 產 生 氧 化 物 低 訊 號 的 損 失 等 優 點, 故 適 合 使 用 在 高 頻 元 件 覆 晶 連 結 的 使 用 2.3 可 靠 度 概 論 可 靠 度 的 觀 念 起 始 於 二 次 大 戰 期 間, 德 國 在 研 製 V-1 火 箭 時, 對 於 主 要 設 計 理 念 已 有 系 統 強 度 決 定 其 中 最 弱 環 節 的 觀 念, 而 個 別 元 件 的 良 莠 會 直 接 影 響 到 整 個 系 統 的 表 現, 所 以 在 當 時 被 視 為 相 當 重 要 的 課 題 自 從 1952 年 美 國 電 子 設 備 可 靠 顧 問 團 (AGREE) 提 出 報 告 之 後, 其 以 對 電 子 裝 備 進 行 研 究 所 得 到 的 結 論 為 基 礎, 並 依 此 結 論 定 義 可 靠 度 : 產 品 於 既 定 的 時 間 內, 在 特 定 的 使 用 環 境 條 件 下, 執 行 特 定 的 功 能, 成 功 完 成 工 作 目 標 的 機 率 2.3.1 瞬 間 故 障 率 曲 線 一 般 而 言, 產 品 的 故 障 發 生 率 函 數 曲 線 (Figure 2.8), 呈 現 出 類 似 浴 缸 的 形 狀, 又 稱 之 為 浴 缸 曲 線 [10] 該 曲 線 大 致 可 分 為 三 個 階 段, 首 先 是 (a) 初 始 故 障 期 (period of early failures), 於 此 初 期 產 品 故 障 率 較 高 的 原 因, 主 要 源 自 生 產 缺 陷, 初 始 故 障 率 也 會 隨 開 始 使 用 時 數 漸 增 而 急 速 下 降 接 著 到 達 (b) 偶 發 故 障 期 (period of random failures), 在 此 期 間, 產 品 在 某 一 時 段 內 的 故 障 率, 一 直 維 持 不 變 最 後 進 入 (c) 老 化 故 障 期 (period of aging failures), 產 品 在 某 一 時 段 內 的 故 障 率 會 隨 時 間 而 持 續 增 加, 直 到 所 有 的 產 品 全 部 故 障 為 止 15

Figure 2.8 故 障 發 生 率 函 數 曲 線 2.3.2 可 靠 度 測 試 方 法 可 靠 度 測 試 的 目 的 主 要 是 為 瞭 解 產 品 於 設 計 階 段 中, 藉 由 許 多 不 同 的 試 驗, 瞭 解 產 品 當 時 之 可 靠 度 水 準, 並 將 其 提 供 決 策 者 參 考, 以 掌 握 產 品 的 特 性 但 是 由 於 各 國 與 各 個 產 業 之 間, 其 測 試 方 式 與 標 準 均 不 同, 故 有 許 多 國 際 標 準 組 織 制 定 了 測 試 的 標 準, 如 電 子 設 備 工 程 聯 合 委 員 會 (Joint Electron Device Engineering Council, 簡 稱 JEDEC)[11] 日 本 電 子 工 業 協 會 (EIAJED)[12] 等, 其 以 過 去 長 久 以 來 IC 設 計 製 造 和 使 用 的 經 驗 為 基 礎, 制 定 了 IC 測 試 條 件, 如 溫 度 濕 度 電 壓 偏 壓 測 試 方 法 等 藉 由 這 些 標 準 獲 得 測 試 結 果, 使 得 IC 測 試 變 得 有 章 可 循, 有 法 可 依 以 下 簡 介 各 項 不 同 可 靠 度 試 驗 的 方 法 : 1. 使 用 壽 命 測 試 (Life test items): 測 試 產 品 的 穩 定 性 & 耐 久 性 16

適 用 規 範 JESD22-A-108/EIAJED-4701-D101 2. 環 境 測 試 項 目 (Environment test items): a. 預 處 理 測 試 (Precondition Test): 測 試 IC 使 用 前 在 一 定 的 濕 度 溫 度 條 件 下 儲 存 的 可 靠 度, 也 就 是 IC 從 生 產 到 使 用 之 間 儲 存 的 可 靠 度 適 用 規 範 JEDEC-JSTD-020 b. 加 速 式 溫 濕 度 及 偏 壓 測 試 (Temperature Humidity Bias Test, THB): 評 估 IC 產 品 在 高 溫 高 濕 偏 壓 條 件 下, 對 濕 氣 抵 抗 能 力 適 用 規 範 JESD22-A101/EIAJED-4701-D122 c. 高 加 速 溫 濕 度 及 偏 壓 測 試 (Highly Accelerated Stress Test, HAST): 評 估 IC 產 品 在 偏 壓 下 高 溫 高 濕 高 氣 壓 條 件 下 對 濕 度 的 抵 抗 能 力 適 用 規 範 JESD22-A110 d. 高 溫 蒸 煮 試 驗 (Pressure Cook Test, PCT): 評 估 IC 產 品 在 高 溫 高 濕 高 氣 壓 條 件 下 對 濕 度 的 抵 抗 能 力 適 用 規 範 JESD22-A102/EIAJED-4701-B123 e. 高 低 溫 循 環 試 驗 (Thermal Cycling Test, TCT): 評 估 IC 產 品 中 具 有 不 同 熱 膨 脹 係 數 的 金 屬 之 間 界 面 的 接 觸 良 率 適 用 規 範 JESD22-A104/EIAJED-4701-B-131 f. 高 低 溫 衝 擊 試 驗 (Thermal Shock Test, TST): 透 過 快 速 溫 度 的 切 換, 評 估 IC 產 品 中 具 有 不 同 熱 膨 脹 係 數 的 金 屬 之 間 界 面 的 接 觸 17

良 率 適 用 規 範 JESD22-B106/EIAJED-4701-B-141 g. 高 溫 儲 存 試 驗 (High Temperature Storage Life Test): 評 估 IC 產 品 於 實 際 使 用 之 前, 在 高 溫 條 件 下 保 持 幾 年 不 工 作 條 件 下 的 生 命 時 間 由 於 電 子 元 件 對 於 濕 氣 相 當 的 敏 感, 濕 氣 吸 收 到 內 部 為 半 導 體 構 裝 最 大 的 問 題 當 元 件 吸 收 濕 氣 後, 其 若 暴 露 於 回 流 銲 接 的 環 境 中, 當 溫 度 升 高, 其 內 部 的 濕 氣 將 會 產 生 足 夠 的 蒸 氣 壓, 進 而 損 傷 元 件 於 一 些 嚴 重 的 狀 況 下, 蒸 氣 會 使 構 裝 元 件 內 部 產 生 裂 紋, 最 嚴 重 的 狀 況 會 使 元 件 鼓 脹 或 是 爆 裂, 一 般 稱 之 為 爆 米 花 效 應 (Popcorn effect) 故 於 實 驗 中, 特 別 針 對 構 裝 元 件 的 吸 濕 狀 況 爆 米 花 效 應 高 低 溫 循 環 等 項 目 做 測 試, 以 期 瞭 解 元 件 吸 濕 的 效 應 及 晶 片 與 基 板 之 間 填 充 底 膠 對 其 金 屬 接 觸 的 影 響 狀 況 18

三 實 驗 步 驟 與 分 析 方 法 3.1 實 驗 步 驟 及 試 片 準 備 本 論 文 的 研 究, 是 將 高 頻 元 件 利 用 金 凸 塊 來 做 覆 晶 接 合, 然 後 填 入 底 膠, 利 用 推 力 機 來 測 試 覆 晶 接 合 的 力 量 大 小, 瞭 解 其 機 械 強 度 之 後 再 利 用 一 連 串 的 可 靠 度 測 試 方 法 來 瞭 解 此 金 凸 塊 覆 晶 接 合 後 的 高 頻 元 件 是 否 可 以 符 合 可 靠 度 中 的 環 境 測 試 實 驗 步 驟 如 下 (Figure 3.1): Figure 3.1 實 驗 步 驟 19

3.1.1 Substrate gold circuits and gold bumps 本 實 驗 利 用 氧 化 鋁 作 為 基 板 [13], 首 先 於 氧 化 鋁 基 板 表 面 先 鍍 上 擴 散 阻 絕 層, 然 後 再 來 將 需 要 的 金 屬 線 及 金 凸 塊 轉 印 到 基 板 表 面, 製 作 的 步 驟 如 下 (Figure 3.2 Figure 3.4 Figure 3.5): 1. 於 Al2O3 基 板 上 先 鍍 上 一 層 Au(500A o )&Ti(300A o ) Ti 主 要 的 功 能 為 附 著 層 及 diffusion barrier;au 主 要 作 為 金 屬 導 線 及 金 凸 塊 的 seed layer 2. 於 晶 片 上 塗 佈 上 一 層 薄 光 阻 (S818), 3. 利 用 電 鍍 法 於 光 阻 未 覆 蓋 的 位 置 鍍 上 金 屬 Au(500A ) Ti(300A ) Substrate Al 2 O 3 Substrate Mask Thin PR (S1818) PR coating & exposure Au Substrate Substrate 曝 光 & 顯 影 ( 光 阻 去 除 ) Gold electroplate (Substrate gold line) Figure 3.2 基 板 金 屬 線 路 製 作 4. 移 去 光 阻, 即 完 成 金 屬 導 線 之 圖 案 轉 移 5. 於 晶 片 上 塗 佈 上 一 層 厚 膜 光 阻 (PR type:s818,figure 3.3), 經 過 曝 光 顯 影, 定 義 出 金 凸 塊 的 位 置 ( 此 位 置 連 接 金 屬 導 線 的 一 端 ) 20

60μm Figure 3.3 SEM image of the thick PR 6. 利 用 電 鍍 法 將 未 有 光 阻 覆 蓋 的 位 置 鍍 上 金 凸 塊 Substrate Substrate Mask Thick PR (S1818) PR coating & exposure Substrate 曝 光 & 顯 影 ( 光 阻 去 除 ) Substrate Gold electroplate (Bump) Figure 3.4 基 板 金 凸 塊 製 作 7. 移 去 光 阻, 即 完 成 金 凸 塊 8. 去 除 未 有 金 屬 導 線 及 金 凸 塊 覆 蓋 的 Au(500A o )&Ti(300A o ) 層 ( 去 除 Au(500A o ) 使 用 KI/I2 溶 液 ; 去 除 Ti(300A o ) 使 用 HF/H2O(1:100) 溶 液 ) 21

Substrate Substrate 光 阻 去 除 去 除 Au(500A ):KI/I 2,solution 去 除 Ti(300A ):HF/H 2 O(1:100) 3.6) Figure 3.5 基 板 金 屬 線 路 及 金 凸 塊 完 成 經 過 以 上 步 驟, 即 完 成 Al2O3 基 板 金 屬 導 線 及 金 凸 塊 的 製 程 (Figure Figure 3.6 SEM image of the gold circuits and gold bumps 3.1.2 Chip gold circuits 取 用 高 頻 元 件, 使 其 經 過 一 連 串 的 微 影 電 鍍 等 製 程, 將 所 需 要 的 金 屬 線 圖 案 轉 印 到 高 頻 元 件 的 表 面 其 製 程 流 程 如 下 (Figure 3.7): 1. 將 高 頻 元 件 晶 粒 表 面 覆 蓋 上 一 層 光 阻 (S818) 2. 經 過 曝 光 顯 影, 定 義 出 金 屬 導 線 的 位 置 3. 利 用 電 鍍 法 於 光 阻 未 覆 蓋 的 位 置 鍍 上 金 屬 22

4. 去 除 光 阻 後, 晶 粒 表 面 的 金 屬 導 線 線 路 即 完 成 High frequency chip High frequency chip Mask PR (S1818) PR coating & exposure Au High frequency chip High frequency chip 曝 光 & 顯 影 ( 光 阻 去 除 ) Gold electroplate (Substrate gold line) Au High frequency chip Chip side view Chip top view Figure 3.7 晶 粒 表 面 金 屬 線 製 作 3.1.3 Flip-chip assembly 取 用 完 成 金 屬 線 路 & 金 凸 塊 的 基 板 及 chip, 進 行 覆 晶 接 合, 使 chip 的 訊 號 得 以 傳 遞 出 去 我 們 選 用 熱 壓 法 來 做 覆 晶 接 合, 製 作 方 式 如 下 (Figure 3.8 Figure 3.9): 1. 將 上 述 所 完 成 金 屬 導 線 的 晶 粒 及 完 成 金 屬 導 線 & 金 凸 塊 的 基 板 各 自 放 於 300 的 熱 板 上 2. 晶 粒 翻 轉 倒 置, 且 將 晶 粒 上 的 金 屬 導 線 對 準 基 板 的 金 凸 塊 23

3. 利 用 熱 壓 法, 將 晶 粒 壓 在 基 板 的 金 凸 塊 上 180~240 秒 ( 使 用 的 壓 力 為 10g/bump, 故 總 共 施 加 壓 力 為 60g), 使 晶 粒 上 得 金 屬 導 線 與 基 板 上 的 金 凸 塊 接 合 ( 覆 晶 接 合 後 的 高 度 約 20~30μm) Bonding force: 6ea bump * 10g/ea = 60g Gold bump Hot plate High frequency chip Substrate Up hot plate T:300 Bump 高 度 20~30μm Hot plate Down hot plate T:300 Figure 3.8 金 凸 塊 覆 晶 接 合 Figure 3.9 SEM image of the gold bumps flip-chip 24

3.1.4 Underfilling[14] 將 完 成 覆 晶 接 合 後 的 元 件, 利 用 點 膠 的 方 式 來 填 滿 晶 片 與 基 板 之 間 的 空 隙 其 利 用 毛 細 現 象 的 原 理, 讓 膠 流 動 並 且 填 滿 空 隙, 此 種 製 程 稱 為 底 膠 填 充 (Underfill)(Figure 3.10 Figure 3.11) Substrate Substrate 利 用 毛 細 現 象, 將 underfill 膠 材 吸 附 至 chip 底 下, 直 至 填 滿 為 止 Underfill Complete Figure 3.10 底 膠 填 充 流 程 Figure 3.11 SEM image of the flip-chip structure after underfill 25

底 膠 填 充 除 了 可 以 固 定 晶 片 外, 還 有 保 護 晶 片 與 基 板 的 接 合, 不 受 外 界 影 響 破 壞 提 高 元 件 的 機 械 強 度 與 可 靠 度 ( 避 免 濕 氣 入 侵 及 熱 膨 脹 係 數 不 同 所 造 成 的 破 壞, 常 用 材 料 熱 膨 脹 係 數 如 Table 3.1) 等 功 能 Table 3.1 常 用 材 料 熱 膨 脹 係 數 Materials CTE(ppm/oC) Chip Si 2.5 GaAs 5.7 Bump Au 14.3 Cu 17 Solder 20~24 Substrate Al2O3 4 FR4 18 Underfill Epoxy resin 20~40 3.2 Mechanical and reliability tests 完 成 底 膠 填 充 的 覆 晶 接 合 元 件, 我 們 將 利 用 一 連 串 機 械 力 及 可 靠 度 試 驗, 來 瞭 解 經 過 此 製 程 流 程 的 高 頻 元 件, 其 可 靠 度 的 狀 況 為 何 3.2.1 Shear force test[15] 覆 晶 接 合 封 裝 我 們 可 使 用 晶 粒 推 力 機 來 測 試 其 覆 晶 接 合 強 度 及 底 膠 填 充 黏 著 的 強 度, 也 可 藉 此 方 式 來 瞭 解 其 抵 抗 外 界 的 能 力 是 否 符 合 我 們 所 預 期 測 試 的 方 式 如 下 (Figure 3.12): 26

1. 將 元 件 固 定 在 治 具 上, 調 整 推 刀 的 位 置, 使 推 刀 位 於 晶 粒 的 前 方 適 當 位 置 2. 推 力 測 試 : 按 測 試 鍵, 推 刀 開 始 往 晶 粒 方 向 移 動, 推 動 晶 粒 而 獲 得 推 力 的 測 試 數 值 (Bonding tester 如 Figure 3.13) 推 刀 Substrate 推 刀 Without Underfill Underfill Figure 3.12 推 力 測 試 Figure 3.13 PHESCA bonding tester 27

3.2.2 Thermal cycling test (TCT)[16] 於 溫 度 循 環 測 試 (TCT) 中, 我 們 將 依 照 依 據 電 子 設 備 工 程 聯 合 委 員 會 JEDEC JESD22-A104 國 際 標 準, 測 試 覆 晶 接 合 元 件 於 125 ~-55 的 溫 度 循 環 中, 分 別 於 200 400 600 800 及 1000 cycles 下, 高 頻 元 件 阻 抗 及 高 頻 特 性 的 變 化 狀 況 溫 度 循 環 測 試 溫 度 與 時 間 的 變 化 曲 線 (Profile) 說 明 如 下 (Figure 3.14): 1. 溫 度 於 -55 下, 停 留 15 分 鐘 2. 於 5 分 鐘 內, 溫 度 由 -55 升 溫 至 125 3. 溫 度 於 -125 下, 停 留 15 分 鐘 4. 於 5 分 鐘 內, 溫 度 由 125 降 溫 至 -55 重 複 上 述 1~4 的 步 驟, 即 為 一 個 循 環 (TCT tester 如 Figure 3.15) 125 15 min 5 min 5 min -55 15 min 15 min Figure 3.14 Thermal cycling test 升 降 溫 曲 線 28

Figure 3.15 KSON thermal cycling tester 3.2.3 吸 濕 測 試 [17][18] 由 於 濕 氣 對 於 電 子 元 件 的 不 良 影 響 相 當 大, 故 藉 由 吸 濕 測 試 瞭 解 元 件 覆 晶 接 合 封 裝 的 材 料 的 吸 濕 狀 況, 測 試 步 驟 如 下 (Figure 3.16): Figure 3.16 吸 濕 測 試 流 程 1. 將 元 件 置 放 在 125 的 烤 箱 內, 烘 烤 24 小 時, 將 元 件 內 所 有 的 濕 氣 全 部 去 除, 然 後 置 於 電 子 天 秤 測 量 完 全 乾 燥 元 件 的 重 量 多 少 2. 把 已 經 去 除 濕 氣 的 元 件 放 置 於 設 定 為 85 /85% 的 恆 溫 恆 濕 chamber 29

內 ( 恆 溫 恆 濕 chamber 如 Figure 3.17), 使 其 吸 收 濕 氣 3. 每 隔 一 段 時 間 使 用 電 子 天 秤 量 測 重 量, 繪 製 元 件 重 量 與 時 間 的 關 係 圖, 即 可 瞭 解 吸 濕 量 與 時 間 的 變 化 關 係 Figure 3.17 KSON 恆 溫 恆 濕 機 3.2.4 爆 米 花 測 試 (Popcorn Test) 由 於 元 件 完 成 封 裝 後, 暴 露 於 一 般 環 境 會 持 續 吸 濕, 此 吸 收 的 濕 氣 於 一 般 的 使 用 環 境 溫 度 下, 還 不 會 產 生 太 大 的 問 題 但 在 此 元 件 完 成 封 裝 後 出 廠 到 下 游 SMT 廠 使 用, 將 會 因 為 需 經 過 紅 外 線 迴 銲 爐 的 高 溫 ( 溫 度 約 220 ), 致 使 吸 收 的 濕 氣 體 積 急 速 膨 脹, 元 件 可 能 膨 脹 凸 起 或 是 產 生 裂 縫 故 透 過 爆 米 花 測 試 (Popcorn test) 可 以 模 擬 元 件 完 成 覆 晶 接 合 封 裝 後, 其 離 開 乾 燥 的 環 境 後, 多 久 時 間 內 必 須 完 成 SMT 的 製 程, 以 免 發 生 因 為 吸 收 濕 氣, 而 後 續 經 過 SMT 製 程 的 高 溫, 造 成 構 裝 元 件 膨 脹 凸 起 或 產 生 裂 縫 的 情 況 爆 米 花 測 試 的 30

流 程 如 下 (Figure 3.18): Figure 3.18 爆 米 花 試 驗 流 程 1. 將 元 件 置 放 在 125 的 烤 箱 內, 烘 烤 24 小 時, 將 元 件 內 所 有 的 濕 氣 全 部 去 除 2. 依 照 JEDEC JSTD-020 Level 3 的 測 試 標 準 ( 各 Level 的 測 試 標 準 參 照 Table 3.2), 將 元 件 置 放 在 設 定 為 60 /60% 恆 溫 恆 濕 的 chamber 內, 使 其 連 續 吸 收 濕 氣 40 個 小 時 31

Table 3.2 Moisture Sensitivity Levels 3. 將 連 續 吸 收 濕 氣 40 小 時 的 元 件, 使 其 連 續 三 次 經 過 220 的 紅 外 線 迴 銲 爐 (IR reflow) 4. 檢 視 覆 晶 封 裝 元 件 的 外 觀, 確 認 是 否 有 膨 脹 變 形 5. 將 此 元 件 測 試 DC 阻 值 狀 況, 藉 此 可 確 認 是 否 有 開 路 / 短 路 的 狀 況 (Open/short test) 3.2.5 Electric resistance measurement 我 們 可 以 透 過 電 阻 值 的 量 測 ( 電 阻 值 測 試 機 如 Figure 3.20), 瞭 解 各 階 段 完 成 測 試 的 sample 其 電 阻 值 變 化 的 狀 況, 且 也 可 以 藉 此 瞭 解 高 頻 訊 號 傳 輸 之 線 路 的 狀 況 是 否 有 產 生 任 何 的 變 化 電 阻 值 測 試 的 原 理 如 下 (Figure 3.19): 1. 於 金 屬 線 路 兩 端 給 予 一 定 的 電 流 值 32

2. 由 step 1 中 給 予 的 定 電 流, 可 以 於 金 屬 線 路 的 兩 端 量 測 到 電 壓 3. 將 給 予 的 電 流 值 與 量 測 到 的 電 壓 值, 藉 由 R( 電 阻 值 )=V( 電 壓 )/I( 電 流 ), 即 可 以 計 算 出 此 金 屬 線 路 的 電 阻 值 1. 給 予 定 電 流 2. 量 測 電 壓 Substrate Figure 3.19 電 阻 值 量 測 Figure 3.20 DC 阻 抗 量 測 器 3.2.6 RF measurement RF 的 測 試 使 用 VNA(Vector Network Analyzer), 利 用 On-wafer probing measure method 來 量 測 高 頻 元 件 的 S11(Return loss) 及 S21(Insertion 33

loss) (RF 特 性 量 測 機 台 如 Figure 3.21) Figure 3.21 RF 測 試 機 34

四 結 果 與 討 論 4.1 覆 晶 連 接 封 裝 推 力 比 較 將 3.1.3 無 底 膠 填 充 及 3.1.4 有 底 膠 填 充 的 覆 晶 接 合 元 件, 使 用 晶 粒 推 力 機 測 試 有 / 無 底 膠 填 充 的 覆 晶 接 合 的 機 械 強 度 結 果 如 下 : Without underfill With underfill(capillarity) Shear force(g) 190.4 2052 後 續 將 此 組 覆 晶 接 合 封 裝 送 入 如 3.2.2 的 TCT chamber 內 ( 使 用 溫 度 條 件 :-55 ~-125 ) 放 置 1000 cycles, 之 後 測 試 其 覆 晶 接 合 的 機 械 強 度 為 : Without underfill With underfill(capillarity) Shear force(g) 19 1584 比 較 TCT 前 後 & without/with underfill 的 覆 晶 接 合 之 機 械 強 度 如 下 (Figure 4.1): Shear force(g) 2500 2000 1500 1000 Befor TCT Shear force(g) After TCT Shear force(g) 2052 1584 500 0 190.4 19 Without underfill With underfill(capillarity) Figure 4.1 TCT 前 後 有 / 無 底 膠 填 充 shear force 比 較 由 Figure 4.1 shear force 比 較 之 數 據 中 可 得 知 有 / 無 底 膠 填 充 的 覆 晶 接 合 的 機 械 強 度 差 異 甚 大, 尤 其 是 在 TCT 1000 cycles 後, 無 底 膠 填 充 35

的 覆 晶 接 合 其 機 械 強 度 更 是 大 幅 衰 退 了 10 倍 之 多, 相 較 於 有 底 膠 填 充 的 覆 晶 接 合 機 械 強 度 僅 衰 退 22.8% 故 底 膠 填 充 對 於 覆 晶 接 合 的 機 械 強 度 影 響 相 當 大 4.2 經 TCT 測 試 後, 覆 晶 接 合 的 電 阻 值 的 變 化 將 分 別 完 成 3.2.2 TCT 測 試 (0 200 400 600 800 1000 cycles) 的 測 試 樣 本, 量 測 金 屬 線 路 的 電 阻 值, 其 變 化 狀 況 如 下 : 1. Electric resistance of flip chip without underfill 由 無 底 膠 填 充 的 覆 晶 接 合 電 阻 值 測 試 數 據 (Table 4.1) 可 知,#2 & #3 樣 本 於 TCT 第 1000 cycles 測 試 時 電 阻 值 急 遽 升 高, 顯 示 此 兩 個 樣 本 於 此 階 段 發 生 了 線 路 損 壞 或 是 開 路 的 情 況 Table 4.1 Electric resistance of flip chip without underfill Electric Resistance (Ω) of Flip Chip Without Underfill Cycles #1 #2 #3 #4 #5 Avg. Fail rate 0 0.5214 0.5013 0.5107 0.5128 0.5047 0.51018 0% 200 0.474 0.457 0.463 0.46 0.454 0.4616 0% 400 0.5297 0.5197 0.527 0.5335 0.5196 0.5259 0% 600 0.5267 0.5128 0.5315 0.5223 0.5128 0.52122 0% 800 0.5515 0.5127 0.528 0.5444 0.5151 0.53034 0% 1000 0.5229 6.02E+06 0.5133 0.5024 0.512867 40% 比 較 各 個 樣 本 於 不 同 TCT 階 段 之 電 阻 值 變 化 的 狀 況 並 繪 製 成 比 較 圖 (Figure 4.2) 由 電 阻 值 變 化 趨 勢 來 看, 其 幾 乎 都 維 持 一 定 的 數 值, 並 無 發 生 太 大 變 化 ( 除 #2 #3 於 第 1000 cycles 電 阻 值 急 遽 升 高 36

除 外 ) 0.8 Electric Resistance (Ω) of Flip Chip Without Underfill #1 #2 #3 #4 #5 電 阻 值 (Ω) 0.6 0.4 0.2 0 0 200 400 600 800 1000 Cycles Figure 4.2 無 底 膠 填 充 覆 晶 接 合 於 TCT 測 試 電 阻 值 變 化 2. Electric resistance of flip chip with underfill 由 有 經 過 底 膠 填 充 的 覆 晶 接 合 電 阻 值 測 試 數 據 (Table 4.2) 可 知,#4 於 TCT 第 800 cycles 測 試 時, 其 電 阻 值 急 遽 的 升 高, 顯 示 此 樣 本 於 此 階 段 發 生 了 線 路 損 傷 或 是 開 路 的 情 況 Table 4.2 Electric resistance of flip chip with underfill Electric Resistance (Ω) of Flip Chip With Underfill Cycles #1 #2 #3 #4 #5 Avg. Fail rate(%) 0 0.4944 0.5142 0.499 0.4919 0.5021 0.50032 0% 200 0.44 0.452 0.477 0.474 0.471 0.4628 0% 400 0.5035 0.5111 0.5345 0.5356 0.5452 0.52598 0% 600 0.5036 0.5181 0.5532 0.5766 0.5557 0.54144 0% 800 0.5093 0.5281 0.5389 6.7 0.5642 0.535125 20% 1000 0.4912 0.5033 0.5249 8.73 0.5659 0.521325 20% 比 較 各 樣 本 於 不 同 TCT 階 段 之 電 阻 值 變 化 的 狀 況 並 繪 製 成 比 較 圖 (Figure 4.3) 其 電 阻 值 於 TCT 各 個 階 段 測 試 的 數 值 幾 乎 維 持 一 定, 37

並 無 發 生 太 大 的 變 化 (#4 於 第 800 cycles 電 阻 值 急 遽 升 高 除 外 ) 電 阻 值 (Ω) 10 8 6 4 2 0 Electric Resistance (Ω) of Flip Chip With Underfill 0 200 400 600 800 1000 Cycles #1 #2 #3 #4 #5 Figure 4.3 有 底 膠 填 充 覆 晶 接 合 於 TCT 測 試 電 阻 值 變 化 4.3 有 / 無 底 膠 填 充 覆 晶 接 合 高 頻 特 性 變 化 狀 況 比 較 比 較 無 填 充 底 膠 及 有 填 充 底 膠 的 覆 晶 接 合 之 高 頻 特 性, 由 實 驗 數 據 可 知 有 填 充 底 膠 的 覆 晶 接 合 於 S11(return loss) 的 depth peak 變 動 了, 且 整 體 高 頻 特 性 曲 線 也 變 差 了 (Figure 4.4); 另 外 於 S21(insertion loss) 的 特 性 表 現 上, 有 底 膠 填 充 也 比 無 底 膠 填 充 的 覆 晶 接 合 差 了 許 多 (Figure 4.5) 38

Figure 4.4 有 / 無 底 膠 填 充 覆 晶 接 合 高 頻 特 性 (S11) 差 異 Figure 4.5 有 / 無 底 膠 填 充 覆 晶 接 合 高 頻 特 性 (S21) 差 異 39

此 結 果 可 能 為 底 膠 填 充 改 變 了 高 頻 元 件 整 體 的 介 電 常 數, 致 使 高 頻 的 特 性 變 差 所 以 我 們 將 有 底 膠 填 充 的 高 頻 元 件 變 更 其 線 路 設 計 (Figure 4.6), 並 測 量 其 高 頻 特 性 (Figure 4.7), 結 果 如 下 : Sub side Chip side Figure 4.6 高 頻 元 件 線 路 設 計 變 更 Figure 4.7 高 頻 元 件 線 路 設 計 變 更 後 之 高 頻 特 性 40

由 高 頻 特 性 量 測 的 結 果 可 知, 經 過 線 路 設 計 之 高 頻 元 件, 其 S11(20dB 以 下 ) & S21(0.5dB 以 內 ) 皆 可 以 測 到 65GHz, 比 無 線 路 設 計 之 高 頻 元 件 的 結 構 還 要 好 很 多 4.4 TCT 測 試 前 後 覆 晶 接 合 RF 變 化 狀 況 比 較 比 較 有 底 膠 填 充 覆 晶 接 合 於 TCT 1000 cycles(-55 ~125 ) 前 後 高 頻 特 性 的 變 化, 由 Figure 4.8 及 Figure 4.9 可 得 知, 樣 本 在 經 過 TCT 1000 cycles 後, 其 S11 & S21 高 頻 特 性 的 表 現 變 化 不 大 Figure 4.8 TCT 前 後, 有 底 膠 填 充 覆 晶 接 合 高 頻 特 性 (S11) 差 異 41

Figure 4.9 TCT 前 後, 有 底 膠 填 充 覆 晶 接 合 高 頻 特 性 (S21) 差 異 4.5 Moisture absorption test 依 循 3.2.3 之 吸 濕 測 試 步 驟, 來 測 試 有 / 無 底 膠 填 充 之 覆 晶 接 合 材 料 吸 濕 的 狀 況, 測 試 的 結 果 如 下 : 1. Without underfill 無 底 膠 填 充 覆 晶 接 合 吸 濕 的 數 據 如 Table 4.3, 將 其 繪 製 時 間 VS 重 量 的 關 係 圖 (Figure 4.10), 便 可 瞭 解 無 底 膠 填 充 覆 晶 接 合 吸 濕 的 趨 勢 42

Table 4.3 Without underfill 覆 晶 接 合 吸 濕 重 量 變 化 小 時 0 1 4 5 6 7 8 重 量 (g) 0.0134 0.0135 0.0137 0.0136 0.0134 0.0137 0.0135 小 時 9 23 24 25 27 28 29 重 量 (g) 0.014 0.0136 0.0138 0.0137 0.0135 0.0136 0.0138 小 時 32 33 48 49 53 57 72 重 量 (g) 0.0137 0.0136 0.0136 0.0138 0.0132 0.0145 0.0135 小 時 76 78 81 96 100 103 105 重 量 (g) 0.0132 0.0139 0.0141 0.014 0.0138 0.0136 0.0141 小 時 120 124 127 129 144 148 172 重 量 (g) 0.0134 0.0134 0.0136 0.0133 0.014 0.0135 0.0136 小 時 176 192 196 199 216 220 223 重 量 (g) 0.0135 0.0138 0.0134 0.014 0.0133 0.0135 0.0138 0.015 Without underfill Without underfill 0.0145 重 量 (g) 0.014 0.0135 0.013 0.0125 0 6 23 28 48 72 96 120 144 192 220 時 數 Figure 4.10 無 底 膠 填 充 覆 晶 接 合 時 間 VS 重 量 由 上 列 的 數 據 內 容, 可 得 知 經 過 223 小 時 吸 濕 後, 無 底 膠 填 充 的 覆 晶 接 合 的 重 量 由 原 本 的 0.0314g 增 加 到 0.0318g 增 加 了 2.4% 2. With underfill 有 底 膠 填 充 覆 晶 接 合 吸 濕 的 數 據 如 Table 4.4, 將 其 繪 製 時 間 VS 重 43

量 的 關 係 圖 (Figure 4.11), 便 可 瞭 解 有 底 膠 填 充 覆 晶 接 合 吸 濕 的 趨 勢 Table 4.4 With underfill 覆 晶 接 合 吸 濕 數 據 小 時 0 1 4 5 6 7 8 重 量 (g) 0.0122 0.0128 0.0129 0.013 0.0129 0.0131 0.013 小 時 9 23 24 25 27 28 29 重 量 (g) 0.0128 0.0126 0.0128 0.0129 0.0128 0.013 0.0132 小 時 32 33 48 49 53 57 72 重 量 (g) 0.0127 0.0128 0.013 0.0129 0.0129 0.0133 0.0131 小 時 76 78 81 96 100 103 105 重 量 (g) 0.0129 0.0135 0.0128 0.0131 0.0126 0.0129 0.0136 小 時 120 124 127 129 144 148 172 重 量 (g) 0.0128 0.0128 0.0131 0.0128 0.0132 0.0132 0.0129 小 時 176 192 196 199 216 220 223 重 量 (g) 0.0131 0.0128 0.0128 0.0131 0.0129 0.0127 0.0131 0.014 Capillarity Capillarity underfill 0.0135 重 量 (g) 0.013 0.0125 0.012 0.0115 0 23 28 48 72 96 120 144 192 220 6 小 時 Figure 4.11 有 底 膠 填 充 覆 晶 接 合 時 間 VS 重 量 由 上 列 的 數 據 內 容, 可 得 知 經 過 223 小 時 吸 濕 後, 有 底 膠 填 充 的 覆 晶 接 合 的 重 量 由 原 本 的 0.0122g 增 加 到 0.0131g 增 加 了 6.87% 44

4.6 Popcorn test 依 循 3.2.4 Popcorn test 測 試 流 程, 量 測 popcorn test 前 後 電 阻 值 的 變 化 狀 況 如 下 : Before popcorn test After popcorn test Without underfill (Ω) 0.6363 0.68 With underfill (Ω) 0.3692 0.52 將 以 上 數 據 繪 製 成 關 係 圖 (Figure 4.12) 0.8 Without underfill (Ω) With underfill (Ω) 電 阻 值 (Ω) 0.6 0.4 0.2 0 Before popcorn test After popcorn test Figure 4.12 Popcorn 測 試 前 後 之 電 阻 值 變 化 無 底 膠 填 充 的 覆 晶 接 合 經 過 popcorn test 後, 其 電 阻 值 幾 乎 不 變 ; 有 底 膠 填 充 的 覆 晶 接 合 其 電 阻 值 略 為 上 升 45

五 結 論 由 於 覆 晶 接 合 用 於 高 頻 元 件 的 連 接 有 許 多 的 好 處, 但 若 單 單 只 有 覆 晶 接 合 時, 其 機 械 強 度 相 當 小, 僅 為 有 底 膠 填 充 的 覆 晶 接 合 的 十 分 之 一 左 右, 故 於 應 用 上 會 有 許 多 的 限 制 經 過 TCT 1000 cycles 測 試 後, 發 現 無 底 膠 填 充 之 覆 晶 接 合 其 機 械 強 度 衰 退 了 10 倍 左 右, 比 起 有 底 膠 填 充 之 覆 晶 接 合 的 機 械 強 度 還 要 小 很 多 ; 另 外, 我 們 測 試 於 0 200 400 600 800 1000 cycles 的 樣 本 電 阻 值, 發 現 不 管 有 / 無 底 膠 填 充 的 覆 晶 接 合 其 電 阻 值 之 變 化 皆 不 大 綜 合 以 上 覆 晶 接 合 之 機 械 強 度 測 試 & TCT 電 阻 值 測 試 的 實 驗 數 據 來 看, 若 欲 將 覆 晶 接 合 技 術 應 用 於 高 頻 元 件 的 連 接 上 且 欲 使 其 有 較 高 的 可 使 用 性 與 可 靠 度, 底 膠 填 充 是 必 需 的 因 我 們 欲 將 底 膠 填 充 應 用 在 高 頻 元 件 覆 晶 接 合 中, 故 我 們 必 須 由 實 驗 測 試 中, 瞭 解 底 膠 填 充 對 於 高 頻 元 件 覆 晶 接 合 會 產 生 何 種 影 響? 藉 由 實 驗 測 試 有 / 無 底 膠 填 充 的 高 頻 元 件 覆 晶 接 合 之 高 頻 特 性, 發 現 有 底 膠 填 充 的 覆 晶 接 合 其 S11 & S21 均 會 變 得 比 原 本 沒 有 底 膠 填 充 的 覆 晶 接 合 還 要 差 其 可 能 因 為 底 膠 的 填 充 而 改 變 了 整 體 的 介 電 常 數, 故 使 測 得 的 高 頻 特 性 變 差, 其 無 法 展 現 初 始 設 計 所 預 期 的 結 果 此 部 份 可 以 藉 由 高 頻 元 件 的 設 計 來 改 善 ( 材 料 線 路 layout 等 ) 此 次 實 驗 即 變 更 高 頻 元 件 及 基 板 的 線 路 設 計, 量 測 高 頻 特 性, 其 S11(20dB 以 下 ) & S21(0.5dB 以 內 ) 皆 可 以 測 到 65GHz, 此 結 果 比 無 線 路 設 計 之 底 膠 填 充 高 頻 元 件 還 要 好 許 多 另 外, 實 驗 也 同 時 測 試 TCT 46

前 後 對 於 有 底 膠 填 充 覆 晶 接 合 之 高 頻 特 性 影 響 為 何? 藉 由 實 驗 的 數 據 來 看, 經 過 TCT 1000 cycles 測 試 的 樣 本, 其 高 頻 特 性 並 無 較 劇 烈 的 變 化 由 於 欲 瞭 解 使 用 底 膠 填 充 的 覆 晶 接 合 可 否 於 後 續 SMT 的 製 程 中 所 使 用, 故 設 計 吸 濕 及 popcorn 兩 項 測 試 來 進 行 試 驗, 試 驗 結 果 如 下 : 1. 吸 濕 測 試 : 有 底 膠 填 充 的 覆 晶 接 合 於 完 成 223 小 時 的 吸 濕 後, 其 總 重 量 上 升 了 6.87%, 較 無 底 膠 填 充 的 覆 晶 接 合 高 了 4.47% 2. Popcorn test: 將 有 底 膠 填 充 的 覆 晶 接 合 依 循 JEDEC JSTD-020 level 3 的 測 試 標 準 進 行 測 試 於 完 成 測 試 後, 檢 視 覆 晶 接 合 元 件 外 觀 上 並 無 凸 起 或 是 裂 痕, 且 經 過 電 阻 值 的 量 測, 確 認 電 阻 值 的 上 升 於 可 接 受 的 範 圍 內 經 由 以 上 兩 點 證 實, 有 底 膠 填 充 的 覆 晶 接 合 可 以 pass JEDEC JSTD-020 level 3 的 吸 濕 測 試 標 準, 可 應 用 於 後 續 的 SMT 製 程 47

六 參 考 文 獻 1. Takaaki Ohsaki, Electronic Packaging in the 90s A Perspective from Asia" 2. http://elearning.stut.edu.tw/teach/electron/coat.htm 3. L. Gehman, Bonding Wire Microelectronics Interconnections," IEEE Trans. On Comp. 4. 陳 信 文 陳 立 軒 林 永 森 陳 志 銘, 電 子 構 裝 技 術 與 材 料 P135,2004 5. Katarina Boustedt, Ericsson Microwave Systems, GHz Flip Chip An Overview" 6. Electrically Conductive Adhesives (ECAs):J.M.Kim et al.journal of Electronic Materials,Vol.33(11),2004 7. Myung Jin Yim, Associate Member, IEEE, In Ho Jeong, Hyung-Kyu Choi, Jin-Sang Hwang, Jin-Yong Ahn, Woonseong Kwon, and Kyung-Wook Paik, Member, IEEE, Flip Chip Interconnection With Anisotropic Conductive Adhesives for RF and High-Frequency Applications" 8. The process and equipment technology of thermosonic flip-chip bonding P219: 徐 嘉 彬, 劉 俊 賢, 機 械 工 業 雜 誌 258 期 9. L.K.Cheah,Y.M.Tan,J.Wei and C.K.Wong, Gold to Gold Thermosonic Flip-Chip Bonding" 48

10. 荻 本 英 二,CSP 技 術 P146,2000 11. http://www.jedec.org/ 12. http://www.eia.org/ 13. Manfred Boheim, Uhland Goebel, Low Cost Packages for Micro- and Millimeterwave Circuits" 14. Zhping Feng, Wenge Zhang, Bingzhi Su, K. C. Gupta, Fellow, IEEE, and Y. C. Lee, RF and Mechanical Characterization of Flip-Chip Interconnects in CPW Circuits with Underfill 15. L. K. Cheah, Y. M. Tan, J. Wei and C. K. Wong, Gold to Gold Thermosonic Flip-Chip Bonding" 16. T Braum *, K. F. Becker, M. Koch, V. Bader, R. Aschenbrenner, H. Reichl, High-temperature reliability of Flip Chip assemblies" 17. Zhuqing Zhang, Jicun Lu*, C.P. Wong, A Novel Approach for Incorporating Silica Filler into No-Flow Underfill" 18. L. K. The, M. Teo, E. Anto. C. C. Wong, S. G. Mhaisalkar, P. S. Teo, and E.H. Wong, Moisture-Induced Failure of Adhesive Flip Chip Interconnects" 49