- PDF Free Download

GW EDA VHDL VHDL VHDL VHDL ADC009 0 FPGA PC

GW EDA a GW EDA beda README.TXT c d 0 e

J MZH +V GND -V D/A +V GND S JA J D D D D D D D D C K J J VGA VGA B EDA JB B J HC B RS- CON CON HC PS/ CPLD/FPGA J RS- GALV/ B SWG9 GALV/ EU EU J SW9 SW0 EU -A GW-CK Clock0 IN0 AIN0 JP A/D D9 D0 D D D D D D IN AIN JPA JPB JPC VR A/D AOUT D/A

USB VGA TO FPGA TO MCU IC0 K 0MHz RS X LCD FUSE D D D D D D D D VS IC SPEAKER IC IC isppac0 DAC ADC 0MHz >=0MHz isp -db BW 0MHz IC FPGA ALTERA FPGA C0A GW-SOC+ IC CON APEX 0KE STRATIX CYCLONE FLASH ROM CON PRG-PW SOC IC IC IC IC9 IC IC IC9 IC MHz.9MHz ROM IC9 IC IC IC DAC IC0 ADC ON D D D D D D D0 D9 0 9 K PS/ PS/ K AIN0 AIN GND AOUT -B GW-PK

GWDVP GW JA JB FPGA/CPLD V FPGA CPLDV FPGA/CPLD EPK0/0/00EPF0K0E.V ByteBlasterMV () FPGA/CPLD GW V GW JV JV FPGA/CPLD.V.V SEL GW-GK SEL AH GW-GK BH ASIC GW-GK/IC J J I/O.V(IO) V V.0V EPK0/0/00 EPF0K0E/0E J.VJV+.V V.0V ~ ~ ~ ~ ~ ~

~~~ ~ ~ ~ ~ ~ ~ PIO~PIO PIO~PIO ~

() NO. NO.0 9

~ ~ ~ JPB 0

D D D D D D D D PIO9-PIO PIO-PIO0 PIO-PIO PIO-PIO PIO-PIO PIO9-PIO PIO-PIO0 PIO-PIO SPEAKER FPGA/CPLD PIO PIO PIO PIO PIO PIO D D D D D D PIO--PIO PIO-PIO PIO-PIO HEX HEX NO.0

ÑïÉùÆ ÒëÂëÆ ÒëÂëÆ ÒëÂëÆ ÒëÂëÆ ÒëÂëÆ ÒëÂëÆ ÒëÂëÆ ÒëÂëÆ D D D D D D D D PIO PIO PIO PIO PIO PIO0 PIO9 PIO D D D D D D D0 D9 PIO9-PIO PIO-PIO0 PIO-PIO PIO-PIO PIO-PIO PIO9-PIO PIO-PIO0 PIO-PIO FPGA/CPLD Ä ±êð¾æ PIO-PIO PIO PIO PIO PIO PIO PIO PIO PIO0 SPEAKER ¼ü ¼ü ¼ü ¼ü ¼ü ¼ü ¼ü ¼ü ÊµÑéµçÂ ½á¹¹Í¼ NO.

VSPIO HSPIO BPIO GPIO RPIO0 GND PIO PIO PS/ J PC RS- B MHZA P P P X X P P0 P RST GND 9 0 PIO PIO PIO PIO AT9C0 EU P P0 P P P P P P P 9 0 PIO PIO PIO PIO PIO PIO PIO9 PIO0 PIO.K P9->A) (PIN0->,PIN->A, PIN9->WE) (PIN0->,PIN->A, RAM/ROM P9->WE) (PIN0->,PIN->A, (PIN0->,PIN9->WR) PIN0->A,PIN->A,PIN9->A) 9C00(PIN->WE,PIN->A, PIN->A,PIN9->A) 00(PIN->A,PIN0->A, PIN9->A) 00(PIN0->A,PIN->A, P9->A) 00(PIN0->,PIN->A, R 00 R 00 R 00 0 VGA J A/A9 A/A/WE PIO9 SLA RAM_EN GND SLRAM PIO PIO PIO PIO PIO PIO PIO PIO PIO PIO PIO9 PIO PIO PIO0 PIO PIO9 PIO PIO PIO PIO PIO PIO PIO PIO PIO0 PIO9 PIO PIO 0 9 0 9 0 9 GND 00 00 00 00 A/ WR/A A A A9 A OE A0 CS D D D D D GND D D D0 A0 A A A A A A A A A(A) A 0K VR PIO PIO9 PIO0 PIO PIO PIO PIO PIO D D D D D D D D0 PIO + JP pfc JP(COMP) COMP LM 0K - + TL0/ AIN0 AOUT 0 0.K R TL0/ + - 0 FIT COMM EU DAC0 0 WR FB 9 IOUT IOUT /CS WR XFER A GND D GND VREF 0 JP(/,/) D PIO D D D D D D D PIO9 PIO0 PIO PIO PIO PIO PIO NO. SPEAKER FPGA/CPLD D D D D D D D0 D9 PIO-PIO PIO-PIO0 PIO9-PIO PIO-PIO PIO-PIO PIO-PIO PIO-PIO0 PIO9-PIO PIO-PIO PIO0 PIO PIO PIO PIO PIO PIO PIO PIO JP(/) PIO () () 0 CLOCK 0KHZA FIT 0 C0 0 C9 PIO PIO COMM COMP ADEOC ADEN JP 0 0 9 9 0 +V AIN0 AIN ref(-) ref(+) IN- IN-0 9 9 0 EU ADC009 PIO PIO PIO PIO9 PIO0 PIO PIO PIO PIO PIO PIO PIO msb- - - - - - - lsb- EOC ADD-A ADD-B ADD-C ALE ENABLE START

D PIO D PIO D PIO D PIO D D D D D D D9 D PIO D PIO D PIO D PIO0 PIO9-PIO PIO-PIO0 PIO-PIO PIO-PIO PIO-PIO PIO9-PIO FPGA/CPLD PIO-PIO0 PIO PIO PIO PIO PIO PIO PIO0 SPEAKER NO.

PIO0 PIO PIO PIO PIO PIO PIO PIO 0 9 a b c d e f g h 9 PIO 0 GND D+PIO D-PIO PIO9 PIO PIO0 0K X PIO PIO PIO PIO PIO PIO C0 USB SLAVE SCLPIO SDAPIO9 PS/ PIO PIO GND D D D0 D9 D D GND

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 9